Martis DXX Capitulos1-6

MARTISDXX DESCRIPCIN DE NODOS (CAPITULOS 1 - 6)
12267_01/27.12.99
Para sus notas y comentarios
12267_01.DOC 27.12.99
MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO
INFORMACIN DEL DOCUMENTO
Versin actual
N /Fecha del documento 12267_01/27.12.99
o
Captulo Informacin del documento 1 Descripcin del sistema de alimentacin 1.1 Generalidades 1.2 Unidades de alimentacin 1.3 Metdos de reserva de alimentacin 1.4 Especificaciones tcnicas 2 Nodo Bsico MartisDXX 2.1 Introduccin 2.2 Generalidades 2.3 SCU: Unidad de control 2.4 SXU: Unidad de crosconexin 2.5 SXU-A: Unidad de crosconexin 2.6 SXU-B: Unidad de crosconexin 3 Nodo Cluster MartisDXX 3.1 Introduccin 3.2 Generalidades 3.3 Crosconexin del Nodo Cluster 3.4 CCU: Unidad de control del Nodo Cluster 3.5 CXU-A: Unidad de crosconexin del Nodo Cluster 3.6 CXU-S: Unidad de crosconexin de sealizacin del Nodo Cluster 3.7 CXU-M: Unidad de crosconexin del Nodo Cluster 3.8 SXU-C: Unidad de crosconexin 4 A111 MartisDXX 4.1 Generalidades 4.2 SCU-H: Unidad de control 4.3 GMX: Unidad de crosconexin e interfaz STM-1 4.4 FAN: Unidad de ventilacin 5 Midi Nodo MartisDXX 5.1 Generalidades 5.2 Unidades comunes y de interfaz del Midi Nodo 5.3 Instalacin y configuracin 6 Unidades de interfaz 6.1 AIU: Unidad de interfaz ATM 6.2 CAE: Unidad de interfaz de frecuencia vocal 6.3 CCO y CCS: Unidades de interfaz 6.4 CCO-UNI: Unidad de interfaz 6.5 CCS-UNI: Unidad de interfaz 6.6 EAE: Unidad servidora ADPCM 6.7 ECS: Unidad servidora de conversin de V.110 a X.50 6.8 EPS: Unidad servidora para compresin de voz y fax 6.9 ESO: Unidad servidora V5.1 6.10 FRU: Unidad servidora Frame Relay 6.11 GCH-A: Unidad de interfaz de datos
12267_01.DOC 27.12.99
6.12 GMH: Unidad de interfaz con estructura de trama G.704 6.13 GMM: Unidad de interfaz 6.14 GMU y GMU-M: Unidades de interfaz SDH 6.15 ISD-LT y ISD-NT: Unidades de interfaz U transparente para velocidad bsica RDSI (ISDN) 6.16 IUM-5T y IUM-10T: Unidades de interfaz banda base a 160 kbit/s 6.17 LIU-H: Unidad de interconexin LAN 6.18 PMP: Unidad servidora punto a multipunto 6.19 QMH: Unidad de interfaz con estructura de trama G.704 6.20 VCM: Unidad de interfaz de datos 6.21 VMM: Unidad de interfaz con estructura de trama 7 Mdulos de interfaz 7.1 ADPCM-10VF y ADPCM-10VF-M: Mdulos de interfaz 7.2 BTE-64/384 y BTE-64/384-M: Mdulos de interfaz en banda base 7.3 BTE-320/576/1088-2W/2304: Mdulos de interfaz en banda base 7.4 BTE-1088/2048/4096 y BTE-2048-2W, BTE-1088/2048/4096-M y BTE2048-2W-M: Mdulos de interfaz 7.5 CCO y CCS: Mdulos 7.6 EM-2 x 10: Mdulo de interfaz 7.7 G703-8M y G703-8M-M: Mdulos de interfaz 7.8 G703-64 y G703-64-M: Mdulos de interfaz 7.9 G703-75 y G703-75-M: Mdulos de interfaz 7.10 G703-75-Q y G703-120-Q: Mdulos de interfaz 7.11 G703-120 y G703-120-M: Mdulos de interfaz 7.12 HCE-2M-2P y HCE-2M-1P: Mdulos de interfaz 7.13 HSSI: Mdulo de interfaz serie de alta velocidad 7.14 ISD: Mdulo de interfaz 7.15 IUM: Mdulo de interfaz 7.16 LAN Bridge: Mdulo de interfaz de puente de red de rea local (10Base-T) 7.17 LTE y LTE-M: Mdulos de interfaz 7.18 OTE-LED, OTE-LP y OTE-M: Mdulos de interfaz 7.19 PCM-10VF: Mdulo de interfaz 7.20 STM-1-E: Mdulo de interfaz elctrico STM-1 7.21 STM-1-IO-13: Mdulo de interfaz multimodo intraoficina STM-1 7.22 STM-1-LH-13: Mdulo de larga distancia ptico STM-1 7.23 STM-1-SH-13: Mdulo de corta distancia ptico STM-1 7.24 SYN-34-E: Mdulo de interfaz elctrico sncrono S34M 7.25 T1: Mdulo de interfaz GDM 7.26 V24-DCE: Mdulo de interfaz 7.27 V24-DTE: Mdulo de interfaz 7.28 V24-PMP: Mdulo de interfaz 7.29 V35: Mdulo de interfaz 7.30 V35-IEC: Mdulo de interfaz 7.31 V36: Mdulo de interfaz 7.32 V36-IEC: Mdulo de interfaz 7.33 X21 y X21-M: Mdulos de interfaz 7.34 X21-G704-S y V35-G704-BS, X21-G704-SM y V35-G704-SM: Mdulos de interfaz 8 Instalacin y puesta en servicio 8.1 Instalacin 8.2 Puesta en servicio: Gua de usuario 9 Listas de unidades 9.1 Generalidades 9.2 Lista de unidades de nodos 9.3 Lista de unidades del subrack maestro del Nodo Cluster
12267_01.DOC 27.12.99
10 Especificaciones tcnicas 10.1 Recomendaciones y estndares relevantes 10.2 Especificaciones tcnicas de funciones principales y unidades principales 10.3 Especificaciones tcnicas de unidades de interfaz y servidoras 10.4 Especificaciones tcnicas de mdulos de interfaz 10.5 Alimentacin 10.6 Mecnica 10.7 Compatibilidad de seguridad 10.8 Compatibilidad climtica y mecnica 10.9 Compatibilidad electromagntica Apndices
Documento original en ingls

N /Fecha del documento 12118_02/24.06.99 12129_02/25.10.99
o
Razones de la actualizacin Traduccin del documento Node Technical Description Traduccin del documento MartisDXX A111 Technical Description
Documento sustituido
N /Fecha del documento
o
Razones de la actualizacin
Verificacin y aprobacin del documento

Controlado por Kirsi Sirenius Aprobado para Tellabs Oy por Fecha 27.12.99
Fecha
27.12.99
Jukka Vhsarja
1999 Tellabs Oy. Todos los derechos reservados. Registered Domicile Espoo Trade Register Number 557.777 La informacin contenida en este documento est sujeta a modificaciones sin previo aviso. El nombre y logotipo de Tellabs es marca registrada de Tellabs Operations, Inc en USA y/u otros pases. MartisDXX es marca registrada de Tellabs Oy en Finlandia y/u otros pases. Todos los nombres de los productos mencionados en el presente documento son marcas registradas de sus respectivos propietarios. Tellabs Confidencial
MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO TRMINOS Y CONVENCIONES
12267_01.DOC 27.12.99
Trminos y convenciones Se utilizan los smbolos, definiciones y abreviaciones del estndar ETSI ETS 300 417-1-1 y los siguientes acrnimos en este documento.
Trmino ADM AIS AIU APS ARP ASIC ATM BBRX BBTX Bc BCP BN CAE CAS CC CCP CDV CE CER CHAP CIR CLP CLR CMR CN CP CPE cps CRC CTD DCC DCN DES DLCI DMA ECI ECP ES1 ETSI FP GMH GPT HDLC HEC ICI ICMP IF IP Explicacin Multiplexor de adicin-sustracin, Add-Drop Multiplexer Seal de indicacin de alarmas (SIA), Alarm Indication Signal Unidad de interfaz ATM MartisDXX Conmutacin automtica de proteccin, Automatic Protection Switch Protocolo de resolucin de direccin, Address Resolution Protocol Circuito integrado de aplicacin especfica, Application Specific Integrated Circuit Modo de transferencia asncrono, Asynchronous Transfer Mode Mdulo ABP513 CPLD con bloque de recepcin Mdulo ABP513 CPLD con el interfaz xbi y bloques de transmisin Tamao de rfaga comprometido, Committed Burst Size Protocolo de control de establecimiento de puentes, Bridging Control Protocol MartisDXX Basic Node (Nodo Bsico) Unidad de interfaz de frecuencia de voz del Basic Node MartisDXX Sealizacin asociada al canal, Channel Associated Signalling Verificacin de continuidad, Continuity Check Protocolo de control de compresin, Compression Control Protocol Variacin de retardo de clula, Cell Delay Variation Equipo del cliente, Customer Equipment Tasa de errores en las clulas, Cell Error Ratio Protocolo de autenticacin de intercambio de retos, Challenge Handshake Authentication Protocol Velocidad de informacin comprometida, Committed Information Rate Prioridad de prdida de clulas, Cell Loss Priority Tasa de prdida de clulas, Cell Loss Ratio Tasa de insercin errnea de clulas, Cell Misinsertion Rate MartisDXX Cluster Node (Nodo Cluster) Procesador de celdas, Cell Processor Equipo de las instalaciones del cliente, Customer Premises Equipment Celdas por segundo Cdigo de redundancia cclica, Cyclic Redundancy Check Retardo de transferencia de clulas, Cell Transfer delay Canal de comunicacin de datos, Data Communications Channel Red de comunicacin de datos, Data Communication Network Estndar de codificacin de datos, Data Encryption Standard Identificador de conexin de enlace de datos, Data Link Connection Identifier Alarma de mantenimiento diferido, Deferred Maintenance Alarm Identificador de conexin de salida (MC92500), Egress Connection Identifier (MC92500) Protocolo de control de codificacin, Encryption Control Protocol Seccin elctrica STM-1, STM-1 Electrical Section Instituto europeo de normas de telecomunicacin, European Telecommunications Standards Institute Feature Pack Unidad de interfaz de G.704 a 2048 kbit/s MartisDXX Tipo de problema general, General Problem Type Control de alto nivel del enlace de datos, High Level Data Link Control Control de error en el encabezamiento, Header Error Control Identificador de conexin de entrada (MC92500), Ingress Connection Identifier (MC92500) Protocolo de mensajes de control de la interred, Internet Control Message Protocol Interfaz Protocolo Internet, Internet Protocol

Trmino IPCP ILMI ISDN LAN LAPB LAPF LB LCP LED LMI LQM MAC MCDT MEI MIB MP MS1 MS MSOH NE NIC NLPID NMS NNI NPC NS_C OAM OS1 OSPF OW PC PCR PDH PLD PLM PMA POH PPP PRC PVC PVC R RDI RDSI RIP RM RS1 RSOH S S12 S2 S34M SAM SC SCC SCI
12267_01.DOC 27.12.99
Explicacin Protocolo de control IP, IP Control Protocol Interfaz administrativa de capa intermedia, Interim Layer Management Interface Red digital de servicios integrados (RDSI), Integrated Services Digital Network Red de rea local, Local Area Network Protocolo balanceado de acceso al enlace, Link Access Protocol Balanced Protocolo de acceso al enlace para soporte de servicios en modo trama, Link Access Procedure for Frame-Mode Bearer Services Bucle de retorno, Loop Back Protocolo de control de enlace, Link Control Protocol Diodo electroluminiscente, Light-Emitting Diode Interfaz de gestin local, Local Management Interface Gestin de calidad del enlace, Link Quality Monitoring Control de acceso a los medios, Media Access Control Retardo de transferencia de clulas medio, Mean Cell Transfer Delay Informacin de evento de mantenimiento, Maintenance Event Information Base de informacin de gestin, Management Information Base Protocolo de enlace mltiple, Multilink Protocol Seccin multiplex STM-1, STM-1 Multiplex Section Seccin multiplex, Multiplex Section Cabecera de seccin de multiplex, Multiplex Section Overhead Elemento de red, Network Element Tarjeta de interfaz de red, Network Interface Card Identificativo de protocolo de capa de red, Network Layer Protocol Identifiers Sistema de gestin de red, Network Management System Interfaz de nodo de red, Network Node Interface Control de parmetros de red, Network Parameter Control Conexin de sincronizacin de red, Network Synchronisation Connection Operaciones y mantenimiento, Operation and Maintenance Seccin ptica STM-1, STM-1 Optical Section Abrir primero ruta ms corta, Open Shortest Path First Circuito de servicio, Order Wire Control de prioridad, Priority Control Velocidad de clulas de cresta, Peak Cell Rate Jerarqua digital plesicrona, Plesiochronous Digital Hierarchy Dispositivo de programacin lgica, Programmable Logic Device Gestor de enlace punto a punto, Point-to-Point Link Manager Alarma de mantenimiento inmediato, Prompt Maintenance Alarm Cabecera de trayecto, Path Overhead Protocolo punto a punto, Point-to-Point Protocol Reloj de referencia primario, Primary Reference Clock Circuito virtual permanente, Permanent Virtual Circuit Conexiones virtuales permanentes, Permanent Virtual Connections LED de alarma rojo Indicacin de defecto remota, Remote Defect Indication Red digital de servicios integrados, Integrated Services Digital Network (ISDN) Protocolo de informacin de enrutamiento, Routing Information Protocol Gestin de recursos, Resource Management Seccin de regeneracin STM-1, STM-1 Regenerator Section Cabecera de seccin de regeneracin, Regenerator Section Overhead Falla que afecta al servicio Funcin de capa VC-12 Funcin de capa VC-2 Interfaz sncrono de G.832 a 34 368 kbit/s Multiplexor de acceso al servicio, Service Access Multiplexer Terminal de servicio MartisDXX, MartisDXX Service Computer Computador del NMS MartisDXX Entrada de reloj de estacin, Station Clock Input

Trmino SCU SD SDH SEC SIA SMD SNAP SNC SNCP SNCP/N SNMP SOH SPT SSF SSM STM SXU TCP TFTP TM TM 1+1 TP TS TS TSF TTL TU TUG UDP UNI UPC VC VCC VCI VCM VP VPC VPI VTP-bus WAN X X-BUS Y
12267_01.DOC 27.12.99
Explicacin Unidad de control de nodos MartisDXX Distribucin de sincronizacin, Synchronisation Distribution Jerarqua digital sncrona, Synchronous Digital Hierarchy Reloj de equipo SDH, SDH Equipment Clock Seal de indicacin de alarmas, Alarm Indication Signal (AIS) Dispositivo con montaje superficial, Surface Mounted Device Punto de conexin de subred, Sub-Network Attachment Point Conexin de subred, Sub-Network Connection Proteccin de conexin de subred, Sub-Network Connection Protection Proteccin de conexin de subred no intrusiva, Sub-Network Connection Protection Non-Intrusive Protocolo de gestin de red simple, Simple Network Management Protocol Cabecera de seccin, Section Overhead Tipo de problema especfico, Specific Problem Type Falla de la seal servidor, Server Signal Fail Mensaje de estado de sincronizacin, Synchronisation Status Message Mdulo de transporte sncrono, Synchronous Transport Module Unidad de crosconexin del MartisDXX Basic Node Protocolo de control de transmisin, Transmission Control Protocol Protocolo de transferencia de ficheros trivial, Trivial File Transfer Protocol Multiplexor terminal, Terminal Multiplexer Multiplexor terminal con proteccin 1+1, Terminal Multiplexer with 1+1 Protection Trayecto de transmisin, Transmission Path Conformacin de trfico, Traffic Shaping Intervalo de tiempo, time slot Falla de la seal de trayecto, Trail Signal Fail Indicador de tiempo de vida, Time to Live Unidad afluente, Tributary Unit Grupo de unidades afluentes, Tributary Unit Group Protocolo de datagrama de usuario, User Datagram Protocol Interfaz de red de usuario, User Network Interface Control de parmetros de usuario, User Parameter Control Contenedor virtual, Virtual Container Conexin de canal virtual, Virtual Channel Connection Identificativo de canal virtual, Virtual Channel Identifier Unidad de interfaz de datos del MartisDXX Basic Node Trayecto virtual, Virtual Path Conexin de trayecto virtual, Virtual Path Connection Identificativo de trayecto virtual, Virtual Path Identifier Protocolo de testigo virtual (Virtual Token Protocol), bus de control interno del sistema MartisDXX Red de rea amplia, Wide Area Network Crosconexin Bus de crosconexin del Basic Node MartisDXX a n x 64 kbit/s LED de alarma amarillo
12267_01.DOC 27.12.99
Todas las alusiones al CCITT se refieren al Libro Azul, 1988 (Blue Book). Siempre que sea procedente, las referencias a las anteriores Recomendaciones del CCITT han sido corregidas a referencias del ITU-T. Estas referencias incluyen la fecha de la Recomendacin del ITU-T en vigor, en caso de que sea revisada en el futuro. Si la Unin Internacional de Telecomunicaciones no ha actualizado la Recomendacin del NOTA! CCITT a Recomendacin del ITU-T, se hace referencia a CCITT en este documento. Por favor, consultar el captulo Especificaciones tcnicas para las fechas de las recomendaciones en vigor.
MARTISDXX DESCRIPCIN DE NODOS PREFACIO A LA VERSIN EN ESPAOL
12267_01.DOC 27.12.99
PREFACIO A LA VERSIN EN ESPAOL

El manual MartisDXX Descripcin de nodos es una versin en espaol del MartisDXX Node Technical Description del que ya se han publicado varias versiones. Con este manual, Tellabs Oy quiere facilitar la labor de los operadores de red en el mbito de los pases hispanohablantes que podrn contar con una documentacin en su propio idioma. Conscientes de la complicacin que lleva consigo convertir en herramienta efectiva de trabajo un manual en espaol que tiene como referente un programa en ingls, hemos adoptado medidas prcticas para facilitar el uso del manual y los equipos. Los trminos aparecen muchas veces tanto en espaol como en ingls para facilitar la comunicacin. Esperamos que nuestro esfuerzo se refleje en la labor diaria y concreta de los operadores de red y les rogamos nos hagan llegar sus quejas sobre cualquier informacin errnea o equvoca que puedan encontrar en el presente manual, nosotros por nuestra parte intentaremos remediar el mal. Para ello, por favor pngase en contacto con nosotros mediante fax (+358 9 4131 2286) o en la siguiente direccin de email Documentation@tellabs.fi.
NOTA! Algunas figuras estn en el momento en ingls, algunas en espaol por retardos en el
proceso de traduccin.
MARTISDXX DESCRIPCIN DE NODOS 1. DESCRIPCIN DEL SISTEMA DE ALIMENTACIN
12267_01/27.12.99
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN POWERESTOC.FM 27.12.99
1. DESCRIPCIN DEL SISTEMA DE ALIMENTACIN .....................................................1
1.1 Generalidades ......................................................................................................................................................1 1.2 Unidades de alimentacin ...................................................................................................................................2 1.2.1 Generalidades .......................................................................................................................................2 1.2.2 PFU-A y PFU-B ...................................................................................................................................3 1.2.2.1 Generalidades.....................................................................................................................................3 1.2.2.2 Operacin...........................................................................................................................................5 1.2.2.3 Panel frontal y conectores de la PFU-A.............................................................................................8 1.2.2.4 Panel frontal y conectores de la PFU-B...........................................................................................11 1.2.3 PFU-A-24 V y PFU-B-24 V ..............................................................................................................14 1.2.3.1 Generalidades...................................................................................................................................14 1.2.3.2 Operacin.........................................................................................................................................16 1.2.3.3 Paneles frontales y conectores .........................................................................................................18 1.2.4 PFU-H ................................................................................................................................................19 1.2.4.1 Generalidades...................................................................................................................................19 1.2.4.2 Operacin.........................................................................................................................................21 1.2.4.3 Panel frontal y conectores................................................................................................................23 1.2.5 La versin 2.0 de la PAU ...................................................................................................................26 1.2.5.1 Generalidades...................................................................................................................................26 1.2.5.2 Operacin.........................................................................................................................................28 1.2.5.3 Panel frontal y conectores................................................................................................................30 1.2.6 PAU-10T ............................................................................................................................................33 1.2.6.1 Generalidades...................................................................................................................................33 1.2.6.2 Operacin.........................................................................................................................................35 1.2.6.3 Panel frontal y conectores................................................................................................................37 1.2.7 PAU-5T ..............................................................................................................................................40 1.2.7.1 Generalidades...................................................................................................................................40 1.2.7.2 Operacin.........................................................................................................................................42 1.2.7.3 Panel frontal y conectores................................................................................................................44 1.3 Mtodos de reserva de alimentacin .................................................................................................................47 1.3.1 Generalidades .....................................................................................................................................47 1.3.2 Sistema de reserva de batera, BBS ...................................................................................................48 1.3.2.1 Generalidades...................................................................................................................................48 1.3.2.2 Unidad conversora CA/CC, SRN ....................................................................................................50 1.3.2.3 Unidad de reserva de bateras, BBU ................................................................................................53 1.3.2.4 Unidad de carga de bateras, BCU...................................................................................................56 1.3.2.5 Unidad de salida de batera, BOU ...................................................................................................60 1.3.3 Sisema de reserva de alimentacin, PBS ...........................................................................................63 1.3.3.1 Generalidades...................................................................................................................................63 1.3.3.2 Unidad conversora CA/CC, SRN ....................................................................................................65 1.3.3.3 Unidad de control de potencia, PCU ...............................................................................................68 1.3.3.4 Unidad de salida de bateras, BOU ..................................................................................................70 1.3.4 Instalacin y cableado de los subrack RXS-B y RXS-P ....................................................................73 1.3.5 Lista de unidades de los BBS y PBS .................................................................................................78 1.3.5.1 BBS ..................................................................................................................................................78 1.3.5.2 PBS ..................................................................................................................................................79 1.4 Especificaciones tcnicas ..................................................................................................................................80 1.4.1 Especificaciones tcnicas de las unidades de alimentacin ...............................................................80 1.4.1.1 Especificaciones tcnicas de la PFU-A ...........................................................................................80 1.4.1.2 Especificaciones tcnicas de la PFU-B............................................................................................81 1.4.1.3 Especificaciones tcnicas de la PFU-A-24V ...................................................................................82
i
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN POWERESTOC.FM 27.12.99
1.4.1.4 Especificaciones tcnicas de la PFU-B-24V ...................................................................................83 1.4.1.5 Especificaciones tcnicas de la PFU-H ...........................................................................................84 1.4.1.6 Especificaciones tcnicas de la versin 2.0 de la PAU....................................................................85 1.4.1.7 Especificaciones tcnicas de la PAU-10T .......................................................................................86 1.4.1.8 Especificaciones tcnicas de la PAU-5T .........................................................................................88 1.4.2 Especificaciones tcnicas de los sistemas BBS y PBS ......................................................................89 1.4.2.1 Especificaciones tcnicas del sistema BBS .....................................................................................89 1.4.2.2 Especificaciones tcnicas del sistema PBS......................................................................................91
ii
MARTISDXX DESCRIPCIN DE NODOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN GENERALIDADES POWERES.FM 27.12.99
1. DESCRIPCIN DEL SISTEMA DE ALIMENTACIN 1.1 Generalidades

El sistema MartisDXX tiene tres niveles en el sistema de alimentacin; el sistema de alimentacin de la lnea, las unidades de alimentacin de los subrack y los mdulos de alimentacin de las unidades enchufables. Para ms informacin sobre la puesta en tierra e instalacin de alimentacin en el sistema MartisDXX, ver el captulo Instalacin.
MARTISDXX DESCRIPCIN DE NODOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN UNIDADES DE ALIMENTACIN POWERES.FM 27.12.99
1.2 Unidades de alimentacin

1.2.1 Generalidades Las tensiones de los subrack se suministran a travs de las unidades de alimentacin. Las unidades de fusibles PFU se utiliza cuando las tensiones de batera CC estn disponibles, las unidades del conversor CA/CC PAU se utiliza cuando slo est disponible la tensin de la lnea CA. La tensin CC procedente de estas unidades de alimentacin PFU o PAU se distribuye a las unidades de insercin del mismo subrack. Las unidades de potencia de conmutacin PDF de las unidades de insercin crean las tensiones necesarias para las unidades base y mdulos de interfaz de las unidades de insercin. La tabla siguiente muestra las unidades de alimentacin del sistema MartisDXX y los subrack a los cuales pertenecen. Unidades de alimentacin del sistema MartisDXX
Unidad Rango de tensin de entrada (absoluto) -30-60 V CC -30-60 V CC +19+32 V CC +19+32 V CC -40.5-60 V CC 198254.4 V CA 90264 V CA 90254.4 V CA Redundancia de alimentacin RXS-S RXS-S8 RXS-H de tensiones RXS-D RXS-S8RXS-CD TT S, con la PFU-B S, con la PFU-B-24V S, con dos PFU-H No S, con dos PAU-10T S, con dos PAU-5T x x x x x x x x x x x x x
PFU-A PFU-B PFU-A-24 V PFU-B-24 V PFU-H PAU PAU-10T PAU-5T
1.2.2 PFU-A y PFU-B
1.2.2.1 Generalidades Se utiliza la unidad PFU-A con la tensin de batera de -48 V (-30 V-60 V) CC. La unidad ocupa la primera ranura del subrack y puede utilizarse tanto en los subrack del Nodo Bsico y Nodo Cluster MartisDXX, RXS-S, RXS-D y RXS-CD, como en los subrack del Midi Nodo RXS-S8 y RXS-S8-TT. La redundancia de la alimentacin de tensiones es posible con la PFU-A situando una PFU-B en la segunda ranura del subrack.
Diseo mecnico La unidad de fusibles PFU-A contiene las siguientes partes: una unidad base de fusibles de PFU 201A dos mdulos de alimentacin de unidades PDF 202 una placa de distancia un panel frontal de la unidad una cubierta
El diseo mecnico de la unidad de fusibles PFU-A se muestra en la Fig. 1.
NOTA!
La unidad de fusibles PFU-A ha reemplazado la unidad de fusibles PFU. Es posible obtener la documentacin de la PFU a solicitud.
PFU-A
PDF 202 placa de distancia fusible PDF 202

+
cubierta
panel frontal
A0MS018A
Fig. 1: Diseo mecnico de la unidad PFU-A
1.2.2.2 Operacin
Operacin de la unidad PFU-A La unidad de fusibles PFU-A est diseada para alimentar tensin de batera a las unidades de un subrack. El conector de tensin de batera es un conector macho de 2 patillas de tipo D. El polo positivo de la tensin de batera se conecta a la patilla A1 (patilla superior) y el polo negativo a la patilla A3. La tensin de batera se distribuye a travs del bus de batera a todas las unidades en el subrack. La unidad de fusibles PFU-A contiene dos mdulos de alimentacin de unidades PDF 202 para suministrar una tensin duplicada de 5 V a los circuitos del interfaz de bus de todas las unidades. No hay ningn mdulo de alimentacin de unidades PDF 202 en la unidad PFU-B. El filtro de entrada est diseado para reducir los niveles de ruido, ambos hacia la batera central y hacia el subrack. La tensin de batera se conmuta al subrack a travs del interruptor de encendido. En la posicin 0 del interruptor se desconecta la tensin de batera. En la entrada de la PFU est presente un diodo protector como salvaguarda contra tensiones de polaridad invertida. Se incluye un diodo supresor de transitorios como medida contra sobretensiones. Tambin existe un diodo protector en serie en la salida para posibilitar la duplicacin de la alimentacin de tensin de batera usando unidades PFU-A y PFU-B. La entrada est protegida en la PFU-A contra sobrecarga con un fusible de T 6.3 A de retardo. El fusible puede reemplazarse abriendo la tapa del compartimento de los fusibles en el panel frontal. Existen cuatro salidas de alarma en el panel frontal de la PFU-A, y una salida en el panel frontal de la PFU-B. Las salidas de alarma del equipo tiene contactos flotantes (relays). Un contacto cerrado corresponde al estado de la alarma.
PMA DMA MEI PMA Salida de relay Salida de relay Salida de relay Salida de relay Salida de relay Conversin de nivel PMA DMA MEI MEI
DMA
Power off
Power off
ALIMENTACIN BUS1 BUS2 Puntos de medida para las tensiones B0 Tensin de batera Fusible BFiltro de entrada Interruptor de encendido
Control de alimentacin
+5V Unidad de alimentacin PDF Tensin auxiliar Bus1 +5V Tensin auxiliar Bus2
Unidad de alimentacin PDF
Tensin de batera hacia bus Proteccin de salida

A0FS034A
Proteccin de entrada
Fig. 2: Diagrama de bloques de la unidad PFU-A
Alimentacin
desconectada
Salida de relay
Salida de relay
Alimentacin desconectada
ALIMENTACIN
Punto de medida
B0
Tensin de batera
Fusible B-
Filtro de entrada
Interruptor de encendido
Tensin de batera hacia bus Proteccin de salida

A0FS033A
Fig. 3: Diagrama de bloques de la unidad PFU-B
1.2.2.3 Panel frontal y conectores de la PFU-A El panel frontal de la PFU-A se suministra con tres indicadores de alarma para las alarmas de equipo (PMA, DMA, MEI), dos LED de alarma para tensiones auxiliares de 5 V(BUS), puntos de medida (MP) para la tensin de entrada de batera (BAT) y tensiones auxiliares de 5 V, un conector para el equipo y alarmas de POWER OFF (conector macho de 9 patillas de tipo D), un LED indicador de encendido, un interruptor para la tensin de entrada, un fusible de entrada, y un conector para la tensin de batera central de -30 V-60 V CC (con referencia a tierra positiva). El panel frontal de la PFU-A se muestra en la Fig. 4.
PFU-A
PMA DMA
MEI
BUS 1 2
MP 1 2 BAT
1. 6.
9. 5.
POWER
FUSE T6.3A
-48V DC:5A
A0M0015A
Fig. 4: Panel frontal de la unidad PFU-A
En las tablas siguientes se encuentra el uso de las patillas de los conectores de la PFU-A. Uso de patillas de la salida de alarma, conector macho de 9 patillas de tipo D
Patilla 1, 6 2, 7 3, 8 4, 9 5 Seal Alarma PMA (flotante) Alarma DMA (flotante) POWER OFF (flotante) Alarma MEI (flotante) GND
Uso de patillas del conector de medida

Patilla 1 3 5 Seal GND GND Batera, positiva Patilla 2 4 6 Seal +5 V BUS 1 +5 V BUS 2 Batera, negativa
Uso de patillas del conector de la entrada de batera, conector macho 3W3 de tipo D
Patilla A1 (A2) A3 Seal Batera, positiva No conecteda Batera, negativa
10
1.2.2.4 Panel frontal y conectores de la PFU-B El panel frontal de la unidad de fusibles PFU-B se suministra con punto de medida (MP) para la tensin de entrada de batera (BAT), un conector para alarma de POWER OFF (conector macho de 9 patillas de tipo D), un LED indicador de encendido, un interruptor para la tensin de entrada, un fusible de entrada y un conector para la tensin de batera central. Se muestra el panel frontal de la PFU-B en la Fig. 5.
11
PFU-B
MP BAT
1. 6.
9. 5.
POWER
FUSE T6.3A
-48V DC:5A
A0M0016A
Fig. 5: Panel frontal de la unidad PFU-B
12
Las tablas siguientes muestran el uso de las patillas de los conectores de la PFU-B. Uso de patillas de la salida de alarma, conector macho de 9 patillas de tipo D
Patilla 3, 8 5 Seal POWER OFF (flotante) GND

Patilla 1 Seal Batera, positiva Patilla 2 Seal Batera, negativa
Uso de patillas del conectore de entrada de batera, conector 3W3 de tipo D

Patilla A1 (A2) A3 Seal Batera, positiva No conectada Batera, negativa
13
1.2.3 PFU-A-24 V y PFU-B-24 V
1.2.3.1 Generalidades Las unidades de fusibles PFU-A-24 V y PFU-B-24 V estn diseadas para sistemas de tensiones de batera puesta a tierra con polo negativo a +24 V (+19+32 V). Las diferencias ms importantes entre la PFU y PFU-A-24V y entre la PFU-B y PFU-B-24V son las siguientes. La polaridad de la tensin de batera. Valor menor de la tensin de batera. Significa que el mdulo de alimentacin usado en la PFU-A-24V es PDF 209. Fusible de la corriente superior de entrada, 8 A. El fusible de entrada puede ser reemplazado retirando primeramente los cuatro tornillos de la cubierta protectora del fusible.
La unidad PFU-A-24V ocupa la primera ranura del subrack y est utitlizada en los subrack del Nodo Bsico y Nodo Cluster MartisDXX, RXS-S, RXS-D y RXS-CD, y en los subrack del Midi Nodo, RXS-S8 y RXS-S8-TT. Es posible la redundancia de alimentacin de tensin utilizando la unidad PFU-B-24V en la segunda ranura del subrack.
Diseo mecnico La unidad de fusibles PFU-A-24 V contiene las siguientes partes: una unidad base de fusibles PFU 226 dos mdulos de alimentacin de unidades PDF 209 una placa de distancia un panel frontal de unidad una cubierta
La unidad de fusibles PFU-B-24 V contiene las siguientes partes: una unidad base de fusibles PFU 228 un panel frontal de unidad una cubierta
El diseo mecnico de la unidad de fusibles PFU-A-24V se muestra en la Fig. 6.
14
24V PFU-A
0
PDF 209 placa de distancia PDF 209
+
-
cubierta fusible
panel frontal
A0MS019A
Fig. 6: Diseo mecnico de la unidad PFU-A-24V
15
1.2.3.2 Operacin
Operacin de la PFU-A-24V y PFU-B-24V La tensin de batera central (+19+32 V) est aislada por galvanizado de las tensiones secundarias y debe tener el polo negativo puesto a tierra en el lado de la batera central. Los diagramas de bloques de la PFU-A-24V y PFU-B-24V se muestra en las Fig. 7 y Fig. 8.
PMA DMA MEI PMA Salida de relay Salida de relay Salida de relay Salida de relay Salida de relay Conversin de nivel PMA DMA MEI MEI
DMA
Power off
Power off
ALIMENTACIN +5V BUS1 BUS2 Puntos de medida para las tensiones Unidad de alimentacin PDF 209 +5V Tensin auxiliar Bus2 Unidad de alimentacin PDF 209 Tensin auxiliar Bus1
B+ Fusible Tensin de batera B-
Filtro de entrada
Proteccin de salida
Tensin de batera hacia bus
A0FS035A
Fig. 7: Diagrama de bloques de la unidad PFU-A-24 V
16
Power off
Salida de relay
Salida de relay
Power off
ALIMENTACIN
Punto de medida B+ Fusible Tensin de batera BProteccin de entrada

A0FS036A
Filtro de entrada
Proteccin de salida
Fig. 8: Diagrama de bloques de la unidad PFU-B-24V
17
1.2.3.3 Paneles frontales y conectores Los paneles frontales de la PFU-A-24V y PFU-B-24V son similares que los paneles frontales de la PFU-A y PFU-B respectivamente. Los fusibles en las unidades de 24 V estn sin embargo dentro de la unidad, no en el panel frontal. Los conectores y el uso de las patillas son tambin similares que los de la PFU-A y PFU-B.
18
1.2.4 PFU-H
1.2.4.1 Generalidades La unidad PFU-H es la unidad de alimentacin de -48 V (-40.5-60 V) CC para el subrack MartisDXX A111 RXS-H. La unidad PFU-H ocupa la primera ranura del subrack. Es posible la redundancia de la alimentacin de tensin en el subrack de A111 utilizando otra unidad PFUH en la ranura de unidad 17. La PFU-H no puede utilizarse en los subrack del Nodo Bsico, Nodo Cluster y del Midi Nodo MartisDXX. La PFU-A y PFU-B no pueden utilizarse en el subrack A111. La anchura de las unidades es diferente (9T y 5T respectivamente). Los conectores de entrada y salida de las unidades son tambin diferentes. Las salidas de alarma de la PFU-H son similares a las de la PFU-A. Por eso es posible utilizar el mismo cable de alarma. Ambas unidades PFU-H alimentan las mismas lneas de la placa madre. El disyuntor de la PFUH protege la lnea de la batera negativa. Si una PFU-H est conectada erroneamente (polaridad erronea de la entrada) y la otra correctamente, pueden ocurrir cortocircuitos si no hay proteccin contra sobrecarga de corriente a travs de tanto la lnea positiva de la PFU-H como la placa madre.
NOTA!
El conectar la tensin de entrada erroneamente a una PFU-H y con polaridad errnea a la otra PFU-H puede causar cortocircuitos si no hay proteccin contra sobrecarga de corriente.
Diseo mecnico La unidad de fusibles PFU-H contiene las siguientes partes: una unidad base de fusibles PFU 584 un mdulo de alimentacin PFP 709 un panel frontal de unidad una cubierta
El diseo mecnico de la unidad de fusibles se muestra en la Fig. 9.
19
A9M0003A
Fig. 9: Diseo mecnico de la unidad PFU-H
20
1.2.4.2 Operacin
Operacin de la PFU-H La PFU-H se encarga de la polaridad, de la proteccin transitoria contra sobrecarga de corriente y tensin y del filtrado EMC. La proteccin contra la sobrecarga de corriente est realizada con un disyuntor que conmuta la lnea negativa de batera al estado OFF. El conmutador puede estar bloqueado en la posicin ON para prevenir el apagado accidental. La funcionalidad del disyuntor se mantiene aunque el conmutador est bloqueado en la posicin ON. La PFU-H genera tensiones aisladas de 5 V y 3.3 V para las tensiones de bus en la placa madre. Las unidades que se insertan en el subrack A111 utilizan esas tensiones al inicializarse en caso de reemplazo en caliente. Las tensiones tambin se utilizan dentro de la unidad PFU-H. Las tensiones de batera de 5 V y 3.3 V se controlan a travs un LED verde. Es posible medirlas desde el conector en el frente de la PFU-H. La funcionalidad del bloqueo de tensin conmuta las tensiones de bus al estado OFF si la tensin de batera es baja. La PFU-H tambin controla las alarmas del subrack y alimentacin a travs de las salidas de relay e indicadores LED. La PFU-H tiene un interfaz de ventilacin FAN, que alimenta la unidad de ventilacin FAN y transmite las seales de control y alarma entre la unidad de ventilacin FAN y la unidad SCU-H. La identificacin de la unidad se realiza por EEPROM en serie. Las alarmas del subrack (PMA, DMA y MEI) desde las lneas de alarma de la placa madre estn controladas por los LED y las salidas de relay. Si no hay tensin de bus de 5 V (por ejemplo, si un bloqueo de tensin est en el estado ON), las salidas de relay PMA, DMA y MEI estn en el estado de alarma pero los LED estn desconectados. La PFU-H controla las tensiones de batera y genera una alarma si la tensin de batera es baja.
21
PMA DMA MEI 3V 5V BAT
CONVERSIN DE NIVEL
P1
SALIDA DE RELAY
P4 SALIDA DE ALARMAS (D9)
SALIDA DE RELAY
SALIDA DE RELAY
SALIDA DE RELAY
SALIDA DE RELAY
SECCIN DE ALARMAS
INTERFAZ DE VENTILADOR (D15)
SECCIN DE VENTILADOR
SEALES DE CONTROL DE VENTILADOR J1 FILTRO EMC DE VENTILADOR FUSIBLE FUSIBLE SOFTSTART Y CONTROL DE ALARMAS DE ALIMENTACIN EEPROM SERIAL DE IDENTIFICACIN DE UNIDAD
IDENTIFICACIN
BUS DE CONTROL
P2 PUNTOS DE MEDIDA PARA LAS TENSIONES
TENSIONES DE BUS
J5
FUENTE DE ALIMENTACIN 5.1 V
FUSIBLE
FUENTE DE ALIMENTACIN 3.4 V
ALIMENTACIN
TENSIN DE BATERA ENTRADA
EMC P3
BANCO DE CONDENSADORES ELECTROLTICOS DISYUNTOR/ INTERRUPTOR PROTECCIN DE POLARIDAD
- 48V
A9FS002A
Fig. 10: Diagrama de bloques de la unidad PFU-H

22
CONECTOR INFERIOR DE SALIDA
FUSIBLE
CONECTOR SUPERIOR DE SALIDA
1.2.4.3 Panel frontal y conectores El panel frontal de la PFU-H incluye tres indicadores LED de alarma para alarmas del equipo (PMA, DMA y MEI), dos indicadores LED para las tensiones auxiliares de 3.3 y 5 V y un indicador LED de batera (BAT). Tambin incluye un conector para alarmas del equipo y tensin de batera (Alarms), un conector de interfaz de ventilacin FAN, puntos de medida (MP) para la tensin de la entrada de batera y las tensiones auxiliares de 3.3 y 5 V, un conmutador y un conector para la tensin de batera. El panel frontal de la PFU-H se muestra en la Fig. 11.
23
A9M0004A
Fig. 11: Panel frontal de la unidad PFU-H
24
Las siguientes tablas muestran el uso de las patillas de los conectores de la PFU-H. Uso de patillas de la salida de alarma, conector macho de 9 patillas de tipo D
Patilla 1, 6 2, 7 3, 8 4, 9 5 Seal Alarma PMA (contacto de relay cerrado) Alarma DMA (contacto de relay cerrado) Alarma de tensin de batera (contacto de relay cerrado) Alarma MEI (contacto de relay cerrado) GND
Uso de patillas del interfaz de ventilacin FAN, conector hembra de 15 patillas de tipo D
Patilla 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Seal GND 5V GND GND STATUS1/ALARM GND No conectada Batera, positiva CONTROL 1, WP CLOCK DATA STATUS 0, ALARM CONTROL 0, SPEED CONTROL No conectada Batera, negativa

Patilla 1 3 5 Seal GND GND Batera, positiva Patilla 2 4 6 Seal +3.3 V BUS +5 V BUS Batera, negativa
Uso de patillas del conector de la entrada de batera

Patilla 1 (macho) 3 (macho) Seal No conectada Batera, negativa
2 (hembra) Batera, positiva
25
1.2.5 La versin 2.0 de la PAU
1.2.5.1 Generalidades La unidad de alimentacin PAU se utiliza si se est disponible de slo tensiones de lnea de 220240 V CA. Es posible reemplazar la PAU con la unidad ms nueva PAU-10T. La PAU es 15 T de ancura y ocupa las tres primeras ranuras del subrack. Se ha previsto su utilizacin en los subrack MartisDXX RXS-S, RXS-D y RXS-CD. La unidad de alimentacin PAU no admite redundancia de la alimentacin de tensin.
Diseo mecnico La unidad de alimentacin PAU contiene las siguientes partes: una unidad base de fusibles PFU 201 (modificada) dos mdulos de alimentacin de unidades PDF una cubierta con componentes de conversores CA/CC una placa capacitiva un panel frontal de la unidad una cubierta
El diseo mecnico de la versin 2.0 de la PAU se muestra en la Fig. 12.
NOTA!
La versin 2.0 de la unidad de alimentacin PAU ha reemplazado la versin 1.0. Es posible obtener la documentacin de la versin 1.0 de la PAU a solicitud.
26
plato lateral, superior
PFU 201 PCB cubierta
fusible secundario
panel frontal
A0MS020A
Fig. 12: Diseo mecnico de la unidad PAU
27
1.2.5.2 Operacin
Operacin de la versin 2.0 de la unidad PAU La PAU convierte las tensiones de lnea de 220240 V CA en tensiones de 50V CC, que es distribuida a travs de un bus de batera a todas las unidades en el subrack. La potencia mxima de salida es de 120 VA. La entrada de alimentacin est protegida contra sobrecargas de corriente con tres fusibles. Dos de ellos estn en el lado primario (fusible de 2 A de retardo) y uno est en el lado secundario del transformador de lnea (fusible de 6.3 A de retardo). Una avera interna en la unidad de alimentacin puede fundir los fusibles. Los fusibles primarios pueden ser reemplazados abriendo el mdulo del filtro de lnea en el panel frontal de la unidad. El fusible secundario puede ser reemplazado abriendo la tapa del compartimento de los fusibles en la cubierta. La tensin secundaria derivada del transformador de lnea (transformador toroidal) se rectifica y filtra y se distribuye a travs de un bus de batera a todas las unidades en el subrack. La PAU contiene dos mdulos de alimentacin PDF para suministrar una tensin de 5 V duplicada a los circuitos de interfaz de bus de todas las unidades. Hay cuatro salidas de alarma en el panel frontal de la versin 2.0 de la PAU. Las salidas de alarma del equipo tienen contactos flotantes (relays). Un contacto cerrado corresponde al estado de alarma. Cuando el interruptor de encendido est en la posicin 0, la tensin de lnea se desconecta del conversor.
PRECAUCIN!
Desconectar la unidad de la alimentacin de lnea antes de reemplazar los fusibles! Usar fusibles de doble polo o neutros!
28
PMA DMA MEI PMA Salida de relay Salida de relay Salida de relay Salida de relay Conversin de nivel PMA
DMA
DMA
MEI MEI
Power off
Salida de relay
Power off
ALIMENTACIN +5V BUS1 BUS2 +5V Puntos de medida para las tensiones Fusible Rectificador y filtro
Tensin auxiliar Bus1
Tensin auxiliar Bus2
0/1 230 V CA / 50Hz Filtro de las lneas Fusibles
Interruptor Transformador de toroidal encendido Mdulo de filtro de entrada
Proteccin contra sobretensiones de entrada

A0FS038A
Fig. 13: Diagrama de bloques de la versin 2.0 de la unidad de alimentacin PAU
29
1.2.5.3 Panel frontal y conectores El panel frontal de la versin 2.0 de la PAU est provista de tres indicadores de alarma para alarmas del equipo (PMA, DMA y MEI), dos LED de alarma para tensiones auxiliares de 5 V (BUS), puntos de medida (MP) para la tensin secundaria de 50 V CC y tensiones auxiliares de 5 V, un conector para alarmas del equipo y de POWER OFF (conector macho de 9 patillas de tipo D), un LED indicador de encendido, un interruptor de encendido, un conector de 3 terminales para el cable de lnea de 220240 V CA y un filtro de lnea con fusibles. El panel frontal de la versin 2.0 de la PAU se muestra en la Fig. 14.
30
PAU
PMA DMA MEI BUS 1 2
MP 1 2 BAT
6. 9.
1.
5.
POWER
220-240 V; 1,2A 50 Hz FUSES: 2 x T2A /250V
FUSES
CAUTION:
double pole/ neutral fusing
A0M0023A
Fig. 14: Panel frontal de la versin 2.0 de la unidad de alimentacin PAU
PRECAUCIN!
Usar fusibles de doble polo o neutros!
31
El uso de las patillas de los conectores de la versin 2.0 de la PAU se muestra en las tablas siguientes. Uso de patillas de la salida de alarma, conector macho de 9 patillas de tipo D

32
1.2.6 PAU-10T
1.2.6.1 Generalidades La unidad de alimentacin PAU-10T se utiliza slo si la tensin de lnea de 100240 V AC est disponible. La PAU-10T es de 10T de anchura y ocupa las dos primeras ranuras del subrack. La PAU-10T se usa en los subrack del Nodo Bsico y Nodo Cluster MartisDXX, RXS-S, RXS-D y RXS-CD, y en los subrack de Midi Nodo, RXS-S8 y RXS-S8-TT. Es posible la redundancia de la tensin de alimentacin colocando una segunda unidad PAU10T en paralelo en el subrack. No obstante, la potencia mxima de salida est limitada a la de una sola PAU-10T.
Diseo mecnico La unidad PAU-10T contiene las siguientes partes: una placa de circuito impreso PAU 590 fusibles un panel frontal de la unidad una cubierta
El diseo mecnico de la unidad de alimentacin PAU-10T se muestra en la Fig. 15.
33
A0M0101A
Fig. 15: Diseo mecnico de la unidad de alimentacin PAU-10T
34
1.2.6.2 Operacin
Operacin de la unidad PAU-10T La PAU-10T es una fuente de alimentacin con modo de conmutacin. Dispone de tres tensiones de salida de CC a partir de la tensin de lnea de 100240 V CA. Las tensiones de salida de 48 V y 5 V (dos salidas similares) estn estabilizadas y aisladas por galvanizado de la lnea. La unidad puede suministrar una potencia mxima de salida de 200 W al subrack. La alimentacin tiene un factor de correccin activo de tipo progresivo que funciona como un pre-regulador para el conversor actual. La entrada de alimentacin est protegida contra sobrecargas de corriente con dos fusibles. stos se encuentran en el lado primario (fusible 4A de retardo). Una avera interna en la alimentacin puede fundir los fusibles. Los fusibles primarios pueden ser reemplazados abriendo la tapa de los soportes para fusibles situados en el panel frontal de la unidad. La tensin del conector de la lnea se alimenta a travs de un filtro de entrada y se protege mediante fusibles al rectificador. El filtro de entrada incluye asimismo el lmite de irrupcin de corriente y la proteccin contra sobrecargas de tensin. La tensin rectificada se dirige a un circuito de correccin del factor de alimentacin (Power Factor Correction, PFC). El circuito PFC proporciona una tensin de 400 V CC para el conversor de alimentacin. El conversor es de tipo retorno y proporciona la tensin de salida de 48 V CC. El circuito de modulacin de ancho de pulso (Pulse Width Modulation, PWM) controla los transistores de alimentacin, protege al conversor contra cortocircuitos en la salida e inicia automticamente la operacin normal despus de un cortocircuito. Las tensiones de salida de 5 V estn reguladas. La realimentacin de la tensin de salida de 48 V se realiza a travs de un optoaislador. Cuando el interruptor de encendido est en la posicin 0, la tensin de lnea se desconecta del conversor. Hay cuatro salidas de alarma en el panel frontal de la PAU-10T. Las salidas de alarma del equipo tienen contactos flotantes (relays). Un contacto cerrado corresponde al estado de alarma.
PRECAUCIN!
35
PLACA DE ALIMENTACIN SALIDA Correccin del factor de alimentacin FILTRO RFI Conversor de tipo retorno con dos salidas
CARGA BSICA ACTIVA
FILTRO RFI
CONTROL DE ALIMENTACIN DESCONECTADA
SALIDA DE RELAY
SALIDA DE RELAY
SALIDA DE RELAY
CONVERSIN DE NIVEL
SALIDA DE RELAY
SALIDA DE RELAY
PRUEBA HACIA SALIDAS
RESISTORES LIMITANTES
A0FS144A
Fig. 16: Diagrama de bloques de la unidad de alimentacin PAU-10T
36
1.2.6.3 Panel frontal y conectores El panel frontal de la PAU-10T dispone de un LED indicador de encendido, dos LED de alarma para las tensiones auxiliares de 5 V (BUS), tres indicadores de alarma para las alarmas del equipo (PMA, DMA y MEI), puntos de medida (MP) para las salidas de 48 V y +5 V, un conector para las alarmas del equipo y de POWER OFF (conector macho de 9 patillas de tipo D), un interruptor de encendido, fusibles y un conector de entrada de la lnea. El panel frontal de la PAU-10T se muestra en la Fig. 17.
37
PAU-10T
POWER BUS 1 BUS 2 PMA DMA MEI MP 1 2 BAT
6.
1.
9.
5.
100-240 V FUSES 2x T4 A/250V CAUTION: double pole/ neutral fusing
ONLY FOR PROTECTED EARTH WALL OUTLET
A0M0098A
Fig. 17: Panel frontal de la unidad de alimentacin CA PAU-10T
PRECAUCIN!
38
En las tablas siguientes se encuentra el uso de las patillas de los conectores de la PAU-10T: Uso de patillas de la salida de alarma, conector macho de 9 patillas de tipo D

39
1.2.7 PAU-5T
1.2.7.1 Generalidades La unidad de alimentacin PAU-5T se utiliza si slo la tensin de lnea de 100240 V CA est disponible. La unidad PAU-5T es de 5T de anchura y ocupa la primera ranura del subrack. Se utiliza la PAU-5T en los subrack Midi RXS-S8 y RXS-S8-TT si se necesita la entrada de CA. Es posible la redundancia de la alimentacin de tensin colocando una segunda unidad PAU5T en paralelo en el subrack.
Diseo mecnico La PAU-5T contiene las siguientes partes: una placa de circuito impreso PAU 571 un fusible un panel frontal de unidad una cubierta
El diseo mecnico de la PAU-5T se muestra en la Fig. 18.
40
A0M0032A
Fig. 18: Diseo mecnico de la unidad de alimentacin PAU-5T
41
1.2.7.2 Operacin
Operacin de la unidad PAU-5T La unidad PAU-5T dispone de dos tensiones de salida de CC a partir de la tensin de la lnea de 100240 V CA. Las tensiones de salida de 48 V y 5 V estn estabilizadas y aisladas por galvanizado de la lnea. La unidad PAU-5T puede suministrar una potencia mxima de salida de 80 W al subrack. La alimentacin tiene un factor de correccin activo de tipo progresivo que funciona como un pre-regulador para el conversor actual. La entrada de alimentacin est protegida contra sobrecargas de corriente con dos fusibles. stos se encuentran en el lado primario (fusible 1.6A de retardo). Una avera interna en la alimentacin puede fundir los fusibles. Los fusibles primarios pueden ser reemplazados abriendo la tapa de los soportes para fusibles situados en el panel frontal de la unidad. La tensin del conector de la lnea se alimenta a travs de un filtro de entrada y se protege mediante fusibles al rectificador. El filtro de entrada incluye asimismo el lmite de irrupcin de corriente y la proteccin contra sobrecargas de tensin. La tensin rectificada se dirige a un circuito de correccin del factor de alimentacin (Power Factor Correction, PFC). El circuito PFC forma una tensin de 400 V CC para el conversor de alimentacin. El conversor es de tipo retorno y forma la tensin de salida de 48 V CC. El circuito de modulacin de ancho de pulso (Pulse Width Modulation, PWM) controla los transistores de alimentacin, protege al conversor contra cortocircuitos en la salida e inicia automticamente la operacin normal despus de un cortocircuito. La tensin de salida de 5 V est regulada. La realimentacin de la tensin de salida de 48 V se realiza a travs de un optoaislador. La salida de la tensin del ventilador admite 48 V/100 mA para un ventilador externo si se utiliza. Cuando el interruptor de encendido est en la posicin 0, la tensin de lnea se desconecta del conversor.
PRECAUCIN!
42
Correccin del factor de alimentacin PFC
Conversor de tipo retorno con dos salidas

SALIDA
FILTRO RFI
LIN REG (+5V) PAM
FILTRO RFI
SALIDA DE VENTILADOR
REG (48V)
HACIA SALIDAS
PRUEBA
RESISTORES LIMITANTES
Batera + Batera -
A0FS046A
Fig. 19: Diagrama de bloques de la unidad de alimentacin PAU-5T
43
1.2.7.3 Panel frontal y conectores El panel frontal de la PAU-5T incluye dos LED indicadores, 48 V y +5 V, puntos de medida para las salidas de 48 V y +5 V, una salida de conector para la potencia del ventilador externo y una entrada para la alarma del ventilador, un interruptor de encendido, fusibles y un conector de entrada de la lnea. El panel frontal de la PAU-5T se muestra en la Fig. 20.
PRECAUCIN!
44
PAU-5T
48 V +5V +5V 48 V + Fan Alarm GND
115-230 V FUSES 2x T1 A/250V CAUTION: double pole/ neutral fusing
A0M0100A
Fig. 20: Panel frontal de la unidad de alimentacin CA PAU-5T
45
La tabla siguiente muestra el uso de las patillas del conectore de la PAU-5T. Uso de patillas del conector de medida
Patilla 1 3 5 Seal GND GND Batera, positiva Patilla 2 4 6 Seal +5 V BUS 1 No conectada Batera, negativa
46
MARTISDXX DESCRIPCIN DE NODOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN MTODOS DE RESERVA DE ALIMENTACIN POWERES.FM 27.12.99
1.3 Mtodos de reserva de alimentacin

1.3.1 Generalidades El sistema MartisDXX ofrece dos mtodos de reserva de alimentacin desde la lnea de 230 V. El subrack de potencia CA BBS tiene una capacidad de reserva de bateras de corta duracin. La configuracin del subrack comprende un subrack RXS-B, una unidad conversora CA/CC SRN, una unidad BBU de reserva de bateras de 48 V, una unidad de carga de bateras BCU y dos piezas de unidades BOU de salida de bateras. El subrack de alimentacin CA PBS tiene dos conversores CA/CC individuales. La configuracin del subrack consta de un subrack RXS-P, dos unidades conversoras CA/CC SRN, dos unidades de control de potencia PCU y cuatro unidades de salida de bateras BOU. Ambos mtodos se han instalado en un subrack de 19 con dos estantes. En el sistema BBS la unidad de bateras se situa en el estante inferior y es una reserva para el conversor CA/CC en el estante superior. En el sistema PBS los estantes superior e inferior son idnticos; una avera en un conversor CA/CC no desconecta la potencia desde el nodo MartisDXX. Las unidades comunes en ambos sistemas son las unidades conversoras CA/CC SRN y las unidades de salida de bateras BOU. Las unidades de control BCU (sistema BBS) y las unidades de control PCU (sistema PBS) tienen las mismas placas de circuito pero en la unidad PCU slo la funcin de alarma AC OFF (CA desactivado) est equipada.
47
1.3.2 Sistema de reserva de batera, BBS
1.3.2.1 Generalidades El BBS es un subrack de potencia CA diferenciado con una capacidad de reserva de bateras de corta duracin. La configuracin del subrack comprende un subrack RXS-B, una unidad conversora CA/CC SRN, una unidad BBU de reserva de bateras de 48 V, una unidad BCU de carga de bateras y dos piezas de unidades BOU de salida de bateras. Todas las unidades tienen 128 mm de altura.
BOU BOU BCU

AC POWER ON BATTERY CONNECTED
SRN
230 V; 32A 50Hz FUSES: 2xT5A/250V
48V
48V
BATTERY OK DISCHARGE
SECONDARY FUSES 48 V SUPPLY CHARGER T2.5A/250V
CHARGER BATTERY 48V SUPPLY CHARGING CURRENT
WARNING ! System remais alive untill both supply sources are disconnected
Caution double pole/ neutral fusing
48V
48V
ALARMS BATTERY NOT READY AC OFF
BBU
BATTERY SHELF
WARNING! WEIGHT 20kg
A0M0024A
Fig. 21: Subrack BBS
NOTA!
El sistema soporta la alimentacin continua de potencia a, por ejemplo, dos piezas de subrack RXS-S, cuando no hay tensin de lnea.
48
SRN 0/1
BOU
BOU
filtro de lneas
rectificador
filtro BCU
rectificador
cargador
lgica de control ON/OFF
BBU
BATERA 48 V (4 x 12 V/12 Ah)
A0FS040A
Fig. 22: Diagrama de bloques del subrack BBS
ADVERTENCIA!
El sistema permanece activo hasta que ambas fuentes de alimentacin SRN y BBU se desconectan.
49
1.3.2.2 Unidad conversora CA/CC, SRN
SRN La SRN es una unidad conversora CA/CC de tipo lineal. La tensin de entrada de 230V CA se convierte a -48V CC (polo positivo puesto a tierra) de salida de alimentacin (rectificada y filtrada) y tensiones de carga de 67 V (rectificada). La unidad puede suministrar potencia hasta 360 VA a la carga y 60 VA al cargador de bateras.
50
Operacin Operacin de la unidad SRN El panel frontal de la unidad est equipado con un conector de 3 terminales para el cable de lnea de 230V CA y un filtro de lnea con 2 fusibles T 2.5A. La unidad debe conectarse a una roseta en la pared con un contacto protector a tierra. Hay tambin un disyuntor para tensin CC y un fusible T 2A para la tensin del cargador. Una avera interna puede fundir los fusibles. Los fusibles primarios pueden ser reemplazados abriendo el mdulo de filtro de lnea en el panel frontal de la unidad. El fusible del cargador puede reemplazarse abriendo la cubierta del compartimento de los fusibles en el panel frontal. La palanca de operacin del disyuntor pasa a posicin OFF cuando una sobrecarga hace que el disyuntor falle. El disyuntor puede reactivarse moviendo la palanca a la posicin ON. La corriente de fallo nominal del disyuntor es de 15 A.
transformador toroidal ON/OFF rectificador 230 V CA 50 Hz fusibles filtro de las lneas de entrada rectificador proteccin contra sobretensiones condensadores de filtro
+ CC + tensin del cargador -
A0FS041A
Fig. 23: Diagrama de bloques de la unidad SRN
ADVERTENCIA!
Desconectar la unidad de la lnea de 230 V antes de reemplazar los fusibles!
51
Panel frontal de la unidad SRN
SRN
230 V; 32A 50Hz FUSES: 2xT5A/250V
WARNING ! System remains alive until both supply sources are disconnected
A0M0027A
Fig. 24: Panel frontal de la unidad SRN
52
1.3.2.3 Unidad de reserva de bateras, BBU
Generalidades La BBU consta de 4 bateras de plomo-cido conectadas en serie de 12 V/12 Ah. El polo positivo de la batera se conecta a la carcasa (tierra), con lo que la tensin nominal es de -48 V CC.
53
Operacin Diagrama de bloques de la BBU
BATBAT-
BAT+ + subrack -48 V batera (4x12 V)

A0FS042A
Fig. 25: Diagrama de bloques de la unidad BBU
La batera puede conducir cerca de 2.5 h a una carga de 150 VA y alrededor de 0.5 h a una carga de 360 VA (ver la Fig. 26). Si la tensin cae a unos 43 V, la unidad BCU desconecta la carga. Tras la desconexin el tiempo de carga es de 25 h antes de poder descargarla de nuevo. El tiempo depende de la corriente de descarga. Se ha aadido un disyuntor para sobrecargas de corriente en la versin 2.0.
54V 52V 50V
tensin de batera
carga de 150 VA
48V 46V
360 VA
44V 42V 40V 1 2 3 5 10 20 30 60 2 3 5 10
43 V = OFF
min
tiempo de duracin de la descarga
h
A0ES004A
Fig. 26: Tiempo de duracin de la descarga a 20 C de temperatura

54
Evitar el uso de la batera por encima de los 40 C de temperatura ya que podran producirse daos aun cuando la batera puede operar todava. Es de esperar que las bateras operen de tres a cuatro aos en servicio de espera, por lo que se recomienda cambiar las bateras cada tres aos. La fecha de fabricacin viene indicado en la etiqueta del nmero de serie.
BBU 115 V1.0
AH 001
92 45
15
La semana y el ao de fabricacin
A0MS028A
Fig. 27: Etiqueta del nmero de serie
Obsrvese que cuando se instala la unidad BBU en el subrack, la unidad BCU descarga las bateras con una corriente de alrededor de 50 mA si no se apaga la BBU o si no se conecta la unidad SRN a la lnea de 230 V.
ADVERTENCIA!
Existe peligro elctrico y qumico en las bateras.
Precauciones en el manejo de las bateras No acercar las bateras al fuego. No cortocircuitar los terminales. No desensamblar o reensamblar la batera. Si la batera se rompe y el cido sulfrico diluido entra en contacto con la piel o la ropa, lavar inmediatamente con agua. Si el cido sulfrico diluido entra en contacto con los ojos, lavarlos con abundante agua y consultar a un mdico.
55
1.3.2.4 Unidad de carga de bateras, BCU
Generalidades La BCU es una unidad de carga de bateras. Es tambin la unidad de control del sistema BBS.
56
Operacin Operacin de la unidad BCU Cuando se conecta la CA al subrack, la BCU carga las bateras con tensin constante limitada en corriente. Si se desconecta la CA, la unidad BCU conecta las bateras a la carga y presenta la informacin a la salida de alarma. Si la tensin de la batera cae a cerca de 43 V, la unidad BCU desconecta la carga para evitar la sobredescarga de las bateras. Tras la desconexin, la tensin de la batera ha de cargarse a cerca de 50 V antes de poder descargarse de nuevo. Esto lleva unas 25 h y durante este tiempo el conector de alarma da una seal de "Battery not ready" (batera no lista). La figura siguiente muestra el diagrama de bloques de la unidad BCU.
+
Tensin de filtrado cargador
cargador
+ Tensin de batera -
lgica de control de cargador
"Batera conectada" "Batera OK"
lgica de alarmas
"Batera no est lista" "CA OFF"
+ Tensin CC -
interruptor
lgica de control de interruptor
"Alimentacin CA ON" "Descarga"
Informacin CA OFF
A0FS043A
Fig. 28: Diagrama de bloques de la unidad BCU
57
Indicadores El panel frontal de la unidad est provisto con cuatro LED indicadores, cuatro puntos de medida y un conector de alarma para las alarmas del sistema. La informacin normal proporcionada por los LED es como sigue.
AC POWER ON: BATTERY CONNECTED: BATTERY OK: Indica que la tensin CA est conectada al subrack. Este LED indica adems si hay ausencia de tensin CC. Indica que la unidad BBU est instalada en el subrack. Indica que la batera est lista para su descarga (la tensin por encima de 50 V tras una descarga al 100%). Tras la instalacin de la unidad BBU en el subrack, este LED puede estar encendido aunque la tensin de batera sea menor de 50 V. Esto significa que no toda la capacidad de descarga est an en uso. Este LED se enciende cuando la batera est conectada a la carga.
DISCHARGE:
De los puntos de medida se obtiene la siguiente informacin.

CHARGER: BATTERY: 48V SUPPLY: Es posible conocer la tensin de entrada del cargador, que normalmente es de 6075 V dependiendo de la corriente de carga y la tensin de la lnea. De este punto de medida se puede comprobar la tensin de batera. Esta debe estar entre los 40 V (vaca) y los 53.5 V (llena). De este punto de medida es posible medir la tensin que que va a la carga. Normalmente esta es la tensin CC de la unidad SRN y est entre los 45 V y los 55 V. Cuando la tensin CA est en OFF o el disyuntor est abierto, este punto de medida da la tensin de batera que se conecta a la carga. De este punto de medida se puede medir la "corriente de carga". La informacin est en voltios, pero se mide sobre una resistencia de 1 ohmio, con lo que la lectura del voltmetro implica que ser la misma medida en amperios. Por ejemplo, una lectura de 0.5 V supone una corriente de carga de 0.5 A. Las lecturas normales estn entre 0.05 V1.0 V (5 0 mA1 A).
CHARGING CURRENT:
Del conector de salida de alarma se obtienen dos condiciones de alarma.

BATTERY NOT READY: AC OFF: Batera no lista. La informacin opuesta a la informacin del LED "BATTERY OK". CA desconectada. La informacin opuesta a la informacin del LED "AC POWER ON".
Las salidas de alarma tienen contactos flotantes (relays). Un polo del contacto puede conectarse a la tierra del equipo. Un contacto cerrado corresponde al estado de alarma. La salida de alarma puede suministrar una corriente de hasta 100 mA.
58
Panel frontal y conector
BCU
AC POWER ON BATTERY CONNECTED BATTERY OK DISCHARGE
MP CHARGER BATTERY 48V SUPPLY CHARGING CURRENT (1V 1A) ALARMS
BATTERY NOT READY AC OFF
A0M0029A
Fig. 29: Panel frontal de la unidad BCU
Uso de patillas del conector macho de 9 patillas de tipo D

Patilla 1, 6 2, 7 3, 8 4, 9 5 Seal Batera no lista (flotante o patilla 6 conectada a GND) Batera no lista (flotante o patilla 7 conectada a GND) AC OFF (flotante o patilla 8 conectada a GND) AC OFF (flotante o patilla 8 conectada a GND) NC
59
1.3.2.5 Unidad de salida de batera, BOU
Generalidades La BOU dispone de un interfaz comn para tensiones CC y de batera. Hay dos unidades BOU en el sistema BBS. Ambas estn diseadas para controlar un subrack (<180 VA). Existen tambin dos conectores de interfaz idnticos en el panel frontal de la unidad. Esto hace posible utilizar alimentacin protegida. El polo positivo de la tensin se conecta a la patilla A1 (patilla superior) y el polo negativo a la patilla A3.
60
Operacin Diagrama de bloques de la unidad BOU
CC BAT CC + BAT+ Filtrado Subrack Salidas

A0FS044A
Fig. 30: Diagrama de bloques de la unidad BOU
61
Panel frontal
BOU
+
4 8 V
+
4 8 V
A0M0030A
Fig. 31: Panel frontal de la unidad BOU
62
1.3.3 Sisema de reserva de alimentacin, PBS
1.3.3.1 Generalidades El PBS es un subrack de alimentacin CA diferenciado con dos conversores CA/CC. La configuracin del subrack consta de un subrack RXS-P, dos unidades conversoras CA/CC SRN, dos unidades de control de potencia PCU y cuatro unidades de salida de bateras BOU. Todas las unidades son de 128 mm de altura.
BOU BOU BCU

AC POWER ON
SRN
230 V; 32A 50Hz FUSES: 2xT5A/250V
48V
48V
48V SUPPLY
48V
48V
ALARMS
AC OFF
BOU BOU PCU

AC POWER ON
SRN
230 V; 32A 50Hz FUSES: 2xT5A/250V
48V
48V
48V SUPPLY
48V
48V
ALARMS
AC OFF
A0M0031A
Fig. 32: Subrack PBS
NOTA!
El sistema admite una posibilidad para alimentacin contnua haca por ejemplo dos subrack RXS-S cuando no hay la tensin de lnea.
63
SRN 0/1
BOU
BOU
filtro de lneas
rectificador
filtro PCU
rectificador
MEDIDA DE TENSIN
ALARMA CA OFF
SRN 0/1
BOU
BOU
filtro de lneas
rectificador
filtro PCU
rectificador
MEDIDA DE TENSIN
ALARMA CA OFF
A0FS045A
Fig. 33: Diagrama de bloques del sistema PBS
ADVERTENCIA!
El sistema permanece activo hasta que ambas unidades SRN se desconectan!
64
1.3.3.2 Unidad conversora CA/CC, SRN
Generalidades La SRN es una unidad conversora CA/CC de tipo lineal. La tensin de entrada de 230 V CA se convierte a -48 V CC (polo positivo puesto a tierra) de salida de alimentacin (rectificada y filtrada) y 67 V de tensiones de carga (rectificada). La unidad puede conducir hasta 360 VA a la carga y 60 VA al cargador de bateras.
65
Operacin Operacin de la unidad SRN El panel frontal de la SRN est equipado con un conector de tres terminales para cable de lnea de 230 V CA y un filtro de lnea con dos fusibles T 5A. La unidad debe estar conectada a una roseta en la pared con un contacto a tierra de proteccin. Tambin hay un disyuntor para tensin CC y un fusible T 2.5A para tensin de carga. Una avera interna puede fundir los fusibles. Los fusibles primarios pueden reemplazarse abriendo el mdulo de filtro de lnea en el panel frontal de la unidad. El fusible del cargador puede cambiarse abriendo la cubierta del compartimento de fusibles en el panel frontal. La palanca de operacin del disyuntor se pone en posicin OFF cuando una sobrecarga hace que el disyuntor falle. El disyuntor puede reactivarse moviendo la palanca a la posicin ON. La corriente de fallo nominal del disyuntor es de 15 A.
transformador toroidal ON/OFF rectificador 230 V CA 50 Hz fusibles filtro de las lneas de entrada rectificador proteccin contra sobretensiones condensadores de filtro
+ CC + tensin del cargador -
A0FS041A
Fig. 34: Diagrama de bloques de la unidad SRN
ADVERTENCIA!
Desconectar la unidad de la lnea antes de reemplazar los fusibles!
66
Panel frontal
SRN
230 V; 32A 50Hz FUSES: 2xT5A/250V
WARNING ! System remains alive until both supply sources are disconnected
A0M0027A
Fig. 35: Panel frontal de la unidad SRN
67
1.3.3.3 Unidad de control de potencia, PCU
Operacin Indicadores Cuando se conecta la CA al subrack, la PCU lo indica con un LED de encendido CA; si se desconecta la CA, la PCU pasa la informacin a la salida de alarma. El LED indica lo siguiente:
AC POWER ON La tensin CA se conecta al subrack.
Del punto de medida se obtiene la siguiente informacin.

48V SUPPLY De este punto de medida es posible medir la tensin CC, que est entre 45 V y 55 V.
Del conector de salida de alarma se obtiene una condicin de alarma.

AC OFF La tensin CA no est conectada al subrack.
La salida de alarma tiene un contacto flotante (relay). Un polo del contacto puede conectarse a la tierra del equipo. Un contacto cerrado corresponde al estado de alarma. La salida de alarma puede suministrar una corriente de hasta 100 mA.
68
Panel frontal y conector El panel frontal de la unidad est provisto de un LED indicador, un punto de medida y un conector de alarma para la alarma de apagado de CA.
PCU
AC POWER ON
MP 48V SUPPLY
ALARMS
AC OFF
A0M0034A
Fig. 36: Panel frontal de la unidad PCU
Uso de patillas de la PCU, conector macho de 9 patillas de tipo D

Patilla 1, 6 2, 7 3, 8 4, 9 5 Seal NC NC AC OFF (flotante o patilla 8 conectada a GND) AC OFF (flotante o patilla 8 conectada a GND) NC
69
1.3.3.4 Unidad de salida de bateras, BOU
Generalidades La unidad BOU proporciona un interfaz para tensiones CC. Hay cuatro unidades BOU en el sistema PBS. Cada una de ellas est diseada para controlar un subrack (<180 VA). Hay tambin dos conectores de interfaz idnticos en el panel frontal de la unidad. En el sistema PBS el otro conector no es necesario. El polo positivo de la tensin se conecta a la patilla A1 (patilla superior) y el polo negativo a la patilla A3.
70
Operacin Diagrama de bloques de la unidad BOU
CC BAT CC + BAT+ Filtrado Subrack Salidas

A0FS044A
Fig. 37: Diagrama de bloques de la unidad BOU
71
Panel frontal
BOU
+
4 8 V
+
4 8 V
A0M0030A
Fig. 38: Panel frontal de la unidad BOU
72
1.3.4 Instalacin y cableado de los subrack RXS-B y RXS-P Los subrack RXS-B (el sistema BBS) y RXS-P (el sistema PBS) est pensado para su instalacin en un rack de 19". La altura del subrack es 266 mm y su anchura, sin soportes de montaje laterales, 447.8 mm. El subrack puede instalarse en un rack cuya profundidad mnima sea 400 mm. No debern utilizarse puertas en los racks, para permitir el paso del aire. La parte posterior del rack ha de estar libre debido al cableado del rack. Dada la excesiva generacin de calor, no est permitido conectar subrack espalda contra espalda. Habr de existir una abertura de al menos 2U (88.9 mm) de altura en la parte de abajo del rack para la entrada del aire (ver la Fig. 39). Si se montan varios subrack en un rack de 19", deber existir un plato deflector de aire (#883200200) entre los subrack. El subrack inferior del rack no necesita el plato deflector de aire. Se recomienda que el subrack ms bajo sea un subrack RXS-B, debido a la temperatura de operacin mxima de las bateras. La Fig. 39 muestra un ejemplo de instalacin en un rack de 19" (de altura 34U). Es necesario un espacio mnimo de 2U (88.9 mm) en la parte inferior del rack para la toma de aire fresco. Deber instalarse un plato deflector de aire entre todos los subrack y habr de existir un conducto de aire (profundidad por encima de 120 mm) entre la parte posterior del subrack y el panel posterior del rack. La cubierta superior y el panel posterior del rack deben estar equipados con suficientes ranuras de ventilacin, y se requiere un espacio mnimo de 1U (44.45 mm) en la parte superior del rack para la salida del aire caliente.
73
vista frontal
vista lateral
A0MS025A
Fig. 39: Subrack RXS-B/RXS-P y RXS-S en un rack de 19"
74
Los subrack se instalan en un rack de 19" mediante dos perfiles angulares de tamao 80 x 23 x 3 mm (#883200282). Estos perfiles se montan bajo los tornillos de cabeza hexagonal de tamao M5x10 que fijan los perfiles frontales del subrack a los paneles laterales. Mediante una llave Allen de 4 mm se extraen los cuatro tornillos de cabeza hexagonal en un lado. El perfil se monta bajo el tornillo, y a continuacin se enrosca con los dedos. Cuando el perfil se halle debajo de cada uno de los tornillos, estos se ajustan con la llave Allen. El perfil angular del otro lado se monta de igual forma. Si las cabezas hexagonales sobresalen demasiado y entorpecen la instalacin, se pueden emplear tornillos hexagonales de cabeza rebajada de tamao M5x10 en lugar de los tornillos originales. La Fig. 40 muestra el montaje del perfil angular bajo los tornillos de cabeza hexagonal (#1) y el montaje del plato deflector de aire (si es necesario). Si el subrack no es el ms inferior del rack, el plato deflector de aire (#883200200) se monta en la parte posterior del subrack con cuatro tornillos hexagonales de cabeza rebajada de tamao M3x8, y a los paneles laterales con dos tornillos autoenroscables de 4.2 x 6.5, dos tornillos hexagonales de cabeza rebajada de tamao M3x4 y soporte #880113060 (ver nmeros 2 a 5 en la figura siguiente). El plato deflector de aire se fija al subrack antes de su instalacin en el rack.
2 1
5 1
4
A0M0026A
Fig. 40: Montaje del perfil angular y del plato deflector de aire para instalacin del subrack en rack de 19"
75
El subrack est puesto a tierra con un cable de toma de tierra diferenciado que se incluye en los accesorios de instalacin del subrack. El cable se fija bajo el tornillo de montaje del perfil posterior inferior del subrack. Se debe insertar una arandela dentada entre el terminal conductor en forma de aro y el panel lateral con el fin de asegurar continuidad elctrica entre el subrack y el conductor de toma de tierra. La Fig. 41 muestra un ejemplo de cableado en los sistemas BBS y PBS.
76
SCU
PFU-A PFU-B
PFU-A
PFU-B
SRN BOU BOU BCU
BBU
A0C0002A
Fig. 41: Cableado de los sistemas BBS y PBS
77
1.3.5 Lista de unidades de los BBS y PBS
1.3.5.1 BBS
RXS-B RXS 113 RKX 262 RKX 490 Subrack de potencia para el sistema BBS Subrack simple Plato deflector de aire Accesorios de instalacin 1/RXS-B 1/RXS-B 1/RXS-B
SRN SRN 114 RKC 266
Unidad conversora CA/CC Unidad conversora CA/CC Cable de alimentacin CA
1/RXS-B 1/SRN 1/SRN
BBU BBU 115
Unidad de reserva de batera Unidad de reserva de batera 48 V CC
1/RXS-B
BCU BCU 116
Unidad de control de potencia Unidad base de control de batera
1/RXS-B 1/BCU
BOU BOU 118
Unidad de salida de batera Unidad base de salida de batera
2/RXS-B 1/BOU
Cables
11117150 11117162 11117163
Cable de salida de alarma BCU-SCU, 2 m Cable de salida de alarma BCU-BCU Cable de alimentacin BOU-PFU, 2.5 m
01/RXS-B 01/RXS-B 02/BOU
78
1.3.5.2 PBS
RXS-P RXS 120 RKX 262 RKX 490 Subrack de potencia para el sistema PBS Subrack simple Plato deflector de aire Accesorios de instalacin 1/RXS-P 1/RXS-P 1/RXS-P
SRN SRN 114 RKC 266
Unidad conversora CA/CC Unidad conversora CA/CC Cable de alimentacin CA
2/RXS-P 1/SRN 1/SRN
PCU PCU 123
Unidad de control de potencia Unidad base de control de potencia
2/RXS-P 1/PCU
BOU BOU 118
Unidad de salida de batera Unidad base de salida de batera
4/RXS-P 1/BOU
Cables
11117150 11117162 11117163
Cable de salida de alarma PCU-SCU, 2 m Cable de salida de alarma PCU-PCU Cable de alimentacin BOU-PFU, 2.5 m
01/RXS-P 01/RXS-P 02/BOU
79
MARTISDXX DESCRIPCIN DE NODOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN ESPECIFICACIONES TCNICAS POWERES.FM 27.12.99
1.4 Especificaciones tcnicas

1.4.1 Especificaciones tcnicas de las unidades de alimentacin
1.4.1.1 Especificaciones tcnicas de la PFU-A Especificaciones elctricas Entrada

Tensin de entrada, nominal Tensin de entrada, rango (absoluto) Corriente de entrada, mxima Proteccin de sobrecargas de corriente a la entrada -48 V CC -30-60 V CC 5A Fusible T 6.3 A (lnea negativa de batera)
Proteccin contra sobrecarga de tensin a la entrada Diodo de proteccin transitoria
Salidas
Potencia de salida, mxima (tensin de batera) Tensin de salida (-48 V, nominal) Cada de tensin (de 5 A, mxima) Tensiones de salida, auxiliares 150 W (200 W si tensin de entrada es > 40 V) Tensin de entrada cada de tensin 1.6 Vmax 2 x 5.1 V CC +/-5% /2 A
Prdida de potencia en la unidad

Consumo de potencia de la PFU, mxima 5W
Alarmas
Salidas de alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobrecargas de tensin Alarmas de PMA, DMA, MEI y POWER OFF: Estado de alarma ON Estado de alarma OFF Aislamiento: Lado del contacto/lado de la bobina Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de 10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC
Niveles de aislamiento
Tensin de batera/tensiones auxiliares y GND 500 V CC
Especificaciones mecnicas
Anchura 5T
80
1.4.1.2 Especificaciones tcnicas de la PFU-B Especificaciones elctricas Entrada

Tensin de entrada, nominal Tensin de entrada, rango (absoluto) Corriente de entrada, mxima Proteccin de sobrecargas de corriente a la entrada - 48 V CC - 30- 60 V CC 5A Fusibles, 2 x T 6.3 A (ambas lneas de batera)
Proteccin contra sobrecargas de tensin a la entrada Diodo de proteccin transitoria
Salidas
Potencia de salida, mxima (tensin de batera) Tensin de salida (-48 V, nominal) Cada de tensin (de 5 A, mxima) 150 W (200 W si tensin de entrada es > 40 V) Tensin de entrada cada de tensin 1.6 Vmax

Consumo de potencia de la PFU, mximo 5W
Alarmas
Salidas de alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobracargas de tensin Alarma de POWER OFF: Estado de alarma ON Estado de alarma OFF Aislamiento: lado del contacto/lado de la bobina Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de 10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC
Tensin de batera/GND 500 V CC
Anchura 5T
81
1.4.1.3 Especificaciones tcnicas de la PFU-A-24V Especificaciones elctricas Entrada

Tensin de entrada, nominal Tensin de entrada, rango (absoluta) Corriente de entrada, mxima Proteccin de sobrecargas de corriente a la entrada +24 V CC +19+32 V CC 7A Fusible T 8 A (lnea negativa de batera)
Salidas
Potencia de salida, mxima (tensin de batera) Tensin de salida (-48 V, nominal) Cada de tensin (de 5 A, mxima) Tensiones de salida, auxiliares 133 W (140 W si tensin de entrada es > 20 V) Tensin de entrada cada de tensin 1.6 Vmax 2 x 5.1 V CC +/-5% /2A

Consumo de potencia de la PFU, mxima 5W
Alarmas
Salidas de alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobrecargas de tensin Alarmas PMA, DMA, MEI y POWER OFF: Estado de alarma ON Estado de alarma OFF Aislamiento: lado del contacto/lado de la bobina Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de 10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC
Anchura 5T
82
1.4.1.4 Especificaciones tcnicas de la PFU-B-24V Especificaciones elctricas Entrada

Tensin de entrada, nominal Tensin de entrada, rango (absoluto) Corriente de entrada, mxima Proteccin de sobrecarga de corriente a la entrada +24 V CC +19+32 V CC 7A Fusibles, 2 x T 8 A (ambas lneas de batera)
Salidas
Potencia de salida, mxima (tensin de batera) Tensin de salida (-48 V, nominal) Cada de tensin (de 5 A, mxima) 133 W (140 W si tensin de entrada es > 20 V) Tensin de entrada cada de tensin 1.6 Vmax

Consumo de potencia de la PFU, mximo 5W
Alarmas
Salidas alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobrecargas de tensin Alarma POWER OFF: Estado de alarma ON Estado de alarma OFF Aislamiento: lado del contacto/lado de la bobina Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de 10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC
Tensin de batera/GND 500 V CC
Anchura 5T
83
1.4.1.5 Especificaciones tcnicas de la PFU-H Especificaciones elctricas Entrada

Tensin de entrada, nominal Tensin de entrada, rango (absoluto) Corriente de entrada, mxima Proteccin de sobrecarga de corriente a la entrada -48 V CC -40.5-60 V CC 17.5 A Disyuntor de 20 A (lnea negativa de batera)
Proteccin contra sobrecargas de tensin a la entrada Condensadores de proteccin transitoria
Salidas
Potencia de salida, mxima (tensin de batera) Tensin de salida (-48 V, nominal) Cada de tensin (de 17.5 A, mxima) Tiempo de mantenimiento de la tensin de batera Tensiones de salida, auxiliares Tensin de bus de 5 V Tensin de bus de 3.3 V 5.1 V +/-5%, 0.5 Amax 3.4 V +/-5%, 0.5 Amax 700 W Tensin de entrada cada de tensin 1.4 Vmax 4 ms

Prdida de potencia (una PFU-H) P(prdida) = 2 + 1.3 x Pcarga/Uin (W) Prdida de potencia /PFU-H, dos PFU-H en subrack P(prdida) = 2 + 0.65 x Pcarga/Uin (W) Pcarga es el total de los consumos de potencia de todas las unidades enchufables en el subrack. Uin es la tensin de entrada, es decir, la tensin de batera (nominal 48 V, tpica 53 V).
Alarmas
Salidas de alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobrecargas de tensin Alarmas PMA, DMA, MEI y tensin de batera: Estado de alarma ON Estado de alarma OFF Aislamiento: lado del contacto/lado de la bobina Alarma de tensin de batera ON Alarma de tensin de batera OFF Bloqueo de tensin por tensiones de bus ON Bloqueo de tensin por tensiones de bus OFF Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC Ubat < 39 V (LED conmutador OFF) Ubat > 41 V (LED conmutador ON) Ubat < 31 V Ubat > 34 V
84
Anchura Peso 9T 1.2 kg
1.4.1.6 Especificaciones tcnicas de la versin 2.0 de la PAU Especificaciones elctricas Entrada

Tensin de entrada, rango nominal Tensin de entrada, rango (absoluto) Frecuencia Corriente de entrada, mxima Potencia de entrada, mxima Proteccin de sobrecarga de corriente a la entrada Proteccin contra sobrecargas de tensin a la entrada 220240 V CA -10/+6 %; 198254.4 V CA 50 Hz 1.2 A 200 VA Fusibles 2 x T2A/250 V (lnea) Fusible T6.3A/250 V (secundario) Diodo de proteccin transitoria
Salidas
Potencia de salida, mxima (salida de 50 V) Tensin/corriente de salida (salida de 50 V) Tensin de rizado de salida (salida de 50 V) Tensiones de salida, auxiliares 120 VA 50 V CC +/-20% / 2.4 A < 4 Vpp 2 x 5.1 V CC +/-5% /2 A

Consumo de potencia de la PAU, mxima 65 W
Alarmas
Salidas de alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobrecargas de tensin Alrmas PMA, DMA, MEI y POWER OFF: Estado de alarma ON Estado de alarma OFF Aislamiento: lado del contacto/lado de la bobina Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de 10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC
Entrada (tensin de lnea)/salidas de 48 V y 5.1 V Entrada (tensin de lnea)/chasis, es decir GND Salida de 48 V/salidas de 5.1 V y GND (chasis) 3750 V CA 2500 V CA 500 V CC
85
1.4.1.7 Especificaciones tcnicas de la PAU-10T Especificaciones elctricas Entrada

Tensin de entrada, rango nominal Tensin de entrada, rango (absoluto) Frecuencia Corriente de entrada, mxima Potencia de entrada, mxima Correccin del factor de alimentacin Proteccin de sobrecarga de corriente a la entrada 100240 V CA +/-10 %; 90264 V CA 4763 Hz 2.61.3 260 W S (> 0.9) Fusibles 2 x T4A/250 V (lnea)
Proteccin contra sobrecargas de tensin a la entrada S
Salidas
Potencia de salida, mxima (salida de 48 V) Tensin/corriente de salida (salida de 48 V) 200 W 48 V CC +/-10%/04.2 A
Tiempo de mantenimiento de tensin de batera (sal- >20 ms ida de 48 V) Tensin de rizado de salida a frecuencia de conmut- 0.5 Vpp acin Tensin de rizado de salida, RMS, ancho de banda de 300 mV 50 MHz Proteccin contra sobrecargas de tensin Proteccin contra cortocircuitos Tensiones de salida, auxiliares < 80 V Continua con reinicializacin automtica 2x5.1 V CC +-5%/00.5 A
Tensin de rizado de salida a frecuencia de conmut- 50 mVpp acin Tensin de rizado de salida, RMS, ancho de banda de 30 mV 50 MHz Proteccin contra sobrecargas de tensin Proteccin contra cortocircuitos < 7.5 V Continua con reinicializacin automtica

Consumo de potencia de la PAU-10T, mxima 60 W
86
Alarmas
Salidas de alarma: Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA Tiempo de transicin y establecimiento Proteccin contra sobrecargas de tensin Alarmas PMA, DMA, MEI y POWER OFF: Estado de alarma ON Estado de alarma OFF Aislamiento: lado del contacto/lado de la bobina Contactos relay 60 V CC o 42.4 V CA 100 mA < 1 V (resistor en serie de 10 ohmios) < 8 ms Circuito filtro RC Contactos relay en conector de alarma (D9): Contacto cerrado (resistor en serie de 10 ohmios) Contacto abierto flotante 500 V CC
Entrada (tensin de lnea)/salidas de 48 V y 5.1 V Entrada (tensin de lnea)/chasis, es decir GND Salida de 48 V/salidas de 5.1 V y GND (chasis) 3000 V CA 1500 V CA 500 V CC
87
1.4.1.8 Especificaciones tcnicas de la PAU-5T Especificaciones elctricas Entrada

Tensin de entrada, rango nominal Tensin de entrada, rango (absoluto) Frecuencia Corriente de entrada, mxima Correccin del factor de alimentacin Proteccin de sobrecarga de corriente a la entrada 100240 V CA -10/+6 %; 90254.4 V CA 4763 Hz 1.20.6 A S (> 0.9) Fusibles 2 x T1.6A/250 V (lnea)
Proteccin contra sobrecargas de tensin a la entrada S
Salidas
Potencia de salida, mxima (salida de 48 V) Tensin/corriente de salida (salida de 48 V) 80 W 48 V CC +/-10%/01.8 A
Tiempo de mantenimiento de tensin de batera (sal- >20 ms ida de 48 V) Tensin de rizado de salida a frecuencia de conmut- 0.5 Vpp acin Tensin de rizado de salida, RMS, ancho de banda de 300 mV 50 MHz Proteccin contra sobrecargas de tensin Proteccin contra cortocircuitos Tensin de salida, auxiliar < 80 V Continua con reinicializacin automtica 5.1 V CC +/-5%/00.5 A
Tensin de rizado de salida a frecuencia de conmut- 50 mVpp acin Tensin de rizado de salida, RMS, ancho de banda de 30 mV 50 MHz Proteccin contra sobrecargas de tensin Proteccin contra cortocircuitos < 7.5 V Continua con reinicializacin automtica

Consumo de potencia de la PAU-10T , mxima 24 W
Entrada (tensin de lnea)/salida de 48 V y 5.1 V Entrada (tensin de lnea)/chasis, es decir GND Salida de 48 V/salida de 5.1 V y GND (chasis) 3000 V CA 1605 V CA 500 V CC
Anchura 5T
88
1.4.2 Especificaciones tcnicas de los sistemas BBS y PBS
1.4.2.1 Especificaciones tcnicas del sistema BBS SRN

Tensin de entrada Frecuencia Corriente de entrada, mxima 230 V CA 10% 50 Hz 3.2 A
Proteccin de sobrecarga de corri- Fusibles 2x T5A/250 V ente a la entrada Tensin de salida Mxima corriente de salida Mxima potencia de salida 48 V CC 20 % 8A 360 VA
Proteccin de sobrecarga de corri- Disyuntor de 15 A ente a la salida Tensin de carga Corriente de carga 65 Vpico 20%; rectificada en onda completa, no filtrada 1A
Proteccin de sobrecarga de corri- Fusible T2.5A/250 V ente de carga Altura Anchura Profundidad Peso 128 mm 327 mm 220 mm 6.6 kg
BBU
Bateras Tensin nominal 4 bateras de cido plomo de 12 V/12 Ah 48 V CC
Proteccin de sobrecarga de corri- Disyuntor de 10 A (no en V1.0) ente Altura Anchura Profundidad Peso Temperatura de operacin 128 mm 428 mm 220 mm 18.5 kg +5...+35C
89
BCU
Tensin de entrada Corriente de carga Mxima tensin de carga Compensacin de temperatura Altura Anchura Profundidad Peso Salida de alarma Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50 mA 65 V pico 20%; rectificada en onda completa, no filtrada 1A 53.4 V/25 C -0.06 V/ C 128 mm 51 mm 180 mm 0.4 kg Contacto relay 60 V CC o 42.4 V CA 100 mA <1 V (resistor en serie de 10 ohmios)
BOU
Tensin de entrada Tensin de salida Mxima corriente de salida Altura Anchura Profundidad Peso 48 V CC 20% 48 V CC 20% 6 A continua 128 mm 25 mm 180 mm 0.3 kg
90
1.4.2.2 Especificaciones tcnicas del sistema PBS SRN

Tensin de entrada Frecuencia Corriente de entrada, mxima 230 V CA 10% 50 Hz 3.2 A
Proteccin de sobrecarga de corri- Fusibles 2x T5A/250 V ente a la entrada Tensin de salida Mxima corriente de salida Mxima potencia de salida 48 V CC 20 % 8A 360 VA
Proteccin de sobrecarga de corri- Disyuntor de 15 A ente a la salida Tensin de carga Corriente de carga 65 V pico 20%; rectificada en onda completa, no filtrada 1A
Proteccin contra sobrecargas de Fusible T2.5A/250 V corriente de carga Altura Anchura Profundidad Peso 128 mm 327 mm 220 mm 6.6 kg
PCU
Salida de alarma Mxima tensin permitida Mxima corriente permitida Disminucin de tensin a una corriente de 50mA Altura Anchura Profundidad Peso Contacto relay 60 V CC o 42.4 V CA 100 mA <1 V (resistor en serie de 10 ohmios)
128 mm 51 mm 180 mm 0.2 kg
BOU
Tensin de entrada Tensin de salida Mxima corriente de salida Altura Anchura Profundidad Peso 48 V CC 20% 48 V CC 20% 6 A continua 128 mm 25 mm 180 mm 0.3 kg
91
MARTISDXX DESCRIPCIN DE NODOS DESCRIPCIN DEL SISTEMA DE ALIMENTACIN PARA SUS NOTAS Y COMENTARIOS POWERES.FM 27.12.1999
92
MARTISDXX DESCRIPCIN DE NODOS 2. NODO BSICO MARTISDXX
12267_01/27.12.99
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS NODO BSICO MARTISDXX BASICESTOC.FM 27.12.99
2. NODO BSICO MARTISDXX .......................................................................................... 1
2.1 Introduccin ..................................................................................................................................................... 1 2.2 Generalidades .................................................................................................................................................. 1 2.2.1 Estructura del nodo ..........................................................................................................................1 2.2.2 Equipamiento del nodo ....................................................................................................................4 2.3 SCU: Unidad de Control ................................................................................................................................ 5 2.3.1 Generalidades ....................................................................................................................................5 2.3.2 Operacin de la SCU ........................................................................................................................6 2.3.2.1 Generalidades................................................................................................................................. 6 2.3.2.2 Controlador de la unidad ............................................................................................................. 7 2.3.2.3 Memoria .......................................................................................................................................... 7 2.3.2.4 Canales HDLC................................................................................................................................ 8 2.3.2.5 Conversor A/D .............................................................................................................................. 8 2.3.2.6 Interfaz SC....................................................................................................................................... 8 2.3.2.7 Interfaz SCC.................................................................................................................................... 8 2.3.2.8 Interfaz de crosconexin ............................................................................................................... 8 2.3.2.9 Interfaz de canales HDLC (HDLC-4CH) adicional................................................................... 8 2.3.2.10 Buses de control interno.............................................................................................................. 9 2.3.2.11 Operaciones a nivel de nodo .................................................................................................... 11 2.3.3 Fallas .................................................................................................................................................15 2.3.3.1 Fallas de unidad ........................................................................................................................... 15 2.3.3.2 Fallas de alimentacin ................................................................................................................. 15 2.3.3.3 Fallas de memoria ........................................................................................................................ 15 2.3.3.4 Fallas de bus de control............................................................................................................... 15 2.3.3.5 Fallas de proteccin de crosconexin........................................................................................ 15 2.3.3.6 Fallas de inventario...................................................................................................................... 16 2.3.3.7 Alarmas externas opcionales con ALARM-IF ......................................................................... 16 2.3.4 Instrucciones de puenteo para la SCU .........................................................................................16 2.3.5 Panel frontal de la SCU ..................................................................................................................17 2.3.6 Cableado de la SCU/CCU .............................................................................................................21 2.3.7 Especificaciones tcnicas del interfaz de control ........................................................................22 2.4 SXU: Unidad de crosconexin ..................................................................................................................... 23 2.4.1 Generalidades ..................................................................................................................................23 2.4.2 Operacin de la unidad SXU ........................................................................................................24 2.4.2.1 Estructura del bus de crosconexin de subrack (X-bus) ........................................................ 24 2.4.2.2 Asignacin de X-bus.................................................................................................................... 26 2.4.2.3 Ejemplo del procedimiento de crosconexin de seales........................................................ 26 2.4.2.4 Sistema de reloj del nodo ............................................................................................................ 28 2.4.2.5 Soporte de canal vaco en la SXU............................................................................................... 36 2.4.3 Supervisin de fallas de la SXU ....................................................................................................38 2.4.3.1 Supervisin de la operacin interna de la SXU ....................................................................... 38 2.4.4 Instrucciones de puenteo de la SXU .............................................................................................39 2.4.5 Especificaciones tcnicas de la SXU .............................................................................................42 2.5 SXU-A: Unidad de crosconexin ................................................................................................................ 45 2.5.1 Generalidades ..................................................................................................................................45 2.5.2 Operacin de la SXU-A .................................................................................................................46 2.5.2.1 Diagrama de bloques de la SXU-A............................................................................................ 46 2.5.2.2 Matriz 0 de crosconexin ............................................................................................................ 47 2.5.2.3 Matriz 1 de crosconexin ............................................................................................................ 48 2.5.2.4 Control de unidad........................................................................................................................ 48 2.5.2.5 Alimentacin ................................................................................................................................ 48
i
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS NODO BSICO MARTISDXX BASICESTOC.FM 27.12.99
2.5.2.6 Nuevas caractersticas de SXU-A V5.0...................................................................................... 49 2.5.3 Panel frontal de la SXU-A ..............................................................................................................50 2.6 SXU-B: Unidad de crosconexin ................................................................................................................. 52 2.6.1 Generalidades ..................................................................................................................................52 2.6.1.1 Estructura de la SXU-B................................................................................................................ 52 2.6.2 Operacin de la SXU-B ...................................................................................................................53 2.6.2.1 Diagrama de bloques de la SXU-B............................................................................................. 53 2.6.2.2 Nuevas caractersticas de SXU-B V5.0 ...................................................................................... 55 2.6.3 Panel frontal de la SXU-B ...............................................................................................................56
ii
MARTISDXX DESCRIPCIN DE NODOS NODO BSICO MARTISDXX INTRODUCCIN BASICES.FM 27.12.99
2. NODO BSICO MARTISDXX 2.1 Introduccin

El Nodo Bsico MartisDXX es un dispositivo de crosconexin flexible a 64 Mbit/s. Existen dos tipos diferentes de Nodos Bsicos. Nodo subrack simple de 19 pulgadas 6U alto (RXS-S) Nodo subrack doble de 19 pulgadas 13U alto (RXS-D)
Un Nodo Bsico Doble MartisDXX contiene dos estantes conectados va bus de extensin desde el estante superior. Un Nodo Bsico Simple MartisDXX contiene un estante que se monta en un rack estndar de 19". El Nodo Bsico tiene algunas partes comunes que se encuentran en todo Nodo Bsico. Estas son la unidad de alimentacin, la unidad de control y la unidad de crosconexin. Es posible ocupar cualquier ranura libre con diferentes tipos de unidades base y mdulos de interfaz.
2.2 Generalidades
2.2.1 Estructura del nodo El Nodo Bsico consta de unidades comunes (subrack, unidad de alimentacin o fusibles, unidad de control y unidad de crosconexin) unidades de interfaz (seleccionadas de acuerdo con las aplicaciones)
En la Fig. 1 se muestra el diagrama de bloques de un nodo, y en la Fig. 2 un subrack simple equipado.
MARTISDXX DESCRIPCIN DE NODOS NODO BSICO MARTISDXX GENERALIDADES BASICES.FM 27.12.99
RXS-S SUBRACK
SXU UNIT (active)
XB X-CONNECT BUS CONT ROL
GMH UNIT
XB/XD
IN n*64 k EXT CLK
64 Mbit/s X-BUS
BUS IF
TX FRAME IF XB/XD RX FRAME
OUT
CLK MUX
XD X-CONNECT
n*64 kbit/s 2 or 8 Mbit/s G.704 Interface
CONTROL BUS
UNIT CONTROL uP POW +5V,+12V,-10V
UNIT CONTROL uP
BATTERY BUS
POW +5V,+12V,-10V
SXU UNIT (standby) XB X-CONNECT BUS CONT ROL BUS IF
GCH UNIT
XB TX DATA IF XB RX DATA UNIT CONTROL uP POW +5V,+12V,-10V
IN n*64 k EXT CLK
OUT
CLK MUX
XD X-CONNECT
n*64 kbit/s 2 or 8 Mbit/s Unframed Interface
SCU UNIT
VCM UNIT
V.110 XB
HDLC CONTROL CHANNELS (additional) TEST SIGNAL Tx/Rx

BUS IF
BUS IF
TX DATA IF
48,56 or n*64 kbit/s V.35 or V.36 1.2 .. 32.4 kbit/s V.24/V.28
V.110 XB
RX DATA
SCC NODE/UNIT CONTROL uP SC POW +5V,+12V,-10V PFU UNIT PMA DMA MEI
EQUIPMENT ALARM INTERFACES
CAE UNIT ADPCM 32k PCM BUS IF PCM VF IF ADPCM 32k PCM PCM VF VF 0.3 .. 3.4 kHz 600 ohm
BAT 30 .. 72 V (19 .. 32V)
BATTERY VOLTAGE INTERFACE

POW +5V POW +5V
BUS 5V1 BUS 5V2
A2F0001A
Fig. 1: Diagrama de bloques del nodo
PFU-A PFU-B GMH

PMA DMA MEI
GMH
GMH
GCH
GCH
VCM
VCM-10T
CAE
VCM
VCM SXU-A SCU
BUS 1 2 MP 1 2
BAT
SYNC OUT
S C C
IN MP
BAT
POW
POW
MP
MP
MP
MP
MP
1 0
1 0 C B U S
FUSE
FUSE
BAT
BAT
+ _
+ _
S C
10
11
12
13
14
15
16
IF mod 1: IF mod 2:
OTE LTE
G703 BTE
V35-G704 V36-G704
BTE G703
G703-64 G703-64
V35 V36
ADPCM-10VF V.24 EM-2*10
X21 X21
A2M0001A
Fig. 2: Un nodo subrack simple equipado
Existen dos unidades lgicas comunes en el Nodo Bsico. Estas unidades son la SCU y la SXU. La SCU es la unidad maestra del nodo MartisDXX. La responsabilidad de la SCU es comunicarse con el computador del NMS y con el Terminal de Servicio local. Mantiene la lista de unidades del nodo, supervisa e informa de las faltas del nodo y realiza el cambio de SXU cuando la crosconexin est protegida. El transmisor y receptor de prueba reside en la unidad SCU. La SXU es la unidad de crosconexin del nodo MartisDXX. Lleva a cabo las crosconexiones, controla el bus de crosconexin y selecciona la seal de referencia para el oscilador del reloj principal. El oscilador del reloj principal del nodo reside en la unidad SXU.
2.2.2 Equipamiento del nodo Las ranuras de la tarjeta en el subrack simple estn numeradas de 1 a 16 (ver Fig. 3). La unidad de fusibles, la unidad de control y la unidad de crosconexin tienen ranuras de tarjeta fijas en el subrack. El nodo subrack simple tiene 913 ranuras para unidades de interfaz (dependiendo del uso de la unidad PFU, la proteccin de PFU, el tipo de SXU y la proteccin de SXU). El nodo subrack doble tiene 2328 ranuras para unidades de interfaz. Las unidades de interfaz pueden situarse libremente en estas ranuras de la tarjeta excepto que una unidad GMH con un enlace HDLC activo (enlace o NTU-A) no puede hallarse en la ltima ranura (32) del subrack doble. Una unidad 5T IF puede colocarse en cualquier ranura de la tarjeta de la 2 a la 14 (estante superior) y de la 2 a la 16 en el estante inferior. Una unidad 10T IF precisa dos ranuras.
P F U A
P F U B
PFU
S X U A
S X U A
S C U
P F U A
P F U B
SXU-B SXU-B
S C U
RESERVED FOR INTERFACE UNITS (11..13 5T- SLOTS)
14
15
16
12
14
16
SINGLE SUBRACK NODE with SXU-A

S X U A S X U A P F U A
SINGLE SUBRACK NODE with SXU-B
P F U A
P F U B
PFU
S C U
P F U B
SXU-B
SXU-B
S C U
14
15
16
12
14
16
17
18
32
17
18
32
P F U A
P F U B
DOUBLE SUBRACK NODE with SXU-A
P F U A
P F U B
DOUBLE SUBRACK NODE with SXU-B

A2M0002A
Fig. 3: Unidades principales y ranuras de unidades de interfaz en los nodos subrack simple y doble
4
MARTISDXX DESCRIPCIN DE NODOS NODO BSICO MARTISDXX SCU: UNIDAD DE CONTROL BASICES.FM 27.12.99
2.3 SCU: Unidad de Control

2.3.1 Generalidades La estructura de la unidad SCU est basada en la mecnica estndar del sistema MartisDXX. La anchura de la unidad es de 5T o una ranura de tarjeta en el subrack MartisDXX. La ranura 16 (en el estante superior de un nodo subrack doble) est reservado para la unidad SCU.
SCC- IF or Alarm IF PCB 74021000X SCZ 280

SCU
PDF 202 or PDF 209
U8 U9
ODD EVEN
SCC- IF OR Alarm IF
PIN 1
CBUS V.11
SC V.24/V.28
EMC SHIELD/ SCP 211

A2M0011A
Fig. 4: Unidad SCU equipada con SCC-IF/ALARM-IF
Para funcionar, la unidad SCU necesita una unidad de alimentacin acoplada PDF 202 o PDF 209 y dos EPROMs con programa SCZ 280. El mdulo de interfaz de X.25 SCC (SCC-IF) y el mdulo de expansin de canal de control HDLC-4CH (SCP 211 en la Fig. 4) son opciones que pueden instalarse de la misma manera que un mdulo acoplado de interfaz normal del sistema MartisDXX. El mdulo de interfaz de alarma ALARM-IF puede instalarse en lugar del SCC-IF. Comenzando desde el borde superior del panel frontal de la unidad, existen dos LED de alarma, un conector SCC, un conector C-bus y, en la posicin inferior, el conector SC. En la parte posterior de la unidad existen dos euroconectores de 2 x 32 contactos (DIN 41612). El conector superior se usa en la transmisin de seales de bus VTP local, seales de salida de alarma del equipo, tensin de 5 V a los circuitos de interfaz del bus y seales de entrada/salida de prueba. El conector inferior se usa para la transmisin de seales del bus de crosconexin, la tensin de 5 V a los circuitos de interfaz del bus y al bus de batera.
5
2.3.2 Operacin de la SCU
2.3.2.1 Generalidades Los principales bloques funcionales de la unidad SCU son el mdulo de alimentacin, el microprocesador con sus circuitos auxiliares, el generador de Tx/Rx de seal de prueba dentro del ASIC IFMOD, la opcin adicional de canales de control HDLC y el interfaz de bus de crosconexin.
HDLC CONTROL CHANNELS (additional) 64 Mb/s X-BUS BUS IF TEST SIGNAL Tx/Rx
SCC or ALARMS SC CBUS
ALARMS NODE/UNIT CONTROL uP CONTROL BUS
POW +5V, +12V, -10V
UBATT
A2F0003A
Fig. 5: Diagrama de bloques de la SCU El mdulo de alimentacin entrega las tensiones de operacin de la unidad SCU desde la tensin del bus de batera. Las tensiones de operacin son supervisadas por el microprocesador y si existe una avera, se genera un mensaje de alarma. El diagrama de bloques detallado del bloque de control del nodo/unidad muestra cmo el microprocesador controla y supervisa la operacin de la unidad.
ALARMS
Alarm if
SCC
SCC-IF
HDLC
SC
UART
CONTROL BUS
A
CBUS
RED CPU, RAM, FLASH YEL

ALARMS
A2F0002A
Fig. 6: Microprocesador de control del nodo/unidad
2.3.2.2 Controlador de la unidad El microprocesador de la unidad SCU es un CMOS 80C186-16 de 16 bits. Tiene tres temporizadores internos; dos canales DMA; un controlador de interrupciones; memoria programable y lgica de seleccin de chip perifrica; un generador de estados de espera programable y un controlador de bus local. Soporta la prueba a nivel de sistema (modo de prueba ONCE). El microprocesador es compatible con versiones superiores del software del 8086 y 8088 y totalmente compatible con el software del 80186 y 80188. Tiene tiene dos modos principales de operacin, compatible y avanzado. En modo compatible el microprocesador es completamente compatible con NMOS 80186, con la excepcin del soporte al 8087. Las caractersticas del modo avanzado son control de ahorro de potencia; refresco de RAM dinmica y un interfaz de coprocesador numrico asncrono. El modo avanzado se utiliza en la unidad SCU.
2.3.2.3 Memoria La memoria est implementada con seis componentes de montaje de superficie de 32 patillas que proporcionan: 256 kB de RAM (U15, 16) 512 kB de FLASH PROM en dos bancos (U10, 11, 12 y 13) 256 kB de EPROM en dos empaquetamientos DIP (U8, 9)
2.3.2.4 Canales HDLC La unidad SCU tiene dos controladores serie sncronos de canal dual (SAB 82525, U48 y 49) que proporcionan: (a) (b) (c) un interfaz de bus VTP local a 2 Mbit/s con controladores CMOS avanzados (euro conector CN1) un interfaz de bus VTP cluster a 1024/512 kbit/s con controladores V11 (conector CBUS CNF2) dos canales HDLC full duplex hasta 64 kbit/s, cumpliendo con un subconjunto del estndar LAPB. El canal A est reservado para la fase de pruebas de produccin. El canal B se utiliza para la comunicacin con el computador NMS a travs del puerto SCC (SCC-IF).
NOTA!
La version monocanal del controlador de comunicaciones se utiliza en lugar de la U49 (SAB 82526) comenzando con la versin hardware 3.0.
2.3.2.5 Conversor A/D La unidad SCU tiene un conversor A/D CMOS de 8 bits con un multiplexor de 8 canales. El conversor A/D se emplea en la supervisin de las tensiones operacionales de la unidad SCU y las tensiones BUS1 y BUS2 del subrack.
2.3.2.6 Interfaz SC La unidad SCU tiene un solo canal serie asncrono. Este interfaz se utiliza en la conexin de terminales de servicio (CNF1). La tasa de baudios de la UART U14 (82510) puede seleccionarse desde 300 baudios a 19.2 k. El software de la unidad establece la tasa de baudios en 9600.
2.3.2.7 Interfaz SCC En la unidad hay un conector de cabecera de 2 x 10 contactos (CN4) para el mdulo de interfaz SCC-IF X.25/V.11. Las alarmas del sistema de reserva de batera BBS pueden introducirse en la red MartisDXX a travs del mdulo de interfaz de alarma ALARM-IF. Ver la Fig. 10 y Fig. 11.
2.3.2.8 Interfaz de crosconexin La unidad tiene un interfaz hacia el bus de crosconexin de 64 Mb/s a travs del CN5. La unidad utiliza seales de temporizacin de bus C16M, CLF y CLM, que son suministradas por la SXU. La SXU cambia datos entre la SCU transmitiendo la direccin del canal, lo que activa los bfer de datos en ASIC CIF. Tanto los datos recibidos como los transmitidos se transfieren a travs de sus propios buses de 8 bits. El bus de datos recibidos DR1 est protegido por DR2.
2.3.2.9 Interfaz de canales HDLC (HDLC-4CH) adicional Dos conectores de cabecera de 2 x 10 contactos (CN2 y CN3) componen el interfaz para el mdulo de expansin del canal de control HDLC-4CH.
2.3.2.10 Buses de control interno La unidad SCU tiene interfaces para dos buses de control interno - el bus VTP local y el bus VTP cluster. El bus VTP local se utiliza para la comunicacin entre las unidades dentro de un subrack y el bus VTP cluster se emplea para la comunicacin entre los subrack de un Nodo Cluster. Ambos buses son redes de rea local de alta velocidad serie sncronos con datos fsicamente duplicados, lneas de reloj y circuitos de interfaz. El rgimen binario del bus VTP local es de 2 Mbit/s. El rgimen binario del VTP cluster es de 1 Mbit/s.
VTP bus 1
2 Mbit/s
VTP bus 2
2 Mbit/s
VTP bus selection line
SXU selection line MOTHER BOARD
SCP UNIT 1 UNIT n SXU SXU SCU/CCU
PASSIVE TERMINATION
A2F0004A
Fig. 7: Diagrama de bloques del bus VTP local
VTP es una abreviacin de las palabras Virtual Token Protocol (Protocolo de Testigo Virtual), que es un mtodo de acceso al medio libre de colisiones basado en el principio de paso de testigo implementado con la ayuda de temporizadores. El control de enlace lgico se basa en el protocolo LLC3 en ambos buses. Los protocolos de capas superiores son los mismos que los protocolos de los interfaces de gestin externa de los nodos MartisDXX. El bus VTP local soporta direcciones de unidades de 131. El bus VTP cluster soporta direcciones de subrack de 19. Las ubicaciones de los buses de control se muestran a continuacin.
Local Control Bus, 2 Mb/s C C
Master Subrack
X C U U M
Subrack Address 1
C X U M
Local Control Bus, 2 Mb/s UUUU NNNN I I I I TTTT SSS XXC UUU - CC
CBUS, Cluster Control Bus, 1 Mb/s
Slave Subrack
Subrack Address 2
Local Control Bus, 2 Mb/s
UUUU NNNN I I I I TTTT
SSS XXC UUU - CC
Slave Subrack
Subrack Address 9
A3M0011A
Fig. 8: Ubicacin de los buses de control de un Nodo Cluster
10
2.3.2.11 Operaciones a nivel de nodo El software de la SCU se ocupa de las siguientes operaciones a nivel de nodo: Gestin de inventario del nodo Copia de seguridad de los parmetros de la unidad Proteccin del sistema de crosconexin Proteccin de buses de control Control de alarmas de rack (PMA, DMA, MEI) Informe de eventos al Network Management System (Sistema de Gestin de Red) Funciones de prueba de canal Soporte de canal de control para HDLC-4CH
Gestin de inventario de nodos (Node Inventory Management) El software del Node Inventory Management incluye funciones para obtener y asignar identificaciones de nodo y de subrack, para crear y eliminar el inventario, para aadir y eliminar unidades, para obtener informes de inventario y para supervisar la presencia de unidades registradas o no registradas. La operacin de creacin del inventario se utiliza para registrar todas las unidades existentes en el inventario. La operacin de adicin de unidad se emplea para registrar una unidad dada en el inventario. La operacin de eliminacin del inventario deshace el registro de todas las unidades - en otras palabras, todas las unidades se eliminan del inventario. La operacin de eliminacin de unidad se utiliza para eliminar una unidad dada del inventario. El informe de inventario proporciona los datos de identificacin del nodo y subrack y la lista de unidades existentes o registradas. La condicin de falla Installation Error (Error de instalacin) se detecta si los datos del inventario son ambiguos e inconsistentes. La condicin de falla Missing Unit (Unidad no presente) se detecta si la unidad registrada no est presente. La condicin de falla Extra Unit (Unidad extra) se detecta si hay una unidad no registrada presente en el subrack. Copia de seguridad de los parmetros de la unidad La unidad SCU almacena las copias de seguridad de los parmetros de todas las unidades registradas para posibles reemplazamientos de unidades. Una nueva unidad reemplazada heredar las copias de seguridad de parmetros de la unidad registrada para la ranura de unidad. La compatibilidad de los parmetros se comprueba basndose en los tipos de hardware y software. Las copias de seguridad de parmetros se actualizan a la unidad SCU cuando se registra una unidad o cuando los parmetros de la unidad han cambiado. Las copias de seguridad de parmetros se copian desde la unidad SCU cuando se reemplaza una unidad por otra unidad compatible. Las copias de seguridad de parmetros de la unidad SCU se guardan en la unidad de crosconexin del subrack. La reserva de datos de crosconexin est disponible slo en las unidades de crosconexin redundantes si el nodo tiene un sistema de crosconexin protegido.
11
Proteccin del sistema de crosconexin La unidad SCU controla la proteccin del sistema de crosconexin. Es posible asignar el tipo de SXU y la opcin de proteccin de la SXU. Estos parmetros se actualizan de forma automtica al crear el inventario. El inventario debe eliminarse antes de cambiar el tipo de SXU, y creado de nuevo si el tipo de SXU cambia. La opcin de proteccin de la SXU (protegido o no protegido) puede solamente cambiarse cuando hay una o ninguna SXU registrada. En el sistema protegido, la unidad SCU supervisa la condicin de las SXU redundantes e intenta activar una de las unidades SXU redundantes si tiene condiciones normales. Las posibles condiciones de falla para la proteccin del sistema de crosconexin son las siguientes: La condicin de falla Faulty Cross-Connection System (Sistema de Crosconexin con Fallas) se detecta si no hay SXU que pueda ser activada, en otras palabras, ambas SXU tienen fallas o no estn presentes. La condicin de falla Forced State (Estado Forzado) en la Activacin de SXU se detecta cuando al sistema de proteccin no le est permitido controlar la activacin de las unidades SXU de manera autnoma pero est forzado a mantener el estado dado por una operacin de gestin. Proteccin de los buses de control La unidad SCU controla la proteccin del bus VTP local y la proteccin del bus VTP cluster. El bus VTP local tiene dos buses fsicos alternativos llamados Bus1 VTP Local y Bus2 VTP Local implementados mediante circuitos de interfaz redundantes en cada unidad MartisDXX y un conjunto redundante de cables en el plano posterior de un subrack. Existe un control centralizado para activar uno de los buses alternativos mediante una lnea de seleccin. La unidad SCU controla la lnea de seleccin de forma sincronizada para que la transmisin de datos en el bus no se vea nunca entorpecida para la seleccin de bus. El bus1 y el bus2 se utilizan peridicamente con el fin de detectar posibles problemas tan pronto como sea posible, sea cual sea el bus con fallas. Se activa un procedimiento de verificacin cuando desaparece cualquier unidad del proceso de supervisin del inventario. El procedimiento de verificacin decide si la unidad es accesible nicamente por un bus o no. Si la unidad es accesible slo por un bus, el otro bus debe estar con fallas y entonces se detecta la correspondiente condicin de falla. Se puede utilizar una ventana de prueba para verificar el estado del VTP local y para borrar la condicin de falla. El bus VTP cluster tiene dos buses fsicos alternativos llamados Bus1 VTP Cluster y Bus2 VTP Cluster implementados mediante circuitos de interfaz redundantes en cada unidad SCU y un conjunto de cables redundante en los cables de interconexin entre los subrack de un nodo. Existe control local para activar uno de los dos circuitos receptores. Los datos se envan siempre a ambos buses fsicos. El rendimiento de los buses fsicos se supervisa y compara. Si se observa que un bus es peor que el otro, tambin se detecta la condicin de falla correspondiente.
12
Control de alarma de rack La unidad SCU controla los tres LED de alarma y las correspondientes salidas de relay de las alarmas del equipo (PMA, DMA, MEI) de un subrack. Los LED de alarma del rack y las salidas de relay correspondientes estn situadas en las unidades PFU o PAU. Las alarmas del rack PMA, DMA, MEI se dan si alguna unidad en el subrack tiene una condicin de falla activa que requiera la alarma correspondiente como consecuencia de ello. La unidad SCU recoge las alarmas PMA, DMA y MEI de las unidades del subrack y las suma de forma separada para cada alarma de rack.
CONTROL UNIT
MOTHER BOARD
PAU / PFU
PMA
REG REF AA FILT
PMA
DMA CPU AB FILT
REF
DMA
MEI
REF AC FILT
MEI
A2F0005A
Fig. 9: Control de alarma de rack
Las alarmas de rack pueden ser retrasadas. El retardo de alarma de rack puede ser establecido (0600 sec) por el usuario. Una alarma sumada debe estar activa al menos el tiempo de retardo establecido, no necesariamente de forma continua, antes de que la alarma de rack se active en la PFU o la PAU. La alarma de rack ser pasivada en la PFU o PAU cuando la alarma sumada haya sido pasivada continuamente, al menos el tiempo de retardo establecido. Las alarmas de rack PMA y DMA pueden ser canceladas. La cancelacin no se retarda. Cuando la PMA y la DMA hayan sido canceladas, se activa la MEI como recordatorio. Informe de eventos al Network Management System (Sistema de Gestin de Red) La unidad SCU no slo supervisa las unidades registradas del subrack para las alarmas del rack sino que tambin soporta el sondeo de estados a nivel de subrack y de nodo desde el Network Management System centralizado. El informe de estado del nodo contiene el estado de los subrack que no se hayan en su estado normal. Los informes de estado de los subrack contienen los estados de las unidades que no se hallan en estado normal. Por ejemplo, todos los cambios en condiciones de fallas y configuracin estn indicados para todas las unidades. Estos informes proporcionan informacin detallada de las unidades correctas para diferentes fines Mientras se crea el informe del estado del subrack, la ruta al DXX Server de sondeo se actualiza en la tabla de encaminamiento local de la unidad SCU a partir del mensaje de invocacin. Esta ruta puede utilizarse para mandar informes de eventos espontneos al DXX Server. Los mdulos de informe de unidades pueden enviar informes de eventos a la unidad SCU local, que los enva al DXX Server. La aplicacin ms importante es el informe de cambios de fallas de enlace, la gestin de recuperacin de enlaces.
13
Funciones de prueba de canal La unidad SCU contiene un recurso de prueba configurable que puede utilizarse para funciones de prueba de canal. El recurso de prueba contiene un puerto de crosconexin configurable, funciones de bucles de prueba, un generador y receptor de patrones de prueba. Las funciones de prueba de canal incluyen operaciones de creacin y eliminacin que se emplean para asignar y deshacer asignaciones del recurso de prueba para un circuito dado, operaciones para determinar la configuracin de prueba, acciones para activar y desactivar el puerto de prueba, acciones para activar y desactivar operaciones de prueba y una operacin obtener para leer el estado de prueba y los resultados de la prueba. El estado de prueba y los resultados de pruebas incluyen los siguientes datos: Estado de prueba: activa (verdadero/falso); en ejecucin (verdadero/falso) Tiempo transcurrido Datos de rendimiento de control de prueba Contadores de error Contadores de deslizamientos Medida de errores (G.821)
Soporte de canal de control para HDLC-4CH La unidad HDLC-4CH es un mdulo opcional, que puede ser acoplado a una unidad SCU. La unidad HDLC-4CH proporciona cuatro canales de control HDLC adicionales al nodo MartisDXX y una memoria de reserva adicional para ser usada por otras unidades del nodo. Los canales de control en la unidad HDLC-4CH estn conectados al bus de crosconexin del nodo MartisDXX a travs de la unidad SCU que proporciona cuatro puertos de crosconexin para los canales. Las velocidades binarias de los puertos de crosconexin pueden configurarse por pares a 0, 8, 16, 32, o 64 kbit/s. Los puertos pueden conectarse a travs de la red MartisDXX a otro nodo para proporcionar canales de control transparentes entre unidades HDLC-4CH. Los canales de control proporcionados por la unidad HDLC-4CH se emplean para la comunicacin entre nodos MartisDXX. La opcin de memoria de reserva adicional de la unidad HDLC-4CH, aplicable a partir de la versin hardware 3.0, se utiliza para almacenar los parmetros de otras unidades que requieran grandes cantidades de memoria (p. ej. GMU) en el mismo nodo.
14
2.3.3 Fallas
2.3.3.1 Fallas de unidad

Condicin de falla Reinicio de unidad Estado PMA LED R Nota
2.3.3.2 Fallas de alimentacin

Condicin de falla VB1: + 5 V (BUS1) VB2: + 5 V (BUS2) Tensin + 5 V Tensin + 12 V Tensin -10 V Estado PMA PMA PMA PMA PMA LED R R R R R Nota
2.3.3.3 Fallas de memoria

Condicin de falla Falla de RAM Falla de EPROM Falla de memoria FLASH Parmetros no presentes SW incompatible en EPROM y FLASH Errores de check sum en programa telecargado Estado PMA PMA PMA PMA PMA PMA LED R R R R R R Nota
2.3.3.4 Fallas de bus de control

Condicin de falla Falla en Bus1 VTP local Falla en Bus2 VTP local Falla en Bus1 VTP cluster Falla en Bus2 VTP cluster Estado DMA DMA DMA DMA LED Y Y Y Y Nota
(a)
(a)
(b)
(b)
(a) Se puede utilizar una ventana de prueba para verificar el estado del VTP local y borrar la falla. (b) Posible en un subrack esclavo de un Nodo Cluster.
2.3.3.5 Fallas de proteccin de crosconexin

Condicin de falla Sistema de crosconexin con fallas Estado forzado en la activacin de SXU
(a) Alarma de servicio
Estado PMA, S MEI
LED Y Y
Nota
(a)
15
2.3.3.6 Fallas de inventario

Condicin de falla Error de instalacin Unidad no presente Unidad extra
(a) Alarma de servicio (b) El nmero de bloque indica la direccin de la unidad.
Estado PMA, S PMA, S MEI
LED R Y Y
Nota
(a)
(a)(b) (b)
2.3.3.7 Alarmas externas opcionales con ALARM-IF

Condicin de falla Batera no preparada Estado PMA LED R Nota Cierre de contacto en la entrada de alarma externa 1 Cierre de contacto en la entrada de alarma externa 2
CA apagada
PMA
2.3.4 Instrucciones de puenteo para la SCU El puente S1 establece la velocidad binaria del bus VTP Cluster. El puenteo en el lado izquierdo (J1) indica las posiciones 2 y 3 (1024 kbit/s), y el puenteo en el lado derecho indica las posiciones 1-4 (512 kbit/s).
PUENTE S1 PUENTE J1 FUNCION DEL PUENTE Velocidad binaria VTP FUNCION DEL PUENTE PUENTEADO 1 4 512 kbit/s PUENTE INSERTADO PUENTEADO 2 3 1.024 Mbit/s PUENTE ELIMINADO Habilitado
Sistema de seal de vigilancia Inhabilitado
16
2.3.5 Panel frontal de la SCU
SCU
Led, red Led, yellow
SCC
CBUS
SC
A0M0054A
Fig. 10: Panel frontal de la SCU (mdulos opcionales de la SCC, ver siguiente pgina)
17
Uso de contactos del conector de bus cluster SCU (D15 hembra)

Contacto 1 8 6, 13 14, 7 10, 3 9, 2 Seal Malla del cable Seal de tierra VTDT1, bidireccional VTCL1, bidireccional VTDT2, bidireccional VTCL2, bidireccional
Conector del terminal de servicio local de la SCU (D25 hembra)

Contacto 1 2 3 4 5 6 7 8 20 919 2125 Seal 101 malla del cable 103 datos transmitidos 104 datos recibidos 105 peticin de envo 106 listo para enviar 107 conjunto de datos listo 102 seal de tierra 109 detector de seal 108 terminal de datos listo Sin conexin Sin conexin
18
CONTROL INTERFACE MODULE SCC-IF
CN1
A0M0055A
Fig. 11: Mdulo de interfaz de control SCC-IF Niveles V.11 del conector del computador de NMS SCC-IF (D15 macho)
Patilla 1 2, 9 3, 10 4, 11 5, 12 6, 13 8 7, 14, 15 Seal Malla del cable T(A), T(B), salida C(A), C(B), salida R(A), R(B), entrada I(A), I(B), entrada S(A), S(B), entrada/salida G, seal de tierra Sin conexin
19
ALARM INTERFACE MODULE ALARM-IF
J1
A0M0056A
Fig. 12: Mdulo de interfaz de alarma Alarm-IF Uso de contactos del mdulo de interfaz de alarma (conector hembra D9)
Contacto 1 2 3 4 5 6 7 8 9 Seal Alarma de contacto 1, entrada Sin conexin Alarma de contacto 2, entrada Sin conexin Sin conexin Retorno 1, seal de tierra Sin conexin Retorno 2, seal de tierra Sin conexin
20
2.3.6 Cableado de la SCU/CCU
J1
1 2 3 4 5 6 7 8 1 2 3 4
J2
5 6 7 8
10
11
12
13
14
15
10
11
12
13
14
15
SHIELD GND
VTCL2
VTDT2
VTDT1
VTCL1
10
11
12
13
14
15
10
11
12
13
14
15
J4 J3 PIGGYBACK CONNECTOR COVER SET LORLIN MHS-15-PB-M

A0C0004A
Fig. 13: Cable de bus de control de la SCU/CCU
BCU J1
1 6 2 7 3 8 4 9 5
SCL J2
1 6 2 7 3 8 4 9 5 A0C0005A
ALARM 1 ALARM 2
Fig. 14: Cable del interfaz de alarma BCU-SCL
NOTA!
Los contactos 6 y 8 del conector J1 pueden ponerse a tierra en la unidad BCU si es necesario.
Se puede utilizar el mismo cable con la PFU-B o la PFU-A.
21
2.3.7 Especificaciones tcnicas del interfaz de control Interfaz SC Propsito Interfaz elctrico Formato de caracteres Tipo de conector Seales de interfaz Protocolo Interfaz SCC Propsito Interfaz elctrico Formatos de trama Tipo de conector Seales de interfaz Protocolo Interfaz C-Bus Propsito Niveles elctricos Tipo de conector Seales de interfaz Protocolo Longitud fsica del bus Bus de control cluster V.11, controladores y receptores redundantes Conector ISO 4903, tipo D hembra de 15 contactos VTDT1, VTDT2 y VTCL1, VTCL2 Capas 27 propietarias 20 m, mximo Interfaz de gestin para NMS V.11/X.27 F, A, C, FCS, F o F, A, C, Info, FCS, F (operacin bsica) Conector ISO 4903, tipo D macho de 15 patillas G, T, R, C, I, S LAPB + X.25 PLP + Capas 37 propietarias Interfaz de gestin para SC/NMS V.28 8 bits, sin paridad, 1 bit de parada Conector ISO 2110, tipo D hembra de 25 contactos 101,102,103,104,105,106,107,108 y 109 Capas 27 propietarias
Velocidad binaria de los datos 9600 b/s asncronos
Velocidad binaria de los datos 64 kb/s sncronos
Velocidad binaria de los datos 1024 kbit/s sncronos
22
MARTISDXX DESCRIPCIN DE NODOS NODO BSICO MARTISDXX SXU: UNIDAD DE CROSCONEXIN BASICES.FM 27.12.99
2.4 SXU: Unidad de crosconexin

2.4.1 Generalidades La unidad de crosconexin SXU tiene tres variantes. En un Nodo Bsico se utiliza tanto la SXUA como la SXU-B. La SXU-C se emplea en un subrack esclavo de un Nodo Cluster. Todas las variantes de SXU tienen una matriz espacio temporal estrictamente sin bloqueo para seales de 64 kbit/s. La SXU-A crosconecta canales de XB de n x 64 kbit/s con posible sealizacin (canales XD) as como un nmero limitado de canales de XB de n x 8 kbit/s. La SXU-A est pensada principalmente para nodos de acceso a redes. La SXU-B est pensada para nodos de trnsito de redes que requieran un uso extensivo de conexiones de n x 8 kbit/s. La SXU-B cubre las funciones de la SXU-A proporcionando tambin conexin de canales de n x 64 kbit/s y XD. La SXU-C proporciona n x 64 kbit/s adems de conexin de canales XD en un Nodo Cluster.
23
2.4.2 Operacin de la unidad SXU
2.4.2.1 Estructura del bus de crosconexin de subrack (X-bus) El bus de crosconexin cubre las posiciones de unidad de 2 a 16 (17) en el plano posterior del subrack. La posicin 17 est reservada para una tarjeta de extensin opcional al estante inferior en un subrack de estante doble.
NODE ACCESS PORTS IF UNIT PORT A DATA TO SXU [1] (DR1) DATA TO SXU [2] (DR2) DATA FROM SXU (DT) BUS ADDRESS (AI) BUS TIMING IF UNIT PORT B 8 SXU
A2F0006A
Fig. 15: Seales del X-bus El X-bus opera de forma sncrona. Las unidades de interfaz (unidades de IF) ajustan seales de puerto de acceso mescrono o plesicrono en el X-bus mediante almacenamiento en bfer de bits. Las unidades de tipo IF con estructura de trama tambin guardan en bfer las fases de trama (multitrama). La SXU suministra el reloj de bus (16896 kHz), temporizacin de trama (8 kHz) y temporizacin multitrama (0.5 kHz). La SXU genera una direccin de puerto para cada intervalo de tiempo de bus crosconectado. Un puerto intercambia un byte de datos con la SXU cuando el puerto reconoce su direccin. Los puertos con estructura de trama reciben el nmero de intervalo de tiempo de trama explcitamente. El bus de datos en la direccin desde las unidades de IF a la SXU se duplica por redundancia.
24
1 FRAME (125 us) 1053 1055
TSB 0 1
528 ... 559, 1008 ... 1039 XD-CHANNELS

7 6 5 4 BITm = 8 kbit/s 3 2 1 0
Frame sync; 8 kHz( TSB 1052) Multiframe sync; every 16'th frame (frame 15) TSBn = 64 kbit/s
BIT TSB 0,1 2 TO 9 10 TO 527 528 TO 559 560 TO 1007 1008 TO 1039 1040 TO 1052 1053 TO 1055 USE BUS TEST UNUSED XB-CHANNELS XD-CHANNELS XB-CHANNELS XD-CHANNELS XB-CHANNELS BUS TEST NUMBER OF TSBs 2 8 518 0 TO 32 448 0 TO 32 13 3
TSB = BUS TIMESLOT
A2F0007A
Fig. 16: Estructura lgica del X-bus La trama de X-bus se divide en 1056 intervalos de tiempo de bus (tsB) numerados de 0 a 1055. Cada tsB tiene una capacidad de 64 kbit/s. Cada uno de los ocho bits en un tsB puede considerarse como un canal diferenciado de 8 kbit/s. Para un canal XD, una crosconexin de hasta 32 (en SXU-A) o 64 (en SXU-B) tsBs puede ser posteriormente multiplexada por la multitrama de 16 tramas de longitud. Los intervalos de tiempo de XD se crosconectan bit a bit creando canales de n x 0.5 kbit/s. Hay cinco intervalos de tiempo reservados para supervisin de nodos. Los restantes 1051 intervalos de tiempo de bus estn reservados para la crosconexin de datos de usuario.
25
2.4.2.2 Asignacin de X-bus La capacidad de X-bus se asigna mediante el software de la SXU basndose en los parmetros de los puertos seleccionados. Los puertos se clasifican en equitativos y no equitativos. Puertos equitativos Los puertos de 2048 y 8448 kbit/s en la unidad GMH pueden conseguir una asignacin equitativa con un retardo de seal mnimo. El operador crea una asignacin equitativa seleccionando un bfer de recepcin de 2 tramas. Un bfer mayor conlleva una asignacin no equitativa. Cuando el operador fija los parmetros de un puerto equitativo, la capacidad de bus se asigna de acuerdo al rgimen de seal del puerto. Esta capacidad puede liberarse nicamente desbloqueando el puerto. El X-bus se divide en ocho grupos equitativos de 8448 kbit/s que comprenden todos los octavos intervalos de tiempo de bus (TSB) regularmente. Un grupo de 8448 kbit/s puede ser dividido posteriormente en cuatro grupos equitativos de 2048 kbit/s. Estos grupos tienen intervalos de tiempo de bus fijos. Es posible fijar un mximo de 32 puertos de 2048 kbit/s equitativos en un subrack. Puertos no equitativos Los puertos que no sean de 2048 y 8448 kbit/s consiguen una asignacin no equitativa. Adems, los puertos de 2048 y 8448 kbit/s logran una asignacin no equitativa si el bfer de recepcin es superior a 2 tramas. Un puerto no equitativo no reserva tsBs para canales XB hasta que los intervalos de tiempo sean crosconectados. Se reserva un posible intervalo de tiempo XD cuando se bloquea el puerto. Es posible acomodar ms de 32 puertos de 2048 kbit/s no equitativos en un nodo, si una parte de los intervalos de tiempo no estn crosconectados y si la capacidad de sealizacin no es limitante.
2.4.2.3 Ejemplo del procedimiento de crosconexin de seales Conexin de seal de XB de 64 kbit/s La siguiente secuencia detalla el procedimiento a seguir cuando la SXU crosconecta un byte entre dos puertos de 64 kbit/s muestra el camino de datos en la direccin desde el puerto A al puerto B (lnea a trazos). Cuando el operador fija los parmetros del puerto, se le asigna automticamente a ste un tsB. El operador crea una crosconexin entre los dos puertos. En cada trama de bus para los puertos A y B: La SXU presenta la direccin del puerto en el bus de direcciones La SXU lee una direccin de crosconexin de una memoria de direcciones, y utilizando esa direccin lee un byte de datos de la memoria de datos El puerto y la SXU intercambian un byte de datos La SXU escribe el byte que recibi en una memoria de datos El puerto enva el byte que recibi al interfaz de acceso. El retardo de los canales de XB en la SXU es de una trama (125 s). El retardo total a travs de un nodo tambin incluye los retardos de bfer en las unidades de IF.
26
FRAME n TSBi ADDRESS BUS PORT A TSBi+2 DATABUS TO CONTROL UNIT PORT B TSBj+2 PORT A TSBi+2 TSBj TSBi
FRAME n+1 TSBj
PORT B TSBj+2
TSBi+2 DATABUS FROM CONTROL UNIT
TSBj+2
TSBi+2
TSBj+2
A2F0008A
Fig. 17: Intercambio de bytes de datos en el X-bus
Conexin de seales XB de 8 kbit/s El intercambio de datos en el X-bus es similar al de la seal de 64 kbit/s. Siempre se transfiere un byte entero. La SXU ensambla el byte bit a bit durante ocho intervalos de tiempo consecutivos. Los bits que no han sido crosconectados, se ponen en estado de reposo '1'. El retardo de la seal es de una trama dentro de la SXU. Conexin de seales XD de 0.5 kbit/s El procedimiento es similar a la conexin de 8 kbit/s, pero aqu se emplea la estructura de multitrama. El retardo en la SXU es de una multitrama (2 ms).
27
2.4.2.4 Sistema de reloj del nodo El oscilador principal (PLL1) funciona a una frecuencia de 16896 kHz. La exactitud en el modo de temporizacin interno es 30 ppm, dentro del rango de temperatura de funcionamiento. Para las especificaciones de fluctuacin de fase y fluctuacin lenta de fase, ver Especificaciones Tcnicas. El oscilador principal puede estar enganchado a una fuente externa o al reloj recibido de un interfaz de acceso. Existen dos buses de sincronizacin para la transferencia de relojes a la SXU.
NODE ACCESS PORTS; N x 64 KBIT/S IF. UNIT PORT STATUS IF. UNIT
SYNC BUS 1 SYNC BUS 2 NODE CLOCK BACKPLANE BUS
SXU MONITOR 1
PORT STATUS
CONTROL EXT. CLOCK IN MONITOR 2 MONITOR 3 PLL1 NODE CLOCK OUT DIVIDER N PLL2
A2F0012A
Fig. 18: Sistema de reloj del nodo
Oscilador auxiliar Un oscilador auxiliar (PLL2) est enganchado al PLL1 proporcionando frecuencias en la jerarqua de 2048 kbit/s para el interfaz de salida de reloj. La frecuencia de oscilacin es 8192 kHz. El PLL2 tambin suministra el reloj de 2048 kHz empleado para la conexin al bus de control del subrack.
28
75 OHM EXT. CLOCK IN G.703
120 OHM S1
S2 75 OHM NODE CLOCK OUT G.703
INTERFACE TO LOGIC
120 OHM S4 S3 A2F0013A
Fig. 19: Interfaces de reloj
Interfaces de reloj Se suministra un interfaz de entrada para un reloj externo y un interfaz de salida para el reloj del nodo. Los interfaces cumplen con la Rec. G.703 10 del ITU-T. Los conectores estn situados en el panel frontal de la SXU. Para las especificaciones del interfaz ver Especificaciones Tcnicas. El nivel de calidad (QL) de la seal de reloj Cada fuente de sincronizacin (interfaz de reloj externo o lnea de enlace) tiene un parmetro llamado Quality level (nivel de calidad) y se ha definido como valores numricos de 1 a 7 donde 1 es el ms alto y 6 el ms bajo (7 significa no utilizar este reloj; empleado para prevenir bucles de temporizacin). El nivel de calidad del reloj externo es parametrizable para cada nodo separadamente en la ventana NMS Master Clock. (Por lo general se utiliza el valor 1). El nivel de calidad de un reloj obtenido de la lnea de enlace se determina en el nodo donde se origina el reloj. (En la red PDH, es generalmente 1 si la fuente original es un reloj externo, y 6 si la fuente original debe ser el reloj interno de algn nodo). Si un nodo pierde todas las fuentes de reloj y hace uso del reloj interno, el valor del nivel de calidad es el parametrizado para el reloj interno en la ventana NMS Master Clock (por lo general se usa el valor 6). Para enlaces PDH tales como GMH, el nivel de calidad se transmite por la red a travs de mensajes de Neighbor Node Monitoring (Supervisin de Nodos Vecinos). Para enlaces SDH tales como GMU, existe una correspondencia entre los niveles de calidad de SSM (Synchronization Status Message).Se utiliza en redes SDH y los niveles propietarios de MartisDXX, de la siguiente forma.
Nivel de calidad SDH QL-PRC QL-SSU-T QL-SSU-L QL-SEC QL-DNU Interpretacin en MartisDXX 1 2 4 5 7
29
Nivel de calidad MartisDXX 1 2 3 4 5 6 7
Interpretacin para SDH QL-PRC QL-SSU-T QL-SSU-L QL-SSU-L QL-SEC QL-SEC QL-DNU
Es posible inhabilitar los niveles de calidad a travs de la ventana NMS Master Clock, lo cual significa que los niveles de calidad son ignorados al seleccionar el reloj del nodo. Retraso en los mensajes de nivel de calidad en el Nodo Bsico Del mismo modo que el mtodo de distribucin del nivel de calidad de un reloj es diferente en las partes SDH y PDH de la red, y as tambin los retrasos en la distribucin. En enlaces SDH (por ejemplo, interfaces STM-1 en unidades GMU) el nivel de calidad se transmite contnuamente mediante mensajes SSM en los bytes SOH de un STM-1 (ITU-T Recommendacin G.707). La unidad de crosconexin, que controla el reloj, intercambia los mensajes SSM a travs del bus de crosconexin, lo cual constituye un mtodo rpido. Por consiguiente, el retraso que se produce al pasar un mensaje SSM a otro nodo es breve y depende en gran parte del retraso en el procesamiento de datos en la unidad de crosconexin. En enlaces SDH, el retraso es inferior a 450 ms. En enlaces PDH (tales como los enlaces entre unidades GMH), el nivel de calidad es enviado repetidamente el extremo lejano mediante mensajes al nodo vecino (NNM). El intervalo entre dos mensajes NNM puede depender del tipo de unidad de enlace, pero generalmente es de 1 s. La unidad de crosconexin sondea con cierta frecuencia cada una de las unidades de enlace, enva el nivel de calidad actual y recibe los niveles de calidad entrantes. El retraso entre dos sondeos de una misma unidad depende del tipo de nodo (cluster o bsico). Por lo tanto, el retraso que se produce al pasar un mensaje de nivel de calidad a otro nodo a travs de enlaces PDH resulta de la suma de tres valores: retraso en el sondeo de la unidad de enlace entrante, retraso en el sondeo de la unidad de enlace saliente y retraso en el proceso NNM de una unidad de enlace. Los tres retrasos son aleatorios y sus valores mximos son los siguientes: 1. 2. Retraso de sondeo para unidades PDH: mx 4 s en nodos bsicos. Retraso en el proceso NNM para enlaces PDH: mx 1 s.
Los valores medios pueden calcularse dividiendo estos tres valores por dos. Por ejemplo, el retraso medio entre dos enlaces GMH en un nodo bsico podra ser de 2.0 + 2.0 + 0.5 s = 4.5 s.
30
Lista de prioridad En una red MartisDXX normalmente se utilizan las lneas de enlace de 2 Mbit/s y 8 Mbit/s y el interfaz de reloj externo de la SXU para transferir la temporizacin al nodo. Mientras que el reloj del nodo puede sincronizarse desde los interfaces a velocidades inferiores (n x 64 kbit/s), ha de tenerse en cuenta que con la sincronizacin a partir de seales de 2 Mbit/s y 8 Mbit/s se obtienen mejores propiedades de fluctuacin lenta de fase controlada. El operador selecciona en el men Master Clock de la ventana Node los puertos para la lista de prioridad y asigna su prioridad. Es posible introducir hasta cinco puertos. De entre los relojes en la lista de prioridad, la seal de reloj con el nivel de calidad ms alto y cuyo estado sea OK, es aquella con la que se sincronizar el reloj maestro. Si las seales de reloj tienen el mismo QL, el reloj al que se sincronizar el reloj maestro ser el que tenga la prioridad ms alta de acuerdo con la lista de prioridad. Sin embargo, si los niveles de calidad se inhabilitan (ver la seccin previa), se considera que todos los relojes tienen el mismo nivel de calidad. Si no hay ningn reloj utilizable en la lista de prioridad, el nodo utiliza el reloj interno de la SXU. Supervisin de reloj y alarmas La SXU supervisa el reloj seleccionado y tambin el siguiente en la lista de prioridad. El reloj externo se supervisa al habilitarse. Los relojes de la lista de prioridad son tambin supervisados por las unidades de interfaz. Cuando se produce una falla mayor en una seal de recepcin del puerto, la unidad de IF se engancha al reloj del nodo (en SYNC BUS 1/2) y enva un mensaje de estado de reloj a la SXU. El circuito de supervisin de la SXU abre el bucle enganchado en fase manteniendo la frecuencia de reloj hasta que el procesador seleccione otro reloj. Se selecciona la temporizacin interna si todos los relojes de la lista de prioridad han fallado. Los interfaces de 2 Mbit/s y 8 Mbit/s con estructura de trama pueden emplear un bit dedicado en la trama como un bit de alarma de extremo lejano de reloj (FEA). Se utiliza en enlaces que transfieren temporizacin entre nodos. Si un nodo intermedio en una red pierde su sincronizacin, el bit de alarma se transmite desde todos sus interfaces. La unidad de IF del nodo receptor atrapa el reloj en el bus de sinc.1/2. Despus de eliminar una falla, la unidad de IF gradualmente actualiza el estado del reloj. El operador puede introducir un tiempo de aceptacin de reloj en el men Master Clock. No se seleccionar un reloj de nuevo hasta que su estado haya sido bueno durante el tiempo de aceptacin. La SXU supervisa que el PLL1 est enganchado a la fuente de reloj. Se generar una alarma de bucle enganchado en fase si la frecuencia fuente est fuera del rango o si contiene una fluctuacin de fase mayor de la especificada en las Especificaciones Tcnicas. Interfaz de salida de reloj Existe una salida de reloj del nodo en el interfaz externo de la SXU. La salida se activa y su frecuencia se selecciona en la ventana Master clock. La funcin de control de salida, al pasar al estado activado, inhabilita la salida cuando la SXU se halla en temporizacin interna o est enganchada al interfaz externo. Cuando el control de salida est desactivado, la salida de reloj est activa sin importar su estado en la lista de prioridad.
31
Fallas de reloj supervisadas en la SXU (versin software 6.5 o anterior)

Descripcin de fallas Estado LED R R Mensaje de alarma Aviso de la lista de prioridad Prdida de enganche del reloj maestro Prdida del reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Alarma de extremo lejano de reloj Todos, excepto uno de los relojes de la lista de MEI prioridad, han fallado Todos los relojes de la lista de prioridad han fallado Reloj externo habilitado y no presente Reloj externo en la lista de prioridad interfaz de reloj inhabilitado Enganche a un reloj fallido: frecuencia de entrada fuera del margen de tolerancia (tpicamente reloj externo) MEI PMA MEI PMA
Alarma de extremo lejano de reloj (individual MEI para cada enlace)
NOTA!
En nodos SXU protegidos, las fallas que activan el LED rojo provocan cambio de proteccin a la SXU redundante (a menos que la SXU redundante tenga el mismo problema).
Fallas de reloj supervisadas en la SXU (versiones software 6.6 a 6.8)

Descripcin de fallas Estado LED Y Y Mensaje de alarma Aviso de la lista de prioridad Prdida de enganche del reloj maestro Prdida del reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Alarma de extremo lejano de reloj Fuente de reloj con fallas SSM inestable Todos, excepto uno de los relojes de la lista de MEI prioridad, han fallado Todos los relojes de la lista de prioridad han fallado Reloj externo habilitado y no presente Reloj externo en la lista de prioridad interfaz de reloj inhabilitado Enganche a un reloj fallido: frecuencia de entrada fuera del margen de tolerancia (tpicamente reloj externo) MEI PMA MEI PMA
Alarma de extremo lejano de reloj (individual MEI para cada enlace) Fuente de reloj con fallas (individual para cada MEI enlace); ver descripcin ms adelante Parmetro de calidad de reloj SSM desde un interfaz SDH en inestable MEI
Y Y Y
NOTA!
En nodos de SXU protegidos, ninguna de estas fallas provoca cambio de proteccin. En particular, si la SXU activa pierde el reloj externo pero la SXU redundante no, el nodo no puede utilizar en ningn caso el reloj externo.
32
Fallas de reloj supervisadas en la SXU (versin software 6.9 y posterior)

Descripcin de fallas Estado LED Y Y Mensaje de alarma Aviso de la lista de prioridad Prdida de enganche del reloj maestro Prdida del reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Alarma de extremo lejano de reloj Fuente de reloj con fallas SSM inestable Conmutacin de fallo de reloj Todos, excepto uno de los relojes de la lista de MEI prioridad, han fallado Todos los relojes de la lista de prioridad han fallado Reloj externo habilitado y no presente Reloj externo en la lista de prioridad interfaz de reloj inhabilitado Enganche a un reloj fallido: frecuencia de entrada fuera del margen de tolerancia (tpicamente reloj externo) MEI PMA MEI PMA
Alarma de extremo lejano de reloj (individual MEI para cada enlace) Fuente de reloj con fallas (individual para cada MEI enlace); ver descripcin ms adelante Parmetro de calidad de reloj SSM desde un interfaz SDH en inestable MEI
Y Y Y R
Reloj externo en la lista de prioridad pero no PMA presente, y ningn otro reloj en estado OK disponible
NOTA!
En nodos de SXU protegidos, las fallas que encienden el LED rojo provocan cambio de proteccin a la SXU redundante (a menos que la SXU redundante tenga el mismo problema).
Si el reloj de nodo suministrado por la SXU fallase, las unidades GMH/GCH-A transmiten un reloj independiente con una tolerancia de frecuencia bsica a los puertos de salida. La alarma Node clock (reloj de nodo) es generada por las unidades de IF.
33
Fallas de reloj supervisadas en la SXU (versin de software 10.1 y posterior)

Descripcin de fallas Estado LED Y Y Mensaje de alarma Aviso de la lista de prioridad Prdida de enganche del reloj maestro Prdida del reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Fuente de reloj con fallas SSM inestable Conmutacin de fallo de reloj Todos, excepto uno de los relojes de la lista de MEI prioridad, han fallado Todos los relojes de la lista de prioridad han fallado Reloj externo habilitado y no presente Reloj externo en la lista de prioridad, interfaz de reloj inhabilitado Enganche a un reloj fallido: frecuencia de entrada fuera del margen de tolerancia (tpicamente reloj externo) MEI PMA MEI PMA
Fuente de reloj con fallas (individual para cada MEI enlace); ver descripcin ms adelante Parmetro de calidad de reloj SSM desde un interfaz SDH en inestable MEI
Y Y R
Reloj externo en la lista de prioridad pero no PMA presente, y ningn otro reloj en estado OK disponible Indica posicin de reloj utilizada en la lista de MEI prioridad (individual para cada entrada 2-5 en la lista)
Entrada N de la lista de prioridad utilizada
Si el reloj de nodo suministrado por la SXU fallase, las unidades GMH/GCH-A transmiten un reloj independiente con una tolerancia de frecuencia bsica a los puertos de salida. La alarma Node clock (reloj de nodo) es generada por las unidades de IF. Alarma de fuente de reloj con fallas En las versiones software 6.6 y posteriores, se implementan las siguientes soluciones a problemas de bucle enganchado en fase. Tpicamente el problema consiste en que la frecuencia de la entrada de reloj externo del nodo est distorsionada tanto como para sobrepasar la tolerancia del bucle enganchado en fase que controla el reloj maestro. Si tal problema es persistente, la fuente de reloj se marca como con fallas, y la alarma fuente de reloj con fallas para esa entrada en la lista de prioridad se activa. Un reloj marcado como con fallas no puede utilizarse como reloj maestro del nodo. Cuando la operacin de red haya fijado el problema original, es necesario resetear la alarma fuente de reloj con fallas a travs de la NMS. Esto se hace actualizando la lista de prioridad a travs de la ventana NMS Master Clock. Como la alarma de fuente de reloj con fallas prohibe el uso posterior del reloj sin la intervencin humana, se implementa de forma que la alarma no se active si el problema parece ser slo temporal. La siguiente figura describe cmo se activa la alarma. Existe un contador (cnt) que est a cero si el reloj no ha tenido problemas de bucle enganchado en fase recientemente y se incrementa si aparecen problemas. Si el contador crece demasiado, se activa la alarma. Obsrvese que en los Estados 1 y 2 el reloj se considera inestable, y en los Estados 3 y 4, inutilizable.
34
1 A
Clock source OK
2 B
PLL alarm Detected
3 C
Clock source Disabled
4 D
Clock source Not used
A0F0081A
Fig. 20: Fuente de reloj A - Si cnt > 0 y no han ocurrido fallas durante 5 minutos, cnt decrece en 1 B - Ocurre la alarma de PLL y cnt se incrementa en uno C - La alarma de PLL est activa ms de 10 s D - Si cnt > 2 se inhabilita la fuente de reloj permanentemente despus de 60 s (Hasta que se habilite desde la NMS) E - Si cnt < 3, se habilita la fuente de reloj de nuevo despus de 60 s. F - No hay alarma de PLL durante 10 s
35
2.4.2.5 Soporte de canal vaco en la SXU Las versiones 10.1 y posterior de software de unidad para la SXU admiten la conmutacin dinmica del canal vaco utilizado para las unidades EPS (compresin de voz y fax). La EPS no soporta mdems de alta velocidad, en particular el V.32 y V.34 (ver las notas sobre la versin Release Notes de la EPS). Si se utilizan los circuitos en banda vocal comprimidos de la EPS en aplicaciones donde se utilizan estos mdems, las llamadas del mdem fallarn. Para admitir el uso general de canales en banda vocal comprimidos (es decir, se admite todo trfico de banda vocal comn), se dispone de un canal vaco dinmico a 64 kbit/s cuando se utilizan mdems de datos. La configuracin tiene dos nodos extremos con unidades EPS que admitan el canal vaco. Los nodos pueden estar con o sin proteccin. La SXU se comunicar con la(s) unidad(es) par(es) EPS y una SXU lejana con mensajes utilizando trayectos definidos en parmetros. Los nodos intermedios no requieren una versin de software especfica de la unidad SCU. Los parmetros del canal vaco se mantienen con el NMS y estn almacenados solamente en las listas de memoria flash en la SXU. Esto significa que en un nodo sin proteccin no hay copias de seguridad en el nodo. En un nodo con proteccin los parmetros estn protegidos de la misma manera que la restante informacin de crosconexin. Si el sistema de lista en la unidad SXU pasiva no es compatible con el de la SXU activa, esto se indica como una falla (Passive Flash Version Fault, falla de versin de flash pasiva) en la SXU activa. Conceptos de canal vaco Clear Channel Group (CCG, grupo de canal vaco): Un CCG es la unidad administrativa donde se realiza la conmutacin de canal vaco. Incluye un grupo de circuitos compresados y de canal vaco entre dos nodos extremos, e informacin adicional relevante a la operacin de conmutacin (trayecto de comunicacin, estadsticas, etc.). Puede evitarse la porcin comprimida de un circuito comprimido en una CCG al reenrutar (conmutar) el circuito a un circuito del canal vaco en el mismo CCG. Para evitar conflictos de configuracin y asignacin entre dos nodos extremos, uno de los nodos est asignado como maestro y el otro como esclavo para el CCG. El mximo nmero de los CCG en la SXU es 15. Compressed Circuits (CMC, circuitos compresados): Se configuran los circuitos comprimidos de la forma habitual. El mximo nmero de los CMC en la SXU es 108. Clear Channel Circuits (CLC, circuitos de canal vaco): Los circuitos de canal vaco son circuitos de 64 kbit/s configurados de antemano entre los nodos extremos de los circuitos comprimidos. Utilizan un nuevo tipo de circuitos de NMS: Shared Segment (segmento compartido). El mximo nmero de los CLC en la SXU es 27. Control Channel (CNC, canal de control): Un canal de control entre los SCP en los nodos extremos se configura para asegurar un intercambio rpido de los mensajes de protocolo de conmutacin. Los puertos HDLC SCP estn configurados como SUAP (en lugar de General unido al enlace HDLC, como ocurre cuando se utiliza para canales de control del NMS), y un circuito se enruta entre ellos utilizando el tipo de circuito del NMS Control Channel (canal de control). Cada SXU est informado del trayecto de control por el NMS.
36
Conmutar al canal vaco Cuando un CCG se activa, los circuitos comprimidos activos pueden solicitar un canal vaco de la SXU cuando se detecta una llamada de mdem. El circuito comprimido es conmutado al canal vaco de una manera diseada para evitar la interrupcin el proceso de negociacin del mdem. Se utiliza el canal vaco durante la duracin de la llamada de mdem y se lo vaca cuando la llamada de mdem termina. Fallas de canal vaco supervisadas en la SXU
Descripcin de falla La SXU no puede comunicarse con la unidad par en el nodo de extremo lejano del CCG El canal comprimido no puede utilizarse para conmutacin, falla xc Estado PMA LED Y Mensaje de alarma Falla de comunicacin CCG
MEI
Falla de CMC CCG (DELTA) Alarma de nivel crtico de CCG (DELTA)
El nmero de los CLC libres ha cado bajo MEI el nivel crtico por lo menos una vez durante el periodo actual de 15 minutos (ver el atributo de nivel crtico de alarma CCG) Un bloqueo de conmutacin al CLC ha sucedido por lo menos una vez durante el periodo actual de 15 minutos Fallo completo de conmutacin al CLC al menos una vez durante el periodo corriente de 15 minutos MEI
Alarma de bloqueo de CCG (DELTA)
MEI
Fallo de peticin de conmutacin de CCG (DELTA)
Estadsticas de canal vaco en la SXU Se calculan las estadsticas en periodos de 15 minutos y de 24 horas. Se mantienen las estadsticas del periodo actual y anterior. Nmero de canales vacos activos en el grupo al comienzo de un periodo Nmero mximo de canales vacios en uso Nmero mnimo de canales vacos en uso Nmero de llamadas entrantes (peticiones de conmutacin donde este extremo es la lnea llamada) Nmero de llamadas salientes (peticiones de conmutacin donde este es la lnea que llama) Nmero de llamadas que se liberan (terminan) durante el periodo Duracin total de las llamadas que se terminan durante el periodo (en segundos) Nmero de peticiones de conmutacin que se bloquean (fallidas por no existir canales vacos disponibles) Nmero de conmutaciones fallidas (no completadas por un error de protocolo u otro fallo) Nmero mximo de todos los tiempos de canales vacos en uso (no por periodo)
37
2.4.3 Supervisin de fallas de la SXU
2.4.3.1 Supervisin de la operacin interna de la SXU Los buses internos de datos de la SXU se supervisan continuamente mediante un byte de prueba en bucle dentro de la SXU. La memoria de datos del procesador de la unidad, la memoria de programa y la memoria no voltil se supervisan constantemente. La SXU supervisa la direccin de crosconexin y las memorias de direcciones de puertos al efectuar las crosconexiones. Fallas de memoria supervisadas en la SXU
Descripcin de fallas Falla de memoria de crosconexin Error de matriz de crosconexin Falla de matriz de crosconexin Falla de crosconexin interna de la SXU Falla de memoria de procesador Falla de memoria no voltil de procesador Estado PMA+S MEI PMA+S PMA+S PMA+S PMA+S LED R R R R R R Mensaje de alarma Falla de RAM de crosconexin Aviso de latch de ASIC Error de latch de ASIC Error de bucle de crosconexin Falla de RAM Falla de EPROM Error de FLASH
Falla de memoria de programa de procesador PMA+S
Supervisin de subrack La SXU ejecuta una prueba continua en el intervalo de tiempo 1053, en el que cada puerto activo devuelve un byte de prueba enviado por la SXU (se utilizan dos patrones complementarios). Si fallan todos los puertos, aparece una 1/2 falla de X-bus y se activa el bus de datos redundante. Si falla el bus de direcciones o de temporizacin, lo que no puede excluirse con una conmutacin de bus, se genera una 'falla de bus de crosconexin'. Fallas de X-bus supervisadas en la SXU
Descripcin de fallas Fallo del puerto Falla de X-bus 1/2 Falla de X-bus Estado PMA+S DMA PMA+S LED Y Y R Mensaje de alarma Falla de Unidad n IA Falla de bus 1/2 de crosconexin Falla de bus de crosconexin
Supervisin de alimentacin La SXU contiene un conversor analgico-digital para la supervisin de la tensin de la unidad de alimentacin. Se proporciona una tensin de referencia en la SXU. Fallas de alimentacin supervisadas en la SXU
Descripcin de fallas Tensin de alimentacin + 5/+12/-10 V fuera del mrgen Estado PMA+S LED R Mensaje de alarma Tensin + 5/+12/-10 V
38
Proteccin de la SXU La SXU puede estar duplicada por redundancia. La SXU activa se indica mediante un LED verde. La unidad en estado de espera recibe los mismos mensajes de control y crosconexin que la unidad activa y se ajusta a la temporizacin del X-bus. La SCU controla la conmutacin de las unidades SXU basndose en la respuesta a sondeos y en estados de alarma. Una alarma roja conlleva una conmutacin. La SCU habilita una SXU e inhabilita la otra SXU con seales cableadas a travs del plano posterior. El tiempo transcurrido desde la deteccin de una falla hasta la conmutacin es corto. En operacin protegido, una alarma PMA desde la unidad SXU en estado de espera se transforma en una alarma MEI. En la versin 10.1 de software de la SXU y posterior existen listas ampliadas en la flash que se no soportan por las versiones anteriores de la SXU (soporte de canal vaco). La nueva SXU puede indicar esta incompatibilidad con la falla siguiente. Fallas de incompatibilidad supervisadas en la nueva SXU 10.1
Descripcin de fallas Estado LED Mensaje de alarma Falla de versin de flash pasiva La SXU pasiva necesita actualizacin del soft- MEI ware (o no presente)
2.4.4 Instrucciones de puenteo de la SXU Todas las variantes de la SXU tienen puentes idnticos. Seleccionar el interfaz de reloj coaxial (75 ) o bien el simtrico (120 ); si no se utiliza ninguno, los puentes son irrelevantes. La Recomendacin G. 703 10 del ITU-T recomienda que la malla del cable de salida est puesto a tierra y que la malla de entrada puede ser puesta a tierra. Adems, tambin existe la posibilidad de desconectar la salida de tierra (no recomendado por motivos de EMC).
39
GN S4 S3 S2 S1 GN
SC S5
A2M0008A
Fig. 21: Situacin de los puentes en la SXU
40
Puenteo de la SXU al utilizar interfaz coaxial

Puente S1 S2 S3 S4 S5 Pos. N G * * N G C Descripcin Malla de cable coaxial de entrada no puesta a tierra Malla de cable coaxial de entrada puesta a tierra No importa No importa Malla de cable coaxial de salida no puesta a tierra Malla de cable coaxial de salida puesta a tierra Siempre (informacin de la posicin al software)
Puenteo de la SXU al utilizar interfaz simtrico

Puente S1 S2 S3 S4 S5 Pos. N N G N G N S Descripcin Siempre Malla de cable simtrico de entrada no puesto a tierra Malla de cable simtrico de entrada puesta a tierra Malla de cable simtrico de salida no puesta a tierra Malla de cable simtrico de salida puesta a tierra Siempre Siempre (informacin de la posicin al software)
41
2.4.5 Especificaciones tcnicas de la SXU Interfaz de entrada de reloj externo (G.703 10.3)
Impedancia Frecuencia nominal Tolerancia de frecuencia Conector Atenuacin de entrada Tolerancia de fluctuacin de fase de entrada Prdida de retorno Proteccin contra sobrecarga de tensin Nivel de seal continua Puesta a tierra coaxial de 75 o simtrico de 120 (conectar uno cada vez) N x 64 kHz; N = 1132
50 ppm
conector SMB macho o conector hembra D de 9 contactos 6 dB a 2048 kHz mx. relativos al pulso de salida ver Fluctuacin de fase y fluctuacin lenta de fase del reloj del nodo on page 43 15 dB min. a 2048 kHz G.703, ANEXO B, con una amplitud de 50 V 5 V rms mx. el conductor exterior del cable puede ponerse a tierra
Interfaz de salida del reloj del nodo (G.703 10.2)

Impedancia Conector Pulso de salida a 2048 kHz Amplitud de pulso Frecuencia nominal Fluctuacin de fase de salida Proteccin contra sobrecarga de tensin Puesta a tierra coaxial de 75 o simtrico de 120 (una carga cada vez) conector SMB macho o conector D hembra de 9 contactos ver (G.703 10.2) V mn = 0.75 V, V mx. = 1.5 V a 75 V mn = 1.0 V, V mx. = 1.9 V a 120 8448, 2048, 1024, 512, 256, 128, 64 kHz (ver Fluctuacin de Fase y Fluctuacin Lenta de Fase del Reloj del Nodo ms abajo) G.703, ANEXO B, con una amplitud de 50 V el conductor exterior del cable puede ponerse a tierra
42
Fluctuacin de fase y fluctuacin lenta de fase del reloj del nodo Fluctuacin de fase de salida, medida dentro del margen de frecuencias 20 Hz a 100 kHz
salida de puerto de 2/8 Mbit/s y reloj, temporizacin interna salida de puerto de 2/8 Mbit/s, nodo sincronizado desde un reloj externo a 2048 kHz sin fluctuacin de fase salida de puerto de 2 Mbit/s, nodo sincronizado desde un interfaz a 2 Mbit/s sin fluctuacin de fase salida de puerto de 8 Mbit/s, nodo sincronizado desde un interfaz a 8 Mbit/s sin fluctuacin de fase 0.05 UIp-p mx. 0.05 UIp-p mx. 0.10 UIp-p mx. 0.10 UIp-p mx.
T/30 T/30 + V max
+ V min
- V min
- V max T/4 T/4 T

A0F0018A
T/4
T/4
Fig. 22: Mscara de pulso de salida de reloj a 2048 kHz
43
A[UI] 36.9 20 dB/decade 18.0 1.5
0.2
1.2E-5 4.88E-3 0.01 1.67
20
2.4k
18 k 100k
f [Hz]
A2F0017A
Fig. 23: Tolerancia de fluctuacin de fase de entrada en el interfaz de reloj externo a 2048 kHz
A[dB] 0.5 20 dB/decade 0
f [Hz]
A1F0013A
Fig. 24: Funcin de transferencia de la fluctuacin de fase desde un puerto de 2 Mbit/s A a un puerto de 2 Mbit/s B o desde un reloj externo a 2048 kHz a un puerto de 2 Mbit/s
44
MARTISDXX DESCRIPCIN DE NODOS NODO BSICO MARTISDXX SXU-A: UNIDAD DE CROSCONEXIN BASICES.FM 27.12.99
2.5 SXU-A: Unidad de crosconexin

2.5.1 Generalidades La SXU-A se utiliza en un Nodo Bsico. Crosconecta canales de X-bus de n x 64 kbit/s con posible sealizacin (canales XD) as como un nmero limitado de canales X-bus de n x 8 kbit/s. La SXU-A est pensada principalmente para nodos de acceso a la red. Tiene una matriz espacio temporal estrictamente sin bloqueo para seales de 64 kbit/s. La SXU-A consta de una unidad base y mdulos. Unidad base de crosconexin SXU 212 Mdulo software de unidad SXZ 282 Mdulo de alimentacin PDF 202 o PDF 209
El mdulo de alimentacin est montado en la unidad base con una proteccin de emisin de interferencias (EMC). La SXU-A tiene 5T de ancho y est instalada en la ranura 15. En modo protegido, la SXU-A redundante se inserta en la ranura 14.
SXU 212
SXU
SXZ 282
PDF 202 or PDF 209
EMC SHIELD
A2M0003A
Fig. 25: Estructura de la SXU-A
45
2.5.2 Operacin de la SXU-A
2.5.2.1 Diagrama de bloques de la SXU-A La SXU-A contiene dos matrices de crosconexin (XCM) que manejan distintos tipos de conexin cada una. El software de las unidades SXU asigna tareas al XCM adecuado. Ambas XCM introducen la seal procedente del bus DR en una memoria bfer. Adems, de las XCM dan salida a un octeto en cada TSB crosconectado al bus DT. La capacidad de crosconexin de la SXU-A es 1043 x 64 (66 752) kbit/s de conexiones de n x 64 kbit/s (octeto) (capacidad total).
De entre esta capacidad total es posible asignar 32 x 64 (2048) kbit/s a conexiones de n x 0.5 kbit/s (sealizacin asociada al canal) y 95 x 64 (6080) kbit/s a conexiones de n x 8 kbit/s (bit)
Al calcular la capacidad de una conexin, aadir ambos extremos de la conexin al requerimiento de capacidad; por ejemplo, los dos puertos del ejemplo en la seccin Un ejemplo del procedimiento de crosconexin de seales requieren cada uno un octeto de 64 kbit/s.
46
2.5.2.2 Matriz 0 de crosconexin XCM0 conecta todos los canales XB de n x 64 kbit/s (completamente sin bloqueo). Los datos del bus DR se escriben en la memoria bfer, de dos tramas de longitud, utilizando una direccin desde el contador de trama. Los datos se leen desde el bfer con una direccin, que es leda desde una memoria de direcciones de crosconexin. El procesador de la unidad escribe esta direccin de crosconexin cuando se crean las crosconexiones.
G.703
SYNC IF.
PLL1 16896 kHz
16M SXP 213 IF.
SYNO ADDR DATA MEM DATA X-CONN.MATRIX 0 64 KBIT/S DR DT ADDR. MEM 8+0.5 K 16M X-BUS IF.
16M 8+0.5 K DR DT uP
DR1 DR2 DT 8+0.5 K 16M AI uP
PORT ADDR. MEM SYNO X-CONN.MATRIX 1
SYNC BUS IF.
SYB1,2
CONTROL DATA MEM 8 KBIT/S 0.5 KBIT/S AU, ID I/O ADDR. MEM VTP HDLC AUX ADDR. MEM PLL2 8192 kHz EN
+5V +12V -10V
A2F0009A
Fig. 26: Diagrama de bloques de la SXU-A
En cada tsB crosconectado se lee una direccin de puerto y una posible direccin del ts (interfaces con estructura de trama) desde una memoria de direcciones de puertos. La direccin se repite en cada trama. Varios interfaces de acceso de baja velocidad en la misma unidad de IF pueden compartir un intervalo de tiempo de bus, por ejemplo ocho puertos de 8 kbit/s un tsB (interfaces de acceso de subrgimen a un mximo de 4.8 kbit/s con una velocidad de puerto de 8 kbit/s).
47
Un nmero de puertos pueden compartir un intervalo de tiempo XD utilizando la misma direccin de puerto y activarse ellos mismos slo en parte de las tramas. La XCM0 contiene contadores de trama y multitrama, que proporcionan la temporizacin del X-bus. Los contadores de trama y multitrama de la XCM1 se sincronizan con la XCM0.
2.5.2.3 Matriz 1 de crosconexin La XCM1 proporciona conexiones de canales XD a n x 0.5 kbit/s y de canales XB a n x 8 kbit/s. Ambos tipos se conectan bit a bit. La capacidad total es de 127 intervalos de tiempo (ts) por trama (8128 kbit/s). Es posible utilizar entre 0 y 2048 kbit/s para canales XD (completamente sin bloqueo). En intervalos de tiempo de XD la seal de bus DR se escribe en una memoria bfer de dos multitramas de longitud. La capacidad mxima para canales XB a n x 8 kbit/s es de 95 ts por trama (6080 kbit/s). Todos los puertos de un nodo con SXU-A habrn de estar bloqueados como puertos no equitativos. De otro modo puede existir bloqueo en la capacidad de n x 8 kbit/s. La XCM1 produce un byte crosconectado en cada octavo tsB durante la trama y transfiere el byte temporalmente a un bfer interno. Todos los bits de un byte se procesan incluso si algunos bits no estn crosconectados (se hallan en estado de reposo '1'). Los bytes se leen desde el bfer interno al X-bus tomando direcciones de una memoria de direcciones auxiliar. Los bytes XD se leen del bfer en los tsB 528 a 559.
2.5.2.4 Control de unidad El procesador de la unidad SXU enlaza con el bus de control del subrack mediante un controlador HDLC. La SXU almacena los comandos de crosconexin y los parmetros de puertos de las unidades de IF en una memoria no voltil. La unidad restablece su estado si ocurre un fallo de alimentacin. La memoria no voltil tiene 128 kbytes para guardar los datos de crosconexin y los parmetros de los puertos. Las crosconexiones pueden eliminarse e introducirse repetidamente sin que se produzca un desbordamiento de capacidad. Se reservan 128 kbytes de memoria no voltil para el cdigo del programa, que puede ser telecargado. El ncleo del cdigo de programa est almacenado en una EPROM. Un procesador de 16 bits trabaja a la frecuencia de 16 MHz. El procesador tiene acceso a las matrices de crosconexin y a las memorias de crosconexin sin interferir con las conexiones existentes. Una seal de vigilancia supervisa la operacin del procesador.
2.5.2.5 Alimentacin La SXU-A utiliza el mdulo de alimentacin PDF 202 o PDF 209. La fuente de alimentacin conmutada proporciona tres tensiones de salida reguladas: +5 V, + 12 V y - 10 V. Es posible insertar o extraer una SXU redundante del subrack mientras el subrack opera normalmente. Esto se consigue con un procedimiento de encendido de la alimentacin de dos fases, en el que se emplea primero la alimentacin auxiliar del subrack hasta que la alimentacin propia de la SXU proporciona una salida estable.
48
2.5.2.6 Nuevas caractersticas de SXU-A V5.0 Oscilador principal El nuevo oscilador ha sido diseado para funcionar por debajo de 10 ppm dentro del margen de temperatura. El reloj tambin tiene capacidad de retencin (hold-over). Puenteo Todo el puenteo ha sido suprimido. La pantalla protectora del cable simtrico del conector del reloj externo se halla permanentemente conectada a tierra. Software de la unidad La versin de software de unidad compatible es V10.0 o posterior.
49
2.5.3 Panel frontal de la SXU-A
SXU
Red alarm Yellow alarm Green: active/stand -by
SYNC/75 OHM
OUT
SMB-connector, male: Node clock output
IN
SMB-connector, male: External clock input
9 5
6 1
A2M0006A
Fig. 27: Panel frontal de la SXU-A La figura anterior muestra las funciones de los LED. Se incluye un interfaz coaxial de 75 y un interfaz simtrico de 120 para una entrada de reloj externo y la salida de reloj del nodo. Solamente un interfaz, el coaxial o el simtrico, puede estar operativo en un instante preciso.
50
Uso de contactos de la SXU-A

Contacto 1 2 6 3,7,8 4 5 9 Seal Entrada de reloj externo, B Entrada de reloj externo, A Entrada de malla del cable Tierra Salida de reloj del nodo, B Salida de reloj del nodo, A Salida de malla del cable
51
MARTISDXX DESCRIPCIN DE NODOS NODO BSICO MARTISDXX SXU-B: UNIDAD DE CROSCONEXIN BASICES.FM 27.12.99
2.6 SXU-B: Unidad de crosconexin

2.6.1 Generalidades La SXU-B se utiliza en un Nodo Bsico. Est pensada para nodos de trnsito de la red que necesitan un uso extensivo de conexiones de n x 8 kbit/s. La SXU-B tiene una matriz espacio temporal estrictamente sin bloqueo para seales de 64 kbit/s. La SXU-B crosconecta canales XB a n x 64 kbit/s con posible sealizacin (canales XD) as como un nmero limitado de canales XB a n x 8 kbit/s. Tambin proporciona conexiones a n x 64 kbit/s y de canal XD.
2.6.1.1 Estructura de la SXU-B La SXU-B consta de una unidad base y mdulos. Unidad base de crosconexin SXU 218 Mdulo software de unidad SXZ 282 Mdulo de alimentacin PDF 204 o PDF 209 Mdulo de crosconexin SXP 213
La unidad base es similar a la SXU 212 utilizada en la SXU-A, salvo que est provista de mecnica de 10T de ancho. La SXU-B est montada en la ranura 14 y la SXU-B redundante en la ranura 12.
SXU 218
SXU-B
SXZ 282
PDF 204 or PDF 209
SXP 213
A2M0004A.WMF
Fig. 28: Estructura de la SXU-B

52
2.6.2 Operacin de la SXU-B
2.6.2.1 Diagrama de bloques de la SXU-B La SXU-B consta de una unidad base SXU 218 y un mdulo de crosconexin SXP 213. La SXU 218 es similar elctricamente a la SXU 212 (SXU-A). El mdulo SXP 213 contiene siete matrices de crosconexin (XCM). En la SXU-B todas las XCM operan en paralelo para proporcionar la capacidad requerida de crosconexin a 8 kbit/s. La capacidad de crosconexin de la SXU-B es 1043 x 64 (67 264) kbit/s de conexiones a n x 8 kbit/s (bit) (capacidad total)
De entre esta capacidad total es posible asignar 64 x 64 (4096) kbit/s a conexiones a n x 0.5 kbit/s (sealizacin asociada al canal)
Matrices de crosconexin 0 y 2 a 8 La XCM0 y de la XCM2 a la XCM8 conectan seales XB de n x 8 kbit/s. Cada matriz entrega bytes de datos crosconectados al X-bus regularmente cada octavo tsB. El primer byte est disponible en el tsB10 desde XCM0, el siguiente byte en tsB11 desde XCM2, etc. La XCM0 entrega en direccin de salida la temporizacin del X-bus y las direcciones de puertos. Las otras XCM estn sincronizadas con la XCM0. Matriz de crosconexin 1 La XCM1 proporciona conexiones sin bloqueo de canales XD de hasta 64 x 64 kbit/s (4096 kbit/s en total).
53
XCM2 DATA MEM X-CONN. MATRIX
SXU 212 INTERFACE
DT DR
ADDR. MEM
16M uP
XCM3
XCM4 TO XCM7
XCM8
A2F0010A
Fig. 29: Diagrama de bloques del mdulo de crosconexin SXP 213
54
2.6.2.2 Nuevas caractersticas de SXU-B V5.0 Oscilador principal El nuevo oscilador ha sido diseado para funcionar por debajo de 10 ppm dentro del margen de temperatura. El reloj tambin tiene capacidad de retencin (hold-over). Puenteo Todo el puenteo ha sido suprimido. La pantalla protectora del cable simtrico del conector del reloj externo se halla permanentemente conectada a tierra. Software de la unidad La versin de software de unidad compatible es V10.0 o posterior.
55
2.6.3 Panel frontal de la SXU-B
NOTA!
La SXU-B tiene 10T de anchura.
SXU
SYNC/75 OHM
OUT
IN
9 5
6 1
A2M0006A
Fig. 30: Panel frontal de la SXU-B (10T de ancho)
56
Uso de contactos
57
58
MARTISDXX DESCRIPCIN DE NODOS 3. NODO CLUSTER MARTISDXX
12267_01/27.12.99
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS NODO CLUSTER MARTISDXX CLUSTERESTOC.FM 27.12.99
3. NODO CLUSTER MARTISDXX ....................................................................................... 1
3.1 Introduccin ..................................................................................................................................................... 1 3.2 Generalidades .................................................................................................................................................. 2 3.2.1 Subrack maestro del Nodo Cluster ................................................................................................2 3.2.2 Los subrack esclavos del Nodo Cluster .........................................................................................4 3.2.3 Conmutador de crosconexin de cluster .......................................................................................6 3.3 Crosconexin del Nodo Cluster .................................................................................................................... 7 3.3.1 Capacidad del nodo ..........................................................................................................................7 3.3.2 Unidades de crosconexin del subrack principal ........................................................................7 3.3.3 Unidad de crosconexin del subrack esclavo ...............................................................................7 3.3.4 Bus de crosconexin del subrack principal ...................................................................................8 3.3.5 Bus de crosconexin intersubrack ..................................................................................................9 3.3.6 Camino de seal XB en un Nodo Cluster ....................................................................................10 3.3.7 Camino de seal XD .......................................................................................................................12 3.3.8 Sistema de reloj del nodo cluster ..................................................................................................13 3.3.9 Supervisin de fallas .......................................................................................................................21 3.3.10 Proteccin del Nodo Cluster .......................................................................................................22 3.4 CCU: Unidad de control del Nodo Cluster ............................................................................................... 23 3.4.1 Generalidades ..................................................................................................................................23 3.4.1.1 Diseo mecnico de la CCU ....................................................................................................... 23 3.4.2 Operacin .........................................................................................................................................24 3.4.2.1 Diagrama de bloques de la CCU ............................................................................................... 24 3.4.2.2 Buses internos de control............................................................................................................ 27 3.4.2.3 Operaciones a nivel de nodo ...................................................................................................... 29 3.4.3 Fallas y acciones ..............................................................................................................................34 3.4.3.1 Fallas de CCU ............................................................................................................................... 34 3.4.4 Panel frontal para la CCU ..............................................................................................................36 3.4.5 Cableado ..........................................................................................................................................40 3.4.6 Especificaciones tcnicas ................................................................................................................41 3.4.6.1 Especificaciones de los interfaces de control ........................................................................... 41 3.5 CXU-A: Unidad de crosconexion del Nodo cluster ................................................................................. 42 3.5.1 Generalidades ..................................................................................................................................42 3.5.1.1 Estructura mecnica de la CXU-A ............................................................................................. 42 3.5.2 Operacin .........................................................................................................................................44 3.5.2.1 Diagrama de bloques de la CXU-A ........................................................................................... 44 3.5.2.2 Matrices de crosconexin............................................................................................................ 45 3.5.2.3 Almacenamiento en bfer de seales XD................................................................................. 45 3.5.2.4 Interfaz intersubrack ................................................................................................................... 45 3.5.2.5 Control de unidad........................................................................................................................ 46 3.5.2.6 Alimentacin ................................................................................................................................ 46 3.5.2.7 Supervisin de fallas.................................................................................................................... 46 3.5.3 Panel frontal de la CXU-A .............................................................................................................47 3.6 CXU-S: Unidad de crosconexion de sealizacion del Nodo Cluster ..................................................... 48 3.6.1 Generalidades ..................................................................................................................................48 3.6.1.1 Diseo mecnico de la CXU-S.................................................................................................... 48 3.6.2 Operacin .........................................................................................................................................49 3.6.2.1 Diagrama de bloques de la CXU-S ............................................................................................ 49 3.6.3 Fallas .................................................................................................................................................50 3.6.3.1 Fallas de la CXU-S........................................................................................................................ 50 3.6.4 Panel frontal .....................................................................................................................................51
i
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS NODO CLUSTER MARTISDXX CLUSTERESTOC.FM 27.12.99
3.7 CXU-M: Unidad de crosconexion del Nodo Cluster ............................................................................... 52 3.7.1 Generalidades ..................................................................................................................................52 3.7.1.1 Diseo mecnico de la CXU-M .................................................................................................. 52 3.7.2 Operacin ........................................................................................................................................53 3.7.2.1 Diagrama de bloques de la CXU-M .......................................................................................... 53 3.7.2.2 Oscilador principal del nodo...................................................................................................... 54 3.7.3 Fallas ................................................................................................................................................55 3.7.3.1 Supervisin de la operacin interna de la CXU-M ................................................................. 55 3.7.3.2 Supervisin de Subrack............................................................................................................... 55 3.7.3.3 Supervisin del mdulo de alimentacin................................................................................. 55 3.7.4 Puenteo de la CXU-M .....................................................................................................................56 3.7.5 Panel frontal de la CXU-M ............................................................................................................58 3.7.6 Especificaciones tcnicas de la CXU-M ........................................................................................59 3.8 SXU-C: Unidad de crosconexion................................................................................................................. 63 3.8.1 Generalidades ..................................................................................................................................63 3.8.1.1 Diseo mecnico de la SXU-C.................................................................................................... 63 3.8.2 Operacin .........................................................................................................................................64 3.8.2.1 Descripcin de la SXU-C............................................................................................................. 64 3.8.3 Panel frontal de la SXU ..................................................................................................................65 3.8.4 Cableado desde la SXU-C a la CXU-A .........................................................................................68
ii
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX INTRODUCCIN CLUSTERES.FM 27.12.99
3. NODO CLUSTER MARTISDXX 3.1 Introduccin

El Nodo Cluster MartisDXX representa el mayor nodo del sistema MartisDXX. Est construido en una arquitectura maestro-esclavo. Un Nodo Cluster se forma conectando un mximo de 8 subrack simples o dobles (subrack esclavos) al subrack maestro del cluster (ver la Fig. 2). Un Nodo Cluster esclavo puede ser un nodo subrack simple o doble. Por tanto, la capacidad mxima de crosconexin de un Nodo Cluster es de 512 Mbit/s (8 x 64 Mbit/s, o 256 x 2 Mbit/s). Normalmente, un Nodo Cluster no est equipado con interfaces de canal. Tpicamente, est equipado slo con interfaces de enlace de 2 Mbit/s o 8 Mbit/s. 64 kbit/s es la velocidad ms baja que puede ser crosconectada en un Nodo Cluster. El subrack maestro siempre es un subrack doble. En este subrack se ubican las unidades de control y crosconexin que controlan el Nodo Cluster completo. Es necesaria una unidad de crosconexin (CXU-A) en el subrack maestro para cada subrack esclavo. Todas las CXU-As tienen redundancia. Existen seis unidades lgicas comunes en un Nodo Cluster. Estas unidades son CCU, SCU, CXU-A, CXU-M, CXU-S, y SXU-C. Los Nodos Cluster slo se utilizan con unidades de interfaz GMH o GMM y la unidad de crosconexin ms pequea es un intervalo de tiempo de 64 kbit/s y sus cuatro bits de sealizacin. La capacidad mxima del nodo de crosconexin cluster es de 8 x 64 Mbit/s, por ejemplo 256 lneas de enlace s 2 Mbit/s. Todas las dems caractersticas del Nodo Cluster son las mismas que para el Nodo Bsico.
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX GENERALIDADES CLUSTERES.FM 27.12.99
3.2 Generalidades
3.2.1 Subrack maestro del Nodo Cluster El subrack maestro cluster consta de las siguientes unidades. Unidades del subrack maestro cluster para n subracks esclavos
Tipo de unidad RXS-CD PFU, PFU-A PFU-B CCU CXU-M CXU-A CXU-S Nombre de unidad Subrack Unidad de fusibles Unidad de fusibles (proteccin de batera) Unidad de control de Cluster Unidad de crosconexin del Cluster/maestro Unidad de crosconexin del Cluster/esclavo Unidad de crosconexin de sealizacin Configuracin protegida
(a)
1 unidad 2 unidades 2 unidades 1 unidad 1 + 1 unidades n + n(b) 1 + 1 unidades
(a) Crosconexin protegida (b) n = nmero de subracks esclavos
La alimentacin de batera del Nodo Cluster puede estar protegida por la unidad PFU-B en cada estante. Obsrvese que esto slo es posible cuando la primera unidad de fusibles es la PFU-A. El subrack maestro equipado aparece en la Fig. 1. La unidad de fusibles PFU y sus funciones son las mismas que en el nodo subrack simple. La mecnica del subrack RXS-CD es similar a la del subrack RXS-D pero las placas madre y las tarjetas extensoras de bus son diferentes. El hardware de la unidad de control de la CCU es el mismo que en la unidad de control de la SCU. Las funciones de la unidad de control de la CCU son similares a la unidad de control de la SCU salvo en que el programa del procesador es diferente. La CCU se comunica con las unidades CXU-M del subrack maestro de cluster a travs del bus de control interno. La comunicacin entre la unidad CCU y las unidades SCU de los subrack esclavos se efecta a travs del bus de control externo. La estructura de este bus es similar a la del bus de control interno (Token bus de 2 Mbit/s) pero la velocidad binaria es de 1 Mbit/s.
PFU-A PFU-B
CXUA CXUA CXUA CXUA CXUA CXUA CXUA CXUA CXUS CXUM
CCU
10
11
12
13
14
15
16
PFU-A PFU-B
CXUA CXUA CXUA CXUA CXUA CXUA CXUA CXUA CXUS CXUM
10
11
12
13
14
15
16
A3M0002A
Fig. 1: Subrack maestro del Nodo Cluster
3.2.2 Los subrack esclavos del Nodo Cluster Las unidades y la configuracin de los subrack esclavos son bsicamente las mismas que en el subrack simple o doble normales. Las unidades de interfaz GMH o GMM se conectan al bus de crosconexin, y la SXU genera seales de temporizacin para el bus. La SXU ya no es responsable del reloj maestro del nodo y la crosconexin entre puertos. Su funcin es adaptar el bus de crosconexin de 64 Mbit/s al subrack maestro de cluster. El X-bus de 64 Mbit/s est conectado al subrack maestro a travs de una unidad SXU-C. Se utiliza la versin ms pequea de la SXU, pero incluye un mdulo de interfaz intersubrack a travs del cual el bus de 64 Mbit/s se conecta al subrack maestro de cluster. La SXU esclava del Cluster tiene su propio software, con lo que el nombre de esta combinacin de unidades es SXUC. La crosconexin se efecta en el subrack maestro de cluster aun cuando los dos puertos crosconectados se hallen en el mismo subrack esclavo.
CLUSTER MASTER SUBRACK

CONTROL BUS CX-BUS CX-BUS
SC
C X U A
C X U A
C X U A
C X U A
C X U A
C X U A
C X U A
C X U A
C X U S
C X U M
C X U A
C X U A
C X U A
C X U A
C X U A
C X U A
C X U A
C X U A
C X U S
C X U M
C C U
SCC
C O N T R O L B U S
SXU-C
SXU-C
SXU-C
SXU-C
IF
S C U
IF
S C U
IF
IF
X-BUS
X-BUS
IF
IF
CLUSTER SLAVE SUBRACK 1
A3F0001A
Fig. 2: Nodo Cluster
3.2.3 Conmutador de crosconexin de cluster La CXU-M es responsable del control de las crosconexiones. El conmutador de crosconexiones est distribuido en las unidades de crosconexin de la CXU-A. Estas estn interconectadas por el bus de crosconexin de cluster (CX-bus). El conmutador de crosconexin para 8 subrack esclavos se compone de una CXU-A para cada subrack esclavo una unidad CXU-S para la crosconexin de los bits de sealizacin (canal XD) una unidad CXU-M para el control de la crosconexin
El reloj maestro del Nodo Cluster se halla en la unidad CXU-M. Tiene acceso a cualquier reloj de recepcin de interfaz en subrack esclavos con el fin de enganchar el reloj maestro a la seal deseada. Las funciones del reloj maestro son las mismas que en la unidad SXU. Entrada de reloj externo Salida de reloj externo Lista de prioridad de reloj
Crosconexin protegida La capacidad de crosconexin del Nodo Cluster es tan grande que la parte de crosconexin del nodo normalmente se duplica. En este caso, las unidades SXU-C de los subrack esclavos tambin se duplican. La segunda SXUC se utiliza para conectar el subrack esclavo al otro conmutador de crosconexin del subrack maestro. La parte de proteccin del subrack maestro se halla en el estante inferior del subrack RXS-CD. El subrack maestro de cluster protegido slo tiene una unidad de control CCU que controla ambas unidades CXU-M. El bus de control discurre a travs de todo el subrack doble. Los dos conmutadores de crosconexin operan de forma totalmente independiente. La conmutacin la efectan las unidades CXU. Esta operacin es controlada por la unidad CCU.
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX CROSCONEXIN DEL NODO CLUSTER CLUSTERES.FM 27.12.99
3.3 Crosconexin del Nodo Cluster

Un Nodo Cluster consta de un subrack principal de Cluster y de hasta ocho subrack esclavos de cluster (subrack bsicos MartisDXX) enlazados a travs de cables intersubrack. Las crosconexiones son efectuadas por el subrack principal de cluster, que contiene una matriz de crosconexin formada por varias unidades. El subrack principal no puede contener unidades de acceso. Los subrack de un Nodo Cluster estn situados en racks adyacentes. Un Nodo Cluster con ocho subrack esclavos tpicamente ocupa tres racks.
3.3.1 Capacidad del nodo El Nodo Cluster puede acomodar 256 puertos de 2048 kbit/s o 64 puertos de 8448 kbit/s (la capacidad total es de 512 Mbit/s). Las seales de N x 64 kbit/s con posible sealizacin de canal asociado pueden ser crosconectadas. Se implementa una matriz de crosconexin espacio tiempo estrictamente sin bloqueo.
3.3.2 Unidades de crosconexin del subrack principal La matriz de crosconexin consta de hasta ocho unidades de crosconexin de cluster CXU-A, una unidad de crosconexin de sealizacin CXU-S (opcional) y una unidad de crosconexin maestra CXU-M. En uso protegido la matriz se dobla para redundancia. La CXU-A crosconecta seales de n x 64 kbit/s. La CXU-A se enlaza a un subrack esclavo mediante un cable intersubrack. La CXU-S crosconecta seales de n x 0.5 kbit/s multiplexadas por la multitrama. La CXU-S es comn para los ocho subrack esclavos. No tiene interfaz externo a los subrack esclavos. La unidad de crosconexin de cluster CXU-M supervisa la operacin de la CXU-A y CXU-S y proporciona temporizacin de bus en el subrack principal. La CXU-M recibe comandos de crosconexin y mantiene las memorias de crosconexin de la CXU-A/CXU-S.
3.3.3 Unidad de crosconexin del subrack esclavo El hardware del subrack bsico se adapta para la operacin de cluster reemplazando la unidad de crosconexin SXU-A/B con la variacin SXU-C (ver la descripcin de la SXU). La SXU-C es similar a la SXU-A salvo que incluye un mdulo de interfaz intersubrack y una memoria de programa. La SXU-C no efecta la crosconexin, slo transfiere seales hacia/desde el subrack principal.
3.3.4 Bus de crosconexin del subrack principal El bus de crosconexin (bus CX) cubre las posiciones de unidad 6 a 14 (15) en el plano posterior del subrack principal. Los buses CX en los dos estantes de un subrack no estn interconectados. La CXU-M proporciona el reloj de bus (16896 kHz), la temporizacin de trama (8 kHz) y la temporizacin de multitrama (0.5 kHz). Las unidades CXU-A se sincronizan a la temporizacin del bus.
SLAVE SUBRACK 1
SLAVE SUBRACK 2
SLAVE SUBRACK 8 CLUSTER MAIN SUBRACK
CXU-A 1 (SLOT6)
CXU-A 2 (SLOT7)
CXU-A 8 (SLOT13)
CXU-S (SLOT14)
CXU-M (SLOT15)
DT0 DT1
DT7 DTS 16M, 8K, 0.5K
A3F0003A
Fig. 3: Estructura del X-bus y las unidades de crosconexin
Estructura fsica Se ha implementado un bus de datos (DT) de ocho bits de anchura para cada CXU-A. Cada bus DT tiene una capacidad de 1056 x 64 kbit/s (67 584 kbit/s). Una CXU-A puede dar salida a un byte crosconectado a cualquier bus DT. Los contenidos de cada bus DT son transferidos por una CXU-A determinada al respectivo subrack esclavo. No puede darse nunca congestin de bus. Se proporciona un bus de sealizacin comn (DTS) para la transferencia de seales XD desde las CXU-As a las CXU-S. La seal XD crosconectada se conecta desde la CXU-S a cualquier DT.
Divisin lgica El bus DT se divide en 1056 intervalos de tiempo (TS) numerados de 0 a 1055. Cada TS representa una capacidad de seal de 64 kbit/s. Es posible multiplexar 32 intervalos de tiempo en un bus DT mediante la multitrama de 16 tramas de largo, produciendo regmenes de canal de n x 0.5 kbit/s. Se reservan cinco intervalos de tiempo para prueba interna de nodo, dejndose 1051 TS para seales crosconectadas. Los intervalos de tiempo completos siempre se transfieren por el bus.
1 FRAME (125 us) TSB 01 10 528 559 7 6 5 TSBn 64 kbit/s 4 3 2 1 0 BIT 1053 1055
TSB 0,1 2 TO 9 10 TO 527 528 TO 559 560 TO 1052 1053 TO 1055
USE BUS TEST UNUSED XB-CHANNELS XD/XB-CHANNELS XB-CHANNELS BUS TEST
NUMBER OF TSBs 2 8 518 32 493 3
TSB = BUS TIMESLOT
A3F0002A
Fig. 4: Estructura lgica del X-bus
Asignacin de X-bus La SXU-C del subrack esclavo asigna su X-bus independientemente como en un Nodo Bsico (descrito en la Unidad de Crosconexin SXU). El bus CX sigue la asignacin del X-bus. La CXUM sondea la asignacin desde cada SXU-C y crea las crosconexiones de acuerdo con ella.
3.3.5 Bus de crosconexin intersubrack La CXU-A se enlaza a la SXU-C respectiva a travs de un bus de crosconexin intersubrack (bus IS). Un subrack esclavo transfiere los datos recibidos por sus unidades de interfaz a travs del bus IS al subrack principal para la crosconexin. Las seales crosconectadas son transferidas a travs del bus IS de vuelta al subrack esclavo. La estructura de trama del bus IS es similar al del bus CX. Se transmite a 64 Mbit/s en ambas direcciones mediante cuatro lneas de datos junto con un reloj y una lnea de fase de trama/multitrama. Se emplean pares simtricos con niveles elctricos V.11. Se proporcionan los cables a dos longitudes. La longitud mxima es de 10 metros.
3.3.6 Camino de seal XB en un Nodo Cluster La Fig. 5 muestra un ejemplo del camino de la seal (lnea a trazos) desde el subrack esclavo 1 al subrack esclavo 2. Una unidad IF en el subrack esclavo 1 transfiere su seal de lnea recibida a una memoria de bfer (BM). Si se selecciona el bfer de longitud mnima, el retardo medio de la seal en el bfer es de una trama (125 ms) con una posible variacin de + 1 trama. Desde el BM la seal se dirige al X-bus y a travs de la SXU-C al CXU-A/1 sin ningn retardo significativo. En la CXU-A/1 la seal se almacena en una memoria (XM), y en la siguiente trama crosconectada a travs del DT1 al CXU-A/2. El retardo medio de la seal es de una trama.
NODE ACCESS IF SLAVE SUBRACK 1 IF UNIT BM
DT DR
X-BUS
DT DR
X-BUS
SXU-C BM
SXU-C BM
MAIN SUBRACK CXU-A 1 XM XM CXU-A 2
DT0 DT1
A3F0006A
Fig. 5: Camino de seal XB La CXU-A/2 manda la seal directamente a la SXU-C en el subrack esclavo 2. En la SXU-C la seal se almacena en una memoria de bfer y se transfiere al X-bus. La SXU-C retrasa la seal en casi una trama. El bfer en la direccin de transmisin en la unidad IF es muy corto (si se elige un bfer de recepcin mnimo). El retardo total para las seales X es del orden de tres tramas (375 ms). El subrack principal de cluster aade un retardo de una trama comparado al subrack bsico.
10
Control de fase de trama La fase de trama en un Nodo Cluster se genera en la unidad CXU-M, desde donde se distribuye a las unidades CXU-A (en un subrack principal protegido ambos estantes tienen fase independiente). La CXU-A transfiere la fase a la SXU-C del subrack esclavo, que ajusta su fase de trama para que vaya por delante de la fase del subrack principal. Esto permite que la fase de la seal que entra en la CXU-A sea retrasada para ajustarse a la fase del bus CX.
11
3.3.7 Camino de seal XD Las seales XD y las seales XB se manejan en memorias bfer separadas en las unidades IF y en el subrack principal de cluster. En la unidad SXU-C las seales XD no estn separadas de las seales XB. Una unidad IF con un bfer de XB de longitud mnima tambin tiene un bfer de XD de longitud mnima que, por trmino medio, tiene una multitrama de largo. Las unidades IF en el Nodo Cluster aplican un modo especial de fase de multitrama, en el que la unidad IF desplaza su fase de multitrama en la direccin de transmisin una trama por detrs de la fase de multitrama en la direccin de recepcin. Este desplazamiento compensa el retraso adicional de una trama dentro del bfer de la SXU-C.
DT DR X-BUS
DT DR X-BUS
SXU-C BM
SXU-C BM
MAIN SUBRACK CXUA/1 XCM0 XCM0 CXUA/2 XCM0 CXUA/8 X C M 0 X C M 1 X CXUC S M 7
DT0 TSG16 DT1
DT7 TSG17 TSG18 TSG24 DTS
A3F0005A
Fig. 6: Camino de seal XD En el subrack principal los intervalos de tiempo XD son almacenados temporalmente en la matriz de crosconexin 0 (XCM0). Esto se implementa con el fin de multiplexar seales XD desde ocho CXU-As sobre un bus. La XCM0 proporciona los TS de XD al bus DTS en una rfaga de 32 intervalos de tiempo. El almacenamiento en bfer introduce un retardo despreciable. En la CXU-S cada XCM almacena bytes de bus DTS en una memoria bfer de dos multitramas de largo. En la siguiente trama, 32 bytes son crosconectados bit a bit y enviados al respectivo bus DT en TSB 528559 (TSG16). La fase de multitrama de la seal se retrasa una trama dentro de la SXU-C.
12
El retardo medio total de seales XD en el Nodo Cluster es de tres multitramas (6 ms) como media. El retardo adicional, comparado con un Nodo Bsico es de una multitrama.
3.3.8 Sistema de reloj del nodo cluster El reloj de red se proporciona al Nodo Cluster a travs de puertos redundantes en los subrack esclavos de cluster. Los interfaces de reloj externos en la CXU-M y en la SXU-C tambin pueden emplearse. Es posible conectar dos seales de reloj en cada subrack esclavo al SYNC BUS 1/2 del subrack y transferirlas a travs del cable intersubrack a la respectiva CXU-A. Los bfer de la CXU-A temporiza de acuerdo a la lista de prioridad al CLUSTER SYNC BUS 1/2 y al CXU-M.
13
CLUSTER SLAVE SUBRACK 2 NODE ACCESS PORTS IF. UNIT CLUSTER SLAVE SUBRACK 1 IF. UNIT PORT STATUS
EXT. CLOCK IN PLL1
SXU-C
INTERSUBRACK INTERFACE
CLUSTER MAIN SUBRACK
CXU-A 1
CXU-A 8
CLUSTER SYNC BUS 1 CLUSTER SYNC BUS 2 NODE CLOCK BACKPLANE BUS
CXU-M MONITOR 1
PORT STATUS
A3F0010A
Fig. 7: Diagrama de bloques del sistema de reloj
El nivel de calidad (QL) de la seal de reloj Cada fuente de sincronizacin (interfaz de reloj externo o lnea de enlace) tiene un parmetro llamado Quality level (Nivel de Calidad) y se define mediante valores numricos de 1 a 7 donde 1 es el ms alto y 6 es el ms bajo (7 significa no utilizar este reloj; empleado para prevenir bucles de temporizacin). El nivel de calidad del reloj externo es parametrizable para cada nodo de forma separada a travs de la ventana NMS Master Clock (Reloj Maestro de NMS); por lo general se utiliza el valor 1. El nivel de calidad de un reloj obtenido de la lnea de enlace se
14
determina en el nodo donde se origina el reloj (en la red PDH, este es habitualmente 1 si la fuente original es un reloj externo, y 6 si la fuente original ha de ser el reloj interno de algn nodo). Si un nodo pierde sus otras fuentes de reloj y recae en el reloj interno, el valor del nivel de calidad es el parametrizado para el reloj interno en la ventana NMS Master Clock (Reloj Maestro de NMS); generalmente se usa el valor 6. Para enlaces PDH tales como GMH, el nivel de calidad se transmite por la red a travs de mensajes de Neighbor Node Monitoring (Supervisin de Nodos Vecinos). Para enlaces SDH tales como GMU, existe una correspondencia entre los niveles de calidad de SSM (Synchronization Status Message) utilizada en redes SDH y los niveles propietarios de MartisDXX, como sigue.
Nivel de calidad de SDH QL-PRC QL-SSU-T QL-SSU-L QL-SEC QL-DNU Interpretacin en MartisDXX 1 2 4 5 7
Nivel de calidad de MartisDXX Interpretacin para SDH 1 2 3 4 5 6 7 QL-PRC QL-SSU-T QL-SSU-L QL-SSU-L QL-SEC QL-SEC QL-DNU
Los niveles de calidad pueden inhabilitarse en la ventana NMS Master Clock (Reloj Maestro de NMS), lo que significa que los niveles de calidad son ignorados al seleccionar el reloj de nodo.
Retraso en los mensajes de nivel de calidad en el Nodo Cluster Del mismo modo que el mtodo de distribucin del nivel de calidad de un reloj es diferente en las partes SDH y PDH de la red, y as tambin los retrasos en la distribucin. En enlaces SDH (por ejemplo, interfaces STM-1 en unidades GMU) el nivel de calidad se transmite contnuamente mediante mensajes SSM en los bytes SOH de un STM-1 (ITU-T Recommendacin G.707). La unidad de crosconexin, que controla el reloj, intercambia los mensajes SSM a travs del bus de crosconexin, lo cual constituye un mtodo rpido. Por consiguiente, el retraso que se produce al pasar un mensaje SSM a otro nodo es breve y depende en gran parte del retraso en el procesamiento de datos en la unidad de crosconexin. En enlaces SDH, el retraso es inferior a 450 ms. En enlaces PDH (tales como los enlaces entre unidades GMH), el nivel de calidad es enviado repetidamente el extremo lejano mediante mensajes al nodo vecino (NNM). El intervalo entre dos mensajes NNM puede depender del tipo de unidad de enlace, pero generalmente es de 1 s.
15
La unidad de crosconexin sondea con cierta frecuencia cada una de las unidades de enlace, enva el nivel de calidad actual y recibe los niveles de calidad entrantes. El retraso entre dos sondeos de una misma unidad depende del tipo de nodo (cluster o bsico). Por lo tanto, el retraso que se produce al pasar un mensaje de nivel de calidad a otro nodo a travs de enlaces PDH resulta de la suma de tres valores: retraso en el sondeo de la unidad de enlace entrante, retraso en el sondeo de la unidad de enlace saliente y retraso en el proceso NNM de una unidad de enlace. Los tres retrasos son aleatorios y sus valores mximos son los siguientes: 1. 2. Retraso de sondeo para unidades PDH: mx 7 s en nodos cluster. Retraso en el proceso NNM para enlaces PDH: mx 1 s.
Los valores medios pueden calcularse dividiendo estos tres valores por dos. Por ejemplo, el retraso medio entre dos enlaces GMH en un nodo bsico podra ser de 3.5 + 3.5 + 0.5 s = 7.5 s. Lista de prioridad El operador selecciona puertos en el men Master Clock sobre la lista de prioridad y asigna su prioridad. Es posible introducir cinco relojes. La CXU-M selecciona el reloj de ms alta prioridad con un buen estado para el PLL1, que proporciona el reloj del nodo. El reloj del nodo se enva de vuelta a cada subrack esclavo, donde el oscilador de la SXU-C engancha en el reloj de nodo. Entre los relojes de la lista de prioridad, el reloj con el que est sincronizado el reloj maestro es aquel que tiene mayor prioridad de acuerdo con la lista de prioridad de reloj. Si las seales de reloj tienen el mismo QL, el reloj con el que est sincronizado el reloj maestro es el que tiene la mayor prioridad de acuerdo con la lista de prioridad. Sin embargo, si se inhabilitan los niveles de calidad (ver la seccin previa), se considera que todos los relojes tienen el mismo nivel de calidad. Si no hay ningn reloj utilizable en la lista de prioridad, el nodo utiliza el reloj interno de la CXU-M.
16
Supervisin de reloj La CXU-M supervisa el reloj seleccionado y la siguiente eleccin en la lista de prioridad. El reloj externo se supervisa cuando est habilitado. Mediante una falla mayor en una seal de un puerto de unidad de IF, la unidad de IF atrapa el reloj en el SYNC BUS 1/2 y enva un mensaje de estado de reloj a la CXU-M. El circuito de supervisin de la CXU-M abre entonces el bucle enganchado en fase manteniendo la frecuencia de reloj hasta que el procesador selecciona otra entrada al PLL1. La temporizacin interna se selecciona si todos los relojes en la lista de prioridad han fallado. Despus de eliminar una falla, la unidad de IF elimina gradualmente el estado del reloj. El operador puede introducir un tiempo de aceptacin de reloj en el men Master Clock. No se seleccionar un reloj de nuevo hasta que su estado haya sido bueno durante el tiempo de aceptacin. La CXU-M supervisa que el oscilador principal est enganchado al reloj proporcionado por la unidad de IF. Se generar una alarma de bucle enganchado en fase si el PLL no puede enganchar, o si el reloj presenta una fluctuacin de fase excesiva. Fallas de reloj supervisadas en la CXU-M (versin software 2.6 o anterior)
Descripcin de fallas Estado LED R R Mensaje de alarma Aviso de lista de prioridad Prdida de enganche del reloj maestro Prdida de reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Alarma de extremo lejano del reloj Todos los relojes de la lista de prioridad, excepto uno, MEI tienen fallas Todos los relojes de la lista de prioridad tienen fallas Reloj externo habilitado y no presente MEI PMA
Reloj externo en la lista de prioridad, interfaz de reloj MEI inhabilitado Enganche fallido a un reloj: frecuencia de entrada fu- PMA era del margen de tolerancia (tpicamente reloj externo) Alarma de extremo lejano de reloj (individual para cada enlace) MEI
NOTA!
Las fallas que encienden el LED rojo provocan que la proteccin cambie a las unidades SXU redundantes (a menos que las SXU redundantes tengan el mismo problema).
17
Fallas de reloj supervisadas en la CXU-M (versiones software 2.7 a 2.8)

Descripcin de fallas Estado LED Y Y Mensaje de alarma Aviso de lista de prioridad Prdida de enganche del reloj maestro Prdida de reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Alarma de extremo lejano del reloj Fuente de reloj con fallas SSM inestable Todos los relojes de la lista de prioridad, excepto uno, MEI tienen fallas Todos los relojes de la lista de prioridad tienen fallas Reloj externo habilitado y no presente MEI PMA
Y Y Y
Fuente de reloj con falla (individual para cada enlace); MEI ver descripcin debajo Parmetro SSM de calidad de reloj de un interfaz SDH MEI es inestable
NOTA!
Ninguna de estas fallas ocasionan cambio de proteccin. En particular, si la CXU-M activa pierde el reloj externo pero la CXU-M redundante no, el nodo no puede utilizar el reloj externo en absoluto.
18
Fallas de reloj supervisadas en la CXU-M (versin software 2.9 y posterior)

Descripcin de fallas Estado LED Y Y Mensaje de alarma Aviso de lista de prioridad Prdida de enganche del reloj maestro Prdida de reloj externo Aviso de reloj externo Alarma de bucle enganchado en fase Alarma de extremo lejano del reloj Fuente de reloj con fallas SSM inestable Switchover de fallo de reloj Todos los relojes de la lista de prioridad, excepto uno, MEI tienen fallas Todos los relojes de la lista de prioridad tienen fallas Reloj externo habilitado y no presente MEI PMA
Y Y Y R
Fuente de reloj con falla (individual para cada enlace); MEI ver descripcin debajo Parmetro SSM de calidad de reloj de un interfaz SDH MEI es inestable Reloj externo en la lista de prioridad, pero no presente, y ningn otro reloj OK disponible PMA
NOTA!
Las fallas que encienden el LED rojo ocasionan cambio de proteccin a las unidades SXU redundantes (a menos que las SXU redundantes tengan el mismo problema).
Si el reloj del nodo proporcionado por la SXU fallase, las unidades GMH transmiten un reloj independiente con una tolerancia de frecuencia bsica a los puertos de salida. La alarma de reloj de nodo es generada por la unidad de IF. Si el reloj de nodo proporcionado por el subrack principal fallase, la SXU-C suministra un reloj independiente para el subrack esclavo.
19
Alarma de fuente de reloj con fallas En versiones software 2.7 y posteriores, estn implementados los siguientes tratamientos de los problemas de bucle enganchado en fase. Tpicamente, el problema reside en que la frecuencia de la entrada de reloj externo del nodo est distorsionada tanto como para exceder la tolerancia del bucle enganchado en fase que controla el reloj maestro. Si tal problema es persistente, la fuente de reloj se marca como con fallas, y se dispara la alarma de fuente de reloj con fallas para esa entrada en la lista de prioridad. Un reloj marcado como con fallas no puede ser utilizado como reloj maestro del nodo. Cuando la operacin de red haya fijado el problema original, es necesario resetear la alarma de fuente de reloj con fallas a travs del NMS. Esto se realiza actualizando la lista de prioridad en la ventana NMS Master Clock. Como la alarma de fuente de reloj con fallas no permite el uso posterior del reloj a menos que sea reseteado por el operador, esta alarma est implementada de manera que no se active si el problema parece ser temporal. La Fig. 8 describe cmo se activa la alarma. Existe un contador (cnt) que vale cero si el reloj no ha tenido problemas de bucle enganchado en fase recientemente, y se incrementa si aparecen problemas. Si el valor del contador aumenta considerablemente, se dispara la alarma. Obsrvese que en los Estados 1 y 2 el reloj se considera utilizable, y en los Estados 3 y 4, inutilizable.
1 A
Clock source OK
2 B
PLL alarm Detected
3 C
Clock source Disabled
4 D
Clock source Not used
A0F0081A
Fig. 8: Fuente de reloj
A - Si cnt > 0 y no han aparecido fallas durante 5 minutos, decrece cnt en 1 B - Se dispara la alarma de PLL y cnt se incrementa en uno C - Alarma de PLL encendida durante ms de 10 s D - Si cnt > 2, la fuente de reloj se inhabilita permanentemente despus de 60 s (Hasta que es habilitada desde el NMS) E - Si cnt < 3, la fuente de reloj se habilita de nuevo despus de 60 s. F - No hay alarmas de PLL durante 10 s
20
Alarma de extremo lejano del reloj Los interfaces de 2 Mbit/s y 8 Mbit/s con estructura de trama pueden emplear un bit dedicado en la trama como un bit de alarma de extremo lejano del reloj (FEA). Puede utilizarse en enlaces de transferencia de temporizacin de red entre nodos. Si un nodo intermedio pierde su sincronizacin con la red, el bit de alarma se transmite desde todos los interfaces. Una unidad de IF de un nodo receptor, si est en la lista de prioridad, produce una secuencia similar para el reloj como en una falla mayor de la seal entrante. Interfaz de salida de reloj La salida de reloj de nodo se proporciona en el interfaz externo de la CXU-M y las unidades SXU-C. La salida se activa y su frecuencia se selecciona en la ventana Master Clock de cada subrack. La funcin de control de salida puede ser activada slo en el subrack maestro. Si el control de salida est activado, la salida de reloj se inhabilita cuando el reloj del nodo utiliza temporizacin interna o la entrada de reloj externa. Si el control de salida est desactivado, la salida de reloj est activa independientemente del estado de la lista de prioridad.
3.3.9 Supervisin de fallas Pruebas del subrack principal Los buses de crosconexin en uso (DT07 y DTS) son supervisados por la CXU-M como un proceso en segundo plano. La prueba tambin cubre los circuitos de interfaz de bus de la CXUA y matrices de crosconexin. Toda prueba de bus incluye hasta siete elementos de prueba dependiendo del nmero de CXU-As instaladas. Un elemento de prueba comprende una CXU-A receptora y una CXU-A emisora cuyo nmero se incrementa durante la prueba. La CXU-M crea una crosconexin de prueba en el TSB1054 utilizando dos patrones alternantes y lee los bytes recibidos, y presenta un elemento de prueba (lnea a trazos) para el bus DT1 desde la CXU-A/1 (unidad emisora) a la CXU-A/2 (unidad receptora). Una prueba similar se aplica para el bus DTS y la CXU-S. Prueba de bus IS intersubrack Los enlaces de datos de crosconexin entre el subrack principal y los subrack esclavos son probados por la CXU-M y la SXU-C. Cada SXU-C enva un byte de prueba en uno de los intervalos de tiempo de prueba a la respectiva CXU-A, que reenva el byte de vuelta. Igualmente, cada CXU-A enva un byte de prueba a la SXU-C, la cual reenva el byte de vuelta. Prueba de subrack esclavo Los buses del subrack esclavo y las unidades de IF se prueban como se describe en la descripcin del Nodo Bsico.
Descripcin de fallas Falla de bus DT, CXU-A 1 a 8 Falla de bus DTS Falla de bus IS, bus 1 a 8 Estado PMA+S PMA+S PMA+S LED R R R Mensaje de alarma Falla de bus DT Falla de bus DTS Falla de bus IS
21
CXU-A/1 SLAVE SUBRACK1
DT0
DT1
DT7
XCM0
XCM1
XCM7
CXU-A/2
XCM0
SLAVE SUBRACK2
XCM1
XCM7
CXU-A/8
XCM0
XCM1
SLAVE SUBRACK8
XCM7
A3F0007A
Fig. 9: Elemento de prueba de bus DT
3.3.10 Proteccin del Nodo Cluster El Nodo Cluster se protege duplicando las unidades de crosconexin en el subrack principal y los subrack esclavos. Los dos estantes del subrack principal de cluster son independientes con slo el bus de control VTP que se extiende entre los estantes. La unidad de control CCU se comunica con las dos CXU-M, que recibe los mismos mensajes de control y crosconexin. Ambos lados se crosconectan simultneamente. Las unidades SXU-C pasivas se inhabilitan desde el X-bus del subrack esclavo. La CCU controla el switch-over basado en la respuesta de la CXU-M a sondeos y estados de alarma de subrack. En una alarma roja, las SXU-C se conmutan. La seal crosconectada es primeramente atrapada, y entonces las SXU-C se conmutan y la seal se habilita de nuevo.
22
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX CCU: UNIDAD DE CONTROL DEL NODO CLUSTER CLUSTERES.FM 27.12.99
3.4 CCU: Unidad de control del Nodo Cluster

3.4.1 Generalidades
3.4.1.1 Diseo mecnico de la CCU La estructura de la unidad CCU se basa en la mecnica estndar del sistema MartisDXX. La anchura de la unidad es de 5T o una ranura de unidad en un subrack MartisDXX. La ranura de unidad #16 (en el estante superior de un nodo subrack doble) est reservada para la unidad CCU.
SCC- IF or Alarm IF PCB 74021000X SCZ 280

CCU
PDF 202 or PDF 209
U8 U9
ODD EVEN
SCC- IF OR Alarm IF
PIN 1
CBUS V.11
SC V.24/V.28
EMC SHIELD/ SCP 211

A2M0007A
Fig. 10: Unidad CCU equipada con mdulo de interfaz SCC/alarma Para poder operar, la unidad CCU necesita una unidad de alimentacin acoplada PDF 202 o PDF 209 y dos EPROMs con programa SCZ 286. El mdulo de interfaz SCC X.25 (SCC-IF) y el mdulo de interfaz de alarma ALARM-IF son opciones que pueden ser instaladas de la misma forma que un mdulo de interfaz acoplado normal del sistema MartisDXX. Comenzando desde el borde superior del panel frontal de la unidad, existen dos LED de alarma, un conector SCC o un conector de interfaz de alarma (D9 hembra), un conector CBUS y, por ltimo, el conector SC. En la parte posterior de la unidad hay dos euroconectores de 2 x 32 patillas (DIN 41612). El conector superior se usa en la transmisin de seales de bus VTP local,
23
las seales de salida de alarma del equipo, la tensin de 5 V a los circuitos de interfaz de bus y seales de entrada/salida de prueba. El conector inferior se usa en la transmisin de las seales de bus de crosconexin, la tensin de 5 V a los circuitos de interfaz de bus y al bus de batera.
3.4.2 Operacin
3.4.2.1 Diagrama de bloques de la CCU Los principales bloques funcionales de la unidad CCU son el mdulo de alimentacin, el microprocesador con sus circuitos auxiliares, el generador de transmisin/recepcin de seal de prueba dentro del ASIC IFMOD, la opcin adicional de canales de control HDLC y el interfaz de bus de crosconexin.
HDLC CONTROL CHANNELS (not supported) 64 Mb/s X-BUS BUS IF TEST SIGNAL Tx/Rx (not supported) SCC or ALARMS SC CBUS
ALARMS NODE/UNIT CONTROL uP CONTROL BUS
POW +5V, +12V, -10V
UBATT
A3F0011A
Fig. 11: Diagrama de bloques de la CCU
Alimentacin El mdulo de alimentacin entrega las tensiones de operacin de la unidad CCU desde la tensin del bus de batera. Las tensiones de operacin son supervisadas por el microprocesador y si existe una avera, se genera un mensaje de alarma.
24
El Microprocesador de la CCU El diagrama de bloques detallado del bloque de control del nodo/unidad muestra como el microprocesador controla y supervisa la operacin de la unidad.
ALARMS
Alarm if
SCC
SCC-IF
HDLC
SC
UART
CONTROL BUS
A
CBUS
RED CPU, RAM, FLASH YEL

ALARMS
A2F0002A
Fig. 12: Microprocesador de control del nodo/unidad El microprocesador de la unidad CCU es un CMOS 80C186-16 de 16 bits. Tiene tres temporizadores internos; dos canales DMA; un controlador de interrupciones; memoria programable y lgica de seleccin de chip perifrica; un generador de estados de espera programable y un controlador de bus local. Soporta la prueba a nivel de sistema (modo de prueba ONCE). El microprocesador es compatible hacia arriba con el software del 8086 y 8088 y totalmente compatible con el software del 80186 y 80188. Tiene dos modos principales de operacin, compatible y avanzado. En modo compatible el microprocesador es completamente compatible con NMOS 80186, con la excepcin del soporte al 8087. Las caractersticas del modo avanzado son control de ahorro de potencia; refresco de RAM dinmica y un interfaz de coprocesador numrico asncrono. El modo avanzado se utiliza en la unidad CCU. Memoria La memoria est implementada con seis componentes de montaje de superficie de 32 patillas que proporcionan 256 kB de RAM (U15, 16) 512 kB de FLASH PROM en dos bancos (U10, 11, 12 y 13) 256 kB de EPROM en dos empaquetamientos DIP (U8, 9)
25
Canales HDLC La unidad CCU tiene dos controladores serie sncronos de canal dual (SAB 82525, U48 y 49) que proporcionan un interfaz de bus VTP local (bus de control interno) a 2 Mbit/s con controladores CMOS avanzados (euroconector CN1) un interfaz de bus VTP cluster (bus de control externo) (conector C-Bus CNF2) a 1024/512 kbit/s con controladores V11 dos canales HDLC full duplex hasta 64 kbit/s, cumpliendo con un subconjunto del estndar LAPB. El canal A est reservado para la fase de pruebas de produccin. El canal B se utiliza para la comunicacin con el computador NMS a travs del puerto SCC (SCCIF).
NOTA!
La version monocanal del controlador de comunicaciones se utiliza en lugar de la U49 (SAB 82526) comenzando con la versin hardware 3.0.
Conversor A/D La unidad CCU tiene un conversor A/D CMOS de 8 bits con un multiplexor de 8 canales. El conversor A/D se emplea en la supervisin de las tensiones operacionales de la unidad CCU y la BUS1, y las tensiones de BUS2 del subrack cluster. Interfaz SC La unidad CCU tiene un solo canal serie asncrono. Este interfaz se utiliza en la conexin de terminales de servicio (CNF1). La tasa de baudios de la UART U14 (82510) puede seleccionarse desde 300 baudios a 19.2 k. El software de la unidad establece la tasa de baudios en 9600. Interfaz SCC/Interfaz de alarma En la unidad hay un conector de cabecera de 2 x 10 patillas (CN4) para el mdulo de interfaz SCC-IF X.25/V.11. El SCC-IF puede sustituirse por un mdulo de interfaz de alarma ALARMIF. Este mdulo puede utilizarse para recoger las alarmas del sistema de reserva de batera BBS en la red MartisDXX. Interfaz de crosconexin La unidad tiene un interfaz hacia el bus de crosconexin de 64 Mb/s a travs del CN5. La unidad utiliza seales de temporizacin de bus C16M, CLF y CLM, que son suministradas por la SXU. La SXU cambia datos entre la SCU transmitiendo la direccin del canal, lo que activa los bfer de datos en ASIC CIF. Tanto los datos recibidos como los transmitidos se transfieren a travs de sus propios buses de 8 bits. El bus de datos recibidos DR1 est protegido por DR2.
26
3.4.2.2 Buses internos de control La unidad CCU/SCU tiene interfaces para dos buses internos de control - el bus VTP local y el bus VTP cluster. El bus VTP local se utiliza para la comunicacin entre las unidades dentro de un subrack y el bus VTP cluster se emplea para la comunicacin entre los subrack de un Nodo Cluster. Ambos buses son redes de rea local de alta velocidad serie sncronos con datos fsicamente duplicados, lneas de reloj y circuitos de interfaz. El rgimen binario del bus VTP local es de 2 Mbit/s. El rgimen binario del VTP cluster es de 1 Mbit/s. VTP es una abreviacin de las palabras Virtual Token Protocol (Protocolo de Testigo Virtual), que es un mtodo de acceso al medio libre de colisiones, basado en el principio de paso de testigo, implementado con la ayuda de temporizadores. El control de enlace lgico se basa en el protocolo LLC3 en ambos buses. Los protocolos de capas superiores son los mismos que los protocolos de los interfaces de gestin externa de los nodos MartisDXX. El bus VTP local soporta direcciones de unidades de 131. El bus VTP cluster soporta direcciones de subrack de 19. Las ubicaciones de los buses de control se muestran a continuacin.
27
SUBRACK PRINCIPAL (RXS 206)
TERMINADOR DEL BUS DE CONTROL (C-BUS) RKX 267
RKD 263 (2m) o RKD 268 (4m)
RKD 260 (4m) o RKD 261 (8m)
SUBRACK ESCLAVO 1 (RXS 200)
SUBRACK ESCLAVO 2 (RXS 200)
TERMINADOR DEL BUS DE CONTROL (C-BUS) RKX 267
A3MS001A
Fig. 13: Ubicacin de los buses de control
28
3.4.2.3 Operaciones a nivel de nodo El software SCZ 286 instalado en la unidad CCU de un subrack maestro se encarga de las siguientes operaciones a nivel de nodo. Gestin de inventario del nodo Registro de subrack dentro de un Nodo Cluster Supervisin de subrack Registro de unidades dentro de un subrack maestro Supervisin de unidades dentro de un subrack maestro Copia de seguridad de los parmetros de las unidades dentro de un subrack maestro Proteccin de sistema completo de crosconexin Proteccin de buses de control Control de alarmas de rack (PMA, DMA, MEI) Suma de alarmas a nivel de subrack Suma a nivel de nodo y salida de alarmas Informe de eventos al Network Management System (Sistema de Gestin de Red)
El software SCZ 280 instalado en la unidad SCU de un subrack esclavo se encarga de las siguientes operaciones a nivel de nodo. Gestin de inventario del nodo Registro de unidades dentro de un subrack esclavo Supervisin de unidades dentro de un subrack esclavo Copia de seguridad de los parmetros de las unidades dentro de un subrack esclavo Controla la activacin de las unidades SXU-C locales Proteccin de buses de control del subrack esclavo Control de alarmas de rack (PMA, DMA, MEI) Suma de alarmas a nivel de subrack Informe de eventos al Network Management System (Sistema de Gestin de Red) Funciones de prueba de canal Soporte de canal de control para el HDLC-4CH
29
Gestin de inventario de nodos Las unidades CCU tienen las mismas funciones para la gestin de inventario a nivel de subrack que las unidades SCU. Estas funciones incluyen las siguientes.
Funcin Identificaciones de nodo y subrack Creacin del inventario Eliminacin del inventario Adicin de unidad Eliminacin de unidad Informe de inventario en el nivel de subrack Supervisin de la presencia de unidades registradas o no registradas Uso Parmetros del Nodo Registro de todas las unidades existentes para el inventario Deshacer el registro de todas las unidades, es decir, eliminacin de todas las unidades del inventario Registro de una unidad para el inventario Eliminacin de una unidad del inventario Visualizacin de subrack (registrado, existente o unidades no presentes) Gestin de fallas (ver ms abajo)
La condicin de falla Installation Error (Error de instalacin) se detecta si los datos del inventario son ambiguos e inconsistentes. La condicin de falla Missing Unit (Unidad no presente) se detecta si la unidad registrada no est presente. La condicin de falla Extra Unit (Unidad extra) se detecta si hay una unidad no registrada presente en el subrack. Un Nodo Cluster se crea mediante la operacin de creacin del inventario aplicada al subrack maestro con unidades CCU y CXU-M, y aadiendo CXU-As y los correspondientes subrack esclavos. El inventario de cada subrack esclavo debe existir, incluyendo las unidades SXU-C y la unidad SCU, antes de aadir las correspondientes CXU-As al subrack maestro. Es sumamente importante asegurarse de que todos los subrack tienen direcciones diferentes antes de conectarlos al mismo bus de control de cluster. El subrack esclavo se aade en un Nodo Cluster automticamente cuando la correspondiente CXU-A se aade en el subrack maestro. El subrack esclavo se elimina del inventario del Nodo Cluster automticamente cuando las CXUAs asociadas al esclavo son eliminadas del inventario del subrack maestro. La ventana Cluster Subracks muestra los subrack registrados y existentes del Nodo Cluster as como los subrack registrados como no presentes. La condicin de falla Missing Subrack (Subrack no presente) se detecta si un subrack registrado no est presente. Copia de seguridad de parmetros de unidades La unidad CCU/SCU almacena las copias de seguridad de los parmetros de todas las unidades registradas en el subrack maestro para posibles reemplazamientos de unidades. Una nueva unidad reemplazada heredar las copias de seguridad de parmetros de la unidad registrada en esa ranura de unidad. La compatibilidad de los parmetros se comprueba basndose en los tipos de hardware y software. Las copias de seguridad de parmetros se actualizan en la unidad CCU/SCU cuando se registra una unidad o cuando los parmetros de la unidad han cambiado. Las copias de seguridad de parmetros se copian desde la unidad CCU/SCU cuando se reemplaza una unidad por otra unidad compatible. Las copias de seguridad de parmetros de la unidad CCU/SCU se guardan en unidades CXUM/SXU-C. La reserva de datos de crosconexin est disponible slo en las unidades de crosconexin redundantes si el nodo tiene un sistema de crosconexin protegido.
30
Proteccin del sistema de crosconexin La unidad CCU controla la proteccin del sistema de crosconexin. El tipo de unidad de crosconexin y la opcin de proteccin debe establecerse en cada subrack. Estos parmetros se actualizan de forma automtica al crear el inventario. El inventario debe eliminarse antes de cambiar el tipo de unidad de crosconexin y creado de nuevo si el tipo se cambia. En el sistema protegido la unidad CCU supervisa la condicin de los sistemas de crosconexin redundantes y trata de activar uno de los sistemas de crosconexin redundantes si tiene condiciones normales. Cuando la unidad CCU efecta una conmutacin entre los sistemas de crosconexin redundantes, las siguientes operaciones deben tener lugar. La CCU solicita a las unidades CXU-M la inhabilitacin de todos los interfaces del IS-bus (bus intersubrack) La CCU solicita a todas las unidades SCU la activacin de la SXU-C dada (1 o 2) La CCU solicita a las unidades CXU-M la habilitacin de todos los interfaces del IS-bus
Las posibles condiciones de falla para la proteccin del sistema de crosconexin son las siguientes: La condicin de falla Faulty Cross-Connection System (Sistema de Crosconexin con Fallas) se detecta si no hay sistema de crosconexin que pueda ser activado - ambos sistemas de crosconexin redundantes tienen fallas o no estn presentes. La condicin de falla Forced State (Estado Forzado) en la Activacin de SXU/CXU se detecta cuando al sistema de proteccin no le est permitido controlar la activacin de los sistemas de crosconexin autnomamente porque est forzado a mantener el estado dado por una operacin de gestin. Proteccin de los buses de control La unidad CCU/SCU controla la proteccin del bus VTP local y la proteccin del bus VTP cluster. El bus VTP local tiene dos buses fsicos alternativos llamados Bus1 VTP Local y Bus2 VTP Local implementados mediante circuitos de interfaz redundantes en cada unidad MartisDXX y un conjunto redundante de cables en el plano posterior de un subrack. Existe un control centralizado para activar uno de los buses alternativos mediante una lnea de seleccin. La unidad CCU/SCU controla la lnea de seleccin de forma sincronizada para que la transmisin de datos en el bus no se vea nunca entorpecida por la seleccin del bus. El bus1 y el bus2 se utilizan peridicamente con el fin de detectar posibles problemas tan pronto como sea posible, sea cual sea el bus con fallas. Se activa un procedimiento de verificacin cuando desaparece cualquier unidad del proceso de supervisin del inventario. El procedimiento de verificacin decide si la unidad es accesible nicamente por un bus o no. Si la unidad es accesible slo por un bus, el otro bus debe estar con fallas y entonces se detecta la correspondiente condicin de falla. Se puede utilizar una ventana de prueba para verificar el estado del VTP local y para borrar la condicin de falla. El bus VTP cluster tiene dos buses fsicos alternativos llamados Bus1 VTP Cluster y Bus2 VTP Cluster implementados mediante circuitos de interfaz redundantes en cada unidad CCU/SCU y un conjunto de cables redundante en los cables de interconexin entre los subrack de un nodo. Existe control local para activar uno de los dos circuitos receptores. Los datos se envan siempre a ambos buses fsicos. El rendimiento de los buses fsicos se supervisa y compara. Si se observa que un bus es peor que el otro, se detectar la condicin de falla correspondiente.
31
Control de alarma de rack La unidad CCU/SCU controla los tres LED y las correspondientes salidas de rel de las alarmas del equipo (PMA, DMA, MEI) de un subrack. Los LED de alarma del rack y las salidas de relay correspondientes estn situadas en las unidades PFU o PAU. Las alarmas del rack PMA, DMA, MEI se dan si alguna unidad en el subrack tiene una condicin de falla activa que requiera la alarma correspondiente como consecuencia de ello. La unidad CCU/SCU recoge PMA, DMA y MEI de las unidades del subrack y las suma de forma separada para cada alarma de rack. La unidad CCU recoge PMA, DMA y MEI de las unidades SCU de los subrack esclavos y las suma de forma separada para cada alarma de rack con el fin de dar alarmas de rack a nivel de nodo en el subrack maestro.
CONTROL UNIT
MOTHER BOARD
PAU / PFU
PMA
REG REF AA FILT
PMA
DMA CPU AB FILT
REF
DMA
MEI
REF AC FILT
MEI
A2F0005A
Fig. 14: Control de alarma de rack
Las alarmas de rack pueden ser retrasadas. El retardo de alarma de rack puede ser establecido (0600 sec) por el usuario. Una alarma sumada debe estar activa al menos el tiempo de retardo establecido, no necesariamente de forma continua, antes de que la alarma de rack se active en la PFU o la PAU. La alarma de rack ser pasivizada en la PFU o PAU cuando la alarma sumada haya sido pasivada continuamente, al menos el tiempo de retardo establecido. Las alarmas de rack PMA y DMA pueden ser canceladas. La cancelacin no se retarda. Cuando la PMA y la DMA hayan sido canceladas, se activa la MEI como recordatorio.
32
Informe de eventos al Network Management System (Sistema de Gestin de Red) La unidad CCU supervisa las unidades registradas del subrack maestro y los subrack esclavos registrados del nodo. El propsito de la supervisin no son slo las alarmas de rack, sino soportar el sondeo de estado a nivel de subrack y nodo desde el sistema de gestin de red centralizado. Los informes de estado de nodos y subrack contienen los estados de los subrack y unidades que no se hallen en estado normal. Por ejemplo, todos los cambios en condiciones de fallas y configuracin estn indicados para todas las unidades. Estos informes proporcionan informacin detallada de las unidades correctas para diferentes fines. La unidad SCU supervisa las unidades registradas del subrack esclavo con el fin de proporcionar informes a la unidad CCU del subrack maestro o el sistema de gestin. Mientras se crea el informe del estado del subrack, la ruta de sondeo al DXX Server se actualiza en la tabla de encaminamiento local de la unidad CCU/SCU a partir del mensaje de invocacin. Esta ruta puede utilizarse para mandar informes de eventos espontneos al DXX Server. Los mdulos de informe de unidades pueden enviar informes de eventos a la unidad CCU/SCU local, que los enva al DXX Server. La aplicacin ms importante es el informe de cambios de fallas de enlace, la gestin de recuperacin de enlaces. Funciones de prueba de canal La unidad CCU no soporta funciones de prueba de canal en el subrack maestro pero las unidades SCU en los subrack esclavos s. Soporte de canal de control para HDLC-4CH La unidad CCU no proporciona soporte de canal de control para HDLC-4CH en el subrack maestro pero las unidades SCU en los subrack esclavos s. El rgimen binario de los puertos de crosconexin en un subrack esclavo puede configurarse slo a 64 kbit/s.
33
3.4.3 Fallas y acciones
3.4.3.1 Fallas de CCU

Condicin de falla Reseteo de la unidad Estado PMA LED R Nota
Fallas de alimentacin
Condicin de falla VB1: + 5 V (BUS1) VB2: + 5 V (BUS2) Alimentacin + 5 V Alimentacin + 12 V Alimentacin - 10 V Estado DMA DMA PMA PMA PMA LED R R R R R Nota
Fallas de memoria
Condicin de falla Falla de RAM Falla de EPROM Falla de memoria flash Parmetros no presentes SW incompatible en EPROM y flash Error de checksum en programa telecargado Estado PMA PMA PMA PMA PMA PMA LED R R R R R R Nota
Condicin de falla Falla en Bus1 VTP Local Falla en Bus2 VTP Local Falla en Bus1 VTP Cluster Falla en Bus2 VTP Cluster
Estado DMA DMA DMA DMA
LED Y Y Y Y
Nota
(a)
(a) (b)
(b)
(a) Es posible utilizar una ventana de prueba para verificar el estado del VTP Local y eliminar la falla (b) Posible en un subrack esclavo de un Nodo Cluster.
Condicin de falla Sistema de crosconexin con fallas Estado forzado en la activacin de la SXU
Estado PMA, S MEI
LED Y Y
Nota
(a)
34
Condicin de falla Error de instalacin Unidad no presente Unidad extra Subrack no presente
Estado PMA, S PMA, S MEI PMA, S
LED R Y Y Y
Nota
(a)
(a) (b) (b) (a) (c)
(b) El nmero de bloque indica la direccin de la unidad. (c) El nmero de bloque indica la direccin de subrack.
Alarmas externas opcionales con ALARM-IF

Condicin de falla Batera no lista CA apagada Estado PMA PMA LED R R Nota
(a) (b)
(a) Cierre de contacto en la entrada de alarma externa 1. (b) Cierre de contacto en la entrada de alarma externa 2.
35
3.4.4 Panel frontal para la CCU
CCU
Fig. 15: Panel frontal de la CCU (mdulos opcionales para la SCC, ver pgina siguiente)
36
Uso de contactos del conector (D15 hembra) de bus Cluster de CCU

Contacto 1 8 6, 13 14, 7 10, 3 9, 2 Seal Malla del cable Seal de tierra VTDT1, bidireccional VTCL1, bidireccional VTDT2, bidireccional VTCL2, bidireccional
Conector (D25 hembra) del terminal de servicio local de CCU

Contacto 1 2 3 4 5 6 7 8 20 919 2125 Seal 101 Malla de cable 103 datos transmitidos 104 datos recibidos 105 solicitud de envo 106 listo para el envo 107 conjunto de datos listos 102 seal de tierra 109 detector de seal 108 terminal de datos lista sin conexin sin conexin
37
CONTROL INTERFACE MODULE SCC-IF
CN1
A0M0055A
Fig. 16: Mdulo de interfaz de control SCC-IF Niveles V.11 del conector del computador NMS SCC-IF (D15 macho)
Patilla 1 2, 9 3, 10 4, 11 5, 12 6, 13 8 7, 14, 15 Seal Malla del cable T(A), T(B), salida C(A), C(B), salida R(A), R(B), entrada I(A), I(B), entrada S(A), S(B), entrada/salida G, seal de tierra sin conexin
38
ALARM INTERFACE MODULE ALARM-IF
J1
A0M0056A
Fig. 17: Mdulo de interfaz de alarma Alarm-IF Uso de contactos del mdulo interfaz de alarma (conector hembra D9)
Contacto 1 2 3 4 5 6 7 8 9 Seal Alarma de contacto 1, entrada Sin conexin Alarma de contacto 2, entrada Sin conexin Sin conexin Retorno 1, seal de tierra Sin conexin Retorno 2, seal de tierra Sin conexin
39
3.4.5 Cableado
J1
1 2 3 4 5 6 7 8 1 2 3 4
J2
5 6 7 8
10
11
12
13
14
15
10
11
12
13
14
15
SHIELD GND
VTCL2
VTDT2
VTDT1
VTCL1
10
11
12
13
14
15
10
11
12
13
14
15
J4 J3 PIGGYBACK CONNECTOR COVER SET LORLIN MHS-15-PB-M

A0C0004A
Fig. 18: Cableado de bus de control de CCU
BCU J1
1 6 2 7 3 8 4 9 5
SCL J2
1 6 2 7 3 8 4 9 5 A0C0005A
ALARM 1 ALARM 2
Fig. 19: Cableado de interfaz de ALARM BCU-SCL
NOTA!
Las patillas 6 y 8 del conector J1 pueden ponerse a tierra en la unidad BCU si es necesario.
Se puede emplear el mismo cable con la PFU-B o PFU-A.
40
3.4.6 Especificaciones tcnicas
3.4.6.1 Especificaciones de los interfaces de control Interfaz SC

Propsito Interfaz elctrico Rgimen binario de datos Formato de carcter Tipo de conector Seales de interfaz Protocolo Interfaz de gestin para SC/NMS V.28 9600 b/s asncronos 8 bits, sin paridad, 1 bit de parada ISO 2110, conector hembra de 25 patillas tipo D 101, 102, 103, 104, 105, 106, 107, 108 y 109 Capas 27 propietarias
Interfaz SCC
Propsito Interfaz elctrico Rgimen binario de datos Formatos de trama Tipo de conector Seales de interfaz Protocolo Interfaz de gestin para NMS V.11/X.27 64 kb/s sncronos F, A, C, FCS, F o F, A, C, Info, FCS, F (operacin bsica) ISO 4903, conector macho de 15 patillas tipo D G, T, R, C, I, S LAPB + X.25 PLP + Capas 37 propietarias
Interfaz C-bus
Propsito Niveles elctricos Rgimen binario de datos Tipo de conector Seales de interfaz Protocolo Longitud fsica del bus Bus de Control del Cluster Controladores y receptores redundantes tipo V.11 1024 kbit/s sncronos ISO 4903, conector hembra de 15 patillas tipo D VTDT1, VTDT2 y VTCL1, VTCL2 Capas 27 20 m, mximo
41
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX CXU-A: UNIDAD DE CROSCONEXION DEL NODO CLUSTER CLUSTERES.FM 27.12.99
3.5 CXU-A: Unidad de crosconexion del Nodo cluster

3.5.1 Generalidades La CXU-A conecta seales de n x 64 kbit/s entre subrack esclavos y dentro de un subrack esclavo. La CXU-A tiene capacidad para crosconexin sin bloqueo en un nodo y se compone de hasta ocho subrack esclavos. Una CXU-A (en modo protegido 1 + 1) por cada subrack esclavo est montada en el subrack principal de cluster. La CXU-A est enlazada a la SXU-C del respectivo subrack esclavo a travs de un cable intersubrack.
3.5.1.1 Estructura mecnica de la CXU-A La CXU-A consta de una unidad base y mdulos. Unidad base de crosconexin de cluster CXU 216 Mdulo de crosconexin de cluster CXP 217 Mdulo de alimentacin PDF 202 o PDF 209
El mdulo de alimentacin se halla en la parte superior de la unidad base junto con el mdulo de crosconexin. La CXU-A tiene 5T de ancho y ocupa una ranura del subrack. La CXU-A puede montarse en las ranuras 6 a la 13. El nmero de ranura debe corresponderse con el nmero del subrack esclavo introducido por el operador (ver descripcin de la Crosconexin del Nodo Cluster.). El conector para el cable intersubrack y los LED de estado se hallan en el panel frontal.
42
CXU 216
CXP 217
PDF 202 or PDF 209
A3M0003A
Fig. 20: Estructura de la CXU-A
43
3.5.2 Operacin
3.5.2.1 Diagrama de bloques de la CXU-A
INTERSUBRACK INTERFACE (V.11)
ET0 DATA MEM XCM0 DT DR ET8 ADDR. MEM
CX-BUS INTERFACE DIR0 DT0
C16E
RD,WR,ALE C16M, CLF, CLM
DIE0..3 C16E DIE CLFME C16O,DOE DC FIFO CS0
AD
CLFME
DT1 XCM1 SYC1,2 ET8 DIR8 DTS
D0E0...3
SEN SYB1 SYB2
C16O XCM6 CLFMO CAS; GTS17/18.../24 XCM7 DT7 DT6
DIR0 CS0 REG DIR8 SEN +5V

A3F0009A
AD CS7
DEC
CMP UA
Fig. 21: Diagrama de bloques de la CXU-A
44
3.5.2.2 Matrices de crosconexin La CXU-A contiene ocho matrices de crosconexin (XCM), cada una con una capacidad de crosconexin de 67264 kbit/s. La seal desde el subrack esclavo se almacena en cada XCM en una memoria bfer de dos tramas. Una memoria de direcciones en cada XCM contiene las direcciones de crosconexin. Toda XCM tiene su correspondiente bus de crosconexin (DT), al que la XCM suministra datos crosconectados. La XCM0 conecta con DT0, XCM1 con DT1, etc. El software de la CXU-M asigna tareas a la XCM apropiada. Una de las XCM introduce la seal desde su DT-bus y transfiere la seal de vuelta al subrack esclavo (en CXU-A/1 XCM0, en CXU-A/2 XCM1, etc).
3.5.2.3 Almacenamiento en bfer de seales XD La CXU-A recibe hasta 32 intervalos de tiempo de seales XD desde su subrack esclavo. Los intervalos de tiempo de XD son retrasados por XCM0 y multiplexados al DTS-bus durante la misma trama. La CXU-A/0 enva primero al DTS, a continuacin CXU-A/1 y as hasta un total de 256 TS.
1 FRAME
TSG
16
24
TSB 0 TSG16 = TSB 528...559 TSG17 = TSB 560...592 . . TSG24 = TSB784...816
IN
OUT 1 2 3 4 5 6 7 8
1055
A3F0008A
Fig. 22: Multiplexin de seal XD en bus DTS
3.5.2.4 Interfaz intersubrack La Fig. 21 muestra las seales en el interfaz intersubrack. Se transmiten 64 Mbit/s en ambas direcciones a travs de cuatro lneas de datos y una lnea con el reloj y la fase de trama/multitrama. Es posible obtener dos seales de reloj de referencia (SYC1 y SYC2) desde el subrack esclavo a la CXU-A y habilitarlas para el bus de reloj del subrack principal (SYB1 y SYB2). Las seales que vienen del subrack esclavo se escriben en un bfer FIFO en cada XCM. La longitud de la FIFO se ajusta para que sea adecuada al retardo de bucle desde la CXU-A a la SXU-C y de vuelta, manteniendo as la fase de trama de la seal entrante sincronizada a la del CX-bus.
45
3.5.2.5 Control de unidad La CXU-A est controlada por el procesador de la CXU-M, cuyos datos y buses de direcciones, y seales de control estn extendidas a las posiciones de unidades 4 a 14 mediante el plano posterior. El procesador tiene acceso a las matrices de crosconexin de la CXU-A inicializando las memorias de crosconexin y registros de la CXU-A.
3.5.2.6 Alimentacin La CXU-A emplea el mdulo de alimentacin de unidad estndar PDF 202 o PDF 209. La alimentacin conmutada suministra tres tensiones de salida reguladas: +5 V, + 12 V y - 10 V.
3.5.2.7 Supervisin de fallas La CXU-M supervisa las memorias de direcciones y datos de crosconexin de la CXU-A (ver Supervisin de fallas de la CXU-M). La CXU-A supervisa el reloj (C16E) que proviene del subrack esclavo. La supervisin puede detectar una prdida de seal, en cuyo caso los datos recibidos pasan a estado de reposo 1.
46
3.5.3 Panel frontal de la CXU-A
CXU-A
Led, red Led, yellow
19 37
Cluster slave subrack interface 37-pin female connector
20 1
A3M0004A
Fig. 23: Panel frontal de la CXU-A
47
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX CLUSTERES.FM CXU-S: UNIDAD DE CROSCONEXION DE SEALIZACION DEL NODO CLUSTER 27.12.99
3.6 CXU-S: Unidad de crosconexion de sealizacion del Nodo Cluster

3.6.1 Generalidades La CXU-S crosconecta seales XD de n x 0.5 kbit/s. Una CXU-S (en modo protegido 1 + 1) se monta en el subrack principal. La CXU-S tiene capacidad para la conexin sin bloqueo en un Nodo Cluster compuesto de hasta ocho subrack esclavos (8 x 2048 kbit/s de canales XD).
3.6.1.1 Diseo mecnico de la CXU-S
CXU 219
CXP 290
PDF 202
A3M0007A
Fig. 24: Estructura de la CXU-S
La CXU-S consta de una unidad base y mdulos. Unidad base de crosconexin de cluster CXU 219 Mdulo de crosconexin de cluster CXP 290 Mdulo de alimentacin PDF 202 o PDF 209
La CXU-S ocupa la ranura 14 en el subrack principal de cluster. La estructura de la unidad es similar a la de la CXU-A, salvo que no existe ningn conector intersubrack.
48
3.6.2 Operacin
3.6.2.1 Diagrama de bloques de la CXU-S El hardware de la CXU-S es como el de la CXU-A, pero las memorias de direcciones de crosconexin son mayores. Ver la descripcin de la CXU-A para el diagrama de bloques de la CXU-S. La CXU-S contiene ocho matrices de crosconexin (XCM), cada una con una capacidad de crosconexin de 2048 kbit/s. La operacin de la CXU-S se basa en la multitrama compuesta de 16 tramas. La CXU-S recibe hasta 256 intervalos de tiempo de seales XD en cada trama a travs del bus DTS. Las seales se almacenan en una memoria bfer de dos multitramas de longitud en cada XCM. Una memoria de direcciones en cada XCM almacena las direcciones de crosconexin. Una XCM ensambla 32 bytes en cada trama bit a bit y almacena los bytes temporalmente en un bfer intermedio. Cada XCM tiene su respectivo bus de datos (DT) en el plano posterior, donde suministra los datos crosconectados. La XCM0 suministra a DT0, XCM1 a DT1 y as en los intervalos de tiempo 528 a 559. El software de la CXU-M asigna tareas a la XCM adecuada. Las XCM se sincronizan a las seales de reloj en el plano posterior.
49
3.6.3 Fallas
3.6.3.1 Fallas de la CXU-S La supervisin de fallas es como aparece en la descripcin de la CXU-A.
50
3.6.4 Panel frontal
CXU-S Red alarm Yellow alarm
A3M0008A
Fig. 25: Panel frontal de la CXU-S
51
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX CXU-M: UNIDAD DE CROSCONEXION DEL NODO CLUSTER CLUSTERES.FM 27.12.99
3.7 CXU-M: Unidad de crosconexion del Nodo Cluster

3.7.1 Generalidades La unidad de crosconexin del Nodo Cluster CXU-M supervisa la crosconexin en el subrack principal del Cluster y proporciona la temporizacin del subrack.
3.7.1.1 Diseo mecnico de la CXU-M
SXU 212
CXU-M
SXZ 288
PDF 202 or PDF 209
EMC SHIELD
A3M0006A
Fig. 26: Estructura de la CXU-M
El hardware de la CXU-M es el mismo que el de la SXU-A, pero el software es diferente. El panel frontal tambin est etiquetado de forma distinta. La CXU-M consta de una unidad base y mdulos. Unidad base de crosconexin SXU 212 Mdulo software de unidad SXZ 288 Mdulo de alimentacin PDF 202 o PDF 209
El mdulo de alimentacin se halla en la parte superior de la unidad base junto con una proteccin de emisin de interferencias (EMC). La CXU-M tiene 5T de ancho y est montada en la ranura 15 del subrack. La CXU-M de reserva se inserta en la ranura 15 del estante inferior.
52
3.7.2 Operacin
3.7.2.1 Diagrama de bloques de la CXU-M La matriz de crosconexin 0 (XCM0) suministra el reloj del bus (16896 kHz), la temporizacin de trama (8 kHz) y la temporizacin multitrama (0.5 kHz) al CX-bus. La XCM0 controla el bucle enganchado en fase 1 (PLL1) y supervisa los relojes en la lista de prioridad. La XCM1 se acopla con PLL2 y proporciona el interfaz de salida de reloj del nodo. Las dos XCM no crosconectan en la CXU-M.
SYNC IF. G.703
PLL1 16896 kHz
CX-BUS IF.
8+0.5 K 16M
SYNC BUS IF. XCM0 8+0.5 K SYNO 16M CXU-A CONTROL BUS IF.
SYB1,2
AD[0.7] A[8.15] R,W,E
uP
AU, ID XCM1 I/O EN
HDLC
VTP
+5V PLL2 8192 kHz

CONTROL
+12V -10V
A3F0004A
Fig. 27: Diagrama de bloques de la CXU-M
53
Control de unidad El procesador de la unidad enlaza con el bus de control VTP del subrack a travs de un controlador HDLC. Los comandos de crosconexin estn almacenados en memorias no voltiles en las unidades SXU-C del subrack esclavo. El nodo restablece su estado si ocurre un fallo de alimentacin. Las crosconexiones pueden ser eliminadas e introducidas repetidamente sin que se produzca desbordamiento de capacidad. Se reservan 128 kbytes de memoria no voltil para el cdigo de programa en la CXU-M y esta parte del cdigo puede ser telecargada. El ncleo del cdigo del programa est almacenado en una EPROM. Un procesador de 16-bit trabaja a una frecuencia de 16 MHz. Los datos y buses de direcciones del procesador han sido extendidos al plano posterior. El procesador puede acceder a las matrices de crosconexin y las memorias de crosconexin de las CXU-As sin interferir con las conexiones existentes. Una seal de vigilancia supervisa la operacin del procesador.
3.7.2.2 Oscilador principal del nodo El oscilador principal del Nodo Cluster funciona a una frecuencia de 16896 kHz. El oscilador principal puede fijarse a una fuente externa, o a un reloj recibido de un interfaz de acceso (ver sistema de reloj del Nodo Cluster). Para las especificaciones de fluctuacin de fase y fluctuacin lenta de fase, ver Especificaciones tcnicas de la CXU-M on page 59(3.7.6)(3.7.6). La exactitud en el modo de temporizacin interno es 30 ppm dentro del margen de temperatura de operacin. Oscilador auxiliar Un oscilador auxiliar se engancha al oscilador principal, proporcionando al interfaz de salida de reloj del nodo frecuencias en la jerarqua de 2048 kbit/s. La frecuencia de la oscilacin es 8192 kHz. PLL2 tambin suministra el reloj de 2048 kHz utilizado para el bus de control VTP.
75 OHM EXT. CLOCK IN G.703
120 OHM S1
S2 75 OHM NODE CLOCK OUT G.703
INTERFACE TO LOGIC
120 OHM S4 S3 A2F0013A
Fig. 28: Interfaces de reloj
Interfaces de reloj Se incluye un interfaz de entrada para reloj externo y un interfaz de salida del reloj del nodo. Los interfaces cumplen con la Rec. G.703 10 del ITU-T. Los conectores estn situados en el panel frontal de la CXU-M. Para ver las especificaciones del interfaz, consultar Especificaciones tcnicas de la CXU-M on page 59.
54
3.7.3 Fallas
3.7.3.1 Supervisin de la operacin interna de la CXU-M La CXU-M supervisa las memorias de direcciones de crosconexin de la CXU-A/CXU-S al efectuarse las crosconexiones. Se supervisa la memoria de datos del procesador de la unidad, la memoria de programa y la memoria no voltil.
Descripcin de fallas Estado LED R R R R R Mensaje de alarma Falla de RAM de crosconexin, nmero de CXU-A Falla de latch ASIC, nmero de CXU-A Aviso de latch ASIC, nmero de CXU-A Falla de RAM Falla de EPROM Error de flash
Falla de memoria de crosconex- PMA+S in Falla de matriz de crosconexin PMA+S Error de matriz de crosconexin MEI Falla de memoria de procesador PMA+S Falla de memoria de programa de procesador Falla de memoria no voltil del procesador PMA+S PMA+S
3.7.3.2 Supervisin de Subrack La CXU-M ejecuta pruebas en segundo plano (ver captulo Crosconexiones de Nodo Cluster; Supervisin de fallas).
3.7.3.3 Supervisin del mdulo de alimentacin La CXU-M contiene un conversor analgico-digital para supervisar las tensiones de alimentacin de la unidad. Se incluye una tensin de referencia en la CXU-M.
Descripcin de fallas Estado LED R Mensajes de alarma Tensin + 5/+12/-10 V
Tensin de alimentacin de un- PMA+S idad + 5/+12/-10 V fuera de margen
55
3.7.4 Puenteo de la CXU-M
GN S4 S3 S2 S1 GN
SC S5
A2M0008A
Fig. 29: Ubicacin de los puentes en la CXU-M Seleccionar el interfaz de reloj coaxial (75 ) o simtrico (120 ); si no se utiliza ninguno, los puentes son irrelevantes. La Rec. G. 703 10 del ITU-T recomienda que la malla del cable de salida est puesta a tierra y que la malla de entrada pueda conectarse a tierra. De manera adicional, se incluye la posibilidad de desconectar la salida de la tierra (no recomendado por razones de EMC). Interfaz coaxial utilizado
Puente S1 S2 S3 S4 S5 Posicin N G * * N G C Descripcin Malla del cable coaxial de entrada no puesto a tierra Malla del cable coaxial de entrada puesto a tierra No importa No importa Malla del cable coaxial de salida no puesto a tierra Malla del cable coaxial de salida puesto a tierra Siempre (informacin de la posicin al software)
56
Interfaz simtrico utilizado

Puente S1 S2 S3 S4 S5 Posicin N N G N G N S Descripcin Siempre Malla del cable simtrico de entrada no puesto a tierra Malla del cable simtrico de entrada puesto a tierra Malla del cable simtrico de salida no puesto a tierra Malla del cable simtrico de salida puesto a tierra Siempre Siempre (informacin de la posicin al software)
57
3.7.5 Panel frontal de la CXU-M
CXU-M Red alarm Yellow alarm Green: active/stand -by
SYNC/75 OHM
OUT
IN
SYNC/120 OHM 9-pin female D-connector
9 5
6 1
A3M0005A
Fig. 30: Panel frontal de la CXU-M
58
La imagen del panel frontal muestra las funciones de los LED. Se incluye un interfaz coaxial de 75 y un interfaz simtrico de 120 para una entrada de reloj externo y la salida de reloj del nodo. Obsrvese que nicamente el interfaz coaxial o el simtrico puede estar operativo en un instante dado.
Uso de contactos 1 2 6 3, 7, 8 4 5 9
Seal Entrada de reloj externo, B Entrada de reloj externo, A Entrada de malla del cable GND Salida de reloj del nodo, B Salida de reloj del nodo, A Salida de malla del cable
3.7.6 Especificaciones tcnicas de la CXU-M

Impedancia Frecuencia nominal Tolerancia de frecuencia Conector Atenuacin de entrada Tolerancia de fluctuacin de fase de entrada Prdida de retorno Proteccin contra sobretensiones Nivel de seal continua Puesta a tierra coaxial de 75 o simtrico de 120 (puede conectarse uno en cada instante) N x 64 kHz; N = 1132 50 ppm Conector SMB macho o conector tipo D de 9 contactos hembra 6 dB a 2048 kHz mx. relativo al pulso de salida (ver fluctuacin de fase y fluctuacin lenta de fase del reloj del nodo ms abajo) 15 dB mn. a 2048 kHz G.703 Anexo B con una amplitud de 50 V 5 V rms mx. el conductor exterior del cable puede ponerse a tierra
Impedancia Conector Pulso de salida a 2048 kHz Amplitud de pulso Frecuencia nominal Fluctuacin de fase de salida Proteccin contra sobretensiones Puesta a tierra
coaxial de 75 o simtrico de 120 (puede conectarse uno en cada instante) Conector SMB macho o conector tipo D de 9 contactos hembra Figura 6 (G.703 10.2) V mn = 0.75 V, V mx. = 1.5 V a 75 W V mn = 1.0 V, V mx. = 1.9 V a 120 W 8448, 2048, 1024, 512, 256, 128, 64 kHz (ver fluctuacin de fase y fluctuacin lenta de fase del reloj del nodo ms abajo) G.703 Anexo B con una amplitud de 50 V el conductor exterior del cable puede ponerse a tierra
59
T/30 T/30 + V max
+ V min
- V min
- V max T/4 T/4 T

A0F0018A.WMF
T/4
T/4
Fig. 31: Mscara de pulso de salida de reloj a 2048 kHz
60
Fluctuacin de fase y fluctuacin lenta de fase del reloj del nodo

Fluctuacin de fase de salida, medida dentro del rango de frecuencias 20 Hz a 100 kHz salida de puerto de 2 / 8 Mbit/s y reloj, temporizacin interna salida de puerto de 2 / 8 Mbit/s, nodo sincronizado desde un reloj externo a 2048 kHz sin fluctuacin de fase salida de puerto de 2 Mbit/s, nodo sincronizado desde un interfaz a 2 Mbit/s sin fluctuacin de fase salida de puerto de 8 Mbit/s, nodo sincronizado desde un interfaz a 8 Mbit/s sin fluctuacin de fase 0.05 UIp-p mx. 0.05 UIp-p mx. 0.10 UIp-p mx. 0.10 UIp-p mx.
Tolerancia de fluctuacin de fase de entrada en el interfaz de reloj externo a 2048 kHz Ver : Tolerancia de fluctuacin de fase de entrada para el reloj externo, pgina 61 (G.823 Fig. 2).
A[UI] 36.9 20 dB/decade 18.0 1.5 0.2
1.2E-5 4.88E-30.01 1.67
20
2.4k 18 k 100k f [Hz]

A2F0017A.WM
Fig. 32: Tolerancia de fluctuacin de fase de entrada para el reloj externo
61
Funcin de transferencia de la fluctuacin de fase desde un puerto A de 2 Mbit/s a otro puerto B de 2 Mbit/s o desde un reloj externo a 2048 kHz a un puerto de 2 Mbit/s Ver : Funcin de transferencia de la fluctuacin de fase, pgina 62.
A[dB] 0.5 0 20 dB/decade
f [Hz]
A1F0013A.WMF
Fig. 33: Funcin de transferencia de la fluctuacin de fase
62
MARTISDXX DESCRIPCIN DE NODOS NODO CLUSTER MARTISDXX SXU-C: UNIDAD DE CROSCONEXION CLUSTERES.FM 27.12.99
3.8 SXU-C: Unidad de crosconexion

3.8.1 Generalidades La SXU-C se utiliza en un subrack esclavo de un Nodo Cluster. Tiene una matriz espacio temporal estrictamente sin bloqueo para seales de 64 kbit/s. La SXU-C proporciona conexiones a n x 64 kbit/s y de canal XD en un Nodo Cluster.
3.8.1.1 Diseo mecnico de la SXU-C La SXU-C consta de una unidad base y mdulos. Unidad base de crosconexin SXU 212 Mdulo software de unidad SXZ 289 Mdulo de alimentacin PDF 202 o PDF 209 Mdulo de interfaz cluster SXP 214
La SXU-C es similar a la SXU-A, salvo en el mdulo de interfaz cluster y el software de la unidad. El mdulo de interfaz enlaza la SXU-C al subrack principal del cluster a travs de un cable intersubrack.
SXU 212
SXU-C
SXZ 289
PDF 202
SXP 214
EMC SHIELD
A2M0005A
Fig. 34: Estructura de la SXU-C
63
3.8.2 Operacin
3.8.2.1 Descripcin de la SXU-C La SXU-C consta de la unidad base SXU 212 provista de un mdulo de interfaz cluster SXP 214. La SXU-C transfiere la seal del X-bus del subrack esclavo del cluster al subrack principal para la crosconexin. La sincronizacin de reloj y de trama/multitrama se transfiere con los datos. En la direccin de recepcin, la matriz de crosconexin 0 de la SXU-C transfiere la seal recibida desde el interfaz del subrack principal al X-bus. Un bfer FIFO dota de tolerancia de fluctuacin lenta de fase al interfaz intersubrack. La matriz de crosconexin XCM1 est en reposo en la SXUC.
A2F0011A
Fig. 35: Diagrama de bloques de la SXP 214
64
3.8.3 Panel frontal de la SXU La Fig. 36 muestra las funciones de los LED. Se incluye un interfaz coaxial de 75 y uno simtrico de 120 para una entrada de reloj externo, y la salida de reloj del nodo. Solamente un interfaz, el coaxial o el simtrico, puede estar operativo en un instante preciso.
65
SXU
SYNC/75 OHM
OUT
IN
9 5 Sync/120 ohm D 9 female connector 6 1
Cluster Interface D 37 female connector
A2M0012A
Fig. 36: Panel frontal de la SXU-C
66
Uso de contactos
67
3.8.4 Cableado desde la SXU-C a la CXU-A
CABLE SHIELD
1 20 2 21 3 22 4 23 5 24 6 25 7 26 8 27 9 28 10 29 11 30 12 31 13 32 14 33 15 34 16 35 17 36 18 37 19 37 19 36 35 17 18 34 16 33 15 32 14 31 13 30 12 29 11 28 10 27 9 26 8 25 7 24 6 23 5 22 4 21 3 20 2 1
TWISTED PAIR
A0C0006A
Fig. 37: Cableado desde la SXU-C a la CXU-A
68
MARTISDXX DESCRIPCIN DE NODOS 4. A111 MARTISDXX
12267_01/27.12.99
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS A111 MARTISDXX A111ES.FM 27.12.99
4. A111 MARTISDXX................................................................................................................... 1
4.1 Generalidades ........................................................................................................................................................ 1 4.1.1 Estructura del nodo ..................................................................................................................................... 2 4.1.1.1 Unidades de interfaz tributarias de banda estrecha............................................................................. 4 4.1.2 Proteccin ...................................................................................................................................................... 5 4.1.2.1 Proteccin del equipo................................................................................................................................ 5 4.1.2.2 Proteccin del trfico................................................................................................................................. 5 4.1.3 Gestin de fallas ........................................................................................................................................... 6 4.1.4 Gestin de calidad ....................................................................................................................................... 6 4.1.5 Red de comunicacin de datos para gestin de red MartisDXX .......................................................... 6 4.1.6 Sincronizacin .............................................................................................................................................. 7 4.2 SCU-H: Unidad de control................................................................................................................................... 8 4.2.1 Generalidades ............................................................................................................................................... 8 4.2.2 Operacin .................................................................................................................................................... 10 4.2.2.1 Generalidades........................................................................................................................................... 10 4.2.2.2 Controlador de la unidad ....................................................................................................................... 11 4.2.2.3 Memoria .................................................................................................................................................... 11 4.2.2.4 Enlaces de datos de la SCU-H................................................................................................................ 11 4.2.2.5 Conversor A/D ........................................................................................................................................ 11 4.2.2.6 Interfaz del ventilador ............................................................................................................................ 12 4.2.2.7 Interfaz de crosconexin X-bus ............................................................................................................. 12 4.2.2.8 Buses de control ....................................................................................................................................... 13 4.2.3 Operaciones de nivel de nodo ................................................................................................................. 14 4.2.3.1 Gestin de inventario de nodos............................................................................................................. 14 4.2.3.2 Proteccin de parmetros de la unidad................................................................................................ 14 4.2.3.3 Identificacin del mdulo y control de la versin .............................................................................. 14 4.2.3.4 Proteccin del sistema de crosconexin ............................................................................................... 14 4.2.3.5 Proteccin de los buses de control ........................................................................................................ 15 4.2.3.6 Alarmas de unidad de alimentacin del nodo .................................................................................... 15 4.2.3.7 Alarmas del subrack................................................................................................................................ 16 4.2.3.8 Generacin de informes de eventos para el Sistema de Gestin de Red (NMS)............................ 17 4.2.3.9 Funciones de prueba del canal .............................................................................................................. 17 4.2.4 Fallas y acciones ......................................................................................................................................... 18 4.2.4.1 Terminologa ............................................................................................................................................ 18 4.2.4.2 Tablas de fallas ......................................................................................................................................... 18 4.2.5 Panel frontal y conectores ......................................................................................................................... 22 4.2.5.1 Uso de los contactos del interfaz del Terminal de servicio, conector hembra D 9 contactos ....... 23 4.2.5.2 Interfaz del C-bus (bus de VTP cluster) ............................................................................................... 23 4.2.5.3 Uso de los contactos del interfaz de alarma externo, conector hembra D de 25 contactos .......... 23 4.2.6 Cableado de la unidad .............................................................................................................................. 24 4.2.7 Informacin sobre puentes ....................................................................................................................... 24 4.2.8 Especificaciones tcnicas .......................................................................................................................... 25 4.3 GMX: Unidad de crosconexin e interfaz STM-1 ........................................................................................... 26 4.3.1 Generalidades ............................................................................................................................................. 26 4.3.2 Operacin .................................................................................................................................................... 27 4.3.2.1 Generalidades........................................................................................................................................... 27 4.3.2.2 Modos de operacin ................................................................................................................................ 28 4.3.2.3 Capacidad de bus interno A111 ............................................................................................................ 28 4.3.2.4 Enlaces de datos MartisDXX de la GMX.............................................................................................. 29 4.3.2.5 Supervisin de calidad............................................................................................................................ 29 4.3.3 Mdulos de interfaz .................................................................................................................................. 32 4.3.3.1 Generalidades........................................................................................................................................... 32
i
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS A111 MARTISDXX A111ES.FM 27.12.99
4.3.4 Fallas y acciones ......................................................................................................................................... 33 4.3.4.1 Terminologa: ........................................................................................................................................... 33 4.3.4.2 Tablas de fallas ......................................................................................................................................... 33 4.3.5 Panel frontal y conectores ......................................................................................................................... 48 4.3.5.1 Uso de los contactos del conector D de 9 contactos para sincronizacin de 120 ohmios.............. 49 4.3.6 Especificaciones tcnicas de la unidad de interfaz y crosconexin STM-1 GMX ............................. 50 4.4 FAN: Unidad de ventilacin.............................................................................................................................. 51 4.4.1 Generalidades ............................................................................................................................................. 51 4.4.2 Operacin .................................................................................................................................................... 52 4.4.2.1 Operacin de la unidad de ventilacin FAN....................................................................................... 52 4.4.3 LED y conectores del panel frontal ......................................................................................................... 54 4.4.4 Cableado ..................................................................................................................................................... 56 4.4.5 Especificaciones tcnicas .......................................................................................................................... 57
ii
MARTISDXX DESCRIPCIN DE NODOS A111 MARTISDXX GENERALIDADES A111ES.FM 27.12.99
4. A111 MARTISDXX 4.1 Generalidades

En este documento se describen las funciones del MartisDXX A111, Feature Pack 1.1. La informacin relativa a la fuente de alimentacin, instalacin, puesta en servicio, lista de unidades y las especificaciones tcnicas del A111 se encuentran en los correspondientes captulos de la Descripcin de nodos MartisDXX. MartisDXX A111 es un multiplexor de acceso SDH con uno o dos interfaces pticos o elctricos STM-1 de 155 Mbit/s. Si dispone de las unidades de extensin adecuadas, el A111 puede funcionar como multiplexor de terminal (TM) o como multiplexor de adicin-sustraccin (ADM). El A111 admite las unidades de servidor e interfaz MartisDXX n x 64 kbit/s de banda estrecha, X-IFU, tal y como se indica en el captulo 8QLGDGHV GH LQWHUID] WULEXWDULDV GH EDQGD HVWUHFKD. Las seales procedentes de las unidades tributarias se conectan a los agregados mediante las matrices 1/0 y 4/1. Slo admiten seales sncronas porque las seales deben pasar por la matriz sncrona 1/0. Los interfaces plesicronos de 2048 kbit/s (S-IFU) podrn utilizarse en Feature Pack 1.3. El A111 proporciona proteccin Multiplex Section 1+1 (MS1+1, seccin multiplex) y Proteccin de conexin de subred (SNC/N) no intrusiva. La proteccin de las unidades centrales es opcional. Se necesita el MartisDXX Manager R10.1A para la gestin de red. En esta versin se han unificado los interfaces de usuario del Node Manager (Gestor de nodos) de las unidades GMU y GMX, lo que significa que las vistas GMU han variado un poco con respecto a las versiones anteriores. En la Fig. 1 se muestra el diagrama de bloques del nodo.
A111
GMX/A STM-1/ S34M IF GMXBUS1 4/1 2 S12 S2 1/0 1/0 GMXBUS1 2 S12 S2 GMX/B 4/1 IF STM-1/ S34M
XBUS1 XBUS2 SBUS FP1.3 VTP SCU-H
ASY
S-IFU FP1.3
S-IFU FP1.3
X-IFU
X-IFU
48 V
PFU-H
48 V
2 MBIT/S
n x 64 KBIT/S 2 MBIT/S 8 MBIT/S

A9F0001A
Fig. 1: Diagrama de bloques del A111
4.1.1 Estructura del nodo El MartisDXX A111 est dentro de un subrack RXS-H de dos estantes y 19. Las dimensiones del subrack son iguales a las del subrack doble RXS-D para el Nodo Cluster y Bsico, pero la placa posterior es diferente y los subracks no pueden intercambiarse. El RXS-H est fabricado en acero inoxidable para resistir mejor la corrosin. La altura total del subrack es 13 U + 2 U sin la unidad de ventilacin y 13 U + 3U con ella. Los dos subracks pueden instalarse en un rack de 43 U. La unidad de ventilacin est situada debajo del subrack. Se trata de una unidad opcional y slo es necesaria cuando la temperatura ambiente supera los 30C o si el consumo total de energa del subrack es superior a los 200 W. La unidad de control SCU-H controla la velocidad de los ventiladores segn las mediciones de temperatura y recibe alarmas si la unidad de ventilacin no funciona correctamente. La rejilla (la parte inferior) de la unidad de ventilacin puede sacarse con facilidad, por ejemplo, para limpiar el filtro del aire. Las unidades bsicas del MartisDXX A111 son la unidad de alimentacin PFU-H (consulte la descripcin del sistema de alimentacin para obtener ms informacin), la unidad de control SCU-H y la unidad de interfaz y crosconexin STM-1 GMX. La existencia de una unidad GMX en las ranuras 13-15 es obligatoria para todas las configuraciones. Segn la aplicacin de red y las necesidades de proteccin, la GMX puede adems estar en las ranuras 30-32. Las ranuras de unidad 1 y 17 estn reservadas para unidades PFU-H. Basta una sola PFU-H para proporcionar alimentacin a todo el subrack, pero con dos se puede obtener redundancia. La unidad de control SCU-H, de la que siempre se suele disponer, est situada en la ranura 16. Al quitar la unidad SCU-H, se desactivan las funciones de control y alarma pero las conexiones existentes no resultan afectadas. Las ranuras de unidad 2-12, 18-29 y, si slo se utiliza una unidad GMX, tambin las ranuras 31-32, pueden utilizarse para unidades de interfaz tributarias. En la Fig. 2 se muestra el subrack A111 equipado con las unidades bsicas protegidas.
2
A111
11 x IFU
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
PFU-H
12 x IFU
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
A9M0002A
Fig. 2: Subrack A111 equipado con unidades bsicas protegidas
GMX
SCU-H
PFU-H
GMX
4.1.1.1 Unidades de interfaz tributarias de banda estrecha En la tabla siguiente se incluyen las unidades MartisDXX que pueden utilizarse como interfaces tributarios de banda estrecha en las ranuras para unidades 2-12, 18-29 y 31-32. La ltima ranura (32) no puede equiparse con ninguna unidad de 5T de ancho que tenga interfaces con canales de control incorporados activos. Con esta excepcin las unidades pueden combinarse con total libertad para obtener configuraciones flexibles segn las necesidades de servicio. Asimismo, pueden equiparse con diferentes mdulos de interfaz para adaptarse a los distintos materiales y tipos de conector. Unidades admitidas en el A111
Nombre de la unidad AIU1:1 AIU1:4 GMH GMM GMU GMU-M IUM-5T IUM-10T LIU-H QMH VCM-5T-A VCM-10T-A Descripcin de la unidad Unidad de interfaz ATM con un interfaz de acceso ATM y 1 o 4 puertos de enlace virtuales ATM Unidad de interfaz con estructura de trama G.704. 2 interfaces (n*64, 2048 o 8448 kbit/s) Unidad base para mdulo de interfaz T1. 2 interfaces (1544 kbit/s) Unidad de interfaz SDH, 3 ranuras de ancho. 2 interfaces (S34M y STM-1) Unidad de interfaz de banda base para mdems STU-160. 4 (5T) u 8 interfaces (10T) Unidad de interconexin LAN G.704 de 4 canales y 2 Mbit/s Unidad de interfaz de datos para interfaces de datos estndares
NOTA!
El A111 no puede sincronizarse a travs del puerto de trfico terminado de 1544 kbit/s de la GMM.
4.1.2 Proteccin
4.1.2.1 Proteccin del equipo Las unidades GMX y PFU-H del A111 pueden duplicarse. La proteccin es opcional pero normalmente se utiliza. La proteccin de las unidades es del tipo 1+1 con una unidad de proteccin y otra de operacin, y aplicando una operacin del tipo de no inversin. La unidad de control del subrack SCU-H no puede duplicarse, pero los posibles fallos no influyen en las conexiones existentes. Cuando se detecta un problema en el equipo, se ejecuta un conmutador automtico de proteccin. Los posibles fallos del equipo abarcan reinicializaciones, fallos del voltaje de alimentacin, fallos de memoria y de bus. Si se producen problemas en ms de una unidad a la vez, no puede garantizarse que la proteccin funcione sin problemas. Adems de la redundancia de hardware, el A111 admite la persistencia de parmetros de configuracin de elementos de red, aunque las unidades no estn protegidas. Conserva una copia de proteccin interna de los datos de configuracin y, si hay que sustituir una unidad por otra de repuesto, la nueva unidad puede reiniciarse sin soporte del MartisDXX Manager con los parmetros de configuracin almacenados en la unidad de control de proteccin (SCU-H).
4.1.2.2 Proteccin del trfico El A111 admite proteccin de seccin mltiplex 1+1 (MS1+1) y proteccin de conexin de subred (SNC/N) de nivel de trayecto para VC-2 y VC-12 y para VC-2 y VC-12 concatenados. El modo de proteccin puede ponerse en funcionamiento sin que el trfico se vea afectado. La capacidad total de agregados puede protegerse de forma SCN/N.
4.1.3 Gestin de fallas La gestin de fallas en el A111 se implementa del mismo modo que en el Nodo Bsico MartisDXX. Se utilizan los LED rojo y amarillo de cada unidad para indicar alarmas de unidades sustituibles y los LED PMA, DMA y MEI en unidades PFU-H para indicar alarmas de estante. Las alarmas de estante y de unidad sustituible sirven de ayuda al personal de mantenimiento para localizar los fallos. Las notificaciones de alarmas se transmiten al MartisDXX Manager del mismo modo que desde el Nodo Bsico.
4.1.4 Gestin de calidad Se llevan a cabo dos tipos de recopilacin de datos de calidad. Recopilacin de informacin de cada direccin de transmisin por separado. Se denomina recopilacin unidireccional de datos de calidad y se utiliza con fines de mantenimiento. Recopilacin de informacin procedentes de las dos direcciones de transmisin combinadas. Se denomina recopilacin bidireccional de datos de calidad y se utiliza con fines de evaluacin de errores.
Estos dos tipos de control de calidad no pueden estar activados a la vez, hay que seleccionar uno de ellos.
4.1.5 Red de comunicacin de datos para gestin de red MartisDXX La gestin del A111 se basa en el protocolo de gestin MartisDXX mediante la red de comunicaciones de datos (DCN) MartisDXX. El protocolo de gestin se aplica entre los MartisDXX Managers (servidores y terminales de servicio) y las unidades correspondientes de los Elementos de red MartisDXX. El A111 utiliza los siguientes protocolos para comunicarse con MartisDXX Managers. Protocolo de capa de aplicaciones MartisDXX Protocolo de capa de transporte MartisDXX Protocolo de capa de red MartisDXX Diferentes protocolos de capa de enlace de datos segn los canales de comunicacin disponibles
Los sistemas finales necesitan servicios de capa de aplicaciones mientras que los nodos intermedios pueden reenviar mensajes mediante servicios de capa de red. Existen diferentes canales de comunicacin (canales de bus de control local, de interfaz asncrono y de control incorporados) que pueden utilizarse como enlaces de datos bajo la capa de red MartisDXX del A111. El conjunto real de enlaces de datos depende de las unidades instaladas en el A111.
4.1.6 Sincronizacin El A111 proporciona un reloj de equipo SDH (SEC) que cumple con G.813 Opcin 1 y ETS 300 462-5 (septiembre 1996). El A111 puede sincronizarse a partir de cualquiera de las siguientes seales de entrada: Agregado STM-1 de 155 Mbit/s Entrada del reloj de estacin (SCI) de 2048 kHz
La calidad del reloj de referencia debe ser la definida en ETS 300 462-3 (enero 1997) y ETS 300 462-5. Esto implica que una seal de 2048 kHz que cumpla los requisitos de fluctuacin y fluctuacin lenta G.703 no tiene necesariamente que poder utilizarse como referencia. El Mensaje de estado de sincronizacin (SSM) puede transportarse en los enlaces STM-1. Los retardos SSM son los especificados en ETS 300 417-6-1. En determinados casos, el A111 tambin puede sincronizarse a partir de las siguientes seales de entrada: Puerto de trfico terminado de 2048 kbit/s Puerto de trfico terminado de 8448 kbit/s
Las seales de 2048 y 8448 kbit/s tienen que generarse en un equipo que como mnimo tenga un reloj de calidad SEC. Esto significa que las seales de referencia no se seleccionarn a partir de un Nodo Bsico, Midi Nodo, Mini Nodo o Nodo Cluster MartisDXX, a menos que est equipado con una unidad GMU. Cuando el A111 dispone de una unidad GMX, proporciona un puerto de reloj de estacin de entrada y uno de salida. Con dos unidades GMX, se duplican los dos puertos y se consigue una proteccin 1+1. El puerto de proteccin tiene un juego de parmetros en comn con el puerto protegido. Los dos puertos SCO se activan por separado mediante la unidad GMX correspondiente.
MARTISDXX DESCRIPCIN DE NODOS A111 MARTISDXX SCU-H: UNIDAD DE CONTROL A111ES.FM 27.12.99
4.2 SCU-H: Unidad de control

4.2.1 Generalidades La SCU-H es la unidad de control del MartisDXX A111. Las prximas versiones tambin podrn utilizarse en el Nodo Bsico MartisDXX. La estructura de la unidad SCU-H se basa en la mecnica estndar del sistema DXX y consiste en una unidad base SCU587, un mdulo de procesador SCM725 y un mdulo de fuente de alimentacin PDF593. En el futuro, tambin se dispondr de un mdulo opcional de interfaz Ethernet y de ampliacin del canal de control SCP-H (SCP586). La anchura de la unidad SCU-H es 5 T o una ranura de tarjeta del subrack MartisDXX. La ranura de tarjeta nmero 16 de los Nodos Bsico y A111 est reservada para la unidad SCU-H. En la Fig. 3 se muestra el diseo mecnico de la unidad SCU-H. En la tabla siguiente se incluye una lista de los interfaces internos y externos de la unidad SCU-H.
D1 D2
T1
PMA & DMA LEDs
SCU587
PDF593
1 P3 P1
SC D9 F
J5
SCM725
1
J2 1 2 1 J1 2
CBUS D15 F
J6
P2
Alarma D25 F
J4
SCP586
1
1
J7 J3 2 1 2
Actividad Estado de enlace
D3 D4
RJ45
J10
P4
A9MS005A
Fig. 3: Diseo mecnico de la unidad SCU-H
Interfaces internos y externos de la unidad SCU-H

Elemento J1, J2 J7, J3 P1, P2 P3 P4 T1 D1 D2 J5 J6 J4 D3 D4 J10 Descripcin Interfaz del mdulo CPU SCM725 Interfaz para el futuro mdulo opcional SCP-H Interfaz al subrack Alimentacin del mdulo PDF593 a la unidad base SCU587 Voltaje de batera del subrack al mdulo PDF593 Sensor de temperatura LED rojo indicador de alarma PMA LED amarillo indicador de alarma DMA Interfaz serie asncrona al Terminal de servicio Interfaz VTP Cluster Interfaz de alarma LED verde indicador de actividad del mdulo LAN opcional LED amarillo indicador de estado de enlace del mdulo LAN opcional Interfaz Ethernet del mdulo LAN opcional
Consulte el captulo 3DQHO IURQWDO \ FRQHFWRUHV para obtener ms informacin relativa a los interfaces fsicos de la unidad SCU-H.
4.2.2 Operacin
4.2.2.1 Generalidades Todo el proceso de datos de la unidad SCU-H se lleva a cabo en el mdulo de procesador SCM725, que tambin incluye las memorias de programas. El mdulo de procesador es genrico y tambin puede utilizarse en otras unidades. Este mdulo tambin incluye un UART, necesario para el interfaz del Terminal de servicio. La unidad base SCU587 controla el nodo y se encarga de las conexiones al X-bus, a los buses VTP externo y local, y al terminal de servicio. Hay un conector de interfaz de alarma en el panel frontal. Los LED de estado de la SCU-H PMA (rojo) y DMA (amarillo) estn tambin en el panel frontal. Mediante el interfaz del subrack, la SCU-H controla los LED de estado del subrack que estn situados en la unidad de alimentacin del nodo (la PFU-H en el A111). La SCU-H controla tambin la unidad de ventilacin, que puede conectarse a la unidad PFU-H del nodo A111. Hay dos ASIC, IFMOD y CIF, en la SCU587. IFMOD tiene un generador de prueba configurable y un receptor. El recurso de prueba IFMOD est conectado al XBUS en el nodo a travs del ASIC CIF. Se utiliza un conversor A/D para controlar los voltajes y temperatura de operacin de la SCU-H. El mdulo de alimentacin PDF593 genera voltajes de salida regulados +3.3 V, +5 V, +12 V y 10 V para la unidad SCU-H a partir del voltaje de batera del subrack de -48 V. El mdulo de procesador utiliza tecnologa de 3.3 V pero tiene bferes de datos de E/S de +5 V I/O a la unidad base.
Interfaz de usuario
Interfaz de subrack
SCU587 SCM725 CPU memorias UART LED A/D VTP (HDLC) Control de la unidad FAN Alarmas externas Alarmas de nodo Seal de prueba SCP-H (opcional) Estado de enlace, Actividad Ethernet LED LAN PDF593
SC PMA, DMA VTP del Cluster
VTP local Unidad FAN conectada a la PFU-H Alarmas de subrack (PFU-H) X-BUS
Alarmas externas, I/O
HDLC
X-BUS Tensin de batera
A9FS003A
Fig. 4: Diagrama de bloques de la unidad SCU-H con el futuro mdulo opcional SCP-H
10
4.2.2.2 Controlador de la unidad El control del proceso de datos y la ejecucin de programas de la unidad SCU-H se lleva a cabo mediante un mdulo de microprocesador incorporado. Este mdulo incluye la CPU (Intel 386EX), memoria DRAM de modo de pgina, memoria Flash en sectores y memoria Flash File (Flash NAND). Los circuitos de soporte incluyen un PLD para controlar las memorias DRAM y Flash File, un oscilador de reloj de 50,000 MHz para el microprocesador y el PLD, un circuito de reinicio y dos conectores de interfaz de E/S de 80 posiciones. Para reducir el consumo de energa, se utilizan 3.3 V como voltaje de alimentacin del mdulo. El programa de inicializacin y arranque del sistema se guarda de forma permanente en la memoria Flash en sectores. El programa de aplicaciones se guarda en la memoria Flash File no voltil y puede actualizarse mediante el NMS. La memoria Flash File tambin se utiliza para guardar los parmetros de operacin del sistema. Para maximizar el rendimiento del sistema, se utiliza DRAM de modo de pgina para ejecutar el programa de aplicaciones.
4.2.2.3 Memoria La memoria se implanta con los siguientes componentes de montaje en superficie en el controlador de la unidad que proporcionan 1 MB de FLASH para el software de arranque 8 MB de FLASH NAND para el software de aplicaciones y la informacin de configuracin 8 MB de DRAM de memoria de trabajo
4.2.2.4 Enlaces de datos de la SCU-H Bus de control local (bus VTP) El bus de control local (bus VTP) es un enlace de datos de 2 Mbit/s que se utiliza para conectar las funciones de capa de red local de las unidades de un subrack. Esto significa que el bus de control local se utiliza como enlace de datos interno entre unidades MartisDXX. Interfaz del terminal de servicio (SC) asncrono El interfaz SC asncrono es un enlace de datos propietario de 9600 bit/s entre el servidor MartisDXX o el terminal de servicio y la unidad SCU-H.
4.2.2.5 Conversor A/D El conversor A/D de 10 bits (TLV1543) se utiliza para supervisar el voltaje y la temperatura. Este conversor se calibra durante la produccin. Se utiliza un sensor de temperatura para la alarma de temperatura y para el control de la velocidad del ventilador de la unidad de ventilacin opcional. En la siguiente tabla se muestran los valores nominales para los diferentes canales.
11
Canales del conversor A/D

Canal 1 2 3 4 5 6 7 8 9 10 11 Nombre VP5 VP12 VN10 VP3 VCC_1 VCC_2 VP3_DRV Temp VP3_1 VP3_2 Nominal [V] Fuente 5.00 12.00 -10.00 3.30 5.10 5.10 3.30 0.25 3.40 3.40 PDF593 PDF593 PDF593 PDF593 SCU587 PFU-H PFU-H SCU587 SCU587 PFU-H PFU-H 10mV = 1C Depende del tipo de subrack y de la fuente de alimentacin que se utilizan Depende del tipo de subrack y de la fuente de alimentacin que se utilizan Depende del tipo de subrack y de la fuente de alimentacin que se utilizan Depende del tipo de subrack y de la fuente de alimentacin que se utilizan Comentarios
VCC_DRV 5.00
4.2.2.6 Interfaz del ventilador La unidad de ventilacin opcional para el A111 se conecta a la unidad PFU-H. Las seales de interfaz de SCU587 pasan a travs del subrack hasta la unidad PFU-H, donde est situado el conector de interfaz a la unidad de ventilador. El interfaz tiene dos entradas de alarma y una salida de control de velocidad del ventilador. Se recibe una alarma DMA cuando uno de los cuatro ventiladores de la unidad de ventilacin falla. La alarma es del tipo PMA cuando se produce el fallo de dos o ms ventiladores. Cuando la temperatura de la unidad SCU-H est entre los lmites inferior (+5C) y el superior (+60C), los ventiladores giran entre un 50 y un 90% de su velocidad mxima. En este intervalo, la velocidad depende de la temperatura interna. Si la temperatura cae por debajo del lmite inferior, los ventiladores se paran y si la temperatura sube por encima del lmite superior, los ventiladores empiezan a funcionar a la velocidad mxima. Si la temperatura de la unidad SCUH alcanza los 65C, se recibe una alarma PMA, que podra indicar que es necesario cambiar el filtro de la unidad de ventilacin.
4.2.2.7 Interfaz de crosconexin X-bus La unidad SCU-H tiene un interfaz con el bus de crosconexin de 64 Mb/s. La unidad utiliza seales de temporizacin de bus C16M, CLF y CLM, que proporciona la unidad GMX del A111 y las unidades SXU-A o SXU-B del Nodo Bsico MartisDXX. La unidad de crosconexin intercambia datos entre la SCU-H transmitiendo la direccin del canal, lo que activa los bferes de datos del ASIC CIF. Tanto los datos recibidos como los transmitidos se transfieren mediante sus propios buses de 8 bits de ancho. El bus de datos de la unidad SCU-H a la unidad de crosconexin est protegido por controladores dobles. El recurso de prueba configurable de la unidad SCU-H puede conectarse al X-bus.
12
4.2.2.8 Buses de control La unidad SCUH tiene un interfaz para el bus de control local (bus VTP local) y otro interfaz para soporte en el posible futuro del bus de control (bus de VTP cluster). El bus de control local se utiliza para la comunicacin entre las unidades de un subrack. Este bus es una red de rea local serie y sncrona de alta velocidad con datos duplicados fsicamente, as como lneas de reloj y circuitos de interfaz. La velocidad binaria del bus de control local es 2 Mbit/s. VTP es la abreviatura de Virtual Token Protocol (protocolo de seales virtuales), que es un mtodo de acceso a los elementos compartidos sin colisiones, que se basa en el principio de paso de seales implantado con ayuda de temporizadores. El control de enlace lgico se basa en el protocolo LLC3 en ambos buses. Los protocolos de capa superior son los mismos que los protocolos de los interfaces de gestin externos de los nodos MartisDXX. El bus de control local admite direcciones de unidad 1...31. En la Fig. 5 se presenta la configuracin del bus de control local.
Placa madre VTP bus 1
VTP bus 2
VTP seleccin
Unidad 1
Unidad n
GMX/SXU
SCU-H
Terminacin pasiva
A9FS004A
Fig. 5: Configuracin del bus control local
13
4.2.3 Operaciones de nivel de nodo
4.2.3.1 Gestin de inventario de nodos El software de gestin de inventario de nodos (Node Inventory Management) incluye funciones para obtener identificaciones de nodo y subrack y definirlas, para crear y borrar inventarios, para aadir y suprimir unidades, para generar informes de inventario y para supervisar la presencia de unidades registradas o sin registrar. La operacin Create Inventory (creacin de inventario) se utiliza para registrar todas las unidades del inventario. La operacin Add Unit (aadir unidad) se utiliza para registrar una unidad determinada para el inventario. La operacin Delete Inventory (borrar inventario) anula el registro de todas las unidades, en otras palabras, se eliminan todas las unidades del inventario. La operacin Remove Unit (suprimir unidad) se utiliza para suprimir una unidad determinada del inventario. La operacin de informe de inventario proporciona los datos de identificacin del nodo y el subrack, as como la lista de unidades registradas o existentes. La condicin de falla Installation Error (error de instalacin) se detecta si los datos del inventario son ambiguos e inconsistentes. La condicin de falla Missing Unit (falta unidad) se detecta si falta una unidad registrada. La condicin de falla Extra Unit (unidad adicional) se detecta si hay una unidad sin registrar en el subrack.
4.2.3.2 Proteccin de parmetros de la unidad La unidad SCU-H guarda los parmetros de proteccin de todas las unidades registradas por si hay que sustituir alguna de ellas. La unidad sustituta adoptar los parmetros de proteccin de la unidad registrada para la ranura de unidad. La compatibilidad de los parmetros se comprueba basndose en los tipos de hardware y software. Los parmetros de proteccin se actualizan para la unidad SCU-H cuando se registra una unidad o si los parmetros de la unidad sufren cambios. Los parmetros de proteccin se copian de la unidad SCU-H cuando se sustituye una unidad registrada por otra compatible. Los parmetros de proteccin de la propia unidad SCU-H se conservan en la unidad de crosconexin del subrack. La proteccin o copia de seguridad de los datos de crosconexin slo puede realizarse en las unidades de crosconexin redundantes si el nodo tiene un sistema de crosconexin protegido.
4.2.3.3 Identificacin del mdulo y control de la versin La unidad SCU-H puede leer directamente el nmero de serie, as como el tipo y versin del hardware de los siguientes mdulos/unidades: SCM725, SCU587, SCP-H, PFU-H y unidad de ventilacin FAN.
4.2.3.4 Proteccin del sistema de crosconexin La unidad SCU-H controla la proteccin del sistema de crosconexin. En el A111, la unidad de crosconexin es la GMX y en el Nodo Bsico MartisDXX es la SXU-A o SXU-B. La opcin de proteccin de crosconexin puede configurarse. En el sistema protegido, la unidad SCU-H supervisa el estado de las unidades de crosconexin redundantes y, si la unidad de crosconexin activa falla, activa la unidad de crosconexin redundante. Se puede forzar una de las unidades de crosconexin redundantes a un estado activo mediante una operacin de gestin.
14
4.2.3.5 Proteccin de los buses de control La unidad SCU-H controla la proteccin del bus de control local. El bus de control local se implementa con dos interfaces redundantes cuyo estado se ocupa de supervisar la unidad SCU-H. Esta unidad controla la seleccin de los interfaces de forma sincronizada para que la transmisin de datos en el bus no se vea nunca obstaculizada. Ambos interfaces se utilizan peridicamente para detectar posibles problemas, con independencia del interfaz que haya fallado. Se activa un procedimiento de comprobacin cuando desaparece una unidad del proceso de supervisin del inventario. Este procedimiento determina si slo se puede acceder a la unidad mediante un interfaz. Si es as, el otro interfaz es defectuoso y se detecta la correspondiente condicin de falla. Se puede utilizar una ventana de prueba para comprobar el estado del bus de control local y eliminar la condicin de falla.
4.2.3.6 Alarmas de unidad de alimentacin del nodo En el A111, la unidad SCU-H supervisa las alarmas de desconexin de alimentacin de PFU-H y los voltajes auxiliares de controlador de bus +5.1 V y +3.4 V. En el Nodo Bsico MartisDXX, la SCU-H supervisa las alarmas de desconexin de alimentacin y el voltaje auxiliar de controlador de bus +5.1 V.
15
4.2.3.7 Alarmas del subrack La unidad SCU-H controla los tres LED y las correspondientes salidas de soporte para las alarmas de equipo (PMA, DMA, MEI) del subrack. Los LED de alarmas del rack y las salidas de soporte correspondientes estn situados en la unidad de alimentacin (la PFU-H en el A111). Las alarmas de rack PMA, DMA y MEI se activan si alguna de las unidades del subrack tiene una condicin de falla activa que exija la activacin de la alarma correspondiente como accin consecuente. La unidad SCU-H recopila las condiciones PMA, DMA y MEI de las unidades del subrack y las suma por separado para cada alarma de rack. Las alarmas del rack pueden retardarse y el usuario puede definir este retardo (de 0 a 600 segundos). La alarma sumada o combinada debe estar activa como mnimo el tiempo de retardo fijado, aunque no necesariamente de forma continua, para que la alarma de rack se active en la unidad de alimentacin. La alarma del rack se desactivar en la unidad de alimentacin si la alarma sumada permanece en un estado pasivo continuo durante el tiempo de retardo que se haya definido como mnimo. Las alarmas de rack PMA y DMA pueden cancelarse. La cancelacin de la alarma de rack no se retarda. Si se cancelan PMA y DMA, se activa MEI como recordatorio.
SCU587
PFU-H
PMA
DMA
MEI
A9F0005A
Fig. 6: LED y soportes de alarmas de nodo
16
4.2.3.8 Generacin de informes de eventos para el Sistema de Gestin de Red (NMS) La unidad SCU-H no slo supervisa las unidades registradas del subrack para las alarmas de rack, sino que tambin admite el sondeo del estado a nivel de nodo y de subrack a partir del Sistema de Gestin de Red centralizado. El informe del nodo incluye el estado de los subracks que no estn en condicin normal. El informe de estado del subrack incluye el estado de las unidades que no estn en condicin normal. Por ejemplo, se indican todos los cambios en las condiciones de falla y en la configuracin para todas las unidades. Con estos informes se puede obtener informacin detallada de las unidades correctas para fines diversos. Mientras se crea el informe de estado del subrack, la ruta al servidor MartisDXX de sondeo se actualiza a la tabla de enrutamiento local de la unidad SCU-H a partir del mensaje de llamada. Esta ruta puede utilizarse para enviar informes de eventos inmediatos al servidor MartisDXX. Los mdulos de generacin de informes pueden enviar informes de eventos a la unidad SCUH local, que los enva al servidor MartisDXX. La aplicacin ms importante es la generacin de informes sobre cambios de fallas de enlace en la gestin de recuperacin de enlaces.
4.2.3.9 Funciones de prueba del canal La unidad SCU-H incluye un recurso configurable de prueba que puede utilizarse para funciones de prueba del canal. El recurso de pruebas incluye un puerto de crosconexin configurable, funciones de bucle de prueba, un generador de patrones de prueba y un receptor. Las funciones de prueba del canal incluyen operaciones del tipo crear y eliminar que se utilizan para asignar y anular la asignacin del recurso de prueba para un circuito concreto. Tambin incluyen operaciones para determinar la configuracin de prueba, acciones para activar y desactivar el puerto de prueba, acciones para activar y desactivar la operacin de prueba y una operacin para leer el estado de la prueba y sus resultados. El estado de la prueba y sus resultados incluyen los siguientes datos. Estado de la prueba: activo (verdadero/falso), en ejecucin (verdadero/falso) Tiempo transcurrido Datos de rendimiento del control de prueba Contadores de errores Contadores de deslizamientos Rendimiento en cuanto a errores
17
4.2.4.1 Terminologa
Estado de mantenimiento: PMA DMA MEI Estado de servicio: S Indicadores LED: R Y = LED de alarma rojo = LED de alarma amarillo = Falla que afecta al servicio = Alarma de mantenimiento inmediato = Alarma de mantenimiento diferido = Informacin de evento de mantenimiento
4.2.4.2 Tablas de fallas Fallas del SW

Condicin de falla Estado LED R Nota
"Reset" PMA Ha ocurrido una reinicializacin de la unidad (se detecta siempre despus del encendido de la unidad). PMA "SW unpredicted" Esta condicin de falla no debera ocurrir nunca (o an no se soporta).
Fallas de fuente de alimentacin y temperatura

Condicin de falla "Power +5.0 V (PDF) Falla del mdulo de alimentacin de SCU-H. "Power +12.0 V (PDF)" Falla del mdulo de alimentacin de SCU-H. "Power -10.0 V (PDF)" Falla del mdulo de alimentacin de SCU-H. "Power +3.3 V (PDF)" Falla del mdulo de alimentacin de SCU-H. "Power +5.0 V (Baseboard)" Falla de la alimentacin de la placa base de SCU-H. "Power +5.1 V VCC1 (BUS)" Falla de la alimentacin del nodo. "Power +5.1 V VCC2 (BUS)" Falla de la alimentacin del nodo. "Power +3.3 V (Baseboard)" Falla de la alimentacin de la placa base de SCU-H. "Power +3.4 V VP3_1 (BUS)" Falla de la alimentacin del nodo.
18
Estado PMA PMA PMA PMA PMA PMA PMA PMA PMA
LED R R R R R R R R R
Nota PDF593 PDF593 PDF593 PDF593 SCU587 subrack subrack SCU587 subrack
Condicin de falla "Power +3.4 V VP3_3 (BUS)" Falla de la alimentacin del nodo.
Estado PMA
LED R R
Nota subrack SCU587
"Temperature (Baseboard)" PMA La temperatura de SCU-H est por debajo de +5 o sobre +60C. Esta falla se apaga si la temperatura es de +10 a +55C.
Fallas de memoria
Condicin de falla "RAM fault" Un proceso no visible (background) ha detectado una ubicacin de RAM donde el valor de lectura no coincide con el patrn de prueba de escritura. Estado PMA LED R Nota
"SW chksum error on ROM" PMA La suma de comprobacin calculada no coincide con la almacenada en la ROM. "SW chksum error on RAM" PMA La suma de comprobacin calculada no coincide con la almacenada en la RAM. "EEP(IO)ROM write error" Error de escritura en la memoria. PMA,S
R R
"EEP(IO)ROM check sum error" PMA,S La suma de comprobacin calculada no coincide con la almacenada en la EEPROM. "FAN/PFU-H EEP(IO)ROM Checksum Error" PMA,S La suma de comprobacin calculada no coincide con la almacenada en la EEPROM de FAN o PFU-H. "File system fatal error " PMA,S El sistema de la flash ha fallado. Reemplazar la unidad. "File system bad block found" El sistema de flash se est deteriorando. MEI
R Y R
"Flash setup check sum error" PMA La suma de comprobacin calculada no coincide con la almacenada en la flash. "Flash list check sum error" PMA Una de las listas de la flash (p.ej. la lista de descriptor de puerto) est corrupta. "Missing settings" PMA Una de las estructuras de parmetros no est en la memoria no voltil. "Incompatible SW in ROM and FLASH" El software telecargado (en la flash) no es compatible con el software del sistema en la ROM. PMA
19
Fallas del bus de control

Condicin de falla Estado LED Y Nota
(a)
"Local VTP Bus 1" DMA (Se han detectado problemas en el bus de control local 1. A partir de este momento se utiliza permanentemente el bus de control local 2. Probar el bus de control local y eliminar la falla de la ventana de prueba.) "Local VTP Bus 2" DMA (Se han detectado problemas en el bus de control local 2. A partir de este momento se utiliza permanentemente el bus de control local 1. Probar el bus de control local y eliminar la falla de la ventana de prueba.)
(a)
(a) Se puede usar una ventana de prueba para comprobar el estado del VTP local y borrar la falla.
Fallas de la proteccin de crosconexin

Condicin de falla "Faulty cross-connection system" Ambas unidades de crosconexin redundantes tienen fallas. "Forced state in cross-connection unit activation" Una de las unidades de crosconexin redundantes ha sido activada manualmente. El cambio automtico no es posible.
Estado PMA, S
LED Y
Nota
(a)
MEI
Fallas del inventario

Condicin de falla "Installation error" Hay que crear el inventario. "Missing unit" Una unidad registrada no est en su lugar. "Extra unit" Existe una unidad que no se ha registrado como parte del inventario del subrack.
(a) Alarma de servicio (b) El nmero de bloque indica la direccin de la unidad.
Estado PMA, S PMA, S MEI
LED R Y Y
Nota
(a)
(b)
(b)
20
Fallas de los parmetros de seguridad extendida

Condicin de falla "Initialization errors" Ha fallado la fase de inicializacin. Status PMA LED R R Note
"Setup inconsistency" PMA Los datos de contabilidad de las unidades de respaldo estn corruptos (durante esta falla se recomienda no reemplazar ninguna unidad con unas compatibles porque no se garantiza que la nueva unidad reciba todos los parmetros de la unidad precedente). "No Backup Settings (Un)" PMA Sin parmetros de seguridad a partir de la unidad en la direccin n.
(a) El nmero de bloque n (132) indica la direccin de la unidad.
(a)
Fallas de seguridad
Condicin de falla "Authorised access" Aacceso autorizado. "Unauthorised Access Attempt" Intento de acceso no autorizado. Estado MEI PMA LED Nota
Alarmas
Condicin de falla "I/O Input alarm" La entrada del mdulo de alarma E/S activa la falla.
(a) Cierre de contacto en la entrada de la alarma externa.
Estado DMA
LED R
Nota
(a)
Fallas de proteccin
Condicin de falla "SXU 1 (Primary) activated" La unidad primaria SXU est activada. "SXU 2 (Secondary) activated" La unidad secundaria SXU est activada. "Loss of primary PFU" La PFU primaria no funciona. "Loss of secondary PFU" La PFU secundaria no funciona. Estado MEI MEI DMA DMA Y Y LED Nota
Fallas del ventilador

Condicin de falla Estado LED R Nota "Fan unit failure" PMA,S Falla de la unidad de ventilacin. Al menos dos ventiladores no funcionan. "Fan unit failure" DMA Falla de la unidad de ventilacin. Un ventilador no funciona.
21
4.2.5 Panel frontal y conectores
SCU-H
S C
C B U S
A L A R M
L A N
A9M0001A
Fig. 7: Panel de control de la SCU-H
22
4.2.5.1 Uso de los contactos del interfaz del Terminal de servicio, conector hembra D 9 contactos Los estndares ITU-T V.24 (03/93) y ITU-T V.28 (03/93) se aplican al interfaz serie asncrono del Terminal de servicio. El software de la unidad establece la velocidad en baudios en 9600 bit/s. El tipo de interfaz es V.24, con la excepcin de que el conector es un conector hembra D9 en vez de un conector hembra ISO 2110 D de 25 contactos. El interfaz elctrico es V.28 y el formato de caracteres es 8 bits sin paridad y 1 bit de parada. Los niveles de protocolos 2...7 son propietarios.
Contacto Nombre 1 2 3 4 5 6 7 8 9 Deteccin de portadora (CD) Datos transmitidos (TxD) Datos recibidos (RxD) Establecimiento de datos listo (DSR) Tierra de la seal Terminal de datos listo (DTR) Libre para enviar (CTS) Solicitud de envo (RTS) N.C. E/S S S E E S E S Seal 109 104 103 108 102 107 105 106 -
4.2.5.2 Interfaz del C-bus (bus de VTP cluster) Interfaz con conector hembra D de 15 contactos para el posible futuro soporte del C-bus.
4.2.5.3 Uso de los contactos del interfaz de alarma externo, conector hembra D de 25 contactos Se dispone de dos salidas de alarma externa y diez entradas. Tanto las salidas como las entradas son configurables (activas altas o bajas). Las entradas son sensibles a la corriente: se cierran cuando la corriente > 0.5 mA y se abren cuando la corriente < 0.1 mA. El voltaje de deteccin es +12 V. Las salidas son contactos de soporte. El voltaje mximo de conmutacin es 60 V y la corriente mnima de conmutacin es 200 mA. Resistencia al estado de cierre < 100 ohmios.
Contacto Nombre 1 2 3 4 5 6 7 8 9 10 11 12 13 Tierra Tierra Tierra Tierra Tierra Tierra Tierra Tierra Tierra Entrada 10 Comn 2 Normalmente cerrada 1 Normalmente abierta 1 Contacto Nombre 14 15 16 17 18 19 20 21 22 23 24 25 Entrada 1 Entrada 2 Entrada 3 Entrada 4 Entrada 5 Entrada 6 Entrada 7 Entrada 8 Entrada 9 Normalmente abierta 2 Normalmente cerrada 2 Comn 1
23
4.2.6 Cableado de la unidad El cable del terminal de servicio (D9F-D9M, 5 m) est disponible.
5 9 4 8 3 7 2 6 1
5 9 4 8 3 7 2 6 1
A0C0022A
Fig. 8: Cable del terminal de servicio (D9F-D9M, 5 m)
4.2.7 Informacin sobre puentes La SCU-H no tiene puenteo. Todas las configuraciones se realizan con software.
24
4.2.8 Especificaciones tcnicas Especificaciones del interfaz de control Interfaz SC

Propsito Interfaz elctrico Rgimen binario de datos Formato de caracteres Tipo de conector Seales de interfaz Protocolo Interfaz de gestin para SC/NMS V.28 9.6 kbit/s asncronos 8 bits, sin paridad, 1 bit de parada Conector hembra de tipo D de 9 contactos 102, 103, 104, 105, 106, 107, 108 y 109 Capas 27 propietarias
Interfaz C-bus
Propsito Niveles elctricos Rgimen binario de datos Tipo de conector Seales de interfaz Protocolo Longitud fsica del bus Bus de control del Cluster Controladores y receptores redundantes tipo V.11 1024 kbit/s sncronos ISO 4903, conector hembra de tipo D de 15 contactos VTDT1, VTDT2 y VTCL1, VTCL2 Capas 27 propietarias 20 m, mxima
Mecnica
25
MARTISDXX DESCRIPCIN DE NODOS A111 MARTISDXX GMX: UNIDAD DE CROSCONEXIN E INTERFAZ STM-1 A111ES.FM 27.12.99
4.3 GMX: Unidad de crosconexin e interfaz STM-1

4.3.1 Generalidades La GMX es la unidad de crosconexin e interfaz STM-1 del MartisDXX A111. La estructura de la unidad GMX se basa en el diseo mecnico estndar del sistema DXX. La anchura de la unidad GMX es de 15 T o tres ranuras de tarjeta en el subrack MartisDXX. Las ranuras de tarjeta 13-15 del subrack A111 RXS-H estn reservadas para la unidad GMX. La proteccin puede organizarse colocando una segunda unidad GMX en las ranuras 30-32. De esta forma, una de las unidades GMX funciona como unidad principal y la otra como unidad secundaria. La SCU-H se encarga de la conmutacin y examina ambas unidades para detectar posibles fallos. La unidad GMX puede equiparse con un mdulo de interfaz ptico o elctrico STM-1. En la unidad GMX pueden utilizarse los mismos mdulos (versin 2.0 o posterior) que se utilizan en la GMU. El mdulo seleccionado incluye un interfaz estndar. Para insertar o retirar un mdulo de interfaz, hay que sacar la GMX del subrack. Para facilitar la retirada de las unidades del subrack se dispone de unas asas especiales. En la Fig. 9 se muestra el diseo mecnico de la unidad GMX.
UNIDAD PRINCIPAL Mdulo de interfaz STM-1 ALIMENTACIN Mdulo de procesador Placa de bus interno Unidad base de IF STM-1
Mdulo de reloj
A9MS006A
Fig. 9: Diseo mecnico de la unidad GMX
26
4.3.2 Operacin
4.3.2.1 Generalidades La unidad GMX consta de los siguientes bloques funcionales: Fuente de alimentacin Controlador de unidad Interfaz de bus de control local (VTP) Oscilador del reloj de equipo SDH (SEC) Interfaces de bus de datos del subrack (XBUS1, XBUS2 y SBUS) Matrices de crosconexin 1/0 (n x 64 kbit/s y CAS) y 4/1 (VC-12 y VC-2) Asignacin VC-12/VC-2/VC-12-mc/VC-2-mc Mdulo de interfaz STM-1
STM-1, elctrico u ptico S34M, elctrico (FP1.2)
G.703 Clk entrada/salida
Mdulo de interfaz
Multiplexin desde/a VC-4
Oscilador de nivel SEC
Seleccin de SBUS/XBUS de VC-12/VC-2 Controlador de unidad Asignacin VC-12/VC-2 Tensiones de unidad 1/0 crosconexin CLKs
SBUS IF
XBUS IF1
XBUS IF2
VTP IF Alimentacin de unidad
RX/TX bus Acceso a SIFU directo a travs de a la otra GMX SBUS (FP1.3)
Acceso a XIFU a travs de XBUS1
Acceso a XIFU a travs de XBUS2
Bus de control local
Bus de batera
A9FS006A
Fig. 10: Diagrama de bloques de la unidad GMX
27
4.3.2.2 Modos de operacin Multiplexor terminal En el modo Multiplexor terminal, el A111 tiene una unidad GMX con un interfaz STM-1 sin proteger. Se admite la proteccin SNC/N en la seal agregada aunque el enlace agregado no est protegido. Multiplexor terminal con proteccin 1+1 Con dos unidades GMX, se puede proporcionar proteccin de Seccin Mltiplex 1+1. Se transmite un VC-4 idntico a ambos interfaces STM-1 y se selecciona el mejor VC-4 en la direccin de recepcin. Multiplexor de adicin-sustraccin En modo de multiplexor de adicin-sustraccin, el A111 tiene dos interfaces STM-1. Una de las unidades GMX est activa para los buses y la otra proporciona proteccin al equipo. Cualquier VC-12 y VC-2 de los puertos agregados puede ser pasado transparentemente de un puerto a otro o aadirse-sustraerse a los XBUSes o SBUS (FP1.3). Se puede aplicar proteccin de conexin de subred (SNC/N) no intrusiva de orden inferior a los VC seleccionados. Cuando se aplica a todos los VC, la capacidad es similar a la obtenida usando MS1+1.
4.3.2.3 Capacidad de bus interno A111 El A111 tiene dos tipos de buses internos, XBUS y SBUS. El SBUS se utilizar en FP1.3. Los dos XBUSes son idnticos al XBUS del Nodo Bsico MartisDXX. El XBUS del estante superior est separado del XBUS del estante inferior. Cada uno de ellos tiene una capacidad de 67 584 kbit/s, de los cuales 67 200 kbit/s son para circuitos de usuario. La capacidad total de las seales asignadas a los agregados de los dos XBUSes puede ser 63 x VC-12 o 20 VC-2 ms 3 x VC-12 o una combinacin. El SBUS tiene la capacidad de un Grupo de unidad tributario, TUG (63 x VC-12 o 21 VC-2 o una combinacin), y abarca ambos estantes. El A111 proporciona crosconexin 4/1 sin bloqueo de VC-2, VC-2-mc, VC-12 y VC-12-mc entre los puertos agregados. La matriz 1/0 puede crosconectar seales CAS de n x 64 kbit/s y n x 2 kbit/s. La capacidad de la matriz es 2 x 1056 TS. La capacidad CAS es de 2 x 63 TS. Los XBUSes y el SBUS comparten dos puertos tributarios (GMXBUS1 y 2) en la matriz 4/1. El usuario selecciona a qu GMXBUS se asigna cada VC-12/-2. Se puede producir un bloqueo en GMXBUS, aunque en contadas ocasiones, cuando VC-12 y VC-2 combinados se conectan desde XBUS o desde XBUS y SBUS. Si slo se utiliza VC-12 o SBUS, en el A111 no hay bloqueo en absoluto. Las crosconexiones entre SBUS y XBUS se pueden llevar a cabo cuando los buses estn conectados al mismo puerto de matriz 4/1. El VC-12/-2 pasante (no terminado en el nodo) se puede supervisar de forma no intrusiva. Las matrices 4/1 y 1/0 son de no bloqueo para todo el trfico en los buses conectados. Esto significa que la mitad del trfico de paso puede sustraerse a la matriz 1/0 para consolidar y agrupar el trfico de n*64kbit/s mientras que la otra mitad se ocupa con trfico de 2 Mbit/s o de paso. Tambin se puede aadir/sustraer todo el trfico al nivel de 2 Mbit/s.
28
4.3.2.4 Enlaces de datos MartisDXX de la GMX Bus de control local (bus VTP) El bus de control local (bus VTP) es un enlace de datos de 2 Mbit/s que se utiliza para conectar las funciones de capa de red local de las unidades que estn dentro de un subrack. Esto significa que el bus de control local se utiliza como enlace de datos interno entre unidades MartisDXX. Enlaces LAPB La GMX tiene dos enlaces de datos LAPB en canales de control incorporados. Se puede configurar un enlace de cada unidad GMX para que utilice bytes libres de RSOH o MSOH: D1, D2, D12, E1, E2, F1. Estas selecciones pueden realizarse desde el interfaz local de cada unidad GMX. Es posible configurar uno o dos enlaces para que utilicen bytes libres de VC-4 POH: F2, F3, N1 de ambas GMX. Las unidades GMX activa y pasiva terminan el mismo canal. La unidad GMX activa se ocupa del reenvo de paquetes a estos canales. Se puede configurar uno o dos enlaces para que utilicen bytes libres de VC-2 o VC-12: Rn o bytes de carga til. Las unidades GMX activa y pasiva terminan el mismo canal. La unidad GMX activa se ocupa del reenvo de paquetes a estos canales.
4.3.2.5 Supervisin de calidad Se llevan a cabo dos tipos de recopilacin de datos de calidad. Recopilacin de informacin de cada direccin de transmisin de forma independiente. Este proceso se denomina recopilacin unidireccional de datos de calidad y se utiliza con fines de mantenimiento. Recopilacin de informacin de las dos direcciones de transmisin combinadas. Este proceso se denomina recopilacin bidireccional de datos de calidad y se utiliza con fines de evaluacin de errores.
Es posible seleccionar supervisin unidireccional o bidireccional, pero ambas no pueden estar activadas a la vez. La supervisin de calidad funciona en elementos de red de terminacin con supervisin de calidad de extremo cercano y extremo lejano o en elementos de red intermedios con PM de extremo cercano. La funcin de supervisin de calidad genera los parmetros de calidad ES, SES, BBE, UAS y CSES, acumula valores durante periodos de 15 minutos y 24 horas y genera fallos al NMS cuando el recuento del registro actual alcanza un umbral proporcionado. Los recuentos de eventos se recopilan en la seccin de regenerador, seccin multiplex, seccin multiplex protegida, capas de trayectoria de orden superior, subred protegida y trayectoria de orden inferior, as como P12s de capa de trayectoria PDH. El A111 admite tambin algunos eventos supervisados adicionales en capas diferentes que se describen en la siguiente tabla.
29
Capas y eventos supervisados

Eventos supervisados OFS, Segundo fuera de trama PSC, Contador de conmutaciones de proteccin PSD, Duracin de conmutacin de proteccin PJE, Evento de justificacin de puntero AU ES, Segundo con errores fES, Segundo con errores en el extremo lejano SES, Segundo con errores graves fSES, Segundo con errores graves en el extremo lejano BBE, Error de bloque de fondo fBBE, Error de bloque de fondo en el extremo lejano UAS, Segundo no disponible fUAS, Segundo no disponible en el extremo lejano CSES, Evento SES consecutivo fCSES, Evento SES consecutivo en el extremo lejano X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X RS X X X X X MS MSP VC4 SNC S2/12 P12 X
Funciones de umbral El mecanismo de umbral se utiliza en la supervisin de calidad unidireccional o bidireccional para generar alarmas al NMS cuando la calidad de una entidad de transporte cae por debajo de un nivel predeterminado. Tan pronto como se alcanza un umbral en un periodo de 24 horas para un evento determinado, se activa una alarma de calidad de servicio (QOS), que se desactiva al final del periodo de 24 horas. Tan pronto como se alcanza un umbral en un periodo de 15 minutos para un evento, se activa una alarma de calidad de servicio (QOSTR). Durante los periodos de 15 minutos posteriores no se generan informes de umbral hasta que el rendimiento al final de un periodo permanece por debajo del lmite inferior. En ese momento, la alarma QOSTR se suprime de la lista de fallos. Los umbrales pueden definirse y recuperarse mediante el NMS. El lmite inferior SES de 15 minutos no puede fijarse porque en el A111 es siempre 0.
30
Umbrales admitidos y valores predeterminados

Bloques 24 h /s BBE RS MS-1 MS-24 VC4 VC2 VC12 P12s 8000 8000 192000 8000 2000 2000 1000 48000 36000 432000 48000 12000 12000 6000 24 h ES 1500 150 150 1500 350 350 350 24 h SES 20 15 15 20 20 20 20 15 min BBE superior 9000 24000 288000 36000 9000 9000 4500 15 min BBE inferior 200 200 2400 200 50 50 25 15 min 15 min ES supe- ES inferior rior 180 50 50 180 150 120 120 20 5 5 20 10 5 5 15 min SES* 15 10 10 15 15 15 15
31
4.3.3 Mdulos de interfaz
4.3.3.1 Generalidades La unidad GMX puede equiparse con un mdulo de interfaz ptico o elctrico STM-1, versin 2.0 o posterior. Un mdulo seleccionado contiene un interfaz estndar. Hay que retirar la unidad GMX del subrack para introducir o retirar un mdulo de interfaz.
Nombre del mdulo STM-1-SH-13 STM-1-LH-13 STM-1-SH-13 STM-1-LH-13 STM-1-E Cdigo del mdulo ODH 451 ODH 454 ODH 702 ODH 703 GDH 455 Funcin Mdulo de interfaz ptico STM-1 (S-1.1) con conectores SC Mdulo de interfaz ptico STM-1 (L-1.1) con conectores SC Mdulo de interfaz ptico STM-1 (S-1.1) con conectores FC Mdulo de interfaz ptico STM-1 (L-1.1) con conectores FC Mdulo de interfaz elctrico STM-1 Piezas/GMX 0...1 0...1 0...1 0...1 0...1
Todos los mdulos de interfaz constan de los siguientes bloques principales: Interfaz ptico/elctrico Recuperacin de reloj Terminacin STM-1 y VC4 Multiplicacin del reloj de transmisin
Mdulo de unidad de alimentacin

Nombre del mdulo PDF 459 Funcin Mdulo de unidad de alimentacin 48 V Piezas/GMX 1
El mdulo de unidad de alimentacin PDF 459 es un mdulo de conversin CC/CC para voltajes de batera de 48 V (30 a 60 V). Los voltajes de salida son 3.3 V, 5 V, 12 V y -12 V.
32
4.3.4.1 Terminologa:
Estado de mantenimiento: PMA DMA MEI Estado de servicio: S Indicadores LED: R Y Acciones consiguientes: RxAIS RDI MFrFEA = Insercin de SIA en la seal recibida (Rx) = Indicador de defecto remoto = Alarma de extremo lejano de nivel multitrama (FR0/TS16/Bit6) = LED de alarma rojo = LED de alarma amarillo = Falla que afecta al servicio = Alarma de mantenimiento inmediato = Alarma de mantenimiento diferido = Informacin de evento de mantenimiento
4.3.4.2 Tablas de fallas Fallas de la lgica comn (Unidad comn de bloque)

Condicin de falla "Reset (reinicio) " Se ha producido el reinicio de la unidad (detectado siempre despus del encendido de la unidad). Estado PMA, S LED R Seal Rx Bus IF desactivado Seal Tx Desactivada Nota
(a)
"VB1: +5 V " PMA El voltaje es inferior al lmite de umbral (alrededor de 4.6 V segn la calibracin y la resolucin A/D). "Power +12 V (alimentacin +12 V)" PMA El voltaje es inferior al lmite de umbral (alrededor de 11.3 V segn la calibracin y la resolucin A/D). "Power 10 V (alimentacin -10 V)" PMA El voltaje es superior al lmite de umbral (alrededor de -9.4 V segn la calibracin y la resolucin A/D). "Power +3.3 V (alimentacin +3.3 V)" PMA El voltaje es superior al lmite de umbral (el lmite depende de la calibracin y de la resolucin A/D).
(b)
(b)
(b)
(b)
33
Condicin de falla
Estado
LED R
Seal Rx -
Seal Tx -
Nota
(b)
"Protected bus voltages (voltajes de bus prote- PMA gidos)" Los voltajes de bus protegidos son superiores al lmite de umbral (el lmite depende de la calibracin y de la resolucin A/D). Fallas de memoria de la CPU (hay fallas diferentes para GMZ544) Falla de RAM Falla de EPROM Fallas de FLASH PMA, S
Flash duplicate error (error de duplicacin de PMA flash) Error interno de la memoria flash (ffsBadBlockError) Flash checksum error (error de suma de com- PMA probacin de flash) Error interno de la memoria flash (ffsFatalError) "SW unpredicted (no prevista por el SW)" Esta condicin de falla no debera producirse nunca (o an no est soportada). PMA, S
"Missing Settings (faltan parmetros)" PMA, S Una de las estructuras de parmetros se ha deteriorado en la memoria no voltil. Settings corrupted (parmetros deteriorados) Los parmetros funcionales de GMX estn daados "CRC err.LAC RAM 1/2/3/4" Se ha detectado un error CRC en una de las memorias RAM de ASIC. PMA
PMA, S
"Start permission denied (permiso de inicio PMA, S denegado)" Con toda probabilidad, la unidad no pertenece a la configuracin de nodo. "System clock missing (falta reloj del sistema)" PMA, S Falta el reloj de 19.44 Mhz de GMX. "Node clock missing (falta reloj de nodo)" PMA, S Falta el reloj de nodo de 16.896 Mhz. El motivo ms frecuente es que falta la unidad GMX activa. "F/MSYNC problem in X-bus (problema de F/MSYNC en X-bus)" Esta falla se activa si falta el impulso de sincronizacin X-bus transmitido por la unidad GMX activa. El motivo ms frecuente es que falta la unidad GMX activa. PMA, S
Bus IF desactivado
Patrn de reposo en la carga til -
R R
"16/20MHz clks not locked (reloj 16/20MHz DMA sin bloquear)" 19.44 Mhz del reloj GMX no se han bloqueado con 16.896 Mhz del reloj del nodo.
34
Condicin de falla "Extended backup unit fault (falla de unidad de proteccin ampliada)" La unidad de proteccin ampliada no responde. Posiblemente no est presente o no est en el inventario.
Estado PMA
LED Y
Seal Rx -
Seal Tx -
Nota -
"IA alarm from IA mon. (alarma IA de mon. PMA, S IA) " Las direcciones IA internas de la unidad GMX no funcionan correctamente. Hdlc/x-bus in same TS (bus Hdlc/x-bus en el DMA mismo TS) La falla se activa si el bus de crosconexin utiliza tambin los bits del canal de control HDLC. Este canal de control est situado en una TS de crosconexin. Los datos del canal de control anulan los datos de crosconexin. No extended backup unit address (sin direc- PMA cin de unidad de proteccin ampliada) La unidad de control no devuelve la direccin de la unidad de proteccin ampliada. Es posible que se haya agotado la capacidad de la unidad de proteccin ampliada. Reading extended backup settings from con- PMA trol unit (leyendo valores de proteccin ampliada desde la unidad de control) GMX est leyendo los valores de proteccin desde SCU-H. HW conflict (conflicto de HW) Hay un mdulo HW antiguo, USW no lo admite. Normalmente, este mdulo HW es un mdulo de interfaz con OTP-asic antiguo. "Loss of master clock locking (ha perdido el bloqueo el reloj maestro)" Se utiliza el reloj de retencin y la lista de prioridad incluye entradas. PMA,S
MEI
--
"Fallback list warning (advertencia acerca de la MEI lista de prioridad)" Se est utilizando la opcin ms baja (hay ms de una opcin en la lista de prioridad). "Loss of external clock (prdida del reloj exter- PMA no)" La entrada del reloj externo est activada, pero el reloj conectado a dicha entrada no es vlido. "Phase locked loop alarm (alarma del bucle de PMA circuito de enganche)" El bucle de circuito de enganche del reloj maestro no puede engancharse a ningn reloj. "External clock warning (advertencia del reloj MEI externo)" El reloj externo se incluye en la lista de prioridad pero su entrada est desactivada. "Fallback list entry 2 used (utilizada la entrada MEI 2 de lista de propiedad)" Se utiliza la entrada 2 de la lista de prioridad.
35
Condicin de falla
Estado
LED -
Seal Rx -
Seal Tx -
Nota -
"Fallback list entry 3 used (utilizada la entrada MEI 3 de la lista de prioridad)" Se utiliza la entrada 3 de la lista de propiedad. "Fallback list entry 4 used (utilizada la entrada MEI 4 de la lista de propiedad)" Se utiliza la entrada 4 de la lista de propiedad. "Fallback list entry 5 used (utilizada la entrada MEI 5 de la lista de prioridad)" Se utiliza la entrada 5 de la lista de prioridad. Clock in holdover (reloj en retencin) MEI El reloj de retencin se utiliza como reloj maestro para el nodo. "Flash list check sum error (error de suma de PMA,S comprobacin de la lista Flash)" Una de las listas flash (por ejemplo, lista de descriptores de puertos) se ha deteriorado. "X-connect error (error de crosconexin)" PMA,S La prueba interna del bucle de datos no es correcta. Es posible que la matriz de crosconexin sea defectuosa. "ASIC latch error (error de enganche ASIC)" PMA,S Un proceso de proteccin de comprobacin no ha podido corregir un valor ASIC. "ASIC latch warning (advertencia de enganche MEI ASIC)" Un proceso de proteccin de comprobacin ha corregido un valor ASIC. "X-Connect Bus1 Fault, upper shelf (falla del DMA bus 1 de crosconexin, estante superior)" El bus de crosconexin 1 es defectuoso. Se utiliza el bus 2. "X-Connect Bus2 Fault, upper shelf (falla de DMA bus 2 de crosconexin, estante superior)" El bus de crosconexin 2 es defectuoso. Se utiliza el bus 1 "X-Connect Bus Alarm, upper shelf (alarma de PMA,S bus de crosconexin, estante superior)" Los dos buses de crosconexin del estante superior son defectuosos. La GMX intenta utilizar ambos buses por turnos. "X-connect bus 1 fault, lower shelf (falla del DMA bus 1 de crosconexin, estante inferior)" El bus de crosconexin 1 es defectuoso. Se utiliza el bus 2. "X-connect bus 2 fault, lower shelf (falla de bus DMA 2 de crosconexin, estante inferior)" El bus de crosconexin 2 es defectuoso. Se utiliza el bus 1. "X-connect bus alarm, lower shelf (alarma de bus de crosconexin, estante inferior)" Los dos buses de crosconexin del estante superior son defectuosos. La GMX intenta utilizar ambos buses por turnos. PMA,S
36
Condicin de falla
Estado
LED Y
Seal Rx -
Seal Tx -
Nota -
"X-Connect Bus Alarm, internal bus 1 (alarma PMA,S de bus de crosconexin, bus interno 1)" Fallo de PCB, ASIC o del conector en la unidad GMX. "X-Connect Bus Alarm, internal bus 2 (alarma PMA,S de bus de crosconexin, bus interno 2)" Fallo de PCB, ASIC o del conector en la unidad GMX. "Time controlled X-connect warning (adverPMA tencia de crosconexin controlada por tiempo)" Falla delta que indica un problema al activar/desactivar la crosconexin controlada por tiempo. Se puede obtener informacin adicional en el registro de errores del proceso de control por tiempo. "X-connect flash list conflict (conflicto en la lis- MEI ta flash de crosconexin)" Se ha detectado un registro de crosconexin deteriorado en la memoria no voltil despus del reinicio de la unidad. El registro se ha borrado. "PortDesc flash list conflict (conflicto en la lista MEI flash de descriptor de puerto)" Se ha detectado un registro de descriptor de puerto deteriorado en la memoria no voltil despus del reinicio. El registro se ha borrado. "Swapped trunk flash list conflict (conflicto en MEI la lista flash de enlace de intercambio)" Se ha detectado un registro de enlace de intercambio deteriorado en la memoria no voltil despus del reinicio. Se ha borrado el registro. "Passivated trunk fls list conflict (conflicto en MEI la lista flash de enlace neutro o pasivado)" Se ha detectado un registro de enlace inerte en la memoria no voltil despus del reinicio de la unidad. El registro se ha borrado. "Reconfiguring X-connect database (reconfigu- PMA rando base de datos de crosconexin)" El proceso de proteccin de la unidad GMX pasiva ha detectado que la configuracin de crosconexin es diferente en los lados activo y pasivo. La unidad GMX pasiva se est reconfigurando. "Faulty clock source of choice 1(fuente de reloj MEI defectuosa de la opcin 1)" El estado de la entrada 1 de la lista de prioridad es defectuoso. "Faulty clock source of choice 2 (fuente de reloj MEI defectuosa de la opcin 2)" El estado de la entrada 2 de la lista de prioridad es defectuoso. "Faulty clock source of choice 3 (fuente de reloj MEI defectuosa de la opcin 3)" El estado de la entrada 3 de la lista de prioridad es defectuoso.
37
Condicin de falla
Estado
LED Y
Seal Rx -
Seal Tx -
Nota
"Faulty clock source of choice 4 (fuente de reloj MEI defectuosa de la opcin 4)" El estado de la entrada 4 de la lista de prioridad es defectuoso. "Faulty clock source of choice 5 (fuente de reloj MEI defectuosa de la opcin 5)" El estado de la entrada 5 de la lista de prioridad es defectuoso. "Unstable SSM (SMS inestable)" Los valores de byte SSM no son vlidos. "Clock failure switchover fault (falla de conmutacin del fallo del reloj)" La falla se activa si se cumplen las tres condiciones siguientes: 1. Reloj externo activado. 2. Reloj externo en lista de prioridad. 3. Reloj interno utilizndose (los relojes de la lista FB no son buenos). MEI PMA
Y R
(a) El mensaje de falla (con evento delta) aparece cuando la unidad empieza a funcionar. (b) La accin de la seal recibida (Rx) depende del estado de cada TTP.
Fallas de la unidad de canal (Bloques de unidad)

Condicin de falla Estado LED Y Seal Rx Seal Tx -
"Unit IA fault (falla IA de la unidad)" PMA, S La transferencia de datos entre la unidad GMX y una unidad de canal concreta no funciona.
Fallas de supervisin del nodo vecino (Bloque NNM1, NNM2)

Condicin de falla "No response (NNM) (sin respuesta)" Se utiliza el canal de control del interfaz y la opcin de supervisin de nodo vecino est activada y no se ha recibido ningn mensaje NNM (supervisin de nodo vecino) del interfaz en un periodo de 8 segundos. Estado PMA, S LED R Seal Rx Seal Tx -
"Wrong id in NNM msg (id incorrecto en mensa- PMA,S je NNM)" Se utiliza el canal de control del interfaz y la opcin de supervisin de vecino del interfaz est activada; el mensaje NNM recibido incluye datos de identificacin de vecino imprevistos. "Own NNM msg received (recibido mensaje PMA, S NNM propio)" Se utiliza el canal de control del interfaz y la opcin de supervisin de nodo vecino est activada; el mensaje NNM recibido incluye los mismos datos de identificacin que el mensaje NNM enviado al interfaz.
38
Fallas del mdulo de interfaz (Bloque IFMOD-1, IFMOD-2)

Condicin de falla Estado LED R Seal Rx Seal Tx -
"If module missing (falta mdulo IF)" PMA,S Falta el mdulo de interfaz definido en la configuracin. "Incorr. if.module (mdulo IF incorrecto)" Hay un conflicto entre el mdulo instalado y la configuracin. PMA,S
"LO transmitt clk (reloj de transmisin perdido)" PMA,S Prdida del reloj de transmisin de 155,52 Mhz al utilizar el mdulo de interfaz STM-1. Fallas de EEPROM PMA, S "Tx power limit exceeded (superado el lmite de DMA potencia de transmisin)" La potencia de transmisin del mdulo de interfaz ptico supera su lmite.
R R
Fallas GMZ544 (Bloque SW-GMZ544)

Condicin de falla "Chsum err in dnl program (error de suma de comprobacin en programa dnl)" El software descargado se ha deteriorado. Estado PMA, S LED R Seal Rx Seal Tx -
"Setup data mismatch between GMXs (falta de PMA coincidencia en los datos de configuracin entre las unidades GMX) " La informacin almacenada en la configuracin es contradictoria. "Initialization error (error de inicializacin)" Inicializacin incorrecta del software de aplicacin (despus del encendido de la unidad). PMA, S
Fallas elctricas STM1 IF1/IF2 (Bloque STMIF2-eSPITTP, STMIF2-eSPITTP)

Condicin de fallas Estado LED Y Seal Rx Seal Tx -
"Faults masked (fallas enmascaradas)" MEI La falla se activa cuando se activa la mscara de falla del interfaz "LOS" PMA, S Prdida de seal. Este problema se declara cuando una seal supervisada no ha tenido transiciones durante un periodo de tiempo o si se activa la seal que indica degradacin del nivel en la seal recibida. MEI, S "ES Equipment loop (bucle de equipo ES)" El bucle ES est activo. Bucle de TX a RX de la seccin elctrica activado.
RxAIS
39
Fallas pticas STM1 IF1/IF2 (Bloque STMIF2-oSPITTP, STMIF2-oSPITTP)

"Faults masked (fallas enmascaradas)" MEI La falla se activa cuando se activa la mscara de falla del interfaz "LOS" PMA, S Prdida de seal. Este problema se declara cuando una seal supervisada no ha tenido transiciones durante un periodo de tiempo o si se activa la seal que indica degradacin del nivel en la seal recibida.. "OS Equipment loop (bucle de equipo OS)" El bucle OS est activo. MEI,S
RxAIS
40
Fallas RSTTP STM1 IF1/IF2 (Bloque STMIF1rsTTP, STMIF2rsTTP)

"Faults masked (fallas enmascaradas)" MEI La falla se activa cuando se activa la mscara de falla del interfaz "SSF" PMA, S Fallo de la seal del servidor. El defecto en la capa superior provoca SSF en la capa inferior (por ejemplo, un defecto en la seccin de regenerador activa SSF en la seccin multiplex). "LOF" PMA, S Consulte CCITT G.706 Prdida de alineacin de trama. Prdida de trama. La alineacin de trama se lleva a cabo segn los requisitos descritos en DE/TM1015-1 y G.783. "TIM" PMA, S El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est activado. "TIM" MEI El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est desactivado. "DEG" DMA Degradacin de la seal. Una vez por segundo, se compararn los errores del bloque con el valor lmite. Si el recuento de errores supera el lmite, el segundo se considera BAD (incorrecto), en caso contrario ser GOOD (bueno). El defecto de degradacin de la seal (dDEG) se detectar si se han producido M segundos BAD consecutivos. El defecto de degradacin de la seal (dDEG) se suprimir si se producen M segundos GOOD consecutivos. La gama de valores de M es 29. "UNAVAIL" Estado no disponible de la supervisin del rendimiento (G.774.01). DMA
RxAIS
RxAIS
RxAIS
DMA "QOS" Calidad de la seal. Periodo de 24 horas. Se ha superado como mnimo uno de los lmites SES, BBE o ES. Se suprime cuando cambia el periodo.
41
Condicin de falla
Estado
LED
Seal Rx -
Seal Tx -
"QOSTR" DMA Calidad de la seal. Periodo de 15 minutos. Se ha superado como mnimo uno de los lmites ES, BBE, SES. Se suprime cuando se encuentra un periodo en el que no se ha superado ninguno de los lmites ES, BBE o SES. Tenga en cuenta que ES y BBE tienen un lmite superior/inferior de forma que el superior debe excederse para obtener una falla y el inferior se utiliza como lmite para determinar cuando se suprime la falla "RS Line loop (bucle de lnea RS)" MEI, S El bucle RS est activo. Bucle RX a TX de seccin de regenerador activo. Y
Fallas MSTTP STM1 IF1/IF2 (Bloque STMIF1msTTP, STMIF2msTTP)

Condicin de falla " Faults masked (fallas enmascaradas) " "SSF" Estado MEI PMA, S LED Y R Y Seal Rx RxAIS RxAIS Seal Tx RDI RDI
"SIA" MEI, S Seal de indicacin de alarma. En S34M, el defecto SIA de interfaz se detecta segn DE/TM01015-2-1. "DEG" "RDI" Indicador de defecto remoto 5 consecutivos igualan los valores nuevos de RxRDI. "UNAVAIL" "QOS" "QOSTR" "MS Line loop (bucle de lnea MS)" Bucle MS activo. DMA MEI
R Y
DMA DMA DMA MEI, S Y
42
Fallas VC4TTP STM1 IF1/IF2 (Bloque STMIF1vc4TTP, STMIF2vc4TTP)

Condicin de falla " Faults masked (fallas enmascaradas)" "SSF" "SLM" No coincide el identificador de carga con la carga del VC. La etiqueta de seal recibida no es vlida. Estado MEI PMA, S PMA. S LED Y R R Seal Rx RxAIS RxAIS Seal Tx RDI RDI
"UNEQ" PMA. S Identificador de carga recibido en estado UNEQ. "TIM" El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est activado. "TIM" El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est desactivado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" PMA, S
RxAIS
RDI
RxAIS
MEI
DMA MEI DMA DMA DMA
R Y
"LOM" PMA, S Prdida de alineacin multitrama. El byte H4 de indicacin multitrama se interpreta segn las recomendaciones ITU-T G.783 "S4D Line loop (bucle de lnea S4D)" Bucle S4D activo. MEI, S
RxAIS
43
Fallas VC2TTP 160 (Bloque VC2-1...VC2-60)

Condicin de falla " Faults masked (Fallas enmascaradas)" "SSF" "SLM" "UNEQ" "TIM" El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est activado. "TIM" El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est desactivado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" Estado MEI PMA, S PMA, S PMA, S PMA, S LED Y R R R R Seal Rx RxAIS RxAIS RxAIS RxAIS Seal Tx RDI RDI RDI -
MEI
DMA MEI DMA DMA DMA
R Y
"MRDI groupA " MEI, S Cuando se reciben tres valores iguales consecutivos de RxFEA, se acepta al AcFEA. Indicador de defecto multitrama remoto en la sealizacin del grupo A. Nota: se dispone de la misma falla para los grupos B y C. "MLOF groupA " PMA, S La alineacin multitrama se pierde cuando se encuentran dos valores FSW errneos seguidos o si todas las multitramas son 0. Se considera que el siguiente byte de sealizacin con cuatro ceros en los bits 1..4 es el FSW correcto. Para evitar una falsa alineacin, es necesario que el byte de sealizacin anterior no sea todo 0. Prdida de multitrama en el grupo de sealizacin A. Nota: se dispone de la misma falla para los grupos B y C. "MAIS groupA" Seal de indicacin de alarma multitrama en grupo de sealizacin A. La SIA de sealizacin se detecta cuando una multitrama de sealizacin es todo 1 o incluye slo un 0. Nota: se dispone de la misma falla para los grupos B y C. "Vc2 loop (bucle Vc2)" El bucle Vc2 a lnea est activo. MEI, S
RxAIS/ SigTS
MFrFEA
RxAIS/ SigTS
MFrFEA
MEI, S
44
Fallas VC12TTP 1...189 (Bloque VC12-1...VC12-189)

Condicin de falla " Faults masked (Fallas enmascaradas)" "SSF" "SLM" "UNEQ" Estado MEI PMA, S PMA, S PMA, S LED Y R R R R Seal Rx RxAIS RxAIS RxAIS RxAIS Seal Tx RDI RDI RDI -
"TIM" PMA, S El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est activado. "TIM" MEI El identificador de trayecto recibido no coincide con el previsto, si el atributo timaAisEnabled est desactivado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" "MRDI " "MLOF" "MAIS" "Vc12 loop (bucle)" El bucle Vc12 a la lnea est activo. DMA MEI DMA DMA DMA MEI, S PMA, S MEIS MEI, S
R Y
MFrFEA MFrFEA -
Y R Y Y
RxAIS/ SigTS RxAIS/ SigTS -
Fallas P12A 1...189 (Bloque P12A-1...P12A-189)

Condiciones de falla " Faults masked (Fallas enmascaradas)" "SSF" "AIS" Seal de indicacin de alarma. "LOF" Prdida de alineacin de trama. Estado MEI PMA, S MEI,S PMA, S LED Y R Y R Seal Rx RxAIS RxAIS RxAIS Seal Tx RDI RDI RDI
45
Fallas P12TTP 1...189 (Bloque P12T-1P12T-189)

Condicin de falla " Faults masked (fallas enmascaradas)" "SSF" Estado MEI PMA, S LED Y R Y Seal Rx RxAIS Seal Tx RDI -
"AIS" MEI,S XBUS-SIA. B2-bit de intervalo de tiempo cero es estable. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" DMA MEI DMA DMA DMA
R Y
Fallas AU4CTP STM1 IF1/IF2 (Bloque STMIF1-au4CTP, STMIF2-au4CTP

Condicin de falla " Faults masked (fallas enmascaradas)" "AIS" "LOP" Prdida del puntero. El puntero AU/TU se interpreta segn ETSI DE/TM-105-1. Estado MEI MEI, S PMA, S LED Y Y R Seal Rx RxAIS RxAIS Seal Tx -
Fallas TU2CTP STM1 IF1/IF2 (Bloque tu12CTP-1tu12CTP-126)

Condicin de falla " Faults masked (fallas enmascaradas) " "AIS" "LOP" Estado MEI MEI, S PMA.S LED Y Y R Seal Rx RxAIS RxAIS Seal Tx -
Fallas TU12CTP STM1 IF1/IF2 (Bloque tu12CTP-1...tu12CTP-126)

Condicin de falla " Faults masked (fallas enmascaradas)" "AIS" "LOP" Estado MEI MEI, S PMA.S LED Y Y R Seal Rx RxAIS RxAIS Seal Tx -
Fallas de TTP PROTEGIDO (MS) (Bloque MSP-1)

Condicin de falla " Faults masked (fallas enmascaradas)" "UNAVAIL" "QOS" "QOSTR" Estado MEI DMA DMA DMA LED Y Seal Rx Seal Tx -
46
Fallas de GRUPO DE PROTECCIN (MS) (Bloque MSPG-1)

Condicin de falla Estado LED R Seal Rx Seal Tx -
"Group Failed (falla del grupo)" PMA, S Los canales de funcionamiento y proteccin han fallado. "Group DEG (DEG de grupo)" Los errores de bloque indicaron lectura del TTP protegido con MS 1+1. DMA
"SSF (working) " DMA El canal protegido presenta una falla importante. "SSF (protecting) " DMA El canal de proteccin presenta una falla importante. "FOP" DMA Fallo del protocolo al utilizar proteccin MS 1+1 : -El tiempo de conmutacin de proteccin no es inferior a 50 ms. -Solicitud activa sin respuesta del extremo lejano. - Un extremo est en modo 1+1 y el otro en modo 1:1.
R R
Fallas del GRUPO DE PROTECCIN SNC (Bloque SNCG-1SNCG-63)

Condicin de falla "Group Failed (fallo del grupo)" "SSF (working) (funcionamiento)" "SSF (protecting) (proteccin)" Estado PMA, S DMA DMA LED R R R Seal Rx Seal Tx -
47
4.3.5 Panel frontal y conectores El panel frontal de la unidad GMX dispone de dos LED de alarma (PMA, rojo y DMA/MEI, amarillo) para alarmas de equipo y un LED verde que indica la unidad GMX activa del nodo. Los conectores para el puerto STM-1 dependen del tipo de mdulo instalado. Los interfaces elctricos tienen conectores SMB (STM-1 o S34M) mientras que los pticos tienen conectores SC o FC. El interfaz del reloj de estacin tiene conectores SMB de 75 ohmios y conectores D de 9 contactos de 120 ohmios (slo puede utilizarse uno a la vez). El panel frontal de la unidad GMX se muestra en la Fig. 11.
LED: PMA DMA, MEI Unidad activa -
Salida de seal elctrica
Entrada de seal elctrica
Salida de seal ptica
Entrada de seal ptica
SYNC
SYNC
OUT
OUT
IF de reloj de estacin 75 ohmios

IN IN
SYNC
SYNC
IF de reloj de estacin 120 ohmios
A9MS007A
Fig. 11: Ejemplos de paneles frontales de la unidad GMX con interfaces pticos y elctricos
48
4.3.5.1 Uso de los contactos del conector D de 9 contactos para sincronizacin de 120 ohmios
Contacto 1 2 3 4 5 6 7 8 9 Seal Entrada de reloj B Entrada de reloj A GND (tierra) Salida de reloj B Salida de reloj A Pantalla protectora de cable GND para par de entrada GND (tierra) GND (tierra) Pantalla protectora de cable GND para par de entrada
49
4.3.6 Especificaciones tcnicas de la unidad de interfaz y crosconexin STM-1 GMX Interfaces de enlace STM-1 elctrico, G.703 STM-1 ptico de largo alcance, G.957 (L-1.1) STM-1 ptico de corto alcance, G.957 (S-1.1)
GMX - Matriz 4/1

Tipo de matriz 4 puertos T-S, tiempo-espacio, no bloquante excepto entre puertos tributarios, bloqueo de bus posible VC-2, VC-12 Unidireccional Bi-direccional Bucle Equivalente a 4 x STM-1 puertos (dos puertos agregados y dos puertos tributarios) VC-12 de un puerto STM1 a otro puerto STM1, menos de 50 s
Nivel de crosconexin Tipos de conexin
Capacidad de conexin Retardo
GMX - Matriz 1/0

Mtodo de crosconexin Granularidad Capacidad Entrelazado de intervalos de tiempo sncrono 64 kbit/s y 2 kbit/s (CAS) 2 x 64 Mbit/s
Terminacin y asignacin
Estructuras de trama Terminacin de trayecto STM-1, G.707 VC-4 (este y oeste) VC-2 x 20 VC-12 x 63 G.704 x 63 Asncrono Sncrono por bytes 31 TS Sncrono por bytes 32 TS N x 64 kbit/s sncrono por bytes VC-2-mc (m = 2 a 10) VC-12-mc (m = 2 a 32)
Asignacin (mapeado)
Concatenacin virtual
Mecnica
50
MARTISDXX DESCRIPCIN DE NODOS A111 MARTISDXX FAN: UNIDAD DE VENTILACIN A111ES.FM 27.12.99
4.4 FAN: Unidad de ventilacin

4.4.1 Generalidades La unidad de ventilacin FAN RKS706 es un dispositivo opcional para el MartisDXX A111, que debe disponer de ella si se utiliza a temperaturas ambientes que superen los +30C o si el consumo total de energa del subrack es superior a 200 W. Tambin es aconsejable que el consumo de energa de la unidad o unidades que ocupan tres ranuras adyacentes no supere los 30 W. Si es necesario, la unidad de ventilacin FAN puede instalarse posteriormente. La unidad est situada debajo del subrack RXS-H. La unidad de ventilacin FAN consta de cuatro ventiladores, un deflector de aire y un elemento de filtro. Este filtro est situado entre los ventiladores y el deflector de aire, y puede retirarse mientras los ventiladores estn girando, lo que facilita la sustitucin de su pieza textil siempre que sea necesario. La unidad de control SCU-H controla la velocidad de los ventiladores segn las mediciones de la temperatura interna y recibe seales de alarma si la unidad de ventilacin FAN no funciona correctamente. Cuando la temperatura de la unidad SCU-H est entre los lmites inferior (+5C) y superior (+60C), los ventiladores giran entre el 50 y el 90% de su velocidad mxima. Dentro de esta gama, la velocidad depende de la temperatura interna. Si la temperatura desciende por debajo del lmite inferior, los ventiladores se paran y si la temperatura supera el lmite mximo, los ventiladores empiezan a funcionar a la velocidad mxima. En la Fig. 12 se muestra el diseo mecnico de la unidad de ventilacin FAN.
A9M0009A
Fig. 12: Diseo mecnico de la unidad de ventilacin
51
4.4.2 Operacin
4.4.2.1 Operacin de la unidad de ventilacin FAN La unidad de ventilacin FAN funciona con voltajes de batera de CC de 38 a -60 V. La entrada de la batera se asla galvnicamente de los circuitos de accionamiento de los ventiladores y de los circuitos de control y alarma mediante un transformador y un aislador ptico. Los fusibles protegen la entrada de las sobretensiones y el circuito de limitacin de tensin determina las tensiones de cortocircuito de los ventiladores. La unidad de fuente de alimentacin incluye un transformador de modo de retorno acoplado a una fuente de alimentacin de modo conmutado. El control del circuito de conmutacin se lleva a cabo mediante un circuito integrado de modulador de duracin del impulso de modo de corriente. La salida de la fuente de alimentacin se consigue con un circuito de control que compara el voltaje de referencia con el de salida y controla el PWM mediante un aislador ptico. Un circuito de bloqueo por voltaje insuficiente desconecta la fuente de alimentacin cuando el voltaje de la pila es demasiado bajo. La velocidad del ventilador se controla con la clavija de control de velocidad. El circuito de control compara el voltaje de la clavija de control de velocidad con la salida de la fuente de alimentacin y cambia el voltaje de referencia de la fuente de alimentacin para conseguir el voltaje de salida necesario que ponga en funcionamiento los ventiladores sin escobillas a la velocidad correcta. Las alarmas y parmetros de fbrica pueden leerse en la SCU-H.
52
Identificacin de unidad
Identificacin de unidad y alimentacin de 5 V Entrada de batera LED de alimentacin
ALIMENTACIN
DRIVE CIRCUIT
CONTROL (velocidad)
ESTADO (alarma)
CONTROL Y ALARMA DEL VENTILADOR
Control y alarmas de velocidad
LED de ventilador activada y alarmas

A9FS007A
Fig. 13: Diagrama de bloques de la unidad de ventilacin
53
4.4.3 LED y conectores del panel frontal El panel frontal de la unidad de ventilacin FAN dispone de cuatro LED: LED indicador de ENCENDIDO (verde) LED indicador de VENTILADOR ACTIVADO (verde) LED de ALARMA MENOR (secundaria) (amarillo) LED de ALARMA PRINCIPAL (principal) (rojo)
El LED indicador de ENCENDIDO se ilumina cuando el voltaje de la batera supera los 41.5 V. Los ventiladores giran y el LED de ventilador ACTIVADO se enciende cuando el voltaje de control es superior a los 3 V. Si este voltaje no supera los 2 V, el LED de ventilador ACTIVADO se apaga y los ventiladores se paran. Las salidas de las alarmas de los ventiladores son flotantes y los LED de alarma se encienden cuando los ventiladores estn desactivados. El circuito de alarmas de los ventiladores recopila informacin de alarma de cada ventilador por separado y configura las salidas de alarma y los LED en caso de que se produzca un fallo del ventilador. La clavija de alarma secundaria (colector abierto) se define como flotante si uno de los ventiladores no gira y el LED de alarma secundario est encendido. La clavija de alarma principal (colector abierto) se configura como flotante si hay dos ventiladores que no giran y el LED de alarma principal est encendido. La energa necesaria para la unidad de ventilacin FAN procede de las unidades de alimentacin PFU-H mediante conectores del panel frontal (vea la Fig. 14). Ambos conectores son D15 machos, idnticos y conectados en paralelo. El conector izquierdo es para la PFU-H de la ranura 1 y el derecho para la PFU-H de la ranura 17. En la tabla siguiente se muestra la utilizacin de los contactos para los conectores.
A9M0008A
Fig. 14: Conectores del panel frontal
54
Uso de contactos para conectores macho D15

Contacto Seal 1 2 3 4 5 6 7 8 Seal de tierra Identificacin de unidad Seal de tierra Seal de tierra Alarma principal Seal de tierra Sin conectar Polo positivo Contacto Seal 9 10 11 12 13 14 15 Identificacin de unidad Identificacin de unidad Identificacin de unidad Alarma secundaria Control de velocidad Sin conectar Polo negativo
55
4.4.4 Cableado Un cable de alimentacin de la FAN A111 (D15M-D15F, 1.5 m) est disponible.
56
4.4.5 Especificaciones tcnicas Especificaciones de entrada

Tensin de entrada Potencia de entrada -38-60 V CC 15 W como mxima
Especificaciones de mantenimiento
Vida til prevista de la FAN Vida til de tela filtrante Alarma menor Alarma mayor 50 000 horas a 40C Menos de 1 ao Tiempo de reparacin no crtico de la FAN Tiempo de reparacin de la FAN menos de 48 horas
Mecnica
Anchura Profundidad Altura Peso 440 mm 200 mm 150 mm 1.9 kg
57
58
MARTISDXX DESCRIPCIN DE NODOS 5. MIDI NODO MARTISDXX
12267_01/27.12.99
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS MIDI NODO MARTISDXX MIDIESTOC.FM 27.12.99
5. MIDI NODO MARTISDXX ................................................................................................1
5.1 General...............................................................................................................................................................1 5.1.1 Tipos de interfaz ................................................................................................................................2 5.1.2 Datos tcnicos ....................................................................................................................................3 5.2 Unidades comunes y de interfaz del Midi Nodo ........................................................................................4 5.2.1 Generalidades ....................................................................................................................................4 5.2.2 Unidad de crosconexin y control XCG ........................................................................................5 5.2.2.1 General..............................................................................................................................................5 5.2.2.2 Operacin de la XCG ......................................................................................................................6 5.2.2.3 Combinaciones de unidades y mdulos de interfaz................................................................22 5.2.2.4 Mdulo de interfaz G703-75/120-4CH ......................................................................................24 5.2.2.5 Fallas y acciones ............................................................................................................................54 5.2.2.6 Panel frontal de la XCG................................................................................................................58 5.2.2.7 Especificaciones tcnicas de la XCG...........................................................................................60 5.3 Instalacin y configuracin...........................................................................................................................63 5.3.1 Subrack Midi Simple (RXS-S8) en un rack de 19" ......................................................................63 5.3.2 Subrack Midi Doble (dos RXS-S8) en un rack de 19" .................................................................65 5.3.3 Opciones para instalacin de sobremesa .....................................................................................67 5.3.4 Requisitos de instalacin debido a configuraciones extendidas .............................................68 5.3.5 Configuracin del Midi Nodo ......................................................................................................69 5.3.5.1 Introduccin...................................................................................................................................69 5.3.5.2 Configuracin ................................................................................................................................69 5.3.5.3 Ejemplo de configuracin del Midi Nodo.................................................................................74
APNDICE: MIDI NODO ESTRUCTURAS DE TRAMA G.704 ....................................76
MARTISDXX DESCRIPCIN DE NODOS PARA SUS NOTAS Y COMENTARIOS MIDIESTOC.FM 27.12.99
ii
MARTISDXX DESCRIPCIN DE NODOS MIDI NODO MARTISDXX GENERAL MIDIES.FM 27.12.99
5. MIDI NODO MARTISDXX 5.1 General

El Midi Nodo MartisDXX es un nodo de acceso flexible para el local del cliente. Ofrece la misma funcionalidad de crosconexin que el Nodo Bsico (64 Mbit/s) en un paquete rentable. El corazn del Midi Node est formado por una unidad de interfaz multifuncional que ocupa una ranura de anchura, la XCG, que combina las funciones de una unidad de crosconexin y de una unidad de control. Adems, proporciona cuatro interfaces G.703 de 2 Mbit/s, a 75 o 120 . El Midi Nodo MartisDXX soporta las mismas tarjetas de interfaz que el Nodo Bsico, exceptuando la FRU (la unidad Frame Relay). La unidades de interfaz de enlaces, los interfaces de acceso para cliente y las unidades servidoras se pueden aadir fcilmente, gracias a la estructura modular de los nodos MartisDXX. El subrack del Midi Nodo (RXS-S8) consiste de 8 ranuras (40T). Tambin hay una versin de sobremesa disponible (RXS-S8-TT).
5.1.1 Tipos de interfaz Existen numerosa combinaciones de interfaces en el Midi Nodo MartisDXX. La estructura modular de unidades y mdulos hace posible una expansin flexible del sistema MartisDXX. En el captulo Combinaciones de unidades y mdulos de interfaz encontrar una lista de las combinaciones de mdulos y unidades disponibles. Interfaces de enlace
Tipo 8448 / 2048 kbit/s 320 hasta 4096 kbit/s n * 64 kbit/s (n=232) 1544 kbit/s (T1) 2048 kbit/s Unidad de interfaz GMH GMH GMH GMM XCG
Interfaces de acceso para usuario

Tipo 2048 kbit/s 600 kbit/s2048 kbit/s 600 kbit/s64 kbit/s 64 kbit/s 0 bit/s64 kbit/s asinc Unidad de interfaz GMH, GCH VCM VCM VCM VCM
Otros interfaces Interfaces de frecuencia vocal y sealizacin CAE Unidad de interfaz POTS para aplicaciones de telefona Interfaces de terminacin de red y lnea ISD-LT y ISD-NT
Unidades servidoras Unidad de compresin de voz y fax EPS Unidad servidora ADPCM EAE, compresin ADPCM Unidad de conversin de V.110 a X.50 ECS
5.1.2 Datos tcnicos Funcionalidad de crosconexin La capacidad completa de crosconexin no bloqueante para el Midi Nodo es de 64 Mbit/s, que puede asignarse por ejemplo como 32 x 2 Mbit/s o 8 x 8 Mbit/s. Funciones especiales Proteccin de trayecto: El Midi Nodo soporta proteccin de trayecto 1+1. La recuperacin de nivel de enlace y circuito se lleva a cabo mediante el NMS. Difusin: mediante el NMS, los circuitos de difusin unidireccionales son fcilmente configurables. Punto a multipunto: con una tarjeta sevidora en el Midi Node, el sistema soporta la funcionalidad punto a multipunto. Siatema de Gestin de Red (NMS) El Midi Node se puede gestionar y configurar completamente con el Sistema de Gestin de Red MartisDXX. Para ello se requiere la versin 9.0B o posterior del NMS. Alarmas En la unidad PFU-A se puede acceder a contactos para cuatro alarmas mediante un conector macho tipo D de 9 patillas, situado en el panel frontal. Temperatura y humedad de operacin Condiciones normales. +5 a +35 C, desde 5 por ciento a 85 por ciento no condensado. Condiciones excepcionales: -5 a +45 C, desde 5 por ciento a 90 por ciento no condensado. Opciones de alimentacin Cada Midi Nodo debe estar equipado con unidades comunes que son la unidad de alimentacin y la unidad de control del sistema y crosconexin, XCG. Las siguientes fuentes de alimentacin ests disponibles: PFU-A: Alimentacin CC -48 V y 24 V: 3060 V, polo positivo a tierra, puede duplicarse con PFU-B. PAU-5T: Alimentacin Slim CA: 90240 V CA, 4763 Hz, puede duplicarse.
Consumo de potencia < 60 W, un subrack de Midi Nodo equipado con dos interfaces G.703 2 Mbit/s. Tamao (anchura x profundidad x altura) Subrack del Midi Nodo (RXS-S8): 213.2 x 265.8 x 190.3. Armario de sobremesa: 244 x 321 x 353 mm. Unidades enchufables: 25 x 160 x 233 mm (5T), 50 x 160 x 233 (10 T), 75 x 160 x 233 (15 T). Peso: < 10 kg subrack del Midi Nodo incluyendo las unidades.
MARTISDXX DESCRIPCIN DE NODOS MIDI NODO MARTISDXX UNIDADES COMUNES Y DE INTERFAZ DEL MIDI NODO MIDIES.FM 27.12.99
5.2 Unidades comunes y de interfaz del Midi Nodo

5.2.1 Generalidades Las unidades comunes necesarias en un Midi Nodo son la unidad de alimentacin PAU-5T y la unidad de crosconexin y control XCG. Las descripciones de las unidades de alimentacin se encuentran tras la descripcin de la unidad XCG. AIU CAE CCO y CCS CCO-UNI CCS-UNI EAE EPS ECS ESO GCH-A GMH GMM GMU GMU-M ISD-LT/ISD-NT IUM-5T/IUM-10T LIU PMP QMH VCM VMM
5.2.2 Unidad de crosconexin y control XCG
5.2.2.1 General La XCG es una unidad de 5T de ancho altamente integrada que combina las funciones principales de una unidad de control SCU y una unidad de crosconexin SXU-A. Adicionalmente, puede instalarse un mdulo de interfaz G703-75-4CH o un G703-120-4CH en la unidad base XCG. La XCG tiene una capacidad de crosconexin de 64 Mbit/s. Es capaz de crosconectar canales de XB de n x 64 kbit/s con posible sealizacin (canales XD) as como un nmero limitado de canales XB de n x 8 kbit/s. La XCG est diseada para operar como parte de la red MartisDXX y puede ser controlada con el Martis Network Management System. Existen cuatro interfaces E1 de 2048 kbit/s G.703, entrada y salida de sincronizacin as como interfaz de Terminal de Servicio en el panel frontal de la unidad. La XCG consta de dos tarjetas, una unidad base XCG 525 que contiene el procesador de control y caractersticas de crosconexin, y otra GDH 521/522 que contiene interfaces E1 (IF1-IF4) e interfaces de sincronizacin. Los interfaces 1 y 2 pueden utilizarse en modo protegido 1 + 1 y soportan todas las caractersticas del interfaz de enlace de MartisDXX, incluyendo gestin a travs de canal HDLC en cualquier intervalo de tiempo o en los bits libres de TS0. Los interfaces 3 y 4 no soportan gestin de canal HDLC y slo pueden utilizarse como punto de acceso de usuario (UAP). IF1 y IF2 pueden tambin emplearse como UAP. Los cuatro interfaces pueden utilizarse en modo estructurado o no en trama. La estructura de trama de los interfaces est de acuerdo al CCITT G.704. La XCG consta de una unidad base (XCG 525) y mdulos mdulo de alimentacin PDF 202 (-48 V) o PDF 209 (+24 V) mdulo software de unidad SMZ 538 mdulo de interfaz no balanceado G.703/G.704 (75 ) (GDH 521) o mdulo de interfaz balanceado G.703/G.704 (120 ) (GDH 522)
La unidad XCG tiene estructura modular. La unidad XCG debe operar una unidad de alimentacin acoplada PDF 202 o PDF 209. La anchura de la unidad es de 5T o de una ranura de tarjeta en el subrack MartisDXX. La ranura de tarjeta 8 en el Nodo Midi se reserva para la unidad XCG. Comenzando desde el borde superior del panel frontal de la unidad (G703-75 o 120-4CH equipada), existen dos LEDs de alarma, un conector de Terminal de Servicio, dos interfaces G.703, conectores de entrada/salida SYNC y de nuevo dos interfaces G.703. En la parte posterior de la unidad hay dos euroconectores de 2 x 32 patillas (DIN 41612). El euroconector superior se utiliza para la transmisin de seales de bus VTP local, seales de salida de alarma del equipo, tensin de 5 V a los circuitos de interfaz de bus y seales de entrada/salida de prueba. El conector inferior se emplea para transmitir las seales de bus de crosconexin, la tensin de 5 V a los circuitos de interfaz de bus y al bus de batera. El mdulo de alimentacin se monta en la unidad base.
5.2.2.2 Operacin de la XCG
Diagrama de bloques de la XCG La unidad XCG se ocupa de los datos del subrack y seales de temporizacin, el reloj principal de 16896 kHz del nodo, y seales de sincronizacin de trama y multitrama. La seal de referencia del reloj externo para el reloj principal puede tambin estar conectada desde cualquier unidad de IF en el subrack as como desde el interfaz SYNC. Las principales responsabilidades de la unidad XCG son: un canal VTP local, las seales de salida de alarma del subrack (PMA, DMA, MEI), la gestin del inventario del nodo, el almacenamiento de parmetros para todas las unidades de IF - excluyendo las unidades FRU - del subrack y los informes de eventos al NMS. La XCG no puede ser protegida. El diagrama de bloques funcionales se presenta en la Fig. 1. Los bloques funcionales comunes son bloque de crosconexin bloque del microprocesador para funciones de control mdulo de alimentacin PDF 202 o PDF 209 mdulo de interfaz G703-75-4CH or G703-120-4CH
El bloque del microprocesador, el bloque de crosconexin, y el interfaz de datos hacia el subrack estn ubicados en la placa 525 de la XCG, que es la placa principal de la unidad. Los interfaces de canal y el interfaz sync estn situados en el mdulo de interfaz.
BASIC CARD OF XCG G-INTERFACE MODULE 75/120 W SYNC

TTL
TIMING XCONN BLOCK
IF1 IF2 IF3 IF4 HDLC (VTP) FOUR CHANNEL G.703 INTERFACE XCON BUS G.704FRAMING uP BUS
EEPROM
HDLC
ALARMS PROCESSOR BLOCK
S U B R A C K I N T E R F A C E
+5V +12V -10V
U BAT DC
SC-INTERFACE
LEDS
A2F0018A
Fig. 1: Diagrama de bloques funcionales de la XCG 525
Bloque de crosconexin El bloque de crosconexin tiene las siguientes funciones principales. Crosconexin de canales de datos Control del bus de crosconexin Oscilador del reloj maestro de la unidad Interfaz para entrada/salida de reloj externo Seleccin de una seal de referencia para el oscilador del reloj maestro Seleccin de una seal de reloj para la salida de reloj externo
La crosconexin se realiza en la matriz de conmutacin del bloque de crosconexin. El bus de crosconexin contiene 1056 intervalos de tiempo crosconectables (bytes de 8 bits). Los bits procedentes de los bloques de interfaz se recogen mediante este bus. El conmutador de crosconexiones combina los nuevos bytes requeridos para el interfaz utilizando una granularidad de 8 kbit/s. Por lo general, se crosconectan intervalos de tiempo o bytes enteros. El retardo ocasionado por la crosconexin es de una trama de 8 kHz (125 s).
PLL1 16896 kHz
16M
ADDR
DATA MEM
X-CONN.MATRIX 0 64 KBIT/S DR DT X-BUS IF.
DR DT 8+0.5 K 16M AI
DATA
ADDR. MEM
8+0.5 K 16M
uP PORT ADDR. MEM SYB1,2 SYNC BUS IF. 4 x SYNC from IFs
DATA MEM
X-CONN.MATRIX 1 8 KBIT/S 0.5 KBIT/S
CONTROL
AU, ID EN ADDR. MEM VTP AUX ADDR. MEM PLL2 8192 kHz
+5V +12V -10V
Fig. 2: Diagrama de bloques del bloque XCONN
El bloque de crosconexin intercambia datos con IFs o unidades de IF escribiendo una direccin de canal en el bus de crosconexin, que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos viajan en buses separados de 8 bits. El bloque de crosconexin suministra la seal de reloj maestro de 16.896 Mhz al mdulo de interfaz y al subrack. El reloj maestro se usa para temporizar las operaciones del bus y para crear las frecuencias correctas para las seales transmitidas. La XCG contiene dos matrices de crosconexin (XCM), cada una de las cuales maneja distintos tipos de conexiones. El software de la XCG asigna tareas a la XCM apropiada. Ambas XCMs introducen la seal entrante desde el DR-bus en una memoria bfer. Cada XCM enva un octeto en cada TSB crosconectado al DT-bus. La capacidad de crosconexin de la XCG es 1043 x 64 (66 752) kbit/s de conexiones de n x 64 kbit/s (octeto) (capacidad total).
Aparte de la capacidad total se pueden asignar: 32 x 64 (2048) kbit/s a conexiones de n x 0.5 kbit/s (sealizacin asociada al canal) y 95 x 64 (6080) kbit/s a conexiones n x 8 kbit/s (bit)
Al calcular la capacidad de una conexin, aadir ambos extremos de la conexin al requerimiento de capacidad; por ejemplo, cada uno de los dos puertos del ejemplo en la section on page 12 requieren un octeto a 64 kbit/s. Matriz de crosconexin 0 La XCM0 conecta todos los canales XB a n x 64 kbit/s (completamente sin bloqueo). Los datos del DR-bus se escriben en la memoria bfer, de dos tramas de larga, utilizando una direccin del contador de trama. LOs datos se leen desde el bfer con una direccin, que a su vez se obtiene de una memoria de direcciones de crosconexin. El procesador de la unidad escribe esta direccin de crosconexin cuando se crean las crosconexiones. En cada tsB crosconectado, se lee una direccin de puerto y una posible direccin de ts (interfaces con estructura de trama) de una memoria de direcciones de puertos. La direccin se repite en cada trama. Es posible que varios interfaces de acceso de baja velocidad en la misma unidad de IF puedan compartir un intervalo de tiempo de bus, por ejemplo, ocho puertos de 8 kbit/s un tsB (interfaces de acceso de subrgimen a un mximo de 4.8 kbit/s con una velocidad de puerto de 8 kbit/s). Un nmero dado de puertos pueden compartir un intervalo de tiempo XD utilizando la misma direccin de puerto, y activndose ellos mismos slamente en parte de las tramas. La XCM0 contiene contadores de trama y multitrama, que proporcionan la temporizacin del X-bus. Los contadores de trama y multitrama de la XCM1 se sincronizan con la XCM0.
Matriz de crosconexin 1 La XCM1 proporciona conexiones de canal XC a n x 0.5 kbit/s y de canal XB a n x 8 kbit/s. Ambos tipos se conectan bit a bit. La capacidad total es de 127 intervalos de tiempo (ts) por trama (8128 kbit/s). Se pueden utilizar entre 0 y 2048 kbit/s en canales XD (completamente sin bloqueo). En los intervalos de tiempo XD, la seal del DR-bus se escribe en una memoria bfer de dos multitramas de largo. La capacidad mxima para los canales XB a n x 8 kbit/s es de 95 ts por trama (6080 kbit/s). Todos los puertos de un nodo con XCG debern bloquearse como puertos no equitativos. Do otro modo, puede existir bloqueo en la capacidad de n x 8 kbit/s. La XCM1 produce un byte crosconectado en cada octavo tsB durante la trama y transfiere el byte temporalmente a un bfer interno. Todos los bits de un byte se procesan incluso si algunos bits no estn crosconectados (se hallan en estado de reposo '1'). Los bytes se leen del bfer interno y se pasan al X-bus utilizando direcciones de una memoria de direcciones auxiliar. Los bytes XD se pasan del bfer a los tsB 528 a 559.
Bloque del microprocesador El bloque del microprocesador de control contiene las siguientes unidades funcionales. Microprocesador Memoria Canal HDLC Conversin A/D Interfaz del Terminal de Servicio
Microprocesador La unidad es controlada con un microprocesador de 16 bits. El procesador tiene acceso a las matrices de crosconexin y las memorias de crosconexin sin interferir en las conexiones existentes. Un watchdog supervisa la operacin del procesador.El programa del sistema se almacena en la placa en dos memorias EPROM intercambiables. Los programas de aplicacin se almacenan en memorias FLASH no voltiles; por tanto, es posible actualizar estos programas desde el NMS. La memoria no voltil tambin se emplea para almacenar los parmetros de operacin de la unidad, el nmero de serie de la unidad, informacin de las crosconexiones, parmetros de los puertos y los parmetros de todas las unidades de IF del nodo. En caso de que ocurra una interrupcin de la alimentacin, la unidad se reinicia automticamente con las condiciones prevalecientes antes de la interrupcin, sin parametrizaciones especficas. La memoria RAM del procesador funciona como un almacenamiento de trabajo que contiene e.g. contadores de error y bfer da datos para los enlaces HDLC y el bus de control de trama. El microprocesador soporta pruebas a nivel de sistema.
10
Memoria La memoria no voltil de 512 kbyte se utiliza para guardar los datos de crosconexin y parmetros de los puertos, as como el cdigo de los programas. Las crosconexiones pueden ser eliminadas e introducidas repetidamente sin que se produzca desbordamiento de capacidad. El ncleo del cdigo de programa se almacena en una EPROM. La memoria se implementa con componentes de montaje de superficie. RAM de 256 kB Memoria Flash de 512 kB EPROM de 256 kB
Canal HDLC El procesador de la unidad XCG enlaza con el bus de control del subrack mediante un controlador HDLC. La XCG almacena los comandos de crosconexin y los parmetros de puertos de las unidades de IF en una memoria no voltil. La unidad restablece su estado si ocurre un fallo de alimentacin. Conversor A/D La unidad incluye un conversor analgico-digital multicanal (ADC) que supervisa las tensiones de operacin, las tensiones auxiliares 1 y 2 del subrack y la tensin de control del oscilador maestro. Interfaz del Terminal de Servicio La unidad XCG tiene un canal serie asncrono simple. Este interfaz se usa en la conexin del terminal de servicio (CNF1). La tasa de baudios de la UART es 9600.
Alimentacin La unidad recibe su tensin de operacin del mdulo de alimentacin. Existen dos modelos de unidades de alimentacin disponibles, PDF 202 para entrada de batera de -48 V y PDF 209 para entrada de batera de +24 V. Los mdulos pueden reemplazarse como un todo y conectarse en la unidad con conectores. El mdulo se fija con tornillos en un lugar reservado para l en la unidad. La tensin de batera que se utiliza como tensin de alimentacin para el mdulo de alimentacin se conecta desde el bus MartisDXX a travs de conector del bus. El mdulo suministra las tensiones de operacin +5 V, +12 V y -10 V. El mdulo tambin recibe una tensin de bus de +5 V la cual, durante el arranque, se suministra a los circuitos de interfaz conectados al bus. La tensin de operacin de +5 V de la unidad se supervisa con un circuito de reinicio, y as una tensin de operacin baja da como resultado un reinicio. Todas las tensiones de operacin, as como la tensin de bus de +5 V se supervisan midindolas con un conversor A/D. Se generar una alarma si alguna tensin sobrepasa sus lmites.
11
Mdulo de interfaz El mdulo de interfaz G.703 de cuatro canales est pensado para ser utilizado con una unidad base XCG. Existen dos alternativas de uso para la unidad, una para un interfaz no balanceado de 75 , G703-75-4CH y otra para un interfaz balanceado de 120 , G703-120-4CH. Los mdulos incluyen cuatro canales de transmisin E1 independientes para llevar datos y tambin proporcionar un enlace de comunicacin interno del sistema MartisDXX. La funcin del mdulo es convertir seales recibidas por la unidad base XCG de un nodo MartisDXX de forma que cumplan con las especificaciones G.703 y otras recomendaciones relevantes que conciernen al interfaz elctrico hacia equipos exteriores a la red MartisDXX. El mdulo G703 tambin convierte seales desde otros equipos en seales que la red MartisDXX puede aceptar. Los interfaces de los canales de transmisin son independientes unos de otros. La estructura de trama est de acuerdo con G.704 para 2048 kbit/s. Se pueden utilizar dos interfaces para las conexiones de enlaces MartisDXX con una posibilidad de proteccin 1+1 y todos los cuatro interfaces pueden emplearse como puntos de acceso de usuario. Ver captulo Mdulo de interfaz G703-75/120-4CH para ms detalles.
Buses internos Estructura del bus de crosconexin Las funciones del bus de crosconexin tambin son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la crosconexin correspondiente se ha efectuado, la unidad activar la alarma IA Activity Missing, si no puede recibir su direccin de canal del bus. Los interfaces supervisan la informacin combinada formada por el reloj de bus y la seal de sincronizacin de multitrama; si esta informacin no est disponible, la unidad de interfaz activar la alarma Bus Sync Missing. La XCG est probando continuamente el bus XCON transmitiendo patrones de prueba en TS 1053. El bus de crosconexin cubre las posiciones de unidad 2 a 8 en el Midi Nodo.
NODE ACCESS PORTS IF UNIT PORT A DATA TO XCG (DR) DATA FROM XCG (DT) BUS ADDRESS (AI) BUS TIMING
A2F0015A
IF UNIT PORT B 8
XCG
Fig. 3: Seales del X-bus
12
El X-bus opera de forma sncrona. Las unidades de interfaz (unidades de IF) ajustan las seales de los puertos de acceso mescronas o plesicronas en el X-bus mediante el uso de bfer de bits. Las unidades de IF con estructura de trama tambin almacenan en bfer las fases de trama (multitrama). La XCG proporciona el reloj de bus (16896 kHz), la temporizacin de trama (8 kHz) y la temporizacin de multitrama (0.5 kHz). La XCG genera una direccin de puerto para cada intervalo de tiempo de bus crosconectado. Un puerto intercambia un byte de datos con la XCG cuando reconoce su direccin. Los puertos con estructura de trama reciben el nmero de intervalo de tiempo de trama explcitamente.
1 FRAME (125 us) 1053 1055
TSB 0 1
528 ... 559 XD-CHANNELS

7 6 5 4 BITm = 8 kbit/s 3 2 1 0
Frame sync; 8 kHz( TSB 1052) Multiframe sync; every 16'th frame (frame 15) TSBn = 64 kbit/s
BIT TSB 0,1 2 TO 9 10 TO 527 528 TO 559 560 TO 1052 1053 TO 1055 USE BUS TEST UNUSED XB-CHANNELS XD-CHANNELS XB-CHANNELS BUS TEST NUMBER OF TSBs 2 8 518 0 TO 32 493 3
TSB = BUS TIMESLOT
A2F0019A
Fig. 4: Estructura lgica del X-bus
La trama de X-bus se divide en 1056 intervalos de tiempo de bus (tsB) numerados desde 0 a 1055. Cada tsB tiene una capacidad de 64 kbit/s. Cada uno de los ocho bits de un tsB puede considerarse como un canal diferenciado de 8 kbit/s. Se pueden multiplexar hasta 32 tsBs en la multitrama de 16 tramas de largo para la crosconexin de canales XD. Los intervalos de tiempo XD estn crosconectados bit a bit, creando canales de n x 0.5 kbit/s. Se reservan cinco intervalos de tiempo para supervisin del nodo. Los restantes 1051 intervalos de tiempo de bus estn reservados para la crosconexin de datos de usuario. Asignacin del X-bus La capacidad del X-bus es asignada por el software de la XCG basndose en los parmetros seleccionados del puerto. Los puertos se clasifican en equitativos y no equitativos. La XCG soporta asignacin no equitativa. Los puertos de 2048 kbit/s obtiene una asignacin no equitativa si el bfer de recepcin es de 4 u 8 tramas. Un puerto no equitativo no reserva tsBs para los canales XB hasta que los intervalos de tiempo estn crosconectados. Se reserva un posible intervalo de tiempo XD cuando el puerto est bloqueado. Se pueden acomodar ms de 32 puertos de 2048 kbit/s no equitativos en un nodo, si parte de los intervalos de tiempo no estn crosconectados y si la capacidad de sealizacin no impone limitaciones.
13
Un ejemplo del procedimiento de crosconexin de seales Conexin de seales de XB de 64 kbit/s La siguiente secuencia detalla el procedimiento cuando la XCG crosconecta un byte entre dos puertos de 64 kbit/s. La Fig. 3 muestra el camino de datos en la direccin desde el puerto A al puerto B (lnea a trazos). Cuando el operador bloquea los parmetros del puerto, se le asigna a ste un tsB automticamente. El operador crea una crosconexin entre los dos puertos. En cada trama de bus para los puertos A y B: La XCG entrega la direccin del puerto al bus de direcciones La XCG lee una direccin de crosconexin de una memoria de direcciones y, utilizando dicha direccin, lee un byte de datos de la memoria de datos El puerto y la XCG intercambian un byte de datos La XCG escribe el byte que recibi en una memoria de datos El puerto enva el byte que recibi al interfaz de acceso. El retardo de los canales XB en la XCG es de una trama (125 s). El retardo total a travs de un nodo tambin incluye los retardos de bfer en las unidades de IF.
FRAME n TSBi ADDRESS BUS TSBj
FRAME n+1
TSBi+2 DATABUS TO CONTROL UNIT
TSBj+2
TSBi+2 DATABUS FROM CONTROL UNIT
TSBj+2
TSBi+2
TSBj+2
A2F0008A
Fig. 5: Intercambio de bytes de datos en el X-bus
Conexin de seal XB a 8 kbit/s El intercambio de datos en el X-bus es similar al de la seal de 64 kbit/s. Siempre se transfiere un byte completo. La XCG ensambla el byte bit a bit durante ocho intervalos de tiempo consecutivos. Los bits, que no hayan sido crosconextados, pasan a estado de reposo '1'. El retardo de la seal es de una trama dentro de la XCG. Conexin de seal XD a 0.5 kbit/s El procedimiento es similar al de la conexin a 8 kbit/s, pero aqu se emplea la estructura de multitrama. El retardo en la XCG es de una multitrama (2 ms).
14
Interfaz del X-bus La XCG proporciona el reloj de bus C16M a travs del X-bus. Dicho reloj C16M es el reloj central del subrack: se utiliza para generar las frecuencias de reloj para las seales transmitidas. El bus suministra las seales de alineamiento de trama y de multitrama a los bfer de trama La XCG intercambia datos con las unidades de interfaz direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. Desde la XCG, las unidades base reciben la direccin del intervalo de tiempo que dirige la transmisin de datos del bus hacia un intervalo de tiempo seleccionado en un instante dado. Mux/Demux En la transmisin digital de datos es posible combinar varios canales de transmisin de datos y enviarlos por la misma lnea de transmisin utilizando estructuras de trama. Las tramas se componen de seales de alineamiento de trama que se envan a intervalos regulares y canales de datos situados en posiciones predefinidas entre las seales de alineamiento. La seal de alineamiento de trama se compone de un patrn definido de bits, que el receptor buscar en el flujo de datos serie recibidos. Cuando el receptor lo encuentra, la seal de alineamiento de trama est sincronizada y por tanto es capaz de extraer la carga til de los canales de datos y asignarlos a las posiciones deseadas. Las seales de alineamiento de trama repetidas a intervalos regulares dividen los datos transmitidos en tramas que tienen una estructura definida para cada velocidad de transmisin. En el sistema MartisDXX la frecuencia de repeticin de trama es siempre de 8 kHz, por lo que es necesario utilizar tramas de diferente longitud, es decir, que contienen un nmero diferente de bits, para las diferentes velocidades de transmisin. Una multitrama se crea cuando se combinan varias tramas consecutivas en una estructura de trama, que utiliza una segunda seal de alineamiento de trama cuya frecuencia de repeticin es menor. Por ejemplo, la sealizacin se transmite en una estructura de multitrama que contiene 16 tramas repetidas a una frecuencia de 500 Hz. Se obtiene una sincronizacin en recepcin ms fiable cuando se aade la suma de comprobacin CRC a la estructura de trama. Entonces tambin es posible supervisar la calidad de la transmisin. El CRC se obtiene en el extremo transmisor dividiendo el valor binario de un bloque de datos de longitud fija entre un nmero definido. El resto de la divisin se transmite en una trama hacia el receptor, que realiza el correspondiente clculo y compara su resultado con el resultado recibido de la lnea. La transmisin del bloque de datos no contiene errores cuando los resultados son iguales. Si existe diferencia en los resultados, entonces el bloque de datos contiene uno o ms errores. El CRC puede obtenerse para un bloque de datos de una trama, o, alternativamente, el CRC puede obtenerse para un bloque de datos de varias tramas que luego constituyen una estructura de multitrama. La suma de comprobacin CRC se utiliza para comprobar la fiabilidad de la sincronizacin al contar cuntos bloques se reciben con errores dentro de cierto nmero consecutivo de bloques. Si el nmero de bloques con error excede el valor de probabilidad, es muy posible que el receptor se encuentre sincronizado en una posicin errnea de la trama, es decir, el receptor ha cometido un error en el alineamiento de trama. Entonces se fuerza al receptor a realizar una nueva bsqueda de la palabra de sincronizacin de trama y a abandonar la que puede llamarse "palabra de sincronizacin de trama simulada". La calidad de transmisin se mide como la tasa de error obtenida al contar el nmero de bloques que se reciben con errores dentro de un cierto nmero de bloques. El mtodo de suma de comprobacin CRC es factible cuando la tasa de error de transmisin es tan baja que como mximo hay un error, en media, por cada bloque comprobado.
15
La comunicacin interna de la red MartisDXX se basa en canales HDLC que se incorporan a las seales con estructura de trama. El procesador de la unidad puede transmitir y recibir mensajes hacia/desde otros nodos mediante un controlador HDLC de dos canales conectado a ambos interfaces con estructura de trama de la unidad. Generalmente los mensajes se envan a travs del bus de control hacia el resto de unidades donde se procesan o desde donde se reenvan a otros nodos. La velocidad de transmisin de los canales HDLC puede seleccionarse dentro de los lmites de 4 kbit/s a 64 kbit/s, dependiendo de los requisitos y de la capacidad de transmisin disponible. Adems de las palabras de sincronizacin de trama y de los canales de datos transmitidos, las estructuras de trama tambin incluyen algunos bits para los cuales las recomendaciones no especifican funcionalidad o que no se utilizan en la aplicacin en cuestin. Estos bits pueden utilizarse por tanto para la transmisin de informacin interna del sistema. Un sistema u organizacin puede tambin especificar el uso de estos bits para algunas funciones internas. En el sistema MartisDXX la funcin de estos bits especiales se define a travs de los interfaces de usuario. Las estructuras de trama se describen en los Apndices.
16
Bus de control VTP La unidad XCG tiene un interfaz para el bus de control VTP interno. El bus VTP se emplea para la comunicacin entre las unidades dentro de un subrack. El bus es una red de rea local de alta velocidad serie sncrona que cuenta con lneas de datos y de reloj y circuitos de interfaz. El rgimen binario del bus VTP local es de 2 Mbit/s. VTP es una abreviacin de las palabras Virtual Token Protocol (Protocolo de Testigo Virtual), que es un mtodo de acceso al medio libre de colisiones basado en el principio de paso de testigo implementado con la ayuda de temporizadores. El control de enlace lgico se basa en el protocolo LLC3 en ambos buses. Los protocolos de capas superiores son los mismos que los protocolos de los interfaces de gestin externa de los nodos MartisDXX. El bus VTP local soporta direcciones de unidades de 131.
Sistema de reloj del nodo El oscilador principal (PLL1) funciona a una frecuencia de 16896 kHz. La exactitud en el modo de temporizacin interno es +30 ppm, por encima del rango de temperatura de funcionamiento. Para las especificaciones de fluctuacin de fase y fluctuacin lenta de fase, ver las Especificaciones tcnicas de la XCG. El oscilador principal puede estar enganchado a una fuente externa o al reloj recibido de un interfaz de acceso. Se suministran dos buses de sincronizacin para la transferencia de relojes a la XCG.
NODE ACCESS PORTS; N x 64 KBIT/S IF. UNIT PORT STATUS IF. UNIT
SXU MONITOR 1
PORT STATUS
A2F0012A
Fig. 6: Sistema de reloj del nodo
17
Oscilador auxiliar Un oscilador auxiliar (PLL2) est enganchado al PLL1 proporcionando frecuencias en la jerarqua de 2048 kbit/s para el interfaz de salida de reloj. La frecuencia de oscilacin es 8192 kHz. El PLL2 tambin suministra el reloj de 2048 kHz empleado para la conexin al bus de control del subrack VTP y el reloj de transmisin para IFs GDH. Lista de prioridad de reloj En una red MartisDXX normalmente se utilizan las lneas de enlace y el interfaz de reloj externo de la XCG para transferir la temporizacin al nodo. Mientras que el reloj del nodo puede sincronizarse desde los interfaces a velocidades inferiores (n x 64 kbit/s), ha de tenerse en cuenta que con la sincronizacin a partir de seales de 2 Mbit/s y 8 Mbit/s se obtienen mejores propiedades de fluctuacin lenta de fase controlada. El operador selecciona en el men Master Clock de la ventana Node los puertos para la lista de prioridad de reloj y asigna su prioridad. Es posible introducir hasta cinco puertos. La XCG selecciona el puerto de mayor prioridad con un estado sin alarmas como entrada al oscilador principal. Supervisin de reloj y alarmas La XCG supervisa el reloj seleccionado y tambin el siguiente en la lista de prioridad de reloj. El reloj externo se supervisa al habilitarse. Los relojes de la lista de prioridad de reloj son tambin supervisados por las unidades de interfaz. Mediante una falla mayor en una seal de recepcin del puerto, la unidad de IF atrapa el reloj (en SYNC BUS 1/2) y enva un mensaje de estado de reloj a la XCG. El circuito de supervisin de la XCG abre el bucle enganchado en fase manteniendo la frecuencia de reloj hasta que el procesador seleccione otro reloj. Se selecciona la temporizacin interna si todos los relojes de la lista de prioridad de reloj han fallado. Los interfaces de 2 Mbit/s con estructura de trama pueden emplear un bit dedicado en la trama como un bit de alarma de extremo lejano de reloj (FEA). Se utiliza en enlaces que transfieren temporizacin entre nodos. Si un nodo intermedio en una red pierde su sincronizacin, el bit de alarma se transmite desde todos sus interfaces. La unidad de IF del nodo receptor atrapa el reloj en el bus de sinc.1/2. Despus de eliminar una falla, la unidad de IF gradualmente elimina el estado del reloj. El operador puede introducir un tiempo de aceptacin de reloj en el men Master Clock. No se seleccionar un reloj de nuevo hasta que su estado haya sido bueno durante el tiempo de aceptacin. La XCG supervisa que el PLL1 est enganchado a la fuente de reloj. Se generar una alarma de bucle enganchado en fase si la frecuencia fuente est fuera del rango o si contiene una fluctuacin de fase mayor de la especificada en las Especificaciones Tcnicas. Interfaz de salida de reloj Existe una salida de reloj del nodo en el interfaz externo del mdulo de interfaz de la XCG (G703-75/120-4CH). La salida se activa y su frecuencia se selecciona en la ventana Master clock. La funcin de control de salida, al pasar al estado activado, inhabilita la salida cuando la XCG se halla en temporizacin interna o est enganchada al interfaz externo. Cuando el control de salida est desactivado, la salida de reloj est activa sin importar su estado en la lista de prioridad de reloj.
18
Fallas de reloj supervisadas en la XCG

Descripcin de fallas Todos, excepto uno, de los relojes de la lista de prioridad, han fallado Estado MEI Led R Mensaje de alarma Aviso de lista de prioridad Prdida del enganche del reloj maestro Prdida de reloj externo
Todos los relojes de la lista de prioridad han MEI fallado Reloj externo en la lista de prioridad y no pre- MEI sente Reloj externo en la lista de prioridad de reloj, interfaz de reloj inhabilitado PMA Enganche fallido a un reloj Falla del oscilador principal en la XCG PMA PMA
R R Y
Aviso de reloj externo Alarma de bucle enganchado en fase Falla de RAM de crosconexin Alarma de extremo lejano de reloj
Alarma de extremo lejano de reloj (individua MEI para cada enlace)
Si fallase el reloj del nodo proporcionado por la XCG, las unidades GMH/GCH transmiten un reloj independiente con una tolerancia de frecuencia bsica a los puertos de salida. La alarma de reloj del nodo es generada por las unidades de IF.
Operaciones a nivel de nodo El software de la XCG se ocupa de las siguientes operaciones a nivel de nodo: Gestin del inventario de nodo Copia de seguridad de los parmetros de las unidades Control de alarmas de rack (PMA, DMA, MEI) Informe de eventos al Network Management System Bucles de prueba de canal
Gestin del inventario de nodo El software del Node Inventory Management incluye funciones para obtener y asignar identificaciones de nodo y de subrack, para crear y eliminar el inventario, para aadir y eliminar unidades, para obtener informes de inventario y para supervisar la presencia de unidades registradas o no registradas. La operacin de creacin del inventario se utiliza para registrar todas las unidades existentes en el inventario. La operacin de adicin de unidad se emplea para registrar una unidad dada en el inventario. La operacin de eliminacin del inventario deshace el registro de todas las unidades - en otras palabras, todas las unidades se eliminan del inventario. La operacin de eliminacin de unidad se utiliza para eliminar una unidad dada del inventario. El informe de inventario proporciona los datos de identificacin del nodo y subrack y la lista de unidades existentes o registradas. La condicin de falla Installation Error (Error de instalacin) se detecta si los datos del inventario son ambiguos e inconsistentes. La condicin de falla Missing Unit (Unidad no presente) se detecta si la unidad registrada no est presente. La condicin de falla Extra Unit (Unidad extra) se detecta si hay una unidad no registrada presente en el subrack.
19
Copia de seguridad de los parmetros de las unidades La unidad XCG almacena las copias de seguridad de los parmetros de todas las unidades registradas para posibles reemplazamientos de unidades, excepto para las unidades FRU. Una nueva unidad reemplazada heredar las copias de seguridad de parmetros de la unidad registrada para la ranura de unidad. La compatibilidad de los parmetros se comprueba basndose en los tipos de hardware y software. Las copias de seguridad de parmetros se actualizan a la unidad XCG cuando se registra una unidad o cuando los parmetros de la unidad han cambiado. Las copias de seguridad de parmetros se copian desde la unidad XCG cuando se reemplaza una unidad registrada por otra unidad compatible (ver el captulo 5.3.4). Control de alarmas de rack La unidad XCG controla los tres LEDs y las correspondientes salidas de relay de las alarmas del equipo (PMA, DMA, MEI) de un subrack. Los LEDs de alarma del rack y las salidas de relay correspondientes estn situadas en las unidades PFU o PAU. Las alarmas del rack PMA, DMA, MEI se dan si alguna unidad en el subrack tiene una condicin de falla activa que requiera la alarma correspondiente como consecuancia de ello. La unidad XCG recoge PMAs, DMAs y MEIs de las unidades del subrack y las suma de forma separada para cada alarma de rack.
CONTROL UNIT
MOTHER BOARD
PAU / PFU
PMA
REG REF AA FILT
PMA
DMA CPU AB FILT
REF
DMA
MEI
REF AC FILT
MEI
A2F0005A
Fig. 7: Control de alarma del rack
Las alarmas de rack pueden ser retrasadas. El retardo de alarma de rack puede ser establecido (0600 sec) por el usuario. Una alarma sumada debe estar activa al menos el tiempo de retardo establecido, no necesariamente de forma continua, antes de que la alarma de rack se active en la PFU o la PAU. La alarma de rack ser pasivada en la PFU o PAU cuando la alarma sumada haya sido pasivada continuamente, al menos el tiempo de retardo establecido. Las alarmas de rack PMA y DMA pueden ser canceladas. La cancelacin no se retarda. Cuando la PMA y la DMA hayan sido canceladas, se activa la MEI como recordatorio.
20
Informe de eventos al Network Management System (Sistema de Gestin de Red) La unidad XCG no slo supervisa las unidades registradas del subrack para las alarmas del rack sino que tambin soporta el sondeo de estados a nivel de subrack y de nodo desde el Network Management System centralizado. El informe de estado del nodo contiene el estado de los subracks que no se hayan en su estado normal. Los informes de estado de subracks contienen los estados de las unidades que no se hallan en estado normal. Por ejemplo, todos los cambios en condiciones de fallas y configuracin estn indicados para todas las unidades. Estos informes proporcionan informacin detallada de las unidades correctas para diferentes fines Mientras se crea el informe del estado del subrack, la ruta al MartisDXX Server de sondeo se actualiza a la tabla de encaminamiento local de la unidad XCG a partir del mensaje de invocacin. Esta ruta puede utilizarse para mandar informes de eventos espontneos al MartisDXX Server. Los mdulos de informe de unidades pueden enviar informes de eventos a la unidad XCG local, que los enva al MartisDXX Server. La aplicacin ms importante es el informe de cambios de fallas de enlace en la gestin de recuperacin de enlaces.
21
5.2.2.3 Combinaciones de unidades y mdulos de interfaz
General El Midi Nodo puede estar equipado con varias unidades de interfaz que se emplean para conexiones de enlaces y canales externas. Estas son especficas de la aplicacin, dependiendo de los requerimientos de enlaces y canales. Segn el uso de las unidades comunes (unidades de control y crosconexin y de alimentacin) y los requerimientos de redundancia de la aplicacin, existen de 4 a 6 ranuras de unidades de interfaz disponibles en un Subrack del Midi Nodo RXSS8. La capacidad del nodo no se determina nicamente en trminos de espacio fsico, sino que tambin hay que considerar la memoria y la capacidad del procesador. La mxima capacidad de crosconexin de un Midi Nodo es de 64 Mbit/s. Esto supone que el ancho de banda total para los puertos de interfaz dentro de un nodo no puede exceder de 64 Mbit/s. Las unidades de interfaz se utilizan para los interfaces de lnea y de usuario. Las unidades se clasifican, dependiendo de su funcionalidad, en unidades de tarjetas de anchura simple, doble, o triple. Los interfaces actuales de enlaces y canales de MartisDXX son definidos por el mdulo de interfaz que reside en la unidad base como una parte subensamblada. Se pueden montar distintos tipos de mdulos de interfaz en la misma unidad base. Una unidad multifuncin XCG equipada con el mdulo de interfaz G703-75/120-4CH es una unidad de interfaz as como una unidad de control y crosconexin para el Midi Nodo completo. Ms abajo se presenta una lista de otras combinaciones de unidades y mdulos de interfaz disponibles para su uso en un Midi Nodo. Combinaciones de unidades y mdulos de interfaz Unidades de interfaz
Mdulos XCG GMM VMM GMH GCH-A VCM VCM CAE -5T -10T x x x x x x x x x x x x x x x x x x x x x x x x x AIU GMU/ 1:1/1:4 GMU-M
G703-75/120-4CH x T1 X21-G704-S V35-G704-BS V36-G704 G703-75 G703-120 G703-8M OTE-LP OTE-LED LTE BTE-4096 BTE-2048 BTE-2048-2W BTE-1088 BTE-384 BTE-64 V24-DCE V24-DCE-PMP V24-DTE
22
Unidades de interfaz
Mdulos V35-IEC X21 G703-64 V35 V36 PCM-10VF ADPCM-10VF EM-2*10 STM-1-IO-13 STM-1-SH-13 STM-1-LH-13 STM-1-E SYN-34-E XCG GMM VMM GMH GCH-A VCM VCM CAE -5T -10T x x x x x x x x x x x x x AIU GMU/ 1:1/1:4 GMU-M
Adems, se encuentran disponibles las siguientes unidades de interfaz para el Midi Nodo, pero no contienen mdulos de interfaz separados: IUM-5T IUM-10T ISD-LT/ISD-NT CCS-PCM CCO-PCM CCS-ADPCM CCO-ADPCM
Ms an, existen tres unidades servidoras que pueden utilizarse en un Midi Nodo: ECS EPS EAE
23
5.2.2.4 Mdulo de interfaz G703-75/120-4CH General El mdulo de interfaz G.703 de cuatro canales est pensado para ser utilizado con una unidad base XCG. Existen dos alternativas de uso para la unidad, una para un interfaz no balanceado de 75 , G703-75-4CH y otra para un interfaz balanceado de 120 , G703-120-4CH. Los mdulos incluyen cuatro canales de transmisin E1 independientes para llevar datos y tambin proporcionar un enlace de comunicacin interno del sistema MartisDXX. La funcin del mdulo es convertir seales recibidas por la unidad base XCG de un nodo MartisDXX de forma que cumplan con las especificaciones G.703 y otras recomendaciones relevantes que conciernen al interfaz elctrico hacia equipos exteriores a la red MartisDXX. El mdulo G703 tambin convierte seales desde otros equipos en seales que la red MartisDXX puede aceptar. Los interfaces de los canales de transmisin son independientes unos de otros. La estructura de trama est de acuerdo con G.704 para 2048 kbit/s. Se pueden utilizar dos interfaces para las conexiones de enlaces MartisDXX con una posibilidad de proteccin 1+1 y todos los cuatro interfaces pueden emplearse como puntos de acceso de usuario. Ver captulo Mdulo de interfaz G703-75/120-4CH para ms detalles.
24
Operacin del mdulo de interfaz Diseo mecnico El diseo mecnico del mdulo de interfaz G.703 de cuatro canales se basa en la mecnica estndar del sistema MartisDXX. El mdulo puede instalarse en una unidad base XCG. La tensin de operacin se alimenta al mdulo desde la unidad base a travs de los mismos conectores que se utilizan con seales para el bus del microprocesador de control bus y para el procesamiento de la transmisin de datos. Mdulo de alimentacin Un mdulo recibe su tensin de operacin desde el mdulo base. El mdulo requiere la tensin de operacin de +5V.
Control uP BUS
HDLC CONT.
EEPROM
RD1 RD2 Rx RCK
CODE BIN FRAME DEMUX RX BUFF
DR
RX LINE
TD1 CODE BIN TCK FRAME MUX TX BUFF
AI DATA IF.
Tx
TD2
DT
TX LINE
RCK to SYB-IF TCK from Base unit
C16M SYNC SYNC IF. FSYN MSYN
+5V
A1F0007A
Fig. 8: Diagrama de bloques funcional para un canal del mdulo G703-75/120-4CH
Bus del procesador de control El mdulo de interfaz se controla mediante un microprocesador situado en la unidad base. Se utiliza una memoria no voltil en la unidad base para almacenar los parmetros operativos del mdulo para que, en caso de una interrupcin del suministro de alimentacin, el mdulo es reinicializado en las condiciones previas a dicha interrupcin, sin ser necesaria una parametrizacin especfica. La EPROM situada en el mdulo lleva el nmero de serie del mdulo, La versin HW y el ID del mdulo.
25
Interfaces de lnea El mdulo de cuatro canales se conecta a una lnea de transmisin a travs de la circuitera del interfaz. El bloque contiene los componentes analgicos necesarios para el interfaz E1. En la direccin de recepcin, el mdulo de interfaz regenera la seal codificada recibida de la lnea de transmisin y transforma la seal a nivel digital. El mdulo supervisa el nivel de la seal recibida; si es demasiado bajo o se pierde por completo, el mdulo enva una seal SIA a la unidad base y al mismo tiempo activa una alarma de seal perdida a travs del bus del procesador. El comportamiento est de acuerdo con G.775. Como el interfaz de lnea includo en este mdulo cumple totalmente todas las recomendaciones relevantes, se da una descripcin completa de este interfaz slamente en las Especificaciones tcnicas. Lo siguiente describe brevemente el diseo del circuito del interfaz de lnea del mdulo G703-75/120-4CH.
A1F0008A
Fig. 9: Procesamiento de datos y reloj en la direccin de recepcin
El reloj en la direccin de recepcin que es recuperado a partir de los datos en el mdulo de interfaz se utiliza para decodificar el cdigo de lnea y demultiplexar la trama. Si no existe seal recibida, el mdulo de interfaz reemplaza el reloj recibido por el reloj transmitido. El reloj recibido por cualquiera de los cuatro canales en el mdulo de interfaz puede ser conectado a los dos buses SYB en la unidad base para ser utilizado como la seal de sincronizacin del nodo. El reloj al SYB-bus se desconecta si ocurre un fallo en la seal recibida. El mdulo genera la estructura de trama y el cdigo de lnea G.703 para los datos en la direccin de transmisin. El reloj de 2.048 MHz en la direccin de transmisin y el reloj C16M del nodo recibido de la XCG estn mutuamente enganchados en fase. En la direccin de recepcin, el transceptor de lnea regenera el nivel de CMOS RD1, RD2 y RCK a partir de la seal analgica de recepcin. El transformador de entrada, junto con las resistencias, ajustan la impedancia de la lnea y la amplitud para el circuito transceptor de lnea. Los diodos limitadores protegen contra sobretensiones.
26
A1F0009A
Fig. 10: Generacin de reloj y datos en la direccin de transmisin a 2048 kbit/s
El reloj en la direccin de transmisin para 2048 kbit/s es generado por el oscilador de cristal de la unidad base. El oscilador se engancha al reloj C16M del bus, que se emplea para crear la trama y generar los pulsos de salida en el codificador. En la direccin de transmisin, los pulsos positivos y negativos activos a nivel alto de nivel CMOS se pasan al transceptor de lnea, el cual produce la forma del pulso de acuerdo con la recomendacin G.703 junto con el transformador de lnea y las resistencias. Con el transformador y las resistencias tambin se consigue adaptar la impedancia a la lnea. Los diodos limitadores protegen contra las sobretensiones. Interfaces de reloj Se suministra un interfaz de entrada para un reloj externo y un interfaz de salida para el reloj del nodo. Los interfaces cumplen con la rec. G.703 10 del ITU-T. Los conectores que son del mismo tipo que los conectores de interfaz estn situados en el panel frontal. Para ver las especificaciones del interfaz, consultar el captulo Especificaciones tcnicas del mdulo G70375/120-4CH.
27
Estructura funcional
SYNC
SYNC IF
SYNC
RX FRAME XB/ XD 2 Mb/ s G.703 IF IF 1 TX FRAME XB/ XD RX FRAME XB/ XD 2 Mb/ s G.703 IF IF 2 TX FRAME XB/ XD RX FRAME XB/ XD 2 Mb/ s G.703 IF IF 3 TX FRAME XB/ XD RX FRAME XB/ XD 2 Mb/ s G.703 IF IF 4 TX FRAME XB/ XD
A1F0006A
BUS IF
X-BUS
RCK 1, 2, 3, 4 +5V UNIT CONTROL uP
Fig. 11: Estructura funcional de los mdulos G703-75-4CH y G703-120-4CH
Los principales bloques funcionales de los mdulos G703-75-4CH y G703-120-4CH incluyen interfaces de lnea para cuatro canales, circuitos multiplexores y demultiplexores de trama de canal, bfer de entrada y salida de canal, y un interfaz de X-bus comn para todos los canales. El procesador del mdulo base controla y supervisa las funciones del mdulo de interfaz. La informacin relativa al control y la supervisin se transmite a travs de un bus de control interno del subrack desde la unidad base. Mediante este bus, la unidad base puede comunicarse con otras unidades del subrack. El procesador genera mensajes HDLC y procesa los mensajes HDLC recibidos de los interfaces con estructura de trama. Los interfaces de canal de transmisin de datos convierten las seales de lnea G.703 analgicas en seales adecuadas a los circuitos digitales del mdulo y a la inversa. En la direccin de recepcin, se regenera la seal atenuada por la lnea de transmisin y se recupera la seal de reloj. Las seales de carga til y de reloj se transforman al nivel necesario para la lgica digital. Los interfaces de lnea estn dispuestos en la misma placa de circuito impreso.
28
La seal con estructura de trama que se transporta por la lnea de transmisin se ensambla y desemsambla en los bloques Tx-frame y Rx-frame de cada canal. En la direccin de transmisin el bloque Tx-frame crea una seal haciendo la asignacin de los datos provenientes del X-bus dentro de los intervalos de tiempo correctos, aadiendo los bits de la seal de alineamiento de trama y la suma de comprobacin CRC, y generando el canal HDLC en la posicin correcta dentro de la trama, con la ayuda del procesador. El transceptor de lnea convierte la seal de transmisin digital a una seal analgica en el interfaz de lnea. En la direccin de recepcin, el bloque de interfaz de lnea convierte la seal analgica a una seal digital. El bloque Rx-frame busca en la seal recibida la palabra de sincronizacin de trama. Cuando se encuentra la sincronizacin, el bloque RX-frame puede extraer los intervalos de tiempo de transmisin de datos, comprobar el CRC, y recuperar y entregar el canal HDLC al procesador. La estructura de trama se corresponde con la Recomendacin G.704 / 2048 kbit/s. Si fuera necesario, tambin es posible eliminar la estructura de trama y operar el canal en modo transparente. Los bfer de transmisin de los canales se utilizan para almacenar los datos recibidos de la unidad de crosconexin a travs del X-bus, de manera que siempre haya un intervalo de tiempo preparado para ser transmitido por el bloque Tx-frame. Los bfer de transmisin tambin sincronizan la fase de la trama transmitida con la fase del X-bus e insertan datos de relleno en los intervalos de tiempo de la trama no utilizados. Los bfer de recepcin de los canales almacenan los datos que llegan para que siempre se encuentren disponibles los intervalos de tiempo para el mdulo de crosconexin. Estos bfer tambin constituyen un bfer flexible cuyo objetivo es compensar las pequeas diferencias en la velocidad momentneas entre el X-bus y la seal recibida. La longitud de los bfer de recepcin puede cambiarse de acuerdo con los requisitos de la aplicacin. Por ejemplo, en algunos casos se necesita el mnimo retardo en la conexin y en la operacin plesicrona se desea el menor nmero de deslizamientos posible. El interfaz del X-bus transfiere las seales desde el X-bus a los canales, seales de temporizacin e informacin de control al mdulo, y asimismo, transfiere datos e informacin de supervisin desde los canales al X-bus. Interfaz del X-bus La unidad base proporciona el reloj C16M para el mdulo de interfaz. El reloj C16M entrante tambin es el reloj central del subrack: se emplea para crear frecuencias de reloj para las seales transmitidas. La unidad base entrega seales de alineamiento de trama y multitrama a los bfer de trama. La unidad de crosconexin intercambia datos con el mdulo de interfaz direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. A travs de la unidad base, el mdulo G703-75/120-4CH recibe la direccin del intervalo de tiempo que dirige la transmisin de datos del bus a un intervalo de tiempo seleccionado en cada momento. Las funciones del bus tambin son supervisadas por el mdulo de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. Esta alarma inhibe la alarma de prdida de direccin de canal.
29
Mux/Demux En la transmisin digital de datos es posible combinar varios canales de transmisin de datos y enviarlos por la misma lnea de transmisin utilizando estructuras de trama. Las tramas se componen de seales de alineamiento de trama que se envan a intervalos regulares y canales de datos situados en posiciones predefinidas entre las seales de alineamiento. La seal de alineamiento de trama se compone de un patrn definido de bits, que el receptor buscar en el flujo de datos serie recibidos. Cuando el receptor lo encuentra, la seal de alineamiento de trama est sincronizada y por tanto es capaz de extraer la carga til de los canales de datos y asignarlos a las posiciones deseadas. Una multitrama se crea cuando se combinan varias tramas consecutivas en una estructura de trama, que utiliza una segunda seal de alineamiento de trama cuya frecuencia de repeticin es menor. Por ejemplo, la sealizacin se transmite en una estructura de multitrama que contiene 16 tramas repetidas a una frecuencia de 500 Hz. Se obtiene una sincronizacin en recepcin ms fiable cuando se aade la suma de comprobacin CRC a la estructura de trama. Entonces tambin es posible supervisar la calidad de la transmisin. El CRC se obtiene en el extremo transmisor dividiendo el valor binario de un bloque de datos de longitud fija entre un nmero definido. El resto de la divisin se transmite en una trama hacia el receptor, que realiza el correspondiente clculo y compara su resultado con el resultado recibido de la lnea. La transmisin del bloque de datos no contiene errores cuando los resultados son iguales. Si existe diferencia en los resultados, entonces el bloque de datos contiene uno o ms errores. El CRC puede obtenerse para un bloque de datos de una trama, o, alternativamente, el CRC puede obtenerse para un bloque de datos de varias tramas que luego constituyen una estructura de multitrama. Este ltimo mtodo lo utilizan los mdulos G703-75/120-4CH. La suma de comprobacin CRC se utiliza para comprobar la fiabilidad de la sincronizacin al contar cuntos bloques se reciben con errores dentro de cierto nmero consecutivo de bloques. Si el nmero de bloques con error excede el valor de probabilidad, es muy posible que el receptor se encuentre sincronizado en una posicin errnea de la trama, es decir, el receptor ha cometido un error en el alineamiento de trama. Entonces se fuerza al receptor a realizar una nueva bsqueda de la palabra de sincronizacin de trama y a abandonar la que puede llamarse "palabra de sincronizacin de trama simulada". La calidad de transmisin se mide como la tasa de error obtenida al contar el nmero de bloques que se reciben con errores dentro de un cierto nmero de bloques. El mtodo de suma de comprobacin CRC es factible cuando la tasa de error de transmisin es tan baja que como mximo hay un error, en media, por cada bloque comprobado. La comunicacin interna de la red MartisDXX se basa en canales HDLC que se incorporan a las seales con estructura de trama. El procesador de la unidad puede transmitir y recibir mensajes hacia/desde otros nodos mediante un controlador HDLC de dos canales conectado a los interfaces 1 y 2. Generalmente los mensajes se envan a travs del bus de control hacia el resto de unidades donde se procesan o desde donde se reenvan a otros nodos. La velocidad de transmisin de los canales HDLC puede seleccionarse dentro de los lmites de 4 kbit/s a 64 kbit/s, dependiendo de los requisitos y de la capacidad de transmisin disponible. En los mdulos G703-75/120-4CH, los interfaces 1 y 2 estn equipados con canales HDLC. Adems de las palabras de sincronizacin de trama y de los canales de datos transmitidos, las estructuras de trama tambin incluyen algunos bits para los cuales las recomendaciones no especifican funcionalidad o que no se utilizan en la aplicacin en cuestin. Estos bits pueden utilizarse por tanto para la transmisin de informacin interna del sistema. Un sistema u organizacin puede tambin especificar el uso de estos bits para algunas funciones internas. En el sistema MartisDXX la funcin de estos bits especiales se define a travs de los interfaces de usuario. Las estructuras de trama se describen en los Apndices.
30
Bfer En la direccin de transmisin el bfer proporciona los datos de los intervalos de tiempo provenientes del X-bus a la trama que va a transmitirse. Cuando la unidad de crosconexin proporciona datos al X-bus, tambin aade informacin acerca de dnde situar dichos datos en la trama transmitida. La unidad almacena los datos en su bfer de transmisin en la posicin correspondiente a la posicin del intervalo de tiempo en la trama. Los circuitos de multiplexin tomarn los datos en el momento en el que vayan a transmitir el correspondiente intervalo de tiempo. Dado que es posible escribir los datos que vienen del bus en cualquier posicin de intervalo de tiempo en el bfer, dicho bfer ha de controlar que no se direccionen operaciones de lectura y escritura simultneamente sobre el mismo intervalo de tiempo. En los mdulos G703-75/120-4CH, la longitud del bfer de transmisin se establece en dos tramas. Entonces, el bloque de multiplexin de tramas lee la primera zona de la trama y el bus escribe en la segunda zona de la trama. Esta disposicin del bfer de transmisin provoca un retardo de una trama o 125 s. En la direccin de recepcin el bfer proporciona los datos de los intervalos de tiempo recibidos desde la trama demultiplexada al X-bus. Cuando el bloque de crosconexin de la XCG pide datos del mdulo de interfaz a travs del X-bus, tambin especifica el intervalo de tiempo al que se refiere. Generalmente la fase de la trama recibida no coincide con la fase de la trama del Xbus; por otro lado, el receptor escribe los datos de los intervalos de tiempo en el bfer de recepcin temporizado por la trama recibida. Por tanto el Rx buffer ha de controlar que las operaciones de lectura y escritura no colisionen, a pesar de las fluctuaciones de velocidad y de fase ( jitter). Si las direcciones de lectura y escritura se encuentran muy cercanas, una de ellas ha de ser desplazada, es decir, centrada. La distancia mnima permitida entre direcciones de lectura y escritura depende de los requisitos del sistema. En el mdulo de interfaz el centrado se realiza cambiando la direccin de lectura, siendo el cambio siempre de una trama o de un mltiplo de trama. El centrado ocasiona que se pierdan o retransmitan cierto nmero de tramas; el nmero es proporcional a la distancia en que se ha desplazado la direccin de lectura. A travs del interfaz de usuario es posible seleccionar cuatro posibilidades diferentes de longitud para el bfer de recepcin, con el objetivo de poder ajustarse a los diferentes requisitos, como mnimo retardo o la habilidad de tolerar grandes fluctuaciones de velocidad. El centrado es necesario cuando el equipo se enciende, cuando la seal recibida contiene perturbaciones o cuando la transmisin es plesicrona. Si un sistema plesicrono presenta constantes diferencias de frecuencia en la misma direccin, el bfer ha de ser centrado a intervalos regulares. La longitud del intervalo depende de la diferencia de frecuencia y de la distancia desde la posicin de la direccin de lectura centrada a la posicin en que ocurre el nuevo centrado. Modos de operacin de los bfer
Bfer de Rx 4 Tr 8 Tr Retardo de Rx 13 Tr 17 Tr Longitud de Tx 2 Tr 2 Tr Retardo de Tx 1 Tr 1 Tr
31
Bfer de recepcin de 4 Tr
READ POINTER BEFORE CENTRING
READ POINTER BEFORE CENTRING PH < 1 FR PH < 1 FR
FRAME 3
FRAME 0
WR POINTER
FRAME 3
FRAME 0
READ POINTER AFTER CENTRING
WR POINTER
READ POINTER AFTER CENTRING
FRAME 2
FRAME 1
FRAME 2
FRAME 1
LINE SPEED < NODE SPEED
LINE SPEED > NODE SPEED

A0F0006A
Fig. 12: Centrado en un bfer de recepcin de cuatro tramas
La mnima distancia permitida entre la direcciones de lectura y escritura es de una trama. La distancia se comprueba a intervalos de cuatro tramas cuando la direccin de lectura se desplaza a la trama Fr0 (desde la trama Fr3). Si las direcciones se encuentran demasiado cercanas en el momento de la comprobacin, el centrado se realiza desplazando la direccin de lectura una trama. El sentido del salto de la direccin depende del sentido desde el que se estaba acercando la direccin de escritura a la de lectura. El centrado significa aqu que una trama se pierde o se repite una vez. En un sistema plesicrono, con un bfer de recepcion de cuatro tramas, el intervalo entre situaciones de centrado es: a 2048 kbit/s 256/df.
32
Bfer de Rx de 8 Tr
PH < 1 FR RD POINTER BEFORE CENTRING WR POINTER 7 6 0 1
PH < 1 FR RD POINTER BEFORE CENTRING WR POINTER 7 6 0 1
5 4 3
5 4 3
RD POINTER AFTER CENTRING
RD POINTER AFTER CENTRING
LINE SPEED < NODE SPEED
LINE SPEED > NODE SPEED

A0F0007A
Fig. 13: Centrado en un bfer de recepcin de ocho tramas
La distancia permitida entre la direcciones de lectura y escritura en un bfer de recepcin de ocho tramas es de una trama. Si se comprueba que la distancia es menor, entoces la direccin de lectura se desplaza a una nueva posicin cuatro tramas ms adelante. En este caso el centrado significa que se pierden o se repiten una vez cuatro tramas. El bfer de ocho tramas mantiene la alternancia de tramas tambion despus de la crosconexin, cuando se utiliza una estructura de trama de 2048 kbit/s. En un sistema plesicrono el intervalo entre situaciones de centrado es: a 2048 kbit/s 1024/df
33
Bfer de multitrama En la direccin de transmisin los datos de sealizacin se dirigen a travs del mismo bfer que los datos de los intervalos de tiempo. La multitrama de sealizacin correspondiente a la trama que se va a transmitir se sincroniza al reloj de multitrama del X-bus. La unidad de crosconexin proporciona los datos de sealizacin de la trama junto con otros datos de los intervalos de tiempo de la trama. El mdulo de interfaz genera un intervalo de tiempo de sincronizacin en la primera trama de la multitrama de sealizacin. As los datos de sealizacin y los datos de los intervalos de tiempo presentan el mismo retardo en la direccin de transmisin. En la direccin de recepcin la fase de la multitrama de la seal recibida generalmente es diferente de la fase de la multitrama del X-bus. Por tanto los datos de sealizacin recibidos han de ser almacenados en el bfer hasta que la unidad de crosconexin realice la susodicha funcin para los datos en cuestin. Bfer de multitrama
Modo del bfer de Modo del bfer de Retardo de Rx MFr Retardo de Tx MFr trama(a) multitrama(b) 48 tramas 2 MTr 02 MTr 1 Tr
(a) La longitud de una trama es de 125 s. (b) la longitud de una multitrama es de 2 ms.
La necesidad de centrado se origina si la distancia entre la fase de la multitrama recibida y la fase de la multitrama del X-bus es menor de una trama. En un bfer de dos multitramas el centrado se realiza desplazando la direccin de escritura una trama adelante, lo cual significa que la informacin de una multitrama se pierde o se repite. En el mdulo de interfaz y en la unidad de crosconexin los datos de los intervalos de tiempo y los datos de sealizacin disponen de bfer separados. Por lo tanto, existen retardos diferentes en el procesado de los datos de sealizacin y en los datos de los intervalos de tiempo. Esto significa que los datos de sealizacin y los datos de los intervalos de tiempo que se insertan en la trama transmitida no han sido necesariamente originados en la misma trama. Modos de operacin del mdulo de interfaz G703-75/-4CH Los interfaces de enlace y los interfaces de acceso de usuario son las dos categoras de los interfaces de los nodos MartisDXX. Las lneas de enlace son lneas que conectan los nodos MartisDXX, y los enlaces se realizan siempre con interfaces con estructura de trama. El mdulo de interfaz soporta todas las caractersticas de los enlaces MartisDXX en los interfaces 1 y 2. Los interfaces de acceso de usuario conectan lineas de usuario a los nodos. Los interfaces de acceso de usuario pueden ser interfaces de canal o interfaces de canal con estructura de trama. El interfaz de usuario presenta un interfaz de canal con estructura de trama G.704 hacia el usuario. La diferencia ms importante entre el modo de enlace y el modo de usuario consiste en que la utilizacin de los intervalos de tiempo en el interfaz de enlace viene determinada por el Sistema de Gestin de Red, mientras que la utilizacin de los intervalos de tiempo en un interfaz de canal con estructura de trama est determinada por el usuario. Todos los interfaces del mdulo pueden ser utilizados como puertos de acceso de usuario.
34
Enlace de 2048 kbit/s Cuando una lnea se utiliza como lnea de enlace, parte de la trama se dedica a la transferencia de informacin interna del sistema. Dicha informacin contendr datos de, por ejemplo, los canales de gestin de la red que utilizan el formato HDLC. El transmisor siempre regenerar la palabra de sincronizacin de trama y el CRC en una lnea de enlace. El formato de trama y la comprobacin de CRC han de seleccionarse cuando se establece la conexin de una lnea de enlace. El canal HDLC correspondiente ha de activarse, recomendndose los bits B5B8 del intervalo de tiempo ts0 para dicho enlace. El bfer de enlace es corto con el objetivo de asegurar el retardo mnimo a travs del nodo. Se recomienda activar el intervalo de tiempo de sealizacin del enlace (CAS) de manera que permanezca siempre reservado para sealizacin y que no lo utilice el Sistema de Gestin de Red como un intervalo de tiempo de datos. Lneas de enlace compuesto Se puede utilizar un enlace compuesto para combinar varios interfaces de 2048 kbit/s en paralelo con el objetivo de incrementar el mximo nmero de intervalos de tiempo de un interfaz de enlace de n x 64 kbit/s. La integridad temporal de los intervalos de tiempo en el enlace compuesto se preserva aun cuando los 2048 kbit/s se conecten a travs de cables fsicamente separados. El modo de enlace compuesto puede utilizarse para velocidades de lnea de n x 64 kbit/s y 2048 kbit/s cuando se utiliza trama con CRC4. El modo de enlace compuesto siempre requiere bfer largos (ocho tramas). Uno de los interfaces funcionar como maestro y el resto como esclavos. Todos los componentes han de tener el mismo rgimen binario. Los interfaces estn sincronizados entre s mediante su estructura de CRC4 de multitrama. En la direccin de transmisin los bfer de transmisin y los multiplexores de transmisin de trama se sincronizan con la seal MSYN del X-bus para transmitir la misma fase de multitrama. En la direccin de recepcin el interfaz maestro enva informacin a los esclavos acerca de la fase leda en el bfer de recepcin, que centrarn sus propios bfer de recepcin a la misma fase. Esta operacin ocasiona que los datos de los intervalos de tiempo enviados por un nodo transmisor en la misma trama sean ledos juntos dentro de una trama en la unidad de crosconexin del nodo receptor.
35
CONTROL CHAN. RD-pointer RD-pointer
MSYN
7 6 Rx-buffer 5 4
0 1 1 2 3 0 Tx-buffer
WR-pointer WR-pointer
SLAVE
CONTROL CHAN. MSYN RD-pointer RD-pointer
7 6 Rx-buffer 5 4
0 1 1 2 3 0 Tx-buffer
SLAVE
CONTROL CHAN. MSYN RD-pointer RD-pointer
X-BUS
7 6 Rx-buffer 5 4 3 2 0 1 1 0 Tx-buffer
X-BUS
MASTER
A0F0009A
Fig. 14: Principio de operacin de la lnea de enlace compuesto
Tericamente, el mximo retardo permitido entre lneas en una lnea de enlace compuesto es de 0.5 tramas: debido a la operacin de centrado la direccin de lectura del maestro ocurre cuando la direccin de escritura se encuentra en el rea 62. Por razones tcnicas, sin embargo, el mximo retardo es de 50 s. Cada lnea de un enlace compuesto manejar sus propios datos de sealizacin. Aquellas lneas que transporten uno o ms canales de datos con datos de sealizacin utilizarn el ltimo intervalo de tiempo de datos o el ts16 si fuera posible, como un canal de sealizacin con una estructura de multitrama. No es necesario utilizar un intervalo de tiempo de CAS para aquellas lneas que no contengan canales de datos con sealizacin.
36
Mdulo de interfaz como punto de acceso de usuario El mdulo de interfaz puede proporcionar al usuario un interfaz de canal con estructura de trama G.704. El punto de acceso de usuario con estructura de trama tiene las misma caractersticas que el correspondiente interfaz de enlace. Los bits especiales se utilizan de acuerdo con los requisitos del cliente. Existen muchas posibilidades de utilizar el mdulo de interfaz como un punto de acceso de usuario. Algunos de los ejemplos se discuten ms abajo. Con estructura de trama; con o sin CRC Esta es la manera bsica de conectar equipos que utilizan la estructura de trama G.704 a un nodo MartisDXX. Solamente los canales de datos de los intervalos de tiempo ts1ts31 se transmiten por la red junto con los datos de sealizacin en el intervalo de tiempo ts16, si se requiere. La estructura de trama se demultiplexa en el interfaz y slamente los datos de carga til se envan al sistema de crosconexin para su procesado posterior. En la direccin de transmisin toda la estructura de trama y la palabra de sincronizacin de trama se crean en el interfaz y la carga til de datos proveniente de la unidad de crosconexin se aade a la trama. Los equipos de usuario que se conecten generalmente no tienen informacin acerca del protocolo del canal de control del sistema MartisDXX. Por lo tanto el canal HDLC no se conectar al interfaz (con la excepcin de algunos mdems del sistema MartisDXX). A estos bits libres del intervalo de tiempo ts0 puede drseles el valor requerido por los equipos del usuario. El bit de indicacin de alarma de sincronizacin remota (RAI) puede utilizarse, si es requerido por los equipos que se conecten. Se recomienda utilizar el CRC en el interfaz cuando los equipos del usuario sean capaces de soportarlo. Algunos equipos utilizan los bits E de CRC de manera no conforme a los estndares y en tales casos las alarmas innecesarias pueden evitarse estableciendo dichos bits en un estado fijo, generalmente 1. Cuando se utiliza sealizacin para canales individuales, la estructura de multitrama en la direccin de recepcin se demultiplexa en el interfaz y la sealizacin para cada canal se transfiere al sistema de crosconexin para su procesado posterior. En la direccin de transmisin el intervalo de tiempo de sincronizacin de multitrama se crea en el interfaz y se rellena con bits libres. Los datos de sealizacin provenientes de la unidad de crosconexin se sitan dentro del intervalo de tiempo de sealizacin. Los bits libres generalmente tienen el estado 1 permanente. Si no se utiliza sealizacin, tambin el intervalo de tiempo ts16 puede utilizarse para transmitir datos de carga til.
37
Con estructura de trama; transmisin de bits libres en ts0 a travs de la red Es posible transmitir los bits libres del intervalo de tiempo ts0 a travs de la red MartisDXX cuando los equipos conectados a un nodo MartisDXX puedan utilizarlos. Otras funciones pueden ser las mismas que en el ejemplo anterior. A los bits libres del intervalo de tiempo ts0, que son utilizados por la aplicacin y transmitidos a travs de la red, se les establece en el estado X-conn cuando se definen los parmetros del mdulo (de interfaz) GDH. La unidad transmitir entonces estos bits en el mismo estado en el que los recibe de la unidad de crosconexin. De la misma manera, los bits recibidos en el intervalo de tiempo ts0 se suministran a la unidad de crosconexin en el mismo estado en el que se reciben. Sobre la lnea de transmisin, la capacidad de transmisin de datos es de 4 kbit/s por cada uno de los bits libres del intervalo de tiempo ts0 debido a la alternancia de la trama. La capacidad total de transmisin de datos de los cinco bits B4...B8 es por tanto 20 kbit/s. Sin embargo, el sistema MartisDXX utiliza un formato en el que un bit libre del intervalo de tiempo ts0 utiliza una capacidad de 8 kbit/s en aquellas conexiones en la que se transmite a travs de la red. De esta manera, se requiere una capacidad total de 40 kbit/s para transmitir todos los bits B4...B8 a travs de la red. La transmisin de los bits libres del intervalo de tiempo ts0 siempre utiliza 64 kbit/s de capacidad interna del X-bus del nodo MartisDXX para cada interfaz, independientemente del nmero de bits transmitido.
DXX NETWORK
CRC
CRC
TS0/FSW
TS0/FSW
TS0/FREE
N x 8k
TS0/FREE
TS16
SIG
TS16
DATA
N x 64k
DATA
A0F0010A
Fig. 15: Bits libres del TS0 conectados a travs de la red
38
Con estructura de trama; transmisin del intervalo de tiempo ts0 a travs de la red Es posible utilizar la palabra de sincronizacin de trama para supervisar la conexin completa a travs de la red MartisDXX. En este caso todo el intervalo de tiempo ts0 se dirige a travs de la unidad de crosconexin y es transmitido al equipo del extremo lejano. En este caso la palabra de sincronizacin de trama, los bits libres del intervalo de tiempo ts0 y la alarma de extremo lejano se transmiten a lo largo de toda la conexin. Si se requiere conectar los datos de sealizacin separadamente sobre esta conexin, entonces el CRC ha de ser regenerado en el interfaz de acceso de usuario. Ha de calcularse una nueva suma de comprobacin CRC ya que el contenido de la trama cambiar debido al diferente tratamiento que reciben los datos de sealizacin y los datos normales. El CRC puede desactivarse cuando el equipo de usuario no soporte su utilizacin.
DXX NETWORK
CRC CRC
TS0
7 x 8k
TS0
TS16
SIG
TS16
DATA
N x 64k
DATA
A0F0011A
Fig. 16: TS0 conectado a travs de la red
Cuando se conecta a la red de transmisin, el intervalo de tiempo ts0 se invierte en el receptor antes de reenviarlo a la unidad de crosconexin. El intervalo de tiempo se mantiene en el estado invertido cuando se transmite a travs de la red, y en el interfaz de acceso de usuario del extremo lejano se invierte de nuevo a su formato original y aadido a la trama como el intervalo de tiempo de sincronizacin. El intervalo de tiempo ts0 se invierte de manera que no pueda causar falsa sincronizacin de los enlaces cuando se propaga a travs de la network. Se utiliza una capacidad del enlace de 56 kbit/s con el objeto de transmitir todo el intervalo de tiempo ts0 a travs de la red. La transmisin del intervalo de tiempo ts0 utiliza 64 kbit/s de capacidad interna del X-bus del nodo MartisDXX para cada interfaz.
39
Cuando se establecen los parmetros del interfaz (durante la puesta en servicio), la consecuencia de falla BER 10E-3 ha de ponerse a Off. Esto hace que los datos recibidos con una tasa de error peor que 10E-3 (que se calcula con la ayuda de la palabra de sincronizacin de trama) se conecten a travs de la red, y no se inserte SIA como en una transmisin normal. Cuando el intervalo de tiempo ts0 se transmite a travs de la red, el interfaz de acceso de usuario responder ante los errores de manera diferente a la normal. El bit de alarma de extremo remoto a nivel de trama no se activa cuando el receptor del interfaz de acceso de usuario detecta un error importante en la trama, debido a que este error hara que el equipo de usuario del extremo remoto respondiera, es decir, insertara SIA y activara el bit de alarma de extremo remoto. El bit de alarma de extremo remoto se transmite de vuelta entonces al equipo de usuario del extremo cercano. Adems, el mdulo de interfaz no responder a un bit de FrFEA recibido. Si ocurre una interrupcin en la red de transmisin y se inserta una SIA en el interfaz en lugar de una seal de carga til, entonces esta condicin se detectar en el transmisor y dicha SIA se enviar al equipo del usuario. El interfaz activa simultneamente la SIA desde la alarma del X-bus.
40
Con estructura de trama; Ts0 y CRC conectados a travs de la red Es posible supervisar la calidad de la conexin de usuario a travs de toda la red con la ayuda del CRC. Para hacer esto posible, una combinacin del intervalo de tiempo ts0 y de CRC se enva a travs de la red desde el equipo de usuario del extremo cercano al equipo de usuario del extremo lejano. La suma de comprobacin CRC se calcula para la seal total. Con el objeto de obtener resultados iguales en la unidad que crea la suma de comprobacin y en la unidad que evala la suma de comprobacin CRC, todos los bits han de estar en el mismo estado en ambos lugares. El receptor recibir los datos de sealizacin y los datos de carga til con diferentes retardos, y por tanto no es posible utilizar el canal crosconectado del intervalo de tiempo de sealizacin, si se transmite el CRC a travs de la conexin. Los datos en reposo de los posibles intervalos de tiempo no utilizados deben ser los mismos en ambos extremos de la conexin.
DXX NETWORK
CRC 1 x 8k CRC
TS0
7 x 8k
TS0
DATA
N x 64k
DATA
A0F0012A
Fig. 17: TS0 y CRC conectados a travs de la red
El intervalo de tiempo ts0 se invierte antes de ser transferido a la red de transmisin. Se utiliza una capacidad de 64 kbit/s en una lnea de enlace para trasnmitir la combinacin del intervalo de tiempo ts0 y el CRC, y 64 kbit/s del bus de crosconexin interno del nodo MartisDXX. Los bits E del CRC que indican errores de bloque del extremo remoto tambin se conectan a travs de la red. Si estos bits no se utilizan han de ponerse en el estado 1. El interfaz responde a los errores de la misma manera en que lo hace cuando slo se conecta el intervalo de tiempo ts0 a travs de la red.
41
Transparente sin estructura de trama Los interfaces del mdulo tambin pueden operar en modo transparente. En este modo la seal recibida se conecta a travs de la red sin ser manipulada. El receptor no est sincronizado a la estructura de trama de la seal entrante; no se realiza ninguna adicin a la seal de salida en el transmisor. Sin embargo, el receptor separa la seal en pedazos de ocho bits, que se transmiten a travs de la red y basndose en estos pedazos se reconstruye una seal exactamente igual que la original en el receptor. En la red de transmisin de datos una seal transparente requiere una capacidad acorde a la velocidad binaria de su interfaz. Con el objetivo de utilizar el interfaz en modo transparente el parmetro de interfaz Framing ha de ponerse a Off cuando se parametrice. No se detectan errores de trama en el modo transparente, ya que las tramas no se procesan en modo alguno. Se calcular una alarma para la tasa de error 10E-3 atendiendo a los cdigos de error, mientras que la tasa de error en el modo normal se calcula utilizando tambin los errores en la palabra de sincronizacin de trama. Transparente con supervisin de CRC El interfaz puede establecerse en un modo de funcionamiento en el que la seal se conecta transparentemente a travs de la red, pero en el que el receptor del interfaz de acceso de usuario se sincroniza a la estructura de trama de la seal recibida y realiza una comprobacin del CRC sobre la seal. En la direccin de transmisin el contenido de la seal no se modifica. La manera de establecer el interfaz en este modo es definir el parmetro Framing como CRC monitor durante la parametrizacin. El interfaz tambin proporcionar informacin de errores en la trama, pero las acciones consecuentes no se realizan. Proteccin 1+1 Los interfaces 1 y 2 pueden ser mutuamente protegidos 1+1. En modo protegido ambos canales han de tener la misma velocidad y los mismos parmetros de estructura de trama. Una unidad que trabaje en modo protegido se asemejar a un puerto de crosconexin hacia el X-bus. En el modo protegido ambos canales transmiten la misma seal de datos proveniente de un bfer. Ambos canales utilizan su propio multiplexor de trama para crear la estructura de trama. La direccin de recepcin incluye un conmutador que selecciona el receptor activo. Las fallas de la seal recibida se clasifican en varias categoras. El conmutador utiliza las categoras de fallas para seleccionar el interfaz que ha de utilizarse. En la tabla se indican la categoras de fallas. Por ejemplo 1.x significa primera categora (la falla peor o ms seria). Los modos de operacin del conmutador son operacin normal operacin por preferencia operacin forzada
En el modo de operacin normal el conmutador saltar automticamente al otro interfaz si la categora de falla de la seal recibida (1, 2, 3, 4, 5, OK) del interfaz activo es continuamente peor que la categora de falla del otro interfaz, en un periodo ms largo que el retardo de tiempo establecido. No se realizan operaciones de conmutacin cuando las categoras son las mismas en ambos interfaces. En el modo de operacin por preferencia la conmutacin se dispara si existe diferencia entre las categoras de fallas de los interfaces; el mejor interfaz se activa. En una situacin en la que las categoras de falla sean iguales para ambos interfaces, el conmutador selecciona el interfaz preferido.
42
PROTECTION SWITCH RX BUFF
DR
AI INTERFACE 1 DUPLICATE POINT TX BUFF DATA IF. DT
RX BUFF C16M SYNC IF. FSYN MSYN TX BUFF
INTERFACE 2
A1F0005A
Fig. 18: Diagrama de bloques de la proteccin
En el modo de operacin forzado se fuerza al conmutador a actuar sin ningn retardo. Los datos recibidos del interfaz activo se conectan immediatamente al X-bus. En esta situacin aparecer el mensaje de falla Protection switch forced con estado MEI, y el LED rojo se enciende. Se define un retardo de tiempo de operacin del conmutador para el modo de operacin por preferencia y el modo de operacin normal. El retardo se define como n x 10 ms, donde n=0...6000; es decir, el retardo es de 0...1 minuto. El retardo define la duracin admitida para la falla antes de que el conmutador dispare la conmutacin.
43
Estados de falla y servicio (PMA, DMA, MEI, S) en modo 1+1 En principio ambos interfaces generan sus propias alarmas (mensajes de alarma con estado de falla). Los estados PMA y S se procesan de este modo. Procesamiento del estado PMA En el modo de proteccin el estado normal de PMA se cambia a DMA y existe una condicin adicional de falla, Loss of protected signal, con estado PMA. En los modos de operacin normal o por preferencia esta condicin especial se crea cuando ambos interfaces presentan una falla de categora 3 o peor. En el modo de operacin forzado esta condicin ocurre si el interfaz forzado presenta una falla con categora desde 3 hasta 1. El interfaz inactivo no es capaz de generar una falla con estado PMA. Procesamiento del estado S En el modo de proteccin se genera un estado S slo en el caso de que se produzca una condicin de falla Loss of protected signal. Alarmas de extremo lejano en modo 1+1 Una alarma de extremo lejano indica que la seal recibida est fuera de servicio (estado S) FrFEA MFrFEA = trama recibida fuera de servicio = multitrama recibida fuera de servicio
Las alarmas de extremo lejano en transmisin (FrFEA, MFrFEA) de ambos interfaces se generan asumiendo un estado de falla del interfaz activo. Durante un corto periodo, cuando se est en la fase de transicin de la conmutacin, el extremo lejano puede generar una alarma aun cuando no exista falla en el mejor interfaz. En el modo de operacin forzado slo el interfaz forzado activo puede originar el envo de alarmas de extremo lejano. Procesamiento de recepcin de SIA Cuando se envan alarmas FAE o MFrFAE siempre se generan RxAIS y RxAIS to SigTS. La generacin de SIA depende del estado de falla del interfaz seleccionado. Bucles en el mdulo de interfaz G703-75/120-4CH El NMS es capaz de controlar varios bucles en el mdulo de interfaz G703-75/120-4CH. Los bucles y puntos de medida se utilizan para encontrar una seccin averiada de la lnea y para detectar la direccin de transmisin o recepcin averiada. La unidad incluye un control de finalizacin del bucle que desactivar un bucle cuando el intervalo de tiempo definido por el usuario llegue a su fin.
44
Bucle de interfaz
INTERFACE MODULE CHANNEL x

CODE RD BIN RCK FRAME DEMUX RX BUFF
CODE
AIS
TD BIN TCK
FRAME MUX
TX BUFF
X-BUS
Line Tranceiver
TXC
A1F0010A
Fig. 19: Bucle de interfaz Un bucle de interfaz se crea en el transceptor de interfaz. Este retorna los datos transmitidos y la seal de reloj hacia el receptor del interfaz. Se enva SIA desde el interfaz y se enciende el LED amarillo de alarma.
45
Bucle de equipo En un bucle de equipo los datos transmitidos desde el multiplexor G.704 delante del codificador/decodificador de lnea se devuelven al demultiplexor. El interfaz enva SIA y se enciende el LED amarillo de alarma.

CODE
AIS
TD BIN
FRAME MUX
TX BUFF
TCK
X-BUS TXC
A1F0011A
Fig. 20: Bucle de equipo Este bucle comprueba el multiplexor y demultiplexor de trama. No se incluyen en este bucle el codificador /decodificador de lnea ni el transceptor de interfaz. Tambin es posible detectar averas en los bfer de transmisin y recepcin cuando se aade una seal de prueba desde un equipo de medida a la seal que atraviesa el canal sobre el que se realiza el bucle. Si no se detectan problemas con el bucle de interfaz, se sugiere realizar una prueba con el bucle de equipo para asegurarse de que el mdulo funciona.
46
Bucle de lnea En el bucle de lnea los datos recibidos por el mdulo de interfaz se devuelven al transmisor del interfaz. La seal de reloj recibida se utiliza como seal de reloj del transmisor. Se inserta SIA en el X-bus en lugar de la seal recibida. Se enciende el LED amarillo de alarma.

AIS
CODE TD BIN TCK FRAME MUX
TX BUFF
HDLC CONT.
X-BUS
A1F0012A
Fig. 21: Bucle de lnea El mdulo de interfaz, codificador y decodificador de lnea as como el demultiplexor y multiplexor de trama pueden comprobarse desde el conector de lnea del mdulo con el bucle de lnea. Cuando este se utiliza, el controlador HDLC trabaja con el bucle de lnea. El resto de los bits se retornan hacia el interfaz. Bucle remoto de lnea El bucle remoto de lnea opera en la unidad en la que se realiza de la misma manera en la que lo hace el bucle de lnea (local). El bucle remoto de lnea se activa desde la unidad del otro extremo de la lnea. El bucle se realiza por la via del canal HDLC y el canal de control contina operando aun cuando el bucle remoto de lnea est activo. El estado de la unidad en la que se realiza el bucle puede comprobarse con el terminal de servicio. Cuando se realiza el bucle, el LED amarillo de la unidad que controla el bucle se enciende, y tambin se enciende el LED amarillo de la unidad en la que se realiza el bucle. Se puede comprobar toda la lnea con el bucle remoto de lnea.
47
Indicacin remota de alarma de reloj (RAI) El mdulo de interfaz puede utilizar un bit dedicado de la estructura de trama como bit de alarma de reloj de extremo lejano. Cuando un nodo pierde la sincronizacin con la red, activa el bit de alarma. Cuando el nodo que recibe la sincronizacin del nodo averiado detecta el estado de alarma de este bit, puede cesar en el uso del reloj corrupto y seleccionar la siguiente fuente de reloj de la lista de prioridad de sincronismo. El NMS es capaz de seleccionar el bit para ser utilizado como indicacin remota de alarma de reloj. El usuario ha de seleccionar un intervalo de tiempo y un bit para ello. Dicho intervalo de tiempo no puede ser utilizado para datos de carga til. Bits especiales como los de HDLC pueden sin embargo ser utilizados en el mismo intervalo de tiempo que la indicacin remota de alarma de reloj. El usuario ha de seleccionar tambin la polaridad (estado activo). El interfaz activa la indicacin remota de alarma de reloj en la direccin de transmisin cuando recibe un mensaje de alarma de la unidad de crosconexin a travs del bus de control. La indicacin remota de alarma de reloj se desactiva de la misma manera. En la direccin de recepcin el bit de indicacin remota de alarma de reloj se separa de los datos entrantes y es muestreado por el procesador con un periodo de muestreo de unos 10 ms. El estado del bit se preserva cuando se detectan dos estados consecutivos iguales. Cuando una unidad en estado activo recibe el bit de indicacin remota de alarma de reloj, cortar el reloj de sincronizacin de bus (SYB), si tuviera alguno. Si la unidad de crosconexin pierde dicho reloj, seleccionar la siguiente fuente de reloj de la lista de prioridad de reloj. Si se pierde la seal de reloj durante un corto periodo de tiempo, el mdulo de interfaz devuelve el reloj al bus de sincronizacin cuando la indicacin remota de alarma de reloj se desactive y entonces la unidad de crosconexin utilizar de nuevo el reloj. Si la sincronizacin se pierde por un periodo mayor, la unidad de crosconexin reemplazar el interfaz que da la falla del bus de sincronizacin mediante un comando a travs del bus de control; tras ello, la unidad de crosconexin dirige un comando al siguiente objeto en la lista de prioridad de reloj sin asignar para conectar el reloj a la lnea de sincronizacin liberada.
48
Panel frontal del mdulo de interfaz G703-75/120-4CH El panel frontal del mdulo incluye dos LEDs de alarma, cuatro interfaces de canal y un interfaz de sincronizacin del mismo tipo que los interfaces de canal. El interfaz del terminal de servicio est ubicado en la unidad base XCG.
120 Ohm Symmetrical IF
75 Ohm Asymmerical IF
LEDS
XCG Yellow Red
LEDS
XCG Yellow Red
S C
S C
I F 1
O U T I N
Out/Tx In/Rx
I F 1
O U T I N
I F 2
O U T I N
Out/Tx In/Rx
I F 2
O U T I N
S Y N C
I N O U T
In Out
S Y N C
I N O U T
I F 3
O U T I N
Out/Tx In/Rx
I F 3
O U T I N
I F 4
O U T I N
Out/Tx In/Rx
I F 4
O U T I N
A0M0035A
Fig. 22: Mdulos G703-75/120-4CH instalados en la unidad base XCG
6 78 9 1 2 34 5
A1C0001A
Fig. 23: Disposicin de patillas del conector del interfaz de lnea balanceado de 120 (IF 14)
49
Uso de patillas del conector IF1-4 del interfaz de lnea balanceado de 120 hembra D9
Patilla 1 2 3, 69 4 5 Seal TxA TxB Tierra RxA RxB
Las posiciones del conector coaxial del interfaz de canal G703-75-4CH se muestran en la Fig. 22.
6 78 9 1 2 34 5
A1C0001A
Fig. 24: Disposicin de patillas del conector de interfaz SYNC balanceado de 120 Uso de patillas del conector de interfaz SYNC balanceado de 120 hembra D9
Patilla 1 2 3, 69 4 5 Seal Entrada A Entrada B Tierra Salida A Salida B
Las posiciones del conector coaxial de interfaz SYNC G703-75-4CH se muestran en la Fig. 22.
50
Especificaciones tcnicas del mdulo G703-75/120-4CH Operacin de trama y multitrama Filtrado del bit de FEA y MFrFEA: El estado del bit de alarma cambiar si el estado contrario se recibe tres veces consecutivas. SIA en la trama de 2048 kbit/s: Una seal que contenga dos o menos ceros en un periodo de 2 tramas se reconoce como una seal SIA. Despus de detectar una seal SIA, no se reconocer como SIA una seal que contenga tres o ms ceros en un periodo de dos tramas. SIA en la multitrama: Una seal contenida en los intervalos de tiempo de sealizacin que contenga uno o ningn cero en un periodo de multitrama se reconoce como una seal SIA. Lmites en la tasa de error 10E-3 de la palabra de alineamiento de trama:
El tiempo de cuenta para 2048 kbit/s es de cuatro segundos Cuenta para activar la alarma: Cuenta para desactivar la alarma: 94 17
Lmites de la tasa de error 10E-3 de los cdigos errneos:

El tiempo de cuenta para 2048 kbit/s es de un segundo Cuenta para activar la alarma: Cuenta para desactivar la alarma: 1973 229
Lmites de alineamiento de trama de CRC espreos: 2048 kbit/s 915
Requisitos de potecia GDH 522/521 Mecnica

Peso GDH 521 GDH 522 gramos 250 252
3.5 W
Dimensiones del mdulo: 20 x 135 x 228 mm
51
Interfaces de lnea Impedancia nominal Velocidad binaria Cdigo Forma de pulso Tensin de pico nominal Anchura de pulso nominal Margen de atenuacin 75 no balanceados/ GDH 521 2048 kbit/s 50 ppm HDB3 (G.703 Anexo A) G.703 figura 15 2.37 V 244 25 ns 6 dB a 1024 kHz 120 no balanceados/ GDH 522 2048 kbit/s 50 ppm HDB3 (G.703 Anexo A) G.703 figura 15 3.0 V 244 25 ns 6 dB a 1024 kHz G.703 6.3.3 ETS 300 166 5.3 G.823 3.1.1 < 0.05 UI (20 Hz100 kHz)
Prdida de retorno de entra- G.703 6.3.3 da Prdida de retorno de salida ETS 300 166 5.3 Tolerancia de fluctuacin de G.823 3.1.1 fase Fluctuacin de fase de salida < 0.05 UI (20 Hz100 kHz) cuando la temporizacin de la seal transmitida es suministrada por la XCG operando en modo interno Fluctuacin de fase de salida TBR 12 5.2.1.4 cuando el nodo se sincroniza TBR 13 5.2.1.4 desde un interfaz G.703 a 2.048 Mbit/s o un interfaz de entrada de reloj externo de la XCG Corriente de cortocircuito de < 50mA RMS (75) salida Tipo de conector Proteccin contra sobretensiones SMB G.703 Anexo B
TBR 12 5.2.1.4 TBR 13 5.2.1.4
Conector hembra de 9 patillas de tipo D G.703 Anexo B
Interfaz de entrada de reloj externo (G.703 10.3) Impedancia Frecuencia nominal Tolerancia de frecuencia Conector Atenuacin de entrada Prdida de retorno Proteccin contra sobretensiones Nivel de seal continua Puesta a tierra 75 coaxiales (GDH 521) o 120 simtricos (GDH 522) N x 64 kHz; N = 1132
50 ppm
Conector SMB macho o conector D hembra de 9 patillas 6 dB a 2048 kHz mx. relativos al pulso de salida 15 dB mn. a 2048 kHz G.703 Anexo B 5 V rms mx. Las mallas de los cables estn puestas a tierra
52
Interfaz de salida del reloj del nodo (G.703 10.2) Impedancia Conector Pulso de salida a 2048 kHz Amplitud de pulso Frecuencia nominal Proteccin contra sobretensiones Puesta a tierra 75 coaxiales (GDH 521) o 120 simtricos (GDH 522) Conector SMB macho o conector D hembra de 9 patillas Ver (G.703 10.2) V mn = 0.75 V, V mx. = 1.5 V a 75 V mn = 1.0 V, V mx. = 1.9 V a 120 8448,2048,1408,1024,768,704,512,384,256,192,128, 64 kHz G.703 Anexo B Las mallas de los cables estn puestas a tierra
T/30 T/30 + V max
+ V min
- V min
- V max T/4 T/4 T

A0F0018A
T/4
T/4
Fig. 25: Mscara del pulso de salida del reloj a 2048 kHz
Funcin de transferencia de la fluctuacin de fase desde el puerto A a 2 Mbit/s hacia el puerto B a 2 Mbit/s o desde un reloj externo a 2048 kHz hacia un puerto a 2 Mbit/s
f [Hz]

53
5.2.2.5 Fallas y acciones
Terminologa Los acrnimos explicados a continuacin se utilizarn en las siguientes tablas: PMA = Alarma de mantenimiento inmediato DMA = Alarma de mantenimiento diferido MEI = Informacin de evento de mantenimiento S = Alarma de servicio R = LED de alarma rojo Y = LED de alarma amarillo RB = Parpadeo del LED de alarma rojo TxAIS = Insercin de SIA a la seal de Tx RxAIS = Insercin de SIA a la seal de Rx TxTS-AIS = Insercin de SIA en los intervalos de tiempo de la seal de Tx FrFEA = Alarma de extremo lejano de nivel de trama (ts0/B3 en trama de 2Mbit/s) MFrFEA = Alarma de extremo lejano de nivel de multitrama (FR0/ta sig/B6) MFrFEA tambin se transmite si FrFEA se transmite.
54
Fallas de la XCG
Condicin de falla Reinicio de la unidad Fallas de alimentacin Tensin + 5 V Tensin + 12 V Tensin - 10 V Fallas de memoria Falla de RAM Falla de EPROM Error de escritura en la memoria Flash Error de copia en la memoria Flash Error de borrado en la memoria Flash Error de duplicacin en le memoria Flash Error en la memoria Flash Shadow Error de Check Sum de la memoria Flash Parmetros no presentes SW incompatible en la EPROM y FLASH Fallas de crosconexin Falla de RAM de crosconexin Falla del bloque 1/2/3/4 IA Prdida de enganche del reloj maestro Aviso de lista de prioridad de reloj Prdida de reloj externo Alarma de bucle enganchado en fase Aviso de reloj externo Alarma de extremo lejano de reloj de opcin 1/2/3/4/5 Error de Check Sum de la lista de memoria Flash Error de Latch ASIC Aviso de Latch ASIC Aviso de crosconexin controlada en tiempo Conflicto de lista de memoria Flash de crosconexin Conflicto de lista de memoria Flash PortDesc Conflicto de lista de memoria Flash de enlaces intercambiados Conflicto de lista de memoria Flash de enlaces pasivados Falla IA de unidad Fallas de inventario Unidad no presente Unidad extra PMA, S MEI Y Y Alarma de servicio PMA, S PMA, S MEI MEI PMA, PMA MEI MEI PMA, S PMA, S MEI PMA MEI MEI MEI MEI PMA, S Y Y R R R R R Y PMA PMA PMA PMA PMA PMA PMA PMA, S PMA PMA R R R R R R R R R R PMA PMA PMA R R R Estado PMA LED R Nota
55
Fallas y acciones del mdulo de interfaz G703-75/120-4CH Fallas de seal de Tx (Bloque 1, 2, 3, 4)

Condicin de falla Falla de reloj de Tx (PLL) Fallas de bus Actividad de IA no presente Falla de sinc. de bus (bloque 0) SIA desde el X-bus Estado PMA, S PMA, S PMA, S MEI, S LED R R Y Y Seal de Tx SIA Tx TxTS-SIA TxTS-SIA TxSIA(a)
(a) Slamente cuando FAS se transfiere a travs de la red
Fallas de seal de Rx (Bloque 1, 2, 3, 4)

Fallas de seal & trama 1.1 Seal de Rx no presente 1.2 La seal de Rx es SIA Estado PMA, S MEI, S LED R Y R R R R Seal de Rx Seal de Tx RxSIA RxSIA RxSIA RxSIA RxSIA RxSIA FrFEA FrFEA FrFEA FrFEA FrFEA FrFEA
1.3 Prdida de alineamiento de trama 1.3.1 Alineamiento de trama perdido PMA, S 1.3.3 Alineamiento de trama perdido por CRC PMA, S -> 915/1000 bloques con CRC errneo DMA 1.3.2 CRC no presente 1.4 BER 10-3 - palabra de alineamiento de trama (respuesta de error normal) - errores de cdigo de lnea - seal banda base de n x 64 kbit/s 1.5 Seal de entrada incorrecta 1.5.1 Recibidos los propios mensajes NNM 1.5.2 IDs errneas en mensajes NNM (la deteccin puede inhibirse) 1.5.3 Mensaje NNM sin respuesta 1.6 Error de registro ASIC PMA, S
PMA, S PMA, S PMA, S PMA, S
R R R R
RxSIA RxSIA RxSIA -
Bucles 2.1 Bucles locales 2.1.1 Del Interfaz de vuelta al equipo 2.1.2 Del MUX/DEMUX de vuelta al eq. 2.1.3 Del MUX/DEMUX de vuelta a la lnea 2.1.4 Bucle de lnea realizado por un vecino 2.2 Bucles remotos 2.2.1 Bucle de lnea controlado remotamente
Estado MEI, S MEI, S MEI, S MEI, S MEI, S
LED Y Y Y Y Y
Seal de Rx Seal de Tx RxSIA RxSIA TxSIA TxSIA -
Fallas de nivel de multitrama
Estado
LED R Y
Seal de Rx Seal de Tx RxSIA/ SigTS RxSIA/ SigTS MFrFEA MFrFEA
3.1 Alineamiento de multitrama perdido (gru- PMA, S po N) 3.2 SIA en sealizacin (grupo N) MEI, S
56
Alarmas de extremo lejano 4.1 Alarma de extremo lejano de trama (FrFEA) 4.2 Alarma de extremo lejano de multitrama (MFrFEA)
(a) La operacin de la RxSIA puede cancelarse
Estado MEI, S MEI, S
LED Y Y
Seal de Rx Nota RxSIA/ SigTS RxSIA/ SigTS

(a)
(a)
Seal degradada 5.1 Tasa de error 10-3 - palabra de alineamiento de trama (la insercin de SIA se inhibe) 5.2 Tasa de error 10-6 - errores de bloque de CRC - errores de cdigo de lnea
Estado DMA
LED R
RxSIA -
FrFEA -
DMA
5.3 Diferencia de frecuencias DMA - desviacin excesiva de fase en bfer de entrada 5.4 Deslizamientos de bfer/1 hora MEI
RB
Fallas varias (Bloque 1, 2)

Condicin de falla Conflicto de enganche de puertos Solapamiento de HDLC con el X-bus Estado DMA DMA LED R R R Y Seal de Rx Seal de Tx -
Solapamiento del reloj maestro RAI con DMA el X-bus Estado no disponible G821 Evento de limitacin G821 Fallas enmascaradas/Prueba PMA, S DMA MEI
Mensajes de fallas de conmutacin de proteccin 1+1 (Bloque 0)

Condicin de falla Cambio de proteccin forzado Prdida de seal protegida Estado MEI PMA, S LED R R Seal Rx -(a) Seal de Tx -(a)
(a) Solamente cunado FAS se transfiera a travs de la red.
57
5.2.2.6 Panel frontal de la XCG La Fig. 27 muestra las ubicaciones de los conectores y los indicadores LED. Estn disponibles las versiones de interfaz asimtrico de 75 y simtrico de 120 .
120 Ohm Symmetrical IF
75 Ohm Asymmerical IF
LEDS
XCG Yellow Red
LEDS
XCG Yellow Red
S C
S C
I F 1
O U T I N
Out/Tx In/Rx
I F 1
O U T I N
I F 2
O U T I N
Out/Tx In/Rx
I F 2
O U T I N
S Y N C
I N O U T
In Out
S Y N C
I N O U T
I F 3
O U T I N
Out/Tx In/Rx
I F 3
O U T I N
I F 4
O U T I N
Out/Tx In/Rx
I F 4
O U T I N
A0M0035A
Fig. 27: Mdulos de interfaz G703-75/120-4CH instalados en la unidad base XCG
58
XCG 525
PDF 202 or PDF 209
GDH 521/522 INTERFACE MODULE

A0M0003A
Fig. 28: Unidad base XCG
59
5.2.2.7 Especificaciones tcnicas de la XCG Crosconexin Mtodo de crosconexin Frecuencia de trama Capacidad: La suma de las seales crosconectadas Crosconexin de sealizacin (XD) Retardo del ncleo de crosconexin: La integridad temporal entre intervalos de tiempo en seales crosconectadas se mantiene Capacidad TS de CAS = 32 intervalos de tiempo de bus Capacidad de puerto de crosconexin de = 95 intervalos de tiempo de bus n x 8 kbit/s Temporizacin Frecuencia de reloj maestro Modos funcionales del reloj maestro 16 896 kHz 30 ppm Enganche al reloj de rx de IF (n x 64 kbit/s) n = 1 a 32 Enganche a la entrada de reloj externo (n x 64 kHz) Lista de prioridad de reloj (5 niveles + modo interno) Sinc. de trama Sinc. de multitrama (E1) Sinc. de multitrama (T1) Frecuencia de enganche Entrada de reloj externo Salida de reloj externo 8 kHz (125 us) 500 Hz (2ms) 166.66 Hz (6 ms) n x 64 kHz - 50 ppm n x 64 kHz (n = 132) 50 ppm Elctricamente G.703 (120 / 75 ) 2048 kHz 30 ppm (Enganchado al reloj maestro) Elctricamente G.703 (120 / 75 ) Funcin de transferencia de fluctuacin de fase y fluctuacin de fase en la salida G.736, G.823 Entrelazado de intervalos de tiempo sncrono 8 kHz 64 Mbit/s
La unidad ms pequea de crosconexin 8 kbit/s n x 500 bit/s (CAS) 1 trama = 125 s 2ms n x 64 kbit/s bits CAS (500 bit/s)
El reloj de 16.896 Mhz se utiliza para generar el reloj principal para todo el nodo.
60
Especificaciones del interfaz de control Interfaz de Terminal de Servicio

Propsito Interfaz elctrico Rgimen binario de datos Formato de caracteres Tipo de conector Seales de interfaz Protocolo Interfaz de gestin para SC/NMS V.28 9600 b/s asncronos 8 bits, sin paridad, 1 bit de parada Conector hembra tipo D de 9 pines 102,103,104,105,106,107,108 y 109 Capas 27 propietarias
Fluctuacin de fase y fluctuacin lenta de fase del reloj del nodo Fluctuacin de fase de salida, medida dentro del margen de frecuencias 20 Hz a 100 kHz
Salida de puerto de 2 Mbit/s y reloj, temporizacin interna Salida de puerto de 2 Mbit/s, nodo sincronizado con un reloj externo de 2048 kHz sin fluctuacin de fase 0.05 UIp-p mx. 0.05 UIp-p mx.
Salida de puerto de 2 Mbit/s, nodo sincronizado con un inter- 0.10 UIp-p mx. faz a 2 Mbit/s sin fluctuacin de fase
Tolerancia de fluctuacin de fase de entrada en el interfaz de reloj externo a 2048 kHz Ver la figura inferior: (G.823 fig. 3)
A[UI] 36.9 20 dB/decade 18.0 1.5
0.2
1.2E-5 4.88E-3 0.01 1.67
20
2.4k
18 k 100k
f [Hz]
A2F0017A
Fig. 29: Tolerancia de fluctuacin de fase de entrada del reloj externo
61
Funcin de transferencia de fluctuacin de fase desde un puerto A de 2 Mbit/s a un puerto B de 2 Mbit/s o desde un reloj externo de 2048 kHz a un puerto de 2 Mbit/s
f [Hz]
A1F0013A
62
MARTISDXX DESCRIPCIN DE NODOS MIDI NODO MARTISDXX INSTALACIN Y CONFIGURACIN MIDIES.FM 27.12.99
5.3 Instalacin y configuracin

5.3.1 Subrack Midi Simple (RXS-S8) en un rack de 19" Ensamblar los elementos numerados del Subrack Midi Simple en el orden dado. El ngulo de montaje largo puede situarse en cualquiera de los lados Los nmeros de las siquientes instrucciones se refieren a las pieza ilustradas en la Fig. 31. Paso 1. El subrack se instala en un rack de 19" utilizando un ngulo de montaje corto (#1) y uno largo (#2). Apretar los tornillos de cabeza haxagonal de calibre M5x10 (#4) al ngulo de montaje (#1 or #2). Si las cabezas hexagonales son muy altas y estorban para la instalacin, se pueden utilizar tornillos hexagonales de cabeza plana de calibre M5x10 en lugar de los originales.
Paso 2. Paso 3. Paso 4.
La canalizacin para cables (#11) que se incluye en los accesorios de instalacin se monta en el subrack utilizando dos tornillos M3x10 DIN 965. El plato deflector de aire (#10) se monta en la parte posterior del subrack con dos M3x8 (#9). El subrack se pone a tierra con un cable independiente de puesta a tierra (#5) que se incluye en los accesorios de instalacin del subrack. El cable se sujeta a la tuerca de puesta a tierra (#7) de la trasera del subrack. Ha de insertarse una arandela de estrella (#6) entre el terminal conductor en forma de aro y el panel lateral para asegurar la continuidad elctrica entre el subrack y el conductor de puesta a tierra.
63
A5M0001A
Fig. 31: Ensamblaje e instalacin del Subrack Midi Simple
Nmero 1 2 3 4 5 6 7 8 9 10 11 12
Ttulo
Piezas
ngulo de montaje frontal, corto 1 ngulo de montaje frontal, largo 1 Arandela, M5, DIN 6798A M5x10, LK, HEX, DIN 912 Arandela, DIN 6798A Tuerca, M6, DIN 934 Varilla de soporte M3x8, LK, PZ, DIN 7985 Plato deflector de aire Canalizacin para cables M3x10, UK, PZ, DIN 965 4 4 1 1 2 4 1 1 2
Cable de puesta a tierra de 1.1 m 1
64
5.3.2 Subrack Midi Doble (dos RXS-S8) en un rack de 19" Un Subrack Midi Doble est formado por dos RXS-S8, Subrack Midi Simple. Los nmeros en las siguientes instrucciones se refieren a las piezas ilustradas en la Fig. 32. Paso 1. Paso 2. Conectar los subrack midi simples utilizando tornillos de cabeza hexagonal de calibre M5x10 (#3) y tuercas (#1). Utilizar una arandela de estrella bajo el tornillo (#2). El subrack doble se instala en un rack de 19" utilizando dos perfiles angulares de 105 x 26 x 2 mm para una repisa. Apretar los tornillos de cabeza hexagonal de calibre M5x10 (#3) al ngulo de montaje (#4). Si las cabezas hexagonales son muy altas y estorban para la instalacin, se pueden utilizar tornillos hexagonlaes de cabeza plana de calibre M5x10 en lugar de los originales.
Paso 3. Paso 4. Paso 5.
La canalizacin para cables (#11) que se incluye en los accesorios de instalacin se monta en el subrack utilizando dos tornillos M3x10 DIN 965 (#12). El plato deflector de aire (#10) se monta en la parte posterior del subrack con dos M3x8 (#9). El subrack se pone a tierra con un cable independiente de puesta a tierra (#5) que se incluye en los accesorios de instalacin del subrack. El cable se sujeta a la tuerca de puesta a tierra (#7) de la trasera del subrack. Ha de insertarse una arandela de estrella (#6) entre el terminal conductor en forma de aro y el panel lateral para asegurar la continuidad elctrica entre el subrack y el conductor de puesta a tierra.
65
A5M0002A
Fig. 32: Ensamblaje e instalacin del Subrack Midi Doble
66
Nmero 1 2 3 4 5 6 7 8 9 10 11 12
Ttulo Tuerca, M5, DIN 934 Arandela, M5, DIN 6798A M5x10, LK, HEX, DIN 912
Piezas 4 8 8
ngulo de montaje frontal, corto 2 Cable de puesta a tierra de 1.1 m 2 Arandela, DIN 6798A Tuerca, M6, DIN 934 Varilla de soporte M3x8, LK, PZ, DIN 7985 Plato deflector de aire Canalizacin para cables M3x10, UK, PZ, DIN 965 2 2 4 4 2 2 4
5.3.3 Opciones para instalacin de sobremesa
A5M0003A
Fig. 33: Como retirar la cubierta frontal del Midi Nodo
NOTA!
Consejo: Site los dedos a los lados del Midi Nodo y los pulgares sobre el borde superior de la cubierta frontal. Tire con los pulgares hacia usted. Hay bisagras en las parte inferior, levante la cubierta para liberarla.
67
slide down and secure
5 holes for wrap-it ties
A5M0004A
Fig. 34: Instalacin en la pared
5.3.4 Requisitos de instalacin debido a configuraciones extendidas Las unidades de interfaz AIU tienen extensos parmetros de configuracin que consumen capacidad extra de memoria no voltil de forma extensiva. Esto conlleva algunas limitaciones en la instalacin de las unidades AIU en Midi Nodos. La unidad XCG (con el software SMZ538 V2.0 o posterior) en un Midi Nodo puede proporcionar la memoria de reserva de configuracin extendida para 4 AIU 1:1 o 2 AIU 1:4 o 1 AIU 1:16.
La presencia de las unidades AIU no limita la capacidad de una unidad XCG para soportar las copias de seguridad de parmetros ordinarios de las unidades MartisDXX tpicas.
68
5.3.5 Configuracin del Midi Nodo
5.3.5.1 Introduccin La configuracin del nodo MartisDXX se realiza siguiendo el siguiente procedimiento. Paso 1. Paso 2. Paso 3. Paso 4. Paso 5. Paso 6. Paso 7. Seleccione el tipo de nodo: Midi Node. Seleccione el tipo de subrack. Seleccione el tipo de tarjeta de crosconexin. Seleccione alimentacin CA o CC con o sin redundancia. Seleccione las unidades y mdulos de interfaz basndose en el enlace deseado e interfaces tributarios . Compruebe que no se exceden las limitaciones en cuanto al espacio fsico, capacidad de crosconexin, capacidad de crosconexin CAS o capacidad de crosconexin a nivel de bit. Si fuera necesario, aada los armarios al inventario.
5.3.5.2 Configuracin Paso 1. Seleccione el tipo de subrack Paso 2. Cada subrack cuenta con una unidad XCG en la ranura 8. De este modo el inventario inicial es: Midi Nodo: RXS-S8, XCG
Seleccione el tipo de tarjeta de crosconexin Como la XCG se ocupa de las crosconexiones, no es necesario el uso de otra tarjeta.
Paso 3. Paso 4.
La XCG no puede ser protegida. Seleccione alimentacin CA o CC con o sin redundancia. Debido a que el inventario del Midi node puede variar mucho, es muy difcil dar instrucciones sobre el consumo de potencia. En la mayora de los casos 80 W es ms que suficiente. Si se utilizan interfaces pticos o mdulos de banda base, hay que calcular el consumo de potencia caso por caso. Al estimar los fusibles, multiplique el consumo estable por 17 para permitir subidas transitorias. Las siguientes opciones estn disponibles para la alimentacin: Alimentacin CC no redundante. Se requieren los mdulos siguientes: Midi Nodo: 1xPFU-A. Alimentacin CC redundante. Se requieren los mdulos siguientes: Midi Nodo: 1xPFU-A, 1xPFU-B. Alimentacin CA no redundante. Se requieren los siguientes mdulos: Midi Nodo: 1xPAU-5T Alimentacin CA redundante. Se requieren los siguientes mdulos: Midi Nodo: 2xPAU-5T
Paso 5.
Seleccione las unidades y mdulos de interfaz basndose en el enlace deseado e interfaces tributarios.
69
Uso IF
El Midi Nodo soporta los siguientes interfaces de enlace.

Tipo IF G.703 G.703, 75 G.703, 120 G.703, 75 LED ptico Lser ptico 2/4W BB 4W BB, 2B1Q 4W BB, 2B1Q 4W BB, HDB3 V.35 V.36/V.11 X.21 V.35 X.21 T1, (G.703) Mdulo G703 G703-75 G703-120 G703-8M OTE-LED OTE-LP BTE-384 BTE-1088 BTE-2048 LTE V35-G704-BS V36-G704 X21-G704-S V35-G704-BS X21-G704-S T1 Unidad GMH GMH GMH GMH GMH GMH GMH GMH GMH GMH GMH GMH GMH VMM VMM GMM IFs 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2
8448/2048 kbit/s, trama G.704 2048 kbit/s, trama G.704 2048 kbit/s, trama G.704 8448 kbit/s, trama G.704 8448/2048 kbit/s, trama G.704 8448/2048 kbit/s, trama G.704 n x 64 kbit/s (n = 26) 320/576/1088 kbit/s 1024/1088/2048/2112 kbit/s 1088/2048 kbit/s n x 64 kbit/s (n = 232) n x 64 kbit/s (n = 232) n x 64 kbit/s (n=232) n x 64 kbit/s (n=132) n x 64 kbit/s (n=132) 1544 kbit/s, trama T1
El Midi Nodo soporta los siguientes interfaces tributarios y velocidades binarias de usuario.
Tipo IF G.703 G.703, 75 G.703, 120 G.703, 75 2/4W BB 2/4W BB Mdulo G703 G703-75 G703-120 G703-8M BTE-64 BTE-64 BTE-384 BTE-384 Unidad GMH GMH GMH GMH GCH-A GCH-A GMH GCH-A ISD-LN ISD-LT BTE-1088 BTE-2048 G703 V35 V36 V35-IEC GMH GMH GCH-A VCM-10T-A VCM-10T-A VCM-5T-A IF 1 1 1 1 1 1 1 1 4 4 1 1 1 2 2 2
Uso IF 2048/8448 kbit/s, trama G.704 2048 kbit/s, trama G.704 2048 kbit/s, trama G.704 8448 kbit/s, trama G.704 64A NTU 1.2 kbit/s56 kbit/s 64E NTU 2.4 kbit/s64 kbit/s
384A NTU n x 64 kbit/s (n = 15) 2/4W BB 384E NTU 38.4 kbit/s384 kbit/s 2/4W BB Tarjeta de llea ISDN, 160kbit/s STU-160 y ISDN NT1, 160kbit/s STU-160 1.2 kbit/s128 kbit/s 2W BB 2W BB 2W BB
IUM-5T o IUM-10T 4 o 8
STU-1088 n x 64 kbit/s (n = 116) 4W BB STU-2048 n x 64 kbit/s (n = 132) 4W BB 2048 kbit/s transparente 600 bit/s2048 kbit/s sinc. 0 bit/s64 kbit/s asinc. 600 bit/s2048 kbit/s sinc. 0 bit/s64 kbit/s asinc. 600 bit/s2048 kbit/s sinc. 0 bit/s64 kbit/s asinc. (conector D25) G.703 V.35 V.36/V.11 V.35
70
Uso IF 600 bit/s2048 kbit/s sinc. 0 bit/s64 kbit/s asinc. (conector D25) 600 bit/s2048 kbit/s sinc. 600 bit/s64 kbit/s sinc. 0 bit/s64 kbit/s asinc. 600 bit/s64 kbit/s sinc. 0 bit/s64 kbit/s asinc. 64 kbit/s co/contra VF con 64 kbit/s PCM. (E & M con el mdulo EM-2x10) VF con 64 kbit/s PCM y 32/24/16 kbit/s ADPCM. (E & M con el mdulo EM-2x10) 1544 kbit/s, trama T1 POTS Oficina Central (central, PABX) lado 64 kbit/s PCM, dependiendo del pas
Tipo IF V.36/V.11
Mdulo V36-IEC
Unidad VCM-5T-A
IF 2
X.21 V.24/V.28
X21 V24-DCE
VCM-5T-A VCM-5T-A VCM-5T-A VCM-5T-A CAE CAE
2 2 2 2 10 10
V.24/V.28 (DTE) V24-DTE G.703 2/4W, G.712/ G.713 2/4W, G.712/ G.713 T1 2W, G711 G703-64 PCM-10VF (EM-2x10) ADPCM-10VF (EM-2x10) T1 CCO
GMM CAE
2 10
POTS Oficina Central (central, 2W, G711 PABX) lado ADPCM 32, 16kbit/s, dependiendo del pas POTS lado de abonado, 64 kbit/s PCM, dependiendo del pas 2W, G711
CCO-ADPCM
CAE
10
CCS CCS-ADPCM
CAE CAE
10 10
POTS lado del abonado, 64 kbit/s 2W, G711 PCM, dependiendo del pas
El Midi Nodo tambin soporta tarjetas servidoras. EAE es una tarjeta de compresin PCM/ADPCM. Cada EAE soporta 30 conversiones PCM/ADPCM. Las unidades VCM-xT-A y GCH-A pueden utilizarse como servidores punto a multipunto. EPS-5T/EPS-10T es una unidad de compresin de voz/fax. ECS-xT se utiliza en el Midi Nodo para convertir seales X.50 a V.110 o viceversa.
Paso 6.
Compruebe que no excede las limitaciones del espacio fsico, capacidad de crosconexin, capacidad de crosconexin CAS o capacidad de crosconexin a nivel de bit. Las siguientes unidades ocupan una ranura: PAU-5T, GMH, VCM-5T-A, GCH-A, EAE, EPS-5T, VMM, GMM, y XCG. Las siguientes unidades ocupan dos ranuras: VCM-10T-A, CAE, and EPS-10T. La capacidad de crosconexin es de 1043 intervalos de tiempo del X-bus. Si excede este lmite, tendr que trasladar los interfaces a otros nodos, o disminuir la velocidad binaria de algunos interfaces. Distintas unidades utilizan distintos mtodos para la asignacin de capacidad desde el X-bus. VCM-xT-A, GCH-A y CAE asignan la capacidad cuando se configuran los interfaces por primera vez. La capacidad del X-bus que se requiere es la capacidad del X-bus redondeada por arriba hasta el prximo intervalo de tiempo completo. Como la granularidad de crosconexin de un nodo bsico en de 8 kbit/s, el rgimen del X-bus ha de ser un mltiplo entero de 8 kbit/s. Los
71
subregmenes de 64 kbit/s se asignan en n x 8kbit/s usando una correspondencia V.110. V.110 hace corresponder los regmenes de usuario con los siguientes regmenes de X-bus:
Rgimen de usuario 600 bit/s 1200 bit/s 2400 bit/s 4800 bit/s 7200 bit/s 9600 bit/s 12000 bit/s 14400 bit/s 19200 bit/s 38400 bit/s 48000 bit/s 56000 bit/s Rgimen X-bus 8 kbit/s 8 kbit/s 8 kbit/s 8 kbit/s 16 kbit/s 16 kbit/s 32 kbit/s 32 kbit/s 32 kbit/s 64 kbit/s 64 kbit/s 64 kbit/s
En estos regmenes V.110 se soporta, sin ninguna sobrecarga adicional, CRC extremo a extremo, transferencia de seales de control a travs de la red y temporizacin independiente de la red. A velocidades de usuario de n x 64 kbit/s, estas funciones especiales requieren una trama adicional de m x 8 kbit/s. Dependiendo de la funcionalidad deseada y el rgimen binario de usuario, la capacidad de la trama adicional de muestra en la tabla siguiente.
Temporizacin independiente de la red Rgimen de usuario < = Rgimen de usuario > 512 kbit/s 512 kbit/s Rgimen de trama kbit/s Rgimen de trama kbit/s 8 ON ON 8 8 16 ON ON ON ON ON 16 16 8 8 8 24 16 24 24 24
Transferencia CRC 105/109 ON
ON ON ON
ON
Por ejemplo, si se utiliza un interfaz V.35 a 512 kbit/s sin niguna caracterstica especial, la capacidad del X-bus es 8 x 64 kbit/s u 8 intervalos de tiempo y la capacidad necesaria de X-bus es tambin de 8 intervalos de tiempo de bus. Si se crea el mismo circuito a 512 kbit/s con supervisin de CRC extremo a extremo, la capacidad XB es 520 kbit/s u 8 intervalos de tiempo y un 1 bit. La capacidad de Xbus necesaria es de 9 intervalos de tiempo de bus. Si se utiliza GMH en modo no estructurado, funcionar como VCM-xT-A, GCH-A y CAE. Para los interfaces con estructura de trama G.704 a 2048 kbit/s y 8448 kbit/s, el mtodo de asignacin de la capacidad de crosconexin depende de la longitud del bfer de recepcin del interfaz. La longitud del bfer puede ser corta (2 tramas) o larga (4/8/64 tramas). Un bfer corto posibilita la asignacin equitativa de la capacidad del X-bus, lo que quiere decir que se asignar toda la capacidad al configurar por primera vez un puerto. Un bfer largo posibilita la
72
asignacin desigual de la capacidad del X-bus, lo cual significa que slo los intervalo de tiempo CAS se asignan cuando el interfaz se configura por primera vez y el resto de la capacidad se asigna a medida que se efectan las crosconexiones. Mediante la asignacin desigual, es posible equipar un nodod con ms de 32 x 2048 kbit/s puertos, si el nmero de intervalos de tiempo conectados ms los intervalos de tiempo CAS es inferior o igual a 1043. Los diferentes tipos de interfaz GMH y GMM asigna capacidad de X-bus mediante los siguientes mtodos:
Asignacin Equitativa Equitativa Desigual Desigual Desigual Desigual Equitativa Desigual Desigual Intervalos de tiempo de X-bus 130 32 0/1/2/3/4 + intervalos de tiempo conectados 0/1 + intervalos de tiempo conectados 0/1 + intervalos de tiempo conectados n 32 0/1 + intervalos de tiempo conectados 25
Tipo de IF 8448 kbit/s, con estructura de trama G.704 2048 kbit/s, con estructura de trama G.704 8448 kbit/s, con estructura de trama G.704 2048 kbit/s, con estructura de trama G.704 n x 64 kbit/s, con estructura de trama 2048 kbit/s transparente n x 64 kbit/s, sin estructura de trama 1544 kbit/s, con estructura de trama T1 1544 kbit/s, con estructura de trama T1 1544 kbit/s, transparente
Desigual/equitativa 32
La capacidad CAS de XCG es de 32 intervalos de tiempo. CAS puede ser habilitada o inhabilitada independientemente en cada interfaz. Los interfaces requieren las siguientes cantidades de intervalos de tiempo CAS, dependiendo de si CAS est habilitada o inhabilitada:
Asignacin Equitativa Equitativa Desigual Desigual Desigual Desigual Equitativa Desigual CAS TS, XCG 0/1/2/3/4 0/1 0/1/2/3/4 0/1 0/1 1 0/1 0/1
Tipo de IF 8448 kbit/s, con estructura de trama G.704 2048 kbit/s, con estructura de trama G.704 8448 kbit/s, con estructura de trama G.704 2048 kbit/s, con estructura de trama G.704 n x 64 kbit/s, con estructura de trama Unidad CAE con E&M 1544 kbit/s, con estructura de trama T1 1544 kbit/s, con estructura de trama T1
73
Paso 7.
Si fuera necesario, aada los armarios al inventario. En cumplimento de EN 55022 Clase A se pueden utilizar armarios CAB-2D. En este caso el cliente puede emplear tambin otros tipos de armarios. En cumplimiento de 55022 Clase B hay que utilizar los armarios EMCC-S/D/2D, o RXS-S8-TT para soluciones de sobremesa. No se pueden utiiliar otros tipos de aramarios.
5.3.5.3 Ejemplo de configuracin del Midi Nodo Este ejemplo contempla la configuracin de un Mini Nodo con los siguientes interfaces: 2 interfaces de enlace G.703/G.704 a 8448 kbit/s 2 interfaces de enlace G.703/G.704 a 2048 kbit/s 2 interfaces tributarios G.703/G.704 a n x 64 kbit/s 2 interfaces NTU con rgimen binario de usuario de 19.2 kbit/s (STU-160) 2 interfaces NTU con rgimen binario de usuario de 704 kbit/s (STU-1088) 2 interfaces V.35 a n x 64 kbit/s 2 interfaces V.36/V.11 a n x 64 kbit/s 2 interfaces V.24/V.28 a 9600 bit/s
Se utiliza alimentacin CA no redundante. CAS estar activa en todos los interfaces con estructura de trama. Paso 1. Seleccione el tipo de subrack Paso 2. Seleccionamos RXS-S8. El inventario inicial es: RXS-S8, XCG.
Seleccione el tipo de tarjeta de crosconexin XCG se ocupa de las crosconexiones
Paso 3.
Seleccione alimentacin CA o CC redundante o no redundante Seleccionamos alimentacin CA no redundante. El inventario total ser: RXS-S8, XCG, PAU-5T.
Paso 4.
Seleccione las unidades y mdulos de interfaz basados en los interfaces de enlace y tributarios deseados. Se necesitan los siguientes mdulos.
Interfaz 2 interfaces de enlace G.703/G.704 a 8448 kbit/s 2 interfaces NTU con regmenes de usuario de 19.2 kbit/s (STU-160) 2 interfaces V.35 a n x 64 kbit/s 2 interfaces V.36/V.11 a n x 64 kbit/s 2 interfaces V.24/V.28 a 9600 bit/s Mdulos GMH, 2 x G703 IUM-5T
1 1 1
2 interfaces NTU con regmenes de usuario de 704 kbit/s (STU-1088) GMH, 2 x BTE-1088
2 xVCM-10T-A, V35 2xVCM-10T-A, V36 2xVCM-5T-A, V24-DCE
Paso 5.
Compruebe que no exceden las limitaciones del espacio fsico, capacidad de crosconexin, capacidad de crosconexin CAS o capacidad de crosconexin a nivel de bit.
74
Las siguientes unidades se incluyen en el inventatio total: PAU-5T, 2 x GMH, IUM-5T, VCM-10T, VCM-5T, XCG. Como el rgimen binario mximo de los interfaces de n x 64 kbit/s no se ha especificado, asumiremos que 2048 kbit/s es una estimacin razonable y segura.
X-bus Ts 2 x 130 2 x 32 2 x 32 2x1 2 x 11 2 x 32 2 x 32 2x1 542
Interfaz 2 interfaces de enlace G.703/G.704 a 8448 kbit/s 2 interfaces de enlace G.703/G.704 a 2048 kbit/s en XCG 2 interfaces tributarios G.703/G.704 a n x 64 kbit/s en XCG 2 interfaces NTU con rgimen binario de usuario de 19.2 kbit/s (STU-160) 2 interfaces NTU con r+egimen binario de usuario de 704 kbit/s (STU-1088) 2 interfaces V.35 a n x 64 kbit/s 2 interfaces V.36/V.11 a n x 64 kbit/s 2 interfaces V.24/V.28 a 9600 bit/s Total
El uso de la capacidad de CAS es

Interfaz 2 interfaces de enlace G.703/G.704 a 8448 kbit/s 2 interfaces de enlace G.703/G.704 a 2048 kbit/s 2 interfaces tributarios G.703/G.704 a n x 64 kbit/s Total CAS Ts 16 4 4 24
Paso 6.
Si fuera necesario aada los armarios al inventario. El inventario total de este ejemplo ser:
Unidad BTE-1088 IUM-5T RXS-S8-TT G703-75 G703-75-4CH GMH PAU-5T RXS-S8 XCG V24-DCE V35 V36 VCM-5T-A VCM-10T-A Descripcin Mdulo de interfaz banda base a 1088 kbit/s para GMH. 1 IF. Unidad de interfaz STU-160. 4 IF. Armario Midi de sobremesa Mdulo de interfaz G.703 a 2048/8448 kbit/s. 1 interfaz Mdulo de interfaz G.703 a 2048 kbit/s para XCG. 4 IF Unidad de interfaz con estructura de trama G.704. 2 interfaces / unidad. Alimentacin CA Subrack Midi Unidad de control del sistema/crosconexin Mdulo de interfaz V.24/V.28 para VCM-5T-A. 2 interfaces. Mdulo de interfaz V.35 para VCM-10T-A. 2 interfaces Mdulo de interfaz V.36/V.11 para VCM-10T-A. 2 IFs Unidad de interfaz de datos sin estructura de trama. 4 interfaces/unidad Unidad de interfaz de datos sin estructura de trama. 4 interfaces/unidad Cantidad 2 1 1 2 1 2 2 1 1 1 1 1 1 1
75
MARTISDXX DESCRIPCIN DE NODOS APNDICES APNDICE: MIDI NODO ESTRUCTURAS DE TRAMA G.704 MIDIES.FM 27.12.99
APNDICE: MIDI NODO ESTRUCTURAS DE TRAMA G.704

Estructura de trama de 2048 kbit/s El sistema MartisDXX utiliza una estructura de trama para 2048 kbit/s de acuerdo con la Recomendacin G.704. El primer intervalo de tiempo de una trama, ts0, contiene la palabra de sincronizacin de trama (Frame Synchronization Word, FSW). Los bits de esta palabra de sincronizacin de trama tienen un significado diferente en las tramas pares e impares. Las tramas pares contienen la seal de alineamiento de trama y las impares especifican un bit de esta palabra como una seal de alineamiento de trama, un bit como el bit de alarma de extremo lejano (far-end alarm) y cinco bits especiales. Cuatro de estos cinco bits especiales se recomiendan para ser utilizados por el canal interno HDLC del sistema MartisDXX. La funcin de estos bits se define a travs del interfaz de usuario mediante la ventana de parametrizacin de la GDH (interfaz). Sin embargo, si se utiliza CRC, entonces el primer bit en el intervalo de tiempo ts0 de cada trama se utiliza para la comprobacin CRC y no pueden ser definidos para otro propsito desde el interfaz de usuario. El primer bit de 16 intervalos de tiempo ts0 consecutivos forman un CRC de multitrama, compuesta por 16 tramas. Esta multitrama tiene seis bits de sincronizacin de trama, ocho bits para la suma de comprobacin CRC, y dos bits utilizados para transmitir informacin de error de bloque en el extremo lejano. El periodo de 16 tramas se divide en dos subgrupos, compuesto cada uno de ellos por ocho tramas. Se calcula una suma de comprobacin para cada uno de los subgrupos y se enva en el siguiente subgrupo. El extremo receptor realiza la comprobacin del CRC, y si se detecta un bloque con errores, esta informacin se enva al extremo lejano poniendo el correspondiente bit de error de bloque en el estado 0 durante una multitrama. Los intervalos de tiempo ts1...ts15 y ts17...ts31 estn reservados para la transmisin de datos de carga til. Cada intervalo de tiempo de datos dispone de su correspondiente palabra de sealizacin de 4 bits, que se transmite en el intervalo de tiempo ts16 de una multitrama. Los bits del intervalo de tiempo ts16 pueden utilizarse para otras funciones si un intervalo de tiempo de datos no requiere capacidad para sealizacin. La longitud de una multitrama es de 16 tramas. Dentro de la multitrama el primer intervalo de tiempo ts16 (en la primera trama) se utiliza para transmitir la palabra de sincronizacin de multitrama (cuatro bits en el estado 0), la alarma de extremo lejano de multitrama y tres bits especiales. La funcin de los bits especiales puede definirse a travs del interfaz de usuario. Se recomienda establecer el estado 1 para estos bits cuando no se utilicen. Los intervalos de tiempo ts16 del resto de las tramas transportan los datos de sealizacin de dos intervalos de tiempo cada uno, cuatro bits por cada intervalo de tiempo de datos. Por ejemplo, ts16 de la trama 1 transporta los datos de sealizacin para los intervalos de tiempo ts1 y ts17. Un canal HDLC puede situarse en cualquiera de los intervalos de tiempo libres, en el que puede ocupar el nmero de bits requerido. Un bit de un intervalo de tiempo puede transportar 8 kbit/s de datos, y por tanto la capacidad total de los 8 bits de un intervalo es de 8 x 8 = 64 kbit/s. Se recomienda sin embargo asignar al canal HDLC los bits B5, B6, B7 y B8 del intervalo de tiempo ts0. Debido a la alternancia de tramas la capacidad del intervalo de tiempo TS0 es solamente de 4 kbit/s por bit, y estos cuatro bits juntos proporcionan un canal de transmisin de 16 kbit/s. Si el canal HDLC se sita en el bit B1 del intervalo de tiempo ts0, reemplazando al CRC, entonces ningn otro bit puede utilizarse para formar el canal HDLC.
76
Multiplexin y demultiplexin de trama a 2048 kbit/s Una trama que vaya a transmitirse se multiplexa en el multiplexor de trama (Frame Mux) y se temporiza con el reloj de transmisin (Tx clock). Los datos para transmitir se reciben a travs del X-bus en el bfer de transmisin, desde donde el Frame Mux recoge los datos, un intervalo de tiempo cada vez, siendo esto controlado por el reloj del bus de trama. El intervalo de tiempo ts0 puede tambin recibirse a travs del bfer de transmisin desde el bus, pero generalmente la seal de alineamiento de trama se genera en el Mux. El resto de los bits para el ts0 se leen en la trama transmitida de las posiciones definidas a travs del interfaz de usuario. Es decir, el canal de datos HDLC se recibe del controlador HDLC en modo serie y se temporiza con el Tx clock. Los datos para la primera trama en la multitrama de sealizacin son generados en el Mux y el intervalo de tiempo de datos de sealizacin se recibe a travs del bfer de transmisin desde el X-bus. Antes de que la trama se transmita, se calcula la suma de comprobacin CRC y la estructura de multitrama de CRC se sita en el primer bit del intervalo de tiempo ts0. El receptor buscar la seal de alineamiento de trama en la seal decodificada recibida. Cuando se encuentra el alineamiento en la posicin correcta en tramas consecutivas, el receptor est sincronizado y la trama se demultiplexa. La bsqueda del alineamiento de trama se realiza de acuerdo con un diagrama de estados que asegurar que el receptor se sincronice correctamente an en conexiones con ruido.
77
ALINEAMIENTO DE TRAMA ACTIVADO
PRDIDA DE ALINEAMIENTO DE TRAMA (FAS)
FAS='1' FAS='1'
ALINEAMIENTO
Al proceso de alineamiento CRC
B2='1' FAS='1' FAS='0' B2='0' 3 VECES
FAS='1' B2='0' FAS='0' FAS='1'
FAS='0'
FAS='0'
Desde el proceso de alineamiento CRC
BSQUEDA
FAS='0'
A0FS001A
Fig. 35: Diagrama de estados de alineamiento de trama a 2048 kbit/s
La parte derecha de la figura superior muestra los estados en el modo de bsqueda: la alarma de alineamiento de trama se activa y se establece SIA en los datos del X-bus. En la parte izquierda el receptor est sincronizado a la trama recibida y la alarma se encuentra inactiva. En el modo de bsqueda ha de encontrarse la palabra de sincronizacin de trama correcta, despus de lo cual el intervalo de tiempo ts0 de la siguiente trama ha de tener el bit B2 en el estado 1, entonces la palabra de sincronizacin de trama tiene que estar de nuevo en la posicin correcta en la siguiente trama, y solamente en ese caso la trama est sincronizada. Si cualquiera de estas condiciones no se cumple, se repite la bsqueda desde el principio. Cuando la trama est sincronizada, la alarma de trama se desactiva y al mismo tiempo se elimina la SIA de los datos proporcionados al X-bus.
78
Cuando se encuentra el alineamiento de trama, el receptor supervisa la palabras de sincronizacin de trama recibidas. Se considera perdido el alineamiento de trama cuando se recibe una palabra de sincronizacin de trama corrupta en tres tramas consecutivas. En este caso se activa la alarma de sincronizacin de trama y se comienza una nueva bsqueda del alineamiento de trama. El receptor tambin supervisa el estado del bit B2 del intervalo de tiempo ts0 de las tramas impares. Se considera que el alineamiento de trama se ha perdido si el bit B2 es 0 en tres tramas consecutivas. Tambin se cuenta el nmero de palabras de alineamiento de trama errneas en el receptor, con el objetivo de calcular la tasa de error de la conexin. Normalmente el lmite de tasa de error se establece en 10E-3. Si la tasa de error excede dicho valor, se inhibe la recepcin y el receptor inserta SIA en los datos del X-bus y activa la alarma de tasa de error. La tasa de error no se calcula cuando el alineamiento de trama se ha perdido. El estado de los bits de datos recibidos se supervisa con el objetivo de poder detectar una SIA. Se considera que los datos recibidos son SIA en el caso de que haya menos de tres bits en el estado 0 durante dos tramas y se activa la correspondiente alarma. La alarma de extremo lejano se extrae del intervalo de tiempo ts0 de una trama recibida. El bit de alarma se filtra de manera que se requieren tres estados idnticos en tramas consecutivas para modificar el valor filtrado. Un valor filtrado 1 activa las funciones definidas en la tabla de alarmas. En las situaciones de fallas en recepcin - si la tasa de error es demasiado grande o se pierde el alineamiento de trama, por ejemplo - el receptor transfiere la informacin correspondiente al transmisor, que entonces activa la alarma de extremo lejano en el intervalo de tiempo ts0 transmitido. La comprobacin del CRC se utiliza para incrementar la fiabilidad del alineamiento de trama y para prevenir el alineamiento con palabras que simulan la palabra de sincronizacin de trama. El receptor se sincroniza a la primera palabra encontrada que sea idntica a la palabra de sincronizacin de trama. Si la palabra detectada es enviada por un equipo de datos en un intervalo de datos y se mantiene as por un largo periodo, el receptor puede de manera errnea sincronizarse a esta palabra de sincronizacin "simulada". Esta situacin se detecta mediante la comprobacin del CRC.
79
Bsqueda del alineamiento de trama y verificacin de la prdida de alineamiento de trama
Se ha encontrado el alineamiento de trama
Bsqueda del alineamiento de multitrama CRC
No se han localizado dos CRC-FSW vlidas en un plazo de 8 ms
Se ha encontrado el alineamiento de multitrama CRC 915 bloques de cada 1000 contienen errores Alineamiento de mutiltrama CRC y monitorizacin de error de bloque No se ha localizado una CRC-FSW vlida en un plazo de 8ms
A0FS002A
Fig. 36: Diagrama de estados de alineamiento de CRC de multitrama a 2048 kbit/s El diagrama de estados de alineamiento de CRC de multitrama se muestra en la Fig. 36. El estado de la parte superior contiene el diagrama de estados de alineamiento de trama a 2048 kbit/s. Cuando se encuentra el alineamiento de trama, el receptor comienza la bsqueda de la seal de alineamiento de CRC de multitrama. El alineamiento de CRC de multitrama se encuentra cuando el receptor puede leer dos seales correctas de alineamiento de CRC de multitrama en la posicin correcta dentro de un periodo de 8 ms. Entonces se comienza la cuenta de errores de CRC. Si no se encuentran dos seales de alineamiento de CRC de multitrama dentro del periodo de 8 ms, tambin se empieza una nueva bsqueda de alineamiento de trama y se activa la alarma de sincronizacin de trama. El receptor comienza a contar errores de bloque CRC cuando no se encuentra el alineamiento de CRC de multitrama. La bsqueda de alineamiento de trama comienza y se activa una alarma si existen ms de 914 bloques con error de cada 1000 bloques. La palabra de sincronizacin de CRC de multitrama tambin se supervisan: si no se encuentra la palabra de sincronizacin de CRC de multitrama dentro de los 8 ms correspondientes, entonces comienza una nueva bsqueda de alineamiento de multitrama. La multitrama de sealizacin se compone de los intervalos de tiempo ts16 de 16 tramas consecutivas. Los primeros cuatro bits del intervalo de tiempo ts16 de la primera trama forman la palabra de sincronizacin de multitrama. Todos estos bits son ceros (0). El resto de los intervalos de tiempo ts16 contienen informacin de sealizacin de los intervalos de tiempo de datos.
80
ALINEAMIENTO DE MULTITRAMA ACTIVADO B

MTr FSW es vlida
MTr TS-SIG = '0' Error en MTr FSW
C
MTr FSW es vlida y en TS-SIG en Fr-1 = '1'
MTr FSW es errnea
A PRDIDA DE ALINEAMIENTO DE MULTITRAMA

MTr FSW es vlida; los cuatro primeros bits en el intervalo de tiempo de sealizacin en Tr0 son '0000' MTr FSW es errnea ; los cuatro primeros bits en el intervalo de tiempo de sealizacin en Tr0 no son '0000' MTr TS-SIG = '0' ; en una multitrama todos los bits en el SIG-TS estn en el estado '0' En TS-SIG en Tr-1 = '1' ; al menos un bit est en estado '1' en el TS-SIG de la trama que precede a la trama de seal de alineamiento
A0FS003A
Fig. 37: Diagrama de estados de alineamiento de multitrama de sealizacin La bsqueda de la seal de alineamiento de multitrama de sealizacin comienza tras encontrar el alineamiento de trama. Cuando se da el caso de que los primeros cuatro bits del intervalo de tiempo ts16 son ceros (0), esto se considera como la como la palabra de sincronizacin de multitrama. Sin embargo, con el objetivo de evitar falsos alineamientos se requiere que el intervalo de tiempo ts16 contenga al menos un bit en el estado 1. Cuando se encuentra el alineamiento se elimina la SIA de la informacin de sealizacin que va al X-bus y la alarma de multitrama que se enva al extremo lejano se desactiva. La funcin de supervisin de la palabra de sincronizacin de multitrama comienza cuando la multitrama se encuentra sincronizada. Si se hallan errores en dos palabras de sincronizacin consecutivas, se considera perdido el alineamiento de multitrama. En el estado de sincronizacin se supervisa el contenido de todos los intervalos de tiempo ts16, y si todos los intervalos de tiempo ts16 de una multitrama contienen slo ceros (0) se considera perdido el alineamiento de multitrama. Si se da esta caso se activar la correspondiente alarma, se inserta SIA en los datos de sealizacin del X-bus y se activa la transmisin de alarma de extremo lejano (ts16/B6).
81
La alarma de extremo lejano se extrae del intervalo de tiempo (TS) de sincronizacin de la multitrama de sealizacin recibido. El estado de la alarma se filtra de manera que son necesarios tres estados idnticos en tramas consecutivas para cambiar el valor filtrado. Un valor filtrado 1 activa una alarma. Es posible definir a travs del interfaz de usuario la insercin SIA en los datos de sealizacin del X-bus en el caso de que se de esta alarma. En tal caso el bit de la trama de alarma de extremo lejano tambin pondr SIA en los datos de sealizacin dirigidos al X-bus. Si se pierde la sincronizacin de la multitrama de sealizacin, los intervalos de datos de sealizacin recibidos se supervisan con el objetivo de detectar SIA. Se considera que una seal es SIA si el intervalo de tiempo de sealizacin contiene solamente un bit o ninguno en el estado 0 durante una multitrama.
82
1 MFr = 16 Frames = 2ms
9 10 11 12 13 14 15
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
1 2 3 4 5 6 7 8 C 0 0 1 1 0 1 1 FAS CRC-4
1 2 3 4 5 6 7 8 X X X X X X X X Data bits of TS 8 1 TS = 64 kbit/s 1 bit = 8 kbit/s
1 2 3 4 5 6 7 8 0 0 0 0 S A S S MFr FEA Spare bits MFr Alignment Signal
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
1 2 3 4 5 6 7 8 C 1 A S S S S S Spare Frame FEA FAS CRC-4
1 2 3 4 5 6 7 8 a b c d a b c d
Signalling of TS 17 Signalling of TS 1 1 2 3 4 5 6 7 8 a b c d a b c d
Signalling of TS 31 Signalling of TS 15
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
1 Frame = 32 TS = 256 bits = 125 s G.704 2048 kbit/s

A8F0002A
Fig. 38: Estructura de trama G.704 a 2048 kbit/s
83
9 10 11 12 13 14 15
0 1 2 3 4 5 6 7 8 9 10 11 12
1 2 3 4 5 6 7 8 C 0 0 1 1 0 1 1 FAS CRC-4 1 2 3 4 5 6 7 8 X X X X X X X X Data bits of TS 5 1 TS = 64 kbit/s 1 bit = 8 kbit/s 1 2 3 4 5 6 7 8 0 0 0 0 S A S S MFr FEA Spare bits MFr Alignment Signal
0 1 2 3 4 5 6 7 8 9 10 11 12
1 2 3 4 5 6 7 8 C 1 A S S S S S Spare Frame FEA FAS CRC-4 1 2 3 4 5 6 7 8 a b c d 1 1 1 1 Signalling of TS 1 1 2 3 4 5 6 7 8 1 1 1 1 1 1 1 1
0 1 2 3 4 5 6 7 8 9 10 11 12
1 Frame = 13 TS = 104 bits = 125 s

A8F0003A
Fig. 39: Estructura de trama de Nx64 kbit/s
84
10 11 12 13 14 15
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
1 2 3 4 5 6 7 8 C 0 0 1 1 0 1 1 FAS CRC-4
1 2 3 4 5 6 7 8 X X X X X X X X Data bits of TS 8 1 TS = 64 kbit/s 1 bit = 8 kbit/s
1 2 3 4 5 6 7 8 0 0 0 0 S A S S MFr FEA Spare bits MFr Alignment Signal
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
1 2 3 4 5 6 7 8 C 1 A S S S S S Spare Frame FEA FAS CRC-4
1 2 3 4 5 6 7 8 a b c d a b c d
Signalling of TS 17 Signalling of TS 1
1 2 3 4 5 6 7 8 a b c d 1 1 1 1
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
Signalling of TS 15 1 Frame = 20 TS = 160 bits = 125 s

A8F0004A
Fig. 40: Estructura de trama N x64 kbit/s
85
Estructura de multitrama en el intervalo de tiempo de sealizacin. En la trama a 2 Mbit/s y la trama a n x 64 kbit/s con n >17 ts16. En la trama a N x 64 kbit/s con n17 tsn-1.
Trama #(a) Bits del intervalo de tiempo de sealizacin 1234 abcd 0000 ts1 ts2 ts3 ts4 ts5 ts6 ts7 ts8 ts9 ts10 ts11 ts12 ts13 ts14 ts15 Bits del intervalo de Uso tiempo de sealizacin 5678 abcd SASS ts17 ts18 ts19 ts20 ts21 ts22 ts23 ts24 ts25 ts26 ts27 ts28 ts29 ts30 ts31 bits abcd para ts15 y ts31 del grupo 0000=M-FSW, A=FEA (1-activo), S=disponible bits abcd para ts1 y ts17 del grupo
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
(a) La longitud de multitrama es de 16 tramas/125 s = 2 ms (500 Hz)
86
Estructura de multitrama de CRC en ts0 para tramas a 2 Mbit/s y tramas a n x 64 kbit/s.

Trama #(a) Bloque #1 0 1 2 3 4 5 6 7 Bloque #2 8 9 10 11 12 13 14 15 C1 1 C2 1 C3 E1 C4 E2 0011011 1ASHHHH 0011011 1ASHHHH 0011011 1ASHHHH 0011011 1ASHHHH E2 = Bloque II FEA (0-activo) E1 = Bloque I FEA (0-activo) C1 0 C2 0 C3 1 C4 0 0011011 1ASHHHH 0011011 1ASHHHH 0011011 1ASHHHH 0011011 1ASHHHH C1C4 = bits de CRC-4 A = FEA (1-activo), S = disponible 0011011 = FSW, H = reservado para el enlace HDLC 001011 = CRC M-FSW bits ts0 1 Uso 2345678
(a) La longitud de multitrama de CRC es de 16 tramas/125 s = 2 ms (500Hz)
87
MARTISDXX DESCRIPCIN DE NODOS MIDI NODO MARTISDXX PARA SUS NOTAS Y COMENTARIOS MIDIES.FM 27.12.1999
88
MARTISDXX DESCRIPCIN DE NODOS 6. UNIDADES DE INTERFAZ
12267_01/27.12.99
MARTISDXX DESCRIPCIN DE NODOS TABLA DE CONTENIDOS UNIDADES DE INTERFAZ UNITSESTOC.FM 27.12.99
6. UNIDADES DE INTERFAZ ...............................................................................................1
6.1 AIU: Unidad de interfaz ATM .......................................................................................................................1 6.1.1 Generalidades ....................................................................................................................................1 6.1.1.1 Lista de unidades ............................................................................................................................5 6.1.2 Operacin de la unidad de interfaz ATM AIU .............................................................................6 6.1.2.1 Estructura mecnica de la AIU .....................................................................................................6 6.1.2.2 Capacidad de la AIU ......................................................................................................................8 6.1.2.3 Interfaz de enlace virtual ATM .....................................................................................................9 6.1.2.4 Interfaz de acceso ATM STM-1 ...................................................................................................11 6.1.2.5 Crosconexin ATM.......................................................................................................................13 6.1.2.6 Bfer de celdas de la AIU ............................................................................................................13 6.1.2.7 Caractersticas OAM a nivel ATM .............................................................................................14 6.1.2.8 Gestin de trfico ATM................................................................................................................16 6.1.2.9 Temporizacin en la AIU.............................................................................................................16 6.1.2.10 Supervisin de calidad...............................................................................................................17 6.1.2.11 Bucles en la AIU ..........................................................................................................................18 6.1.2.12 Proteccin de la AIU...................................................................................................................18 6.1.2.13 Canales de control para la gestin de la red ...........................................................................18 6.1.2.14 Funciones de control ATM ........................................................................................................18 6.1.2.15 Requisitos del nodo ....................................................................................................................18 6.1.3 Mdulos para la unidad de interfaz ATM AIU ..........................................................................19 6.1.3.1 Generalidades ...............................................................................................................................19 6.1.4 Fallas y acciones en la unidad de interfaz ATM AIU ................................................................21 6.1.4.1 Fallas y acciones en la AIU ..........................................................................................................21 6.1.5 Panel frontal de la AIU ...................................................................................................................27 6.1.6 Especificaciones tcnicas para la unidad de interfaz ATM AIU ..............................................28 6.1.6.1 Interfaces de acceso ATM ............................................................................................................28 6.1.6.2 Crosconector ATM........................................................................................................................29 6.1.6.3 Otras caractersticas ......................................................................................................................29 6.1.6.4 Restricciones del NMS..................................................................................................................29 6.1.6.5 Estndares ATM relacionados ....................................................................................................30 6.2 CAE: Unidad de interfaz de frecuencia vocal ............................................................................................31 6.2.1 Generalidades ..................................................................................................................................31 6.2.2 Operacin de la unidad de interfaz de VF CAE .........................................................................32 6.2.2.1 Estructura fsica.............................................................................................................................32 6.2.2.2 Mdulo de alimentacin ..............................................................................................................34 6.2.2.3 Controlador de la unidad ............................................................................................................35 6.2.2.4 Bus de control ................................................................................................................................35 6.2.2.5 Interfaz del X-bus..........................................................................................................................35 6.2.2.6 Bucles ..............................................................................................................................................36 6.2.3 Mdulos de interfaz para la unidad de interfaz VF CAE .........................................................37 6.2.3.1 Generalidades................................................................................................................................37 6.2.4 Condiciones de falla en la unidad de interfaz de frecuencia vocal CAE ................................39 6.2.4.1 Fallas comunes ..............................................................................................................................39 6.2.5 Panel frontal de la unidad de interfaz de frecuencia vocal CAE .............................................40 6.2.6 Cableado para la unidad de interfaz CAE ..................................................................................44 6.2.7 Especificaciones tcnicas para la estructura de trama G.704 ....................................................45 6.3 CCO y CCS: Unidades de interfaz POTS....................................................................................................46 6.3.1 Generalidades ..................................................................................................................................46 6.3.2 Operacin de las unidades CCO y CCS .......................................................................................47 6.3.2.1 Estructura fsica.............................................................................................................................47 6.3.2.2 Mdulo de alimentacin, CCO ...................................................................................................50
i
6.3.2.3 Mdulo de alimentacin, CCS ....................................................................................................50 6.3.2.4 Controlador de unidad.................................................................................................................50 6.3.2.5 Bus de control ................................................................................................................................50 6.3.2.6 Interfaz del X-bus..........................................................................................................................51 6.3.2.7 Bucles ..............................................................................................................................................51 6.3.2.8 Niveles relativos............................................................................................................................51 6.3.2.9 Bloqueo ...........................................................................................................................................52 6.3.2.10 Alimentacin de la unidad CCS ...............................................................................................52 6.3.3 Mdulos para unidades CCO y CCS ...........................................................................................53 6.3.3.1 Generalidades................................................................................................................................53 6.3.4 Fallas y acciones en las unidades CCO y CCS ............................................................................54 6.3.4.1 Condiciones de falla .....................................................................................................................54 6.3.5 Panel frontal de las unidades CCS y CCO ..................................................................................55 6.3.6 Cableado para las unidades CCO y CCS..................................................................................... 58 6.3.7 Especificaciones tcnicas para interfaces telefnicos (CCO y CCS) ........................................59 6.4 CCO-UNI: Unidad de interfaz .....................................................................................................................61 6.4.1 Generalidades ..................................................................................................................................61 6.4.2 Operacin .........................................................................................................................................62 6.4.2.1 Funciones admitidas.....................................................................................................................62 6.4.2.2 Diseo mecnico ...........................................................................................................................62 6.4.2.3 Diagrama de bloques ...................................................................................................................64 6.4.3 Mdulos de interfaz ........................................................................................................................66 6.4.4 Fallas .................................................................................................................................................67 6.4.4.1 Tabla de fallas ................................................................................................................................67 6.4.5 Panel frontal .....................................................................................................................................71 6.4.6 Cableado de la unidad ...................................................................................................................74 6.4.6.1 Numeracin del enchufe del cable .............................................................................................75 6.4.6.2 Numeracin de canales del cableado de la unidad .................................................................76 6.4.7 Especificaciones tcnicas ...............................................................................................................78 6.4.7.1 Caractersticas de transmisin de la CCO-UNI.......................................................................78 6.4.7.2 Longitud de la lnea de oficina...................................................................................................79 6.4.7.3 Caractersticas de CC....................................................................................................................79 6.4.7.4 Llamada ..........................................................................................................................................79 6.4.7.5 Medicin........................................................................................................................................80 6.4.7.6 Identificacin del abonado que efecta la llamada..................................................................80 6.4.7.7 Requisitos de la fuente de alimentacin ...................................................................................80 6.4.7.8 Unidad de fuente de alimentacin del subrack........................................................................81 6.4.7.9 Compatibilidad electromagntica ..............................................................................................81 6.4.7.10 Especificaciones del entorno .....................................................................................................82 6.4.7.11 Alternativas del sistema.............................................................................................................82 6.4.7.12 Sealizacin CAS de tres bits ....................................................................................................82 6.5 CCS-UNI: Unidad de interfaz ......................................................................................................................83 6.5.1 Generalidades ..................................................................................................................................83 6.5.2 Operacin .........................................................................................................................................84 6.5.2.1 Funciones admitidas.....................................................................................................................84 6.5.2.2 Diseo mecnico ...........................................................................................................................84 6.5.2.3 Diagrama de bloques....................................................................................................................86 6.5.3 Mdulos de interfaz ........................................................................................................................88 6.5.4 Fallas .................................................................................................................................................89 6.5.4.1 Tabla de fallas ................................................................................................................................89 6.5.5 Panel frontal .....................................................................................................................................93 6.5.6 Cableado de la unidad ...................................................................................................................97 6.5.6.1 Numeracin del enchufe del cable .............................................................................................98 6.5.6.2 Numeracin de canales del cableado de la unidad .................................................................99 6.5.7 Especificaciones tcnicas ..............................................................................................................101
ii
6.5.7.1 Caractersticas de transmisin de la CCS-UNI .......................................................................101 6.5.7.2 Caractersticas de CC..................................................................................................................102 6.5.7.3 Llamada ........................................................................................................................................102 6.5.7.4 Medicin.......................................................................................................................................103 6.5.7.5 Identificacin del abonado que efecta la llamada................................................................103 6.5.7.6 Requisitos de la fuente de alimentacin ..................................................................................103 6.5.7.7 Unidad de fuente de alimentacin del subrack......................................................................104 6.5.7.8 Compatibilidad electromagntica ............................................................................................104 6.5.7.9 Especificaciones de entorno.......................................................................................................104 6.5.7.10 Alternativas del sistema...........................................................................................................105 6.5.7.11 Sealizacin CAS de tres bits ..................................................................................................107 6.6 EAE: Unidad servidora ADPCM ...............................................................................................................110 6.6.1 Generalidades ................................................................................................................................110 6.6.2 Operacin de la unidad servidora EAE ADPCM .....................................................................111 6.6.2.1 Diseo mecnico .........................................................................................................................111 6.6.2.2 Mdulo de alimentacin ............................................................................................................114 6.6.2.3 Controlador de la unidad ..........................................................................................................114 6.6.2.4 Bus de control ..............................................................................................................................114 6.6.2.5 Conversor A/D ...........................................................................................................................114 6.6.2.6 Interfaz X-bus .............................................................................................................................115 6.6.2.7 Mdulo de interfaz ADPCM-30................................................................................................115 6.6.3 Fallas y acciones en la unidad servidora EAE ADPCM ..........................................................116 6.6.3.1 EAE ADPCM: Fallas y acciones ................................................................................................116 6.6.4 Especificaciones tcnicas para la unidad servidora ADPCM EAE ........................................117 6.7 ECS: Unidad servidora de conversin de V.110 a X.50 ..........................................................................118 6.7.1 Generalidades ................................................................................................................................118 6.7.2 Operacin de la unidad servidora de conversin V.110 a X.50 ECS .....................................119 6.7.2.1 Estructura de la unidad ECS .....................................................................................................119 6.7.2.2 Parmetros de configuracin ....................................................................................................122 6.7.2.3 Bucles de retorno.........................................................................................................................126 6.7.2.4 Control de la unidad...................................................................................................................129 6.7.2.5 Mdulo de alimentacin ............................................................................................................129 6.7.2.6 Temporizacin y circuitera para bucles de retorno ..............................................................129 6.7.3 Supervisin de fallas en la ECS ...................................................................................................131 6.7.3.1 Fallas en el bloque 0....................................................................................................................131 6.7.3.2 Fallas generales de intrerfaz en la ECS ....................................................................................133 6.7.4 Panel frontal de la unidad servidora de conversin ECS .......................................................134 6.7.5 Especificaciones tcnicas para la unidad servidora de conversin ECS ..............................135 6.7.5.1 Requisitos del interfaz X.50 .......................................................................................................135 6.7.5.2 Requisitos de alimentacin........................................................................................................135 6.7.5.3 Dimensiones mecnicas .............................................................................................................135 6.8 EPS: Unidad servidora para compresin de voz y fax ...........................................................................136 6.8.1 Generalidades ................................................................................................................................136 6.8.2 Operacin de la unidad servidora para compresin de voz y fax .........................................137 6.8.2.1 Estructura de la unidad EPS......................................................................................................137 6.8.2.2 Controlador de la unidad ..........................................................................................................142 6.8.2.3 Mdulo de alimentacin ............................................................................................................142 6.8.2.4 Temporizacin y control ............................................................................................................142 6.8.2.5 Interfaz del X-bus........................................................................................................................143 6.8.2.6 Interfaz del C-Bus .......................................................................................................................143 6.8.2.7 Cancelacin de eco......................................................................................................................143 6.8.2.8 Bloques de compresin/descompresin .................................................................................144 6.8.2.9 Bucles de retorno.........................................................................................................................145 6.8.2.10 Generacin de tonos .................................................................................................................146
iii
6.8.2.11 Deteccin de tonos ....................................................................................................................146 6.8.3 Fallas y acciones en la unidad servidora de compresin de voz y fax EPS ..........................147 6.8.3.1 Condiciones de falla ..................................................................................................................147 6.8.4 Panel frontal de la unidad EPS .................................................................................................149 6.8.5 Especificaciones tcnicas para la unidad servidora de compresin de voz y fax EPS .......150 6.8.5.1 Requisitos de alimentacin........................................................................................................151 6.8.5.2 Dimensiones mecnicas .............................................................................................................151 6.9 ESO: Unidad servidora V5.1 .......................................................................................................................152 6.9.1 Generalidades ................................................................................................................................152 6.9.1.1 Normativa general ......................................................................................................................152 6.9.2 Operacon de unidad servidora ESO V5.1 ................................................................................153 6.9.2.1 Diseo mecnico .........................................................................................................................153 6.9.2.2 Aplicacin ....................................................................................................................................154 6.9.2.3 Diagramas de bloques ................................................................................................................154 6.9.2.4 Bloques funcionales ....................................................................................................................156 6.9.2.5 Mdulos de interfaz....................................................................................................................157 6.9.3 Fallas y acciones ............................................................................................................................158 6.9.3.1 Descripcon general ....................................................................................................................158 6.9.3.2 BLOQUE 0:...................................................................................................................................159 6.9.3.3 BLOQUES 1 y 2 (enlaces V5.1 de 2,048Mbit/s - canales C como indicado):......................160 6.9.4 Panel frontal ...................................................................................................................................162 6.9.5 Especificaciones tcnicas ..............................................................................................................163 6.9.5.1 Especificaciones de entorno.......................................................................................................163 6.10 FRU: Unidad servidora Frame Relay ......................................................................................................164 6.10.1 Generalidades ..............................................................................................................................164 6.10.1.1 Descripcin general de la FRU................................................................................................164 6.10.1.2 Solucin general ........................................................................................................................164 6.10.2 Operacin .....................................................................................................................................174 6.10.2.1 Informacin general..................................................................................................................174 6.10.2.2 Unidad base universal (UBU259) ...........................................................................................174 6.10.2.3 Sistema Frame Relay (FRE)......................................................................................................175 6.10.2.4 Procesador Frame Relay (FRP) ...............................................................................................176 6.10.2.5 Diseo mecnico .......................................................................................................................177 6.10.2.6 Diagrama de bloques................................................................................................................179 6.10.2.7 Fuente de alimentacin ............................................................................................................180 6.10.3 Mdulos ........................................................................................................................................181 6.10.3.1 Informacin general..................................................................................................................181 6.10.4 Fallas y acciones ..........................................................................................................................182 6.10.4.1 Tablas de fallas ..........................................................................................................................182 6.10.5 Panel frontal .................................................................................................................................184 6.10.6 Especificaciones tcnicas ............................................................................................................185 6.10.6.1 Especificaciones de entorno.....................................................................................................186 6.11 GCH-A: Unidad de interfaz de datos......................................................................................................187 6.11.1 Generalidades ..............................................................................................................................187 6.11.1.1 Velocidades de usuario ............................................................................................................187 6.11.2 Operacin de la unidad de interfaz de datos GCH-A ...........................................................193 6.11.2.1 Diseo mecnico .......................................................................................................................193 6.11.2.2 Circuitera de formateo de datos ............................................................................................195 6.11.2.3 Adaptacin de velocidades y estructuracin de la trama...................................................195 6.11.2.4 Estructuracin de trama y asignacin (mapping) ................................................................197 6.11.2.5 Supervisin de CRC..................................................................................................................198 6.11.2.6 Seales de control .....................................................................................................................198 6.11.2.7 Simulacin de portadora V.13.................................................................................................199 6.11.2.8 Supervisin de 105 ...................................................................................................................199
iv
6.11.2.9 Bridge punto a multipunto......................................................................................................199 6.11.2.10 Funciones de bucle de prueba...............................................................................................200 6.11.2.11 Funciones de prueba...............................................................................................................200 6.11.2.12 Interfaz del X-bus ...................................................................................................................200 6.11.2.13 Controlador de la unidad ......................................................................................................201 6.11.2.14 Conversor A/D ......................................................................................................................201 6.11.2.15 Punto de medida .....................................................................................................................201 6.11.2.16 Mdulo de alimentacin ........................................................................................................201 6.11.2.17 Modos de temporizacin .......................................................................................................202 6.11.2.18 Medidas de calidad.................................................................................................................203 6.11.3 Mdulos de interfaz ....................................................................................................................204 6.11.3.1 Generalidades............................................................................................................................204 6.11.4 Fallas y acciones en la unidad de interfaz de datos GCH-A ................................................205 6.11.4.1 Seales y direccin de las condiciones de falla.....................................................................205 6.11.4.2 Partes comunes..........................................................................................................................206 6.11.4.3 Bloques de interfaz ...................................................................................................................206 6.11.5 Panel frontal de la unidad de interfaz de datos GCH-A .......................................................208 6.11.6 Especificaciones tcnicas para la unidad de interfaz de datos GCH-A .............................210 6.11.6.1 Interfaces de lnea BTE .............................................................................................................210 6.11.6.2 Interfaces G.703, LTE y OTE...................................................................................................211 6.11.6.3 Requisitos de alimentacin y datos mecnicos.....................................................................211 6.12 GMH: Unidad de interfaz con estructura de trama G.704 ...................................................................212 6.12.1 Generalidades ..............................................................................................................................212 6.12.1.1 Diseo mecnico .......................................................................................................................212 6.12.2 Operacin .....................................................................................................................................214 6.12.2.1 Estructura funcional .................................................................................................................214 6.12.2.2 Diagrama de bloques................................................................................................................216 6.12.2.3 Interfaz del X-bus......................................................................................................................218 6.12.2.4 Estructura de trama de 2048 kbit/s........................................................................................220 6.12.2.5 Estructura de trama de 8448 kbit/s .......................................................................................226 6.12.2.6 Bfer............................................................................................................................................228 6.12.2.7 Modos de operacin de la GMH.............................................................................................235 6.12.2.8 Proteccin 1+1 ..........................................................................................................................241 6.12.2.9 Bucles en la GMH .....................................................................................................................244 6.12.3 Mdulos de interfaz para la unidad de interfaz GMH ..........................................................248 6.12.3.1 Generalidades ...........................................................................................................................248 6.12.4 Fallas y acciones en la GMH ......................................................................................................249 6.12.4.1 Terminologa..............................................................................................................................249 6.12.4.2 Fallas de la seal transmitida (Bloque 1,2) ............................................................................250 6.12.4.3 Fallas de la seal recibida (Bloque 1,2) ..................................................................................250 6.12.4.4 Miscelnea de fallas (Bloque 1, 2) ...........................................................................................251 6.12.4.5 Mensajes de falla del conmutador de proteccin 1+1 (Bloque 0) ......................................251 6.12.4.6 Fallas de la lgica comn (Bloque 0) ......................................................................................252 6.12.5 Especificaciones tcnicas de la GMH .......................................................................................253 6.12.5.1 Operacin de trama y multitrama ..........................................................................................253 6.12.5.2 Punto de medida .......................................................................................................................255 6.12.5.3 Alimentacin de la batera.......................................................................................................256 6.12.5.4 Mecnica.....................................................................................................................................256 6.13 GMM: Unidad de interfaz.........................................................................................................................257 6.13.1 Generalidades ..............................................................................................................................257 6.13.1.1 Diseo mecnico .......................................................................................................................257 6.13.2 Operacin .....................................................................................................................................259 6.13.2.1 Estructura funcional .................................................................................................................259 6.13.2.2 Interfaz del X-bus......................................................................................................................261 6.13.2.3 Sincronizacin ...........................................................................................................................261
v
6.13.2.4 Utilizacin del enlace de datos ...............................................................................................262 6.13.2.5 G.802 ...........................................................................................................................................263 6.13.2.6 Proteccin 1+1 ..........................................................................................................................263 6.13.2.7 Bucles de retorno en la unidad GMM....................................................................................265 6.13.2.8 Supervisin de calidad.............................................................................................................268 6.13.2.9 Mdulo de interfaz para la unidad de interfaz GMM.........................................................270 6.13.3 Fallas y acciones ..........................................................................................................................271 6.13.3.1 Fallas y acciones en T1 .............................................................................................................271 6.13.3.2 Fallas y acciones en la GMM ...................................................................................................272 6.13.4 Especificaciones tcnicas ............................................................................................................277 6.14 GMU y GMU-M: Unidades de interfaz SDH .........................................................................................278 6.14.1 Generalidades ..............................................................................................................................278 6.14.1.1 Diseo mecnico de las GMU y GMU-M ..............................................................................280 6.14.2 Operacin .....................................................................................................................................281 6.14.2.1 Estructura funcional de las GMU y GMU-M........................................................................281 6.14.2.2 Modos de operacin de GMU y GMU-M..............................................................................283 6.14.2.3 Capacidad de las GMU y GMU-M .........................................................................................284 6.14.2.4 Asignacin (mapping)..............................................................................................................286 6.14.2.5 Matriz..........................................................................................................................................287 6.14.2.6 Terminacin de rama................................................................................................................287 6.14.2.7 Puertos del X-bus ......................................................................................................................288 6.14.2.8 Concatenacin virtual .............................................................................................................288 6.14.2.9 Contenedores no utilizados.....................................................................................................289 6.14.2.10 Supervisin de calidad ...........................................................................................................289 6.14.2.11 Bucles ........................................................................................................................................290 6.14.2.12 Proteccin de red y de lnea ..................................................................................................290 6.14.2.13 Sincronizacin .........................................................................................................................293 6.14.2.14 Canales de control para gestin de red MartisDXX...........................................................295 6.14.2.15 Requisitos del nodo ................................................................................................................298 6.14.3 Mdulos de interfaz para las unidades GMU y GMU-M .....................................................299 6.14.3.1 STM-1-SH-13, STM-1-LH-13, STM-1-E, SYN-34-E ...............................................................299 6.14.4 Fallas y acciones .........................................................................................................................300 6.14.4.1 Terminologa..............................................................................................................................300 6.14.4.2 Fallas en la GMU y GMU-M....................................................................................................300 6.14.5 Panel frontal de las GMU y GMU-M .......................................................................................311 6.14.6 Especificaciones tcnicas ............................................................................................................313 6.14.6.1 Estndares SDH relacionados .................................................................................................316 6.15 ISD-LT y ISD-NT: Unidades de interfaz U transparente para velocidad bsica RDSI ....................317 6.15.1 Generalidades ..............................................................................................................................317 6.15.2 Operacin de la unidad de interfaz ISD-LT y ISD-NT ..........................................................318 6.15.2.1 Diseo mecnico .......................................................................................................................318 6.15.2.2 Mdulo de alimentacin ..........................................................................................................321 6.15.2.3 Controlador de la unidad ........................................................................................................321 6.15.2.4 Bus de control ............................................................................................................................321 6.15.2.5 Conversor A/D .........................................................................................................................321 6.15.2.6 Interfaz del X-bus......................................................................................................................322 6.15.2.7 Bucles ..........................................................................................................................................323 6.15.2.8 Contadores de calidad..............................................................................................................323 6.15.3 Mdulos para la unidad de interfaz ISD-LT y ISD-NT .........................................................325 6.15.3.1 Generalidades............................................................................................................................325 6.15.4 Condiciones de falla en las unidades de interfaz ISD-LT y ISD-NT ...................................326 6.15.4.1 Descripcin de seales .............................................................................................................326 6.15.5 Especificaciones tcnicas para la unidad de interfaz ISD-LT/ISD-NT ...............................329 6.15.5.1 Estndares generales normativos ...........................................................................................329 6.15.5.2 Requisitos de alimentacin......................................................................................................330
vi
6.15.5.3 Mecnica.....................................................................................................................................330 6.16 IUM-5T y IUM-10T: Unidades de interfaz banda base a 160 kbit/s...................................................331 6.16.1 Generalidades ..............................................................................................................................331 6.16.2 Operacin de las unidades de interfaz banda base IUM-5T y IUM-10T ............................332 6.16.2.1 Estructura mecnica .................................................................................................................332 6.16.2.2 Operacin de la unidad............................................................................................................335 6.16.2.3 Controlador de la unidad ........................................................................................................335 6.16.2.4 Bus de control ............................................................................................................................335 6.16.2.5 Conversor A/D .........................................................................................................................335 6.16.2.6 Interfaz del X-bus......................................................................................................................336 6.16.2.7 Bucles ..........................................................................................................................................337 6.16.2.8 Contadores de calidad..............................................................................................................338 6.16.3 Mdulo de interfaz IUM para las unidades IUM-5T y IUM-10T .........................................339 6.16.3.1 Generalidades............................................................................................................................339 6.16.4 Fallas y acciones en una unidad de interfaz banda base IUM .............................................340 6.16.4.1 Condiciones de falla .................................................................................................................340 6.16.5 Panel frontal de la unidad de interfaz banda base IUM ......................................................343 6.16.6 Especificaciones tcnicas ...........................................................................................................345 6.16.6.1 Estndares generales normativos ...........................................................................................345 6.16.6.2 Requisitos de alimentacin y datos mecnicos.....................................................................346 6.17 LIU-H: Unidad de interconexin LAN ...................................................................................................347 6.17.1 Descripcin general ....................................................................................................................347 6.17.1.1 Aplicaciones...............................................................................................................................348 6.17.1.2 Estructura mecnica .................................................................................................................350 6.17.2 Operacin .....................................................................................................................................351 6.17.2.1 Descripcin funcional...............................................................................................................351 6.17.2.2 Interfaz de trayecto de control de la unidad UBU de MartisDXX.....................................351 6.17.2.3 Interfaz de trayecto de datos de la unidad UBU de MartisDXX........................................352 6.17.2.4 Puertos de enrutador basados en TDM .................................................................................352 6.17.2.5 Puertos de enrutador de base asncrona................................................................................352 6.17.2.6 Interfaz de usuario....................................................................................................................353 6.17.2.7 Ncleo de la CPU......................................................................................................................353 6.17.2.8 Banco de memoria flash de seguridad para imagen dual...................................................353 6.17.2.9 DRAM.........................................................................................................................................354 6.17.3 Gestin de fallas de la unidad LIU-H ......................................................................................355 6.17.3.1 Fallas de la unidad base ...........................................................................................................355 6.17.3.2 Fallas de estado de enlace WAN ............................................................................................356 6.17.4 Panel frontal LIU-H ....................................................................................................................357 6.17.4.1 Interfaz de datos........................................................................................................................357 6.17.4.2 Interfaz de control.....................................................................................................................358 6.17.5 Especificaciones tcnicas ............................................................................................................359 6.17.5.1 Estndares normativas .............................................................................................................359 6.17.5.2 Dimensiones fsicas...................................................................................................................359 6.17.6 Condiciones de entorno .............................................................................................................359 6.17.7 Funciones de establecimiento de puentes y enrutamiento ...................................................360 6.17.7.1 Puentes a IEEE 802.1D..............................................................................................................360 6.17.7.2 Enrutamiento IP ........................................................................................................................364 6.17.7.3 Funcionalidad de puente/enrutador .....................................................................................368 6.17.8 Protocolos de enlace en LIU ......................................................................................................369 6.17.8.1 Protocolo de enlace Raw-IP .....................................................................................................369 6.17.8.2 Protocolo de enlace Frame Relay............................................................................................369 6.17.8.3 Protocolo de enlace CPE ..........................................................................................................370 6.17.8.4 Protocolo punto a punto (PPP) ...............................................................................................371 6.17.8.5 Protocolos estndar admitidos................................................................................................374 6.17.9 Gestin de LIU-H ........................................................................................................................375
vii
6.18 PMP: Unidad servidora punto a multipunto .........................................................................................376 6.18.1 Generalidades ..............................................................................................................................376 6.18.1.1 Circuitos de datos PMP en las redes MartisDXX .................................................................376 6.18.2 Operacin .....................................................................................................................................377 6.18.2.1 Puertos de un PMP Server.......................................................................................................377 6.18.2.2 Seales de control .....................................................................................................................378 6.18.2.3 Retardo de bridge .....................................................................................................................378 6.18.2.4 Retardo de 106 ...........................................................................................................................378 6.18.2.5 Retardo en un circuito PMP ....................................................................................................379 6.18.2.6 Ejemplo de un circuito PMP....................................................................................................380 6.18.2.7 Direccin maestro-esclavo .......................................................................................................382 6.18.2.8 Direccin esclavo-maestro .......................................................................................................385 6.19 QMH: Unidad de interfaz con estructura de trama G.704 ...................................................................388 6.19.1 Generalidades ..............................................................................................................................388 6.19.1.1 Diseo mecnico .......................................................................................................................388 6.19.2 Operacon .....................................................................................................................................391 6.19.2.1 Operacon de la unidad............................................................................................................391 6.19.2.2 Interfaz de X-bus .......................................................................................................................395 6.19.2.3 Estructura de trama de 2048 kbit/s........................................................................................397 6.19.2.4 Bfer............................................................................................................................................402 6.19.2.5 Modos de operacon QMH ......................................................................................................409 6.19.2.6 Bucles en QMH..........................................................................................................................416 6.19.2.7 Proteccin 1+1 ...........................................................................................................................420 6.19.3 Mdulos de interfaz para la unidad de interfaz QMH .........................................................423 6.19.3.1 Generalidades............................................................................................................................423 6.19.4 Fallas y acciones de QMH ..........................................................................................................424 6.19.4.1 Terminologa..............................................................................................................................424 6.19.4.2 Fallas de la seal transmitida (bloque 1, 2, 3, 4) ...................................................................425 6.19.4.3 Fallas de la seal recibida (bloque 1,2,3,4).............................................................................425 6.19.4.4 Fallas varias (bloque 1, 2, 3, 4).................................................................................................427 6.19.4.5 Mensajes de falla del conmutador de proteccin 1+1 (bloque 0).......................................427 6.19.4.6 Fallas de lgica comn (bloque 0) ..........................................................................................428 6.19.5 Panel frontal para QMH con G703-120-Q y G703-75-Q ........................................................429 6.19.6 Especificaciones tcnicas de la QMH .......................................................................................430 6.19.6.1 Operacon de trama y multitrama ..........................................................................................430 6.19.6.2 Alimentacin de la batera.......................................................................................................431 6.19.6.3 Mecnica.....................................................................................................................................431 6.20 VCM: Unidad de interfaz de datos..........................................................................................................432 6.20.1 Generalidades ..............................................................................................................................432 6.20.2 Operacin .....................................................................................................................................434 6.20.2.1 Diseo mecnico .......................................................................................................................434 6.20.2.2 Circuitera de formateo de datos ............................................................................................437 6.20.2.3 Adaptacin de velocidades y estructuracin de la trama...................................................437 6.20.2.4 Supervisin de CRC..................................................................................................................439 6.20.2.5 Simulacin de portadora V.13.................................................................................................440 6.20.2.6 Generacin de velocidades binarias.......................................................................................440 6.20.2.7 Codificacin de seales de interfaz ........................................................................................442 6.20.2.8 Conversin asncrona/sncrona .............................................................................................443 6.20.2.9 Funciones de bucles de prueba ..............................................................................................444 6.20.2.10 Interfaz del X-Bus ...................................................................................................................444 6.20.2.11 Controlador de la unidad ......................................................................................................445 6.20.2.12 Conversor A/D ......................................................................................................................445 6.20.2.13 Mdulo de alimentacin ........................................................................................................445 6.20.2.14 Modos de temporizacin .......................................................................................................446
viii
6.20.2.15 Adaptacin de velocidades y mapping ...............................................................................450 6.20.2.16 Medidas de calidad.................................................................................................................452 6.20.3 Mdulos de interfaz para la unidad VCM ..............................................................................453 6.20.3.1 Generalidades............................................................................................................................453 6.20.4 Condiciones de falla ...................................................................................................................455 6.20.4.1 Seales y direccin de las condiciones de falla.....................................................................455 6.20.4.2 Partes comunes (Bloque 0).......................................................................................................456 6.20.4.3 Bloques de interfaz (Bloque 1-4) .............................................................................................456 6.20.5 Panel frontal de la unidad VCM-10T con mdulo de interfaz V35 .....................................458 6.20.6 Panel frontal de la unidad VCM-10T con mdulo de interfaz V36 .....................................460 6.20.7 Cableado de la VCM-10T con V36 ............................................................................................462 6.20.8 Panel frontal de la VCM-5T con mdulos de interfaz V24-DCE, V24-DTE, V24-PMP ...463 6.20.9 Panel frontal para VCM-5T con G703-64 ................................................................................466 6.20.10 Especificaciones tcnicas ..........................................................................................................468 6.20.10.1 Requisitos de alimentacin y datos mecnicos...................................................................468 6.20.10.2 Interfaces DCE .........................................................................................................................469 6.21 VMM: Unidad de interfaz con estructura de trama .............................................................................471 6.21.1 Generalidades ..............................................................................................................................471 6.21.2 Operacin de la unidad de interfaz con estructura de trama VMM ...................................472 6.21.2.1 Diseo mecnico .......................................................................................................................472 6.21.2.2 Mdulo de alimentacin ..........................................................................................................476 6.21.2.3 Controlador de la unidad ........................................................................................................476 6.21.2.4 Bus de control ............................................................................................................................476 6.21.2.5 Conversor A/D .........................................................................................................................476 6.21.2.6 Interfaz del X-bus......................................................................................................................477 6.21.2.7 Bfer............................................................................................................................................479 6.21.2.8 Bucles en la VMM .....................................................................................................................482 6.21.2.9 Medidas de calidad...................................................................................................................484 6.21.3 Mdulos de interfaz para la unidad VMM .............................................................................485 6.21.3.1 Mdulos de interfaz X21-G704-S, V35-G704-BS para la unidad VMM.............................485 6.21.4 Fallas y acciones en la VMM .....................................................................................................486 6.21.4.1 Condiciones de falla ................................................................................................................486 6.21.5 Especificaciones tcnicas para la unidad de interfaz con estructura de trama VMM ......489 6.21.5.1 Requisitos de alimentacin y datos mecnicos.....................................................................489
ix
MARTISDXX DESCRIPCIN DE NODOS PARA SUS NOTAS Y COMENTARIOS UNITSESTOC.FM 29.12.1999
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ AIU: UNIDAD DE INTERFAZ ATM UNITSES.FM 27.12.99
6. UNIDADES DE INTERFAZ 6.1 AIU: Unidad de interfaz ATM

6.1.1 Generalidades La AIU, unidad de interfaz ATM, ofrece un interfaz de cliente ATM STM-1 (155 Mbit/s) parcialmente lleno para el sistema MartisDXX. La AIU contribuye a que el sistema MartisDXX proporcione un servicio de transporte ATM gestionado para clientes que necesiten acceder a servicios troncales ATM de baja o moderada capacidad (64 kbit/s- 16 Mbit/s) a travs de un interfaz estndar STM-1. La AIU ofrece esencialmente al operador el bucle de acceso ATM de baja velocidad. La AIU ofrece algo ms que tan solo arrastrar celdas desde el CPE hasta el interfaz troncal, ya que la AIU proporciona un interfaz estndar de 155 Mbit/s y capacidad de procesamiento de celdas en el interfaz de red MartisDXX. La caracterstica de multiplexin ATM ser necesaria en el interfaz troncal para agregar varios bucles de acceso de baja velocidad de la AIU en un solo interfaz troncal de alta velocidad. Los mdulos de la AIU tambin disponen de la caracterstica de multiplexor. La notacin AIU N:M siendo N el nmero de interfaces de acceso ATM y M el nmero de los interfaces de enlace virtual ATM se utiliza a lo largo del documento. Actualmente se soportan la AIU 1:1 y la AIU 1:4. El concepto de acceso integrado MartisDXX se mantiene a nivel de transmisin y de gestin. El acceso ATM est integrado con el acceso TDM mediante la multiplexin en la capa del medio de transmisin. La AIU 1:1 ofrece un solo enlace virtual ATM para el interfaz de acceso ATM. Se dispone de la funcionalidad de una va de transporte de capacidad flexible ATM a travs de la red MartisDXX. La versin de la AIU 1:1 puede utilizarse para realizar un solo bucle de acceso ATM entre los equipos ATM del enclave del cliente y el nodo de servicio ATM.
transmit
receive
IFU
Xbus Control bus
IFU
SXU
SCU+SCP AIU 1:1 ABU257

ATM virtual trunk interface
PDF ABP513
ACP514
ODH491/575
ATM access interface Egress/transmit
Ingress/receive
MartisDXX Basic Node
A0F0105A
Fig. 1: Diagrama de bloques de la unidad AIU 1:1
La AIU 1:1 se compone de Mdulo de interfaz de acceso ATM ptico STM-1, STM-1-IO-13 o STM-1-IO-13S Mdulo de procesamiento de celdas ATM ACP514 Bloque de almacenamiento temporal y conmutacin de celdas ABP513 Unidad base ATM ABU257 Mdulo de alimentacin de 12, 5 y 3.3 voltios PDF520
La AIU 1:4 ofrece cuatro enlaces virtuales ATM para el interfaz de acceso ATM. Con esta versin de la AIU se dispone de la funcionalidad de un multiplexor de acceso ATM. La caracterstica de multiplexin ATM es necesaria en el interfaz troncal para agregar varios bucles de acceso de baja velocidad de la AIU en un solo interfaz troncal de alta velocidad.
transmit
receive
IFU
Xbus Control bus
IFU
SXU
SCU+SCP AIU 1:4 ABU257

ATM virtual trunk interface
PDF ABP551
ACP514
OHD491/575
ATM access interface Ingress/ receive Egress/ transmit
MartisDXX Basic Node

A0F0106A
Fig. 2: Diagrama de bloques de la unidad AIU 1:4 La AIU 1:4 se compone de Mdulo de interfaz de acceso ATM ptico STM-1, STM-1-IO-13 o STM-1-IO-13S Mdulo de procesamiento de celdas ATM ACP514 Bloque de almacenamiento temporal y conmutacin de celdas, que reemplaza totalmente al ABP513, ABP551 Unidad base ATM ABU257 Mdulo de alimentacin de 12, 5 y 3.3 voltios PDF520
La AIU 1:4 puede utilizarse como un multiplexor de acceso para agregar bucles de acceso ATM de baja velocidad en un solo interfaz en el nodo de servicio ATM como se muestra en la figura. En esta aplicacin la AIU 1:1 funciona como un puerto de servicio de acceso de cliente y la AIU 1:4 funciona como un multiplexor de acceso. La Fig. 3 representa una red de acceso ATM (AN) con tres AIU 1:1 y una AIU 1:4.
STM-1 ATM access interface
AIU 1:1 AIU 1:1 64k-16M ATM virtual trunk
AIU 1:4
ATM Service Node (SN)
DXX Access Network ATM CPE AIU 1:1

A0F0103A
Fig. 3: Configuracin de red con AIU
El cliente accede a la red a travs del interfaz de acceso ATM de la AIU que se asemeja a un interfaz NNI o UNI. La AIU adapta celdas basndose en VPI, desde el interfaz de acceso ATM en un solo enlace virtual ATM MartisDXX en el interfaz de enlace virtual ATM. El nodo de servicio accede a la red de transporte a travs del interfaz de acceso ATM de la AIU 1:4 que se asemeja a un interfaz NNI o UNI. La AIU 1:4 adapta celdas basndose en VPI, desde el interfaz de acceso ATM en 1 hasta 4 enlaces virtuales ATM en el interfaz de enlace virtual ATM. Desde el punto de vista del nodo de servicio ATM cada interfaz de acceso ATM de cliente se representa como un UNI virtual con un solo conjunto de VPI. La necesidad de disponer de UNI fsicamente independientes en el SN (nodo de servicio) se elimina. La red de acceso MartisDXX asigna los VPI de usuario a un conjunto de VPI en el interfaz del nodo de servicio. Se asocia un VPI de usuario nico con un nico VPI en el interfaz del nodo de servicio. Se puede utilizar una red con unidades AIU 1:4 para realizar una red ATM para empresas sobre lneas alquiladas. Esta aplicacin se muestra en la figura de abajo. Una red de enlaces virtuales ATM de 64 k-16 Mbit/s totalmente mallada soporta un mximo de cinco enclaves de equipos ATM.
AIU 1:4 AIU 1:4
AIU 1:4
ATM CPE
DXX Network ATM CPE AIU 1:4
AIU 1:4
ATM CPE
A0F0104A
Fig. 4: Red ATM para empresas sobre lneas alquiladas
6.1.1.1 Lista de unidades

Identificacin de Unidad/Mdulo AIU IdentifiDescripcin cacin de producto AIU1:1 ABU257 ACP514 ABP1:1 ABP513 ABZ531 ACZ7000 ACZ7001
(a)
Equipamiento Anchura
Unidad de interfaz ATM 1:1 Unidad base ATM Mdulo de bfer y multiplexin 1:1 Sw del producto ABU257 Sw de aplicacin ACP514 Sw de arranque del ACP514 Mdulo de interfaz de acceso ATM
1...8 /nodo 1/AIU 1/AIU 1/AIU 1/AIU 1/AIU 1/AIU
10T
Mdulo de procesamiento de celdas ATM 1/AIU
(a)
PDF520 AIU AIU1:4 ABU257 ACP514 ABP1:4 ABP551 ABZ531 ACZ7000 ACZ7001
(a) (a)
Mdulo de alimentacin a -48 V para los 1/AIU voltajes de unidad 3 V/5 V/12 V Unidad de interfaz ATM 1:4 Unidad base ATM Mdulo de bfer y multiplexin 1:4 Sw del producto ABU257 Sw de aplicacin ACP514 Sw de arranque del ACP514 Mdulo de interfaz de acceso ATM Mdulo de alimentacin a -48V para los voltajes de unidad 3V/5V/12V 1...8/nodo 1/AIU 1/AIU 1/AIU 1/AIU 1/AIU 1/AIU 1/AIU 10T
Mdulo de procesamiento de celdas ATM 1/AIU
PDF520 STM-1-IO-13 STM-1-IO-13S UTP-5 ODH491 ODH575 EDH390
Interfaz STM-1 ptico intraoficina multi- 1/AIU modo 1.3 um Interfaz STM-1 ptico intraoficina mono modo 1.3 um Interfaz elctrico STM-1 con UTP-5 1/AIU 1/AIU
(a) Mdulos de interfaz de acceso ATM
6.1.2 Operacin de la unidad de interfaz ATM AIU
6.1.2.1 Estructura mecnica de la AIU El diseo mecnico de la AIU se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo, han de seguirse las recomendaciones generales de equipamiento del subrack. La configuracin mnima de la unidad AIU se compone de la unidad base ATM ABU257 con la memoria de programa ABZ 531, el bfer ATM acoplado ABP513 o ABP551, el procesador de celdas ATM ACP514, el mdulo de alimentacin de la unidad PDF 520 y uno de los mdulos de acceso ATM, STM-1-IO-13, STM-1-IO-13S o UTP-5. El panel frontal de la unidad aloja los LED de alarma. Las aberturas del panel frontal son adecuadas para los mdulos de interfaz disponibles. La unidad se conecta al X-bus (bus de crosconexin) del subrack MartisDXX por medio de los conectores situados en el borde trasero de la tarjeta ABU. El bus proporciona el voltaje de operacin al mdulo de alimentacin de la unidad, as como las seales del bus interno de control del subrack y las necesarias para el procesado de la transmisin de datos.
ABU257
ODH491
PDF520
ACP514
AIU
ABP513
A0M0050A
Fig. 5: Estructura mecnica de la unidad de interfaz ATM AIU
Estructura funcional de la AIU Los procesadores situados en la ABU257 y ACP514 con sus circuitos perifricos controlan y supervisan las funciones de la unidad. La informacin relativa al control y la supervisin de los dos procesadores se transmite a travs de una memoria de puerto dual. La informacin relativa al control y la supervisin de la unidad se transmite a travs del bus VTP de control interno del subrack. Mediante este bus de control la AIU puede comunicarse con otras unidades del subrack como las unidades MartisDXX disponibles actualmente.
VTP
AIU ABU uP
DP RAM
ACP uP
S X U
S C U
A0F0107A
Fig. 6: Bus VTP de control interno del subrack Los mdulos de la AIU, ODH, ABP y ACP son controlados por el procesador ATM del mdulo ACP. El procesador ATM ejecuta los paquetes de SW de arranque ACZ7000 y SW de aplicacin ACZ7001. El paquete SW ABZ531 ejecutado en el procesador MartisDXX ABU257 se encarga de las funciones generales MartisDXX de la unidad AIU incluyendo la comunicacin con otras unidades MartisDXX y el NMS. Soporta la copia de seguridad de los parmetros de configuracin, la recoleccin de la informacin de fallas, telecarga del SW de aplicacin y del paso de mensajes del NMS para el procesador ATM. Tanto la AIU 1:1 como la AIU 1:4 soportan la misma funcin bsica: la adaptacin de celdas de un interfaz de acceso ATM STM-1 parcialmente lleno en un circuito MartisDXX denominado enlace virtual ATM y en el otro extremo del enlace la extraccin de celdas de dicho enlace virtual ATM hacia el interfaz de acceso ATM. La AIU 1:1 soporta un interfaz de acceso ATM y un solo enlace virtual ATM de una capacidad de 64 k-16 Mbit/s. La AIU 1:4 soporta un interfaz de acceso ATM y de uno a cuatro enlaces virtuales ATM de una capacidad de 64 k-16 Mbit/s con una capacidad agregada de trfico neto de 16 Mbit/s. La AIU puede instalarse en las ranuras de unidades de interfaz de un Nodo Bsico, Nodo Cluster o Midi Nodo MartisDXX. La operacin de la AIU requiere la configuracin de los parmetros operacionales del interfaz de acceso ATM y del enlace virtual ATM y de la creacin de conexiones a nivel VP sobre un par AIU.
La operacin correcta requiere que los equipos ATM conectados controlen la velocidad del agregado de celdas enviadas al interfaz de acceso ATM de la AIU de manera proporcional a los lmites establecidos al configurar la capacidad del enlace virtual ATM. Esto se puede realizar mediante el control estricto de la velocidad de pico de cada VP o mediante el recorte de trfico en el nivel ATM. Las rfagas de celdas a toda la capacidad STM-1 ocasionar que los bfer de la AIU se desborden y que se pierdan celdas. Mientras se encuentre en estado operacional la AIU mantiene los datos relacionados con la calidad de la transferencia de celdas, informa acerca de las faltas, y permite que las funciones de operacin y mantenimiento (OAM) basadas en celdas se puedan realizar.
6.1.2.2 Capacidad de la AIU

Tipo Trfico neto mx. (Throughput) Trfico neto mx. de AVT (ATM virtual trunk) Mximo nmero de AVT Mximo nmero de VPCs (Virtual Path Connection) AIU 1:1 16 Mbit/s 16 Mbit/s 1 60 AIU 1:4 16 Mbit/s 16 Mbit/s 4 60
Mximo nmero de celdas en bfer de recepcin/ en- 2000 celdas lace virtual ATM
2000 celdas
6.1.2.3 Interfaz de enlace virtual ATM El circuito punto a punto TDM MartisDXX reservado entre dos unidades AIU para el trfico ATM se denomina enlace virtual ATM. Un interfaz de enlace virtual ATM es el interfaz de Xbus MartisDXX de la AIU creado por la circuitera del interfaz de X-bus de la ABU257 y de los mdulos ABP de la AIU. La capacidad del enlace virtual ATM est disponible como si fueran los bytes de los intervalos de tiempo del interfaz del X-bus de la AIU a los que se asignan y desde los que se extraen las celdas ATM. Se puede asignar un nmero flexible de intervalos de tiempo para el enlace virtual ATM. El nmero de enlaces virtuales ATM soportados en la AIU depende del tipo de mdulo ABP. El ABP513 soporta un enlace virtual ATM y el ABP551 soporta cuatro enlaces virtuales ATM. El trfico neto mximo de la AIU es 16 Mbit/s. La mxima capacidad de un enlace virtual individual ATM es de 16 Mbit/s. Si la AIU1:4 se configura para tener cuatro enlaces virtuales ATM, se recomienda que la mxima capacidad de enlace virtual sea de 4 Mbit/s. El procesamiento de recepcin/ingreso tiene las siguientes caractersticas por cada enlace virtual ATM: las celdas recibidas del interfaz del procesador de celdas ATM se almacenan en bfer en la SRAM de acuerdo con su identificativo de su enlace virtual ATM el byte HEC se genera a partir de los bytes de cabecera y se aade a la cabecera de celdas antes de ser enviado al interfaz del X-bus el desacoplamiento de la velocidad de celdas se realiza mediante la insercin de celdas de reposo los puertos XBI ASIC especificados y los intervalos de tiempo se sirven con un flujo ininterrumpido y sostenido de bytes de celdas ATM
Las siguientes caractersticas son opcionales y pueden seleccionarse a travs del NMS para cada enlace virtual ATM: aleatorizacin del HEC con el coset (55h) aleatorizacin de la carga til con el aleatorizador autosincronizado x43+1 (slo ABP513)
El procesamiento de transmisin/egresin tiene las siguientes caractersticas por cada enlace virtual ATM: extrae bytes de los puertos XBI ASIC y los intervalos de tiempo especificados encuentra la delineacin de celdas basndose en el mtodo HEC (I.432.1) se descartan las celdas no asignadas o de reposo las celdas con cabeceras corruptas se descartan y se realiza recuento de los eventos de descarte (celdas con HEC errneo descartadas) no se realiza correccin de errores de cabecera el estado de delineacin de celdas puede leerse desde el microcontrolador el identificativo de enlace se genera e inserta antes de que se realice la distincin de celdas entre cada uno de los VP con el mismo VPI en enlaces virtuales ATM separados
Las siguientes caractersticas son opcionales y pueden seleccionarse a travs del NMS para cada enlace virtual ATM: desaleatorizacin de la carga til par los datos aleatorizados y autosincronizados con x43+1 (slo ABP513) desaleatorizacin del HEC con el coset (55h)
Estructura de multiplexin Las celdas de recepcin/ingreso ATM con valores vlidos de VPI se asignan de manera sncrona de byte a los intervalos de tiempo del puerto de X-bus asociados con un enlace virtual ATM apropiado. La asignacin preserva la integridad de la secuencia de celdas y bytes. Si no hay ninguna celda disponible para ser asignada se inserta en su lugar una celda de reposo. La estructura de trama de transporte de los bytes de X-bus que llevan celdas ATM se realiza en las unidades de interfaz de enlace MartisDXX (por ejemplo GMH, GMU). La estructuracin de trama de celdas estndar (G.804, G.707) a T1, E1 (30x64 k), VC-12, VC-2 y VC-2-mc puede soportarse as como la estructuracin propietaria a E1 (31x64 k), nx64k, E2, VC-12-mc y Enlace compuesto MartisDXX. Las celdas de transmisin/egresin ATM se reconstruyen de los bytes del X-bus bytes basndose en el alineamiento de celdas mediante correcin de error de byte de celda de cabecera (I.432.1). Las celdas de reposo o no asignadas se abandonan y se reemiten celdas vlidas ATM al mdulo de procesamiento de celdas ATM. Puertos del interfaz del X-bus Se pueden utilizar diecisis puertos de 32x64 kbit/s para la asignacin de celdas de un enlace virtual ATM. Cualquier capacidad desde 64 kbit/s hasta 256x64 kbit/s puede asignarse para un enlace virtual. Los puertos se reservan solamente para un enlace virtual en cada momento, los puertos no pueden ser compartidos entre enlaces virtuales ATM.
10
6.1.2.4 Interfaz de acceso ATM STM-1 El interfaz de acceso ATM de la AIU est diseado como un mdulo reemplazable en fbrica que permite una seleccin verstil del interfaz para los tipos de medio fsico externo. Se soportan interfaz ptico intraoficina para fibra mono modo de acuerdo con G.957, interfaz ptico intraoficina para fibra multi modo de acuerdo con ATMF UNI3.1 en interfaz elctrico de categora UTP-5 de acuerdo con ATMF af-phy.0015.000. El interfaz de acceso ATM STM-1 adapta un interfaz de 155 Mbit/s STM-1 del equipo ATM del usuario parcialmente lleno al mdulo de interfaz interno de la AIU Utopia nivel 1. La asignacin de celdas ATM para el interfaz de acceso ATM STM-1 se especifica en la Recomendacin I.432.2 y se sigue la Recomendacin G.707. El interfaz realiza la terminacin del camino de transmisin, TP_T, y la estructuracin de trama para el interfaz STM-1 y la adaptacin de camino de transmisin/camino virtual, TP/VP_A, extrae/asigna el flujo de celdas desde/hacia el contenedor VC4 del STM-1. La aleatorizacin y desaleatorizacin de la carga til de celdas ATM se basa en el polinomio aleatorizador autosincronizado x43+1 segn la Recomendacin I.432.1. Se puede habilitar/inhabilitar la aleatorizacin. La adicin del byte HEC coset (55h) segn la Recomendacin I.432.1 se puede habilitar/inhabilitar para las direcciones de tx y rx separadamente. Interfaz ptico Cuando el medio fsico es fibra multimodo se recomienda equipar la AIU con el mdulo de interfaz de acceso ATM STM-1-IO-13. Cuando el medio fsico es fibra mono modo se recomienda equipar la AIU con el mdulo de interfaz de acceso ATM STM-1-IO-13S. Se soporta el interfaz ptico intraoficina STM-1 G.957 para la versin mono modo y el interfaz ptico intraoficina STM-1 ATMF UNI 3.1 para la versin multi modo. El conector de fibra utilizado en ambos mdulos pticos es SC. Interfaz elctrico Cuando el medio fsico es par trenzado sin apantallar de categora 5 se recomienda equipar la AIU con el mdulo de interfaz de acceso ATM UTP-5. Se soporta el interfaz elctrico STM-1 ATMF af-phy.0015.000 para la versin elctrica. El tipo de conector elctrico utilizado es RJ-45. Estructura de multiplexin Se soporta el estndar de asignacin de celdas ATM (I.432.2) en VC-4 de STM-1. La velocidad binaria disponible para las celdas ATM es de 149 760 kbit/s. El flujo de celdas ATM emergente se asigna primero dentro del C-4 y despus en el VC-4 junto con su cabecera (POH). Los lmites de la celda ATM se alinean con los lmites de octeto de STM1. Las celdas pueden cruzar un lmite de C-4. El tipo de desacoplamiento de velocidad de celdas en el interfaz de acceso ATM se basa en celdas de reposo.
11
Cabecera de seccin (Section Overhead, SOH) y Cabecera de trayecto (Path Overhead, POH) Los bytes que se representan en la siguiente tabla como la estructura de nueve filas y nueve columnas de SOH de la trama STM-1, se procesan en el interfaz de acceso ATM STM-1. Se utilizarn los siguientes acrnimos. A1, A2 = bytes de la TX/RX, F6F6F6282828 J0 = Identificador de traza de rama de la Seccin de regeneracin, Regenerator Section Trail Trace Identifier NU = uso nacional B1 = TX genera BIP-8 para la Seccin de regeneracin, Rx contabiliza los errores RS BIP-8 H1, H2 = TX normal bandera de nuevos datos 110 (1-4), bits SDH SS 10 (5-6), puntero J1 10 (7-8), 0A (1-8) H3 = accin de puntero 00 (1-8) B2 = Tx genera BIP-24 par la Seccin multiplex, Rx contabiliza errores MS BIP-24 K2 = Sin alarma (6-8) 000, TX establece L_RDI (6-8) 110 cuando aparece LOS o LOF en RX, L_AIS 111 (6-8). Z21, Z22 = TX FEBE cuando se reciben errores B2 M1 = BIP-24 indicacin remota de error J1 = TX lo genera como un mensaje de traza nulo 00hexa, B3 = TX genera BIP-8 para la Seccin de trayecto, RX contabiliza errores de trayecto BIP-8 C2 = valor de byte TX 13h (celdas ATM), cdigos vlidos recibidos 13h y 01h G1 = TX genera FEBE (bits1-4=) cuando hay errores en el byte B3 en el trayecto de recepcin, TX genera P-RDI (bit5=1) cuando ocurre TP_RDI, RX
Funcin 1 2 3 4 5 Punteros VC-4, H1 AU AIS AU-4 Y Y H2 AU-4 1* FF U5 1* FF U6 Columna 1 Estructuracin A1 de trama Supervisin de B1 errores BIP-8 2 A1 3 A1 4 A2 5 A2 6 A2 7 J0 01h 8 NU1 AA NU3 9 NU2 AA NU4 POH 1 J1 B3 BIP-8 C2 13h accin accin accin G1 H3 H3 H3 P-RDI K2 AIS/ RDI D6 FF D9 FF D12 FF M1 B2 err. NU5 U7 U8
Supervisin de B2 B2 B2 K1 errores BIP-24 BIP-24 BIP-24 D4 FF D7 FF D10 FF Informe de errores U9 U15 U21 U10 U16 U22 D5 FF D8 FF D11 FF
6 7 8 9
U11 U17
U12 U18
U13 U19
U14 U20 U26 NU6
12
6.1.2.5 Crosconexin ATM Se realiza crosconexin a nivel VP entre el interfaz de acceso ATM y los enlaces virtuales ATM. Las crosconexiones entre los VPC del enlace virtual ATM no se soportan en la matriz de la AIU. La creacin de VPC entre unidades AIU requiere informacin acerca de la utilizacin de los VPI planeados en los interfaces de acceso ATM de ambos extremos de la conexin. Los VPI utilizados se introducen como VPI vlidos en la tabla VP de la AIU junto con la informacin de crosconexin que indica a qu enlace virtual ATM y qu celdas VPL se conectan.
6.1.2.6 Bfer de celdas de la AIU Es necesario el almacenamiento en bfer para manejar rfagas momentneas de celdas provenientes del interfaz de acceso ATM que pueden ser ocasionadas por la subsecuente llegada de celdas de varios VPC basados en PCR. En la direccin de recepcin (demultiplexin) cada uno de los enlaces virtuales ATM dispone de un bfer dedicado en RAM externa. El tamao mximo del bfer es de 2000 celdas. El tamao del bfer y los umbrales pueden configurarse desde el NMS para cada enlace virtual ATM como tamao de bfer virtual. En la direccin de demultiplexin cada uno de los bfer de celdas se sirve con su capacidad asociada de enlace ATM y los bfer de celdas pequeos permiten cierto almacenamiento. En la direccin de transmisin (multiplexin) no se implementa bfer excepto para propsitos de alineamiento y multiplexin de celdas (~2 celdas por enlace). En la direccin de multiplexin todos los bfer de celdas se sirven en un tiempo menor que la duracin de una celda a la mayor capacidad del enlace ATM (16 Mbit/s=37 kcps, la duracin de la celda es de 27s) de manera que no pueden acumularse colas. Se evitan los bfer de celdas vacos. El ABP513 de la AIU 1:1 soporta almacenamiento en bfer para un interfaz de enlace virtual ATM mientras que la AIU 1:4 soporta almacenamiento en bfer para cuatro enlaces virtuales ATM en paralelo. Los bfer de celdas en los ABP513 y ABP551 se implementan con cuatro RAM estticas que dan una capacidad de bfer de 8000 celdas. La siguiente lgica para los bfer es la que se soporta para cada enlace virtual ATM. Si el bfer se encuentra lleno las celdas que llegan al bfer se descartan y se cuenta el nmero de estos eventos de descarte (desbordamientos de bfer). El control SW puede habilitar (habilitacin de reinicializacin por congestin) el HW para recortar el bfer de celdas hasta un nivel especificado (espera para la reinicializacin por congestin) si se da la circunstancia de que el bfer se ha llenado por encima de un umbral especificado (umbral de congestin) va SW. Las celdas ms antiguas (bloqueantes) se descartan y se cuentan los eventos de descarte en el SW (reinicializaciones por congestin). La lgica del HW no recorta los bfer sin el disparo por SW. Se mantiene el nivel mnimo de bfer (MinCellBufferFillLevel) desde la ltima lectura del microcontrolador. Se mantiene el nivel mximo de bfer (MaxCellBufferFillLevel) desde la ltima lectura del microcontrolador. Se pueden contabilizar las transmisiones de celdas hacia el enlace virtual ATM cuando el bfer a superado un nivel especificado (Casual Congestions).
13
No se soporta almacenamiento en bfer basado en VPI de manera que es posible que un VPC cuyo comportamiento sea anmalo afecte al flujo de trfico en otros VPCs.
6.1.2.7 Caractersticas OAM a nivel ATM La AIU puede insertar y extraer celdas OAM estndar de nivel F4 desde cualquiera de los VPCs configurados. Las celdas OAM se manejan tanto en el interfaz de acceso ATM y en interfaz de enlace virtual ATM. El formato de celdas OAM estndar de nivel F4 est especificado en I.610. Cada VPC se supervisa constantemente para detectar celdas OAM estndar y se lleva a cabo la accin definida por el usuario. La creacin, modificacin y eliminacin de segmentos VPC necesarias para una funcionalidad OAM adecuada basada en segmentos se soporta con el NMS. Adems es posible intercambiar segmentos de una cabecera estando el otro extremo fuera de la red MartisDXX. Verificacin de continuidad La verificacin de continuidad (Continuity check, cc) permite al operador conocer si una conexin de camino virtual concreta o una conexin de segmento de camino virtual se encuentra operacional constantemente. Se dispone de verificacin de continuidad de segmento VP y a nivel de extremo a extremo en la AIU mediante la herramienta Circuit Loop Test del MartisDXX NMS. Para la gestin de la verificacin de continuidad de extremo a extremo en VP se dispone de la ventana de la AIU de gestor de nodos. Se selecciona el mecanismo de envo repetitivo para ser soportado (1c/s por cc-VP). Cuando se define la AIU como un punto sumidero de segmento es capaz de detectar y declarar el defecto de prdida de continuidad (LOC). Se declara LOC si no se reciben celdas de verificacin de continuidad o de usuario en el cc-VP. La AIU es capaz de soportar cc en todos los VPCs configurados en el lado del enlace virtual. En el lado del interfaz de acceso la AIU soporta un mximo de 12 verificaciones de continuidad simultneas. La verificacin de continuidad puede realizarse en todos los enlaces virtuales ATM simultneamente. Ha de tenerse en cuenta que el mecanismo cc repetitivo representa 424bit/s de carga en los VPCs y afectar por lo tanto al rendimiento de los VPC. La verificacin de continuidad ha de ser activada/desactivada especficamente sobre el VPC. La activacin se realiza a travs de la gestin de red. La activacin/desactivacin puede tambin hacerse con las celdas de activacin/desactivacin de un equipo externo.
14
VP-AIS Se utiliza SIA de VP (VP-AIS) para informar de indicaciones de defectos en la direccin de transmisin. La AIU enviar celdas VP-AIS peridicamente (1cps) cuando reciba indicacin de defecto SIA del camino de transmisin provenientes de la Capa fsica. Tambin se enva VP-AIS si se declara un defecto LOC en la cc-VP. Se enva VP-AIS a lo largo de todas las conexiones VP afectadas. Por tanto, si se recibe TP-AIS del interfaz de acceso ATM entonces se genera VP-AIS a todos los VPs de todos los enlaces virtuales ATM. La AIU supervisa todas las celdas VP-AIS de manera no intrusiva y esta informacin est disponible para la gestin del sistema. La VP-AIS no se duplica en un VP que ya lleve VP-AIS. VP-RDI El VP-RDI se utiliza para informar de indicaciones de defecto remoto en la direccin contraria a la de transmisin siguiendo la Recomendacin I.610. El VP-RDI se supervisa en el mdulo ACP de la AIU y esta informacin se encuentra disponible para la gestin del sistema. El VP-RDI de usuario se pasa en el punto extremo del VPC. Bucle de retorno de celdas de VP El bucle de retorno de celdas permite al operador probar cualquier conexin de camino virtual concreta u operacin de segmento definiendo bucles de retorno a nivel de VP en los equipos de la red. Los bucles de retorno de la AIU se pueden activar tanto en el interfaz de acceso ATM como en el interfaz de enlace virtual ATM. La fuente de bucle de retorno acta como un generador/analizador de celdas y el sumidero del bucle de retorno realiza las funciones de bucle para las celdas de prueba. La AIU soporta el uso de identificativo de emplazamiento de bucle de retorno. El identificativo de emplazamiento de bucle de retorno tiene 16 octetos reservados en la carga til de la celda de bucle de retorno y 16 octetos para el identificativo del origen del bucle de retorno. La AIU soporta celdas de bucle de retorno para segmento y de extremo a extremo. Los bucles de retorno de celdas son bucles de retorno a nivel ATM para ejecutarse en celdas F4 OAM para VPCs. Los bucles de retorno de celdas pueden realizarse en todos los enlaces virtuales ATM simultneamente.
15
6.1.2.8 Gestin de trfico ATM La calidad de la transferencia de celdas de la AIU se caracteriza mediante la informacin pertinente a el almacenamiento en bfer de celdas. Dado que la AIU adapta un interfaz de alta velocidad a uno o varios enlaces virtuales ATM de menor velocidad necesita almacenar celdas en bfer. El nivel de llenado del bfer de la AIU vara dependiendo de en qu buena medida el equipo ATM que utiliza la AIU realice el conformado de trfico y el control de PCR de VPC. La variacin de llenado de bfer ocasionar variacin en el retardo de celdas. El desbordamiento de bfer ocasionar prdida de celdas. Un llenado grande del bfer ocasionar un incremento en el retardo de transferencia de celdas en la AIU. El almacenamiento en bfer se soporta en la direccin de ingreso en el mdulo HW ABP de almacenamiento en bfer del HW de la AIU basado en enlace virtual. El trfico ATM se controla tan solo con bfer de celdas relativamente pequeos en el mdulo ABP de la AIU en la direccin de ingreso. Todas las celdas que van al mismo enlace ATM utilizan el mismo bfer de celdas y una cola nica. La UPC ha de realizarse en el lado de red ATM fuera de la red de transporte MartisDXX. No se soportan clases particulares de servicio o clases QoS directamente. El usuario es capaz de utilizar VCs individuales dentro de los VPCs en tanto en cuanto no es necesario que ninguno de los VCs tenga una QoS mayor que el enlace ATM (puede ser uno o ms VPCs). Una QoS poco fina (MCTD, CDV y CLR dependientes de la forma del trfico entrante) de un enlace ATM puede ser o bien especificada explcitamente en el momento de la creacin del enlace o especificada implcitamente por el tamao del bfer del enlace y de la lgica configurable del bfer. La funcin de la AIU en el manejo del trfico consiste simplemente en adaptar el flujo asncrono de celdas ATM del STM-1al mtodo de transporte de celdas en enlace ATM requerido (por ejemplo circuito E1 a lo largo de la red MartisDXX). El manejo de las rfagas de celdas se confa a la funcin de conformado de trfico del equipo ATM adyacente (TS). Existe una opcin de reinicializacin de los bfer de celdas si se experimenta un CTD inaceptable. El HW ABP soporta nivel de llenado del bfer hasta la comparacin con el umbral de bfer, que se utiliza para incrementar un contador en el caso de que se exceda dicho umbral. Este valor del contador lo lee y lo interpreta el SW que se ejecuta en el mdulo ACP para establecer una condicin de falla. Si se permite la reinicializacin de bfer el HW ABP puede reinicializar el bfer al nivel establecido en un parmetro configurable por SW. El descarte de celdas mediante la reinicializacin de bfer es la nica opcin directa de control de congestin para la AIU. El descarte se basa solamente en un umbral que puede definir el usuario pero nunca en CLP. No se realiza etiquetado de celdas. No se implementarn caractersticas de prioridades. No se implementar EFCI. El tamao del bfer de la direccin de recepcin/ingreso y los umbrales del bfer se pueden definir individualmente para cada enlace virtual ATM como tamao de bfer virtual. El tamao mximo de bfer es de 2000 celdas.
6.1.2.9 Temporizacin en la AIU Se soportan dos modos de temporizacin en la AIU. 1. 2. En el modo de temporizacin de transmisin el transmisor del interfaz de acceso ATM utiliza el reloj del nodo como referencia de temporizacin (temporizacin local). En el modo de temporizacin de bucle el transmisor del interfaz de acceso ATM utiliza la temporizacin recibida de la lnea como referencia (temporizacin rx).
El interfaz de la AIU no se utiliza como fuente de sincronizacin del nodo.

16
6.1.2.10 Supervisin de calidad El HW de la AIU proporciona datos para que el sistema realice un resumen de las grabaciones de calidad de la AIU para periodos de tiempo de 24 horas o 15 minutos basndose en estadsticas de celdas ACP, supervisin de bfer e informacin de celdas OAM disponibles a nivel de VPL. Datos relacionados con VPC Txed/cells Rcvd/cells Txed/OAM Rcvd/OAM PVpAIS PVpRDI Celdas de usuario transmitidas Celdas de usuario recibidas (VCI distinto de cero) Celdas de OAM transmitidas Celdas de OAM recibidas Celdas de VP-AIS recibidas Celdas de VP-RDI recibidas
Datos relacionados con el interfaz de acceso ATM Txed/cells Rcvd/cells DisHec DisPro AtmOcdTm BerPs Celdas de usuario transmitidas Celdas de usuario recibidas (VCI distinto de cero) Celdas con HEC errneo descartadas Celdas con protocolo errneo descartadas Eventos de delineacin fuera de celda Tasa de error BIP-8 de seccin de camino
Datos relacionados con el enlace virtual ATM Txed/cells Rcvd/cells DisHec DisPro VtOutDis AtmOcdTm MxBFL MnBFL CngRes Ovrfls CaCngs CngSec PeCSec Celdas de usuario transmitidas Celdas de usuario recibidas (VCI distinto de cero) Celdas con HEC errneo descartadas Celdas con protocolo errneo descartadas Celdas descartadas debido a reinicializacin por congestin Tiempo de delineacin fuera de celda Mximo nivel de llenado del bfer de celdas Mnimo nivel de llenado del bfer de celdas Reinicializacin de bfer debido a congestin Prdida de celdas debido a desbordamiento de bfer de celdas Nmero de transmisiones de celdas durante el tiempo que ha estado activa una situacin de congestin temporal Segundos con congestin Segundos con congestin persistente
17
6.1.2.11 Bucles en la AIU Se puede activar un bucle de equipo en el interfaz STM-1 para propsitos de diagnstico. Los datos transmitidos por el mdulo de interfaz de acceso ATM se retornan hacia la recepcin de datos dentro de la AIU. Se dispone de bucles de celdas OAM ATM definidos por el usuario.
6.1.2.12 Proteccin de la AIU Los enlaces virtuales ATM se protegen mediante los recursos de proteccin de circuitos en la red MartisDXX.
6.1.2.13 Canales de control para la gestin de la red Los canales de gestin MartisDXX se configuran de la manera usual en las redes MartisDXX. El mdulo del procesador MartisDXX de la AIU, ABU257, es responsable de la comunicacin de gestin para MartisDXX.
6.1.2.14 Funciones de control ATM La AIU no soporta directamente ILMI. Se soporta transporte transparente de mensajes ILMI. Los VCCs ILMI se multiplexan en la AIU 1:4 de acuerdo con la sealizacin UNI del ATMF 4.0 Anexo 8: canales de sealizacin mltiples. La AIU no soporta directamente sealizacin. Se soporta transporte transparente de mensajes de sealizacin. Los VCCs de sealizacin se multiplexan en la AIU 1:4 de acuerdo con la sealizacin UNI del ATMF 4.0 Anexo 8: canales de sealizacin mltiples.
6.1.2.15 Requisitos del nodo Para la instalacin de la AIU en un Midi Nodo, Nodo Bsico o Nodo Cluster el hardware y el software de otras unidades MartisDXX ha de tener la versin siguiente (o ms moderna) Unidad de control del nodo SCU equipada con SCP211 (HDLC-4CH) Mdulo de expansin de canales de control SCZ281, mdulo software de SCP211 V3.1 SCZ280 mdulo software V8.4
En el Nodo Bsico, unidad de crosconexin SXU-A o SXU-B equipada con SXZ282, mdulo software de SXU V6.6
En el Midi Nodo, unidad de crosconexin XCG equipada con SMZ538, mdulo software de XCG V2.0
En el Nodo Cluster, unidad de crosconexin SXU-C equipada con

18
SXZ289, mdulo software de SXU-C V2.7
6.1.3 Mdulos para la unidad de interfaz ATM AIU
6.1.3.1 Generalidades Los mdulos de interfaz pticos y elctricos utilizados en las unidades AIU son STM-1-IO-13
La unidad de interfaz ATM se compone de los mdulos de la siguiente tabla y de un mdulo de interfaz de acceso ATM.
Cdigo de mdulo ABU257 ABP513 ABP551 ACP514 PDF520 Funcin Unidad base ATM Piezas/AIU 1
Bloque de bfer y conmutacin ATM 1 en AIU 1:1 Bloque de bfer y conmutacin ATM 1 en AIU 1:4 Mdulo de procesamiento de celdas 1 ATM Mdulo de alimentacin de 12 V, 5 V 1 y 3.3 V
Estructura de los mdulos ABU257 Los principales bloques funcionales del ABU257 son 1. 2. 3. 4. 5. 6. Procesador MartisDXX de la unidad Interfaz de la DP-RAM al procesador ATM ACP514 Interfaz del X-bus Interfaz del bus de control VTP Interfaz del mdulo de alimentacin Los LED de la AIU
Mdulo de procesamiento de celdas ATM - ACP514 Los principales bloques funcionales del ACP514 son 1. 2. 3. 4. 5. Procesador ATM de la unidad Interfaz de la DP-RAM al procesador MartisDXX ABU257 Bloque de procesamiento de celdas ATM Interfaz de Utopia nivel 1 al mdulo de interfaz de acceso ATM Interfaz del tipo Utopia nivel 1 al interfaz de enlace virtual ATM
19
Mdulos de interfaz de enlace virtual ATM

Nombre ABP-1:1 ABP-1:4 Cdigo del mdulo Funcin ABP513 ABP551 mdulo de multiplexin y almacenamiento en bfer 1:1 mdulo de multiplexin y almacenamiento en bfer 1:4 Piezas/AIU 1 1
Los principales bloques funcionales de los mdulos ABP son 1. 2. 3. 4. 5. Interfaz del tipo Utopia nivel 1 hacia el ACP514 Interfaz del asic ABU-XBI Multiplexor de celdas CPLD para la TX del interfaz de enlace virtual ATM Demultiplexor de celdas CPLD para la RX del interfaz de enlace virtual ATM Bfer especficos de celdas para la RX del enlace virtual ATM
Mdulos de interfaz de acceso ATM

Nombre STM-1-IO-13 STM-1-IO-13S UTP-5 Cdigo del mdulo ODH491 ODH575 EDH390 Funcin Piezas/AIU
Interfaz STM-1 ptico intraoficina multimodo 1.3 um 1 Interfaz STM-1 ptico intraoficina mono modo 1.3 um 1 Interfaz elctrico STM-1 con UTP-5 1
Los mdulos de interfaz contienen los siguientes bloques funcionales. 1. 2. 3. 4. 5. 6. Interfaz de lnea ptico/elctrico STM-1 Recuperacin de reloj Circuito de enganche del reloj del sistema al reloj del nodo Multiplicacin del reloj de transmisin Terminacin del STM-1 y del VC-4 y asignacin de celdas ATM Interfaz UtopiaUtopia nivel 1 al ACP514
Mdulo de alimentacin PDF520 La funcin principal del PDF520 es proporcionar 12 V, 5 V y 3.3 V de potencia para la operacin de la AIU del voltaje de 48 V de batera disponibles. Los voltajes de operacin se supervisan y cualquier perturbacin funcional activa un mensaje de falla.
20
6.1.4 Fallas y acciones en la unidad de interfaz ATM AIU
6.1.4.1 Fallas y acciones en la AIU Los siguientes acrnimos se utilizarn en las tablas de abajo. PMA = Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA = Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI = Maintenance Event Information, informacin de evento de mantenimiento S = Falla que afecta al servicio R = LED de alarma rojo Y = LED de alarma amarillo VPAIS = insercin de celdas VP-AIS MS-RDI = generacin de MS-RDI P-RDI = generacin de P-RDI (AU-RDI) VP-RDI = generacin de VP-RDI (aplicable slo en VP de gestin) Fallas de la lgica comn
Condicin de falla Estado LED R Seal re- Seal trans- Nota cibida mitida IF de bus Off off -
Reset (DXXP/ABZ531) PMA, S Ha ocurrido una reinicializacin de la unidad System clock missing PMA, S Se ha perdido el reloj de 19.44 MHz de la AIU 16/20 Mhz clocks not locked PMA El reloj de 19.44 MHz de la AIU no se engancha al reloj de 16.896 MHz del nodo. F/MSYNC problem in XBUS El pulso de sincronizacin del X-bus transmitido por la SXU se pierde. PMA, S
IA alarm from IA monitoring PMA, S La direccin IA no trabaja correctamente. Backup unit fault La unidad de reserva extendida no responde. PMA
R Y
VB 1: +5 V (BUS 1) PMA El voltajeVB 1 est por debajo del umbral lmite.. Power +12 V PMA El voltaje de alimentacin de 12 V de la tarjeta est por debajo del umbral lmite. Reset (ATMP) Ha ocurrido una reinicializacin de la unidad PMA, S
R R
Off -
Power +3.3 V PMA El voltaje de alimentacin de 3.3 V de la tarjeta est por debajo del umbral lmite.
21
Condicin de falla Protected bus voltage Los voltajes del bus protegido estn por encima del umbral lmite. Node clock missing El reloj de 16.896 MHz se ha perdido. Start permission denied ms probable es que la unidad no pertenezca a la configuracin del nodo. ATMP not responding La comunicacion entre los mdulos de procesador de la AIU no funciona correctamente. CPU Memory faults (abz531) RAM fault EPROM fault EEPROM faults CPU Memory faults (abz531) Fallas en la flash DPRAM fault (abz531) Missing settings (abz531)Una de las estructuras de parmetros est corrupta en la memoria no voltil. Settings corrupted Corrupcin fatal de la configuracin
Estado PMA
LED R
Seal re- Seal trans- Nota cibida mitida -
PMA, S PMA, S
R R
IF de bus Patrn de reoff poso en la carga til Off
PMA
PMA, S
PMA PMA, S PMA, S
R R R
PMA
R R
Incompatible sw EPROM/flash PMA, S El sw telecargado no es compatible con el sw de las EPROMs del sistema. Chksum err in dwnlded sw (abz531) El sw telecargado se ha corrompido. PMA, S
R R
Incompatible sw DXXP/ATMP PMA, S Hay una incoherencia entre la versin SW del DXXP y el ATMP. Setup data mismatch Conflicto en los parmetros de reserva. Initialization error (abz531) La fase de inicializacin ha fallado. CPU memory faults (acz700x) RAM fault EPROM fault CPU memory faults (acz700x)" EEPROM fault Flash faults PMA, S PMA, S PMA, S
R R R
PMA
Missing settings (acz700x) PMA, S Una de las estructuras de parmetros est corrupta en la memoria no voltil. Cell Processor failure PMA, S Fallo en el autotest del procesador de celdas ATM. Cell Processor memory error Fallo de acceso a la memoria ATMC SRAM. PMA, S
22
Condicin de falla
Estado
LED R
Seal re- Seal trans- Nota cibida mitida -
Incompatible sw EPROM/flash PMA, S El sw telecargado no es compatible con el sw de las EPROMs del sistema. Checksum error in dwnlded swEl sw telecargado se ha corrompido. PMA, S
R R
Initialization error (acz700x) PMA, S Inicializacin del sw de aplicacin sin xito. Tx FPGA fault Fallo en el autotest de la FPGA de Tx. Rx FPGA fault Fallo en el autotest de la FPGA de Rx. PMA, S PMA, S
R R R
RAM fault PMA El test de la SRAM del mdulo de interfaz de enlace virtual ATM ha detectado un fallo de memoria. Missing module PMA, S El mdulo de enlace virtual ATM o el interfaz de acceso ATM no se encuentra. Conflict in module type Conflicto entre el mdulo instalado y la parametrizacin. PMA, S
ATM access interface module internal MEI, S loopback Se crea un bucle de interfaz en el mdulo de interfaz de acceso ATM. Rx buffer overflow DMA Se ha detectado un desbordamiento en el bfer de Rx del mdulo de interfaz de enlace virtual ATM. Fault masked/test Las fallas del bloque principal de la unidad estn enmascaradas. HW fault in module Se ha producido un error severo en el mdulo de interfaz de enlace virtual ATM. ATM access interface ASIC failure Se ha producido un error severo en el ASIC del mdulo de interfaz de acceso ATM. MEI
PMA, S
PMA, S
ATM access interface module EEPROM PMA, S failure Fallo en la EEPROM del mdulo de interfaz de acceso
23
Fallas del interfaz de acceso ATM

Condicin de falla atmAccessportReceiveFifoAlarm La FIFO de recepcin se ha llenado en el mdulo de interfaz de acceso ATM Estado PMA LED R Seal recibida Seal transmitida Nota
UnavailablityThresholdCrossed DMA Se ha excedido un valor umbral definido por el usuario para la indisponibilidad. NumESsThresholdCrossed DMA Se ha excedido un valor umbral definido por el usuario para los segundos con errores. NumSESsThresholdCrossed DMA Se ha excedido un valor umbral definido por el usuario para los segundos severamente errnroes. Loss of Signal (LOS) PMA, S Se declara el defecto de prdida de seal cuando la seal supervisada no ha tenido transiciones durante un peirodo de tiempo. Ver ITU-T G.783 BIP-8 RS (B1) ThresholdCrossed DMA Se ha excedido un valor umbral definido por el usuario para errores BIP en la seccin de regeneracin. BIP-24 MS (B2) ThresholdCrossed DMA Se ha excedido un valor umbral definido por el usuario para errores BIP en la seccin multiplex. BIP-8 PS (B3) ThresholdCrossed DMA Se ha excedido un valor umbral definido por el usuario para errores BIP en la seccin del trayecto. Loss Of Frame (LOF) PMA, S Detectada la prdida de trama.Ver ITU-T G.783 Loss Of Pointer (AU_LOP) PMA, S Detectada la prdida de puntero AU. Ver ITU-T G.783 Multiplex Section AIS (MS_AIS) Detectada SIA en la seccin multiplex. Ver ITU-T G.783 y G.707 Path AIS (AU_AIS) Detectada SIA en el trayecto (AU). Ver ITU-T G.783 y G.707 Multiplex Section RDI (MS_RDI) Detectada RDI seccin multiplex . Ver ITU-T G.783 y G.707 Path RDI (AU_RDI) Detectada RDI en el trayecto (AU). Ver ITU-T G.783 y G.707 PayLoad Mismatch (PLM) Detectada incoherencia en la carga til. MEI, S
VP-AIS
MS-RDI P-RDI VP-RDI
VP-AIS
MS-RDI P-RDI VP-RDI P-RDI VP-RDI MS-RDI P-RDI VP-RDI P-RDI VP-RDI -
VP-AIS
VP-AIS
MEI, S
VP-AIS
MEI
MEI
PMA, S
P-RDI VP-RDI
24
Condicin de falla
Estado
LED Y
Seal recibida -
Seal transmitida -
Nota
Fault masked/test MEI El parmetro de enmascaramiento de fallas est habilitado en el interfaz. Loss of Continuity (LOC) in manageMEI ment VP. Detectada la prdida de continuidad en la gestin de VP. Ver ITU-T I.610 excessivediscardedHecErrorCells DMA Se ha excedido un valor umbral definido por el usuario para celdas con HEC errneo descartadas. excessivediscardedProtErrorCells DMA Se ha excedido un valor umbral definido por el usuario para celdas con errores de protocolo descartadas. Loss of Cell Delineation (LCD) PMA, S Una anomalia de delineacin de celda ha persistido un tiempo suficiente como para provocar el defecto Loss of Cell Delineation.
VP-AIS
VP-AIS
P-RDI VP-RDI
25
Fallas del interfaz de enlace virtual ATM

Condicin de falla Estado LED Y Seal recibida Seal transmitida Nota
Fault masked/test MEI El parmetro de enmascaramiento de fallas est habilitado en el interfaz. Loss of Continuity (LOC) in manageMEI ment VP. Detectada la prdida de continuidad en la gestin de VP. Ver ITU-T I.610 excessivediscardedHecErrorCells DMA Se ha excedido un valor umbral definido por el usuario para celdas con HEC errneo descartadas. excessivediscardedProtErrorCells DMA Se ha excedido un valor umbral definido por el usuario para celdas con errores de protocolo descartadas. Loss of Cell Delineation (LCD) PMA, S Una anomalia de delineacin de celda ha persistido un tiempo suficiente como para provocar el defecto Loss of Cell Delineation. atmVTCasualCongestionAlarm Detectada congestin temporal en el interfaz de enlace virtual ATM. MEI
VP-AIS
VP-RDI
VP-AIS
atmVTCongestedSecondAlarm MEI Se ha excedido un valor umbral definido por el usuario para segundos con congestin en el interfaz de enlace virtual. MEI atmVTPersistentlyCongested Alarm Se ha excedido un valor umbral definido por el usuario para segundos con congestin persistente en el interfaz de enlace virtual.
Fallas VPI en interfaz de acceso ATM y interfaz de enlace virtual

Condicin de falla VP defect Detectado defecto en el trayecto virtual. Se detecta VP-AIS o VP-RDI. Estado MEI LED Y Seal recibida VP-AIS Seal transmitida VP-RDI Nota
26
6.1.5 Panel frontal de la AIU
MARTISDXX
MARTISDXX
IN
IN
A0M0081A
Fig. 7: Panel frontal de la unidad de interfaz ATM AIU
27
6.1.6 Especificaciones tcnicas para la unidad de interfaz ATM AIU
6.1.6.1 Interfaces de acceso ATM STM-1 intraoficina ptico para fibra mono modo, G.957 STM-1 intraoficina ptico para fibra multi modo, ATMF UNI3.1 STM-1 cable elctrico UTP-5, ATMF af-phy.0015.000
Interfaz STM-1 intraoficina ptico MMF Velocidad binaria Tolerancia de entrada Cdigo Forma del pulso Medio de transmisin Transmisor ptico Rango de longitud de onda de operacin Anchura espectral media tpica (RMS) Potencia media emitida -mnima -mxima Relacin de extincin mnima Receptor ptico Sobrecarga mnima del receptor Tipo de conector Interfaz STM-1 intraoficina ptico SMF Velocidad binaria Tolerancia de entrada Cdigo Forma del pulso Medio de transmisin Transmisor ptico Rango de longitud de onda de operacin Anchura espectral media tpica (RMS) Potencia media emitida -mnima -mxima Relacin de extincin mnima Receptor ptico Sensibilidad mnima del receptor (BER 1E-10) -28 dBm Sobrecarga mnima del receptor Tipo de conector
28
155.52 Mbit/s
20 ppm
NRZ ITU-T G.957 (fig.2) Fibra multimodo LED 12611360 nm 58 nm -20 dBm -4 dBm 8.2 dB Diodo PIN -14 dBm SC
Sensibilidad mnima del receptor (BER 1E-10) -29 dBm
155.52 Mbit/s
20 ppm
NRZ ITU-T G.957 Fibra mono modo Lser Clase 1 (IEC825) 12601360 nm 7.7 nm -15 dBm -8 dBm 8.2 dB
-8dBm SC
Interfaz STM-1 UTP-5 Velocidad binaria Tolerancia de entrada Cdigo Transmission media Inpedancia nominal Forma del pulso Fluctuacin de fase (Jitter)/Tolerancia para fluctuacin de fase Tipo de conector 155.52 Mbit/s
20 ppm
NRZ UTP-5 100 af-phy.0015.000 1.5ns pico a pico/ af-phy.0015.000 RJ-45/ISO/IEC 8877
6.1.6.2 Crosconector ATM Tipo de matriz(a) Nivel de crosconexin Tipos de conexin Capacidad de conexin Mximo nmero de VPCs Almacenamiento en bfer 1:N Trayecto virtual, Virtual Path bidireccional 16 Mbit/s 256-1024 Bfer de salida para cada enlace virtual ATM
(a) Crosconexin entre el interfaz de acceso ATM (1) enlaces virtuales ATM (N). No se soporta la crosconexin de VP entre enlaces virtuales ATM
Terminacin y asignacin del interfaz de acceso ATM Estructuras de trama Asignacin de celdas ATM Acceso a SOH STM-1, G.707 VC4, I.432.2 y G.707 Limitado
Terminacin y asignacin del enlace virtual ATM Estructuras de trama Asignacin de celdas ATM Estructuras de las siguientes de interfaz MartisDXX Sncrono de byte nx64k al X-bus
6.1.6.3 Otras caractersticas Alimentacin Consumo de potencia Dimensiones de la unidad (anchura x prof. x altura, mm) Anchura de la unidad (T) 48 V CC 17 W 50x160x233 10
6.1.6.4 Restricciones del NMS Es necesaria la versin de NMS 9.0B. Ningn otro requisito especial.
29
6.1.6.5 Estndares ATM relacionados Recomendaciones ITU-T

I.150 I.311 I.321 I.361 I.413 I.432.1 I.432.2 I.610 G.707 G.803 G.804 G.810 G.957 Caractersticas funcionales de Modo de Transferencia Asn- ITU-T 11/95 crono B-ISDN Aspectos generales de la red B-ISDN Especificacin de la capa ATM B-ISDN Interfaz de usuario de red B-ISDN Especificacin de la capa fsica del interfaz de usuario de red B-ISDN - Caractersticas generales Especificacin de la capa fsica del interfaz de usuario de red B-ISDN para 155 520 kbit/s y 622 080 kbit/s Principios y funciones de operacin y mantenimiento BISDN Interfaz del nodo de red para la SDH ITU-T 08/96 ITU-T 11/95 ITU-T 03/93 ITU-T 08/96 ITU-T 08/96 ITU-T 11/95. ITU-T 03/96 Modelo de referencia del protocolo B-ISDN y su aplicacin ITU-T 1991
Arquitecturas de las redes de transporte basadas en la SDH ITU-T 03/93 Asifgnacin de las celdas ATM dentro de la Jerarqua Digi- ITU-T 11/93 tal Plesicrona Consideraciones sobre asuntos de temporizacin y sincronizacin Interfaces pticos para equipos y sistemas relativos a la SDH ITU-T 08/96 ITU-T 07/95
Acuerdos de implementacin del Frum ATM

af-phy.0010.002 af-phy.0015.000 UNI 3.1 Frum ATM Especificacin del interfaz ATM dependiente del medio fsi- Frum ATM co para 155 Mb/s sobre cable de par trenzado
30
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ CAE: UNIDAD DE INTERFAZ DE FRECUENCIA VOCAL UNITSES.FM 27.12.99
6.2 CAE: Unidad de interfaz de frecuencia vocal

6.2.1 Generalidades La unidad CAE ofrece interfaces de frecuencia vocal y de sealizacin en el sistema de crosconexin MartisDXX. Se utiliza para enlazar con PABX analgicas o centrales de conmutacin. Otras aplicaciones son enlaces analgicos entre estaciones base y centrales de conmutacin en redes de mviles, lneas directas entre PABX analgicas y lneas alquiladas que utilizan mdems de portadora VF. La CAE es compatible funcionalmente con la unidad servidora ADPCM1 EAE.
DXX Network VF + 2..4 EM CAE 2 Mb/s G.704 GMH 2 Mb/s G.704 GMH EAE XB=64, (32) kb/s CAE CAE XB=64kb/s XD=4bits a 500b/s CAE XB=64,32,24,16 kb/s XD=4,2,1,1 bits a 500b/s CAE VF + 2..4 EM
PSTN anal. exch. PSTN dig. exch. PSTN dig. exch. Carrier modem
VF + 2..4 EM
Analog PBX Analog PBX
XB=32,24,16 kb/s CAE
VF
Analog PBX Carrier modem
VF
VF
A0F0067A
Fig. 8: Aplicaciones para la unidad CAE
1 En espaol, Modulacin por impulsos codificados diferencial adaptativa (MICDA) 31
6.2.2 Operacin de la unidad de interfaz de VF CAE
6.2.2.1 Estructura fsica El cuerpo de la CAE se compone de una unidad base, un mdulo de alimentacin y una memoria de programa CAZ 287. Los mdulos de interfaz disponibles son ADPCM-10VF PCM-10VF EM-2 x 10
La unidad mide 50 x 160 x 233 mm. El panel frontal aloja dos LED de alarma, uno rojo y otro amarillo, y, para cada mdulo de interfaz, dos conectores hembra tipo D de 25 contactos (ISO2110). El panel posterior dispone de dos conectores; el superior accede al bus de control y el inferior al bus de crosconexin de datos de 64 Mbit/s del subrack (X-bus). Los conectores del panel posterior tambin proporcionan el voltaje de batera para el mdulo de alimentacin.
CAE224 CAE
CAZ287
PDF204 or PDF209
INTERFACE MODULES
A0M0042A
Fig. 9: Unidad CAE equipada con mdulos de interfaz
32
Aprovisionamiento El nmero de interfaces VF disponibles de la unidad CAE depende del equipamiento de mdulos de interfaz y del aprovisionamiento. El aprovisionamiento se realiza desde el NMS; desde l se define cmo se utilizarn los interfaces de la unidad. El aprovisionamiento no se puede modificar si alguno de los interfaces est bloqueado. Las alternativas de aprovisionamiento dependiendo del mdulo equipado son:
Mdulo superior ADPCM-10VF PCM-10VF
Mdulo inferior ninguno ninguno
Alternativas de aprovisionamiento 10 VF 10 VF 10 VF o 10 VF + 10 x 2 EM o 5 VF + 5 x 4 EM
ADPCM-10VF/PCM-10VF EM-2 x 10
ADPCM-10VF/PCM-10VF ADPCM-10VF/PCM-10VF 10 VF o 20 VF
XB
IF
10 VF Channels
X-BUS
BUS IF 10 VF/Signalling Channels
IF G.704
C-BUS BATTERY BUS
UNIT CONTROL uP
POW +5V, +12V, -10V

A0F0068A
Fig. 10: Estructura funcional de la unidad CAE Los bloques funcionales principales de la unidad CAE son el mdulo de alimentacin, el controlador de la unidad incluyendo el procesador y sus circuitos perifricos, la RAM PCM2 y el interfaz del X-bus comn para ambos canales.
2 En espaol, Modulacin por impulsos codificados (MIC). 33
Diagrama de bloques
ADPCM
X B U S
XBUS IF
PCM RAM
D A VFO HYBAL
PCM
SIG IF -filter -adpcm
PCM ADPCM
A D 2/4W VFI
C B U S
uP IF
SERIAL I/O
CONTROL CPP250
GND 180V P O W E R SIG MUX I < 100mA 47us 5mA -10V E M
POWER
12V,5V -5V,-10V
CAE224
CSE251
A0F0069A
Fig. 11: Diagrama de bloques de la CAE
6.2.2.2 Mdulo de alimentacin El mdulo de alimentacin genera los voltajes de operacin necesarios en la unidad a partir del voltaje de batera que recibe del bus de batera. Los voltajes de operacin se supervisan con un conversor analgico digital multicanal (A/D). Una perturbacin funcional activa un mensaje de falta. Una unidad recibe el voltaje de operacin del mdulo de alimentacin PDF 204 o PDF 209. Este mdulo puede ser reemplazado como un nico elemento y se enchufa a la unidad por medio de conectores. El mdulo se fija con tornillos en un lugar predeterminado para l en la unidad. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. El mdulo proporciona los voltajes de operacin +5 V, +12 V y -10 V, y el voltaje de operacin -5 V se genera a partir de los -10 V con un regulador de la unidad base. El mdulo tambin recibe el voltaje de bus de +5 V que, durante el transitorio de inicializacin de la unidad, alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin de +5 V de la unidad es supervisado con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V se supervisan midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede los lmites.
34
6.2.2.3 Controlador de la unidad El microprocesador 80C188 con sus circuitos perifricos controla y supervisa las funciones de la unidad. La informacin relativa al control y la supervisin se transmite en un bus de control interno del subrack. A travs de este bus de control la unidad puede comunicarse con otras unidades en el subrack. El procesador genera mensajes HDLC. El programa se carga en la placa en una memoria intercambiable identificada como CAZ 287. Parte de los programas de aplicacin se almacenan en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y el nmero de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad se reinicializa en las condiciones existentes antes de dicha interrupcin, sin que sea necesaria una parametrizacin especfica. La memoria RAM del procesador acta como memoria de trabajo y contiene los contadores de error y los bfer de datos de los enlaces HDLC y el bus de control de trama.
6.2.2.4 Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad pueden cambiarse a travs del bus de control con la ayuda del Terminal de Servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de faltas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se protege duplicndolo fsicamente; esta duplicidad est controlada por la unidad SCU.
6.2.2.5 Interfaz del X-bus El interfaz del X-bus adapta el bus a la unidad. Transfiere seales del bus a los canales, e informacin de control y seales de temporizacin a la unidad, y, de la misma manera, transfiere datos e informacin de supervisin desde los canales al X-bus. El interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta se inserta o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle. La unidad de crosconexin aporta el reloj de bus C16M a travs del X-bus. Dicho reloj C16M es el reloj central del subrack: se utiliza para generar las frecuencias de reloj para las seales transmitidas. El bus suministra las seales de alineamiento de trama y de multitrama a los bfer de trama. La unidad de crosconexin intercambia datos con las unidades de interfaz direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. El bus de recepcin de datos DR1 se protege con otro bus de datos, el DR2. La unidad de crosconexin decide, con la ayuda del test de bus, cul de los buses de datos ha de usarse, y esta informacin se difunde al resto de las unidades por el bus de control. La unidad CAE recibe de la unidad de crosconexin la direccin del intervalo de tiempo, y esto hace que se dirija la transmisin del bus de datos hacia un intervalo de tiempo determinado en cada momento.
35
Las funciones del bus tambin son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin realizada, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. Esta alarma inhibe la alarma de prdida de direccin de canal.
6.2.2.6 Bucles El NMS puede controlar varios bucles en la unidad CAE. Los bucles se utilizan para encontrar una seccin defectuosa de la lnea y para calibrar la cancelacin de eco de la conexin a 2 hilos. Todos los bucles son bucles de retorno al X-bus, no se dispone de bucles de retorno al interfaz. Hay tres tipos de bucles disponibles.
DL X-BUS IF
XU BS
AL CL IF CHIP Module
PCM RAM Base Unit
Lines
A0F0070A
Fig. 12: Bucles
Bucle digital (DL) significa que los datos se retornan transparentemente en una seccin digital de la unidad base. Bucle analgico (AL) significa que los datos sea retornan en una seccin analgica del chip del interfaz en un mdulo de interfaz. La conversin ADPCM-PCM-ADPCM (MICDA-MIC-MICDA) se incluye si el mdulo soporta esta funcin. La ganancia de bucle es 0 dB. Bucle de calibrado (CL) se utiliza para medir la cancelacin de eco de la conexin a dos hilos. Adems, el bucle CL se realiza tambin en una seccin analgica del chip del interfaz.
Cada canal se puede retornar de forma independiente.
36
6.2.3 Mdulos de interfaz para la unidad de interfaz VF CAE
6.2.3.1 Generalidades Los mdulos de interfaz de frecuencia vocal y sealizacin utilizados en la unidad CAE son ADPCM-10VF PCM-10VF EM-2 x 10
Mdulos de interfaz Una unidad se conecta a la lnea de transmisin a travs de mdulos de interfaz. Los mdulos de interfaz contienen los componentes analgicos necesarios para el interfaz. La seales entre la unidad y el mdulo de interfaz son seales digitales que se convierten a seales de frecuencia vocal en el mdulo. El bus del procesador se conecta a ambos conectores del mdulo de interfaz. A travs de este bus es posible detectar el tipo de mdulo y leer los datos relativos al estado del mdulo, p. ej. la prdida de seal de entrada. En la direccin de recepcin el mdulo de interfaz convierte la seal de frecuencia vocal recibida de la lnea de transmisin en formato digital con un conversor A/D y asigna el canal a la trama PCM. Los datos PCM se escriben en la RAM PCM y se dirigen al interfaz del X-bus. Los interfaces de canal de transmisin de datos convierten las seales analgicas de frecuencia vocal a/desde los datos PCM del interfaz del X-bus. En la direccin de transmisin los pulsos de datos PCM se convierten en una forma adecuada para ser transmitidos en el formato requerido. En la direccin de recepcin la seal atenuada por la lnea de transmisin se amplifica. La seal de frecuencia vocal se convierte en el formato digital con un conversor A/D. Los interfaces de lnea estn en los mdulos de interfaz de manera que una unidad puede tener dos mdulos de interfaz de diferente tipo al mismo tiempo. Los interfaces de seal disponibles de la unidad dependen de cul es el mdulo de interfaz utilizado. Los canales PCM de los mdulos de interfaz se asignan en una trama G.704 y se dirigen al interfaz del X-bus. Interfaz de frecuencia vocal El X-bus escribe en la RAM PCM utilizando la direccin del interfaz VF (IA_VF) y un nmero de intervalo de tiempo ts (la IA_VF es comn para todos los canales VF). La RAM PCM se conecta al mdulo de interfaz a travs de un bus de 2 Mbit/s. En el mdulo de interfaz hay un chip de interfaz para cada canal, y cada chip toma los datos de su propio intervalo de tiempo en el bus de 2-Mbit/s. Si el mdulo soporta conversin ADPCM/PCM, hay un chip conversor para cada canal entre el chip de interfaz y el bus de 2Mbit/s. Los chips conversores realizan la compresin de frecuencia vocal que se seleccione desde el NMS.
37
Los interfaces VF se equipan con transformadores y condensadores de bloqueo DC. La impedancia nominal es de 600 . Hay un transformador para la direccin de recepcin y otro para la de transmisin. En las conexiones a dos hilos las seal de recepcin se toma a travs del transformador de transmisin. Interfaz de sealizacin El X-bus accede al interfaz de sealizacin SIG IF utilizando la direccin de sealizacin del interfaz IA_SIG y la multitrama de 16 tramas de longitud. El interfaz de sealizacin se conecta al mdulo de interfaz con un bus de 2 Mbit/s y soporta las siguientes funciones: los bits de sealizacin provenientes de la red MartisDXX pueden ser filtrados para eliminar los picos de duracin inferior a 8 ms (4 bits) el procesamiento ADPCM de los bits de sealizacin est en concordancia con la Recomendacin G.761 (ver Recomendaciones relacionadas) bucle de retorno interfaz del P para sealizacin
SUBRACK CAE
PBX
logic
logic gnd 6V 10V m
e cse/gnd
central battery
stadion ground bar
subrack ground cable
A0E0005A
Fig. 13: Interfaz de sealizacin EM
El interfaz de sealizacin opera en el modo "Earth/Minus" (E & M). Su entrada es un potencial negativo (minus) y se detecta cuando el hilo M se conecta a la tierra. Contiene filtros analgicos para eliminar picos de duracin inferior a 30 ms. La salida del interfaz de sealizacin conecta el hilo E a la tierra (Earth). Contiene "apaga chispas" para limitar los voltajes negativos en el hilo E a -180 V. La corriente de salida del hilo E est limitada a 100 mA. Los hilos del interfaz E & M no deben situarse a la intemperie para no exponerlos a ruidos por altos voltajes. El interfaz de sealizacin de la PBX ha de referenciarse a voltaje de tierra.
38
6.2.4 Condiciones de falla en la unidad de interfaz de frecuencia vocal CAE
6.2.4.1 Fallas comunes Los siguientes acrnimos se utilizan en la siguiente tabla. PMA = Prompt Maintenance Alarm, alarma de mantenimiento inmediato S = Falla que afecta al servicio MEI = Maintenance Event Information, informacin de evento de mantenimiento R = LED de alarma rojo Y = LED de alarma amarillo
Condicin de falla Alimentacin: +5 V, -5 V, +12 V, -10 V +5 V back plane voltage Fallas de memoria: RAM, EPROM fault FLASH fault Check sum error: - in FLASH memory - in downloaded SW Fallas del estado de operacin: Unit reset Unit unregistered Setup parameter error Conflict in module type Fault masking Interface operation IF combo write/read fault IF loop to MartisDXX IF blocked
Estado PMA PMA PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S MEI PMA, S MEI, S MEI, S
LED frontal R R R R R R R R R R Y R Y Y
39
6.2.5 Panel frontal de la unidad de interfaz de frecuencia vocal CAE
CAE
A0M0070A
Fig. 14: Panel frontal de la unidad de interfaz de frecuencia vocal CAE
40
Utilizacin de los contactos para 20 x VF

Mdulo superior Contacto 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 J1
(a)
Mdulo inferior J3 salida11a salida11b salida12a salida12b salida13a salida13b salida14a salida14b salida15a salida15b entrada11a entrada11b entrada12a entrada12b entrada13a entrada13b entrada14a entrada14b entrada15a entrada15b J4 salida16a salida16b salida17a salida17b salida18b salida18b salida19a salida19b salida20a salida20b entrada16a entrada16b entrada17a entrada17b entrada18b entrada18b entrada19a entrada19b entrada20a entrada20b
J2 salida1a salida6a salida6b salida7a salida7b salida8a salida8b salida9a salida9b salida10a salida10b entrada1a entrada6a entrada6b entrada7a entrada7b entrada8a entrada8b entrada9a entrada9b entrada10a entrada10b
salida1b salida2a salida2b salida3a salida3b salida4a salida4b salida5a salida5b (b)
entrada1b entrada2a entrada2b entrada3a entrada3b entrada4a entrada4b entrada5a entrada5b
(a) salida = salida a 4 hilos o entrada/salida a 2 hilos (b) entrada = entrada a 4 hilos
41
Utilizacin de los contactos para 10 x VF + 10 x 2EM

(a)
Mdulo inferior J2 J3
(b)
J4 e1a e6a e6b tierra e7a e7b e8b e8b tierra e9a e9b e10a e10b tierra m6a m6b tierra m7a m7b m8b m8b tierra m9a m9b m10a m10b
salida1a
salida6a salida6b salida7a salida7b salida8a salida8b salida9a salida9b salida10a salida10b entrada6a entrada6b entrada7a entrada7b entrada8a entrada8b entrada9a entrada9b entrada10a entrada10b
salida1b salida2a salida2b salida3a salida3b salida4a salida4b salida5a salida5b (c)
e1b tierra e2a e2b e3a e3b tierra e4a e4b e5a e5b tierra
(d)
entrada1a
m1a
m1b tierra m2a m2b m3a m3b tierra m4a m4b m5a m5b
(a) salida = salida a 4 hilos o entrada/salida a 2 hilos (b) e = salida de sealizacin (c) entrada = entrada a 4 hilos (d) m = entrada de sealizacin
42
Utilizacin de los contactos para 5 x VF + 5 x 4EM

(a)
Mdulo inferior J2 J3
(b)
J4 e1a e1c e1d tierra e2c e2d e3c e3d tierra e4c e4d e5c e5d tierra m1c m1d tierra m2c m2d m3c m3d tierra m4c m4d m5c m5d
salida1a
salida1b salida2a salida2b salida3a salida3b salida4a salida4b salida5a salida5b (c)
e1b tierra e2a e2b e3a e3b tierra e4a e4b e5a e5b tierra
(d)
entrada1a
m1a
m1b tierra m2a m2b m3a m3b tierra m4a m4b m5a m5b
(a) salida = salida a 4 hilos o entrada/salida a 2 hilos (b) e = salida de sealizacin (c) entrada = entrada a 4 hilos (d) m =entrada de sealizacin
14
25
13
A1C0004A
Fig. 15: Conector hembra tipo D de 25 contactos
43
6.2.6 Cableado para la unidad de interfaz CAE
PAIR 1 out1a in1a out1b in1b BLUE ORANGE BLUE/WHITE ORANGE/WHITE PAIR 3 3 16 4 17 5 18 6 19 7 20 8 21 9 22 10 23 11 24 12 25 13 PAIR 10 out4a in4a out4b in4b out5a in5a out5b in5b ORANGE GREEN ORANGE/BLACK GREEN/BLACK BROWN GREY BROWN/BLACK GREY/BLACK PAIR 9 PAIR 8 PAIR 7 out2a in2a out2b in2b out3a in3a out3b in3b GREEN BROWN GREEN/WHITE BROWN/WHITE GREY BLUE GREY/WHITE BLUE/BLACK PAIR 6 PAIR 5 PAIR 4 PAIR 2
BLUE BLUE/WHITE
1 14 2 15
ORANGE ORANGE/WHITE GREEN GREEN/WHITE BROWN BROWN/WHITE GREY GREY/WHITE BLUE BLUE/BLACK ORANGE ORANGE/BLACK GREEN GREEN/BLACK BROWN BROWN/BLACK GREY GREY/BLACK
SHIELD
SHIELD
A0C0015A
Fig. 16: Cableado para CPP/CSE
44
6.2.7 Especificaciones tcnicas para la estructura de trama G.704 Estructura de trama de 2048 kbit/s Ver Apndice A: Estructuras de trama G.704. Estructura de multitrama en el intervalo de tiempo de sealizacin Ver Apndice A: Estructuras de trama G.704. VF y sealizacin en G.704
XB: Datos VF 64 kbit/s PCM 64 kbit/s PCM 32 kbit/s ADPCM 16 kbit/s ADPCM 24 kbit/s ADPCM
XD:Sealizacin CAS a a a a(a) b b b (a)
Interfaz EM 4 interfaces EM 2 interfaces EM 2 interfaces EM 1 interfaz EM sin interfaz EM
c 0 -
d 1 -
(a) El bit de sealizacin se procesa en ADPCM de acuerdo con la Recomendacin G.761
45
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ CCO Y CCS: UNIDADES DE INTERFAZ POTS UNITSES.FM 27.12.99
6.3 CCO y CCS: Unidades de interfaz POTS

6.3.1 Generalidades El par de unidades CCO/CCS ofrece una conexin de una lnea de extensin PBX a travs de la red MartisDXX. La CCO soporta interfaces para hasta 10 lneas de extensin desde el PBX. Estas lneas pueden enrutarse a travs de la red MartisDXX hasta una o ms unidades CCS. Cada CCS tiene interfaces de hasta 10 lneas de telefnicas de abonado. Si se necesita la caracterstica de Hot Line se puede crear un circuito desde una CCS a otra CCS. Un circuito en MartisDXX se compone de un interfaz tanto en la CCO como en la CCS, y la conexin entre ellas. La conexin es permanente, es decir, la red MartisDXX no funciona como un conmutador telefnico. El circuito entre la PBX y el abonado transfiere voz, llamadas, informacin de descolgado, marcacin por multifrecuencia y por pulsos. La CCO dispone de supervisin de voltaje seleccionable por software para la lnea PBX que se encuentra en funcionamiento durante la situacin de colgado. La CCO tambin detecta condicin de sobrecarga mientras se descuelga.
DXX Network
XB=64,32,16 kb/s XD=4,2,1 bits a 500b/s Analog Subscriber Subscr. line CCS CCO Extension line PBX
A0F0097A
Fig. 17: Extensin PBX a travs de MartisDXX
46
6.3.2 Operacin de las unidades CCO y CCS
6.3.2.1 Estructura fsica La CCO se compone de una unidad base CAE 258 y una memoria de programa CCZ 445. La CCO tambin tiene un mdulo de alimentacin PDF 202, un mdulo de interfaz de oficina CCO 443 y un cdec PCM CPP 492. Si se requiere compresin, el CPP 492 se reemplaza por un convertidor ADPCM CPP447. La CCS se compone de una unidad base CAE 227 y un programa de memoria CCZ 445. La CCS tiene dos mdulos de alimentacin, PDF 202 y PDF 446. Tambin dispone de un mdulo de interfaz de abonado CCS 444, un cdec PCM CPP 493 y un mdulo de filtrado RCS 449. Si se requiere compresin, el CPP 493 se sustituye por un convertidor ADPCM CPP 448.
PDF 202 CAE 227 CCZ 445 PDF 446
INTERFACE MODULE CCO 444

A0M0053A
Fig. 18: Unidad CCS
47
CAE 258
CCZ 445
PDF 202
INTERFACE MODULE CCO 443

A0M0007A
Fig. 19: Unidad CCO
Las dimensiones de la CCO son 50 x 160 x 233 mm y de la CCS son 73 x 160 x 233 mm. Los paneles frontales de ambas unidades alojan dos LED de alarma, uno rojo y uno amarillo, tambin un conector D hembra de 25 contactos (ISO2110). Los paneles posteriores de las unidades disponen de dos euroconectores. El superior accede al bus de control y el inferior al bus de crosconexin de datos a 64 Mbit/s del subrack (X-bus). Los conectores del panel posterior tambin proporcionan voltaje de batera para los mdulos de alimentacin en ambas unidades.
48
Diagrama de bloques
ADPCM
X B U S
XBUS IF
PCM RAM
D
PCM
VFO HYBAL SIG IF -filter -adpcm

PCM ADPCM
A D
C B U S
uP IF
SERIAL I/O
CONTROL
OFF HOOK
P O W E R
POWER
12V,5V -5V,-10V
SIG MUX RING DETECTOR
CAE258
CC0 443
A0F0024A
Fig. 20: Diagrama de bloques de la CCO
XBUS IF X B U S
PCM RAM
ADPCM
D A
IF CIRUIT VFO HYBAL
PCM
SIG IF -filter -adpcm
PCM ADPCM
A D
C B U S
uP IF
SERIAL I/O
CONTROL POWER
+/- 50V
OFF HOOK
SIG MUX RING P O W E R GENERATOR POWER 12V,5V -5V,-10V
CAE227
CCS 444
A0F0025A
Fig. 21: Diagrama de bloques de la CCS

49
6.3.2.2 Mdulo de alimentacin, CCO Un mdulo de alimentacin CC/CC reemplazable PDF 202 proporciona los voltajes de operacin de 12, 5 a -10 V. Un regulador genera -5 V de los -10 V en la CAE 258. El mdulo de alimentacin opera directamente con el voltaje de la batera de la estacin que se suministra a travs de la fuente de alimentacin (PFU) y a travs del panel trasero del subrack MartisDXX. Los circuitos de interfaz del X-bus se alimentan desde el panel trasero del subrack durante las condiciones del transitorio de inicializacin de la unidad. Los voltajes de operacin se supervisan continuamente por medio de un conversor A/D de la unidad.
6.3.2.3 Mdulo de alimentacin, CCS Un mdulo de alimentacin CC/CC PDF 446 junto con una CCS 444 proporciona los voltajes de operacin 50 V. Adems de esto, el mdulo de alimentacin DC/DC PDF 202 proporciona los voltajes de operacin 12, 5 a -10 V. Un regulador genera -5 V desde -10 V en la CAE 227. El mdulo de alimentacin opera directamente con el voltaje de la batera de la estacin que se suministra a travs de la fuente de alimentacin (PFU) y a travs del panel trasero del subrack MartisDXX. Los circuitos de interfaz del X-bus se conectan desde el panel trasero del subrack durante las condiciones del transitorio de inicializacin de la unidad. Los voltajes de operacin lgica se supervisa continuamente por medio de un conversor A/D de la unidad. Con los voltajes altos (50 V) slo se dispone de indicacin de falla.
6.3.2.4 Controlador de unidad Ambas unidades se controlan a travs de un microprocesador 80C188 localizado en cada CAE. El procesador comunica con el resto de las unidades del subrack y con el Terminal de Servicio y los computadores de gestin de la red MartisDXX a travs de un interfaz de alta velocidad del bus de control (C-bus), incluyendo un controlador HDLC. El software bsico de la unidad se carga en una memoria EPROM intercambiable identificada como CCZ 445. Los programas de aplicacin se almacenan en una memoria FLASH no voltil y pueden ser telecargados.
6.3.2.5 Bus de control La unidad se comunica con el resto de las unidades del subrack a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que registra la unidad cuando se inserta en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad se pueden cambiar a travs del bus de control con la ayuda del Terminal de Servicio conectado a la unidad SCU. Las unidades tambin se supervisan y los datos de faltas se recolectan a travs del bus de control. Cada unidad puede transmitir mensajes en el bus de control siempre que no haya trfico. Cuando una unidad transmite, enva una seal de reloj y datos al bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se protege mediante un bus doble, esta duplicidad est controlada por la unidad SCU.
50
6.3.2.6 Interfaz del X-bus La unidad de crosconexin proporciona el reloj de bus C16M a travs del X-bus. El reloj C16M es tambin el reloj central del subrack; este se utiliza para generar las frecuencias de reloj de las seales trasmitidas. El bus proporciona alineamiento de trama y seales de alineamiento multitrama para los bfer de trama. La unidad de crosconexin intercambia datos con las unidades de interfaz situando la direccin de un canal en el X-bus el cual activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se transportan en buses de 8 bits de ancho. El bus de datos de recepcin DR1 se protege con el bus de datos DR2. La unidad de crosconexin decide con la ayuda de la prueba de bus qu bus utilizar, y esta informacin se proporciona al resto de las unidades a travs del bus de control. Desde la unidad de crosconexin las unidades CCO/CCS reciben la direccin del intervalo de tiempo que direcciona la transmisin del bus de datos a un intervalo de tiempo seleccionado en cada momento. Las funciones del bus tambin son supervisadas por las unidades del interfaz. Cuando un interfaz se sincroniza y la correspondiente crosconexin se realiza, la unidad activar la alarma IA Activity Missing, en caso de no poder recibir las direcciones del canal desde el bus. Cuando una unidad se inserta y conecta al subrack, esta supervisa la informacin combinada formada por el reloj de bus y la seal de sincronizacin de multitrama; si falta esta informacin, la unidad activar la alarma Bus Sync Missing. La alarma Bus Sync Missing inhibe la alarma de falla de direccin de canal.
6.3.2.7 Bucles El NMS puede controlar varios bucles en las unidades CCO y CCS. Los bucles se utilizan para localizar una seccin averiada de la lnea y para calibrar la cancelacin de eco. Todos los bucles son bucles de retorno al X-bus, no se dispone de bucles de retorno al interfaz. Hay tres tipos de bucles disponibles. Bucle digital, DL, es el utilizado para retornar los datos transparentemente en una seccin digital de la unidad base. Bucle analgico, AL, es el utilizado para retornar los datos en una seccin analgica del chip del interfaz en un mdulo de interfaz. La conversin ADPCM-PCM-ADPCM (MICDA-MIC-MICDA) se incluye si el mdulo soporta esta funcin. La ganancia de bucle es 0 dB. Bucle de calibrado, CL, se utiliza para medir la cancelacin de eco. Adems el bucle CL se realiza tambin en una seccin analgica del chip del interfaz.
Cada canal se puede retornar de forma independiente.
6.3.2.8 Niveles relativos Los niveles relativos de entrada son niveles de atenuacin. Si el nivel relativo de entrada en dBr se elige igual que el nivel de seal de entrada analgico en dBm (por ejemplo, -4 dBr y -4 dBm), el nivel de seal digital es 0 dBm. En la entrada los -4 dBr resultan amplificados 4 dB. Los niveles relativos de salida son niveles de amplificacin. Si el nivel de seal digital es 0 dBm, el nivel relativo de salida en dBr debera ser igual al nivel de seal de salida analgico en dBm, por ejemplo -4 dBr y -4 dBm. En la salida los -4 dBr resultan atenuados 4 dB.
51
6.3.2.9 Bloqueo Todos los canales se pueden bloquear individualmente. Cuando un canal se bloquea, los datos de frecuencia vocal (VF) se atenan y los bits de sealizacin se fijan a valores de estado de bloqueo.
6.3.2.10 Alimentacin de la unidad CCS La unidad CCS debe tener una batera central de alimentacin CC.
NOTA!
Restricciones
No est permitido utilizar una fuente de alimentacin CA (unidad PAU) con la CCS.
Las unidades CCO y CCS estn diseadas para utilizarse solamente con batera de estacin. Las unidades soportan voltajes de batera desde 30 V hasta 60 V. No se soporta batera de 24 V nominales.
La unidad CCS consume hasta 50 W del bus de batera. Por lo tanto el nmero mximo de unidades CCS es como sigue. Con PFU. max tres (3) unidades CCS.
NOTA!
En el caso de que se garantice un voltaje mnimo absoluto de 40 V con PFU, se permiten un mximo de cuatro (4) unidades CCS.
52
6.3.3 Mdulos para unidades CCO y CCS
6.3.3.1 Generalidades Los mdulos de conversin PCM/ADPCM utilizados en las unidades CCO y CCS son CCO-ADPCM CCO-PCM CCS-ADPCM CCS-PCM
Interfaz de frecuencia vocal El X-bus escribe en la RAM PCM utilizando la direccin del interfaz VF (IA_VF) y un nmero de intervalo de tiempo (TS); la IA_VF es comn para todos los canales VF. La RAM PCM se conecta al mdulo de interfaz a travs del bus de 2 Mbit/s. En el mdulo de interfaz hay un chip cdec para cada canal, y cada chip toma los datos de su propio intervalo de tiempo en el bus de 2 Mbit/s. Si el mdulo soporta conversin ADPCM/PCM, hay un chip conversor para cada canal entre el chip cdec y el bus de 2 Mbit/s. Los chips conversores realizan la compresin de frecuencia vocal que se selecciona desde el NMS. Los interfaces VF se equipan con circuitera para conectarse a una PBX (CCO) o a una extensin (CCS). El P configura el mdulo de interfaz utilizando el bus serie I/O. Los siguientes parmetros se programan de forma independiente para cada canal del interfaz. Tratamiento G.761 (ver Recomendaciones relevantes) de bits de sealizacin durante la compresin Filtrado de errores para bits de sealizacin Niveles de entrada/salida relativos en pasos de 0.1 dB Balance hbrido para impedancia de prueba Codificacin VF: PCM o 16, 32 kbit/s ADPCM Bucles de retorno analgico, digital o de calibrado Monitorizacin del voltaje de PBX para CCO
El procesado de G.761 debera ser configurado de igual forma a lo largo de toda la conexin.
53
6.3.4 Fallas y acciones en las unidades CCO y CCS
6.3.4.1 Condiciones de falla Los siguientes acrnimos se utilizan en la tabla de abajo. PMA = Alarma de mantenimiento inmediato S = Falla que afecta al servicio MEI = Informacin de evento de mantenimiento R = LED de alarma rojo Y = LED de alarma amarillo
Condiciones de falla Fuente de alimentacin +5 V, -5 V, +12 V, -10 V +50 V, -50 V +5 V back plane voltage Fallas de memoria RAM, EPROM fault FLASH fault Incompatible SW revisions Check sum error - in FLASH memory - in downloaded SW Fallas de estado de operacin Unit reset Setup error conflict in module type Start permission denied Enmascaramiento de fallas Interface operation IF loop to MartisDXX IF blocked Falla de X-bus Timing fault No interface activity (IA) Fallas generales ASIC error Unit HW fault Module type conflict AIS from network Fallas relacionadas con PBX Overload Loss of PBX voltage MEI, S PMA, S Y Y PMA, S PMA, S PMA, S MEI, S R R R Y PMA, S PMA, S R R MEI, S MEI, S Y Y PMA, S PMA, S PMA, S PMA, S MEI R R R R Y PMA, S PMA, S R R PMA, S PMA PMA, S R R R PMA PMA PMA R R R Estado LEDs frontales
54
6.3.5 Panel frontal de las unidades CCS y CCO
CCO
A0M0072A
Fig. 22: Panel frontal de la unidad CCO
55
CCS
A0M0073A
Fig. 23: Panel frontal de la unidad CCS
56
Uso de contactos para conectores D de las CCO y CCS

Contacto 1 2 3 4 5 6 7 8 9 10 11 12 13 ch1a ch1b ch2a ch2b ch3a ch3b ch4a ch4b ch5a ch5b Contacto 14 15 16 17 18 19 20 21 22 23 24 25 ch6a ch6b ch7a ch7b ch8a ch8b ch9a ch9b ch10a ch10b
14
25
13
A1C0004A
Fig. 24: Conector hembra de tipo D de 25 contactos
57
6.3.6 Cableado para las unidades CCO y CCS El cableado para las unidades CCO y CCS debe ser suministrado por Tellabs.
D25 MALE CONNECTOR PAIR #1 1 14 2 15 3 16 4 17 5 18 6 19 7 20 8 21 9 22 10 23 11 24 12 25 13 BLUE ORANGE BLUE/WHITE ORANGE/WHITE PAIR #3 GREEN BROWN GREEN/WHITE BROWN/WHITE GREY BLUE GREY/WHITE BLUE/BLACK PAIR #6 ORANGE GREEN ORANGE/BLACK GREEN/BLACK BROWN GREY BROWN/BLACK GREY/BLACK PAIR #9 PAIR #8 PAIR #7 PAIR #5 PAIR #4 PAIR #2
BLUE BLUE/WHITE ORANGE ORANGE/WHITE GREEN GREEN/WHITE BROWN BROWN/WHITE GREY GREY/WHITE BLUE BLUE/BLACK ORANGE ORANGE/BLACK GREEN GREEN/BLACK BROWN BROWN/BLACK GREY GREY/BLACK
PAIR #10
SHIELD
SHIELD
A0C0016A
Fig. 25: Cableado para unidades CCO y CCS
La numeracin de los pares del cable es diferente a la numeracin de canales. Tabla de numeracin
Nmero de par Par#1 Par#2 Par#3 Par#4 Par#5 Par#6 Par#7 Par#8 Par#9 Par#10 Nmero de canal CH1 CH6 CH2 CH7 CH3 CH8 CH4 CH9 CH5 CH10
Asegrese de que los hilos de la CCS no se conectan a tierra. No instalar el telfono entre dos pares del cable diferentes.
NOTA!
Si el telfono se instala incorrectamente, puede parecer que la CCS funciona con normalidad, es posible la conversacin e incluso se pasa la seal de llamada, pero la unidad se calienta y puede dejar de funcionar al cabo de poco tiempo.
58
6.3.7 Especificaciones tcnicas para interfaces telefnicos (CCO y CCS) Caractersticas de transmisin Nmero de canales por unidad Tipo de codificacin Caractersticas VF Impedancia nominal Prdida de retorno 300Hz600Hz Perdida de retorno 600Hz3400Hz Balance de perdida de retorno del terminal (TBRL) Niveles relativos entrada salida ajustabilidad Balance longitudinal CCO CCS Seales fuera de banda a la salida del canal Retardo absoluto de canal @ 1 kHz VF a PCM PCM a VF PCM a ADPCM ADPCM a PCM PCM a 64 kbit/s ruido del canal en reposo PCM a 64 kbit/s Ruido en estado de conversacin entrada salida < -75 dBmOp CCO < -66 dBmOp < -75 dBmOp CCS < -64 dBmOp < -67 dBmOp < 700 s < 700 s < 400 s < 400 s G.712 > 50 dB > 40 dB < -30 dB -12 dBr+1 dBr -16 dBr+1 dBr 0.1 dB/steps 10 64 kbit/s PCM (CCITT G.711 A-law) 16, 32 kbit/s ADPCM (ITU-T G.726) G.712 275 + 850 //150 nF >15 dB > 20 dB > 20 dB
Distorsin total (CCITT G.712/G.713 metodo 1)
59
Caractersticas DC para unidad de extensin, CCS voltaje de alimentacin condicin inactiva Alimentacin de corriente Condicin de descolgado 48/(1650 + R) A min. 52/(1550 + R) A max. (R = 01800) 150 mA max. 48 V CC + 20 %/-15 %
circuito corto entre a, b y tierra, cualquier combinacin Resistencia de la lnea de extensin
La resistencia del bucle incluye un telfono en max 1800 . condicin de descolgado Caractersticas de sealizacin para la unidad de extensin, CCS Deteccin de estados de sealizacin corriente de bucle de condicin de colgado sealizacin de multifrecuencia sealizacin de desconexin del bucle Seal de llamada frecuencia distorsin voltaje: sin carga para terminales por encima de 5.2 kW max. 75 V rms. min 52 Vrms. 25 Hz 4 % 10 % THD max 3 mA. trasparente a PBX soporta corriente de bucle de condicin de descolgado min 10 mA.
Terminacin del bucle para la unidad PBX, CCO Interfaz de lnea PBX condicin de alta impedancia condicin de baja impedancia 1 M min. 350 max.
impedancia del detector de seal de llamada a 8 k min 25 Hz corriente CC del bucle 13 mA min. 40 mA max.
Caractersticas de sealizacin para la unidad PBX, CCO seal de llamada para ser detectada frecuencia de la seal de llamada deteccin de la seal de llamada a 50 Hz seal de llamada para no ser detectada 30 V rms. min. 25 Hz 12% soportada 10 V rms. max.
60
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ CCO-UNI: UNIDAD DE INTERFAZ UNITSES.FM 27.12.99
6.4 CCO-UNI: Unidad de interfaz

6.4.1 Generalidades Con las unidades de interfaz del sistema telefnico analgico convencional (POTS), el operador puede establecer una conexin de voz desde una central interna (PBX) o central local (LE) mediante el sistema MartisDXX a un equipo terminal telefnico analgico. La unidad CCS-UNI de 30 canales se utiliza como interfaz entre los terminales telefnicos analgicos y la red MartisDXX. Si se desea una conexin analgica tambin para la PBX, la unidad CCO-UNI admite hasta 30 extensiones analgicas desde la PBX a la red MartisDXX. La conexin a travs de la red MartisDXX es permanente: el sistema MartisDXX no funciona como un conmutador telefnico. Las unidades de interfaz POTS se integran plenamente en el potente Sistema de Gestin de Red (NMS) MartisDXX.
61
6.4.2 Operacin
6.4.2.1 Funciones admitidas Con la unidad CCO-UNI se pueden utilizar las siguientes funciones de interfaz de lnea de abonado analgica. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. Transmisin de estado colgado y descolgado Terminacin de la corriente de lnea Transmisin de marcacin por pulsos Deteccin de inversin de polaridad Deteccin de voltaje de llamada Deteccin de pulsos de medicin de 12 16 kHz , frecuencia programable Nivel programable de la sensibilidad de las medidas Transmisin y recepcin de frecuencias de voz con un hbrido de 2 hilos / 4 hilos Niveles programables de transmisin y recepcin de frecuencias de voz Impedancia de terminacin de lnea programable Identificacin de lnea de llamada (CLI) Proteccin contra sobretensiones
6.4.2.2 Diseo mecnico El diseo mecnico de las unidades CCO-UNI se basa en la mecnica estndar del sistema MartisDXX. Las unidades pueden ocupar cualquier ranura del subrack. No obstante, se deberan seguir las recomendaciones generales del equipamiento del subrack. La unidad CCOUNI tiene una anchura de 10T (50,8 mm). La unidad CCO-UNI est formada por un mdulo de procesador de control PBU560, fuente de alimentacin PDF553 y dos mdulos de interfaz de lnea de abonado CCO555. Los mdulos de interfaz de lnea se conectan al procesador de control mediante la tarjeta de fuente de alimentacin PDF553, que proporciona a la unidad todos los voltajes de funcionamiento. La unidad se conecta al X-bus del subrack MartisDXX mediante conectores situados en el extremo posterior de la PBU560. Consultar la Fig. 26.
62
2 6
CCO-UNI
J1
J2
A0M0091A
Fig. 26: Estructura mecnica de la unidad CCO-UNI
1. 2. 3. 4. 5. 6.
Mdulo de fuente de alimentacin PDF553 Conectores para los mdulos de interfaz de lnea de abonado CCO555 Mdulos de interfaz de lnea de abonado (2) CCO555 Pantalla de proteccin EMC Mdulo del procesador de control PBU560 LED de alarma, superior rojo e inferior amarillo
El panel frontal de la unidad alberga dos LED de alarma y dos conectores de interfaz para lneas de abonado.
63
6.4.2.3 Diagrama de bloques Consulte el diagrama de bloques de la unidad CCO-UNI en la Fig. 27 que aparece a continuacin.
A0F0121A
Fig. 27: Estructura funcional de la unidad CCO-UNI
64
1. 2. 3. 4. 5. 6. 7. 8. 9.
Bus de crosconexin (X-bus) Interfaz de X-bus Mdulos de interfaz de lnea de abonado 3.1 y 3.2 CCO554 Bus de control (C-bus) Mdulo del procesador de control PBU560 Bus de batera (B-bus) Mdulo de fuente de alimentacin PDF553 que proporciona voltajes de +5 V, +12 V, -10 V y 22 V Codificador/decodificador de cuatro canales Circuito de interfaz de lnea de oficina
Conectores del panel frontal J 1 y J 2 Entre los principales bloques funcionales de la unidad se incluye la fuente de alimentacin, el mdulo del procesador de control, dos mdulos de interfaz de lnea de abonado y un interfaz de X-bus. La fuente de alimentacin proporciona todos los voltajes de funcionamiento de la unidad a partir del bus de batera. El mdulo del procesador de control gestiona la sealizacin, supervisa el estado de la unidad y comunica las fallas al NMS. Los mdulos de interfaz de la unidad implementan interfaces analgicos. Los mdulos de interfaz proporcionan canales de control al procesador y los canales portadores disponen de crosconexin esttica con el X-bus.
65
6.4.3 Mdulos de interfaz La unidad CCO-UNI utiliza dos mdulos de interfaz de 16 canales CCO555 similares. El mdulo CCO555 situado detrs del conector de la chapa frontal J1 proporciona los canales 1 a 15, mientras que el situado detrs del conector J2 hace lo propio con los canales 16 a 30. Una unidad CCO-UNI transporta un total de 30 interfaces de lnea de abonado.
66
6.4.4 Fallas
6.4.4.1 Tabla de fallas A continuacin se describe la tabla de fallas que debe actualizarse segn sea necesario. Su formato es exactamente igual al formato de la estructura de matriz de falla del software con un campo adicional para la explicacin de la falla. Los campos se interpretan del siguiente modo: Nombre nombre de la condicin de falla. Gravedad grave, leve o de advertencia. Estado PMA, DMA o MEI. Srv Una S en esta columna significa que se trata de una alarma de servicio. LED R para rojo (parte superior de la plancha frontal), Y para amarillo (parte inferior de la plancha frontal). Blq Nmero de bloque (se define a continuacin). GPT Tipo de problema general, vea [6]. SPT Tipo de problema especfico. Descripcin Un comentario. El nmero de bloque define el origen de la falla segn la siguiente tabla: Bloque 0 Bloque comn Bloques 1 30 Los interfaces
Nombre
Gravedad
Estado Srv PMA -
LED Blq R 0
GPT SPT Descripcin 1 1 Esta situacin de falla no debera ocurrir nunca (o an no se soporta) El software ha detectado una inconsistencia en su propia lgica. El procesador principal ha recibido un mensaje desconocido del controlador de sealizacin. Se ha producido un reinicio o reinicializacin de la unidad (detectado siempre despus del arranque de la unidad). Se ha producido una reinicializacin del controlador de sealizacin (detectada siempre despus de la puesta en tensin de la unidad). Una de las estructuras de configuracin se ha deteriorado en la memoria no voltil.
67
Condicin de fal- Grave la imprevista Error de software Error de software en el controlador de sealizacin Reinicializacin Grave
PMA
Grave
PMA
Grave
PMA
Reinicializacin del controlador de sealizacin
Grave
PMA
Error de configu- Grave racin
PMA
Nombre Fuente de alimentacin +5 V (subrack) Fuente de alimentacin +5 V
Gravedad Grave
Estado Srv PMA -
LED Blq R 0
GPT SPT Descripcin 4 7 El voltaje es inferior al lmite de umbral (aproximadamente 4,6 V segn la calibracin y la resolucin A/D). El voltaje es inferior al lmite de umbral (aproximadamente 4,6 V segn la calibracin y la resolucin A/D). El voltaje es inferior al lmite de umbral (aproximadamente 11,3 V segn la calibracin y la resolucin A/D). El voltaje es superior al lmite de umbral (aproximadamente -9,0 V segn la calibracin y la resolucin A/D). El voltaje es superior al lmite de umbral. Un proceso no visible ha detectado una ubicacin de la RAM en la que el valor de lectura no coincide con el patrn de pruebas de escritura. Un proceso no visible del controlador de sealizacin ha detectado una ubicacin de la RAM en la que el valor de lectura no coincide con el patrn de pruebas de escritura. La suma de comprobacin calculada no coincide con la guardada. Error durante la escritura en la memoria flash (banco principal). Error durante la escritura en la memoria flash (banco secundario). Error durante el borrado de la memoria flash (bando secundario). Se han detectado parmetros duplicados (mismo ID) durante el arranque. El banco secundario de la memoria flash no se borra durante el arranque. La suma de comprobacin calculada no coincide con la guardada.
Grave
PMA
Fuente de aliGrave mentacin +12 V
PMA
Fuente de alimentacin -10 V
Grave
PMA
10
Fuente de alimentacin -20 V Falla de la RAM
Grave Grave
PMA PMA
R R
0 0
4 5
11 12
Falla de la RAM Grave en el controlador de sealizacin
PMA
13
Falla de la PROM
Grave
PMA
14
Error de escritu- Grave ra en la memoria flash Error al copiar en la memoria flash Grave
PMA
15
PMA
16
Error al borrar la Grave memoria flash Error al duplicar Grave la flash Error de sombra Grave de flash Error de suma de Grave comprobacin de la flash
PMA
17
PMA
18
PMA
19
PMA
20
68
Nombre
Gravedad
Estado Srv PMA S
LED Blq R 0
GPT SPT Descripcin 5 21 El controlador de sealizacin ha detectado un error en su propia flash. Falla el mdulo de interfaz definido en los parmetros. Falla el mdulo de interfaz definido en los parmetros. Hay un conflicto entre el mdulo instalado y los parmetros. Hay un conflicto entre el mdulo instalado y los parmetros. El controlador de sealizacin ha detectado un estado de prdida de sincronizacin de multitrama Esta falla se activa si se detecta diferencia entre los datos de configuracin de escritura/lectura de ASIC. Lo ms probable es que la unidad no pertenezca a la configuracin del nodo. No se ha detectado sincronizacin de bus DXX desde SXU. La SXU no ha activado la direccin de interfaz en el bus de crosconexin. No hay software cargado en la flash o la revisin es incorrecta. El software cargado se ha deteriorado. El hardware de la unidad base no funciona de la forma prevista. La informacin de puente de PCB de la unidad base no es lo que el software espera. Es posible que el software est instalado en una unidad incorrecta. El hardware del mdulo no funciona de la forma prevista. El hardware del mdulo no funciona de la forma prevista.
Falla de la meGrave moria flash en el controlador de sealizacin Falla el mdulo 1 Grave Falla el mdulo 2 Grave Conflicto en el Grave tipo de mdulo 1 Conflicto en el Grave tipo de mdulo 2 Prdida de sincronizacin de multitrama Falla ASIC en la unidad base Grave
PMA PMA PMA
S S S
R R R
0 0 0
10 10 10
22 23 24
PMA
10
25
PMA
25
26
Grave
PMA
32
27
Denegacin de Grave permiso de inicio Falla de sincroni- Grave zacin de bus Sin actividad IA Grave
PMA
36
28
PMA PMA
S S
R R
0 0
38 40
29 30
Falla el progra- Grave ma de aplicacin o ste es incompatible Error de suma de Grave comprobacin en el SW cargado Falla de HW en la unidad base Conflicto de puente Grave
PMA
55
31
PMA
55
32
PMA
62
33
Grave
MEI
62
34
Falla de HW en el mdulo 1 Falla de HW en el mdulo 2
Grave Grave
PMA PMA
S S
R R
0 0
62 62
35 36
69
Nombre
Gravedad
Estado Srv PMA S
LED Blq R 0
GPT SPT Descripcin 62 37 Se ha producido una temporizacin mientras se esperaba la respuesta del controlador de sealizacin. El controlador de sealizacin ha devuelto un error al mensaje de prueba (distinto al mensaje de error de RAM o flash). La informacin guardada para configuracin es contradictoria. El bucle de interfaz se crea en el mdulo de interfaz y enva de vuelta los datos transmitidos al receptor del interfaz. Parecido al bucle de interfaz excepto que el bucle se realiza antes del mdulo de interfaz en la tarjeta base de PBU. Los datos recibidos (Rx) se envan de vuelta en un bucle al transmisor del interfaz. SIA detectada desde la red MartisDXX. La falla se activa cuando el parmetro de mscara de falla est activado (se borran todas las fallas del interfaz). El interfaz de lnea no funciona de la forma prevista. El interfaz no puede utilizarse porque est bloqueado. Fallan los coeficientes del filtro cdec de procesamiento de la seal (SICOFI). Se utilizan los coeficientes por defecto.
Sin respuesta del Grave controlador de sealizacin Mensaje de error Grave del controlador de sealizacin Conflicto de con- Grave figuracin
PMA
62
38
DMA
69
39
Bucle de interfaz Advertencia MEI a la red
1-30 27
40
Bucle de equipo a la red
Advertencia MEI
1-30 27
41
Bucle de lnea al usuario SIA de la red Fallas con mscara
Advertencia MEI
1-30 27
42
Advertencia MEI Advertencia MEI
S -
Y Y
1-30 42 1-30 58
43 44
Falla del interfaz Grave IF bloqueado Fallan coeficientes de filtro
PMA
S S -
R Y
1-30 62 1-30 63 1-30 69
45 46 47
70
6.4.5 Panel frontal Consulte el panel frontal de la unidad CCO-UNI en la Fig. 28 que aparece a continuacin.
CCO-UNI
A0M0094A
Fig. 28: Panel frontal de la CCO-UNI
La asignacin de los interfaces de lnea de abonado es la siguiente: lneas 1 a 15, conector J1 y lneas 16 a 30, conector J2. En el panel frontal de la CCO-UNI se utiliza un conector de tipo SCSI II de 50 patillas. Consulte la Fig. 29 para ver la numeracin.
71
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A0C0019A
Fig. 29: Conector del panel frontal de la CCO-UNI, vista frontal
Numeracin del conector J1

Nmero de patilla del conector J1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
72
Nombre de la seal Nmero de patilla del conector J1 TIERRA 1 PUNTA 1 ANILLO TIERRA 2 PUNTA 2 ANILLO TIERRA 3 PUNTA 3 ANILLO TIERRA 4 PUNTA 4 ANILLO TIERRA 5 PUNTA 5 ANILLO TIERRA 6 PUNTA 6 ANILLO 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43
Nombre de la seal TIERRA 9 PUNTA 9 ANILLO TIERRA 10 PUNTA 10 ANILLO TIERRA 11 PUNTA 11 ANILLO TIERRA 12 PUNTA 12 ANILLO TIERRA 13 PUNTA 13 ANILLO TIERRA 14 PUNTA 14 ANILLO

Nmero de patilla del conector J1 19 20 21 22 23 24 25 Nombre de la seal Nmero de patilla del conector J1 TIERRA 7 PUNTA 7 ANILLO TIERRA 8 PUNTA 8 ANILLO TIERRA 44 45 46 47 48 49 50 Nombre de la seal TIERRA 15 PUNTA 15 ANILLO TIERRA 16 PUNTA 16 ANILLO TIERRA
NOTA!
Cada canal utiliza dos patillas de conector debido a los dos hilos conectados; punta y anillo.
Nmero de patilla del conector J2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 Nombre de la seal Nmero de patilla del conector J2 TIERRA 16 PUNTA 16 ANILLO TIERRA 17 PUNTA 17 ANILLO TIERRA 18 PUNTA 18 ANILLO TIERRA 19 PUNTA 19 ANILLO TIERRA 20 PUNTA 20 ANILLO TIERRA 21 PUNTA 21 ANILLO TIERRA 22 PUNTA 22 ANILLO TIERRA 23 PUNTA 23 ANILLO TIERRA 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 Nombre de la seal TIERRA 24 PUNTA 24 ANILLO TIERRA 25 PUNTA 25 ANILLO TIERRA 26 PUNTA 26 ANILLO TIERRA 27 PUNTA 27 ANILLO TIERRA 28 PUNTA 28 ANILLO TIERRA 29 PUNTA 29 ANILLO TIERRA 30 PUNTA 30 ANILLO TIERRA TIERRA
NOTA!
73
6.4.6 Cableado de la unidad Los canales de la unidad CCO-UNI pueden conectarse al panel de crosconexin de lnea de abonado con el cable 838117242B POTS-UNI de 10 m. Consulte la Fig. 30 que aparece a continuacin. Se necesitan dos cables para cada unidad CCO-UNI.
3 5 4
8
A0C0020A
Fig. 30: Cable POTS-UNI 838117242B 1. 2. 3. 4. 5. 6. 7. 8. Conjunto de la caja blindada AMP 749080-1 con tornillos extractores Conector de enchufe del cable AMP 749110-1 Cubierta de terminacin AMP 749108-4, en el interior, 2 piezas Cable Madison 34ZDK00001, 17 pares, trenzado 28 AWG, 100 W, 10 m Proteccin contra los tirones, en el interior Marcas: 838117242B POTS-UNI CABLE 10 m Tornillos extractores, 2 piezas Tornillos mecnicos, 2 piezas
74
6.4.6.1 Numeracin del enchufe del cable Consulte la Fig. 31 que aparece a continuacin para ver la numeracin del enchufe del cable.
25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 33 34 33 32 31 30 29 28 27 26
50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26
25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
A0C0021A
Fig. 31: Numeracin del enchufe del cable POTS-UNI 838117242B; vista lateral de las patillas de conector y vista lateral de terminacin
75
6.4.6.2 Numeracin de canales del cableado de la unidad Cable conectado al conector J1 Los canales 1 a 16 del interfaz de lnea de abonado se numeran en un cable conectado al conector J1 del modo siguiente.
Canal de interfaz 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Tierra Par del cable 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 Patillas del conector J1 2,3 5,6 8,9 11,12 14,15 17,18 20,21 23,24 27,28 30,31 33,34 36,37 39,40 42,43 45,46 48,49 25,50 Codificacin de los hilos por colores Blanco/negro emparejado con negro/blanco Blanco/marrn emparejado con marrn/blanco Blanco/rojo emparejado con rojo/blanco Blanco/naranja emparejado con naranja/blanco Blanco/amarillo emparejado con amarillo/blanco Blanco/verde emparejado con verde/blanco Blanco/azul emparejado con azul/blanco Blanco/violeta emparejado con violeta/blanco Blanco/gris emparejado con gris/blanco Negro/marrn emparejado con marrn/negro Negro/rojo emparejado con rojo/negro Negro/naranja emparejado con naranja/negro Negro/amarillo emparejado con amarillo/negro Negro/verde emparejado con verde/negro Negro/azul emparejado con azul/negro Negro/violeta emparejado con violeta/negro Negro/gris emparejado con gris/negro
76
Cable conectado al conector J2 Los canales 17 a 30 del interfaz de lnea a de abonado se numeran en un cable conectado al conector J2 del modo siguiente.
Canal de interfaz 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Tierra Par del cable 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 Patillas del conector J1 2,3 5,6 8,9 11,12 14,15 17,18 20,21 23,24 27,28 30,31 33,34 36,37 39,40 42,43 45,46 48,49 25,50 Codificacin de los hilos por colores Blanco/negro emparejado con negro/blanco Blanco/marrn emparejado con marrn/blanco Blanco/rojo emparejado con rojo/blanco Blanco/naranja emparejado con naranja/blanco Blanco/amarillo emparejado con amarillo/blanco Blanco/verde emparejado con verde/blanco Blanco/azul emparejado con azul/blanco Blanco/violeta emparejado con violeta/blanco Blanco/gris emparejado con gris/blanco Negro/marrn emparejado con marrn/negro Negro/rojo emparejado con rojo/negro Negro/naranja emparejado con naranja/negro Negro/amarillo emparejado con amarillo/negro Negro/verde emparejado con verde/negro Negro/azul emparejado con azul/negro Negro/violeta emparejado con violeta/negro Negro/gris emparejado con gris/negro
77
6.4.7.1 Caractersticas de transmisin de la CCO-UNI Tipo de codificacin 64 kbits/s PCM (ITU-T G.711 ley A). Impedancia nominal 600 , 200 +820 //115 nF, las impedancias de 275 +850 //150 nF se pueden seleccionar mediante software. Si es necesario, se puede ampliar la lista de impedancias. Prdida de retorno Por ITU-T Q.552 01/94 figura 1 Prdidas de retorno de equilibrado de terminal (TBRL) Por ITU-T Q.552 11/94 figura 1, valor normal superior a 30 dB a 1 kHz Niveles relativos 72 pares de nivel de entrada y salida diferentes en regiones Entrada -6 dBr+6 dBr (atenuacin de analgico a MartisDXX) Salida -9 dBr+1 dBr (ganancia de analgico a MartisDXX) Equilibrado longitudinal: mnimo > 40 dB, Normal > 46 dB a 1 kHz Distorsin de atenuacin/frecuencia en analgico a MartisDXX y MartisDXX a analgico. El nivel 0 dB se define en el punto de frecuencia de 1020 Hz.
Frecuencia 0200 Hz 200300 Hz 300400 Hz 400600 Hz 6002400 Hz 24003000 Hz 30003400 Hz 34003600 Hz Frecuencia >3600 Hz
Prdida mnima 0 dB -0,30 dB -0,30 dB -0,30 dB -0,60 dB -0,60 dB -0,60 dB -0,60 dB 0 dB
Prdida mxima sin lmite sin lmite 1,0 dB 0,75 dB 0,35 dB 0,55 dB 1,5 dB sin lmite sin lmite
Variacin de ganancia con nivel de entrada Por ITU-T Q.552 01/94 figura 5 Relacin seal a distorsin total Codificacin y decodificacin por ITU-T Q.552 01/94 figura 14 Ruido de canal libre Por ITU-T Q.552 01/94 secciones Conexin de entrada y Conexiones de salida
78
6.4.7.2 Longitud de la lnea de oficina La unidad CCO-UNI admite la operacin con una longitud de lnea corta nicamente. El factor de limitacin de la longitud de lnea entre la PBX o LE y la unidad CCO-UNI es la diferencia del potencial de tierra entre los dispositivos. La diferencia mxima entre potenciales de tierra es de 15 V de CA de pico a 50 Hz o 60 HzCuando la unidad CCO-UNI est montada en las mismas instalaciones que la PBX o LE, no suele suponer una limitacin.
6.4.7.3 Caractersticas de CC Se admite la inversin de la corriente de lnea menos de 0,5 mA CC de corriente de derivacin. Estado descolgado voltaje nominal constante de 12 V entre los terminales de punta y anillo. La corriente de lnea se determina de acuerdo con el bridge de alimentacin de la PBX o la LE. El rango de corrientes del bucle de funcionamiento en descolgado oscila entre 8 y 100 mA (mx.). La corriente nominal del bucle de descolgado es de 40 mA.
6.4.7.4 Llamada La impedancia del detector de seal de llamada a 25 Hz es de 100 k min. La frecuencia de seal de llamada de deteccin es de 20 Hz, 25 Hz o 50 Hz. Voltajes de deteccin y no deteccin con batera superpuesta de 48 V a 25 Hz: El voltaje de deteccin es de 28 Vrms como mnimo, el voltaje de no deteccin es de 18 Vrms como mximo.
79
6.4.7.5 Medicin La frecuencia nominal del pulso de medicin es de 12 kHz o 16 kHz y puede seleccionarse mediante software desde el NMS. La duracin del pulso de medicin es superior a 80 ms. La frecuencia de repeticin de los pulsos de medicin entre CCO-UNI, CCS-UNI es de 2,4 Hz como mximo. La impedancia de terminacin del pulso de medicin es de 200 nominal. El nivel de deteccin del pulso de medicin puede seleccionarse mediante software desde el NMS, tal como se indica en la tabla siguiente:
Parmetro de sensibilidad 1 2 3 4 5 6 7 8 9 10 11 12 No deteccin de 12,00 kHz 183 mV 136 mV 97 mV 63 mV 48 mV 35 mV 24 mV 17 mV 12 mV 9 mV 8 mV 6 mV Deteccin de 12,00 kHz 302 mV 207 mV 151 mV 98 mV 77 mV 61 mV 46 mV 34 mV 24 mV 19 mV 16 mV 12 mV No deteccin de 16,00 kHz 209 mV 157 mV 113 mV 72 mV 56 mV 39 mV 26 mV 21 mV 15 mV 12 mV 10 mV 8 mV Deteccin de 16,00 kHz 364 mV 247 mV 181 mV 118 mV 91 mV 71 mV 54 mV 40 mV 29 mV 24 mV 21 mV 17 mV
Las lecturas de voltaje de la tabla anterior representan valores normales en una de las dos frecuencias de funcionamiento centrales (12,00 kHz o 16,00 kHz). La sensibilidad en estas frecuencias tiene el valor mximo. La sensibilidad se da en valores de rms en uno de los terminales de entrada del canal (PUNTA, ANILLO) de la unidad CCO-UNI. Si el nivel de voltaje del pulso de medicin de entrada se encuentra entre los valores de deteccin y no deteccin, puede detectarse o rechazarse.
6.4.7.6 Identificacin del abonado que efecta la llamada La unidad CCO-UNI puede transmitir la identificacin del abonado que llama durante el estado colgado.
6.4.7.7 Requisitos de la fuente de alimentacin La tensin de entrada es de 48 V CC, rango 40.5 V a 60.0 V prETS 300 132-2 mayo 1996. La alimentacin de entrada mxima es de 20 W.
80
6.4.7.8 Unidad de fuente de alimentacin del subrack Los subracks MartisDXX que incluyen unidades CCO-UNI necesitan una unidad de fuente de alimentacin (PFU) de suministro de corriente continua. No obstante, se puede utilizar una fuente de alimentacin de CA PAU-5T o PAU-10T con las unidades CCO-UNI. No se pueden utilizar las unidades de fuente de alimentacin PAU o PAU15T. Cuando se utiliza una unidad de fuente de alimentacin de CA, el subrack del nodo debe estar permanentemente conectado a tierra segn las normativas de seguridad.
6.4.7.9 Compatibilidad electromagntica Se ha realizado la prueba de conformidad con ETSI 300 386-1: diciembre 1994, tabla 4: Equipo de telecomunicaciones pblicas, ubicaciones que no sean centros de telecomunicaciones. Prioridad normal de servicio. Inmunidad
Prueba Acoplamiento Estndar Nivel de prueba/ criterios de conformidad 3 (6 kV y 8 kV) / NP 4 (8 kV y 15 kV)/ LFS 2 (500 V)/ NP 3 (1 kV)/ LFS Resultado Observaciones
ESD Cerramiento (Descarga electrosttica) Seal EFT (Corriente momentnea rpida elctrica) Cresta Seal exterior
EN 61000-4-2
NP
EN 61000-4-4
NP
K.21/tabla 1, n 1
1 kV / 1,5 kV / LFS 4 kV/LFS 2 (3 V)/ NP 3 (10 V)/RP
Correcto NP
RF conducidad alimentacin de EN 61000-4-6 CA y CC y seal
NP: calidad normal RP: calidad reducida LFS: prdida de funcin (auto-recuperacin) Observaciones: 1) Esta especificacin se encuentra an en fase de estudio y sujeta a cambios. Esta especificacin no est asociada con ETS 300 386-1. 2) El nivel 4 kV slo se aplicar cuando se haya instalado la proteccin principal. Declaracin de conformidad: la unidad CCO-UNI con cable 838117242B POTS-UNI de 10 m instalada en un nodo MartisDXX cumple los requisitos esenciales de la normativa europea sobre telecomunicaciones ETS 300 386-1.
81
6.4.7.10 Especificaciones del entorno La unidad CCO-UNI ha sido diseada para ser usada con un equipo de telecomunicaciones. Condiciones de operacin del entorno: ETS 300 019-1-3 Class 3.1; 1992 (Combinacin de las clases 3K3/3B1/3C2/3S2/3M1 del IEC 721-3-3) Condicin: Condiciones normales de operacin +5...+40C, < 85 % humedad relativa, sin condensacin Condiciones excepcionales de operacin -5...+45C < 90 % humedad relativa, sin condensacin
6.4.7.11 Alternativas del sistema Vea el captulo 1.7.10.
6.4.7.12 Sealizacin CAS de tres bits Vea el captulo 1.7.11.
82
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ CCS-UNI: UNIDAD DE INTERFAZ UNITSES.FM 27.12.99
6.5 CCS-UNI: Unidad de interfaz

6.5.1 Generalidades Con las unidades de interfaz del sistema telefnico analgico convencional (POTS), el operador puede establecer una conexin de voz desde una central interna (PBX) o central local (LE) mediante el sistema MartisDXX a un equipo terminal telefnico analgico. La unidad CCS-UNI de 30 canales se utiliza como interfaz entre los terminales telefnicos analgicos y la red MartisDXX. Si se desea una conexin analgica tambin para la PBX, la unidad CCO-UNI admite hasta 30 extensiones analgicas desde la PBX a la red MartisDXX. La conexin a travs de la red MartisDXX es permanente: el sistema MartisDXX no funciona como un conmutador telefnico. Las unidades de interfaz POTS se integran plenamente en el potente Sistema de Gestin de Red (NMS) MartisDXX.
83
6.5.2 Operacin
6.5.2.1 Funciones admitidas Con la unidad CCS-UNI se pueden utilizar las siguientes funciones de interfaz de lnea de abonado analgica. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. Deteccin de estado colgado y descolgado Generacin de corriente de bucle adaptable a la longitud de la lnea Deteccin de marcacin por pulsos Transmisin de inversin de polaridad Activacin y desactivacin de corriente de bucle Transmisin de voltaje de llamada equilibrada de 25 Hz Transmisin de pulsopulsos de medicin de 12 16 kHz , frecuencia programable Nivel programable de transmisin de pulsos de medicin Transmisin y recepcin de frecuencias de voz con un hbrido de 2 hilos /4 hilos Niveles programables de transmisin y recepcin de frecuencias de voz Impedancia de terminacin de lnea programable Identificacin de lnea de llamada (CLI) Proteccin contra sobretensiones
6.5.2.2 Diseo mecnico El diseo mecnico de las unidades CCS-UNI se basa en la mecnica estndar del sistema MartisDXX. Las unidades pueden ocupar cualquier ranura del subrack. No obstante, se deberan seguir las recomendaciones generales del equipamiento del subrack. La unidad CCSUNI tiene una anchura de 10T (50.8 mm). La unidad CCS-UNI est formada por un mdulo de procesador de control PBU560, fuente de alimentacin PDF553 y dos mdulos de interfaz de lnea de abonado CCS554. Los mdulos de interfaz de lnea se conectan al procesador de control mediante la tarjeta de fuente de alimentacin PDF553, que proporciona a la unidad todos los voltajes de operacin. La unidad se conecta al X-bus del subrack MartisDXX mediante conectores situados en el extremo posterior de la PBU560. Vea la Fig. 32.
84
2 6
CCS-UNI
J1
J2
A0M0092A
Fig. 32: Estructura mecnica de la unidad CCS-UNI
1. 2. 3. 4. 5. 6.
Mdulo de fuente de alimentacin PDF553 Conectores para los mdulos de interfaz de lnea de abonado CCS554 Mdulos de interfaz de lnea de abonado (2) CCS554 Pantalla de proteccin EMC Mdulo del procesador de control PBU560 LED de alarma, superior rojo e inferior amarillo
El panel frontal de la unidad alberga dos LED de alarma y dos conectores de interfaz para lneas de abonado.
85
6.5.2.3 Diagrama de bloques Consulte el diagrama de bloques de la unidad CCS-UNI en la Fig. 33 que aparece a continuacin.
3.1 9 9 8 9 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1 J1
9 9 9 8 9 9 9 9 8 9
2 9 9 9 8 9 9 3.2 9 9 8 9 9 9 9 8 9 9 J2 J2 J2 J2 J2 J2 J2 J2 J2 J2 J2 J2 J2 J2
uP 9 9 8 9 9 9 9 8
A0F0147A
Fig. 33: Estructura funcional de la unidad CCS-UNI
86
1. 2. 3. 4. 5. 6. 7. 8. 9.
Bus de crosconexin (X-bus) Interfaz de X-bus Mdulos de interfaz de lnea de abonado 3.1 y 3.2CCS554 Bus de control (C-bus) Mdulo del procesador de control PBU560 Bus de batera (B-bus) Mdulo de fuente de alimentacin PDF553 que proporciona los voltajes de +5 V, +12 V, -10 V y 22 V Codificador/decodificador de cuatro canales Circuito de interfaz de lnea de abonado
Conectores del panel frontal J 1 y J 2 Entre los principales bloques funcionales de la unidad se incluye la fuente de alimentacin, el mdulo del procesador de control, dos mdulos de interfaz de lnea de abonado y un interfaz de X-bus. La fuente de alimentacin proporciona todos los voltajes de operacin de la unidad a partir del bus de batera. El mdulo del procesador de control gestiona la sealizacin, supervisa el estado de la unidad y comunica las fallas al NMS. Los mdulos de interfaz de la unidad implementan interfaces analgicos. Los mdulos de interfaz proporcionan canales de control al procesador y los canales portadores disponen de crosconexin esttica con el X-bus.
87
6.5.3 Mdulos de interfaz La unidad CCS-UNI utiliza dos mdulos de interfaz de 16 canales CCS554 similares. El mdulo CCS554 situado detrs del conector de la chapa frontal J1 proporciona los canales 1 a 16, mientras que el situado detrs del conector J2 hace lo propio con los canales 17 a 30. Una unidad CCS-UNI transporta un total de 30 interfaces de lnea de abonado.
88
6.5.4 Fallas
6.5.4.1 Tabla de fallas A continuacin se describe la tabla de fallas que debe actualizarse segn sea necesario. Su formato es exactamente igual al formato de la estructura de matriz de falla del software con un campo adicional para la explicacin de la falla. Los campos se interpretan del siguiente modo: Nombre nombre de la condicin de falla . Gravedad grave, leve o de advertencia. Estado PMA, DMA o MEI. Srv Una S en esta columna significa que se trata de una alarma de servicio. Led R para rojo (parte superior de la plancha frontal), Y para amarillo (parte inferior de la plancha frontal). Blq Nmero de bloque (se define a continuacin). GPT Tipo de problema general, vea [6]. SPT Tipo de problema especfico. Descripcin Un comentario. El nmero de bloque define el origen de la falla segn la siguiente tabla: Bloque 0 Bloque comn Bloques 1 30 Los interfaces
Nombre Gravedad Estado Srv Led Blq GPT SPT Descripcin PMA R 0 1 1 Esta situacin de falla no debera ocurrir nunca (o an no se soporta) El software ha detectado una inconsistencia en su propia lgica. El procesador principal ha recibido un mensaje desconocido del controlador de sealizacin. Se ha producido un reinicio o reinicializacin de la unidad (detectado siempre despus del arranque de la unidad). Se ha producido una reinicializacin del controlador de sealizacin (detectada siempre despus de la puesta en tensin de la unidad). Una de las estructuras de configuracin se ha deteriorado en la memoria no voltil.
Condicin de falla Grave imprevista Error de software Grave
PMA
Error de software en el controlador de sealizacin Reinicializacin
Grave
PMA
Grave
PMA
Reinicializacin Grave del controlador de sealizacin
PMA
Error de configuracin
Grave
PMA
89
Nombre
Gravedad
Estado Srv Led Blq GPT SPT Descripcin PMA R 0 4 7 El voltaje es inferior al lmite de umbral (aproximadamente 4,6 V segn la calibracin y la resolucin A/D). El voltaje es inferior al lmite de umbral (aproximadamente 4,6 V segn la calibracin y la resolucin A/D). El voltaje es inferior al lmite de umbral (aproximadamente 11,3 V segn la calibracin y la resolucin A/D). El voltaje es superior al lmite de umbral (aproximadamente -9,0 V segn la calibracin y la resolucin A/D). El voltaje es superior al lmite de umbral. Un proceso no visible ha detectado una ubicacin de la RAM en la que el valor de lectura no coincide con el patrn de pruebas de escritura. Un proceso no visible del controlador de sealizacin ha detectado una ubicacin de la RAM en la que el valor de lectura no coincide con el patrn de pruebas de escritura. La suma de comprobacin calculada no coincide con la guardada. Error durante la escritura en la memoria flash (banco principal). Error durante la escritura en la memoria flash (banco secundario). Error durante el borrado de la memoria flash (bando secundario). Se han detectado parmetros duplicados (mismo ID) durante el arranque. El banco secundario de la memoria flash no se borra durante el arranque. La suma de comprobacin calculada no coincide con la guardada. El controlador de sealizacin ha detectado un error en su propia flash.
Fuente de alimen- Grave tacin +5 V (subrack) Fuente de alimen- Grave tacin +5 V
PMA
Fuente de alimen- Grave tacin +12 V
PMA
Fuente de alimen- Grave tacin -10 V
PMA
10
Fuente de alimen- Grave tacin -20 V Falla de la RAM Grave
PMA PMA
R R
0 0
4 5
11 12
Falla de la RAM en el controlador de sealizacin
Grave
PMA
13
Falla de la PROM
Grave
PMA
14
Error de escritura en la memoria flash Error al copiar en la memoria flash Error al borrar la memoria flash Error al duplicar la flash Error de sombra de flash Error de suma de comprobacin de la flash
Grave
PMA
15
Grave
PMA
16
Grave
PMA
17
Grave
PMA
18
Grave
PMA
19
Grave
PMA
20
Falla de la memo- Grave ria flash en el controlador de sealizacin
PMA
21
90
Nombre Falla el mdulo 1 Falla el mdulo 2 Conflicto en el tipo de mdulo 1 Conflicto en el tipo de mdulo 2 Prdida de sincronizacin de multitrama Falla ASIC en la unidad base
Gravedad Grave Grave Grave
Estado Srv Led Blq GPT SPT Descripcin PMA PMA PMA S S S R R R 0 0 0 10 10 10 22 23 24 Falla el mdulo de interfaz definido en los parmetros. Falla el mdulo de interfaz definido en los parmetros. Hay un conflicto entre el mdulo instalado y los parmetros. Hay un conflicto entre el mdulo instalado y los parmetros. El controlador de sealizacin ha detectado un estado de prdida de sincronizacin de multitrama Esta falla se activa si se detecta diferencia entre los datos de configuracin de escritura/lectura de ASIC. Lo ms probable es que la unidad no pertenezca a la configuracin del nodo. No se ha detectado sincronizacin de bus DXX desde SXU. La SXU no ha activado la direccin de interfaz en el bus de crosconexin. No hay software cargado en la flash o la revisin es incorrecta. El software cargado se ha deteriorado. El hardware de la unidad base no funciona de la forma prevista. La informacin de puente de PCB de la unidad base no es lo que el software espera. Es posible que el software est instalado en una unidad incorrecta. El hardware del mdulo no funciona de la forma prevista. El hardware del mdulo no funciona de la forma prevista. Se ha producido una temporizacin mientras se esperaba la respuesta del controlador de sealizacin. El controlador de sealizacin ha devuelto un error al mensaje de prueba (distinto al mensaje de error de RAM o flash).
91
Grave
PMA
10
25
Grave
PMA
25
26
Grave
PMA
32
27
Denegacin de permiso de inicio Falla de sincronizacin de bus Sin actividad IA
Grave
PMA
36
28
Grave Grave
PMA PMA
S S
R R
0 0
38 40
29 30
Falla el programa Grave de aplicacin o ste es incompatible Error de suma de comprobacin en el SW cargado Grave
PMA
55
31
PMA
55
32
Falla de HW en la Grave unidad base Conflicto de puente Grave
PMA
62
33
MEI
62
34
Falla de HW en el Grave mdulo 1 Falla de HW en el Grave mdulo 2 Sin respuesta del controlador de sealizacin Grave
PMA PMA PMA
S S S
R R R
0 0 0
62 62 62
35 36 37
Mensaje de error Grave del controlador de sealizacin
PMA
62
38
Nombre Conflicto de configuracin
Gravedad Grave
Estado Srv Led Blq GPT SPT Descripcin DMA R 0 69 39 La informacin guardada para configuracin es contradictoria. El bucle de interfaz se crea en el mdulo de interfaz y enva de vuelta los datos transmitidos al receptor del interfaz. Parecido al bucle de interfaz excepto que el bucle se realiza antes del mdulo de interfaz en la tarjeta base de PBU. Los datos recibidos (Rx) se envan de vuelta en un bucle al transmisor del interfaz. SIA detectada desde la red MartisDXX. La falla se activa cuando el parmetro de mscara de falla est activado (se borran todas las fallas del interfaz). El interfaz de lnea no funciona de la forma prevista. El interfaz no puede utilizarse porque est bloqueado. Fallan los coeficientes del filtro cdec de procesamiento de la seal (SICOFI). Se utilizan los coeficientes por defecto.
Bucle de interfaz a Advertencia MEI la red
1-30 27
40
Bucle de equipo a Advertencia MEI la red
1-30 27
41
Bucle de lnea al usuario SIA de la red
Advertencia MEI
1-30 27
42
Advertencia MEI
S -
Y Y
1-30 42 1-30 58
43 44
Fallas con mscara Advertencia MEI
Falla del interfaz IF bloqueado Fallan coeficientes de filtro
Grave
PMA
S S -
R Y
1-30 62 1-30 63 1-30 69
45 46 47
92
6.5.5 Panel frontal Consulte el panel frontal de la unidad CCS-UNI en la Fig. 34 que aparece a continuacin.
CCS-UNI
A0M0093A
Fig. 34: Panel frontal de la CCS-UNI La asignacin de los interfaces de lnea de abonado es la siguiente: Lneas 1 a 16, conector J1 y lneas 17 a 30, conector J2.
93

Nmero de patilla del conector J1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 Nombre de la seal Nmero de patilla del conector J1 TIERRA 1 PUNTA 1 ANILLO TIERRA 2 PUNTA 2 ANILLO TIERRA 3 PUNTA 3 ANILLO TIERRA 4 PUNTA 4 ANILLO TIERRA 5 PUNTA 5 ANILLO TIERRA 6 PUNTA 6 ANILLO TIERRA 7 PUNTA 7 ANILLO TIERRA 8 PUNTA 8 ANILLO TIERRA 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 Nombre de la seal TIERRA 9 PUNTA 9 ANILLO TIERRA 10 PUNTA 10 ANILLO TIERRA 11 PUNTA 11 ANILLO TIERRA 12 PUNTA 12 ANILLO TIERRA 13 PUNTA 13 ANILLO TIERRA 14 PUNTA 14 ANILLO TIERRA 15 PUNTA 15 ANILLO TIERRA 16 PUNTA 16 ANILLO TIERRA
NOTA!
94

Numeracin del conector J2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 Nombre de la seal Nmero de patilla del conector J2 TIERRA 17 PUNTA 17 ANILLO TIERRA 18 PUNTA 18 ANILLO TIERRA 19 PUNTA 19 ANILLO TIERRA 20 PUNTA 20 ANILLO TIERRA 21 PUNTA 21 ANILLO TIERRA 22 PUNTA 22 ANILLO TIERRA 23 PUNTA 23 ANILLO TIERRA 24 PUNTA 24 ANILLO TIERRA 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 Nombre de la seal TIERRA 25 PUNTA 25 ANILLO TIERRA 26 PUNTA 26 ANILLO TIERRA 27 PUNTA 27 ANILLO TIERRA 28 PUNTA 28 ANILLO TIERRA 29 PUNTA 29 ANILLO TIERRA 30 PUNTA 30 ANILLO TIERRA TIERRA TIERRA
NOTA!
95
En el panel frontal de la CCS-UNI se utiliza un conector de tipo SCSI II de 50 patillas. Consulte la Fig. 35 para ver la numeracin.
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A0C0019A
Fig. 35: Conector del panel frontal de la CCS-UNI, vista frontal
96
6.5.6 Cableado de la unidad Los canales de la unidad CCS-UNI pueden conectarse al panel de crosconexin de lnea de abonado con el cable 838117242B POTS-UNI de 10 m. Consulte la Fig. 36 que aparece a continuacin. Se necesitan dos cables para cada unidad CCS-UNI.
1 3 5 4
8
A0C0020A
Fig. 36: Cable POTS-UNI 838117242B
1. 2. 3. 4. 5. 6. 7. 8.
Conjunto de la caja blindada AMP 749080-1 con tornillos extractores Conector de enchufe del cable AMP 749110-1 Cubierta de terminacin AMP 749108-4, en el interior, 2 piezas Cable Madison 34ZDK00001, 17 pares, trenzado 28 AWG, 100 W, 10 m Proteccin contra los tirones, en el interior Marcas: 838117242B POTS-UNI CABLE 10 m Tornillos extractores, 2 piezas Tornillos mecnicos, 2 piezas
97
6.5.6.1 Numeracin del enchufe del cable Consulte la Fig. 37 que aparece a continuacin para ver la numeracin del enchufe del cable.
25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 33 34 33 32 31 30 29 28 27 26
50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26
25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
A0C0021A
Fig. 37: Numeracin del enchufe del cable POTS-UNI 838117242B; vista lateral de las patillas de conector y vista lateral de terminacin
98
6.5.6.2 Numeracin de canales del cableado de la unidad
Cable conectado al conector J1 Los canales 1 a 16 del interfaz de lnea de abonado se numeran en un cable conectado al conector J1 del modo siguiente.
Canal de interfaz 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Tierra Par del cable 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 Patillas del conector J1 Codificacin de los hilos por colores 2,3 5,6 8,9 11,12 14,15 17,18 20,21 23,24 27,28 30,31 33,34 36,37 39,40 42,43 45,46 48,49 25,50 Blanco/negro emparejado con negro/blanco Blanco/marrn emparejado con marrn/blanco Blanco/rojo emparejado con rojo/blanco Blanco/naranja emparejado con naranja/blanco Blanco/amarillo emparejado con amarillo/blanco Blanco/verde emparejado con verde/blanco Blanco/azul emparejado con azul/blanco Blanco/violeta emparejado con violeta/blanco Blanco/gris emparejado con gris/blanco Negro/marrn emparejado con marrn/negro Negro/rojo emparejado con rojo/negro Negro/naranja emparejado con naranja/negro Negro/amarillo emparejado con amarillo/negro Negro/verde emparejado con verde/negro Negro/azul emparejado con azul/negro Negro/violeta emparejado con violeta/negro Negro/gris emparejado con gris/negro
99
Cable conectado al conector J2 Los canales 17 a 30 del interfaz de lnea de abonado se numeran en un cable conectado al conector J2 del modo siguiente:
Canal de interfaz 17 18 19 20 21 22 23 24 25 26 27 28 29 30 Tierra Par del cable 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 Patillas del conector J2 Codificacin de los hilos por colores 2,3 5,6 8,9 11,12 14,15 17,18 20,21 23,24 27,28 30,31 33,34 36,37 39,40 42,43 45,46 48,49 25,50 Blanco/negro emparejado con negro/blanco Blanco/marrn emparejado con marrn/blanco Blanco/rojo emparejado con rojo/blanco Blanco/naranja emparejado con naranja/blanco Blanco/amarillo emparejado con amarillo/blanco Blanco/verde emparejado con verde/blanco Blanco/azul emparejado con azul/blanco Blanco/violeta emparejado con violeta/blanco Blanco/gris emparejado con gris/blanco Negro/marrn emparejado con marrn/negro Negro/rojo emparejado con rojo/negro Negro/naranja emparejado con naranja/negro Negro/amarillo emparejado con amarillo/negro Negro/verde emparejado con verde/negro Negro/azul emparejado con azul/negro Negro/violeta emparejado con violeta/negro Negro/gris emparejado con gris/negro
100
6.5.7.1 Caractersticas de transmisin de la CCS-UNI Tipo de codificacin 64 kbit/s PCM (ITU-T G.711 ley A. Asimismo, es posible ley m, pero an no se ha implementado) Impedancia nominal 600 , 200 +820 //115 nF, las impedancias de 275 +850 //150 nF se pueden seleccionar mediante software. Si es necesario, se puede ampliar la lista de impedancias. Prdida de retorno Por ITU-T Q.552 01/94 figura 1, valor normal superior a 24 dB a 1 kHz Prdidas de retorno de equilibrado de terminal (TBRL) Por ITU-T Q.552 11/94 figura 1, valor normal superior a 26 dB a 1 kHz Niveles relativos 64 pares de nivel de entrada y salida diferente en regiones Entrada -6 dBr+6 dBr (atenuacin de analgico a MartisDXX) Salida 7,5 dBr +1 dBr (ganancia de analgico a MartisDXX) Equilibrado longitudinal: mnimo > 35 dB, Normal > 46 dB a 1 kHz Distorsin de atenuacin/frecuencia en analgico a MartisDXX y MartisDXX a analgico. El nivel 0 dB se define en el punto de frecuencia de 1020 Hz.
Frecuencia 0200 Hz 200300 Hz 300400 Hz 400600 Hz 6002400 Hz 24003000 Hz 30003400 Hz 34003600 Hz Frecuencia >3600 Hz
Prdida mnima Prdida mxima 0 dB -0,30 dB -0,30 dB -0,30 dB -0,30 dB -0,30 dB -0,30 dB -0,30 dB 0 dB sin lmite sin lmite 1,0 dB 0,75 dB 0,35 dB 0,55 dB 1,5 dB sin lmite sin lmite
Variacin de ganancia con nivel de entrada Por ITU-T Q.552 01/94 figura 5 Relacin seal a distorsin total Codificacin y decodificacin por ITU-T Q.552 01/94 figura 14 Ruido de canal libre Por ITU-T Q.552 01/94 secciones Conexin de entrada y Conexiones de salida
101
6.5.7.2 Caractersticas de CC Voltaje de colgado 48V +20% -15% Resistencia de bucle en estado descolgado inferior a 1500 Corriente de alimentacin de lnea 25 mA nominal en 0 , 20 mA nominal en 1000 Se admite la inversin de la corriente de lnea
6.5.7.3 Llamada Modo de generacin de voltaje equilibrado Frecuencia 25 Hz nominal (22.25 a 26.25 Hz) Nivel de voltaje 60 Vrms a 10 k Se implementa la funcin de interrupcin de llamada sin ningn componente de voltaje de desviacin de CC obligatorio dentro del voltaje de llamada.
102
6.5.7.4 Medicin La frecuencia del pulso de medicin es de 12 kHz o 16 kHz y puede seleccionarse mediante software Imprecisin de la frecuencia +- 1000 ppm Duracin del pulso de medicin 150 ms (de 140 ms a 160 ms) La frecuencia de repeticin de los pulsos de medicin entre CCO-UNI, CCS-UNI es de 2.4 Hz como mximo El nivel nominal del pulso de medicin en la terminacin 200 puede seleccionarse mediante software tal y como se indica en la siguiente tabla:
Parmetro de nivel 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Nivel rms del voltaje de transmisin Nivel rms de voltaje de transmisin cuando el valor de frecuencia es 12 kHz cuando el valor de frecuencia es 16 kHz 0V 0,10 V 0,20 V 0,29 V 0,41 V 0,50 V 0,60 V 0,68 V 0,86 V 0,92 V 0,98 V 1,0 V 1,0 V 1,1 V 1,1 V 1,1 V 0V 0,22 V 0,45 V 0,65 V 0,95 V 1,1 V 1,3 V 1,5 V 1,8 V 2,0 V 2,1 V 2,2 V 2,3 V 2,3 V 2,4 V 2,4 V
6.5.7.5 Identificacin del abonado que efecta la llamada La CCS-UNI puede transmitir la identificacin del abonado llamante durante el estado colgado.
6.5.7.6 Requisitos de la fuente de alimentacin Voltaje de entrada 48 V CC, rango 40.5 V a 60.0 V prETS 300 132-2 mayo 1996. Consumo normal de energa 15 vatios con las 30 lneas en estado de colgado y un mximo de 50 vatios cuando las 30 lneas estn descolgadas. Cuando el trfico es de 100 mErlang por lnea, el consumo medio de energa es de 20 vatios y el 99.999% del tiempo es inferior a 35 vatios. La potencia de pico mxima de entrada es de 75 vatios.
103
6.5.7.7 Unidad de fuente de alimentacin del subrack Los subrack MartisDXX que incluyen unidades CCS-UNI necesitan una unidad de fuente de alimentacin (PFU) de suministro de corriente continua. No obstante, se puede utilizar una fuente de alimentacin de CA PAU-5T o PAU-10T con las unidades CCS-UNI. No se pueden utilizar las unidades de fuente de alimentacin PAU o PAU15T. Cuando se utiliza una unidad de fuente de alimentacin de CA, el subrack del nodo debe estar permanentemente conectado a tierra segn las normativas de seguridad.
6.5.7.8 Compatibilidad electromagntica Se ha realizado la prueba de conformidad con ETSI 300 386-1: diciembre 1994, tabla 4: Equipo de telecomunicaciones pblicas, ubicaciones que no sean centros de telecomunicaciones. Prioridad normal de servicio. Declaracin de conformidad: la unidad CCS-UNI con cable 838117242B POTS-UNI de 10 m instalada en un nodo MartisDXX cumple los requisitos esenciales de la normativa europea sobre telecomunicaciones ETS 300 386-1.
6.5.7.9 Especificaciones de entorno La unidad se ha diseado para su utilizacin en instalaciones de equipos de telecomunicaciones. Condiciones medioambientales de operacin: ETS 300 019-1-3 Clase 3.1; 1992 (Combinacin de IEC 721-3-3 clases 3K3/3B1/3C2/3S2/3M1) Condicin: Condiciones normales de operacin +5+40C, < 85% HR, sin condensacin Condiciones de operacin excepcionales -5 +45C < 90% HR, sin condensacin
104
6.5.7.10 Alternativas del sistema Existen tres mtodos alternativos de crear el sistema con vistas a PBX o LE utilizando: 1. 2. 3. Una conexin analgica con PBX o LE con unidad CCO-UNI. Un interfaz V2 digital con sealizacin asociada de canal (CAS). Un interfaz V5.1 digital con sealizacin de canal comn.
Consulte la Fig. 38, Fig. 39 y Fig. 40 que aparecen a continuacin.
T1
2 CCO-UNI Nodo MartisDXX MartisDXX Nodo MartisDXX CCS-UNI 3 1

T2
. . .
T 30
A0FS122A
Fig. 38: Sistema con conexin de unidad de interfaz de lnea de oficina a 2 hilos analgica
T1
Nodo MartisDXX
MartisDXX
Nodo MartisDXX
CCS-UNI 3
T2
. . .
T 30
A0FS123A
Fig. 39: Conexin (CCO-UNI) con PBX o LE
105
T1
Nodo MartisDXX
MartisDXX ESO 570 V5.1
Nodo MartisDXX
CCS-UNI 3
T2
. . .
T 30
A0FS124A
Fig. 40: Sistema que utiliza interfaz V5.1 con PBX o LE y servidor de sealizacin V5.1 ESO 570
1. 2. 3. 4. 5. 6.
PBX o LE Interfaces de lnea de oficina a 2 hilos analgicos Lneas de abonado a 2 hilos analgicas Interfaz digital V2 (CAS) G.703 LE Interfaz digital V5.1 G.703
En todos los casos, se utiliza una unidad CCS-UNI de interfaz de lnea de abonado de 30 canales como interfaz entre terminales telefnicos analgicos y el sistema MartisDXX. Nota: Si se utiliza soporte de sealizacin asociada de canal (CAS) V2 con la unidad CCS-UNI, es posible que Tellabs tenga que llevar a cabo una personalizacin del software. Pngase en contacto con la oficina de ventas de Tellabs para obtener ms detalles.
106
6.5.7.11 Sealizacin CAS de tres bits La sealizacin asociada de canal (CAS) transmite cuatro bits de sealizacin a la vez en ambas direcciones entre las partes que efectan la llamada. En esta aplicacin, se utilizan tres bits de sealizacin, a, b y c, para todas las llamadas telefnicas. Se necesitan tres bits de sealizacin para utilizar la amplia funcionalidad de CCS-UNI y CCO-UNI. El cuarto bit (d) no se utiliza en la sealizacin. Normalmente, el software de la unidad lo define en el valor 1. Se utilizan las siguientes funciones entre unidades CCS-UNI y CCO-UNI con una sealizacin de tres bits: colgado /descolgado botn de tierra pulso de medicin inversin de polaridad llamada bloqueo
La CCS-UNI detecta las dos primeras funciones y las transmite a la CCO-UNI. La CCO-UNI detecta las funciones restantes (desde el pulso de medicin hasta el bloqueo) y las transmite a la CCS-UNI. Existe una funcin adicional entre la CCS-UNI y un servidor V5.1: prueba de lnea
Las funciones de sealizacin de CCS-UNI y CCO-UNI se realizan mediante el contenido de las memorias de programa del microprocesador y microcontrolador de la PBU. El contenido de estas memorias puede modificarse configurando una versin de software de unidad existente con el NMS o lanzando y cargando una nueva versin del software de la unidad. Tenga en cuenta que puede existir un tipo diferente de sealizacin CAS cuando la unidad CCSUNI se conecta directamente a una central local V2. Adems, puede haber una sealizacin de dos bits, especialmente si se desea realizar una compresin de informacin para la transmisin ADPCM.
107
Bits de sealizacin de CCS-UNI Definicin de direcciones Las direcciones de sealizacin de CCS-UNI se definen en la Fig. 41 que aparece a continuacin:
Descendente PCM
MartisDXX
CCS-UNI Ascendente
A0FS125A
Fig. 41: Direcciones de sealizacin de la CCS-UNI
Utilizacin de los bits de sealizacin Direccin DESCENDENTE de la CCS-UNI

a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 Significado Este cdigo se reserva para una futura ampliacin Polaridad normal Polaridad invertida Polaridad normal con pulso de medicin activado Polaridad invertida con pulso de medicin activado Llamada Solicitud de prueba de lnea Bloqueado, sin alimentacin de corriente de lnea
Direccin ASCENDENTE de la CCS-UNI

a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 Significado Este cdigo se reserva para una futura ampliacin Colgado Descolgado, botn de tierra desactivado Descolgado, botn de tierra activado Prueba de lnea en curso Prueba de lnea correcta Fallo de la prueba de lnea Seal de indicacin de alarma
108
Bits de sealizacin de CCO-UNI Definicin de direcciones Las direcciones de sealizacin de CCS-UNI se definen en la Fig. 42 que aparece a continuacin:
Ascendente PCM
MartisDXX
CCO-UNI Descendente
PBX, LE
A0FS126A
Fig. 42: Direcciones de sealizacin de CCO-UNI
9.2.2 Utilizacin de los bits de sealizacin Direccin ASCENDENTE de la CCO-UNI

a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 Significado Este cdigo se reserva para una futura ampliacin Colgado Descolgado, botn de tierra desactivado Descolgado, botn de tierra activado Prueba de lnea en curso (no se utiliza) Prueba de lnea correcta (no se utiliza) Fallo de la prueba de lnea (no se utiliza) Seal de indicacin de alarma
Direccin DESCENDENTE DE CCO-UNI

a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 Significado Este cdigo se reserva para una futura ampliacin Polaridad normal Polaridad inversa Polaridad normal con pulso de medicin activado Polaridad inversa con pulso de medicin activado Llamada Solicitud de prueba de lnea (no se utiliza) Bloqueado, sin alimentacin de corriente de lnea
109
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ EAE: UNIDAD SERVIDORA ADPCM UNITSES.FM 27.12.99
6.6 EAE: Unidad servidora ADPCM

6.6.1 Generalidades La unidad servidora EAE ADPCM ofrece la caracterstica de compresin en el sistema de crosconexin MartisDXX. Una unidad sirve a 30 canales individuales. Los datos PCM3 son comprimidos a ADPCM4, transportados a travs de la red MartisDXX y descomprimidos de nuevo a PCM.
DXX Network PSTN dig. exch. PSTN dig. exch. 2 Mb/s G.704 GMH 2 Mb/s G.704 GMH EAE EAE XB=32,24,16 kb/s CAE XB=32,24,16 kb/s EAE GMH 2 Mb/s G.704 dig. PBX
VF
analog. PBX
A0F0071A
Fig. 43: Aplicaciones de la unidad servidora EAE ADPCM
3 Modulacin por impulsos codificados (MIC). 4 Modulacin por impulsos codificados diferencial adaptativa (MICDA). 110
6.6.2 Operacin de la unidad servidora EAE ADPCM
6.6.2.1 Diseo mecnico El cuerpo de la EAE se compone de una unidad base, un mdulo de alimentacin y una memoria de programa EAZ418. El mdulo de interfaz disponible es el ADPCM-30. Las dimensiones de la unidad son 25 x 160 x 233 mm. El panel frontal aloja dos LED de alarma, uno rojo y otro amarillo. El panel trasero dispone de dos euroconectores. El superior accede al bus de control y el inferior al bus de crosconexin de datos de 64 Mbit/s del subrack (X-bus). Los conectores del panel trasero proporcionan tambin la tensin de batera para el mdulo de alimentacin.
EAZ418
EPP419
PDF202 or PDF 209
EAE
ADPCM-30
A0M0043A
Fig. 44: EAE equipada con mdulo de interfaz
111
PCM XBUS XBUS IF MOD IF ADPCM
CBUS Battery BUS
Unit Controller Pow +5V, +12V, -10V

A0F0072A
Fig. 45: Estructura funcional de la EAE Los principales bloques funcionales de la unidad EAE son el mdulo de alimentacin, el controlador de la unidad incluyendo el procesador y circuitos perifricos, y un interfaz comn al X-bus para cada canal. El mdulo de alimentacin genera los voltajes de operacin requeridos en la unidad a partir del voltaje de la batera recibido a travs del X-bus. Los voltajes de operacin son supervisados y una perturbacin funcional activa un mensaje de falla. El procesador con su circuitera perifrica controla y supervisa las funciones de la unidad. La informacin relativa al control y supervisin se transmite a travs de un bus interno de control del subrack. A travs de dicho bus de control la unidad puede comunicarse con otras unidades del subrack. El procesador genera mensajes HDLC. El interfaz al X-bus adapta el bus a la unidad. Transfiere seales del bus a los canales, y seales de control y temporizacin a la unidad; de la misma manera transfiere datos e informacin de supervisin desde los canales al X-bus. El interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta es insertada o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle. Los datos PCM se toman del X-bus y se conducen al mdulo donde son comprimidos a formato ADPCM. La velocidad ADPCM se selecciona a travs del NMS.
112
XBUS
PCM G.704 PCM
ADPCM G.704
ADPCM
A4F0006A
Fig. 46: Funcin bsica de la EAE
Diagrama de bloques
X B U S
XBUS IF
ADPCM
x 30
PCM
C B U S
uP IF
SERIAL I/O
CONTROL EPP419
P O W E R
POWER
12V,5V,-10V
EAE229
A0F0073A
Fig. 47: Diagrama de bloques de la EAE
113
6.6.2.2 Mdulo de alimentacin Una unidad recibe el voltaje de operacin del mdulo de alimentacin PDF 202 o PDF 209. Este mdulo puede ser reemplazado como un nico elemento y se acopla a la unidad por medio de conectores. El mdulo se fija con tornillos en un lugar predeterminado para l. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. El mdulo proporciona los voltajes de operacin +5 V, +12 V y -10 V. El mdulo tambin recibe voltaje de bus de +5 V que durante el transitorio de inicializacin de la unidad alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin de +5 V de la unidad es supervisado con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V son supervisados midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
6.6.2.3 Controlador de la unidad La unidad se controla con un microprocesador 80C188. El programa se carga en la placa en una memoria intercambiable identificada como EAZ 418. Parte de los programas de aplicacin se almacenan en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y el nmero de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad es reinicializada en las condiciones previas a dicha interrupcin, sin ser necesaria una parametrizacin especfica. La memoria RAM del procesador acta como memoria de trabajo y contiene los contadores de error y los bfer de datos de los enlaces HDLC y el bus de control de trama.
6.6.2.4 Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros pueden cambiarse a travs del bus de control con la ayuda del terminal de servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de faltas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se proteje duplicndolo fsicamente y esta duplicidad es controlada por la unidad SCU.
6.6.2.5 Conversor A/D La unidad incorpora un conversor analgico digital multicanal (A/D) que supervisa los voltajes de operacin.
114
6.6.2.6 Interfaz X-bus La unidad de crosconexin aporta el reloj de bus C16M a travs del X-bus. Dicho reloj C16M es el reloj central del subrack: se utiliza para generar las frecuencias de reloj para las seales transmitidas. El bus suministra las seales de alineamiento de trama y de multitrama a los bfer de trama. La unidad de crosconexin intercambia datos con las unidades de interfaz direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. El bus de recepcin de datos DR1 se proteje con otro bus de datos, el DR2. La unidad de crosconexin decide, con la ayuda del test de bus, cul de los buses de datos ha de usarse, y esta informacin se difunde al resto de las unidades por el bus de control. La unidad EAE recibe de la unidad de crosconexin la direccin del intervalo de tiempo, y esto hace que se dirija las transmisin del bus de datos hacia un intervalo de tiempo determinado en cada momento. Las funciones del bus son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. Esta alarma inhibe la alarma de prdida de direccin de canal. La unidad EAE dispone de dos puertos G.704 hacia el X-bus, uno es para los datos PCM y el otro para los datos ADPCM. Los canales servidores 1...15 se asignan en los intervalos de tiempo 1...15 y los canales 16...30 en los intervalos de tiempo 17...31. El byte ADPCM en el X-bus se rellena comenzando por el bit ms significativo (MSB).
6.6.2.7 Mdulo de interfaz ADPCM-30 Hay un chip servidor para cada canal en el mdulo; este chip toma los datos de su propio intervalo de tiempo del bus correcto de 2 Mbit/s, del puerto PCM o ADPCM, y realiza la conversin PCM/ADPCM en la direccin definida. La direccin de conversin de PCM a ADPCM, o viceversa, se selecciona desde el NMS. El microprocesador se comunica con el mdulo a travs de un canal de comunicacin serie. Puede leer su identificacin y establecer su configuracin. La codificacin de frecuencia vocal o la velocidad ADPCM pueden establecerse de forma individual para cada canal; las alternativas son 64kbit/s PCM 32kbit/s ADPCM 24kbit/s ADPCM 16kbit/s ADPCM
No se soporta sealizacin CAS. La configuracin no puede cambiarse cuando el canal est bloqueado.
115
6.6.3 Fallas y acciones en la unidad servidora EAE ADPCM
6.6.3.1 EAE ADPCM: Fallas y acciones Se utilizarn los siguientes acrnimos en la tabla inferior. PMA = Alarma de mantenimiento inmediato S = Falla que afecta al servicio MEI = Informacin de evento de mantenimiento R =LED de alarma rojo Y =LED de alarma amarillo Fallas comunes
Condicin de falla Alimentacin : +5 V, +12 V, -10 V +5 V ( voltaje del panel trasero) Fallas de memoria RAM, EPROM fault FLASH fault Check sum error in FLASH memory Check sum error in downloaded SW Fallas de estado de operacin: Unit reset Unit unregistered Setup parameter error Conflict in module type Port conflict Fault masking Estado PMA PMA PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S MEI LEDs frontales R R R R R R R R R R R Y R
Module operation (IF combo write/read fault) PMA, S
116
6.6.4 Especificaciones tcnicas para la unidad servidora ADPCM EAE Nmero de canales por unidad Tipo de codificacin 30 64 kbit/s PCM CCITT G.711 ley A (ver Recomendaciones relacionadas) 32 kbit/s ADPCM CCITT G.721 24 kbit/s ADPCM ANSI T1.303 16 kbit/s ADPCM de Dallas Semiconductor < 375 s < 375 s G.712/G.713 G.712/G.713 G.712/G.713 - 5 dB G.712/G.713 - 13 dB
Retardo absoluto de canal - PCM a ADPCM - ADPCM a PCM - 64 kbit/s PCM - 32 kbit/s ADPCM - 24 kbit/s ADPCM - 16 kbit/s ADPCM
Distorsin total (CCITT G.712/G.713 mtodo 1)
117
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ ECS: UNIDAD SERVIDORA DE CONVERSIN DE V.110 A X.50 UNITSES.FM 27.12.99
6.7 ECS: Unidad servidora de conversin de V.110 a X.50

6.7.1 Generalidades La unidad servidora de conversin V.110 a X.50 ECS tiene dos variantes, la ECS-5T y la ECS10T. La ECS-5T convierte 30 canales de datos V.110 (o V.110M) en 4 canales de datos X.50 (Divisin 2, Divisin 3 o bis) y viceversa de manera independiente para cada canal. La ECS-10T convierte 60 canales de datos V.110 (o V.110M) en 8 canales de datos X.50 (Divisin 2, Divisin 3 o bis) y viceversa de manera independiente para cada canal.
118
6.7.2 Operacin de la unidad servidora de conversin V.110 a X.50 ECS
6.7.2.1 Estructura de la unidad ECS
Diseo mecnico de ECS Estructura de ECS-5T La unidad ECS-5T se compone de la unidad base y los mdulos siguientes. Unidad base universal UBU 254 Mdulo de software de la unidad UBZ 439 Mdulo de alimentacin PDF 488 (-48 V) o Mdulo de alimentacin PDF 489 (+24 V) Mdulo de conversin de V.110 a X.50 ECS 440 Placa de bus para EPS-5T RMU 467
El mdulo de alimentacin se monta en la unidad base. La ECS-5T ocupa 5T de ancho y puede utilizarse en cualquier ranura de unidad de interfaz.
UBZ 439 UBU 254
PDF 488/489 ECS 440
FRONT PANEL
ECS 5T
A0M0044A
Fig. 48: Estructura de la unidad ECS-5T

119
Estructura de ECS-10T La unidad ECS-10T se compone de la unidad base y los mdulos siguientes Unidad base universal UBU 256 Mdulo de software de la unidad UBZ 439 Mdulo de alimentacin PDF 499 (-48 V) o Mdulo de alimentacin PDF 489 (+24 V) Dos mdulos de conversin de V.110 a X.50 ECS 440 Placa de bus para EPS-10T RMU 468
La unidad base es similar a la UBU 254 con la excepcin de que est equipada con mecnica de doble ancho (10T). La ECS-10T puede montarse en cualquier ranura de interfaz para unidades 10-T.
UBZ 439 UBU 256
(2X) ECS 440
PDF 488/489 FRONT PANEL
ECS-10T
A0M0045A
Fig. 49: Estructura de la unidad ECS-10T
120
Diagrama de bloques de la ECS 5T
V.110 in
X B U S
DATA IF XBUS IF SIG IF

TIMING AND LOOPBACK CIRCUITRY
X.50 out
V.110 TO X.50 CONVERTER
X.50 in V.110 out X.50 TO V.110 CONVERTER
C B U S
V.110/X.50 CONVERTER
uP IF
SERIAL I/O
CONTROL
P O W E R
ECS440
POWER
+12V, +5V -10V
UBU254
A0F0077A
Fig. 50: Diagrama de bloques de la unidad servidora ECS
121
6.7.2.2 Parmetros de configuracin
Formato de trama X.50 El usuario puede seleccionar, de manera independiente por cada mdulo X.50, el formato de trama X.50 utilizado. La ECS soporta tanto ITU-T X.50 Divisin 2 como ITU-T X.50 Divisin 3. Para una velocidad de datos de cliente de 48kbit/s, el cliente puede seleccionar o bien ITU-T X.50 Divisin 2, ITU-T X.50 Divisin 3, o ITU-T X.50 bis. Velocidades de datos de cliente soportadas
Velocidad de datos 600 bit/s 1200 bit/s 2400 bit/s 4800 bit/s 9600 bit/s 14400 bit/s 19200 bit/s 48000 bit/s X.50 Divisin 2 X.50 Divisin 3 X.50 bis S S S S S S S S No S S S S S S S No No No No No No No S V.110 S S S S S S S S V.110M S S S S S S S S
Asignacin de octetos El usuario podr seleccionar la asignacin de octetos de acuerdo con la Recomendacin ITU-T X.54 para las velocidades estndar de datos X.50. Asignaciones de octeto X.50 soportadas
Velocidad de datos (kbit/s) 0.6(a) Octetos vlidos por canal de 1a 80 Canales posibles en total 80 - Cada subvelocidad de 600 bit/s utiliza 1 octeto de cada 80. Aparece una vez cada 80 octetos. 40 - Cada subvelocidad de1.2 kbit/s utiliza 2 octetos de cada 80. Aparece dos veces cada 80 octetos. 20 -Cada subvelocidad de 2.4 kbit/s utiliza 1 octeto de cada 20. Aparece una vez cada 20 octetos. 10 -Cada subvelocidad de 4.8 kbit/s utiliza 2 octetos de cada 20. Aparece dos veces cada 20 octetos. 5 - Cada subvelocidad de 9.6 kbit/s utiliza 4 octetos de cada 20. Aparece cuatro veces cada 20 octetos. 2 -Cada subvelocidad de 14.4 kbit/s utiliza 6 octetos de cada 20. Aparece seis veces cada 20 octetos.
1.2(b) (c)
1 & 41, o 2 & 42, o 3 & 43, o... 40 & 80
2.4(d)
de 1a 20
4.8(d)
1 & 11, o 2 & 12, o 3 & 13, o... 10 & 20
9.6(d)
1 6 11 16, o 2 7 12 17, o 3 8 13 18, o 4 9 14 19, o 5 10 15 20 1 2 6 11 12 16, o 3 4 8 13 14 18
14.4(b) (d)
19.2(b) (d)
1 2 6 7 11 12 16 17, o 3 4 8 9 13 14 18 19, o 2 - Cada subvelocidad de 19.2 kbit/s utiliza 8 1 3 6 8 11 13 16 18, o 2 4 7 9 12 14 17 19, o octetos de cada 20. Aparece ocho veces cada 3 5 8 10 13 15 18 20 20 octetos. TODOS 1 - Utiliza todos los octetos en el soporte X.50.
48.0
122
(a) Solamente soporte para la Recomendacin ITU-T X.50 Div. 2 . (b) Nopara las subvelocidades estndar del X.50. (c) Normalmente utilizadas slo si el soporte X.50 se configura como Div. 2. Si se utiliza con Div. 3, el canal de 1.2 kbit/s debe ser situado en los octetos correspondientes a un canal de 2.4 kbit/s. (d) La tabla refleja la Recomendacin ITU-T X.50 Div. 3 (20 octetos). Si un soporte X.50 ha sido configurado como Div. 2, los octetos de canal de subvelocidad listados han de ser extrapolados hasta los 80 octetos de la trama. Por ejemplo,un canal de 9.6 kbit/s residir en los siguientes octetos: 1 6 11 16 21 26 31 36... 71 76.
Deteccin de SIA X.50 El usuario puede seleccionar o bien 15 o 32 octetos consecutivos todos ellos a uno como el umbral para declarar SIA en cada uno de los cuatro canales X.50.
Acondicionamiento de lnea V.110 El usuario puede seleccionar los datos que han de ser enviados a los canales V.110 para considerar prdida de trama y SIA X.50. Acondicionamiento para la prdida de alineamiento de trama X.50: La deteccin de la prdida de alineamiento de trama X.50 ocurrir cuando se reciban cuatro secciones consecutivas de bits de trama con uno a ms errores de bit en cada una. Una seccin puede componerse de 10 bits consecutivos de trama, sin incluir los bits de mantenimiento (A o A, B, C, D, E, F, G y H). La recuperacin desde la prdida de trama X.50 se consigue en dos fases. Paso 1. Paso 2. Fase de bsqueda -En el canal X.50 se busca los bits de configuracin forzada (5 o 7 bits) en el patrn de trama. Cuando esto se consigue se entra en la segunda fase. Fase de confirmacin - Los 16 bits de estructuracin de trama (excepto los A, B, C, D, E, F, G y H) inmediatamente siguientes a aquellos de la fase de bsqueda se examinan conjuntamente con ellos. Si todos los bits forman parte del patrn de trama X.50, se asume que se ha recuperado el alineamiento. Si los bits no forman parte del patrn de trama, se entra de nuevo en la fase de bsqueda. El usuario puede seleccionar una de las tres acciones siguientes mientras la prdida de trama est activa. SIA (todo unos, sin trama) se enviar en todos los canales V.110 asociados con el canal X.50. Seal de reposo (todo unos, estructura de trama vlida) se enviar en todos los canales V.110 asociados con el canal X.50. Seal de reposo (todo unos, estructura de trama vlida) se enviar en todos los canales V.110 asociados con el canal X.50. Si la prdida de trama se encuentra activa durante 64 octetos, "Red Fuera de Servicio", "Network Out of Service" (NOS - SB=1 ata = 0) se enviar en todos los canales V.110 asociados con el canal X.50.
123
Acondicionamiento para la deteccin de SIA X.50: Se da por hecho que la seal SIA est presente cuando se han recibido 15 o 32 (a eleccin del usuario) octetos consecutivos, cada uno de ellos conteniendo solo unos. La SIA inhibir las alarmas de prdida de trama X.50 y la de tasa de error excesivo. Se asume que la seal SIA ha desaparecido cuando se han recibido tres octetos consecutivos que contengan al menos un 0, o si se ha conseguido el alineamiento de trama X.50. El usuario puede seleccionar una de las tres acciones siguientes mientras el canal X.50 est recibiendo SIA. SIA (todo unos, sin trama) se enviar en todos los canales V.110 asociados con el canal X.50. Seal de reposo (todo unos, estructura de trama vlida) se enviar en todos los canales V.110 asociados con el canal X.50. Seal de reposo (todo unos, estructura de trama vlida) se enviar en todos los canales V.110 asociados con el canal X.50. Si se recibe SIA durante 64 octetos, "Red Fuera de Servicio", "Network Out of Service" (NOS - SB=1 ata = 0) se enviar en todos los canales V.110 asociados con el canal X.50.
Tasa de error excesivo X.50 (primario) El usuario puede seleccionar un umbral para la tasa de errores de bit en la estructura de trama en el canal X.50 necesario para declarar una alarma. Las posibilidades son 10-4, 10-5, y 10-6, con 10-6 como valor por defecto. Si este umbral se sobrepasa, se declarar una alarma de mantenimiento inmediato (PMA).
Tasa de error excesivo X.50 (secundario) El usuario puede seleccionar un umbral para la tasa de errores de bit en la estructura de trama en el canal X.50 necesario para actuar sobre los datos. Las posibilidades son 10-2, 10-3, 10-4, 10-5 y 10-6, con 10-2 como valor por defecto. El usuario puede seleccionar una de las tres acciones siguientes mientras se excede el umbral. No se lleva a cabo ninguna accin. SIA (todo unos, sin trama) se enviar en todos los canales V.110 asociados con el canal X.50. Seal de reposo (todo unos, estructura de trama vlida) se enviar en todos los canales V.110 asociados con el canal X.50.
Sentido del bit S en X.50 El usuario ha de seleccionar el sentido del bit S en el canal de datos X.50 entrante. Esto se utiliza para determinar si el bit S ha de invertirse antes de ser transmitido como el bit SB V.110. Las opciones son bit S no invertido (S = 0 ON) (defecto) bit S invertido (S = 0 OFF)
124
Acondicionamiento de lnea X.50 El usuario puede seleccionar los datos que han de enviarse en un canal X.50 cuando se produce la prdida de trama y SIA V.110. Acondicionamiento para la prdida de alineamiento de trama V.110 La prdida de sincronizacin de trama V.110 se definir como la deteccin de al menos tres tramas V.110 consecutivas, cada una de ellas con al menos un error de bit de trama. El usuario puede seleccionar que ocurra una de las acciones siguientes mientras est activa la prdida de trama. "Network Out of Service" (NOS - S=OFF, DATOS=0) se enviar en todo octeto(s) X.50 asociado con el canal V.110. Seal de reposo (S=OFF, DATOS=1) se enviar en todo octeto(s) X.50 asociado con el canal V.110. Si la prdida de trama est activa durante 64 octetos, NOS (S=OFF, DATOS=0) se enviar en todo octeto(s) X.50 asociado con el canal V.110.
Acondicionamiento para la deteccin de SIA V.110 Se detectar SIA V.110 cuando se reciban menos de 3 ceros en 256 bits del flujo de datos V.110. La SIA V.110 habr desaparecido cuando al menos 3 ceros se hayan recibido en 256 bits del flujo de datos V.110. El usuario puede seleccionar una de las acciones siguientes mientras el canal V.110 est recibiendo SIA. "Network Out of Service" (NOS - S=OFF, DATOS=0) se enviar en todo octeto(s) X.50 asociado con el canal V.110. Seal de reposo (S=OFF, DATOS=1) se enviar en todo octeto(s) X.50 asociado con el canal V.110. Si se recibe SIA durante 64 octetos, NOS (S=OFF, DATOS=0) se enviar en todo octeto(s) X.50 asociado con el canal V.110.
125
6.7.2.3 Bucles de retorno Slo puede estar activo un bucle de retorno (bucle de retorno local con patrn o bucle de retorno de lnea) por cada mdulo de interfaz X50 en cualquier momento. Bucle de retorno de lnea externo X.50 Un bucle de retorno de lnea externo X.50 est diseado dentro del mdulo para cada uno de los cuatro canales X.50. Los datos X.50 hacia la ECS se interceptan y se retornan hacia la fuente de X.50. Se transmitir SIA en todos los canales V.110 conectados al canal X.50 bajo test.
LOOPBACK CIRCUIT
X.50 out
ECS Unit
LOOPBACK CIRCUIT
IDLE INSERT
V.110 in
XB-BUS PORT 1
XB-BUS PORT 2
X.50 in
AIS INSERT
V. 110 out
X.50 External Line Loopback
V.110 External Line Loopback
A0F0076A
Fig. 51: Bucles de retorno de lnea externos en la ECS
Bucle de retorno de lnea externo V.110 Un bucle de retorno de lnea externo V.110 est diseado dentro del mdulo para cada uno de los 30 canales V.110. Los datos V.110 hacia la ECS se interceptan y se retornan hacia la fuente de V.110. Se transmitir seal de reposo SIA en todo octeto(s) X.50 conectado al canal V.110 bajo test.
126
Bucle de retorno de lnea interno X.50 Un bucle de retorno de lnea interno X.50 est diseado dentro del mdulo para cada uno de los 4 canales X.50. Los datos que salen del bloque V.110/X.50 se retornan hacia el bloque V.110/X.50. Todo unos se transmitir hacia la fuente del canal X.50 bajo test.
LOOPBACK CIRCUIT
X.50 out
1's INSERT
ECS Unit
LOOPBACK CIRCUIT
V.110 in
XB-BUS PORT 1
XB-BUS PORT 2
X.50 in
1's INSERT
V. 110 out
X.50 External Line Loopback
V.110 External Line Loopback
A0F0075A
Fig. 52: Bucles de retorno de lnea internos en la ECS
Bucle de retorno de lnea interno V.110 Un bucle de retorno de lnea interno V.110 est diseado dentro del mdulo para cada uno de los 30 canales V.110. Los datos V.110 que salen del bloque V.110/X.50 se retornan hacia el bloque V.110/X.50. Todo unos se transmitir hacia la fuente del canal V.110 bajo test.
127
Bucle de retorno local con patrn El bucle de retorno local con patrn se utiliza para verificar la integridad del hardware y software del mdulo de interfaz X50. El bucle de retorno local con patrn comprueba los bfer de entrada V.110 y X.50, la RAM de la tabla de bsqueda V.110, las funciones de asignacin V.110 de salida, retorno de las funciones de control, y las funciones del estructurador de trama V.110. EL DSP escribe un patrn de prueba en el bfer de entrada X.50. El asignador (mapper) V.110 y la tabla de bsqueda convierten estos dato de prueba en datos V.110. Los datos V.110 se retornan al estructurador de trama V.110 utilizando el bucle de retorno de lnea interno V.110. El estructurador de trama V.110 escribe los datos de prueba en el bfer de entrada V.110 y el DSP lee el bfer de entrada V.110 y verifica los datos. Debido a que el bucle de retorno local con patrn utiliza intervalos de tiempo sin asignar, no afecta a la transmisin o recepcin de datos de ningn canal.
Blocks not tested are in gray
ECS440 Module
LOOPBACK CIRCUIT
V.110 DATA
DSP
TEST DATA
X.50 FRAMER
V.110 INTERNAL LINE LOOPBACK
X.50 INPUT BUFFER
V.110 OUTPUT MAPPER & CRC GENERATOR
V.110 LOOK-UP TABLE
V.110 FRAMER
V.110 INPUT BUFFER
X.50 OUTPUT MAPPER
X.50 LOOK-UP TABLE
A0F0074A
Fig. 53: Bucle de retorno local con patrn ECS
128
6.7.2.4 Control de la unidad La unidad ECS se controla con un microprocesador de 16 bits 80C188, que trabaja a 10 Mhz. El procesador de la unidad une el subrack al NMS a travs del bus VTP. El programa de aplicacin se almacenan en una memoria EPROM intercambiable o FLASH. La memoria FLASH puede utilizarse para telecargar actualizaciones del programa de aplicacin. El nmero de la unidad y los parmetros de configuracin se almacenan en una memoria FLASH no voltil. Esto permite que la unidad recupere automticamente la configuracin existente en el estado original en el caso de que se produzca una interrupcin del suministro de alimentacin. Un circuito de vigilancia supervisa la operacin del procesador y produce la reinicializacin de la unidad si se dispara el circuito.
6.7.2.5 Mdulo de alimentacin La ECS-5T/10T recibe la potencia del mdulo de alimentacin de la unidad, PDF 488/499 o PDF 489. El mdulo de alimentacin proporciona tres voltajes regulados +5 VCC, +12 VCC y -10 VCC. El voltaje de batera se toma del bus MartisDXX para ser utilizado como voltaje de alimentacin para los mdulos de alimentacin PDF488/499. El mdulo tambin recibe los +5 VCC de voltaje de bus necesarios para las condiciones del transitorio de inicializacin de los circuitos de interfaz conectados al bus. Los +5 VCC generados por la unidad se supervisan con un circuito de reinicializacin. Un voltaje insuficiente produce la reinicializacin de la unidad. Todos los voltajes de operacin de la unidad se supervisan, incluyendo el voltaje de bus de +5 VCC, midindolos con un conversor interno A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
6.7.2.6 Temporizacin y circuitera para bucles de retorno La funcin del bloque de temporizacin del interfaz consiste en proporcionar a cada interfaz las seales de reloj y sincronizacin de manera que cada interfaz pueda transmitir y recibir datos y sealizacin hacia/desde el interfaz de datos. El bloque de temporizacin y circuitera para bucles de retorno tambin es responsable de proporcionar un bucles de retorno para todos los interfaces. Los bucles de retorno se activan cuando el microprocesador escribe un registro especifico de control. Interfaz del X-bus El interfaz del X-bus (bus de crosconexin) realiza la adaptacin entre la circuitera de formateo de datos y el bus de datos y de direcciones del subrack MartisDXX. La unidad ECS dispone de dos puertos hacia el X-bus: X.50 y V.110. El octeto V.110 se rellena comenzando por el MSB. Interfaz del C-bus La unidad ECS se comunica con el resto de las unidades del subrack y con el NMS a travs del interfaz del bus de control. Cada posicin de unidad en el subrack dispone de una direccin individual que se lee del conector del panel posterior. Esta direccin es parte de la direccin de identificacin de la unidad utilizada por la red de comunicacin MartisDXX. Los parmetros de la unidad pueden ser modificados a travs del bus de control con la ayuda del NMS o del Terminal de Servicio conectado a la SCU. Las unidades tambin se supervisan y los datos de faltas se recolectan a travs del bus de control. Conversor V.110/X.50 La unidad ECS multiplexa canales V.110 en canales X.50 y demultiplexa canales X.50 en canales V.110.
129
Conversor X.50 a V.110 El bloque de conversin de X.50 a V.110 maneja cuatro canales X.50 por cada mdulo X50. Cada mdulo se puede configurar para buscar el patrn de estructura de trama Divisin 2 o Divisin 3. El bloque de conversin de X.50 a V.110 temporiza los datos y las tramas X.50 entrantes sobre el patrn de estructura de trama Divisin 2 o Divisin 3. Buscar todas las posiciones de bit para el patrn de estructura de trama X.50 (esto permite al mdulo entramar sobre X.50 canales recibidos de interfaces no alineados con ninguna trama). Detecta errores de trama y almacena la cuenta de errores para que los lea el bloque de control. Demultiplexa el flujo X.50 en canales individuales de cliente en formato V.110. Calcula un CRC sobre canales V.110M y transmite tanto datos V.110(M) o acondicionamiento al bloque de la circuitera de temporizacin y bucles de retorno. Conversor V.110 a X.50 El bloque de conversin de V.110 a X.50 maneja 30 canales V.110 por cada mdulo X50. Cada mdulo se puede configurar para buscar V.110 o V.110M. El bloque de conversin de V.110 a X.50 temporiza los datos y las tramas V.110 entrantes sobre el patrn de estructura de trama. Detecta errores de trama y almacena la cuenta de errores para que los lea el bloque de control. Si el canal se configura como V.110M, detecta errores de CRC y se lo comunica al bloque de control. Multiplexa los canales V.110(M) en uno de los cuatro canales X.50 Divisin 2 o Divisin 3 disponibles. Transmite tanto datos X.50 o acondicionamiento al bloque de la circuitera de temporizacin y bucles de retorno.
130
6.7.3 Supervisin de fallas en la ECS
6.7.3.1 Fallas en el bloque 0 La ECS mantiene cuatro u ocho bloques de interfaz idnticos para los canales X.50 numerados del 1 al 4 o del 1 al 8. La ECS mantiene 30 o 60 bloques de para los canales V.110 interfaz idnticos numerados del 9 al 39 o del 9 al 69. Las partes comunes se denominan bloque 0. Los siguientes acrnimos se utilizan en las tablas inferiores. PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo Fallas de la unidad de alimentacin supervisadas en la ECS (Bloque 0)
Condicin de falla PDF +5 V +12 V -10 V +5 V backplane voltage Estado PMA PMA PMA PMA LED R R R R
Fallas en las partes comunes (Bloque 0)

Condicin de falla Checksum error Checksum error in FLASH memory Checksum error in downloaded SW Operating status faults Software unpredicted Unit in reset Wrong or missing interface module 1 Wrong or missing interface module 2 ASIC fault in base unit FPGA Error in Interface module 1 FPGA Error in Interface module 2 Set-up structure error Start permission denied Unit Hardware Error X-bus fault Missing IA activity CIF 1 Port 1 Missing IA activity CIF 1 Port 2 Missing IA activity CIF 2 Port 1 PMA + S PMA + S PMA + S R R R
131
Estado PMA + S PMA + S PMA + S PMA PMA + S PMA + S PMA + S PMA + S PMA + S PMA + S PMA + S PMA + S
LED R R R R R R R R R R R R
Condicin de falla Missing IA activity CIF 2 Port 2 Incompatible EPROM/FLASH Program Bus Sync Fault Module Error fault Hardware Errors, Interface Module 1 Hardware Errors, Interface Module 2
Estado PMA + S PMA PMA + S PMA + S PMA + S
LED R R R R R R R
DSP Communication Errors, Interface Module 1 PMA + S DSP Communication Errors, Interface Module 2 PMA + S
Fallas de memoria (Bloque 0)

Condicin de falla Fallas de memoria RAM fault, UBU RAM fault, interface module 1 RAM fault, interface module 2 EPROM fault FLASH Write Error FLASH Copy Error FLASH Erase Error FLASH Duplicate Error FLASH Shadow Error PMA + S PMA + S PMA + S PMA + S PMA PMA PMA PMA PMA R R R R R R R R R Estado LED
132
6.7.3.2 Fallas generales de intrerfaz en la ECS Bloque 18, 8 canales X.50

Condicin de falla BER 10 BER 10 BER 10 Frame Far-End Alarm AIS Frame Alignment Lost Channel in Loopback Unavailable state in terms of CCITT G.821 Performance Event Faults Masked Estado PMA PMA PMA MEI MEI + S PMA + S MEI + S PMA + S PMA + S MEI LED R R R Y Y R Y R R Y
Bloque 968, 60 canales V.110(M)

Condicin de falla Frame Far-End Alarm AIS Frame Alignment Lost Channel in Loopback Unavailable state in terms of G.821 Performance Event Faults Masked Estado MEI MEI + S PMA + S MEI + S PMA + S PMA + S MEI LED Y R R Y R R Y
133
6.7.4 Panel frontal de la unidad servidora de conversin ECS
ECS 5T
Red Alarm Yellow Alarm
A0M0046A
Fig. 54: Panel frontal de la unidad ECS
134
6.7.5 Especificaciones tcnicas para la unidad servidora de conversin ECS Nmero de canales X.50 por unidad: 8 para la 10T, 4 para la 5T Nmero de canales V.110 por unidad: 60 para la 10T, 30 para la 5T
6.7.5.1 Requisitos del interfaz X.50 El canal X.50 puede conectarse a cualquier interfaz de datos de N x 64kbit/s. El alineamiento de octeto no es necesario excepto para los canales X.50 bis de 48 kbit/s.
6.7.5.2 Requisitos de alimentacin Suministro CC PDF488 (versin -48 V) PDF499 (versin -48 V ) PDF489 (versin +24 V ) Consumo de potencia Desde la entrada de voltaje CC (mx): ECS-5T: 6.5 W ECS-10T: 11 W voltaje de entrada: -30 a -60 VCC voltaje de entrada: -30 a -60 VCC voltaje de entrada: +19 a +32 VCC
6.7.5.3 Dimensiones mecnicas Anchura unidad de una ranura: 25 mm unidad de dos ranuras: 50 mm Profundidad 160 mm Altura 244 mm
135
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ EPS: UNIDAD SERVIDORA PARA COMPRESIN DE VOZ Y FAX UNITSES.FM 27.12.99
6.8 EPS: Unidad servidora para compresin de voz y fax

6.8.1 Generalidades La unidad servidora para compresin de voz y fax EPS tiene dos variantes, EPS-5T y EPS-10T. La EPS-5T convierte 4 canales de 64 kbit/s con codificacin de voz PCM (MIC, en espaol) ley A o ley Mu a 8 kbit/s de Prediccin Lineal por Excitacin de Tabla de Cdigos (Codebook Excited Linear Prediction, CELP) o 16 kbit/s de Codificacin por Transformada Adaptativa (AdaptiveTransform Coding, ATC) y viceversa, de manera independiente para cada canal. La EPS-10T convierte 8 canales de 64 kbit/s con codificacin de voz PCM (MIC, en espaol) ley A o ley Mu a 8 kbit/s CELP o 16 kbit/s ATC y viceversa de manera independiente para cada canal.
136
6.8.2 Operacin de la unidad servidora para compresin de voz y fax
6.8.2.1 Estructura de la unidad EPS
Diseo mecnico de EPS Estructura de EPS-5T La unidad EPS-5T se compone de la unidad base y los mdulos siguientes. Unidad base universal UBU 254 Mdulo de software de la unidad UBZ 441 Mdulo de alimentacin PDF 488 (-48 V) o PDF489 (+24 V) Mdulo de compresin de voz y fax EPS 442 Placa de bus para EPS-5T RMU 467
El mdulo de alimentacin se monta en la unidad base. La EPS-5T ocupa 5T de ancho y puede utilizarse en cualquier ranura de unidad de interfaz.
UBZ 441 UBU 254
PDF 488 EPS 442
FRONT PANEL
EPS 5T
A0M0047A
Fig. 55: Estructura de la unidad EPS-5T

137
Estructura de EPS-10T La unidad EPS-10T se compone de la unidad base y los mdulos siguientes. Unidad base universal UBU 256 Mdulo de software de la unidad UBZ 441 Mdulo de alimentacin PDF 499 (-48 V) o PDF489 (+24 V) Mdulos de compresin de voz y fax EPS 442, dos piezas Placa de bus para EPS-10T RMU 468
La unidad base es similar a la UBU 254 con la excepcin de que est equipada con mecnica de doble ancho (10T). La EPS-10T puede montarse en cualquier ranura de interfaz para unidades 10T.
UBZ 441 UBU 256
(2X) EPS 442
PDF 499/489 FRONT PANEL
EPS-10T
A0M0048A
Fig. 56: Estructura de la unidad EPS-10T
138
Diagrama de bloques de la unidad servidora EPS
Interface 4 Interface 3 Interface 2 Interface 1
X B U S
DATA IF XBUS IF SIG IF TIMING IF
SIG MUX
COMPRESS PCM
PCM DECOMPRESS
SIG MUX
C B U S
uP IF
SERIAL I/O
CONTROL
P O W E R
POWER
+12V, +5V -10V
UBU254
A0F0079A
Fig. 57: Diagrama de bloques de la unidad servidora EPS
Parmetros de configuracin Velocidad de compresin La EPS puede soportar velocidades de compresin de 8 kbit/s (CELP) o 16 kbit/s (ATC). Cada interfaz puede ser configurado de manera independiente para una de las dos velocidades de compresin. Codificacin PCM La EPS puede soportar tanto codificacin de ley A con inversin par de bit, como ley Mu.
139
Sealizacin Transmisin DTMF La EPS preservar la integridad de los tonos DTMF tanto para la marcacin automtica como para velocidades de sealizacin ms lenta. Los tonos DTMF se pueden soportar hasta una velocidad mxima de 10 pulsos por segundo con un ciclo de actividad de 50 ms activado y 50 ms desactivado. Los tonos DTMF primero se detectan y despus se regeneran. Las frecuencias del tono se regeneran a frecuencias de tono nominal y los niveles se regeneran al nivel detectado. Sealizacin ABCD El usuario puede disponer de bits de sealizacin ABCD a travs de la EPS. Los bits de sealizacin se multiplexan en un flujo comprimido propietario junto con los bits de voz o datos comprimidos. Transmisin de sealizacin AC15 El usuario dispone de la opcin de activar la sealizacin AC15. La integridad de la sealizacin AC15 se preserva codificando las seales dentro de banda AC15 en el extremo cercano, transmitindolas hacia el extremo lejano y despus regenerndolas all. La transmisin de sealizacin AC15 detectar los siguientes tonos de progreso de llamada: tono de llamada (350 Hz y 440 Hz), indicacin de llamada (400 Hz, 450 Hz), y circuito ocupado (400 Hz). La transmisin de sealizacin AC15 tambin detectar los siguientes tonos de sealizacin: reposo (2280 Hz continuo) y pulso de dgito (2280 Hz alternante). El detector requiere unos niveles de entrada por encima de -29 dBm0. Los tonos de progreso de llamada se regeneran a niveles fijos de -13 dBm0, y al seal de reposo se regenera a un nivel fijo de -20 dBm0. Los pulsos de dgito se regeneran al nivel de deteccin. La seal de reposo (2280 Hz) se detecta y se filtra paso banda con un rango de deteccin de 50 Hz alrededor de la frecuencia nominal de la seal de lnea. La seal de reposo se transmite tras 300 mSec de la deteccin. El progreso de llamada est activo slo si la sealizacin de lnea est activa, y la transmisin de pulsos est activa slo si la seal de reposo est activa en la direccin opuesta. El detector de seal dispone de una tolerancia de frecuencia de 5% y transmitir los pulsos de marcado a velocidades de hasta 10 pps. Opcin PAC15 Existen dos opciones para la transmisin de AC15. La PAC15 u opcin de marcacin por pulso, se selecciona cuando los conmutadores AC15 convierten DTMF a marcacin por pulsos, produciendo as pulsos de dgitos consecutivos DTMF y AC15. En este caso no se puede garantizar la transmisin correcta de la temporizacin de guarda del registro AC15 (marcacin de pulso) y DTMF si se aplican de manera consecutiva. Por tanto, cuando se selecciona la opcin PAC15, la transmisin de DTMF se bloquea durante la sealizacin de lnea AC15. Opcin DAC15 En algunos casos los conmutadores AC15 no convierten los dgitos DTMF en pulsos de marcado AC15. En ese caso la opcin DAC15 da la prioridad a los dgitos marcados en DTMF durante la sealizacin de establecimiento de llamada AC15.
140
Transmisin de fax Las transiciones automticas EPS entre compresin de voz y transmisin de fax se realizan antes de demodular y retransmitir digitalmente la seal de datos y fax si es necesario. El algoritmo preserva la reduccin automtica de las velocidades de transmisin de facsmil. No es necesario realizar cambios en los parmetros de configuracin. En la siguiente tabla se muestra un lista de las velocidades de fax soportadas para las dos velocidades de compresin posibles. Velocidades de transmisin de fax
Parmetro V.21 300 bit/s V.27 ter 2400 bit/s V.27 ter 4800 bit/s V.29 ter 7200 bit/s V.29 9600 bit/s 16 kbit/s Si Si Si Si Si 8 kbit/s Si Si Si Si No
Opcin NSF Algunas mquinas de fax soportan caractersticas de recursos no estndar (NSF) como encriptado, buzn de seguridad o esquemas de modulacin propietarios. En el caso de que el usuario sepa que las mquinas de los dos extremos estn utilizando caractersticas NSF, esta opcin ha de habilitarse. Esta caracterstica tambin trabajar con mquinas de fax estndar, pues el contestador responder con un identificador NSF. Si la mquina que origina NSF no recibe este identificador, asume que el extremo contestador es una mquina estndar y conmuta a la operacin estndar. Transparencia de datos La EPS puede preservar la integridad de las seales de datos a la velocidad de compresin 16 kbit/s que estn de acuerdo con los estndares listados en la tabla inferior. El algoritmo preserva la reduccin automtica de las velocidades de transmisin de mdem. No se necesita realizar cambios en los parmetros de configuracin. Velocidad de transmisin de datos
Parmetro Bell 103 300 bit/s V.22 1200 bit/s V.22 bis 2400 bit/s 16 kbit/s Si Si Si 8 kbit/s No No No
Cancelacin de eco El cancelador de eco proporciona 32 ms de cancelacin en el trayecto extremo. Durante la transmisin de fax el algoritmo ajusta automticamente el estado del cancelador de eco y lo devuelve al estado normal al final de la transmisin. Se puede inhabilitar la cancelacin de eco si es necesario. Se recomienda que mientras se realizan diagnsticos externos utilizando tonos analgicos el cancelador de eco se inhabilite. En la operacin normal el cancelador de eco ha de habilitarse.
141
6.8.2.2 Controlador de la unidad La unidad EPS se controla con un microprocesador de 16 bits 80C188 que trabaja a 20 Mhz. El procesador de la unidad une el subrack al NMS a travs del bus VTP. El programa de aplicacin se almacena en una memoria EPROM intercambiable o FLASH; la memoria FLASH puede utilizarse para telecargar actualizaciones del programa de aplicacin. El nmero de la unidad y los parmetros de configuracin se almacenan en una memoria FLASH no voltil. Esto permite que la unidad recupere automticamente la configuracin existente en el estado original en el caso de que se produzca una interrupcin del suministro de alimentacin. Un circuito de vigilancia supervisa la operacin del procesador y produce la reinicializacin de la unidad si se dispara el circuito.
6.8.2.3 Mdulo de alimentacin La EPS-5T/10T recibe la potencia del mdulo de alimentacin de la unidad PDF 488/499 o PDF 489. El mdulo de alimentacin proporciona tres voltajes regulados: +5 V, +12 V y -10 V. El voltaje de batera se toma del bus MartisDXX para ser utilizado como voltaje de alimentacin para los mdulos de alimentacin PDF488/499. El mdulo tambin recibe los +5 VCC de voltaje de bus necesarios para las condiciones del transitorio de inicializacin de los circuitos de interfaz conectados al bus. Los +5 VCC generados por la unidad se supervisan con un circuito de reinicializacin. Un voltaje insuficiente produce la reinicializacin de la unidad. Todos los voltajes de operacin de la unidad se supervisan, incluyendo el voltaje de bus de +5 VCC, midindolos con un conversor interno A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
6.8.2.4 Temporizacin y control La funcin del bloque de temporizacin del interfaz consiste en proporcionar a cada interfaz las seales de reloj y sincronizacin de manera que cada interfaz pueda transmitir y recibir datos y sealizacin hacia/desde el interfaz de datos y sealizacin. El bloque de temporizacin y control tambin es responsable de proporcionar un bucle de retorno bidireccional PCM para todos los cuatro interfaces. El bucle de retorno se activa cuando el microprocesador escribe un registro especfico de control.
142
6.8.2.5 Interfaz del X-bus El interfaz del X-bus (bus de crosconexin) realiza la adaptacin entre la circuitera de formateo de datos y el bus de datos y de direcciones del subrack MartisDXX. La unidad EPS dispone de tres puertos hacia el X-bus: PCM, comprimido, y sealizacin. El octeto comprimido se rellena comenzando por el MSB. Asignacin de seal (Mapping) Los bits de sealizacin de cada interfaz son asignados normalmente al interfaz desde el bus XD por la SXU. Entonces los bits de sealizacin se multiplexan en el flujo comprimido junto con los datos. El proceso de multiplexado de los bits de sealizacin dentro del flujo comprimido lo maneja el algoritmo. Mapping de seal
Codificacin ATC CELP Velocidad XB 16 kbit/s 8 kbit/s Utilizacin de bits de TS B7B8 B8 Bits de sealizacin suportados a, b, c, d a, b, c, d
6.8.2.6 Interfaz del C-Bus La unidad EPS se comunica con el resto de las unidades del subrack y con el NMS a travs del interfaz del bus de control. Cada posicin de unidad en el subrack dispone de una direccin individual que se lee del conector del panel posterior. Esta direccin es parte de la direccin de identificacin de la unidad utilizada por la red de comunicacin MartisDXX. Los parmetros de la unidad pueden ser modificados a travs del bus de control con la ayuda del Terminal de Servicio conectado a la SCU. Las unidades tambin se supervisan y los datos de fallas se recolectan a travs del bus de control.
6.8.2.7 Cancelacin de eco El eco se produce en los dispositivos hbridos que convierten circuitos analgicos de 4 hilos a 2 hilos. El eco ms molesto para el odo humano no se debe nicamente a un balanceado pobre del dispositivo hbrido. Un desajuste en el nivel de los circuitos a 4 hilos puede reducir el efecto del balanceado del dispositivo hbrido. Sin embargo, el valor del retardo de transmisin hace que el eco se note ms. Por esta misma razn se utiliza un cancelador de eco para eliminar el eco potencial. El cancelador de eco muestrea la seal de salida PCM (PCM OUT) y simula el hbrido y la rama del trayecto final del circuito. El cancelador produce entonces una seal igual pero de signo contrario y la resta del trayecto de entrada. El cancelador de eco puede producir hasta 32 mSec de cancelacin en el trayecto extremo. El cancelador protege al oyente del extremo lejano de los ecos generados en el extremo cercano.
143
6.8.2.8 Bloques de compresin/descompresin Las muestras de una conversacin normal entran por el puerto PCM IN desde el extremo local. Atraviesa el CELP de 8K, o ATC de 16K. La sealizacin fuera de banda, como por ejemplo los bits de sealizacin ABCD, se multiplexan y sincronizan junto con la conversacin codificada en un flujo comprimido etiquetado como Compress Out. Desde la direccin opuesta o desde el extremo lejano los datos comprimidos se introducen por el puerto denominado Compress In. La conversacin se decodifica y las seales fuera de banda se desgajan (separan) en un circuito demultiplexor y se envan al bus de sealizacin. Los datos PCM parten hacia el extremo cercano a travs del puerto etiquetado como PCM OUT. Se utiliza un detector para analizar la presencia de fax o seales en banda. Cuando uno de estos se detecta, el codificador se dispone para permitir que la transmisin de fax demodule los datos de la mquina de fax transmisora. Estos datos digitales se multiplexan dentro del flujo comprimido. En la direccin opuesta los datos digitales de fax son convertidos por el bloque conversor y pasados a la mquina de fax receptora.
PCM IN (+) Fax Relay COMPRESS OUT Mux
Speech Encoder
Echo Cancellor
In-Band Signalling Relay
Out-Band Signalling In
Out-Band Signalling Out PCM OUT
Speech Decode COMPRESS IN Dmux In-Band Signalling Converter
CONTROL Fax Converter
A0F0080A
Fig. 58: Diagrama de bloques de compresin/descompresin
144
6.8.2.9 Bucles de retorno El NMS puede controlar dos bucles por interfaz en la unidad EPS. Los bucles y puntos de medida se utilizan para identificar los equipos averiados y detectar las direcciones que fallan. La unidad incluye un control de finalizacin del bucle de retorno de manera independiente para cada canal, que inhabilitar el bucle cuando el tiempo definido por el usuario haya terminado. Las pruebas con patrn de bit (BERT) no pueden ser utilizadas para identificar problemas a travs del algoritmo de compresin. El algoritmo de compresin no reproduce el patrn de bits de la misma manera a como lo hace un tono analgico o una conversacin.
EPS UNIT
XD-BUS
Signalling Pcm in Compressed Multiplexing Voice/Fax Compression
[2]
XB-BUS
Tone Detect Tone Generation
Echo Canceller
[1]
XB-BUS
Compressed Demuxing
Voice/Fax Expansion Signalling
Pcm out
XD-BUS
A0F0078A
Fig. 59: Bucles de retorno y diagnsticos de la EPS
Bucle de retorno PCM (comprimido) En el mdulo est diseado un bucle de retorno PCM [1] para cada interfaz. Este bucle de retorno es un bucle bidireccional que retorna hacia la fuente PCM y un bucle de retorno hacia el ncleo de la unidad. Los datos PCM hacia la EPS son interceptados y retornados hacia la fuente de PCM. El otro extremo toma los datos del bloque de descompresin de voz y los retorna hacia el bloque de compresin de voz. Bucle de retorno comprimido En el mdulo se incluye un bucle del lado comprimido [2] para cada interfaz. Este bucle de retorno saca los datos comprimidos de los paquetes y los retorna hacia los datos demultiplexados en el bloque. Este bucle permite al usuario disponer de tonos que pasan a travs de toda la unidad para verificar el estado la misma.
145
6.8.2.10 Generacin de tonos En el mdulo est diseado un generador de tonos para cada interfaz con el fin de dar al usuario la posibilidad de generar tonos internamente con el propsito de detectar y resolver problemas. A travs del NMS el usuario dispone de control para generar slo dos tonos a tres niveles fijos. Para generar un tono, la generacin de tono debe estar a ON (ver la Fig. 59). La tabla inferior muestra un listado de las opciones de usuario. Generacin de tonos
Frecuencia del tono Digital mW 1000 Hz 1020 Hz onda senoidal Nivel del tono 0, -10, -23 dBm 0, -10, -23 dBm Estado de generacin On/Off On/Off
6.8.2.11 Deteccin de tonos El usuario tiene la posibilidad de medir internamente el nivel y la frecuencia. En el mdulo, un circuito de deteccin ha sido diseado para cada interfaz. El usuario puede utilizarlo slo si el parmetro de generacin de tonos est habilitado. Es posible aislar un problema particular en el trayecto (transmisin/recepcin) utilizando equipos de prueba externos con el generador interno. Si se selecciona el equipo externo para generar un tono diferente de los tonos internos disponibles, el detector interno de nivel/frecuencia puede medir el tono externo, y el tono generado internamente puede ser medido con el equipo externo. Cuando se activa el generador interno, el software inhabilita automticamente el cancelador de eco y lo devuelve al estado normal cuando el generador interno se desactiva. Durante el diagnstico el estado del cancelador de eco no cambia en los mens de configuracin del NMS. En el momento en el que el usuario est aislando problemas con equipos externos a la vez que activa bucles internos del interfaz, se recomienda que el cancelador de eco est inhabilitado.
146
6.8.3 Fallas y acciones en la unidad servidora de compresin de voz y fax EPS
6.8.3.1 Condiciones de falla La EPS soporta cuatro u ocho bloques de interfaz idnticos, numerados del 1 al 4 o del 1 al 8. Las partes comunes se denominan bloque 0. Los siguientes acrnimos se utilizan en las tablas inferiores. PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo Condiciones de falla en la EPS (Bloque 0)
Condicin de falla Alimentacin +5 V, +12 V, -10 V, +5 V +5 V back plane voltage Checksum error - in FLASH memory - in downloaded SW Incompatible SW revisions Fallas de estado de operacin UBU reset Unit not registered Missing module Conflict in module type ASIC fault in base unit ASIC fault in module Software unpredicted Setup structure corrupted Start permission error X-bus fault Missing IA activity SW in FLASH incompatible with EPROM UBU to server module comm error Fallas de memoria RAM, EPROM fault FLASH fault PMA+S PMA+S R R PMA+S PMA+S PMA+S R R R PMA PMA+S PMA+S PMA+S PMA+S PMA PMA+S PMA PMA R R R R R R R R R PMA+S PMA+S PMA+S R R R PMA PMA R R Estado LED
147
Condiciones de falla del interfaz de la EPS (Bloque 18)

Condicin de falla DSP readback failure Fault mask Loop back on Estado PMA+S MEI MEI LED R Y Y
148
6.8.4 Panel frontal de la unidad EPS
EPS 5T
Red Alarm Yellow Alarm
A0M0049A
Fig. 60: Panel frontal de la unidad EPS
149
6.8.5 Especificaciones tcnicas para la unidad servidora de compresin de voz y fax EPS Nmero de canales por unidad en EPS-10T en EPS-5T Especificaciones del codificador de voz Tipo de codificacin Relacin seal/ruido 16 kbit/s ATC 8 kbit/s CELP >30 dB (1004 Hz @ 0 dBm0 tndem nico, tono nico) Retardo de extremo a extremo (excluyendo enlaces de transmisin) 16 kbit/s 8 kbit/s Respuesta a la transferencia de magnitud (1004 Hz @ 0 dBm0) 600 - 3500 Hz 300 - 3500 Hz 100 - 3900 Hz Cancelador de eco Cancelacin en el trayecto extremo deteccin DTMF desviacin de frecuencia nivel de rango duracin del pulso duracin interdgitos intervalo de pulso (Pulso on + Pulso off) regeneracin DTMF desviacin de frecuencia nivel de rango Generacin de tonos precisin de frecuencia 1020/1000 Hz nivel de precisin a 1020/1000Hz Deteccin de tono precisin de frecuencia resolucin en frecuencia nivel de rango precisin de nivel resolucin de nivel 32 mSec menos de 80 ms menos de 150 ms 8 4
0.5 dB 1.5 dB 15 dB
1.4 % max. del nominal

0 a -25 dBm 40 mSec como mnimo 40 mSec como mnimo 93 mSec como mnimo
0.5 % del nominal 3 dB (del nivel vlido detectado)
0.5% 0.5 dB 0.5%

1 Hz 0 to -45 dBm
0.5 dB
0.1 dB
150
6.8.5.1 Requisitos de alimentacin Suministro CC - PDF488 (versin -48 V ) - PDF499 (versin -48 V ) - PDF489 (versin +24 V ) Consumo de potencia Desde la entrada de voltaje CC EPS-5T EPS-10T 9W 17 W voltaje de entrada -30 a -60 V CC voltaje de entrada -30 a -60 V CC voltaje de entrada +19 a +32 V CC
6.8.5.2 Dimensiones mecnicas Anchura - unidad de una ranura - unidad de dos ranuras Profundidad Altura 25 mm 50 mm 160 mm 244 mm
151
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ ESO: UNIDAD SERVIDORA V5.1 UNITSES.FM 27.12.99
6.9 ESO: Unidad servidora V5.1

6.9.1 Generalidades La unidad ESO de MartisDXX es una unidad de servidor sin interfaces de lnea fsicos. Dicha unidad proporciona funciones de protocolo de sealizacin V5.1 a la familia de productos MartisDXX. Por esta razn admite todas las caractersticas, funciones e interfaces necesarios tanto para soportar los servicios de red V5.1 como para actuar de interfaz con la familia de productos MartisDXX. Fsicamente, la unidad ESO se compone del mdulo base UBU254 de MartisDXX que acta de interfaz entre la crosconexin MartisDXX y el bus de control, y del procesador ESO570 V5.1. Juntos forman una nica unidad MartisDXX: la unidad ESO.
6.9.1.1 Normativa general ETS 300 324-1, Conmutacin y protocolos de sealizacin (SPS); Interfaces V en el intercambio local digital, Interfaz V5.1 para admitir la red de acceso febrero de 1994.
152
6.9.2 Operacon de unidad servidora ESO V5.1
6.9.2.1 Diseo mecnico El diseo mecnico de la unidad ESO se basa en la mecnica estndar del sistema MartisDXX. La unidad puede ocupar cualquier ranura del subrack. No obstante, se deberan seguir las recomendaciones generales del equipamiento del subrack.
4 2
ESO
A0M0096A
Fig. 61: Estructura mecnica de la unidad ESO
1 2 3 4 5 6
Panel frontal Procesador de sealizacin V5 ESO570 Unidad base universal UBU254 Unidad de alimentacin PDF488 Unidad del bus troncal RMU465 Memoria Flash EEPROM UBZ536
UBZ 536 es una memoria Flash EEPROM que el usuario puede sustituir y que se encuentra en la unidad UBU254.
153
La unidad est conectada al X-bus del subrack de MartisDXX mediante conectores situados en el borde posterior de la tarjeta. El bus suministra la tensin de operacon necesaria a la alimentacin de la unidad, as como las seales para el bus de control del subrack interno y para el proceso de transmisin de datos.
6.9.2.2 Aplicacin La unidad ESO permite utilizar el nodo MartisDXX como una red de acceso conectada a una central local que cumple la norma V5.1: ETS 300 324-1. La unidad ESO es un mdulo de servidor que no ofrece interfaces fsicos. Admite uno o dos interfaces V5.1 al LE. Cada interfaz V5.1 puede admitir hasta un mximo de 14 puertos de usuario BRI-ISDN que utilicen la unidad interfaz de lnea ISD-LT 30 puertos de usuario PSTN que utilicen la unidad interfaz de lnea CCS-UNI. Respecto a los PSTN, la unidad ESO admite las excepciones y modificaciones de la norma V5.1 para distintos pases. Proporciona asimismo tres canales C por cada interfaz V5.1. El aprovisionamiento de los canales C se realiza con el NMS. Se admiten combinaciones de los interfaces de usuario POTS e ISDN.
6.9.2.3 Diagramas de bloques
BUS IF X-BUS
MDULO DEL SERVIDOR ESO 570
C-BUS CONTROLADOR DE LA UNIDAD
BATERA BUS
ALIMENTACIN (+5 V, +12 V)

A0FS127A
Fig. 62: Estructura funcional de la unidad ESO
La unidad ESO incluye la alimentacin, el procesador, sus circuitos perifricos y varios interfaces para el mdulo y el X-bus. La alimentacin genera las tensiones de operacon necesarias para la unidad a partir de la tensin de la batera recibida desde el X-bus. La CPU UBU controla las tensiones de operacon y en caso de producirse perturbaciones funcionales, se generan mensajes de error.
154
NOTA!
La alimentacin slo funcionar con una entrada de batera de -48 V. No se admiten bateras de 24 V.
CAS hacia
XBUS
X-BUS
DATOS IF
ISDN D hacia CIRCUITOS ISDN C hacia DE CORREOS Canal C hacia Y DE BUCLE DE RETORNO
IF
BLOQUE PROCESADOR V5_1
SIG IF
CAS desde ISDN D desde ISDN C desde
C-BUS
P IF
Canal C desde
I/O en serie
ESO570
ALIMENTACIN +12V,+5V -10V
ALIMENTACIN
UBU254
A0FS128A
Fig. 63: Diagrama de bloques funcionales de la unidad ESO
La unidad ESO se compone de los siguientes mdulos y unidades base: Unidad base universal (UBU254) Unidad del bus troncal (RMU465) Unidad de alimentacin (PDF488) Procesador de sealizacin V5 (ESO570)
155
6.9.2.4 Bloques funcionales Los principales bloques funcionales de la unidad ESO son la Unidad Base Universal (UBU 254), el Procesador de Sealizacin V5 (ESO570), la Unidad de Alimentacin (PDP488) y el Bus troncal (RMU465). La unidad ESO ocupa una ranura (5T) en el nodo MartisDXX. Unidad base universal (UBU 254) La unidad UBU incluye la alimentacin, el procesador, sus circuitos perifricos y varios interfaces para los mdulos y el X-bus. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. Los datos relacionados con el control y supervisin se transmiten en un bus de control interno del subrack, a travs del cual la unidad puede comunicarse con las dems unidades del subrack. La comunicacin entre el NMS gestor de MartisDXX y la unidad ESO debe llevarse a cabo a travs del interfaz de control UBU/ESO. Dicho interfaz debe permitir que el NMS de MartisDXX controle completamente la gestin de configuracin de ESO, la gestin de fallas, la gestin del rendimiento, la gestin de contabilidad, el acceso MIB general y las funciones de descarga del software. Procesador y memoria: La unidad se controla con un microprocesador 80C188. La parte comn del programa UBZ536 se almacena en la tarjeta en una memoria FLASH EEPROM intercambiable. La parte de aplicacin de UBZ536 tambin puede almacenarse en la memoria EEPROM, aunque debe hacerse en la memoria FLASH no voltil. Por consiguiente, es posible actualizar la parte de aplicacin sin necesidad de retirar la unidad de su entorno operativo. Tambin se utiliza la memoria no voltil para almacenar los parmetros operativos de la unidad y su nmero, de modo que en caso de que se produzca un corte en la alimentacin la unidad se reinicia automticamente en las condiciones existentes antes de la interrupcin, sin tener que realizar un ajuste concreto de parmetros. La memoria RAM del procesador funciona como almacenamiento de trabajo. Mdulo de servidor de sealizacin V5 (ESO570) La unidad ESO est diseada para funcionar en el nodo MartisDXX. Los principales componentes de la unidad ESO 570 son la CPU QUICC, la memoria, FPGA, el programa de inicio y el programa de aplicaciones. A continuacin figura una breve descripcin de los componentes principales. CPU QUICC: La unidad ESO570 incluye una CPU QUICC de alta velocidad MC68MH360 para cumplir todos los requisitos de procesamiento. El bus del procesador se conecta a la SRAM, la FLASH PROM de inicio, una RAM de doble puerto, una FPGA y dos bancos de memoria FLASH de aplicacin. Memoria: La unidad ESO570 incluye cuatro tipos de memoria: SRAM, FLASH de inicio, FLASH de aplicacin y RAM de doble puerto. SRAM se utiliza para almacenar datos y parmetros. Los dos bancos de memoria FLASH de aplicacin contienen el cdigo de operacin y se pueden descargar del NMS de MartisDXX. LA PROM FLASH de inicio contiene el cdigo de arranque inicial para el procesador y se utiliza en la puesta en tensin. La RAM de doble puerto se utiliza para establecer la comunicacin entre la UBU254 y la CPU ESO570. FPGA: El FPGA de la tarjeta ESO570 es un dispositivo basado en SRAM. La imagen FPGA se programa al reiniciarse la UNIDAD y en la puesta en tensin mediante un bus serie desde la UBU254. El FPGA acta como un transceptor para los enlaces ISDN C8 y la sealizacin CAS. Convierte los datos de sealizacin en flujos de datos CIF (o a partir de stos) de forma que la CPU pueda acceder a los mismos en la memoria RAM de doble puerto incluida en el FPGA.
156
Programa de inicio: El programa de inicio es el programa almacenado que se encarga de ejecutar la secuencia de arranque de la unidad ESO570. El programa lleva a cabo diagnsticos de tarjeta e inicia el programa de aplicaciones si se encuentra una carga vlida. En caso de no encontrarse un programa de aplicaciones vlido, el programa de inicio pasa a un modo que le permite descargar programas de aplicaciones. El programa de inicio reside en la parte de la memoria FLASH de 256 Kbytes y no se puede modificar. Programa de aplicaciones: El programa de aplicaciones se guarda en la memoria FLASH y se encarga de implementar la norma V5.1. Se arranca a travs del programa de inicio. Una vez inicializado, el programa procesa la sealizacin CAS a partir de los puertos de usuario PSTN y convierte la CAS orientada a bits en el esquema de sealizacin basado en mensajes descrito en [1]. La aplicacin procesa asimismo la sealizacin del canal D de ISDN realizando la funcin de soporte de trama descrita en [1]. Una vez realizada la conversin, la sealizacin del lado del usuario se enva a una central local a travs de los canales C bidireccionales de 64 kbit/s. Por ltimo, el programa de aplicaciones se utiliza para configurar cada uno de los interfaces V5.1 y se puede modificar descargando el software desde el sistema de gestin de red MartisDXX. Fuente de alimentacin La unidad recibe la tensin de operacon desde el mdulo de alimentacin PDF488. Este mdulo puede sustituirse como un todo y se conecta a la unidad mediante conectores. El mdulo se fija con tornillos en el lugar de la unidad reservado a tal efecto. El voltaje de pila que se utiliza como voltaje de alimentacin para el mdulo de fuente de alimentacin se conecta desde el DXX-bus mediante el conector de bus. El mdulo proporciona las tensiones de operacon +5 V y +12 V a los mdulos UBU y ESO570. El mdulo recibe asimismo una tensin de bus de +5 V desde el panel posterior del estante, tensin que durante las condiciones de inicio se suministra a los circuitos del interfaz conectados a los buses del panel posterior. La tensin de operacon de +5 V recibida desde el PDF se supervisa mediante un circuito de reinicio con resultados de baja tensin al reinicializarse la unidad.
6.9.2.5 Mdulos de interfaz No existen interfaces de lnea en la unidad ESO. Todo el trfico de sealizacin CAS de PSTN y los canales D de ISDN del lado del abonado procesados por la unidad ESO se crosconectan a la misma a partir del mdulo de interfaz correspondiente (por ej. ISD-LT, CCS-UNI). La sealizacin procesada se transporta a una central local a travs de los canales C. Cada interfaz V5.1 admite hasta 3 canales C. stos deben crosconectarse a partir de la unidad ESO a un mdulo de interfaz de lnea de 2MB (por ej. GMH). Es necesario adems crosconectar el trfico portador del mdulo de interfaz del lado del abonado al mdulo de interfaz de lnea.
157
6.9.3.1 Descripcon general La tabla que figura a continuacin incluye todas las fallas que la unidad ESO puede gestionar, as como la reaccin de la unidad a cada una de ellas. En la columna Indicacin, R e Y indican que est encendido el LED rojo o amarillo respectivamente. El nmero de bloque define el origen de la falla de la siguiente forma:
Bloque 0 Bloque de nivel de la unidad ESO que informa a UBU y ESO570 acerca de fallas relativas a fallos de memoria ROM, RAM y FLASH, as como sobre otras de carcter general relativas a la unidad. Fallas relacionadas con el interfaz V5.1 de 2,048 Mbit/s, incluidos errores de protocolo V5.1, bucle de retorno de canal e indicaciones SIA. Las fallas del interfaz 1 V5.1 se comunican al bloque 1 y las fallas del interfaz 2 se comunican al bloque 2.
Bloques 1 y 2
158
6.9.3.2 BLOQUE 0:
Condicin de falla No prevista por el software Reinicio de la unidad Fallas de alimentacin: Panel posterior +5 V PDF +5 V +12 V -10 V Fallas de la RAM: UBU Mdulo de interfaz 1 Falla de la EPROM Falla de la BOOT PROM Error de escritura de FLASH UBU Mdulo de interfaz 1 Error de copia de FLASH Error de borrado de FLASH UBU Mdulo de interfaz 1 Error de duplicacin de FLASH Error de sombra de FLASH Error de Checksum de FLASH UBU Mdulo de interfaz 1 Error de estructura de configuracin Mdulo de interfaz incorrecto o ausente Error ASIC Error de hardware de la unidad Error del mdulo de interfaz FPGA Denegacin de permiso de inicio Falla de sincronizacin de bus Sin actividad IA: Puerto 1 de CIF 1 Puerto 2 de CIF 1 MON+MAJ MON+MAJ PMA+S+R PMA+S+R PMA+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R 40 40 55 55 62 62 77 2 27 28 29 30 31 32 80 81 MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R 5 5 5 10 32 32 32 36 38 18 19 20 21 22 23 24 25 26 MON+MAJ PMA+R PMA+R PMA+R PMA+R 5 5 5 5 14 15 16 17 MON+MAJ MON+MAJ MON+MAJ PMA+R PMA+R PMA+R 5 5 5 11 12 13 MON+MAJ MON+MAJ MON+MAJ MON+MAJ PMA+S+R PMA+S+R PMA+S+R PMA+S+R 5 5 5 5 7 8 9 10 MON+MAJ MON+MAJ MON+MAJ MON+MAJ PMA+R PMA+R PMA+R PMA+R 4 4 4 4 3 4 5 6 Gravedad MON+MAJ MON+MAJ Indicacin PMA+S+R PMA+R GPT 1 2 SPT 1 2
Programa incompatible EPROM/ FLASH MON+MAJ Error de Checksum del programa descar- MON+MAJ gado Error de HW del mdulo de interfaz Errores de comunicacin MC68MH360 MON+MAJ MON+MAJ
Configuracin del mdulo de interfaz sin MON+MAJ restablecer Reinicio del mdulo de interfaz MON+MAJ
159
6.9.3.3 BLOQUES 1 y 2 (enlaces V5.1 de 2,048Mbit/s - canales C como indicado):

Condicin de falla SIA (cese de indicadores en el canal C proporcionado) Canal en bucle de retorno Fallas con mscara Gravedad MON+MIN MON+WARNING MON+WARNING Indicacin MEI+S+Y MEI+S+Y MEI+Y GPT 23 27 58 SPT 33 34 35
Errores de entidad de la gestin central de la pila de protocolo V5.1

Condicin de falla Fallo de la activacin ID de interfaz no corresponde ID de variante no corresponde La variante no existe Fallo interno Intento de conmutacin a la misma variante Gravedad MON+WARNING MON+WARNING MON+WARNING MON+WARNING MON+WARNING MON+WARNING Indicacin MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R GPT 79 79 79 79 79 79 SPT 36 37 38 39 40 43
Errores de protocolo de la pila V5.1

Condicin de falla Error de discriminacin de protocolo Error de direccin L3 Tipo de mensaje no reconocido Elemento de informacin de fuera de secuencia Gravedad MON+WARNING MON+WARNING MON+WARNING MON+WARNING Indicacin MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R MEI+R GPT 77 77 77 77 77 77 77 77 77 77 77 77 77 77 77 77 77 SPT 44 45 46 47 48 49 50 51 52 53 54 55 56 57 59 60 61
Elemento de informacin opcional repeti- MON+WARNING do Elemento de informacin obligatoria ausente Elemento de informacin no reconocida MON+WARNING MON+WARNING
Error del elemento de informacin oblig- MON+WARNING atoria Error del elemento de informacin opcio- MON+WARNING nal Mensaje incompatible con el estado del trayecto Elemento de informacin obligatoria repetido Recibido nmero de secuencia no vlido Nmero de secuencia siguiente no disponible Expiracin del temporizador Tt Expiracin del temporizador T3 por tercera vez Mensaje recibido demasiado corto Mensaje recibido demasiado largo
160
MON+WARNING MON+WARNING MON+WARNING MON+WARNING MON+WARNING MON+WARNING MON+WARNING MON+WARNING
Errores de protocolo de la pila V5.1

Condicin de falla Demasiados elementos de informacin Error de la funcin de control Gravedad MON+WARNING MON+WARNING Indicacin MEI+R MEI+R MEI+R MEI+R MEI+R GPT 77 77 77 77 77 SPT 65 66 70 71 72
Mensaje recibido durante el estado de fu- MON+WARNING era de servicio Expiracin del temporizador T01 por seg- MON+WARNING unda vez Expiracin del temporizador T02 por seg- MON+WARNING unda vez
161
6.9.4 Panel frontal
ESO
A0M0095A
Fig. 64: Panel frontal de la unidad ESO Arriba se muestra la vista frontal del panel de la unidad ESO. Es preciso retirarlo si se sustituye la memoria FLASH EEPROM configurable por el usuario en la unidad UBU.
162

Nmero de enlaces V5.1 admitidos Nmero mximo de canales D ISDN por enlace Nmero de canales C por enlace Tensin de entrada (ESO slo funcionar con alimentacin de batera de -48 v) Consumo de potencia Dimensiones externas Ancho Altura Profundidad 25 mm 244 mm 160 mm 2 14 1-3 de -30 V a -60 VCC 4.78 W
6.9.5.1 Especificaciones de entorno Temperatura y humedad La unidad ESO debe poder funcionar de modo continuo a una temperatura ambiente de +5C a 40C y a una humedad relativa <85%; sin condensacin y en condiciones de operacon excepcionales, a una temperatura ambiente de -5C a +45C y a una humedad relativa < 90%. Consulte ETS 300 019-1-7: clasificacin de las condiciones de entorno, 1992. Electromagntico La unidad ESO cumple la norma relativa a los Equipos de Telecomunicaciones Pblicas, ETS 300386-1:1994, tabla 4.
163
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ FRU: UNIDAD SERVIDORA FRAME RELAY UNITSES.FM 27.12.99
6.10 FRU: Unidad servidora Frame Relay

6.10.1 Generalidades El producto FRU es una aplicacin para conmutacin y concentracin Frame Relay local de utilidad para la interconexin de redes de rea local (LAN) a travs del sistema MartisDXX. Con este producto, MartisDXX proporciona un servicio de transporte y acceso Frame Relay gestionado a clientes de sucursales que necesitan acceder a servicios troncales Frame Relay con baja capacidad (0 kbit/s- 2 Mbit/s).
6.10.1.1 Descripcin general de la FRU La unidad Frame Relay (FRU) MartisDXX es una unidad servidora sin interfaces de lnea fsicos. FRU proporciona una capacidad de interconexin Frame Relay (FR) incorporada a la familia de productos MartisDXX. Por esta razn admite todas las caractersticas, funciones e interfaces necesarios tanto para soportar los servicios de interconexin FR como para actuar de interfaz con la familia de productos MartisDXX. Desde el punto de vista de la lgica, la unidad FRU consta del mdulo base UBU MartisDXX, que acta de interfaz con la crosconexin y el bus de control MartisDXX, y el sistema FR que realiza las funciones FR principales. En conjunto, forman una sola unidad FRU MartisDXX.
6.10.1.2 Solucin general Las unidades FRU se conectan entre s mediante un Enlace virtual Frame Relay,, en el cual el 5 por ciento del ancho de banda se reserva para el trfico de control. El ancho de banda del enlace puede sobreabonarse para aprovechar la naturaleza estadstica de la conmutacin de paquetes. Este ancho de banda sobreabonado se denomina Ancho de banda virtual. Las unidades FRU utilizan el protocolo de encaminamiento OSPF para encontrar el mejor camino por el que enviar el trfico y envan Actualizaciones de estado del enlace cada 30 minutos, las recogen y colocan en una Base de datos de estado del enlace.. Cada nodo ejecuta el Algoritmo Dijkstra en esta base de datos, que da como resultado un rbol de los caminos ms cortos de toda la red Frame Relay (creado por las unidades FRU). Los circuitos virtuales (VC) Frame Relay poseen tres parmetros de capacidad: CIR (Velocidad de informacin comprometida). Se trata de la velocidad a la que la red se compromete a transferir datos en condiciones normales. Bc (Tamao de rfaga comprometido). Es el nmero mximo de bits, durante el intervalo de tiempo T, que la red se compromete a aceptar en condiciones normales. Esto asegura que el usuario puede superar su CIR durante breves perodos de tiempo, siempre y cuando la velocidad de transferencia media no supere la CIR. Be (Tamao de rfaga excesivo). Se trata del nmero mximo de bits no comprometidos, durante el intervalo de tiempo T, que la red acuerda aceptar por encima del tamao de rfaga comprometido (Bc) en condiciones normales.
164
Velocidad de acceso
Eliminar
Tamao de rfaga excesivo (Be)
Esfuerzo ptimo
Tamao de rfaga comprometido (Bc)
Garantizada
Velocidad de informacin comprometida (CIR)
Garantizada
A0FS108A
Fig. 65: Definiciones de velocidad de datos Frame Relay y aplicacin de la velocidad Existe una relacin clara entre estos parmetros donde Be < (T * capacidad de puerto-l) - Bc, donde T = Bc/CIR. La CIR puede asumir un valor mayor o igual a 8 en incrementos de 8 hasta la capacidad del puerto lgico. Bc, igual que CIR, debe ser mayor o igual a 8 y tener como valor cualquier mltiplo de 8 hasta el tamao del puerto lgico. Los valores de Bc y CIR que no son mltiplos de 8 se redondearn por defecto hasta el mltiplo de 8 ms prximo. Para Be, el valor mnimo es 0 y puede adoptar cualquier valor hasta el tamao del puerto del usuario menos el valor de Bc. Be se introduce como mltiplo de 8 y todos los valores que no son mltiplos de este nmero se redondean por defecto hasta el mltiplo ms prximo. Los colores verde, mbar y rojo se emplean para describir y clasificar por categoras las tramas de paquetes para la supervisin y aplicacin de la velocidad. Las tramas verdes nunca son eliminadas por la red, excepto en circunstancias extremas. Estas tramas identifican los paquetes en los que el nmero de bits recibidos durante el intervalo de tiempo actual (Tc), incluida la trama actual, es menor que Bc. Las tramas mbar se envan con el conjunto de bits Candidato para eliminacin (DE) y podran eliminarse si atraviesan un nodo congestionado. Estas tramas identifican los paquetes en los que el nmero de bits recibidos durante el intervalo de tiempo actual (Tc), incluida la trama actual, es mayor que Bc, pero menor que Bc + Be. Las tramas rojas se envan con el conjunto de bits Candidato para eliminacin (DE) cuando la funcin de eliminacin leve est activada. Cuando esta funcin est desactivada, las tramas rojas se eliminan. Estas tramas identifican los paquetes en los que el nmero de bits recibidos durante el intervalo de tiempo actual (Tc), incluida la trama actual, es mayor que Bc + Be.
165
kbits
Velocidad de acceso = 256 kbits 48 kbits Bc + Be =192 kbits 64 kbits
Bc = 128 kbits
Tramas verdes Tramas mbar
128 kbits
Tramas rojas (CIR)
Tc = Bc/CIR
A0FS109A
Fig. 66: Supervisin de velocidad de datos Frame Relay y aplicacin de velocidad
El sistema MartisDXX NMS se utiliza para configurar la unidad FRU con el fin de habilitar los circuitos virtuales (VC) Frame Relay para el trfico de usuario. Las rutas VC son definidas por las unidades FRU en la red Frame Relay. El sistema MartisDXX NMS tambin supervisa las fallas e informes FRU en una estadstica de rendimiento de 24 h de los VC.
166
Unidad FRU La unidad FRU consta de cuatro puertos fsicos (puertof), cada uno de los cuales puede contener hasta 32 puertos lgicos (puertol). Un puertof se asigna a un puerto de X-bus de 2M, mientras que un puerto-l es un recurso dinmico que puede crearse y suprimirse. La capacidad de un puerto-l es de N*64 kbit/s donde N tiene un valor mximo de 32. En la unidad FRU existen cuatro tipos distintos de puertos lgicos. UNI-DCE (conmutador Frame Relay) configura el puerto-l para que aparezca como DCE de interfaz de red de usuario Frame Relay. Este tipo de puerto-l realiza las funciones DCE Frame Relay con fines de gestin de enlaces y prev la conexin de un dispositivo DTE Frame Relay. Los dispositivos DTE Frame Relay son aquellos dispositivos de usuario que realizan el protocolo LMI/DTE y F o B como, por ejemplo, encaminadores, puentes, controladores cluster y procesadores frontales, o voz y vdeo en paquetes. UNI-DTE (alimentador Frame Relay) configura el puerto-l para que aparezca como DTE de interfaz de red de usuario Frame Relay. Este tipo de puerto-l realiza las funciones DTE Frame Relay especificadas para la gestin de enlaces. UNI-NNI (Frame Relay) configura el puerto-l para que aparezca como interfaz de red a red Frame Relay, de acuerdo con la especificacin NNI del Forum Frame Relay. NNI permite que dos redes dispares se conecten entre s mediante un protocolo estndar. El puerto-l NNI realiza las funciones DTE y DCE LMI. El enlace virtual Frame Relay configura el puerto-l para que aparezca como conexin de enlace con otra unidad FRU. Esta conexin se utiliza para llevar el trfico destinado a otras unidades FRU de la red mediante un protocolo de enlace. Los enlaces virtuales Frame Relay pueden sobreconfigurarse, lo que permite al operador definir ms ancho de banda virtual disponible a travs del enlace. Esto significa que la suma de las CIR de los VC que pasan a travs del enlace puede superar la velocidad de datos fsicos del puerto-l. Cada uno de los puertos-l puede configurarse independientemente de los otros. No existe limitacin respecto al nmero de cada tipo de puerto-l que puede configurarse en una FRU. Todos los tipos de puerto-l proporcionan una capacidad PDH flexible entre 64 kbit/s y 2 Mbit/s para el trfico Frame Relay. Los puertos-l adaptan las tramas al puerto de X-bus. En la unidad FRU hay cuatro puertos de X-bus de 2M. Al crear un puerto-l, el sistema MartisDXX NMS especifica el puerto de X-bus y los intervalos de tiempo que se van a usar para ese puerto-l. Cada uno de los puertos-l debe bloquearse por separado, pero la asignacin de capacidad de 2M impar se realiza al bloquear el primer puerto-l de un puerto de X-bus. Los puertos-l se crean, suprimen y configuran mediante el Gestor de Nodos del NMS. En la siguiente tabla se relacionan los recursos de la unidad FRU.
Capacidad de puerto-l N de puertos-l UNI-DCE N de puertos-l UNI-DTE N de puertos-l UNI-NN1 N de puertos-l de enlace virtual Frame Relay N mx. de VC por unidad FRU N mx. de VC por puerto-l Campo Direccin Gama de DLCI para los VC de usuario CIR de VC 64 kbit/s - 2 Mbit/s ilimitado ilimitado ilimitado ilimitado 800 800 2 octetos 16 - 991 0 kbit/s - 2 Mbit/s
167
Enlaces virtuales, MUAP y circuitos virtuales Frame Relay Las unidades FRU se conectan entre s mediante Enlaces virtuales Frame Relay (vea la figura siguiente). Un enlace virtual Frame Relay nico se realiza mediante un circuito PDH punto a punto que consta de dos puertos-l de tipo Enlace virtual Frame Relay y una ruta que los une. Un enlace virtual Frame Relay puede ser entre dos nodos o interno a un nodo (vea la figura siguiente). Un MUAP Frame Relay es un circuito PDH punto a punto que consta de un puerto-l UNI-DCE, UNI-DTE o UNI-NNI, un interfaz PDH SUAP/MUAP y una ruta que los une. Los circuitos de acceso reales denominados Circuitos virtuales (VC) Frame Relay utilizan MUAP y enlaces virtuales Frame Relay. La topologa de los VC se limita a un grfico punto a punto. Para cada VC hay un DLCI dedicado en ambos extremos (puerto-l). Los nmeros DLCI son nicos slo dentro de un puerto-l y pueden volver a utilizarse en diferentes puertos-l.
XBUS
puerto X-bus 2M puerto X-bus 2M puerto X-bus 2M puerto X-bus 2M
puertof 1
puertol puertol puertol puertol
1 5 9 13 17 21 25 29
2 6 10 14 18 22 26 30
3 7 11 15 19 23 27 31
4 8 12
FRU puertof 2 puertof 3 puertol puertol 33 puertol 65 34

puertol 35
puertof 4
puertol puertl
16 20 24 puertol 41 28 32 38 39
36
puertol puertol puertol
37
40
VC DLCI 50
VC DLCI 100
Gestin DLCI 50
VC DLCI 30
VC DLCI 60
puertol = puerto lgico puertof = puerto fsico (se asigna a puerto X-bus de 2M)
VC = circuito virtual (Frame Relay) DLCI = Identificador de enlace de datos

A0FS111A
Fig. 67: Estructura lgica de la unidad FRU
168
Unidad FRU en la red MartisDXX La unidad FRU impone algunas restricciones que deben tenerse en cuenta: El puerto-l de enlace virtual Frame Relay no puede utilizarse como interfaz de acceso para el trfico Frame Relay. La suma de las CIR de los VC que se terminan en el mismo puerto-l no debe superar la capacidad del mismo. El NMS no necesita enrutar los VC, slo informa a los puertos-l del extremo del VC.
Enlace virtual FR (circuito p-p PDH) 1...32 * 64 kbit/s MUAP FR (circuito p-p PDH) 1...32 * 64 kbit/s T A IF de enlace: E1, E2, STM-1 IF de acceso: SUAP/MUAP Enlace Puertol UNI-NNI Puertol UNI-DCE/DTE Puertol de enlace virtual FR
CONMUTADOR TRONCAL FR
T Dominio Gestin MartisDXX - NMS T FRU Puertol NNI FR Puertol de enlace virtual FR T T T Nodo MartisDXX Enlace virtual FR
T FRU FRU
Puertol DCE/DTE FR T T T T T T A
Nodo MartisDXX interno de enlace virtual FR MUAP FR
T FRU FRU
A0FS110A
Fig. 68: Unidades FRU de la red MartisDXX - Circuitos PDH

169
Enlace virtual FR (circuito p-p PDH ) MUAP FR (circuito p-p PDH) VC 0...256 * 8 kbit/s T A IF de enlace: E1, E2, STM-1 IF de acceso: SUAP/MUAP Enlace Puertol UNI-NNI Puertol UNI-DCE/DTE Puertol de enlace virtual FR VC D, DLCI 37 VC E, DLCI 567
1...32 * 64 kbit/s
1...32 * 64 kbit/s
VC C, DLCI 991
T Dominio Gestin MartisDXX - NMS T FRU Nodo MartisDXX
T FRU FRU
A VC A, DLCI 125 Nodo MartisDXX interno de enlace virtual FR
T FRU FRU
VC E, DLCI 567
VC D, DLCI 37 VC C, DLCI 16 VC B, DLCI 123 VC B, DLCI 123 VC A, DLCI 123

A0FS112A
Fig. 69: Unidades FRU de la red MartisDXX- Circuitos virtuales Frame Relay
170
Comunicacin de gestin El sistema MartisDXX NMS utiliza canales de control incorporados de MartisDXX para acceder a las unidades FRU. El procesador MartisDXX de la unidad FRU se encarga de la comunicacin de gestin de MartisDXX. Cada unidad FRU de la red Frame Relay MartisDXX tiene una direccin IP. La comunicacin Frame Relay y los servicios proporcionados por las FRU se basan en las direcciones IP. Es necesario un canal de gestin Frame Relay incorporado para admitir el sistema de gestin basado en SNMP. El canal de gestin se basa en un DLCI de gestin y slo se admite un gestor SNMP externo por cada unidad FRU. El gestor SNMP se conecta a una FRU mediante un dispositivo de acceso Frame Relay (FRAD). Adems, tiene una conexin Frame Relay al puerto lgico de la unidad FRU donde reside el DLCI de gestin (vea la figura siguiente). Para permitir la gestin SNMP, una unidad FRU puede configurarse para que aparezca como FRU de pasarela (la unidad FRU que tiene un DLCI de gestin definido es una FRU de pasarela). Dicha unidad FRU se comunica directamente con el gestor SNMP. Todas las dems unidades FRU de la red Frame Relay MartisDXX pueden controlarse y supervisarse mediante los enlaces virtuales Frame Relay. Se puede acceder a dichas unidades FRU a travs de la unidad FRU de pasarela. No existe limitacin alguna respecto al nmero de unidades FRU de pasarela que puede haber en la red Frame Relay MartisDXX. El gestor SNMP se activa y desactiva con el Gestor de Nodos del MartisDXX Manager NMS.
NOTA!
Esta unidad FRU de pasarela es una mera funcin de gestin SNMP, el NMS siempre puede acceder a cualquier unidad FRU de la red MartisDXX.
171
Enlace virtual FR (circuito p-p PDH) 1...32 * 64 kbit/s MUAP FR (circuito p-p PDH) 1...32 * 64 kbit/s VC 0...256 * 8 kbit/s T A IF de enlace: E1, E2, STM-1 IF de acceso: SUAP/MUAP Enlace Puertol UNI-NNI Puertol UNI-DCE/DTE Puertol de enlace virtual FR VC D, DLCI 37 VC E, DLCI 567 VC C, DLCI 991
T Dominio Gestin MartisDXX - NMS T FRU Nodo MartisDXX T T T
FRU de gateway T FRU FRU Gestin DLCI 367 T T T T T T A FRAD Gestin SNMP T
Nodo MartisDXX interno de enlace virtual FR
T FRU FRU
VC E, DLCI 567
VC D, DLCI 37 VC C, DLCI 16 VC B, DLCI 123 VC B, DLCI 123

A0FS113A
Fig. 70: Unidades FRU de la red MartisDXX- Gestor SNMP
172
Asignacin de Puertol El nmero mximo de puertos-l en la unidad FRU es de 128 y la capacidad de cada uno es de 1...32 * 64 kbit/s. Estos puertos se crean y suprimen de forma dinmica. Los nmeros de puertol 1 a 32 se reservan para los del primer puerto de X-bus, los nmeros 33 a 64 para los del segundo, los nmeros 65 a 96 para los del tercero y los nmeros 97 a 128 se reservan para los puertos-l del cuarto puerto de X-bus. La suma de las capacidades de los puertos-l situados en el mismo puerto de X-bus no debe superar la barrera de los 2M y las capacidades de estos puertos no deben solaparse. Asignacin de DLCI El Identificativo de conexin de enlace de datos (DLCI) debe ser nico dentro de un puerto-l. Sin embargo, puede utilizarse el mismo DLCI en diferentes puertos-l de una unidad FRU. En la prctica, el operador da al DLCI los valores de ambos extremos de un VC.
173
6.10.2 Operacin
6.10.2.1 Informacin general Los principales bloques funcionales de la unidad Frame Relay (FRU) incluyen la unidad base universal (UBU 259), el sistema Frame Relay (FRE515), el procesador Frame Relay (FRP516), la fuente de alimentacin de la unidad (PDP518) y el bus troncal (RMU517). La unidad FRU ocupa 2 ranuras en un nodo MartisDXX.
6.10.2.2 Unidad base universal (UBU259) La unidad UBU incluye una fuente de alimentacin, un procesador con sus circuitos perifricos, varios interfaces para el mdulo de interfaz y un interfaz de X-bus. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. Los datos relacionados con el control y supervisin se transmiten en un bus de control interno del subrack, a travs del cual la unidad puede comunicarse con las dems unidades del subrack. La comunicacin entre el MartisDXX Manager y la FRU debe llevarse a cabo a travs del interfaz de control UBU/FRU. Dicho interfaz debe permitir que el NMS controle completamente la gestin de configuracin de la FRU, la gestin de fallas, la gestin del rendimiento, la gestin de contabilidad, el acceso MIB general y las funciones de telecarga del software.
VISTA LATERAL
3
A0MS078A
Fig. 71: Unidad base universal (UBU 259)
1. 2. 3. 4.
174
EPROM (sustituible por el usuario) Fuente de alimentacin (PDF 518) LED rojo LED amarillo
Procesador y memoria La unidad se controla con un microprocesador 80C188. El programa se almacena en la tarjeta en una memoria EPROM intercambiable. Una parte de los programas de aplicacin se almacenan en una memoria FLASH no voltil y, por tanto, es posible actualizarlos sin sacar la unidad de su entorno operativo. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos de la unidad y su nmero, de modo que en caso de que se produzca un corte en la alimentacin, la unidad se reinicia automticamente en las condiciones existentes antes de la interrupcin, sin tener que realizar un ajuste concreto de parmetros. La memoria RAM del procesador funciona como almacenamiento de trabajo.
6.10.2.3 Sistema Frame Relay (FRE) El sistema Frame Relay (FRE) est diseado para funcionar en MartisDXX. Sus componentes principales son los siguientes: procesador RISC, memoria y las FPGA. A continuacin se ofrece una breve descripcin funcional de estos componentes. Procesador El FRE contiene un procesador I960 RISC 25MHz CF de alta velocidad para cumplir todos los requisitos de procesamiento. Este procesador comparte el bus de instrucciones con la SRAM, PROM de inicio, DRAM y las FPGA. El bus perifrico se comparte con la memoria FLASH, UART y PRAM con batera de reserva. Memoria En el FRE se han implementado cinco tipos de memoria: SRAM, DRAM, PRAM con batera de reserva, FLASH y PROM. La RAM esttica (SRAM) se utiliza para ejecutar instrucciones rpidas y la DRAM (IRAM ) se emplea para ejecutar instrucciones de recordatorio. La PRAM es una RAM con batera de reserva para almacenar parmetros de configuracin. La batera conserva los datos de configuracin cuando se corta la alimentacin de la unidad. La memoria FLASH contiene el cdigo de operacin comprimido y se transfiere a la IRAM y la SRAM tras el encendido para su ejecucin. La PROM de inicio contiene el cdigo de arranque inicial para el procesador y se utiliza puesta en tensin. FPGA En la tarjeta FRE existen tres FPGA que se utilizan para los temporizadores, el control del procesador y el interfaz UBU.
175
6.10.2.4 Procesador Frame Relay (FRP) La tarjeta FRP incluye cuatro chips MUNICH32, una memoria compartida de datos de trama de 32 bits, una FPGA para el control de memoria compartida de datos, una FPGA para el control MUNICH32 y un UART. MUNICH32 En la tarjeta FRP hay cuatro (4) chips MUNICH32 que proporcionan cuatro interfaces serie full duplex (uno cada uno) a la unidad UBU. Estos chips proporcionan la capacidad de formateado y desformateado HDLC. Reciben datos en serie y los almacenan como datos de 32 bits en una memoria compartida. Asimismo, toman datos de 32 bits de dicha memoria y los transmiten como datos en serie. Admiten lo siguiente: Formato de 32 bytes PCM de canal E1/DS1. Proporcionan concatenacin de todos los intervalos de tiempo, no necesariamente consecutivos, con los supercanales de forma independiente para recepcin o transmisin. Soporte para el protocolo HDLC Proporcionan un bfer para tramas de transmisin y recepcin Admiten un interfaz de memoria de trama de 32 bits
Memoria compartida de datos de trama Esta memoria DRAM est compartida entre cuatro chips MUNICH32 y el procesador (en la tarjeta FRE). Una FPGA controla el acceso a esta memoria de 32 bits para lograr la comparticin ms eficaz. FPGA En las tarjetas FRP hay dos FPGA que proporcionan control para la memoria compartida y MUNICH32. UART El UART proporciona un interfaz serie para cargar y supervisar el diagnstico fuera de la tarjeta y para telecargar el cdigo de aplicacin en la memoria FLASH a travs del interfaz de diagnstico del interior de la unidad FRU. Entre las funciones del UART se incluyen: Funcionalidad dual totalmente independiente FIFO de 16 bytes en los bloques de transmisin y recepcin Generador de rgimen de baudios programable Caractersticas de interfaz serie programables Diagnstico interno Controles de sistema de interrupcin por prioridades
176
6.10.2.5 Diseo mecnico El diseo mecnico de la unidad FRU se basa en la mecnica estndar del sistema MartisDXX. La unidad puede ocupar cualquier ranura de tarjeta del subrack. No obstante, deben seguirse las recomendaciones generales para equipar el subrack.
FRU
11
2 3
7 9
10 6
A0M0077A
Fig. 72: Estructura mecnica de la unidad FRU
177
1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11.
Vista frontal de la unidad FRU sin panel frontal Panel frontal de la unidad FRU Unidad base universal (UBU 259) EPROM en UBU (sustituible por el usuario) LED en UBU Procesador Frame Relay (FRP 516) Mdulo de memoria en FRP Sistema Frame Relay (FRE 515) Mdulo de memoria en FRE LED en FRE (detrs del panel frontal y no visible) Disipador trmico en FRE
La unidad se conecta al X-bus del subrack MartisDXX mediante conectores situados en el borde posterior de la tarjeta. El bus suministra el voltaje de funcionamiento a la fuente de alimentacin de la unidad, as como las seales para el bus de control de subrack interno y para el procesamiento de transmisin de datos.
178
6.10.2.6 Diagrama de bloques
IF DE BUS X-BUS
MDULO DE INTERFAZ FRU
C-BUS CONTROLADOR DE UNIDAD
BUS DE FUENTE DE ALIMENTACIN BATERA
(+5 V, +12 V)
A0FS099A
Fig. 73: Estructura funcional de la unidad FRU
La unidad FRU incluye la fuente de alimentacin, el procesador y sus circuitos perifricos, varios interfaces para el mdulo de interfaz y un interfaz de X-bus. La fuente de alimentacin genera los voltajes de funcionamiento que necesita la unidad a partir del voltaje de batera que recibe del X-bus. Se supervisan los voltajes de funcionamiento y se genera un mensaje de falla si se detecta una alteracin funcional.
NOTA!
La fuente de alimentacin slo funcionar con una entrada de batera de -48 V. No se admiten bateras de 24 V.
179
FRE
DUART PRAM
REGISTRO REVISIN
FLASH
RELOJ
CPU
BOOT PROM
SRAM
IRAM
FPGA
INTERFAZ UBU
MEMORIA COMPARTIDA DATOS
LGICA MUNICH
UBU
FPGA
FRP
A0FS100A
Fig. 74: Diagrama de bloques de la unidad FRU
La unidad FRU se compone de los siguientes mdulos y unidad base. 1. 2. 3. 4. 5. Unidad base universal (UBU259) Unidad del bus troncal (RMU517) Unidad de fuente de alimentacin (PDF518) Procesador Frame Relay (FRP516) Sistema Frame Relay (FRE515)
6.10.2.7 Fuente de alimentacin La unidad recibe su voltaje de funcionamiento del PDF del mdulo de fuente de alimentacin. Este mdulo puede sustituirse como un solo conjunto y se enchufa a la unidad con conectores. El mdulo se fija con tornillos en el lugar de la unidad reservado a tal efecto. El voltaje de batera que se utiliza como voltaje de alimentacin para el mdulo de fuente de alimentacin se conecta desde el bus DXX mediante el conector de bus. El PDF de la unidad FRU slo permite el funcionamiento con una alimentacin de batera de -48 V. El mdulo proporciona los voltajes de funcionamiento +5 V y +12 V a los mdulos UBU, FRE y FRP. Asimismo, recibe un voltaje de bus de +5 V desde la placa posterior del estante, voltaje que durante las condiciones de arranque se suministra a los circuitos del interfaz conectados a los buses de esta placa. El voltaje de funcionamiento de +5 V recibido desde el PDF se supervisa mediante un circuito de reinicio con un voltaje de funcionamiento bajo que da como resultado la reinicializacin de la unidad.
180
6.10.3 Mdulos
6.10.3.1 Informacin general No existen interfaces de lnea en la propia unidad FRE. Todo el trfico Frame Relay entrar en MartisDXX a travs del mdulo de interfaz de lnea apropiado (por ejemplo, T1, E1) y se conmutar a travs de SXU a la unidad FRU. sta proporcionar cuatro enlaces fsicos de 32x64k a SXU a travs de dos CIF (contenidos en la unidad UBU). Cualquiera de estos enlaces puede subdividirse a su vez en un nmero M de puertos lgicos de Nx64k (donde N <= 32; es decir, el tamao de los puertos fsicos, M <= 32 y la suma de los anchos de banda de los M puertos lgicos <=32x64k). Cada CIF (que contiene 2x2M) se conectar a dos chips MUNICH en el FRE. El mdulo FRE utilizar posteriormente estos puertos lgicos para llevar el trfico Frame Relay a travs de los PVC.
Mdulos de interfaz
Puertof1 Puertof2
C1 C2
C3 C4 X-BUS
CONMUTADOR FRAME RELAY
IF DE BUS
Puertof3 Puertof4
C5 C6 C7 C8
A0FS101A
Fig. 75: Diagrama de bloques del interfaz FRU Se har referencia a los puertos lgicos mediante los ID de sus puertos fsicos, que sern asignados por el NMS. Como ya se ha mencionado, cada puerto fsico contendr hasta 32 puertos lgicos. La nica restriccin para la asignacin de ID en el NMS es que los ID de puerto lgico 1 a 32 estn en el puerto fsico uno, los identificativos 33 a 64 en el puerto fsico dos, los identificativos 65 a 96 en el puerto fsico tres y los identificativos 97 a 128 en el puerto fsico cuatro.
181
6.10.4.1 Tablas de fallas La tabla que figura a continuacin incluye todas las fallas que la unidad FRU puede supervisar, as como la reaccin de la unidad a cada una de ellas. En la columna Indicacin, R o Y indican que est encendido el LED rojo o amarillo respectivamente. El nmero de bloque define el origen de la falla de la siguiente forma:
Bloque 0 Bloques 1128 Bloque de nivel de unidad FRU que incluye las fallas UBU y el nodo FRE, as como las posibles interrupciones de tarjeta y puerto-f. Interrupciones del puerto-l FRE para los puertos lgicos 1 a 128 correspondientes. Los bloques 1 a 32 pertenecen al primer puerto fsico (enlace comn CIF), los bloques 33 a 64 al segundo puerto fsico, los bloques 65 a 96 al tercer puerto fsico y los bloques 97 a 128 al cuarto puerto fsico INDEPENDIENTEMENTE del nmero real de puertos lgicos definidos por puerto fsico. Interrupciones VC FRE correspondientes al mx. posible 128*1024 = 131072 VC: N de bloque = (129 + ((n de puerto-l -1) * 1024) + n de DLCI)
Bloques 129131200
BLOQUE 0:
Indice Condicin de falla 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24.
182
Gravedad MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ
Indicacin PMA+S+R PMA+S+R PMA+S+R PMA+R PMA+R PMA+R PMA+R PMA+S+R PMA+R PMA+S+R PMA+R PMA+R PMA+R PMA+R PMA+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R MEI+S+Y MEI+S+Y MEI+S+Y MEI+S+Y PMA+S+R
GPT 1 2 3 4 4 4 4 5 5 5 5 5 5 5 5 5 5 10 10 27 27 27 27 32
SPT 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
No prevista por el software Reinicializacin de UBU Estructura de configuracin alterada Falla de fuente de alimentacin: +5V en unidad Fallas de fuente de alimentacin: +12V en unidad Falla de RAM (UBZ534) Falla de memoria compartida (detectada por UBZ534) Falla de EPROM (UBZ534) Error de escritura en flash (UBZ534) Error de copia en flash (UBZ534) Error de borrado en flash (UBZ534) Error de duplicacin en flash (UBZ534) Error de sombra en flash (UBZ534) Error de suma de comprobacin en flash (UBZ534) Fallan parmetros (UBZ534) Falla mdulo Conflicto en el tipo de mdulo Bucle ASIC CIF en el puerto fsico 1 Bucle ASIC CIF en el puerto fsico 2 Bucle ASIC CIF en el puerto fsico 3 Bucle ASIC CIF en el puerto fsico 4 Falla de ASIC en la unidad base
Falla de fuente de alimentacin: +5V en subrack MON+MAJ
Falla de fuente de alimentacin: -10V en unidad MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+WARN MON+WARN MON+WARN MON+WARN MON+MAJ
Indice Condicin de falla 25. 26. 27. 28. 29. 30. 31. 32. 33. 34. 35. 36. 37. 38. 39. 40. 41. 42. 43. 44. 45. Software de aplicacin FRE no vlido
Gravedad MON+MAJ
Indicacin PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+R PMA+S+R MEI+Y PMA+S+R PMA+S+R PMA+S+R DMA+R PMA+Y PMA+S+R PMA+S+R DMA+R PMA+S+R PMA+R PMA+S+R PMA+R PMA+S+R MEI
GPT 55 36 38 40 55 55 58 62 62 62 69 72 89 1 1 2 5 5 5 62 85
SPT 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 51
Permiso de inicio (es decir, permiso de croscon- MON+MAJ exin) denegado por SXU Falla de sincronizacin de bus Falla actividad IA Software de flash incompatible con EPROM Error de suma de comprobacin en el software telecargado Fallas enmascaradas Falla HW en la unidad base (UBU) Falla HW en el mdulo Error de comunicacin de UBU a mdulo Falla de unidad de reserva (SCP) SW UBU incompatible con SW FRE Error fatal de FRE Error no fatal de FRE Reinicializacin de FRE Error de flash de FRE Error de PRAM FRE Error de E/S FRE en DRAM o SRAM Fallo de autotest de arranque FRE Memoria insuficiente para fallas PVC MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+WARN MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MIN MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+MAJ MON+WARN
Falla de concordancia de datos de configuracin MON+MAJ
BLOQUE 1128:
ndice Condicin de falla 1. 2. 3. 4. 5. Gravedad Indicacin MEI+Y PMA+S+R PMA+S+R MEI PMA+S+R GPT SPT 58 77 77 80 86 31 45 46 47 48
Fallas enmascaradas enmascara tambin todas MON+WARN las fallas relacionadas con VC Estado del protocolo de enlace FR (LMI) desacti- MON+MAJ vado Protocolo de enlace FR (OSPF) desactivado Se ha superado el umbral de congestin de un minuto del puerto-l FR MON+MAJ MON+WARN
Los errores de trama FR por minuto han supera- MON+MAJ do el umbral en este puerto-l
BLOQUE 129131200:
ndice Condicin de falla 1. 2. 3. Gravedad Indicacin PMA+S+R MEI+S+Y PMA+S+R GPT SPT 1 27 69 49 50 51
Estado operativo del circuito virtual FR desacti- MON+MAJ vado Bucle del circuito virtual FR activado Puerto lgico forzado al estado desbloqueado MON+WARN MON+MAJ
183
6.10.5 Panel frontal
FRU
A0M0079A
Fig. 76: Panel frontal de la unidad FRU
Arriba se muestra una vista frontal del panel frontal de la unidad FRU. Puede extraerse para sustituir la EPROM configurable por el usuario en UBU.
184

Capacidad bidireccional total (kbit/s) Nmero de puertos fsicos (puerto-f) Capacidad mxima por puerto fsico (kbit/s) Enlaces Frame Relay (puerto-l) por puerto fsico Capacidad de cada enlace Frame Relay (kbit/s) (La capacidad total de todos los enlaces Frame Relay debe ser inferior a 2048 kbit/s). NOTA: el 5% de cada enlace Frame Relay se reserva para el trfico de gestin de tara y no est disponible para el trfico Frame Relay. Nmero de bytes por trama 3 a 8189 8196 4 2048 1 a 32 N*64
18.0
Tramas / segundo (x1000)
16.0 14.0 12.0 10.0 8.0 6.0 4.0 2.0 0.0 1
Tamaos mximos de tramas combinadas Slo tramas de 128 bytes Slo tramas de 64 bytes
10
15
20
25
32
Ancho de banda del enlace (n x 64k)

A0FS114A
Fig. 77: Tramas/segundo frente a ancho de banda del enlace (Mbits) de la unidad FRU
NOTA: n=32 slo se puede lograr cuando un enlace Frame Relay se encamina a travs de un enlace fsico superior a 2Mbits debido al 5% de trfico de gestin de tara.
Nmero mximo de PVC CIR para cada PVC (kB/s) Tamao de incremento de CIR (kbit/s) Nmero mximo de unidades Frame Relay por nodo MartisDXX Nmero mximo de nodos Frame Relay por red MartisDXX Voltaje de entrada (La unidad FRU slo funcionar con una alimentacin de batera de -48v) Consumo de corriente 12.5 W
185
800 8 a 2048 8 2 254 -30 V a -60 V CC
Dimensiones fsicas
Anchura Altura Fondo 50 mm 244 mm 160 mm
6.10.6.1 Especificaciones de entorno Temperatura y humedad La unidad FRU podr funcionar continuamente a una temperatura ambiente de +5C a 40C y una humedad relativa inferior al 85%, sin condensacin y en condiciones de operacin excepcionales de -5C a +45C de temperatura ambiente y una humedad relativa inferior al 90%. Consulte ETS 300 019-1-7: clasificacin de las condiciones de entorno, 1992. Electromagntico La unidad FRU cumple la norma relativa a los equipos de telecomunicaciones pblicas, ETS 300386-1:1994, tabla 4.
186
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ GCH-A: UNIDAD DE INTERFAZ DE DATOS UNITSES.FM 27.12.99
6.11 GCH-A: Unidad de interfaz de datos

6.11.1 Generalidades La unidad GCH-A accede a seales de usuario sin estructura de trama a velocidades de 1.22048 kbit/s y seales con adaptacin V.110 a 8, 16, 32 o 64 kbit/s. Soporta dos interfaces de datos, que son independientes uno del otro y que pueden equiparse con G.703, terminal de lnea de 2 Mbit/s, interfaces de fibra ptica o banda base. Las seales de usuario para velocidades binarias menores de 64 kbit/s se adaptan de acuerdo con la estructura de trama V.110/X.30, ya sea en la NTU en las dependencias del abonado, o en la unidad GCH-A. Las seales se transportan como 8, 16, 32 o 64 kbit/s a travs de la red MartisDXX. Existe un canal especial de comunicacin hacia la NTU-A denominado SMUX con velocidades de usuario de hasta 64 kbit/s. Las seales de N x 64 kbit/s se transportan a la velocidad de usuario a travs de la red. Cuando sea necesario, la GCH-A soporta supervisin de CRC extremo a extremo de las seales de usuario y temporizacin de datos plesicrona. Para velocidades menores de 64 kbit/s estas caractersticas adicionales se soportan en la trama V.110. Para velocidades de n x 64 kbits/s se necesita una capacidad de transmisin adicional de 8 o 16 kbit/s a travs de la red MartisDXX. Cuando se equipa con mdulos de interfaz banda base, la GCH-A puede encarar lneas de acceso con un nivel de entrada banda base (tipo E) de las NTU de Tellabs. Se soportan NTU de nivel avanzado (tipo A) para velocidades de usuario de hasta 64 kbit/s. Los mdulos para los interfaces HDB3 G.703, LTE o OTE soportan seales con estructura de trama y sin ella a 1088 o 2048 kbit/s. La velocidad binaria que ha de ser transportada a travs de la red se denomina XB.
6.11.1.1 Velocidades de usuario
Velocidades de usuario hasta 64 kbit/s, BTE-64 El interfaz de lnea de acceso banda base a 2 o 4 hilos BTE-64 opera a la velocidad de usuario cuando se utiliza un mdem del tipo SBM 64E en el extremo de abonado. La velocidad de usuario se adapta a 8, 16, 32 o 64 kbit/s en al GCH-A utilizando la ITU-T V.110 (ver Recomendaciones relacionadas) o el mtodo X.30. La seal de control 105/109 se transfiere entre la NTU y la GCH-A utilizando el mtodo de simulacin de portadora ITU-T V.13. La seal de control se transfiere a travs de la red MartisDXX ya sea utilizando V.13 o, cuando sea necesario, para velocidades menores de 64 kbit/s utilizando los bits S de la trama V.110. La calidad de la lnea de abonado se supervisa desde el mdulo BTE. En el momento en el que se desee, el operador de la red puede activar la supervisin de CRC del trayecto entre la GCH-A y el extremo lejano de la conexin. En el caso en el que la seal de temporizacin del usuario no pueda engancharse en frecuencia al reloj MartisDXX, habra que seleccionar operacin plesicrona en la unidad GCH-A. Soporte de velocidades de usuario 64 kbit/s en la GCH-A cuando se utilizan NTUs SBM 64E
Velocidad binaria de usuario 2,4 kbit/s 4,8 kbit/s 7,2 bit/s 8 kbit/s 9,6 bit/s Velocidad XB 8 kbit/s 8 kbit/s 16 kbit/s 8 kbit/s 16 kbit/s Mtodo de adaptacin de velocidad V.110 V.110 V.110 ninguno V.110 Soporte de CRC S S S No S
187
Soporte de velocidades de usuario 64 kbit/s en la GCH-A cuando se utilizan NTUs SBM 64E
Velocidad binaria de usuario 14,4 kbit/s 16 kbit/s 19,2 kbit/s 32 kbit/s 38,4 kbit/s 48 kbit/s 64 kbit/s 64 kbit/s Velocidad XB 32 kbit/s 16 kbit/s 32 kbit/s 32 kbit/s 64 kbit/s 64 kbit/s 64 kbit/s 64+8 kbit/s Mtodo de adaptacin de velocidad V.110 ninguno V.110 ninguno V.110 V.110 ninguno ninguno Soporte de CRC S No S No S S No S
Existen velocidades binarias para la utilizacin de unidades NTU banda base de otros suministradores. Soporte de velocidades de usuario 64 kbit/s en la GCH-A cuando se utilizan otras NTUs
Velocidad binaria de usuario 3 kbit/s 6 bit/s 12 kbit/s 24 kbit/s Velocidad XB 8 kbit/s 16 kbit/s 32 kbit/s 64 kbit/s Mtodo de adaptacin de velocidad V.110 V.110 V.110 V.110 Soporte de CRC S S S S
Cuando se utiliza la unidad NTU SBM 64A, los datos de usuario se adaptan de acuerdo con la V.110 o la X.30 en la NTU. El interfaz de lnea de acceso banda base a 2 o 4 hilos BTE-64 opera a velocidades binarias de 16, 32, 48 u 80 kbit/s. La velocidad binaria de usuario y la transferencia de seales de control se seleccionan en la NTU. Soporte de velocidades binarias de usuario 64 kbit/s con SBM 64A
Velocidad biMtodo de naria de usuar- adaptacin de io kbit/s velocidad 1.2, 2.4 1.2, 2.4 4.8 4.8 9.6 9.6 19.2 19.2 38.4 38.4 7.2 14.4 48 56 56
188
Asignacin XB Velocidad ban- Seales de con- Temporizakbit/s da base kbit/s trol cin plesicrona 8 8 8 8 16 16 32 32 64 64 16 32 64 64 64 16 16 16 16 32 32 48 48 80 80 32 48 80 80 80 SA, SB, X S SA, SB, X S SA, SB, X S SA, SB, X S SA, SB, X S SA, SB, X SA, SB, X SA, SB, X SA, SB, X No No S No S No S No S No S S S No S
V.110 X.30 V.110 X.30 V.110 X.30 V.110 X.30 V.110 X.30 V.110 V.110 V.110 V.110/7b V.110/7c
Soporte de velocidades binarias de usuario 64 kbit/s con SBM 64A

Velocidad biMtodo de naria de usuar- adaptacin de io kbit/s velocidad 64 Asignacin XB Velocidad ban- Seales de con- Temporizakbit/s da base kbit/s trol cin plesicrona 64 80 No
La supervisin de CRC extremo a extremo se puede soportar para velocidades binarias por debajo de 64 kbit/s. Las recomendaciones ITU-T V.110 y X.30 no soportan supervisin de CRC. Cuando se activa el CRC, el tipo de estructuracin de trama recibe el nombre de V.110M o X.30M. Se utilizan 8 kbit/s o 16 kbit/s de capacidad adicional (velocidad banda base - XB) para la trama SMUX. La trama SMUX soporta canal de control desde la GCH-A al SBM 64A.
GCH-A X-bus 8, 16, 32, 64 kb/s BUS IF V.110 BTE 2,4 ... 64 kb/s 2W/4W
SBM 64E NTU User IF 2,4 ... 64 kb/s
GCH-A X-bus 8, 16, 32, 64 kb/s BUS IF SMUX BTE 16, 32, 48, 80 kb/s 2W/4W
SBM 64A NTU V.110 User IF 1,2 ... 64 kb/s
A0F0047A
Fig. 78: Aplicaciones de la GCH-A a velocidades binarias de usuario 64 kbit/s
189
Velocidades de usuario hasta 384 kbit/s, BTE-384 El interfaz de lnea de acceso banda base a 2 o 4 hilos BTE-384 opera directamente a la velocidad de usuario. La seal de control 105/109 se transfiere entre la NTU y la GCH-A utilizando el mtodo de simulacin de portadora ITU-T V.13. La portadora simulada V.13 es transmitida transparentemente por la GCH-A. La calidad de la lnea de abonado se supervisa desde el mdulo BTE. En el momento en el que se desee, el operador de la red puede activar un canal adicional de 8 kbit/s a travs de la red MartisDXX. Este soporta la supervisin de CRC del trayecto desde la GCH-A al extremo lejano de la conexin. En el caso en el que la seal de temporizacin del usuario no pueda engancharse en frecuencia al reloj MartisDXX, habra que seleccionar operacin plesicrona en la unidad GCH-A. La temporizacin plesicrona requiere un canal de 8 kbit/s a travs de la red MartisDXX. Dicho canal puede transportar tanto temporizacin como datos CRC. Soporte de transmisin de velocidades 384 kbit/s cuando se utilizan NTUs SBM 384E
Velocidad binaria de usuario 48 kbit/s 56 kbit/s 64 bit/s 80 kbit/s 128 kbit/s 160 kbit/s 192 kbit/s 256 kbit/s 320 kbit/s 384 kbit/s Velocidad XB 64 kbit/s 64 kbit/s 64 kbit/s 64 + 2 x 8 kbit/s 2 x 64 kbit/s 2 x 64 + 4 x 8 kbit/s 3 x 64 kbit/s 4 x 64 kbit/s 5 x 64 kbit/s 6 x 64 kbit/s Mtodo de adaptacin de velocidad V.110 V.110 ninguno ninguno ninguno ninguno ninguno ninguno ninguno ninguno Soporte de CRC S S
(a)
(a) (a) (a) (a) (a) (a) (a)
(a) La transferencia de la suma de comprobacin CRC requiere capacidad XB adicional de 8 kbit/s.
GCH-A X-bus BUS 64 ... 384 kb/s IF (+8 kb/s) BTE FRM 48 ... 384 kb/s 2W/4W
SBM 384E NTU User IF 48 ... 384 kb/s
GCH-A X-bus BUS 256 ... 768 kb/s IF (+ 8kb/s) BTE FRM 256 ... 768 kb/s 4W
SBM 768 NTU User IF 256 ... 768 kb/s

A0F0048A
Fig. 79: Aplicaciones de la GCH-A a velocidades binarias de usuario 384 o 768 kbit/s
190
Velocidades de usuario hasta 768 kbit/s, BTE-768 El interfaz de lnea de acceso banda base a 4 hilos BTE-768 opera directamente a la velocidad de usuario. La seal de control 105/109 se transfiere entre la NTU y la GCH-A utilizando el mtodo de simulacin de portadora ITU-T V.13. La portadora simulada V.13 es transmitida transparentemente por la GCH-A. La calidad de la lnea de abonado se supervisa desde el mdulo BTE. En el momento en el que se desee, el operador de la red puede activar un canal adicional de 8 kbit/s a travs de la red MartisDXX. Este soporta la supervisin de CRC del trayecto desde la GCH-A al extremo lejano de la conexin. En el caso en el que la seal de temporizacin del usuario no pueda engancharse en frecuencia al reloj MartisDXX, habra que seleccionar operacin plesicrona en la unidad GCH-A. La temporizacin plesicrona requiere un canal de 8 kbit/s para velocidades por debajo de 512 kbit/s y 16 kbit/s para >512 kbit/s. Dicho canal puede transportar tanto temporizacin como datos CRC. Soporte de transmisin de velocidades 768 kbit/s y se utilizan NTUs SBM 768A
Velocidad binaria de usuario Velocidad XB 256 kbit/s 320 kbit/s 384 kbit/s 448 kbit/s 512 kbit/s 576 kbit/s 640 kbit/s 704 kbit/s 768 kbit/s 4 x 64 kbit/s 5 x 64 kbit/s 6 x 64 kbit/s 7 x 64 kbit/s 8 x 64 kbit/s 9 x 64 kbit/s 10 x 64 kbit/s 11 x 64 kbit/s 12 x 64 kbit/s Mtodo de adaptacin de velocidad ninguno ninguno ninguno ninguno ninguno ninguno ninguno ninguno ninguno Soporte de CRC
(a)
(a) (a) (a) (a) (a) (a) (a) (a)
(a) La transferencia de la suma de comprobacin CRC requiere capacidad de transmisin XB adicional de 8 kbit/s.
Velocidad de usuario 2048 kbit/s A la velocidad binaria de usuario de 2048 kbit/s la GCH-A puede equiparse con cualquiera de los siguientes mdulos de interfaz: G703, LTE, OTE-LED u OTE-LP. Los interfaces fsicos son G.703 con codificacin HDB3, terminal de lnea de cobre (LTE) o terminal de fibra ptica con codificacin CMI (OTE). Los interfaces estn pensados para aplicaciones en las que se necesita un canal transparente de 2048 kbit/s extremo a extremo. La red MartisDXX no especifica ningn otro requisito sobre el contenido o formato de la seal que no sea el cdigo de la seal de interfaz. Si es necesario, se puede utilizar supervisin de CRC en el trayecto extremo a extremo en MartisDXX. Normalmente, la velocidad binaria de usuario se sincroniza al reloj de MartisDXX. Si la sincronizacin no puede ser establecida, al GCH-A se configura para temporizacin plesicrona. La transferencia de CRC requiere una capacidad XB adicional de 8 kbit/s, la temporizacin plesicrona con o sin transferencia de CRC requiere 16 kbit/s. La capacidad adicional se puede soportar slo en los casos en los que se utilizan enlaces de 8 Mbit/s o enlaces compuestos de n x2 Mbit/s.
191
Velocidad de usuario 1088 kbit/s A la velocidad binaria de usuario de 1088 kbit/s la GCH-A puede equiparse con el mdulo de interfaz LTE. El interfaz fsico es terminal de lnea de cobre (LTE). Los interfaces estn pensados para aplicaciones en las que se necesita un canal transparente de 1088 kbit/s extremo a extremo. La red MartisDXX no especifica ningn otro requisito sobre el contenido o formato de la seal que no sea el cdigo de la seal de interfaz. Si es necesario, se puede utilizar supervisin de CRC en el trayecto extremo a extremo en MartisDXX. Normalmente, la velocidad binaria de usuario se sincroniza al reloj de MartisDXX. Si la sincronizacin no puede ser establecida, al GCH-A se configura para temporizacin plesicrona. La transferencia de CRC requiere una capacidad XB adicional de 8 kbit/s, la temporizacin plesicrona con o sin transferencia de CRC requiere 16 kbit/s. La capacidad adicional se puede soportar slo en los casos en los que se utilizan enlaces de 8 Mbit/s o enlaces compuestos de n x2 Mbit/s.
GCH-A X-bus 2048 kb/s (+8, 16kb/s) BUS IF GDH FRM User IF HDB3 2048 kb/s X-bus 2048 kb/s (+8, 16kb/s) BUS IF
GCH-A LTE FRM User IF 2048 kb/s 36 dB
GCH-A X-bus 2048 kb/s (+8, 16kb/s) BUS IF OTE FRM User IF CMI 2048 kb/s
A0F0049A
Fig. 80: Soporte de seales en la GCH-A a 2048 kbit/s
192
6.11.2 Operacin de la unidad de interfaz de datos GCH-A
6.11.2.1 Diseo mecnico El diseo mecnico de la unidad GCH-A se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo han de seguirse las recomendaciones generales de equipamiento del subrack.
GCH 221A
GCH
PDF 202 or GCZ 284A PDF 209
LEDS
75 OHM OUT 75 OHM IN SYMM. IN/OUT

TP
GDH
TEST POINT
2w/4w IN/OUT BTE INTERFACE MODULES

A0M0036A
Fig. 81: Unidad GCH-A equipada con mdulos GDH 230 y BTE 232
El cuerpo de la unidad GCH-A se compone de una unidad base de GCH-A de tamao E2, un mdulo de alimentacin de unidad PDF 202 o PDF 209 y una memoria de programa GCZ 284A. Cada canal necesita de un mdulo de interfaz que proporcione el interfaz fsico de lnea de usuario que soporte la aplicacin particular. Los dos canales pueden utilizar mdulos de interfaz de diferente tipo.
193
Estructura funcional Los bloques funcionales bsicos de la unidad GCH-A son circuitera de formateo de datos interfaz de X-bus (bus de crosconexin) controlador mdulos de interfaz unidad de alimentacin
n*1,2 kb/s n*64k kb/s
IF
CH2 DATA FORMATTING CH2 DATA FORMATTING
XB BUS IF XB X-BUS
n*1,2 kb/s n*64k kb/s
IF
UNIT CONTROLLER POW +5V, +12V, -10V
C-BUS BATTERY BUS

A0F0050A
Fig. 82: Estructura funcional de la unidad GCH-A
Diagrama de bloques
GCH CH2 CH1 CRC + V.110 X-bus BUS IF V.110M MART Framers C16M User rate synthe Test pattern & generator Digital PLL V.13 V.54 SIM. RL CAR. & LL PMP Pattern error counter SMUX HDB3 CMI NRZ Codecs G.703 LTE OTE BTE User IF
A0F0051A
Fig. 83: Diagrama de bloques funcionales de la unidad GCH-A
194
6.11.2.2 Circuitera de formateo de datos La circuitera de formateo de datos determina la mayora de las caractersticas de los interfaces de datos que soporta la GCH-A y proporciona las funciones principales del procesado de datos que se describen a continuacin en detalle. Adaptacin de velocidades y estructuracin de la trama Simulacin de portadora V.13 Generacin del rgimen binario Codificacin de la seal del interfaz de usuario (por ejemplo HDB3, CMI, NRZ) Funcin de puente punto a multipunto Bucles de prueba V.54 Generacin de secuencia de prueba y cuenta de errores
6.11.2.3 Adaptacin de velocidades y estructuracin de la trama Velocidades binarias 64 kbit/s y NTU tipo SBM 64E El mdulo BTE-64 de la GCH-A accede a una NTU del tipo SBM 64E a la velocidad de datos de usuario. La velocidades de usuario se adaptan a 8, 16, 32 o 64 kbit/s apropiados a la unidad crosconexin y la herramientas de encaminamiento de MartisDXX. La GCH-A utiliza la adaptacin de velocidad ITU-T V.110 para las velocidades binarias ms pequeas. La trama V.110 se transporta de manera transparente a travs de la red MartisDXX y puede utilizarse para supervisar la calidad del canal de extremo a extremo. Las configuraciones V.110 y V.110S utilizan almacenamiento de datos en bfer orientado a bit con un margen de fluctuacin de fase/fluctuacin lenta de fase de 2 bits. Las velocidades de usuario n x 1.2 kbit/s (hasta 38.4 kbit/s), n x 3.6 kbit/s (velocidades 7.2 y 14.4 kbit/s) y 48 kbit/s se soportan en la V.110 y V.110S. Para velocidad de 56 kbit/s se soportan tanto la estructuracin de trama ITU-T V.110b como V.110c (b, c se refieren a la tabla 7b/V.110 y a la tabla 7c/V.110). La trama V.110 ofrece tres canales para transferir seales de control. Se denominan SA, SB y X. La seal SB o SB+SA puede llevar la 105/109, y la seal X lleva la alarma de extremo lejano. Para el control de 105/109 la NTU utiliza simulacin de portadora V.13 que se transfiere automticamente al extremo lejano. Si es necesario, el mdulo BTE puede convertir la seal V.13 en una seal interna 105/109, que se transporta por el canal SB o SA+SB de la trama V.110. En la ventana de gestin la utilizacin de SB solamente se denomina V.110, y la utilizacin de SA+SB se denomina V.110S. Velocidades binarias 64 kbit/s y NTU tipo SBM 64A Las NTU del tipo SBM 64A realizan la adaptacin de velocidades V.110 en la NTU. Se puede transmitir a velocidades de 8, 16, 32 o 64 kbit/s. La unidad GCH-A pasa la seal regenerada del interfaz transparentemente desde el mdulo BTE hasta el interfaz del X-bus. El soporte de velocidades binarias de usuario, seales de control, modo de temporizacin y supervisin vienen determinadas por la NTU. Velocidades binarias de n x 8 kbit/s A velocidades binarias de 8, 16, 32 kbit/s los datos de usuario se transfieren en 1, 2 o 4 bits de un intervalo de tiempo. A la velocidad binaria de 160 kbit/s se utilizan dos intervalos de tiempo completos y adicionalmente 2 o 4 bits de un tercer intervalo de tiempo. No se necesita estructuracin de trama para la transferencia de los datos. Estas velocidades de usuario se originan generalmente desde el equipo NTU.
195
Velocidades binarias de n x 64 kbit/s A velocidades binarias de n x 64 kbit/s, 642048 kbit/s, los datos de usuario sin estructura de trama se transfieren en 132 intervalos de tiempo. La longitud del bfer de datos puede variar de 3 a 64 bytes. La seleccin de la longitud nominal de bfer permite +18 s o una fluctuacin lenta de fase de un byte como mnimo. Velocidades binarias de n x 64 + 8 kbit/s La velocidad de n x 64 + 8 kbit/s est pensada bsicamente para la velocidad T1, 1544 kbit/s. Hasta ahora, no est disponible ningn mdulo G.703 1544 kbit/s.
196
6.11.2.4 Estructuracin de trama y asignacin (mapping) Las estructuras de trama utilizadas se describen en los apndices. Las seales y la seales de control se adaptan y se realiza la asignacin (mapping) sobre ellas de la siguiente manera en la unidad GCH-A. Adaptacin de velocidades y mapping de las seales de control para velocidades binarias 48 kbit/s
Velocidad de usuario kbit/s 2.4 4.8 9.6 19.2 38.4 7.2 14.4 Mtodo de adaptacin de velocidades V.110 V.110 V.110 V.110 V.110 V.110 V.110 Asignacin XB kbit/s 1x8 1x8 2x8 4x8 8x8 2x8 4x8 Seales de control Temporizacin plesicrona SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X No S S S S S S
NOTA!
La transferencia de la suma de comprobacin CRC requiere una ligera modificacin de la trama V.110 denominada V.110M, ya que la transferencia de CRC no se incluye en la recomendacin original de ITU-T.
Adaptacin de velocidades y mapping de las seales de control para velocidades binarias 48 kbit/s
Velocidad de Mtodo de usuario kbit/s adaptacin de velocidades 48 48 56 56 56 64 64 80 80 160 160 N x 64 N x 64 N x 64 N x 64 V.110 V.110M V.110/7b V.110/7c V.110M Martis Martis Martis Martis Martis Martis Asignacin XB kbit/s 1 x 64 1 x 64 1 x 64 1 x 64 1 x 64 1 x 64 1 x 64 + 8 + 8 1 x 64 + 2 x 8 1 x 64 + 2 x 8 + 8 + 8 2 x 64 + 4 x 8 2 x 64 + 4 x 8 + 8 + 8 N x 64 N x 64 + 8 + 8 N x 64 + 8 + 8 N x 64 + 24 Seales de control SA, SB, X SA, SB, X SA, SB, X SA, SB, X SB SB SB SB SB SB Soporte de CRC No S No No S No S No S No S No S S S Temporizacin plesicrona No S No No S No S No S No S No S N<9 No N>8 Si N>8
197
NOTA!
V.110/7b se refiere a la tabla 7b de trama de la recomendacin ITU-T V.110 y la V.110M/7c es una trama V.110 ligeramente modificada. Martis es una trama propietaria del tipo V.110 (56 kbit/s). 8, 16 denota capacidad adicional que transporta CRC con control de temporizacin plesicrona. SA, SB y X se refieren a los bits SA, SB, X en la trama.
Para todas las velocidades de datos los canales pueden soportar simulacin de portadora de acuerdo con la V.13 para transferir la seal 105/109. V.13 se utiliza de manera predominante para velocidades de n x 64 kbit/s.
6.11.2.5 Supervisin de CRC La GCH-A puede soportar supervisin de CRC extremo a extremo para los datos de usuario. El procedimiento de CRC-4 utilizado es similar a aquel de las tramas G.704. A velocidades n x 1.2 y n x 3.6 kbit/s la suma de comprobacin CRC se transfiere en los ltimos cinco bits de la seal de alineamiento de trama de la trama V.110. Una trama V.110 modificada se utiliza para velocidades 48 y 56 kbit/s.Cuando se transfiere la suma de comprobacin CRC, las tramas se denominan V.110M. A n x 8 kbit/s, n x 64 kbit/s, n x 64+8 kbit/s la suma de comprobacin CRC se transfiere extremo a extremo en una trama propietaria, denominada Martis, y utiliza una capacidad adicional del X-bus de 8 kbit/s. La supervisin de calidad de extremo a extremo se basa en la supervisin de CRC de extremo a extremo, cuando est activado. La supervisin de CRC asociada a canal de extremo a extremo es la nica manera de conseguir exactitud en las caractersticas de calidad para un canal. Los datos de calidad se expresan en trminos de parmetros G.821. Los datos del periodo de las ltimas 24 horas se almacenan para ser transferidos a la base de datos de calidad MartisDXX tras la media noche (00.00) de cada da. Los datos de calidad del periodo de los ltimos 15 minutos se graban por separado. Si la degradacin de calidad de 15 minutos excede un lmite predeterminado, la unidad solicita realizar una transferencia a la base de datos de calidad.
6.11.2.6 Seales de control La GCH-A soporta seales de control para los canales de usuario. Se soporta la transferencia de 105/109 para todas las velocidades cuando se utilizan mdulos BTE. Los mdulos GDH, LTE y OTE no soportan seales de control. La NTU transfiere las seales de control utilizando el mtodo V.13. La seal V.13 puede o bien pasar la unidad GCH-A sin ser procesada o puede convertirse en la seal 105 en el mdulo BTE. Cuando pueda aplicarse, la seal de control 105 se transfiere en los bits SA, SB de la trama V.110 o V.110M. A velocidades n x 8 y n x 64 kbit/s la simulacin de portadora V.13 siempre queda sin procesar.
198
6.11.2.7 Simulacin de portadora V.13 Cuando se procesa, la simulacin de portadora V.13 es un mtodo de transferencia en banda, que no requiere capacidad adicional. Cuando la 105 se pone a OFF, los datos de usuario se sustituyen por un patrn pseudo aleatorio. Tras la recepcin de 48 bits de dicho patrn la 109 se pone a OFF y los datos de usuario (104) se bloquean en el estado OFF. Cuando la 105 se pone a ON la entrada del generador de patrones se cambia de 1 a 0 durante 8 bits. Si, debido a errores de transmisin, el extremo receptor pierde la secuencia de arranque, volver automticamente al estado ON cuando se hayan detectado ms de 31 errores en el patrn pseudo aleatorio durante cierto periodo de tiempo.
6.11.2.8 Supervisin de 105 En algunas aplicaciones la 105 debe mantenerse continuamente en la condicin de ON. Si se desea, la unidad GCH-A puede supervisar el estado de la 105 y generar una alarma si la 105 se pone en OFF. En aplicaciones punto a multipunto la longitud del periodo de conversacin puede estar limitado. Cuando se activa la supervisin del periodo de conversacin, la GCH-A bloquear a OFF el interfaz hasta que detecte un periodo mayor estando a ON la 105 que el valor seleccionado.
6.11.2.9 Bridge punto a multipunto La unidad GCH-A dispone de un bridge de datos punto a multipunto cuya funcionalidad se sita cerca del interfaz de usuario, entre los bloques de simulacin de portadora y los cdec de seal del interfaz. El bridge tiene cuatro puertos, dos interfaces locales de usuario (puerto local) y dos interfaces hacia el X-bus (puerto remoto). En el modo punto a multipunto el bridge pmp se sobrepasa. Uno de los puertos de interfaz (tpicamente, el puerto del canal 1) del bridge PMP se utiliza como puerto maestro, lo cual implica que se conecta al computador maestro o a otro bridge PMP previo. El resto de los puertos son puertos esclavos, conectados a interfaces de datos esclavos locales o remotos, o a bridges PMP. Los puertos no utilizados no se activan para la operacin pmp. Las seales de datos y de control provenientes del puerto maestro se difunden a todos los esclavos. Slo un esclavo puede transmitir datos cada vez hacia el maestro. Un esclavo comienza la transmisin poniendo la seal 105 a ON. La 105 abre el camino desde el esclavo hacia el maestro. Un mdulo BTE ha de convertir la portadora simulada V.13 en la seal 105 con el objetivo de controlar su puerto de bridge pmp. La seal 105 se transfiere desde un puerto esclavo hacia el puerto maestro como una portadora simulada V.13, un canal de control en V.110, o como un canal de control adicional de 8 kbit/s. Si, en una condicin de error, ms de un puerto esclavo pone la 105 a ON, una circuitera de control de prioridad configurable bloquea el puerto esclavo de prioridad inferior. La longitud del periodo de conversacin de los esclavos puede limitarse a un valor configurable. Un puerto esclavo ser bloqueado si su periodo de conversacin excede la longitud de periodo seleccionado.
199
6.11.2.10 Funciones de bucle de prueba La unidad GCH-A dispone de funciones de bucle de prueba V.54 que soportan bucle local (bucle 3, LL) y bucle remoto (bucle 2, RL, RLB). La unidad base soporta bucles V.54 hacia la red y, en caso de utilizarse, del mdulo BTE hacia la NTU. Los bucles slo pueden ser controlados por el gestor de la red. La duracin del bucle puede limitarse a un valor configurable. En general, los bucles deben habilitarse en el lugar ms cercano posible a los interfaces de usuario e inhabilitarse en todos los equipos intermedios. Por lo tanto, los bucles deben ser bloqueados en la unidad GCH-A y habilitados en la NTU. Los bucles son visibles en la ventana del gestor MartisDXX al efecto o en el Terminal de servicio. El operador puede tambin, cerca del interfaz del X-bus, realizar un bucle de lnea hacia el interfaz de usuario o, cerca del interfaz fsico de usuario, un bucle de red hacia la red.
6.11.2.11 Funciones de prueba La GCH-A incorpora generadores de secuencia de pruebas para cada canal y detectores de patrones errneos. La secuencia de pruebas es la CCITT 511. Tpicamente, se realizan pruebas con el bucle remoto habilitado antes de que comience la secuencia de pruebas. Una ventana de pruebas a nivel de unidad facilita la activacin de la prueba y la presentacin de los resultados. Normalmente el operador activa los recursos de prueba utilizando las funciones de prueba del MartisDXX NMS. Las funciones de prueba utilizan o bien los recursos de prueba de las unidades de interfaz o bien el recurso de prueba comn de la SCU.
6.11.2.12 Interfaz del X-bus El interfaz del X-bus realiza la adaptacin entre la circuitera de formateo de datos y el bus de datos y de direcciones del panel posterior del subrack MartisDXX. El interfaz del X-bus utiliza el conector posterior inferior. Las principales seales del interfaz del X-bus son: Seales del interfaz del X-bus
Seal C16M FSYN, MSYN DR10 - 17 DR20 - 27 T0 - 7 BAD0 - 7 Descripcin de la seal Seal de temporizacin interna del nodo Seales de alineamiento de trama y multitrama Bus de datos de 8 bits desde la GCH-A hacia la SXU Bus de datos de 8 bits duplicado desde la GCH-A hacia la SXU Bus de datos de 8 bits desde la SXU hacia la GCH-A Bus de direcciones de 8 bits desde la SXU hacia la GCH-A
El interfaz del X-bus transmite y recibe un byte de datos cada vez que se direcciona un interfaz de la unidad mediante la seal BAD0 - 7. Por cada trama de bus de 125 s el interfaz puede ser direccionado una o varias veces dependiendo de la capacidad de XB (n x 64 kbit/s). Un canal de velocidad menor de 64 kbit/s se transfiere entre la unidad GCH-A y la unidad crosconexin SXU utilizando un byte por trama (64 kbit/s) y utilizando solamente uno o varios de los 8 bits de datos, de 8 kbit/s cada uno, del byte. La SXU slo asigna al enlace los bits utilizados.
200
6.11.2.13 Controlador de la unidad El microprocesador de la unidad controla tanto la unidad base como los mdulos de interfaz. El bus de datos se extiende a los mdulos de interfaz. La unidad se controla con un microprocesador 80C188. El software bsico de la unidad se carga en una memoria EPROM intercambiable identificada como GCZ 284A. Los programas de aplicacin se almacenan en una memoria EPROM o en una memoria FLASH no voltil, que soporta la telecarga controlada del SW de aplicacin. La memoria no voltil tambin almacena los parmetros de configuracin y la identificacin del HW y del SW de la unidad. Los mdulos de interfaz tambin son controlados, supervisados e identificados por el controlador de la unidad. En el caso de que se produzca una interrupcin del suministro de alimentacin, la unidad recupera automticamente la configuracin que prevaleca con anterioridad a dicha interrupcin. La unidad GCH-A se comunica con el resto de las unidades del subrack y con el Terminal de Servicio y el computador de gestin de la red MartisDXX a travs del interfaz del bus de control, incluyendo un controlador HDLC. Cada posicin de unidad en el subrack dispone de una direccin individual que se lee del conector del panel posterior. Esta direccin es parte de la direccin de identificacin de la unidad utilizada por la red de comunicacin MartisDXX. Las funciones de la unidad se presentan como objetos gestionables al Sistema de Gestin de Red de la red MartisDXX.
6.11.2.14 Conversor A/D La unidad GCH-A incluye un conversor analgico-digital multicanal (A/D) que mide los voltajes de operacin +5 V, +12 V, -10 V y el voltaje de +5 V del interfaz de bus del panel posterior y las seales analgicas, como la corriente de mojado del mdulo BTE.
6.11.2.15 Punto de medida En la parte frontal de la unidad existe un punto de medida para cable coaxial de 75 . Este punto de medida se encuentra aislado por un transformador, pero el cuerpo del conector est conectado a la tierra de la unidad. A travs del punto de medida es posible medir las seales de entrada y de salida de ambos canales, as como las correspondientes seales de reloj. La seal que quiere medirse se selecciona con el Terminal de Servicio en la ventana General Unit Parameters. Esta seleccin se almacena en la memoria no voltil de la unidad de manera que se mantiene incluso tras un posible fallo de alimentacin. Las seales de entrada y salida del punto de medida estn codificadas en HDB3 y los niveles de seal y sus formatos estn en consonancia con la Recomendacin G.703. Las seales de canal de interfaz codificadas en HDB3 pueden medirse sin necesidad de recodificar. Cualquier otro cdigo de seal se decodifica a seal NRZ y despus se codifica en una seal HDB3 en el codificador del punto de medida.
6.11.2.16 Mdulo de alimentacin El mdulo de alimentacin CC/CC reemplazable PDF 202 o PDF 209 proporciona los voltajes de operacin +5 V, +12 V y -10 V para la unidad GCH-A. La alimentacin opera directamente con el voltaje de la batera de la estacin que se suministra a travs de la fuente de alimentacin (PFU) y el panel posterior del subrack MartisDXX. Los circuitos de interfaz del X-bus se alimentan desde el panel posterior del subrack durante las condiciones de transitorio de inicializacin de la unidad. Los voltajes de operacin de la unidad se supervisan, incluyendo el voltaje de +5 V del panel posterior. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
201
6.11.2.17 Modos de temporizacin El modo de temporizacin de los interfaces de datos depende del tipo de interfaz, del tipo de equipo al que se encara y del modo de operacin. Generacin de la velocidad binaria Se requiere diversidad de velocidades binarias para los interfaces de usuario de la GCH-A. Las seales de temporizacin de datos se extraen del reloj de 16896 kHz del sistema mediante sintetizadores programables de frecuencia incorporados. Hay un sintetizador para cada canal y direccin de transmisin. Fuentes de temporizacin La seal de temporizacin para los datos entrantes (direccin de transmisin) proviene del equipo de usuario. El reloj para los datos salientes (direccin de recepcin) lo suministra la unidad GCH-A. Temporizacin plesicrona Puede haber aplicaciones en las que el reloj de datos de usuario no puede sincronizarse al reloj MartisDXX, lo que desemboca en una operacin plesicrona (al mismo rgimen binario nominal). La unidad GCH-A soporta la transferencia de la temporizacin plesicrona para las mayora de las velocidades binarias. La transferencia plesicrona est soportada en el estndar de la trama ITU-T V.110 para velocidades de n x 1.2 y n x 3.6. Una modificacin de Martis en la V.110 (V.110M) tambin soporta temporizacin plesicrona a 48 y 56 kbit/s. Se necesita un canal adicional de 8 kbit/s en la trama Martis para velocidades de n x 8 kbit/s y n x 64 kbit/s. La temporizacin plesicrona requiere un canal adicional de 8 kbit/s (trama Martis) para las velocidades n x 8 kbit/s y n x 64 kbit/s. El mismo canal de 8 kbit/s soporta tanto supervisin de CRC como temporizacin plesicrona para velocidades binarias de hasta 512 kbit/s inclusive. Por encima de 512 kbit/s la temporizacin plesicrona requiere dos canales de 8 kbit/s, uno para la trama Martis y otro para el reloj plesicrono. El mtodo V.110 para la transferencia de la fase de los datos y el relleno se utiliza en todas las velocidades binarias. Los sintetizadores operan en modo PLL digital con un pequeo filtrado de la fluctuacin de fase del reloj entrante antes de realizar la comparacin de fase con el reloj de referencia del sistema. En el extremo receptor el sintetizador ajusta su fase de acuerdo con el valor recibido del extremo lejano. Los ajustes de fase tienen lugar en pequeos pasos con el objetivo de minimizar la amplitud de la fluctuacin de fase y el espectro de frecuencias. En el modo de temporizacin plesicrona el bfer de datos V.110 opera en modo de bit. A velocidades de datos de n x 64 kbit/s el bfer de datos opera en el modo denominado modo sncrono de trama, en el que los datos transmitidos durante una trama del X-bus forma un bloque. Los bits de relleno se eliminan y se insertan en la frontera entre dos bloques.
202
6.11.2.18 Medidas de calidad La GCH-A soporta la supervisin de los circuitos de manera independiente para cada canal. Cuando se activa la estructura de trama con transferencia de CRC V.110, X.30 o Martis se realiza la supervisin de calidad de la seal en la GCH-A de acuerdo con la Recomendacin G.821. Los datos de calidad se recolectan de tres maneras: La unidad recolecta los datos G.821 para periodos de 24 horas comenzando a las 00:00 horas. Los datos de 24 horas se encuentran disponibles durante el da siguiente para transferirse automticamente a la base de datos de calidad MartisDXX. Si est activada, la unidad tambin calcula los datos de calidad para periodos de 15 minutos. Si los desapareamientos de la seal exceden un lmite seleccionado durante un periodo, los datos se transfieren a la base de datos de calidad. Un tercer conjunto de contadores de calidad se encuentra disponible para el operador de la red que puede comenzar y finalizar la supervisin de errores en cualquier momento y obtener datos de calidad para periodos desde segundos hasta das o meses. Los resultados se muestran como cuenta de errores y como parmetros G.821. Contadores de error La GCH-A puede contar, mediante el uso de contadores SW y HW: nmero de prdidas de tramas (trama del lado de la red, C2) nmero de prdidas de multitramas (trama del lado de la red, C2) nmero de errores en la palabra de trama (trama del lado de la red, C2) nmero de errores de bloque CRC errores de cdigo en el interfaz de usuario (HDB3, CMI) deslizamientos y ajustes de bfer
Estadsticas G.821 El recuento de errores se transforman en parmetros CCITT G.821 tiempo total (segundos) tiempo de indisponibilidad (segundos) segundos con error segundos severamente errneos minutos degradados
203
6.11.3 Mdulos de interfaz
6.11.3.1 Generalidades Los mdulos de interfaz sin estructura de trama utilizados en la unidad GCH-A son BTE-64 BTE-384 LTE OTE-LED OTE-LP
Una unidad accede a los interfaces fsicos a travs de los mdulos de interfaz. Los mdulos de interfaz convierten los datos de niveles CMOS y las seales de temporizacin en seales de lnea (banda base, G.703 o seales pticas). Ellos regeneran la s seales provenientes de la lnea y las convierten en seales de datos y de reloj de nivel CMOS. Los mdulos tambin incorporan osciladores de cristal para la temporizacin de la seal de lnea. Las frecuencias del oscilador se enganchan en fase a las seales de temporizacin derivadas por la unidad base del reloj del sistema MartisDXX. El mdulo de interfaz supervisa la existencia del nivel de seal recibida; si es muy dbil o se ha perdido totalmente se sustituye la seal de entrada por SIA en el mdulo. Se informa con la indicacin de prdida de seal al controlador de la unidad, que genera un mensaje de alarma. Los codificadores y decodificadores de la seal de lnea para los cdigos HDB3 y CMI residen en la unidad base. El cdigo de lnea bifsico para velocidades banda base para velocidades de 2.4 a 384 kbit/s y la codificacin de respuesta parcial para velocidades de 256 a 768 kbit/s tienen lugar en los mdulos banda base.
Interfaz al panel posterior del subrack La unidad se conecta al panel posterior del subrack MartisDXX mediante dos euroconectores. El panel posterior proporciona el voltaje de batera al mdulo de alimentacin, acceso al bus de control del subrack y acceso al bus de crosconexin de datos de 64 Mbit/s (X-bus). El interfaz del X-bus utiliza el conector posterior inferior.
204
6.11.4 Fallas y acciones en la unidad de interfaz de datos GCH-A
6.11.4.1 Seales y direccin de las condiciones de falla La GCH-A soporta dos bloques de interfaz idnticos, numerados 1 y 2. Las partes comunes se denominan bloque 0. La seales y direccin se identifican como sigue. Seales y direccin de las condiciones de falla
Punto de referencia UI1 UI2 C1 C2 Descripcin de la seal Seal de entrada en la parte de recepcin del interfaz de usuario Seal de salida en la parte de transmisin del interfaz de usuario Seal de salida de crosconexin (XB) hacia el interfaz del X-bus Seal de entrada XB desde el interfaz del X-bus, seal del lado de la red
C1 X-BUS BUS IF C2 XB
DATA FORMATTING
UI1 IF UI2
A0F0031A
Fig. 84: Denominacin de los puntos de referencia de seal Los siguientes acrnimos se utilizan en las tablas inferiores: PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo AIS= Seal sustituida por SIA RAI= Indicacin de alarma remota (bit X en la trama V.110, X.30 o Martis)
205
6.11.4.2 Partes comunes Fallas en las partes comunes (Bloque 0)

Condicin de falla Alimentacin +5 V, +12 V, -10 V +5 V back plane voltage Fallas de memoria RAM, EPROM fault FLASH fault Check sum error - in FLASH memory - in downloaded SW Incompatible SW revisions RL program error Fallas del estado de operacin Unit reset Unit unregistered Setup parameter error Fallas del X-bus Timing fault No interface (IA) activity Fault masking Estado PMA PMA PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S MEI, LED R R R R R R R R R R R R R Y UI2 OFF AIS AIS C1 OFF OFF AIS AIS -
6.11.4.3 Bloques de interfaz Fallas generales del interfaz (Bloque 1, 2)

Condicin de falla Missing or wrong IF module Wetting current low/high Power OFF on input ASIC error Estado PMA, S MEI,MEI,PMA, S LED R Y Y R UI2 OFF C1 OFF/AIS OFF
Fallas de la seal del interfaz (Bloque 1, 2)

Condicin de falla Fallas en la seal de entrada (UI1) Loss of input signal Input signal code errors - HDB3 signal - optical CMI signal Signal 105 OFF Estado PMA, S PMA, S LED R R UI2 C1 AIS AIS Nota
MEI, -
AIS
Se utiliza cuando la seal 105 debera estar siempre habilitada
Errores de temporizacin Input signal (UI1) buffer slip Output signal (UI2) buffer slip
DMA DMA
R R
206
Fallas de la seal del lado de la red (C2) (Bloque 1, 2)

Condicin de falla AIS from net side Estado MEI, S LED Y UI2 AIS C1 Nota Estructura de trama utilizada V.110, X.30 o Martis Estructura de trama utilizada V.110, X.30 o Martis Utilizada para velocidades binarias 2.4 kbits. Estructura de trama utilizada V.110, X.30 o Martis
Loss of frame alignment
PMA, S
AIS
RAI
Loss of multiframe alignment
PMA, S
AIS
RAI
Far end alarm (RAI) received
MEI, S
Condiciones de calidad (Bloque 1, 2)

Condicin de falla G.821 unavailable state Estado PMA, S LED UI2 C1 Nota Disponible cuando se activa supervisin de CRC extremo a extremo Disponible cuando se activa supervisin de CRC extremo a extremo Disponible cuando se activa supervisin de CRC extremo a extremo Estructura de trama utilizada V.110, X.30 o Martis
G.821 data for last 15 minutes
DMA
CRC errors detected
DMA
Frame alignment signal error
PMA
Indicaciones de bucle de prueba (Bloque 1, 2)

Condiciones de bucle Bucles activados por el operador - interface loop - line, local loop Customer activated loop MEI, S MEI. S MEI, S Y Y Y AIS AIS Estado LED UI2 C1
207
6.11.5 Panel frontal de la unidad de interfaz de datos GCH-A El panel frontal de la unidad aloja dos LED de alarma (uno rojo y otro amarillo), y los conectores para el cableado del interfaz de usuario que son un conector tipo D de 9 contactos para cada interfaz banda base y simtrico G.703 dos conectores SMD para coaxial para cada interfaz G.703 de 75 ohmios dos conectores del tipo FC ptico para cada interfaz OTE y conector SMD para el punto de prueba
Las seales de entrada y salida para cada interfaz de canal pueden conectarse al conector del punto de prueba. Los huecos del panel frontal estn diseados para cualquiera de los mdulos de interfaz disponibles.
GCH-A
A0M0062A
Fig. 85: Panel frontal de la unidad de interfaz de datos GCH-A
1 6 2 7 3 8 4 9 5
MP
1 6 2 7 3 8 4 9 5
208
Conector hembra de tipo D de 9 contactos

Utilizacin a 4 hilos Contacto 1 2 4 5 6 9 Seal Seal transmitida B Seal transmitida A Seal recibida B Seal recibida A Salida de la pantalla del cable Entrada de la pantalla del cable Utilizacin a 2 hilos Seal --------------Transmisin/recepcin B Transmisin/recepcin A -------Pantalla del cable
6 78 9 1 2 34 5
A1C0001A
Fig. 86: Conector hembra de tipo D de 9 contactos
209
6.11.6 Especificaciones tcnicas para la unidad de interfaz de datos GCH-A
6.11.6.1 Interfaces de lnea BTE Velocidad de lnea (kbit/s) BTE-768 768 704 640 576 512 448 384 320 256 BTE-384 384 320 256 192 160 128 64 56 48 BTE-64 64 48 38.4 32 24 19.2 16 14.4 12 9.6 8 7.2 6 4.8 3 2.4 Entrada a MartisDXX precisin del rgimen operacin mescrona operacin plesicrona Salida de MartisDXX precisin del rgimen operacin mescrona operacin plesicrona reloj tomado del nodo MartisDXX reloj en bucle de retorno en la NTU o mejor que 10-9
100 ppm
100 ppm
210
6.11.6.2 Interfaces G.703, LTE y OTE Velocidad de lnea (kbit/s) GDH 2048 LTE 2048 1088 Entrada a MartisDXX precisin del rgimen operacin mescrona operacin plesicrona Salida de MartisDXX precisin del rgimen operacin mescrona operacin plesicrona reloj tomado del nodo MartisDXX frecuencia de reloj enganchada a MartisDXX o mejor que 109 OTE 2048
50 ppm
50 ppm
6.11.6.3 Requisitos de alimentacin y datos mecnicos Suministro CC Voltaje de entrada: -30-60 V CC Dimensiones mecnicas Anchura: 25 mm (0.98") Profundidad: 160 mm (6.30") Altura: 244 mm (9.6")
211
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ GMH: UNIDAD DE INTERFAZ CON ESTRUCTURA DE TRAMA G.704 UNITSES.FM 27.12.99
6.12 GMH: Unidad de interfaz con estructura de trama G.704

6.12.1 Generalidades La unidad GMH procesa seales con estructura de trama a 8448 kbit/s, 2048 kbit/s y n x 64 kbit/s. La unidad incluye dos canales independientes de transmisin para transportar datos y tambin para proporcionar un enlace de comunicacin interno del sistema MartisDXX. Los interfaces de transmisin de canal son independientes uno del otro y pueden ser, por ejemplo, interfaces G.703, interfaces pticos y, para ciertas velocidades, tambin interfaces banda base. La estructura de trama est en concordancia con la Recomendacin G.704 para 2048 kbit/s y 8448 kbit/s. Se utiliza una estructura de trama G.704 modificada para otras velocidades.
6.12.1.1 Diseo mecnico El diseo mecnico de la unidad GMH se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo, han de seguirse las recomendaciones generales de equipamiento del subrack.
GMH 220
GMH
GMZ 283
PDF 202 or PDF209
LEDS
75 OHM OUT 75 OHM IN SYMM. IN/OUT

MP
MEAS POINT
INTERFACE MODULES
OPT. OUT
OPT. IN
A0M0001A
Fig. 87: Unidad GMH equipada con mdulos G703 y OTE-LED La configuracin mnima de la unidad GMH se compone de un mdulo de alimentacin PDF 202 o PDF 209, una memoria de programa GMZ 283 y un mdulo de interfaz de GMH para cada canal. Los mdulos de interfaz se seleccionan para ajustarse a la aplicacin particular de que se trate, con el objetivo de proporcionar el interfaz fsico adecuado para la lnea de transmisin. Cada uno de los dos canales puede tener un mdulo de interfaz diferente.
212
El panel frontal de la unidad aloja los LED de alarma y un conector de punto de medida (75 ). Las seales de entrada y salida pueden direccionarse hacia dicho punto. Los huecos del panel frontal estn diseados para cualquiera de los mdulos de interfaz disponibles. La unidad se conecta al X-bus (bus de crosconexin) del subrack MartisDXX por medio de los conectores situados en el borde trasero de la tarjeta. El bus proporciona el voltaje de operacin al mdulo de alimentacin de la unidad, as como las seales del bus interno de control del subrack y las necesarias para el procesado de la transmisin de datos.
213
6.12.2 Operacin
6.12.2.1 Estructura funcional
RX FRAME n*64k kb/s 2 or 8 Mb/s G.704 IF IF TX FRAME X-BUS RX FRAME n*64k kb/s 2 or 8 Mb/s G.704 IF IF TX FRAME BUS IF
UNIT CONTROL uP
CONTROL BUS BATTERY BUS

A0F0019A
POW +5V, +12V, -10V
Fig. 88: Estructura funcional de la unidad GMH
Los bloques funcionales principales de la unidad GMH incluyen el mdulo de alimentacin, el procesador y su circuitera perifrica, los interfaces de lnea para cada canal, los circuitos multiplexores y demultiplexores de trama de canal, los bfer de entrada y salida de canal y un interfaz al X-bus comn para los ambos canales. El mdulo de alimentacin genera los voltajes de operacin requeridos en la unidad del voltaje de batera que recibe a travs del X-bus. Los voltajes de operacin son supervisados y cualquier perturbacin funcional activa un mensaje de falla. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. La informacin relativa al control y la supervisin se transmite a travs de un bus de control interno del subrack. Mediante este bus la unidad puede comunicarse con otras unidades del subrack. El procesador genera mensajes HDLC y procesa los mensajes HDLC recibidos de los interfaces con estructura de trama. Los interfaces de canal de transmisin de datos convierten las seales analgicas de lnea en seales adecuadas a los circuitos digitales de la unidad y a la inversa. En la direccin de transmisin los pulsos de datos se crean de manera que se adecen para la transmisin en el formato requerido. En la direccin de recepcin la seal atenuada por la lnea de transmisin se regenera y se recupera la seal de reloj. Las seales de carga til y de reloj se transforman al nivel necesario para la lgica digital. Los interfaces de lnea estn en los mdulos de interfaz de manera que una unidad puede tener dos mdulos de interfaz de diferente tipo el mismo tiempo. Las velocidades de transmisin de datos disponibles en la unidad dependen de qu mdulos de interfaz se utilicen, pero la velocidad puede programarse dentro de los lmites de cada mdulo.
214
La seal con estructura de trama que se transporta por la lnea de transmisin se ensambla y desemsambla en los bloques Tx-frame y Rx-frame de cada canal. En la direccin de transmisin el bloque Tx-frame crea una seal haciendo la asignacin de los datos provenientes del X-bus dentro del intervalo de tiempo correcto, aadiendo los bits de la seal de alineamiento de trama y la suma de comprobacin CRC, y generando el canal HDLC en la posicin correcta dentro de la trama, con la ayuda del procesador. En la direccin de recepcin el bloque Rx-frame busca en la seal recibida la palabra de sincronizacin de trama. Cuando se encuentra la sincronizacin, el bloque Rx-frame puede extraer los intervalos de tiempo de transmisin de datos, comprobar el CRC, y recuperar y entregar el canal HDLC al procesador. La estructura de trama y el uso de los bits especiales dentro de ella depende de la velocidad de transmisin. A 2048 kbit/s y 8448 kbit/s la estructura de trama se corresponde con la Recomendacin G.704. Para otras velocidades se utiliza una estructura de trama G.704 modificada. Si fuera necesario, tambin es posible eliminar la estructura de trama y operar el canal en modo transparente. Los bfer de transmisin de los canales se utilizan para almacenar los datos recibidos de la unidad de crosconexin a travs del X-bus, de manera que siempre haya un intervalo de tiempo preparado para ser transmitido por el bloque Tx-frame. Los bfer de transmisin tambin sincronizan la fase de la trama transmitida con la fase del X-bus e insertan datos de relleno en los intervalos de tiempo de la trama no utilizados. Los bfer de recepcin de los canales almacenan los datos que llegan para que siempre se encuentren disponibles los intervalos de tiempo para la unidad de crosconexin. Estos bfer tambin constituyen un bfer flexible cuyo objetivo es compensar las pequeas diferencias en la velocidad momentneas entre el X-bus y la seal recibida. La longitud de los bfer de recepcin puede cambiarse de acuerdo con los requisitos de la aplicacin. Por ejemplo, en algunos casos se necesita el mnimo retardo en la conexin y en la operacin plesicrona se desea el menor nmero de deslizamientos posible. El interfaz al X-bus adapta el bus a la unidad. Transfiere seales del bus a los canales, e informacin de control y seales de temporizacin a la unidad, y, de la misma manera, transfiere datos e informacin de supervisin desde los canales al X-bus. El interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta se inserta o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle.
215
6.12.2.2 Diagrama de bloques
INTERFAZ 1 CONECTOR DEL MDULO RD1 RD2 RCK AI DATOS IF. TD1 TD2 BIN TCK CDIGO MULTIPLEXOR DE TRAMA DT BFER DE TRANSMISIN CDIGO BIN DEMULTIPLEXOR DE TRAMA BFER DE RECEPCIN DR1 DR2
GEN. DEL RELOJ TX SYB IF. SYB1,2
MEAS IF.
INTERFAZ 2 CONECTOR DEL MODULO RD1 RD2 BIN RCK SYNC IF. TD1 TD2 BIN TCK CDIGO MULTIPLEXOR DE TRAMA FSYN MSYN BFER DE TRANSMISIN CDIGO DEMULTIPLEXOR DE TRAMA BFER DE RECEPCIN C16M
GEN. DEL RELOJ TX VTP CONT. CONT. HDLC VTP IF.
VTPCK VTPDAT BUSSEL
CONTROL DEL INTERFAZ 1 CONTROL DEL INTERFAZ 2
A/D CONVERSOR
MICRO PROC. PDF 202 +5 V +12 V RAM EPROM FLASH -10 V MDULO DE ALIMENTACIN UBATT
A0FS014A
Fig. 89: Diagrama de bloques funcionales de la unidad GMH

216
Mdulo de alimentacin Una unidad recibe el voltaje de operacin del mdulo de alimentacin PDF 202 o PDF 209. Este mdulo puede ser reemplazado como un solo elemento y se enchufa a la unidad por medio de conectores. El mdulo se fija con tornillos en un lugar predeterminado para l en la unidad. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. El mdulo proporciona los voltajes de operacin +5 V, +12 V y -10 V. El mdulo tambin recibe el voltaje de bus de +5 V que, durante el transitorio de inicializacin de la unidad, alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin de +5 V de la unidad es supervisado con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V son supervisados midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites. Procesador La unidad se controla con un microprocesador 80C188. El programa se carga en la placa en una memoria intercambiable identificada como GMZ 283. Parte de los programas de aplicacin se almacenan en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y el nmero de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad es reinicializada en las condiciones previas a dicha interrupcin, sin ser necesaria una parametrizacin especfica. La memoria RAM del procesador acta como memoria de trabajo y contiene los contadores de error y los bfer de datos de los enlaces HDLC y el bus de control de trama. Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad pueden cambiarse a travs del bus de control con la ayuda del Terminal de Servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de fallas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se proteje duplicndolo fsicamente y esta duplicidad est controlada por la unidad SCU. Conversor A/D La unidad incorpora un conversor analgico digital multicanal (A/D) que supervisa los voltajes de operacin y tambin el voltaje de control de los conectores del mdulo de interfaz. El voltaje de control puede ser, por ejemplo, un voltaje recibido de un mdulo banda base que controla la situacin de falta de alimentacin de la lnea banda base.
217
Punto de medida En la parte frontal de la unidad existe un punto de medida para cable coaxial de 75 . Este punto de medida se encuentra aislado por un transformador, pero el cuerpo del conector est conectado a la tierra de la unidad. A travs del punto de medida es posible medir las seales de entrada y de salida de ambos canales, as como los correspondientes relojes. La seal que quiere medirse se selecciona con el Terminal de Servicio en la ventana General Unit Parameters. Esta seleccin se almacena en la memoria no voltil de la unidad, de manera que se mantiene incluso tras un posible fallo de alimentacin. Cuando se est midiendo la seal de salida o de entrada del canal, la seal de salida del punto de medida est codificada en HDB3 y los niveles de seal y sus formatos estn en consonancia con la G.703. Las seales de canal de interfaz codificadas en HDB3 pueden medirse sin necesidad de codificacin/ decodificacin. Si la seal del canal de interfaz que se est midiendo est codificada de otra manera, el codificador del punto de medida se utiliza de forma automtica para transformar la seal NRZ en una seal HDB3.
6.12.2.3 Interfaz del X-bus La unidad de crosconexin aporta el reloj de bus C16M a travs del X-bus. Dicho reloj C16M es el reloj central del subrack: se utiliza para generar las frecuencias de reloj para las seales transmitidas. El bus suministra las seales de alineamiento de trama y de multitrama a los bfer de trama. La unidad de crosconexin intercambia datos con las unidades de interfaz direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. El bus de recepcin de datos DR1 se proteje con otro bus de datos, el DR2. La unidad de crosconexin decide, con la ayuda del test de bus, cul de los buses de datos ha de usarse, y esta informacin se difunde al resto de las unidades por el bus de control. La unidad GMH recibe de la unidad de crosconexin la direccin del intervalo de tiempo, y esto hace que se dirija la transmisin del bus de datos hacia un intervalo de tiempo determinado en cada momento. Las funciones del bus tambin son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. Esta alarma inhibe la alarma de prdida de direccin de canal. Mux/Demux En la transmisin digital de datos es posible combinar varios canales de transmisin de datos y enviarlos por la misma lnea de transmisin utilizando estructuras de trama. Las tramas se componen de seales de alineamiento de trama que se envan a intervalos regulares y canales de datos situados en posiciones predefinidas entre las seales de alineamiento. La seal de alineamiento de trama se compone de un patrn definido de bits, que el receptor buscar en el flujo de datos serie recibidos. Cuando el receptor lo encuentra, la seal de alineamiento de trama est sincronizada y por tanto es capaz de extraer la carga til de los canales de datos y asignarlos a las posiciones deseadas. Las seales de alineamiento de trama repetidas a intervalos regulares dividen los datos transmitidos en tramas que tienen una estructura definida para cada velocidad de transmisin. En el sistema MartisDXX la frecuencia de repeticin de trama es siempre de 8 kHz, por lo que es necesario utilizar tramas de diferente longitud, es decir, que contienen un nmero diferente de bits, para las diferentes velocidades de transmisin. Una multitrama se crea cuando se combinan varias tramas consecutivas en una
218
estructura de trama, que utiliza una segunda seal de alineamiento de trama cuya frecuencia de repeticin es menor. Por ejemplo, la sealizacin se transmite en una estructura de multitrama que contiene 16 tramas repetidas a una frecuencia de 500 Hz. Se obtiene una sincronizacin en recepcin ms fiable cuando se aade la suma de comprobacin CRC a la estructura de trama. Entonces tambin es posible supervisar la calidad de la transmisin. El CRC se obtiene en el extremo transmisor dividiendo el valor binario de un bloque de datos de longitud fija entre un nmero definido. El resto de la divisin se transmite en una trama hacia el receptor, que realiza el correspondiente clculo y compara su resultado con el resultado recibido de la lnea. La transmisin del bloque de datos no contiene errores cuando los resultados son iguales. Si existe diferencia en los resultados, entonces el bloque de datos contiene uno o ms errores. El CRC puede obtenerse para un bloque de datos de una trama, o, alternativamente, el CRC puede obtenerse para un bloque de datos de varias tramas que luego constituyen una estructura de multitrama. La suma de comprobacin CRC se utiliza para comprobar la fiabilidad de la sincronizacin al contar cuntos bloques se reciben con errores dentro de cierto nmero consecutivo de bloques. Si el nmero de bloques con error excede el valor de probabilidad, es muy posible que el receptor se encuentre sincronizado en una posicin errnea de la trama, es decir, el receptor ha cometido un error en el alineamiento de trama. Entonces se fuerza al receptor a realizar una nueva bsqueda de la palabra de sincronizacin de trama y a abandonar la que puede llamarse "palabra de sincronizacin de trama simulada". La calidad de transmisin se mide como la tasa de error obtenida al contar el nmero de bloques que se reciben con errores dentro de un cierto nmero de bloques. El mtodo de suma de comprobacin CRC es factible cuando la tasa de error de transmisin es tan baja que como mximo hay un error, en media, por cada bloque comprobado. La comunicacin interna de la red MartisDXX se basa en canales HDLC que se incorporan a las seales con estructura de trama. El procesador de la unidad puede transmitir y recibir mensajes hacia/desde otros nodos mediante un controlador HDLC de dos canales conectado a ambos interfaces con estructura de trama de la unidad. Generalmente los mensajes se envan a travs del bus de control hacia el resto de unidades donde se procesan o desde donde se reenvan a otros nodos. La velocidad de transmisin de los canales HDLC puede seleccionarse dentro de los lmites de 4 kbit/s a 64 kbit/s, dependiendo de los requisitos y de la capacidad de transmisin disponible. Adems de las palabras de sincronizacin de trama y de los canales de datos transmitidos, las estructuras de trama tambin incluyen algunos bits para los cuales las recomendaciones no especifican funcionalidad o que no se utilizan en la aplicacin en cuestin. Estos bits pueden utilizarse por tanto para la transmisin de informacin interna del sistema. Un sistema u organizacin puede tambin especificar el uso de estos bits para algunas funciones internas. En el sistema MartisDXX la funcin de estos bits especiales se define a travs de los interfaces de usuario. Las estructuras de trama se describen en los Apndices.
219
6.12.2.4 Estructura de trama de 2048 kbit/s El sistema MartisDXX utiliza una estructura de trama para 2048 kbit/s de acuerdo con la Recomendacin G.704. El primer intervalo de tiempo de una trama, ts0, contiene la palabra de sincronizacin de trama (Frame Synchronization Word, FSW). Los bits de esta palabra de sincronizacin de trama tienen un significado diferente en las tramas pares e impares. Las tramas pares contienen la seal de alineamiento de trama y las impares especifican un bit de esta palabra como una seal de alineamiento de trama, un bit como el bit de alarma de extremo lejano (far-end alarm) y cinco bits especiales. Cuatro de estos cinco bits especiales se recomiendan para ser utilizados por el canal interno HDLC del sistema MartisDXX. La funcin de estos bits se define a travs del interfaz de usuario mediante la ventana de parametrizacin de la GMH. Sin embargo, si se utiliza CRC, entonces el primer bit en el intervalo de tiempo ts0 de cada trama se utiliza para la comprobacin CRC y no pueden ser definidos para otro propsito desde el interfaz de usuario. El primer bit de 16 intervalos de tiempo ts0 consecutivos forman un CRC de multitrama, compuesta por 16 tramas. Esta multitrama tiene seis bits de sincronizacin de trama, ocho bits para la suma de comprobacin CRC, y dos bits utilizados para transmitir informacin de error de bloque en el extremo lejano. El periodo de 16 tramas se divide en dos subgrupos, compuesto cada uno de ellos por ocho tramas. Se calcula una suma de comprobacin para cada uno de los subgrupos y se enva en el siguiente subgrupo. El extremo receptor realiza la comprobacin del CRC, y si se detecta un bloque con errores, esta informacin se enva al extremo lejano poniendo el correspondiente bit de error de bloque en el estado 0 durante una multitrama. Los intervalos de tiempo ts1...ts15 y ts17...ts31 estn reservados para la transmisin de datos de carga til. Cada intervalo de tiempo de datos dispone de su correspondiente palabra de sealizacin de 4 bits, que se transmite en el intervalo de tiempo ts16 de una multitrama. Los bits del intervalo de tiempo ts16 pueden utilizarse para otras funciones si un intervalo de tiempo de datos no requiere capacidad para sealizacin. La longitud de una multitrama es de 16 tramas. Dentro de la multitrama el primer intervalo de tiempo ts16 (en la primera trama) se utiliza para transmitir la palabra de sincronizacin de multitrama (cuatro bits en el estado 0), la alarma de extremo lejano de multitrama y tres bits especiales. La funcin de los bits especiales puede definirse a travs del interfaz de usuario. Se recomienda establecer el estado 1 para estos bits cuando no se utilicen. Los intervalos de tiempo ts16 del resto de las tramas transportan los datos de sealizacin de dos intervalos de tiempo cada uno, cuatro bits por cada intervalo de tiempo de datos. Por ejemplo, ts16 de la trama 1 transporta los datos de sealizacin para los intervalos de tiempo ts1 y ts17. Un canal HDLC puede situarse en cualquiera de los intervalos de tiempo libres, en el que puede ocupar el nmero de bits requerido. Un bit de un intervalo de tiempo puede transportar 8 kbit/s de datos, y por tanto la capacidad total de los 8 bits de un intervalo es de 8 x 8 = 64 kbit/s. Se recomienda sin embargo asignar al canal HDLC los bits B5, B6, B7 y B8 del intervalo de tiempo ts0. Debido a la alternancia de tramas la capacidad del intervalo de tiempo TS0 es solamente de 4 kbit/s por bit, y estos cuatro bits juntos proporcionan un canal de transmisin de 16 kbit/s. Si el canal HDLC se sita en el bit B1 del intervalo de tiempo ts0, reemplazando al CRC, entonces ningn otro bit puede utilizarse para formar el canal HDLC.
220
Estructura de trama de N x 64 kbit/s La estructura de trama de n x 64 kbit/s es una estructura de trama de 2048 kbit/s modificada. Una trama tambin se repite en este caso con una frecuencia de 8 kHz, igual que con otras velocidades de transmisin, pero debido a que la velocidad de transmisin es menor, la trama ha de ser ms corta. La trama modificada se compone de n intervalos de tiempo para ser transmitidos. El intervalo de tiempo ts0 tiene la misma estructura que para 2048 kbit/s, y los bits especiales de la trama y el CRC tienen la misma funcin que para 2048 kbit/s. La multitrama de sealizacin se construye de la misma manera que para 2048 kbit/s, pero en este caso el ltimo intervalo de tiempo de una trama se utiliza para propsitos de sealizacin. Multiplexin y demultiplexin de trama a 2048 kbit/s Una trama que vaya a transmitirse se multiplexa en el multiplexor de trama (Frame Mux) y se temporiza con el reloj de transmisin (Tx clock). Los datos para transmitir se reciben a travs del X-bus en el bfer de transmisin, desde donde el Frame Mux recoge los datos, un intervalo de tiempo cada vez, siendo esto controlado por el reloj del bus de trama. El intervalo de tiempo ts0 puede tambin recibirse a travs del bfer de transmisin desde el bus, pero generalmente la seal de alineamiento de trama se genera en el Mux. El resto de los bits para el ts0 se leen en la trama transmitida de las posiciones definidas a travs del interfaz de usuario. Es decir, el canal de datos HDLC se recibe del controlador HDLC en modo serie y se temporiza con el Tx clock. Los datos para la primera trama en la multitrama de sealizacin son generados en el Mux y el intervalo de tiempo de datos de sealizacin se recibe a travs del bfer de transmisin desde el X-bus. Antes de que la trama se transmita, se calcula la suma de comprobacin CRC y la estructura de multitrama de CRC se sita en el primer bit del intervalo de tiempo ts0. El receptor buscar la seal de alineamiento de trama en la seal decodificada recibida. Cuando se encuentra el alineamiento en la posicin correcta en tramas consecutivas, el receptor est sincronizado y la trama se demultiplexa. La bsqueda del alineamiento de trama se realiza de acuerdo con un diagrama de estados que asegurar que el receptor se sincronice correctamente an en conexiones con ruido.
221
FAS='1' FAS='1'
ALINEAMIENTO
B2='1' FAS='1' FAS='0' B2='0' 3 VECES
FAS='1' B2='0' FAS='0' FAS='1'
FAS='0'
FAS='0'
BSQUEDA
FAS='0'
A0FS001A
Fig. 90: Diagrama de estados de alineamiento de trama a 2048 kbit/s La parte derecha de la figura superior muestra los estados en el modo de bsqueda: la alarma de alineamiento de trama se activa y se establece SIA en los datos del X-bus. En la parte izquierda el receptor est sincronizado a la trama recibida y la alarma se encuentra inactiva. En el modo de bsqueda ha de encontrarse la palabra de sincronizacin de trama correcta, despus de lo cual el intervalo de tiempo ts0 de la siguiente trama ha de tener el bit B2 en el estado 1, entonces la palabra de sincronizacin de trama tiene que estar de nuevo en la posicin correcta en la siguiente trama, y solamente en ese caso la trama est sincronizada. Si cualquiera de estas condiciones no se cumple, se repite la bsqueda desde el principio. Cuando la trama est sincronizada, la alarma de trama se desactiva y al mismo tiempo se elimina la SIA de los datos proporcionados al X-bus. Cuando se encuentra el alineamiento de trama, el receptor supervisa la palabras de sincronizacin de trama recibidas. Se considera perdido el alineamiento de trama cuando se recibe una palabra de sincronizacin de trama corrupta en tres tramas consecutivas. En este caso se activa la alarma de sincronizacin de trama y se comienza una nueva bsqueda del alineamiento de trama. El receptor tambin supervisa el estado del bit B2 del intervalo de tiempo ts0 de las tramas impares. Se considera que el alineamiento de trama se ha perdido si el bit B2 es 0 en tres tramas consecutivas.
222
Tambin se cuenta el nmero de palabras de alineamiento de trama errneas en el receptor, con el objetivo de calcular la tasa de error de la conexin. Normalmente el lmite de tasa de error se establece en 10E-3. Si la tasa de error excede dicho valor, se inhibe la recepcin y el receptor inserta SIA en los datos del X-bus y activa la alarma de tasa de error. La tasa de error no se calcula cuando el alineamiento de trama se ha perdido. El estado de los bits de datos recibidos se supervisa con el objetivo de poder detectar una SIA. Se considera que los datos recibidos son SIA en el caso de que haya menos de tres bits en el estado 0 durante dos tramas y se activa la correspondiente alarma. La alarma de extremo lejano se extrae del intervalo de tiempo ts0 de una trama recibida. El bit de alarma se filtra de manera que se requieren tres estados idnticos en tramas consecutivas para modificar el valor filtrado. Un valor filtrado 1 activa las funciones definidas en la tabla de alarmas. En las situaciones de faltas en recepcin - si la tasa de error es demasiado grande o se pierde el alineamiento de trama, por ejemplo - el receptor transfiere la informacin correspondiente al transmisor, que entonces activa la alarma de extremo lejano en el intervalo de tiempo ts0 transmitido. La comprobacin del CRC se utiliza para incrementar la fiabilidad del alineamiento de trama y para prevenir el alineamiento con palabras que simulan la palabra de sincronizacin de trama. El receptor se sincroniza a la primera palabra encontrada que sea idntica a la palabra de sincronizacin de trama. Si la palabra detectada es enviada por un equipo de datos en un intervalo de datos y se mantiene as por un largo periodo, el receptor puede de manera errnea sincronizarse a esta palabra de sincronizacin "simulada". Esta situacin se detecta mediante la comprobacin del CRC.
A0FS002A
Fig. 91: Diagrama de estados de alineamiento de CRC de multitrama a 2048 kbit/s
223
El diagrama de estados de alineamiento de CRC de multitrama se muestra en la Fig. 91. El estado de la parte superior contiene el diagrama de estados de alineamiento de trama a 2048 kbit/s. Cuando se encuentra el alineamiento de trama, el receptor comienza la bsqueda de la seal de alineamiento de CRC de multitrama. El alineamiento de CRC de multitrama se encuentra cuando el receptor puede leer dos seales correctas de alineamiento de CRC de multitrama en la posicin correcta dentro de un periodo de 8 ms. Entonces se comienza la cuenta de errores de CRC. Si no se encuentran dos seales de alineamiento de CRC de multitrama dentro del periodo de 8 ms, tambin se empieza una nueva bsqueda de alineamiento de trama y se activa la alarma de sincronizacin de trama. El receptor comienza a contar errores de bloque CRC cuando no se encuentra el alineamiento de CRC de multitrama. La bsqueda de alineamiento de trama comienza y se activa una alarma si existen ms de 914 bloques con error de cada 1000 bloques. La palabra de sincronizacin de CRC de multitrama tambin se supervisan: si no se encuentra la palabra de sincronizacin de CRC de multitrama dentro de los 8 ms correspondientes, entonces comienza una nueva bsqueda de alineamiento de multitrama. La multitrama de sealizacin se compone de los intervalos de tiempo ts16 de 16 tramas consecutivas. Los primeros cuatro bits del intervalo de tiempo ts16 de la primera trama forman la palabra de sincronizacin de multitrama. Todos estos bits son ceros (0). El resto de los intervalos de tiempo ts16 contienen informacin de sealizacin de los intervalos de tiempo de datos.

MTr FSW es vlida
C
MTr FSW es errnea

A0FS003A
Fig. 92: Diagrama de estados de alineamiento de multitrama de sealizacin
224
La bsqueda de la seal de alineamiento de multitrama de sealizacin comienza tras encontrar el alineamiento de trama. Cuando se da el caso de que los primeros cuatro bits del intervalo de tiempo ts16 son ceros (0), esto se considera como la como la palabra de sincronizacin de multitrama. Sin embargo, con el objetivo de evitar falsos alineamientos se requiere que el intervalo de tiempo ts16 contenga al menos un bit en el estado 1. Cuando se encuentra el alineamiento se elimina la SIA de la informacin de sealizacin que va al X-bus y la alarma de multitrama que se enva al extremo lejano se desactiva. La funcin de supervisin de la palabra de sincronizacin de multitrama comienza cuando la multitrama se encuentra sincronizada. Si se hallan errores en dos palabras de sincronizacin consecutivas, se considera perdido el alineamiento de multitrama. En el estado de sincronizacin se supervisa el contenido de todos los intervalos de tiempo ts16, y si todos los intervalos de tiempo ts16 de una multitrama contienen slo ceros (0) se considera perdido el alineamiento de multitrama. Si se da esta caso se activar la correspondiente alarma, se inserta SIA en los datos de sealizacin del X-bus y se activa la transmisin de alarma de extremo lejano (ts16/B6). La alarma de extremo lejano se extrae del intervalo de tiempo (TS) de sincronizacin de la multitrama de sealizacin recibido. El estado de la alarma se filtra de manera que son necesarios tres estados idnticos en tramas consecutivas para cambiar el valor filtrado. Un valor filtrado 1 activa una alarma. Es posible definir a travs del interfaz de usuario la insercin SIA en los datos de sealizacin del X-bus en el caso de que se de esta alarma. En tal caso el bit de la trama de alarma de extremo lejano tambin pondr SIA en los datos de sealizacin dirigidos al X-bus. Si se pierde la sincronizacin de la multitrama de sealizacin, los intervalos de datos de sealizacin recibidos se supervisan con el objetivo de detectar SIA. Se considera que una seal es SIA si el intervalo de tiempo de sealizacin contiene solamente un bit o ninguno en el estado 0 durante una multitrama. Ensamblaje y desensamblaje de trama a n x 64 kbit/s Una trama a n x 64 kbit/s se ensambla y desensamblar de manera similar a la de 2048 kbit/s. Las pequeas diferencias se deben al menor nmero de bits en la trama. Se requiere un nmero diferente de palabras de sincronizacin de trama errneas en la cuenta de tasa de error para disparar una alarma o para desactivarla. El nmero de errores de bloque de CRC necesario para comenzar una nueva bsqueda del alineamiento de trama depende de la velocidad de transmisin. El nmero decrece cuando se disminuye la velocidad de transmisin. El intervalo de tiempo de la trama de sealizacin es el que ocupa el ltimo lugar en la trama. El alineamiento de multitrama se consigue de la misma manera que a 2048 kbit/s.
225
6.12.2.5 Estructura de trama de 8448 kbit/s El sistema MartisDXX utiliza una estructura de trama de acuerdo con la Recomendacin G.704 a 8448 kbit/s. La trama contiene 132 intervalos de tiempo de ocho bits cada uno, y por tanto la longitud de la trama es de 1056 bits. La trama se repite con una frecuencia de 8 kHz. La palabra de sincronizacin de trama (FSW) se compone de 14 bits y est dividida en dos intervalos de tiempo: ocho bits en el intervalo de tiempo ts0 y seis bits en el intervalo de tiempo ts66. El intervalo de tiempo ts66 tambin contiene un bit de alarma de extremo lejano a nivel de trama y un bit especial (ts66/B8). El uso de este bit especial puede definirse a travs del interfaz de usuario. Los bits de CRC6 se sitan en el intervalo de tiempo ts99. Los primeros seis bits estn reservados para la transmisin de los resultados del clculo, el bit B7 es el bit de error de extremo lejano y el uso del B8 puede definirse a travs del interfaz de usuario. El CRC no utiliza multitrama, pero la suma de comprobacin siempre se calcula para cada trama y se enva en la siguiente. Si se detecta un error en el bloque recibido, la informacin correspondiente se enva al extremo lejano poniendo la transmisin del bit B7 a 1 durante una trama. Los intervalos de tiempo ts5...ts32, ts34...ts65, ts71...ts98 y ts100...ts131 de una trama se reservan para la transmisin datos. La capacidad para sealizacin de los intervalos de tiempo de datos se reserva en la multitrama de sealizacin definida por los intervalos de tiempo ts67...ts70. Los intervalos de tiempo de datos se dividen en cuatro grupos, Gr1...Gr4. Cada grupo de sealizacin contiene 30 intervalos de tiempo y dispone de un intervalo de tiempo de sealizacin individual, que se procesa de manera independiente. La estructura de multitrama y el intervalo de tiempo de sincronizacin son similares a los utilizados a 2048 kbit/s. Es posible utilizar los intervalos de tiempo ts1...ts4 y TS33 para transmitir datos, pero no existe capacidad de sealizacin definida para estos intervalos de tiempo. Se recomienda que el canal HDLC se site en el intervalo de tiempo TS33 o en el TS1, que proporciona una capacidad para este canal de 64 kbit/s. Para propsitos especiales la posicin del canal HDLC puede situarse en cualquier intervalo de tiempo a travs del interfaz de usuario, mediante el cual tambin es posible seleccionar cualquiera de los bits 1...8 del intervalo de tiempo para que sean utilizados por el canal HDLC. Multiplexin y demultiplexin de trama a 8448 kbit/s Una trama a 8448 kbit/s se ensambla y desensambla de manera similar a la de 2048 kbit/s. Los datos se reciben del X-bus se insertan, temporizados con el reloj de transmisin, dentro de los intervalos de tiempo de la trama que va a transmitirse. Las palabras de sincronizacin de trama se generan o se extraen del bfer de transmisin, los bits especiales se sitan en sus posiciones y, eventualmente, la suma de comprobacin CRC de toda la trama se calcula y se inserta en la trama transmitida en un intervalo de tiempo individual. La bsqueda de la seal de alineamiento de trama se realiza sobre la seal decodificada recibida. Cuando se encuentra el alineamiento, el receptor est sincronizado al reloj de la trama recibido en una secuencia definida.
226
PRDIDA DE ALIENAMIENTO DE TRAMA (FAS)
FAS='1' FAS='1'
ALINEAMIENTO
FAS='1' FAS='0' FAS='1' D B FAS='0' FAS='1' FAS='0' FAS='1' E FAS/TS66='0' FAS='0' FAS='1' A FAS/TS66='1' FAS='0'
FAS='0'
BSQUEDA
FAS='0'
A0FS004A
Fig. 93: Diagrama de estados de alineamiento de trama a 8448 kbit/s
La secuencia de alineamiento de trama se muestra en la parte izquierda de la figura superior, en la que el receptor se sincroniza a la seal recibida. La parte derecha de la figura muestra la secuencia de prdida de alineamiento. El alineamiento de trama se ha encontrado cuando se recibe la palabra de sincronizacin de trama en tres tramas consecutivas sin errores y en la posicin correcta. Se considera perdido el alineamiento de trama si se recibe la palabra de sincronizacin de trama corrupta en cuatro tramas consecutivas. En este caso se activa la alarma de sincronizacin de trama y se establece SIA como los datos del X-bus. El receptor cuenta el nmero palabras de alineamiento de trama errneas cuando se ha conseguido la sincronizacin. Se cuentan las palabras de sincronizacin de trama que estn en los bits de los intervalos de tiempo ts0 y ts66. El nmero de palabras de alineamiento de trama errneas se utiliza para calcular la tasa de error de la conexin. Si la tasa de error excede 10E-3, el receptor inserta SIA en los datos del X-bus y activa la alarma de tasa de error. El estado de los bits de datos recibidos se supervisa con el objetivo de detectar una SIA. Se considera que los datos recibidos son SIA si existen siete o menos bits en el estado 0 durante dos tramas y entonces se activa la correspondiente alarma. Si la alarma se activa, al menos 12 bits han de estar en el estado 0 durante dos tramas para poder inactivar la alarma.
227
El bit de alarma de extremo lejano se encuentra en el bit B7 del intervalo de tiempo ts66. El bit de alarma se filtra de manera que se necesitan tres estados idnticos en tramas consecutivas para cambiar el valor filtrado. En el extremo transmisor el bit de alarma de extremo lejano se activa de acuerdo con las situaciones definidas en la tabla de alarmas, es decir, cuando existe una falta seria a nivel de trama en la direccin de recepcin. El CRC6 se utiliza para incrementar la fiabilidad del alineamiento de trama y para supervisar la tasa de error de la transmisin de datos. El nmero de bloques con errores se cuenta cuando se consigue la sincronizacin. Si existen ms de 825 bloques con error de cada 1000 bloques, la trama no est sincronizada correctamente y se comienza una nueva bsqueda. La comprobacin del CRC6 es adecuada para la deteccin de tasas bajas de error. Cada multitrama de sealizacin de los intervalos de tiempo ts67, ts68, ts69 y ts70 es independiente. Las secuencias de alineamiento y la construccin de la multitrama son las mismas que para la trama de 2048 kbit/s.
6.12.2.6 Bfer En la direccin de transmisin el bfer proporciona los intervalos de tiempo de datos provenientes del X-bus a la trama que va a transmitirse. Cuando la unidad de crosconexin proporciona datos al X-bus, tambin aade informacin acerca de dnde situar dichos datos en la trama transmitida. La unidad almacena los datos en su bfer de transmisin en la posicin correspondiente a la posicin del intervalo de tiempo en la trama. Los circuitos de multiplexin tomarn los datos en el momento en el que vayan a transmitir el correspondiente intervalo de tiempo. Dado que es posible escribir los datos que vienen del bus en cualquier posicin de intervalo de tiempo en el bfer, dicho bfer ha de controlar que no se direccionen operaciones de lectura y escritura simultneamente sobre el mismo intervalo de tiempo. En la unidad GMH existen dos maneras de evitar tales situaciones conflictivas. 1. Se establece la longitud del bfer de transmisin en dos tramas. As el bloque de multiplexin de trama lee en el primer rea de la trama y el bus escribe en el segundo rea. Esta configuracin del bfer de transmisin origina un retardo de una trama o 125s. Las operaciones de lectura y escritura se realizan en el mismo rea de la trama, pero la trama transmitida se sincroniza al reloj de trama del bus y los datos se escriben en el bfer en una secuencia definida y a velocidad constante de manera que el conflicto lectura/escritura se previene efectivamente. En este caso existe un pequeo retardo de trama, pero los datos han de ser distribuidos de manera par en los intervalos de tiempo del X-bus. El bus dispone de una capacidad limitada para distribucin par: se reserva para conexiones de 2048 kbit/s y 8448 kbit/s, y se recomienda utilizar esta capacidad para lneas de enlace.
2.
A travs del interfaz de usuario se puede establecer el bfer de recepcin (Rx) en la alternativa de dos tramas (2 Tr). En este caso el bfer de transmisin se establece en el modo corto que proporciona el menor retardo. Las otras alternativas crean un bfer de dos tramas. En la direccin de recepcin el bfer proporciona los intervalos de tiempo de datos recibidos desde la trama demultiplexada al X-bus. Cuando la unidad de crosconexin pide datos de las unidades de interfaz a travs del X-bus, tambin especifica el intervalo de tiempo al que se refiere. Generalmente la fase de la trama recibida no coincide con la fase de la trama del X-bus; por otro lado, el receptor escribe los intervalos de tiempo de datos en el bfer de recepcin temporizado por la trama recibida. Por tanto el Rx buffer ha de controlar que las operaciones de lectura y escritura no colisionen, a pesar de las fluctuaciones de velocidad y de fase (jitter). Si las direcciones de lectura y escritura se encuentran muy cercanas, una de ellas ha de ser desplazada, es decir, centrada. La distancia mnima permitida entre direcciones de lectura y
228
escritura depende de los requisitos del sistema. En la unidad GMH el centrado se realiza cambiando la direccin de lectura, siendo el cambio siempre de una trama o de un mltiplo de trama. El centrado ocasiona que se pierdan o retransmitan cierto nmero de tramas; el nmero es proporcional a la distancia en que se ha desplazado la direccin de lectura. A travs del interfaz de usuario es posible seleccionar cuatro posibilidades diferentes de longitud para el bfer de recepcin, con el objetivo de poder ajustarse a los diferentes requisitos, como mnimo retardo o la habilidad de tolerar grandes fluctuaciones de velocidad. El centrado es necesario cuando el equipo se enciende, cuando la seal recibida contiene perturbaciones o cuando la transmisin es plesicrona. Si un sistema plesicrono presenta constantes diferencias de frecuencia en la misma direccin, el bfer ha de ser centrado a intervalos regulares. La longitud del intervalo depende de la diferencia de frecuencia y de la distancia desde la posicin de la direccin de lectura centrada a la posicin en que ocurre el nuevo centrado. Modos de operacin de los bfer
Bfer de Rx 2 Tr 4 Tr 8 Tr 8 Tr enlace compuesto 64 Tr Retardo de Rx 02 Tr 13 Tr 17 Tr 26 Tr 163Tr Longitud de Tx 1 Tr 2 Tr 2 Tr 2 Tr 2 Tr Retardo de Tx aprox. 0 Tr 1 Tr 1 Tr 1 Tr 1 Tr
229
Bfer de recepcin de 2 Tr La longitud del bfer de recepcin es de dos tramas, lo cual proporciona el menor retardo en la conexin.
PH < 2 TS INDICADOR DE LECTURA ANTES DEL CENTRADO INDICADOR DE ESCRITURA
PH < 2 TS INDICADOR DE ESCRITURA INDICADOR DE LECTURA ANTES DEL CENTRADO
TRAMA 1
TRAMA 0
TRAMA 1
TRAMA 0
INDICADOR DE LECTURA DESPUS DEL CENTRADO
VELOCIDAD DE LA LNEA < VELOCIDAD DEL NODO
VELOCIDAD DE LA LNEA > VELOCIDAD DEL NODO
A0FS005A
Fig. 94: Centrado en un bfer de recepcin de dos tramas
En un bfer corto la distancia mnima permitida entre la direcciones de lectura y escritura es de un intervalo de tiempo. La distancia se comprueba a intervalos de dos tramas cuando la direccin de lectura se desplaza a una nueva trama. Si las direcciones se encuentran demasiado cercanas en el momento de la comprobacin, el centrado se realiza desplazando la direccin de lectura una trama adelante. Esto significa que una trama se pierde o se repite una vez. En un sistema plesicrono la distancia desde la posicin centrada a la posicin en la que ocurre un nuevo centrado es de una trama como mucho, y el intervalo entre situaciones de centrado es a 2048 kbit/s a 8448 kbit/s 240/df 1024/df
donde df es la diferencia de frecuencia entre la seal recibida de la lnea y la frecuencia de recepcin generada por la frecuencia de reloj del X-bus. El bfer corto puede utilizarse para conexiones de 2048 kbit/s y 8448 kbit/s, y entonces se utiliza una distribucin par en el X-bus. Esto se recomienda para lneas de enlace con el objetivo de mantener el retardo de transmisin lo menor posible.
230
INDICADOR DE LECTURA ANTES DEL CENTRADO
PH < 1 TR PH < 1 TR
TRAMA 3
TRAMA 0
INDICADOR DE ESCRITURA
TRAMA 3
TRAMA 0
TRAMA 2
TRAMA 1
TRAMA 2
TRAMA 1
VELOCIDAD DE LA LNEA >VELOCIDAD DEL NODO

A0FS006A
Fig. 95: Centrado en un bfer de recepcin de cuatro tramas
La mnima distancia permitida entre la direcciones de lectura y escritura es de una trama. La distancia se comprueba a intervalos de cuatro tramas cuando la direccin de lectura se desplaza a la trama Fr0 (desde la trama Fr3). Si las direcciones se encuentran demasiado cercanas en el momento de la comprobacin, el centrado se realiza desplazando la direccin de lectura una trama. El sentido del salto de la direccin depende del sentido desde el que se estaba acercando la direccin de escritura a la de lectura. El centrado significa aqu que una trama se pierde o se repite una vez. En un sistema plesicrono, con un bfer de recepcin de cuatro tramas, el intervalo entre situaciones de centrado es a n x 64 kbit/s a 2048 kbit/s a 8448 kbit/s n x 8/df 256/df 1056/df
Se recomienda la utilizacin de bfer de cuatro tramas para interfaces de usuario con estructura de trama y para lneas de enlace n x 64 kbit/s.
231
PH < 1TR
PH < 1 TR INDICADOR DE LECTURA ANTES DEL CENTRADO
INDICADOR DE ESCRITURA 7 6 0 1
7 6
0 1
5 4 3
5 4 3

A0FS007A
Fig. 96: Centrado en un bfer de recepcin de ocho tramas
La distancia permitida entre la direcciones de lectura y escritura en un bfer de recepcin de ocho tramas es de una trama. Si se comprueba que la distancia es menor, entonces la direccin de lectura se desplaza a una nueva posicin cuatro tramas ms adelante. En este caso esto significa que se pierden o se repiten una vez cuatro tramas. El bfer de ocho tramas mantiene la alternancia de tramas tambin despus de la crosconexin, cuando se utiliza una estructura de trama de 2048 kbit/s o de n x 64 kbit/s. El bfer de ocho tramas es la nica posibilidad para los Enlaces Compuestos. El centrado para Enlaces Compuestos se define de manera que la distancia mnima permitida entre las direcciones de lectura y escritura es de dos tramas. Respecto del resto de caractersticas el centrado es igual al modo bsico en bfer de ocho tramas. En un sistema plesicrono el intervalo entre situaciones de centrado es a n x 64 kbit/s a n x 64 kbit/s Enlace Compuesto 4 x n x 8/df 2 n x 8/df
a 2048 kbit/s Enlace Compues- 512/df to a 2048 kbit/s a 8448 kbit/s 1024/df 4224/df
Para la operacin de Enlace Compuesto se utiliza un bfer con una longitud de ocho tramas. Tambin puede utilizarse para otras aplicaciones, en particular si han de manejarse de manera correcta grandes fluctuaciones no acostumbradas o si la alternancia de tramas ha de dejarse intacta tambin despus del centrado.
232
VENTANA DE CENTRADO PH < 1TR INDICADOR DE ESCRITURA INDICADOR DE ESCRITURA
INDICADOR DE ESCRITURA INDICADOR DE LECTURA 0..7
56..63 56..63
0..7
48..55 48..55 8..15
8..15
40..47 40..47 16..23 32..39 32..39 24..31 24..31
16..23
INDICADOR DE LECTURA
ANTES DEL CENTRADO
DESPUS DEL CENTRADO

A0FS008A
Fig. 97: Centrado en un bfer de recepcin de 64 tramas
En un bfer de recepcin de 64 tramas se dispara un nuevo centrado si la distancia entre las direcciones de lectura y escritura es menor de una trama. El centrado significa aqu que 32 tramas se pierden o se repiten una vez. El bfer largo conduce a un retardo de hasta 63 tramas y por tanto este modo se recomienda solamente para propsitos especiales. La distancia de deslizamiento es muy grande en un sistema plesicrono y este bfer est bien indicado para grandes fluctuaciones de frecuencia. Este modo de bfer puede utilizarse a 2048 kbit/s y n x 64 kbit/s. En un sistema plesicrono el intervalo entre situaciones de centrado es a n x 64 kbit/s a 2048 kbit/s 32 x n x 8/df 8192/df
233
Bfer de multitrama En la direccin de transmisin los datos de sealizacin se dirigen a travs del mismo bfer que los intervalos de tiempo de datos. La multitrama de sealizacin correspondiente a la trama que se va a transmitir se sincroniza al reloj de multitrama del X-bus. La unidad de crosconexin proporciona los datos de sealizacin de la trama junto con otros intervalos de tiempo de datos de la trama. La unidad GMH genera un intervalo de tiempo de sincronizacin en la primera trama de la multitrama de sealizacin. As los datos de sealizacin y los intervalos de tiempo de datos presentan el mismo retardo en la direccin de transmisin. En la direccin de recepcin la fase de la multitrama de la seal recibida generalmente es diferente de la fase de la multitrama del X-bus. Por tanto los datos de sealizacin recibidos han de ser almacenados en el bfer hasta que la unidad de crosconexin realice la susodicha funcin para los datos en cuestin. Existen dos alternativas de longitud de bfer de multitrama: dos y cuatro multitramas. La longitud del bfer de multitrama depende de la longitud seleccionada para el bfer de trama. Bfer de multitrama
Modo del bfer de trama Modo del bfer de mul- Retardo de Rx MTr titrama 2 tramas 48 tramas 64 tramas 2 MTr 2 MTr 4 MTr 02 MTr 02 MTr 13 MTr Retardo de Tx MTr 0 Tr 1 Tr 1 Tr
La longitud de una trama es de 125 s; la longitud de la multitrama es de 2 ms. En ambos modos de bfer de multitrama la necesidad de centrado se origina si la distancia entre la fase de la multitrama recibida y la fase de la multitrama del X-bus es menor de una trama. En un bfer de dos multitramas el centrado se realiza desplazando la direccin de escritura una trama adelante, lo cual significa que la informacin de una multitrama se pierde o se repite. En un bfer de cuatro multitramas el centrado implica que la informacin de dos multitramas se pierde o se repite. En la GMH y en las unidades de crosconexin los intervalos de tiempo de datos y los datos de sealizacin disponen de bfer separados. Por lo tanto, existen retardos diferentes en el procesado de los datos de sealizacin y en los intervalos de tiempo de datos. Esto significa que los datos de sealizacin y los intervalos de tiempo de datos que se insertan en la trama transmitida no han sido necesariamente originados en la misma trama.
234
6.12.2.7 Modos de operacin de la GMH Los interfaces de enlace y los interfaces de acceso de usuario son las dos categoras de los interfaces de los nodos MartisDXX. Las lneas de enlace son lneas que conectan los nodos MartisDXX, y los enlaces se realizan siempre con interfaces con estructura de trama. Los interfaces de acceso de usuario conectan lneas de usuario a los nodos. Los interfaces de acceso de usuario pueden ser interfaces de canal o interfaces de canal con estructura de trama. Las unidades GMH pueden utilizarse como interfaces de enlace o como interfaces de acceso de usuario. El interfaz de usuario presenta un interfaz de canal con estructura de trama G.704 hacia el usuario. La diferencia ms importante entre el modo de enlace y el modo de usuario consiste en que la utilizacin de los intervalos de tiempo en el interfaz de enlace viene determinada por el Sistema de Gestin de Red, mientras que la utilizacin de los intervalos de tiempo en un interfaz de canal con estructura de trama est determinada por el usuario.
Unidad GMH como un enlace Enlace de 2048 kbit/s Cuando una lnea se utiliza como lnea de enlace, parte de la trama se dedica a la transferencia de informacin interna del sistema. Dicha informacin contendr datos de, por ejemplo, los canales de gestin de la red que utilizan el formato HDLC. El transmisor siempre regenerar la palabra de sincronizacin de trama y el CRC en una lnea de enlace. El formato de trama y la comprobacin de CRC han de seleccionarse cuando se establece la conexin de una lnea de enlace. El canal HDLC correspondiente ha de activarse, recomendndose los bits B5B8 del intervalo de tiempo ts0 para dicho enlace. El bfer de enlace es corto con el objetivo de asegurar el retardo mnimo a travs del nodo. Se recomienda activar el intervalo de tiempo de sealizacin del enlace (CAS) de manera que permanezca siempre reservado para sealizacin y que no lo utilice el Sistema de Gestin de Red como un intervalo de tiempo de datos. Lneas de enlace compuesto Se puede utilizar un enlace compuesto para combinar varios interfaces de n x 64 kbit/s o 2048 kbit/s en paralelo con el objetivo de incrementar el mximo nmero de intervalos de tiempo de un interfaz de enlace de n x 64 kbit/s. La integridad temporal de los intervalos de tiempo en el enlace compuesto se preserva aun cuando los n x 64 kbit/s se conecten a travs de cables fsicamente separados. El modo de enlace compuesto puede utilizarse para velocidades de lnea de n x 64 kbit/s y 2048 kbit/s cuando se utiliza trama con CRC4. El modo de enlace compuesto siempre requiere bfer largos (ocho tramas). Uno de los interfaces funcionar como maestro y el resto como esclavos. Todos los componentes han de tener el mismo rgimen binario. Los interfaces estn sincronizados entre si mediante su estructura de CRC4 de multitrama. En la direccin de transmisin los bfer de transmisin y los multiplexores de transmisin de trama se sincronizan con la seal MSYN del X-bus para transmitir la misma fase de multitrama. En la direccin de recepcin el interfaz maestro enva informacin a los esclavos acerca de la fase leda en el bfer de recepcin, que centrarn sus propios bfer de recepcin a la misma fase. Esta operacin ocasiona que los intervalos de tiempo de datos enviados por un nodo transmisor en la misma trama sean ledos juntos dentro de una trama en la unidad SXU del nodo receptor.
235
CANAL DE CONTROL Indicador de lectura 7 Bfer de recepcin 6 5 4 Indicador de escritura 3 0 1 1 2 0 Indicador de lectura
MSYN
Bfer de transmisin
Indicador de escritura
ESCLAVO
CANAL DE CONTROL MSYN Indicador de lectura Indicador de lectura
7 6 Bfer de recepcin 5 4 Indicador de escritura
0 1 1 2 3 0 Bfer de transmisin
ESCLAVO
CANAL DE CONTROL. MSYN Indicador de lectura 7 6 Bfer de recepcin 5 4 3 0 1 1 2 0 Bfer de transmisin Indicador de lectura
X-BUS
X-BUS
MAESTRO
A0FS009A
Fig. 98: Principio de operacin de una lnea de enlace compuesto Tericamente, el mximo retardo permitido entre lneas en una lnea de enlace compuesto es de 0.5 tramas: debido a la operacin de centrado la direccin de lectura del maestro ocurre cuando la direccin de escritura se encuentra en el rea 62. Por razones tcnicas, sin embargo, el mximo retardo es de 50 s. Cada lnea de un enlace compuesto manejar sus propios datos de sealizacin. Aquellas lneas que transporten uno o ms canales de datos con datos de sealizacin utilizarn el ltimo intervalo de tiempo de datos o el ts16 si fuera posible, como un canal de sealizacin con una estructura de multitrama. No es necesario utilizar un intervalo de tiempo de CAS para aquellas lneas que no contengan canales de datos con sealizacin.
236
GMH como punto de acceso para usuario La unidad GMH puede proporcionar al usuario un interfaz de canal con estructura de trama G.704. El punto de acceso de usuario con estructura de trama tiene las misma caractersticas que el correspondiente interfaz de enlace. Los bits especiales se utilizan de acuerdo con los requisitos del cliente. Existen muchas posibilidades de utilizar la unidad GMH como un punto de acceso de usuario. Algunos de los ejemplos se discuten ms abajo. Con estructura de trama; con o sin CRC Esta es la manera bsica de conectar equipos que utilizan la estructura de trama G.704 a un nodo MartisDXX. Solamente los canales de datos de los intervalos de tiempo ts1ts31 se transmiten por la red junto con los datos de sealizacin en el intervalo de tiempo ts16, si se requiere. La estructura de trama se demultiplexa en el interfaz y solamente los datos se envan al sistema de crosconexin para su procesado posterior. En la direccin de transmisin toda la estructura de trama y la palabra de sincronizacin de trama se crean en el interfaz y la carga til de datos proveniente de la unidad de crosconexin se aade a la trama. Los equipos de usuario que se conecten generalmente no tienen informacin acerca del protocolo del canal de control del sistema MartisDXX. Por lo tanto el canal HDLC no se conectar al interfaz (con la excepcin de algunos mdems del sistema MartisDXX). A estos bits libres del intervalo de tiempo ts0 se les puede dar el valor requerido por los equipos del usuario. El bit de indicacin de alarma de sincronizacin remota (RAI) puede utilizarse, si es requerido por los equipos que se conecten. Se recomienda utilizar el CRC en el interfaz cuando los equipos del usuario sean capaces de soportarlo. Algunos equipos utilizan los bits E de CRC de manera no conforme a los estndares y en tales casos las alarmas innecesarias pueden evitarse estableciendo dichos bits en un estado fijo, generalmente 1. Cuando se utiliza sealizacin para canales individuales, la estructura de multitrama en la direccin de recepcin se demultiplexa en el interfaz y la sealizacin para cada canal se transfiere al sistema de crosconexin para su procesado posterior. En la direccin de transmisin el intervalo de tiempo de sincronizacin de multitrama se crea en el interfaz y se rellena con bits libres. Los datos de sealizacin provenientes de la unidad de crosconexin se sitan dentro del intervalo de tiempo de sealizacin. Los bits libres generalmente tienen el estado 1 permanente. Si no se utiliza sealizacin, tambin el intervalo de tiempo ts16 puede utilizarse para transmitir datos de carga til. Con estructura de trama; transmisin de bits libres en el Ts0 a travs de la red Es posible transmitir los bits libres del intervalo de tiempo Ts0 a travs de la red MartisDXX cuando los equipos conectados a un nodo MartisDXX puedan utilizarlos. Otras funciones pueden ser las mismas que en el ejemplo anterior. A los bits libres del intervalo de tiempo Ts0, que son utilizados por la aplicacin y transmitidos a travs de la red, se les establece en el estado X-conn cuando se definen los parmetros de la unidad GMH. La unidad transmitir entonces estos bits en el mismo estado en el que los recibe de la unidad de crosconexin. De la misma manera, los bits recibidos en el intervalo de tiempo Ts0 se suministran a la unidad de crosconexin en el mismo estado en el que se reciben. Sobre la lnea de transmisin, la capacidad de transmisin de datos es de 4 kbit/s por cada uno de los bits libres del intervalo de tiempo Ts0 debido a la alternancia de la trama. La capacidad total de transmisin de datos de los cinco bits B4...B8 es por tanto 20 kbit/s. Sin embargo, el sistema MartisDXX utiliza un formato en el que un bit libre del intervalo de tiempo Ts0 utiliza una capacidad de 8 kbit/s en aquellas conexiones en la que se transmite a travs de la red. De esta manera, se requiere una capacidad total de 40 kbit/s para transmitir todos los bits B4...B8 a travs de la red. La transmisin de los bits libres del intervalo de tiempo Ts0 siempre utiliza 64 kbit/s de capacidad interna del X-bus del nodo MartisDXX para cada interfaz, independientemente del nmero de bits transmitido.
237
RED DXX
CRC CRC
TS0/FSW
TS0/FSW
TS0/LIBRE
N x 8k
TS0/LIBRE
TS16
SIG (Sealizacin)
TS16
DATOS
N x 64k
DATOS
A0FS010A
Fig. 99: Bits libres del Ts0 conectados a travs de la red
Con estructura de trama; transmisin del intervalo de tiempo Ts0 a travs de la red Es posible utilizar la palabra de sincronizacin de trama para supervisar la conexin completa a travs de la red MartisDXX. En este caso todo el intervalo de tiempo Ts0 se dirige a travs de la unidad de crosconexin y es transmitido al equipo del extremo lejano. En este caso la palabra de sincronizacin de trama, los bits libres del intervalo de tiempo Ts0 y la alarma de extremo lejano se transmiten a lo largo de toda la conexin. Si se requiere conectar los datos de sealizacin separadamente sobre esta conexin, entonces el CRC ha de ser regenerado en el interfaz de acceso de usuario. Ha de calcularse una nueva suma de comprobacin CRC ya que el contenido de la trama cambiar debido al diferente tratamiento que reciben los datos de sealizacin y los datos normales. El CRC puede desactivarse cuando el equipo de usuario no soporte su utilizacin.
238
RED DXX
CRC
CRC
TS0
7 x 8k
TS0
TS16
SIG (Sealizacin)
TS16
DATOS
N x 64k
DATOS
A0FS011A
Fig. 100: Ts0 conectado a travs de la red
Cuando se conecta a la red de transmisin, el intervalo de tiempo Ts0 se invierte en el receptor antes de reenviarlo a la unidad de crosconexin. El intervalo de tiempo se mantiene en el estado invertido cuando se transmite a travs de la red, y en el interfaz de acceso de usuario del extremo lejano se invierte de nuevo a su formato original y aadido a la trama como el intervalo de tiempo de sincronizacin. El intervalo de tiempo Ts0 se invierte de manera que no pueda causar falsa sincronizacin de los enlaces cuando se propaga a travs de la network. Se utiliza una capacidad del enlace de 56 kbit/s con el objeto de transmitir todo el intervalo de tiempo Ts0 a travs de la red. La transmisin del intervalo de tiempo Ts0 utiliza 64 kbit/s de capacidad interna del X-bus del nodo MartisDXX para cada interfaz. Cuando se establecen los parmetros del interfaz (durante la puesta en servicio), la consecuencia de falta BER 10E-3 ha de ponerse a Off. Esto hace que los datos recibidos con una tasa de error peor que 10E-3 (que se calcula con la ayuda de la palabra de sincronizacin de trama) se conecten a travs de la red, y no se inserte SIA como en una transmisin normal. Cuando el intervalo de tiempo Ts0 se transmite a travs de la red, el interfaz de acceso de usuario responder ante los errores de manera diferente a la normal. El bit de alarma de extremo remoto a nivel de trama no se activa cuando el receptor del interfaz de acceso de usuario detecta un error importante en la trama, debido a que este error hara que el equipo de usuario del extremo remoto respondiera, es decir, insertara SIA y activara el bit de alarma de extremo remoto. El bit de alarma de extremo remoto se transmite de vuelta entonces al equipo de usuario del extremo cercano. Adems, la unidad GMH no responder a un bit de FrFEA recibido. Si se da una interrupcin en la red de transmisin y se inserta una SIA en el interfaz en lugar de una seal de carga til, entonces esta condicin se detectar en el transmisor y dicha SIA se enviar al equipo del usuario. El interfaz activa simultneamente la SIA desde la alarma del X-bus.
239
Con estructura de trama; Ts0 y CRC conectados a travs de la red Es posible supervisar la calidad de la conexin de usuario a travs de toda la red con la ayuda del CRC. Para hacer esto posible, una combinacin del intervalo de tiempo Ts0 y de CRC se enva a travs de la red desde el equipo de usuario del extremo cercano al equipo de usuario del extremo lejano. La suma de comprobacin CRC se calcula para la seal total. Con el objeto de obtener resultados iguales en la unidad que crea la suma de comprobacin y en la unidad que evala la suma de comprobacin CRC, todos los bits han de estar en el mismo estado en ambos lugares. El receptor recibir los datos de sealizacin y los datos de carga til con diferentes retardos, y por tanto no es posible utilizar el canal crosconectado del intervalo de tiempo de sealizacin, si se transmite el CRC a travs de la conexin. Los datos en reposo de los posibles intervalos de tiempo no utilizados deben ser los mismos en ambos extremos de la conexin.
RED DXX
CRC 1 x 8k CRC
TS0
7 x 8k
TS0
DATOS
N x 64k
DATOS
A0FS012A
Fig. 101: Ts0 y CRC conectados a travs de la red
El intervalo de tiempo Ts0 se invierte antes de ser transferido a la red de transmisin. Se utiliza una capacidad de 64 kbit/s en una lnea de enlace para transmitir la combinacin del intervalo de tiempo Ts0 y el CRC, y 64 kbit/s del bus de crosconexin interno del nodo MartisDXX. Los bits E del CRC que indican errores de bloque del extremo remoto tambin se conectan a travs de la red. Si estos bits no se utilizan han de ponerse en el estado 1. El interfaz responde a los errores de la misma manera en que lo hace cuando slo se conecta el intervalo de tiempo Ts0 a travs de la red.
240
Transparente sin estructura de trama Los interfaces de una unidad GMH tambin pueden operar en modo transparente. En este modo la seal recibida se conecta a travs de la red sin ser manipulada. El receptor no est sincronizado a la estructura de trama de la seal entrante; no se realiza ninguna adicin a la seal de salida en el transmisor. Sin embargo, el receptor separa la seal en pedazos de ocho bits, que se transmiten a travs de la red y basndose en estos pedazos se reconstruye una seal exactamente igual que la original en el receptor. En la red de transmisin de datos una seal transparente requiere una capacidad acorde a la velocidad binaria de su interfaz. Con el objetivo de utilizar el interfaz en modo transparente el parmetro de interfaz Framing ha de ponerse a Off cuando se parametrice. No se detectan errores de trama en el modo transparente, ya que las tramas no se procesan en modo alguno. Se calcular una alarma para la tasa de error 10E-3 atendiendo a los cdigos de error, mientras que la tasa de error en el modo normal se calcula utilizando tambin los errores en la palabra de sincronizacin de trama. Transparente con supervisin de CRC El interfaz puede establecerse en un modo de funcionamiento en el que la seal se conecta transparentemente a travs de la red, pero en el que el receptor del interfaz de acceso de usuario se sincroniza a la estructura de trama de la seal recibida y realiza una comprobacin del CRC sobre la seal. En la direccin de transmisin el contenido de la seal no se modifica. La manera de establecer el interfaz en este modo es definir el parmetro Framing como CRC monitor durante la parametrizacin. El interfaz tambin proporcionar informacin de errores en la trama, pero las acciones consecuentes no se realizan.
6.12.2.8 Proteccin 1+1 El interfaz puede ser protegido 1+1 por otro interfaz de la misma unidad. En modo protegido ambos canales han de tener la misma velocidad y los mismos parmetros de estructura de trama. Una unidad que trabaje en modo protegido se asemejar a un puerto de crosconexin hacia el X-bus. En el modo protegido ambos canales transmiten la misma seal de datos proveniente de un bfer. Ambos canales utilizan su propio multiplexor de trama para crear la estructura de trama. La direccin de recepcin incluye un conmutador que selecciona el receptor activo. Las faltas de la seal recibida se clasifican en varias categoras. El conmutador utiliza las categoras de fallas para seleccionar el interfaz que ha de utilizarse. En la tabla se indican la categoras de fallas. Por ejemplo 1.x significa primera categora (la falla peor o ms seria). Los modos de operacin del conmutador son operacin normal operacin por preferencia operacin forzada
En el modo de operacin normal el conmutador saltar automticamente al otro interfaz si la categora de la seal recibida (1, 2, 3, 4, 5, OK) del interfaz activo es continuamente peor que la categora de falla del otro interfaz, en un periodo ms largo que el retardo de tiempo establecido. No se realizan operaciones de conmutacin cuando las categoras son las mismas en ambos interfaces. En el modo de operacin por preferencia la conmutacin se dispara si existe diferencia entre las categoras de falas de los interfaces; el mejor interfaz se activa. En una situacin en la que las categoras de falla sean iguales el conmutador selecciona el interfaz preferido.
241
INTERFAZ 1 CONECTOR DEL MDULO RD1 RD2 RCK AI

INTERFAZ DE DATOS
CDIGO DEMULTIPLEXOR DE TRAMA BIN BFER DE RECEPCIN
CONMUTADOR DE PROTECCIN
DR1 DR2
TD1 TD2
CDIGO
MULTIPLEXOR DE TRAMA
PUNTO DE DUPLICACIN BFER DE TRANSMISIN
DT
BIN TCK
INTERFAZ 2 CONECTOR DEL MDULO RD1 RD2 RCK SYNC IF. TD1 TD2 TCK CDIGO BIN
CDIGO BIN DEMULTIPLEXOR DE TRAMA BFER DE RECEPCIN C16M FSYN MSYN BFER DE TRANSMISIN
GEN. DEL RELOJ TX
A0FS013A
Fig. 102: Diagrama de bloques de proteccin En el modo de operacin forzado se fuerza al conmutador a actuar sin ningn retardo. Los datos recibidos del interfaz activo se conectan inmediatamente al X-bus. En esta situacin aparecer el mensaje de falla Protection switch forced con estado MEI, y el LED rojo se enciende. Se define un retardo de tiempo de operacin del conmutador para el modo de operacin por preferencia y el modo de operacin normal. El retardo se define como n x 10 ms, donde n=0...6000; es decir, el retardo es de 0...1 minuto. El retardo define la duracin admitida para la falla antes de que el conmutador dispare la conmutacin.
242
Estados de falla y servicio (PMA, DMA, MEI, S) en modo 1+1 En principio ambos interfaces generan sus propias alarmas (mensajes de alarma con estado de falla). Los estados PMA y S se procesan de este modo. Procesamiento del estado PMA En el modo de proteccin el estado normal de PMA se cambia a DMA y existe una condicin adicional de falla, Loss of protected signal, con estado PMA. En los modos de operacin normal o por preferencia esta condicin especial se crea cuando ambos interfaces presentan una falla de categora 3 o peor. En el modo de operacin forzado esta condicin ocurre si el interfaz forzado presenta una falla con categora desde 3 hasta 1. El interfaz inactivo no es capaz de generar una falla con estado PMA. Procesamiento del estado S En el modo de proteccin se genera un estado S slo en el caso de que se produzca una condicin de falla Loss of protected signal. Alarmas de extremo lejano en modo 1+1 Una alarma de extremo lejano indica que la seal recibida est fuera de servicio (estado S) FrFEA MFrFEA = trama recibida fuera de servicio = multitrama recibida fuera de servicio
Las alarmas de extremo lejano en transmisin (FrFEA, MFrFEA) de ambos interfaces se generan asumiendo un estado de falla del interfaz activo. Durante un corto periodo, cuando se est en la fase de transicin de la conmutacin, el extremo lejano puede generar una alarma aun cuando no exista falla en el mejor interfaz. En el modo de operacin forzado slo el interfaz forzado activo puede originar el envo de alarmas de extremo lejano. Procesamiento de recepcin de SIA Cuando se envan alarmas FAE o MFrFAE siempre se generan RxAIS y RxAIS a SigTS. La generacin de SIA depende del estado de falla del interfaz seleccionado.
243
6.12.2.9 Bucles en la GMH El NMS es capaz de controlar varios bucles en la unidad GMH. Los bucles y puntos de medida se utilizan para encontrar una seccin averiada de la lnea y para detectar la direccin de transmisin o recepcin averiada. La unidad incluye un control de finalizacin del bucle que desactivar un bucle cuando el intervalo de tiempo definido por el usuario llegue a su fin. Bucle de interfaz
UNIDAD GMH
MDULO DE INTERFAZ
CDIGO RD BIN RELOJ Rx DEMULTIPLEXOR DE TRAMA BFER Rx
CDIGO
SIA
TD BIN RELOJ Tx
BFER Tx
GENERACIN DEL RELOJ Tx
X-BUS
BUCLE DE INTERFAZ
A0FS015A
Fig. 103: Bucle de interfaz
Un bucle de interfaz se crea en el mdulo de interfaz. Este retorna los datos transmitidos y la seal de reloj hacia el receptor del interfaz. Se enva SIA desde el interfaz y se enciende el LED amarillo de alarma. El tipo de mdulo determina el punto donde se crea el bucle en dicho mdulo.En la mayora de los casos y debido a razones tcnicas, el bucle no se realiza utilizando una seal con nivel de lnea. Sin embargo el bucle siempre comprobar el bus de control del mdulo de interfaz y los conectores y una parte de la lgica del mdulo. El codificador y decodificador de lnea as como el multiplexor y demultiplexor de trama tambin se comprueban en el bucle. No debera haber ninguna alarma adicional en la lista de fallas de la unidad cuando se crea el bucle.
244
Bucle de equipo En un bucle de equipo, los datos transmitidos desde el multiplexor G.704 antes del mdulo de interfaz se envan en un bucle de retorno al demultiplexor. El interfaz enva una SIA y se activa el LED de alarma amarillo.
UNIDAD GMH
MDULO DE INTERFAZ
CDIGO RD BIN RELOJ Rx DEMULTIPLEXOR DE TRAMA BFER RX
CDIGO
SIA
TD RELOJ Tx BIN
BFER TX
X-BUS
A0FS016A
Fig. 104: Bucle de equipo
El bucle de equipo se realiza en la unidad y se utiliza para probar el multiplexor y demultiplexor de tramas. Ni el codificador/decodificador de lnea ni el mdulo de interfaz se incluyen en el bucle. Tambin se pueden detectar fallas en los bferes de transmisin y recepcin cuando se aade una seal de prueba de un equipo de medicin a la seal que pasa a travs del canal en bucle. Si no se detectan problemas con el bucle de interfaz, lo ms aconsejable es realizar una prueba con el bucle de equipo para garantizar que el mdulo est en perfecto estado.
245
Bucle de lnea En el bucle de lnea los datos recibidos por el mdulo de interfaz se devuelven al transmisor del interfaz. La seal de reloj recibida se utiliza como seal de reloj del transmisor. Se inserta SIA en el X-bus en lugar de la seal recibida. Se enciende el LED amarillo de alarma.
UNIDAD GMH
MDULO DE INTERFAZ
SIA
CDIGO TD BIN RELOF Tx MULTIPLEXOR DE TRAMA
BFER Tx
CONT HDLC
X-BUS
A0FS017A
Fig. 105: Bucle de lnea
El mdulo de interfaz, codificador y decodificador de lnea as como el demultiplexor y multiplexor de trama pueden comprobarse desde el conector de lnea del mdulo con el bucle de lnea. Cuando este se utiliza, el controlador HDLC trabaja con el bucle de lnea. El resto de los bits se retornan hacia el interfaz. Bucle remoto de lnea El bucle remoto de lnea opera en la unidad en la que se realiza de la misma manera en la que lo hace el bucle de lnea (local). El bucle remoto de lnea se activa desde la unidad del otro extremo de la lnea. El bucle se realiza por la va del canal HDLC y el canal de control contina operando aun cuando el bucle remoto de lnea est activo. El estado de la unidad en la que se realiza el bucle puede comprobarse con el terminal de servicio. Cuando se realiza el bucle, el LED amarillo de la unidad que controla el bucle se enciende, y tambin se enciende el LED amarillo de la unidad en la que se realiza el bucle. Se puede comprobar toda la lnea con el bucle remoto de lnea.
246
Indicacin remota de alarma de reloj (RAI) La unidad GMH puede utilizar un bit dedicado de la estructura de trama como bit de alarma de reloj de extremo lejano. Cuando un nodo pierde la sincronizacin con la red, activa el bit de alarma. Cuando el nodo que recibe la sincronizacin del nodo averiado detecta el estado de alarma de este bit, puede cesar en el uso del reloj corrupto y seleccionar la siguiente fuente de reloj de la lista de prioridad de sincronismo. El NMS es capaz de seleccionar el bit para ser utilizado como indicacin remota de alarma de reloj. El usuario ha de seleccionar un intervalo de tiempo y un bit para ello. Dicho intervalo de tiempo no puede ser utilizado para datos de carga til. Bits especiales como los de HDLC pueden sin embargo ser utilizados en el mismo intervalo de tiempo que la indicacin remota de alarma de reloj. El usuario ha de seleccionar tambin la polaridad (estado activo). El interfaz activa la indicacin remota de alarma de reloj en la direccin de transmisin cuando recibe un mensaje de alarma de la unidad SXU a travs del bus de control. La indicacin remota de alarma de reloj se desactiva de la misma manera. En la direccin de recepcin el bit de indicacin remota de alarma de reloj se separa de los datos entrantes y es muestreado por el procesador con un periodo de muestreo de unos 10 ms. El estado del bit se preserva cuando se detectan dos estados consecutivos iguales. Cuando una unidad en estado activo recibe el bit de indicacin remota de alarma de reloj, cortar el reloj de sincronizacin de bus (SYB), si tuviera alguno. Si la SXU pierde dicho reloj, seleccionar la siguiente fuente de reloj de la lista de prioridad de sincronismo. Si se pierde la seal de reloj durante un corto periodo de tiempo, la unidad GMH devuelve el reloj al bus de sincronizacin cuando la indicacin remota de alarma de reloj se desactive y entonces la SXU utilizar de nuevo el reloj. Si la sincronizacin se pierde por un periodo mayor, la unidad SXU reemplazar el interfaz que da la falla del bus de sincronizacin mediante un comando a travs del bus de control; tras ello la SXU dirige un comando al siguiente objeto en la lista de prioridad de sincronismo sin asignar para conectar el reloj a la lnea de sincronizacin liberada.
247
6.12.3 Mdulos de interfaz para la unidad de interfaz GMH
6.12.3.1 Generalidades Los mdulos de interfaz disponibles para la unidad GMH se describen en detalle en los siguientes captulos. G703-75 G703-120 G703-8M BTE-384 BTE-1088 BTE-2048 BTE-2028-2W BTE-4096 LTE OTE-LED OTE-LP X21-G704-S V35-G704-BS
248
6.12.4 Fallas y acciones en la GMH
6.12.4.1 Terminologa Los siguientes acrnimos se utilizarn en las tablas. PMA = Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA = Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI = Maintenance Event Information, informacin de evento de mantenimiento S = Falla que afecta al servicio R = LED de alarma rojo Y = LED de alarma amarillo RB = Parpadeo del LED de alarma rojo TxAIS = Insercin de SIA en la seal transmitida RxAIS = Insercin de SIA en la seal recibida TxTS-AIS = Insercin de SIA en los intervalos de tiempo de la seal transmitida FrFEA = Alarma de extremo lejano a nivel de trama (ts0/B3 en la trama de 2Mbit/s, ta66/B7 en la trama de 8 Mbit/s) MFrFEA = Alarma de extremo lejano a nivel de multitrama (TR0/ta sig/B6) MFrFEA tambin se transmite en el caso de que se trasnmita FrFEA.
249
6.12.4.2 Fallas de la seal transmitida (Bloque 1,2)

Condicin de falla Tx Clock fault (PLL) Fallas del bus IA activity missing Bus sync. fault (bloque 0) AIS from X-bus BTE Tx line test Estado PMA, S PMA, S PMA, S MEI, S MEI, S LED R R Y Y Y Seal transmitida TxAIS TxTS-AIS TxTS-AIS TxAIS(a) Secuencia de prueba
(a) Slo cuando se transmite la seal de alineamiento de trama (FAS) a travs de la red.
6.12.4.3 Fallas de la seal recibida (Bloque 1,2)

Fallas de seal y de trama 1.1 Interface module missing 1.2 Wrong interface module 1.3 Rx signal missing 1.4 Rx signal is AIS 1.5 Prdida de alineamiento de trama 1.5.1 Frame alignment lost 1.5.3 Frame alignment lost by CRC 915/1000 bloques errneos de CRC 1.5.2 CRC missing 1.6 BER 10-3 - palabra de alineamiento de trama (respuesta normal al error) - errores en el cdigo de lnea - seal banda base n x 64 kbit/s 1.7 Seal de entrada errnea 1.7.1 Own NNM messages received 1.7.2 Wrong IDs in NNM messages (la deteccin puede inhibirse) 1.7.3 No response to NNM message 1.8 Problemas de NTU 1.8.1 NTU power off/local loop 1.8.2 NTU line break 1.8.3 NTU short circuit 1.9 ASIC register error Bucles 2.1 Bucles locales 2.1.1 Interface back to equipment 2.1.2 MUX/DEMUX back to eq. 2.1.3 MUX/DEMUX back to line 2.1.4 Line loop made by neighbour 2.2 Bucles remotos 2.2.1 Remote controlled line loop (2.1.4) Fallas a nivel de multitrama 3.1 Multiframe alignment lost (group N) 3.2 AIS in signalling (group N) Estado PMA, S PMA, S PMA, S MEI, S PMA, S PMA, s DMA PMA, S LED R R R Y R R R R Seal recibida Seal transmitida RxAIS RxAIS RxAIS RxAIS RxAIS RxAIS RxAIS RxAIS Corte de seal transmitida FrFEA FrFEA FrFEA FrFEA FrFEA FrFEA
PMA, S PMA, S PMA, S MEI MEI MEI MEI PMA, S Estado MEI, S MEI, S MEI, S MEI, S MEI, S Estado PMA, S MEI, S
R R R Y Y Y Y R LED Y Y Y Y Y LED R Y
RxAIS RxAIS RxAIS RxAIS Seal recibida RxAIS RxAIS Seal recibida RxAIS/ SigTS RxAIS/ SigTS
Seal transmitida TxAIS TxAIS Seal transmitida MFrFEA MFrFEA
250
Fallas de seal y de trama Las fallas de multitrama de la seal de 8 Mbit/s se detectan separadamente en cada uno de los cuatro intervalos de tiempo de sealizacin (grupos). Alarmas de extremo lejano 4.1 Frame far-end alarm (FrFEA)
Estado
LED
Seal recibida Seal transmitida
Status MEI, S
LED Y
Seal recibida RxAIS/ SigTS RxAIS/ SigTS RxAIS -
Nota La operacin de RxAIS puede desconectarse La operacin de RxAIS puede desconectarse FrFEA -
4.2 Multiframe far-end alarm (MFrFEA)
MEI, S
Seal degradada
-3
Estado
LED R R
5.1 Error rate 10 - palabra de alineamiento de DMA trama (insercin de SIA inhibida) 5.2 Error rate 10-6 - errores de bloque CRC - errores del codigo de lnea (utilizado para velocidades superiores a 1 Mbit/s) DMA
5.3 Frequency difference DMA - deriva excesiva de fase en el bfer de entrada 5.4 Buffer slips/1 hour MEI
R RB
6.12.4.4 Miscelnea de fallas (Bloque 1, 2)

Condicin de falla Port locking conflict HDLC overlap with X-bus Master clock RAI overlap with X-bus G821 unavailable state G821 limit event Faults masked/Test Estado DMA DMA DMA PMA, S DMA MEI LED R R R Y Seal recibida Seal transmitida -
6.12.4.5 Mensajes de falla del conmutador de proteccin 1+1 (Bloque 0)

Condicin de falla Protection switch forced Loss of protected signal Estado MEI PMA, S LED R R Seal recibida Seal transmitida - (a)
(a) Las acciones sobre la seal dependen de las acciones de los interfaces protegidos.
251
6.12.4.6 Fallas de la lgica comn (Bloque 0)

Condicin de falla Reset Estado PMA, S LED R Seal recibida El interfaz de bus est desconectado Seal transmitida Nota Off
(a)
Power supply (5 V, +12 V, -10 V) Fallas de memoria de la CPU RAM fault EPROM fault FLASH faults Incompatible EPROM/FLASH SW Check sum err in downloaded SW SW unpredicted Missing settings Start request denied
PMA PMA, S
R R
(b)
PMA PMA PMA PMA, S PMA, S
R R R R R
El interfaz de bus est desconectado -
AIS
Tx RAM error Rx RAM error
PMA, S PMA, S
R R
(a) El mensaje de falla (con un evento delta) aparece cuando la unidad comienza a operar. (b) La accin de seal recibida depende de la alarma a nivel de trama del correspondiente interfaz.
252
6.12.5 Especificaciones tcnicas de la GMH
6.12.5.1 Operacin de trama y multitrama Filtrado del bit de FEA y MFrFEA El estado del bit de alarma cambiar si el estado contrario se recibe tres veces consecutivas. SIA en la trama de 2048 kbit/s y n x 64 kbit/s Una seal que contenga dos o menos ceros en un periodo de 2 tramas se reconoce como una seal SIA. Despus de detectar SIA, una seal que contenga tres o ms ceros en un periodo de 2 tramas no se reconoce como una seal SIA. SIA en la trama de 8448 kbit/s Una seal que contenga menos de ocho ceros en un periodo de 2 tramas se reconoce como una seal SIA. Despus de detectar SIA, una seal que contenga 12 o ms ceros en un periodo de 2 tramas no se reconoce como una seal SIA. SIA en la multitrama Una seal contenida en los intervalos de tiempo de sealizacin que contenga uno o ningn cero en un periodo de multitrama se reconoce como una seal SIA. Lmites en la tasa de error 10E-3 de la palabra de alineamiento de trama El tiempo de cuenta para 2048 kbit/s y n x 64 kbit/s es de 4 segundos Cuenta para activar la alarma: Cuenta para desactivar la alarma: 94 17
El tiempo de cuenta para 8448 kbit/s es de 2 segundos Cuenta para activar la alarma: Cuenta para desactivar la alarma: 199 48
Lmites en la tasa de error 10E-3 de los cdigos errneos Activar 8448 2048 1088 Velocidad kbit/s 8296 1973 1033 Desactivar 893 229 126
El tiempo de cuenta es de un segundo.
253
Lmites de alineamiento de trama de CRC espreos

Velocidad kbit/s 256 320 384 448 512 576 640 704 768 1088 2048 8448 Valores contados de cada 1000 para comenzar una nueva bsqueda de trama 613 637 660 681 700 719 736 753 768 832 915 826
254
6.12.5.2 Punto de medida
Seales de medidas Impedancia Conector Puesta a tierra Cdigo Forma del impulso
IF1 o IF2 seleccionable : datos Tx o datos Rx o reloj Tx o reloj Rx 75 ohmios Conector SMB El conductor exterior del cable se conecta a la tierra de la unidad La seal se codifica HDB3 para todas las velocidades y mdulos de interfaz G.703 Fig. 15 a 2048 kbit/s cuando se miden datos G.703 Fig. 16 a 8448 kbit/s cuando se miden datos Medida de reloj a 2048 kbit/s y 8448 kbit/s: Vmax 1,5 V Vmin 0,75 V T = 488 ns a 2048 kbit/s T = 118 ns a 8448 kbit/s
T/30 T/30 + V max
+ V min
- V min
- V max T/4 T/4 T

A0F0018A
T/4
T/4
Fig. 106: Mscara de salida de impulso de reloj para el punto de medida
255
6.12.5.3 Alimentacin de la batera Los requisitos de alimentacin dependen de las tarjetas de interfaz y de la velocidad de lnea. La potencia puede calcularse sumando los valores de la lista inferior (los valores estn preparados para realizar clculos, no son valores absolutos)
GMH 220 sin mdulos BTE-384 BTE-768 G703 a 2048 kbit/s G703 a 8448 kbit/s LTE a 1088 kbit/s LTE a 2048 kbit/s V35-G704 V36-G704 OTE-LED a 2048 kbit/s OTE-LED a 8448 kbit/s OTE-LP a 2048 kbit/s OTE-LP a 8448 kbit/s
3.6 W 1.5 W 3.0 W 1.1 W 1.8 W 1.0 W 1.1 W 1.2 W 1.0 W 3.1 W 3.7 W 5.0 W 5.4 W
6.12.5.4 Mecnica Peso 400 g con mdulo de alimentacin, sin mdulos de interfaz 620 g con dos mdulos GDH 230 650 g con dos mdulos OTE 233 660 gcon dos mdulos OTE 234 665 g con dos mdulos BTE 237
Dimensiones de la unidad 25 x 160 x 233 mm
256
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ GMM: UNIDAD DE INTERFAZ UNITSES.FM 27.12.99
6.13 GMM: Unidad de interfaz

6.13.1 Generalidades La unidad GMM procesa seales con estructura y sin estructura de trama recibidas del mdulo de interfaz T1. La unidad proporciona dos canales de transmisin independientes T1 as como un enlace de comunicacin interno para el sistema MartisDXX.
6.13.1.1 Diseo mecnico El diseo mecnico de la unida GMM se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo, han de seguirse las recomendaciones generales para el equipamiento del subrack.
GMM
LEDS
T1 IN/OUT
RX MONITOR JACKS TX RX TX
T1 IN/OUT
A0M0004A
Fig. 107: Unidad GMM equipada con mdulo de interfaz T1, vista frontal
257
GMZ 438 GMM 253 GMD 298 INTERFACE MODULE PDF 202 or PDF 209
A0M0005A
Fig. 108: Unidad GMM equipada con mdulo de interfaz T1, vista lateral
La configuracin de la GMM se compone de un mdulo de alimentacin PDF 202 (-48 V) o PDF 209 (-24 V), una memoria de programa GMZ483. Se utiliza con un mdulo de interfaz dual T1. El panel frontal de la unidad aloja los LED de alarma, conectores de entrada y salida (vaina D de 15 vas) para ambos interfaces y puntos de medida (mini bantam) tanto para las seales transmitidas como recibidas. La unidad se conecta al X-bus (bus de crosconexin) del subrack MartisDXX por medio de los conectores situados en el borde posterior de la tarjeta. El bus proporciona el voltaje de operacin al mdulo de alimentacin de la unidad, as como las seales del bus interno de control del subrack y las necesarias para el procesamiento de la transmisin de datos.
258
6.13.2 Operacin
6.13.2.1 Estructura funcional Los bloques funcionales principales de la unidad GMM incluyen el bloque del procesador, la circuitera de comunicaciones el circuito de conversin de seal y el interfaz al X-bus.
T1 data
Signalling conversion 2 Mbit/s

T1 signalling
Generation of 64kHz Clock

1.544MHz Rx Clock
BUS I/F
T1 data
X-BUS
Signalling conversion 2 Mbit/s

T1 signalling
Generation of 64kHz Clock

1.544MHz Rx Clock
UNIT CONTROL uP
CONTROL BUS
POWER +5V, +12V, -10V
BATTERY BUS
A0F0020A
Fig. 109: Diagrama de bloques de la unidad GMM El mdulo de alimentacin genera los voltajes de operacin requeridos en la unidad del voltaje de batera que recibe a travs del X-bus. Los voltajes de operacin son supervisados en la GMM de manera que un nivel de voltaje incorrecto provocar una alarma. El bloque del procesador controla y supervisa las funciones de la unidad. La informacin relativa al control y la supervisin se transmite y recibe al bloque del procesador a travs de un bus de control interno del subrack. Mediante este bus el procesador puede comunicarse tambin con otras unidades del subrack. El procesador genera mensajes HDLC y procesa los mensajes HDLC recibidos de los interfaces T1. Los circuitos de interfaz T1 proporcionados en el mdulo de interfaz T1 convierten las seales analgicas de lnea en/desde seales adecuadas para los circuitos digitales de la unidad. Estos circuitos incorporan circuitos de estructuracin de trama SF y ESF, diferentes esquemas de codificacin de lnea, circuitera de proteccin de lnea, circuitos de salida a la lnea e insercin del enlace de datos HDLC. En la direccin de recepcin, una seal atenuada hasta 20 dB puede recuperarse de la lnea y extraerse un reloj de 1.544 MHz. La circuitera de extraccin del reloj de referencia toma este reloj extrado de 1.544 MHz y crea una seal de 1.536 kHz, aceptable para la SXU para ser utilizado como reloj de referencia. En la direccin de transmisin, los pulsos de datos se generan en el formato requerido para la transmisin con opciones de salida de 0dB, 7.5dB, 15dB y 22.5dB.
259
La circuitera de conversin de sealizacin convierte el formato de bit "robado" de T1 en un formato de E1 TS16, y viceversa, lo cual permite que la conmutacin de la sealizacin a travs de MartisDXX entre los mdulos T1y E1. El interfaz al X-bus adapta el bus del panel posterior a la unidad. Transfiere seales de temporizacin e informacin de control a la unidad y seales del bus a los canales, y, en la direccin opuesta, transfiere datos e informacin de supervisin desde los canales al bus. La circuitera del interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta se inserta o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle. Mdulo de alimentacin Una unidad GMM recibe su potencia de operacin del mdulo de alimentacin PDF 202. Este mdulo puede ser reemplazado como un solo elemento. Se enchufa a la unidad por medio de conectores y se fija con tornillos en un lugar predeterminado para l en la unidad. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. Este voltaje de batera es un voltaje nominal de batera de -48 V cuando se utiliza un PDF 202. La unidad GMM tambin opera con un mdulo de alimentacin PDF209 que requiere un voltaje de batera de +24 V del bus MartisDXX. El mdulo de alimentacin genera los voltajes de operacin +5 V (VCC), +12 V y -10 V para la unidad. La unidad tambin recibe el voltaje de bus de +5 V que, durante el transitorio de inicializacin de la unidad, alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin, VCC, de la unidad se supervisa con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V son supervisados midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites. Procesador La unidad se controla con un microprocesador 80C188. Las partes del cdigo de sistema y aplicacin, identificado como GMZ 438, se almacenan en una memoria EPROM intercambiable. El software de aplicacin puede almacenarse tambin en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y la identificacin de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad es reinicializada automticamente en las condiciones previas a dicha interrupcin. La unidad tambin dispone de una memoria RAM que se utiliza como memoria de trabajo, p. ej. pila y bfer de datos. Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad pueden cambiarse a travs del bus de control con la ayuda del terminal de servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de fallas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se protege duplicndolo fsicamente y esta duplicidad est controlada por la unidad SCU.
260
6.13.2.2 Interfaz del X-bus El interfaz del X-bus proporciona el interfaz entre la GMM y el bus del panel posterior. La unidad de crosconexin aporta el reloj de bus 16.896 MHz a la GMM a travs del X-bus. Este reloj de 16.896 MHz es el reloj central del subrack, y se divide hasta el reloj de 2.048 MHz en la GMM. El X-bus suministra tambin la seal de alineamiento de trama a 8 kHz y la seal de alineamiento de multitrama a 500 Hz a la unidad GMM. La unidad de crosconexin intercambia datos con la GMM direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. El bus de recepcin de datos DR1 se protege con el bus de datos DR2. La unidad de crosconexin decide, con la ayuda del test de bus, cul de los buses de datos ha de usarse, y esta informacin se difunde al resto de las unidades por el bus de control. La unidad GMM recibe de la unidad de crosconexin una direccin de intervalo de tiempo, y pone sus datos a transmitir en el bus durante ese intervalo de tiempo. La asignacin de intervalos de tiempo en X-bus puede ser par (Even) o impar (Uneven). Las funciones del bus tambin son supervisadas por la GMM. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama. Si la seal de sincronizacin de multitrama se pierde, la unidad activar la alarma Bus Sync Missing. La alarma Bus Sync Missing inhibe la IA Activity Missing. Asignacin par Cuando se configura el interfaz T1para asignacin par, se reservan 32 intervalos de tiempo asignados de manera par en el panel posterior cuando se bloquea el interfaz. Dado que los intervalos de tiempo reservados estn espaciados de manera par dentro de una trama, el retardo, a travs del sistema se minimiza. La utilizacin de la asignacin par en el bus permite al interfaz T1 ajustarse a los requisitos de retardo de transferencia de Bellcore TA-NWT-000170. Asignacin impar Cuando la unidad se configura para asignacin impar de bus, los intervalos de tiempo del Xbus se reservan para el interfaz T1 solamente cuando se realiza una crosconexin a un intervalo de tiempo de ese interfaz. Este intervalo de tiempo puede reservarse en cualquier lugar dentro de la trama dependiendo de la disponibilidad. Como consecuencia, se necesita almacenamiento extra de los datos en bfer en el mdulo y el retardo de transferencia se incrementa. La utilizacin de la asignacin impar en el bus proporciona un uso ms eficiente de los intervalos de tiempo del bus ya que los intervalos de tiempo se reservan slo cuando son necesarios, un enlace completo T1 utiliza solamente 24 intervalos de tiempo (o 25 si se habilita sealizacin) en lugar de los 32 necesarios para la asignacin par. Si el interfaz T1 se configura para operacin G.802, se reserva un intervalo de tiempo adicional en el panel posterior de manera que el bit de estructuracin de trama puede tambin crosconectarse.
6.13.2.3 Sincronizacin La unidad GMM recibe dos relojes T1 extrados del mdulo T1 y crea una velocidad de 1.536 kHz. Bajo control del NMS, cualquiera de estos dos relojes de 1.536 kHz, o ambos, pueden situarse en los buses de sincronizacin del panel posterior, desde donde la SXU puede utilizarlos como reloj de referencia del sistema. En el caso de que ocurra un defecto de LOS (Prdida de seal, Loss of Signal), OOF (Fuera de trama, Out of Frame) o SIA (Seal de indicacin de alarma, Alarm Indication Signal) en el interfaz seleccionado del mdulo de interfaz T1, entonces el reloj no se suministra por ms tiempo a la GMM.
261
6.13.2.4 Utilizacin del enlace de datos Cuando la GMM est operando en modo ESF, el enlace de datos puede configurarse para cuatro tipos diferentes de operacin. Si el enlace de datos no se configura para ninguna comunicacin especfica, las funciones no visibles estndar como la generacin y deteccin de alarma amarilla se mantienen. T1.403 El enlace de datos soporta los requisitos de comunicacin del ANSI T1.403 (1989). Esta especificacin proporciona comunicacin punto a punto entre dos puntos de estructuracin de trama T1. Proporciona detalles para la transmisin de eventos de error y detalles de calidad general del enlace que conecta los dos puntos. En el evento de una condicin de error, es decir error en la trama, la GMM transmite informacin de alarma, a travs del mdulo de interfaz T1 sobre el GDM298, al extremo lejano como se requiere en las especificaciones. Los informes generados cada segundo proporcionan estadsticas generales relacionadas con la calidad del enlace. Se utiliza un protocolo orientado a bit para llevar detalles de eventos de error y mensajes de comandos y respuestas. Se utiliza un protocolo orientado a mensajes (Recomendaciones ITU-T Q.921 (LAPD)) para llevar informes de un segundo. La unidad responde a los comandos recibidos en el enlace de datos para la habilitacin e inhabilitacin de bucle de retorno tanto para la lnea como para el retorno de carga til. Estos bucles de retorno se implementan en los estructuradores de trama del mdulo T1 y no estn bajo el control del NMS. TR 56014 El enlace de datos puede configurarse a travs del NMS para soportar los requisitos de AT&T TR54016 (Sept. 1989). Esta especificacin define los requisitos ESF en el interfaz para una lnea AT&T DS1. El enlace de datos utiliza una estructura X.25 simplificada para sus mensajes. La GMM mantiene datos de calidad de 15 minutos y de las 24 horas corrientes en sus dos interfaces T1. Estos datos pueden ser solicitados desde la unidad a travs del enlace de datos para cada intervalo de 15 minutos en un periodo de 24 horas, as como los datos totales para el periodo previo de 24 horas. Los datos de ES (Segundos con error, Errored Seconds), UAS (Segundos con error no disponibles, Unavailable Errored Seconds), SES (Segundos severamente errneos, Severely Errored Seconds), BES (Segundos con errores a rfagas, Bursty Errored Seconds) y LOFC (Cmputo de prdidas de trama, Loss of Frame Counts) se mantienen. De nuevo, pueden habilitarse/inhabilitarse bucles de retorno tanto para la lnea como para la carga til en el interfaz a travs del enlace de datos. T1.403 y TR56014 simultneas El enlace de datos puede configurarse para soportar T1.403 y TR56014 al mismo tiempo tal y como se describe arriba. Canal HDLC MartisDXX El canal HDLC MartisDXX HDLC puede insertarse tambin en el enlace de datos ESF. Este canal de control se utiliza para conectar el control del NMS MartisDXX entre los nodos.
262
6.13.2.5 G.802 La Recomendacin G.802 del CCITT define los mecanismos que permiten interoperar los diferentes formatos de enlace. En particular, la Recomendacin G.802 describe cmo se puede transportar transparentemente un enlace de 1.544 Mbit/s a travs de una red E1 antes de reconectarse a otro enlace T1.Toda la informacin, datos, sealizacin, estructuracin de trama, etc. se lleva a travs de la red sin modificarse. Los canales T1 1 al 15 se conectan a los intervalos de tiempo E1 1 al 15. Los canales T1 16 al 24 se conectan a los intervalos de tiempo E1 17 al 25. El bit F (en el caso de seales T1 con estructura de trama) o el bit de datos extra (para T1 sin estructura de trama) se llevan en el bit ms significativo del TS 26. Los intervalos de tiempo libres E1 pueden utilizarse para otros propsitos. Si un interfaz T1 se configura para el modo G.802, todo el interfaz (incluyendo la estructura de trama) ha de conectarse a un interfaz E1 como se ha descrito arriba. En el lado de transmisin, el estructurador de trama tomar dicha estructura del enlace PCM (MIC, en espaol) en lugar de regenerarla. En el modo ESF el enlace de datos y los bits de CRC tambin se toman del enlace. El interfaz lleva el manejo de alarmas y acciones consecuentes mientras est en el modo G.802. Esto puede implicar que, en algunos casos, la estructura de trama y los datos no se pasen de manera transparente.
6.13.2.6 Proteccin 1+1 Cada uno de los interfaces T1 soportados en la GMM puede ser protegido 1+1 por el otro interfaz del mismo mdulo de interfaz. Cuando se utiliza la caracterstica de proteccin, todos los parmetros de ambos interfaces, con la excepcin del cdigo de lnea y la salida de lnea, han de ser idnticos. Esto ser controlado por el software de unidad, que copia todos los parmetros del interfaz protegido al interfaz protector cuando se selecciona el modo 1+1. Dado que el software de unidad no copia el parmetro de cdigo de lnea, ha de asegurarse que ambos interfaces disponen de un cdigo de lnea no corruptivo si se van a transmitir datos.
PROTECTION SWITCH LINE INTERFACE T1

+
SIGNALLING CONVERSION
BUS I/F
FRAMER
DUPLICATE POINT
LINE INTERFACE T1 + FRAMER SIGNALLING CONVERSION
T1 Interface Module
GMM
A0F0021A
Fig. 110: Diagrama de bloques de la funcin de proteccin
263
Una unidad que opere en modo protegido aparece como un nico puerto para el conmutador que transmite los mismos datos a ambos interfaces de la unidad. En el lado de recepcin, cualquiera de los flujos recibidos puede ser seleccionado por el conmutador de proteccin, siendo gobernada dicha seleccin por el estado de alarma de los interfaces. Las alarmas de falla recibidas se dividen en varias categoras (1, 2, 3, 4 y 5) dependiendo de la severidad de la falla. Ejemplos de fallas en estas categoras son Nivel 5 Nivel 3 Nivel 1 No hay falla Bucle Alarmas rojas, p.ej. LOS
Existen tres modos de operacin en el conmutador de proteccin. Operacin normal En el modo de operacin normal, el conmutador saltar automticamente al otro interfaz si la categora de falla de la seal recibida del interfaz activo es continuamente peor que la categora de falla del otro interfaz, en un periodo ms largo que el retardo de tiempo establecido. No se realizan operaciones de conmutacin cuando las categoras de fallas son las mismas en ambos interfaces. Operacin por preferencia En el modo de operacin por preferencia, la conmutacin al mejor interfaz se dispara si existe diferencia entre las categoras de fallas de los interfaces. En una situacin en la que las categoras de falla sean iguales el conmutador selecciona el interfaz preferido. Operacin forzada En el modo de operacin forzado, se fuerza al conmutador a actuar sin ningn retardo. Los datos recibidos se conectan inmediatamente al X-bus. En esta situacin aparecer el mensaje de falla Protection switch forced con estado MEI, y el LED rojo se enciende. Se define un retardo de tiempo de operacin del conmutador para el modo de operacin por preferencia y el modo de operacin normal. Este retardo se define como n x 10 ms, donde n=0...6000. El retardo define la duracin admitida para la falla antes de que el conmutador dispare la conmutacin. Estados de falla y servicio (PMA, DMA, MEI, S) en modo 1+1 En principio ambos interfaces generan sus propias alarmas. Los estados PMA y S se procesan como sigue. Procesamiento del estado PMA En el modo de proteccin, el estado normal de PMA se cambia a DMA y existe una condicin adicional de falla, Loss of protected signal, con estado PMA. En los modos de operacin normal o por preferencia esta condicin se crea cuando ambos interfaces presentan una falla de categora 3 o peor. En el modo de operacin forzado esta condicin ocurre si el interfaz forzado presenta una falla con categora 3 o peor. El interfaz inactivo no es capaz de generar una falla con estado PMA. Procesamiento del estado S En el modo de proteccin se genera un estado S slo en el caso de que se produzca una condicin de falla Loss of protected signal.
264
Alarma amarilla en modo 1+1 Se transmite una alarma amarilla en el flujo de datos desde ambos interfaces T1 cuando se ha detectado una condicin de falla en la lnea de recepcin del interfaz activo. De nuevo, la realizacin de la condicin de alarma amarilla depende del modo de estructuracin de trama.
6.13.2.7 Bucles de retorno en la unidad GMM El NMS es capaz de realizar cuatro bucles de retorno en los interfaces T1 de la unidad GMM. Fsicamente, dos de estos bucles de retorno se realizan en la unidad base de la GMM y otros dos se realizan en el mdulo de interfaz T1. De los dos bucles de retorno realizados en la GMM, uno devuelve la seal a la lnea y el otro devuelve la seal al conmutador. De manera anloga, en el mdulo de interfaz T1, uno de los bucles de retorno devuelve la seal a la lnea y el otro devuelve la seal al conmutador. Se dispone de un control de finalizacin del bucle en la unidad para limitar la duracin del bucle de retorno. Otros dos tipos de bucle de retorno se pueden configurar bajo el control de los enlaces de datos T1.403 y TR 54016. Estos bucles de retorno, denominados bucles de retorno de lnea y de carga til, se realizan en los estructuradores de trama PCM del mdulo de interfaz T1. Cuando se habilita un bucle de retorno a travs del NMS, se enciende el LED amarillo de alarma de la unidad y se generan alarmas MEI y de servicio. La alarma est activa mientras dure el bucle de retorno. La SXU no aceptar un interfaz en el que se realice un bucle como fuente de sincronizacin. Bucle de retorno de equipo Durante el bucle de retorno de equipo, los datos procedentes del conmutador se devuelven hacia el conmutador en la unidad GMM. El enlace de datos HDLC no se retorna durante el bucle de retorno de equipo. El bucle de retorno se sita detrs de la circuitera del interfaz del X-bus en al unidad GMM pero delante de la circuitera de estructuracin de trama en el mdulo de interfaz T1. El bucle de retorno de equipo puede utilizarse para comprobar la circuitera de conversin de sealizacin si se realizan conexiones con sealizacin CAS en la unidad. Se transmite SIA a la lnea durante el bucle de retorno de equipo.
T1 Interface Module FRAMER LIU
GMM
BUS I/F
T1 TRUNK AIS Generator
X-BUS
A0F0023A
Fig. 111: Bucle de retorno de equipo

265
Bucle remoto de lnea El bucle de retorno remoto de lnea se realiza en la circuitera del interfaz del X-bus en la unidad base de la GMM. El bucle es iniciado por la unidad del extremo lejano a travs del canal de control NMS. Durante el bucle de retorno remoto de lnea, el reloj local se utiliza para transmitir los datos de carga til y regenerar la trama. Mientras este tipo de bucle se encuentra activo, se transmite SIA hacia el conmutador, se inhabilita la transmisin de patrones de reposo del estructurador de trama PCM en los canales no conectados, y el enlace de datos HDLC opera con normalidad.
T1 Interface Module FRAMER LIU AIS
GMM
BUS I/F
T1 TRUNK
X-BUS
HDLC CONTROL
A0F0022A
Fig. 112: Bucle de retorno remoto de lnea
Bucle de interfaz Durante el bucle de retorno de interfaz, la unidad de interfaz de lnea del mdulo T1 se configura para bucle de retorno local. Esto origina que las entradas de recepcin de datos se desconecten; en su lugar, las salidas de transmisin se retornan a las entradas de recepcin. Durante este tipo de bucle de retorno, el interfaz de lnea de la unidad tambin se configura para transmitir SIA a la lnea. Si se encuentra habilitada la sealizacin en cualquier canal, la prueba BER durante la condicin de un bucle de retorno de interfaz ha de realizarse sobre canales de slo 56 kbit/s.
T1 Interface Module
GMM
FRAMER LIU BUS I/F
T1 TRUNK AIS Generator
X-BUS
A1F0015A
Fig. 113: Bucle de retorno de interfaz

266
Bucle de lnea Durante el bucle de retorno de lnea, la unidad de interfaz de lnea del mdulo T1 se configura para bucle de retorno remoto. Esto implica que ignore sus entradas de transmisin de datos y reloj, y se retornen las salidas de recepcin de datos a travs de los circuitos transmisin hacia las salidas de transmisin de datos. Durante este tipo de bucle de retorno se transmite SIA hacia el conmutador desde el circuito de estructuracin de trama del mdulo de interfaz.
T1 Interface Module FRAMER LIU AIS
GMM
BUS I/F
T1 TRUNK
X-BUS
HDLC CONTROL
A1F0014A
Fig. 114: Bucle de retorno de lnea
Bucles de retorno ESF/CSU Cuando el enlace de datos ESF se configura para operacin CSU a travs del NMS, la unidad puede configurarse a travs del enlace de datos para habilitar un bucle de retorno de lnea o un bucle de retorno de carga til. Ambos bucles de retorno se realizan fsicamente en el estructurador de trama PCM del mdulo T1. Los propios bucles de retorno no son configurables desde el NMS pero se activan con un mensaje apropiado en canal de enlace de datos. El bucle de retorno permanece activo hasta un comando subsiguiente, que desactiva el bucle de retorno, se recibe en el enlace de datos. Durante el bucle de retorno CSU se transmite SIA al conmutador.
T1 Interface Module FRAMER LIU
GMM
BUS I/F
T1 TRUNK
(a)
(b)
X-BUS
A1F0016A
Fig. 115: Bucles de retorno CSU - a) Lnea y b) Carga til

267
6.13.2.8 Supervisin de calidad La supervisin de calidad para el equipamiento T1 se describe principalmente en Bellcore TRNWT-000820. Este documento define las primitivas de calidad y los parmetros de calidad derivados para las velocidades DS1 (T1). La GMM supervisa la calidad de acuerdo con este estndar. Las excepciones se indican en la Seccin 0. El equipamiento T1 de las dependencias de cliente tambin ha de ser conforme a AT&T TR54016 y ANSI T1.403. La GMM proporciona soporte para estos estndares, con algunas excepciones especificadas en Conformidad CSU. En la primera versin de este producto, no se soporta el acceso a los datos de calidad TR820 directamente desde el NMS. En su lugar, los datos se asignan al equivalente G.821 y se hacen disponibles para mostrar al usuario en este formato, utilizando la asignacin que se define ms abajo. Este formato de muestra es el mismo que se utiliza para la GMH y otros mdulos de interfaz E1/CEPT. Otros datos de calidad TR820 se asignan al formato de contadores de error estndar MartisDXX, y se puede acceder a ellos a travs del dilogo comn de Contadores de error. La asignacin de las estadsticas TR820 a las estadsticas G.821 se muestra en Asignacin de datos de calidad TR820 en G821. Conformidad TR820 La unidad GMM es compatible con Bellcore TR-NWT-000820 con las siguientes excepciones. Diversos requisitos relativos a la posibilidad de acceder a ciertos datos. Debido a que el MartisDXX NMS no proporciona un interfaz directo a la funcin TR820, a no ser la asignacin a G.821 y los contadores de error, muchos de estos requisitos no pueden cumplirse. Estos incluyen Las banderas de datos invlidos (R3-10) no son visibles para el usuario. Los intervalos de 15 minutos han de alinearse con la hora (R3-12) y los intervalos de 24 horas con el da (es decir, a media noche, por defecto), pero configurables al comienzo de cualquier hora (R3-16). Esta caracterstica se implementa, pero no es accesible a travs del MartisDXX NMS. Se dispone de umbrales pero no pueden parametrizarse (R3-20). Los siguientes contadores, aunque se mantienen, no son visibles para el NMS: ESL, SES-L, SAS-P, PSD.
La supervisin de calidad del extremo lejano (CR3-9) no se soporta, con la excepcin de que se informa de hecho de los datos de CRC a travs de G.821 y contadores de error, si estuviera disponible. No se envan mensajes TCA (Alerta de Traspaso de Umbral, Threshold Crossing Alert) (R3-22). En su lugar se establecen fallas y se informa de ello al MartisDXX NMS a travs del mecanismo habitual de informe de fallas. Los protocolos descritos en (R3-32) para la comunicacin de la informacin de calidad a un OS (sistema abierto) no se soportan (los protocolos MartisDXX NMS son los nicos que se soportan). No se soporta la planificacin para realizar informes automticos de calidad (R3-34, R3-36, R3-37).
268
Asignacin de datos de calidad TR820 en G821 La asignacin de la estadsticas TR820 en estadsticas G821es como sigue.
Estadstica G.821 ES SES DM Descripcin Segundos con error, Errored Seconds Equivalente TR820 Igual que ES-P excepto que CS no contribuye
Segundos severamente errneos, Igual que SES-P Severely Errored Seconds Minutos degradados, Degraded Minutes No existe equivalente TR820. Se informa de ello como 4 o ms errores en un minuto, donde un error es un error de CRC (ESF) o un FE (SF), o la aparicin de un SEF o defecto SIA
FSW
Errores de palabra de sincroniza- FE cin de trama, Framing Sync Word Errores de CRC de extremo lejano Errores de CRC de extremo lejano de CSU Recuento de conmutacin de pro- PSC teccin, Protection Switch Count Violaciones de cdigo, Code Violations Errores de CRC Prdidas de trama, Frames lost Deslizamiento de bfer de recepcin, Rx buffer slips CV-L Ninguno en SF, CRC en ESF FC-P CS
CRCE PSC
CV CRC FS BUFIN BUFOUT RaiFlg
Deslizamiento de bfer de trans- Ninguno misin, Tx buffer slips Utilizado para contar segundos con RAI RAIS
Asignacin de los datos de calidad TR820 a los contadores de error La asignacin de la estadsticas TR820 en los contadores de error MartisDXX es como sigue.
Contador de error Recuento de prdidas de trama, Frame loss count Palabras de trama con error, Errored Frame Words Errores de bloque CRC, CRC block errors (extremo cercano) CRC block errors (far-end) Deslizamientos de bfer, Buffer slips Errores de cdigo, Code errors Parmetro TR820 FC-P FE Ninguna en SF, CRC en ESF Errores de CRC del extremo lejano de la CSU CS CV-L
269
Conformidad CSU La CSU (Unidad de canal de servicio, Channel Service Unit), tal y como se implementa en la unidad GMM, soporta tanto los requisitos de AT&T TR54016 como de ANSI T1.4035 para el equipamiento T1 de las dependencias de cliente. La implementacin del mdulo CSU se refiere como a un CSU pasivo. esto significa que las peticiones a las entidades del CSU del extremo lejano no se generan en el mdulo CSU residente en la unidad GMM. Por tanto, desde la perspectiva del extremo lejano, la entidad CSU local interpreta los mensajes TR54016 y T1-403 (formatos BOP y MOP) y genera respuestas adecuadas donde sea de aplicacin. El mdulo CSU tambin soporta la generacin de Informes de calidad de un segundo ANSI T1-403 (One-Second Performance Report). Las estadsticas del extremo lejano recibidas por el mdulo CSU se almacenan localmente pero no estn disponibles a travs del MartisDXX NMS. La excepcin a esto lo constituye el hecho de que los datos de CRC de extremo lejano se encuentran disponibles mediante las estadsticas G821 y contadores de error cuando se habilita la CSU.
6.13.2.9 Mdulo de interfaz para la unidad de interfaz GMM El mdulo de interfaz utilizado para la unidad de interfaz GMM es el GDM T1.
5 La especificacin ANSI T1.403 se soporta slo en el modo ESF. 270
6.13.3.1 Fallas y acciones en T1
Alarma amarilla Se transmite una alarma amarilla en la trama proveniente de un interfaz T1 que ha detectado una condicin de falla en su lnea de recepcin. La realizacin de la condicin de alarma amarilla depende de el modo de estructuracin de trama. Alarma amarilla (Y) en el modo de estructuracin de trama SF Existen dos mecanismos para transportar alarmas amarillas en enlaces T1 en el modo SF. El mtodo ms comn pone el bit 2 de cada canal a cero. El segundo mtodo pone el bit F de la trama 12 (Fs bit) a uno. Ambos mtodos estn soportados por la unidad GMM 253 a travs del NMS. La insercin de alarma amarilla la realiza el bloque circuito generador de trama del mdulo T1. Alarma amarilla (Y) en el modo de estructuracin de trama ESF En el modo ESF, la alarma amarilla se transporta en el enlace de datos ESF utilizando un patrn repetitivo 'ocho ceros - ocho unos'. Si aparece una alarma de extremo lejano cuando el enlace de datos ESF est configurado para transportar el canal de control del NMS, la alarma amarilla consecuente sobreescribe la informacin del enlace de datos. El canal de control del NMS se restaura cuando desaparezca la alarma amarilla.
Acondicionamiento de enlace El acondicionamiento de enlace, segn los requisitos Bellcore TR-NWT-000170, define cmo se manejan las acciones consecuentes en las redes T1. Cuando se detecta una condicin de alarma en un interfaz T1, tiene lugar el acondicionamiento de enlace. Durante el acondicionamiento de enlace, se inserta una palabra de problema en cada canal en el trayecto de la trama y se inserta una palabra de problema de sealizacin en los bits de sealizacin de cada canal de la trama. Despus de 2.5 segundos, la palabra de problema de sealizacin se reemplaza por una palabra de problema principal. Todas las palabras de problema son configurables desde el NMS. En el caso de que la conexin de la trama se realice a un intervalo de tiempo E1, todas las palabras de problema han de establecerse a "todo unos" a travs del NMS. Las acciones consecuentes son configurables basndose en un criterio para cada canal a travs del NMS. Pueden transportarse en datos solamente, en datos y sealizacin, o pueden inhabilitarse completamente.
Congelado de sealizacin En el caso de que se de una condicin de alarma roja, entonces los bits de sealizacin transmitidos por la trama se mantienen en el estado que exista antes de la alarma. Esto se conoce como Congelado de sealizacin, Signalling Freezing, definido en TR-NWT-000170. El estado de sealizacin no cambiar hasta que la alarma desaparezca o tenga lugar el acondicionamiento de enlace. Si se establecen acciones consecuentes para datos y sealizacin para un canal concreto, la insercin de palabra de problema en dicho canal ocurre como se describe arriba.
271
Mscaras de fallas Todas las alarmas de interfaz de las que se informa en la unidad GMM pueden inhabilitarse basndose en un criterio para cada canal a travs del NMS. Si el enmascaramiento de fallas est habilitado, entonces no se informa de ninguna falla para dicho interfaz. En su lugar se genera una alarma de falla enmascarada, Fault Masked. Tambin es posible enmascarar individualmente la SIA y las alarmas amarilla o BER.
6.13.3.2 Fallas y acciones en la GMM
Terminologa Los siguientes acrnimos se utilizarn en las tablas de abajo. Bloque nmero 0 = fallas comunes, p. ej. fallas que afectan a la unidad base o al interfaz protegido Bloque nmero 1,2 = interfaz 1 o 2 PMA = Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA = Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI = Maintenance Event Information, informacin de evento de mantenimiento S = Falla que afecta al servicio R = LED de alarma rojo Y = LED de alarma amarillo RxAIS = SIA hacia el conmutador TC = acondicionamiento de enlace (basndose en cada canal individual) TxAIS = SIA hacia la lnea Amarilla = alarma amarilla (RAI, FrFEA) hacia la lnea
272
Fallas en la seal transmitida

Condicin de falla bus sync fault missing IA activity Bloque 0 1, 2 Estado PMA PMA Svc S S LED Y R Seal recibida Seal trans- Nota mitida TxAIS TxAIS
Fallas en la seal recibida

Fallas de seal y trama missing module conflict in module type HW fault in module own NNM message received wrong IDs in NNM message loss of input signal (LOS) loss of input signal (LOS) loss of input signal (LOS) loss of frame on input signal (LOF) loss of frame on input signal (LOF) loss of frame on input signal (LOF) AIS on input signal AIS on input signal AIS on input signal BER 10-3 Bloque 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 Estado PMA PMA PMA PMA PMA PMA PMA DMA MEI PMA DMA MEI PMA DMA MEI MEI Svc S S S S S S S S S S S S S S S LED R R R R R R R R R R R R Y Y Y Y Seal reci- Seal Nota bida transmitida RxAIS RxAIS RxAIS RxAIS RxAIS TC TC TC TC TC TC TC TC TC Y Y Y Y Y Y Y Y Y (b) (a)
(a)
no response to NNM messages 1, 2
(b) (b) (b)
(b)
(b)
(b) (b) (b)
(a) Esta falla no est contemplada en las versiones de software iniciales. Compruebe las versiones actuales para mayor informacin. (b) Las fallas PCM (LOS, LOF, AIS y Y) son de severidad configurable, de ah que aparezcan en tres ocasiones en la tabla de fallas.
Alarmas de extremo lejano alarma amarilla (aka RAI, FrFEA) alarma amarilla (aka RAI, FrFEA) alarma amarilla (aka RAI, FrFEA)
Bloque 1, 2 1, 2 1, 2
Estado PMA DMA MEI
Svc S S S
LED Y Y Y
Seal recibida TC TC TC
Seal Nota transmitida (a)
(a)
(a)
(a) Esta falla no est contemplada en las versiones de software iniciales. Compruebe las versiones actuales para mayor informacin.
273
Bucles interface loop back equipment loop back line loop back line loop back made by neighbour remote line loop back CSU line loop back payload loop back
Bloque 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2 1, 2
Estado MEI MEI MEI MEI MEI MEI MEI
Svc S S S S S S S
LED Y Y Y Y Y Y Y
Seal reci- Seal transbida mitida RxAIS RxAIS RxAIS RxAIS TxAIS TxAIS -
Nota
274
Fallas de la lgica comn

Condicin de falla Bloque Estado Svc LED Seal recibida Seal transmitida TxAIS (b) (a)
Nota
unpredicted fault reset fallas de alimentacin: +5V in subrack +5V in unit +12V in unit -10V in unit RAM fault EPROM fault flash write error flash copy error flash erase error flash duplicate error flash shadow error flash checksum error missing settings EEPROM fault
0,1,2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA PMA
S S S S S S S S
R R R R R R R R R R R R R R R R R R R R
start permission denied by SXU 0
checksum error in downloaded 0 SW SW in flash incompatible with EPROM HW fault in base unit 0 0
(a) La accin consecuente no est contemplada en las versiones de software iniciales. Compruebe las versiones actuales para mayor informacin. (b) Esta falla no est contemplada en las versiones de software iniciales. Compruebe las versiones actuales para mayor informacin.
Fallas del conmutador de proteccin 1+1

Condiciones de falla loss of protected signal protection switch forced Bloque 0 0 Estado PMA MEI Svc S LED R R Seal recibida Seal trans- Nota mitida (a)
(a) Las acciones sobre la seal dependen de las acciones de los interfaces protegidos.
275
Miscelnea de fallas
Condicin de falla Bloque Estado Svc LED Seal reci- Seal bida transmitida Nota
HDLC overlap with X-bus fault masked/test G821 unavailable state G821 performance event TR820 unavailable state TR820 performance event
1, 2 1, 2 0,1,2 0,1,2 1, 2 1, 2
DMA MEI PMA DMA PMA DMA S S S -
R Y -
276
6.13.4 Especificaciones tcnicas Alarmas Las alarmas se detectan conforme a Bellcore TR-NWT-000170. Prdida de seal Se considera que ha ocurrido un defecto LOS (Loss of Signal, prdida de seal) si se detectan 175 75 ceros consecutivos en la trama T1 recibida. En el caso de que el defecto LOS se mantenga presente durante 2.5 segundos, entonces se declara la alarma LOS. El defecto LOS ha de estar ausente durante 15 segundos antes de que desaparezca la alarma LOS. Prdida de trama Se considera que ha ocurrido un defecto OOF (Out of Frame, fuera de trama) si 2 de cada 5 bits de trama contienen error. Si el defecto OOF se mantiene durante 2.5 segundos, entonces se declara la alarma LOF (Loss of Frame, prdida de trama). La alarma LOF desaparece cuando ha estado presente durante 15 segundos una trama vlida. SIA (alarma azul) Si se recibe un patrn 'todo unos' durante 2.5 segundos, se genera una alarma SIA. Esta alarma puede detectarse en presencia de errores de bit 10-3. Para que desaparezca la alarma, la SIA ha de estar ausente en el interfaz durante 15 segundos. Alarma amarilla (Y) En el caso de que se detecte una alarma amarilla presente durante 0.5 segundos en el interfaz, entonces se declara una alarma amarilla. Esta alarma desaparece cuando la alarma amarilla ha estado ausente durante 0.5 segundos. Retardos de transferencia Cuando la GMM 253 se inserta en un Nodo Bsico y sus interfaces T1 se configuran para asignacin par, el retardo de transferencia cumple con Bellcore TR-NWT-000170. Retardo medio Retardo mximo Mecnica Peso Dimensiones Potencia de batera Unidad GMM + mdulo de interfaz T1 5 W 620 g 25 x 160 x 233 mm < 0.5ms < 0.7ms
277
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ GMU Y GMU-M: UNIDADES DE INTERFAZ SDH UNITSES.FM 27.12.99
6.14 GMU y GMU-M: Unidades de interfaz SDH

6.14.1 Generalidades La GMU es una unidad de interfaz STM-1para el Nodo Cluster, Nodo Bsico, Midi Nodo y el nodo A111 MartisDXX. Su funcin principal es adaptar las seales de n x 64 kbit/s del bus de crosconexin del nodo MartisDXX (X-bus) dentro de tramas STM-1 o S34M utilizando contenedores VC-12 y VC-2. La GMU-M es una unidad de interfaz STM-1 para el Nodo Bsico, Midi Nodo y el A111 MartisDXX.
NOTA!
Las unidades GMU y GMU-M disponen de interfaces SDH para la transportacin de los enlaces MartisDXX entre los nodos MartisDXX en las redes de transportacin SDH. No deben utilizarse como multiplexores terminales o en modo add-drop que estn diseados para aadir, portar y sustraer seales plesicronas de 2, 8, 34 y 140 Mbit/s. Las unidades puedes utilizarse sin embargo en aplicaciones ADM y TM, si las seales tributarias (n x 8 kbit/s, n x 64 kbit/s) son sncronas.
Las GMU y GMU-M tambin pueden utilizarse como piezas de repuesto la una de la otra, tal como se muestra en la tabla a continuacin.
Nodo y Unidad de Control Midi Nodo con unidad XCG(a) Nodo Bsico con unidad SCU(b) Nodo Bsico con SCU y mdulo HDLC-4CH (SCP) Nodo Cluster esclavo con unidad SCU(b)
Unidad recomendada GMU-M GMU-M GMU-M GMU
Otras unidades SDH soportadas GMU GMU GMU GMU
Unidad de repuesto GMU-M o GMU GMU-M o GMU GMU-M o GMU GMU GMU GMU-M o GMU
Nodo Cluster esclavo con unidad SCU GMU y mdulo HDLC-4CH (SCP) Nodo A111 con unidad SCU-H GMU-M
(a) La versin de software de la unidad XCG debe ser 2.1 o posterior. (b) La versin de software de la unidad GMU debe ser 1.4 o posterior y slo puede existir una GMU o GMU-M en inventario sin el mdulo HDLC-4CH (SCP), el software de la unidad SCU debe ser 8.4 o posterior.
Las GMU y GMU-M se componen de una unidad base y dos mdulos de interfaz reemplazables. Se dispone de mdulos elctricos y pticos STM-1 y mdulos elctricos S34M. El interfaz S34M es sncrono y su estructura de trama es conforme a la Recomendacin G.8326. GMU y GMU-M disponen de un generador de reloj SEC con unas caractersticas de precisin y modo de retencin (holdover) como se definen en la Recomendacin G.81s.
6 Para la fecha vlida de cualquier Recomendacin ITU-T/CCITT, por favor refirase a la seccin de Recomendaciones relacionadas. 278
Las GMU y GMU-M operan como multiplexor terminal, como multiplexor terminal 1+1 o en modo add-drop7. Se pueden equipar uno o dos mdulos de puerto sncrono dependiendo del modo de operacin. En el modo de multiplexor add-drop GMU y GMU-M soportan crosconexin de VC-12 y VC-2 permitiendo la reorganizacin de los contenedores virtuales que la atraviesan. La proteccin de red incluye inicialmente Seccin Multiplex 1+1 y protecciones de conexin de subred de orden menor, Subnetwork Connection protection (SNCP). La GMU y GMU-M terminan la cabecera de la seccin STM-1 (Section Overhead, SOH) y la rama VC-4. La mayora de los canales de SOH y de cabecera de camino VC-4, Path Overhead, pueden ser crosconectados en la matriz de 64 kbit/s del Nodo Bsico MartisDXX y accedidos a travs de las unidades de interfaz MartisDXX. Las GMU y GMU-M pueden terminar hasta 32 VC-12 o 10 VC-2. Se pueden crear contenedores de mayor capacidad mediante concatenacin virtual de VC-2. En la Fig. 116 se muestra una GMU o GMU-M con dos puertos sncronos en un Nodo Bsico. Las unidades de interfaz MartisDXX (IFU) recogen trfico de n x 64 kbit/s y trfico ATM dentro de la GMU a travs del X-bus. La unidad de control (SCU) se comunica a travs del bus del control nodo (VTP) con la GMU. El mdulo de alimentacin CC en la GMU produce voltajes a partir del suministro de batera.
N x 64 KBIT/S 2 & 8 MBIT/S
IFU
IFU
IFU
SCU
X-BUS VTP P O W STM-1/ S34M IF GMU 4/1 DXX Basic Node

A0F0056A
VC-2 VC-12
C T R L IF
STM-1/ S34M
Fig. 116: GMU y GMU-M soportan puertos STM-1 o S34M para el nodo MartisDXX
7 Adicin-sustracin 279
6.14.1.1 Diseo mecnico de las GMU y GMU-M
GMU450 MAIN UNIT UPPER INTERFACE MODULE POWER SUPPLY
BUS BOARD DSU453
LOWER INTERFACE MODULE

A0M0038A
Fig. 117: Estructura mecnica de las GMU y GMU-M
280
6.14.2 Operacin
6.14.2.1 Estructura funcional de las GMU y GMU-M Las unidades GMU y GMU-M se componen del ensamblaje de GMU o GMU-M, uno o dos mdulos de interfaz y un mdulo de alimentacin. El ensamblaje de la GMU se compone de los siguientes mdulos
Cdigo de mdulo GMU 450 DSU 453 RMU469 GMZ 460 GMZ 461 Funcin Unidad base de la GMU Unidad base de interfaz STM-1 Placa de bus interno de la GMU Programa del procesador principal de la GMU Programa del procesador ASIC de la GMU Piezas/GMU 1 1 1 1 1
El ensamblaje de la GMU-M se compone de los siguientes mdulos

Cdigo de mdulo GMU 700 DSU 453 RMU 469 GMZ 546 GMZ 547 Funcin Unidad base de la GMU-M Unidad base de interfaz STM-1 Placa de bus interno de la GMU Programa del procesador principal de la GMU-M Programa del procesador ASIC de la GMU-M Piezas/GMU-M 1 1 1 1 1
NOTA!
No se puede telecargar el software de la unidad GMU en la GMU-M, o el software de la unidad GMU-M en la GMU. Si no se encuentra ninguna versin de software de unidad compatible en las memorias Flash y EPROM de la unidad, sta no podr operar.
La unidad base para dos interfaces de la GMU, GMU 450, tiene los siguientes bloques funcionales principales. Dos procesadores de control y circuitera perifrica Memorias del programa principal Memorias del SW de aplicacin Interfaz del X-bus Interfaz del bus de control VTP
La GMU 450 contiene dos microprocesadores. Las funciones de gestin de la unidad y los enlaces HDLC los maneja el procesador principal. El control en tiempo real de ASIC est dedicado al procesador ASIC.
281
Se asignan 128 kB de memoria EPROM para el SW de sistema. El SW de aplicacin, GMZ460 y GMZ461 en la unidad GMU y GMZ546 y GMZ547 en la unidad GMU-M, se telecarga en una memoria FLASH de 512 kB. Adems se incluyen aqu los parmetros de calibrado interno de GMU y GMU-M, los nmeros de serie, etc.... Se reservan 32 kbytes de EEPROM para los parmetros funcionales, como las crosconexiones y parmetros del NMS. GMZ 460, programa del procesador principal de la GMU, y GMZ546, programa procesador principal de GMU-M, manejan las funciones generales de la unidad GMU incluyendo la comunicacin con el NMS y con otras unidades MartisDXX a travs del bus VTP. GMZ461, programa del procesador ASIC de la GMU, y GMZ547, programa del procesador ASIC de la unidad GMU-M, manejan las funciones del interfaz ASIC de manera autnoma. Se comunica con el procesador principal a travs del bus VTP. La unidad base de interfaz STM-1, DSU 453, es la placa de procesamiento de VC. La funcionalidad se reparte principalmente entre 4 ASIC. Los bloques principales son Procesador de punteros de TU (unidad tributaria) Crosconexin 4/1 Terminacin de VC-2 y VC-12 Bfer de trama de X-bus Oscilador SEC
La terminacin de cabecera (Overhead Termination) y el procesamiento de punteros (Pointer Processing) a nivel AU4 as como la terminacin de la cabecera de seccin (SOH) y las cabeceras de caminos de orden superior se realiza en el ASIC OTP, que se encuentra en todos los mdulos de interfaz de la GMU. Los datos de 8 bits intercambiados entre el OTP y el ASIC LAC se transfieren utilizando el oscilador SEC como reloj. El procesamiento de punteros de TU y la crosconexin 4/1 se realiza en el ASIC LAC. Su funcin principal consiste en crosconectar dos seales STM-1 y dos seales de X-bus de 32x2Mbit/s. Los datos del X-bus se reciben de (o se transmiten hacia) el ASIC LTT que transmite seales en tramas TU-12/TU-2. Bsicamente al ASIC LTT es un bloque generador de trama de acceso SDH. En la direccin de recepcin termina los VC-2/VC-12 y en la direccin de transmisin funciona como un generador de punteros TU. La DSU453 dispone de dos LTT. El ASIC XBI es un interfaz entre el bus de crosconexin 1/0 MartisDXX y el LTT. La DSU453 cuenta con un Reloj de equipo SDH (SDH Equipment Clock, SEC) como oscilador local a una frecuencia de 19.44 MHz. La GMU450, la DSU453 y los mdulos de interfaz se acoplan entre ellos utilizando la placa de bus interno RMU469. A partir de la alimentacin de potencia de 48 V CC el mdulo de alimentacin de GMU y GMUM, PDF452, genera los voltajes de operacin de 3.3 V, 5 V, 12 V y -10 V. Tambin se encuentra disponible la versin de 24 V, PDF458.
282
6.14.2.2 Modos de operacin de GMU y GMU-M Multiplexor terminal (TM) En el modo multiplexor terminal GMU o GMU-M se equipan con un puerto STM-1 o S34M. El modo TM puede utilizarse en enlaces punto a punto y la capacidad mxima del STM-1 no puede rellenarse desde un Nodo Bsico. Con puertos S34M, la capacidad del enlace puede utilizarse completamente. Multiplexor terminal con proteccin 1+1 (TM1+1) En el modo multiplexor terminal 1+1 GMU o GMU-M se equipan con dos puertos STM-1 o S34M para la proteccin de lnea de la seccin multiplex. Se transmite el mismo VC-4 hacia ambos puertos STM-1. En la direccin de recepcin se selecciona el mejor VC-4. Con el enlace S34M, se copian los VC-12 en ambos puertos. Multiplexor add-drop (ADM) En el modo de multiplexor add-drop las unidades GMU o GMU-M se equipan con dos puertos STM-1 o S34M (direcciones este y oeste). Cualquiera de los contenedores virtuales VC-12 y VC2 del STM-1 pueden ser tomados o soltados hacia el X-bus. En las Fig. 118 y Fig. 119 se muestran modelos funcionales de GMU y GMU-M con los smbolos ETSI en los tres modos con puertos STM-1 y S34M.
Terminal Mux 64 Mbit/s X-BUS
Terminal Mux 1+1 64 Mbit/s X-BUS
Add-Drop-Mux 64 Mbit/s X-BUS
S2
S12
S2
S12
S2
S12
S12 S2
S12 S2
S12 S2
S4
S4 S4 1+1 MS1P
MS1
MS1
MS1
RS1
RS1
RS1
OS1/ ES1
OS1/ ES1 STM-1 west STM-1 east
OS1/ ES1
STM-1
STM-1 W-channel
STM-1 P-channel
A0F0057A
Fig. 118: Modelos funcionales de GMU y GMU-M en los tres modos de operacin con puertos STM-1
283
Terminal Mux 64 Mbit/s X-BUS
Terminal Mux 1+1 64 Mbit/s X-BUS
Add-Drop-Mux 64 Mbit/s X-BUS
S12
S12
S12
S12
1+1
S12
S12
P31s
P31s
P31s
OS31/ ES31
OS31/ ES31
OS31/ ES31
S34M
S34M W-channel
S34M P-channel
S34M west
S34M east
A0F0058A
Fig. 119: Modelos funcionales de GMU y GMU-M en los tres modos de operacin con puertos S34M
6.14.2.3 Capacidad de las GMU y GMU-M GMU y GMU-M en los Nodos Bsico o Midi Generalmente se utiliza la mitad de la capacidad de los Nodos Bsico o Midi (64 Mbit/s) para enlaces y la otra mitad para tributarios. Por tanto, un Nodo Bsico o Midi puede tener hasta 16 enlaces VC-12 o 5 enlaces VC-2 lo que corresponde con un total de unos 32 Mbit/s. Con el objetivo de llenar la capacidad del STM-1 (63 VC-12), el trfico se recolecta de varios Nodos Bsicos o Midis (cuatro o ms). GMU en el Nodo Cluster En un Nodo Cluster la GMU puede utilizar la capacidad completa del subrack esclavo (64 Mbit/s) y terminar hasta 32 VC-12 o 10 VC-2 (si no se instalan otras unidades de puerto en el subrack esclavo). Se necesitan dos GMU ADM para procesar el STM-1 completo. Las GMU se sitan en subrack esclavos del Cluster independientes y se interconectan con un enlace elctrico STM-1. La Fig. 120 muestra un Nodo Cluster con dos subrack esclavos que contienen GMU y dos subrack esclavos con otras IFU. Uno de los puertos STM-1 que se muestra es opcional y se utiliza con proteccin de red.
284
2 & 8 MBIT/S
2 & 8 MBIT/S
IFU
IFU
SCU
IFU
IFU
SCU
X-BUS
Cluster Slave Subrack
X-BUS
SXU-C
SXU-C
64 KBIT/S MATRIX
SXU-C X-BUS
SCU X-BUS
SXU-C
SCU
P O W STM-1 IF GMU 4/1
C T R L STM-1 IF GMU
P O W
C T R L STM-1 IF 4/1
IF

A0F0059A
Fig. 120: Dos unidades GMU en un Nodo Cluster
GMU-M y GMU en el A111 En un A111 la GMU-M puede utilizar la capacidad completa del X-bus (64 Mbit/s) y terminar hasta 32 VC-12 o 10 VC-2 (si no se instalan otras unidades de puerto en el estante). Dos unidades GMU-M o GMU pueden ser equipadas para procesar el STM-1 completo. Se sitan en estantes independientes y interconectan con un enlace elctrico STM-1.
285
6.14.2.4 Asignacin (mapping) Las unidades GMU y GMU-M disponen de interfaces SDH para la transportacin de los enlaces MartisDXX entre los nodos MartisDXX en redes de transportacin SDH. El rea de carga til de VC-12 y VC-2 se utiliza para los enlaces MartisDXX, en los que se asignan las seales de n x 64 kbit/s del X-bus. La asignacin sncrona de byte se utiliza en las GMU y GMU-M porque admite la visibilidad VC directa de los seales de 64 o n x 64 kbit/s. Significa que los seales con velocidad inferior pueden ser sustradas y crosconexionadas de manera libre dentro de las reas de carga til. El tipo de la asignacin que se usa comunmente en los equipos SDH se llama la asignacin asncrona que incluye un proceso de justificacin que puede acomodar una seal con velocidad primaria (E1) en la tolerancia de temporizacin de 50 ppm. La asignacin sncrona de byte utilizada en las GMU y GMU-M no incluye ningun proceso de justificacin. La seal con velocidad primaria debe ser sncrona con el reloj del nodo DXX, de otra manera pueden suceder deslizamientos de bfer. La asignacin sncrona de byte flotante (byte synchronous floating mapping) utilizada para los VC-12 es similar a la definida en la Recomendacin G.707 10.1.4.3 (Byte synchronous mapping de 31 x 64 kbit/s). Para los VC-2 se utiliza una asignacin sncrona de byte flotante propietaria que es una ampliacin de la asignacin de los VC-12.
Interoperacin de las GMU y GMU-M con equipos externos SDH A nivel STM-1 Las GMU y GMU-M pueden, sin hacer caso de la asignacin, trabajar con todos equipos externos de transportacin SDH que tienen interfaces STM-1 estndar y no terminan los VC. Significa que todos los equipos troncales SDH pueden utilizarse para crosconectar de manera trasparente los VC-4, VC-2 y VC-12 de las unidades GMU y GMU-M. A nivel VC-2 Las GMU y GMU-M utilizan asignacin propietaria del rea de carga til de n x 64 kbit/s para los VC-2 y por eso la interoperacin con equipos externos no es posible. Slo otra GMX, GMU o GMU-M puede terminar el trfico de una GMU o GMU-M en una aplicacin de enlace DXX. A nivel VC-12 Las GMU y GMU-M pueden trabajar a nivel VC-12 con equipos externos SDH, que utilicen la asignacin apropiada de VC-12; es decir, la asignacin sncrona de byte flotante sin TS0 (G.704/G.706). As las seales de n x 64 kbit/s del TS1 al TS31 pueden crosconectarse en el nodo MartisDXX. De manera alternativa los VC-12 externos pueden tener asignacin sncrona de byte flotante con TS0, pero en ese caso han de crosconectarse los 32 TS transparentemente a un puerto de 2048 kbit/s en una unidad GMH.
286
Esto significa que es posible utilizar equipos externos SDH para terminar (sustraer el trfico a los interfaces tributarios) si utiliza la misma asignacin de la de las GMU y GMU-M. En este tipo de redes sin embargo, se utiliza el nodo MartisDXX como un multiplexor terminal SDHy las ventajas de la gestin extremo a extremo de red no se utilizan.
NOTA!
La interoperabilidad a nivel VC-12 con equipos externos SDH que soportan la misma asignacin que la GMU y GMU-M suele ser probado antes de implementar un red. Con la implementacin actual, el trfico PDH de 2 Mbit/s asignado con una GMU o GMU-M no puede ser terminado con un elemento de red SDH que no soporta asignacin sncrona.
6.14.2.5 Matriz Las GMU y GMU-M contienen una matriz de crosconexin tiempo-espacio estrictamente no bloqueante para VC-2 y VC-12. La matriz dispone de capacidad para los dos puertos STM-1, el puerto de X-bus y un puerto de monitorizacin. Los intervalos de tiempo STM-1 para los VC que cruzan se pueden reorganizar libremente y los intervalos de tiempo para los VC que se terminan en el X-bus pueden seleccionarse libremente. Son posibles las conexiones unidireccional y bidireccional y de multidifusin.
6.14.2.6 Terminacin de rama Las GMU y GMU-M pueden terminar 32 VC-12 o 10 VC-2 adems de dos contenedores VC-12 o cualquiera de sus combinaciones en el X-bus. Las GMU y GMU-M siempre terminan el VC-4 de orden superior. En total las GMU y GMU-M contienen 126 recursos de terminacin de rama. Los recursos permiten la supervisin de la proteccin SNC/N. Los VC-12 y VC-2 comparten un conjunto de recursos de terminacin. Cada terminacin VC-2 reserva tres funciones de terminacin. Un VC-12 con proteccin SNC/N tambin reserva tres funciones de terminacin. Un VC-2 con proteccin SNC/N reserva nueve funciones de terminacin.
287
6.14.2.7 Puertos del X-bus Todos los interfaces tributarios de las GMU y GMU-M se dirigen al X-bus interno del nodo. El usuario selecciona una terminacin VC-12 o VC-2 en el modo de bfer corto o en el modo de bfer largo. Esto crea puertos de X-bus, hacia los cuales pueden crearse crosconexiones. Adems estn implementados dos puertos para SOH y dos puertos para la cabecera de trayecto (POH) VC-4. En el modo de bfer corto se minimiza el retardo y solamente pueden utilizarse los bytes de intervalo de tiempo TS. La capacidad del X-bus se reserva par todos los TS, aun cuando no se hayan realizado crosconexiones. Los intervalos de tiempo no utilizados se rellenan automticamente con un patrn todo 0s. En el modo de bfer largo se permite mayor retardo. Los TS no se reservan en el X-bus hasta que no se crosconecten. Esto permite la reserva de mayor capacidad de bus con puertos que contienen cargas tiles parcialmente llenas. Un intervalo de tiempo concreto puede transportar la sealizacin asociada a canal (Channel Associated Signalling, CAS) para otros 30 intervalos de tiempo, si se habilita. La carga til del VC-12 dispone de 32 intervalos de tiempo (del TS0 al TS31) y dos bytes R (R0, R1). La carga til del VC-2 se compone de 96 intervalos de tiempo (del TS0 al TS95) y diez bytes R (R1A-R3A, R1B-R3B, R0C-R3C). Puertos del X-bus en las GMU y GMU-M
Modo de bfer corto Tipo de puerto VC-2 VC-12 SOH POH Nmero de puertos 10 32 2 2 Intervalos de tiempo/puerto 96 32 Capacidad/puerto, kbit/s 6144 2048 Modo de bfer largo Intervalos de tiempo/puerto 96+10 32+2 81 4 Capacidad/puerto, kbit/s 6784 2176 5184 (a) 256 (a)
(a) Parte de la capacidad se reserva para para el uso estandarizado de SOH/POH
La capacidad total no puede exceder la capacidad del X-bus de 1043 intervalos de tiempo en un BN ni los 1051 intervalos de tiempo en el CN.
6.14.2.8 Concatenacin virtual La concatenacin virtual de VC-2 (VC-2-mc) se define en la Recomendacin G.707. En GMU y GMU-M, VC-2-mc se utiliza con el objetivo de incrementar el ancho de banda del enlace para ser capaz de transferir seales de 8448 kbit/s o para mejorar la utilizacin de los enlaces. Se combinan varios contenedores VC-2 mantenindose la integridad de la carga til. En la red de transporte los punteros de VC-2 se procesan como para los VC-2s independientes. Los VC-2 han de mantenerse en un solo VC-4 con el objetivo de limitar el retardo dispersado entre los VC-2. Las GMU y GMU-M permiten una dispersin de retardo de hasta 250 s en el grupo concatenado. Cuando se utiliza proteccin SNC en la red para VC-2-mc, los VC-2s han de ser conmutados como un grupo. EL nmero de nodos de red permitidos en la conexin depende de la variacin del retardo del procesador de punteros TU en los nodos.Esta caracterstica no est estandarizada y depende del fabricante.
288
Se pueden concatenar hasta 10 VC-2s en un solo grupo. El nmero de grupos de VC-2 puede ser de hasta 5. Adems es posible la concatenacin propietaria VC-12-mc con hasta 32 VC-12 en un grupo. El mximo nmero de grupos VC-12 es de 16.
6.14.2.9 Contenedores no utilizados Se transmite Unequipped signal (VC-UNEQ) en los VC no utilizados si el usuario no activa un recurso de terminacin. Se puede transmitir VC-UNEQ a los VC-2 y VC-12 para toda la capacidad del STM-1. VC-UNEQ tiene puntero y paridad vlidos. De otra manera el contenido de la seal es cero.
6.14.2.10 Supervisin de calidad La supervisin de calidad (PM) es conforme a la Recomendacin G.826. PM proporciona valores de 15 minutos y de 24 horas para Segundos con error (Errored Seconds, ES), Segundos severamente errneos (Severely Errored Seconds, SES) y Errores internos de bloque (Background Block Error, BBE) para las funciones de terminacin local y lejana. Las ramas de terminacin MS1, VC-4, VC-2 y VC-12 disponen de los siguientes parmetros de calidad. RS1 no dispone de parmetros del extremo lejano.
N_ES F_ES N_SES F_SES N_BBE F_BBE UAS
segundo con error del extremo cercano, near end errored second far end errored second (segundo con error del extremo lejano) near end severely errored second (segundo severamente errneo del extremo cercano) far end severely errored second (segundo severamente errneo del extremo lejano) near end background block errors (errores internos de bloque del extremo cercano) far end background block errors (errores internos de bloque del extremo lejano) unavailable seconds (segundos no disponibles)
La rama MS1 protegida es similar a la rama MS1. Tambin se supervisan los siguientes parmetros de calidad.
PJE OFS PSC PSD
AU-4 pointer justification events (eventos de justificacin de puntero de AU-4) out of frame second (segundo fuera de trama) protection switch count (recuento de conmutacin de proteccin) protection switch duration (duracin de conmutacin de proteccin)
La terminacin de rama OS1 dispone de los siguientes parmetros. Polarizacin del lser y nivel de potencia de transmisin
289
6.14.2.11 Bucles Se puede activar un bucle de equipo (la seal transmitida se retorna a la recepcin) para la seal agregada STM-1 / S34M. Se puede activar un bucle de lnea para los VC-12s y VC-2s seleccionados.
6.14.2.12 Proteccin de red y de lnea Se aplican los modos de proteccin definidos en ETS 300 417-1-1, DTR/TM-3025 y DTR/TM3042. Los tipos de proteccin e implementaciones hardware se describen sin detalles de los protocolos APS. Modos de proteccin
Tipo de proteccin Seccin multiplex lineal 1+1 Seccin multiplex lineal 1+1 Nivel STM1 S34M Caractersticas Terminacin dual/nica Terminacin nica Terminacin nica Terminacin nica
Conexin de subred (Subnetwork connection, VC2, VC12 SNC/N) 1+1 Conexin de subred (Subnetwork connection, VC2, VC12 SNC/I) 1+1
Proteccin de 1+1 de seccin multiplex (MS) La proteccin MS 1+1 se puede utilizar en interfaces STM-1 y S34M en redes punto a punto en Nodos Bsicos, Nodos Midi y Nodos Cluster. No se soporta ADM con proteccin MS 1+1. Se pueden seleccionar modos de conmutacin con y sin retroceso para terminacin nica y dual. En el modo de terminacin nica un receptor de un extremo opera de manera independiente del otro extremo. En el modo de terminacin dual la operacin de conmutacin se coordina en los dos extremos con el protocolo APS. En la operacin con retroceso se vuelve a seleccionar el enlace por defecto tras la desaparicin de la falla. El contenedor VC-4 se copia en ambos puertos STM-1. La conmutacin de proteccin opera tras la deteccin de la prdida de seal, prdida de trama o SIA dentro de la seccin multiplex durante 50 ms. Tambin afectan los errores de bloque (defecto DEG de B2) a la conmutacin de proteccin.
290
64 Mbit/s X-BUS
S2
S12
S12 S2 S4/S2 S4/S12 F2, F3
S4
MS1/S4 MS1P_TT
MS1P 1+1 SSF APS SSF
MSOH MS1/MS1P MS1_TT RSOH RS1
OS1/ ES1
STM-1 W-channel
STM-1 P-channel
A0F0060A
Fig. 121: Modelo funcional detallado de MS 1+1
291
Proteccin de la conexin de subred/no intrusiva (Subnetwork Connection/Non-intrusive, SNC/N) Se puede aplicar la proteccin SNC/N 1+1 a VC-12 y VC-2. Cualquiera de los VC de los dos enlaces agregados puede seleccionarse como el par de proteccin. El nmero de VC protegidos puede llegar hasta 10 VC-2 o 32 VC-12. La operacin de conmutacin es de terminacin nica. Se puede seleccionar modo con o sin retroceso. La conmutacin de proteccin SNC/N opera sobre defectos a nivel VC y bajo criterios de defectos de errores de bloque. En la direccin de transmisin el VC se difunde a los dos puertos. En la direccin de recepcin GMU y GMU-M utilizan tres recursos de terminacin para cada VC protegido para supervisar el estado de los dos VC entrantes y para terminar el VC protegido. Se consumen un mximo de 96 terminaciones por los 32 VC-12s con SNC/N. La conmutacin de proteccin opera dentro de 50 ms en al caso de un fallo de un solo VC. Se puede establecer un tiempo de mantenimiento de 0 a 10 s en saltos de 100 ms.
64 Mbit/s X-BUS
S2m
S2
S2m
S12m
S12
S12m
S12 S2
S4
MS1
RS1
OS1/ ES1
STM-1
STM-1
A0F0061A
Fig. 122: SNC/N 1+1 en GMU y GMU-M ADM
Proteccin inherente de la conexin de subred (Subnetwork Connection Inherent 1+1, SNC/I) La proteccin SNC/I 1+1es similar a la proteccin SNC/N excepto que el VC recibido se selecciona basndose en defectos de SIA en TU (TU-AIS), prdida del puntero de TU y prdida de multitrama de TU. No se supervisa la VC/POH.
292
6.14.2.13 Sincronizacin Las redes SDH se sincronizan a partir de un reloj de referencia primario, Primary Reference Clock (PRC, G.811) proporcionado por el operador de la red. El reloj de referencia se transfiere en la red SDH dentro de las seales STM-N o se distribuye mediante una red de sincronizacin independiente. El reloj del nodo MartisDXX se genera en la SXU del Nodo Bsico o en la CXU-M del Nodo Cluster. En el estado normal el reloj del nodo se engancha a una referencia de red y GMU y GMU-M enganchan su frecuencia de salida STM-1 al reloj del nodo. Las seales de sincronizacin entre las SXU/CXU-M y GMU y GMU-M se transfieren en el byte VC-4 POH / K3. Se puede configurar una lista de prioridad de relojes con las siguientes fuentes de reloj. STM-1/oeste en GMU y GMU-M STM-1/este en GMU y GMU-M Reloj interno de GMU y GMU-M Puerto de 2048 kbit/s (G.704) en una unidad GMH Interfaz de sincronizacin 2048 kHz (G.703) en la SXU/CXU-M
La utilizacin de los puertos de 2048 kbit/s y 2048 kHz est restringida a referencias de alta calidad segn se define en la Recomendacin G.813.
SXU EXT. 2048 kHz T12SD OSC. Synchronisation Distribution Layer SD-C SSF T12 SD EXT. 2048 kHz
SYB1
SYB2
NODE CLK
GMH G.81s OSC. holdover
GMU
Synchronisation Distribution Layer
T0 SD2 SSM SD1 SSM SD1 SSM MS1_TI SSM MS1_TI SSM
MS1 P12 E12 RS1 OS1/ ES1
MS1 RS1 OS1/ ES1
MS1 RS1 OS1/ ES1
MS1 RS1 OS1/ ES1
2048 kbit/s
STM1 west
STM1 east
STM1 west
STM1 east
A0F0062A
Fig. 123: Sincronizacin del Nodo Bsico

293
Si la referencia de mayor calidad y prioridad falla, el reloj siguiente en el nivel de calidad se selecciona de la lista de prioridad. Si todas los relojes de referencia fallaran, el oscilador local de GMU y GMU-M proporciona el reloj de en modo de retencin (holdover). El oscilador local es un generador de Reloj de equipo SDH (SDH Equipment Clock, SEC) definido en DE/TM3017-5 y G.813. Principales caractersticas del SEC
precisin de frecuencia Gama de enganche (pull-in) precisin del modo mantenido 4.6 ppm > 5 ppm 0.05 ppm inicialmente (grfica prETS 300 462-5)
El reloj de referencia se distribuye en la red de acuerdo con la topologa de la red. En un anillo la direccin de la fuente de reloj ha de variar cuando se selecciona la fuente de reloj alternativa. Los Mensajes de estado de sincronizacin (Synchronization Status messages, SSM) del byte S1 transportan la informacin de la calidad de reloj en un anillo. Los SSM pueden utilizarse tambin sobre otras topologas de red.
NODE #1 T12 G.811 PRC NS_C
NODE #2
NS_C
MSN SSM= 'DNU' SSM= 'G.811' SSM= 'DNU' SSM= 'G.811'
Fallback list 1. T12 SSM= E 'G.811' SSM= 'DNU' SSM= 'G.811' SSM= 'G.811'
Fallback list 1. STM-1/E 2. STM-1/W W
SSM= 'G.811'
NODE #4
NODE #3
NS_C
NS_C
Fallback list 1. STM-1/W 2. STM-1/E
Fallback list 1. STM-1/W 2. STM-1/E SSM= W 'G.811' SSM= 'DNU' SSM= 'G.811' SSM= 'G.811'
SSM= 'G.811'
SSM= 'DNU'
SSM= 'DNU'
SSM= 'G.811'
A0F0063A
Fig. 124: Un ejemplo de distribucin de reloj en un anillo STM-1
294
La Fig. 124 muestra un ejemplo de cuatro nodos en un anillo en el modo de operacin normal con posibles listas de prioridad y los correspondientes cdigos SSM. El nodo #1 recibe PRC del puerto G.703 y distribuye el reloj a los otros nodos a travs del STM-1 en la manera en que se muestra. Si por ejemplo el enlace del nodo #1 al nodo #4 falla, el nodo #4 entra en estado mantenido. El nodo #4 cambia el SSM enviado al nodo #3, de manera que el nodo #3 queda notificado del estado mantenido. El nodo #3 conmuta entonces a la segunda referencia de reloj en la lista de prioridad. Despus de ello el nodo #4 conmuta a la segunda referencia en la lista de prioridad y se restaura la sincronizacin del anillo.
6.14.2.14 Canales de control para gestin de red MartisDXX GMU y GMU-M se controlan mediante el Sistema de gestin de red MartisDXX (NMS). GMU y GMU-M pueden terminar dos canales de control NMS (64 kbit/s HDLC). Cualquiera de los siguientes bytes en los puertos sncronos puede utilizarse para transportar mensajes de control:
STM-1 Este/Oeste STM-1 Este/Oeste STM-1 Este/Oeste STM-1 East/West S34M Este/Oeste S34M Este/Oeste SOH VC-4 POH cualquier C-2 cualquier C-12 Cabecera cualquier C-12 D1 a D12, E1,E2,F1, NU1 a NU6, R1 a R6,U1 a U26, Z12, Z13, Z21, Z22 F2, Z3, N1 Rn Rn NR, F, DC1 a DC3 (propietario) Rn
Si se necesitan ms de dos canales de control, el mdulo opcional SCP de la unidad SCU puede utilizarse. El mdulo SCP puede terminar cuatro canales adicionales, que pueden crosconectarse a GMU y GMU-M en cualquiera de los bytes de la lista de arriba. GMU y GMU-M no pueden terminar los canales de control de gestin TMN estndar (Q3 Management Control Channels, DCCR y DCCM), pero pueden crosconectarse a travs de GMU y GMU-M como se ha descrito en la seccin previa. Un ejemplo de la red de comunicacin NMS se muestra en la Fig. 125. En las redes de acceso, en las que el canal DCCM se encuentra disponible, se utiliza principalmente el byte de MSOH D4. Entre las redes de acceso, que se conectan en la red de transporte mediante VC-2 o VC-12, el canal de control NMS se transporta en un byte de carga til de un VC-2 o VC-12.
295
SDH transport network DXX NMS (SCC)
VC 64 kbit/s HDLC in TS0 of VC-2 or VC-12
VC
VC
VC
MS
MSOH/D4 DXX Basic Node MSOH/D4
A0F0064A
Fig. 125: Un ejemplo de canales de comunicacin NMS
Los canales de control NMS de un nodo MartisDXX se presentan en la Fig. 126, que muestra las unidades SCU, SCP, GMH y GMU o GMU-M y los enlaces de gestin y terminaciones. Dentro del nodo MartisDXX las unidades se comunican a travs del bus VTP local.
296
OS1 STM-1
RS1
MS1
S4 Sn
S4
MS1
RS1
OS1 STM-1
U1-U4 NU3,NU4 F1,D1-D3
U5-U26 NU5,NU6 D4-D12
F2, F3, K3
F2, F3, K3
U5-U26 NU5,NU6 D4-D12
U1-U4 NU3,NU4 F1,D1-D3
Sn
1 HDLC
1 HDLC VC-2: Rn VC-12: Rn TSn DXX Management Network Router Unit Management Applications (Main processor) DXX Management Network Router ASIC-interface Applications (ASIC-interface processor)
VTP
VTP
GMU unit VTP BUS 64 M X-BUS
n HDLC TSn TSn VTP
HDLC VTP VTP X.25 1 4 3 2 DXX Management Network Router DXX Manag. Network Router
VTP CBUS X.21 64 k SCC async V.24 9.6 k SC
P12
P12
DXX Management Network Router Unit Management Applications GMH unit SCP module
Unit Management Applications Unit Management Applications SCU unit
E1
E1
IF1
IF2
A0F0065A
Fig. 126: Comunicacin de gestin en un nodo MartisDXX con unidad GMU o GMU-M
297
6.14.2.15 Requisitos del nodo Para la instalacin de GMU y GMU-M en un Nodo Bsico, Midi o Cluster, el hardware y software de otras unidades MartisDXX han de tener la siguiente versin o posterior. SCU unidad de control del nodo equipada con SCZ 280, mdulo software de la SCU 210, V8.3 SCP 211 (HDLC-4CH), Mdulo de expansin de canales de control, V3.0 SCZ 281, mdulo software del SCP 211, V3.0
En un Nodo Bsico unidad de crosconexin SXU-A o SXU-B equipada con SXZ 282, mdulo software de la SXU, V6.6
En un Nodo Cluster unidad de crosconexin SXU-C equipada con SXZ 289, mdulo software de la SXU-C, V2.7
En un Nodo Cluster unidad de crosconexin maestra CXU-M equipada con SXZ 288, mdulo software de la CXU-M, V2.7
Es necesaria la versin NMS 9.0. GMU-M y GMU aparecen como unidades GMU en el NMS. En otras palabras, GMU-M se visualiza en un nodo como una unidad GMU y el software de la unidad se puede utilizar para identificar la unidad como GMU-M.
298
6.14.3 Mdulos de interfaz para las unidades GMU y GMU-M
6.14.3.1 STM-1-SH-13, STM-1-LH-13, STM-1-E, SYN-34-E GMU y GMU-M pueden equiparse con uno o dos mdulos de interfaz. Cada mdulo contiene un interfaz estndar. GMU y GMU-M han de ser extrada del subrack para la insercin de un mdulo de interfaz.
Modo TM TM1+1 ADM
No de mdulos de interfaz 1 2 2
Nombre STM-1-SH-13 STM-1-LH-13 STM-1-E SYN-34-E
Cdigo del mdulo Funcin ODH 451 ODH 454 GDH 455 GDH 456 Mdulo de interfaz ptico STM-1 (S-1.1) Mdulo de interfaz ptico STM-1 (L-1.1) Mdulo de interfaz elctrico STM-1 Mdulo de interfaz elctrico S34M
Piezas/GMU 0...2 0...2 0...2 0...2
Todo mdulo de interfaz contiene los siguientes bloques principales. 1. 2. 3. 4. Interfaz ptico/elctrico Recuperacin de reloj Terminacin STM-1 y VC4 o S34M Multiplicacin del reloj de transmisin
Mdulo de alimentacin
Cdigo de mdulo Funcin PDF 452 PDF458 Mdulo de alimentacin 48 V Mdulo de alimentacin 24 V Piezas/GMU 0...1 0...1
El PDF 452 es el mdulo de conversin CC/CC para el voltaje de batera de 48 V (30 a 60 V). Los voltajes de salida son 3.3 V, 5 V, 12 V y -12 V. El PDF458, un mdulo de conversin CC/CC est diseado para un voltaje de batera de 24 V (19 a 32 V). Los voltajes de salida son como en PDF452.
299
6.14.4.1 Terminologa Los siguientes acrnimos se utilizarn en las siguientes tablas: PMA = Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA = Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI = Maintenance Event Information, informacin de evento de mantenimiento S = Falla que afecta al servicio R = LED de alarma rojo Y = LED de alarma amarillo RxAIS = Insercin de SIA en la seal recibida RDI = Indicador de defecto remoto, Remote Defect Indicator MFrFEA = Alarma de extremo lejano a nivel de multitrama (TR0/ta sig/B6)
6.14.4.2 Fallas en la GMU y GMU-M Fallas de la lgica comn (Bloque "CommUnit")

Condicin de falla Estado LED Seal Rx Seal Tx Interfaz Off de bus off Nota
(a)
"Reset (GMZ460) o (GMZ461)" PMA, S R Ha ocurrido una reinicializacin de la unidad (siempre se detecta despues del encendido de la unidad). "VB1: +5 V (BUS1) " PMA El voltaje est por debajo del umbral lmite (cerca de 4.6 V dependiendo del calibrado y de la resolucin de conversor A/D). "Power +12 V" PMA El voltaje est por debajo del umbral lmite (cerca de 11.3 V dependiendo del calibrado y de la resolucin de conversor A/D). "Power -12 V" PMA El voltaje est por encima del umbral lmite (cerca de -11.3 V dependiendo del calibrado y de la resolucin de conversor A/D). "Power +3.3 V (GMZ460) " El voltaje est por encima del umbral lmite (el lmite depende del calibrado y de la resolucin de conversor A/D). PMA R
(b)
(b)
(b)
(b)
"Protected bus voltages" PMA Los voltajes del bus protegido estn por encima del umbral lmite (el lmite depende del calibrado y de la resolucin de conversor A/D). Fallas de la memoria de CPU ( Hay una falla independiente para GMZ460 y GMZ461) RAM fault EPROM fault FLASH faults
300
(b)
PMA, S R
Fallas de la lgica comn (Bloque "CommUnit")

Condicin de falla Incompatible EPROM/FLASH SW Check sum err in downloaded SW Estado LED Seal Rx Seal Tx Nota PMA, S R PMA, S R
"SW unpredicted" PMA, S R Esta condicin de falla no debera ocurrir nunca (o an no se soporta). "Missing Settings" Una de las estructuras de parmetros est corrupta en la memoria no voltil. Settings corrupted Los parmetros funcionales de la GMU estn corruptos PMA, S R
PMA
"CRC err.LAC RAM 1/2/3/4" PMA, S R Error de CRC detectado en una de las memorias RAM del ASIC. "Start permission denied" PMA, S R Lo ms probable es que la unidad no pertenezca a la configuracin del nodo. "System clock missing" PMA, S R El reloj de 19.44 MHz de la GMU no se encuentra. "Node clock missing" PMA, S R El reloj del nodo de 16.896 MHz no se encuentra. Una razn tpica para que ocurra esta falla es que la SXU no se encuentre en el nodo. PMA, S R "F/MSYNC problem in X-bus" La falla se activa si el pulso de sincronizacin del X-bus transmitido por la SXU se pierde. Una razn tpica para que esto ocurra es que no est presente la SXU. Si slo aparece esta falla en una unidad GMU aun cuando haya otras unidades GMU en el subrack entonces lo ms probable es que la falla se de la propia GMU. "16/20MHz clks not locked" DMA El reloj de 19.44 MHz de la GMU no est enganchado al reloj de 16.896 MHz del nodo. "Backup unit (SCP) fault" La unidad de reserva extendida no responde. Probablemente no est presente o no est en el inventario. "Osc. phase transient suppression fail" El transitorio de la fase de trasnmisin supera los lmites. PMA R
Interfaz Patrn de de bus off datos de reposo en la carga til -
MEI
"Clk. freq. outside of holdover range" DMA La GMU no puede medir el reloj del nodo en el modo mantenido. "IA alarm from IA mon. " La direccin IA no funciona correctamente. Improper control unit GMU-M no funciona en un Nodo Cluster
PMA, S R PMA R
Interfaz Patrn de de bus off datos de reposo en la carga til
301
Fallas de la lgica comn (Bloque "CommUnit")

Condicin de falla Estado LED R Seal Rx Seal Tx Nota Hdlc/x-bus in same TS DMA La falla se activa si los bits del canal de control HDLC estn siendo utilizados tambin por el bus de crosconexin. El canal de control HDLC se localiza en un TS de crosconexin. Los datos del canal de control anulan los datos de crosconexin. No extended backup unit address PMA La unidad de control no devuelve ninguna direccin de la unidad de proteccin extendida. Puede que la capacidad de la unidad de proteccin extendida se haya agotado (especialmente si no se utiliza la unidad SCP).
(a) El mensaje de falla aparece (con evento delta) cuando comienza a operar. (b) La accin de seal recibida depende del estado de cada TTP.
Fallas de supervisin de nodo vecino (Bloque NNM1, NNM2)

Condicin de falla Estado LED R Seal Rx Seal Tx "No response (NNM) " PMA, S Se utiliza el canal de control del interfaz y la opcin de supervisin de nodo del interfaz est habilitada, pero no se ha recibido mensaje NNM (Neighbor Node Monitoring) en 8 segundos. "Wrong id in NNM msg" PMA,S Se utiliza el canal de control del interfaz y la opcin de supervisin de nodo del interfaz est habilitada, pero el mensaje NNM recibido contiene datos de identificacin de un vecino inesperado. "Own NNM msg received" PMA, S Se utiliza el canal de control del interfaz y la opcin de supervisin de nodo del interfaz est habilitada, peroel mensaje NNM recibido contiene los mismos datos de identificacin que el mensaje enviado al interfaz.
302
Fallas del mdulo de interfaz (Bloque IFMOD-1, IFMOD-2)

Condicin de falla "If module missing" El mdulo de interfaz definido en la parametrizacin no est presente. Estado PMA,S LED R Seal Rx Seal Tx -
"Incorr. if.module" PMA,S Existe un conflicto entre el mdulo instalado y los parmetros. "LO transmitt clk" Prdida del reloj de transmisin de 155.52 MHz cuando se utiliza el mdulo de interfaz STM-1. PMA,S
"LO ph. locking for 68.368MHz (34M) " PMA, S Prdida del enganche de fase a 68.368MHz cuando se utiliza el mdulo de interfaz S34M. No se puede generar el reloj de transmisin de 34.368 MHz. EEPROM faults "Tx power limit exceeded" La potencia transmitida por el mdulo de interfaz ptico excede su lmite. PMA, S DMA
R R
Fallas de GMZ460/GMZ461 (Bloque SW-GMZ460, SW-GMZ461)

Condicin de falla "Chsum err in dnl program" El software telecargado se ha corrompido. Estado PMA, S LED R R Seal Rx Seal Tx -
"Incomp.SW (GMZ460:eprom/flash) " PMA, S La falla se activa si existe software telecargado en la flash pero la revisin es incorrecta. (por ejemplo si el SW de EPROM es r5.5 y el SW telecargado es r6.1). "Setup data mismatch (between units) " La informacin almacenada para la configuracin es auto-contradictoria. "Initialization error " La inicializacin del SW de aplicacin no ha tenido xito (despus del arranque de la unidad). PMA
PMA, S
303
Fallas del IF1/IF2 elctrico STM1 (Bloque STMIF2-eSPITTP, STMIF2-eSPITTP)

Condicin de falla "Faults masked" La falla se activa cuando el parmetro de enmascaramiento de fallas del interfaz est habilitado Estado MEI LED Y Seal Rx Seal Tx -
"LOS" PMA, S Prdida de seal. Se declara el defecto de prdida de seal cuando la seal supervisada no ha presentado ninguna transicin durante cierto periodo de tiempo o la seal que indica la degradacin del nivel en la seal recibida est activado. "ES Equipment loop" MEI, S El bucle ES est activo. Activacin del bucle de la seccin elctrica de TX a RX.
RxAIS
Fallas del IF1/IF2 ptico STM1 (Bloque STMIF2-oSPITTP, STMIF2-oSPITTP)

"LOS" PMA, S Prdida de seal. Se declara el defectio de prdida de seal cuando la seal supervisada no ha presentado ninguna transicin durante cierto periodo de tiempo o la seal que indica la degradacin del nivel en la seal recibida est activado. "OS Equipment loop" El bucle OS est activo. MEI,S
RxAIS
Fallas del IF1/IF2 elctrico 34M (Bloque 34MIF1eSPITTP, 34MIF2eSPITTP)

Condicin de falla "Faults masked" "LOS" "E34M Equipment loop" El bucle E34M est activo. Estado MEI PMA, S MEI, S LED Y R Y Seal Rx RxAIS Seal Tx -
304
Fallas de la RSTTP del IF1/IF2 STM1 (Bloque STMIF1rsTTP, STMIF2rsTTP)

"SSF" PMA, S Fallo en la seal del servidor. Un defecto en la capa superior establece SSF en la capa inferior (por ejemplo un defecto en la seccin de regeneracin activa SSF en la seccin multiplex). "LOF" PMA, S Ver CCITT G.706 Prdida de alineamiento de seal. Prdida de trama. El alineamiento de trama se realiza de acuerdo con los requisitos presentados en DE/TM-1015-1 y G.783. "TIM" PMA, S El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "TIM" MEI El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. DMA "DEG" Degradacin de seal. Una vez cada segundo, los errores de bloque han de ser comparados con el valor lmite. Si el recuento de errors supera el lmite dicho segundo ha de ser declarado como BAD, en caso contrario ha de ser declarado GOOD. El defecto de degradacin de seal, Signal Degrade defect (dDEG) se detectar cuando ocurran M segundos consecutivos BAD. El defecto de degradacin de seal, Signal Degrade defect (dDEG) desaparecer cuando ocurran M segundos consecutivos GOOD. El rango de valores M es de 29. "UNAVAIL" DMA Estado no disponible en la supervisin de calidad (G.774.01). "QOS" DMA Calidad de la seal. periodo de 24 horas. Al menos uno de los lmites SES, BBE o ES se ha excedido. Desaparece cuando cambia el periodo.
RxAIS
RxAIS
RxAIS
305
Fallas de la RSTTP del IF1/IF2 STM1 (Bloque STMIF1rsTTP, STMIF2rsTTP)

Condicin de falla Estado LED Seal Rx Seal Tx "QOSTR" DMA Calidad de la seal. Periodo de 15 minutos. Al menos uno de los lmites SES, BBE o ES se ha excedido. Desaparece cuando se encuentra un periodo en el que ninguno de los lmites ES, BBE o SES se ha excedido. Ntese que ES y BBE tienen lmite superior/inferior de manera que el lmite superior ha de excederse para obtener una falla y el inferior se utiliza como lmite para que desaparezca la falla "RS Line loop" El bucle RS est activo. Activacin del bucle de la seccin de regeneracin de RX a TX. MEI, S Y
Fallas de la MSTTP del IF1/IF2 STM1 (Bloque STMIF1msTTP, STMIF2msTTP)

Condicin de falla " Faults masked " "SSF" Estado MEI PMA, S LED Y R Y Seal Rx RxAIS RxAIS Seal Tx RDI RDI
"AIS" MEI, S Seal de indicacin de alarma (SIA). En el interfaz S34M el defecto SIA se detecta de acuerdo con DE/TM-01015-2-1. "DEG" DMA "RDI" MEI Indicacor de defecto remoto, Remote defect indicator 5 nuevos valores iguales consecutivos del RxRDI. "UNAVAIL" "QOS" "QOSTR" "MS Line loop" El bucle MS est activo. DMA DMA DMA MEI, S
R Y
Y -
Fallas del VC4TTP del IF1/IF2 STM1 (Bloque STMIF1vc4TTP, STMIF2vc4TTP)

Condicin de falla " Faults masked " "SSF" Estado MEI PMA, S LED Y R R Seal Rx RxAIS RxAIS Seal Tx RDI RDI
"SLM" PMA. S Incoherencia de etiqueta de seal, Signal label mismatch. La etiqueta de la seal recibida no es vlida. "UNEQ" Etiqueta de seal recibida con el estado UNEQ. PMA. S
RxAIS
RDI
306
Fallas del VC4TTP del IF1/IF2 STM1 (Bloque STMIF1vc4TTP, STMIF2vc4TTP)

Condicin de falla Estado LED R Seal Rx RxAIS Seal Tx "TIM" PMA, S El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "TIM" MEI El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" DMA MEI DMA DMA DMA R
R Y
RxAIS
"LOM" PMA, S Prdida de alineamiento de multitrama. El byte de indicacin de multitrama H4 se interpreta de acuerdo con las Recomendaciones ITU-T G.783 "S4D Line loop" El bucle S4D est activo. MEI, S
Fallas del PS34TTP del IF1/IF2 (Bloque 34MIF1-psTTP, 34MIF2-psTTP)

Condicin de falla " Faults masked " "SSF" "LOF" "SLM". "UNEQ" Estado MEI PMA, S PMA, S PMA. S PMA. S LED Y R R R R R Seal Rx RxAIS RxAIS RxAIS RxAIS RxAIS Seal Tx RDI RDI RDI RDI -
"TIM" PMA, S El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "TIM" MEI El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" "LOM" "PS34M Line loop" El bucle PS34M est activo. DMA MEI DMA DMA DMA PMA, S MEI, S
R Y
R Y
RxAIS -
307
Fallas de VC2TTP 142 (Bloque VC2-1 .. VC2-42)

Condicin de falla " Faults masked " "SSF" "SLM" "UNEQ" Estado MEI PMA, S PMA, S PMA, S LED Y R R R R Seal Rx RxAIS RxAIS RxAIS RxAIS Seal Tx RDI RDI RDI -
"TIM" PMA, S El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. MEI "TIM" El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" DMA MEI DMA DMA DMA
R Y
"MRDI groupA " MEI, S Cuando se reciben tres nuevos valores iguales consecutivos de RxFEA se acepta en el AcFEA. Indicador de defecto remoto de multitrama en el grupo A de sealizacin. Nota: Tambin se dispone de esta misma falla para los grupos B y C. "MLOF groupA " PMA, S El alineamiento de multitrama se pierde cuando se encuentran dos FSW consecutivas errneas o se encuentra una multitrama con todo 0. El siguiente byte de sealizacin con cuatro ceros en los bits 1..4 se considera como la FSW correcta. Para evitar falso alineamiento se necesita que el byte de sealizacin previo no haya sido todo 0. Prdida de trama de multitrama en el grupo A de sealizacin. Nota: Tambin se dispone de esta misma falla para los grupos B y C. "MSIA groupA" MEI, S Seal de indicacin de alarma de multitrama en el grupo A de sealizacin. La SIA de sealizacin se detecta cuando una de las multitramas de sealizacin es todo 1 o contiene slo un 0. Nota: Tambin se dispone de esta misma falla para los grupos B y C. "Vc2 loop" El bucle de lnea de Vc2 est activo. MEI, S
RxAIS/ SigTS
MFrFEA
RxAIS/ SigTS
MFrFEA
308
Fallas de VC12TTP 1126 (Bloque VC12-1VC12-126)

Condicin de falla " Faults masked " "SSF" "SLM" "UNEQ" Estado MEI PMA, S PMA, S PMA, S LED Y R R R R Seal Rx RxAIS RxAIS RxAIS RxAIS Seal Tx RDI RDI RDI -
"TIM" PMA, S El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. MEI "TIM" El identificador de traza recibido no concuerda con el esperado, si el atributo timaAisEnabled est inhabilitado. "DEG" "RDI" "UNAVAIL" "QOS" "QOSTR" "MRDI " "MLOF" "MAIS" "Vc12 loop" El bucle de lnea de Vc12 est activo. DMA MEI DMA DMA DMA MEI, S PMA, S MEIS MEI, S
R Y
MFrFEA MFrFEA -
Y R Y Y
RxAIS/ SigTS RxAIS/ SigTS -
Fallas de AU4CTP del IF1/IF2 STM1 (Bloque STMIF1-au4CTP, STMIF2-au4CTP)

Condicin de falla " Faults masked " "AIS" "LOP" Prdida de puntero. El puntero de AU/TU se interpreta de acuerdo con ETSI DE/TM-105-1. Estado MEI MEI, S PMA, S LED Y Y R Seal Rx RxAIS RxAIS Seal Tx -
Fallas de TU2CTP del IF1/IF2 STM1 (Bloque tu12CTP-1 .. tu12CTP-126)

Condicin de falla " Faults masked " "AIS" "LOP" Estado MEI MEI, S PMA.S LED Y Y R Seal Rx RxAIS RxAIS Seal Tx -
309
Fallas de TU12CTP STM1 IF1/IF2 (Bloque tu12CTP-1 .. tu12CTP-126)

Condicin de falla " Faults masked " "AIS" "LOP" Estado MEI MEI, S PMA.S LED Y Y R Seal Rx RxAIS RxAIS Seal Tx -
Fallas del TTP PROTEGIDO (MS O PS34M) (Bloque MSP-1)

Condicin de falla " Faults masked " "UNAVAIL" "QOS" "QOSTR" Estado MEI DMA DMA DMA LED Y Seal Rx Seal Tx -
Fallas del GRUPO DE PROTECCIN (MS O PS34M) (Bloque MSPG-1)

Condicin de falla "Group Failed" Ambos canales, el activo y el de proteccin, fallaron al utilizar la proteccin MS 1+1 o SNC. Estado PMA, S LED R Seal Rx Seal Tx -
"Group DEG" DMA Los errores de bloque indicados se han leidos del TTP protegido MS/PS34M 1+1. "SSF (working) " DMA El canal protegido tiene una falla seria (proteccin MS/PS34M 1+1 o SNC). "SSF (protecting) " DMA El canal protector tiene una falla seria (proteccin MS/PS34M 1+1 o SNC). "FOP" DMA Fallo del protocolo al utilizar la proteccin MS 1+1: -El tiempo de conmutacin de proteccin no est dentro de los 50 ms. -Peticin activa, pero no hay respuesta del extremo lejano. - Un extremo se encuentra en el modo 1+1 y el otro en 1:1.
Fallas del GRUPO DE PROTECCIN SNC (MS O PS34M) (Bloque SNCG-1 .. SNCG-32)
Condicin de falla "Group Failed" Estado PMA, S LED R R R Seal Rx Seal Tx -
"SSF (working) " (MS/PS34M 1+1 or SNC pro- DMA tection). "SSF (protecting) " DMA
310
6.14.5 Panel frontal de las GMU y GMU-M El panel frontal de las GMU y GMU-M contiene dos LED, rojo y amarillo que indican alarmas PMA y MEI. Tambin estn los conectores pticos SC para los puertos STM-1 o los conectores elctricos SMB para los puertos STM-1/S34M.
GMU/ GMU-M
LED, RED LED, YELLOW
STM-1-SH-13 IF MODULE
Optical output SC- or FC-type optical connector
Optical input SC- or FC-type optical connector
STM-1-LH-13 IF MODULE
Optical output SC- or FC-type optical connector
Optical input SC- or FC-type optical connector
A0M0075A
Fig. 127: Panel frontal de las GMU y GMU-M con los STM-1-SH-13 y STM-1-LH-13
311
GMU/ GMU-M
LED, RED LED, YELLOW
STM-1-E IF MODULE
SBM connector: 75 ohm ouput SBM connector: 75 ohm input
SYN34-E IF MODULE
SBM connector: 75 ohm output SBM connector: 75 ohm input
A0M0076A
Fig. 128: Panel frontal de las GMU y GMU-M con los STM-1-E y SYN34-E
312
6.14.6 Especificaciones tcnicas Las GMU y GMU-M tienen tres modos de operacin. Multiplexor terminal (TM) Multiplexor terminal con proteccin MS 1+1 (TM1+1) Multiplexor add-drop (ADM)
Interfaces de enlace STM-1 elctrico, G.703 STM-1 ptico de corto alcance, G.957 (S-1.1) STM-1 ptico de largo alcance, G.957 (L-1.1) 34 Mbit/s elctrico, G.703
Interfaz elctrico STM-1 Velocidad binaria Tolerancia de entrada Cdigo Inpedancia nominal Forma del pulso Atenuacin mxima de entrada Tolerancia para fluctuacin de fase (Jitter) Tipo de conector 155.52 Mbit/s 20ppm CMI 75 ohmios G.703 figuras 24 y 25 12.7 dB a 77.76 MHz (f) G.825 4.1 SMB (75 ohmios no balanceado)
Interfaz ptico STM-1 del corto alcance (S-1.1) Velocidad binaria Tolerancia de entrada Cdigo Forma del pulso Trayecto de transmisin Transmisor ptico Rango de longitud de onda de operacin Potencia media emitida -mnima -mxima Relacin de extincin mnima Receptor ptico Sobrecarga del receptor Tipo de conector -15 dBm -8 dBm 8.2 dB Diodo PIN -8 dBm SC
313
155.52 Mbit/s
20ppm
NRZ G. 957 fig. 2 Fibra mono modo estndar (G.652 , G.957) Transmisor LASER multi modo longitudinal 12611360 nm
Mx. anchura espectral media (RMS) 7.7 nm
Sensibilidad del receptor (BER 1E-10) -28 dBm
Interfaz ptico STM-1 del largo alcance (L-1.1) Velocidad binaria Tolerancia de entrada Cdigo Forma del pulso Trayecto de transmisin Transmisor ptico Rango de longitud de onda de operacin Mxima anchura espectral media ( RMS) Potencia media emitida -mnima -mxima Relacin de extincin mnima Receptor ptico Sobrecarga del receptor Tipo de conector S34M Electrical Interface Velocidad binaria Tolerancia de entrada Cdigo Impedancia nominal Forma del pulso Tolerancia para fluctuacin de fase (Jitter) Tipo de conector Estructura de trama Matriz 4/1 Tipo de matriz Nivel de crosconexin Tipos de conexiones 4 puertos T-S, tiempo-espacio, estrictamente no bloqueante VC-2, VC-12 unidireccional bidireccional bucle Capacidad de conexin Retardo equivalente a 4 x STM-1 (dos puertos de enlace, un puerto tributario y un puerto de monitorizacin) VC-12 de un puerto STM1 a otro puerto STM1, menos de 50 s 34.368 Mbit/s -5 dBm 0 dBm 10 dB Diodo PIN -10 dBm SC 155.52 Mbit/s
20ppm
NRZ G. 957 fig. 2 Fibra mono modo estndar (G.652,G.957) Transmisor LASER multi modo longitudinal 12801335 nm 4 nm
Sensibilidad del receptor (BER 1E-10) -34 dBm
20ppm
HDB3 75 ohmios G.703 figura 17 G.823 3.1.1 SMB (75 ohmios no balanceado) G.832
314
Terminacin y asignacin Estructuras de trama Terminacin de rama STM-1, G.707 34 Mbit/s, G.832 VC-4 (este y oeste) P31s (G.832) (este y oeste) VC-2 x 10 VC-2-mc (m = 210) VC-12 x 32 VC-12-mc (m = 232) Asignacin Acceso SOH n x 64 kbit/s sncrono de byte flotante la mayora de los canales SOH pueden ser crosconectados y accedidos desde otras unidades de interfaz MartisDXX. concatenacin virtual de VC-2 y VC-12
Concatenacin Otras caractersticas Generador de reloj (no se utiliza en el A111) Fuente de reloj Proteccin de lnea
A corto plazo como en G.813 A largo plazo precisin de 4.6 ppm STM-1, 2048 kbit/s, 2048 kHz Seccin multiplex lineal 1+1 Conexin de subred no intrusiva 1+1 para VC-2, VC-12
Alimentacin Consumo de potencia Dimensiones de la unidad Anchura de la unidad
48 V CC con PDF452 24 V CC con PDF458 25 W 76 x 160 x 233 mm (anchura x profundidad x altura) 15 T
315
6.14.6.1 Estndares SDH relacionados Estndares ITU y ETSI

G.707 G.781 G.782 G.783 G.803 G.81s (813) G.825 Octubre 1995 Enero 1994 Enero 1994 Enero 1994 Marzo 1993 Julio 1995 Marzo 1993 Interfaz del nodo de red para la SDH Estructura de las recomendaciones para SDH Tipos y caractersticas generales de los equipos SDH Caractersticas de los bloques funcionales de los equipos SDH Arquitecturas de redes de transporte basadas en la SDH Requisitos de temporizacin a las salidas de los relojes esclavos adecuados para la operacin SDH en enlaces digitales internacionales El control de las fluctuaciones de fase (jitter) y de las fluctuaciones lentas de fase (wander) dentro de las redes digitales basadas en la jerarqua SDH Transporte de elementos SDH en redes PDH Tipos y caractersticas de las arquitecturas de proteccin SDH Estructura de multiplexin SDH Requisitos funcionales genricos para equipos de transmisin SDH Febrero 1995 DE/TM-1015 Marzo 1995 Mayo 1995 Junio 1995 Junio 1995 DE/TM-3017 Octubre 1994 Marzo 95 Septiembre 95 Procesos genricos y calidad de servicio Requisitos funcionales genricos para equipos de transmisin SDH Parte 2: Funciones de la capa de seccin fsica Parte 3: Funciones de la capa de la seccin multiplex y de regeneracin STM-N Parte 4: Funciones de la capa del trayecto SDH Parte 6: Funciones de la capa de distribucin de sincronismo Requisitos genricos para redes sncronas Parte 1: Definiciones de la terminologa de sincronizacin Parte 2: Arquitectura de la red de sincronizacin Parte 3 El control de las fluctuaciones de fase (jitter) y de las fluctuaciones lentas de fase (wander) dentro de las redes de sincronizacin Parte 5: Caractersitcas de temporizacin de relojes esclavos adecuados para la operacin en equipos SDH Esquemas de proteccin de la red SDH: Protocolos y operacin APS (Automatic Switch Protection)
G.832 G.841 ETS 300 147 ETS 300 417-1-1
Noviembre 1994 Mayo 1995 Enero 1995
Mayo 95 DE/TM-3042 Agosto 95
Informes tcnicos ETSI

DTR/TM-3025 Esquemas de proteccin de la red SDH: Tipos y caractersticas, Sep. 95
316
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ UNITSES.FM ISD-LT Y ISD-NT: UNIDADES DE INTERFAZ U TRANSPARENTE PARA VELOCI- 27.12.99
6.15 ISD-LT y ISD-NT: Unidades de interfaz U transparente para velocidad bsica RDSI
6.15.1 Generalidades Las ISD-LT y ISD-NT son unidades de interfaz de 10-T de ancho en un nodo MartisDXX. Las unidades dan la posibilidad de utilizar la red MartisDXX como lo que podra decirse enlace transparente en una red RDSI (ISDN) de terceros. Una unidad soporta cuatro interfaces U de velocidad binaria 160 kbit/s para conectar unidades de terminacin de red ISDN NT1 o MartisDXX STU-160 a la red MartisDXX. La unidad ISD-LT se compone de una unidad base 10T UBU, un mdulo de alimentacin de unidad, un mdulo de alimentacin ISD-LT, un mdulo transparente RDSI de tipo LT y un mdulo banda base a 160 kbit/s. La unidad ISD-NT se compone de una unidad base 10T UBU, un mdulo de alimentacin de unidad, un mdulo transparente RDSI de tipo NT y un mdulo banda base a 160 kbit/s. La velocidad binaria del interfaz U es de 160 kbit/s mientras que la velocidad binaria del usuario es de 144 kbit/s (canales 2B+D). La crosconexin dentro de la red MartisDXX puede realizarse en una trama de 2 Mbit. Todos los datos de una trama de 160 kbit se transfieren a travs de la red MartisDXX. Los canales 2B+D se transfieren transparentemente y los bits de sobrecarga de la trama se transfieren semitransparentemente dentro de un canal C propietario de 8 kbit/s. La capacidad de crosconexin del interfaz depende del modo del interfaz. En la unidad ISD-NT siempre es de 152 kbit/s. En una unidad ISD-LT es de 152 kbit/s en modo TE y 136 kbit/s en modo MartisDXX.
4 x U-IF 160 kbit/s 4 x U-IF 160 kbit/s ISDN NT1
DXX Network DXX Network

ISD ISD Cross-connection node NT node LT ISDN NT1
ISDN exchance
ISDN NT1
ISDN NT1
A0F0098A
Fig. 129: Aplicacin de la unidad ISD en una red RDSI
317
6.15.2 Operacin de la unidad de interfaz ISD-LT y ISD-NT
6.15.2.1 Diseo mecnico El diseo mecnico de la unidad base UBU se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo han de seguirse las recomendaciones generales de equipamiento del subrack.
ISD-LT
IF1
P D F P o w e r
IF2
UBUbase unit, ISD module and IUM module

IF3
S u p p l y m o d u l e (s)
IF4
A0M0041A
Fig. 130: Estructura mecnica de la unidad ISD-LT y ISD-NT
El panel frontal de la unidad aloja los LED de alarma y cuatro conectores modulares de 8 contactos de interfaz de usuario. Existen dos posiciones de mdulo en la UBU, la de la izquierda en una unidad ISD es para un mdulo transparente ISD y la de la derecha es para un mdulo de interfaz IUM. El mdulo ISD se encuentra fsica y funcionalmente entre la unidad base y el mdulo IUM. La unidad se conecta al X-bus (bus de crosconexin) del subrack MartisDXX por medio de los conectores situados en el borde posterior de la tarjeta. El bus proporciona el voltaje de operacin al mdulo de alimentacin de la unidad, as como las seales del bus interno de control del subrack y las necesarias para el procesamiento de la transmisin de datos.
318
X-BUS
BUS IF
IUM INTERFACE MODULE
C-BUS BATTERY BUS
UNIT CONTROLLER POW +5V, +12V, -10V

A0F0027A.
Fig. 131: Estructura funcional de la ISD-LT y ISD-NT Los bloques funcionales principales de la unidad UBU incluyen un mdulo de alimentacin, un procesador con su circuitera perifrica, diferentes interfaces para el mdulo de interfaz y un interfaz al X-bus (bus de crosconexin). El mdulo de alimentacin genera los voltajes de operacin requeridos en la unidad del voltaje de batera que recibe a travs del X-bus. Los voltajes de operacin son supervisados y cualquier perturbacin funcional activa un mensaje de falla. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. La informacin relativa al control y la supervisin se transmite a travs de un bus de control interno del subrack. Mediante este bus la unidad puede comunicarse con otras unidades del subrack. El procesador puede generar mensajes HDLC y procesar los mensajes HDLC recibidos de los canales del mdulo de interfaz. El mdulo de interfaz convierte las seales fsicas del interfaz en seales adecuadas a los circuitos digitales de la unidad y a la inversa. Los bfer de transmisin de los canales se utilizan para almacenar los datos recibidos de la unidad de crosconexin a travs del X-bus, de manera que siempre haya un intervalo de tiempo preparado para ser transmitido por el bloque Tx-frame. Los bfer de transmisin tambin sincronizan la fase de los datos transmitidos con la fase del X-bus. Los bfer de recepcin de los canales almacenan los datos que llegan para que siempre se encuentren disponibles los intervalos de tiempo para la unidad de crosconexin. La mayora de los bloques entre el conector del interfaz y el bus MartisDXX se realizan con CIF ASIC. El interfaz al X-bus adapta el bus a la unidad. Transfiere seales del bus a los canales, e informacin de control y seales de temporizacin a la unidad, y, de la misma manera, transfiere datos e informacin de supervisin desde los canales al X-bus. El interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta se inserta o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle.
319
Diagrama de bloques
PIGGY-BACK INTERFACE CONNECTOR
CIF ASIC
DR1 TXD TX BUFF
DR2 BAD
DATA IF. RXD T RX BUFF
C8M,C2M,A2M,G2MN, FSYN2M,MSYN2M
TIMING INTERFACE
C16M FSYN C16M DU DD,DCL,FSC IOM-2 BUS SYNC IF. MSYN
VTPCK VTP IF. VTPDAT
HDLC CONT.
PCM CONT.
VTPCONT.
BUSSEL
A/DCONV.
MICRO PROC. PDF +5V +12V -10V RAM EPROM FLASH POWER MODULE
UBAT
A0F0026A
Fig. 132: Diagrama de bloques de la unidad base
320
6.15.2.2 Mdulo de alimentacin La unidad base y los mdulos reciben el voltaje de operacin del mdulo de alimentacin PDF 488. Este mdulo puede ser reemplazado como un solo elemento y se enchufa a la unidad por medio de conectores. El mdulo se fija con tornillos en un lugar predeterminado para l en la unidad. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. El mdulo proporciona los voltajes de operacin +5 V, +12 V y -10 V. El mdulo tambin recibe un voltaje de bus de +5V que, durante el transitorio de inicializacin de la unidad, alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin de +5 V de la unidad es supervisado con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V son supervisados midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites. La unidad ISD-LT incluye tambin el mdulo de alimentacin PDF 524 que genera el voltaje de -130 V para el mdulo ISD-LT. Este voltaje se encuentra separado de la tierra de la circuitera y se regula en el mdulo para alimentar de manera aislada a cada interfaz? al nivel controlado por el NMS.
6.15.2.3 Controlador de la unidad La unidad se controla con un microprocesador 80C188. El programa se carga en la placa en una memoria intercambiable EPROM. Parte de los programas de aplicacin se almacenan en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y el nmero de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad es reinicializada en las condiciones previas a dicha interrupcin, sin ser necesaria una parametrizacin especfica. La memoria RAM del procesador acta como memoria de trabajo y contiene los contadores de error y los bfer de datos para los enlaces HDLC.
6.15.2.4 Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad pueden cambiarse a travs del bus de control con la ayuda del Terminal de Servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de fallas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se protege duplicndolo fsicamente y esta duplicidad est controlada por la unidad SCU.
6.15.2.5 Conversor A/D La unidad incorpora un conversor analgico digital multicanal (A/D) que supervisa los voltajes de operacin y tambin el voltaje de control de los conectores del mdulo de interfaz. El voltaje de control depende de la aplicacin.
321
6.15.2.6 Interfaz del X-bus Las principales seales del interfaz del X-Bus son
Seal C16M FSYN, MSYN DR10 - 17 DR20 - 27 T0 - 7 BAD0 - 7 Descripcin de la seal Seal de temporizacin interna del nodo Seales de alineamiento de trama y multitrama Bus de datos de 8 bits desde la UBU hacia la SXU Bus de datos de 8 bits duplicado desde la UBU hacia la SXU Bus de datos de 8 bits desde la SXU hacia la UBU Bus de direcciones de 8 bits desde la SXU hacia la UBU
El interfaz del X-bus transmite y recibe un byte de datos en cada momento en el que un interfaz de la unidad es direccionado por el bus BAD0 - 7. Por cada trama de bus de 125 s un interfaz puede ser direccionado una o ms veces dependiendo de la capacidad XB (N x 64 kbit/s). UN canal de velocidad inferior a 64 kbit/s se transfiere entre la UBU y la unidad de crosconexin SXU utilizando un byte por trama (64 kbit/s) y utilizando uno o ms de los 8 bits de datos, de 8 kbit/s cada uno, del byte. La SXU slo asigna los bits utilizados en la conexin. Las funciones del bus tambin son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. La alarma Bus Sync Missing inhibe la alarma de prdida de direccin de canal. En el sistema MartisDXX la frecuencia de repeticin de trama es siempre de 8 kHz. Una multitrama se crea combinando varias tramas consecutivas. Por ejemplo, la sealizacin se transmite en una estructura de multitrama que contiene 16 tramas repetidas a una frecuencia de 500 Hz.
322
6.15.2.7 Bucles El operador puede activar tres tipos de bucles en una unidad. La utilizacin de bucles tiene importancia slo en la unidad ISD-LT en el modo MartisDXX. Los bucles son bucle de interfaz: los datos provenientes del X-bus se retornan en el mdulo en un chip de interfaz U bucle de equipo: los datos provenientes del X-bus se retornan en un controlador PCM de la unidad base bucle de lnea: los datos provenientes de la lnea a travs del mdulo se retornan en un controlador PCM de la unidad base
Se puede realizar un bucle en cada canal separadamente.
line loop
equipment loop
interface loop U-IF lines U-IF chip
PCM
IOM-2
XBUS
PCM controller
UBU
IUM IUM-5T/10T
A0F0030A
Fig. 133: Bucles en una unidad
6.15.2.8 Contadores de calidad La unidad puede soportar la supervisin de circuitos de manera independiente para cada interfaz. La supervisin de calidad de la seal est de acuerdo con la G.821. Los datos de calidad se recolectan de tres maneras. La unidad recolecta los datos G.821 para periodos de 24 horas comenzando a las 00:00 horas. Los datos de 24 horas se encuentran disponibles durante el da siguiente para transferirse automticamente a la base de datos de calidad MartisDXX. En caso de activarlo, la unidad tambin calcula los datos de calidad para periodos de 15 minutos. Si los desapareamientos de la seal exceden un lmite seleccionado por el usuario durante un periodo de 15 minutos, los datos se transfieren a la base de datos de calidad. Un tercer conjunto de contadores de calidad se encuentra disponible para el operador de la red. El operador puede comenzar y finalizar la supervisin de errores en cualquier momento y obtener datos de calidad para periodos desde segundos hasta das o meses. Los resultados se muestran como cuenta de errores y como parmetros G.821.
323
Contadores de error La unidad tpicamente puede contar, mediante el uso de contadores SW y HW: nmero de prdidas de tramas (trama del lado del interfaz, C1) nmero de errores en la palabra de trama (trama del lado del interfaz, C1) nmero de errores de bloque CRC deslizamientos y ajustes de bfer
Estadsticas G.821 El recuento de errores se transforma en parmetros CCITT G.821(ver Recomendaciones relacionadas). tiempo total (segundos) tiempo de indisponibilidad (segundos) segundos con error segundos severamente errneos minutos degradados
324
6.15.3 Mdulos para la unidad de interfaz ISD-LT y ISD-NT
6.15.3.1 Generalidades Un controlador PCM asigna los datos PCM provenientes del X-bus en una trama IOM-2 para el mdulo de interfaz. Cada chip del mdulo maneja su propio intervalo de tiempo en la trama IOM-2. Este bus IOM-2 se alimenta a travs del circuito controlador del canal c en el mdulo ISD antes de pasar al mdulo IUM. El bus del procesador se conecta a los conectores de ensamblaje del interfaz. A travs de este bus es posible detectar los parmetros del mdulo almacenados en una memoria EEPROM del mdulo. Un controlador HDLC asigna los datos HDLC entre un interfaz del microprocesador y el bus IOM-2. El microprocesador maneja los datos y los transfiere a travs del bus de control entre el resto de las unidades del subrack. Los mdulos para las unidades de interfaz ISD-LT y ISD-NT son ISD
325
6.15.4 Condiciones de falla en las unidades de interfaz ISD-LT y ISD-NT
6.15.4.1 Descripcin de seales Los bloques de interfaz en la unidad ISD se numeran desde el 1. Las partes comunes pertenecen al bloque 0. La seales y direccin se identifican como sigue.
Punto de referencia Descripcin de la seal UI1 UI2 C1 C2 Seal de entrada en la parte de recepcin del interfaz Seal de salida en la parte de transmisin del interfaz Seal de salida de crosconexin (XB) hacia el interfaz del X-bus Seal de entrada XB desde el interfaz del X-bus, seal del lado de la red
C1 X-BUS BUS IF C2 XB
DATA FORMATTING
UI1 IF UI2
A0F0031A
Fig. 134: Denominacin de los puntos de referencia de seal
Las siguientes tablas contienen todas las fallas que se pueden monitorizar en una unidad ISDLT/ISD-NT, as como la reaccin necesaria en la unidad para cada falla. El primer nmero del parntesis despus del nombre de la condicin de falla es para el GPT (General Problem Type, tipo general de problema) y segundo para el SPT (Specific Problem Type, tipo de problema especfico). En la columna LED, R o Y significa que se enciende el LED rojo o amarillo. UI2 se refiere a la seal que la unidad transmite a travs del interfaz; C1 se refiere a la seal que enva la unidad hacia el bus de crosconexin en el caso de que se produzca una falla (guin significa tan normal como sea posible). Las acciones determinadas en las columnas UI2 y C1 son realizadas por el hardware; no se necesita la intervencin del software. Los siguientes acrnimos se utilizan en las tablas inferiores. PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo AIS= Seal sustituida por SIA
326
Fallas en el bloque 0 de la unidad base

Condicin de falla unpredicted fault (1,1) software error (1,20) reset (2,2) setup structure corrupted (3,19) FalLas de alimentacin: +5 V in subrack (4,3) +5 V in unit (4,4) +12 V in unit (4,5) -10 V in unit (4,6) RAM fault (5,11) EPROM fault (5,12) flash write error (5,13) flash copy error (5,14) flash erase error (5,15) flash duplicate error (5,16) flash shadow error (5,17) flash checksum error (5,18) missing module 1 (10,22) missing module 2 (10,23) conflict in module type 1 (10,24) conflict in module type 2 (10,25) ASIC fault in base unit (32,30) fault in XILINX1 (32,31) fault in XILINX2 (32,32) Estado PMA PMA PMA, S PMA, S PMA PMA PMA PMA PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, SR PMA, S PMA, S PMA, S LED R R R R R R R R R R R R R R R R R R R RR R R R R R R R R R R R R UI2 off off off AIS AIS C1 off off off off off off AIS AIS -
start permission (i.e. cross-connection permission) PMA, S denied by SXU (36,8) bus sync fault (38,7) missing IA activity (40,33) software in flash incompatible with EPROM (55,9) checksum error in downloaded software (55,10) HW fault in base unit (62,34) HW strapping conflict with SW (62,35) HW fault in module 1 (62,36) HW fault in module 2 (62,37) setup conflict (69,38) PMA, S PMA, S PMA, S PMA, S PMA, S MEI PMA, S PMA, S DMA
327
Fallas en los bloques 1 a 4, interfaces U
Condicin de falla loss of input signal (12,39) bit error rate 10 (13,41) CRC errors from far-end (22,42) loops (27,46) unit test loop on (27,26) no response to neighbour node message (29,27) own neighbour node message received (29,28) unexpected neighbour node message (29,29) input buffer slip (30,48) unavailable state in terms of G.821 (48,51) NTU power fault (57,53) fault masks (58,54) performance event (60,55) activation failure (56,57) U interface power fault (57,58)
-3
Estado PMA, S DMA DMA MEI, S MEI, S PMA,S PMA,S PMA,S DMA PMA, S PMA, S MEI DMA PMA
LED R R Y Y Y R R R R R Y R
UI2 -
C1 AIS AIS AIS AIS -
Fallas en los bloques 5 a 8 ( supervisin de extremo a extremo a travs de la red MartisDXX para los interfaces 1 a 4)
Condicin de falla bit error rate 10E-3 (13,41) unavailable state by G.821 (48,51) performance event (60,55) out of frame (24,59) fault masks (58,54)
Estado DMA PMA, S DMA PMA, S MEI
LED R R Y
UI2 -
C1 -
328
6.15.5 Especificaciones tcnicas para la unidad de interfaz ISD-LT/ISD-NT
6.15.5.1 Estndares generales normativos Caracterstcas generales Nmero de canales 4
Capacidad de canal disponible 2B+D + sobrecarga, 160kbit/s, semitransparentlemente a para usuario de NTU travs de la Red MartisDXX Interfaz de lnea Velocidad de lnea Velocidad de smbolo Codificacin de seal Impedancia Conexin de lnea Estructura de trama Supervisin de lnea en modo MartisDXX Alimentacin de potencia a la lnea 160 kbit/s (2B + D) 80 kBaud 2B1Q 135 full duplex a 2 hilos ETR 080 1. Supervisin de interrupcin 2. Deteccin de portadora 3. Tasa de errores de bit (calculada a partir del CRC) Cinco niveles de voltaje: OFF, 60 V, 68 V, 95 V, 100 V, 110 V La mxima corriente de alimentacin es de 25 mA
Calidad Excede los requisitos de calidad ETSI RDSI para interfaz U (ETR 080 1993) para sistemas de 2 pares 2B1Q con velocidad de lnea de 160 kbit/s. Atenuacin mxima del cable Longitud mxima del cable mejor que 40 dB a 40 kHz alrededor de 8 km (cable de 0.5 mm/40 nF/km,sin ruido) alrededor de 5 km (cable de 0.4 mm/46 nF, sin ruido) (valores orientativos: la longitud real depende de las caractersticas del cable)
Diagnsticos Bucles Bucle de interfaz, los datos se retornan al X-bus en el mdulo de interfaz Bucle de equipo, los datos se retornan al X-bus en la unidad base Bucle de lnea, los datos se retornan hacia la lnea en la unidad base La utilizacin de bucles slo es importante en la ISD-LT en el modo MartisDXX Operacin Estadsticas ETR080, G.960, G.961 G.821
329
6.15.5.2 Requisitos de alimentacin Suministro CC Voltaje de entrada cuando se equipa con PDF 48V : 3072 V CC
Consumo total de potencia Potencia de entrada. (20 % de tolerancia incluido) ISD-LT: 11 W (sin carga en la lnea) ISD-NT: 5.6 W
6.15.5.3 Mecnica Dimensiones fsicas Anchura: 50 mm Profundidad: 160 mm Altura: 244 mm Peso: 900 g
330
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ IUM-5T Y IUM-10T: UNIDADES DE INTERFAZ BANDA BASE A 160 KBIT/S UNITSES.FM 27.12.99
6.16 IUM-5T y IUM-10T: Unidades de interfaz banda base a 160 kbit/s

6.16.1 Generalidades Las unidades IUM-5T e IUM-10T son unidades de interfaz banda base en un nodo MartisDXX. La unidad IUM-5T soporta cuatro y la unidad IUM-10T soporta ocho interfaces U de velocidad binaria de 160 kbit/s para conectar las unidades de terminacin de red STU-160 o STU-56 a la red MartisDXX. La unidad se compone de un mdulo de alimentacin de unidad PDF, una unidad base UBU y un mdulo de interfaz IUM, en la unidad IUM-10T hay dos mdulos IUM. El voltaje de entrada del mdulo de alimentacin puede ser de 24 V o 48 V. La capacidad de canal para un usuario de NTU es de 144 kbit/s (canales 2B + D). Los 8 kbit/s del canal D se crosconectan en un CRC de extremo a extremo y el resto del canal D lo utiliza el NMS. Tambin existe la posibilidad de conectar algunas NTU que no sea de Tellabs a la red MartisDXX a travs de la IUM; en tal caso los 144 kbit/s completos se crosconectan y no se dispondr de gestin.
331
6.16.2 Operacin de las unidades de interfaz banda base IUM-5T y IUM-10T
6.16.2.1 Estructura mecnica El diseo mecnico de la unidad base UBU se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo han de seguirse las recomendaciones generales de equipamiento del subrack.
IUM-10T
IUM-5T
Canal 1
Canal 2
Unidad base UBU y mdulo IUM

Canal 3
Alimentacin PDF
Canal 4
A0MS011A
Fig. 135: Estructura mecnica de la unidad IUM-5T y IUM-10T
El panel frontal de la unidad aloja los LED de alarma y cuatro/ocho conectores modulares de 8 contactos de interfaz de usuario. La unidad se conecta al X-bus (bus de crosconexin) del subrack MartisDXX por medio de los conectores situados en el borde posterior de la tarjeta. El bus proporciona el voltaje de operacin al mdulo de alimentacin de la unidad, as como las seales del bus interno de control del subrack y las necesarias para el procesamiento de la transmisin de datos.
332
X-BUS
IF DE BUS
MDULO DE INTERFAZ IUM
C-BUS BUS DE BATERA
CONTROLADOR DE UNIDAD ALIMENTACIN +5V,+12V,-10V

A0FS027A.
Fig. 136: Estructura funcional de la unidad IUM-5T Los bloques funcionales principales de la unidad UBU incluyen el mdulo de alimentacin, el procesador y su circuitera perifrica, diferentes interfaces para el mdulo de interfaz y un interfaz al X-bus. El mdulo de alimentacin genera los voltajes de operacin requeridos en la unidad del voltaje de batera que recibe a travs del X-bus. Los voltajes de operacin son supervisados y cualquier perturbacin funcional activa un mensaje de falla. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. La informacin relativa al control y la supervisin se transmite a travs de un bus de control interno del subrack. Mediante este bus la unidad puede comunicarse con otras unidades del subrack. El procesador genera mensajes HDLC y procesa los mensajes HDLC recibidos del mdulo de interfaz. El mdulo de interfaz convierte las seales fsicas del interfaz en seales adecuadas a los circuitos digitales de la unidad y a la inversa. Los bfer de transmisin de los canales se utilizan para almacenar los datos recibidos de la unidad de crosconexin a travs del X-bus, de manera que siempre haya un intervalo de tiempo preparado para ser transmitido por el bloque Tx-frame. Los bfer de transmisin tambin sincronizan la fase de los datos transmitidos con la fase del X-bus. Los bfer de recepcin de los canales almacenan los datos que llegan para que siempre se encuentren disponibles los intervalos de tiempo para la unidad de crosconexin. La mayora de los bloques entre el conector del interfaz y el bus MartisDXX se realizan con CIF ASIC. El interfaz al X-bus adapta el bus a la unidad. Transfiere seales del bus a los canales, e informacin de control y seales de temporizacin a la unidad, y, de la misma manera, transfiere datos e informacin de supervisin desde los canales al X-bus. El interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta se inserta o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle.
333
Diagrama de bloques
CONECTOR DE INTERFAZ ACOPLADO
CIF ASIC
DR1 TXD BFER TX DR2 BAD
IF DE DATOS RXD T BFER RX
C8M,C2M,A2M,G2MN, FSYN2M,MSYN2M
INTERFAZ DE TEMPORIZACIN
C16M IF DE SINC FSYN MSYN DU DD,DCL,FSC BUS IOM-2 IF DE CONT. HDLC CONT. PCM CONT. VTP VTP BUSSEL
C16M
VTPCK VTPDAT
CONV. A/D
MICRO PROC. PDF +5V +12V -10V RAM EPROM FLASH MDULO DE ALIMENTACIN
UBAT
A0FS026A
Fig. 137: Diagrama de bloques de la unidad base
334
6.16.2.2 Operacin de la unidad Mdulo de alimentacin La unidad IUM-5T recibe el voltaje de operacin del mdulo de alimentacin PDF 488 o PDF 489. La unidad IUM-10T lo recibe del PDF 499 que tiene un disipador de calor ms grande. Este mdulo puede ser reemplazado como un solo elemento y se enchufa a la unidad por medio de conectores. El mdulo se fija con tornillos en un lugar predeterminado para l en la unidad. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. El mdulo proporciona los voltajes de operacin +5V, +12 V y -10 V. El mdulo tambin recibe el voltaje de bus de +5 V que, durante el transitorio de inicializacin de la unidad, alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin de +5 V de la unidad es supervisado con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V se supervisan midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
6.16.2.3 Controlador de la unidad La unidad se controla con un microprocesador 80C188. El programa se carga en la placa en una memoria intercambiable EPROM. Parte de los programas de aplicacin se almacenan en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y el nmero de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad se reinicializa en las condiciones previas a dicha interrupcin, sin ser necesaria una parametrizacin especfica. La memoria RAM del procesador acta como memoria de trabajo y contiene los contadores de error y los bfer de datos de los enlaces HDLC.
6.16.2.4 Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad pueden cambiarse a travs del bus de control con la ayuda del Terminal de Servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de fallas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se protege duplicndolo fsicamente y esta duplicidad est controlada por la unidad SCU.
6.16.2.5 Conversor A/D La unidad incorpora un conversor analgico digital multicanal (A/D) que supervisa los voltajes de operacin y tambin el voltaje de control de los conectores del mdulo de interfaz. El voltaje de control depende de la aplicacin.
335
6.16.2.6 Interfaz del X-bus Las principales seales del interfaz del X-bus son
Seal C16M FSYN, MSYN DR10 - 17 DR20 - 27 T0 - 7 BAD0 - 7 Descripcin de la seal Seal de temporizacin interna del nodo Seales de alineamiento de trama y multitrama Bus de datos de 8 bits desde la UBU hacia la SXU Bus de datos de 8 bits duplicado desde la UBU hacia la SXU Bus de datos de 8 bits desde la SXU hacia la UBU Bus de direcciones de 8 bits desde la SXU hacia la UBU
El interfaz del X-bus transmite y recibe un byte de datos en cada momento en el que un interfaz de la unidad es direccionado por el bus BAD0 - 7. Por cada trama de bus de 125 s un interfaz puede ser direccionado una o ms veces dependiendo de la capacidad XB (N x 64 kbit/s). Un canal de velocidad inferior a 64 kbit/s se transfiere entre la UBU y la unidad de crosconexin SXU utilizando un byte por trama (64 kbit/s) y utilizando uno o ms de los 8 bits de datos, de 8 kbit/s cada uno, del byte. La SXU slo asigna los bits utilizados en la conexin. Las funciones del bus tambin son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. Esta alarma inhibe la alarma de prdida de direccin de canal. En el sistema MartisDXX la frecuencia de repeticin de trama es siempre de 8 kHz, por lo que es necesario utilizar tramas de diferente longitud, es decir, que contengan un nmero diferente de bits, para las diferentes velocidades de transmisin. Una multitrama se crea combinando varias tramas consecutivas. Por ejemplo, la sealizacin se transmite en una estructura de multitrama que contiene 16 tramas repetidas a una frecuencia de 500 Hz.
336
6.16.2.7 Bucles El operador puede activar tres tipos de bucles en una unidad. Los bucles son bucle de interfaz, que significa que los datos provenientes del X-bus se retornan en el mdulo en un chip de interfaz U bucle de equipo, que significa que los datos provenientes del X-bus se retornan en un controlador PCM de la unidad base bucle de lnea, que significa que los datos provenientes de la lnea a travs del mdulo se retornan en un controlador PCM de la unidad base
Se puede realizar un bucle en cada canal separadamente.
bucle bucle de lnea de equipo
bucle de interfaz lneas de interfaz U chip de i n t e r f a zU
PCM
IOM-2
XBUS
controlador P C M
UBU
IUM IUM-5T/10T
A0FS030A
Fig. 138: Bucles en un mdulo
337
6.16.2.8 Contadores de calidad La unidad puede soportar la supervisin de los circuitos de manera independiente para cada interfaz. La supervisin de calidad de la seal est de acuerdo con la Recomendacin G.821. Los datos de calidad se recogen de tres maneras. La unidad recolecta los datos G.821 para periodos de 24 horas comenzando a las 00:00 horas. Los datos de 24 horas se encuentran disponibles durante el da siguiente para transferirse automticamente a la base de datos de calidad MartisDXX. En caso de activarlo, la unidad tambin calcula los datos de calidad para periodos de 15 minutos. Si los desapareamientos de la seal exceden un lmite seleccionado durante un periodo de 15 minutos, los datos se transfieren a la base de datos de calidad. Un tercer conjunto de contadores de calidad se encuentra disponible para el operador de la red. El operador puede comenzar y finalizar la supervisin de errores en cualquier momento y obtener datos de calidad para periodos desde segundos hasta das o meses. Los resultados se muestran como cuenta de errores y como parmetros G.821.
Contadores de error La unidad tpicamente puede contar, mediante el uso de contadores SW y HW: nmero de prdidas de tramas (trama del lado de la red, C2) nmero de errores en la palabra de trama (trama del lado de la red, C2) nmero de errores de bloque CRC deslizamientos y ajustes de bfer
Estadsticas G.821 El recuento de errores se transforma en parmetros CCITT G.821(ver Recomendaciones relacionadas). tiempo total (segundos) tiempo de indisponibilidad (segundos) segundos con error segundos severamente errneos minutos degradados
338
6.16.3 Mdulo de interfaz IUM para las unidades IUM-5T y IUM-10T
6.16.3.1 Generalidades El bus del procesador se conecta a los conectores de ensamblaje del interfaz. A travs de este bus es posible detectar los parmetros del mdulo almacenados en una memoria EEPROM del mdulo. Un controlador PCM asigna los datos PCM provenientes del X-bus en una trama IOM-2 para los chips de interfaz situados en el mdulo de interfaz. Cada chip del mdulo maneja su propio intervalo de tiempo en la trama IOM-2. Un controlador HDLC asigna los datos HDLC entre un interfaz del microprocesador y el bus IOM-2. El microprocesador maneja los datos y los transfiere a travs del bus de control entre el resto de las unidades del subrack. Se utiliza el mdulo de interfaz IUM en la unidad de interfaz banda base IUM-5T y IUM-10T.
339
6.16.4 Fallas y acciones en una unidad de interfaz banda base IUM
6.16.4.1 Condiciones de falla La unidad puede soportar bloques de interfaz numerados desde el 1. Las partes comunes se denominan bloque 0. La seales y direccin se identifican como sigue.
Punto de referencia Descripcin de la seal UI1 UI2 C1 C2 Seal de entrada en la parte de recepcin del interfaz Seal de salida en la parte de transmisin del interfaz Seal de salida de crosconexin (XB) hacia el interfaz del X-bus Seal de entrada XB desde el interfaz del X-bus, seal del lado de la red
C1 X-BUS IF DE BUS C2 XB
FORMATEO DE DATOS
UI1 IF UI2
A0FS031A
Los siguientes acrnimos se utilizan en las tablas inferiores. PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo AIS= Seal sustituida por SIA Las siguientes tablas contienen todas las fallas que se pueden monitorizar en una IUM, as como la reaccin necesaria en la unidad para cada falla. Los nmeros entre parntesis despus del nombre de la condicin de falla son, primero el GPT (General Problem Type, tipo general de problema) y segundo SPT (Specific Problem Type, tipo de problema especfico). En la columna LED, R o Y significa que se enciende el LED rojo o amarillo. UI2 se refiere a la seal que la unidad transmite a travs del interfaz; C1 se refiere a la seal que enva la unidad hacia el bus de crosconexin en el caso de que se produzca una falla (guin significa tan normal como sea posible). Las acciones determinadas en las columnas UI2 y C1 son realizadas por el hardware; no se necesita la intervencin del software.
340
Fallas en el bloque 0 de la unidad base
Condicin de falla unpredicted fault (1,1) software error (1,20) reset (2,2) setup structure corrupted (3,19) Fallas de alimentacin: +5 V in subrack (4,3) +5 V in unit (4,4) +12 V in unit (4,5) -10 V in unit (4,6) RAM fault (5,11) EPROM fault (5,12) flash write error (5,13) flash copy error (5,14) flash erase error (5,15) flash duplicate error (5,16) flash shadow error (5,17) flash checksum error (5,18) missing module 1 (10,22) missing module 2 (10,23) conflict in module type 1 (10,24) conflict in module type 2 (10,25) ASIC fault in base unit (32,30) ASIC fault in module 1 (32,31) ASIC fault in module 2 (32,32) start permission (i.e. cross-connection permission) denied by SXU (36,8) bus sync fault (38,7) missing IA activity (40,33) software in flash incompatible with EPROM (55,9) checksum error in downloaded software (55,10) HW fault in base unit (62,34) HW strapping conflict with SW (62,35) HW fault in module 1 (62,36) HW fault in module 2 (62,37) setup conflict (69,38)
Estado PMA PMA PMA, S PMA, S PMA PMA PMA PMA PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, SR PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S MEI PMA, S PMA, S DMA
LED R R R R R R R R R R R R R R R R R R R R R R R R R R R R R R R R
UI2 off off off AIS AIS -
C1 off off off off off off AIS AIS -
341
Fallas en los bloques 1 a 8, interfaces U
Condicin de falla loss of input signal (12,39) bit error rate 10 (13,41) CRC errors from far-end (22,42) loops (27,46) unit test loop on (27,26) no response to neighbour node message (29,27) own neighbour node message received (29,28) unexpected neighbour node message (29,29) input buffer slip (30,48) unavailable state in terms of G.821 (48,51) NTU power fault (57,53) fault masks (58,54) performance event (60,55) activation failure (56,57)
-3
Estado PMA, S DMA DMA MEI, S MEI, S PMA,S PMA,S PMA,S DMA PMA, S PMA, S MEI DMA PMA
LED R R Y Y Y R R R R R Y R
UI2 -
C1 AIS AIS AIS AIS -
342
6.16.5 Panel frontal de la unidad de interfaz banda base IUM Existen cuatro canales diferenciados en un mdulo. Hay un conector modular por canal.
A0MS013A
Fig. 140: Panel frontal de la unidad IUM
343
Uso de los contactos

1 2 3 4 5 6 7 8 NC NC NC lnea lnea NC NC NC
1 8
A0C0017A
Fig. 141: Contactos del conector para la IUM-5T y IUM-10T
344
6.16.6.1 Estndares generales normativos Caractersticas generales Nmero de canales Capacidad de canal disponible para el usuario de NTU Interfaz de lnea Velocidad de lnea Velocidad de smbolo Codificacin de seal Impedancia Conexin de lnea Estructura de trama Supervisin de lnea 160 kbit/s (2B + D) 80 kBaudios 2B1Q 135 2 hilos full duplex ETR 080 1. Supervisin de interrupcin (de transmisin) 2. Deteccin de portadora 3. Tasa de error de bit (calculada a partir del CRC) 4 en IUM-5T, 8 en IUM-10T 2B + D (144 kbit/s), 8 kbit/s del canal D crosconectados para CRC de extremo a extremo
Calidad Excede los requisitos de calidad ETSI RDSI para interfaz U (ETR 080 1993) para sistemas de 2 pares 2B1Q con velocidad de lnea de 160 kbit/s. Atenuacin mxima del ca- mejor que 40 dB a 40 kHz ble Longitud mxima del cable alrededor de 9 km (cable de 0.5 mm/40 nF/km , sin ruido) alrededor de 5.5 km (cable de 0.4 mm/46 nF, sin ruido) (valores orientativos: la longitud real depende de las caractersticas del cable) Diagnsticos Bucles Bucle de interfaz, los datos se retornan al X-bus en el mdulo de interfaz Bucle de equipo, los datos se retornan al X-bus en la unidad base Bucle de lnea, los datos se retornan hacia la lnea en la unidad base ETR080, G.960, G.961 G.821
Operacin Estadsticas
345
6.16.6.2 Requisitos de alimentacin y datos mecnicos Suministro CC Voltaje de entrada cuando -se equipa con PDF 48V -se equipa con PDF 24V Consumo total de potencia Potencia de entrada IUM-5T 5.5 W max. (20 % de tolerancia incluido) IUM-10T 7.0 W max. (20 % de tolerancia incluido) 3072 VCC 1932 VCC
Dimensiones mecnicas Anchura Profundidad Altura Peso IUM-5T: 25 mm IUM-10T: 50 mm 160 mm 244 mm IUM-5T 620 g IUM-10T 900 g
346
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ LIU-H: UNIDAD DE INTERCONEXIN LAN UNITSES.FM 27.12.99
6.17 LIU-H: Unidad de interconexin LAN

6.17.1 Descripcin general La unidad LIU-H proporciona servicios de conectividad LAN a las redes MartisDXX estableciendo puentes o encaminando los protocolos de red correspondientes. Est diseada para las aplicaciones rentables punto a punto as como para las aplicaciones de redes empresariales extensas con un ancho de banda elevado. Actualmente los proveedores de servicios LAN adjuntan enrutadores externos a los nodos MartisDXX con el fin de ofrecer sus servicios. Los usuarios de MartisDXX aprovechan las ventajas de la solucin integrada LIU no slo por sus reducidos costes de sistema, puesto que no se necesitan interfaces MartisDXX adicionales, sino tambin debido al elevado nivel de integracin de la gestin y el sistema. Ejemplos de ello son la deteccin y configuracin automticas de los canales de comunicacin MartisDXX, la descarga de software y configuraciones y una gestin completa fuera de banda de los canales de control MartisDXX. Las funciones de gestin de la unidad LIU abarcan distintos tipos de aplicaciones de gestin. Los requisitos de gestin de MartisDXX se suministran con el protocolo de gestin de sta. Los proveedores de servicios LAN tratan sus aplicaciones de gestin a travs de conexiones IP estndar, que se encaminan por los canales de control de MartisDXX y por lo tanto no consumen ningn ancho de banda de la conexin de red del cliente. Los usuarios utilizan la gestin IP dentro de banda para controlar su red, incluidas las unidades LIU.
NOTA!
DES y 3DES no se admiten en la primera versin de la unidad LIU-H.
347
6.17.1.1 Aplicaciones Gracias a un diseo flexible de hardware y software, la unidad LIU puede utilizarse para numerosas aplicaciones de conectividad LAN. La unidad proporciona un interfaz Ethernet para la LAN cliente y hasta dos interfaces sncronos al sistema MartisDXX, con un ancho de banda adicional de hasta 4 Mbit/s. La unidad LIU-H proporciona dos interfaces de 2 Mbit/s al sistema MartisDXX. En funcin de la configuracin, estos interfaces proporcionan enlaces de varios datos a distintas velocidades en pasos de 64 kbit/s. Estos interfaces adicionales proporcionan hasta 64 enlaces a 64 kbit/s cada uno.
LAN cliente LAN cliente Sistema DXX con LIU-H Sistema DXX con LIU-H Sistema DXX con LIU-H Enrutador externo LAN cliente
Red DXX
Sistema DXX
LAN cliente Sistema DXX con LIU-H
Red pblica Frame Relay
LAN cliente
A0FS131A
Fig. 142: Conexiones mltiples punto a punto con unidades LIU-H
Con un protocolo de lnea especial, la unidad LIU-H admite conexiones a las unidades STU NTU de MartisDXX, que actan como extensiones del sistema MartisDXX a las LAN cliente, mientras que la unidad LIU-H acta como una unidad de concentracin para estas conexiones LAN y proporciona un enlace de alta velocidad, p. ej., a una red pblica Frame Relay.
348
LAN cliente LAN cliente LAN cliente LAN cliente LAN cliente LAN cliente
STU NTU STU NTU STU NTU STU NTU
LAN cliente
STU NTU
Red
STU NTU
DXX
STU NTU
STU NTU
LAN cliente Sistema DXX con LIU-H Red pblica Frame Relay
A0FS132A
Fig. 143: Unidades STU NTU de MartisDXX y acceso Frame Relay
En una topologa sencilla, las conexiones sncronas se pueden utilizar como conexiones punto a punto a otras LIU o enrutadores conectados al sistema MartisDXX. Las conexiones sncronas tambin se pueden utilizar para conectar con unidades Frame Relay, bien integradas en MartisDXX o desde una red pblica Frame Relay.
LAN cliente
LAN cliente Enrutador externo
Sistema DXX con LIU-H
Sistema DXX
Red DXX
Sistema DXX con FRU
Sistema DXX con LIU-H Public Frame Relay Network
LAN cliente
A0FS130A
Fig. 144: Conexiones LIU-H Frame Relay
349
6.17.1.2 Estructura mecnica La unidad LIU es, desde el punto de vista mecnico, como una unidad de extensin estndar de una sola ranura en un nodo MartisDXX. Los elementos principales de la unidad LIU son los siguientes: una unidad base (UBU), un mdulo de fuente de alimentacin (PDF) y un mdulo enrutador (ERH) con un mdulo DRAM (LCP). El mdulo enrutador est conectado a la unidad base a travs de una tarjeta de conexin denominada RMU.
LIU
Placa posterior de DXX
UBU
Mdulo enrutador RMU Bus C Ncleo y memoria de la CPU Bus X Ruta de datos CIF ASIC Ncleo y memoria de la CPU Ethernet Ruta de datos controlador HDLC/LAN RS232
Bus de batera
Fuente de alimentacin PDF_488
Fuente de alimentacin
A0FS133A
Fig. 145: Interfaces y mdulos LIU
350
6.17.2 Operacin
6.17.2.1 Descripcin funcional El siguiente diagrama de bloques muestra los interfaces entre la unidad UBU de MartisDXX y el mdulo enrutador, el ncleo de la CPU que realiza las tareas del enrutador y los interfaces que se proporcionan a la unidad UBU de MartisDXX y al usuario. El ncleo de la CPU proporciona el puerto fuera de banda (RS232).
UBU
Mdulo ERH Memoria Flash del ncleo de la CPU Memoria de 2 kB 8 bits
RS232
Control
RAM DP al sistema DXX
hasta 2* 32*64 kbit/s Datos hasta 4 Mbit/s Datos Controlador HDLC Controlador HDLC Bus TDM (multich.) Interfaz 10Base T del controlador LAN 10 Mbit/s
A0FS134A
Fig. 146: Diagrama de bloques
6.17.2.2 Interfaz de trayecto de control de la unidad UBU de MartisDXX La comunicacin entre el sistema MartisDXX y el mdulo enrutador se basa en un DPRAM que conecta los dos sistemas CPU de la unidad UBU de MartisDXX al mdulo enrutador. El DPRAM transmite mensajes entre los dos sistemas CPU y ampla el trayecto de control de MartisDXX. De esta forma, el sistema MartisDXX tiene acceso directo al mdulo enrutador. El trayecto tambin se encuentra disponible para proteger los datos de configuracin y descargar nuevo software en el mdulo enrutador. El DPRAM incluye dos registros de buzn que generan una interrupcin al otro lado del DPRAM. El tamao del DPRAM es de 2 kilobytes.
351
6.17.2.3 Interfaz de trayecto de datos de la unidad UBU de MartisDXX El trayecto de datos entre la unidad UBU de MartisDXX y el mdulo enrutador incluye los CIF ASIC de la unidad UBU y los controladores HDLC del mdulo. Dos CIF proporcionan cuatro lneas de datos que estn conectadas a hasta tres controladores HDLC. Uno de los CIF admite dos lneas TDM de 32*64kbit/s cada una. El segundo CIF admite dos lneas asncronas de hasta 4 Mbit/s en total.
HDLC hasta 4 Mbit/s (2 canales) Sistema del enrutador HDLC hasta 4 Mbit/s (64 canales)
A0FS135A
Ethernet 10 Mbit/s
Fig. 147: Trayectos de datos
6.17.2.4 Puertos de enrutador basados en TDM Las lneas TDM estn conectadas a dos controladores HDLC basados en TDM (TDM_HDLC) con 32 canales cada uno. Los controladores TDM_HDLC admiten hasta 32 conexiones distintas en un bus TDM de 32 intervalos de tiempo. Las lneas asncronas estn conectadas a un controlador estndar HDLC con dos canales. El CIF ASIC controla el bus TDM. Admite el reloj de bits y la seal sncrona de trama para el bus TDM; el controlador TDM_HDLC del mdulo enrutador acta como esclavo. El controlador HDLC acta como DMA de bus maestro con 64 canales. Admite canales superiores de entre 1 y 32 *64kbit/s.
6.17.2.5 Puertos de enrutador de base asncrona Asncrono se define como tal para el sistema MartisDXX. La transferencia de datos se realiza a travs de las tramas del HDLC a distintas velocidades binarias. El controlador asncrono HDLC admite un generador de rgimen de baudios con velocidades de datos de hasta 4 Mbit/s. El rgimen de baudios puede ser cualquier mltiplo de 64 kbit/s. Este interfaz proporciona el reloj de lnea para el CIF ASIC adaptado y el CIF sincroniza el flujo de bits hacia el sistema MartisDXX.
352
6.17.2.6 Interfaz de usuario El interfaz de usuario admite tambin caractersticas de control y de datos. Un interfaz Ethernet proporciona el trayecto de datos y un puerto RS232 el trayecto de control. Puerto Ethernet El puerto Ethernet integrado proporciona un interfaz para el par trenzado. Este interfaz se implementa de acuerdo con el suplemento 10Base-T de la norma IEEE 802.3. Las redes de par trenzado se basan en una topologa de estrella fsica. Un cableado estructurado de par trenzado puede admitir varios requisitos de transferencia de datos y telecomunicaciones. El comit EIA TR-41.8 [EIA TR-41.8] recomienda el par trenzado para los edificios nuevos. Control y gestin Para configurar y probar el mdulo, existe un interfaz RS232 que puede conectarse a un terminal o a un PC con software de emulacin de terminal. El interfaz admite regmenes de hasta 38.400 baudios. El control del flujo de datos se implementa a travs del protocolo XON/XOFF y todas las caractersticas grficas se admiten en funcin de la conocida especificacin VT100. La gestin del sistema operativo se realiza a travs de este interfaz de control y tambin a travs de los interfaces de datos.
6.17.2.7 Ncleo de la CPU El ncleo de la CPU incluye la CPU, la lgica adherida correspondiente, la generacin de reloj y el reinicio. El mdulo enrutador admite distintos tipos de i960Jx CPU. El hardware del enrutador admite tipos desde I960JA@16MHz hasta i960JD@66MHz, siempre y cuando estos dispositivos funcionen con 5 voltios en una configuracin de conectores PQFP132. La unidad LIU-H est equipada con i960JF-33. La mayor parte de la lgica adherida est integrada en el controlador del sistema. Admite la adaptacin entre la CPU de 32 bits y los dispositivos de E/S de 16 bits. Su controlador integrado DMA se utiliza para transferir datos. La lgica adherida se implementa en un dispositivo FPGA adicional.
6.17.2.8 Banco de memoria flash de seguridad para imagen dual El banco de memoria flash almacena los datos de configuracin y el sistema operativo. El firmware est situado en un bloque de inicio de memoria flash protegido contra escritura por el hardware. El software est comprimido para reducir el espacio necesario de memoria flash. Una rutina de inicio descomprime el software en el DRAM, de forma que puede implementarse un acceso con cdigo de estado de espera cero. Para garantizar una actualizacin segura del software durante la operacin, deben implementarse funciones especiales: El sistema operativo (OS) se almacena dos veces en el banco de memoria flash. Si una imagen se daa durante la actualizacin del software, el OS puede cambiar a otra imagen para reiniciar y poder realizar una nueva actualizacin del software hasta que la nueva imagen se programe correctamente en la memoria flash. La configuracin del mdulo almacenada en la memoria flash se copia al controlador del sistema MartisDXX a travs del canal de control. De esta forma es posible realizar el intercambio en caliente de las unidades de interfaz y el controlador del sistema MartisDXX configura de nuevo otro mdulo enrutador con la configuracin anterior.
El espacio de memoria flash se implementa de 4 megabytes utilizando dos chips de 2 megabytes.

353
6.17.2.9 DRAM El DRAM se implementa en un mdulo especial. El controlador DRAM est integrado en el controlador de sistema i960. Admite hasta 4 pginas de 16 megabytes cada una. El diseo utiliza chips DRAM de 5 voltios y la implementacin admite Fast Pagemode o EDO DRAM, en funcin de los costes y rendimiento necesarios. La unidad LIU-H est equipada con un DRAM de 48 megabytes.
354
6.17.3 Gestin de fallas de la unidad LIU-H
6.17.3.1 Fallas de la unidad base

Index Condicin de falla 0. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24. 25. 26. 27. 28. 29. 30. 31. 32. 33. 34. 35. 36. 37. 38. No prevista por el software Reinicializacin de UBU Estructura de configuracin alterada Falla de de alimentacin: +5 V en el subrack Falla de alimentacin: +5 V en la unidad Falla de alimentacin: +12 V en la unidad Falla de alimentacin: -10 V en la unidad Falla de RAM en UBU Servidor de trayecto NMS inalcanzable Reservado Error de escritura en la memoria flash de UBU Error al copiar en la memoria flash de UBU Error al borrar la memoria flash de UBU Error al duplicar la flash de UBU Error de sombra de flash de UBU Error de suma de comprobacin de flash de UBU Faltan parmetros de UBU Falla mdulo enrutador Conflicto en el tipo de mdulo Reservado Reservado Reservado Reservado Reservado Reservado Permiso de inicio denegado por SXU Falla de sincronizacin de bus Falla actividad IA Software de flash incompatible con EPROM Error de suma de comprobacin en el software telecargado Fallas con mscara Reservado Reservado Reservado Reservado Falla de unidad de reserva (SCP) Reservado Reservado Reservado Gravedad MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+MAJOR MON+WARN MON+MAJOR Indicacin PMA+S+R PMA+S+R PMA+S+R PMA+R PMA+R PMA+R PMA+R PMA+S+R PMA+S+R PMA+R PMA+R PMA+R PMA+R PMA+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+S+R PMA+R PMA+S+R MEI+Y PMA+Y GPT 1 2 3 4 4 4 4 5 5 5 5 5 5 5 5 5 10 10 36 38 40 55 55 58 72 SPT 1 2 3 4 5 6 7 8 9 11 12 13 14 15 16 17 18 19 26 27 28 29 30 31 36 -
355
Index Condicin de falla 39. 40. 41. 42. 43. Reinicio ERH580/581 Reservado Reservado Reservado Reservado
Gravedad MON+MAJOR -
Indicacin PMA+S+R -
GPT 2 -
SPT 40 -
6.17.3.2 Fallas de estado de enlace WAN

Index Condicin de falla 0. 1. Fallas con mscara Error de enlace de datos o de configuracin de enlace WAN Gravedad MON+WARN MON+MAJOR Indicacin MEI+Y PMA+S+R GPT 58 1 SPT 31 49
356
6.17.4 Panel frontal LIU-H
LIU-H
LED rojo LED amarillo
A0MS097A
Fig. 148: Panel frontal de la unidad LIU-H
6.17.4.1 Interfaz de datos

Tipo: Conector: Impedancia de lnea: 10 Mbit/s Ethernet, par trenzado RJ-45 apantallado de 8 patillas 100 ohmios
A0C0018A
Fig. 149: Conector apantallado RJ-45 de 8 patillas
357
Descripcin de las patillas

Patilla 1 2 3 4 5 6 7 8 Descripcin TP Tx+ (par trenzado) TP TxTP Rx+ NC (no conectado) NC TP RxNC NC
6.17.4.2 Interfaz de control

Tipo: Conector: RS232, interfaz de control local para el mdulo enrutador Conector hembra de 9 patillas de tipo D
6 78 9 1 2 34 5
A1C0001A
Fig. 150: Conector hembra de tipo D de 9 patillas Descripcin de las patillas

Patilla 1 2 3 4 5 6 7 8 9 Descripcin NC Tx Rx NC GND NC NC NC NC
358
6.17.5.1 Estndares normativas IEEE Std 802.3, edicin 1998; partes aplicables
6.17.5.2 Dimensiones fsicas

Dimensiones: Peso: Consumo de energa: 25 x 160 x 233 mm 700 g 11 W
6.17.6 Condiciones de entorno

Almacenamiento: Transporte: Operacin: EMC: ETS 300 019-1-1 Clase 1.1 ETS 300 019-1-2 Clase 2.3 ETS 300 019-1-3 Clase 3.2 ETS 300 386-1:1994 Tabla 4 -50C+45C, 5%95% RH -40C+70C, RH -5C+45C(+55C), 5%95%
359
6.17.7 Funciones de establecimiento de puentes y enrutamiento
6.17.7.1 Puentes a IEEE 802.1D Los sistemas LIU que disponen de software de puente (transicin) activado interconectan con las redes de rea local (LAN) mediante una comunicacin basada en protocolos segn la norma IEEE 802.1D. Las principales funciones del puente cuando realiza las tareas de interconexin son Filtro y envo de paquetes Recopilacin de informacin necesaria para tomar decisiones de filtro y envo Funciones de gestin para estas tareas
El software de puente enva los datos destinados a diferentes subredes mediante una comunicacin transparente basada en protocolos. Los paquetes de datos dirigidos a estaciones finales de la subred local se filtran y no se envan. Segn la configuracin, los paquetes con direcciones de destino desconocidas se envan a todas las subredes (envo agresivo) o se descartan (envo defensivo). El modo de envo puede seleccionarse. Las funciones adicionales para el control del trfico de datos, ajuste del caudal de trfico de datos, establecimiento de mecanismos de seguridad y lmite de la carga en las subredes se consiguen mediante un filtro adicional.
Funcin de aprendizaje De conformidad con la norma IEEE 802.1D, la LIU recopila las direcciones de origen de los paquetes de datos que llegan a las conexiones de red individuales mediante una funcin de aprendizaje. Estas direcciones se guardan despus en la tabla de direcciones. El puerto de destino se determina para cada paquete segn la direccin de destino introducida en la tabla de direcciones. Adems de las entradas dinmicas que genera la funcin de aprendizaje en la tabla de direcciones, tambin se pueden realizar entradas estticas con la funcin de gestin. Estas entradas pueden ser permanentes, se conservan incluso despus de un reinicio, o se borran despus de un reinicio o una vez transcurrido un intervalo de tiempo concreto (funcin de envejecimiento).
Funcin de envejecimiento Si una estacin no ha contribuido al trfico de datos durante un periodo de tiempo concreto, su direccin se borra automticamente de la tabla de direcciones correspondiente (funcin de envejecimiento). Esta funcin se utiliza para garantizar que las tablas de direcciones estn siempre actualizadas. Por lo tanto, las direcciones de las estaciones que ya no estn conectadas a la red se eliminan.
360
Proceso de envo de datos La primera tarea que se lleva a cabo cuando un sistema LIU recibe un paquete de datos es la comprobacin del estado del puerto (punto de conexin) en el que se ha recibido. Los puertos pueden estar en cualquiera de los siguientes estados: disabled (desactivado), blocking (bloqueado), listening (a la escucha), learning (aprendizaje), forwarding (enviando) o broken (averiado). Si el estado del puerto de recepcin es learning o forwarding, se aprende la direccin de origen del paquete recibido, es decir, se incluye en la tabla de direcciones. Seguidamente, se determina el puerto de destino al que hay que enviar el paquete. Si el paquete va dirigido a una estacin del segmento local, no se enviar a otro puerto. Si la direccin de destino est en un segmento distinto, el paquete se enviar a travs del puerto correspondiente. Si se desconoce la direccin de destino, el paquete se enviar a todas las subredes (envo agresivo) o se descartar (envo defensivo) segn el parmetro de configuracin del puente. Si el paquete va dirigido al propio sistema (por ejemplo, paquetes de gestin), se transmitir a capas de protocolo ms altas.
NOTA!
Si se ha incluido una direccin de difusin en la tabla de direcciones, las difusiones slo se transmitirn a las subredes especificadas. Esto sucede cuando se selecciona el envo agresivo o defensivo. Las difusiones pueden delimitarse o desactivarse mediante filtros adicionales (consulte el captulo ). Si existe una entrada correspondiente en la tabla de direcciones, slo se enviarn difusiones a las respectivas subredes.
Funciones de filtrado Entre las funciones de filtrado de la LIU-H se incluyen: modificacin del filtrado estndar determinacin del tratamiento de las difusiones para los puertos de origen y destino
Filtrado estndar Se dispone de los siguientes modos para el filtrado estndar.

Modo NORMAL STATIC Funcin Envejecimiento activo, envo agresivo, direcciones de aprendizaje activas Envejecimiento inactivo, envo defensivo, direcciones de aprendizaje inactivas
El modo NORMAL corresponde al filtrado estndar IEEE 802.1D. En el modo STATIC, se comprueba el flujo de datos entre los segmentos conectados de un puente.
361
Despus de la fase de aprendizaje (modo NORMAL), en la que se dan a conocer las estaciones activas al puente, se bloquea la tabla de direcciones (cambiando a modo STATIC en el men de configuracin). El solapamiento de trfico procedente de nuevas estaciones, que el puente desconoce, ya no es posible.
Si no se ha incluido una direccin de difusin en la tabla de direcciones, las difusiones se retransmiten al sistema. Esto sucede con independencia del tipo de envo seleccionado. Las difusiones pueden delimitarse o desactivarse mediante filtros adicionales.
NOTA!
Si hay una entrada correspondiente en la tabla de direcciones, slo se envan difusiones a las subredes interesadas. Para activar el modo de establecimiento de puentes esttico, hay que guardar los datos de configuracin. El dispositivo no debera reiniciarse.
Tratamiento de difusiones Se pueden definir filtros adicionales para los puertos de recepcin y destino para la funcin de puente de la LIU. Con estos filtros, puede evitarse o delimitarse el tratamiento de los paquetes de difusin (direccin de destino= FFFFFFFFFFFF) mediante un valor de umbral. El tratamiento de las difusiones puede especificarse por separado para los puertos de recepcin y destino. Puerto de recepcin Si se activa un filtro de difusin adicional para un puerto de recepcin, se impide la recepcin de paquetes de difusin a travs de dicho puerto o, en los casos en los que se proporciona un valor de umbral, se limita al nmero de paquetes por segundo establecido. Puerto de destino Si se activa un filtro de difusin adicional para un puerto de destino, se impide la transmisin de paquetes de difusin a travs de dicho puerto o, en los casos en los que se proporciona un valor de umbral, se limita al nmero de paquetes por segundo establecido.
362
Normas admitidas Los datos tcnicos de las normas admitidas del software de puente se incluyen en la siguiente tabla.
Parmetros Capacidad del bfer Opciones de filtro Datos 100 paquetes por canal Ethernet y WAN, la capacidad total del bfer de datos es de 2 MB aproximadamente Filtrado estndar segn IEEE 802.1d Filtrado esttico de direcciones segn RFC 1286 (MIB de puente) Delimitacin del envo de difusiones IEEE 802.1b IEEE 802.1d (Establecimiento de puentes, rbol de ampliacin) ISO 8802/3, IEEE 802.3 IP: MIL-STD 1777, RFC 791, 1348 TCP: MIL-STD 1778, RFC 793 Telnet: MIL-STD 1782, RFC 854-861, 1123 ICMP: RFC792, 1122 TFTP: RFC 783, 906 BOOTP: RFC 906, 951, 1084, 1395 ARP: RFC 826
Entradas en la tabla de direcciones 16383
Normas admitidas: Funcionalidad
TCP/IP
363
6.17.7.2 Enrutamiento IP Los sistemas LIU con software de enrutamiento activado interconectan redes IP en capa 3 (capa de red) del modelo de referencia ISO/OSI. Las principales funciones de un enrutador mientras lleva a cabo las tareas de interconexin son divisin lgica de la red en segmentos basndose en las direcciones de red envo de paquetes a otros segmentos restriccin de errores a las capas 2 y 3 del modelo de referencia ISO/OSI
El software de enrutamiento LIU enva los datos destinados a un segmento diferente segn la tabla de envo correspondiente. Esta funcin de envo (tabla de envo) especifica el trayecto que deben seguir los paquetes de datos desde la estacin de envo a la de recepcin. El modo de operacin del protocolo de Internet (IP) es el siguiente. El trayecto (ruta) a travs del cual se envan los paquetes a su destino se determina a partir de la direccin de destino dada. Las direcciones IP indican si las estaciones de destino y envo estn o no en la misma red. Si no lo estn, los paquetes se transfieren de un enrutador a otro hasta que llegan a uno que est conectado a la red de la estacin de destino. Los trayectos que pueden utilizarse para llegar a una red se conservan en una tabla de envo y cada enrutador tiene una tabla de este tipo. La estacin que enva paquetes a otra estacin de la misma red debe depender de la funcionalidad de la capa 2 ISO/OSI para entregar el paquete en la estacin de destino. En Ethernets, por ejemplo, la direccin MAC de la estacin de destino se determina con el protocolo ARP. La estacin de red puede conocer la existencia de una ruta mediante RIP (Protocolo de Informacin de Enrutamiento) u OSPF (Abrir Primero Ruta Ms Corta, Open Shortest Path First) o por medio de una entrada manual en la estacin de red. Si la direccin de destino IP no coincide con la direccin de origen del segmento de red, la estacin de red sabr que el paquete tiene que enviarse a un enrutador. En este caso, se asigna al paquete que hay que transmitir la direccin MAC del enrutador a nivel de hardware. Esta direccin se determina de nuevo mediante ARP. Si la estacin de red no admite el enrutamiento o esta funcin debe permanecer oculta para determinadas estaciones, el enrutador debe admitir Proxy ARP. En este caso, el enrutador responde a todas las consultas ARP para aquellos sistemas que no se han dado cuenta de que su direccin de destino IP no est en el mismo segmento de red. Es el enrutador y no el sistema de destino el que proporciona la respuesta ARP junto con su propia direccin MAC, por lo que la comunicacin con este sistema de destino siempre se lleva a cabo a travs del mismo enrutador. En la figura siguiente se muestra un ejemplo de interred que aclara el concepto de enrutamiento IP.
364
Red 1: 181.0.0.0
Tina Toni Enrutador LIU: A 181.0.0.1 181.0.0.2 Enrutador LIU: B
182.0.0.1
183.0.0.1 Red 3: 183.0.0.0
Red 2: 182.0.0.0 183.0.0.2 Tom 182.0.0.2 Anne Enrutador LIU: D 184.0.0.1 184.0.0.2 Red 4: 184.0.0.0 Enrutador LIU: C
A0FS139A
Fig. 151: Ejemplo de interred
En este ejemplo de interred pueden surgir las siguientes situaciones. La estacin Toni de la red 1 enva un paquete a la estacin Tina de la red 1. Como ambas estaciones estn en la misma red, el paquete se enva directamente. No hay ningn enrutador implicado en el envo. La estacin Toni de la red 1 enva un paquete a la estacin Tom de la red 2. El trayecto ms corto para este paquete es a travs del enrutador A. La estacin Toni de la red 1 enva un paquete a la estacin Ana de la red 4. Este paquete tiene dos posibles trayectos: a travs del enrutador A y el enrutador D o mediante el enrutador B y el enrutador C. El trayecto seleccionado depende de las entradas de las tablas de enrutamiento de los enrutadores A y B.
Protocolo de mensajes de control de la interred (ICMP) El protocolo de mensajes de control de la interred (ICMP) ofrece funciones de tratamiento de errores y control de la comunicacin entre enrutadores y estaciones. Si se detecta un error, la LIU-H genera un mensaje ICMP. Si se recibe un mensaje de este tipo, la LIU-H lo procesa. Se dispone de los siguientes tipos de mensajes.
365
Tipo de mensaje Destination Unreachable (destino inalcanzable) Time Exceeded (tiempo superado) Parameter Problem (problema de parmetro) Source Quench (interrupcin de origen) Redirect (redireccin)
Explicacin Los mensajes de este tipo se generan si se recibe un paquete de datos para redes a la que no puede accederse. Este mensaje se genera cuando un paquete que hay que transmitir se recibe con un valor TTL de 1 o 0. Si se reciben, estos mensajes se retransmitirn a TCP o UDP. LIU nunca los genera. Si se reciben, estos mensajes se retransmitirn a TCP o UDP. LIU nunca los genera. Este mensaje se genera cuando la tabla de envo indica una ruta mejor.
Echo Request and Exho Reply Se admite la recepcin y envo de estos mensajes. Los paquetes (solicitud de eco y respuesta de eco) que se reciben con una solicitud de eco obtienen un mensaje de respuesta de eco. Time Stamp (marca de tiempo) Information Request (solicitud de informacin) Si se reciben, estos mensajes se ignoran. LIU nunca genera este tipo de mensajes. Si se reciben, estos mensajes se ignoran. LIU nunca genera este tipo de mensajes.
Demonio BOOTP El protocolo BOOTP puede utilizarse para solicitar la direccin IP y el nombre de archivo para actualizaciones de software desde el servidor BOOTP a travs de un enrutador LIU IP.
Cliente BOOTP
Enrutador IP
Servidor BOOTP
A0FS142A
Fig. 152: Utilizacin del protocolo BOOTP a travs del enrutador LIU
366
Con este objetivo, el cliente BOOTP enva un paquete BOOTREQUEST a travs de la red local como difusin IP. El cliente BOOTP puede ser un sistema LIU o cualquier otra estacin de la red (por ejemplo) con un BOOT PROM. Si el cliente BOOTP y el servidor BOOTP estn en redes IP diferentes, los enrutadores deben interferir activamente con la ejecucin BOOTP. El sistema LIU proporciona el demonio BOOTP, BOOTPD, con esta finalidad. El demonio BOOTP recibe todas las difusiones BOOTREQUEST y las pasa al SERVIDOR BOOTP en forma de unidifusiones IP, si es necesario. Si el cliente BOOTP conoce el nombre del servidor BOOTP, lo introducir en el campo sname del paquete BOOTREQUEST. En este caso, el demonio BOOTP slo determinar la direccin IP del servidor BOOTP con los servicios de nombre IP o su archivo de sistema central (host) local (/etc/sistemas centrales), introducir su propia direccin en el campo giaddr (direccin IP de pasarela) y pasar el paquete BOOTREQUEST al servidor BOOTP. El demonio BOOTP de LIU ofrece la posibilidad adicional de pasar a BOOTREQUESTS que no incluye un nombre de servidor con un mximo de cinco servidores BOOTP diferentes dentro de la red. Tan pronto como el demonio BOOTP recibe paquetes BOOTREPLY de la red, lo primero que hace es comprobar si el campo giaddr corresponde a una de sus propias direcciones. Si este es el caso, el paquete BOOTREPLY se pasar como un difusin IP o como una unidifusin IP a la direccin cliente incluida dentro del paquete. Si despus del intercambio de los paquetes BOOTP hay que cargar un archivo del servidor utilizando TFTP, el cliente debe utilizar uno de los siguientes mecanismos. El cliente conoce la direccin IP del enrutador y determina inicialmente la direccin MAC del enrutador con ARP. Seguidamente, enva los paquetes TFTP al enrutador en nivel MAC. El cliente evala el campo giaddr para identificar el enrutador a travs del cual se va a cargar un archivo. El cliente no inicia una solicitud ARP pero utiliza de inmediato la direccin MAC del paquete BOOTREPLY.
Tabla de envo IP Todas las redes a las que se accede mediante un enrutador deben tener una direccin de red. La accesibilidad fsica se da por supuesta. La tabla de envo incluye todas las redes a las que puede accederse mediante el enrutador. ste utiliza la direccin de red para determinar la ruta por la que se va a transmitir un paquete de una estacin a otra. Hay dos opciones generales para la creacin de una tabla de envo. Tabla de envo esttica: una tabla que crea y mantiene el usuario. Tabla de envo dinmica: una tabla compilada y actualizada por el enrutador. En este caso hay que utilizar un protocolo de enrutamiento (RIP, OSPF). Adems, el usuario puede crear entradas estticas.
367
Los enrutadores LIU del ejemplo anterior de interred (ver la Fig. 151) tienen las siguientes tablas de envo.
Red de destino 181.0.0.0 182.0.0.0 183.0.0.0 184.0.0.0 Enrutador A: Enrutador B: Enrutador C: Enrutador D: Direccin a la que Direccin a la que Direccin a la que Direccin a la que se envan los datos se envan los datos se envan los datos se envan los datos Directo a la estacin Directo a la estacin 183.0.0.1 Directo a la estacin 181.0.0.1 181.0.0.2 182.0.0.2 183.0.0.2 184.0.0.2 182.0.0.1 Directo a la estacin
Directo a la estacin Directo a la estacin 184.0.0.1 Directo a la estacin Directo a la estacin
Las respectivas tablas de envo incluyen la direccin de la red de destino y la direccin a la que se envan los paquetes.
Enrutador por defecto En redes de gran tamao, las tablas de enrutamiento pueden llegar a ser muy amplias (y confusas). Para evitarlo, los usuarios tienen la opcin de definir un enrutador por defecto. Todos los paquetes cuya ruta no pueda determinarse a partir de la tabla de enrutamiento se dirigen a este enrutador. El enrutador por defecto puede seleccionarse en configuracin LIU.
6.17.7.3 Funcionalidad de puente/enrutador El sistema LIU puede ampliarse con funcionalidad de puente activando el software de puente. All donde se ha realizado, los paquetes de uno de los tipos de protocolo que deben enrutarse no se gestionan mediante la funcin de puente. Por este motivo, la funcin de aprendizaje del software de puente comprueba si el paquete recibido se ha excluido del proceso de aprendizaje y enrutamiento. Si el paquete recibido corresponde a un tipo de protocolo que debe enrutarse (por ejemplo, un paquete IP o ARP), se impedir su envo a otros interfaces. En vez de ello, el paquete se pasa a una capa de nivel superior (por ejemplo, el protocolo IP) si va dirigido al mdulo de puente o enrutador en el nivel MAC.
368
6.17.8 Protocolos de enlace en LIU LIU admite cuatro protocolos de nivel de enlace que son Raw-IP (IP sin procesar) Frame Relay (rel de trama) Equipo en instalaciones del cliente (CPE) Protocolo punto a punto (PPP)
6.17.8.1 Protocolo de enlace Raw-IP El Raw-IP es un formato sencillo en el enlace WAN en el que los paquetes IP se transmiten sin encabezamientos adicionales. Este formato de paquete est disponible para compatibilidad con los dispositivos IP que no tienen PPP implantado. La limitacin es que slo se puede utilizar el protocolo IP para la conexin de esta estacin remota. Slo se reenvan paquetes IP.
6.17.8.2 Protocolo de enlace Frame Relay Protocolo de enlace de Frame Relay La LIU admite la funcionalidad Frame Relay DTE. El soporte de Frame Relay LIU se aplica de acuerdo con los elementos y funciones obligatorios definidos en ANSI T1.618 e ITU Q.922 anexo A y las secciones opcionales segn FRF.1. El servicio de Frame Relay slo puede utilizarse en los puertos LIU SCPP. Ms concretamente, Frame Relay admite: En los puertos LIU SCPP se pueden utilizar hasta 11 Conexiones Virtuales Permanentes (PVC) por unidad LIU. Se admite el subconjunto DL-CORE de LAPF (Q.922 anexo A). Se admiten los procedimientos obligatorios para gestin de PVC en canales portadores. Se definen en T1.617 anexo D. Hay soporte ITU Q.933 anexo A.
Se pueden configurar los siguientes parmetros de Frame Relay por DLCI: Velocidad de informacin comprometida (CIR) Tamao de rfaga comprometido (BC) Tamao de rfaga excesivo Retardo de trnsito de extremo a extremo Estilo de control de congestin (es decir, incremento del caudal de trfico/reduccin de la funcin de activacin)
Encapsulamiento multiprotocolo El encapsulamiento multiprotocolo se implementa de acuerdo con ANSI T.617 anexo F, FRF.3 y RFC 1490. Esta tarea se encarga del encapsulamiento/desencapsulamiento y tambin de la fragmentacin de los paquetes de datos.
369
Se admiten los siguientes mtodos de encapsulamiento. Identificadores de protocolos de capa de red directos (NLPID, por ejemplo IP) Encapsulamiento SNAP, SNAP NLPID NLPID para Q.933 segn se define en Q.933
Se pueden configurar los siguientes objetos por subred. Tamao PDU mnimo Encabezamiento de encapsulamiento para aadir a PDU de salida Encabezamiento de demultiplexin/desencapsulamiento para identificar PDU de entrada
Interfaz de gestin local (LMI) El objetivo del LMI es informar al dispositivo sobre la incorporacin, eliminacin y disponibilidad de un PVC. El interfaz de gestin local admite uno de los siguientes estndares. ITU-T Q.933 anexo A Versin 1991 de ANSI T1.617 anexo D
Se puede configurar el estndar utilizado.
6.17.8.3 Protocolo de enlace CPE El protocolo de enlace CPE (Equipo de las instalaciones del cliente) LAPF se utiliza para la conexin de un puente NTU o VCM a la unidad LIU. La especificacin del protocolo CPE es la siguiente.
DE CR FECN BECN
Protocolo de lnea LAPF segn Q.922 anexo A Encapsulamiento segn RFC 1490. Incluye bsicamente estructura de trama Ethernet. Tamao mximo del campo de informacin = 1526 bytes Un DLCI por mdem MartisDXX STU conectado El control de congestin no est admitido
(Indicador de candidato para eliminacin) (Bit de comando y respuesta) Direccin de transmisin establecida en 0. Se ignora la direccin de recepcin. Direccin de transmisin establecida en 0. Se ignora la direccin de recepcin.
(Notificacin de congestin explcita progresiva) Direccin de transmisin establecida en 0. Se ignora la direccin de recepcin. (Notificacin de congestin explcita regresiva) Direccin de transmisin establecida en 0. Se ignora la direccin de recepcin.
370
6.17.8.4 Protocolo punto a punto (PPP) El protocolo punto a punto (PPP) es un mtodo estandarizado para la transmisin de paquetes a travs de conexiones punto a punto. Permite la interconexin de enrutadores de fabricantes diferentes a travs de WAN (redes de rea amplia). Se admiten los siguientes protocolos de control de red. Protocolo de control IP (IPCP) Protocolo de control de establecimiento de puentes (BCP) Protocolo de control de compresin (CCP) Protocolo de control de codificacin (ECP)
Los estndares PPP admitidos aparecen en la tabla siguiente. Estndares admitidos (PPP)
RFC 1661 RFC 1990 RFC 1994 RFC 1989 RFC 1968 RFC 1962 RFC 1332 RFC 1638 PPP (Protocolo punto a punto) MP (Protocolo de enlace mltiple) CHAP (Protocolo de autenticacin de intercambio de retos) LQM (Gestin de calidad del enlace) ECP (Protocolo de control de codificacin) RFC 1969 CCP (Protocolo de control de compresin) RFC 1974 IPCP (Protocolo de control IP) BCP (Protocolo de control de establecimiento de puentes) Protocolo de compresin Stac LZS DES (Estndar de codificacin de datos)
371
TCP
Protocolos de red
UDP
Protocolo de transporte
IP IPCP
IPX
BCP
Van Jacobsen
CCP
PPP
ECP MP
Gestin de enlaces Gestin de enlaces
PLM
Enlace 1 Enlace 2 Enlace 3

A0FS143A
Fig. 153: Modelo de capa de protocolos (PPP) El PPP consta de cinco fases.
372
Enlace fsico sin activar Fase de establecimiento del enlace Fase de autenticacin Fase de protocolo de capa de red Fase de finalizacin del enlace
Al principio de las fases 2 y 4, se pueden negociar opciones diferentes entre las dos estaciones implicadas como, por ejemplo, el uso de compresin de encabezamiento TCP/IP segn Van Jacobson para la transmisin de paquetes TCP. La fase 3 es la propia autenticacin.
PPP en LIU Cuando se utiliza el PPP para la transmisin de datos entre dos sistemas LIU o un sistema LIU y otro enrutador, no hay que seleccionar parmetros concretos para PPP. Los sistemas LIU utilizan parmetros predefinidos que se adaptan perfectamente al entorno correspondiente. Durante la configuracin de la conexin, el PPP comunica al colaborador los parmetros del enrutador. El colaborador puede aceptar estos valores o sugerir otros. Seguidamente, las dos partes intentan buscar valores comunes. Es lo que se denomina la negociacin de los parmetros. Una vez finalizado este proceso, la conexin puede utilizarse para la transmisin de datos. Si no se pueden hallar valores comunes, no se aceptar la conexin. Estas negociaciones se llevan a cabo en dos fases: En primer lugar, los dos sistemas se ponen de acuerdo sobre los parmetros para el protocolo de control de enlace (LCP) encargado de la correcta gestin de la conexin. Seguidamente, se establecen los ajustes para el protocolo de control de red respectivo.
373
6.17.8.5 Protocolos estndar admitidos Los datos tcnicos de los estndares de protocolo admitidos del software enrutador IP aparecen en la tabla siguiente.
Parmetros Capacidad de bfer Datos Interfaz LAN: 50 paquetes IP (Rx) + 50 paquetes IP (Tx) Interfaces SCPP: 30 paquetes (Rx) +20 paquetes (Tx) Interfaces MCPP: 15 paquetes (Rx) + 10 paquetes (Tx) 60.000 entradas (o rutas) como mximo
Tamao de la tabla de enrutamiento Estndares admitidos: Funcionalidad
IEEE 802.1b ISO 8802/3, IEEE 802.3 RIP: RFC 1058, RFC1723 OSPF: RFC1583 IP: MIL-STD 1777, RFC 791, 1348 TCP: MIL-STD 1778, RFC 793 Telnet: MIL-STD 1782, RFC 854-861, 1123 ICMP: RFC 792, 1122 TFTP: RFC 783, 906 BOOTP: RFC 906, 951, 1084, 1395 ARP: RFC 826 RFC 1661, RFC 1332, RFC 1552, RFC 1378, RFC 1638, RFC 1717, RFC 1962
TCP/IP
PPP
Los datos tcnicos de los estndares admitidos del software de puente aparecen en la tabla siguiente.
Parmetros Capacidad de bfer Opciones de filtro Datos 100 paquetes por canal WAN y Ethernet, la capacidad total del bfer de datos es de 2 MB aproximadamente Filtrado estndar segn IEEE 802.1d Filtrado esttico de direcciones segn RFC 1286 (MIB de puente) Delimitacin de envo de difusin IEEE 802.1b IEEE 802.1d (Establecimiento de puente, rbol de ampliacin) ISO 8802/3, IEEE 802.3 IP: MIL-STD 1777, RFC 791, 1348 TCP: MIL-STD 1778, RFC 793 Telnet: MIL-STD 1782, RFC 854-861, 1123 ICMP: RFC792, 1122 TFTP: RFC 783, 906 BOOTP: RFC 906, 951, 1084, 1395 ARP: RFC 826
Entradas de tabla de direcciones 16383
Estndares admitidos: Funcionalidad
TCP/IP
374
6.17.9 Gestin de LIU-H Los parmetros bsicos de la LIU-H, por ejemplo, los parmetros de primera configuracin, configuracin de la direccin IP, capacidad de enlace y comunicacin del canal de control se configuran con el MartisDXX Manager. La LIU se controla mediante el protocolo SNMP (Protocolo simple de administracin de redes) versin 1. Se admiten varios MIB (Base de informacin de gestin) segn el software activado. Los estndares relacionados con la gestin SNMP de LIU se muestran a continuacin.
Parmetros Estndares admitidos: Gestin SNMP: RFC 1066, 1155, 1156, 1157, 1215 MIB-II: RFC 1213 MIB Ethernet: RFC 1398 MIB de puente: RFC1286 MIB de envo IP: FRC 1354 MIB Privado del sistema LIU Datos
375
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ PMP: UNIDAD SERVIDORA PUNTO A MULTIPUNTO UNITSES.FM 27.12.99
6.18 PMP: Unidad servidora punto a multipunto

6.18.1 Generalidades
S M S S S S
M=Interfaz de maestro S=Interfaz de esclavo
S S S S S
A0FS088A
Fig. 154: Una conexin punto a multipunto
6.18.1.1 Circuitos de datos PMP en las redes MartisDXX Un circuito PMP incluye uno o varios servidores PMP y subcircuitos punto a multipunto interconectando los servidores PMP y asociando los interfaces maestro y esclavos a puertos bridge. Cuando sea necesario, el bridge PMP de una unidad GCH o VCM puede ser activado, tras lo cual la unidad se denomina PMP Server. Un servidor PMP soporta uno y slo un bridge de datos PMP con un puerto maestro y varios puertos esclavos. El puerto maestro se conecta al computador principal o a un puerto esclavo de otro bridge PMP MartisDXX en la direccin hacia el computador principal. Un puerto esclavo se conecta a un esclavo DTE o a un puerto maestro de otro bridge PMP MartisDXX en la direccin hacia los esclavos. Un nodo MartisDXX puede soportar simultneamente servidores PMP para varios circuitos PMP.
376
6.18.2 Operacin
6.18.2.1 Puertos de un PMP Server Existen servidores PMP en una sola unidad y servidores PMP agrupados en varias unidades (Cluster PMP) que se componen de hasta ocho unidades servidoras VCM o GCH. Servidor en una sola unidad La funcin de bridge PMP opera a la velocidad binaria de usuario. El bridge divide cada interfaz de usuario de la unidad en dos puertos, un puerto local (interfaz) y un puerto de red (puerto) para conectar a interfaces remotos o bridges. Un puerto bridge es el puerto maestro y el resto son puertos esclavos. Los puertos esclavos no utilizados pueden desactivarse. El puerto maestro puede ser un interfaz local (maestro local) o un puerto de red (maestro remoto). El nmero de puertos de un servidor PMP es
Servidor Unidad GCH GCH VCM VCM Puertos locales Maestro 1 1 Esclavo 1 2 3 4 Puertos de red Maestro 1 1 Esclavo 2 1 4 3
Los puertos locales de los servidores GCH pueden enfrentarse a NTU SBM 64E, SBM 384E o SBM 768E. Los puertos locales de una VCM son del tipo V.24, V.35, V.36 o X.21. Si un puerto local del servidor se utiliza como maestro, el servidor se denomina servidor de entrada. Un servidor de entrada no puede agruparse. Cluster PMP La capacidad de puertos de un bridge PMP puede incrementarse considerablemente combinando 28 servidores PMP en un Cluster PMP. Los puertos maestros (un puerto de red) del servidor se conectan en paralelo. El puerto maestro combinado se crosconecta a un interfaz maestro remoto o a un puerto esclavo del siguiente bridge. Cualquier mezcla de servidores GCH y VCM puede combinarse en un servidor cluster. Los canales de comunicacin local, que controlan la activacin de los puertos maestros, se establecen automticamente entre las unidades miembros de un Cluster PMP.
Servidor Unidad GCH VCM Puertos locales Maestro Esclavo N*2 N*4 Puertos de red Maestro 1 1 Esclavo N*1 N*3
377
6.18.2.2 Seales de control La seal del puerto maestro se difunde a todos los puertos esclavos de un circuito PMP. Las funciones de suma de los servidores PMP conducen las respuestas de los esclavos al maestro. La funcin de suma puede estar controlada por la 105 o no. En el modo controlado por 105, slo un esclavo se conecta al maestro en cada momento y los errores de transmisin en las ramas de esclavo pasivas no afectan al trfico de la rama activa. En el modo no controlado, los errores de transmisin en cualquier rama de esclavo afectar al trfico. A velocidades binarias por debajo de 64 kbit/s la seal 105 se transfiere dentro de la trama V.110/X.30. A velocidades binarias superiores se utiliza la simulacin de portadora V.13. Las NTU SBM 64/384/768 utilizan simulacin de portadora V.13 a todas las velocidades binarias. A velocidades binarias por debajo de 64 kbit/s la V.13 de una NTU se convierte a V.110/X.30 en la unidad de acceso GCH. La portadora V.13 proveniente de la NTU encaminada a travs de GMH se convertir en la 105 en el puerto servidor PMP.
6.18.2.3 Retardo de bridge El retardo de un bridge PMP es despreciable. Sin embargo, la seal 105 se muestrea una vez cada 8 bits de datos a velocidades V.110 (estructuracin de trama V.110S o X.30), el retardo de activacin de la 105 es de 8 bits de datos con simulacin de portadora V.13 y el retardo de conmutacin de la unidad en un Cluster PMP es de 0,5 ms. Para velocidades que utilizan la trama X.30 (600 bit/s, 1.238.4 kbit/s, 48 kbit/s), el muestreo de la 105 est relacionado con la temporizacin de octeto permitiendo la transferencia de datos desde los puertos esclavos al puerto maestro sin solapamientos entre los datos y las seales de control. El retardo de 105/106 se necesita slo para compensar el retardo del Cluster PMP (0,5 ms/cluster) y el retardo de activacin de V.13 para ramas NTU (8 bits). Para el resto de velocidades el retardo de 105/106 ser como mnimo un retardo de activacin de V.13 para cada bridge PMP (8 bits) a lo que hay que aadir los retardos de los Cluster PMP (0,5 ms).
6.18.2.4 Retardo de 106 El retardo de la 106 en los puertos de acceso de un esclavo ha de ser dimensionado para sobrellevar los retardos de activacin de los bridges entre el interfaz de acceso (SBM 64E/384E, VCM etc) y el puerto maestro. Para todas las velocidades que utilizan la trama X.30/V.110S la seal 105 puede retrasar los datos correspondientes en unos 08 bits por bridge. Sin embargo, el retraso ser de 04 bits a 2,4 kbit/s y de 02 bits a la velocidad de 1,2 kbit/s. Para velocidades de n*64 kbit/s y m*8 kbit/s (excluyendo 48 y 56 kbit/s) la seal de control (V.13) se propaga a la misma velocidad que la seal de datos. Sin embargo, un bridge PMP no puede activar el puerto de datos antes de haber detectado la 109, lo que causar un retardo de 8 bits de datos para cada bridge. Ramas de NTU Todas las NTU de tipo E utilizan simulacin de portadora V.13, que se convertir, a las velocidades de datos V.110/X.30, en seal de control de V.110 en la unidad GCH o en el puerto del bridge PMP ms cercano a la NTU. La conversin genera un retardo de conversin de 8 bits y de 08 bits de retardo de muestreo V110S/X.30.
378
Retardos de 106
Velocidad binaria kbit/s 1,2 2,4 4,8 9,6 19,2 38,4 48 3 6 12 24 56 64 128 256 512 1024 Modo de transferencia 105 X.30 X.30 X.30 X.30 X.30 X.30 X.30 V.110S V.110S V.110S V.110S V.13 V.13 V.13 V.13 V.13 V.13 por bridge PMP Retardo de 106 por conversin de cdigo, ms 6,78,4 3,35 1,73,4 0,91,7 0,50,9 0,20,4 0,20,4 2,75,4 1,32,7 0,71,3 0,30,7 3.2, 3.6 6.4, 7.2 12.8, 14.4 25.6, 28.8 Otras velocidades kbit/s
01,7 ms 01,7 ms 01,7 ms 00,9 ms 00,5 ms 00,2 ms 00,2 ms 02,7 ms 01,3 ms 00,7 ms 00,3 ms 00,2 ms 130 s 63 s 32 s 16 s 8 s
6.18.2.5 Retardo en un circuito PMP El retardo total de una conexin PMP incluye retardos de transporte que consisten en retardo del trayecto, retardo en el nodo de trnsito, retardo de acceso, retardo en el bridge (retardo por almacenamiento de los datos en bfer de los puertos bridge) y retardo de la 106. Componentes del retardo en la direccin esclavo-maestro: Retardo/km: 5 s/km; 5 ms/1000 km Retardo/nodo de trnsito: 0,40,8 ms Retardo/nodo de acceso: 0,3 ms Retardo por interfaz y bridge
Velocidad binaria kbit/s Retardo ms 4 2 1 0,5 0,4 0,8 0,5 0,5 0,5
4.8
6.09,6 1219,2 2438,4 48 64 128 256
512
379
6.18.2.6 Ejemplo de un circuito PMP A continuacin se presenta un ejemplo de topologa de circuito PMP. Los smbolos utilizados en las figuras se explican en la siguiente figura.
BB BB
BB
BB
1. 2
6 7
8. 9. 10.
11.
BB
BB
12.
A0F0089A
Fig. 155: Ejemplo de topologa de circuito PMP
380
Unidad VCM
BB
Unidad GCH BB
agrupacin de dos unidades VCM
interfaz de esclavo
M
BB
interfaz de maestro interfaz de esclavo banda base
enlace (retardo de 0.270 ms)
dos bferes de trama en GMH

NODO BSICO
crosconexin (retardo de 0.125 ms) interfaz de esclavo
IF
FR
bloque generador de trama (retardo de 0.5...4 ms)
puente PMP (retardo de 1 bit)

A0FS090A
Fig. 156: Explicacin de los smbolos
Esta topologa se muestra en la direccin maestro-esclavo en la Fig. 157, Fig. 158 y Fig. 159 y en la direccin esclavo-maestro en la Fig. 160, Fig. 161 y Fig. 162. En estas figuras se muestra un retardo de datos en ambas direcciones y el retardo de la 106 requerido en la direccin esclavomaestro.
381
6.18.2.7 Direccin maestro-esclavo Debido al hecho de que los datos del maestro al esclavo se difunden, slo existen un par de circuitos generadores de trama entre el maestro y los esclavos. Ya que normalmente estos son la principal fuente de retardo del circuito, los retardos de cada trayecto entre maestro y esclavo son parecidos.
FR
BB
BB
3. 8.9 ms
BB
BB
4.
FR
IF
5.
8.9 ms
FR
FR
IF IF
1. 8.5 ms 2.
6. 8.9 ms 7.
FR
IF IF
T T T T T FR
FR FR FR FR
BB
IF IF IF IF
8.
9.3 ms
9.
10. 9.3 ms 11.
BB
12. 8.9 ms
A0F0091A
Fig. 157: Direccin maestro-esclavo a 4.8 kbit/s
382
FR
BB
BB
3. 2.9 ms
BB
BB
4.
FR
IF
5.
2.9 ms
FR
FR
IF IF
1. 2.5 ms 2.
6. 2.9 ms 7.
FR
IF IF
T T T T T FR
FR IF FR IF FR IF FR IF
BB
8.
3.3 ms
9.
10. 3.3 ms 11.
BB
12. 2.9 ms
A0F0092A
Fig. 158: Direccin maestro-esclavo a 19.2 kbit/s
383
FR
BB
BB
3. 2.5 ms
BB
BB
4.
FR
IF
5. 2.5 ms
FR
FR
IF IF
1. 2.1 ms 2.
6. 2.5 ms 7.
FR
IF IF
T T T T T FR
FR FR FR FR
BB
IF IF IF IF
8.
2.9 ms
9.
10. 2.9 ms 11.
BB
12.
2.5 ms
A0F0093A
Fig. 159: Direccin maestro-esclavo a 64 kbit/s
384
6.18.2.8 Direccin esclavo-maestro Existe un nmero diferente de circuitos generadores de trama entre cada esclavo y maestro, por lo que los retardos son diferentes unos de otros. Los esclavos 1 y 2 tienen el menor retardo de datos (2 circuitos generadores) y los esclavos 5, 8, 9, 10, 11 tienen el mayor retardo de datos (6 circuitos generadores). El retardo de los esclavos 3, 4, 6, 7 y 12 (4 circuitos generadores) est entre estos dos. Los esclavos 8, 9, 10 y 11 necesitan ms retardo de la 106, debido a que existe un Cluster PMP entre el maestro y el esclavo. (Ntese que los esclavos 6 y 7 son interfaces locales del Cluster PMP y no necesitan retardo adicional de la 106).
FR FR T
BB
BB
3. 17 ms/5.1 ms
BB
BB
4.
FR
IF
5.
25.6 ms/5.1 ms
FR M FR T FR FR FR T FR IF IF FR FR FR FR FR T FR
BB 6. 17ms/3.4 ms 7.
IF IF
1. 8.5 ms/1.7 ms 2.
FR
IF
8.
25.6 ms/5.6 ms
T T T
BB
FR IF FR IF FR IF
9.
10.
25.6 ms/5.6 ms 11.
12. 17 ms/5.1 ms
A0F0094A
Fig. 160: Direccin esclavo-maestro a 4.8 kbit/s
385
FR FR T
BB
BB
3. 5 ms/1.3 ms
BB
BB
4.
FR
IF
5. 7.6 ms/1.3 ms
FR M FR T FR FR FR T FR IF IF FR FR FR FR T T T
BB 6.
IF IF
1. 2.5 ms/0.5 ms
2.
5 ms/0,9 ms
7.
FR
IF
8. 7.6 ms/1,8 ms
FR FR FR
12.
IF IF IF
9.
10.
7.6 ms/1,8 ms
FR T FR
BB
11.
5 ms/1,3 ms
A0F0095A
Fig. 161: Direccin esclavo-maestro a 19.2 kbit/s
386
FR FR T
BB
BB
3. 4.2 ms/0.3 ms
BB
BB
4.
FR
IF
5. 6.4 ms/0.3 ms
FR M FR T FR FR FR T FR IF IF FR FR FR FR T T T
BB 6. 4.2 ms/0.3 ms 7.
IF IF
1. 2.1 ms/0.13 ms
2.
FR
IF
8.
6.4 ms/0.8 ms
FR FR FR
IF IF IF
9.
10. 6.4 ms/0.8 ms
FR T FR
BB
11.
12. 4.2 ms/0.3 ms

A0F0096A
Fig. 162: Direccin esclavo-maestro a 64 kbit/s
387
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ QMH: UNIDAD DE INTERFAZ CON ESTRUCTURA DE TRAMA G.704 UNITSES.FM 27.12.99
6.19 QMH: Unidad de interfaz con estructura de trama G.704

6.19.1 Generalidades La unidad QMH procesa seales con estructura de trama a 2048 kbit/s e incluye cuatro canales de transmisin para transportar datos, adems de un enlace interno de comunicaciones del sistema MartisDXX. Los interfaces de transmisin pueden ser G.703 y la estructura de la trama se ajusta a G.7048. Comparado con GMH, QMH tiene las mismas prestaciones a una velocidad de 2048kbit/s, excepto que no tiene punto de medicin y proteccin 1+1 slo para interfaces 1 y 2. Se puede montar un mdulo que conste de cuatro interfaces.
6.19.1.1 Diseo mecnico El diseo mecnico de la unidad QMH se basa en la mecnica estndar del sistema MartisDXX. La unidad puede ocupar cualquier ranura del subrack. No obstante, se deberan seguir las recomendaciones generales del equipamiento del subrack.
QMH 509
QMH
EVEN ODD
PDF 202 o 209 (HW v1.0) QMZ 540 PDF 593 o 594 (HW v2.0 o posterior)
MDULO DE INTERFAZ
A0MS087A
Fig. 163: Unidad QMH equipada con G703-75-Q
8 Para obtener informacin sobre fechas de validez de cualqueir recomendacin ITU-T/CCITT consulte la seccin Recomendaciones pertinentes del Captulo 6.<0} 388
La configuracin mnima de la QMH consta de un mdulo de interfaz de unidad QMH para los cuatro canales, una memoria de programa QMZ 540 y una fuente de alimentacin PDF. Se utilizan los mdulos de alimentacin PDF 202 (48 V) o PDF 209 (24 V) en la QMH de la versin de hardware 1.0, mientras que se pueden utilizar slo los PDF 593 (48 V) o PDF 594 (24 V) en la QMH de la versin de hardware 2.0 o posterior. La unidad se conecta al X-bus del subrack MartisDXX mediante conectores situados en el extremo posterior de la tarjeta. El bus proporciona la tensin de operacon a la unidad de alimentacin, as como las seales para el bus de control del subrack y para el proceso de transmisin de datos.
TRAMA RX G.704 IF IF1 TRAMA TX TRAMA RX G.704 IF IF2 TRAMA TX TRAMA RX G.704 IF IF3 TRAMA TX X-BUS TRAMA RX G.704 IF IF4 TRAMA TX IF DE BUS
CONTROL DE UNIDAD uP
BUS DE CONTROL BUS DE BATERA

A0FS117A
ALIMENTACIN +3.3 V, +5 V, +12 V, -10 V
Fig. 164: Estructura funcional de la unidad QMH
389
Entre los principales bloques funcionales de la unidad QMH se incluyen la unidad de alimentacin, el procesador y sus circuitos perifricos, interfaces de lnea para cuatro canales, circuitos de multiplexor y demultiplexor de trama de canal, bfer de entrada y salida de canal y un interfaz X-bus comn a todos los canales. La unidad de alimentacin genera las tensiones de operacon que necesita la unidad a partir de la tensin de batera que recibe del X-bus. Se supervisan las tensiones de operacon y se genera un mensaje de falla si se detecta una alteracin funcional. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. Los datos relacionados con el control y supervisin se transmiten en un bus de control interno del subrack, a travs del cual la unidad puede comunicarse con las dems unidades del subrack. El procesador genera mensajes HDLC y procesa los mensajes de este tipo que recibe de los interfaces con estructura de trama. Los interfaces de canal de transmisin de datos convierten las seales de lnea analgicas en seales adecuadas para los circuitos digitales de la unidad. En el sentido de la transmisin, se crean impulsos de datos de manera adecuada para la transmisin en el formato exigido. En el sentido de la recepcin, se regenera una seal atenuada por la lnea de transmisin y se recupera la seal de reloj. La seal de carga til y la de reloj se transforman en un nivel adecuado para la lgica digital. La seal con estructura de trama que se transporta en la lnea de transmisin se monta y desmonta en los bloques de trama Tx y Rx de cada canal. En el sentido de la transmisin, el bloque de trama Tx crea una seal asignando datos del X-bus a los intervalos de tiempo correctos, aadiendo bits de seal de alineamiento de trama y la suma de comprobacin CRC, y generando el canal HDLC en una posicin requerida dentro de la trama, con la ayuda del procesador. En el sentido de la recepcin, el bloque de trama Rx busca la seal recibida para la palabra de sincronizacin de trama. Una vez localizada la sincronizacin, el bloque de trama Rx puede extraer los intervalos de tiempo de transmisin de datos, verificar la suma de comprobacin CRC y recuperar el canal HDLC para proporcionrselo al procesador. La estructura de trama a una velocidad de 2048 kbit/s se ajusta a G.704. Si es necesario, puede tambin eliminar la estructura de trama para que el canal funcione en modo transparente. Los bferes de transmisin de los canales se utilizan para almacenar los datos que se reciben de la crosconexin a travs del X-bus, por lo que siempre se dispone de un intervalo de tiempo para transmisin por parte del bloque de trama Tx. Los bferes de transmisin tambin sincronizan la fase de la trama transmitida con la fase del X-bus y los datos de inactividad en los intervalos de tiempo sin utilizar de la trama. Los bferes de recepcin de los canales almacenan los datos que se reciben, por lo que siempre se dispone de los intervalos de tiempo necesarios para la unidad de crosconexin. Asimismo, estos bferes forman un bfer flexible para compensar las pequeas diferencias momentneas en velocidad entre el X-bus y la seal recibida. La longitud de los bferes de recepcin puede modificarse segn los requisitos de la aplicacin. Por ejemplo, en algunos casos se necesita un retardo de conexin mnimo y en el operacon plesicrono es aconsejable que las desviaciones se produzcan con la menor frecuencia posible. El interfaz X-bus adapta el bus a la unidad y transfiere las seales del bus a los canales, seales de temporizacin y datos de control a la unidad, y en correspondencia transfiere datos e informacin de supervisin de los canales al X-bus. El interfaz de bus evita que la unidad interfiera en las funciones del bus cuando est insertada en la ranura del subrack, cuando se retira del subrack y tambin en caso de que la unidad falle.
390
6.19.2 Operacon
6.19.2.1 Operacon de la unidad Fuente de alimentacin La unidad obtiene la tensin necesaria para su operacon de un mdulo de alimentacin PDF. En la versin vieja 1.0 de la unidad QMHse utilizan el PDF 202 (48 V) o PDF 209 (24 V). En la versin 2.0 o posterior se utilizan el PDF 593 (48 V) o PDF 594 (24 V). El mdulo PDF puede sustituirse como un todo y se enchufa a la unidad con conectores. El mdulo se fija con tornillos en un lugar de la unidad reservado a tal efecto. La tensin de batera que se utiliza como tensin de alimentacin para el mdulo de fuente de alimentacin se conecta desde el DXX-bus mediante el conector de bus. El mdulo PDF 202 o PDF 209 proporciona tensiones de operacon de +5 V, +12 V y -10 V, mientras que el mdulo PDF 593 o PDF 594 suministra tensiones de operacon de +3 V, +5 V, +12 V y -10 V. El mdulo tambin recibe una tensin de bus de +5 V, que se suministra a los circuitos de interfaz conectados al mismo durante el arranque de la unidad. La tensin de operacon de +5 V de la unidad se supervisa con un circuito de reinicio y cualquier disminucin en el mismo da lugar al reinicio de la unidad. Todas las tensiones de operacon, as como la tensin de bus de +5 V, se supervisan midindose con un conversor A/D y, si alguna de ellas supera sus lmites, se genera una alarma.
391
CONECTOR DEL MDULO DE INTERFAZ RD1 RD2 RCK TD1 TD2 TCK TX RELOJ GEN. CD. BIN DEMUX DE TRAMA RX BFER
CD. BIN MUX DE TRAMA TX BFER
SYB IF.
SYB1,2
RD1 RD2 RCK TD1 TD2 TCK
CD. BIN DEMUX DE TRAMA RX BFER
DR1 DR2
AI TX RELOJ GEN. DATOS IF. DT RD1 RD2 RCK TD1 TD2 TCK TX RELOJ GEN. CD. BIN DEMUX DE TRAMA RX BFER
RD1 RD2 RCK TD1 TD2 TCK
CD. BIN DEMUX DE TRAMA RX BFER C16M SYNC IF. MUX DE TRAMA TX BFER TX RELOJ GEN. VTP IF. FSYN MSYN
CD. BIN
VTPCK VTPCONT. VTPDAT BUSSEL HDLC CONT. IF1-2 HDLC CONT IF3-4 A/DCONV.
CONTROL DE INTERFAZ
MICRO PROC.
+3.3 V +5 V +12 V MDULO ALIMENT. PILA U
RAM
EPROM
FLASH
-10 V
A0FS118A
Fig. 165: Diagrama del bloque funcional de la unidad QMH

392
Procesador La unidad se controla con un microprocesador 80C186. El programa se guarda en la tarjeta en una memoria EPROM intercambiable denominada QMZ 540. Parte de los programas de aplicaciones se almacenan en una memoria FLASH no voltil y, por lo tanto, se pueden actualizar sin tener que sacar la unidad de su entorno de operacon. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos de la unidad y su nmero, de modo que en caso de que se produzca un corte en la alimentacin, la unidad se reinicia automticamente en las condiciones existentes antes de la interrupcin, sin tener que realizar un ajuste concreto de parmetros. La memoria RAM del procesador acta como dispositivo de almacenamiento que contiene contadores de error y bferes de datos para los enlaces HDLC y el bus de control de la trama. Bus de control La unidad se comunica con las dems unidades del subrack mediante el bus de control del subrack. Cada posicin de unidad tiene una direccin individual que la unidad registra al insertarla en el subrack y que se utiliza para identificar la unidad durante la comunicacin. Los parmetros de la unidad pueden modificarse mediante el bus de control con la ayuda de un terminal de servicio conectado a la unidad SCU. El bus de control tambin se utiliza para supervisar las unidades y recopilar datos de fallas o averas. Cada unidad puede transmitir mensajes al bus de control si ste no tiene ms trfico. Cuando una unidad transmite, enva datos y una seal de reloj al bus; la unidad utiliza las mismas lneas para recibir mensajes de otras unidades. El bus de control se refuerza al tener un doble bus; la unidad SCU controla la duplicacin. Conversor A/D La unidad incluye un conversor analgico a digital (A/D) multicanal que supervisa las tensiones de operacon, as como la tensin de control de los conectores de los mdulos de interfaz. Interfaces de mdulos Los mdulos de interfaz se utilizan para conectar la unidad a una lnea de transmisin y constan de los componentes analgicos necesarios para el interfaz y tambin de los componentes necesarios para generar relojes de entrada y salida. Las seales entre la unidad y el mdulo de interfaz son seales digitales que se convierten al nivel de la lnea de transmisin en el mdulo. El cdigo de lnea se codifica/decodifica en la unidad. El bus de procesador se conecta a los conectores del mdulo de interfaz y a travs de l puede detectarse el tipo de mdulo y leer datos relativos a su estado como, por ejemplo, datos sobre la falla de una seal de entrada. Mediante este bus tambin pueden seleccionarse los parmetros que definen las funciones del mdulo, por ejemplo los comandos de bucles. En el sentido de la recepcin, el mdulo de interfaz regenera la seal codificada recibida de la lnea de transmisin y la convierte al nivel digital. El mdulo supervisa el nivel de la seal recibida; si es demasiado bajo o no se ha recibido, asigna una seal SIA a la unidad y, al mismo tiempo, activa una alarma de falla de seal mediante el bus de procesador.
393
BLOQUE GENERADOR DE ESTRUCTURA DE TRAMA G703-75/120-Q (un canal) XCON-BUS
LNEA RX
RD1 REC. RD2 RCK MEMORIA BFER RX HDB3 DECODIFICADOR DEMUX DE TRAMA
DATOS IF
RX-DAT
C16M
SYB IF
BUS SINC.
RELOJ DE RECEPCIN DE LOS CANALES 2-4

A0FS119A
Fig. 166: Procesamiento de datos y del reloj en el sentido de la recepcin
El reloj del sentido de la recepcin se recupera a partir de los datos del mdulo de interfaz y se proporciona a la unidad que lo utiliza para decodificar el cdigo de lnea y llevar a cabo la demultiplexin de la trama. Si no se recibe seal alguna, el mdulo de interfaz sustituye el reloj recibido por el transmitido. El reloj recibido de todos los canales se conecta al interfaz SYB, donde el procesador puede seleccionar un reloj para cualquier bus SYB que se vaya a utilizar como seal de sincronizacin de la trama. Si se produce un fallo de seal recibida, se desconecta el reloj al bus SYB. La unidad genera la estructura de trama para los datos en el sentido de la transmisin. El cdigo de lnea de los datos se genera en la unidad para los interfaces G.703. Los datos digitales codificados se conectan al mdulo de interfaz y all se convierten en una seal de nivel de lnea. El reloj de la direccin de transmisin tiene un circuito de enganche al reloj de trama C16M recibido del X-bus.
C16M
TPDO PLL 2M TCKI
X-BUS TD1 MUX. DE TRAMA DATOS TX BFER TX BLOQUE GENERADOR DE ESTRUCTURA DE TRAMA MDULO TIPO G.703
A6FS010A
CODIFICADOR HDB3 TD2
LNEA TX
Fig. 167: Generacin de datos y reloj en el sentido de la transmisin a 2048 kbit/s
394
El reloj del sentido de la transmisin para 2048 kbit/s se genera mediante el oscilador de cristal de circuito de enganche del mdulo de interfaz. El oscilador se engancha al reloj C16M del bus que se utiliza para crear la trama y generar los impulsos de salida del codificador. Aunque falte el reloj C16M, la seal de salida se genera con ayuda de la seal de reloj del oscilador de cristal del mdulo de interfaz. El oscilador con circuito de enganche se ajustar despus a su frecuencia nominal y los datos de intervalos de tiempo de la trama se definen como SIA.
6.19.2.2 Interfaz de X-bus La unidad de crosconexin facilita el reloj de bus C16M mediante el X-bus. Este reloj tambin es el reloj central del subrack y se utiliza para crear frecuencias de reloj para las seales transmitidas. El bus facilita seales de alineamiento de trama y multitrama a los bferes de trama. La unidad de crosconexin intercambia datos con las unidades de interfaz colocando una direccin de canal en el X-bus que activa los bferes de datos del canal correspondiente. Los datos recibidos y transmitidos se transportan en buses separados con una anchura de 8 bits. El bus de datos receptor DR1 se asegura con el bus de datos DR2. Con la ayuda de la prueba de BUS, la unidad de crosconexin decide qu bus debe utilizar y comunica esta informacin a las dems unidades mediante el bus de control. La unidad QMH recibe de la unidad de crosconexin la direccin de intervalo de tiempo que dirige las transmisiones de datos del bus a un intervalo de tiempo seleccionado de una vez. Las unidades de interfaz tambin supervisan las funciones del bus. Cuando se sincroniza el interfaz y se realiza la crosconexin correspondiente, la unidad activa la alarma IA Activity Missing (sin actividad IA) si no puede recibir su direccin de canal procedente del bus. Cuando se inserta una unidad en el subrack y se conecta a l, dicha unidad supervisa la informacin combinada que forman la seal de sincronizacin de multitrama y de reloj del bus; si esta informacin no existe, la unidad activar la alarma de Bus Sync Missing (sin sincronizacin del bus), que inhibe la alarma de falla de direccin de canal.
395
Multiplexor/Demultiplexor En la transmisin de datos digitales se pueden combinar varios canales de transmisin de datos y enviarlos en la misma lnea de transmisin mediante el uso de estructuras de trama. Las tramas constan de seales de alineamiento de trama enviadas a intervalos peridicos y canales de datos situados en posiciones predefinidas entre las seales de alineamiento. La seal de alineamiento de trama est formada por un patrn de bits definido que el receptor busca en el flujo de datos en serie recibido. Cuando lo encuentra, se sincroniza la seal de alineamiento y, por lo tanto, puede extraer los canales de datos de carga til y asignarlos a las localizaciones deseadas. Las seales de alineamiento de trama repetidas a intervalos peridicos dividen los datos transmitidos en tramas con una estructura definida. En el sistema MartisDXX, la frecuencia de repeticin de tramas es siempre 8 kHz. Las multitramas se crean combinando en una estructura varias tramas consecutivas utilizando una segunda seal de alineamiento de trama que se repite a una frecuencia menor. La sealizacin se transmite en una estructura multitrama con 16 tramas que se repiten a una frecuencia de 500 Hz.Cuando se aade una suma de comprobacin CRC a la estructura de trama se consigue una sincronizacin del receptor ms fiable. De esta forma, tambin se puede supervisar la calidad de la transmisin. La comprobacin CRC se realiza en el extremo de transmisin dividiendo el valor binario de un bloque de datos de longitud fija por un nmero definido. El resto de esta divisin se transmite en una trama al receptor que, a continuacin, realiza el clculo correspondiente y compara el resultado con el recibido desde la lnea. Si los resultados son iguales, significa que la transmisin del bloque de datos no tiene errores. Si son diferentes, el bloque de datos recibido tiene uno o ms errores. La comprobacin CRC puede realizarse para un bloque de datos de una trama o, de forma alternativa, para un bloque de datos que conste de varias tramas que forman una estructura multitrama. Esta suma de comprobacin se utiliza para verificar la fiabilidad de la sincronizacin mediante el recuento del nmero de bloques con errores que se reciben dentro de un nmero definido de bloques consecutivos. Si el nmero de bloques con errores supera el valor de probabilidad, hay muchas posibilidades de que el receptor est sincronizado en una posicin incorrecta de la trama, es decir, que el receptor haya cometido un error en el alineamiento de las tramas. En ese caso se obliga al receptor a que realice una nueva bsqueda de la palabra de sincronizacin de tramas y abandone la denominada palabra de sincronizacin de tramas simulada. Para medir la calidad de la transmisin se utiliza el mismo mtodo: contar el nmero de bloques con errores recibidos en un nmero dado de bloques. El mtodo de la suma de comprobacin CRC puede utilizarse cuando la tasa de errores en la transmisin es tan baja que, por trmino medio, hay como mximo un error en un bloque comprobado. Las comunicaciones internas de la red MartisDXX se basan en canales HDLC que se aaden a las seales de trama. El procesador de la unidad puede transmitir y recibir mensajes de otros nodos con un controlador HDLC conectado a interfaces con trama de la unidad. Normalmente, los mensajes se envan mediante el bus de control a las dems unidades para su proceso o para su envo a otros nodos. La velocidad de transmisin de los canales HDLC puede seleccionarse dentro de los lmites de 4 kbit/s a 64 kbit/s, segn los requisitos y la capacidad de transmisin disponible. Adems de las palabras de sincronizacin de tramas y los canales de datos transmitidos, las estructuras de trama tambin incluyen algunos bits que no tienen asignada ninguna funcin en las recomendaciones o que no se utilizan en la aplicacin en cuestin. Estos bits pueden utilizarse para la transmisin de informacin interna del sistema y las organizaciones o sistemas pueden tambin utilizarlos para algunas funciones internas. En el sistema MartisDXX, la funcin de estos bits especiales se define mediante los interfaces de usuario.
396
6.19.2.3 Estructura de trama de 2048 kbit/s El sistema MartisDXX utiliza una estructura de trama para 2048 kbit/s segn G.704. El primer intervalo de tiempo de una trama, ts0, contiene la Palabra de sincronizacin de trama (FSW), cuyos bits tienen un significado diferente en las tramas impares y en las pares. Las tramas pares contienen la seal de alineamiento de trama y las impares especifican un bit de esta palabra como seal de alineamiento de trama, otro como alarma de extremo remoto de trama y cinco bits especiales. Es aconsejable que el canal HDLC interno del sistema MartisDXX utilice cuatro de estos cinco bits. Su funcin se define en el interfaz de usuario mediante la ventana QMH Parameterization (parmetros QMH). No obstante, si se utiliza la comprobacin CRC, sta emplear el primer bit del intervalo de tiempo ts0 de cada trama que, por lo tanto, no se podr definir para otras funciones en el interfaz de usuario. El primer bit de 16 intervalos de tiempo consecutivos ts0 forma una multitrama CRC que consta de 16 tramas. Esta multitrama tiene seis bits de sincronizacin de trama, ocho para la suma de comprobacin CRC y dos que se utilizan para transmitir informacin de errores de bloque de extremo remoto. El periodo de 16 tramas se divide en dos subgrupos de ocho tramas cada uno. Se calcula una suma de comprobacin de forma independiente para ambos subgrupos y se enva durante el siguiente subgrupo. El extremo receptor lleva a cabo la comprobacin CRC y, si se detecta algn bloque con errores, se enva informacin sobre el mismo al extremo remoto ajustando el bit de error de bloque correspondiente para que indique 0 durante una multitrama. Si se utiliza la Sealizacin asociada de canal CAS, los intervalos de tiempo ts1 a ts15 y ts17 a ts31 se reservan para la transmisin de datos de carga til. Cada intervalo de tiempo de datos tiene su palabra de sealizacin de 4 bits correspondiente, que se transmite en el intervalo de tiempo ts16 de una multitrama. Si un intervalo de tiempo de datos no necesita capacidad de sealizacin, otras funciones pueden utilizar los bits del intervalo de tiempo ts16. Una multitrama consta de 16 tramas y dentro de ella el primer intervalo de tiempo ts16 (de la primera trama) se utiliza para transmitir la palabra de sincronizacin de trama (cuatro bits en el estado 0), la alarma de extremo remoto de multitrama y tres bits especiales. La funcin de estos bits especiales puede definirse mediante el interfaz de usuario. Si no se utilizan, es aconsejable definir estos bits en el estado 1. Los intervalos de tiempo ts16 de las dems tramas llevan los datos de sealizacin para dos intervalos de tiempo cada uno, cuatro bits para cada intervalo de tiempo de datos. Por ejemplo, ts16/Fr1 lleva los datos de sealizacin para los intervalos de tiempo ts1 y ts17. Se puede situar un canal HDLC en cualquier intervalo de tiempo libre en el que pueda ocupar un nmero determinado de bits. Un bit de intervalo de tiempo puede transportar 8 kbit/s de datos y, por lo tanto, la capacidad total de los 8 bits en un intervalo de tiempo es 8 x 8 = 64 kbit/s. No obstante, es aconsejable ubicar el canal HDLC en los bits B5, B6, B7 y B8 del intervalo de tiempo ts0. Debido a la alternancia de tramas, la capacidad del intervalo de tiempo TS0 es slo de 4 kbit/s por bit y esos cuatro bits juntos proporcionan un canal de transmisin de 16 kbit/s. Si el canal HDLC est situado en el bit B1 del intervalo de tiempo ts0, sustituyendo a la comprobacin CRC, no se pueden utilizar otros bits para formar el canal HDLC. Multiplexin y demultiplexin de tramas a 2048 kbit/s Las tramas que van a transmitirse se multiplexan en el multiplexor de tramas y se ajustan por medio del reloj de transmisin. Los datos que se van a transmitir llegan a travs del X-bus a un bfer de transmisin en el que el multiplexor de tramas toma los datos, de intervalo de tiempo en intervalo de tiempo, en una operacin supervisada por el reloj de trama del bus. El intervalo de tiempo ts0 tambin puede recibirse procedente del bus por medio del bfer de transmisin; no obstante, la seal de alineamiento de trama suele generarse en el multiplexor. Los dems bits del intervalo ts0 se leen en la trama transmitida a partir de posiciones que se definen mediante el interfaz de usuario. Por ejemplo, los datos del canal HDLC se reciben en serie del controlador HDLC y se ajustan mediante el reloj de transmisin. Los datos de la primera trama de la
397
multitrama de sealizacin se generan en el multiplexor y los datos de sealizacin de intervalo de tiempo se reciben mediante el bfer de transmisin del X-bus. Antes de la transmisin de la trama, se calcula una suma de comprobacin CRC y se ubica la estructura de multitrama CRC en el primer bit del intervalo de tiempo ts0. El receptor buscar la seal de alineamiento de trama en la seal decodificada recibida. Una vez localizado el alineamiento en la posicin correcta de tramas consecutivas, se sincroniza el receptor y se demultiplexa la trama. La bsqueda de la seal de alineamiento de trama se lleva a cabo de acuerdo con un diagrama de estado que debe garantizar que la sincronizacin del receptor se llevar a cabo correctamente, incluso en conexiones con ruido.
FAS='1' FAS='1'
ALINEAMIENTO
B2='1' FAS='1' FAS='0' B2='0' 3 VECES
FAS='1' B2='0' FAS='0' FAS='1'
FAS='0'
FAS='0'
BSQUEDA
FAS='0'
A0FS001A
Fig. 168: Diagrama de estado de alineamiento de trama a 2048 kbit/s
En la parte derecha de la Fig. 168 aparecen los estados del modo de bsqueda: se activa la alarma de alineamiento de trama y los datos al X-bus se definen como SIA. En la parte izquierda, el receptor se sincroniza con una trama recibida y la alarma est desactivada. En el modo de bsqueda, hay que localizar la palabra de sincronizacin de trama correcta, posteriormente, el intervalo de tiempo ts0 de la siguiente trama debe tener el bit B2 en el estado 1 y, de nuevo, la palabra de sincronizacin de trama debe ocupar la posicin correcta en la
398
siguiente trama; slo entonces se sincronizar la trama. Si no se cumple alguna de estas condiciones, se repite la bsqueda desde el principio. Una vez sincronizada la trama, se desactiva la alarma y se suprime la SIA de los datos proporcionados al X-bus. Cuando se localiza el alineamiento de trama, el receptor supervisa las palabras de sincronizacin de trama recibidas. Se considera que el alineamiento de trama se ha perdido si se recibe una palabra de sincronizacin de trama deteriorada en tres tramas consecutivas. En este caso, se activa la alarma de sincronizacin de trama y se inicia una nueva bsqueda de alineamiento de trama. El receptor tambin supervisa el estado del bit B2 en el intervalo de tiempo ts0 de las tramas impares. Se considera que este alineamiento se ha perdido si el bit B2 es 0 en tres tramas consecutivas En el receptor tambin se cuenta el nmero de palabras de sincronizacin incorrectas para calcular la tasa de errores de la conexin. Por lo general, el lmite para la tasa de errores se fija en 10E-3. Si se supera este valor, se inhibe la recepcin y el receptor establece la SIA como datos para el X-bus y activa la alarma de tasa de errores. Cuando se pierde el alineamiento de trama, no se calcula la tasa de errores. Se supervisan los bits de datos recibidos para detectar una SIA. Se considera que los datos recibidos son una SIA si hay menos de tres bits con el estado 0 durante dos tramas y se activa la correspondiente alarma. El bit de alarma de extremo remoto se extrae del intervalo de tiempo ts0 de una trama recibida y se filtra de tal forma que se necesitan tres estados idnticos en tramas consecutivas para cambiar el valor filtrado. Un valor filtrado 1 activa las funciones definidas en la tabla de alarmas. En situaciones de fallo del receptor, si la tasa de errores es demasiado alta o se ha perdido el alineamiento de trama, por ejemplo, el receptor transfiere la informacin correspondiente al transmisor que, posteriormente, activa el bit de alarma remota en el intervalo de tiempo transmitido ts0. La comprobacin CRC se utiliza para incrementar la fiabilidad del alineamiento de trama y evitar el alineamiento en palabras que slo simulan la palabra de sincronizacin. El receptor se sincroniza con la primera palabra que resulta idntica a la palabra de sincronizacin de trama. Si algn equipo de datos de un intervalo de datos enva esta palabra detectada y si la palabra permanece sin cambios durante un periodo de tiempo ms largo, el receptor puede sincronizarse falsamente con esta palabra de sincronizacin simulada. Esta situacin se detecta con la comprobacin CRC.
399
A0FS002A
Fig. 169: Diagrama de estado de alineamiento de multitrama CRC a 2048 kbit/s El diagrama de estado de alineamiento multitrama CRC aparece en la Fig. 169. El estado que figura en la parte superior incluye el diagrama de estado de alineamiento de trama a 2048 kbit/s. Cuando se localiza el alineamiento de trama, el receptor inicia la bsqueda de la seal de alineamiento de multitrama CRC. Esta seal se localiza cuando el receptor encuentra dos seales de alineamiento multitrama CRC correctas en la posicin correcta dentro de un periodo de 8 ms. Entonces se inicia el recuento de errores CRC. Si no se encuentran dos seales de alineamiento de multitrama CRC dentro del periodo de 8 ms, tambin se inicia una nueva bsqueda de alineamiento de trama y se activa una alarma de sincronizacin de trama. El receptor empieza a contar errores de bloque CRC cuando se localiza el alineamiento de multitrama CRC. Se inicia la bsqueda de alineamiento de trama y se activa una alarma si de cada 1000 bloques hay ms de 914 con fallos. Tambin se supervisan las palabras de sincronizacin de multitrama CRC: si no se encuentra una palabra de sincronizacin de multitrama CRC correcta dentro de un periodo de 8 ms, se inicia una nueva bsqueda de alineamiento de trama. La multitrama de sealizacin consta de los intervalos de tiempo ts16 de 16 tramas consecutivas. Los primeros cuatro bits del intervalo de tiempo ts16 de la primera trama forman la palabra de sincronizacin multitrama. Estos bits son todo ceros (0). Los dems intervalos de tiempo ts16 contienen informacin de sealizacin para los intervalos de tiempo de datos.
400

MTr FSW es vlida
C
MTr FSW es errnea

A0FS003A
Fig. 170: Diagrama de estado de alineamiento multitrama de sealizacin
La bsqueda de la seal de alineamiento de multitrama de sealizacin se inicia cuando se localiza el alineamiento de trama. Si los cuatro primeros bits del intervalo de tiempo ts16 son ceros (0), se considera que sta es la palabra de sincronizacin de multitrama. No obstante, para evitar un falso alineamiento, es necesario que el intervalo de tiempo ts16 anterior tenga por lo menos un bit en el estado 1. Se elimina SIA de la informacin de sealizacin al X-bus y la alarma de multitrama enviada al extremo remoto se desactiva al localizar el alineamiento. La funcin de supervisin de la palabra de sincronizacin de multitrama se inicia al sincronizar la multitrama. Si se detectan errores en dos palabras de sincronizacin consecutivas, el alineamiento de multitrama se considera perdido. En el estado sincronizado, se supervisa el contenido de todos los intervalos de tiempo ts16 y, si todos los de una multitrama contienen slo ceros (0), se considera que el alineamiento de multitrama se ha perdido. Si se pierde el alineamiento, se activa la correspondiente alarma, los datos de sealizacin al X-bus se definen como SIA y se activa la alarma de extremo remoto transmitida (ts16/B6). La alarma de extremo remoto se elimina del intervalo de tiempo de sincronizacin de multitrama de sealizacin recibido. El estado de la alarma se filtra de forma que se necesitan tres estados idnticos en tramas consecutivas para cambiar el valor filtrado. Un valor filtrado de 1 activa una alarma. Se puede utilizar el interfaz de usuario para establecer que el estado de la alarma tambin defina los datos de sealizacin al X-bus como SIA. En este caso, el bit de alarma de extremo remoto de trama tambin definir los datos de sealizacin dirigidos al Xbus como SIA.
401
Si se pierde la sincronizacin de multitrama de sealizacin, se procede a supervisar los datos del intervalo de tiempo de sealizacin para detectar una SIA. Se considera que una seal es SIA si el intervalo de tiempo de sealizacin durante una multitrama no contiene ningn bit en estado 0 o slo uno.
6.19.2.4 Bfer En el sentido de la transmisin, el bfer proporciona datos de intervalo de tiempo del X-bus a la trama para su transmisin. Cuando la unidad de crosconexin proporciona datos al X-bus, tambin aade informacin sobre la ubicacin de la trama transmitida en la que se sitan los datos. La unidad conserva los datos en su bfer de transmisin en una posicin que corresponde a la posicin del intervalo de tiempo en la trama. Los circuitos de multiplexin de trama conseguirn los datos cuando estn transmitiendo el intervalo de tiempo correspondiente. Puesto que existe la posibilidad de escribir los datos del bus en cualquier posicin del intervalo de tiempo del bfer, ste debe controlar que las operaciones de escritura y lectura no se dirijan simultneamente al mismo intervalo de tiempo. Hay dos formas de evitar tales situaciones de conflicto en la unidad QMH: 1. La longitud del bfer de transmisin se fija en dos tramas. Seguidamente, el bloque de multiplexin de tramas lee el rea de la primera trama y el bus escribe en el rea de la segunda. Este arreglo del bfer de transmisin provoca un retardo de una trama o 125 ms. Las operaciones de lectura y escritura se realizan en la misma rea de trama, pero la trama transmitida se sincroniza con el reloj de trama de bus y los datos se escriben en el bfer en una secuencia definida y a una velocidad regular de forma que el conflicto lectura/escritura se evita con eficacia. En este caso, slo se produce un pequeo retardo de trama, pero los datos deben distribuirse uniformemente en intervalos de tiempo del X-bus. El bus tiene una capacidad limitada para la distribucin uniforme: se reserva para conexiones de 2048 kbit/s y 8448 kbit/s y se aconseja el uso de esta capacidad para lneas de enlace.
2.
El bfer de recepcin (Rx) puede ajustarse a la alternativa 2 Fr mediante el interfaz de usuario. En este caso, el bfer de transmisin se ajusta a la forma abreviada que proporciona un pequeo retardo. Las otras alternativas crean un bfer de dos tramas. En el sentido de la recepcin, el bfer proporciona al X-bus los datos de intervalo de tiempo recibidos de la trama demultiplexada. Cuando la unidad de crosconexin solicita datos de las unidades de interfaz a travs del X-bus, tambin especifica el intervalo de tiempo relacionado. Normalmente, la fase de la trama recibida no coincide con la fase de trama del X-bus; por otra parte, el receptor escribe datos de intervalo de tiempo en el bfer de recepcin ajustado por la trama recibida. Por lo tanto, el bfer de recepcin (Rx) tiene que controlar que las operaciones de lectura y escritura no entren en conflicto, a pesar de las fluctuaciones de velocidad y de fase (jitter). Si las direcciones de lectura y escritura se aproximan demasiado, hay que desplazar una de ellas, es decir, hay que centrarla. La distancia mnima permitida entre las direcciones de lectura y escritura depende de los requisitos del sistema. En la unidad QMH, el centrado se realiza cambiando la direccin de lectura; el cambio siempre es una trama o un mltiplo de una trama. El centrado provoca la prdida o retransmisin de un determinado nmero de tramas; este nmero es proporcional a la distancia a la que se desplaza la direccin de lectura. Mediante el interfaz de usuario se pueden seleccionar cuatro longitudes diferentes para el bfer de recepcin para que cumpla los diferentes requisitos como, por ejemplo, retardo mnimo o la posibilidad de tolerar fluctuaciones de velocidad grandes.
402
Hay que efectuar la operacin de centrado al encender el equipo, cuando una seal recibida contiene alteraciones o interferencias, o cuando la transmisin es plesicrona. Si un sistema plesicrono muestra de forma constante una diferencia de frecuencia en la misma direccin, hay que centrar el bfer a intervalos peridicos. La duracin del intervalo depende de la diferencia de frecuencia y de la distancia desde la posicin de direccin de lectura centrada a la posicin en la que se produce un nuevo centrado. Modos de operacin del bfer
Bfer de recepcin 2 Tr 4 Tr 8 Tr 64 Tr Retardo de recepcin 02 Tr 13 Tr 17 Tr 163 Tr Longitud de transmisin 1 Tr 2 Tr 2 Tr 2 Tr 2 Tr Retardo de transmisin aprox. 0 Tr 1 Tr 1 Tr 1 Tr 1 Tr
8 Tr enlace compuesto 26 Tr
403
Bfer de recepcin de 2 tramas La longitud del bfer de recepcin es de dos tramas, lo que proporciona un retardo de conexin mnimo.
PH < 2 TS INDICADOR DE LECTURA ANTES DEL CENTRADO INDICADOR DE ESCRITURA
PH < 2 TS INDICADOR DE ESCRITURA INDICADOR DE LECTURA ANTES DEL CENTRADO
TRAMA 1
TRAMA 0
TRAMA 1
TRAMA 0
A0FS005A
Fig. 171: Centrado en un bfer Rx de dos tramas
En un bfer corto, la distancia mnima permitida entre las direcciones de lectura y escritura es un intervalo de tiempo. La distancia se comprueba a intervalos de dos tramas, cuando la direccin de lectura se desplaza a una trama nueva. Si las direcciones estn demasiado cerca en el momento de la comprobacin, se lleva a cabo una operacin de centrado desplazando la direccin de lectura una trama ms all. Esto significa que hay una trama que se pierde o se repite. En un sistema plesicrono, la distancia desde la posicin centrada a la posicin en la que se produce un nuevo centrado es una trama como en , y el intervalo entre las situaciones de centrado es a 2048 kbit/s 240/df, donde df es la diferencia de frecuencia entre la seal recibida de la lnea y la frecuencia de recepcin generada por la frecuencia del reloj del X-bus. El bfer pequeo puede utilizarse para conexiones de 2048 kbit/s y, posteriormente, utilizar una distribucin par en el X-bus. Esta es la opcin recomendada para que las lneas de enlace mantengan los retardos de transmisin en los valores ms bajos posibles.
404
Bfer de recepcin de 4 tramas
PH < 1 TR PH < 1 TR
TRAMA 3
TRAMA 0
TRAMA 3
TRAMA 0
TRAMA 2
TRAMA 1
TRAMA 2
TRAMA 1
VELOCIDAD DE LA LNEA >VELOCIDAD DEL NODO

A0FS006A
Fig. 172: Centrado en un bfer Rx de cuatro tramas
La distancia mnima permitida entre las direcciones de lectura y escritura es de una trama. La distancia se comprueba a intervalos de cuatro tramas, cuando la direccin de lectura se desplaza a la trama Tr0 (desde la trama Tr3). Si las direcciones estn demasiado cerca en el momento de la comprobacin, se lleva a cabo una operacin de centrado desplazando la direccin de lectura una trama ms all. El sentido de salto de la direccin depende del sentido desde el que se aproxima la direccin de escritura a la direccin de lectura. Aqu, el centrado significa que hay una trama que se pierde o se repite. En un sistema plesicrono con un bfer de recepcin de cuatro tramas, el intervalo entre las situaciones de centrado est en 2048 kbit/s 256/df. Se recomienda el uso del bfer de 4 tramas (4 Tr) para los interfaces de usuario con trama.
405
PH < 1TR
PH < 1 TR INDICADOR DE LECTURA ANTES DEL CENTRADO
INDICADOR DE ESCRITURA 7 6 0 1
7 6
0 1
5 4 3
5 4 3

A0FS007A
Fig. 173: Centrado en un bfer Rx de ocho tramas
La distancia permitida entre las direcciones de lectura y escritura de un bfer de recepcin de ocho tramas es una trama. Si la comprobacin detecta una distancia menor, la direccin de lectura se desplaza a una nueva posicin, cuatro tramas ms lejos. En este caso, el centrado significa que se pierden o se repiten cuatro tramas. El bfer de ocho tramas conserva la alternancia de tramas tambin despus de la crosconexin, cuando se utiliza una estructura de trama de 2048 kbit/s. El bfer de 8 tramas (8 Tr) es la nica posibilidad para los enlaces compuestos. El centrado de los enlaces compuestos se define de forma que la distancia mnima permitida entre las direcciones de lectura y escritura sea de dos tramas. En otros aspectos, el centrado es igual que el modo bsico del bfer de ocho tramas. En un sistema plesicrono, el intervalo entre las situaciones de centrado es a 2048 kbit/s enlace compuesto a 2048 kbit/s 512/df 1024/df
Para la operacin de enlace compuesto se utiliza un bfer con una longitud de ocho tramas, que tambin se puede utilizar para otras aplicaciones, en concreto si hay que manejar correctamente fluctuaciones anormalmente grandes o si la alternancia de tramas tiene que permanecer intacta tras el centrado.
406
VENTANA DE CENTRADO PH < 1TR INDICADOR DE ESCRITURA INDICADOR DE ESCRITURA
INDICADOR DE ESCRITURA INDICADOR DE LECTURA 0..7
56..63 56..63
0..7
48..55 48..55 8..15
8..15
40..47 40..47 16..23 32..39 32..39 24..31 24..31
16..23
INDICADOR DE LECTURA
ANTES DEL CENTRADO
DESPUS DEL CENTRADO

A0FS008A
Fig. 174: Centrado en un bfer Rx de 64 tramas
En un bfer de recepcin de 64 tramas, se activa una nueva operacin de centrado si la distancia entre las direcciones de lectura y escritura es inferior a una trama. Ahora, el centrado significa que hay 32 tramas que se pierden o se repiten. El bfer largo da lugar a un retardo de hasta 63 tramas y, por lo tanto, slo se recomienda para usos especiales. La distancia de desplazamiento es muy grande en un sistema plesicrono y el bfer est bien adaptado para fluctuaciones de frecuencia grandes. En un sistema plesicrono, el intervalo entre las situaciones de centrado es a 2048 kbit/s 8192/df.
407
Bfer de varias tramas En el sentido de la transmisin, los datos de sealizacin se dirigen a travs del mismo bfer que los datos de intervalos de tiempo. La multitrama de sealizacin de la trama que se va a transmitir se sincroniza con el reloj multitrama del X-bus. La unidad de crosconexin proporciona datos de sealizacin junto con otros datos de intervalo de tiempo de la trama. La unidad QMH genera un intervalo de tiempo de sincronizacin en la primera trama de la multitrama de sealizacin. De esta forma, los datos de sealizacin y de intervalos de tiempo tienen los mismos retardos en el sentido de la transmisin. En el sentido de la recepcin, la fase de la multitrama de seal recibida suele diferir de la fase de la multitrama del X-bus. Por lo tanto, los datos de sealizacin recibidos tienen que almacenarse en un bfer hasta que la unidad de crosconexin realiza la funcin de crosconexin para los datos afectados. Hay dos alternativas para la longitud del bfer de multitrama: dos y cuatro multitramas. La longitud del bfer de multitrama depende de la longitud seleccionada del bfer de trama. Bfer de multitrama
Modo de bfer de trama Modo de bfer de multitrama 2 tramas 48 tramas 64 tramas 2 multitramas 2 multitramas 4 multitramas Retardo de recepcin de Retardo de transmultitrama misin de multitrama 02 multitramas 02 multitramas 13 multitramas 0 tramas 1 trama 1 trama
La longitud (duracin) de una trama es 125 ms; la de una multitrama es 2 ms. En ambos modos de bfer de multitrama, el centrado se activa si la distancia entre la fase de multitrama recibida y la de multitrama de X-bus es inferior a una trama. En un bfer con dos multitramas, el centrado se realiza desplazando la direccin de escritura una trama ms all, lo que significa que la informacin de una multitrama se pierde o se repite. En un bfer con cuatro multitramas, el centrado significa que se pierde o se repite la informacin de dos multitramas. En las unidades QMH y de crosconexin, los datos de sealizacin y de intervalo de tiempo tienen bferes separados. Por lo tanto, hay diferentes retardos en el procesamiento de los datos de sealizacin y en el de los datos de intervalo de tiempo. Esto significa que los datos de sealizacin y los de intervalo de tiempo que se sitan en una trama transmitida no se originan, necesariamente, en la misma trama.
408
6.19.2.5 Modos de operacon QMH Los interfaces de lnea y los interfaces de acceso de usuario son las dos categoras de interfaces de nodo MartisDXX. Las lneas de enlace son lneas que conectan los nodos MartisDXX y los enlaces siempre son interfaces con estructura de trama. Los interfaces de acceso de usuario conectan lneas de usuarios a un nodo y pueden ser interfaces de canal o interfaces de canal con estructura de trama. Las unidades QMH pueden utilizarse como interfaces de lnea o de acceso de usuario. El interfaz de usuario presenta al usuario un interfaz de canal con estructura de trama G.704. La diferencia ms importante entre el modo de enlace y el de usuario es que la utilizacin de los intervalos de tiempo en el interfaz de lnea o enlace viene determinado por el Sistema de gestin de red mientras que en un interfaz de canal con estructura de trama es el usuario el que lo determina.
Unidad QMH como enlace Enlace de 2048 kbit/s Cuando se utiliza una lnea como lnea de enlace, se dedica una parte de la trama para transferir informacin interna del sistema. Esta informacin incluir datos sobre, por ejemplo, canales de gestin de red que utilicen el formato HDLC. El transmisor siempre regenerar la palabra de sincronizacin de trama y la comprobacin CRC en una lnea de enlace. Al establecer una conexin de lnea de enlace, hay que seleccionar la estructura con trama y la comprobacin CRC. Hay que activar el canal HDLC correspondiente y los bits recomendados para el enlace son los B5B8 en intervalo de tiempo ts0. El bfer de enlace es pequeo para garantizar un retardo mnimo a travs del nodo. Es aconsejable activar el intervalo de tiempo de sealizacin CAS del enlace para que siempre est reservado para sealizacin y el sistema de gestin de red no pueda utilizarlo como intervalo de tiempo de datos. Lneas de enlace compuesto La lnea de enlace compuesto puede utilizarse para combinar varios interfaces paralelos de 2048 kbit/s con el objetivo de incrementar el nmero mximo de intervalos de tiempo de un interfaz de lnea/enlace de n x 64 kbit/s. La integridad de tiempo de los intervalos de tiempo en la lnea de enlace compuesto se conserva aunque el n x 64 kbit/s se conecte a travs de cables separados fsicamente. El modo de enlace compuesto puede utilizarse para velocidades de lnea de 2048 kbit/s cuando se hace uso de una trama con CRC4. Este modo siempre exige bferes de gran tamao (ocho tramas). Uno de los interfaces funcionar como maestro y los dems como esclavos. Todos los componentes compuestos deben tener la misma velocidad binaria. Los interfaces se sincronizan entre s mediante su estructura multitrama CRC4. En el sentido de la transmisin, los bferes de transmisin de interfaz y los multiplexores de trama transmitida se sincronizan con la seal MSYN del X-bus para transmitir en la misma fase de multitrama. En el sentido de la recepcin, el interfaz maestro enva informacin sobre su fase de lectura de bfer de recepcin a los esclavos, que centrarn sus propios bferes de recepcin en la misma fase. Esta operacin hace que los intervalos de tiempo de datos enviados desde un nodo de transmisin de la misma trama se lean juntos dentro de una trama en la unidad SXU del nodo de recepcin.
409
CANAL DE CONTROL Indicador de lectura 7 Bfer de recepcin 6 5 4 Indicador de escritura 3 0 1 1 2 0 Indicador de lectura
MSYN
Bfer de transmisin
ESCLAVO
CANAL DE CONTROL MSYN Indicador de lectura Indicador de lectura
7 6 Bfer de recepcin 5 4 Indicador de escritura
0 1 1 2 3 0 Bfer de transmisin
ESCLAVO
CANAL DE CONTROL. MSYN Indicador de lectura 7 6 Bfer de recepcin 5 4 3 0 1 1 2 0 Bfer de transmisin Indicador de lectura
X-BUS
X-BUS
MAESTRO
A0FS009A
Fig. 175: Principio de operacon de la lnea de enlace compuesto
En teora el retardo mximo permitido entre lneas en una lnea de enlace compuesto es 0.5 tramas. Debido al centrado la direccin de lectura maestra se produce cuando la direccin de escritura est en el rea 62. No obstante debido a razones tcnicas el retardo mximo es 50 ms. Cada lnea de una lnea de enlace compuesto gestionar sus propios datos de sealizacin. Las lneas que transportan uno o ms canales de datos con datos de sealizacin utilizarn el ltimo intervalo de tiempo o ts16, si es posible, como canal de sealizacin con una estructura multitrama. No es necesario utilizar un intervalo de tiempo CAS para lneas que no incluyen canales de datos con sealizacin.
410
QMH como punto de acceso usuario La unidad QMH ofrece al usuario un interfaz de canal con estructura de trama G.704. El punto de acceso del usuario con estructura de trama tiene las mismas funciones que un interfaz de enlace correspondiente. Los bits especiales se utilizan segn los requisitos del cliente. Hay muchas posibilidades de utilizar la unidad QMH como punto de acceso del usuario. A continuacin se describen algunos ejemplos.
Con estructura de trama, con o sin CRC Esta es la forma bsica de conectar a un nodo MartisDDX las piezas del equipo que utilicen la estructura de trama G.704. A travs de la red slo se transmiten los canales de datos de los intervalos de tiempo ts1ts31 junto con los datos de sealizacin del intervalo de tiempo ts16, si es necesario. La estructura de trama se demultiplexa en el punto de interfaz y el sistema de crosconexin recibe nicamente los datos de carga til para su procesamiento adicional. En el sentido de la transmisin, toda la estructura de trama y la palabra de sincronizacin de trama se crean en el interfaz, mientras que los datos de carga til de la crosconexin se aaden a la trama. El equipo de usuario que va a conectarse no suele disponer de informacin acerca del protocolo del canal de control del sistema MartisDXX. Por lo tanto, el canal HDLC no se conectar al interfaz (con la excepcin de algunos NTUs del sistema MartisDXX). Los bits libres del intervalo de tiempo ts0 pueden ajustarse en el estado requerido por medio del equipo de usuario. Puede utilizarse el bit de indicacin de alarma de extremo remoto de sincronizacin, RAI, si el equipo que va a conectarse as lo requiere. Si el equipo de usuario admite la utilizacin de CRC, se recomienda utilizar la comprobacin CRC en el interfaz. Algunos componentes del equipo utilizan los bits CRC E de una forma que no se ajusta a los estndares y en tales casos se pueden evitar las alarmas innecesarias definiendo los bits en un estado fijo, por lo general 1. Cuando se utiliza sealizacin de canal individual, la estructura con trama del sentido de la recepcin se demultiplexa en el interfaz y la sealizacin para cada canal se transfiere a la crosconexin para un procesamiento adicional. En el sentido de la transmisin, el intervalo de tiempo de sincronizacin de multitrama se crea en el interfaz y se rellena con bits libres. Los datos de sealizacin de la crosconexin se sitan en el intervalo de tiempo de sealizacin. Los bits libres suelen tener el estado 1 permanente. Si no se utiliza sealizacin, se puede tambin utilizar el intervalo de tiempo ts16 para transmitir datos de carga til.
411
Con estructura de trama; Transmisin de bits libres en ts0 a travs de la red Los bits libres del intervalo de tiempo ts0 pueden transmitirse a travs de la red MartisDXX cuando el equipo conectado a un nodo MartisDXX puede utilizarlos. Otras funciones pueden ser iguales a las del ejemplo anterior. Los bits libres del intervalo de tiempo ts0, utilizados por la aplicacin y que se transmiten a travs de la red, se ajustan en el estado X-conn cuando se definen los parmetros de la unidad QMH. La unidad transmitir despus estos bits en el mismo estado en que los recibe de la crosconexin. Como corresponde, los bits que se reciben en el intervalo de tiempo ts0 se pasan a la crosconexin en el mismo estado en que se reciben. En la lnea de transmisin, la capacidad de transmisin de datos es de 4 kbit/s para un bit libre en el intervalo de tiempo ts0 debido a la alternancia de tramas. Por lo tanto, la capacidad total de transmisin de los cinco bits B4B8 es 20 kbit/s. No obstante, el sistema MartisDXX utiliza un formato en el que un bit libre del intervalo de tiempo ts0 utiliza una capacidad de 8 kbit/s en las conexiones en las que se transmite a travs de la red. As pues, se necesita una capacidad total de 40 kbit/s para transmitir todos los bits B4B8 a travs de la red. La transmisin de los bits libres del intervalo de tiempo ts0 siempre utiliza 64 kbit/s de la capacidad de X-bus interna del nodo MartisDXX para cada interfaz, con independencia del nmero de bits transmitidos.
RED DXX
CRC CRC
TS0/FSW
TS0/FSW
TS0/LIBRE
N x 8k
TS0/LIBRE
TS16
SIG (Sealizacin)
TS16
DATOS
N x 64k
DATOS
A0FS010A
Fig. 176: Bits libres del TS0 conectados a travs de la red
412
Con estructura de trama; Transmisin del intervalo de tiempo ts0 a travs de la red Se puede utilizar la palabra de sincronizacin de trama para supervisar la conexin completa a travs de la red MartisDXX. En este caso, todo el intervalo de tiempo ts0 se dirige a travs de la crosconexin y se transmite al equipo lejano. Asimismo, la palabra de sincronizacin de trama, los bits libres del intervalo de tiempo ts0 y la alarma remota de trama se transmiten en toda la conexin. Si hay que conectar los datos de sealizacin de forma independiente sobre esta conexin, entonces es necesario regenerar la comprobacin CRC en el interfaz de acceso del usuario. Habr que calcular una nueva suma de comprobacin CRC porque el contenido de la trama cambiar debido al tratamiento diferente de los datos de sealizacin y los normales. La comprobacin CRC puede desactivarse cuando el equipo de usuario no admite la utilizacin de CRC.
RED DXX
CRC
CRC
TS0
7 x 8k
TS0
TS16
SIG (Sealizacin)
TS16
DATOS
N x 64k
DATOS
A0FS011A
Fig. 177: Ts0 conectados a travs de la red
Cuando se conecta a la red de transmisin, el intervalo de tiempo ts0 se invierte en el receptor antes de que se reenve a la crosconexin. El intervalo de tiempo est en estado invertido cuando se transmite a travs de la red, se vuelve a invertir de nuevo a su formato original en el interfaz de acceso del usuario de extremo remoto y, seguidamente, se aade a la trama como intervalo de tiempo de sincronizacin. El intervalo de tiempo ts0 se invierte para que no pueda provocar la sincronizacin falsa de los enlaces cuando se propaga a travs de la red. Se utiliza una capacidad de enlace de 56 kbit/s para transmitir todo el intervalo de tiempo ts0 a travs de la red. La transmisin del intervalo de tiempo ts0 utiliza 64 kbit/s de la capacidad de X-bus interna del nodo MartisDXX para cada interfaz. Cuando se definen los parmetros del interfaz (durante la puesta en servicio), Fault consequence BER 10E-3 (tasa de error de bit consecuencia de falla 10E-3) debe establecerse en Off (desactivado). Esto hace que los datos que se reciben con una tasa de error de bit peor que 10E-3 (calculada con ayuda de la palabra de sincronizacin de trama) se conecten a travs de la red y que no se defina la SIA como en una transmisin normal.
413
Cuando el intervalo de tiempo ts0 se transmite a travs de la red, el interfaz de acceso del usuario responder a los errores de forma distinta a la habitual. El bit de alarma de nivel de trama de extremo remoto no est activado cuando el receptor del interfaz de acceso del usuario detecta un error de trama grave porque este error har que el equipo de usuario de extremo remoto responda, por ejemplo, a travs del SIA, y active el bit de alarma de extremo remoto. El bit de alarma de extremo remoto se transmite seguidamente de vuelta al equipo de usuario de extremo prximo. Adems, la unidad QMH no responder a un bit FrFEA recibido. Si se produce una interrupcin en la red de transmisin y se enva al interfaz una SIA en vez de una seal de carga til, se detectar esta condicin en el transmisor y se enviar una SIA al equipo de usuario. El interfaz activa simultneamente la alarma SIA del X-bus.
Con estructura de trama; Ts0 y CRC conectados a travs de la red Con la ayuda de la comprobacin CRC se puede supervisar la calidad de la conexin del usuario en toda la red. Para poder hacerlo, se enva a travs de la red una combinacin del intervalo de tiempo ts0 y la comprobacin CRC desde el equipo de usuario de extremo prximo al de extremo remoto. La suma de comprobacin CRC se calcula para la seal total. Para obtener resultados iguales en la unidad que crea la suma de comprobacin CRC y en la que la evala, todos los bits de ambas localizaciones deben tener el mismo estado. El receptor recibir datos de sealizacin y de carga til a travs de diferentes retardos y, por lo tanto, no se podr utilizar sealizacin de canal crosconectado si la comprobacin CRC se transmite sobre la conexin. Los datos de reposo de intervalos de tiempo que posiblemente no se han utilizando tienen que ser iguales en ambos extremos de la conexin.
RED DXX
CRC 1 x 8k CRC
TS0
7 x 8k
TS0
DATOS
N x 64k
DATOS
A0FS012A
Fig. 178: Ts0 y CRC conectados a travs de la red
El intervalo de tiempo ts0 se invierte antes de su transferencia a la red de transmisin. En la lnea de enlace se utiliza una capacidad de 64 kbit/s para transmitir la combinacin del intervalo de tiempo ts0 y la comprobacin CRC, y 64 kbit/s del bus de crosconexin del nodo MartisDXX interno. Los bits E de la comprobacin CRC que indican la existencia de errores de bloques de
414
extremo remoto tambin se conectan a travs de la red. Si estos bits no se utilizan, deben definirse en el estado 1. El interfaz responde a los errores del mismo modo que cuando slo se conecta el intervalo de tiempo ts0 a travs de la red.
Transparente sin trama Los interfaces de una unidad QMH tambin pueden funcionar en modo transparente. En este modo, la seal recibida se conecta a travs de la red sin manipulaciones de tipo alguno. El receptor no se sincroniza con la estructura de trama de la seal entrante; no se realizan adiciones a la seal de salida en el transmisor. No obstante, el receptor divide la seal en segmentos de ocho bits, que se transmiten a travs de la red y a partir de los cuales se reconstruye en el transmisor una seal que se ajusta a la seal original. En la red de transmisin, una seal transparente requiere una capacidad segn su velocidad binaria de interfaz. Para utilizar el interfaz en modo transparente, el parmetro Framing (estructura de trama) debe definirse en Off (desactivado) durante el ajuste de parmetros. En el modo transparente no se detectan errores de trama ya que las tramas no se procesan de ninguna forma. La alarma para una tasa de error 10E-3 slo se calcular a partir de cdigos de error, mientras que en un modo normal se calcula utilizando tambin errores de palabra de sincronizacin de trama.
Transparente con supervisin CRC El interfaz puede definirse en un modo de funcin en el que la seal se conecte de forma transparente a travs de la red, pero en el que el receptor del interfaz de acceso del usuario se sincronice con la estructura de trama de seal recibida y realice una comprobacin CRC de la seal. En el sentido de la transmisin, el contenido de la seal no vara. El interfaz se configura en este modo definiendo el parmetro Framing como CRC monitor (monitor CRC) durante la configuracin de los parmetros. Asimismo, el interfaz generar informacin sobre los errores de estructuras, pero no emprender ninguna accin correctora.
415
6.19.2.6 Bucles en QMH El NMS puede controlar varios bucles de la unidad QMH. Los bucles se utilizan para localizar la seccin de la lnea que tiene fallas o averas y para detectar la direccin de transmisin o recepcin con fallas. La unidad incluye un control de lmite de tiempo del bucle que desactivar el bucle una vez transcurrido el tiempo definido por el usuario. Bucle de interfaz
UNIDAD GMH
MDULO DE INTERFAZ
CDIGO
SIA
TD BIN RELOJ Tx
BFER Tx
X-BUS
BUCLE DE INTERFAZ
A0FS015A
Fig. 179: Bucle de interfaz El bucle de interfaz se crea en el mdulo de interfaz y enva en un bucle los datos transmitidos y la seal de reloj de vuelta al receptor del interfaz. Se enva una SIA desde el interfaz y se activa el LED de alarma amarillo. El tipo del mdulo determina el punto en el que se va a crear el bucle. En la mayora de los casos y debido a razones tcnicas, el bucle no se crea con una seal con nivel de lnea. No obstante, el bucle siempre comprueba los conectores y el bus de control del mdulo de interfaz, as como una parte de la lgica del mdulo. El codificador y decodificador de lnea, as como el multiplexor y demultiplexor de trama, tambin se comprueban en el bucle. En el momento de creacin del bucle, no debera haber otras fallas en la lista de fallas de la unidad.
416
Bucle de equipo En un bucle de equipo, los datos transmitidos desde el multiplexor G.704 antes del mdulo de interfaz se envan en un bucle de retorno al demultiplexor. El interfaz enva una SIA y se activa el LED de alarma amarillo.
UNIDAD GMH
MDULO DE INTERFAZ
CDIGO RD BIN RELOJ Rx DEMULTIPLEXOR DE TRAMA BFER RX
CDIGO
SIA
TD RELOJ Tx BIN
BFER TX
X-BUS
A0FS016A
Fig. 180: Bucle de equipo
El bucle de equipo se realiza en la unidad y se utiliza para probar el multiplexor y demultiplexor de tramas. Ni el codificador/decodificador de lnea ni el mdulo de interfaz se incluyen en el bucle. Tambin se pueden detectar fallas en los bferes de transmisin y recepcin cuando se aade una seal de prueba de un equipo de medicin a la seal que pasa a travs del canal en bucle. Si no se detectan problemas con el bucle de interfaz, lo ms aconsejable es realizar una prueba con el bucle de equipo para garantizar que el mdulo est en perfecto estado.
417
Bucle de lnea En el bucle de lnea, los datos Rx recibidos por el mdulo de interfaz se envan en un bucle de retorno al transmisor del interfaz. La seal de reloj recibida se utiliza como reloj del transmisor. La SIA se conecta al X-bus en lugar de la seal recibida. Se enciende el LED de alarma amarillo.
UNIDAD GMH
MDULO DE INTERFAZ
SIA
CDIGO TD BIN RELOF Tx MULTIPLEXOR DE TRAMA
BFER Tx
CONT HDLC
X-BUS
A0FS017A
Con la prueba de bucle de lnea se pueden probar el mdulo de interfaz, el codificador y decodificador de lnea, as como el multiplexor y demultiplexor de tramas desde el conector de lnea del mdulo. Cuando se utiliza, el controlador HDLC funciona con el bucle de lnea. Todos los dems bits se envan en un bucle de retorno al interfaz. Bucle de lnea remoto El bucle de lnea remoto funciona en la unidad en bucle del mismo modo que el bucle de lnea (local). Este bucle se activa desde la unidad en el otro extremo de la lnea. El bucle se realiza mediante el canal HDLC y el canal de control sigue funcionando aunque el bucle de lnea remoto est activo. El estado de la unidad en bucle puede comprobarse con el terminal de servicio. Una vez creado el bucle, se enciende el LED amarillo de la unidad que controla el bucle, as como el LED amarillo de la unidad en bucle. Con este tipo de bucle se puede controlar toda la lnea.
418
RAI del reloj La unidad QMH puede emplear un bit dedicado de la estructura de trama como bit de alarma de reloj de extremo remoto. Cuando un nodo pierde la sincronizacin con la red, activa el bit de alarma. Cuando el nodo que recibe sincronizacin del nodo con falla detecta el estado de alarma de este bit, puede dejar de utilizar el reloj deteriorado y seleccionar la siguiente fuente de reloj en la lista de prioridad. El NMS puede seleccionar el bit que se utiliza como RAI del reloj. El usuario debe elegir un intervalo de tiempo y un bit para la RAI del reloj. El intervalo de tiempo RAI del reloj no puede utilizarse para datos de carga til. No obstante, los bits especiales como, por ejemplo, HDLC, pueden utilizarse en el mismo intervalo de tiempo con la RAI del reloj. El usuario tambin debe seleccionar la polaridad (estado activo). El interfaz activa la RAI del reloj en el sentido de la transmisin cuando recibe un mensaje de alarma de la unidad SXU a travs del bus de control. La RAI del reloj se desactiva de la forma correspondiente. En la direccin Rx, el procesador separa el bit RAI del reloj de los datos de entrada y lo muestrea con un periodo de muestreo de aproximadamente 10 ms. El estado del bit se conserva cuando se detectan dos estados iguales consecutivos. Si una unidad en estado activo recibe el bit RAI del reloj, desconectar el reloj SYB, si lo tiene. Si la unidad SXU pierde el reloj SYB, seleccionar la siguiente fuente de reloj en la lista de prioridad. Si la seal de reloj se pierde durante un breve periodo de tiempo, la unidad QMH devuelve el reloj al bus SYB cuando se desactiva la RAI del reloj y, posteriormente, la unidad SXU utilizar de nuevo el reloj. Si se pierde la sincronizacin durante un periodo ms prolongado, la unidad SXU eliminar el interfaz con fallas del bus SYB mediante un comando a travs del bus de control; seguidamente, la unidad SXU dirigir un comando al siguiente objeto de la lista de prioridad sin un bus SYB para que conecte el reloj a la lnea SYB suprimida.
419
6.19.2.7 Proteccin 1+1 Los interfaces 1 y 2 de la misma unidad pueden protegerse de forma 1+1; sin embargo, los interfaces 3 y 4 no pueden protegerse. En el modo protegido, ambos canales deben tener los mismos parmetros de velocidad y modo de trama. Una unidad que funcione en modo protegido se parecer a un puerto de crosconexin hacia el X-bus. En modo protegido, ambos canales transmiten la misma seal de datos procedente de un bfer. Los dos canales utilizan su propio multiplexor de trama para crear la estructura de trama. En el sentido de la recepcin se incluye un conmutador de cambio que selecciona el receptor activo. Las fallas de la seal Rx (recibida) se clasifican en varias categoras que el conmutador utiliza para seleccionar el interfaz que va a emplearse. Estas categoras se indican en la tabla de fallas. Por ejemplo 1.x significa primera categora (falla muy grave o la peor posible). Los modos de operacon del conmutador de cambio son operacon normal operacon preferente operacon forzado
En el operacon normal, el conmutador cambiar automticamente al otro interfaz si la categora de fallas de seal Rx (1, 2, 3, 4, 5, OK) del interfaz activo es peor que la categora del otro interfaz, durante un periodo de tiempo ms largo que el retardo de tiempo dado. Cuando las categoras son iguales para ambos interfaces, no se activa la operacin de cambio. En el modo de operacon preferente, se produce el cambio si existe una diferencia entre las categoras de fallas de interfaz; se activa el interfaz ms adecuado. En una situacin con categoras de fallas iguales para ambos interfaces, el conmutador selecciona el interfaz preferente.
420
INTERFAZ 1 CONECTOR DEL MDULO RD1 RD2 RCK AI

INTERFAZ DE DATOS
CDIGO DEMULTIPLEXOR DE TRAMA BIN BFER DE RECEPCIN
CONMUTADOR DE PROTECCIN
DR1 DR2
TD1 TD2
CDIGO
PUNTO DE DUPLICACIN BFER DE TRANSMISIN
DT
BIN TCK
INTERFAZ 2 CONECTOR DEL MDULO RD1 RD2 RCK SYNC IF. TD1 TD2 TCK CDIGO BIN
CDIGO BIN DEMULTIPLEXOR DE TRAMA BFER DE RECEPCIN C16M FSYN MSYN BFER DE TRANSMISIN
GEN. DEL RELOJ TX
A0FS013A
Fig. 182: Diagrama de bloque de proteccin
En el modo de operacon forzado, se obliga al conmutador a realizar el cambio sin retardo. Los datos procedentes del interfaz activo se conectan inmediatamente al X-bus. En esta situacin aparece el mensaje de falla Protection switch forced (conmutador de proteccin forzado) con el estado MEI y se enciende el LED rojo. Se define un retardo de tiempo operativo del conmutador para el modo de operacon preferente y el normal. El retardo se define como n x 10 ms, donde n=06000; es decir, el retardo es 01 minutos. Este retardo define la duracin permitida de la falla antes de que se active el conmutador para realizar el cambio.
421
Estado de fallas y de servicio (PMA, DMA, MEI, S) en modo 1+1 En principio, ambos interfaces generan sus propias alarmas (mensajes de alarma con estado de falla). Los estados PMA y S se procesan en este modo. Procesamiento del estado PMA En el modo de proteccin, el estado PMA normal se convierte en estado DMA y se da una condicin de falla adicional, Loss of protected signal (prdida de seal protegida), con un estado PMA. En los modos de operacon normal o preferente, esta condicin especial se crea cuando ambos interfaces tienen una falla que pertenece a la categora 3 o a una peor. En el modo de operacon forzado, esta condicin se produce si el interfaz forzado tiene un error que est en la categora 3 a 1. El interfaz inactivo no puede generar una falla que tenga el estado PMA. Procesamiento del estado S En el modo de proteccin, slo se genera un estado S si se produce el error Loss of protected signal (prdida de seal protegida). Alarmas de extremo remoto en modo 1+1 La alarma de extremo remoto indica que la seal Rx (recibida) est fuera de uso (estado S).
FrFEA MFrFEA =Trama Rx fuera de servicio = Multitrama Rx fuera de servicio
Las alarmas de extremo remoto Tx (FrFEA, MFrFEA) de ambos interfaces se generan dando por hecho un estado de falla del interfaz activo. Durante un breve periodo de tiempo, cuando el conmutador de cambio est en una fase de transicin, el extremo remoto puede generar una alarma aunque no exista ninguna condicin de falla en el mejor interfaz. En el modo de operacon forzado, el interfaz activo forzado es el nico que puede provocar el envo de alarmas de extremo remoto. Procesamiento de RxAIS RxAIS y RxAIS a SigTS siempre se generan cuando se enva FAE o MFrFAE. La generacin de AIS (SIA) depende del estado de falla del interfaz seleccionado.
422
6.19.3 Mdulos de interfaz para la unidad de interfaz QMH
6.19.3.1 Generalidades Los mdulos utilizados para la unidad de interfaz QMH son G703-75-Q G703-120-Q
423
6.19.4 Fallas y acciones de QMH
6.19.4.1 Terminologa Los siguientes acrnimos se utilizarn en las tablas.

Estado de mantenimiento: PMA DMA MEI Estado de servicio: S Indicaciones de LED: R Y RB Acciones consecuentes: TxAIS RxAIS TxTS-AIS FrFEA MFrFEA = Insercin de SIA (AIS) en la seal Tx = Insercin de SIA (AIS) en la seal Rx = Insercin de SIA en intervalos de tiempo de la seal Tx = Alarma de extremo lejano a nivel de trama (ts0/B3 en tramas de 2Mbit/s) = Alarma de extremo lejano a nivel de multitrama (FR0/ta sig/B6) = LED de alarma rojo = LED de alarma amarillo = Parpadeo del LED de alarma rojo = Alarma de servicio = Alarma de mantenimiento inmediato = Alarma de mantenimiento diferido = Informacin de evento de mantenimiento
MFrFEA tambin se transmite si se transmite FrFEA.
424
6.19.4.2 Fallas de la seal transmitida (bloque 1, 2, 3, 4)
Condicin de falla Tx Clock fault (PLL), falla del reloj Tx (PLL) Fallas del bus IA activity missing, sin actividad IA Bus sync. fault (block 0), falla de sincronizacin del bus (bloque 0) AIS from X-bus, SIA del X-bus BTE Tx line test, prueba de lnea BTE Tx
Estado PMA, S PMA, S PMA, S MEI, S MEI, S
LED R R Y Y Y
Seal Tx TxAIS TxTS-AIS TxTS-AIS TxAIS (a) Patrn de pruebas
(a) Slo cuando se transmite la seal de alineamiento de trama (FAS) a travs de la red.
6.19.4.3 Fallas de la seal recibida (bloque 1,2,3,4)
Fallas de seales y tramas 1.1 Interface module missing, sin mdulo de interfaz 1.2 Wrong interface module, mdulo de interfaz incorrecto 1.3 Rx signal missing, sin seal Rx 1.4 Rx signal is AIS, la seal Rx es SIA
Estado PMA, S PMA, S PMA, S MEI, S
LED R R R Y R R
Seal Rx RxAIS RxAIS RxAIS RxAIS RxAIS RxAIS
Seal Tx Corte de seal Tx FrFEA FrFEA FrFEA FrFEA
1.5 Prdida de alineamiento de trama 1.5.1 Frame alignment lost, alineamiento de tra- PMA, S ma perdido 1.5.3 Frame alignment lost by CRC, >915/1000 PMA, S errored CRC blocks, alineamiento de trama perdido por CRC, > 915/1000 bloques CRC con errores 1.5.2 CRC missing, sin CRC DMA 1.6 BER 10-3 - palabra de alineamiento de trama (respuesta normal al error) - errores de cdigo de lnea PMA, S
R R
RxAIS RxAIS
FrFEA FrFEA
1.7 Seal de entrada errnea 1.7.1 Own NNM messages received, mensajes PMA, S NNM propios recibidos 1.7.2 Wrong IDs in NNM messages, ID incorrec- PMA, S tos en mensajes NNM (puede inhibirse la deteccin) 1.7.3 No response to NNM message, sin respues- PMA, S ta a mensaje NNM 1.8 NTU problems, problemas de la NTU 1.8.1 NTU power off/local loop, alimentacin NTU desconectada/bucle local 1.8.2 NTU line break, cada de lnea de la NTU 1.8.3 NTU shor circuit, cortocircuito de la NTU 1.9 ASIC register error, error de registro ASIC MEI MEI MEI MEI PMA, S
R R
RxAIS RxAIS
R Y Y Y Y R
RxAIS RxAIS -
425
Bucles 2.1 Bucles locales 2.1.1 Interface back to equipment, interfaz de retorno al equipo 2.1.2 MUX/DEMUX back to eq., MUX/DEMUX de retorno al equipo 2.1.3 MUX/DEMUX back to line, MUX/DEMUX de retorno a la lnea 2.1.4 Line loop made by neighbour, bucle de lnea realizado por vecino
Estado MEI, S MEI, S MEI, S MEI, S
LED Y Y Y Y
Seal Rx RxAIS RxAIS
Seal Tx TxAIS TxAIS -
2.2 Bucles remotos 2.2.1 Remote controlled line loop (2.1.4), bucle de MEI, S lnea remoto controlado (2.1.4)
Fallas a nivel de multitrama 3.1 Multiframe alignment lost (group N), prdida de alineamiento de multitrama (grupo N)
Estado PMA, S
LED R Y
Seal Rx RxAIS/ SigTS RxAIS/ SigTS
Seal Tx MFrFEA MFrFEA
3.2 AIS in signalling, (group N), SIA en sealiza- MEI, S cin (grupo N) Las fallas de multitrama de la seal de 8 Mbit/s se detectan por separado en cada uno de los cuatro intervalos de tiempo de sealizacin (grupos).
Alarmas de extremo remoto 4.1 Frame far-end alarm, alarma de extremo remoto de trama (FrFEA)
Estado MEI, S
LED Y
Seal Rx RxAIS/ SigTS
Nota Operacin RxAIS puede desactivarse Operacin RxAIS puede desactivarse
4.2 Multiframe far-end alarm, alarma de extremo MEI, S remoto de multitrama (MFrFEA)
RxAIS/ SigTS
426
Seal degradada
Estado
LED R
RxAIS -
FrFEA -
5.1 Error rate, tasa de error 10-3 DMA - palabra de alineamiento de trama (insercin de SIA inhibida) 5.2 Error rate, tasa de error 10-6 - errores de bloque CRC - errores de cdigo de lnea (utilizado para velocidades superiores a 1 Mbit/s) 5.3 Excessive errors, errores excesivos 5.4 Degraded errors, errores degradados 5.5 Frequency difference, diferencia de frecuencia - variacin de fase excesiva en bfer de entrada 5.6 Buffer slips/1 hour, desplazamientos de bfer/1 hora DMA
Programable R Programable R DMA R
Programable Programable Programable Programable -
MEI
RB
6.19.4.4 Fallas varias (bloque 1, 2, 3, 4)
Condicin de falla
Estado
LED R R R Y
Seal Rx -
Seal Tx -
Port locking conflict, conflicto de bloqueo de pu- DMA erto HDLC overlap with X-bus, solapamiento HDLC DMA con X-bus Master clock RAI overlap with X-bus, solapamiento de RAI de reloj maestro con X-bus G821 unavailable state, G821 estado no disponible G821 limit event, G821 evento de lmite DMA PMA, S DMA
Faults masked/Test, fallas disimuladas (enmas- MEI caradas)/prueba
6.19.4.5 Mensajes de falla del conmutador de proteccin 1+1 (bloque 0)

Condicin de falla Oritectuibs switch forced, conmutador de proteccin forzado Estado MEI LED R R Seal Rx - (a) Seal Tx - (a)
Loss of protected signal, prdida de seal prote- PMA, S gida
(a) Las acciones de las seales dependen de acciones de los interfaces protegidos.
427
6.19.4.6 Fallas de lgica comn (bloque 0)

Condicin de falla Reset, reinicializacin Power supply, fuente de alimentacin (5 V, +12 V, -10 V) Fallas de memoria de la CPU RAM fault, falla de la RAM EPROM fault, falla de la EPROM FLASH faults, fallas de la memoria FLASH PROM/FLASH SW, SW EPROM/FLASH incompatible Estado PMA, S PMA PMA, S LED R R R Seal Rx Seal Tx Nota
(a)
Interfaz de bus Desactivado desconectado -
(b)
PMA
R R
Check sum error in downloaded SW, PMA error de suma de comprobacin en SW copiado SW unpredicted, SW imprevisto Missing settings, fallan parmetros PMA PMA, S
R R R R R
Start request denied, solicitud de ini- PMA, S cio denegada Error Tx RAM Error Rx RAM PMA, S PMA, S
Interfaz de bus AIS desconectado -
(a) El mensaje de falla (con evento delta) aparece cuando la unidad empieza a funcionar. (b) La accin de la seal Rx (recibida) depende de la alarma de nivel de trama del interfaz correspondiente.
428
6.19.5 Panel frontal para QMH con G703-120-Q y G703-75-Q
Interfaz simtrico Interfaz asimtrico de 120 ohmios de 75 ohmios G704-75-Q G703-120-Q
LED
QMH Amarillo Rojo
LED
QMH Amarillo Rojo
I F 1
O U T I N
I F 1
O U T I N
I F 2
O U T I N
I F 2
O U T I N
I F 3
O U T I N
I F 3
O U T I N
I F 4
O U T I N
I F 4
O U T I N
A0MS090A
Fig. 183: Panel frontal para QMH con G703-120-Q y G 703-75-Q Conector hembra D9
Patilla 1 2 3 4 5 6 7 8 9 Seal Salida de 120 ohmios Salida de 120 ohmios GND Salida de 120 ohmios Salida de 120 ohmios GND GND GND GND
Los conectores de interfaz G703-120-Q son conectores hembra de 9 patillas de tipo D. Los conectores de interfaz G703-75-Q son conectores SMB.
429
6.19.6 Especificaciones tcnicas de la QMH
6.19.6.1 Operacon de trama y multitrama Filtrado del bit FEA y MFrFEA: El estado del bit de alarma cambiar si se recibe el estado contrario tres veces seguidas. SIA en trama 2048 kbit/s: Las seales que contienen dos o menos ceros en un periodo de dos tramas se consideran seales SIA. Una vez detectada una SIA, cualquier seal que contenga tres o menos ceros en un periodo de 2 tramas no se reconocer como seal SIA. SIA en multitrama: Una seal de los intervalos de tiempo de sealizacin que contenga un cero o ninguno en un periodo multitrama se reconoce como seal SIA. Lmites de la tasa de error 10E-3 de la palabra de alineamiento de trama:
recuento 2048 kbit/s el periodo de tiempo es de cuatro segundos Recuento para activar la alarma: Recuento para desactivar la alarma: 94 17
Lmites de la tasa de error 10E-3 a partir de errores de cdigo:

El tiempo de recuento es un segundo Velocidad kbit/s 2048 Activar 1973 Desactivar 229
Lmites de alineamiento de trama falsos CRC:

velocidad kbit/s 2048 se cuentan valores a partir de 1000 para iniciar una nueva bsqueda de trama 915
430
6.19.6.2 Alimentacin de la batera La potencia o alimentacin puede calcularse aadiendo valores de la lista que aparece a continuacin (los valores son nicamente para clculos, no se trata de valores absolutos)
QMH sin mdulos G703-75-Q G703-120-Q 4.5 W 3.0 W 3.0 W
6.19.6.3 Mecnica Peso: 410 g con mdulo de alimentacin, sin mdulo de interfaz 600 g con mdulo G703-75-Q 610 g con mdulo G703-120-Q
Dimensiones de la unidad: 25 x 160 x 233 mm
431
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ VCM: UNIDAD DE INTERFAZ DE DATOS UNITSES.FM 27.12.99
6.20 VCM: Unidad de interfaz de datos

6.20.1 Generalidades La unidad VCM-10T-A/VCM-5T-A accede a seales de usuario sin estructura de trama a velocidades de 1.22048 kbit/s. Las versiones HW/SW ms recientes soportan velocidades de hasta 8448 kbit/s. Conviene sealar que cuando la velocidad de IF1/IF2 o IF3/IF4 supera 4224 kbit/s, no es posible bloquear el otro puerto bajo ningn rgimen binario, esta limitacin se debe al espacio de bfer requerido. A velocidades iguales o inferiores a 4224 kbit/s, VCM-5T/VCM-10-T soporta cuatro interfaces independientes de transmisin de datos. Pueden instalarse en la unidad dos mdulos de interfaz que disponen de dos interfaces de canal cada uno. Los tipos de interfaz disponibles soportan interfaces V.24, V.35, V.36, X.21 o G.703 (ver Recomendaciones relacionadas). Las seales de usuario para velocidades binarias menores de 64 kbit/s se adaptan de acuerdo con la estructura de trama V.110/X.30. Las seales V.110 se transportan como 8, 16, 32 o 64 kbit/s a travs de la red MartisDXX. Las seales de N x 64 kbit/s se transportan a la velocidad de usuario a travs de la red. Cuando sea necesario, la VCM soporta supervisin de CRC de extremo a extremo de las seales de usuario y temporizacin de datos plesicrona. Para velocidades menores de 64 kbit/s las caractersticas de CRC y temporizacin plesicrona se soportan en la trama V.110. Para velocidades mayores se necesita una capacidad de transmisin adicional de 8, 16 o 24 kbit/s a travs de la red MartisDXX. Las seales de arranque y parada asncronas se soportan para velocidades menores de 256 kbit/s. La VCM tambin incluye un puente para datos punto a multipunto. La unidad VCM soporta el rango completo de velocidades binarias de usuario MartisDXX, a saber, 600 bit/s2048 (8448) kbit/s. Los tipos de interfaz disponibles permiten que la longitud del cable sea de unos pocos metros. El interfaz G.703 acoplado con transformador puede utilizarse en distancias de hasta unos cientos de metros.El nodo equipado con interfaces de VCM debera ser instalado cerca de los equipos para ser accesible. La VCM se utiliza para circuitos de datos punto a punto (pp), y como servidor punto a multipunto para circuitos punto a multipunto (pmp). Las aplicaciones tpicas para los interfaces de baja velocidad de VCM V.24/V.28 ( 0.619.2, 38.4 kbit/s y n x 3.6 kbit/s) son terminacin de circuitos pp en un centro de proceso de datos terminacin de circuitos pmp; puertos maestro y esclavo servidor pmp transferencia entre la transmisin digital pura (MartisDXX) a mdems de frecuencia vocal, por ejemplo, en la frontera nacional terminacin de circuitos con formato V.110
Las aplicaciones tpicas para los interfaces de velocidad media de VCM V.35, V.36 ( 9.638.4, 48, 56, y n x 64 kbit/s) son
432
terminacin de circuitos pp en un centro de proceso de datos terminacin de circuitos pmp; puertos maestro y esclavo servidor pmp enlaces para multiplexores de datos, PAD, LAN bridges y enrutadores enlaces de datos computador a computador enlaces de redes de datos de baja y media capacidad
Las aplicaciones tpicas para los interfaces de alta velocidad de VCM V.36 (648448kbit/s) son enlaces para multiplexores de datos, PAD enlaces para LAN bridges, enrutadores enlaces de datos computador a computador terminacin de circuitos pmp; puertos maestro y esclavo servidor pmp enlaces de redes de datos de baja o media capacidad
Los interfaces de baja velocidad de VCM V.24/V.28 a velocidades n x 3.0 y n x 3.2 kbit/s pueden utilizarse como enlaces de acceso para redes de datos que utilicen formatos de sealizacin 6+2 (n x 3.2 kbit/s) o 8+2 (n x 3.0 kbit/s). Los interfaces de VCM X.21 a velocidades 0.6, n x 1.2, 48, 64 y (n x 64) kbit/s pueden utilizarse como enlaces de acceso X.21 para redes de datos X.21 o X.25. En el modo X.21bis el interfaz X.21puede ser utilizado para una variedad de aplicaciones con multiplexores de datos, etc. El interfaz G.703 puede utilizarse principalmente para realizar la transferencia entre una red MartisDXX y otra red de transporte o sistema de conmutacin basado en las recomendaciones ITU-T/CCITT de la serie G.700. Algunos computadores y multiplexores de datos pueden tambin equiparse con interfaz G.703 a 64 kbit/s. El panel frontal de la unidad aloja dos LED de alarma, uno rojo y otro amarillo, y conectores para el cableado del interfaz de usuario, que son un conector de 25 contactos tipo D (ISO 2110) para cada interfaz V.24/V.28 y IEC-530 un conector ISO 2593 de 34 contactos par cada interfaz V.35 un conector de 37 contactos tipo D (ISO 4902) para cada interfaz V.36 un conector de 15 contactos tipo D (ISO 4903) para cada interfaz X.21 un conector de 15 contactos tipo D (ISO 4903) para cada interfaz G.703 un conector de 9 contactos tipo D para cada interfaz PDA G.703
433
6.20.2 Operacin
6.20.2.1 Diseo mecnico El diseo mecnico de la unidad VCM se basa en la mecnica estndar del sistema MartisDXX. La unidad VCM-5T-A ocupa una ranura de unidad (interfaces V.24, X.21 y G.703) y la VCM10T-A ocupa dos ranuras de unidad (interfaces V.35, V.36). La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo han de seguirse las recomendaciones generales de equipamiento del subrack.
VCM222/3 VCM VCM
VCZ285
PDF 202 o PDF 209
patilla 1
MDULOS DE INTERFAZ
A0MS037A
Fig. 184: Unidad VCM-10T-A y VCM-5T-A equipada con mdulos de IF El cuerpo de la VCM se compone de una unidad base de VCM de tamao E2, un mdulo de alimentacin de unidad PDF 202/209 y una memoria de programa VCZ 285A. La unidad base puede equiparse con dos mdulos de interfaz, cada uno de los cuales proporciona dos interfaces fsicos de usuario que soporten las aplicaciones particulares.
434
Estructura funcional Los bloques funcionales bsicos de la unidad VCM son circuitera de formateo de datos interfaz de X-bus (bus de crosconexin) controlador, interfaz de bus de control mdulos de interfaz unidad de alimentacin
XB
XB X-BUS IF DE BUS XB
XB
CH1 FORMATEO DE DATOS CH2 FORMATEO DE DATOS CH3 FORMATEO DE DATOS CH4 FORMATEO DE DATOS
IF
n*1,2 kbit/s n*64 kbit/s
IF
n*1,2 kbit/s n*64 kbit/s
C-BUS BUS DE BATERA
CONTROLADOR DE UNIDAD ALIMENTACIN +5V, +12V, -10V
A0FS052A
Fig. 185: Estructura funcional de la unidad VCM
435
Diagrama de bloques
VCM CH4 CH3 CH2
X-bus
IF DE BUS
CRC + V.110 X.30 V.110M MART Bloques gen de trama PMP Cdecs V.54 SIM PORT X.21 RL V.13 & LL Snc/Asnc G.703 NRZ
CH1 V.24 V.35 V.36 X.21 G.703
IF de usuario
C16M
Sint de rgimen binaria de usuario & PLL digital Generador de patrn de pruebas Contador de error de patrn Mdulos Unidad base de interfaz
A0FS053A
Fig. 186: Diagrama de bloques funcionales de la unidad VCM-10T-A
436
6.20.2.2 Circuitera de formateo de datos La circuitera de formateo de datos determina la mayora de las caractersticas de los interfaces de datos que soporta la VCM y proporciona las funciones principales del procesado de datos: adaptacin de velocidades y estructuracin de la trama, supervisin de CRC, simulacin de portadora V.13, generacin del rgimen binario, codificacin de la seal del interfaz de usuario (en el caso G.703), conversin sncrona/asncrona; funcin de puente punto a multipunto, bucles de prueba V.54 y X.21, y generacin de secuencia de prueba y cuenta de errores. Algunas de estas funciones se describen en detalle ms abajo.
6.20.2.3 Adaptacin de velocidades y estructuracin de la trama Velocidades binarias 64 kbit/s Las velocidades binarias de datos 64 kbit/s son adaptadas, utilizando el mtodo ITU-T V.110, a 8, 16, 32 o 64 kbit/s que pueden ser manejados por la unidad de crosconexin y las herramientas de enrutamiento. La trama V.110 se transporta de manera transparente a travs de la red MartisDXX y puede utilizarse para supervisar la calidad del canal de extremo a extremo. La trama V.110 ofrece tres canales, denominados SA, SB y X, para transferir seales de control. El canal SA lleva la seal 108/107, SB 105/109, y el X lleva tanto la seal 106 como la alarma de extremo lejano. La 106 se toma directamente de la 105 local o del canal X recibido del extremo lejano. Cuando la 105 se pone a ON la seal 106 generada localmente se retarda hasta que la 105 es muestreada por el bloque generador de trama. Esto genera el mnimo retardo de la 106 que garantiza que la 109 se ponga a ON antes de que se reciban los primeros datos en el extremo lejano. Cuando no es necesaria la transferencia de la 107/108, tanto SA como SB (SA + SB = S) pueden llevar la 105/109 o la seal C/I, permitiendo el mnimo retardo en la seal de control. La seal S se muestrea una vez por cada octeto de datos de usuario. Este es el modo recomendado para aplicaciones PMP. En los mens de gestin este modo se denomina V.110S o X.30 y el modo bsico V.110 simplemente V.110. Las configuraciones V.110 o V.110S utilizan almacenamiento de datos en bfer orientado a bit con un margen de 2 bits fluctuacin de fase/fluctuacin lenta de fase. El almacenamiento de datos en bfer orientado a octeto se utiliza en aplicaciones X.21o en casos en los que se desea temporizacin de octeto. El almacenamiento de datos en bfer orientado a octeto y retardo mnimo en la seal de control se denomina X.30 pues es acorde con la recomendacin ITU-T X.30. Las velocidades de datos de usuario 600 bit/s se transfieren muestreando a una velocidad de 4800 bit/s. Las velocidades de 0.6 kbit/s y n x 1.2 kbit/s (hasta 38.4 kbit/s) y 48 kbit/s se soportan en los modos V.110, V.110S y X.30. Las velocidades de n x 3.0 kbit/s (formato de red de datos 8+2 bits), n x 3.2 kbit/s (formato de red de datos 6+2 bits) y n x 3.6 kbit/s (incluyendo velocidades 3.6, 7.2, 14.4 y 28.8 kbit/s) se soportan en los modos V.110 y V.110S. Para una velocidad de 56 kbit/s se soportan tanto la estructuracin de trama ITU-T V.110b como la V.110c (b, c se refieren a la tabla 7b/V.110 y a la tabla 7c/V.110).
437
Velocidades binarias n x 8 kbit/s A las velocidades de 8, 16, 32 kbit/s los datos de usuario se transfieren en 1, 2 o 4 bits de un intervalo de tiempo. A velocidades de 72 y 80 kbit/s los datos se transfieren utilizando un intervalo de tiempo completo y 1 o 2 bits de otro. Las velocidades de 144 y 160 kbit/s necesitan dos intervalos de tiempo completos y dos o cuatro bits de un tercero. No se necesita estructuracin de datos para su transferencia. Las velocidades de 48 kbit/s y 56 kbit/s se seleccionan como 6 x 8 y 7 x 8 kbit/s en el men de gestin. Velocidades binarias n x 64 kbit/s A velocidades n x 64 kbit/s 642048/(8448) los datos de usuario sin estructura de trama se transfieren en 132/(132) intervalos de tiempo. La longitud del bfer de datos puede variar de tres a 64 /(128) octetos. La seleccin de la longitud nominal del bfer permite 18 s o como mnimo 1 byte de fluctuacin de fase y fluctuacin lenta de fase. Velocidades binarias n x 64+8 kbit/s La velocidad de n x 64+8 kbit/s est bsicamente orientada para la velocidad T1, 1544 kbit/s. Algunas otras velocidades n x 64+8 kbit/s tambin se soportan. Este modo utiliza intervalos de tiempo completos y 1 bit adicional.
438
6.20.2.4 Supervisin de CRC La VCM puede soportar supervisin de CRC de extremo a extremo para los datos de usuario. El procedimiento de CRC-4 utilizado es similar a aquel de las tramas G.704 de 2 Mbit/s. A velocidades 1.2, n x 1.2, n x 3.0, n x 3.2, n x 3.6 kbit/s la suma de comprobacin CRC se transfiere en los ltimos cinco bits de la seal de alineamiento de trama de la trama V.110 o X.30. Una trama V.110 modificada se utiliza para velocidades 48 y 56 kbit/s.Cuando se transfiere la suma de comprobacin CRC, las tramas se denominan V.110M o X.30M ya que las tramas correspondientes de ITU-T no soportan supervisin de CRC. A n x 8 kbit/s, n x 64 kbit/s, n x 64+8 kbit/s la suma de comprobacin CRC se transfiere de extremo a extremo en una trama propietaria, denominada Martis, y utiliza una capacidad adicional del X-bus de 8 kbit/s. La comprobacin CRC no se puede utilizar a 8, 16 or 32 kbit/s, ya que tales velocidades se conectan directamente al X-bus sin necesidad de formatear la trama V.110. La supervisin de calidad de extremo a extremo se basa en la supervisin de CRC de extremo a extremo, cuando est activada. La supervisin de CRC asociada a canal de extremo a extremo es la nica manera de conseguir exactitud en las caractersticas de calidad para un canal. Los datos de calidad se expresan en trminos de parmetros G.821. Los datos del periodo de las ltimas 24 horas se almacenan para ser transferidos a la base de datos de calidad MartisDXX tras la media noche (00.00) de cada da. Los datos de calidad del periodo de los ltimos 15 minutos se almacenan por separado. Si la degradacin de calidad de 15 minutos excede un lmite predeterminado, la unidad solicita realizar una transferencia a la base de datos de calidad. Seales de control La VCM soporta seales de control para los canales de usuario: transferencia de 105/109 para todas las velocidades (X.21bis) transferencia de 108/107 a tramas basadas en V.110 (X.21bis) 106 generada localmente transferencia de 106 desde el extremo lejano (solo V.110) (X.21bis) C/I en interfaces X.21 y para velocidades 0.6, n x 1.2, 48 y n x 64 kbit/s
Los canales de control pueden transferirse de diferentes maneras dependiendo de la velocidad binaria de usuario. Los bits SA, SB y X bits normalmente se aprovechan (seleccin V.110, X.30) con las tramas V.110, V.110M, X.30, X30M. La simulacin de portadora V.13 o un canal de 8 kbit/s se utilizan a velocidades de n x 8 y n x 64 kbit/s. El canal de 8 kbit/s requiere capacidad de transmisin adicional pero ofrece un canal continuo requerido, por poner un ejemplo, en aplicaciones X.21.
439
6.20.2.5 Simulacin de portadora V.13 La simulacin de portadora V.13 es un mtodo de transferencia en banda, que no requiere capacidad adicional. Cuando la 105 se pone a OFF, los datos de usuario se sustituyen por un patrn pseudo aleatorio. Tras la recepcin de 48 bits de dicho patrn la 109 se pone a OFF y los datos de usuario (104) se bloquean en el estado OFF. Cuando la 105 se pone a ON la entrada del generador de patrones se cambia de 1 a 0 durante 8 bits. Despus la 106 se pone a ON y el canal est listo para transferir datos de usuario. Si, debido a errores de transmisin, el extremo receptor pierde la secuencia de arranque, volver automticamente al estado ON cuando se hayan detectado ms de 31 errores en el patrn pseudo aleatorio durante cierto periodo de tiempo. Retardo de 106 Normalmente, el retardo mnimo de la 106, requerido para garantizar la operacin correcta, es el utilizado. En el momento en que sea necesario puede seleccionarse retardo adicional en el rango de 88000 bits. El retardo se expresa en unidades de tiempo en el interfaz de gestin. Supervisin de 105 En algunas aplicaciones la 105 debe mantenerse continuamente en la condicin de ON. Si se desea, la VCM puede supervisar el estado de la 105 y generar una alarma si la 105 se pone en OFF. En aplicaciones PMP la longitud del periodo de conversacin puede estar limitado. Cuando se activa la supervisin del periodo de conversacin, la VCM bloquear a OFF el interfaz cuando detecte un periodo mayor estando a ON la 105 que el valor seleccionado.
6.20.2.6 Generacin de velocidades binarias Se requiere diversidad de velocidades binarias para los interfaces de usuario de la VCM. Las seales de temporizacin de datos se extraen del reloj de 16896 kHz del sistema mediante sintetizadores programables de frecuencia incorporados. Hay un sintetizador para cada canal y direccin de transmisin. Fuentes de temporizacin Dependiendo de la configuracin, la seal de temporizacin para los datos entrantes (direccin de transmisin) puede provenir del equipo de usuario o de la fuente de reloj de la VCM. El reloj para los datos salientes (direccin de recepcin) pueden provenir de la VCM o puede ser tomado del reloj de transmisin recibido desde el usuario. Temporizacin plesicrona Cuando el reloj de datos de usuario no puede sincronizarse al reloj MartisDXX, se requiere operacin plesicrona (al mismo rgimen binario nominal). La VCM soporta la transferencia de la temporizacin plesicrona para todas las velocidades binarias excepto para 0.6, 1.2, 2.4, 8, 16 y 32 kbit/s. La transferencia plesicrona est soportada en el estndar de la trama ITU-T V.110 para velocidades de n x 1.2, n x 3.2, n x 3.6. Una modificacin de Martis en la V.110 (V.110M) tambin soporta temporizacin plesicrona a n x 3.0, 48 y 56 kbit/s. Se necesita una canal adicional de 8 kbit/s en la trama Martis para velocidades de n x 8 kbit/s y n x 64 kbit/s. El canal de 8 kbit/s soporta tanto supervisin de CRC como temporizacin plesicrona para velocidades binarias de hasta 512 kbit/s inclusive. Por encima de 512 kbit/s la temporizacin plesicrona requiere dos canales de 8 kbit/s, uno para la trama Martis y otro para el reloj plesicrono.
440
El mtodo V.110 para la transferencia de la fase de los datos y el relleno se utiliza en todas las velocidades binarias. Los sintetizadores operan en modo PLL digital con un pequeo filtrado de la fluctuacin de fase del reloj entrante antes de realizar la comparacin de fase con el reloj de referencia del sistema. En el extremo receptor el sintetizador ajusta su fase de acuerdo con el valor recibido del extremo lejano. Los ajustes de fase tienen lugar en pequeos pasos con el objetivo de minimizar la amplitud de la fluctuacin de fase y el espectro de frecuencias. En el modo de temporizacin plesicrona el bfer de datos V.110 opera en modo de bit. A velocidades de n x 64 kbit/s el bfer de datos opera en el modo denominado modo sncrono de trama en el que los datos transmitidos durante una trama del X-bus forma un bloque. Los bits de relleno se eliminan y se insertan en la frontera entre dos bloques.
441
6.20.2.7 Codificacin de seales de interfaz Interfaz G.703 co- y contradireccional Se soportan interfaces contra- y codireccionales G.703 a la velocidad binaria de 64 kbit/s. En el modo contradireccional, tanto el reloj de transmisin como el de recepcin se generan y se transfieren a los equipos de usuario en pares separados del interfaz como seales 50% AMI. Una violacin de la inversin de polaridad se enva en uno de cada ocho periodos de reloj, lo cual indica el ltimo bit de un octeto. Las seales de datos codificadas 100% AMI utilizan pares separados.
Contenido de datos +1 0 -1 +1 0 -1
B1 0
B8 1
B1 0
Seal de reloj
Seal de datos
A0FS054A
Fig. 187: : Codificacin de la seal en un interfaz G.703 contradireccional En el modo codireccional se utiliza un par para la seal en cada direccin. Los datos, el reloj y la temporizacin de octeto se codifican con seales de tres niveles. Los ceros se codifican con el patrn 1010 y los unos con el 1100. Los patrones consecutivos son de diferente polaridad. La temporizacin de octeto se indica con cambios por violaciones de polaridad.
Contenido de datos
B1 0
B8 1
B1 0
+1 Seal compuesta 0 -1
A0FS055A
Fig. 188: Codificacin de la seal en un interfaz G.703 codireccional
442
6.20.2.8 Conversin asncrona/sncrona El convertidor asncrono/sncrono muestrea la seal de entrada a una frecuencia de 16 veces la velocidad de usuario. El convertidor reconoce el patrn de arranque-parada que puede tener bits de arranque-parada y 6, 7, 8 o 9 bits de datos. Cada deteccin de patrn errneo de arranque-parada se considera como un error de cdigo en la seal de entrada. En caso de sobrerrgimen los bits de parada se eliminan cada cierto tiempo. El lado receptor aade los bits de parada y realiza compensacin de sobrerrgimen acortando los bits de parada de ocho caracteres consecutivos. Este mtodo permite un 1.25% de sobrerrgimen. En el caso de que exista infrarrgimen se insertan caracteres adicionales de parada. En el modo de operacin extendido, los bits de parada, pueden eliminarse de cada cuarto carcter, lo que permite un 2.5% de sobrerrgimen. El convertidor asncrono puede utilizarse a velocidades binarias de 600 bit/s64 kbit/s, 128 kbit/s y 256 kbit/s. Para velocidades por debajo de 600 bit/s el convertidor asncrono se puentea y los datos de usuario se muestrean a una velocidad de 4800 bit/s. Interfaces de datos V.24/V.28, V.35, V.36 Las seales de interfaz de los interfaces V.24/V.28, V.35, V.36 y X.21 se codifican en NRZ. Los datos y las seales de control pueden modificar sus estados en un flanco del periodo de reloj. La seal de reloj tiene pendiente de cada al comienzo del periodo y pendiente ascendente en la mitad del periodo. Los mdulos de interfaz convierten los niveles de seal CMOS en seales adecuadas para el interfaz.
Nombre de la seal 103 104 105 106 107 108 109 113 114 115 140 141 142 Tipo de interfaz V.24/V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.28 V.35 V.35 V.35 V.28 V.28 V.28 V.28 V.28 V.35 V.35 V.35 V.28 V.28 V.28 V.36 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.28 V.28 V.28 X.21 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 -
Los datos y las seales de reloj para las salidas G.703 provienen de la unidad base como pulsos de nivel CMOS positivos y negativos. Las seales de control se convierten en seales G.703 con la ayuda de alimentadores y transformadores. Las seales de entrada G.703 se convierten en seales CMOS utilizando comparadores.
443
6.20.2.9 Funciones de bucles de prueba La VCM est equipada con funciones de bucles de prueba V.54 que soportan bucle local (bucle 3, LL) y bucle remoto (bucle 2, RL). Las funciones de bucle X.21 (LL, RL, RLB) se soportan con el mdulo de interfaz X.21. El operador y el usuario pueden controlar los bucles. Cuando se pone a ON el bucle V.54, la seal de indicacin de bucle de prueba 142 se pone a ON. Tras ello las pruebas de bucle pueden comenzar. Un bucle 2 (RLB) activado desde el extremo lejano pone la seal 142 a ON y establece los datos recibidos a OFF. En el caso del bucle 2 en X.21 activado en el extremo lejano establece los datos recibidos a OFF o en el patrn 1010 La duracin del bucle puede limitarse a un valor configurable. En general, los bucles deberan habilitarse en el equipo que est ms prximo a los interfaces de usuario e inhabilitados en todos los equipos intermedios. Los bucles son visibles en la ventana de bucles de la estacin de trabajo de gestin o del Terminal de Servicio MartisDXX. El operador puede tambin realizar un bucle de lnea, en las proximidades del interfaz del X-bus, hacia el interfaz de usuario o en las proximidades del interfaz fsico de usuario un bucle de vuelta hacia la red. Funciones de prueba La VCM incorpora generadores de secuencia de pruebas para cada canal y detectores de patrones errneos. La secuencia de pruebas es la CCITT 511. Tpicamente, se realizan pruebas con el bucle remoto habilitado desde el extremo lejano. Una ventana de pruebas a nivel de unidad facilita la activacin de los recursos de prueba y la presentacin de los resultados. Normalmente el operador activa los recursos de prueba utilizando las funciones de prueba del MartisDXX NMS. Las funciones de prueba utilizan o bien los recursos de prueba de las unidades de interfaz o bien el recurso de prueba comn de la SCU.
6.20.2.10 Interfaz del X-Bus El interfaz del X-bus realiza la adaptacin entre la circuitera de formateo de datos y el bus de datos y de direcciones del panel posterior del subrack MartisDXX. El interfaz del X-bus utiliza el conector posterior inferior. Las principales seales del interfaz del X-bus son
Seal C16M FSYN, MSYN DR10 - 17 DR20 - 27 T0 - 7 BAD0 - 7 Descripcin de la seal Seal de temporizacin interna del nodo Seales de alineamiento de trama y multitrama Bus de datos de 8 bits desde la VCM hacia la SXU Bus de datos de 8 bits duplicado desde la VCM hacia la SXU Bus de datos de 8 bits desde la SXU hacia la VCM Bus de direcciones de 8 bits desde la SXU hacia la VCM
El interfaz del X-bus transmite y recibe un octeto de datos cada vez que se direcciona un interfaz de la unidad mediante la seal BAD0 - 7. Por cada trama de bus de 125 s el interfaz puede ser direccionado una o varias veces dependiendo de la capacidad de XB. El tipo de conexin del Xbus es impar. Un canal de velocidad menor de 64 kbit/s se transfiere entre la unidad VCM y la unidad crosconexin SXU utilizando un byte por trama (64 kbit/s). Se utilizan 1, 2, 4, u 8 bits del byte. La SXU slo realiza un mapeado al enlace de los bits utilizados.
444
6.20.2.11 Controlador de la unidad La unidad se controla con un microprocesador 80C188. El software bsico de la unidad se carga en una memoria EPROM intercambiable identificada como VCZ 285A. Los programas de aplicacin se almacenan en una memoria EPROM o en una memoria FLASH no voltil, que soporta la telecarga controlada del SW de aplicacin. La memoria no voltil tambin almacena los parmetros de configuracin y la identificacin del HW y del SW de la unidad. Los mdulos de interfaz tambin son controlados, supervisados e identificados por el controlador de la unidad. En el caso de que se produzca una interrupcin del suministro de alimentacin, la unidad recupera automticamente la configuracin que prevaleca con anterioridad a dicha interrupcin. La unidad se comunica con el resto de las unidades del subrack y con el Terminal de Servicio y el computador de gestin de la red MartisDXX a travs del interfaz del bus de control, incluyendo un controlador HDLC. Cada posicin de unidad en el subrack dispone de una direccin individual que se lee del conector del panel posterior. Esta direccin es parte de la direccin de identificacin de la unidad utilizada por la red de comunicacin MartisDXX. Las funciones de la unidad se presentan como objetos gestionables al Sistema de Gestin de Red de la red MartisDXX.
6.20.2.12 Conversor A/D La unidad incluye un conversor analgico-digital multicanal (A/D) que mide los voltajes de operacin +5 V, +12 V, -10 V y el voltaje de +5 V del interfaz de bus del panel posterior y las seales analgicas provenientes de los mdulos, como la seal de condicin de prdida de alimentacin de la seal de entrada (V28, V35, V36, X21).
6.20.2.13 Mdulo de alimentacin El mdulo de alimentacin DC/DC reemplazable PDF 202 o PDF 209 proporciona los voltajes de operacin +5 V, +12 V y -10 V para la unidad VCM. La alimentacin opera directamente con el voltaje de la batera de la estacin que se suministra a travs de la fuente de alimentacin y el panel posterior del subrack MartisDXX. Los circuitos de interfaz del X-bus se alimentan desde el panel posterior del subrack durante las condiciones de transitorio de inicializacin de la unidad. Los voltajes de operacin de la unidad se supervisan, incluyendo el voltaje de +5 V del panel posterior. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
445
6.20.2.14 Modos de temporizacin El modo de temporizacin de los interfaces de datos depende del tipo de interfaz, del tipo de interfaz del equipo y del modo de operacin. El reloj del usuario puede considerarse como enganchado a la fuente de reloj MartisDXX, si el equipo de usuario utiliza el reloj suministrado por el interfaz MartisDXX si el sistema del usuario y MartisDXX utilizan la misma fuente de reloj, como, por ejemplo, una red nacional de distribucin de temporizacin si tanto el sistema del usuario como MartisDXX estn enganchados a una fuente de reloj de acuerdo con las recomendaciones del CCITT G.811, ITU-T G.823
Interfaces de la serie V En la mayora de los casos el interfaz de la serie V (V.24/V.28, V.35, V.36) de la VCM se conecta a un DTE como si fuera un mdem de datos (DCE). El interfaz de datos se temporiza desde la red MartisDXX. El mtodo de temporizacin puede utilizarse cuando el retardo de transferencia entre el DCE y el DTE es menor de 0,15 bits (L <30/ (reg. bin.) m; re.bin. en Mbit/s). El modo de temporizacin se denomina sncrono 114/115. Los datos en el sentido DCE a DTE (104) se temporizan con la seal de temporizacin 115. Los datos en el sentido DTE a DCE (103) se temporizan con la seal 114 proveniente del DCE (VCM).
Para distancias mayores DTE-DCE y en aplicaciones en las que el DTE termina el circuito de datos con bucle de reloj en el extremo lejano o temporizado por una fuente de reloj enganchada a la misma fuente de reloj de la red MartisDXX, se utiliza la 113 en la direccin DTE-DCE en lugar de la 114. Las seales en la direccin DTE-DCE pueden contener fluctuaciones de fase y fluctuaciones lentas de fase referidos a la temporizacin DCE-DTE. El modo de temporizacin se denomina mescrono 113/115. Los datos en el sentido DCE a DTE (104) se temporizan con la seal de temporizacin 115. Los datos en el sentido DTE a DCE (103) se temporizan con la seal 113.
114/115 VCM 114 115 DCE 113 115
113/115 VCM DCE
Contradir syn-meso
Codir meso
A4F0021A
Fig. 189: Temporizacin contradireccional sncrona y codireccional mescrona de un interfaz de datos de VCM en modo DCE
446
115/114 EXT VCM 115 tck 114 rck Contradir meso DTE 115
115 EXT VCM DTE tck rck Contradir meso 115 113
115/113 VCM tck rck DTE
Codir meso
A4F0022A
Fig. 190: Temporizacin contradireccional sncrona y codireccional mescrona de un interfaz de datos de VCM en modo DTE Cuando se encara a un DCE, la VCM puede operar o bien como un DCE (la seales se cruzan en el cable del interfaz) o bien como DTE (sin necesidad de cruzar el cable en el interfaz). Las seales de temporizacin pueden, en el modo contradireccional, provenir desde el DCE hacia la VCM (casos 115/114 EXT o 115 EXT) o, en el modo codireccional, desde el DTE y el DCE (115/113). Actualmente slo se dispone de mdulos de interfaz V.24 DTE.
113/115PLESIO VCM tck rck PLL Codir plesio DCE PLL
115/113 PLESIO VCM tck rck PLL Codir plesio

A4F0023A
DTE PLL
113 115
115 113
Fig. 191: Temporizacin codireccional plesicrona de un interfaz de datos de una VCM
Una fuente de datos (DTE o DCE) que no puede sincronizarse a la red MartisDXX se accede utilizando temporizacin plesicrona. En modo plesicrono slo se soporta temporizacin codireccional. Interfaz asncrono de la serie V La operacin asncrona se soporta para velocidades binarias hasta 256 kbit/s.Las seales de temporizacin se inhiben en el modo asncrono.
447
Interfaz X.21
temporizacin dce x21x/s

X/S MESO VCM X EXT VCM S VCM
S X
tck rck rck tck
S X
tck rck
S X
tck rck
S temporizacin dce x21s+b VCM
S B
tck
/8
rck
temporizacin dte x21s+b
S VCM
/8
S B
tck rck
A4FS024A
Fig. 192: Temporizacin de un interfaz de datos X.21 en una unidad VCM
Slo se utiliza una seal de reloj en X.21. El reloj proviene o bien de la VCM o va hacia la VCM y siempre se engancha a la misma fuente que el reloj MartisDXX. Cuando sea necesario, puede tambin utilizarse temporizacin de octeto.
448
Interfaz G.703
Contradir VCM TCK RCK TCK RCK
Codir VCM
G.703
G.703
A4F0025A
Fig. 193: Temporizacin de un interfaz de datos de 64 kbit/s G.703 en una unidad VCM
El interfaz G.703 a 64 kbit/s soporta operacin co- y contradireccional. La temporizacin de octeto tambin se soporta.
449
6.20.2.15 Adaptacin de velocidades y mapping Las estructuras de trama utilizadas se describen en los apndices. Las seales y la seales de control se adaptan y se realiza la asignacin (mapping) sobre ellas de la siguiente manera en la unidad VCM. Adaptacin de velocidades y mapping para velocidades binarias 48 kbit/s
Velocidad de usuario kbit/s < 0.6 0.6, 1.2, 2.4 0.6, 1.2, 2.4 4.8 4.8 9.6 9.6 19.2 19.2 38.4 38.4 3 6 12 24 3.2 6.4 12.8 25.6 3.6 7.2 14.4 28.8 Mtodo de adapt. de velocidad V.110 V.110 X.30 V.110 X.30 V.110 X.30 V.110 X.30 V.110 X.30 V.110 V.110 V.110 V.110 V.110 V.110 V.110 V.110 V.110 V.110 V.110 V.110 Mapp. XB kbit/s 1x8 1x8 1x8 1x8 1x8 2x8 2x8 4x8 4x8 8x8 8x8 1x8 2x8 4x8 8x8 1x8 2x8 4x8 8x8 1x8 2x8 4x8 8x8 Seales de control SA, SB, X SA, SB, X S SA, SB, X S SA, SB, X S SA, SB, X S SA, SB, X S SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X SA, SB, X Temporizacin plesio. No No No S No S No S No S No S S S S S S S S S S S S
NOTA!
La supervisin de CRC de extremo a extremo se soporta a todas las velocidades indicadas arriba. Las recomendaciones ITU-T V.110 y X.30 no soportan supervisin de CRC. El tipo de trama se renombra a V.110M o X.30M cuando se activa el CRC.
450
Adaptacin de velocidades y mapping para velocidades binarias 48 kbit/s

Velocidad de usuario kbit/s 48 48 56 56 56 64 64 72 72 80 80 144 144 160 160 Nx64 Nx64 Nx64 Nx64 1544 1544 1544 Mtodo de adapt. de velocidad V.110 V.110M V.110/7b V.110/7c V.110M Martis Martis Martis Martis Martis Martis Martis Martis Martis Martis Mapp. XB kbit/s 1x64 1x64 1x64 1x64 1x64 1x64 1x64+ 8 + 8 1x64+1x8 1x64+1x8+ 8 + 8 1x64+2x8 1x64+2x8+ 8 + 8 2x64+3x8 2x64+3x8+ 8 2x64+4x8 2x64+4x8+ 8 + 8 Nx64 Nx64+ 8 + 8 Nx64+ 8 + 8 Nx64+ 24 Nx64+8 Nx64+8+ 8 + 8 Nx64+8+ 24 Seales de con- Soporte trol de CRC SA, SB, X SA, SB, X SA, SB, X SA, SB, X SB SB SB SB SB SB SB SB SB SB No Si No No Si No Si No Si No Si No Si No Si No Si Si Si No Si Si Temporizacin plesio. No Si No No Si No Si No Si No Si No Yes No Si No Si N 8 N N>8 Si N > 8 No No Si
NOTA!
V.110/7b se refiere a la tabla 7b de trama de la recomendacin ITU-T V.110 y la V.110M/7c es una trama V.110 ligeramente modificada. Martis es una V.110 (56 kbit/s) como una trama especfica Martis. 8, 16 denota capacidad adicional que transporta CRC con control de temporizacin plesicrono. SA, SB y X se refieren a los bits SA, SB, X en la trama.
Para todas las velocidades de datos los canales pueden soportar simulacin de portadora de acuerdo con la V.13 para transferir la seal 105/109. V.13 se utiliza habitualmente para velocidades de n x 64 kbit/s.
451
6.20.2.16 Medidas de calidad La VCM soporta la supervisin de los circuitos de manera independiente para cada canal. Cuando se activa la estructura de trama con transferencia de CRC V.110, X.30 o Martis se realiza la supervisin de calidad de la seal en la VCM de acuerdo con la Recomendacin G.821. Los datos de calidad se recolectan de tres maneras. La unidad recolecta los datos G.821 para periodos de 24 horas comenzando a las 00:00 horas. Los datos de 24 horas se encuentran disponibles para transferirse automticamente a la base de datos de calidad MartisDXX durante el da siguiente. En caso de activarlo, la unidad tambin calcula los datos de calidad para periodos de 15 minutos. Si los desapareamientos de la seal exceden un lmite seleccionado durante un periodo, los datos se transfieren a la base de datos de calidad. Un tercer conjunto de contadores de calidad se encuentra disponible para el operador de la red. El/ella puede comenzar y finalizar la supervisin de errores en cualquier momento y obtener datos de calidad para periodos desde segundos hasta das o meses. Los resultados se muestran como cuenta de errores y como parmetros G.821.
Contadores de error La VCM puede contar mediante el uso de contadores SW y HW: nmero de prdidas de tramas (trama de la red, C2) nmero de prdidas de multitramas (trama de la red, C2) nmero de errores en la palabra de trama (trama de la red, C2) nmero de errores de bloque CRC errores de cdigo en el interfaz de usuario (G.703, formato arranque-parada, Start-Stop) deslizamientos y ajustes de bfer
Estadsticas G.821 Las cuentas de error se transforman en parmetros CCITT G.821. tiempo total (segundos) tiempo de indisponibilidad (segundos) segundos con error segundos severamente errneos minutos degradados
452
6.20.3 Mdulos de interfaz para la unidad VCM
6.20.3.1 Generalidades Los mdulos de interfaz de datos sin estructura de trama utilizados en la unidad VCM son V24-DCE V24-DTE V24-PMP V35 V36 X21 G703-64 V35-IEC V36-IEC
La unidad accede a los interfaces fsicos a travs de los mdulos de interfaz. Los mdulos de interfaz convierten los datos de niveles CMOS, la temporizacin y las seales de control a V.11, V.28, V.10, V.35 o G.703 balanceado o no-balanceado de acuerdo con los requisitos de cada tipo de interfaz. Los circuitos de recepcin convierten la seal entrante a datos, reloj y seales de control de niveles CMOS. El mdulo de interfaz supervisa la existencia del nivel de seal recibida; si no existe seal, se informa de seal de indicacin de prdida de alimentacin al controlador de la unidad. La codificacin de la seal del interfaz (por ejemplo al operacin G.703 co- y contradireccional o la conversin sncrona/asncrona) la realiza la unidad base. Existe un bfer adicional de entrada de 16 bit en el mdulo V24-DTE. Este bfer puede utilizarse si el bfer de la unidad base no tiene longitud suficiente (por ejemplo, para un circuito analgico PMP conectado a una VCM). Como algo adicional al mdulo V24-DCE, el mdulo V24-PMP incluye un circuito terminador de simulacin de portadora V.13 en la seal 104. La funcin de este circuito es la prevencin de que el patrn de simulacin de portadora V.13 acceda al DTE cuando la seal 109 est OFF. El circuito terminador puede controlarse desde el NMS y cuando el circuito est a OFF, el mdulo V24-PMP acta de manera similar al mdulo V24-DCE. El mdulo G703-PDA se compone de un interfaz G.703 codireccional, codificador/decodificador y de la lgica de adaptacin para el interfaz PDA 64. Este mdulo puede utilizarse cuando el circuito va a travs del sistema MartisDXX y el sistema PDA 64.
453
Mdulos de interfaz disponibles
Tipo V35 V36 V24-DCE V24-DTE V24-PMP X21 V35-IEC V36-IEC G703-PDA G703-64
Nombre Mdulo de interfaz V.35
Tipo de interfaz DCE
Bfer No No No 16 bits 72 bits No No No
Mdulo de interfaz V.36 para velocidades binarias de hasta 2 DCE Mbit/s Mdulo de interfaz V.24/V.28 para velocidades binarias de hasta 64 kbit/s Mdulo de interfaz V.24/V.28 para velocidades binarias de hasta 64 kbit/s Mdulo de interfaz maestro punto a multipunto V.24/V.28 DCE DTE DCE
Mdulo de interfaz X.21 para velocidades binarias de hasta 2 DCE/DTE Mbit/s Mdulo de interfaz V.35 IEC-530 Mdulo de interfaz V.36 IEC-530 Mdulo de interfaz especial G.703 64kbit/s para el sistema PDA 64 Mdulo de interfaz G.703 64kbit/s para la operacin co- o contradireccional DCE DCE
Interfaz al panel posterior del subrack La unidad accede al panel posterior del subrack MartisDXX mediante dos euroconectores. El panel posterior proporciona el voltaje de batera al mdulo de alimentacin, acceso al bus de control del subrack y acceso al bus de crosconexin de datos de 64 Mbit/s (X-bus). El interfaz del X-bus utiliza el conector posterior inferior.
454
6.20.4 Condiciones de falla
6.20.4.1 Seales y direccin de las condiciones de falla La VCM soporta cuatro bloques idnticos numerados del 1 al 4. Las partes comunes se denominan bloque 0. La seales y direccin se identifican como sigue.
Punto de referencia Descripcin de la seal
Seal de entrada en la parte de UI1 recepcin del interfaz de usuario UI2 C1 C2 Seal de salida en la parte de transmisin del interfaz de usuario Seal de salida de crosconexin (XB) hacia el interfaz del X-bus Seal de entrada XB desde el interfaz del X-bus, seal del lado de la red
X-BUS BUS IF
C1 XB C2
O TE MA OR ATOS F D DE
UI1 IF UI2
A4FS036A
Los siguientes acrnimos se utilizan en las tablas inferiores. PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo AIS= Seal sustituida por SIA RAI= Indicacin de alarma remota (bit X en la trama V.110, X.30 o Martis)
455
6.20.4.2 Partes comunes (Bloque 0)

Condicin de falla +5 V, +12 V, -10 V Alimentacin +5 V back plane voltage Fallas de memoria RAM, EPROM fault FLASH fault Check sum error in - FLASH memory - downloaded SW Incompatible SW revisions RL program error Fallas del estado de operacin Unit reset Unit unregistered Setup parameter error Fallas del X-bus Timing fault No interface (IA) activity Fault masking PMA, S PMA, S MEI, R R Y AIS AIS AIS AIS PMA, S PMA, S PMA, S R R R OFF OFF OFF PMA, S PMA, S PMA, S PMA, S R R R R PMA, S PMA, S R R PMA R Estado PMA LED R UI2 C1 -
6.20.4.3 Bloques de interfaz (Bloque 1-4) Fallas generales del interfaz (Bloque 1-4)
Condicin de falla Missing or wrong IF module Power-OFF on input ASIC error Estado PMA, S MEI, PMA, S LED R Y R UI2 OFF C1 OFF/AIS OFF
Fallas de la seal del interfaz (Bloque 1-4)

Condicin de falla Fallas en la seal de entrada (UI1) Loss of input signal Signal 105 OFF PMA, S MEI, R Y AIS AIS Se utiliza cuando la seal 105 debera estar siempre habilitada Estado LED UI2 C1 Nota
Errores de temporizacin Input signal (UI1) buffer slip DMA R AIS
456
Fallas de la seal del interfaz (Bloque 1-4)

Condicin de falla Output signal (UI2) buffer slip Estado DMA LED R UI2 AIS C1 Nota
Fallas de la seal del lado de la red (Bloque 1-4)

Condicin de falla Seal de entrada del lado de la red (C2) AIS from net side Loss of frame alignment Loss of multiframe alignment Far end alarm (RAI) received MEI, S PMA, S PMA, S MEI, S Y R R Y AIS AIS AIS RAI RAI Estructura de trama utilizada V.110, X.30 o Martis Estructura de trama utilizada V.110, X.30 o Martis Utilizada para velocidades binarias 2.4 kbits. Estructura de trama utilizada V.110, X.30 o Martis Estado LED UI2 C1 Nota
Condiciones de calidad (Bloque 1-4)

Condicin de falla Condiciones de calidad G.821 unavailable state PMA, S Disponible cuando se activa supervisin de CRC de extremo a extremo Disponible cuando se activa supervisin de CRC de extremo a extremo Disponible cuando se activa supervisin de CRC de extremo a extremo Estructura de trama utilizada V.110, X.30 o Martis Estado LED UI2 C1 Nota
G.821 data for last 15 minutes
DMA, S
CRC errors detected
DMA
Frame alignment signal error
PMA
Activacin de bucle de prueba (Bloque 1-4)

Condicin de falla Bucles activados por el gestor - bucle de interfaz - bucle local, bucle de lnea Bucle activado por el usuario MEI, S MEI, S MEI, S Y Y Y AIS AIS Estado LED UI2 C1
457
6.20.5 Panel frontal de la unidad VCM-10T con mdulo de interfaz V35
VCM-10T
A0M0065A
Fig. 195: Panel frontal de la unidad VCM-10T con mdulo de interfaz V35
458
Conector hembra de 34 contactos (ISO 2593)

Numero de N de circuito Entrada /Salida Seal contacto ITU-T V.35 A P S Y AA R T C V X D L E H F N U W NN B --103A 103B 114A 114B 104A 104B 105 115A 115B 106 141 107 108 109 140 113A 113B 142 102 entrada entrada salida salida salida salida entrada salida salida salida entrada salida entrada salida entrada entrada entrada salida Apantallamiento del cable Datos transmitidos Datos transmitidos Temporizacin de los datos transmitidos desde la VCM Temporizacin de los datos transmitidos desde la VCM Datos recibidos Datos recibidos Peticin de envo V.35 V.35 V.35 V.35 V.35 V.35 V.28 Nivel de seal
Temporizacin de los datos recibidos desde V.35 la VCM Temporizacin de los datos recibidos desde V.35 la VCM Preparado para enviar Bucle de retorno local Datos preparados Terminal de datos preparado Detector de seal Bucle de retorno remoto Temporizacin de los datos transmitidos desde el equipo terminal Indicador de prueba Indicador de prueba Seal de tierra V.28 V.28 V.28 V.28 V.28 V.28 V.35 V.28 V.28 V.28
A1C0006A
Fig. 196: Conector hembra de 34 contactos compatible ISO 5293
459
6.20.6 Panel frontal de la unidad VCM-10T con mdulo de interfaz V36
VC -10T M
A0M0066A
Fig. 197: Panel frontal de la unidad VCM-10T con mdulo de interfaz V36
460
Conector hembra tipo D de 37 contactos (ISO 4902)

Nmero de N de circuito Entrada/Salida contacto ITU-T V.36 1 2 22 5 23 6 24 7 25 8 26 9 27 10 11 29 12 30 13 31 14 17 35 18 19 20 --103A 103B 114A 114B 104A 104B 105A 105B 115A 115B 106A 106B 141 107A 107B 108A 108B 109A 109B 140 113A 113B 142 102 102 entrada entrada salida salida salida salida entrada entrada salida salida salida salida entrada salida salida entrada entrada salida salida entrada entrada entrada salida Seal Apantallamiento del cable Datos transmitidos Datos transmitidos Temporizacin de los datos transmitidos desde la VCM Temporizacin de los datos transmitidos desde la VCM Datos recibidos Datos recibidos Peticin de envo Peticin de envo V.11 V.11 V.11 V.11 V.11 V.11 V.11 V.11 Nivel de seal
Temporizacin de los datos recibidos des- V.11 de la VCM Temporizacin de los datos recibidos des- V.11 de la VCM Preparado para enviar Preparado para enviar Bucle de retorno local Datos preparados Datos preparados Terminal de datos preparado Terminal de datos preparado Detector de seal Detector de seal Bucle de retorno remoto Temporizacin de los datos transmitidos desde el equipo terminal Temporizacin de los datos transmitidos desde el equipo terminal Indicador de prueba Seal de tierra Seal de tierra V.11 V.11 V.28 V.11 V.11 V.11 V.11 V.11 V.11 V.28 V.11 V.11 V.28
20
37
19
A1C0005A
461
6.20.7 Cableado de la VCM-10T con V36
PANTALLA DEL CABLE

1 20 2 21 3 22 4 23 5 24 6 25 7 26 8 27 9 28 10 29 11 30 12 31 13 32 14 33 15 34 16 35 17 36 18 37 19
TIERRA DE SEALIZACIN
1 20 2 21 3 22 4 23
103 114 104 105 115 106 141 107 108 109 140
5 24 6 25 7 26 8 27 9 28 10 29 11 30 12 31 13 32 14 33 15 34 16 35 17 36
113 142 GND
18 37 19
CONECTOR MACHO D37
CONECTOR HEMBRA D37
A0CS010A
Fig. 199: Cableado V36 DCE/DTE
462
6.20.8 Panel frontal de la VCM-5T con mdulos de interfaz V24-DCE, V24-DTE, V24-PMP
VCM-5T
A0M0067A
Fig. 200: Panel frontal de la VCM-5T
463
Conector hembra tipo D de 25 contactos (mdulo de interfaz V24-DCE V.24/V.28)

Nmero de contacto 1 7 2 3 4 5 6 8 20 24 15 17 21 18 25 9 10 11-14 16, 19 22, 23 N de circuito Entrada/Salida ITU-T V.24 --102 103 104 105 106 107 109 108 113 114 115 140 141 142 ----entrada salida entrada salida salida salida entrada entrada salida salida entrada entrada salida salida salida Seal Apantallamiento del cable Seal de tierra Datos transmitidos Datos recibidos Peticin de envo Preparado para enviar Datos preparados Detector de seal Terminal de datos preparado Temporizacin de los datos recibidos desde el equipo terminal Temporizacin de los datos recibidos desde la VCM Temporizacin de los datos recibidos desde la VCM Bucle de retorno remoto Bucle de retorno local Indicador de prueba Salida + 10 desde 321R Salida - 10 desde 321R Sin conexin Sin conexin Sin conexin
Conector hembra tipo D de 25 contactos (mdulo de interfaz V24-DTE V.24/V.28)

Nmero de contacto 1 7 2 3 4 5 6 8 20 24 15 17 21
464
N de circuito Entrada/Salida ITU-T V.24 --102 103 104 105 106 107 109 108 113 114 115 140 salida entrada salida entrada entrada entrada salida salida entrada entrada salida
Seal Apantallamiento del cable Seal de tierra Datos transmitidos Datos recibidos Peticin de envo Preparado para enviar Datos preparados Detector de seal Terminal de datos preparado Temporizacin de los datos transmitidos desde la VCM Temporizacin de los datos transmitidos desde el DCE Temporizacin de los datos recibidos desde el DCE Bucle de retorno remoto
Conector hembra tipo D de 25 contactos (mdulo de interfaz V24-DTE V.24/V.28)

Nmero de contacto 18 25 9 10 11-14 16, 19 22, 23 N de circuito Entrada/Salida ITU-T V.24 141 142 ----salida entrada salida salida Seal Bucle de retorno local Indicador de prueba Salida + 10 desde 321R Salida - 10 desde 321R Sin conexin Sin conexin Sin conexin
Conector hembra tipo D de 25 contactos (mdulo de interfaz V24-PMP V.24/V.28)

Nmero de contacto 1 7 2 3 4 5 6 8 20 24 15 17 21 18 25 9 10 11-14 16, 19 22, 23 N de circuito Entrada/Salida Seal ITU-T V.24 --102 103 104 105 106 107 109 108 113 114 115 140 141 142 ----entrada salida entrada salida salida salida entrada entrada salida salida entrada entrada salida salida salida Apantallamiento del cable Seal de tierra Datos transmitidos Datos recibidos Peticin de envo Preparado para enviar Datos preparados Detector de seal Terminal de datos preparado Temporizacin de los datos transmitidos desde el equipo terminal Temporizacin de los datos transmitidos desde la VCM Temporizacin de los datos recibidos desde la VCM Bucle de retorno remoto Bucle de retorno local Indicador de prueba Salida + 10 desde 321R Salida - 10 desde 321R Sin conexin Sin conexin Sin conexin
14
25
13
A1C0004A

465
6.20.9 Panel frontal para VCM-5T con G703-64
VCM-5T
A0M0068A
Fig. 202: Panel frontal de la VCM-5T con G703-64
466
Conector hembra tipo D de 15 contactos

No de contacto Entrada/Salida 1 2 3 4 5 6 7 8 915 salida salida entrada entrada salida salida salida salida Seal Transmisin de datos (A) Transmisin de datos (B) Recepcin de datos (A) Recepcin de datos (B) Temporizacin de la transmisin de datos (A) Temporizacin de la transmisin de datos (B) Temporizacin de la recepcin de datos (A) Temporizacin de la recepcin de datos (B) Tierra (GND)
15
8
A1C0008A
467
6.20.10.1 Requisitos de alimentacin y datos mecnicos Suministro CC Voltaje de entrada: -30-60 V CC Dimensiones mecnicas Anchura: VCM-5T-A: 25 mm (0.98") VCM-10T-A: 50 mm (1.97")
Profundidad: 160 mm (6.30") Altura: 244 mm (9.6")
468
6.20.10.2 Interfaces DCE Seales de temporizacin Salida en el lado transmisor hacia el DTE (114) Precisin de rgimen Mxima fluctuacin de fase permitida Mxima fluctuacin de fase Bucle de retorno al circuito 113 Tipos de interfaz mejor que 100 ppm, enganchado al reloj del nodo Entrada en el lado transmisor desde el DTE (113)
0.4 UI (20 Hzf/20 kHz); f = fdatos
Salida en el lado receptor hacia el DTE (115) 0.1 UI p-p permitido V.35 (ISO 2593), sncrono V.36 (ISO 4902), sncrono V.24/V.28 (ISO 2110), sncrono/asncrono X.21/V.24 (ISO 4903), sncrono Interfaces de la serie V Circuitos de interfaz Niveles de circuito Operacin asncrona Para velocidades binarias 600 bit/s V.14 Bits de datos Precisin de rgimen - modo bsico - modo extendido Para velocidades binarias <600 bit/s -velocidad de muestreo Interfaz X.21 Circuitos de interfaz Nivel de circuito Interfaz G.703
Velocidad binaria nominal Seales 64 kbit/s 64 kbit/s de informacin temporiozacin de 64 kHz temporizacin de octeto 8 kHz Mxima fluctuacin de fase de salida Interfaz contradireccional Interfaz elctrico Atenuacin Codificacin de seal - informacin - temporizacin 100 % AMI 50 % AMI,temporizacin de octeto por violacin AMI
469
102,103, 104, 105, 106, 107, 108, 109, 113, 114, 115, 140, 141, 142 V.10, V.11, V.28 y V.35
Funcin de simulacin de portadora V.13
6, 7, 8 o 9 +1.25/-2.5 %
2.5 %
4.8 kHz G, T, R, C, I, S, B/X X.27 (V.11)
0.05 UI
2 pares simtricos por cada direccin < 3 dB; @ 32 kHz
Mxima fluctuacin de fase de entrada permitida Interfaz codireccional Interfaz elctrico Atenuacin Codificacin de seal -uno binario -cero binario - temporizacin de octeto Mxima fluctuacin de fase de entrada permitida Caractersticas elctricas Voltaje del pulso de salida Rizado del pulso o del espacio Impedancia de entrada Prdida de retorno a la entrada
0.4 UI (10 Hz3 kHz)
1 par simtrico por cada direccin < 3 dB; @ 128 kHz bloque 1100 durante un periodo de 64 kbit/s bloque 1010 durante un periodo de 64 kbit/s violacin de la inversin de polaridad de bloques consecutivos G.823 3.1.1, 64 kbit/s
1 + 0.1 V; @ cuando se termina en 120 < + 0.1 V; @ cuando se termina en 120 120
12 dB; @ 1.63.2 kHz 18 dB; @ 3.2256 kHz 14 dB; @ 256384 kHz 50 dB; @ 1.6128 kHz
Balance longitudinal
470
MARTISDXX DESCRIPCIN DE NODOS UNIDADES DE INTERFAZ VMM: UNIDAD DE INTERFAZ CON ESTRUCTURA DE TRAMA UNITSES.FM 27.12.99
6.21 VMM: Unidad de interfaz con estructura de trama

6.21.1 Generalidades L a unidad VMM procesa seales con estructura de trama de n x 64 kbit/s (n = 132). La unidad incluye dos canales de transmisin independientes para transportar datos y tambin para proporcionar un enlace interno de comunicacin del sistema MartisDXX. Los interfaces de canal de transmisin son independientes uno del otro y son interfaces NRZ de nivel V.11 que soportan seales de datos y de reloj en ambas direcciones de transmisin. La estructura de trama es propietaria y utiliza slo 8 kbit/s.
471
6.21.2 Operacin de la unidad de interfaz con estructura de trama VMM
6.21.2.1 Diseo mecnico El diseo mecnico de la unidad VMM se basa en la mecnica estndar del sistema MartisDXX. La unidad puede emplazarse en cualquier ranura de unidad del subrack; sin embargo han de seguirse las recomendaciones generales de equipamiento del subrack.
VMM249
VMZ295
PDF 202 o PDF 209
patilla 1
MDULOS DE INTERFAZ
A0MS051A
Fig. 204: Unidad VMM equipada con mdulos
Una configuracin mnima de la VMM se compone de una unidad base de VMM 249, un mdulo de alimentacin de unidad PDF 202 o PDF 209, una memoria de programa VMZ 295 y para ambos canales un mdulo de interfaz de unidad VMM. Los mdulos de interfaz se seleccionan para ajustarse a la aplicacin particular de que se trate, con el objetivo de proporcionar el interfaz fsico adecuado para la lnea de transmisin. Cada uno de los dos canales puede tener un mdulo de interfaz de diferente tipo. El panel frontal de la unidad aloja los LED de alarma. Los huecos del panel frontal estn diseados para cualquiera de los mdulos de interfaz disponibles. La unidad se conecta al X-bus (bus de crosconexin) del subrack MartisDXX por medio de los conectores situados en el borde trasero de la tarjeta. El bus proporciona el voltaje de operacin al mdulo de alimentacin de la unidad as como las seales del bus interno de control del subrack y las necesaria para el procesado de la transmisin de datos.
472
TRAMA RX n*64k kb/s V.11 IF IF TRAMA TX TRAMA RX n*64k kb/s V.11 IF IF TRAMA TX
XB/XD
XB/XD IF DE BUS XB/XD
X-BUS
XB/XD BUS DE CONTROL BUS DE BATERA

A0FS082A
CONTROL DE UNIDAD uP ALIMENTACIN +5 V, +12 V, -10 V
Fig. 205: Estructura funcional de la unidad VMM
Los bloques funcionales principales de la unidad VMM incluyen el mdulo de alimentacin, el procesador y su circuitera perifrica, los interfaces de lnea para cada canal, los circuitos multiplexores y demultiplexores de trama de canal, los bfer de entrada y salida de canal e interfaz al X-bus comn para los ambos canales. El mdulo de alimentacin genera los voltajes de operacin requeridos en la unidad del voltaje de batera que recibe a travs del X-bus. Los voltajes de operacin son supervisados y cualquier fallo funcional activa un mensaje de falla. El procesador con sus circuitos perifricos controla y supervisa las funciones de la unidad. La informacin relativa al control y la supervisin se transmite a travs de un bus de control interno del subrack. Mediante este bus de control la unidad puede comunicarse con otras unidades del subrack. El procesador genera mensajes HDLC y procesa los mensajes HDLC recibidos de los interfaces con estructura de trama. Los interfaces de canal de transmisin de datos convierten las seales analgicas de lnea en seales adecuadas a los circuitos digitales de la unidad y a la inversa. En la direccin de transmisin los pulsos de datos se crean de manera que se adecen para la transmisin en el formato requerido. En la direccin de recepcin la seal atenuada por la lnea de transmisin se regenera y se recupera la seal de reloj. Las seales de carga til y de reloj se transforman al nivel necesario para la lgica digital. Los interfaces de lnea estn en los mdulos de interfaz de manera que una unidad puede tener dos mdulos de interfaz de diferente tipo el mismo tiempo. Las velocidades de transmisin de datos disponibles de la unidad son programables.
473
La seal con estructura de trama que se transporta por la lnea de transmisin se ensambla y desensambla en los bloques Tx-frame y Rx-frame de cada canal. En la direccin de transmisin el bloque Tx-frame crea una seal haciendo la asignacin de los datos provenientes del X-bus dentro del intervalo de tiempo correcto, aadiendo los bits de la seal de alineamiento de trama y al suma de comprobacin CRC, y generando el canal HDLC en la posicin correcta dentro de la trama, con la ayuda del procesador. En la direccin de recepcin el bloque Rx-frame busca en la seal recibida la palabra de sincronizacin de trama. Cuando se encuentra la sincronizacin, el bloque Rx-frame puede extraer los intervalos de tiempo de transmisin de datos, comprobar el CRC, y recuperar y entregar el canal HDLC al procesador. La estructura de trama y el uso de los bits especiales dentro de ella depende de la velocidad de transmisin. Los bfer de transmisin de los canales se utilizan para almacenar los datos recibidos de la unidad de crosconexin a travs del X-bus, de manera que siempre haya un intervalo de tiempo preparado para ser transmitido por el bloque Tx-frame. Los bfer de transmisin tambin sincronizan la fase de la trama transmitida con la fase del X-bus e insertan relleno los intervalos de tiempo de la trama no utilizados. Los bfer de recepcin de los canales almacenan los datos que llegan para que siempre se encuentren disponibles los intervalos de tiempo para la unidad de crosconexin. Estos bfer tambin constituyen un bfer flexible cuyo objetivo es compensar las pequeas diferencias en la velocidad momentneas entre el X-bus y la seal recibida. La longitud de los bfer de recepcin puede cambiarse de acuerdo con los requisitos de la aplicacin. Por ejemplo, en algunos casos se necesita el mnimo retardo en la conexin y en la operacin plesicrona se desea el menor nmero de deslizamientos como sea posible. El interfaz al X-bus adapta el bus a la unidad. Transfiere seales del bus a los canales, e informacin de control y seales de temporizacin a la unidad, y, de la misma manera, transfiere datos e informacin de supervisin desde los canales al X-bus. El interfaz del bus evita que la unidad interfiera con las funciones del bus cuando esta es insertada o se extrae de una ranura del subrack, y tambin en el caso de que la unidad falle.
474
Diagrama de bloques
CONECTOR DE MDULO DE INTERFAZ 1 DR1 RD DEMUX DE TRAMA BFER RX DR2 BAD IF DE DATOS TD TCK MUX DE TRAMA T BFER TX
RCK
RELOJ GEN. TX SYB IF. SYB1,2
INTERFAZ DE SEALIZACIN CONECTOR DE MDULO DE INTERFAZ 2 RD DEMUX DE TRAMA
BFER RX C16M
RCK IF DE SINC FSYN MSYN TD TCK TX RELOJ GEN. VTP CONT. CONTROL DE INTERFAZ 2 HDLC CONT. IF DE VTP MUX DE TRAMA BFER TX
VTPCK VTPDAT BUSSEL
CONTROL DE INTERFAZ 1
CONV. A/D
MICRO PROC. PDF 202 +5 V +12 V MDULO DE ALIMENTACIN UBATT -10 V
RAM
EPROM
FLASH
A0FS083A
Fig. 206: Diagrama de bloques funcionales de la unidad VMM

475
6.21.2.2 Mdulo de alimentacin Una unidad recibe el voltaje de operacin del mdulo de alimentacin PDF 202 o PDF 209. Este mdulo puede ser reemplazado como un nico elemento y se enchufa a la unidad por medio de conectores. El mdulo se fija con tornillos en un lugar predeterminado para l en la unidad. El voltaje de batera que se utiliza para alimentar a dicho mdulo de alimentacin se toma del bus MartisDXX a travs del conector de bus. El mdulo proporciona los voltajes de operacin +5 V, +12 V y -10 V. El mdulo tambin recibe voltaje de bus de +5 V que, durante el transitorio de inicializacin de la unidad, alimenta a los circuitos de interfaz conectados al bus. El voltaje de operacin de +5 V de la unidad es supervisado con un circuito de reinicializacin, y un voltaje insuficiente implica la reinicializacin de la unidad. Todos los voltajes de operacin as como el voltaje de bus de +5 V son supervisados midindolos con un conversor A/D. Se genera un alarma si cualquiera de los voltajes excede sus lmites.
6.21.2.3 Controlador de la unidad La unidad se controla con un microprocesador 80C188. El programa se carga en la placa en una memoria EPROM intercambiable identificada como VMZ 295. Parte de los programas de aplicacin se almacenan en memoria FLASH no voltil y as es posible actualizar estos programas sin necesidad de extraer la unidad de su entorno de operacin. Tambin se utiliza una memoria no voltil para almacenar los parmetros operativos y el nmero de la unidad, para que, en caso de una interrupcin del suministro de alimentacin, la unidad es reinicializada automticamente en las condiciones previas a dicha interrupcin, sin ser necesaria una parametrizacin especfica. La memoria RAM del procesador acta como memoria de trabajo y contiene los contadores de error y los bfer de datos de los enlaces HDLC y el bus de control de trama.
6.21.2.4 Bus de control La unidad se comunica con otras unidades a travs del bus de control del subrack. Cada posicin de unidad en el subrack tiene una direccin individual que es registrada por la unidad al insertarla en el subrack. Esta direccin identifica a la unidad durante la comunicacin. Los parmetros de la unidad pueden cambiarse a travs del bus de control con la ayuda del terminal de servicio conectado a la unidad SCU. Las unidades tambin son supervisadas, y los datos de fallas se recogen a travs del bus de control. Cada unidad puede transmitir mensajes por el bus de control cuando no existe otro trfico en el mismo. Cuando una unidad est transmitiendo, enva una seal de reloj y datos hacia el bus. La unidad utiliza las mismas lneas para recibir mensajes provenientes de otras unidades. El bus de control se proteje duplicndolo fsicamente y esta duplicidad es controlada por la unidad SCU.
6.21.2.5 Conversor A/D La unidad incorpora un conversor analgico digital multicanal (A/D) que supervisa los voltajes de operacin y tambin el voltaje de control de los conectores del mdulo de interfaz. El voltaje de control puede ser, por ejemplo, un voltaje recibido de un mdulo banda base que controla la situacin de falla de alimentacin la lnea banda base.
476
6.21.2.6 Interfaz del X-bus La unidad de crosconexin aporta el reloj de bus C16M a travs del X-bus. Dicho reloj C16M es el reloj central del subrack: se utiliza para generar las frecuencias de reloj para las seales transmitidas. El bus suministra las seales de alineamiento de trama y de multitrama a los bfer de trama. La unidad de crosconexin intercambia datos con las unidades de interfaz direccionando un canal en el X-bus que activa los bfer de datos del canal correspondiente. Los datos recibidos y transmitidos se llevan sobre buses independientes de 8 bits. El bus de recepcin de datos DR1 se protege con otro bus de datos, el DR2. La unidad de crosconexin decide, con la ayuda del test de bus, cul de los buses de datos ha de usarse, y esta informacin se difunde al resto de las unidades por el bus de control. La unidad VMM recibe de la unidad de crosconexin la direccin del intervalo de tiempo, y esto hace que se dirija las transmisin del bus de datos hacia un intervalo de tiempo determinado en cada momento. Las principales seales del interfaz del X-bus son
Seal C16M FSYN, MSYN DR10 - 17 DR20 - 27 T0 - 7 BAD0 - 7 Descripcin de la seal Seal de temporizacin interna del nodo Seales de alineamiento de trama y multitrama Bus de datos de 8 bits de la VMM hacia la SXU Duplicado del bus de datos de 8 bits de la VMM hacia la SXU Bus de datos de 8 bits de la SXU hacia la VMM Bus de direcciones de 8 bits de la SXU hacia la VMM
El interfaz del X-bus transmite y recibe un byte de datos en cada momento en el que un interfaz de la unidad es direccionado por el bus BAD0 - 7. Para cada trama de bus de 125 s, el interfaz puede ser direccionado una o ms veces dependiendo de la capacidad de crosconexin (XB) (N x 64 kbit/s). Un canal a velocidad binaria menor de 64 kbit/s se transfiere entra la VMM y la unidad de crosconexin SXU utilizando un byte por trama (64 kbit/s) y utilizando solamente uno o varios de los 8 bits de datos, de 8 kbit/s cada uno, del byte. La SXU asigna solamente los bits utilizados a la conexin. Las funciones del bus tambin son supervisadas por las unidades de interfaz. Cuando el interfaz est sincronizado y la correspondiente crosconexin est hecha, la unidad activar la alarma IA Activity Missing si no es capaz de recibir su direccin de canal proveniente del bus. Cuando una unidad se inserta y se conecta al subrack, supervisa la informacin combinada formada por el reloj del bus y la seal de sincronismo de multitrama; si esta informacin se pierde, la unidad activar la alarma Bus Sync Missing. La alarma Bus Sync Missing inhibe la alarma de prdida de direccin de canal. Mux/Demux En la transmisin digital de datos es posible combinar varios canales de transmisin de datos y enviarlos por la misma lnea de transmisin utilizando estructuras de trama. Las tramas se componen de seales de alineamiento de trama que se envan a intervalos regulares y canales de datos situados en posiciones predefinidas entre las seales de alineamiento. La seal de alineamiento de trama se compone de un patrn definido de bits, que el receptor buscar en el flujo de datos serie recibidos. Cuando el receptor lo encuentra, la seal de alineamiento de trama est sincronizada y por tanto es capaz de extraer la carga til de los canales de datos y asignarlos a las posiciones deseadas. Las seales de alineamiento de trama repetidas a intervalos regulares dividen los datos transmitidos en tramas que tienen una estructura definida para cada velocidad de transmisin. En el sistema MartisDXX la frecuencia de
477
repeticin de trama es siempre de 8 kHz. Varias tramas consecutivas de bus se combinan en una multitrama de bus. Por ejemplo, la sealizacin se transmite en una estructura de multitrama que contiene 16 tramas repetidas a una frecuencia de 500 Hz. La estructuracin de trama propietaria de la unidad VMM se basa en la temporizacin de trama/multitrama del sistema MartisDXX, de manera que la frecuencia de la trama es de 500 Hz y la frecuencia de los bits de estructuracin de trama es de 8 kHz. As la longitud de la trama propietaria del enlace es igual a una multitrama del bus MartisDXX y a 16 tramas del bus MartisDXX. Se obtiene una sincronizacin en recepcin ms fiable cuando se aade la suma de comprobacin CRC a la estructura de trama. Entonces tambin es posible supervisar la calidad de la transmisin. El CRC se obtiene en el extremo transmisor dividiendo el valor binario de un bloque de datos de longitud fija entre un nmero definido. El resto de la divisin se transmite en una trama hacia el receptor, que realiza el correspondiente clculo y compara su resultado con el resultado recibido de la lnea. La transmisin del bloque de datos no contiene errores cuando los resultados son iguales. Si existe diferencia en los resultados, entonces el bloque de datos contiene uno o ms errores. El CRC puede obtenerse para un bloque de datos de una trama. La suma de comprobacin CRC se utiliza para comprobar la fiabilidad de la sincronizacin al contar cuntos bloques se reciben con errores dentro de cierto nmero definido y consecutivo de bloques. Si el nmero de bloques con error excede el valor de probabilidad, es muy posible que el receptor se encuentre sincronizado en una posicin errnea de la trama, es decir, el receptor ha cometido un error en el alineamiento de trama. Entonces se fuerza al receptor a realizar una nueva bsqueda de la palabra de sincronizacin de trama y a abandonar la que puede llamarse "palabra de sincronizacin de trama simulada". La calidad de transmisin se mide como la tasa de error obtenida al contar el nmero de bloques que se reciben con errores dentro de un cierto nmero de bloques. El mtodo de suma de comprobacin CRC es factible cuando la tasa de error de transmisin es tan baja que como mximo hay un error, de media, por cada bloque comprobado. La comunicacin interna de la red MartisDXX se basa en canales HDLC que se incorporan a las seales con estructura de trama. El procesador de la unidad puede transmitir y recibir mensajes hacia/desde otros nodos mediante un controlador HDLC de dos canales conectado a ambos interfaces con estructura de trama de la unidad. Generalmente los mensajes se envan a travs del bus de control hacia el resto de unidades donde se procesan o desde donde se reenvan a otros nodos. La velocidad de transmisin de los canales HDLC es de 4 kbit/s.
478
6.21.2.7 Bfer En la direccin de transmisin el bfer proporciona los intervalos de tiempo de datos provenientes del X-bus a la trama que va a transmitirse. Cuando la unidad de crosconexin proporciona datos al X-bus, tambin aade informacin acerca de dnde situar dichos datos en la trama transmitida. La unidad almacena los datos en su bfer de transmisin en la posicin correspondiente a la posicin del intervalo de tiempo en la trama. Los circuitos de multiplexin tomarn los datos en el momento en el que vayan a transmitir el correspondiente intervalo de tiempo. Dado que es posible escribir los datos que vienen del bus en cualquier posicin de intervalo de tiempo en el bfer, dicho bfer ha de controlar que no se direccionen operaciones de lectura y escritura simultneamente sobre el mismo intervalo de tiempo. En la unidad VMM se utiliza el siguiente mtodo para evitar tales situaciones conflictivas: La longitud del bfer de transmisin es de dos tramas de bus MartisDXX. El bloque de multiplexin de trama lee en el primer rea de la trama y el bus escribe en el segundo rea. Esta configuracin del bfer de transmisin origina un retardo de una trama de bus o 125 s. En la direccin de recepcin el bfer proporciona los intervalos de tiempo de datos recibidos desde la trama demultiplexada al X-bus. Cuando la unidad de crosconexin pide datos de las unidades de interfaz a travs del X-bus, tambin especifica el intervalo de tiempo al que se refiere. Generalmente la fase de la trama recibida no coincide con la fase de la trama del X-bus y, por otro lado, el receptor escribe los intervalos de tiempo de datos en el bfer de recepcin temporizado por la trama recibida. Por tanto el Rx buffer ha de controlar que las operaciones de lectura y escritura no colisionen, a pesar de las fluctuaciones de velocidad y de fase (jitter). Si las direcciones de lectura y escritura se encuentran muy cercanas, una de ellas ha de ser desplazada, es decir, centrada. La distancia mnima permitida entre direcciones de lectura y escritura depende de los requisitos del sistema. En la unidad VMM el centrado se realiza cambiando la direccin de lectura, siendo el cambio siempre de una trama o de un mltiplo de trama. El centrado ocasiona que se pierdan o retransmitan cierto nmero de tramas; el nmero es proporcional a la distancia en que se ha desplazado la direccin de lectura. El centrado es necesario cuando el equipo se enciende, cuando la seal recibida contiene perturbaciones o cuando la transmisin es plesicrona. Si un sistema plesicrono presenta constantes diferencias de frecuencia en la misma direccin, el bfer ha de ser centrado a intervalos regulares. La longitud del intervalo depende de la diferencia de frecuencia y de la distancia desde la posicin de la direccin de lectura centrada a la posicin en que ocurre el nuevo centrado. Los bfer tienen un modo de operacin.
Bfer Rx Retardo Rx Longitud Tx 2 Tr de Bus RetardoTx 1 Tr de Bus
Bus de 16 Tr=1Tr de enlace 313 Tr de Bus
479
VENTANA DEL CENTRADO PH < 3 TR
INDICADOR DE LECTURA INDICADOR DE ESCRITURA 15 14 13 12 11 10 9 8 7 6 0 1 2 3 4 5 INDICADOR DE INDICADOR ESCRITURA DE ESCRITURA 13 12 11 10 9 8 7 6 15 14 0 1 2 3 4 5 INDICADOR DE ESCRITURA
INDICADOR DE LECTURA ANTES DEL CENTRADO DESPUS DEL CENTRADO

A0FS084A
Fig. 207: Centrado en un bfer de recepcin de 16 tramas En un bfer de recepcin de diecisis tramas de bus (igual a una trama de enlace de baja tara) la distancia permitida entre la direcciones de lectura y escritura es de tres tramas de bus. Si al comprobar se detecta una distancia menor, la direccin de lectura se desplaza a una nueva posicin media trama de enlace hacia adelante. En este caso el centrado significa que la mitad de la trama del enlace se pierde o se repite una vez. El bfer de diecisis tramas de bus mantiene la alternancia de tramas incluso despus de pasar la unidad de crosconexin, cuando se utiliza una estructura de trama de 2048 kbit/s o de n x 64 kbit/s. En un sistema plesicrono el intervalo entre situaciones de centrado es
a n x 64 kbit/s 5.33 x n x 8/df
donde df es la diferencia de frecuencia entre la seal recibida de la lnea y la frecuencia de recepcin generada por la frecuencia de reloj del X-bus. El bfer con una longitud de 16 tramas de bus MartisDXX tambin se utiliza para la operacin de Enlace compuesto.
480
Lneas de enlace compuesto Se puede utilizar un enlace compuesto para combinar varios interfaces de n x 64 kbit/s en paralelo con el objetivo de incrementar el mximo nmero de intervalos de tiempo de un interfaz de enlace de n x 64 kbit/s. La integridad temporal de los intervalos de tiempo en la lnea de enlace compuesto se preserva aun cuando los n x 64 kbit/s se conecten a travs de cables fsicamente separados. Uno de los interfaces funcionar como maestro y el resto como esclavos. Los componentes pueden tener diferentes velocidades binarias. Tericamente, el mximo retardo permitido entre lneas en una lnea de enlace compuesto es de 0.1875 tramas de enlace: debido a la operacin de centrado la direccin de lectura del maestro se realiza cuando la direccin de escritura se encuentra en el rea 133. Por razones tcnicas, sin embargo, el mximo retardo es de 350 s. Los interfaces estn sincronizados entre si mediante su estructura trama. En la direccin de transmisin los bfer de transmisin de los interfaces y los multiplexores de transmisin de trama se sincronizan con la seal MSYN del X-bus para transmitir la misma fase de multitrama del bus MartisDXX. En la direccin de recepcin el interfaz maestro enva informacin a los esclavos acerca de la fase leda en el bfer de recepcin, que centrarn sus propios bfer de recepcin a la misma fase. Esta operacin ocasiona que los intervalos de tiempo de datos enviados por un nodo transmisor en la misma trama sean ledos juntos dentro de una trama en la unidad SXU del nodo receptor. Cada lnea de un enlace compuesto manejar sus propios datos de sealizacin.
481
6.21.2.8 Bucles en la VMM El NMS es capaz de controlar varios bucles en la unidad VMM. Los bucles se utilizan para encontrar una seccin defectuosa de la lnea y para detectar la direccin de transmisin o recepcin defectuosa. La unidad incluye un control de finalizacin del bucle que desactivar un bucle cuando el intervalo de tiempo definido por el usuario llegue a su fin.
Bucle de interfaz
UNIDAD VMM MDULO DE INTERFAZ
RD
DEMUX DE TRAMA
BFER RX
RCK
SIA
BFER TD MUX DE TRAMA TX
TCK
RELOJ GEN. TX
X-BUS
BUCLE DE INTERFAZ
A0FS086A
Fig. 208: Bucle de interfaz
Un bucle de interfaz se crea en el mdulo de interfaz. Este retorna los datos transmitidos y la seal de reloj hacia el receptor del interfaz. Se enva SIA desde el interfaz y se enciende el LED amarillo de alarma. El tipo de mdulo determina el punto donde se crea el bucle en dicho mdulo.En la mayora de los casos y debido a razones tcnicas, el bucle no se realiza utilizando una seal con nivel de lnea. Sin embargo el bucle siempre comprobar el bus de control del mdulo de interfaz y los conectores y una parte de la lgica del mdulo. Por supuesto, el codificador y decodificador de lnea as como el multiplexor y demultiplexor de trama tambin se comprueban en el bucle. No debera haber ninguna alarma adicional en la lista de fallas de la unidad cuando se crea el bucle.
482
Bucle de lnea En el bucle de lnea los datos recibidos por el mdulo de interfaz se retornan al transmisor del interfaz. Se enciende el LED amarillo de alarma.
UNIDAD VMM MDULO DE INTERFAZ
RD DEMUX DE TRAMA RCK
BFER
RX
BUCLE DE LNEA
TD MUX DE TRAMA TCK BFER TX
RELOJ GEN. TX
HDLC CONT.
X-BUS
A0FS087A
El mdulo de interfaz, codificador y decodificador de lnea as como el demultiplexor y multiplexor de trama pueden comprobarse desde el conector de lnea del mdulo con el bucle de lnea. El controlador HDLC trabaja con el bucle de lnea. El resto de los bits se retornan hacia el interfaz.
Bucle remoto de lnea El bucle remoto de lnea opera en la unidad en la que se realiza de la misma manera en la que lo hace el bucle de lnea (local). El bucle remoto de lnea se activa desde la unidad del otro extremo de la lnea. El bucle se realiza por la va del canal HDLC y el canal de control contina operando aun cuando el bucle remoto de lnea est activo. El estado de la unidad en la que se realiza el bucle puede comprobarse con el terminal de servicio. Cuando se realiza el bucle, el LED amarillo de la unidad que controla el bucle se enciende, y tambin se enciende el LED amarillo de la unidad en la que se realiza el bucle. Se puede comprobar toda la lnea con el bucle remoto de lnea.
483
6.21.2.9 Medidas de calidad La VMM soporta la supervisin de enlaces de manera independiente para cada interfaz. La supervisin de calidad de la seal es acorde con la G.821. Los datos de calidad se recolectan de tres maneras: La unidad recolecta los datos G.821 para periodos de 24 horas comenzando a las 00:00 horas. Los datos de 24 horas se encuentran disponibles durante el da siguiente para transferirse automticamente a la base de datos de calidad MartisDXX. En caso de activarlo, la unidad tambin calcula los datos de calidad para periodos de 15 minutos. Si los desapareamientos de la seal durante un periodo de 15 minutos exceden un lmite seleccionado, los datos se transfieren a la base de datos de calidad. Un tercer conjunto de contadores de calidad se encuentra disponible para el operador de la red. El operador puede comenzar y finalizar la supervisin de errores en cualquier momento y obtener datos de calidad para periodos que pueden seleccionarse desde segundos hasta das o meses. Los resultados se muestran como cuenta de errores y como parmetros G.821. Contadores de error La unidad VMM puede contar mediante el uso de contadores SW y HW: nmero de prdidas de tramas (trama del lado de la red, C2) nmero de errores en la palabra de trama (trama del lado de la red, C2) nmero de errores de bloque CRC deslizamientos y ajustes de bfer
Estadsticas G.821 Las cuentas de error se transforman en parmetros CCITT G.821 (ver Recomendaciones relacionadas). tiempo total (segundos) tiempo de indisponibilidad (segundos) segundos con error segundos severamente errneos minutos degradados
484
6.21.3 Mdulos de interfaz para la unidad VMM
6.21.3.1 Mdulos de interfaz X21-G704-S, V35-G704-BS para la unidad VMM Una unidad se conecta a una lnea de transmisin mediante mdulos de interfaz. Los mdulos de interfaz incorporan los componentes analgicos requeridos para el interfaz y tambin los componentes analgicos necesarios para generar los relojes de entrada y de salida. Las seales entre la unidad y el mdulo de interfaz son seales digitales que se convierten al nivel de transmisin de lnea en el mdulo. Cada tipo de mdulo soporta unas velocidades de transmisin definidas que pueden seleccionarse con el Terminal de servicio. Los cdigos y las velocidades de transmisin disponibles se describen en la descripcin funcional de las unidades respectivas. El procesador del bus est conectado a los conectores de ambos mdulos de interfaz. A travs de este bus es posible detectar el tipo de mdulo y leer los datos relativos al estado del mdulo, por ejemplo, en relacin con la prdida de seal entrante. Los parmetros que definen las funciones del mdulo, por ejemplo la velocidad de transmisin y posibles comandos para bucles, pueden seleccionarse a travs del bus. En la direccin de recepcin el mdulo de interfaz supervisa el nivel de la seal recibida; si este es demasiado dbil o se ha perdido completamente, el mdulo establece la seal SIA hacia la unidad y al mismo tiempo activa una alarma de prdida de seal a travs del procesador del bus. El reloj en la direccin de recepcin (reloj de recepcin) en los mdulos de la serie V se recibe del circuito 113 de la lnea. La alarma de una prdida de seal con los mdulos de la serie V se basa en la deteccin de la seal de reloj entrante. El reloj recibido de ambos canales se conecta al interfaz de sincronizacin de bus (SYB), donde el procesador puede seleccionar el reloj deseado para ser utilizado en cada bus SYB como la seal de sincronizacin de trama. El reloj entregado al bus SYB se desconecta si existe un fallo en la seal recibida. La unidad genera la estructura de trama para los datos en la direccin de transmisin. Los datos NRZ para los interfaces se conectan al mdulo de interfaz, donde se codifican y se transforman al nivel de seal de lnea. El reloj en la direccin de transmisin se engancha en fase al reloj de trama C16M recibido del X-bus. El reloj en la direccin de transmisin para los mdulos V35-G704 y V36-G704 se genera dividiendo el reloj C16M con un divisor adecuado. Este reloj se utiliza como el reloj de transmisin del mdulo en el circuito 115. Debido al proceso de divisin en este caso pueden aparecer fluctuaciones de fase en el reloj. Si el reloj C16M se pierde no se enva seal ni reloj al mdulo.
485
6.21.4 Fallas y acciones en la VMM
6.21.4.1 Condiciones de falla La VMM soporta 2 bloques de interfaz idnticos numerados 1y 2. Las partes comunes se denominan bloque 0. Las seales y direcciones se identifican como sigue. Los siguientes acrnimos se utilizarn en las tablas inferiores. PMA= Prompt Maintenance Alarm, alarma de mantenimiento inmediato DMA=Deferred Maintenance Alarm, alarma de mantenimiento diferido MEI= Maintenance Event Information, informacin de evento de mantenimiento S= Falla que afecta al servicio R= LED de alarma rojo Y=LED de alarma amarillo SIA= Seal sustituida por SIA
Punto de referencia UI1 UI2 C1 C2 Descripcin de la seal Seal de entrada en la parte de recepcin del interfaz de enlace Seal de salida en la parte de transmisin del interfaz de enlace Seal de salida de crosconexin (XB) hacia el interfaz del X-bus Seal de entrada XB desde el interfaz del X-bus, seal de la red
X-BUS C1 IF DE BUS C2 XB IF FORMATEADO DE DATOS

A0FS085A
Ul1
Ul2
Fig. 210: Denominacin de los puntos de referencia de la seal Fallas en las partes comunes (Bloque 0)
Condicin de falla Alimentacin +5 V, +12 V, -10 V +5 V back plane voltage Estado PMA PMA LED R R UI2 C1 -
486

Condicin de falla Fallas de memoria RAM, EPROM fault FLASH fault Check sum error - in FLASH memory - in downloaded SW Incompatible SW revisions Fallas del estado de operacin Unit reset Unit unregistered Setup parameter error Falla de X-bus Timing fault No interface (IA) activity Fault masking Estado PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S PMA, S MEI, LED R R R R R R R R R R Y UI2 OFF AIS AIS C1 OFF OFF AIS AIS -
Fallas generales del interfaz (Bloque1,2)

Condicin de falla Missing or wrong IF module ASIC error Estado PMA, S PMA, S LED R R UI2 OFF C1 OFF/OFF
Fallas en la seal del interfaz (Bloque 1,2)

Condicin de falla Fallas de la seal de entrada (UI1) - Loss of input signal Errores de temporizacin - Input signal (UI1) buffer slip - Output signal (UI2) buffer slip Estado LED PMA, S R DMA DMA R R UI2 C1 AIS Nota
Fallas de la seal en el lado de la red (C2) (Bloque 1,2)

Condicin de falla SIA from net side Loss of frame alignment Estado MEI, S LED Y UI2 AIS AIS C1 RAI Nota
PMA, S R
Condiciones de calidad (Bloque 1,2)

Condicin de falla G.821 unavailable state G.821 data for last 15 min CRC errors detected Frame alignment signal error Estado DMA DMA PMA LED R Y UI2 C1 Nota PMA, S -
487
Indicaciones de bucle de puerba (Bloque 1,2)

Condicin de bucle Bucles activados por el operador - interface loop - line loop MEI, S MEI. S Y Y AIS AIS Estado LED UI2 C1
488
6.21.5 Especificaciones tcnicas para la unidad de interfaz con estructura de trama VMM Interfaces de enlace Velocidad de lnea (kbit/s): n x 64 kbit/s (N=132) Entrada a MartisDXX
Precisin del rgimen operacin mescrona frecuencia de reloj enganchada a MartisDXX o mejor de 10-9
Salida de MartisDXX
Precisin del rgimen operacin mescrona
reloj extraido del nodo MartisDXX
6.21.5.1 Requisitos de alimentacin y datos mecnicos Alimentacin CC Voltaje de entrada: -30-60 V CC Dimensiones mecnicas Anchura: 25 mm (0.98 pulgadas) Profundidad: 160 mm (6.30 pulgadas) Altura: 244 mm (9.6 pulgadas)
489
490

Martis DXX Capitulos1-6

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Martis DXX Capitulos1-6

Enviado por

Direitos autorais:

Formatos disponíveis

MARTISDXX DESCRIPCIN DE NODOS (CAPITULOS 1 - 6)

Para sus notas y comentarios

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO

INFORMACIN DEL DOCUMENTO

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO

Documento original en ingls

Verificacin y aprobacin del documento

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO TRMINOS Y CONVENCIONES

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO TRMINOS Y CONVENCIONES

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO TRMINOS Y CONVENCIONES

MARTISDXX DESCRIPCIN DE NODOS INFORMACIN DEL DOCUMENTO TRMINOS Y CONVENCIONES

MARTISDXX DESCRIPCIN DE NODOS PREFACIO A LA VERSIN EN ESPAOL

PREFACIO A LA VERSIN EN ESPAOL

MARTISDXX DESCRIPCIN DE NODOS 1. DESCRIPCIN DEL SISTEMA DE ALIMENTACIN

Para sus notas y comentarios

1. DESCRIPCIN DEL SISTEMA DE ALIMENTACIN .....................................................1

1. DESCRIPCIN DEL SISTEMA DE ALIMENTACIN 1.1 Generalidades

1.2 Unidades de alimentacin

PFU-A PFU-B PFU-A-24 V PFU-B-24 V PFU-H PAU PAU-10T PAU-5T

1.2.2 PFU-A y PFU-B

El diseo mecnico de la unidad de fusibles PFU-A se muestra en la Fig. 1.

PDF 202 placa de distancia fusible PDF 202

Fig. 1: Diseo mecnico de la unidad PFU-A

Unidad de alimentacin PDF

Tensin de batera hacia bus Proteccin de salida

Fig. 2: Diagrama de bloques de la unidad PFU-A

Tensin de batera hacia bus Proteccin de salida

Fig. 3: Diagrama de bloques de la unidad PFU-B

Fig. 4: Panel frontal de la unidad PFU-A

Uso de patillas del conector de medida

Fig. 5: Panel frontal de la unidad PFU-B

Uso de patillas del conector de medida

Uso de patillas del conectore de entrada de batera, conector 3W3 de tipo D

1.2.3 PFU-A-24 V y PFU-B-24 V

El diseo mecnico de la unidad de fusibles PFU-A-24V se muestra en la Fig. 6.

Fig. 6: Diseo mecnico de la unidad PFU-A-24V

B+ Fusible Tensin de batera B-

Tensin de batera hacia bus

Fig. 7: Diagrama de bloques de la unidad PFU-A-24 V

Punto de medida B+ Fusible Tensin de batera BProteccin de entrada

Tensin de batera hacia bus

Fig. 8: Diagrama de bloques de la unidad PFU-B-24V

El diseo mecnico de la unidad de fusibles se muestra en la Fig. 9.

Fig. 9: Diseo mecnico de la unidad PFU-H

PMA DMA MEI 3V 5V BAT

P4 SALIDA DE ALARMAS (D9)

P2 PUNTOS DE MEDIDA PARA LAS TENSIONES

FUENTE DE ALIMENTACIN 5.1 V

FUENTE DE ALIMENTACIN 3.4 V

BANCO DE CONDENSADORES ELECTROLTICOS DISYUNTOR/ INTERRUPTOR PROTECCIN DE POLARIDAD

Fig. 10: Diagrama de bloques de la unidad PFU-H

CONECTOR INFERIOR DE SALIDA

CONECTOR SUPERIOR DE SALIDA

Fig. 11: Panel frontal de la unidad PFU-H

Uso de patillas del conector de medida

Uso de patillas del conector de la entrada de batera

2 (hembra) Batera, positiva

1.2.5 La versin 2.0 de la PAU

El diseo mecnico de la versin 2.0 de la PAU se muestra en la Fig. 12.

plato lateral, superior

PFU 201 PCB cubierta

Fig. 12: Diseo mecnico de la unidad PAU

Unidad de alimentacin PDF