Ad Da

Universidade Federal de Lavras Departamento de Cincia da Computao
COM 145 ELETRNICA BSICA
CONVERSORES D/A E A/D
Prof. Joo Carlos Giacomin giacomin@ufla.br www.comp.ufla.br/~giacomin
CONVERSORES DIGITAIS-ANALGICOS (DAC)

1 INTRODUO Os dados em um microprocessador esto em forma digital. Isto difere do mundo exterior onde os dados esto em forma analgica (contnua). Para obter dados digitais, necessitamos de um conversor analgico/digital (conversor A/D); ele converter tenso ou corrente analgica em uma palavra digital equivalente. Inversamente, depois de uma CPU (Central Processing Unit) ter processado os dados, muitas vezes pode ser conveniente converter a resposta digital em uma tenso ou corrente analgicas. Esta converso requer um conversor digital-analgico (conversor D/A). A interface analgica o limite ou a fronteira onde digital e analgico se encontram, onde o microcomputador se conecta ao mundo exterior. Nesta interface, encontramos ou um conversor A/D (lado de entrada) ou um conversor D/A (lado de sada). Um exemplo da necessidade de conversores pode ser visto na transmisso digital. Suponha, por exemplo, que se deseja transmitir um sinal proveniente de um microfone entrada de um alto-falante remoto. Um processo usado para transmitir o sinal sem o efeito do rudo (perturbao aleatria imprevisvel) transmitir o sinal digitalmente. Portanto a primeira coisa a ser feita amplificar o sinal e convert-lo para digital, utilizando um conversor A/D. Depois transmitir o sinal digital e no ponto remoto restaurar o sinal digital (tcnica facilmente obtida com comparadores) e transform-lo em sinal analgico utilizando conversor D/A e, em seguida, aplic-lo no alto-falante. Este sistema de comunicao chamado de sistema por modulao por cdigos de pulso (PCM). Na entrada de tal sistema de processamento, o processo global de converso de um sinal analgico para uma forma digital envolve uma seqncia de quatro processos industriais chamados amostragem, reteno, quantizao e codificao. Estes processos no so necessariamente realizados em operaes separadas. De um modo geral, a amostragem e reteno so feitos simultaneamente em um tipo de circuito chamado amostrador-retentor (sample & Hold) de primeira ordem, enquanto a quantizao e a codificao so feitas simultaneamente em um circuito chamado conversor analgico/digital (A/D). Depois que o
Prof. Joo Giacomin DCC UFLA
Conversores Digitais-Analgicos
processamento digital completado, a reconstituio de um sinal analgico de sada obtida pela operao de converso digital analgico (D/A) seguida de filtragem. Os conversores D/A so mais simples do que os conversores A/D. Mais ainda, um conversor D/A freqentemente utilizado dentro da estrutura de conversores A/D. Por estas razes, consideraremos primeiro os conversores D/A.
2 CONVERSORES DIGITAIS-ANALGICOS (DAC)
A melhor forma de descrever a relao entre uma sada analgica e uma entrada digital atravs de uma representao grfica. A figura 1 ilustra a sada de um conversor de 3 bits tendo oito nveis discretos, compreendendo a faixa desde 0 at 7/8 do fundo de escala. Na prtica, a barra zero pode no ser exatamente zero, devido ao erro de offset, o intervalo desde 0 at 7/8 pode no ser precisamente codificado devido ao erro de ganho, e a diferena nas alturas das barras pode no mudar uniformemente devido no linearidade. No linearidade o erro mais difcil de se compensar, pois no pode ser eliminado por ajuste.
Figura 1 Sada de um conversor D/A de 3 bits
Na figura 1 observamos uma faixa limitada que define o mximo erro diferencial de no linearidade. Por exemplo, um conversor D/A que apresenta uma variao na tenso de sada de 1,5 LSB para uma variao de 1LSB na entrada apresenta um erro de 0,5 LSB (no linearidade diferencial). Existe uma grande variedade de conversores D/A, alguns fornecem uma tenso na sada e outros fornecem uma corrente na sada, cujo valor proporcional palavra digital aplicada na entrada. A figura 2 mostra o diagrama de blocos de um conversor D/A. A tenso de referncia analgica dever ser a mais estvel possvel. Alguns DACs possuem uma fonte de referncia interna, outros necessitam de uma fonte de referncia externa. Os DACs que necessitam desta fonte so chamados conversores multiplicadores (multiplying DACs). Na verdade todos DAC multiplicam, a vantagem em usar o segundo que o resultado analgico o produto da palavra digital (externa) por um sinal analgico (tambm externo) . Em muitos modelos, existe a fonte interna acessvel podendo ser conectada externamente entrada de referncia.
Figura 2 Configuraes bsicas de um DAC
2.1 TIPOS BSICOS DE CONVERSORES D/A
As duas tcnicas comumente usadas em conversores D/A so: rede de resistor com peso binrio e a rede R-2R. Ambos os termos se relacionam com a malha de resistores utilizada no conversor. Estes dois tipos so mais convenientemente descritos para o caso de tenso na sada, ou seja a palavra digital produz na sada um nvel equivalente de tenso.
2.2 CONVERSOR D/A COM RESISTORES DE PESO BINRIO
Este tipo de conversor mostrado na figura 3, inclui uma tenso de referncia, um conjunto de chaves, um conjunto de resistores de preciso de peso binrio e um amplificador operacional. Cada bit da palavra digital controla a chave correspondente. Se o valor do bit o estado binrio 1, a chave fecha em +VREF. Se 0, a chave fecha em 0 [V]. Quando a chave fecha, a tenso de referncia aplicada no extremo do resistor em srie com a chave, e a corrente flui para o n somador. A soma das correntes no n produz uma tenso na sada proporcional corrente total e portanto proporcional ao cdigo digital.
Figura 3 Conversor D/A
As tenses VA, VB, VC e VD podem assumir valores iguais a +VREF e a ZERO, dependendo do estado binrio correspondente. Ento temos : VA = A VREF ; VB = B VREF ; VC = C VREF ; VD = D VREF .
Onde as letras A, B, C e D representam o estado binrio. Por exemplo: se a palavra digital 0101, as tenses correspondentes so: V A = VREF, VB = 0, V C = VREF e VD = 0. Usando esta linha de raciocnio e a teoria de amplificadores operacionais podemos escrever a tenso na sada como:
V0 =
RF R R R VA F VB F VC F VD RA RB RC RD
Fazendo: RA = 8 RD, RB = 4RD e RC = 2RD , e substituindo as tenses, temos:
V0 =
RF R R R AVREF F BVREF F CVREF F DVREF 8R D 4R D 2R D RD R F VREF (8D + 4C + 2B + A ) 8R D
V0 =
Vemos pela equao acima que a tenso de sada proporcional palavra digital, caracterizando assim um conversar Digital-analgico. Em aplicaes prticas, um conversor D/A de 12 bits necessita de uma faixa de valores de resistores de 2048:1, logo se o valor do resistor MSB for 10 k, o LSB dever ter um resistor de 212-1x10 k = 2048 k = 20,48 M. Este tipo de configurao limitado a sistemas de baixa resoluo (5 bits) devido a larga faixa de valores de resistores envolvidos e a dificuldade em se estabelecer o mesmo grau de tolerncia e estabilidade para relaes maiores do que 20:1. A taxa de conservao destes conservadores relativamente baixa, principalmente devido a alta impedncia de entrada, limitaes das chaves analgicas e caractersticas do amplificador operacional.
EXEMPLO: Projetar um conversor de 3 bits, de tal forma que a sada analgica possa variar entre 0 e 5V. Dado VREF = 5V.
SOLUO: C
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
A
0 1 0 1 0 1 0 1
Vo[V]
0 0,625 1,250 1,875 2,500 3,125 3,750 4,375 = LSB
= FS LSB
Com 3 bits, podemos ter 8 estados diferentes, portanto a nica forma da sada analgica variar entre 0 e 5V fazer com que cada mudana do LSB provoque um degrau de 5/8V na sada analgica como vemos na tabela acima. Da equao 1, para o caso de 3 bits temos: Vo = R f VREF [4C + 2B + A] 4R D
Para CBA = 001
5 Vo = V 8
Rf 1 = RD 2
R (5) 5 = f 1 8 4R D
Adotando RD = 2k e Rf = 1k, temos: RA = 2n-1RD = 2 2 x 1 = 4 k RB = 2 RD = 2 x 1 = 2 k
Figura 4 Conversor D/A de trs bits
Suponha agora, que se deseja obter uma tenso na sada entre o mesmo valor, mas variando com um degrau menor que 5/8 para que a representao do sinal digital seja mais precisa. bvio que com 3 bits fio podemos cumprir esta exigncia, portanto a nica maneira de fazermos isto aumentando o nmero de bits. Conclumos ento, que a preciso est relacionada com o nmero de bits do conversor. Para 4 bits, temos 16 estados diferentes, com isto o valor do LSB dever ser de 5/16 V e para todos bits iguais a 1 teremos que a mxima tenso na sada ser de
Vo max = FS LSB = 5
5 = 4,563V 16
A necessidade de se aumentar o nmero de bits para se conseguir um melhor resultado na converso faz com que este tipo de conversor fique limitado a um nmero de bits relativamente baixo, devido as consideraes j apresentadas. Uma maneira de se contornar este problema utilizar a Rede R-2R, apresentada a seguir;
2.3 CONVERSOR D/A COM REDE R/2R
A vantagem sensvel deste tipo de conversor a no necessidade de se usar somente dois valores de resistores na malha, ou seja, R e 2R. Com isto, a tecnologia j existente permite a construo de conversores em circuitos integrados com nmero de bits acima de 8. Na rede R2R, cada posio do bit contribui na sada, na proporo do peso binrio. Desde que a rede linear, a operao pode ser analisada pela superposio: isto , a contribuio na tenso de sada de cada bit pode ser considerada independente dos outros bits. Finalmente, todas as contribuies so somadas na entrada do amplificador e produz uma tenso na sada proporcional a palavra digital.
Figura 5 Conversor D/A em escada R-2R
Considerando que somente a chave SN-l est fechada em +Vref enquanto que todas as outras esto em zero, temos:
N N-l
A tenso no n N-l, VN, ser: VN = VREF 2.R.I Sabemos que : VREF = 2RI + (R + R ) I 2 (Malha 1)
I=
VREF 3R
Da teoria da amplificadores operacionais, a tenso na sada :
V01 = VN V01 = V01 =
RF 2R
VREF R F 2 2R VREF R f 6R
Fazendo a mesma considerao no N N-2 temos:
Para Calcularmos a tenso na sada, devemos calcular a tenso VN : VN = 2R VN = 2R VN = VREF 6 I 4 VREF 4 3R
VN = VREF 2R
VREF 3R
VN =
VREF 3
10
Logo, a tenso V02 ser : V02 = VN V02 = V02 = Rf 2R
VREF R f 6 2R VREF Vf 12R
Considerando ainda o N N-3 temos:
A tenso VN ser: VN = 2R VN = 2R V= Logo, V03 = V03 = Por analogia temos: V04 = VREF R f 48R VREF R f 12 2R VREF R f 24R VREF 12 I 8 VREF 3R 8
11
Usando o teorema da superposio e considerando a presena de uma palavra digital DCBA, podemos escrever :
V0 = V01 + V02 + V03 + V04

V0 = V0 = D VREF R f C VREF R f B VREF R f A VREF R f 6R 12R 24R 48R
VREF R f (8D + 4C + 2B + A ) 48R
Novamente, temos a tenso de sada proporcional ao cdigo digital DCBA, caracterizando um conversor D/A. Usando este tipo de rede, existem ainda vrias verses de conversores D/A. As modificaes ocorrem na configurao do amplificador de sada e no modo em que se faz a comutao com as chaves. As figuras 6 e 7 ilustram estas situaes.
Figura 6 Conversor D/A No Inversor
Figura 7 Conversor D/A por Comutao de corrente
12
2.4 COMPONENTES DO CONVERSOR D/A
CHAVES
Melhoras na operao de conversores D/A tm sido obtidas com a utilizao de melhores chaves analgicas. Existe uma chave para cada bit da palavra digital, que deve estar ligada ou desligada em resposta ao comando digital na entrada do conversor. Consegue-se um bom resultado utilizando-se transistores de efeito de campo, FET, que possibilitam uma baixa resistncia quando ligada e uma elevada resistncia quando desligada. A tecnologia existente utilizar vrias tcnicas de processamento para se obter o resultado desejado.
GATES DIGITAIS USADOS COMO CHAVES
O projeto de um conversor somador pode ser simplificado usando gates que serviro de entrada digital e atuaro como chaves (figura 8). Esta aproximao permite obter um conversor de 5 bits utilizando a lgica de coletor aberto. Quando as sadas dos inversores de coletor aberto so baixas, cada gate tem uma impedncia de carga de 500 , e a tenso de saturao coletor-emissor nos transistores de sadas mantm uma diferena de milivolts entre um e outro. Quando as sadas so altas, cada transistor de sada esta desligado e os resistores so referidos a tenso de alimentao Vcc. Devido ao fato dos inversores pertencerem a um substrato comum, o balanceamento no nvel de tenso bom. Este circuito ilustra a idia bsica de um conversor D/A de baixa resoluo, podendo ser implementado na prtica com circuitos TTL comuns, a entrada digital pode ser proveniente de microcomputadores ou de um contador digital. Uma boa prtica utilizar um contador de dcada, tal como o 7490, e verificar comportamentos da sada para uma contagem cclica do contador.
13
CHAVES DE CORRENTE
Um dos maiores problemas em se obter alta preciso e alta velocidade em conversores D/A tem sido o tempo de estabilizao aps a comutao das chaves entre os estados ligado e desligado. A evoluo das chaves de corrente tem solucionado estes problemas.
Figura 8 Conversor D/A usando Gates Como Chaves
Figura 9 Chaves de Corrente
14
O mtodo mostrado na figura 9 usa a chave de corrente para desviar a corrente e com isto eliminar a contribuio do respectivo bit na sada. Com este mtodo, consegue-se maiores velocidades de comutao do que com chaves de tenso. Para entender o funcionamento do esquema na figura 9, considere o transistor Q1. Se a tenso base-emissor de Q1 for igual tenso base-emissor de QR, a tenso em cima de 2R ser igual tenso do zener, VREF. A corrente, atravs do resistor ser VREF , e assumindo nula a 2R
corrente no diodo e muito grande, esta mesma corrente fluir para o coletor (i. e., a sada). Para que isto acontea, o catodo do diodo deve ter um potencial maior que o do anodo (i. e., lgica 1). Se a tenso de base for 1,4V, e assumindo que a queda de tenso no diodo seja 0,6V, uma tenso de 2V (mnima tenso para nvel lgico 1 em TTL) ser suficiente para esta condio. Se o anodo de D1 agora chaveado para nvel lgico 0 (0,8 V ou menos), Q1 cortar, devido conduo de D1, desviando toda a corrente de Q1.Com a condio de D1 o emissor de Q1 estar abaixo do potencial de base, logo a contribuio de Q1 na sada nula. Desde que a corrente no interrompida e sim desviada, a variao de tenso pequena e consequentemente o tempo de comutao curto, sendo estabilizada na ordem de 200ns para uma variao no LSB. Se Q1 e QR tm o mesmo VBE e tm a mesma corrente do emissor, a tenso em 2R (VREF) estar estabilizada em relao temperatura, fazendo com que a corrente seja essencialmente independente da temperatura, exceto para variaes em . Os bits de ordem inferior operam de maneira similar.
2.5 ESPECIFICAES PARA CONVERSORES D/A
Consideraremos agora, vrios parmetros que servem para descrever a qualidade do desempenho de um conversor D/A. Estes parmetros so geralmente especificados pelos fabricantes dos conversores.
15
2.5.1 RESOLUO
A resoluo de um conversor D/A especifica o nmero de bits de entrada e, consequentemente, o nmero de tenses na sada (ou correntes) possveis. Por exemplo, um conversor que pode aceitar 10 bits de entrada referido como um conversor com uma resoluo de 10 bits. O numero de possveis tenses de sada 210 = 1024 . Assim a mnima variao possvel da tenso de sada 1 da faixa de variao da sada. 1024 Aproximando-se 1024 por 1000, podemos descrever a resoluo como sendo de 1 parte em 1000 ou 0,1%. Entretanto, na prtica, a resoluo til de um conversor quase sempre menor do que especificado, porque a resoluo limitada por rudos, temperatura, etc. A resoluo til (normalmente no fornecida) o menor e nico valor na sada para todas as condies de temperatura, rudos, etc. Por exemplo, um conversor de 12 bits pode ter uma resoluo til, para toda a faixa de temperatura, de somente 10 bits. A resoluo til limitada pela preciso relativa (linearidade) porm, a resoluo no limita a preciso. Por exemplo, um conversor D/A de 4 bits usado em uma fonte de alimentao programvel tem 16 nveis, mas pode ter uma preciso de 0,01%. Podemos ter conversores de 8 bits que no tem preciso suficiente para tal aplicao, embora sua resoluo seja mais do que adequada. Podemos ter ainda, um conversor de 10 bits com uma resoluo de 0,1% e com uma preciso de 0,05% ou at mesmo uma preciso de 0,5%, s que neste ltimo caso, especificar um conversor de resoluo igual a 0,1% e preciso igual a 0,5% fica sem sentido no ponto de vista prtico, isto significa que a reso1no dada no a resoluo real do conversor. Portanto, podemos definir como sendo: Q= ou Q= FS V 2n F S = fundo de escala Full Scale) ( 1 2n onde: n = nmero de bits
16
2.5.2 LINEARIDADE OU PRECISO RELATIVA
Linearidade e preciso relativa so sinnimos usados para especificar conversores. Geralmente o termo linearidade usado para conversores D/A enquanto que preciso relativa usado para conversores A/D. Em um conversor D/A ideal, iguais incrementos numricos da entrada digital deveriam nos dar incrementos iguais na sada analgica. Se analisarmos a sada de um conversor D/A que consiste de um conjunto de pontos discretos, o erro de linearidade ou a no linearidade pode ser definida como a mxima distncia entre qualquer desses pontos discretos e a reta traada entre os pontos zero e fundo de escala para uma converso unipolar, estes pontos so ajustados pelo usurio (na prtica) por um trimpot de ajuste. A figura 10 mostra a sada analgica relativa entrada digital.
Figura 10 Medida de Linearidade
Os pontos indicam a tenso analgica correspondente a cada entrada digital para um conversor real. Se o conversor fosse ideal, os pontos cairiam sobre a linha reta. Na figura, indicamos por o erro de linearidade. A tenso a variao nominal da sada analgica
17
correspondente a uma variao da entrada digital equivalente variao no bit menos significativo (LSB). A linearidade de um conversor especificada geralmente pela comparao entre e . Assim, de um modo geral, encontramos a linearidade de um conversor comercial especificada 1 1 como menor do que LSB , o que significa que < . Esta uma especificao 2 2 muito importante. Suponhamos que em uma entrada digital encontramos que positivo e
>
1 1 , enquanto na prxima entrada digital superior negativo e > . Neste caso 2 2
o conversor teria o comportamento inaceitvel de no ser monotnico, isto , um aumento na entrada digital nos daria uma diminuio na sada analgica. Portanto a no linearidade mxima permissvel LSB. A linearidade de um conversor depende principalmente da preciso dos resistores. Depende tambm da preciso com a qual as quedas de tenso nas chaves so fixadas. Como tanto, os resistores como as tenses de chaveamento so dependentes da temperatura linearidade pode ser afetada por mudanas substanciais da temperatura. a
2.5.3 PRECISO
A preciso de um conversor uma medida da diferena entre a tenso analgica obtida na sada e aquela que o seria em um caso ideal. A falta de linearidade contribui para a impreciso. Maiores limitaes na preciso so devidas incerteza nas tenses de referncia, ao ganho do amplificador, ao OFFSET do amplificador, etc. as especificaes tpicas de um fabricante de um conversor de qualidade razovel podem ser dadas como, por exemplo, 0,2% do valor do LSB.
2.5.4 TEMPO DE ACOMODAO
Quando a entrada digital varia, chaves se abrem e fecham e aparecem variaes de tenso. Devidos s inevitveis capacitncias parasitas presentes no circuito passivo, os transientes iniciados podem persistir por um tempo aprecivel. Soma-se a isto o tempo de
18
resposta do amplificador operacional para os conversores com sadas em tenso. Um grfico tpico da variao na tenso de sada como uma funo do tempo mostrado na figura 11 . Observe que h um tempo finito necessrio para que a sada atinja seu novo nvel bem como poder tambm ocorrer uma oscilao. O intervalo compreendido entre o instante da variao na entrada at o instante em que a sada se aproxima o suficiente de seu valor final chamado de tempo de acomodao. O tempo de acomodao depende, entre outros fatores, de como definimos a aproximao suficiente. Um conversor para uso geral tpico pode ter um tempo de acomodao como sendo de 500 ns para una aproximao de 0,2% do fundo escala em relao ao valor final.
Figura 11 Tempo de Acomodao em um Conversor D/A
Alguns dos maiores transientes so produzidos pela operao de chaves. Por exemplo, suponha que em um conversor unipolar de 4 bits as chaves esto em S3 S2 S1 S0 = 0111, correspondendo a una sada de + 7V. Suponha que a variao na entrada requer agora que S3 S2 S1 S0 fiquem em 1000, correspondendo a 8V. Suponha que S3 varie antes das outras chaves, e assim por um breve intervalo de tempo teremos S3 S2 S1 S0 = 1111 =15V. Se os picos produzidos no Conversor D/A no podem ser tolerados, a tenso de sada pode ser amostrada e mantida. Esta nova sada ento passada atravs de um filtro passa-baixas, encontrado na prtica que os vales formados pelo circuito S/H (amostragem e reteno de primeira ordem) contm significativamente menos energia do que um pico tpico eu um D/A. Assim, o rudo
19
produzido depois da filtragem do circuito S/H muito menor do que o obtido depois de filtrar o D/A. Isto quer dizer que colocar o filtro PB entre o circuito de amostra e reteno e o conversor mais conveniente que coloc-lo aps o conversor.
2.5.5 TEMPO DE CONVERSO
Tempo de converso, ou velocidade de converso, o tempo necessrio para o conversor fazer a medida total desde o instante em que o sinal digital aparece na entrada at o instante em que o sinal analgico correspondente aparece na sada. O tempo de converso para os conversores D/A de alta velocidade aproximadamente 10s ou menos {100.000 ou mais converses por segundo). Conversores de velocidade moderada tem um tempo de converso entre 10 a 100s (10.000 a 100.000 converses por segundo). Os conversores considerados lentos apresentam tempo de converso de 100s ou mais (abaixo de 10.000 converses por segundo).
2.5.6 CONVERSORES D/A MULTIPLICADORES
O conversor D/A multiplicador difere do convencional no que diz respeito tenso de referncia. O primeiro projetado para trabalhar com sinais de referncias que variam enquanto que o segundo possui uma referncia fixa. A sada do conversor D/A multiplicador proporcional ao produto da tenso de referncia pela entrada digital.
2.5.7 OFFSET Para a grande maioria de conversores bipolares (por exemplo, 10V), para se obter a sada negativa para os correspondentes nmeros negativos, um conversor unipolar usado deslocando as sadas pela metade do fundo de escala. Melhores resultados so obtidos se este offset de corrente ou tenso for derivado da mesma fonte de referncia que determina o fator de escala do conversor.
20
2.5.8 SENSIBILIDADE TEMPERATURA
Para qualquer entrada digital fixa, a sada analgica variar com a temperatura. Esta sensibilidade temperatura varia tipicamente numa faixa entre 50 ppm / 0C em um conversor para uso geral e 1,5 ppm / 0C em uma unidade de alta qualidade. A sensibilidade temperatura geral devida s sensibilidades temperatura das tenses de referncia, dos resistores do conversor, do op-amp e ainda da tenso de OFFSET do amplificador.
2.5.9 ESPECIFICAES TPICAS
A tabela 4 ilustra as especificaes tpicas para um conversor D/A. importante o conhecimento do significado destas caractersticas para a especificao de um conversor D/A.
2.6 CONVERSORES D/A INTEGRADOS
Os conversores D/A integrados substituram os projetos discretos e permitiram a criao de novas aplicaes. Economia, tamanho reduzido, baixo consumo e operaes realizveis numa ampla faixa de temperatura podem ser conseguidos com um nico chip. Alguns fabricantes de CI oferecem vrios circuitos integrados que podem ser conectados para se obter um conversor D/A, porm os usurios preferem um conversor num nico chip de tal forma a obter todas as funes. Embora, h pouco tempo atrs as funes mais complexas s podiam ser obtidas com os conversores hbridos (integrado + discreto), temos hoje, devido ao avano tecnolgico, conversores integrados que executam as funes dos hbridos, conseguindo com isto, abrir uma nova faixa de mercado que antigamente era proibitivo devido ao alto custo envolvido. Esta tendncia no significa o fim dos hbridos e dos conversores em carto, porque estes ainda levam a vantagem de resultados em um conversor extremamente complexo
realizando tarefas difceis para o conversor monoltico.
21
TABELA 4 ESPECIFICAES DE UM CONVERSOR D/A DAC-QM Digital-to-Analog Converters Specifications (Typical @ +25o C unless otherwise noted)
Model Resolution DAC-QM 8QM 8bits 10QM 10bits 12QM 12 bits Digital inputs 0 E < +0,8V @ -3,2mA 1 +2 < E < +6V @ +80A TTL Compatible Strobe Data transfers from inputs to register on 0 to 1 Change. Widht at least 50 nsec, 0-1 transition at least 100 nsec after data change Input codes Binary, 2s compl., BCD, and their complements Output ranges( User programs whith 0 to +5V @ 10mA jumpers) 0 to +10V @ 10mA 2,5V; 5V ; 10V @ 10mA Output impedance 0,02 Conversiom speed Slewing Rate 5sec to 0,01% 20V/sec Linearity LSB Accuracy absolute LSB Temp. coeficient Gain 7ppm/ oC max Zero 15V/oC max Temp. range Standard 0oC to 70oC Opitional 55oC to 125oC Power required + 15VDC @ +25mA 15VDC @ 30mA + 5VDC @ 150mA Power-supply sensitivity 0.002%% supply E ( 15VD ) supplies only Adjustments (User provides) Gain Adj. 100 reheostat Zero Adj. 20k pot
Discutir o avano de conversores monolticos muito difcil devido rpida proliferao do mesmo. Novos CIs surgem, de maneira geral similar ao bsico, porm, apresentando melhoras com o tempo, facilidade de interface, etc. Nas sees subsequentes estudaremos alguns conversores monolticos de baixo custo e utilizando em aplicaes gerais.
22
2.6.1 O CONVERSOR DAC 0800
O DAC um conversor de 8 bits, monoltico, de alta velocidade, sada em corrente e com um tempo de acomodao de aproximadamente 100ns para LSB. Quando usado 1/2 como multiplicador, a operao pode ser considerada monotnica para uma faixa de corrente de 40 para 1. O simples ajuste do potencial VLC (pino 1), realiza a interface com todas as famlias lgicas. O desempenho e as caractersticas do dispositivo so inalteradas para a faixa de tenso de alimentao de 4,5 V a 18 V. A figura 12 apresenta a configurao externa deste CI. Os conversores DACO800L, DAC 0802L, DAC0800LC, DAC0801LC e DA00802LC pertencentes linha de conversores da National Semiconductor so diretamente substitudos pelos DAC08, DAC08C, DAC08E e DAC08H, respectivamente, pertencentes srie DAC08 da Motorola.
Figura 12 Pinagem do DAC 0800
23
PINO 1 - THRESHOLD CONTROL (V LC) O pino 1 permitir a interface com todas as famlias lgicas simplesmente por um ajuste adequado de tenso que fornecido pelos fabricantes em manuais. O ajuste feito pela definio da tenso threslold de cada famlia, e sendo assim esta tenso ser a soma da tenso no pino 1 (VLC) mais 1,4V correspondentes queda de tenso nos dois diodos internos do CI. Logo VTH = VLC + 1,4V
Somente como exemplo citaremos alguns casos, para outras famlias consultar as folhas de dados no apndice.
PINO 2 ( Iout ) E PINO 4 (Iout)
So as duas sadas em correntes, complementares, que aumentam a versatilidade e permitem a operao no modo diferente para efetivamente dobrar a tenso de sada pico-apico, com simples resistores de carga como mostra a figura 13.
24
Figura 13 Conversor D/A com Sada 10V
A corrente de sada pode ser determinada pela seguinte expresso:
I O = I REF
A 2n
onde: Io IREF A n corrente de sada em mA a corrente de referncia em mA a palavra binria aplicada na entrada digital, expressada como decimal o numero de bits
Exemplo: Calcular a corrente de sada quando 10010111 aplicado a entrada do DAC08 quando a corrente de referncia igual a 4 mA. I O = I REF A 2n
25
(A = 100101112 convertido para a forma decimal , temos A= 1151) IO = 4 151 28
I O = 4 0,589 I O = 2,359mA
As duas correntes. de sada so complementares e fraes do fundo de escala, logo o relacionamento entre elas pode ser dado por: I O + I O = I FS PINO 3(V) E PINO 13 (V+)
Estes pinos dispensam qualquer comentrio, uma vez que so os pinos de alimentao do CI.
PINO (B1) AT O PINO (B8) Estes pinos correspondem a entrada digital, proveniente de qualquer CI lgico compatvel com a famlia estabelecida pelo pino 1. Estas entradas requerem somente 2A de corrente representando uma pequena carga para a sada do circuito digital excitador.
PINO 14 ( VREF (+ ) ) e PINO 15( VREF ( ) )
Estes pinos so utilizados para fornecedor a cor rente de referncia e ajustar o fundo de escala. Observe na figura 11 que: I REF = VREF R REF
A corrente de referncia pode estar entre O,2mA e 4 mA, mas o fabricante recomenda
26
2 mA para TTL / DTL e 1mA para compatibilidade com a famlia lgica de alta velocidade ECL. A corrente de fundo de escala em funo de IREF ser: VREF 255 R REF 256
I FS = +
Outra observao a considerar que: I O + I O = I FS para todos estados lgicos.
Para uma tenso de referncia fixa de 10V e para E urna Operao TTL, os valores tpicos so:
VREF = 10,00V RREF = 5,00k R15 = RREF Cc = 0,01F VLC = 0V (terra)
Note que R15 feito igual a RREF = R15 para efeito da compensao das correntes de polarizao do amplificador interno. Um circuito para ajuste do fundo de escala mostrado na figura 14 (a) e uma operao com tenso negativa pode ser vista na figura 14 (b). Os resistores usados na corrente de referncia devem ser o mais preciso possvel em relao temperatura para minimizar o efeito de drift na temperatura, que provocar erros na medida.
27
Figura 14 (a) Ajuste do Fundo de Escala (b) Operao com Tenso de Referncia Negativa
Podemos observar na figura 14(a) que a corrente I REF : VREF 1 R REF 10 1 = 2mA 4,5
I REF =
I REF =
PINO 16 (COMPENSAO)
Este pino permite a compensao em freqncia do operacional interno, geralmente a compensao feita por um capacitor Cc conectado entre este pino e o pino 3 (V). Normalmente o fabricante fornece o valor deste capacitor para uma dada aplicao.
CIRCUITO PRTICO PARA A OPERAO UNIPOLAR A figura 15 ilustra as ligaes necessrias para urna converso unipolar positiva, de forma que para o cdigo zero na entrada teremos 0V na sada e consequentemente para todos os bits iguais a 1 na entrada teremos a mxima tenso na sada, ou seja + 9,960V.
28
Figura 15 Conversor DAC08 para Operao Unipolar Compatvel com TTL
A tabela 2 mostra os valores da sada para alguns cdigos digitais. Tabela 2 Operao positiva Unipolar ENTRADA DIGITAL MSB
Fundo de Escala
LSB
1 1 0 0 1 0 0 1 0 1 0 1 1 0
Io (mA)
1,992 1,984 1,008 1,000 0,992 0,008 0,000
Eo (V)
9,960 9,920 5,040 5,000 4,960 0,040 0,000
Fundo de Escala LSB

Escala + LSB Escala Escala LSB zero + LSB zero
1 1 1 1 0 0 0
1 1 0 0 1 0 0
1 1 0 0 1 0 0
1 1 0 0 1 0 0
1 1 0 0 1 0 0
1 1 0 0 1 0 0
Para a sada complementar (operao como lgica negativa) conecte a entrada inversora do operacional no pino 2 e aterre o pino 4 na figura 15. Caso se deseje uma operao com nmeros negativos na sada, substitua a configurao do operacional (conversor corrente/tenso) por um seguidor de tenso.
29
CIRCUITO PRATICO PARA A OPERAAO BIPOLAR
Considere a figura 15, observando as modificaes mostradas na figura 16.
Figura 16 Operao Bipolar
Tabela 3 Operao Bipolar ENTRADA DIGITAL MSB

Fundo de Escala Positivo Fundo de Escala LSB Zero + LSB Zero Zero LSB Fundo de Escala + LSB Fundo de Escala Negativo 1 1 1 1 0 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0
LSB
1 0 1 0 1 1 0
Eo (V)
9,920 9,840 0,080 0,000 + 0,080 + 9,920 +10,000
__ Eo (V)
+10,000 + 9,920 + 1,160 + 0,080 0,000 9,840 9,920
CIRCUITO PRATICO PARA A OPERAO BINARIO OFFSET Com uma pequena modificao no circuito da Fig.l7 podemos trabalhar no cdigo binrio offset, basta ligar a entrada no inversora do operacional em comum com o pino 2 do DAC e desta ligao conectar um resistor de 5k para terra. Convm observar que a qualidade da simetria na sada funo do casamento entre os resistores de 5k, devemos ter uma tolerncia de 0,05% para uma boa simetria.
30
Figura 17 - Operao Binrio Offset
A tabela 4 mostra a sada para os cdigos digitais na entrada. Tabela 4 Operao Binrio Offset Simtrica ENTRADA DIGITAL MSB
Fundo de Escala Positivo Fundo de Escala LSB zero + zero Fundo de Escala + LSB Fundo de Escala Negativo 1 1 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0
LSB
1 0 0 1 1 0
Eo (V)
+ 9,920 + 9,840 + 0,040 0,040 9,840 9,920
O CONVERSOR DAC 0808
H muitos conversores D/A encontrados no comrcio. Os mais baratos tm resolues de 8 a 12 bits. Os mais caros tm resolues de 16 a 18 bits. Quase todos so monotnicos, ou pelo menos existe uma faixa especificada pelo fabricante para que esta caracterstica seja mantida e com erro inferior a LSB em cada nvel de sada. O conversor DAC0808 tem um tempo de acomodao de 150ns e uma preciso relativa de LSB, portanto, um conversor inferior ao DAC0800. Este conversor de 8 bits barato e amplamente usado contm uma fonte de corrente do referncia, uma escada R2R, e
31
oito chaves a transistor para comandar as correntes binrias. Uma tenso e um resistor externos so usados para ajustar a corrente de referncia em um valor tpico de 2mA. O DAC0808 compatvel com os nveis lgicos TTL, DTL e CMOS e diretamente substituvel pelo MC1508/MC1408 da Motorola.
Figura 18 - (a) Pinagem do DAC0808 (b) Circuito Prtico Tpico As consideraes para projeto so basicamente as mesmas para o conversor DAC0800, qualquer informao adicional consulte as folhas de dados deste Circuito Integrado.
2.6.3 O CONVERSOR MC 6890
O conversor MC6890
de 8 bits e preciso de 0,19%, possui barramentos
compatveis com os microprocessadores da srie 6800, podendo ser diretamente interfaceado com estes micros. Possui um tempo de acomodao em torno de 200ns e permite uma grande variao de tenso na sada: +5, +lO,+20, ou 2,5, 5 e 10 (V). Pode ser alimentado com tenses de + 5V e 5V at 15V. A figura 19 ilustra a pinagem e um circuito prtico para a operao bipolar de 2,5V.
32
Figura 19 - (a) Pinagem do MC6890 (b) Operaio Bipolar Tpica V0 = 2,5V
TERMINOLOGIA E CARACTERTSTICAS DO MC6890
No linearidade (Preciso Relativa)
A preciso relativa para o conversor D/A MC6890 dada pelo fabricante como sendo 0.19% ou 1/2 LSB.
No Linearidade Diferencial
O mximo desvio na sada para qualquer cdigo digital adjacente do degrau ideal LSB, que pode ser expresso em frao do LSB ou porcentagem do fundo de escala, para o MC6890 dado como 0,29% ou LSB. Uma no linearidade diferencial maior que 1 LSB leva a uma operao no monotnica.
Monotonicidade
Para todo aumento na palavra digital, a corrente de sada ou permanece a mesma ou aumenta. O MC6890 garantido ser monotnico para a faixa de temperatura especificada.
33
Tempo de Acomodao
Tempo decorrido desde o edge positivo da linha Enable at a sada ter se acomodado dentro de uma margem de erro do valor final.. A pior condio ocorre quando todos os bits so ligados, ou seja. todos iguais a 1. Este tempo tipicamente 200ns para a corrente de sada se estabelecer dentro da faixa LSB.
Erro de Ganho
a diferena entre o valor real e o ideal do fundo de escala. Baseado na configurao em que a sada varia de 0 a 10V, do fundo de escala ideal 255 10V = 9,961V . 256
O erro de ganho menor que 1,0% com R 1 = 100 (ver fig. 19b) e pode ser ajustado para um erro utilizando um potencimetro de 200.
Zero Bipolar
Usando a configurao mostrada na fig. 19b, com R1 = l00, R2 = 50, com o MSB ligado e todos os outros bits desligados, a tenso de sada lida e comparada ao terra analgico expresso como uma porcentagem do fundo de escala. A tenso offset da sada do amplificador operacional deve ser anulada. O erro bipolar pode ser zerado ajustando o resistor R1 = 100.
Rejeio fonte de Alimentao
a variao no fundo de escala de corrente causado por uma variao ocorrida em VEE ou VCC, expressada em LSB.
34
A linha RESET\ (pino 9)
O MC 6890 tem um pino RESET\ que fora os registradores, e portanto a corrente, para zero quando ativada. Esta entrada ativa no estado baixo e no deve ocorrer simultaneamente com o sinal ativo ENABLE\ para uma boa operao. A potncia de dissipao aumenta ligeiramente durante o perodo ativo da linha RESET\. A linha RESET\ no deve ser mais negativa que o terra.
A linha ENABLE\ (pino 12)
Esta linha permite a ligao direta das linhas D0 at D7 (pinos 1 a 8) com o barramento de dados da microprocessador. Quando a linha est alta, as linhas D0 at D7 se comportam como cargas de alta impedncia, no interferindo na operao do micro, ou seja, se mantm no terceiro estado (tri-state).
A linha REFout (pino 19)
a sada da fonte de referncia interna, apresentando uma tenso estvel de 2,5V. Normalmente ligada linha REFin (pino 18) atravs de R1=200 e linha 13 (Bipolar Offset) para operao binrio offset.
A linha 10V SPAN (pino 15) e 20V SPAN (pino 16)
Estas linhas definem a faixa de variao da tenso de sadia. Para faixa de operao 0~10V devemos realimentar a sada do operacional para o pino 15. Para a faixa de variao 0~20V devemos realimentar a sada do operacional para o pino 16. E para a faixa de 0~+5V, realimentamos a sada do Amp-Op para o pino 15 e conectamos o pino 14 e 16 em comum. Estas configuraes e as operaes bipolares podem ser vistas no manual do CI.
35
CONVERSORES ANALGICOS-DIGITAIS (ADC)
1 - INTRODUO Os conversores analgicos-digitais so circuitos ou componentes que excitado por uma tenso ou corrente produzem um cdigo digital equivalente. O ADC produzir uma sada codificada a qual mudar de 1 LSB representando algum incremento ou decremento na tenso ou corrente de entrada. Os ADCs so usados para compatibilizar a interface entre instrumentos digitais ou computadores com o mundo analgico. Em qualquer sistema de instrumentao tpico, algum tipo de sinal deve ser aplicado ao computador. Este sinal, geralmente proveniente de um amplificador, representar o valor de algum fenmeno analgico que foi convertido para sinais eltricos atravs de transdutores. Existem vrios tipos de conversores A/D. as caractersticas de cada tipo definem as aplicaes tpicas, portanto devemos ter o conhecimento das tcnicas empregadas para uma melhor caracterizao dos conversores A/D integrados. Existe duas filosofias bsicas de converso que podem ser classificadas como medida de tempo e comparao. A converso tenso/freqncia e integrao so tcnicas de converso que utilizam o principio de medida de tempo. Aproximao sucessiva e a converso paralelo ilustram o princpio de converso por comparao. Os conversores A/D so importantes em aplicaes industriais, comerciais e militares. O uso de circuitos integrados tem reduzido o tamanho, aumentado a confiabilidade, e criado novas aplicaes. O desenvolvimento da tecnologia tem produzido conversores A/D de baixo custo permitindo a utilizao destes CIs em reas de controle de processo, sinalizao, telemetria e indstria automotivas.
Conversores Analgicos-Digitais
2 O CONVERSOR A/D BSICO
A Figura 1 mostra o mais simples e o menos usado dos mtodos de converso A/D.
Figura 1 Conversor A/D Bsico.
Vent a tenso de entrada analgica. D3 a D0 constituem a sada digital. A sada digital comanda um conversor D/A, que produz uma sarda analgica Vsai. Quando a linha CONT estiver alta, ou seja, o amplificador operacional (comparador) estiver saturado positivamente o contador contar para cima. Quando a linha CONT estiver baixa (Amplificador operacional saturado negativamente) o contador interromper a contagem. Por convenincia um conversor D/A de 4 bits e um contador de 4 bits so usados, mas a idia aplica-se a qualquer nmero de bits.
2.1 OPERAO DO CONVERSOR BSICO
A converso A/D ocorre como segue. Primeiro, a linha INICIO apresenta-se em nvel lgico baixo, causando o reset no contador. Quando o pulso INICIO retornar a nvel alto, o contador estar pronto para funcionar. Inicialmente, Vsai zero, portanto, o Amplificador Operacional tem uma sada alta e CONT alta. O contador comea contando para cima a partir de zero. Uma vez que a sada do cantador alimenta um conversor D/A, a sada do
37
conversor e uma onda em escada de tenso positiva. Enquanto Vent for maior do que Vsai , o Operacional ter uma sada saturada positivamente, portanto, CONT permanece alta e a tenso em escada se mantm crescendo. Em algum ponto ao longo da escada, o prximo degrau torna Vsai maior que Vent. Isto obriga o Operacional a saturar negativamente inibindo a contagem do contador. Agora, a sada digital D3 a D0 o equivalente digital da entrada analgica. A transio negativa do sinal CONT usada como um sinal de fim de converso. Isto diz aos outros circuitos que a converso A/D est terminada. Se a entrada analgica Vent for modificada, os circuitos externos devero transmitir um outro pulso INICIO para iniciar a converso. Isto restabelece a contagem e comea um novo ciclo. DESVANTAGEM A principal desvantagem do mtodo do contador sua baixa velocidade. No pior caso (entrada mxima) o contador tem que alcanar a contagem mxima antes que a tenso em escada seja maior do que a entrada analgica. Para um conversor de 8 bits, isto significa um tempo de converso de 255 perodos de clock. Para um conversor de 12 bits, o tempo de converso de 4.095 perodos de clock.
2.2 CONVERSOR CONTADOR PRTICO
A fig. 2 ilustra o Circuito de um conversor implementado com circuitos digitais bsicos. O conversor DIA de 3 bits pode ser do tipo rede R-2R ou do tipo resistores de peso binrio. Vamos supor inicialmente que a linha de controle H est no estado lgico 1. Este estado impede a passagem do clock, inibindo o contador. Admitiremos ainda que a linha reset foi usada para fazer a zeragem do cantador. Neste caso a sada tambm ser 000. Consideraremos ainda que a linha H seja tambm usada para controlar a operao do circuito S/H, de modo que o sinal de entrada Va(t) seja amostrado quando H=1 e mantido quando H=O.
38
Figura 2 Conversor A/D prtico de 3 bits
Seja V0 = 1/2 LSB inicialmente, e a sada lgica do comparador igual ao 1 lgico. Mudemos H, para H=0. A porta G 0 habilitada, permitindo a passagem do clock para o contador. A cada pulso do clock, o contador avana um na contagem e a sada V0 do conversar D/A salta de um degrau. Em algum instante teremos V 0 > Va. Neste instante, a sada C 0 ficar com nvel lgico 0, inibindo o contador. A contagem presente nas sadas dos FFs a sada digital e ser proporcional (exceto por um erro de quantizao) tenso analgica Va(t). Como temos, para a contagem, um tempo suficientemente longo para assegurarmos que Vo>Va(t), poderemos ento levar H para H=1, permitindo a leitura da sada digital bem como possibilitar ao circuito S/H amostrar novamente o sinal de entrada. Antes de retornarmos H para H=O, fazemos o reset por um breve instante para zerar o contador. A transio negativa de H, permite ao conversor iniciar um novo ciclo de converso. No conversor A/D contador, bem como no conversor de aproximaes sucessivas, necessrio desajustarmos a sadas V 0 do conversor D/A, colocando um sinal de offset. No caso presente, este offset dever ser feito no sentido de aumentar, ao invs de diminuir, o V0 de uma tenso correspondente a 1/2 LSB. Faamos uma rpida analise no circuito anterior. Con-
39
siderando a tenso de offset igual zero e a tenso do LSB igual a 1V, nos permitido identificar a necessidade de um desajuste. Para uma tenso de LSB igual a 1V, o erro mximo de quantizao deveria ser de 0,5V . Suponha agora que Va infinitesimalmente maior que 0V. No incio da converso deveremos ter C0=1 e o contador avanar de um, parando em seguida. Isto nos dar uma sada digital 001 e portanto, 1V na sada do D/A. O erro de quantizao correspondente ser de 1V. Por outro lado, com um offset de 0,5V, o contador no avanar de um at que Va > 0,5V. As formas de onda no conversor so mostradas na fig.3. Suponhamos, como anteriormente, um conversor D/A que nos d sadas (excluindo-se o offset) de 0 a 7V para entradas digitais 000 a 111, respectivamente. Devido ao formato de Vo, o conversor e tambm chamado de conversor rampa digital. Dois intervalos de converso so mostrados. No primeiro, a tenso analgica se situa entre 5,5 e 6,5V, e a sada digital 110 = 6V. No segundo, Va se situa entre 2,5 e 3,5V, e a sada ento 011. A maior entrada analgica que pode ser apresentada com um erro mximo de quantizao de 0,5V novamente 7,5 V.
Figura 3 Formas de onda do conversor A/D da figura 2
Para uma dada taxa de amostragem e um dado nmero de bits de sada, o conversar contador geralmente precisa de uma clock muito mais rpido do que o conversor de
40
aproximaes sucessivas. No conversor contador com N bits de sada, so necessrios 2N perodos de clock para uma operao de converso (pior caso). No conversor de aproximaes sucessivas (ser visto posteriormente), o nmero necessrio N (ou N+2 se incluirmos os intervalos de re1gio para fazer o reset e a leitura). De qualquer forma, a freqncia do clock aumenta exponencialmente com N no conversor contador e de forma linear no conversor por aproximaes sucessivas. O conversor A/D do tipo contador geralmente restrito freqncias de amostragem que so menores que 100kHz, enquanto, com conversores por aproximaes sucessivas, taxas de amostragem da ordem de 1MHz so normais. O conversor contador pode ser melhorado, s custas de um aumento de complexidade, pela substituio do contador crescente por um contador crescente-decrescente. Tal conversor referido como um conversor de rampa digital contnuo, ou conversar de acompanhamento, ou servo conversor. O contador comandado para contar para cima (crescente) ou para baixo (decrescente), dependendo da sada do comparador estar no 1 ou 0 lgico, e de V0 ser maior ou menor do que Va. Se inicialmente Va>V0, o contador conta para cima at que V0>Va. Neste ponto o cortador reverte. Se depois de uma contagem para baixo encontramos que V0<Va, o contador reverte novamente e assim por diante. A tenso V0 variar ao redor de Va. A figura 4 ilustra a variao de V0 em torno de Va. A sada pode ser lida no final do tempo de reteno. Comparado a um conversor contador comum, na verso contador temos um tempo de converso que em mdia, igual metade do tempo necessrio para uma converso completa. Assim, um servo contador pode operar com o dobro da velocidade.
Figura 4 Sada de um conversor contnuo
41
3 CONVERSORES A/D DE DUPLA INCLINAO
O conversor de dupla inclinao contm um integrador, um controle lgico, clock, comparador, e um contador como mostrado na figura 5.
Figura 5 (A) Diagrama em blocos de um conversor A/D de dupla inclinao.
Figura 5 (B) Operao do conversor A/D de dupla inclinao.
42
Este tipo de conversor conta uma sucesso de pulsos de clock cujo nmero depende da amplitude do sinal integrado que esta armazenada no capacitor. O tempo de converso tpico duas vezes o perodo de c1ock vezes o nmero de nveis de quantizao. Desta maneira, para um conversor de 12 bits operando com um clock de 1MHz, o tempo de converso ser:
tc = 2 x T x tc = 2 x 1s x 4096 tc = 8,192 ms
Este tempo muito maior que o tempo necessrio para um conversor por aproximao sucessiva realizar a converso utilizando o mesmo clock. Por outro lado, o conversor acima, custa muito menos que o conversor por aproximao sucessiva para uma dada preciso, porque este requer poucos componentes de preciso. Na fig. 5 podemos observar que, inicialmente, a entrada analgica aplicada ao integrador e integrada por um tempo fixo t 1. Se este tempo for igual ao perodo de um sinal de potncia, tal conto 60Hz, ou qualquer freqncia espria, o valor final do integrador no afetado - veja linha pontilhada durante t1 para Vin. O tempo t2 proporcional carga acumulada no capacitor. O contador digital determina o termo t2 atravs da contagem at que a sada do integrador mude de sinal em reao ao estado anterior. Quando o contador atinge sua contagem mxima a entrada analgica removida da entrada do integrador e aplicado um sinal de referncia (Vref oposto ao sinal de entrada) de maneira que o capacitor se carrega em sentido contrrio. A partir desde instante tem-se o incio do tempo t 2 e, como a tenso de referncia ser mantida sempre constante, a inclinao durante t2 ser tambm constante, O tempo necessrio para o integrador retornar a zero ento funo do sinal de entrada Vin. O contador digital, que foi resetado no final de t1, comea a cantar novamente durante t2. Quando a sada do integrador atinge zero, o contador inibido e o estado do contador a palavra digital equivalente entrada analgica. Neste tipo de conversor, a preciso da freqncia do clock, assumindo que esta se mantm contnua durante a converso, ou urna constante de tempo exata do integrador no so importantes.
43
Da fig. 5 (B) tiramos: Vin t 1 Vref t 2 =
Vo =
Vin t = 2 Vref t1
Devido ao tempo de integrao este tipo de conversor no utilizado para situaes onde se exige alta velocidade ou para sinais que variam rapidamente (caso se deseje utilizar para estes sinais devemos amostrar e manter este sinal durante a converso). Este conversor e muito utilizado para medir sinais que esto superpostos por sinais indesejveis tal como 60Hz, simplesmente estabelecendo o tempo de integrao igual a um ou mais perodos do sinal de interferncia. Este o princpio de converso utilizado nos conversores para voltmetros digitais (DVMs). painis digitais (DPMs) e multmetros digitais (DMMs) que geralmente possui as sadas adequadas para alimentar displays.
3.1 CIRCUITO PRATICO DE UM CONVERSOR A/D DE DUPLA INCLINAO
O circuito, implementado com componentes simples, pode ser visto na figura 6. A complexidade pode ser aumentada quando se deseja uma melhor atuao do conversor. Neste exemplo dispensamos os ajustes de offset para o amplificador operacional por simplicidade. No incio do processo de converso, digamos em t0, a chave S1 (que pode ser uma chave analgica 4016 ou 4066) est fechada ao ponto A e a tenso de entrada Va aplicada ao integrador. Se = RC a constante de tempo do integrador, a sada do integrador Vo = (Va/)*t. A forma de onda de Vo mostrada na figura 6(B). No mesmo instante (t = 0) o sinal de clock aplicado a um contador que estava zerado inicialmente. O contador conta at que os flip-flops FF0 a FF(n-l) resetem simultaneamente, isto acontece quando ocorrer 2n pulsos de clock. Neste instante temos Q0 = Q1 = Qn-l = 0 e Qn = 1. Como o flip-flop n controla a
44
chave S1, neste instante a chave inverte de posio, ou seja, desliga Va e aplica -Vref no integrador. O capacitor agora comea a se carregar em sentido contrrio, ou seja, sua tenso comea a crescer positivamente (veja fig. 6B). Como neste instante o contador esta zerado, comea agora o incio do tempo t2 que finalizar quando a tenso de saida V0 se tornar levemente positiva. Neste instante, a sada do comparador vai para 0 impedindo a passagem do clock pela porta G1, parando o contador.
Figura 6 (A) Circuito A/D de dupla inclinao
Figura 6 (B) Forma de onda de um conversor A/D de dupla inclinao
45
Mostraremos agora que a contagem gravada no contador dos fiin-flops FF(n-l), .... FF1, FF0, diretamente proporcional a Va e independente da constante de tempo, . O tempo, T1, necessrio para os n flip-flops irem de 000...00 a l00...00 2nTc, onde Tc o perodo do clock. Neste instante, a tenso de entrada Vo : Vo = Va T1 = Va 2 n tc
Referindo-nos fig. 6(B) vemos que no instante T2, Vo novamente igual a 0V e que, portanto, Vref (T2 - T1 )
= Va T1
Assim, o intervalo de tempo T2 T1 Va n 2 Tc Vref
T2 - T1 =
Se, no instante T2, a contagem gravada nos N primeiros flip-flops for , j que a contagem era 0 no instante T 1, teremos
T2 - T1 = Tc =
Va n 2 Tc Vref
de modo que a contagem
Va n 2 Vref
Desde que Va = Vref, o sistema opera como um conversor A/D. J que < 2n, a contagem diretamente proporcional a Va e um nmero que pode ser lido no contador.
46
O conversor pode ser de leitura direta se Vref = 2n V. Desta forma = Va e a contagem gravada no contador e numericamente igual tenso aplicada Va. Para incio de uma nova converso devemos resetar todos os flip-flops e o capacitor atravs da chave S2.
EXEMPLO 1:
Em um conversor A/D de dupla inclinao so utilizados 3 contadores de dcadas e um display de carry, de tal maneira que a mxima medida 1999. Supondo um clock de 1 MHz e uma tenso de referncia igual a 10V, determine a sada dos displays para os seguintes casos: a) Vin b) Vin c) Vin = 10 V = 5,55 V = 24,1 V
SOLUO:
Um conversor com as caractersticas acima chamado de conversor de 3 1/2 dgitos. Como a tenso de referncia 10V, a mxima tenso analgica de entrada tem que ser 10 V, assim o conversor deve posicionar o ponto entre os displays como mostrado no esquema abaixo.
Na condio inicial, ou seja, contador resetado, podemos definir o incio do tempo t1. Liberando a contagem, o contador necessitar de 1000 pulsos de clock para atingir novamente o estado zerado. Com isto podemos determinar o tempo t 1 como sendo:
47
t1 = 1000 x Tc t1 = 1000 x 10 t1 = 1ms

-6
onde: Tc = perodo do clock
Se, a tenso de referncia for igual a 10V, podemos escrever a equao de t2 como sendo: t2 = t2 = t1 Vin Vref 1 Vin 10 ms
Solucionando o item a) do problema temos:
a) Para Vin = 10 V
t2 =
1 10 = 1ms 10 t2 = Tc 1ms = x 10-3 ms = 1000
Logo devemos ter
Portanto teremos no display o seguinte resultado
significando uma tenso de 10,00 V.
48
b) Para Vin = 5,55 V
t2 =
1 5,55 = 0,555ms 10 0,555ms = x 10-3 ms = 555
t2 = Tc
A leitura representada por 555, portanto o display dever mostrar:
significando uma tenso de 5,55 V
c) Para Vin = 24,1 V. Neste caso devemos projetar um divisor de tenso para dividir a tenso de entrada por 10 e com isto deslocar o ponto decimal para a direita.
t2 =
1 2,41 = 0,241ms 10
0,241ms = x 10-3 ms = 241
t2 = Tc
A leitura ser de 24,1V como mostrado abaixo.
Este o princpio de funcionamento do seletor de escala de multmetros. Com este artifcio temos um fundo de escala mximo de 100 V. Em sees posteriores apresentaremos um circuito integrado que trabalha com este princpio de converso, que muito utilizado e facilmente encontrado no mercado.
49
4 - CONVERSOR A/D POR APROXIMAES SUCESSIVAS
O conversor A/D por aproximaes sucessivas e a tcnica mais comumente usada, possuindo a vantagem de poder ser implementada por software. A operao deste conversor baseada em n comparaes sucessivas entre a entrada analgica, Vin, e a tenso de realimentao, Vf. Este processo similar ao processo de pesagem em uma balana de dois pratos, na qual o peso desconhecido comparado cor um peso padro. A primeira comparao determina se Vin maior ou menor que 1/2 Vmx. onde Vmx a mxima tenso possvel na entrada do conversor A/D. O prximo passo determinar se Vin maior ou menor do que 1/2 do intervalo em que Vin se encontra; cada passo executado estreita a faixa do resultado por um fator de 2. A operao de um ADC de 3 bits por aproximaes sucessivas ilustrado no diagrama de transio na figura 7.
Figura 7 Diagrama de transio de um conversor A/D por Aproximaes Sucessivas de 3 bits
50
So necessrios n perodos de clock para completar um ciclo de converso. Os componentes principais de um ADC por aproximaes sucessivas so mostrados na Fig. 8. um circuito similar ao circuito do contador rampa ADC no qual a palavra digital convertida para uma tenso analgica Vf e comparada com a tenso desconhecida Vin. A adio de um registrador de deslocamento e um circuito programador lgico fazem a principal diferena entre este e o contador rampa, enquanto o contador rampa ADC incrementa monotonicamente at que a sada do comparador mude, o ADC por aproximao sucessiva incrementa ou decrementa como um resultado da deciso efetuada pelo comparador e executada pelo programador lgico aps cada comparao. Um ciclo de converso iniciado pelo pulso de STAR que seta o MSB dos 2 registradores em 1, resetando todos os outros flip-flops. A sada do registrador no estado l00...0 convertida pelo DAC para um sinal analgico, Vf, que proporcional a 2n-1/2n do fundo de escala. Para Vf Vin o MSB do registrador armazenador mantido no estado 1 , e o registrador de deslocamento desloca o 1 para o prximo bit (n-2) , carregando com 1 o bit (n-2) do registro de armazenamento. Se, entretanto Vf < Vin, o MSB no registro de armazenamento resetado. Neste caso, o bit (n-2) representando 1/4 do fundo de escala examinado. O processo de converso completado depois de examinar o bit LSB. O tempo de converso ento constante e independente do valor do sinal analgico, sendo dado por: onde: n = n9 de bits f = freqncia do clock
tc = n/f
Em comparao com o conversor contnuo, o mtodo por aproximaes sucessivas muito rpido porm apresenta linearidade diferencial muito pobre. A taxa de converso limitada pelo fato de que cada bit deve ser sucessivamente testado antes da converso se completar. Adicionalmente, desde que um processo programado, devemos permitir um tempo suficiente para eliminar todos os transientes antes de iniciar o teste do prximo bit. Em cada degrau, devemos esperar o tempo de estabelecimento (acomodao) do conversor D/A dentro de uma determinada preciso. Tambm dever ser observado o tempo de resposta do comparador.
51
Precises melhores que 0,005% so possveis com o processo de converso por aproximaes sucessivas. Esta preciso funo do erro de quantizao e o erro nos circuitos eletrnicos, isto , no conversor D/A, comparador e a fonte de referncia. Como em qualquer processo eletrnico, a preciso da medida diminui com o aumento da velocidade de converso. O diagrama em blocos do conversor por aproximaes sucessivas ilustrado na Fig. 8.
Figura 8 Diagrama em blocos de um conversor A/D por aproximaes sucessivas de 4 bits
52
5 - ERROS DE QUANTIZAO
Para se converter
uni sinal analgico
para digital devemos
manter
uma
proporcionalidade entre a palavra digital e o valor analgico. Como o sinal analgico contnuo no tempo e portanto assume toda e qualquer quantidade no tempo, a converso obrigatoriamente apresentar um erro inerente ao processo definido como erro de quantizao. A operao de quantizao ilustrada na fig. 9. Um sinal M(t) indicado na Fig. 9(a). Este sinal a forma de onda Vi aplicada entrada do quantizador. A sada do quantizador chamada de Vo. O quantizador possui umaa caracterstica entrada-sada essencial que tem a forma de uma escada como mostra do na Fig. 9(b). Como conseqncia, a sada Vo, mostrada na Fig. 9(c) a forma de onda quantizada Mq(t). Podemos observar que enquanto a entrada Vi = M(t) varia suavemente em sua faixa, o sinal quantizado Vo = Mq(t) se mantm em um ou outro de um nmero fixo de niveis M-2, M-1, M0, M1, M2, . . . Assim o sinal Mq(t) varia ou no abruptamente de um quantum de salto S chamado de tamanha do salto (ou do degrau).
Figura 9 A operao de quantizao (a) O sinal M(t) (b) A caracterstica entrada-sada do quantizador (c) A sada do quantizador em resposta a M(t)
53
A forma de onda M(t) mostrada pontilhada na figura 9(c) representa a sada, supondose que ela est linearmente relacionada a entrada. Se a constante de proporcionalidade for unitria, Vo = Vi e M' (t) = M(t). Vemos, ento, que o nvel mantido pela forma de onda Mq(t) o nvel que mais se aproxima de M' (t) . A transio entre um nvel e o seguinte ocorre no instante em que M(t) cruza o ponto mdio entre dois nveis adjacentes. Vemos, portanto, que o sinal quantizado uma aproximao que pode ser melhorada pela reduo dos tamanhos dos saltos e, consequentemente, pelo aumento do nmero de nveis. Eventualmente, com saltos pequenos o suficiente, o olho ou o ouvido humanos no estariam aptos a distinguir o sinal quantizado do original. Se propusermos a quantizao de um sinal com variao R pico a pico e quisermos usar Q nveis de quantizao, o tamanho do salto S ser determinado pela condio QS=R. Localizaramos os nveis de quantizao como indicado na fig. 10(a). Desta maneira o erro de quantizao instantneo mximo seria S/2 como ilustrado na Fig. 10(b).
Figura 10 (a) uma faixa de tenso por onde um sinal M(t) excursiona (b) Erro de quantizao
54
O processo completo para digitalizao de uma forma de onda analgica ilustrado na figura 11. O sinal M(t) amostrado regularmente nos instantes indicados pelos pontos na forma de onda. A faixa R pico-a-pico de 7V, estendendo-se de 3,5V a +3,5V. Permitimos 8 nveis de quantizao, de tal modo que o erro mximo de quantizao possvel de 0,5V. seguindo prtica comum, associamos um conjunto de dgitos binrios a cada nvel usando a representao de complemento de 2 (como h 8 bits, h necessidade de se ter 3 bits).
Figura 11 Quantizao de um sinal
55
6 ESPECIFICAES DE UM CONVERSOR A/D
As especificaes de um conversor A/D que normalmente so fornecidas pelos fabricantes comerciais podem ser enumeradas como:
6.1 TENSO ANALGICA DE ENTRADA
Esta especificao designa a mxima faixa de tenses analgicas de entrada permitidas. Valores tpicos so: 0 a 10 V, 5 V, 10 V, etc.
6.2 IMPEDNCIA DE ENTRADA
Os valores variam de 1k a 1M, dependendo do tipo de conversor A/D. A capacitncia da entrada se situa na faixa das dezenas de picofarads.
6.3 PRECISO DO CONVERSOR A preciso de um conversor A/D inclui o erro de quantizao, o rudo do sistema digital incluindo o que est presente na tenso de referncia (usado no conversor D/A) desvios de linearidade, etc. Em geral o rudo de quantizao especificado como 1/2 LSB. A preciso tambm inclui a soma de todas as outras fontes de erro. Valores tpicos so da ordem de 0,02% da leitura de fim de escala. Conversores A/D de altssima preciso, entretanto, podem ser adquiridos com precises de 0,001% da leitura de fundo de escala. A preciso de um conversor geralmente determina o nmero de bits que podem ser utilizados. Como exemplo, considere um conversor com uma escala analgica cobrindo a faixa 10 V. Se a preciso for de 0,02% do fundo de escala, o erro mximo devido a tal limitao de preciso de 2mV. Para 9, 10, 11 e 12 bits, os erros de quantizao (1/2 LSB) so 10, 5, 2,5 e 1,25mV respectivamente. H uma vantagem em usarmos 10 bits no lugar de 9. Poderamos ainda justificar o uso de 11 bits, mas 12 bits provavelmente no.
56
6.4 ESTABILIDADE
A preciso do sistema geralmente dependente da temperatura. Coeficientes tpicos de erro de temperatura so da ordem de 20ppm do FS por grau Celsius. Como exemplo, se um sinal de 10 V aplicado a 75oC, temos como resultado um erro de (20 x 10-6)x(10)x(75 25) = 10mV. Com um conversor A/D de 10 bits, e erro limita a resposta de um dispositivo de 9 bits.
6.5 TEMPO DE CONVERSO
o tempo necessrio para se realizar a converso completa. Os tempos tpicos de converso variam de 50s, para unidades de velocidade moderada, a 50ns para um dispositivo de alta velocidade.
6.6 FORMATOS
Um conversor A/D pode ser obtido praticamente para qualquer cdigo usado em geral: binrio unipolar, binrio com desajuste, complemento de um, complemento de dois. Os nveis de tenso de sada so geralmente ajustados de modo a possibilitar a conexo direta a algumas famlias lgicas (TTL, CMOS, etc).
7 CONVERSORES A/D INTEGRADOS
As folhas seguintes mostram alguns circuitos integrados que foram projetados especialmente para fazer a converso de tenses analgicas em nmeros binrios.
57

Ad Da

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Ad Da

Enviado por

Direitos autorais:

Formatos disponíveis

Universidade Federal de Lavras Departamento de Cincia da Computao

COM 145 ELETRNICA BSICA

CONVERSORES D/A E A/D

Prof. Joo Carlos Giacomin giacomin@ufla.br www.comp.ufla.br/~giacomin

CONVERSORES DIGITAIS-ANALGICOS (DAC)

Prof. Joo Giacomin DCC UFLA

2 CONVERSORES DIGITAIS-ANALGICOS (DAC)

Figura 1 Sada de um conversor D/A de 3 bits

Prof. Joo Giacomin DCC UFLA

Figura 2 Configuraes bsicas de um DAC

2.1 TIPOS BSICOS DE CONVERSORES D/A

Prof. Joo Giacomin DCC UFLA

2.2 CONVERSOR D/A COM RESISTORES DE PESO BINRIO

Figura 3 Conversor D/A

Prof. Joo Giacomin DCC UFLA

Fazendo: RA = 8 RD, RB = 4RD e RC = 2RD , e substituindo as tenses, temos:

RF R R R AVREF F BVREF F CVREF F DVREF 8R D 4R D 2R D RD R F VREF (8D + 4C + 2B + A ) 8R D

Prof. Joo Giacomin DCC UFLA

Para CBA = 001

Adotando RD = 2k e Rf = 1k, temos: RA = 2n-1RD = 2 2 x 1 = 4 k RB = 2 RD = 2 x 1 = 2 k

Figura 4 Conversor D/A de trs bits

Prof. Joo Giacomin DCC UFLA

2.3 CONVERSOR D/A COM REDE R/2R

Prof. Joo Giacomin DCC UFLA

Figura 5 Conversor D/A em escada R-2R

Prof. Joo Giacomin DCC UFLA

Da teoria da amplificadores operacionais, a tenso na sada :

V01 = VN V01 = V01 =

Fazendo a mesma considerao no N N-2 temos:

Para Calcularmos a tenso na sada, devemos calcular a tenso VN : VN = 2R VN = 2R VN = VREF 6 I 4 VREF 4 3R

Prof. Joo Giacomin DCC UFLA

Logo, a tenso V02 ser : V02 = VN V02 = V02 = Rf 2R

VREF R f 6 2R VREF Vf 12R

Considerando ainda o N N-3 temos:

Prof. Joo Giacomin DCC UFLA

V0 = V01 + V02 + V03 + V04

VREF R f (8D + 4C + 2B + A ) 48R

Figura 6 Conversor D/A No Inversor

Figura 7 Conversor D/A por Comutao de corrente

Prof. Joo Giacomin DCC UFLA

2.4 COMPONENTES DO CONVERSOR D/A

GATES DIGITAIS USADOS COMO CHAVES

Prof. Joo Giacomin DCC UFLA

Figura 8 Conversor D/A usando Gates Como Chaves

Figura 9 Chaves de Corrente

Prof. Joo Giacomin DCC UFLA

2.5 ESPECIFICAES PARA CONVERSORES D/A

Prof. Joo Giacomin DCC UFLA

Prof. Joo Giacomin DCC UFLA

2.5.2 LINEARIDADE OU PRECISO RELATIVA

Figura 10 Medida de Linearidade

Prof. Joo Giacomin DCC UFLA

1 1 , enquanto na prxima entrada digital superior negativo e > . Neste caso 2 2

2.5.4 TEMPO DE ACOMODAO

Prof. Joo Giacomin DCC UFLA

Figura 11 Tempo de Acomodao em um Conversor D/A

Prof. Joo Giacomin DCC UFLA

2.5.5 TEMPO DE CONVERSO

2.5.6 CONVERSORES D/A MULTIPLICADORES

Prof. Joo Giacomin DCC UFLA

2.5.8 SENSIBILIDADE TEMPERATURA

2.5.9 ESPECIFICAES TPICAS

2.6 CONVERSORES D/A INTEGRADOS