Instituto Tecnolgico de Tuxtla Gutirrez

Arquitectura de Cmputo
Unidad I
Torres Robledo Walter

Tuxtla Gutirrez,

Chiapas.

19

Febrero

2013

Darvin de Jess Aguilar Gmez

Semestre: 5
No. De Control 11270250

Grupo: S5A

Ing. Sistemas Computacionales

Ing. Sistemas Computacionales

Pgina 1

INDICE

Unidad I.- Arquitectura de Cmputo

1.1 Modelos de arquitectura de cmputo 1.1.1 Clsicas..3 1.1.2 Segmentadas 3,4 1.1.3 De Multiprocesamiento4 1.2 Anlisis de los componentes 1.2.1 CPU.5 1.2.1.1 Arquitecturas..5 1.2.1.2 Tipos..5 1.2.1.3 Caractersticas.6 1.2.1.4 Funcionamiento (ALU, unidad de control, Registros y Buses internos)6, 7, 8 1.2.2 Memoria 1.2.2.1 Conceptos bsicos del Manejo de la Memoria.9 1.2.2.2 Memoria Principal Semiconductora.10 1.2.2.3 Memoria Cach10, 11 1.2.3 Manejo de la Entrada/Salida 1.2.3.1 Mdulos de Entrada/Salida11 1.2.3.2 Entrada/Salida Mediante Interrupciones......12 1.2.3.3 Acceso Directo a Memoria...12 1.2.3.4 Canales y Procesadores de Entrada/Salida......13 1.2.4 Buses 1.2.4.1 Tipos de Buses.13 1.2.4.2 Estructura de los Buses...13 1.2.4.3 Jerarquas de los Buses.14 1.2.5 Interrupciones..14 Cuestionario..15, 16, 17 Referencias18

Ing. Sistemas Computacionales

Pgina 2

Arquitectura de Computadoras

tiempo) y por lo tanto, el desempeo de la computadora. Este efecto se conoce como el cuello de botella de Von Newman.

1.1 Modelos de arquitecturas de cmputo.

1.1.1.- Arquitecturas Clsicas. Estas arquitecturas se desarrollaron en las primeras computadoras electromecnicas y de tubos de vaco. Aun son usadas en procesadores empotrados de gama baja y son la base de la mayora de las arquitecturas modernas. Arquitectura Newman) Mauchly-Eckert (Von

Los elementos principales de un computador son: La unidad de procesamiento central (CPU), la memoria principal, el subsistema de entrada y salida y algunos medios de interconexin de todos estos componentes. La CPU, por su parte consta de una unidad de control, una unidad aritmtico-lgica (ALU), registros internos e interconexiones. 1.1.2.- Arquitecturas Segmentadas. Las arquitecturas segmentadas o con segmentacin del cauce buscan mejorar el desempeo realizando paralelamente varias etapas del ciclo de instruccin al mismo tiempo. El procesador se divide en varias unidades funcionales independientes y se dividen entre ellas el procesamiento de las instrucciones. Segmentacin o Entubamiento: Consiste en dedicar unidades especficas del procesador a cada una de las partes del ciclo de instruccin y ejecutarlas paralelamente.

La principal desventaja de esta arquitectura, es que el bus de datos y direcciones nico se convierte en un cuello de botella por el cual debe pasar toda la informacin que se lee de o se escribe a la memoria, obligando a que todos los accesos a esta sean secuenciales. Esto limita el grado de paralelismo (acciones que se pueden realizar al mismo

Ing. Sistemas Computacionales

Pgina 3

 Segmentacin del Cause: La unidad de control se subdivide en dos o ms funcionales, cada encargada de llevar a cabo una parte del ciclo de instruccin.

Tales como simuladores para predecir el clima, explosiones atmicas, reacciones qumicas complejas, etc., donde los datos son representados como grandes nmeros de datos en forma matricial sobre los que se deben se aplicar el mismo algoritmo numrico. Sistemas SMP (Multiprocesadores Simtricos) son varios procesadores que comparten la misma memoria principal y perifricos de I/O, normalmente conectados por un bus comn.

Segmentacin del Cause (2): La mejora en el rendimiento no es proporcional al nmero de segmentos en el cauce debido a que cada etapa no toma el mismo tiempo en realizarse, adems de que se puede presentar competencia por el uso de algunos recursos como la memoria principal.

Se conocen como simtricos, ya que ningn procesador toma el papel de maestro y los dems de esclavos, sino que todos tienen derechos similares en cuanto al acceso a la memoria y perifricos y ambos son administrados por el sistema operativo. Clster es un conjunto de computadoras independientes conectadas en una red de rea local o por un bis de interconexin y que trabajan cooperativamente para resolver un problema. Las CPU de multiprocesamiento:

1.1.3.Arquitecturas Multiprocesamiento.

de

Cuando se desea incrementar el desempeo ms all de lo que permite la tcnica de segmentacin del cauce (limite terico de una instruccin por ciclo de reloj), se requiere utilizar ms de un procesador para la ejecucin del programa de aplicacin. Los Procesadores vectoriales son computadoras pensadas para aplicar un mismo algoritmo numrico a una serie de datos matriciales, en especial en la simulacin de sistemas fsicos complejos.

SISO (Instruccin Simple de un Solo Operando) computadoras independientes. SIMO (Una Sola Instruccin de Mltiples Operando) procesadores vectoriales. MISO (Instruccin Mltiple de un Solo Operando) No implementado. MIMO (Instruccin Mltiple de Mltiple Operando) sistemas SMP, Clster.

Ing. Sistemas Computacionales

Pgina 4

1.2. Anlisis de los componentes

1.2.1 CPU

Tambin contiene una memoria pequea de alta velocidad que sirve para almacenar resultados temporales. Esta memoria se compone de varios registros, cada uno de los cuales tiene cierto tamao y funcin. Cada registro puede contener un nmero, los registros pueden leerse y escribirse a alta velocidad. El registro ms importante es el contador del programa (PC), otro registro importante es el registro de instrucciones (IR). Casi todas las instrucciones pueden dividirse en una de dos categoras; registromemoria o registro-registro. Las instrucciones registro-memoria permiten buscar palabras de la memoria a los registros. Una instruccin registro-registro busca dos operando de los registros, los coloca en los registros de entrada de la ALU, realiza algunas operaciones con ellas y coloca el resultado en uno de los registros. EL proceso de hacer pasar dos operando por la ALU y almacenar el resultado se llama ciclo del camino de datos y es el corazn de casi todas las CPU.

La CPU (Unidad Central de Procesamiento) es el cerebro de las computadoras, su funcin es ejecutar programas almacenados en la memoria principal buscando sus instrucciones y examinndolas para despus ejecutarlas una tras otra, los componentes estn conectados por un bus. La unidad Central de Proceso (CPU) contiene una serie de registros de memoria que contienen los operando y el resultado de las operaciones. Los datos de los registros generales que contienes los operando se llevan a los registros de entrada de la unidad Aritmtico-Lgico (ALU), la cual realiza la operacin sobre los datos de entrada. La CPU se compone de varias partes: la unidad de control se encarga de buscar instrucciones de la memoria principal y determinar su tipo, la unidad aritmtica y lgica realiza operaciones como suma y AND necesarias para ejecutar los programas.

1.2.1.2 Tipos de CPU Por tamao del ALU o del Bus de conexin al exterior (8, 16, 32, 64 bits). De cause segmentado o no segmentado. Von Newman o Harvard Instrucciones enteras y/o de punto flotante

Ing. Sistemas Computacionales

Pgina 5

1.2.1.4 Funciones Todos los CPU tienen como funcin principal la ejecucin de un programa acorde a la aplicacin del mismo. Un programa es un conjunto de instrucciones almacenadas de acuerdo al orden en que deben ejecutarse. Por lo tanto, toda computadora debe ser capaz de procesar las instrucciones de su programa en un ciclo de instruccin, consistente en un nmero de etapas que vara con casa CPU, pero que tradicionalmente han sido tres:

Arquitectura de Harvard

1.2.1.3.- Caractersticas: Captar instruccin: La CPU lee una instruccin de memoria Interpretar instruccin: la instruccin se decodifica para determinar qu accin es necesaria. Captar datos: La ejecucin de una instruccin puede exigir llevar a cabo alguna instruccin aritmtica o lgica con datos. Escribir datos: Los resultados de una ejecucin puede exigir leer datos en la memoria o en un mdulo de E/S. La CPU necesita almacenar informacin temporalmente, debe recordar la posicin de la ltima instruccin, de forma que pueda saber a dnde ir a buscar la siguiente. Necesita almacenar instrucciones y datos temporalmente mientras una instruccin est ejecutndose. La ALU lleva a cabo el verdadero clculo o procesamiento de datos, la ALU solo opera con datos de memoria interna del CPU. La ALU puede tener acceso a los MBR y a los registros visibles para el usuario.

Bsqueda del cdigo de Instruccin: Esta consiste en leer de la memoria cual ser la siguiente instruccin a ejecutar, la cual esta almacenada en forma de un cdigo numrico que indica cul de todas las operaciones que puede realizar el CPU ser la siguiente y con qu operando se ejecutara. Decodificacin: Consiste en tomar el cdigo numrico e identificar a cul de las operaciones que puede realizar el CPU corresponde dicho cdigo. EL proceso contrario, la codificacin, consiste en conociendo la instruccin, determinar el nmero que la va a representar. Ejecucin: Esta etapa se lleva a cabo la operacin sobre los datos que se vallan a procesar. En general, la unidad de control (CU) genera las seales de control
Pgina 6

Ing. Sistemas Computacionales

necesarias para llevar los datos a las entradas de Unidad Aritmticalgica (ALU), la cual efectuar las operaciones aritmticas y lgicas.

Registros Los registros se pueden clasificar en las siguientes categoras: Uso general: pueden ser asignados por el programador a diversas funciones, cualquier registro de uso general puede contener el operando para cualquier cdigo de operacin. Los registros de datos: pueden usarse nicamente para contener datos y no se pueden emplear en el clculo de una direccin de operando. Los registros de operacin: pueden ser de uso maso menos general o pueden estar dedicados a un modo de direccionamiento particular. Cdigos de codificacin: son bits fijados por el hardware de la CPU como resultado de alguna operacin. Son esenciales cuatro registros para la ejecucin de una instruccin: Contador de programa: contiene la direccin de la instruccin que se va ejecutar. Registro de instruccin: contiene la instruccin captada ms recientemente. Registro de direccin de memoria: contiene la direccin de una posicin de memoria. Registro intermedio de memoria: contiene la palabra de datos a escribir en memoria.

La CPU ejecuta cada instruccin en una serie de pasos pequeos: Buscar la siguiente instruccin de la memoria y colocarla en el registro de instrucciones. Modificar el contador de programa de modo que apunte a la siguiente instruccin. Determinar el tipo de instruccin que se trajo. Si la instruccin utiliza una palabra de la memoria, determinar dnde est. Buscar la palabra si es necesario, y colocarla en un registro de la CPU. Ejecutar la instruccin. Volver al paso 1 para comenzar a ejecutar la siguiente funcin.

Este proceso se conoce como ciclo de bsquedadecodificacion-ejecucion

En el sistema de organizacin de los registros de control y estado entran en

Ing. Sistemas Computacionales Pgina 7

juego varios factores, una cuestin importante es el soporte del sistema operativo, otra decisin clave en el diseo es la distribucin de informacin de control entre registros y memoria.

individuales clasificados de acuerdo a su funcin. Un nico bus de datos cumple con la funcin de transportar los datos de una direccin a otra, nunca en ambas direcciones en forma simultnea. Durante una operacin de lectura y escritura de memoria, el bus de direcciones contiene la direccin de la celda de memoria en la que debe leerse o escribirse la informacin.

Unidad de control. La unidad principal de este elemento es el control, coordinacin y la interpretacin de las instrucciones que componen un programa, la unidad de control lleva adems un reloj electrnico, llamado reloj del sistema que oscila con una frecuencia de millones de veces por segundo. La velocidad con que el procesador realiza las operaciones viene determinada por dicho reloj.

Buses internos: El propsito del bus es de reducir la cantidad de interconexiones entre la CPU y los subsistemas. En sistemas ms complejos puede haber buses separados: por un lado entre la CPU y la memoria, y por otro, entre la CPU y los dispositivos de entrada y salida. Algunas arquitecturas pueden tener adems de los anteriores, un bus de entrada y salida. Fsicamente un bus est constituido por conjuntos de cables agrupados de acuerdo con su funcin. Un bus de datos de 32 bits contiene 32 cables individuales, cada uno de los cuales soporta un bit de datos, el bus del sistema es, en realidad, un grupo de buses

1.2.2 Memoria

Ing. Sistemas Computacionales

Pgina 8

1.2.2.1 Conceptos bsicos del Manejo de la Memoria. Los dispositivos electrnicos o electromagnticos en donde se almacena la informacin recibida del exterior antes de ser procesada, y la ya procesada, constituyen la memoria. En la memoria residen el programa que ser procesado, los datos para el proceso y los resultados del proceso. La memoria es un conjunto de registros direccionables en donde residen instrucciones y datos. Una memoria es un dispositivo que puede mantenerse en por lo menos dos estados estables por un cierto periodo de tiempo. Cada uno de estos estados puede utilizarse para representar un bit. A un dispositivo con la capacidad de almacenar por lo menos un bit se le conoce como celda bsica de memoria. Clasificacin de Memorias Voltiles: En una memoria voltil, ya que la informacin que contiene no se conserva de manera permanente. Si se interrumpe la energa dicha informacin se pierde. RAM (Memoria de Acceso Aleatorio) Memoria de almacenamiento primario. Almacena temporalmente instrucciones de programas y datos.

RAM Esttica (SRAM): Es un dispositivo digital, basado en los mismos elementos que usa el procesador. Se forma con flipflops. Se utiliza con memoria cach. Rpido pero cara. RAM Dinmica (DRAM): Se almacenan los datos en la capacitancia parsita de un transistor. Como el capacitor se descarga necesita reescribirse el dato con frecuencia. Alta densidad, baratas pero lentas. La presencia o ausencia de carga en un condensador se interpreta como el uno (1) o el cero (0) binario. No Voltiles: La informacin permanece hasta que se modifique intencionalmente. Conservan la informacin an sin suministro de energa. ROM: (Memoria slo de lectura) Es una memoria no voltil, porque el computador puede leer informacin de ella pero nunca escribir informacin nueva. Las ROM contienen las instrucciones de arranque y otra informacin crtica. No pueden modificarse a menos que se destruya la unidad. PROM: (Memoria de slo lectura programable) Es una variacin de la ROM, es la ROM en la que el

Ing. Sistemas Computacionales

Pgina 9

usuario puede cargar programas y datos solo de lectura que una vez cargados rara vez o nunca se cambian. EPROM: Similares a la DRAM, guardan los datos en la carga almacenada en la compuerta flotante de un MOSFET especial. Se borran con Luz Ultravioleta. Memoria FLASH: Es un tipo de PROM que el usuario puede alterar con facilidad. Memoria Cach: Se usa para facilitar una transferencia an ms rpida de instrucciones y datos al procesador; es decir que se usa para mejorar el caudal de proceso.

En general las celdas tienen 3 terminales funcionales capaces de llevar una seal elctrica: Seleccin: Selecciona una celda de memoria. Control: Especifica lectura o escritura. 3.1.- Escritura: Proporciona la seal que fija el estado de la celda a 0 0 1. 3.2.- Lectura de Datos: El tercer terminal se utiliza como salida del estado de la celda.

1.2.2.2 Memoria Semiconductora

Principal

La primera aplicacin de la tecnologa de circuitos integrados en computadores dej a un lado la construccin del procesador (la unidad de control y la unidad aritmtica-lgica) con chips de circuitos integrados. Sin embargo, se encontr que est misma tecnologa poda usarse para construir memorias. El elemento bsico de una memoria semiconductora es la celda de memoria. Todas las celdas de memoria de semiconductor comparten 3 propiedades: Dos Estados Estables: Para representar al uno (1) y al cero (0). Se puede escribir en ellas, al menos una vez. Se pueden leer para conocer el estado.

1.2.2.3 Memoria Cach La memoria del computador presenta una amplia variedad de tipos, tecnologas, organizaciones, presentaciones y costes. Un computador tpico posee una jerarqua de subsistemas de memoria, incluyendo tanto memoria interna (el procesador puede acceder a ella directamente) como externa (el procesador acceder a ella a travs de una unidad de E/S). Se usa para facilitar una transferencia an ms rpida de instrucciones y datos al procesador; es decir que se usa para mejorar el caudal de proceso (velocidad con que un sistema de computacin puede realizar el trabajo). Al igual que la RAM, el
Pgina 10

Ing. Sistemas Computacionales

cach es un rea de almacenamiento de alta velocidad para las instrucciones de los programas y los datos, pero es 10 veces ms rpida que la RAM y mucho ms cara. Con solo una fraccin de la capacidad de la RAM, la memoria cach slo contiene las instrucciones y los datos que es probable que el procesador requiera enseguida. Las memorias cach son de tecnologa de semiconductor de tipo esttico (SRAM = static RAM). Cuya velocidad de respuesta se ajusta de manera muy favorable a los tiempos del procesador.
La memoria cache se encuentra ubicada, tanto fsica como lgicamente, ms cerca de la CPU que la memoria principal, lo que evita los retardos en las transferencias sobre un bus compartido.

Las principales funciones y requisitos de un mdulo de entrada y salida se encuentran dentro de las siguientes categoras: Control y temporizacin Comunicacin entre el procesador. Comunicacin con los dispositivos. Almacenamiento temporal de datos. Deteccin de errores. El funcionamiento de un mdulo de entrada y salida permite que el procesador vea una amplia gama de dispositivos de forma simplificada. Un mdulo de entrada y salida se encarga de la mayora de los detalles de procesamiento presentado al procesador una interfaz de alto nivel, se denomina canal de E/S.

1.2.3 Manejo de la Entrada/Salida

Hay tres tcnicas de E/S principales: 1.2.3.2.- Entrada/Salida Programada

1.2.3.1 Mdulos de Entrada/Salida Los mdulos de entrada y salida estn conectados con el procesador y la memoria principal, y cada uno controla uno o ms dispositivos externos. La arquitectura de E/S es su interfaz con el exterior, esta arquitectura se disea de manera que permita una forma sistemtica de controlar las interacciones con el mundo exterior y proporcione al sistema operativo la informacin que necesita para gestionar la actividad de E/S.

Se produce bajo el control directo y continuo del programa que solicita la operacin de E/S. tanto en la entrada y salida programada como con interrupciones, el procesador es responsable de extraer los datos de la memoria en una salida, y almacenar los datos en la memoria principal. El problema con la E/S es que el procesador tiene que esperar un tiempo considerable hasta que el modulo en cuestin est preparado para recibir o transmitir datos.

Ing. Sistemas Computacionales

Pgina 11

1.2.3.3.- Entrada interruptores

salida

mediante

El programa genera una orden de E/S y despus contina ejecutndose hasta que el hardware lo interrumpe para indicar que la operacin ha concluido. La entrada y salida con interrupciones, aunque es ms eficiente que la sencilla, tambin requiere la intervencin activa del procesador para transferir los datos entre la memoria y el mdulo de E/S. 1.2.3.4 Acceso directo a memoria Un procesador de E/S especfico toma el control de la operacin para transferir un bloque de datos. El mdulo DMA (Acceso Directo a Memoria) es capaz de imitar al procesador y, de hecho, es capaz de transferir datos desde memoria a travs del bus del sistema. El mdulo DMA debe utilizar el bus solo cuando el procesador no lo necesita, o debe forzar al procesador a que suspenda temporalmente su funcionamiento. Un mdulo de E/S no es nicamente un conector mecnico que permite enchufar el dispositivo al bus del sistema, sino que adems, est dotado de inteligencia, es decir, contiene la lgica necesaria para permitir la comunicacin entre el perifrico y el bus.

instrucciones de entrada y salida, lo que le confiere un control completo sobre las operaciones de entrada y salida. Un canal selector controla varios dispositivos de velocidad elevada y en un instante dado, se dedica a transferir datos a uno de esos dispositivos, es decir el canal de entrada y salida selecciona un dispositivo y efecta la transferencia de datos. Cada dispositivo o pequeo grupo de dispositivos es manejado por un controlador o mdulo de E/S, as el canal de entrada y salida se utiliza en lugar de la CPU para controlar estos controladores de E/S. Un canal multiplexor puede manejar la entrada y salida de varios dispositivos al mismo tiempo. Para dispositivos de velocidad reducida, un multiplexor de byte acepta o transmite caracteres tan rpido como es posible a varios dispositivos.

1.2.4 Buses
1.2.4.1 Tipos de Buses Las lneas de bus se pueden dividir en dos tipo genricos: Dedicados Multiplexados. Una lnea de bus dedicada est asignada a una funcin o a un subconjunto fsico de componentes del computador, un ejemplo es el uso de lneas separadas para direcciones de datos. La ventaja del multiplexado en el tiempo es el uso de menos lneas, la desventaja es
Pgina 12

1.2.3.5 Canales Entrada/Salida.

Procesadores

de

El canal de entrada y salida representa una ampliacin del concepto de DMA. Un canal de entrada y salida puede ejecutar

Ing. Sistemas Computacionales

que necesita una circuitera ms compleja en cada mdulo. La dedicacin fsica se refiere al uso de mltiples buses, cada uno de los cuales conecta solo un subconjunto de mdulos. En un solo esquema centralizado, un nico dispositivo hardware denominado controlador del bus o rbitro, es responsable de asignar tiempos en el bus, el dispositivo puede estar en un mdulo separado o ser parte del procesador. El bus incluye una lnea de reloj a travs de la que transmite una secuencia en la que se alternan intervalos regulares de igual duracin a uno y a cero. Todos los dispositivos pueden leer la lnea de reloj y todos los eventos empiezan al principio del ciclo del reloj. La temporizacin sncrona es ms fcil de implementar y comprobar. Sin embargo, es menos flexible que la temporizacin asncrona.

nmero se conoce como anchura del bus de datos. Las lneas de direccin se utilizan para designar la fuente o el destino del dato situado en el bus del dato, las lneas de datos generalmente se utilizan para direccionar puertos de entrada y salida. Las lneas de control se utilizan para controlar el acceso y el uso de las lneas de datos y direcciones. Puesto que las lneas de datos son compartidas debe existir una forma de controlar su uso.

1.2.4.2 Estructura de los Buses El bus del sistema est constituido, usualmente entre 50 y 100 lneas. A cada lnea se le asigna un significado o funcin particular. Se pueden clasificar en tres grupos funcionales: lneas de datos, de direccin y de control. El bus PCI puede configurarse como un bus de 32 o 64 bits Las lneas de datos proporcionan un camino para transmitir datos en tres los mdulos del sistema. El bus de datos generalmente consta de 8, 16 0 32 lneas distintas cuyo

Fsicamente el bus del sistema es de hecho un conjunto de conductores elctricos paralelos, estos conductores son lneas de metal grabadas en una tarjeta. El bus se extiende a travs de todos los componentes del sistema cada uno de los cuales se conecta a alguno o a todas las lneas del bus.

Ing. Sistemas Computacionales

Pgina 13

1.2.4.3 Jerarqua de los Buses Si se conecta un gran nmero de dispositivos al bus, las prestaciones pueden disminuir, hay dos causas principales: A ms dispositivos conectados al bus, mayor es el retardo de propagacin. Este retardo determina el tiempo que necesitan los dispositivos para coordinarse en el uso del bus. El bus puede convertirse en un cuello de botella a medida que las peticiones de transferencia se aproximan a la capacidad del bus. Este problema se puede resolver incrementando la velocidad a la que el bus puede transferir los datos y utilizando buses ms anchos. Hay un bus local que conecta el procesador a una memoria cache y al que pueden conectarse tambin uno o ms dispositivos locales. Es posible conectar controladores de E/S directamente al bus del sistema mediante buses de expansin. La interfaz del bus de expansin regula la transferencia de datos entre el bus del sistema y los controladores conectados al bus de expansin.

1.2.5 Interrupciones

Todos los computadores disponen de un mecanismo mediante el que otros mdulos pueden interrumpir el procesamiento normal de la CPU. Las interrupciones proporcionan una forma de mejorar la eficiencia del procesador. Con el uso de interrupciones, el procesador puede dedicarse a ejecutar otras instrucciones mientras una operacin de E/S est en curso. Para permitir el uso de interrupciones, se aade un ciclo de interrupcin al ciclo del instruccin, en el ciclo de interrupcin, el procesador comprueba si se ha generado alguna interrupcin, indicada por la presencia de una seal de interrupcin. Si no hay seales de interrupcin pendientes, el procesador continuo con el ciclo de captacin y accede a la siguiente instruccin del programa en curso. Una interrupcin inhabilitada simplemente significa que el procesador puede y debe ignorar la seal de peticin de interrupcin. As cuando un programa de usuario se est ejecutando y se produce una interrupcin, las interrupciones se inhabilitan inmediatamente.

Ing. Sistemas Computacionales

Pgina 14

Cuestionario

1.- Qu tipo de Arquitectura Segmentadas hay? Segmentacin o Entubamiento, Segmentacin de Cause y Segmentacin de Cause 2

2.- Qu funcin realiza el CPU? Es ejecutar programas almacenados en la memoria principal buscando sus instrucciones y examinndolas para despus ejecutarlas una tras otra, los componentes estn conectados por un bus.

3.- Proporciona un camino para transmitir datos en tres mdulos del sistema? Las lneas de datos.

4.- Se usa para facilitar una transferencia an ms rpida de instrucciones y datos al procesador? Memoria Cach

5.- El elemento bsico de una Memoria Semiconductora? La Celda de Memoria

6.- La ROM es considerada Memoria de lectura y escritura: Falso

7.- Los SMP son varios procesadores que comparten la misma memoria principal y perifrica de I/O: Verdadero

Ing. Sistemas Computacionales

Pgina 15

8.- Cuando la CPU ejecuta cada instruccin en una serie de pasos pequeos este proceso se conoce como ciclo de bsquedadecodificacion-ejecucion Verdadero

9.- Los dedicados y los Multiplexados son las divisiones genricas del bus: Verdadero

10.- La Memoria RAM est dividida por No Voltil y Voltil: Falso

11.- Puede transportar los datos de una direccin a otra, nunca en ambas direcciones en forma simultnea a) ROM b) Cach c) Bus 12.- Es el cerebro de las computadoras y su funcin es ejecutar programas almacenados: a) CPU b) Procesador c) RAM 13.- Almacena los contenidos de las direcciones a las que accede con mayor frecuencia: a) PROM b) Memoria Flash c) Cach

14.- Lleva a cabo el verdadero clculo o procesamiento de datos: a) Unidad de Control b) ALU c) Buses

Ing. Sistemas Computacionales

Pgina 16

15.- El bus del sistema est compuesto por: a) 50 a 100 lneas b) 150 a 200 lneas c) 0 a 50 lneas

16.- Las lneas de_______se utilizan para designar la______ o el destino del dato situado en el bus del dato. Direccin, Fuente

17.- Las_________proporcionan una forma de mejorar la eficiencia del procesador. Interrupciones

18.- El bus_________puede configurarse como un bus de 32 o _____bits. PCI, 64

19.- RAM__________se almacenan los datos en la capacitancia parsita de un transistor. Dinmica

20.- Una_____________es un dispositivo que puede mantenerse en por lo menos dos__________estables por un cierto periodo de _____________. Memoria, estados y tiempo

Ing. Sistemas Computacionales

Pgina 17

Referencia
Universidad Tecnolgica Nacional. Facultad Regional Rosario. Dto. Ing. Elctrico. Arquitectura de una computadora. Principios de Arquitectura de Computadoras Autor: Miles J. Murdocca Organizacin y Arquitectura de Computadoras Autor: William Stallings 7 Edicin Arquitectura de Computadoras Autor: Patricia Quiroga Arquitectura de Computadoras Instituto Tecnolgico de Morelia Arquitectura de Computadoras Conexin de Procesadores (Buses). Departamento de Arquitectura y Tecnologa de Computadoras. Universidad de Sevilla http://www.atc.us.es Arquitectura y Organizacin de Computadoras. Subsistema de Memoria Organizacin de Memoria principal

Ing. Sistemas Computacionales

Pgina 18