Escolar Documentos
Profissional Documentos
Cultura Documentos
Presidncia da Repblica Federativa do Brasil Ministrio da Educao Secretaria de Educao a Distncia Colgio Tcnico Industrial de Santa Maria Este material didtico foi elaborado em parceria, entre o Colgio Tcnico Industrial de Santa Maria e a Universidade Federal de Santa Catarina para o Sistema Escola Tcnica Aberta do Brasil e-Tec Brasil.
Comisso de Acompanhamento e Validao Universidade Federal de Santa Catarina/UFSC Coordenao Institucional Araci Hack Catapan/UFSC Coordenao do Projeto Silvia Modesto Nassar/UFSC Cordenao de Design Instrucional Beatriz Helena Dal Molin/UNIOESTE Designers Intrucionais Helena Maria Maullmann/UFSC Jorge Luiz Silva Hermenegildo/CEFET-SC WEB Designers Beatriz Helena Dal Molin/UNIOESTE Mrcia Freire Rocha Cordeiro Machado/ETUFPR Superviso de Projeto Grfico Ana Carine Garca Montero/UFSC Diagramao Joo Ricardo Zattar/UFSC Lus Henrique Lindler/UFSC Reviso Lcia Locatelli Flres/UFSC Comisso de Acompanhamento e Validao Colgio Tcnico Industrial de Santa Maria/CTISM Coordenador Institucional Paulo Roberto Colusso/CTISM Professor-autor Saul Azzolin Bonaldo/CTISM Coordenao Tcnica Iza Neuza Teixeira Bohrer/CTISM Coordenao de Design Erika Goellner/CTISM Reviso Pedaggica Andressa Rosemrie de Menezes Costa/CTISM Francine Netto Martins Tadielo/CTISM Marcia Migliore Freo/CTISM Reviso Textual Lourdes Maria Grotto de Moura/CTISM Vera da Silva Oliveira/CTISM Reviso Tcnica Alex Martins/CTISM Eduardo Lehnhart Vargas/CTISM Diagramao e Ilustrao Leandro Felipe Aguilar Freitas/CTISM Marcel Jacques/CTISM Rafael Cavalli Viapiana/CTISM Ricardo Antunes Machado/CTISM
Ficha catalogrfica elaborada por Maristela Eckhardt CRB 10/737 Biblioteca Central UFSM
B697c Bonaldo, Saul Azzolin Curso tcnico em automao industrial : tcnicas digitais / Saul Azzolin Bonaldo. 3. ed. Santa Maria : Universidade Federal de Santa Maria, Colgio Tcnico Industrial de Santa Maria, Curso Tcnico em Automao Industrial, Universidade Federal de Santa Catarina, 2011. 86 p. : il. ; 21 cm. 1. Informtica 2. Tecnologia digital 3. Circuitos 4. lgebra de Boole 5. Portas lgicas 6. Programa Escola Aberta do Brasil I. Universidade Federal de Santa Maria. Curso Tcnico em Automao Industrial. II. Universidade Federal de Santa Catarina III. Ttulo. CDU 004
INSTITUTO FEDERAL
RIO GRANDE DO SUL
e-Tec Brasil
Indicao de cones
Os cones so elementos grficos utilizados para ampliar as formas de linguagem e facilitar a organizao e a leitura hipertextual. Ateno: indica pontos de maior relevncia no texto.
Saiba mais: oferece novas informaes que enriquecem o assunto ou curiosidades e notcias recentes relacionadas ao tema estudado. Glossrio: indica a definio de um termo, palavra ou expresso utilizada no texto. Mdias integradas: sempre que se desejar que os estudantes desenvolvam atividades empregando diferentes mdias: vdeos, filmes, jornais, ambiente AVEA e outras. Atividades de aprendizagem: apresenta atividades em diferentes nveis de aprendizagem para que o estudante possa realiz-las e conferir o seu domnio do tema estudado.
e-Tec Brasil
Sumrio
Palavra do professor-autor Apresentao da disciplina Projeto instrucional Aula 1 Portas lgicas 1.1 Histrico 1.2 Tipos de portas lgicas Aula 2 lgebra de Boole 2.1 Definies preliminares 2.2 Propriedades ou leis da lgebra de Boole 2.3 Teoremas da lgebra de Boole 2.4 Quadro resumo 2.5 Expresses lgicas Aula 3 Mapas de Karnaugh 3.1 Mtodos de minimizao 3.2 Diagrama (ou mapa) de Karnaugh para duas variveis 3.3 Diagrama (ou mapa) de Karnaugh para trs variveis 3.5 Diagramas com condies irrelevantes Aula 4 Circuitos combinacionais 4.1 Definio de circuitos combinacionais 4.2 Projetos de circuitos lgicos combinacionais 4.3 Projeto de circuitos codificadores e decodificadores Aula 5 Circuitos sequenciais 5.1 Definio de circuitos sequenciais 5.2 Flip-flops (ou biestveis) 5.3 Diagramas temporais com flip-flops Referncias Currculo do professor-autor 9 11 13 15 15 16 29 29 30 31 33 33 45 45 45 48 55 59 59 59 63 71 71 71 79 84 85
e-Tec Brasil
Palavra do professor-autor
Em meu fim est meu princpio.
T. S. Eliot, East Coker
Cmeras digitais, aparelhos de udio digital, telefones celulares com recursos avanados, lentes de contato interativas, dispositivos de identificao por radiofrequncia, todos esses equipamentos esto deixando nosso mundo muito mais interessante. Ento, muitos sonhos aparentemente impossveis esto se tornando realidade rapidamente, graas ao avano da tecnologia digital. O universo digital est se espalhando por reas inimaginveis, e o limite dado pela imaginao. O objetivo principal do estudo das Tcnicas Digitais conhecer os princpios e as tcnicas que so comuns a todos os sistemas digitais, partindo da mais simples chave, liga-desliga, ao mais complexo computador. Tendo o domnio desta poderosa ferramenta, voc tambm poder realizar algum sonho aparentemente impossvel. Steve Jobs, co-fundador da Apple Computers e um dos principais responsveis pela transformao do mundo em um grande universo digital, deixou um recado a uma turma de formandos da Universidade de Stanford: Stay Hungry, Stay Foolish. Continue esfomeado, continue tolo. Nunca se satisfaa totalmente, nem desista por medo de fazer besteira ou de ver que seus sonhos so ilusrios. Continue esfomeado, continue tolo, afinal, qualquer sonho vale a pena. Saul Azzolin Bonaldo
e-Tec Brasil
Apresentao da disciplina
Na disciplina de Tecnologia da Informtica, vimos que os circuitos internos dos computadores modernos trabalham no modo digital, utilizando o sistema binrio de numerao. Circuitos e sistemas digitais so encontrados no somente em computadores, mas em muitos outros equipamentos, como em videogames, dispositivos de eletrnica embarcada (automotivos), equipamentos de medio, controladores de temperatura, entre outros. Os circuitos digitais esto tambm sendo utilizados em aplicaes tipicamente analgicas, como aparelhos de udio e vdeo, por exemplo. Nesta disciplina, sero estudados os princpios e as tcnicas comuns a todos os sistemas digitais, partindo da mais simples chave liga-desliga ao mais complexo computador. O entendimento destes princpios fundamental para se compreender o funcionamento de sistemas digitais, comandos lgico-processados e microprocessadores, de modo que possamos aplicar esses conhecimentos na anlise e reparo de muitos desses sistemas.
11
e-Tec Brasil
Projeto instrucional
Disciplina: Tcnicas Digitais (carga horria: 60h). Ementa: Portas lgicas. lgebra de Boole. Mapas de Karnaugh. Circuitos Combinacionais. Circuitos Sequenciais.
OBJETIVOS DE APRENDIZAGEM
Entender o funcionamento dos diferentes tipos de portas lgicas. Conhecer a simbologia, o crculo equivalente e a tabela verdade de cada uma das portas lgicas estudadas. Compreender a lgebra de Boole, seus postulados, propriedades e teoremas. Trabalhar com circuitos lgicos, expresses lgicas e tabelas verdade. Identificar as equivalncias entre os diferentes tipos de portas lgicas. Entender a importncia da simplificao de circuitos lgicos. Aprender o mtodo de simplificao atravs de mapas de Karnaugh para duas, trs e quatro variveis. Conhecer e identificar os circuitos lgicos combinacionais. Projetar circuitos lgicos combinacionais com a finalidade de resolver problemas que envolvam variveis lgicas de entrada e sada.
AULA
MATERIAIS
Ambiente virtual. Apostila didtica. Recursos de apoio: links, exerccios, textos complementares, videoconferncia. Ambiente virtual. Apostila didtica. Recursos de apoio: links, exerccios, textos complementares, videoconferncia. Ambiente virtual. Apostila didtica. Recursos de apoio: links, exerccios, textos complementares, videoconferncia. Ambiente virtual. Apostila didtica. Recursos de apoio: links, exerccios, textos complementares, videoconferncia. Ambiente virtual. Apostila didtica. Recursos de apoio: links, exerccios, textos complementares, videoconferncia.
1. Portas lgicas
12
2. lgebra de Boole
12
3. Mapas de Karnaugh
12
4. Circuitos combinacionais
12
5. Circuitos sequenciais
Construir e analisar o funcionamento de flip-flops com portas NAND e NOR. Conhecer os diferentes tipos de flip-flops.
12
13
e-Tec Brasil
Objetivos
Entender o funcionamento dos diferentes tipos de portas lgicas. Conhecer a simbologia, o circuito equivalente e a tabela verdade de cada uma das portas lgicas estudadas.
1.1 Histrico
Em 1854, o matemtico ingls George Boole apresentou um sistema matemtico de anlise lgica conhecido como lgebra de Boole. Somente em 1938, um engenheiro americano (Claude Shannon) utilizou as teorias da lgebra de Boole para a soluo de problemas de circuitos de telefonia com rels, tendo publicado um artigo que praticamente introduziu na rea tecnolgica o campo da eletrnica digital. Os sistemas digitais so formados por circuitos lgicos denominados portas lgicas que, utilizados de forma conveniente, podem implementar todas as expresses geradas pela lgebra de Boole. A aula 2 nos trar uma boa explicao sobre lgebra de Boodle. As portas lgicas so circuitos digitais com uma ou mais tenses de entrada que podem ser construdos com diodos, transistores e resistores conectados de tal forma, que o sinal de sada do circuito corresponde ao resultado de uma funo lgica bsica (AND, OR, NOT). Os valores possveis das tenses de entrada e da tenso de sada so somente dois: tenso de alimentao do circuito (Vcc) ou tenso nula (terra ou GND). Por conveno, considera-se a tenso de alimentao como sinal lgico 1 e a tenso nula como sinal lgico 0.
15
e-Tec Brasil
Uma vez associados os sinais eltricos com nveis lgicos (0 e 1), pode-se concluir que atravs de portas lgicas se pode implementar qualquer um dos operadores lgicos (AND, OR, NOT). Existem trs portas bsicas (AND, OR e NOT) que podem ser conectadas de vrias maneiras, formando sistemas que vo de simples relgios digitais aos computadores de grande porte. Derivadas dessas portas lgicas, outras portas lgicas foram concebidas como a Porta NAND, a Porta NOR, a Porta XOR e a Porta XNOR. Para melhor compreenso, para cada porta lgica bsica sero apresentados um circuito eltrico equivalente e um circuito eletrnico capaz de implementar a funo lgica equivalente. Ser apresentada, tambm, a tabela verdade, a expresso lgica que define a funo/porta lgica em questo e a simbologia tradicionalmente utilizada para represent-la. Os sinais de entrada das portas sero representados com as letras iniciais do alfabeto e o sinal de sada pela letra S. Convm enfatizar que os sinais de entrada e de sada so tenses eltricas.
A porta lgica AND possui dois ou mais sinais de entrada, mas somente um sinal de sada. Nessa porta lgica, todas as entradas devem estar no nvel lgico 1 (Vcc) para que se obtenha um nvel lgico 1 (Vcc) na sada da mesma. Caso contrrio, o sinal de sada ser de nvel lgico 0. a) Expresso lgica da porta AND
b) Circuito eltrico equivalente da porta AND Para compreender a funo AND da lgebra booleana, deve-se analisar o circuito da Figura 1.1, para o qual se adotam as seguintes convenes:
e-Tec Brasil
16
Tcnicas Digitais
A anlise da Figura 1.1 revela que a lmpada somente acender se ambas as chaves estiverem fechadas e, seguindo a conveno, tem-se: c) Tabela verdade da porta AND Para o caso especfico da porta lgica AND, a tabela verdade fica sendo:
Na tabela verdade, escrevem-se todas as possveis combinaes de operao das chaves. Dessa forma, verifica-se que a tabela verdade um mapa no qual so depositadas todas as possveis situaes com seus respectivos resultados. O nmero de combinaes possveis igual a 2N, onde N o nmero de variveis de entrada. d) Simbologia da porta AND A porta lgica AND , portanto, um circuito eletrnico que executa a funo AND da lgebra de Boole, sendo representada, na prtica, pelo smbolo visto na Figura 1.2 que segue:
17
e-Tec Brasil
Portanto, nessa porta lgica, pelo menos uma das entradas deve estar no nvel lgico 1 (Vcc) para que se obtenha um nvel lgico 1 (Vcc) na sada da porta lgica. a) Expresso lgica da porta OR
b) Circuito eltrico equivalente da porta OR Para entender melhor a funo OR da lgebra booleana, analisam-se todas as situaes possveis de operao das chaves do circuito da Figura 1.3. A conveno a mesma adotada anteriormente:
O circuito anterior mostra que a lmpada acende quando qualquer uma das chaves estiver fechada e permanece apagada se ambas estiverem abertas, ou seja:
e-Tec Brasil
18
Tcnicas Digitais
c) Tabela verdade da porta OR Para o caso especfico da porta lgica OR, a tabela verdade fica sendo:
Tabela 1.2: Tabela verdade da porta OR
A 0 0 1 1 B 0 1 0 1 S 0 1 1 1
d) Simbologia da porta OR A porta lgica OR , portanto, um circuito eletrnico que executa a funo OR da lgebra de Boole, sendo representada, na prtica, atravs do smbolo visto na Figura 1.4 a seguir:
b) Circuito eltrico equivalente da porta NOT A anlise do circuito da Figura 1.5 ajuda a compreender melhor a funo NOT da lgebra Booleana.
19
e-Tec Brasil
Observando o circuito da Figura 1.5, pode-se concluir que a lmpada estar acesa somente se a chave estiver aberta (CH A = 0, S = 1). Quando a chave fecha, a corrente desvia por ela, e a lmpada se apaga (CH A = 1, S = 0). c) Tabela verdade da porta NOT Para o caso especfico da porta lgica NOT, a tabela verdade fica sendo:
Tabela 1.3: Tabela verdade da porta NOT
A 0 1 S 1 0
d) Simbologia da porta NOT A porta lgica NOT , portanto, um circuito eletrnico que executa a funo NOT da lgebra de Boole, sendo representada, na prtica, atravs do smbolo visto na Figura 1.6 que segue:
e-Tec Brasil
20
Tcnicas Digitais
apenas um de sada que s ser baixo se todos os sinais de entrada forem altos. Como o prprio nome diz, a porta NAND uma porta lgica AND com sada negada, isto , uma AND seguida de uma NOT. a) Expresso lgica da porta lgica NAND A expresso algbrica da porta NAND dada por:
b) Circuito eltrico equivalente da porta NAND O circuito da Figura 1.7 esclarece o comportamento da funo NAND.
Observa-se que a lmpada apaga somente quando ambas as chaves so fechadas, ou seja:
c) Tabela verdade da porta lgica NAND Para o caso especfico da porta lgica NAND, a tabela verdade fica sendo:
Tabela 1.4: Tabela verdade da porta lgica NAND
A 0 0 1 1 B 0 1 0 1 S 1 1 1 0
21
e-Tec Brasil
d) Simbologia da porta NAND A porta lgica NAND , portanto, um circuito eletrnico que executa a funo AND da lgebra de Boole e a inverte, de acordo com a Figura 1.8 que segue:
A porta lgica NAND representada, na prtica, pelo smbolo visto na Figura 1.9 a seguir:
b) Circuito eltrico equivalente da porta NOR O circuito da Figura 1.10 esclarece o comportamento da funo NOR.
e-Tec Brasil
22
Tcnicas Digitais
Observa-se que a lmpada fica acesa somente quando as duas chaves esto abertas.
c) Tabela verdade da porta lgica NOR Para o caso especfico da porta lgica NOR, a tabela verdade fica sendo:
Tabela 1.5: Tabela verdade da porta lgica NOR
A 0 0 1 1 B 0 1 0 1 S 1 0 0 0
d) Simbologia da porta NOR A porta lgica NOR , portanto, um circuito eletrnico que executa a funo OR da lgebra de Boole e a inverte, de acordo com a Figura 1.11 que segue:
A porta lgica NOR representada, na prtica, pelo smbolo visto na Figura 1.12.
23
e-Tec Brasil
b) Circuito eltrico equivalente da porta XOR O circuito da Figura 1.13 esclarece o comportamento da funo XOR.
Observa-se que a lmpada fica acesa, ou seja, este bloco somente ter nvel lgico 1 na sada, quando suas entradas forem diferentes.
e-Tec Brasil
24
Tcnicas Digitais
c) Tabela verdade da porta lgica XOR Para o caso especfico da porta lgica XOR, a tabela verdade fica sendo:
Tabela 1.6: Tabela verdade da porta lgica XOR
A 0 0 1 1 B 0 1 0 1 S 0 1 1 0
d) Simbologia da porta XOR A porta lgica XOR um circuito relativamente complexo formado por diversas portas lgicas bsicas que e pode ser verificado na Figura 1.14 que segue:
A porta lgica XOR representada, na prtica, pelo smbolo visto na Figura 1.15 que segue:
25
e-Tec Brasil
b) Circuito eltrico equivalente da porta XNOR O circuito da Figura 1.16 esclarece o comportamento da funo XNOR.
Observa-se que a lmpada fica acesa, ou seja, este bloco somente ter nvel lgico 1 na sada (lmpada acesa), quando suas entradas forem iguais (coincidentes). c) Tabela verdade da porta lgica XNOR Para o caso especfico da porta lgica XNOR, a tabela verdade fica sendo:
e-Tec Brasil
26
Tcnicas Digitais
d) Simbologia da porta XNOR A porta lgica XNOR um circuito relativamente complexo, formado por diversas portas lgicas bsicas que pode ser observado na Figura 1.17 a seguir:
A porta lgica XNOR representada, na prtica, pelo smbolo visto na Figura 1.18 a seguir:
Resumo
Nesta aula, foram estudados os diferentes tipos de portas lgicas, suas caractersticas, simbologia, tabela verdade e expresso algbrica equivalente.
27
e-Tec Brasil
Atividades de aprendizagem
1. Elabore um quadro-resumo das portas lgicas, especificando o tipo a simbologia usual, a tabela verdade, a descrio da funo lgica e expresso algbrica equivalente.
e-Tec Brasil
28
Tcnicas Digitais
Objetivos
Compreender a lgebra de Boole, seus postulados, propriedades e teoremas. Trabalhar com circuitos lgicos, expresses lgicas e tabelas verdade. Identificar as equivalncias entre os diferentes tipos de portas lgicas.
29
e-Tec Brasil
ou 1. Esses valores podem representar duas condies distintas, normalmente indicando Verdadeiro ou Falso. Contudo, tambm podem representar condies ambguas, tais como Aberto ou Fechado, Alto ou Baixo, entre outras. Em geral, utilizam-se o valor 0 para indicar a condio falsa e 1 para indicar a condio verdadeira. Essa lgica conhecida por lgica normal ou convencional. Entretanto, em muitos casos utilizam-se 0 para verdadeiro e 1 para falso. Nesses casos, diz-se que se utiliza a lgica inversa. Em funo dos valores que as variveis booleanas podem assumir, trs operaes bsicas so possveis de ser executadas:
Como em qualquer teoria matemtica, a lgebra de Boole possui POSTULADOS, LEIS E TEOREMAS que a definem. O conhecimento dessas definies necessrio para o correto entendimento dos princpios da Eletrnica Digital, o que nos permitir desenvolver nossos prprios projetos de sistemas digitais.
e-Tec Brasil
30
Tcnicas Digitais
31
e-Tec Brasil
lgica. O primeiro teorema converte uma operao OR em uma operao AND. O segundo teorema realiza a operao inversa, isto , converte uma operao AND em uma operao OR. a) Primeiro teorema de De Morgan O complemento de uma funo lgica na forma de um produto lgico de qualquer nmero de variveis pode ser transformado em uma soma lgica, complementando cada varivel em separado e trocando o operador . pelo operador +.
b) Segundo teorema de De Morgan O complemento de uma funo lgica na forma de uma soma lgica de qualquer nmero de variveis pode ser transformado em um produto lgico, complementado-se cada varivel em separado e trocando o operador + por ..
e-Tec Brasil
32
Tcnicas Digitais
33
e-Tec Brasil
A maneira mais simples de se descrever a expresso lgica do circuito anterior escrever na sada das diversas portas lgicas do circuito a expresso lgica por elas executada. Dessa forma, temos:
Figura 2.3: Exemplo anterior com as expresses de sada de cada porta lgica
Fonte: CTISM
e-Tec Brasil
34
Tcnicas Digitais
Como mtodo de resoluo, deve-se identificar as portas lgicas na expresso e desenh-las com as respectivas ligaes, a partir das variveis de entrada. Da mesma forma que na aritmtica elementar, deve-se sempre respeitar a hierarquia das funes, ou seja, a soluo inicia-se pelos parnteses, quando houver. Vejamos, por exemplo, para a expresso booleana a seguir:
No primeiro parntese, tem-se uma soma booleana A + B negada. Portanto, a porta lgica que a representa uma NOR.
Para o segundo parntese, temos uma soma booleana B + C. Portanto, a porta lgica que a representa uma OR.
Por fim, temos a multiplicao booleana dos dois parnteses, o que significa que se tem uma porta lgica AND, cujas entradas so as sadas S1 e S2 dos parnteses.
35
e-Tec Brasil
Dessa forma, o circuito final fica sendo o da Figura 2.7 que segue:
e-Tec Brasil
36
Tcnicas Digitais
Assim, para um sistema com trs variveis de entrada, teremos 23, ou seja, 8 combinaes possveis. Por exemplo, dada a seguinte expresso lgica:
Vemos que h trs variveis de entrada e, portanto, a tabela verdade ter 8 combinaes possveis, ou seja, 8 linhas. Poderemos ainda agregar duas colunas auxiliares, uma para cada membro da expresso e teremos, obrigatoriamente, uma coluna para o resultado final.
Tabela 2.1: Tabela referente ao exemplo dado
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S1 1 1 0 0 0 0 0 0 S2 0 1 1 1 0 1 1 1 S 0 1 0 0 0 0 0 0
37
e-Tec Brasil
Portanto, a expresso lgica resultante ser obtida pela simples soma booleana de cada termo descrito, ou seja:
Nota-se que o mtodo permite obter de qualquer tabela uma expresso padro formada sempre pela soma de produtos.
e-Tec Brasil
38
Tcnicas Digitais
Essas equivalncias so muito importantes na prtica, ou seja, na montagem de sistemas digitais, pois possibilitam maior otimizao na utilizao dos circuitos integrados comerciais, assegurando, principalmente, a reduo de componentes e a consequente minimizao do custo do sistema.
39
e-Tec Brasil
A seguir, mostra-se como implementar as funes lgicas AND, OR, NOT e NOR a partir de portas lgicas NAND. As portas lgicas esto disponveis em circuitos integrados CIs, que possuem em seu interior algumas portas lgicas de uma mesma espcie. Por exemplo, os CIs da famlia TTL, 7408 e 7432 so compostos por 4 portas lgicas AND de 2 entradas (7408) e 4 portas lgicas OR de 2 entradas (7432), respectivamente. J o CI 7400 composto de 4 portas NAND de 2 entradas.
Da mesma forma, a Figura 2.10 demonstra como se devem implementar as funes lgicas AND, OR, NAND e NAND a partir de portas lgicas NOR.
e-Tec Brasil
40
Tcnicas Digitais
Resumo
Nessa aula, trabalhamos com a lgebra de Boole, seus postulados, propriedades e teoremas. Tambm trabalhamos com circuitos lgicos, expresses lgicas e tabelas verdade de circuitos lgicos. Finalmente, identificamos as equivalncias entre os diferentes tipos de portas lgicas, bem como a universalidade das portas NAND e NOR. Dessa forma, estamos aptos a prosseguir os estudos, passando prxima aula que tratar da simplificao dos circuitos lgicos.
41
e-Tec Brasil
Atividades de aprendizagem
1. Determine as expresses dos circuitos que seguem e levante suas respectivas tabelas verdade.
Fonte: CTISM
Fonte: CTISM
e-Tec Brasil
42
Tcnicas Digitais
Fonte: CTISM
43
e-Tec Brasil
A 1 1 1 1 1 1 1
B 0 0 0 1 1 1 1
C 0 1 1 0 0 1 1
D 1 0 1 0 1 0 1
S 1 0 0 1 0 0 1
Fonte: CTISM
4. Desenhe os circuitos que executam as expresses obtidas no exerccio 2, utilizando: a) Somente portas NAND. b) Somente portas NOR.
e-Tec Brasil
44
Tcnicas Digitais
Objetivos
Entender a importncia da simplificao de circuitos lgicos. Aprender o mtodo de simplificao atravs de mapas de Karnaugh para duas, trs e quatro variveis.
45
e-Tec Brasil
Cada linha da tabela verdade possui uma regio definida no diagrama de Karnaugh. Essas regies so os locais onde devem ser colocados os valores que a expresso assume nas diferentes possibilidades. Veja a Figura 3.2 que segue:
Figura 3.2: Mapa de Karnaugh para duas variveis e correspondncia com tabela verdade
Fonte: CTISM
No entanto, para que se possa obter a expresso simplificada de um diagrama de Karnaugh, devemos agrupar as regies onde S = 1, no menor nmero possvel de agrupamentos. Para o caso especfico de um diagrama de 2 variveis, os agrupamentos possveis so: quadra, pares e termos isolados.
e-Tec Brasil
46
Tcnicas Digitais
3.2.1 Quadra
Conjunto de 4 regies onde S = 1. No diagrama de 2 variveis o agrupamento mximo proveniente de uma tabela onde todos os casos valem 1. Dessa forma, a expresso final simplificada obtida S = 1, conforme Figura 3.3 que segue:
3.2.2 Pares
o conjunto de duas regies, onde S = 1 que no podem ser agrupadas na diagonal. As Figuras 3.4 e 3.5 mostram exemplos de agrupamentos pares e suas respectivas equaes.
47
e-Tec Brasil
e-Tec Brasil
48
Tcnicas Digitais
Da mesma forma que para duas variveis, neste caso, cada linha da tabela verdade possui uma regio definida no diagrama de Karnaugh, essas regies so os locais onde devem ser colocados os valores que a expresso assume nas diferentes possibilidades. Veja a Figura 3.8 a seguir:
Figura 3.8: Mapa de Karnaugh para trs variveis e correspondncia com tabela verdade
Fonte: CTISM
No entanto, para que se possa obter a expresso simplificada de um diagrama de Karnaugh, devemos agrupar as regies onde S = 1, no menor nmero possvel de agrupamentos. Para o caso especfico de um diagrama de 3 variveis, os agrupamentos possveis so: oitava, quadra, pares e termos isolados.
49
e-Tec Brasil
3.3.1 Oitava
Agrupamento mximo onde todas as variveis assumem o valor 1. Veja a Figura 3.9:
3.3.2 Quadra
Agrupamentos de 4 regies onde S = 1 adjacentes ou em sequncia. Seguem alguns exemplos de possveis quadras, num diagrama de 3 variveis, e as respectivas expresses.
e-Tec Brasil
50
Tcnicas Digitais
3.3.3 Pares
Conjunto de duas regies onde S = 1. Estes no podem ser agrupados na diagonal. A Figura 3.11 mostra exemplos de agrupamentos pares e sua respectiva equao.
51
e-Tec Brasil
Da mesma forma que para duas e trs variveis, neste caso, cada linha da tabela verdade possui uma regio definida no diagrama de Karnaugh. Essas regies so os locais onde devem ser colocados os valores que a expresso assume nas diferentes possibilidades. Veja a Figura 3.14 que segue:
Figura 3.14: Mapa de Karnaugh para quatro variveis e correspondncia com tabela verdade
Fonte: CTISM
e-Tec Brasil
52
Tcnicas Digitais
No entanto, para que se possa obter a expresso simplificada de um diagrama de Karnaugh, devemos agrupar as regies onde S = 1 no menor nmero possvel de agrupamentos. Para o caso especfico de um diagrama de 4 variveis, os agrupamentos possveis so: oitava, quadra, pares e termos isolados
3.4.1 Oitava
Agrupamento de oito regies onde S = 1 adjacentes ou em sequncia. Veja exemplos na Figura 3.15 a seguir:
3.4.2 Quadra
Agrupamentos de 4 regies onde S = 1 adjacentes ou em sequncia. Seguem alguns exemplos de possveis quadras, num diagrama de 4 variveis, e as respectivas expresses.
53
e-Tec Brasil
3.4.3 Pares
Conjunto de duas regies onde S = 1. No podem ser agrupadas na diagonal. A Figura 3.17 mostra exemplos de agrupamentos pares e suas respectivas equaes.
e-Tec Brasil
54
Tcnicas Digitais
55
e-Tec Brasil
Utilizando-se 2 valores irrelevantes e abandonando outros 2, podem-se agrupar duas quadras e um par, gerando a seguinte expresso:
Logo, pode-se observar que, para simplificao de uma equao atravs do mapa de Karnaugh, possvel adotar o X tanto como nvel alto 1, quanto como nvel baixo 0, a fim de reduzi-l ao mximo a mesma.
Resumo
Nessa aula percebemos a importncia da simplificao de circuitos lgicos e aprendemos a trabalhar com mapas de Karnaugh para duas, trs e quatro variveis. Estamos, portanto, aptos a passar para a prxima aula que tratar de circuitos combinacionais.
Atividades de aprendizagem
1. Considerando os diagramas de Karnaugh, determine a expresso simplificada de S1 e S2 da tabela a seguir:
Tabela verdade: Exerccio 1
A 0 0 1 1 B 0 1 0 1 S1 1 0 1 1 S2 1 1 0 0
e-Tec Brasil
56
Tcnicas Digitais
2. Simplifique as expresses de S1, S2, S3 e S4 da tabela verdade a seguir, utilizando os mapas de Karnaugh.
Tabela verdade: Exerccio 2
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S1 1 0 1 1 1 1 0 1 S2 1 1 1 0 1 1 1 0 S3 0 1 0 0 1 1 1 0 S4 0 1 1 0 1 0 1 1
3. Simplifique as expresses de S1, S2, S3 e S4 da tabela verdade a seguir, utilizando os mapas de Karnaugh.
Tabela verdade: Exerccio 3
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 S2 1 0 1 0 1 1 1 1 1 1 0 0 0 1 0 1 S3 0 0 1 0 1 1 1 0 0 0 1 0 0 1 0 0 S4 0 0 0 1 1 1 0 1 0 1 0 0 0 1 1 1
57
e-Tec Brasil
e-Tec Brasil
58
Tcnicas Digitais
Objetivos
Conhecer e identificar os circuitos lgicos combinacionais. Projetar circuitos lgicos combinacionais com a finalidade de resolver problemas que envolvam variveis lgicas de entrada e de sada.
Alm dos casos j citados de converso de unidades, como a converso de binrio para decimal, podemos utilizar um circuito lgico combinacional para solucionar um problema em que se necessita de uma resposta diante de determinadas situaes representadas pelas variveis de entrada. Na Figura 4.1 a seguir, verificamos a sequncia dos procedimentos necessrios para se construir um circuito lgico combinacional.
59
e-Tec Brasil
Vamos supor que um grande fabricante de aparelhos eletrnicos deseja fabricar um equipamento de udio que compartilhe um nico amplificador de som para ligar trs aparelhos: um toca-CDs, um toca-fitas e um rdio AM/FM. O fabricante determinou ainda que o circuito lgico combinacional dever funcionar da seguinte maneira: se o toca-CDs e o toca fitas estiverem desligados, o rdio AM/FM, se ligado, ser conectado entrada do amplificador. Caso o toca-fitas seja ligado, o circuito dever conect-lo entrada do amplificador, pois possui prioridade sobre o rdio e assim por diante. A Figura 4.2 apresenta os seguintes passos:
e-Tec Brasil
60
Tcnicas Digitais
a) Analisar o problema
O circuito lgico dever ligar os aparelhos obedecendo s seguintes prioridades: 1 prioridade: Toca-CDs 2 prioridade: Toca-fitas 3 prioridade: Rdio AM/FM b) Estabelecer convenes Variveis de entrada: aparelho desligado = 0 e aparelho ligado = 1. A = Toca-CDs B = Toca-fitas C = Rdio AM/FM
61
e-Tec Brasil
Chaves S1, S2 e S3: chave aberta = 0 e chave fechada = 1. c) Montar a tabela verdade
Tabela 4.1: Tabela verdade referente ao problema proposto
Entradas A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S1 X 0 0 0 1 1 1 1 Sadas S2 X 0 1 1 0 0 0 0 S3 X 1 0 0 0 0 0 0
e) Circuito lgico Dessa forma, temos o circuito lgico combinacional desejado que obtido das expresses simplificadas e fica sendo:
e-Tec Brasil
62
Tcnicas Digitais
63
e-Tec Brasil
Para exemplificar, vamos desenvolver o circuito lgico combinacional de um decodificador de binrio para display de led de sete segmentos, de acordo com a Figura 4.6:
O display de 7 segmentos possibilita a escrita de nmeros decimais de 0 a 9 e alguns outros smbolos que podem ser letras ou sinais. A Figura 4.7 a seguir ilustra um display genrico com a nomenclatura de identificao dos segmentos.
Descreveremos o cdigo binrio de entrada e o cdigo de sada correspondentes a cada uma das entradas, considerando o nvel lgico 1 como segmento (led) aceso, e o nvel lgico zero como segmento (led) apagado. Dessa forma, temos para os nmeros de 0 a 9, a seguinte tabela:
e-Tec Brasil
64
Tcnicas Digitais
Para simplificar o circuito de sada basta utilizar o diagrama de Karnaugh. Os termos que no so representados na tabela sero considerados irrelevantes.
65
e-Tec Brasil
Figura 4.9: Mapas de Karnaugh e expresses finais para segmentos (a) e (b)
Fonte: CTISM
Figura 4.10: Mapas de Karnaugh e expresses finais para segmentos (c) e (d)
Fonte: CTISM
e-Tec Brasil
66
Tcnicas Digitais
Figura 4.11: Mapas de Karnaugh e expresses finais para segmentos (e) e (f)
Fonte: CTISM
O circuito lgico obtido nas expresses simplificadas pode ser visto na Figura 4.13 a seguir:
67
e-Tec Brasil
Figura 4.13: Circuito lgico combinacional equivalente de um decodificador de binrio para 7 segmentos
Fonte: CTISM
e-Tec Brasil
68
Tcnicas Digitais
Resumo
Nessa aula aprendemos a conhecer e a identificar os circuitos lgicos combinacionais. Tambm verificamos que, seguindo a sequncia dos procedimentos necessrios, podemos projetar circuitos lgicos combinacionais com a finalidade de resolver problemas que envolvam variveis lgicas de entrada e de sada, de maneira simples, rpida e eficiente.
Atividades de aprendizagem
1. Elabore um circuito lgico combinacional para controlar o nvel de um tanque industrial por meio de duas eletrovlvulas, uma para a entrada e outra para a sada do lquido. O circuito dever atuar nas eletrovlvulas para encher o tanque totalmente, assim que for ligado o boto de comando, e dever esvazi-lo no momento em que o mesmo boto for desligado. H um sensor de nvel na parte superior do tanque que indica quando o tanque est cheio, e outro, na parte inferior que indica quando o tanque est totalmente vazio. 2. Desenhe um circuito para, em um conjunto de trs chaves, detectar um nmero mpar de chaves ligadas. Convencionar que chave fechada equivale a nvel 0.
69
e-Tec Brasil
Objetivos
Construir e analisar o funcionamento de flip-flops com portas NAND e NOR. Conhecer os diferentes tipos de flip-flops.
71
e-Tec Brasil
Para o flip-flop assumir um desses estados, necessrio que haja uma combinao das variveis e do pulso de controle. Aps esse pulso, o flip-flop permanecer nesse estado at a chegada de um novo pulso de clock e, de acordo com as variveis de entrada, mudar ou no seus estados de sada.
5.2.1 Latch
A forma mais bsica de implementar um circuito lgico de memria conhecida como latch, que significa, em portugus, trinco, ferrolho. Sua arquitetura composta de duas portas lgicas inversoras, possuindo duas sadas: a varivel lgica Q e o seu complemento lgico, Q barra. Veja a Figura 5.1:
Note que, se voc impe nvel lgico alto (1) em Q, seu complemento vai para o nvel lgico baixo (0). Esse estado (Q barra = 0) permanecer at que voc imponha nvel lgico baixo a Q. Conclumos que um latch um dispositivo de memria com capacidade de armazenar um nico bit. Se voc precisar armazenar uma palavra de mais de um bit, voc precisar de um latch para cada bit (por exemplo, uma palavra de 32 bits precisa de um dispositivo de memria de 32 latchs para ser armazenada).
5.2.2 Latch-SR
Pode-se, tambm, construir um latch com outras portas lgicas (OR e AND) e, de quebra, pode-se disponibilizar entradas para o latch. Um latch construdo dessa forma chamado LATCH-SR. Veja o latch-SR construdo com porta NAND:
e-Tec Brasil
72
Tcnicas Digitais
Figura 5.2: Latch-SR com portas NAND e sua tabela verdade caracterstica
Fonte: CTISM
Note que esse latch-SR possui duas portas NAND entrelaadas com duas entradas, S e R. Tambm possui duas sadas, uma denominada Q, e a outra o complemento de Q. Independentemente dos valores lgicos atribudos a S e a R, essas variveis so referncias aos valores da varivel de estado do latch-SR. Em primeiro lugar, especifica-se o estado do latch-SR atravs do par Q e seu complemento. A outra implementao de latch com duas entradas realizada com o uso de portas NOR. Veja a Figura 5.3:
Figura 5.3: Latch-SR com portas NOR e sua tabela verdade caracterstica
Fonte: CTISM
Note que a diferena entre as duas implementaes est na combinao SR que leva ao estado indefinido. Para entender o funcionamento de um latch-SR, vamos considerar o flip-flop RS bsico, construdo a partir de portas NAND e inversores, conforme Figura 5.4 a seguir:
73
e-Tec Brasil
Notamos que os elos de realimentao fazem com que as sadas sejam injetadas juntamente com as variveis de entrada, ficando claro, ento, que os estados que as sadas iro assumir dependero de ambas. A entrada S denominada Set, pois, quando acionada (nvel 1), passa a sada para 1 (estabelece ou fixa 1); a entrada R denominada Reset, pois, quando acionada (nvel 1), passa a sada para 0 (recompe ou zera o flip-flop). Esses termos, so provenientes da lngua inglesa, usuais na rea de eletrnica digital. Esse circuito mudar de estado apenas no instante em que mudam as variveis de entrada.
e-Tec Brasil
74
Tcnicas Digitais
circuito ir comportar-se como um flip-flop RS bsico, pois as portas NAND de entrada funcionaro como os inversores do circuito RS bsico. De maneira geral, podemos concluir que o circuito ir funcionar quando a entrada do clock assumir valor 1 e manter travada esta sada quando a entrada clock passar para 0.
5.2.4 Flip-flop JK
At agora, temos evitado fazer S e R tal que S = R = 1, pois tal procedimento tentaria ajustar (set) e reajustar (reset) o flip-flop ao mesmo tempo, e o resultado seria ambguo. Vamos modificar o flip-flop para permitir S = R = 1 e observaremos que o flip-flop modificado possui a propriedade que, quando S = R = 1, ele chaveia, isto , muda de estado a cada transio de gatilho do relgio. A modificao consiste em prover terminais adicionais nas portas de entrada e em fazer ligaes entre as sadas e as entradas, conforme o que mostra na Figura 5.6. O flip-flop JK nada mais que um flip-flop RS realimentado, como mostra a Figura 5.6. O terminal de dados anteriormente chamado S , agora, chamado J, e o terminal de dados R chamado K.
75
e-Tec Brasil
Na ausncia dessa modificao, os nveis lgicos em S e R dirigiam o sinal de clock, isto , dependendo de S e R, uma ou outra das portas de entrada era habilitada, e o clock ajustava ou reajustava (set ou reset) o flip-flop. A razo da modificao fazer com que a direo do sinal de clock seja determinada no s por S e R, mas tambm pelo estado do flip-flop. O flip-flop JK uma configurao em que a sada de um flip-flop ligada entrada de um flip-flop. Nesse caso, acontece que a sada e a entrada pertencem ao mesmo flip-flop. A tabela verdade de um flip-flop JK mostrada a seguir:
Tabela 5.1: Tabela verdade do flip-flop JK
J 0 0 1 1 K 0 1 0 1 Q Qa 0 1 Qa
e-Tec Brasil
76
Tcnicas Digitais
A Figura 5.9 refere-se a diagramas temporais que sero explicados no item 5.3.
Devido ao fato de o flip-flop tipo T, com a entrada T igual a 1, complementar a sada (Qa) a cada descida de clock, este ser utilizado como clula principal dos contadores assncronos que sero estudados adiante. A sigla T vem de
77
e-Tec Brasil
Toggle (comutado). O flip-flop tipo T no encontrado na srie de circuitos integrados comerciais, sendo na prtica montado a partir de um JK.
A Figura 5.11 que segue mostra como este obtido e seu bloco representativo.
e-Tec Brasil
78
Tcnicas Digitais
Pela capacidade de passar para a sada (Q) e armazenar o dado aplicado na entrada D, este flip-flop ser empregado como clula de registradores do deslocamento e de outros sistemas de memria. A sigla D vem de Data (dado), termo original em ingls.
O diagrama temporal das sadas Q deste flip-flop, em funo das entradas S, R e clock, fica sendo:
79
e-Tec Brasil
Observe que as sadas so sincronizadas com o clock, ou seja, mesmo que a entrada S passe de zero a um, as sadas Q e Q somente sofrero variao no prximo pulso de clock. Observe na Figura 5.15 o comportamento quando o flip-flop tiver entradas Preset e Clear.
e-Tec Brasil
80
Tcnicas Digitais
Observe que as sadas so sincronizadas com o clock, ou seja, mesmo que a entrada S passe de zero a um, a sada Q somente ir variar no prximo pulso de clock. No entanto, o preset e o clear no obedecem ao clock, ou seja, seus efeitos so sentidos na sada Q assim que estes sinais aparecem, e eles se sobrepem s entradas J e K. Podemos ter ainda flip-flops com entradas invertidas, conforme a Figura 5.17 seguinte:
81
e-Tec Brasil
Resumo
Nessa aula aprendemos como construir e analisar o funcionamento de flip-flops com portas NAND e NOR. Conhecemos os diferentes tipos de flip-flops, bem como aprendemos a verificar seu comportamento ao longo do tempo. Dessa forma, encerramos esta disciplina, e estamos aptos a passar para o estudo de circuitos mais complexos, como microcontroladores e dispositivos lgico-programveis.
Atividades de aprendizagem
1. Para o flip-flop RS, identifique as entradas R e S e desenhe as formas de onda nas sadas em funo dos sinais aplicados.
Fonte: CTISM
e-Tec Brasil
82
Tcnicas Digitais
2. Para os flip-flops das figuras a seguir, desenhe a forma de onda na sada em funo dos sinais aplicados:
Fonte: CTISM
Fonte: CTISM
Fonte: CTISM
83
e-Tec Brasil
Referncias
GARUE, S. Eletrnica Digital: circuitos e tecnologias. So Paulo: Hemus, 2004. IDOETA, I.; CAPUANO, F. Elementos de Eletrnica Digital. 34. ed. So Paulo: Erica, 2002. PADILLA, Antnio J. G. Sistemas Digitais. Lisboa: McGraw-Hill de Portugal, 1993. PATTERSON, D. A; HENNESSY, J. L. Computer Organization & Design: the hardware/ software interface. New York: Morgan Kaufmann Publishers, Inc., 1998. STALLINGS, William. Arquitetura e Organizao de Computadores. 5. ed. So Paulo: Makron Books, 2002. TANENBAUM, Andrew S. Organizao Estruturada de Computadores. 5. ed. Rio de Janeiro: Pearson Prentice Hall, 2007. TAUB, H. Circuitos Digitais e Microprocessadores. So Paulo: McGraw-Hill Ltda, 1984. TOCCI, R. J. Sistemas Digitais: princpios e aplicaes. 10. ed. So Paulo: Pearson Prentice Hall, 2007.
e-Tec Brasil
84
Tcnicas Digitais
Currculo do professor-autor
Saul Azzolin Bonaldo professor do Colgio Tcnico Industrial (CTISM) da Universidade Federal de Santa Maria (UFSM). Graduado em Engenharia Eltrica e mestre em Engenharia Eltrica pela UFSM. Trabalhou por vrios anos na iniciativa privada, especialmente no projeto e execuo de instalaes eltricas em baixa tenso, redes lgicas e sistemas de segurana eletrnica, adquirindo boa experincia em gesto empresarial e no acompanhamento e execuo de obras. Foi Inspetor do CREA-RS. No CTISM, ministra as disciplinas de Eletrnica, Circuitos Digitais, Mquinas Eltricas e Manuteno Eletromecnica. Atua tambm como Coordenador do Curso Tcnico em Automao Industrial. Membro do IEEE (The Institute of Electrical and Electronics Enginners) e filiado ao IAS (Industry Application Society), ao PELS (Power Electronics Society) e ao IES (Industrial Electronics Society). revisor da revista Potentials, publicada pelo IEEE, e da Industrial Electronic Magazine, publicada pelo IES-IEEE.
85
e-Tec Brasil