Você está na página 1de 888

SISTEMAS DIGITAIS

Sobre o Autor
Tom Floyd formou-se em engenharia eltrica na University of Florida e fez mestrado em engenharia eltrica na Southern Methodist University. Foi membro do Mayland Community College em Spruce Pine, Carolina do Norte, e foi professor no Electronics Technology Program por cinco anos. Em 1977 lanou a primeira edio de Sistemas Digitais e desde 1983 dedica-se exclusivamente atividade de escrever livros.

F645s

Floyd, Thomas L. Sistemas digitais [recurso eletrnico] : fundamentos e aplicaes / Thomas L. Floyd ; traduo Jos Lucimar do Nascimento. Dados eletrnicos. 9. ed. Porto Alegre : Bookman, 2007. Editado tambm como livro impresso em 2007. ISBN 978-85-7780-107-7 1. Computador Estrutura. 2. Eletrnica digital. I. Ttulo. CDU 004

Catalogao na publicao: Juliana Lagas Coelho CRB 10/1798

THOMAS L. FLOYD

SISTEMAS DIGITAIS
FUNDAMENTOS E APLICAES
9a edio
Traduo: Jos Lucimar do Nascimento
Professor e coordenador do CETEL Engenheiro de Telecomunicaes (PUCMG) Especialista em Engenharia de Sistemas (UFMG)

Consultoria, superviso e reviso tcnica desta edio: Antonio Pertence Jnior


Engenheiro eletrnico e de telecomunicaes Especialista em Processamento de Sinais (Ryerson University - Canad) Professor de Telecomunicaes da FUMEC/MG Professor titular da Faculdade de Sabar/MG

Verso impressa desta obra: 2007

2007

Obra originalmente publicada sob o ttulo Digital Fundamentals, 9th Edition ISBN 0131946099 Authorized translation from the English language edition, entitled DIGITAL FUNDAMENTALS, 9th Edition by FLOYD,THOMAS L., published Pearson Education,Inc., publishing as Prentice Hall, Copyright 2006. All rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage retrieval system, without permission from Pearson Education,Inc. Portuguese language edition published by Bookman Companhia Editora Ltda, a Division of Artmed Editora SA, Copyright 2007 Traduo autorizada a partir do original em lngua inglesa da obra intitulada DIGITAL FUNDAMENTALS, 9 Edio por FLOYD,THOMAS L., publicado por Pearson Education, Inc., sob o selo de Prentice Hall, Copyright 2006. Todos os direitos reservados. Este livro no poder ser reproduzido nem em parte nem na ntegra, nem ter partes ou sua ntegra armazenado em qualquer meio, seja mecnico ou eletrnico, inclusive fotoreprografao, sem permisso da Pearson Education,Inc. A edio em lngua portuguesa desta obra publicada por Bookman Companhia Editora Ltda, uma diviso da Artmed Editora SA, Copyright 2007 Capa: Gustavo Demarchi, arte sobre capa original Leitura final: Rachel Garcia Valdez Superviso editorial: Arysinha Jacques Affonso e Denise Weber Nowaczyk Editorao eletrnica: Laser House As fotos de abertura de captulo e inseridas ao longo do texto so de Getty Images. Multisim marca registrada de Electronic Workbench. Altera Quartus II e outros nomes dos produtos Altera, recursos e servios so marcas registradas e/ou marcas de servios da Altera Corporation nos Estados Unidos e outros pases. Xilinx ISE marca registrada de Xilinx, Inc.

Reservados todos os direitos de publicao, em lngua portuguesa, ARTMED EDITORA S.A. (BOOKMAN COMPANHIA EDITORA uma diviso da ARTMED EDITORA S. A.) Av. Jernimo de Ornelas, 670 - Santana 90040-340 Porto Alegre RS Fone (51) 3027-7000 Fax (51) 3027-7070 proibida a duplicao ou reproduo deste volume, no todo ou em parte, sob quaisquer formas ou por quaisquer meios (eletrnico, mecnico, gravao, fotocpia, distribuio na Web e outros), sem permisso expressa da Editora. SO PAULO Av. Anglica, 1.091 - Higienpolis 01227-100 So Paulo SP Fone (11) 3665-1100 Fax (11) 3667-1333 SAC 0800 703-3444 IMPRESSO NO BRASIL PRINTED IN BRAZIL

Prefcio
Bem-vindos nona edio de Sistemas Digitais: Fundamentos e Aplicaes*. Uma abordagem consistente dos fundamentos essenciais da tecnologia digital vital para qualquer pessoa que procura trilhar uma carreira nesta empolgante rea que evolui rapidamente. Este livro foi cuidadosamente organizado para incluir uma abordagem atualizada de tpicos que podem ser abordados em sua totalidade, de forma condensada ou ainda suprimindo alguns, de acordo com a nfase da disciplina. A abordagem dos tpicos clara, direta e bem ilustrada, seguindo o formato bem-sucedido das edies anteriores. Muitos tpicos foram enriquecidos ou ampliados e diversas melhorias podem ser encontradas ao longo deste livro. Provavelmente o leitor encontrar mais tpicos do que pode ser abordado em apenas uma disciplina. Essa extenso proporciona uma flexibilidade para se adequar a uma variedade de programas. Por exemplo, alguns dos projetos orientados ou tpicos de aplicao de sistemas podem no ser apropriados para determinados cursos. Outros programas podem no abordar a lgica programvel e alguns podem no ter carga horria disponvel para tratar de, por exemplo, computadores, microprocessadores ou processamento de sinais digitais. Alm disso, alguns cursos podem no ter a necessidade de entrar em detalhes internos aos circuitos dos chips. Esses e outros tpicos podem ser omitidos ou abordados de forma sinttica sem afetar a abordagem dos tpicos fundamentais. O conhecimento prvio de circuitos transistorizados no um pr-requisito para o estudo deste livro mesmo que a abordagem de tecnologia de circuitos integrados (circuito interno aos chips) esteja includa no captulo flutuante, o qual opcional. No Sumrio, consta um cdigo de cores que indica uma variedade de abordagens para se adequar aos requisitos da maioria dos cursos. Este livro organizado em mdulos que permite a incluso ou omisso de vrios tpicos sem prejudicar outros que forem abordados no seu curso. Devido ao contnuo crescimento do uso de lgica programvel, foi dedicado um captulo inteiro (Captulo 11) a esse tpico, incluindo PALs, GALs, CPLDs e FPGAs; dispositivos especficos dos fabricantes Altera e Xilinx so apresentados. abordado tambm, como uma introduo geral, o software usado em lgica programvel e a lgica boundary scan.

Novidades desta edio


O cdigo Hamming de deteco e correo de erros Somadores com carry antecipado Uma introduo sinttica de VHDL Abordagem expandida e melhorada de instrumentos de teste Abordagem expandida e reorganizada de lgica programvel Abordagem melhorada de anlise de defeito Nova abordagem de Aplicaes em Sistemas Digitais

Caractersticas

Apresentao em duas cores. Notas que fornecem informaes de forma bastante condensada. Termos importantes esto listados no incio de cada captulo, aparecem em negrito ao longo do texto e esto definidos ao final dos captulos. No final do livro h um glossrio com todos esses termos.

* N. de T.: O nome original em ingls Digital Fundamentals.

vi

PREFCIO

O Captulo 14 fala sobre tecnologia de CIs (circuito interno ao chip) e foi projetado como um captulo flutuante porque pode ser estudado em qualquer momento do seu curso. Consideraes gerais e objetivos em cada incio de captulo. Introduo e objetivos no incio de cada seo dentro de um captulo. Questes para reviso e exerccios no final de cada seo de um captulo. Um Problema Relacionado em cada exemplo resolvido. Notas de computao entremeiam o texto fornecendo informaes interessantes sobre a tecnologia de computadores conforme estejam relacionadas com o texto abordado. Dicas Prticas entremeiam o texto fornecendo informaes prticas e teis. O tpico Aplicaes em Sistemas Digitais uma caracterstica no final de muitos captulos que fornece aplicaes prticas e interessantes dos fundamentos dos circuitos lgicos. Resumo do captulo no final de cada captulo. Autoteste de mltipla escolha no final de cada captulo. Conjunto de problemas, divididos em sees, extensivos no final de cada captulo incluem problemas bsicos, de anlise de defeito, aplicaes de sistemas e projetos especiais. Abordagem do uso e aplicao de instrumentos de teste, incluindo osciloscpio, analisador lgico, gerador de funes e DMM (multmetro digital). O Captulo 12 fornece uma introduo aos computadores digitais. O Captulo 13 introduz o processamento de sinais digitais, incluindo a converso analgico-digital e digital-analgico. Os conceitos de lgica programvel comeam a ser introduzidos no Captulo 1. Dispositivos na forma de CIs de funo fixa so apresentados ao longo do livro. O Captulo 11 fornece uma abordagem de PALs, GALs, CPLDs e FPGAs bem como uma abordagem geral da programao de PLDs. Os diagramas no texto, identificados pelo cone especial ao lado, so implementados no Multisim 2001 e Multisim 7, e os arquivos desses circuitos esto no CD-ROM que acompanha este livro. Esses arquivos (disponveis tambm no Companion Website www.prenhall.com/floyd) so fornecidos sem custo extra para o consumidor e so para uso de qualquer pessoa que escolha o software Multisim. Esse software considerado uma excelente ferramenta de simulao para uso em sala ou laboratrio. Entretanto, o sucesso no uso deste livro independe do uso desses arquivos de circuito. A lgica boundary scan associada aos dispositivos programveis introduzida no Captulo 11. Alm da boundary scan, a abordagem de anlise de defeito inclui mtodos de teste de lgica programvel, tal como o tradicional, bed-of-nails e flying probe. O boundary scan e esses outros mtodos so importantes na indstria. Para aqueles que desejarem incluir a programao ABEL, uma introduo fornecida no site www.prenhall.com/floyd.

PREFCIO

vii

Recursos Complementares para o Estudante (em ingls)

Experiments in Digital Fundamentals, um manual de laboratrio de autoria de David M. Buchla.* Dois CD-ROMs que acompanham esse livro: Arquivos de circuitos para uso com o software Multisim Folhas de dados (data sheets) de dispositivos digitais da Texas Instruments

Recursos para o Professor**


Slides em PowerPoint. Apresentao com Notas de Aula e figuras do livro. Companion Website (www.prenhall.com/floyd). Esse site oferece para o professor a possibilidade de colocar o seu programa on-line com o nosso Syllabus ManagerTM. Essa uma formidvel soluo para estudos a distncia ou para uso em atividades assistidas por computador. Manual do professor. Incluem o desenvolvimento das solues dos problemas do captulo, solues para Aplicaes em Sistemas Digitais, um resumo dos resultados de simulaes com o Multisim e a soluo das questes de laboratrio com manual de laboratrio de David M, Buchla. Test Item File. Essa edio de Test Item File tem mais de 900 questes. TestGen. Essa uma verso eletrnica de Test Item File, que possibilita ao professor personalizar os testes para a classe.

Para acessar materiais suplementares on-line, os professores precisam solicitar um cdigo de acesso do professor. Acesse www.prenhall.com, clique no link Instructor Resource Center e em seguida clique em Register Today para obter um cdigo de acesso do professor. Dentro de 48 horas aps o registro voc receber uma confirmao por e-mail incluindo o cdigo de acesso do professor. Uma vez recebido seu cdigo, acesse o website e faa o download do material que voc deseja usar.

Caractersticas das Ilustraes nos Captulos


Incio de Captulo Cada captulo comea com as informaes caractersticas nas duas primeiras pginas, como mostra a Figura P1. A pgina da esquerda inclui uma lista de sees do captulo e uma lista de objetivos a serem alcanados no estudo do captulo. Um contedo tpico da pgina direita inclui consideraes gerais do captulo, uma lista de dispositivos especficos apresentados no captulo (cada novo dispositivo indicado por um logo de um CI no ponto onde ele introduzido), uma abordagem prvia resumida de Aplicaes em Sistemas Digitais, uma lista de termos importantes e uma referncia de um website para ajudar no estudo do captulo. Incio de seo Cada seo de um captulo inicia com uma breve introduo que inclui consideraes gerais e objetivos da seo. Uma ilustrao mostrada na Figura P2. Reviso da seo Cada seo termina com uma reviso que consiste de questes ou exerccios que enfatizam os principais conceitos apresentados na seo. Essa caracterstica mostrada na Figura P2. As respostas para as Revises das Sees so apresentadas no final do captulo.

* Esse material est disponvel apenas no mercado norte-americano. **Professores interessados em receber material complementar (em ingls e em portugus) devem entrar em contato com a Bookman Editora pelo endereo secretariaeditorial@artmed.com.br e anexar comprovante de docncia.

viii

PREFCIO

6 FUNES DE LGICA
TPICOS DO CAPTULO

Implementar um decodificador binrio bsico Usar decodificadores de BCD para 7 segmentos em sistemas com display Usar um codificador de decimal para BCD com prioridade numa aplicao com um teclado simples Converter de binrio para cdigo Gray e vice-versa usando dispositivos lgicos Usar multiplexadores em seleo de dados, displays multiplexados, gerao de funes lgicas e sistemas de comunicao simples Usar decodificadores como demultiplexadores Explicar o significado de paridade Usar geradores e verificadores de paridade para detectar erros de bit em sistemas digitais Implementar um sistema de comunicao de dados simples Identificar glitches, que so problemas comuns em sistemas digitais

INTRODUO

FUNES DE LGICA COMBINACIONAL


6-11

Neste captulo, diversos tipos de circuitos lgicos combinacionais so apresentados incluindo somadores, comparadores, decodificadores, codificadores, conversores de cdigo, multiplexadores (seletores de dados), demultiplexadores e geradores/verificadores de paridade. So includos tambm exemplos de circuitos integrados (CIs) de funo fixa.

DISPOSITIVOS LGICOS DE FUNES FIXAS

Anlise de Defeito Aplicaes em Sistemas Digitais

74XX42 74XX138 74XX148 74XX157

74XX47 74XX139 74XX151 74XX280

74XX85 74XX147 74XX154 74XX283

6-1 6-2 6-3 6-4 6-5 6-6 6-7 6-8 6-9 6-10

Somadores Bsicos Somadores Binrios Paralelos Somadores com Carry Ondulante versus Somadores com Carry Antecipado Comparadores Decodificadores Codificadores Conversores de Cdigos Multiplexadores (Seletores de Dados) Demultiplexadores Geradores/Verificadores de Paridade

DISCUSSO PRVIA DE APLICAES

OBJETIVOS DO CAPTULO

EM SISTEMAS DIGITAIS

Fazer distino entre meio-somadores e somadores-completos Usar somadores-completos para implementar somadores binrios em paralelo Explicar as diferenas entre somadores em paralelo com carry ondulante e com carry antecipado Usar o comparador de magnitude para determinar a relao entre dois nmeros binrios e usar comparadores em cascata para conseguir realizar comparaes de nmeros com maior nmero de bits

TERMOS IMPORTANTES Meio-somador Somador-completo Conexo em cascata Carry ondulante Carry antecipado Decodificador

Codificador Codificador com prioridade Multiplexador (MUX) Demultiplexador (DEMUX) Bit de paridade Glitch

O tpico Aplicaes em Sistemas Digitais ilustra conceitos abordados neste captulo e lida com uma parte de um sistema de controle de trfego de veculos. Esse mesmo tpico nos Captulos 6, 7 e 8 tem como foco as diversas partes de um sistema de controle de trfego de veculos. Basicamente, esse sistema controla o trnsito no cruzamento de uma rua movimentada com uma rua secundria de pouco movimento. Esse sistema inclui uma seo lgica combinacional, para a qual os tpicos desse captulo se aplicam, um circuito de temporizao, para o qual se aplica o Captulo 7 e um circuito lgico seqencial para o qual se aplica o Captulo 8.

AC E S S E O S I T E

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

313

FIGURA P1

Incio de captulo.

Exemplos resolvidos e problemas propostos Uma grande quantidade de exemplos resolvidos ajudam a ilustrar e esclarecer os conceitos bsicos ou os procedimentos especficos. Cada exemplo termina com um Problema Relacionado que refora ou amplia o exemplo, propondo ao estudante a busca da soluo de um problema similar ao exemplo. Um exemplo resolvido tpico juntamente com um Problema Relacionado mostrado na Figura P3. Seo de anlise de defeito Muitos captulos incluem uma seo de anlise de defeito relacionada aos tpicos abordados no captulo que enfatiza a tcnica de anlise de defeito e o uso de instrumentos de teste. Uma parte de uma seo de anlise de defeito ilustrada na Figura P4. Aplicaes em sistemas digitais Tpico que aparece no final de diversos captulos apresentando uma aplicao prtica dos conceitos abordados no captulo. Ele apresenta um sistema do mundo real no qual a anlise de funcionamento, a anlise de defeito e os elementos do projeto so implementados usando procedimentos abordados no captulo. Alguns tpicos de Aplicaes em Sistemas Digitais se limitam a um nico captulo e outros se estendem por dois ou mais captulos. Os temas especficos de Aplicaes em Sistemas Digitais so os seguintes:

Sistema de controle e contagem de comprimidos: Captulo 1 Display digital: Captulos 4 e 11 Sistema de controle de um tanque de armazenamento: Captulo 5

PREFCIO
FIGURA P2

ix

Incio de seo e reviso da seo.

Exerccio de reviso no final de cada seo.


C A P T U LO 3

P O R TA S L G I C A S

133

SEO 31 REVISO As respostas esto no final do captulo.

1. Quando um 1 est na entrada de um inversor, qual a sada? 2. Um pulso ativo em nvel ALTO (nvel ALTO quando acionado, e nvel BAIXO em caso contrrio) faz-se necessrio na entrada de um inversor. (a) Desenhe o smbolo lgico apropriado, usando a forma caracterstica e o indicador de negao, para o inversor dessa aplicao. (a) Descreva a sada quando um pulso positivo aplicado na entrada do inversor.

3-2

A PORTA AND

A porta AND uma das portas bsicas que pode ser combinada para formar qualquer funo lgica. Uma porta AND pode ter duas ou mais entradas e realizar uma operao conhecida como multiplicao lgica.

No incio de cada seo existe um pargrafo introdutrio e uma lista de objetivos da seo orientados pelo desempenho esperado.

Ao final do estudo desta seo voc dever ser capaz de: Identificar uma porta AND pelo seu smbolo caracterstico ou pelo seu smbolo retangular Descrever a operao de uma porta AND Gerar a tabela-verdade para uma porta AND com qualquer nmero de entradas Desenhar um diagrama de temporizao para uma porta AND com quaisquer formas de onda especificadas de entrada Escrever a expresso lgica para uma porta AND com qualquer nmero de entradas Discutir exemplos de aplicaes com portas AND

O termo porta usado para descrever um circuito que realiza uma operao lgica bsica. A porta AND composta de duas ou mais entradas e uma nica sada, conforme indicado pelo smbolo lgico padro mostrado na Figura 38. As entradas esto esquerda e a sada est direita de cada smbolo. A figura mostra portas com duas entradas; entretanto, uma porta AND pode ter qualquer nmero de entradas maior que um. Embora sejam apresentados como exemplos os smbolos caracterstico e retangular, o smbolo caracterstico, mostrado na parte (a), usado predominantemente nesse livro.
A B A B &

NOTA: COMPUTAO

(a) Formato caracterstico FIGURA 38

(b) Formato retangular com o smbolo de qualificao AND (&)

As portas lgicas so os blocos construtivos de computadores. A maioria das funes num computador, exceto certos tipos de memrias, so implementadas com portas lgicas usadas numa escala de integrao muito ampla. Por exemplo, um microprocessador, a principal parte de um computador, construdo com centenas de milhares ou ainda milhes de portas lgicas.

Smbolos lgicos padres para a porta AND de duas entradas (padro 91-1984 da ANSI/IEEE).

Operao de uma Porta AND

Notas relativas rea de computao so encontradas ao longo do livro.

Uma porta AND produz uma sada de nvel ALTO apenas quando todas as entradas forem nvel ALTO. Quando qualquer uma das entradas for nvel BAIXO, a sada ser nvel BAIXO. Portanto, o propsito bsico da porta AND determinar quando certas condies so simultaneamente verdadeiras, conforme indicado pelos nveis ALTOS em todas as entradas e para produzir um nvel ALTO na sada para indicar que todas essas condies so verdadeiras. As entradas da porta AND de 2 entradas mostrada na Figura 38 so denominadas A e B e a sada denominada X. A operao da porta pode ser expressa da seguinte forma: Para uma porta AND de 2 entradas, a sada X ser nvel ALTO apenas quando as entradas A e B forem nvel ALTO; X ser nvel BAIXO quando A ou B for nvel BAIXO, ou ainda quando A e B forem nvel BAIXO.

Uma porta AND pode ter mais que duas entradas.

FIGURA P3

Exemplo e problema relacionado.

Um cone especial indica os circuitos selecionados que esto no CD-ROM que acompanha este livro.

264

S I S T E M A S D I G I TA I S

O diagrama lgico mostrado na Figura 53(a) mostra um circuito AND-OR-Inversor e o desenvolvimento da expresso de sada de produto-de-somas. O smbolo retangular padro ANSI mostrado na parte (b). Em geral, um circuito AND-OR-Inversor pode ter um nmero qualquer de portas AND tendo cada uma um nmero qualquer de entradas.
FIGURA 53 A B C D (a) CD A B C D (b) & X & 1

Um circuito AND-OR-Inversor produz uma sada de produtode-somas. Abra o arquivo F0503 para verificar a operao.

AB AB + CD

Produto de soma AB + CD = (A + B)(C + D)

A operao do circuito AND-OR-Inversor mostrado na Figura 53 expressa como a seguir: Para um circuito lgico AND-OR-Inversor de 4 entradas, a sada X nvel BAIXO (0) se as entradas A e B estiverem em nvel ALTO (1) ou as entradas C e D estiverem em nvel ALTO (1). Uma tabela-verdade pode ser desenvolvida a partir da tabela-verdade AND-OR dada na Tabela 51 simplesmente trocando todos os 1s por 0s e todos os 0s por 1s na coluna de sada.

EXEMPLO 52 Os sensores nos tanques que contm um produto qumico na forma lquida conforme mostra a Figura 51 so substitudos por um novo modelo que produz uma tenso de nvel BAIXO em vez de uma tenso de nvel ALTO quando o nvel do lquido no tanque cai abaixo de um ponto crtico. Modifique o circuito dado na Figura 52 para operar com nveis lgicos de entrada diferentes e ainda produzir uma sada de nvel ALTO para ativar o indicador quando os nveis em dois tanques quaisquer carem abaixo do ponto crtico. Mostre o diagrama lgico.
Soluo

Os exemplos esto realados do texto.

O circuito AND-OR-Inversor visto na Figura 54 tem entradas a partir de sensores nos tanques A, B e C como mostrado. A porta AND G1 monitora os nveis nos tanques A e B, a porta G2 monitora os tanques A e C e a porta G3 monitora os tanques B e C. Quando os nveis dos lquidos em dois tanques quaisquer estiverem muito baixos, cada porta AND ter um nvel BAIXO em pelo menos uma entrada fazendo com que sua sada tenha um nvel BAIXO, assim a sada final X a partir do inversor nvel ALTO. Essa sada de nvel ALTO ento usada para ativar um indicador.

Cada exemplo contm um problema relacionado ao exemplo.

G3 G2 G1 FIGURA 54 X Indicador de nvel baixo

Problema relacionado

Escreva a expresso Booleana para a lgica AND-OR-Inversor mostrada na Figura 54 e mostre que a sada nvel ALTO (1) quando duas entradas quaisquer dentre as entradas A, B e C estiverem em nvel BAIXO (0).

PREFCIO

176

S I S T E M A S D I G I TA I S

C A P T U LO 3

P O R TA S L G I C A S

177

3-9

ANLISE DE DEFEITO
A anlise de defeito o processo de reconhecer, isolar e corrigir um defeito ou falha num circuito ou sistema. Para ser um tcnico de manuteno efetivo, o leitor precisa entender como o circuito ou sistema deve funcionar e ser capaz de reconhecer os problemas de funcionamento. Por exemplo, para determinar se uma porta lgica especfica est ou no com defeito, o tcnico tem que saber qual deve ser a resposta de sada para determinadas entradas. Ao final do estudo desta seo voc dever ser capaz de:
Testar CIs de portas lgicas pesquisando entradas e sadas abertas Reconhecer os efeitos de uma entrada ou sada de CI em curto-circuito Testar placas de circuito impresso pesquisando defeitos externos aos dispositivos Fazer uma anlise de defeito num freqencmetro simples usando um osciloscpio

Falhas Internas em CIs de Portas Lgicas


Curtos-circuitos e circuitos abertos so os tipos mais comuns de defeitos internos s portas lgicas. Esses podem ocorrer nas entradas ou na sada de uma porta dentro do encapsulamento de um CI. Antes de voltar a ateno em busca de qualquer defeito, verifique se as tenses de alimentao e GND so adequadas. Efeitos de uma Entrada Aberta Internamente Um circuito aberto internamente o resultado de um componente aberto dentro do chip ou uma ruptura no pequenssimo fio que interliga o chip do CI com o terminal do encapsulamento. Uma entrada aberta evita que um sinal na entrada chegue sada da porta, conforme ilustra a Figura367(a) para o caso de uma porta NAND de 2 entradas. Uma entrada TTL aberta funciona efetivamente como um nvel ALTO, de forma que os pulsos aplicados numa entrada boa chegam na sada de uma porta NAND como mostra a Figura 367(b).
Entrada aberta Entrada aberta GND Sem pulsos ALTO (a) A aplicao de pulsos numa entrada aberta no produz pulsos na sada. (b) A aplicao de pulsos numa entrada em perfeito estado produz pulsos na sada para portas AND e NAND TTL porque uma entrada aberta funciona tipicamente como se estivesse em nvel ALTO. No caso de um dispositivo CMOS, o estado incerto. (a) A entrada no pino 13 e a sada no pino 11 esto OK. FIGURA 368 (b) A entrada no pino 12 est aberta. GND A partir do gerador de funes Ponta de prova do osciloscpio +VCC ALTO Ponta de prova do osciloscpio A partir do gerador de funes Ponta de prova do osciloscpio ALTO +VCC Ponta de prova do osciloscpio

nlise de defeito numa porta NAND com uma entrada aberta.

FIGURA 367

O efeito de uma entrada aberta numa porta NAND.

Condies para o Teste de Portas No teste de uma porta NAND ou porta AND, certifique sempre se as entradas sem sinal esto em nvel ALTO para habilitar a porta. Na verificao do funcionamento de uma porta NOR ou porta OR, certifique sempre se as entradas sem sinal esto em nvel BAIXO. No teste de uma porta EX-OR ou EX-NOR, no importa o nvel lgico na entrada sem sinal porque os pulsos na outra entrada foram as entradas a se alternarem entre os mesmos nveis lgicos e nveis lgicos opostos. Anlise de Defeito para Entradas Abertas A anlise de defeito desse tipo de falha facilmente realizada com o uso de um osciloscpio e um gerador de funes, conforme demonstra a Figura 368 para o caso de um encapsulamento com portas NAND de 2 entradas. Ao medir os sinais digitais com um osciloscpio, sempre use o acoplamento cc (dc).

O primeiro passo na anlise de defeito num CI suspeito de estar com falhas certificar que a tenso e alimentao (VCC) e GND esto presentes nos pinos apropriados do CI. Em seguida, aplique pulsos numa das entradas da porta, certificando que a outra entrada esteja em nvel ALTO (no caso de uma porta NAND). A Figura 368(a) mostra a aplicao de uma forma de onda digital no pino 13, que uma das entradas da porta suspeita. Se uma forma de onda digital aparecer na sada (pino 11 nesse caso), ento a entrada no pino 13 no est aberta. A propsito, isso tambm prova que a sada no est aberta. Em seguida, aplique a forma de onda digital na outra entrada da porta (pino 12), garantindo que a outra entrada seja nvel ALTO. No existe forma de onda digital na sada (pino 11) e a sada est em nvel BAIXO, indicando que a entrada no pino 12 est aberta, conforme mostra a Figura 368(b). A entrada sem pulsos tem que ser nvel ALTO para o caso da porta NAND ou porta AND. Se fosse uma porta NOR, a entrada sem sinal teria que estar em nvel BAIXO. Efeitos de uma Sada Aberta Internamente A sada de uma porta aberta internamente evita que um sinal em qualquer das entradas chegue at ela. Portanto, no importa quais so as condies das entradas, a sada no afetada. O nvel na sada do pino do CI depende do que est co-

FIGURA P4

Pginas representativas da seo Anlise de Defeito.

Sistema de controle de um semforo: Captulos 6, 7 e 8 Sistema de segurana: Captulos 9 e 10

O tpico Aplicaes em Sistemas Digitais pode ser tratado como opcional porque a sua omisso no afeta nenhum outro material neste livro. A Figura P5 mostra uma parte de um tpico de Aplicaes em Sistemas Digitais. Final de captulo

Os seguintes itens, que ajudam no estudo, aparecem no final de cada captulo:

Resumo Glossrio de termos importantes Autoteste Conjunto de problemas que incluem alguns ou todas as seguintes categorias: Bsicos, Anlise de Defeito, Aplicaes em Sistemas Digitais, Projeto e Prtica de Anlise de Defeito Usando o Multisim Respostas das Revises das Sees Respostas dos Problemas Relacionados aos Exemplos Respostas do Autoteste

Final do livro

Apndices: Converso de cdigos e tabelas de potncias de dois (Apndice A) e circuitos de interface do semforo (Apndice B)

PREFCIO

xi

364

S I S T E M A S D I G I TA I S

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

365

mos um sinal amarelo de ateno durante 4 s entre a mudana do verde para o vermelho nas vias principal e secundria. Esses requisitos esto ilustrados no diagrama ilustrado na Figura 665.

Desenvolvimento de um Diagrama em Bloco do Sistema

APLICAES EM SISTEMAS DIGITAIS

Nesta seo de aplicaes em sistemas digitais, comeamos a trabalhar com um sistema de controle de semforo de trnsito. Estabelecemos aqui os requisitos do sistema, desenvolvemos um diagrama em bloco e criamos um diagrama de estados para definir a seqncia de operao. Faremos o projeto da parte do sistema que envolve lgica combinacional e consideraremos os mtodos de teste. A temporizao e as partes seqenciais do sistema sero tratadas nos Captulos 7 e 8.

Requisitos Gerais de Sistema


Um controlador digital necessrio para controlar um semforo de trnsito na interseo de uma via principal e uma via secundria. A via principal ter um sinal verde de pelo menos 25 s ou continuar verde enquanto no houver veculos na via secundria. A via secundria ter um sinal verde enquanto no existir veculos na via principal ou por um mximo de 25 s. Tere-

A partir dos requisitos podemos desenvolver um diagrama em bloco do sistema. Primeiro, sabemos que o sistema tem que controlar seis diferentes pares de luz. Essas luzes so vermelho, amarelo e verde para as duas direes da via principal e vermelho, amarelo e verde nas duas direes da via secundria. Alm disso, sabemos que existe uma entrada externa (alm da alimentao) a partir do sensor de veculos na via secundria. A Figura 666 mostra um diagrama em bloco mnimo com esses requisitos. Usando o diagrama em bloco mnimo do sistema, podemos comear a detalhlo. O sistema tem quatro estados, conforme indicado na Figura 665, assim necessrio um circuito lgico para controlar a seqncia de estados (lgica seqencial). Alm disso, so necessrios circuitos para gerar os intervalos de tempo adequados de 25 s e 4 s que so necessrios no sistema e para gerar um sinal de clock para a operao cclica do sistema (circuitos de temporizao). Os intervalos de tempo (longo e curto) e o sensor de veculo so entradas para a lgica seqencial porque o seqenciamento dos estados uma funo dessas variveis. Os circuitos lgicos

tambm so necessrios para determinar em qual dos quatro estados o sistema est em qualquer momento especificado, para gerar as sadas adequadas para as luzes (decodificador de estados e circuito lgico de acionamento das luzes) e para iniciar os intervalos de tempo longo e curto. Os circuitos de interface so includos no semforo e a unidade de interface para converter os nveis de sada do circuito de acionamento das luzes para as tenses e correntes necessrias para ligar cada uma das luzes. A Figura 667 mostra um diagrama em bloco mais detalhado mostrando esses elementos essenciais.

FIGURA 666

Um diagrama em bloco do sistema mnimo.

Unidade de interface e semforo

Lgica de controle do semforo

Vermelho Via principal Sensor de veculo Via secundria Amarelo Verde Vermelho Amarelo Verde

Diagrama de Estados
Um diagrama de estados mostra graficamente a seqncia de estados num sistema e as condies para cada estado e para as transies de um estado para o prximo. Na realidade, a Figura 665 uma forma de diagrama de estados porque mostra a seqncia de estados e as condies. Antes que um diagrama de estados tradicional possa ser desenvolvido, as variveis que determinam como as seqncias do sistema atravs dos estados tem que ser definidas. Essas variveis e os seus smbolos so apresentadas a seguir:

Lgica de controle do semforo


Lgica combinacional Lgica seqencial Entrada do sensor de veculo Cdigo Gray S0 S1 Via principal Vermelho Amarelo Verde Vermelho Via secundria Tempo- Tempo- Clock rizador rizador curto longo Circuitos temporizadores Amarelo Verde

Unidade de interface e semforo

Definio de Variveis

Presena de veculo na via secundria = Vs Temporizador de 25 s (temporizador longo) ligado = TL

Trigger longo Trigger curto

Via principal Via secundria

Via principal Via secundria

Via principal Via secundria

Via principal Via secundria

Estudo finalizado neste captulo FIGURA 667

Estudo finalizado no Captulo 7

Estudo finalizado no Captulo 8

Diagrama em bloco mostrando os elementos essenciais.


Primeiro estado: pelo menos 25 segundos ou enquanto no existir veculo na via secundria FIGURA 665 Segundo estado: 4 segundos Terceiro estado: mximo de 25 segundos ou at que no tenha veculo na via secundria Quarto estado: 4 segundos

Temporizador de 4 s (temporizador curto) ligado = TS

Requisito para a seqncia do semforo de trnsito.

O uso de variveis complementadas indica as condies opostas. Por exemplo, V S in-

dica que no existe veculo na via secund ria, T L indica que o temporizador longo es t desligado (off), T S indica que o temporizador curto est desligado (off).

Descrio do Diagrama de Estados Um diagrama de estados mostrado na Figura 668. Cada um dos quatro estados indicado com uma seqncia de cdigo

FIGURA P5

Pginas representativas da seo Aplicaes em Sistemas Digitais.

Respostas dos problemas de nmero mpar Glossrio ndice

Para o estudante
A tecnologia digital fascinante! A maioria dos equipamentos/servios j digital ou passar a ser num futuro prximo. Por exemplo, os telefones celulares e outros tipos de comunicaes sem fio, televiso, rdio, controle de processos, eletrnica automotiva, equipamentos de eletrnicos de consumo, navegao global, sistemas militares, para citar apenas algumas aplicaes, dependem intensamente da eletrnica digital. Uma abordagem consistente dos fundamentos da tecnologia digital ir prepar-lo para atividades altamente qualificadas e bem remuneradas no futuro prximo. O mais importante entender os seus fundamentos essenciais. Com isso, voc poder se desenvolver em qualquer rea. Alm disso, a lgica programvel est se tornando extremamente importante na tecnologia atual sendo que tpicos relacionados so apresentados nesse livro. claro que, uma anlise de defeito eficiente uma habilidade que tambm bastante desejada. Este livro tambm aborda mtodos de anlise de defeito e teste a partir de testes tradicionais a tcnicas de fabricao, tais como bed-of-nails, flying probe e boundary scan. Esses so exemplos de experincias que voc pode adquirir com um esforo aplicado ao estudo dos conceitos apresentados. Os CD-ROMs Dois CDs acompanham este livro. Um contm folhas de dados (data sheets) de circuitos integrados digitais. O outro contm arquivos de circuitos para uso com o software Multisim Verso 2001 ou 7 (os arquivos dos circuitos para essas verses bem como para uso com o Multisim 8 tambm esto disponveis no site www.prenhall.com/floyd).

xii

PREFCIO

Guia do usurio para professores


Geralmente o tempo ou a nfase do programa do curso determina quais tpicos sero abordados. No incomum omitir ou condensar tpicos ou alterar sua seqncia para personalizar o material para um curso em particular. O autor reconhecendo isso projetou este livro especificamente para prover uma grande flexibilidade na abordagem dos tpicos. O livro organizado em torno de um ncleo de tpicos fundamentais que so, em sua maioria, essenciais em qualquer curso de eletrnica. Inclui outros tpicos que podem ser includos ou omitidos dependendo da nfase do curso ou de outros fatores. A Figura P6 ilustra esse conceito de modularidade. Fundamentos essenciais Os tpicos fundamentais da lgica digital, em sua maior parte, devem ser abordados em todos os programas. Em conexo com esse ncleo esto alguns tpicos satlites que podem ser considerados para omisso ou incluso, dependendo dos objetivos do curso. Qualquer bloco em torno do ncleo pode ser omitido sem afetar os fundamentos essenciais. Lgica programvel Esse tpico pode ser omitido, mas recomendvel a sua abordagem se possvel. A lgica programvel pode ser abordada de forma superficial ou medida que for considerada prtica, de acordo com o programa. Anlise de defeito As sees de anlise de defeito aparecem em muitos captulos.

Aplicaes em sistemas digitais As aplicaes de sistemas aparecem em vrios captulos. Tecnologias de circuitos integrados Alguns ou todos os tpicos do Captulo 14 podem ser abordados caso seja desejado discutir detalhes dos circuitos internos de CIs digitais. Tpicos especiais Esses tpicos so: Introduo aos Computadores e Processamento de Sinais Digitais nos Captulos 12 e 13 respectivamente. Esses so tpicos especiais e podem no ser essenciais ao seu curso. A partir do diagrama da Figura P6, podemos omitir ou enfatizar tpicos em funo de restries de tempo ou outras prioridades. Por exemplo, nos fundamentos essenciais, cdigos de correo de erros, somadores com carry antecipado, projeto lgico seqencial e outros tpicos selecionados podem ser omitidos. Personalizao do sumrio Voc pode percorrer os tpicos abordados neste livro de vrias maneiras, dependendo dos objetivos do seu programa. Caso voc escolha uma abordagem mnima apenas com os fundamentos essenciais, uma abordagem completa de todos os tpicos ou qualquer abordagem intermediria, este livro se adapta s suas necessidades. O sumrio codi-

LGICA PROGRAMVEL

APLICAES EM SISTEMAS

ANLISE DE DEFEITO

FUNDAMENTOS ESSENCIAIS
TECNOLOGIAS DE CIRCUITO INTEGRADO TPICOS ESPECIAIS

FIGURA P6

PREFCIO

xiii

ficado em cores as quais coincidem com as cores dos blocos na Figura P6. Isso permite identificao dos tpicos para omisso ou incluso personalizando o seu curso. Algumas opes para o uso deste livro so mostradas a seguir em termos dos tpicos codificados em cores conforme a Figura P6. Outras opes tambm so possveis incluindo abordagem parcial de alguns tpicos. Opo 1 Opo 2 Opo 3 Opo 4 Opo 5

Agradecimentos
Este livro inovador o resultado dos esforos e das habilidades de muitas pessoas. Eu penso que alcanamos o nosso objetivo, que foi a produo de um livro insupervel. Na Prentice Hall, Kate Linsner e Rex Davidsom contriburam bastante com tempo, talento e esforo para conduzir esse projeto em suas diversas fases para produzir esse livro conforme voc pode constatar. Lois Porter fez um trabalho fantstico de edio dos manuscritos. Ela desvendou os mistrios das observaes e das anotaes freqentemente quase ilegveis desse autor e, a partir dessa baguna, extraiu um manuscrito editado inacreditavelmente organizado e esplndido. Alm disso, Jane Lopez fez outro belo trabalho com os grficos. Outra pessoa que contribuiu significativamente para este livro foi Gary Snyder, fornecendo todos os arquivos de circuitos Multisim (nas verses 2001, 7 e 8 que se encontram no Companion Website www.prenhall.com/floyd). Eu estendo os meus agradecimentos e reconhecimento a todas essas pessoas e tambm quelas que indiretamente estiveram envolvidas nesse projeto. Na reviso deste e de todos os outros livros, dependo dos comentrios de muitos usurios e no-usurios. Quero oferecer os meus sinceros agradecimentos aos seguintes revisores, aos quais submeti muitas sugestes valiosas e forneceram muitas crticas construtivas: Bo Barry, University of North Carolina-Charlotte; Chuck McGlumphy, Belmont Thecnical College; e Amy Ray, Mitchell Community College. Minhas apreciaes para David Buchla pelo seu esforo em garantir que o manual de laboratrio ficasse em conformidade com o livro-texto e pelas suas observaes valiosas. Gostaria tambm de mencionar Muhammed Arif Shabir pelas suas sugestes concernentes a registradores de deslocamento. Agradeo a todos os membros da equipe de vendas da Prentice Hall cujos esforos tm ajudado a tornar este livro acessvel a um grande nmero de leitores pelo mundo. Alm disso, agradeo a todos que adotam este livro em suas escolas ou para uso prprio. Sem vocs, no estaramos neste negcio. Espero que este livro seja uma valiosa ferramenta de aprendizagem e uma referncia para os estudantes. Tom Floyd

Sumrio
Tpicos que podem ser considerados opcionais. 1
Eletrnica Digital Conceitos 1-1 1-2 1-3 1-4 1-5 1-6 1-7 18

Grandezas Analgicas e Digitais 20 Dgitos Binrios, Nveis Lgicos e Formas de Onda Digitais 22 Operaes Lgicas Bsicas 28 Viso Geral das Funes Lgicas Bsicas 30 Circuitos Integrados de Funes Fixas 35 Introduo Lgica Programvel 38 Instrumentos de Medio e Teste 43 Aplicaes em Sistemas Digitais 54

Sistemas de Numerao, Operaes e Cdigos 62 2-1 2-2 2-3 2-4 2-5 2-6 2-7 2-8 2-9 2-10 2-11 2-12 Nmeros Decimais 64 Nmeros Binrios 66 Converso de Decimal para Binrio 69 Aritmtica Binria 72 Complementos de 1 e de 2 de Nmeros Binrios 76 Nmeros Sinalizados 78 Operaes Aritmticas com Nmeros Sinalizados 84 Nmeros Hexadecimais 91 Nmeros Octais 98 Decimal Codificado em Binrio (Bcd) 100 Cdigos Digitais 103 Cdigos de Deteco e Correo de Erro 111 128

lgebra Booleana e Simplificao Lgica 198 4-1 Operaes e Expresses Booleanas 200 4-2 Leis e Regras da lgebra Booleana 201 4-3 Teoremas de DeMorgan 207 4-4 Anlise Booleana de Circuitos Lgicos 210 4-5 Simplificao Usando a lgebra Booleana 212 4-6 Formas Padronizadas de Expresses Booleanas 216 4-7 Expresses Booleanas e Tabelas-verdade 222 4-8 O Mapa de Karnaugh 226 4-9 Minimizao de Soma-de-Produtos Usando o Mapa de Karnaugh 228 4-10 Minimizao de Produto-de-Somas Usando o Mapa de Karnaugh 237 4-11 Mapas de Karnaugh de Cinco Variveis 241 4-12 VHDL (Opcional) 244 Aplicaes em Sistemas Digitais 246 Anlise Lgica Combinacional 260 5-1 Circuitos Lgicos Combinacionais Bsicos 262 5-2 Implementao de Lgica Combinacional 266 5-3 A Propriedade Universal das Portas NAND e NOR 272 5-4 Lgica Combinacional Usando Portas NAND e NOR 274 5-5 Operao de Circuitos Lgicos com Formas de Onda Digitais nas Entradas 279 5-6 Lgica Combinacional com VHDL (Opcional) 282 5-7 Anlise de Defeito 288 Aplicaes em Sistemas Digitais 294 Funes de Lgica Combinacional 312 6-1 Somadores Bsicos 314 6-2 Somadores Binrios Paralelos 317 6-3 Somadores com Carry Ondulante versus Somadores com Carry Antecipado 324

Portas Lgicas 3-1 3-2 3-3 3-4 3-5 3-6 3-7 3-8 3-9

O Inversor 130 A Porta AND 133 A Porta OR 140 A Porta NAND 145 A Porta NOR 150 As Portas OR Exclusivo e NOR Exclusivo 155 Lgica Programvel 159 Lgica de Funes Fixas 166 Anlise de Defeito 176

16

SUMRIO

6-4 6-5 6-6 6-7 6-8 6-9 6-10 6-11

Comparadores 327 Decodificadores 332 Codificadores 340 Conversores de Cdigos 345 Multiplexadores (Seletores de Dados) 347 Demultiplexadores 356 Geradores/verificadores de Paridade 358 Anlise de Defeito 361 Aplicaes em Sistemas Digitais 364

9-6 9-7 9-8 9-9 9-10

Registradores de Deslocamento Bidirecionais 523 Registradores de Deslocamento como Contadores 526 Aplicaes de Registradores de Deslocamento 530 Smbolos Lgicos com Notao de Dependncia 537 Anlise de Defeito 538 Aplicaes em Sistemas Digitais 541

Latches, Flip-Flops e Temporizadores 7-1 7-2 7-3 7-4 7-5 7-6 7-7 Latches 388

386

10

Flip-Flops Disparados por Borda 394 Caractersticas de Operao dos Flip-Flops 406 Aplicaes de Flip-Flops 409 Monoestveis 414 Temporizador 555 419 Anlise de Defeito 425 Aplicaes em Sistemas Digitais 427

Contadores 8-1 8-2 8-3 8-4 8-5 8-6 8-7 8-8 8-9

442

Operao de Contadores Assncronos 444 Operao de Contadores Sncronos 452 Contadores Sncronos Crescente/ Decrescente 460 Projeto de Contadores Sncronos 463 Contadores em Cascata 473 Decodificao de Contador 477 Aplicaes de Contadores 480 Smbolos Lgicos com Notao de Dependncia 485 Anlise de Defeito 487 Aplicaes em Sistemas Digitais 491

Memria e Armazenamento 552 10-1 Fundamentos de Memria Semicondutora 554 10-2 Memrias de Acesso Aleatrio (RAMS) 558 10-3 Memrias Apenas de Leitura (ROMS) 571 10-4 ROMS Programveis (PROMS e EPROMS) 576 10-5 Memrias Flash 579 10-6 Expanso de Memria 584 10-7 Tipos Especiais de Memrias 590 10-8 Armazenamento Magntico e ptico 595 10-9 Anlise de Defeito 601 Aplicaes em Sistemas Digitais 605 Lgica Programvel e Software 620 11-1 Lgica Programvel: SPLDs e CPLDs 622 11-2 CPLDs Altera 630 11-3 CPLDs Xilinx 636 11-4 Macroclulas 639 11-5 Lgica Programvel: FPGAs 644 11-6 FPGAs Altera 649 11-7 FPGAs Xilinx 653 11-8 Software para Lgica Programvel 659 11-9 Lgica Boundary Scan 670 11-10 Anlise de Defeito 678 Aplicaes em Sistemas Digitais 684 Introduo aos Computadores 708 12-1 O Computador Bsico 710 12-2 Microprocessadores 714 12-3 Uma Famlia Especfica de Microprocessador 716 12-4 Programao de um Computador 723 12-5 Interrupes 734 12-6 Acesso Direto Memria (DMA) 736

11

Registradores de Deslocamento 9-1 9-2 9-3 9-4 9-5

508

Funes Bsicas de Registradores de Deslocamento 510 Registradores de Deslocamento com Entrada Serial/Sada Serial 511 Registradores de Deslocamento com Entrada Serial/Sada Paralela 515 Registradores de Deslocamento com Entrada Paralela/Sada Serial 517 Registradores de Deslocamento com Entrada Paralela/Sada Paralela 521

12

SUMRIO

17

12-7 12-8

Interfaceamento Interno 738 Barramentos Padro 742

14-4 14-5 14-6 14-7

13

Introduo ao Processamento de Sinais Digitais 758 13-1 Fundamentos de Processamento de Sinais Digitais 760 13-2 Converso de Sinal Analgico para Digital 761 13-3 Mtodos de Converso Analgico-Digital 767 13-4 Processador de Sinais Digitais (DSP) 778 13-5 Mtodos de Converso Digital-Analgico 784 Tecnologias de Circuitos Integrados 800 14-1 Caractersticas e Parmetros Operacionais Bsicos 802 14-2 Circuitos CMOS 810 14-3 Circuitos TTL 815

Consideraes Prticas no Uso de TTL 820 Comparao de Desempenho entre CMOS e TTL 828 Circuitos de Lgica Acoplada pelo Emissor (ECL) 829 PMOS, NMOS e E2CMOS 830

APNDICES A B Converses 841 843 844

Interface para um Semforo Luminoso

Repostas para os Problemas de Nmero mpar

14

Glossrio ndice

872

883

1 E
1-1 1-2 1-3 1-4 1-5 1-6 1-7

ELETRNICA DIGITAL CONCEITOS


TPICOS DO CAPTULO OBJETIVOS DO CAPTULO

Grandezas Analgicas e Digitais Dgitos Binrios, Nveis Lgicos e Formas de Onda Digitais Operaes Lgicas Bsicas Viso Geral das Funes Lgicas Bsicas Circuitos Integrados de Funes Fixas Introduo Lgica Programvel Instrumentos de Medio e Teste Aplicaes em Sistemas Digitais

Explicar as diferenas bsicas entre grandezas analgicas e digitais Mostrar como os nveis de tenso so usados para representar grandezas digitais Descrever os diversos parmetros da forma de onda de um pulso tais como tempo de subida, tempo de descida, largura de pulso, freqncia, perodo e ciclo de trabalho Explicar as operaes lgicas bsicas AND, OR e NOT Descrever as funes lgicas dos circuitos comparador, somador, conversor de cdigo, codificador, decodificador, multiplexador, demultiplexador, contador e registrador

Identificar circuitos integrados digitais de funes fixas, de acordo com a complexidade deles, e os tipos de encapsulamentos de CIs Identificar a numerao de pinos nos encapsulamentos dos circuitos integrados Descrever a lgica de programao, discutir os diversos tipos e descrever como so programados os PLDs Reconhecer os diversos instrumentos e compreender como eles so usados em medies e anlise de defeito em sistemas e circuitos digitais Mostrar como um sistema digital completo formado combinando as funes bsicas em aplicaes prticas

tal aplicada em diversas reas alm da rea computacional. Aplicaes como televiso, sistemas de comunicao, radar, sistemas de navegao e direcionamento, sistemas militares, instrumentao mdica, controle de processos industriais e equipamentos eletrnicos de consumo usam tcnicas digitais. Ao longo dos anos a tecnologia digital tem progredido desde os circuitos com vlvulas, passando pelos circuitos com transistores discretos, at os circuitos integrados complexos, alguns dos quais contm milhes de transistores. Esse captulo fornece uma introduo eletrnica digital e propicia uma ampla viso dos diversos conceitos, componentes e ferramentas importantes.
DISCUSSO PRVIA DE APLICAES

EM SISTEMAS DIGITAIS TERMOS IMPORTANTES

Termos importantes na ordem em que aparecem no captulo.


Analgico Digital Binrio Bit Pulso Clock Diagrama de temporizao Dados Serial Paralelo Lgica Entrada

Sada Porta NOT Inversor AND OR Circuito integrado (CI) SPLD CPLD FPGA Compilador Anlise de defeito

A abordagem adotada no final de vrios captulos deste livro faz uso de aplicaes em sistemas para explorar os principais assuntos do captulo. Cada sistema projetado de forma a ser adequado aos assuntos tratados para ilustrar como a teoria e os dispositivos podem ser usados. Cinco sistemas diferentes so apresentados ao longo do livro, sendo que alguns abordam dois ou mais captulos. Todos os sistemas so simplificados para torn-los adequados ao contexto do material do captulo. Embora esses sistemas sejam baseados em requisitos de sistemas reais, eles so projetados de forma a se ajustarem aos tpicos desenvolvidos sem a inteno de representar a abordagem mais eficiente ou definitiva para uma determinada aplicao. Este captulo introduz o primeiro sistema, o qual se enquadra na rea de controle de processos industriais e que faz a contagem e o controle de itens no empacotamento numa linha transportadora. Este foi projetado para incorporar todas as funes lgicas que so introduzidas neste captulo de forma que o leitor possa ver como elas so usadas e como funcionam em conjunto para alcanar um objetivo.

INTRODUO

O termo digital derivado da forma com que os computadores realizam operaes, contando dgitos. Durante muitos anos, as aplicaes da eletrnica digital ficaram confinadas aos sistemas computacionais. Hoje em dia, a tecnologia digi-

AC E S S E O S I T E

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

19

20

S I S T E M A S D I G I TA I S

1-1

GRANDEZAS ANALGICAS E DIGITAIS


Os circuitos eletrnicos podem ser divididos em duas grandes categorias, digitais e analgicos. A eletrnica digital envolve grandezas com valores discretos e a eletrnica analgica envolve grandezas com valores contnuos. Ainda que o leitor estude os fundamentos da eletrnica digital neste livro, deve conhecer tambm algo sobre eletrnica analgica, pois muitas aplicaes requerem conhecimentos das duas reas; so igualmente importantes os conhecimentos relativos ao interfaceamento entre essas reas. Ao final do estudo desta seo voc dever ser capaz de: Definir grandeza analgica Definir grandeza digital Explicar a diferena entre grandezas analgicas e digitais Enunciar as vantagens dos sistemas digitais sobre os analgicos Apresentar exemplos de como as grandezas digitais e analgicas so usadas em eletrnica

Uma grandeza analgica* aquela que apresenta valores contnuos. Uma grandeza digital aquela que apresenta valores discretos. A maioria daquilo que se pode medir quantitativamente na natureza se encontra na forma analgica. Por exemplo, a temperatura do ar varia numa faixa contnua de valores. Durante um determinado dia, a temperatura no passa, digamos, de 71 F para 72 F (~21,7 C para ~22,2 C) instantaneamente; ela passa por toda uma infinidade de valores intermedirios. Se fizermos um grfico da temperatura em um dia de vero tpico, teremos uma curva contnua e de variao suave similar curva mostrada na Figura 11. Outros exemplos de grandezas analgicas so tempo, presso, distncia e som.
Temperatura (F) 100 95 90 85 80 75

FIGURA 11

70 Hora do dia 1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4 5 6 7 8 9 10 11 12
A.M. P . M.

Grfico de uma grandeza analgica (temperatura versus tempo).

Em vez de fazer um grfico da temperatura em uma base contnua, suponha que faamos a leitura da temperatura apenas a cada hora. Agora temos valores amostrados que representam a temperatura em pontos discretos no tempo (de hora em hora) ao longo de um perodo de 24 horas, conforme indicado na Figura 12. Efetivamente convertemos uma grandeza analgica em um formato que podemos agora digitalizar representando cada valor amostrado por um cdigo digital. importante perceber que a Figura 12 no propriamente uma representao digital de uma grandeza analgica. Vantagens dos Sistemas Digitais A representao digital tem certas vantagens sobre a representao analgica em aplicaes eletrnicas. Para citar uma, dados digitais podem ser processados e transmitidos de forma mais eficiente e confivel que dados analgicos. Alm disso, dados digitais possuem uma grande vantagem quando necessrio armazenamento (memorizao). Por exemplo, a msica quando convertida para o formato digital pode ser armazenada de forma mais compacta e reproduzida com maior preciso e pureza que quando est no formato analgico. O rudo (flutuaes indesejadas na tenso) quase no afeta os dados digitais tanto quanto afeta os sinais analgicos.
* Todos os termos destacados em negrito so importantes e esto definidos no Glossrio que se encontra no final do livro. Aqueles termos em negrito e em cor so termos-chave e esto includos nos Termos Importantes no final de cada captulo.

C A P T U LO 1
Temperatura (F) 100 95 90 85 80 75 70

E L E T R N I C A D I G I TA L C O N C E I T O S

21

FIGURA 12

Hora do dia 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

Representao dos valores amostrados (quantizao) da grandeza analgica mostrada na Figura 11. Cada valor representado por um ponto pode ser digitalizado sendo representado por um cdigo digital que consiste de uma srie de 1s e 0s.

Um Sistema Eletrnico Analgico


Um sistema de amplificao de som que pode ser ouvido por uma grande quantidade de pessoas um exemplo simples de uma aplicao da eletrnica analgica. O diagrama bsico na Figura 13 ilustra as ondas sonoras, que so de natureza analgica, sendo captadas por um microfone e convertidas em uma pequena tenso analgica denominada sinal de udio. Essa tenso varia continuamente de acordo com as variaes no volume e na freqncia do som e aplicada na entrada de um amplificador linear. A sada do amplificador, que uma reproduo ampliada da tenso de entrada, enviada para o(s) altofalante(s). O alto-falante converte o sinal de udio amplificado de volta para o formato de ondas sonoras com um volume muito maior que as ondas sonoras originais captadas pelo microfone.
Ondas sonoras originais Ondas sonoras reproduzidas

Microfone

Amplificador linear Sinal de udio Alto-falante Sinal de udio amplificado FIGURA 13

Um sistema bsico de amplificao de udio.

Um Sistema que Usa Mtodos Analgicos e Digitais


O aparelho de CD (compact disk) um exemplo de um sistema no qual so usados tanto circuitos digitais quanto analgicos. O diagrama em bloco simplificado que visto na Figura 14 ilustra o princpio bsico. A msica no formato digital armazenada no CD. Um sistema ptico com diodo laser capta os dados digitais a partir do disco girante e os transfere para um conversor digitalanalgico (DAC digital-to-analog converter).
Acionador de CD

10110011101 Dados digitais

Conversor digital-analgico

Reprocuo analgica do sinal de msica

Amplificador linear Alto-falante Ondas sonoras FIGURA 14

Diagrama em bloco bsico de um aparelho de CD. Apenas um canal mostrado.

22

S I S T E M A S D I G I TA I S

O DAC converte os dados digitais em um sinal analgico que uma reproduo eltrica da musica original. Esse sinal amplificado e enviado ao auto-falante para que as pessoas apreciem. Quando a msica gravada originalmente no CD, um processo essencialmente contrrio ao que descrevemos aqui acontece usando um conversor analgico-digital (ADC analog-to-digital converter).

SEO 11 REVISO As respostas esto no final do captulo.

1. Escreva o significado de analgico. 2. Escreva o significado de digital. 3. Explique a diferena entre uma grandeza digital e uma grandeza analgica. 4. Cite um exemplo de um sistema analgico e de um outro sistema que combina tcnicas analgicas e digitais. Cite tambm um sistema totalmente digital.

1-2

DGITOS BINRIOS, NVEIS LGICOS E FORMAS DE ONDA DIGITAIS


A eletrnica digital envolve circuitos e sistemas nos quais existem apenas dois estados possveis. Esses estados so representados por dois nveis de tenso diferentes: um ALTO e um BAIXO. Os dois estados tambm podem ser representados por nveis de corrente, bits e ressaltos num CD ou DVD, etc. Em sistemas digitais tais como computadores, as combinaes de dois estados, denominadas cdigos, so usadas para representar nmeros, smbolos, caracteres alfabticos e outros tipos de informaes. O sistema de numerao de dois estados denominado de binrio e os seus dois dgitos so 0 e 1. Um dgito binrio denominado de bit. Ao final do estudo desta seo voc dever ser capaz de: Definir binrio Definir bit Especificar os bits num sistema binrio Explicar como os nveis de tenso so usados para representar bits Explicar como os nveis de tenso so interpretados por um circuito digital Descrever as caractersticas gerais de um pulso Determinar a amplitude, o tempo de subida, o tempo de descida e a largura de um pulso Identificar e descrever as caractersticas de uma forma de onda digital Determinar a amplitude, o perodo, a freqncia e o ciclo de trabalho de uma forma de onda digital Explicar o que um diagrama de temporizao e dizer qual a finalidade dele Explicar a transferncia serial e paralela de dados e dizer quais so as vantagens e desvantagens de cada uma

Dgitos Binrios
NOTA: COMPUTAO

O conceito de um computador digital pode nos levar de volta a Charles Babage, quem desenvolveu um dispositivo computacional mecnico primitivo nos anos de 1830. John Atanasoff foi o primeiro a aplicar o processamento eletrnico computao digital em 1939. Em 1946, um computador digital eletrnico chamado ENIAC foi implementado com circuitos vlvula. Mesmo ocupando toda uma sala, o ENIAC no tinha o poder computacional das nossas calculadoras portteis.

Cada um dos dois dgitos de um sistema binrio, 1 e 0, denominado bit, uma contrao das palavras binary digit (dgito binrio). Em circuitos digitais, dois nveis de tenso diferentes so usados para representar os dois bits. Geralmente, 1 representado pela tenso maior, a qual chamamos de nvel ALTO, e o 0 representado pelo nvel de tenso menor, o nvel BAIXO. Essa forma de representao denominada lgica positiva e usada ao longo desse livro. ALTO = 1 e BAIXO = 0 Um outro sistema no qual o 1 representado por um nvel BAIXO e o 0 representado por um nvel ALTO chamado de lgica negativa. Grupos de bits (combinao de 1s e 0s), denominados cdigos, so usados para representar nmeros, letras, smbolos, instrues e qualquer outro tipo de grupo necessrio para uma determinada aplicao.

Nveis Lgicos
As tenses usadas para representar 1 e 0 so denominados nveis lgicos. Teoricamente, um nvel de tenso representa um nvel ALTO e o outro representa um nvel BAIXO. Entretanto, em um circuito digital prtico, um nvel ALTO pode ser qualquer tenso entre um valor mnimo e um valor

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

23

mximo especificados. Da mesma forma, um nvel BAIXO pode ser qualquer valor de tenso entre um valor mnimo e mximo especificados. No existe sobreposio entre as faixas aceitveis para os nveis ALTO e BAIXO. A Figura 15 ilustra as faixas dos nveis ALTO e BAIXO para um circuito digital. A varivel VH(mx) representa o valor mximo de tenso para o nvel ALTO e VH(mn) representa o valor mnimo de tenso para o nvel ALTO. O valor mximo de tenso para o nvel BAIXO representado por VL(mx) e o valor mnimo de tenso para o nvel BAIXO representado por VL(mn). Os valores de tenso entre VL(mx) e VH(mn) so inaceitveis para uma operao adequada. Uma tenso na faixa proibida pode ser interpretada tanto como um nvel ALTO quanto um nvel BAIXO por um determinado circuito sendo, portanto, valores inaceitveis. Por exemplo, os valores referentes ao nvel ALTO para um determinado circuito digital chamado de CMOS pode variar de 2 V a 3,3 V e os valores referentes ao nvel BAIXO podem varia de 0 a 0,8 V. Assim, por exemplo, se uma tenso de 2,5 V for aplicada, o circuito interpretar como um nvel BAIXO ou binrio 0. Para esse tipo de circuito, as tenses entre 0,8 V e 2 V no so permitidas.

VH(mx.) ALTO (binrio 1) VH(mn.) Proibida VH(mx.) BAIXO (binrio 0) VH(mn.)

FIGURA 15

Faixas de nveis lgicos de tenso para um circuito digital.

Formas de Onda Digitais


Formas de onda digitais consistem em nveis de tenso que comutam entre os nveis, ou estados, lgicos ALTO e BAIXO. A Figura 16(a) mostra que um nico pulso positivo gerado quando a tenso (ou corrente) passa do nvel BAIXO normal para o nvel ALTO e em seguida retorna para o nvel BAIXO. O pulso negativo, visto na Figura 16(b), gerado quando a tenso passa do nvel ALTO normal para o nvel BAIXO e retorna para o nvel ALTO. Uma forma de onda digital constituda de uma srie de pulsos.
ALTO Borda de subida ou positiva BAIXO ALTO Borda de descida Borda de subida ou negativa ou descida t0 t1 BAIXO t0 t1 Borda de descida ou subida

FIGURA 16

(a) Pulso positivo

(b) Pulso negativo

Pulsos ideais.

O Pulso Conforme indicado na Figura 16, um pulso tem duas bordas: a borda positiva, que ocorre primeiro no instante t0, e uma borda negativa, que ocorre depois no instante t1. Para um pulso positivo, a borda positiva uma borda de subida e a borda negativa uma borda de descida. Os pulsos vistos na Figura 16 so ideais porque se considera que as bordas de subida e descida comutam num tempo zero (instantaneamente). Na prtica, essas transies nunca ocorrem instantaneamente, embora para a maioria dos circuitos digitais funcionarem consideramos pulsos ideais. A Figura 17 mostra um pulso no-ideal. Na realidade, todos os pulsos exibem algumas, ou todas, essas caractersticas. A sobrelevao do sinal (overshoot) e oscilaes so produzidas al-

24

S I S T E M A S D I G I TA I S
Sobrelevao do Sinal (Overshoot) Oscilao Queda 90% Amplitude 50% 10% tW Largura de pulso Oscilao Subelevao do Sinal (Undershoot) tr Tempo de subida tf Tempo de descida

FIGURA 17

Linha de base

Caractersticas de um pulso no ideal.

gumas vezes por efeitos de indutncia e capacitncia parasitas. A inclinao pode ser causada por capacitncia parasita e circuitos resistivos que formam um circuito RC com uma pequena constante de tempo. O tempo necessrio para um pulso passar do nvel BAIXO para o nvel ALTO denominado tempo de subida (tr rise time) e o tempo necessrio para a transio do nvel ALTO para o nvel BAIXO denominado tempo de descida (tf fall time). Na prtica, comum medir o tempo de subida a partir de 10% da amplitude do pulso (altura a partir da linha de base) at 90% da amplitude do pulso e para medir o tempo de descida consideramos o tempo de 90% a 10% da amplitude do pulso, conforme indicado na Figura 17. Os 10% da parte inferior e os 10% da parte superior no so includos nos tempos de subida e descida devido a no-linearidade da forma de onda nessas reas. A largura de pulso (tW pulse width) a medida da durao do pulso e freqentemente definida como o intervalo de tempo entre os pontos de 50% das bordas de subida e descida, conforme indicado na Figura 17. Caractersticas de uma Forma de Onda A maioria das formas de onda encontradas em sistemas digitais so compostas de uma srie de pulsos, algumas vezes denominados trem de pulsos, podendo ser classificadas como peridicas ou no-peridicas. Uma forma de onda peridica aquela que se repete num intervalo fixo, denominado de perodo (T). A freqncia (f) a taxa com que ela se repete e medida em hertz (Hz). Uma forma de onda no-peridica, claro, no se repete em intervalos fixos e pode ser composta de pulsos com larguras aleatrias e/ou intervalos aleatrios de tempo entre os pulsos. Um exemplo de cada tipo mostrado na Figura 18.

T1

T2

T3

(b) No-peridica

Perodo = T1 = T2 = T3 = . . . = Tn 1 Freqncia = T (a) Peridica (onda quadrada) FIGURA 18

Exemplos de formas de onda digitais.

A freqncia (f) de uma forma de onda digital o inverso do perodo. A relao entre freqncia e perodo expressa como: Equao 11 Equao 12 1 T 1 T = f f =

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

25

Uma caracterstica importante de uma forma de onda digital peridica o ciclo de trabalho, a razo entre a largura de pulso (tW) e o perodo (T). O ciclo de trabalho pode ser expresso em porcentagem. Ciclo de trabalho = tW 100% T Equao 13

EXEMPLO 11 Uma parte de uma forma de onda digital peridica mostrada na Figura 19. As medidas esto em milissegundos. Determine: (a) perodo (b) freqncia
T

(c) ciclo de trabalho

tW

0 FIGURA 19

11

t (ms)

Soluo

(a) O perodo medido a partir da borda de um pulso at a borda correspondente do prximo pulso. Nesse caso T medido entre duas bordas positivas, conforme indicado. T igual a 10 ms. (b) f = 1 1 = = 100 Hz T 10 ms tW 1 ms 100% = 100% = 10% T 10 ms

(c) Ciclo de trabalho =


Problema relacionado*

Uma forma de onda digital peridica tem uma largura de pulso de 25 s e um perodo de 150 s. Determine a freqncia e o ciclo de trabalho.
* As respostas esto no final do captulo.

Uma Forma de Onda Digital Transporta Informao Binria


Uma informao binria manipulada por sistemas digitais aparece como formas de onda que representam seqncias de bits. Quando a forma de onda est em nvel ALTO, um nmero binrio 1 est presente; quando a forma de onda est em nvel BAIXO, um binrio 0 est presente. Cada bit na seqncia ocupa um intervalo de tempo definido denominado tempo de bit. O Clock Em sistemas, todas as formas de onda so sincronizadas com uma forma de onda de temporizao de referncia denominada clock. O clock uma forma de onda peridica na qual cada intervalo entre os pulsos (perodo) igual ao tempo de um bit. Um exemplo de uma forma de onda de clock mostrado na Figura 110. Observe que, nesse caso, cada mudana de nvel na forma de onda A ocorre na borda positiva da forma de onda do clock. De outra forma, as mudanas de nvel ocorreriam na borda negativa do clock. Durante cada tempo de bit do clock, a forma de onda A nvel ALTO ou nvel BAIXO. Esses ALTOs e BAIXOs representam uma seqncia de bits conforme indicado. Um grupo de vrios bits pode ser usado como parte de uma informao binria, tal como um nmero ou uma letra. A forma de onda do clock por si s no transporta informao.
NOTA: COMPUTAO

A velocidade na qual um computador pode operar depende do tipo do microprocessador usado no sistema. A especificao de velocidade, por exemplo 3,5 GHz, de um computador a mxima freqncia de clock na qual o microprocessador pode operar.

26

S I S T E M A S D I G I TA I S
Tempo de bit Clock 1 0

FIGURA 110

1 0 1 0 1 0 0 1 1 0 0 1 0

Exemplo de uma forma de onda de clock sincronizada com uma forma de onda que representa uma seqncia de bits.

Seqncia de bits representada pela forma de onda A

Diagramas de Temporizao Um diagrama de temporizao um grfico de formas de onda digitais que mostra a relao atual de tempo de duas ou mais formas de onda e como cada forma de onda muda em relao s outras. Observando um diagrama de temporizao, podemos determinar os estados (ALTO ou BAIXO) de todas as formas de onda em qualquer instante especificado e o momento exato que uma forma de onda muda de estado em relao s outras formas de onda. A Figura 111 um exemplo de um diagrama de temporizao composto de quatro formas de onda. A partir desse diagrama de temporizao podemos ver, por exemplo, que as trs formas de onda A, B e C so nvel ALTO apenas durante o tempo de bit 7 e todas elas retornam para o nvel BAIXO no final do tempo de bit 7 (rea sombreada).

Clock

B FIGURA 111

Exemplo de um diagrama de temporizao.

C A, B e C em nvel ALTO

Tranferncia de Dados
Dados se referem a grupos de bits que transportam algum tipo de informao. Dados em binrio, que so representados por formas de onda digitais, tm que ser transferidos de um circuito para outro dentro de um sistema digital ou de um sistema para outro para cumprir um determinado propsito. Por exemplo, nmeros armazenados em binrio a partir de uma memria de computador tm que ser transferidos para a unidade central de processamento do computador para serem somados. O resultado da adio tem que ser transferido para um monitor e/ou transferido de volta para a memria. Em sistemas computacionais, conforme ilustrado na Figura 112, dados em binrio so transferidos de duas formas: em srie e em paralelo. Quando bits so transferidos na forma serial de um ponto para outro, eles so enviados um bit de cada vez ao longo de uma nica linha, conforme ilustrado na Figura 112(a) para o caso da transferncia de um computador para um modem. Durante o intervalo de tempo de t0 a t1, o primeiro bit transferido. Durante o intervalo de tempo de t1 a t2, o segundo bit transferido, e assim por diante. Para transferir oito bits em srie, se gastam oito intervalos de tempo. Quando bits so transferidos no formato paralelo, todos os bits de um grupo so enviados em linhas separadas ao mesmo tempo. Existe uma linha para cada bit, conforme mostra a Figura 112(b) para o exemplo de oito bits sendo transferidos de um computador para uma impressora. Para transferir oito bits em paralelo, se gasta um intervalo de tempo comparado aos oito intervalos de tempo gastos na transferncia serial. Resumindo, uma vantagem da transferncia serial de dados em binrio que um nmero mnimo de linhas necessrio. Na transferncia em paralelo, necessrio um nmero de linhas igual

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S
1

27

Computador

0 1 1 0 0

Impressora

1 t0 Computador t1

0 t2

1 t3

1 t4

0 t5

0 t6

1 t7

0 Modem t0

1 0 t1

(a) Transferncia serial de um dado Binrio de 8 bits a partir de um Computador para um modem. O intervalo de t0 a t1 enviado primeiro. FIGURA 112

(b) Transferncia paralela de um dado binrio de 8 bits a partir de um computador para uma impressora. O instante inicial t0.

Ilustrao de transferncias serial e paralela de dados binrios. Apenas as linhas de dados so mostradas.

ao nmero de bits. Uma desvantagem da transferncia serial que ela gasta um tempo maior, para transferir um determinado nmero de bits, que a transferncia paralela. Por exemplo, se um bit pode ser transferido em 1 s, ento a transferncia serial gasta 8 s para transferir oito bits, porm gasta apenas 1 s para a transferncia paralela de oito bits. Uma desvantagem da transferncia paralela que ela necessita de mais linhas que a transferncia serial. EXEMPLO 12 (a) Determine o tempo total necessrio para a transferncia serial de oito bits contidos na forma de onda A vista na Figura 113 e indique a seqncia de bits. O bit mais esquerda o primeiro a ser transferido. Um clock de 100 kHz usado como referncia. (b) Qual o tempo total de transferncia dos mesmos oito bits em paralelo?

Clock

A FIGURA 113

Soluo

(a) Como a freqncia do clock 100 kHz, o perodo T = 1 1 = = 10 ms f 100 kHz

Se gasta 10 s para transferir cada bit da forma de onda. O tempo total de transferncia para 8 bits 8 10 s = 80 s Para determinar a seqncia de bits, examine a forma de onda apresentada na Figura 113 durante cada tempo de bit. Se a forma de onda A for nvel ALTO durante o tempo

28

S I S T E M A S D I G I TA I S

de bit, um 1 transferido. Se a forma de onda for nvel BAIXO durante o tempo de bit, um 0 transferido. A seqncia de bits ilustrada na Figura 114. O bit mais esquerda o primeiro a ser transferido.
1 FIGURA 114 1 0 1 0 1 0 0

(b) Uma transferncia paralela gastaria 10 s para todos os oito bits.


Problema relacionado

Se dados em binrio so transferidos a uma taxa de 10 milhes de bits por segundo (10 Mbits/s), quanto tempo gasto para uma transferncia paralela de 16 bits em 16 linhas? E para uma transferncia serial de 16 bits?

SEO 12 REVISO

1. Defina binrio. 2. O que significa bit? 3. O que so os bits em um sistema binrio? 4. O que o tempo de subida e o tempo de descida de um pulso medido? 5. Conhecendo o perodo de uma forma de onda, como se determina a freqncia? 6. Explique o que uma forma de onda de clock. 7. Qual a finalidade de um diagrama de temporizao? 8. Qual a principal vantagem da transferncia paralela sobre a transferncia de dados em binrio?

1-3

OPERAES LGICAS BSICAS


Em sua forma bsica, a lgica o campo do raciocnio humano que nos diz que uma certa proposio (declarao) verdadeira se certas condies forem verdadeiras. Proposies podem ser classificadas como verdadeiras ou falsas. Muitas situaes e processos que encontramos em nossas vidas diariamente podem ser expressos na forma de funes proposicionais ou lgicas. Como tais funes so declaraes verdadeiro/falso ou sim/no, os circuitos digitais com suas caractersticas de dois estados so aplicveis. Ao final do estudo desta seo voc dever ser capaz de:

Fazer uma lista com as trs operaes lgicas bsicas a operao AND Definir a operao OR

Definir a operao NOT

Definir

Diversas proposies, quando combinadas, formam funes proposicionais ou lgicas. Por exemplo, a declarao proposicional A luz est ligada ser verdadeira se A lmpada no est queimada for verdadeira e se A chave est ligada for verdadeira. Portanto, a declarao lgica a seguir pode ser feita: A luz est ligada apenas se a lmpada no est queimada e a chave est ligada. Nesse exemplo, a primeira declarao verdadeira apenas se as duas ltimas forem verdadeiras. A primeira declarao (A luz est ligada) a proposio bsica e as outras duas declaraes so as condies das quais a proposio depende. Em 1850, o matemtico e logicista irlands Georg Boole desenvolveu um sistema matemtico para formulao de declaraes lgicas com smbolos de forma que pudessem ser resolvidos de uma forma similar lgebra comum. A lgebra Booleana, como conhecida hoje em dia, aplicada no projeto e anlise de sistemas digitais e ser abordada em detalhes no Captulo 4.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

29

O termo lgica aplicado a circuitos digitais usados para implementar funes lgicas. Diversos tipos de circuitos lgicos digitais so os elementos bsicos que formam os blocos construtivos de sistemas digitais complexos como o computador. Agora estudaremos esses elementos e discutiremos as funes deles de uma forma bem geral. Os captulos posteriores abordaro esses circuitos em detalhes. As trs operaes lgicas bsicas (NOT, AND e OR) esto indicadas pelos seus smbolos padro na Figura 115. Outros smbolos padro para essas operaes lgicas sero apresentados no Captulo 3. As linhas conectadas em cada smbolo so as entradas e sadas. As entradas esto do lado esquerdo de cada smbolo e a sada est do lado direito. Um circuito que executa uma operao lgica especificada (AND, OR) denominado de porta lgica. As portas AND e OR podem ter um numero qualquer (duas no mnimo) de entradas conforme indicado pela linha pontilhada na figura.

FIGURA 115 NOT AND OR

As operaes lgicas bsicas e os respectivos smbolos.

Em operaes lgicas, as condies verdadeiro/falso mencionadas anteriormente so representadas por ALTO (verdadeiro) e BAIXO (falso). Cada uma das trs operaes lgicas bsicas gera uma nica resposta para um determinado conjunto de condies.

NOT
A operao NOT comuta de um nvel lgico para o nvel lgico oposto, conforme indicado na Figura 116. Quando a entrada for nvel ALTO (1), a sada ser nvel BAIXO (0). Quando a entrada for nvel BAIXO, a sada ser nvel ALTO. Nos dois casos, a sada no o mesmo nvel lgico que a entrada. A operao NOT implementada por um circuito lgico conhecido como inversor.
FIGURA 116

ALTO (1)

BAIXO (0)

BAIXO (0)

ALTO (1)

A operao NOT(inverso).

AND
A operao AND gera uma sada de nvel ALTO apenas quando todas as entradas forem nvel ALTO, conforme indicado na Figura 117 para o caso de duas entradas. Quando um entrada for nvel ALTO e a outra entrada for nvel ALTO, a sada ser nvel ALTO. Quando qualquer uma, ou todas, as entradas forem nvel BAIXO, a sada ser nvel BAIXO. A operao AND implementada por um circuito lgico conhecido como porta AND.
ALTO (1) ALTO (1) BAIXO (0) ALTO (1)

ALTO (1)

BAIXO (0)

ALTO (1) BAIXO (0) BAIXO (0)

BAIXO (0) BAIXO (0)

BAIXO (0)

FIGURA 117

A operao AND.

OR
A operao OR gera uma sada de nvel ALTO quando uma ou mais entradas forem nvel ALTO, conforme indicado na Figura 118 para o caso de duas entradas. Quando uma entrada for nvel ALTO ou a outra entrada for nvel ALTO ou ambas forem nvel ALTO, a sada ser nvel ALTO. Quando as duas entradas forem nvel BAIXO, a sada ser nvel BAIXO. A operao OR implementada por um circuito lgico conhecido como porta OR.

30

S I S T E M A S D I G I TA I S
ALTO (1) ALTO (1) BAIXO (0) ALTO (1) ALTO (1) ALTO (1)

ALTO (1) BAIXO (0)

ALTO (1)

BAIXO (0) BAIXO (0)

BAIXO (0)

FIGURA 118

A operao OR.

SEO 13 REVISO

1. Quando a operao NOT gera uma sada de nvel ALTO? 2. Quando a operao AND gera uma sada de nvel ALTO? 3. Quando a operao OR gera uma sada de nvel ALTO? 4. O que um inversor? 5. O que uma porta lgica?

1-4

VISO GERAL DAS FUNES LGICAS BSICAS


Os trs elementos lgicos bsicos AND, OR e NOT podem ser combinados para formar circuitos lgicos mais complexos que realizam diversas operaes teis e que so usados para construir sistemas digitais completos. Algumas das funes lgicas comuns so: comparao, aritmtica, converso de cdigo, codificao, decodificao, seleo de dados, armazenamento e contagem. Esta seo apresenta uma viso geral dessas funes importantes de forma que possamos iniciar o estudo de como elas formam os blocos construtivos dos sistemas digitais tais como os computadores. Cada uma das funes lgicas bsicas ser abordada em detalhes em captulos posteriores. Ao final do estudo desta seo voc dever ser capaz de: Identificar nove tipos bsicos de funes lgicas Descrever um comparador de magnitude bsico Fazer uma lista das quatro funes aritmticas Descrever um somador bsico Descrever um codificador bsico Descrever um decodificador bsico Definir multiplexao e demultiplexao Dizer como realizado o armazenamento de dados Descrever a funo de um contador bsico

A Funo de Comparao
A comparao de magnitude realizada por um circuito lgico denominado comparador, abordado no Captulo 6. Um comparador compara dois nmeros e indica se eles so iguais ou no. Por exemplo, suponha que temos dois nmeros e desejamos saber se eles so iguais ou no e, caso no sejam iguais, qual deles maior. A funo de comparao representada na Figura 119. Um n-

A Dois nmeros binrios B

Comparador A>B

2 em cdigo binrio Sadas 5 em cdigo binrio

Comparador A>B

BAIXO

A=B

A=B B

BAIXO ALTO

A<B

A<B

FIGURA 119

(a) Comparador de magnitude bsico

A funo de comparao.

(b) Exemplo: A menor que B (2 < 5) conforme indicado pelo nvel ALTO na sada (A < B)

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

31

mero na forma binria (representado por nveis lgicos) aplicado na entrada A, e o outro nmero na forma binria (representado por nveis lgicos) aplicado na entrada B. A sada indica a relao entre os dois nmeros gerando um nvel ALTO na linha de sada apropriada. Suponha que uma representao binrias do nmero 2 seja aplicada na entrada A e uma representao binria do nmero 5 seja aplicada na entrada B, (discutiremos a representao binria de nmeros e smbolos no Captulo 2). Um nvel ALTO aparecer na sada A < B (A menor que B), indicando a relao entre os dois nmeros (2 menor que 5). As setas maiores representam um grupo de linhas em paralelo pelas quais os bits so transferidos.

As Funes Aritmticas
Adio A adio realizada por um circuito lgico denominado somador, abordado no Captulo 6. Um somador soma dois nmeros binrios (nas entradas A e B com um carry na entrada Cin) e gera uma soma () e um carry (vai um) de sada (Cout), conforme mostra a Figura 120(a). A Figura 120(b) ilustra a soma de 3 com 9. Sabemos que a soma 12; o somador indica esse resultado gerando um 2 na sada soma e um 1 na sada de carry. Considere que a entrada de carry nesse exemplo seja 0.

Somador A Dois nmeros binrios B Entrada de carry Cin Cout Soma Sada de carry 3 em cdigo binrio 9 em cdigo binrio 0 em binrio A

Somador Cout 2 em cdigo binrio 1 em binrio

B Cin

12 em cdigo binrio (a) Somador bsico FIGURA 120 ( b) Exemplo: A mais B (3 + 9 = 12)

A funo de soma.

Subtrao A subtrao tambm realizada por um circuito lgico. Um subtrator necessita de trs entradas: duas para os nmeros a serem subtrados e uma para o borrow (emprstimo). As duas sadas so: a sada da diferena e a sada de borrow. Quando, por exemplo, 5 subtrado de 8 sem borrow na entrada, a diferena 3 sem borrow na sada. Veremos no Captulo 2 como a subtrao pode ser realizada por um somador porque a subtrao simplesmente um caso especial da adio. Multiplicao A multiplicao realizada por um circuito lgico denominado multiplicador. Os nmeros so multiplicados sempre dois de cada vez, assim so necessrias duas entradas. A sada do multiplicador o produto. Devido a multiplicao ser uma srie de adies com deslocamentos nas posies dos produtos parciais, ela pode ser realizada usando um somador associado a outros circuitos. Diviso A diviso pode ser realizada por meio de uma srie de subtraes, comparaes e deslocamentos, sendo que dessa forma ela pode ser feita usando um somador associado a outros circuitos. So necessrias duas entradas no divisor e as sadas geradas so o quociente e o resto.

NOTA: COMPUTAO

Em um microprocessador, a unidade lgica e aritmtica (ALU arithmetic logic unit) realiza as operaes de soma, subtrao, multiplicao e diviso bem como as operaes lgicas sobre os dados digitais conforme determinado por uma srie de instrues. Uma ALU tpica construda com vrias centenas de portas lgicas.

A Funo de Converso de Cdigo


Um cdigo um conjunto de bits organizados em um padro nico e usado para representar uma informao especfica. Um conversor de cdigo converte uma informao codificada de uma forma em uma outra forma de cdigo. Como exemplos disso temos as converses entre binrio e outros cdigos, como decimal codificado em binrio (BCD binary coded decimal) e cdigo Gray. Vrios tipos de cdigos so abordados no Captulo 2, e as converses de cdigo so abordadas no Captulo 6.

32

S I S T E M A S D I G I TA I S

A Funo de Codificao
A funo realizada por um circuito lgico denominado codificador, abordado no Captulo 6. Um codificador converte informao, tal como um nmero decimal ou um caractere do alfabeto, em alguma forma codificada. Por exemplo, um certo tipo de codificador converte cada um dos dgitos decimais, de 0 a 9, em um cdigo binrio. Um nvel ALTO na entrada correspondente a um digito decimal gera nveis lgicos que representam o cdigo binrio apropriado nas linhas de sada. A Figura 121 uma ilustrao simples de um codificador usado para converter (codificar) as teclas acionadas de uma calculadora em um cdigo binrio que pode ser processado pelos circuitos da calculadora.

ALTO

FIGURA 121

7 4 1 0

8 5 2 .

9 6 3 +/

Um codificador usado para codificar as teclas acionadas de uma calculadora em um cdigo binrio sendo usado para armazenamento ou clculo.

9 8 7 6 5 4 3 2 1 0

Codificador 9 em cdigo binrio usado para em armazenamento e/ou clculo

Teclado da calculadora

A Funo de Decodificao
A funo de decodificao realizada por um circuito lgico denominado decodificador, abordado no Captulo 6. Um decodificador converte uma informao codificada, como um nmero binrio, numa forma no-codificada, como a forma de um nmero decimal. Por exemplo, um tipo particular de decodificador converte um cdigo binrio de 4 bits em um dgito decimal apropriado. A Figura 122 uma ilustrao simples de um tipo de decodificador que usado para ativar um display de 7 segmentos. Cada um dos sete segmentos do display conectado a uma linha de sada do decodificador. Quando um determinado cdigo binrio aparece nas entradas do decodificador, as linhas de sada apropriadas so ativadas fazendo com que os segmentos apropriados sejam acesos mostrando o dgito decimal correspondente ao cdigo binrio.

Decodificador

FIGURA 122

Entrada binria

Um decodificador usado para converter um determinado cdigo em um caractere decimal de 7 segmentos.

Display de 7 segmentos

A Funo de Seleo de Dados


Dois tipos de circuitos que selecionam dados so o multiplexador e o demultiplexador. Um multiplexador, ou apenas mux para abreviar, um circuito lgico que comuta dados digitais a partir de diversas linhas de entrada em uma nica linha de sada numa seqncia temporal especificada. Funcionalmente, um multiplexador pode ser representado pela operao de uma chave eletrnica que conecta seqencialmente cada uma das linhas de entrada linha de sada. Um demultiplexador (demux) um circuito lgico que comuta dados digitais de uma linha de

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

33

entrada para diversas linhas de sada numa seqncia temporal especificada. Essencialmente, um demux faz o contrrio do mux. A multiplexao e a demultiplexao so usadas quando dados de fontes diversas so transmitidos ao longo de uma linha para um local distante e redistribudos para diversos destinatrios. A Figura 123 ilustra esse tipo de aplicao em que dados digitais a partir de trs fontes so envidados ao longo de uma nica linha para trs destinatrios num outro local.

Multiplexador A t1 B t2 C t3 Dados de A para D t1 Dados de B para E t2 Dados de C para F t3 Dados de A para D t1

Demultiplexador D t1 E t2 t3 F

Entrada de controle da seqncia de comutao FIGURA 123

Entrada de controle da seqncia de comutao

Ilustrao de uma aplicao bsica de multiplexao/demultiplexao.

Na Figura 123, os dados da entrada A so conectados linha de sada durante o intervalo de tempo t1 e transmitido para o demultiplexador que os conecta na sada D. Em seguida, durante o intervalo t2, o multiplexador comuta para a entrada B e o demultiplexador comuta para a sada E. durante o intervalo de tempo t3, o multiplexador comuta para a entrada C e o demultiplexador comuta para a sada F. Para resumir, durante o primeiro intervalo de tempo, o dado na entrada A vai para a sada D. durante o segundo intervalo de tempo, o dado na entrada B vai para a sada E. durante o terceiro intervalo de tempo, o dado na entrada C vai para a sada F. Aps isso, a seqncia se repete. Devido o tempo ser dividido entre as diversas fontes e destinatrios, esse processo denominado de multiplexao por diviso do tempo (TDM time division multiplexing).

NOTA: COMPUTAO

A Funo de Armazenamento
Armazenamento uma funo necessria na maioria dos sistemas digitais, sendo a sua finalidade guardar informao binria por um perodo de tempo. Alguns dispositivos de armazenamento so usados para armazenamento temporrio e outros so usados para armazenamento por longo tempo. Um dispositivo de armazenamento pode memorizar um bit ou um grupo de bits e manter a informao pelo tempo necessrio. Tipos comuns de dispositivos de armazenamento so: flip-flops, registradores, memrias semicondutoras, discos magnticos, fitas magnticas e discos pticos (CDs). Flip-flops Um flip-flop um circuito lgico biestvel (dois estados estveis) que pode armazenar apenas um bit de cada vez, podendo ser 1 ou 0. A sada de um flip-flop indica qual bit est armazenado. Um nvel ALTO na sada indica que um 1 est armazenado e um nvel BAIXO na sada indica que um 0 est armazenado. Flip-flops so implementados com portas lgicas e sero abordados no Captulo 7. Registradores Um registrador formado pela combinao de vrios flip-flops de forma que um grupo de bits possa ser armazenado. Por exemplo, um registrador de 8 bits construdo a partir de oito flip-flops. Alm de armazenar bits, registradores podem ser usados para deslocar os bits a partir de uma posio para outra dentro do registrador ou para fora (para um outro circuito); portanto, esses dispositivos so conhecidos com registradores de deslocamento. Registradores de deslocamento sero abordados no Captulo 9.

A memria interna de um computador, RAM e ROM, bem como as memrias caches de capacidades menores so memrias semicondutoras. Os registradores em um microprocessador so construdos de flip-flops semicondutores. Os dispositivos de memria em disco so o disco rgido interno, o disquete e o CD-ROM.

34

S I S T E M A S D I G I TA I S

Os dois tipos bsicos de registradores de deslocamento so: serial e paralelo. Os bits so armazenados um de cada vez em um registrador de deslocamento serial, conforme ilustrado na Figura 124. Uma boa analogia para o registrador de deslocamento serial a entrada de passageiros em fila nica atravs da porta de um nibus. Eles tambm saem do nibus em fila nica.
Bits em srie na linha de entrada

0101 010 01
FIGURA 124

0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1

Inicialmente, o registrador contm apenas dados invlidos ou zeros em todos os dgitos conforme mostrado aqui. O primeiro bit (1) deslocado de forma serial para dentro do registrador. O segundo bit (0) deslocado de forma serial para dentro do registrador e o primeiro bit deslocado para a direita. O terceiro bit (1) deslocado para dentro do registrador e o primeiro e segundo bits so deslocados para a direita. O quarto bit (0) deslocado para dentro do registrador e o primeiro, segundo e terceiro bits so deslocados para a direita. O registrador agora armazena todos os quarto bits e est completo.

Exemplo da operao de um registrador de deslocamento serial de 4 bits. Cada bloco representa uma clula ou flip-flop de armazenamento.

Os bits so armazenados em um registrador paralelo simultaneamente a partir de linhas em paralelo, conforme mostra a Figura 125. Nesse caso, uma boa analogia a entrada de passageiros em uma montanha russa onde todos eles entram nos carros em paralelo.

Bits em paralelo na linha de entrada

0 1 0 1 0 0 0 0
Inicialmente, o registrador contm apenas dados invlidos ou zeros.

FIGURA 125

Exemplo da operao de um registrador paralelo de 4 bits.

0 1 0 1

Todos os bits so deslocados para dentro sendo armazenados simultaneamente.

Memrias Semicondutoras As memrias semicondutoras so dispositivos usados tipicamente para armazenagem de uma grande quantidade de bits. Em um tipo de memria, denominado memria apenas de leitura ou ROM (Read-Only Memory), os dados em binrio so armazenados de forma permanente ou semipermanente no podendo ser alterados prontamente. Na memria de acesso aleatrio ou RAM (Random-Access Memory), os dados em binrio so armazenados temporariamente e podem ser alterados facilmente. Esse assunto abordado no Captulo 10. Memrias Magnticas As memrias de discos magnticos so usadas no armazenamento de massa de dados em binrio. Como exemplos temos os disquetes usados em computadores bem como os discos rgidos (HDs hard disks) internos. Fitas magnticas ainda so usadas em aplicaes de memorizao e para back up de dados a partir de outros dispositivos de armazenamento.

A Funo de Contagem
A funo de contagem importante em sistemas digitais. Existem muitos tipos de contadores digitais, mas a finalidade bsica deles contar eventos representados por transies de nveis ou pulsos. Para contar, o contador tem que lembrar do nmero atual para poder passar

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

35

para o prximo nmero da seqncia. Portanto, a capacidade de armazenamento uma importante caracterstica de todos os contadores, sendo que os flip-flops so geralmente usados para implement-los. A Figura 126 ilustra a idia bsica da operao de um contador. Os contadores so abordados no Captulo 8.

Contador

2 3 4 5 Pulsos de entrada

Linhas de sada em paralelo 1 em 2 em 3 em 4 em 5 em cdigo cdigo cdigo cdigo cdigo binrio binrio binrio binrio binrio Seqncia de cdigos binrios que representam os nmeros de pulsos de entrada contados

FIGURA 126

Ilustrao da operao bsica de um contador.

SEO 14 REVISO

1. O que faz um comparador? 2. Quais so as quatro operaes aritmticas bsicas? 3. Descreva a codificao e cite um exemplo. 4. Descreva a decodificao e cite um exemplo. 5. Explique a finalidade bsica da multiplexao e da demultiplexao. 6. Cite quatro tipos de dispositivos de armazenamento. 7. O que faz um contador?

1-5

CIRCUITOS INTEGRADOS DE FUNES FIXAS

Todos os elementos e funes lgicas que foram discutidos esto geralmente disponveis na forma de circuitos integrados (CIs). Sistemas digitais tm sido por muitos anos incorporados em CIs por causa do tamanho, alta confiabilidade, baixo custo e baixo consumo que os CIs apresentam. importante sermos capazes de reconhecer os encapsulamentos de CIs e saber como os pinos so numerados, bem como nos familiarizarmos com a forma na qual a complexidade e as tecnologias dos circuitos determinam as diversas classificaes dos CIs. Ao final do estudo desta seo voc dever ser capaz de: Reconhecer a diferena entre dispositivos PTH e SMD Identificar encapasulamentos DIP Identificar encapsulamentos SOIC Identificar encapsulamentos PLCC Identificar encapsulamentos LCCC Determine a numerao de pinos nos diversos tipos de encapsulamentos de CIs Explicar a classificao em termos da complexidade dos CIs de funes fixas.

Um circuito integrado (CI) monoltico um circuito eletrnico construdo totalmente em um nico e pequeno chip de silcio. Todos os componentes que formam o circuito (transistores, diodos, resistores e capacitores) so partes integrais de um nico chip. Os CIs digitais podem ser divididos em duas grandes categorias: funes lgicas fixas e funes lgicas programveis. No caso dos dispositivos de funes lgicas fixas, as funes so estabelecidas pelo fabricante e no podem ser alteradas.

36

S I S T E M A S D I G I TA I S

A Figura 127 mostra uma vista em corte de um tipo de CI de funo fixa com o chip do circuito que fica dentro do encapsulamento. Os pontos de conexo do chip so interligados aos pinos no encapsulamento para permitir as conexes de entrada e sada com o mundo externo.
Encapsulamento plstico

Chip FIGURA 127

Vista em corte de um tipo de encapsulamento de CI de funo fixa mostrando o chip interno com as conexes aos pinos de entrada e sada.

Pinos ou terminais

Encapsulamento de CIs
Os encapsulamentos de circuitos integrados so classificados de acordo com a forma com que eles so montados nas placas de circuito impresso como dispositivos com pinos que passam atravs de furos (PTH pin through-hole) na placa ou como dispositivos montados na superfcie (SMD surface mounted-device) da placa. O tipo PTH tem pinos (terminais) que so inseridos em furos na placa de circuito impresso e podem ser soldados a condutores (trilhas na placa) no lado oposto da placa. O tipo mais comum de PTH o encapsulamento no qual os pinos esto dispostos em duas linhas paralelas (DIP dual in-line package) mostrado na Figura 128(a).
FIGURA 128

Exemplos de dispositivos PTH e SMD. O DIP bem maior que o SOIC com o mesmo nmero de terminais. Esse DIP em particular tem aproximadamente 0,785 polegadas (~2 cm) de comprimento e este SOIC tem aproximadamente 0,385 polegadas (~0,98 cm) de comprimento.

(a) DIP

(b) SOIC

Um outro tipo de encapsulamento de CI usa tecnologia de montagem em superfcie (SMT surface mount tecnology). A montagem em superfcie uma alternativa de economia de espao em comparao aos dispositivos PTH. Os furos atravs da placa de circuito impresso no so necessrios para SMT. Os pinos nos encapsulamentos de SMDs so soldados diretamente s trilhas na placa, deixando o outro lado livre para circuitos adicionais. Alm disso, para um circuito com o mesmo nmero de pinos, o encapsulamento de um SMD muito menor que um DIP porque os pinos esto mais prximos um do outro. Um exemplo de encapsulamento SMT para um circuito integrado de perfil baixo (SOIC small-outline integrated circuit) mostrado na Figura 128(b). Trs tipos comuns de encapsulamentos SMT so: SOIC (small outline IC), PLCC (plastic lead chip carrier) e LCCC (leadless ceramic chip carrier). Esses tipos de encapsulamentos esto disponveis em vrios tamanhos dependendo do nmero de terminais (mais terminais so necessrios para circuitos mais complexos). A Figura 129 mostra exemplos de cada um desses tipos. Como podemos ver, os terminais do SOIC so construdos na forma de asa de gaivota. Os terminais do PLCC so dobrados para baixo do encapsulamento dando a forma da letra J. em vez de terminais, o LCCC tem contatos metlicos moldados no seu corpo cermico. Outras variaes de encapsulamentos SMT incluem SSOP (shrink small-outline package), TSSOP (thin shrink smalloutline package) e TVSOP (thin very small-outline package).

Numerao dos Pinos


Todos os encapsulamentos de CIs tm um formato padro para a numerao dos pinos (terminais). Os DIPs e os SOICs tm o estilo de numerao ilustrado na Figura 130(a) para um encapsulamento de 16 pinos. Observando a parte superior do encapsulamento, o pino 1 est indicado por um

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

37

Vista posterior (a) SOIC com terminais "asa de gaivota"

Vista posterior (b) PLCC com terminais tipo J

Vista posterior (c) LCCC sem terminais (os pontos de contato fazem parte do invlucro) FIGURA 129

Exemplos de configuraes de encapsulamentos SMT.

identificador que pode ser um pequeno ponto, um entalhe ou uma borda chanfrada. O ponto est sempre prximo ao pino 1. Alm disso, com o entalhe orientado para cima, o pino 1 sempre o pino superior esquerdo, conforme indicado. Comeando pelo pino 1, os nmeros dos pinos aumentam medida que se percorre os pinos para baixo, passando para o outro lado e subindo. O pino de maior nmero est sempre direita do entalhe ou do lado oposto ao ponto. Os encapsulamentos PLCC e LCCC tm terminais dispostos nos quatro lados. O pino 1 indicado por um ponto ou uma marca de ndice e est localizado no centro de um dos lados. Os nmeros dos pinos aumentam no sentido anti-horrio quando se visualiza o encapsulamento por cima. O pino de maior nmero est sempre direita do pino 1. A Figura 130(b) ilustra esse formato para um encapsulamento PLCC de 20 pinos.
Identificador do pino 1 Identificador do pino 1 1 2 3 4 5 6 7 8 Entalhe 16 15 14 13 12 11 10 9 3 19

18

14

FIGURA 130

(a) DIP ou SOIC

13 9 (b) PLCC ou LCCC

Numerao dos pinos para dois tipos padronizados de encapsulamentos de CI. Na figura so mostradas as vistas superiores.

Classificaes de Complexidade para CIs de Funes Fixas


Os CIs digitais de funes fixas so classificados de acordo com suas complexidades. Eles so apresentados aqui a partir da funo menos complexa at a mais complexa. As figuras de complexidade especificadas aqui por SSI, MSI, LSI, VLSI e ULSI so geralmente aceitas, porm podemos encontrar variaes nas definies de uma fonte para outra.

Integrao em pequena escala (SSI small-scale integration) descreve os CIs de funo fixa que tm at dez circuitos de portas equivalentes em um nico chip e eles incluem portas bsicas e flip-flops. Integrao em escala mdia (MSI medium-scale integration) descreve os circuitos integrados que tm de 10 a 100 portas equivalentes num chip. Eles incluem funes lgicas tais como codificadores, decodificadores, contadores, registradores, multiplexadores, circuitos aritmticos, memrias de pequena capacidade entre outros circuitos. Integrao em escala ampla (LSI large-scale integration) uma classificao de CIs com complexidades de 100 a 10.000 portas equivalentes por chip, que incluem memrias. Integrao em escala muito ampla (VLSI very large-scale integration) descreve circuitos integrados com complexidades de 10.000 a 100.000 portas equivalentes por chip.

38

S I S T E M A S D I G I TA I S

Integrao em escala ultra ampla (ULSI ultra large-scale integration) descreve memrias e microprocessadores de grandes capacidades e computadores de pastilha nica. Complexidades maiores que 100.000 portas equivalentes por chip so classificados como ULSI.

Tecnologia de Circuitos Integrados


Os tipos de transistores com os quais os circuitos integrados so implementados so MOSFETs (metal-oxide semiconductor field-effect transistors) ou transistores de juno bipolar (BJT bipolar-junction transistor). Uma tecnologia de circuitos que usa MOSFETs a CMOS (complementary metal-oxide semiconductor). Um tipo de tecnologia de circuito digital de funo fixa que usa BJTs a TTL (transistor-transistor logic). A BiCMOS usa a combinao de CMOS e TTL. Todas as portas e as outras funes podem ser implementadas com qualquer tipo e tecnologia de circuito. Os circuitos SSI e MSI esto geralmente disponveis em CMOS e TTL. Os circuitos LSI, VLSI e ULSI so implementados geralmente com CMOS ou NMOS porque necessitam de menor rea no chip e menor consumo de potncia. Existe mais informaes sobre tecnologias de circuitos integrados no Captulo 3. Alm disso, o Captulo 14 fornece uma abordagem completa sobre algumas tecnologias de circuitos integrados digitais. Precaues no Manuseio de Dispositivos CMOS Devido sua estrutura particular, os dispositivos CMOS so muito sensveis carga esttica e podem ser danificados por descarga eletrosttica (ESD electrostatic discharge) se no for manuseado adequadamente. As precaues a seguir devem ser tomadas quando se trabalha com dispositivos CMOS:

Dispositivos CMOS devem ser transportados e armazenados em espuma condutiva. Todos os instrumentos e bancadas metlicas usados em testes devem ser aterrados. O pulso da pessoa que manuseia o dispositivo deve ser aterrada atravs um fio com um resistor de alto valor. No remova um dispositivo CMOS (ou qualquer outro dispositivo no que diz respeito a esse assunto) de um circuito enquanto este estiver energizado. No conecte sinais de tenso contnua ou alternada em um dispositivo CMOS enquanto a fonte estiver desligada.

SEO 15 REVISO

1. O que um circuito integrado? 2. Defina os termos DIP , SMT, SOIC, SSI, MSI, LSI, VLSI e ULSI. 3. De uma forma geral, qual a classificao de um CI de funo fixa que apresenta os seguintes nmeros de portas equivalentes? (a) 10 (b) 75 (c) 500 (d) 15.000 (e) 200.000

1-6

INTRODUO LGICA PROGRAMVEL


A lgica de programao necessita de hardware e software. Dispositivos de lgica programvel podem ser programados para realizar funes lgicas especificadas pelo fabricante ou pelo usurio. Uma vantagem da lgica programvel sobre a lgica de funes fixas que os dispositivos programveis ocupam bem menos espao na placa para uma mesma quantidade de lgica. Uma outra vantagem que, com a lgica programvel, pode-se alterar os projetos com facilidade sem alteraes fsicas no hardware ou substituio de componentes. Alm disso, um projeto lgico geralmente pode ser implementado mais rpido e com um menor custo com a lgica programvel do que com CIs de funo fixa.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

39

Ao final do estudo desta seo voc dever ser capaz de:


Enunciar os principais tipos de lgica programvel e discutir as diferenas entre eles Discutir os mtodos de programao Fazer uma lista das principais linguagens de programao usadas em lgica programvel Discutir os processos de projetos com lgica programvel

Tipos de Dispositivos Lgicos Programveis


Temos disponveis vrios tipos de lgica programvel, desde dispositivos de pequena capacidade, os quais podem substituir alguns dispositivos de funes lgicas fixas, at dispositivos complexos de alta densidade, que podem substituir centenas de dispositivos de funes fixas. As duas categorias principais de lgica programvel pelo usurio so PLD (programmable logic device) e FPGA (field programmable gate array), conforme indicado na Figura 131. As PLDs se subdividem SPLDs (PLDs simples) e CPLDs (PLDs complexas).

Lgica programvel

PLDs

FPGAs

SPLDs

CPLDs

FIGURA 131

Lgica programvel.

Dispositivo de Lgica Programvel Simples (SPLD) O SPLD foi o PLD que surgiu inicialmente e ainda encontra-se disponvel para aplicaes de pequena escala. Geralmente, um SPLD pode substituir at dez CIs de funo fixa e suas interconexes, dependendo dos tipos de funes e do SPLD especfico. A maioria dos SPLDs esto em uma das duas categorias: PAL e GAL. Um dispositivo PAL (programmable array of logic) pode ser programado uma vez. Ele consiste de um arranjo programvel de portas AND e um arranjo fixo de portas OR, como mostra a Figura 132(a). Um dispositivo GAL (generic array logic) basicamente um dispositivo PAL que pode ser reprogramado vrias vezes. Ele consiste de um arranjo programvel de portas AND e um arranjo fixo de portas OR com sadas programveis, como mostra

Arranjo AND programvel

Arranjo OR e lgica de sada fixos

Arranjo AND reprogramvel

Arranjo OR fixo e lgica de sada programvel

(a) PAL FIGURA 132

(b) GAL

Diagramas em bloco de dispositivos lgicos programveis simples (SPLDs).

40

S I S T E M A S D I G I TA I S

a Figura 132(b). Um tpico encapsulamento para SPLD mostrado na Figura 133 e geralmente tem de 24 a 28 pinos.

FIGURA 133

Encapsulamento tpico de um SPLD.

Dispositivo de Lgica Programvel Complexo (CPLD) Conforme o progresso tecnolgico e o aumento da quantidade de circuito que pode ser implementado em um chip (densidade de chip), os fabricantes conseguiram implementar mais de um SPLD num nico chip, surgindo assim o CPLD. Essencialmente, o CPLD um dispositivo que contm mltiplos SPLDs e pode substituir diversos CIs de funes fixas. A Figura 134 mostra o diagrama em bloco bsico de um CPLD com quatro blocos de arranjo lgico (LABs logic array blocks) e um arranjo de interconexes programveis (PIA programmable interconnction array). Dependendo do CPLD especfico, podem existir de 2 a 64 LABs. Cada bloco de arranjo lgico aproximadamente equivalente a um SPLD.

LAB

LAB

PIA

LAB FIGURA 134

LAB

Diagrama em bloco geral de um CPLD.

Geralmente, CPLDs podem ser usadas para implementar quaisquer tipos de funes lgicas discutidas anteriormente, como decodificadores, codificadores, multiplexadores, demultiplexadores e somadores. Eles esto disponveis em uma variedade de configuraes, tendo tipicamente um encapsulamento com uma extenso de 44 a 160 pinos. A Figura 135 mostra exemplos de encapsulamentos para CPLDs.

FIGURA 135

Encapsulamentos tpicos de CPLDs.

(a) Encapsulamento PLCC de 84 pinos

(b) Encapsulamento PQFP de 128 pinos

Arranjo de Portas Programveis por Campo (FPGA) Um FPGA geralmente mais complexo e tem uma densidade muito maior que CPLD, embora suas aplicaes possam, em alguns casos, se sobrepor. Conforme mencionado, o SPLD e o CPLD so inter-relacionados porque o

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S
Interconexes programveis

41

Bloco de I/O Bloco de I/O Bloco lgico Bloco de I/O Bloco lgico Bloco de I/O Bloco lgico Bloco lgico

Bloco de I/O

Bloco de I/O

Bloco de I/O Bloco de I/O

Bloco lgico

Bloco lgico Bloco de I/O

Bloco lgico

Bloco lgico Bloco de I/O

Bloco lgico Bloco de I/O Bloco de I/O FIGURA 136

Bloco lgico

Bloco lgico

Bloco lgico Bloco de I/O

Bloco de I/O

Bloco de I/O

Bloco de I/O

Estrutura bsica de um FPGA.

CPLD contm basicamente dispositivos SPLDs. Entretanto, o FPGA tem uma estrutura (arquitetura) interna diferente, conforme ilustra a Figura 136. Os trs elementos bsicos de um FPGA so o bloco lgico, as interconexes programveis e os blocos de entrada/sada (I/O in/out). Os blocos lgicos em um FPGA no so complexos como os LABs em um CPLD, porm, geralmente eles existem em maior nmero. Quando os blocos lgicos so relativamente simples, a arquitetura do FPGA denominada gro fino (fine-graned). Quando os blocos lgicos so maiores e mais complexos, a arquitetura denominada gro grosso (coarse-graned). Os blocos de I/O esto nas bordas da estrutura e proporcionam acesso individualmente selecionvel de entrada, sada ou bidirecional ao mundo externo. A matriz de interconexes programveis distribudas prov as interconexes de blocos lgicos e as conexes para as entradas e sadas. FPGAs de grande capacidade podem ter dezenas de centenas de blocos lgicos, alm de memria e outros recursos. Um encapsulamento tpico BGA (ball-grid array) de uma FPGA mostrado na Figura 137. Esses tipos de encapsulamentos podem ter mais de 1.000 pinos de entradas e sadas.

FIGURA 137

Uma configurao tpica de encapsulamento BGA (boll-grid array).

42

S I S T E M A S D I G I TA I S

O Processo de Programao
Uma SPLD, CPLD ou FPGA pode ser vista como um quadro branco no qual podemos implementar um determinado circuito ou sistema projetado fazendo uso de um certo processo. Esse processo necessita de um software de desenvolvimento instalado em um computador para implementar um projeto de circuito em um chip programvel. O computador tem que ser interfaceado por meio de uma placa de desenvolvimento ou um equipamento de programao contendo o dispositivo, conforme ilustrado na Figura 138.

CD c/ software Placa de desenvolvimento Computador executando o software DHL FIGURA 138 Cabo de interface Dispositivo programvel instalado na placa de desenvolvimento e interconectado com outros dispositivos na placa (tais dispositivos no so mostrados).

Configurao bsica de um sistema para programao de PLD ou FPGA.

Vrios passos, chamados de fluxo de projeto, esto envolvidos no processo de implementao de um projeto lgico em um dispositivo lgico programvel. A Figura 139 mostra um diagrama em bloco de um processo de programao. Conforme indicado, o fluxo do projeto tem acesso a uma biblioteca de projeto.

Entrada do projeto

Biblioteca de projeto

Simulao funcional

Sntese

Implementao

Simulao de temporizao

Compilador

FIGURA 139

Diagrama em bloco bsico da seqncia do projeto de uma lgica programvel.

Download

Entrada do Projeto Esse o primeiro passo. O projeto do circuito ou sistema tem que ser inserido no software de desenvolvimento de projeto usando entrada baseada em texto, entrada grfica

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

43

(desenho esquemtico) ou descrio em diagrama de estado. A insero do projeto independente do dispositivo. A insero baseada em texto realizada com uma linguagem de descrio de hardware (HDL hardware description language), tal como VHDL, Verilog, AHDL ou ABEL. A insero grfica (esquemtico) permite que funes lgicas pr-armazenadas sejam selecionadas a partir de um biblioteca, apresentada na tela e ento interconectadas para criar o projeto lgico. A insero por diagrama de estados requer a especificao dos estados pelos quais um circuito lgico seqencial passa e as condies que provocam a mudana de cada estado. Uma vez inserido o projeto, ele compilado. Um compilador um programa que controla o processo do fluxo do projeto e traduz o cdigo-fonte em cdigo-objeto num formato que pode ser testado logicamente ou transferido para um dispositivo destino. O cdigo-fonte criado durante a insero do projeto e o cdigo-objeto o cdigo final que realmente faz com que o projeto seja implementado no dispositivo programvel. Simulao Funcional O projeto compilado inserido simulado por software para confirmar se os circuitos lgicos funcionam conforme esperado. A simulao ir verificar se as sadas adequadas so geradas para um conjunto de entradas especificadas. Uma ferramenta de software independente do dispositivo que faz essa tarefa denominada editor de forma de onda. Qualquer falha demonstrada pela simulao poderia ser corrigida voltando no projeto inserido e realizando as alteraes apropriadas. Sntese A fase sntese onde o projeto traduzido em uma lista (netlist), a qual tem uma forma padronizada e independente do dispositivo. Implementao A implementao onde a estrutura lgica descrita pela netlist mapeada na estrutura real do dispositivo a ser programado. O processo de implementao denominado fitting ou place and route e resulta em uma sada denominada seqncia de bits, a qual depende do dispositivo usado. Simulao de Temporizao Esse passo ocorre aps o projeto ser mapeado no dispositivo especificado. A simulao de temporizao basicamente usada para confirmar que no existem falhas no projeto ou problemas de temporizao em funo dos atrasos de propagao. Download Uma vez gerada uma seqncia de bits para um dispositivo programvel especfico, ele tem que ser transferido (operao download) ao dispositivo para implementar o projeto de software no hardware. Alguns dispositivos programveis so instalados em uma seo especial de um equipamento denominado programador de dispositivos ou em uma placa de desenvolvimento. Outros tipos de dispositivos podem ser programados quando ainda esto inseridos no sistema denominados programveis no sistema (ISP in-system programming) usando uma interface padro JTAG (Joit Test Action Group). Alguns dispositivos so volteis, o que significa que eles perdem o contedo armazenado quando sofrem uma operao de resete (inicializao) ou quando a alimentao desligada. Nesse caso, os dados (seqncia de bits) tm que ser armazenados numa memria e recarregados no dispositivo aps cada resete ou desligamento da alimentao. Alm disso, o contedo de um dispositivo ISP pode ser manipulado ou atualizado enquanto estiver operando no sistema.

SEO 16 REVISO

1. Enuncie as principais categorias de dispositivos lgicos programveis e especifique os seus acrnimos. 2. Em que um CPLD difere de um SPLD? 3. Cite os passos de um processo de programao de um dispositivo lgico programvel. 4. Faa uma breve explicao de cada um dos passos citados na questo 3.

1-7

INSTRUMENTOS DE MEDIO E TESTE

A anlise de defeito o processo sistemtico de isolamento, identificao e correo de defeitos em um circuito ou sistema. Uma variedade de instrumentos est disponvel para ser usada em testes e anlises de defeito. Alguns tipos comuns de instrumentos so apresentados e discutidos nesta seo.

44

S I S T E M A S D I G I TA I S

Ao final do estudo desta seo voc dever ser capaz de: Distinguir entre um osciloscpio analgico e um digital Reconhecer os controles comuns de um osciloscpio Determinar, usando um osciloscpio, a amplitude, o perodo, a freqncia e o ciclo de trabalho da forma de onda de um pulso Discutir o analisador lgico e alguns formatos comuns Descrever a finalidade de uma fonte de alimentao cc, de um gerador de funes e um multmetro digital (DMM)

O Osciloscpio
O osciloscpio um dos instrumentos mais usados em teste e anlise de defeito em geral. O osciloscpio basicamente um dispositivo de apresentao grfica que traa na tela o grfico de um sinal eltrico. Na maioria das aplicaes, o grfico mostra como o sinal varia no tempo. O eixo vertical da tela do display representa a tenso e o eixo horizontal representa o tempo. A amplitude, o perodo e a freqncia de um sinal podem ser medidos usando um osciloscpio. Alm disso, a largura do pulso, o ciclo de trabalho, o tempo de subida e o tempo de descida da forma de onda de um pulso podem ser determinados. A maioria dos osciloscpios pode mostrar pelo menos dois sinais na tela ao mesmo tempo, possibilitando que a relao de tempo entre os sinais possa ser observada. A Figura 140 mostra a imagem de um osciloscpio tpico.

FIGURA 140

Um osciloscpio de dois canais (imagem apresentada com a permisso da Tektronix, Inc).

Dois tipos bsicos de osciloscpios, o analgico e o digital, podem ser usados para visualizar formas de onda digitais. Assim como mostra a Figura 141(b), o osciloscpio digital converte a forma de onda medida em informao digital por meio de um processo de amostragem em um conversor analgico-digital (ADC analog-digital converter). A informao digital ento usada para reconstruir a forma de onda na tela. O osciloscpio digital bem mais usado que o osciloscpio analgico. Entretanto, os dois tipos podem ser usados em diversas aplicaes, sendo que cada um tem caractersticas que o torna mais adequado para determinadas situaes. Um osciloscpio analgico mostra formas de onda em tempo real ( medida que elas acontecem). Osciloscpios digitais so teis na medio de pulsos transientes que podem ocorrer aleatoriamente ou apenas uma vez. Alm disso, pelo fato da informao relativa forma de onda medida poder ser armazenada em um osciloscpio digital, ela pode ser visualizada algum tempo depois, pode ser impressa ou completamente analisada por um computador ou outros meios.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

45

ADC

FIGURA 141 (a) Analgico (b) Digital

Comparao entre os osciloscpios analgico e digital.

Operao Bsica de um Osciloscpio Analgico Para medir uma tenso, uma ponta de prova tem que ser conectada entre o osciloscpio e o ponto do circuito no qual a tenso ser medida. Geralmente, uma ponta de prova 10 usada para reduzir (atenuar) a amplitude do sinal por 10. O sinal, que passa pela ponta de prova, chega ao circuito vertical onde ele atenuado ainda mais ou amplificado, dependendo da amplitude real e da escala ajustada no controle vertical do osciloscpio. O circuito vertical atua ento nas placas de deflexo vertical do tubo de raios catdicos (CRT cathode Ray tube). Alm disso, o sinal passa pelo circuito de disparo que sincroniza o circuito horizontal para iniciar a varredura horizontal repetitiva do feixe de eltrons que percorre a tela usando uma forma de onda dente de serra. So realizadas diversas varreduras por segundo de forma que o feixe de eltrons tenha uma aparncia de uma linha contnua na tela acompanhando o contorno da forma de onda. Essa operao bsica ilustrada na Figura 142.

Osciloscpio Circuito vertical

Ponta de prova

CRT

Circuito de disparo

Circuito horizontal

FIGURA 142

Diagrama em bloco de um osciloscpio analgico.

Operao Bsica de um Osciloscpio Digital Algumas partes de um osciloscpio digital so similares s de um osciloscpio analgico. Entretanto, o osciloscpio digital mais complexo, do que um analgico, tendo geralmente um display de cristal lquido (LCD liquid cristal display) no lugar de um CRT. Em vez de mostrar uma forma de onda medida que ela acontece, o osciloscpio digital

46

S I S T E M A S D I G I TA I S

primeiro faz a aquisio da forma de onda analgica medida e a converte em um formato digital usando um conversor analgico-digital (ADC analog-to-digital converter). Os dados digitais so armazenados e processados. Os dados ento vo para o circuito de reconstruo e de display na sua forma original analgica. A Figura 143 mostra um diagrama em bloco bsico para um osciloscpio digital.
Osciloscpio Circuito de aquisio Processamento Circuito vertical AD Memria

Ponta de prova Circuito de disparo Circuito horizontal

Circuito de reconstruo e display

FIGURA 143

Diagrama em bloco de um osciloscpio digital.

Controles do Osciloscpio A vista frontal do painel de um osciloscpio mostrada na Figura 144. Existem diferenas entre instrumentos dependendo do modelo e do fabricante, mas a maioria tem certas caractersticas comuns. Por exemplo, as duas sees verticais contm um controle de posio, um boto de acesso ao menu do canal e um controle V/div. A seo horizontal contm um controle segundos/div (SEC/DIV).

FIGURA 144

Um osciloscpio de dois canais. Os nmeros embaixo na tela indicam os valores de cada diviso nas escalas vertical (tenso) e horizontal (tempo), os quais podem ser ajustados pelos controles do osciloscpio.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

47

Alguns dos principais controles do osciloscpio so discutidos a seguir. Consulte o manual do usurio para mais saber detalhes do seu osciloscpio. Controles Verticais Na seo vertical do osciloscpio mostrado na Figura 144, podemos ver que existem controles idnticos para cada um dos dois canais (CH1 e CH2). O controle de posio nos permite mover verticalmente para cima e para baixo a forma de onda mostrada na tela. O boto menu prov acesso para seleo entre diversos itens, os quais aparecem na tela, tais como os modos de acoplamento (ac, dc ou GND), ajuste fino ou grosso de V/div, atenuao da ponta de prova, entre outros parmetros. O controle V/div ajusta o nmero de volts representado por cada diviso vertical na tela. O valor no qual V/div ajustado para cada canal mostrado na parte inferior da tela. O boto MATH MENU prov a opo de seleo de operaes que podem ser realizadas sobre as formas de onda de entrada, tal como subtrao, adio ou inverso. Controles Horizontais Na seo horizontal, os controles se aplicam aos dois canais. O controle de posio (Position) nos permite mover horizontalmente para esquerda ou para a direita a forma de onda mostrada na tela. O boto Menu prov a opo de seleo entre diversos itens que aparecem na tela tais como base de tempo principal, visualizar a expanso de uma parte da forma de onda entre outros parmetros. O controle sec/div ajusta o tempo representado por cada diviso horizontal ou base de tempo principal. O valor ajustado em sec/div mostrado na parte inferior da tela. Controles de Disparo (Trigger) Na seo controle de disparo, o controle de nvel (Level) determina o ponto na forma de onda a ser sincronizada onde ocorrer o incio da varredura para mostrar a forma de onda de entrada. O boto Menu prov a opo de seleo entre diversos itens que aparecem na tela, incluindo trigger por borda ou por inclinao, fonte de trigger, modo de trigger entre outros parmetros. Existe tambm uma entrada para sinal de trigger externo. O trigger faz com que uma forma de onda estabilize na tela ou que um pulso que ocorre apenas uma vez ou aleatoriamente seja visualizado na tela. Alm disso, ele possibilita que observemos atrasos de tempo entre duas formas de onda. A Figura 145 compara um sinal no-sincronizado com um sincronizado. O sinal no-sincronizado tende a ficar deriva na tela, gerando uma visualizao de mltiplas formas de onda.

FIGURA 145

(a) Forma de onda no-sincronizada

(b) Forma de onda sincronizada

Comparao entre formas de onda sincronizada e no-sincronizada.

Acoplamento de um Sinal no Osciloscpio O acoplamento um mtodo usado para conectar ao osciloscpio uma tenso relativa a um sinal. Os acoplamentos DC (cc) e AC (ca) so geralmente selecionados a partir do MENU da seo vertical do osciloscpio. O acoplamento DC nos permite visualizar a componente cc. O acoplamento AC bloqueia a componente cc do sinal de forma que vemos a forma de onda centrada em 0 V. O modo GND nos permite conectar a entrada do canal ao GND para vermos onde est situada na tela a referncia 0 V. A Figura 146 ilustra o resultado na tela dos acoplamentos DC e AC usando uma forma de onda digital que tem uma componente cc. A ponta de prova de tenso, mostrada na Figura 147, essencial para a conexo de um sinal ao osciloscpio. Como todos os instrumentos tendem a afetar o circuito a ser medido devido ao efeito de carga, a maioria das pontas de prova dos osciloscpios tem uma resistncia em srie de

48

S I S T E M A S D I G I TA I S

0V

0V

FIGURA 146

Apresentaes da mesma forma de onda com um componente cc.

(a) Forma de onda com acoplamento CC

(b) Forma de onda com acoplamento AC

FIGURA 147

Ponta de prova de tenso. Imagem apresentada com a permisso da Tektronix, Inc.

alto valor para minimizar este efeito. As pontas de prova que tm uma resistncia em srie dez vezes maior do que a resistncia de entrada do osciloscpio so denominadas pontas de prova 10. As pontas de prova sem resistncia em srie so chamadas de pontas de prova 1. O osciloscpio ajusta sua calibrao para a atenuao do tipo da ponta de prova que est sendo usada. Para a maioria das medies deve-se usar a ponta de prova 10. Entretanto, se estivermos medindo sinais de pequena amplitude, uma ponta de prova 1 a melhor escolha. A ponta de prova tem um ajuste que nos permite compensar a capacitncia de entrada do osciloscpio. A maioria dos osciloscpios tem um sinal de sada usado para compensao de pontas de prova que fornece uma forma de onda quadrada calibrada. Antes de efetuar uma medio, devemos nos certificar de que a ponta de prova est compensada adequadamente para eliminar qualquer distoro introduzida. Normalmente, existe um parafuso ou outro mecanismo de ajuste da compensao da ponta de prova. A Figura 148 mostra formas de onda para trs condies de ponta de prova: adequadamente compensada, subcompensada e sobrecompensada. Se a forma de onda se mostrar subcompensada ou sobrecompensada, ajuste a ponta de prova at obter uma forma de onda quadrada adequadamente compensada.

Compensada adequadamente FIGURA 148

Subcompensada

Sobrecompensada

Condies de compensao da ponta de prova.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

49

EXEMPLO 13 Baseado no que foi estudado sobre osciloscpios, determine a amplitude e o perodo da forma de onda digital na tela de um osciloscpio digital conforme mostra a Figura 149. Alm disso, calcule a freqncia do sinal.

FIGURA 149

Soluo

O controle V/div est ajustado em 1 V. Os pulsos tm uma altura de 3 divises. Como cada diviso representa 1 V, a amplitude do pulso Amplitude = (3 div)((1 V/div) = 3 V O ajuste de sec/div 10 s. Um ciclo completo da forma de onda (a partir do incio de um pulso at o incio do prximo) compreende quatro divises; portanto, o perodo Perodo = (4 div)(10 s/div) = 40 s A freqncia calculada como segue f = 1 1 = = 25 kHz T 40 ms

Problema relacionado

Para um ajuste em V/div de 4 V e em sec/div de 2 ms, determine a amplitude e o perodo dos pulsos mostrados na tela da Figura 149.

O Analisador Lgico
Analisadores lgicos so usados para medidas de mltiplos sinais digitais e medidas de sinais que apresentam dificuldades de trigger. Basicamente, o analisador lgico surgiu como resultado de circuitos microprocessados necessitarem, para a anlise de defeito e depurao de programas, muito mais entradas que um osciloscpio oferece. Muitos osciloscpios tm dois canais de entrada e alguns tm quatro canais disponveis. Os analisadores lgicos so disponibilizados com 34 a 136 canais de entrada. Geralmente, um osciloscpio usado quando se deseja medir amplitude, freqncia e outros parmetros de poucos sinais de cada vez ou quando parmetros como tempos de subida e descida, overshoot e atrasos de tempo precisam ser medidos. O analisador lgico usado quando necessrio determinar os nveis lgicos de um grande nmero de sinais e para correlacionar os sinais simultneos com base em suas relaes de temporizao. A Figura 150 mostra um analisador lgico tpico e um diagrama em bloco simplificado na Figura 151. Aquisio de Dados O grande nmero de sinais que podem ser recebidos ao mesmo tempo o principal fator que distingue um analisador lgico de um osciloscpio. Geralmente, os dois tipos de aquisio de dados em um analisador lgico so a temporizao e o estado lgico. A aquisio de temporizao usada principalmente quando a relao de temporizao entre os diversos sinais

50

S I S T E M A S D I G I TA I S

FIGURA 150

Analisador lgico. Imagem apresentada com a permisso da Tektronix, Inc.

Canais de entrada

Buffer de entrada e amostragem

Memria de aquisio

Anlise e display

FIGURA 151

Diagrama em bloco simplificado de um analisador lgico.

Circuito de clock

Lgica de trigger e controle da memria

precisa ser determinada. A aquisio de estado lgico usada quando precisamos visualizar a seqncia de estados lgicos conforme eles aparecem num sistema sob teste. Freqentemente, til correlacionar temporizao com os estados dos dados, sendo que a maioria dos analisadores lgicos podem simultaneamente fazer a aquisio desses dados. Entretanto, a condio invlida pode ser causada por uma violao de temporizao no sistema sob teste. Sem os dois tipos de informaes disponveis ao mesmo tempo, a isolao do problema pode ser muito difcil. Nmero de Canais e Capacidade de Memria Os analisadores lgicos contm uma memria de aquisio de tempo real na qual os dados amostrados dos canais so armazenados medida que eles acontecem. As duas caractersticas de importncia fundamental so o nmero de canais e a capacidade da memria. A memria de aquisio pode ser pensada como tendo uma largura igual ao nmero de canais e uma capacidade que o nmero de bits que pode ser amostrado por cada canal durante um intervalo de tempo. O nmero de canais determina o nmero de sinais que podem ser amostrados simultaneamente. Em certos tipos de sistemas, trabalha-se com um grande nmero de sinais, como os do barramento de dados num sistema microprocessado. A capacidade da memria de aquisio determina a quantidade de dados a partir de um determinado canal que podemos visualizar em qualquer instante de tempo. Anlise e Modos de Apresentao Uma vez amostrados os dados e armazenados na memria de aquisio, eles podem ser usados em diversos modos de apresentao e anlise diferentes. A forma de onda apresentada muito parecida com a apresentada por um oscilosc-

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

51

pio, onde podemos ver a relao temporal dos mltiplos sinais. A apresentao na forma de lista indica os estados do sistema sob teste mostrando os valores das formas de onda (1s e 0s) de entrada em vrios pontos no tempo (pontos amostrados). Tipicamente, esses dados podem ser apresentados em hexadecimal ou outros formatos. A Figura 152 mostra verses simplificadas desses dois modos de apresentao. A apresentao na forma de lista de amostras corresponde aos pontos amostrados (identificados na cor cinza) no modo de apresentao de forma de onda. Estudaremos os nmeros binrio e hexadecimal (hexa) no prximo captulo.

1 2 3 4 5 6 7 8 (a) Apresentao em forma de onda (a) Apresentao em forma de lista

FIGURA 152

Dois modos de tela de apresentao de analisador lgico.

No teste de computadores e sistemas baseados em microprocessador dois modos a mais so teis: rastreamento de instrues e depurao de cdigo fonte. O modo de rastreamento de instrues determina e mostra as instrues em curso, por exemplo, no barramento de dados de um sistema baseado em microprocessador. Nesse modo, os cdigos de operao e os mnemnicos (nomes originrios do ingls) de instrues so geralmente mostrados, bem como os correspondentes endereos de memria. Muitos analisadores lgicos tambm incluem um modo de depurao de cdigo-fonte, o qual essencialmente nos permite ver o que realmente est acontecendo no sistema sob teste quando uma instruo executada. Pontas de Prova Trs tipos bsicos de pontas de prova so usadas com analisadores lgicos. Uma delas a ponta de prova multicanal comprimida, que pode ser fixada nos pontos de medio na placa de circuito, conforme mostra a Figura 153. Um outro tipo de ponta de prova multicanal, similar a que mostrada, conectada em um soquete dedicado montado na placa de circuito. Um terceiro tipo uma ponta de prova do tipo clip de nico canal.

FIGURA 153

Uma tpica ponta de prova de um analisador lgico de mltiplos canais. Imagem apresentada com a permisso da Tektronix, Inc.

52

S I S T E M A S D I G I TA I S

Geradores de Sinais
Fonte de Sinal Lgico Esses instrumentos tambm so conhecidos como geradores de pulsos e geradores padro. Eles so projetados especificamente para gerar sinais digitais com amplitudes e bordas precisas e para gerar seqncias de 1s e 0s necessrias nos testes de barramentos de computadores, microprocessadores e outros sistemas digitais. Geradores de Formas de Onda Arbitrrias e Geradores de Funes O gerador de formas de onda arbitrrias pode ser usado para gerar sinais padro como ondas senoidais, triangulares e pulsos, bem como sinais com vrios formatos e caractersticas. Formas de onda podem ser definidas por entradas matemticas ou grficas. Um gerador de formas de onda arbitrrias mostrado na Figura 154(a). O gerador de funes gera formas de onda digitais, bem como senoidais e triangulares. A maioria dos geradores de funes tem sadas compatveis com circuitos lgicos para prov o nvel de tenso adequado e acionar entradas de circuitos digitais. A Figura 154(b) mostra tipos de geradores de funes tpicos.

(a) Um gerador de forma de onda arbitrria. FIGURA 154

(b) Exemplos de geradores de funes.

Geradores de sinais tpicos. Imagens apresentadas com a permisso da Tektronix, Inc.

A Ponta de Prova Lgica e o Pulsador Lgico A ponta de prova lgica uma ferramenta porttil conveniente e barata que proporciona um recurso para anlise de defeito de um circuito digital detectando vrias condies em um ponto do circuito, conforme ilustrado na Figura 155. Essa ponta de prova pode detectar tenses de nvel ALTO e BAIXO, pulsos que ocorrem uma vez,

Pulsador lgico

Indicador luminoso lig. = ALTO

Indicador luminoso desl. = BAIXO

Ponta de prova lgica

Um flash = um pulso

Flashes repetitivos = pulsos FIGURA 155

Ilustrao de como um pulsador lgico e uma ponta de prova lgica podem ser usados para aplicar um pulso em um determinado ponto e verificar o resultado do pulso em outras partes do circuito.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

53

pulsos repetitivos e circuito aberto em uma placa de circuito. O indicador luminoso sinaliza a condio que existe num certo ponto, conforme indicado na figura. O pulsador lgico produz uma forma de onda digital (pulsos repetitivos) que pode ser aplicada em qualquer ponto do circuito. Podemos aplicar pulsos em um ponto do circuito com um pulsador lgico e verificar em outro ponto o resultado dos pulsos com uma ponta de prova lgica.

Outros Instrumentos
A Fonte de Alimentao CC Esse instrumento indispensvel em qualquer bancada de teste. A fonte de alimentao converte potncia ca de uma tomada comum de parede em uma tenso cc regulada. Todos os circuitos digitais necessitam de tenso cc. Muitos circuitos lgicos necessitam de +5 V ou +3,3 V para operarem. A fonte de alimentao usada para alimentar os circuitos nas etapas de projeto, desenvolvimento e anlise de defeito quando o sistema no possui uma fonte de alimentao prpria. A Figura 156 mostra fontes de alimentao tpicas de bancadas de testes.

FIGURA 156

Fontes de alimentao cc tpicas. Cortesia da B + K Precision.

O Multmetro Digital (DMM) O DMM (digital multimeter) usado em medies de tenso cc e ca e resistncia. A Figura 157 mostra DMMs tpicos usados em bancadas de teste.

FIGURA 157

DMMs tpicos. Cortesia da B + K Precision.

SEO 17 REVISO

1. Qual a principal diferena entre um osciloscpio analgico e um digital? 2. Enuncie as duas diferenas principais entre um analisador lgico e um osciloscpio? 3. Para que serve o controle V/div num osciloscpio? 4. Para que serve o controle sec/div num osciloscpio? 5. Qual a finalidade de um gerador de funes?

54

S I S T E M A S D I G I TA I S

APLICAES EM SISTEMAS DIGITAIS

Nesse tpico de aplicaes em sistemas digitais, apresentamos uma aplicao simplificada de um sistema que contm os elementos lgicos e funes discutidas na Seo 14. importante que o leitor entenda como diversas funes lgicas podem operar juntas constituindo um sistema para desempenhar uma tarefa especfica. importante tambm iniciar o desenvolvimento do raciocnio em termos de operao sistmica porque, na prtica, uma grande parte do seu trabalho estar voltada para sistemas, em vez de particularidades como funes especficas de circuitos. claro que, para entender os sistemas, temos que primeiro entender as funes e os elementos bsicos que formam o sistema. Esta seo de aplicaes em sistemas digitais apresenta o conceito de sistema. O exemplo mostra como funes lgicas podem trabalhar juntas para realizar uma tarefa mais complexa e fazer com que o leitor comece a pensar de forma sistmica. O sistema especfico apresentado aqui para ilustrar o conceito de sistema serve como um modelo instrucional, no sendo necessrio uma abordagem que seria usada na prtica, embora pudesse ser feito. Em aplicaes modernas industriais como a que discutida aqui, equipamentos conhecidos como controladores programveis so freqentemente usados.

Sobre o Sistema
Vamos imaginar que uma fbrica usa o sistema de controle de processos mostrado no diagrama em blocos simplificado na Figura 158 para a contagem automtica e engarrafamento de comprimidos. Os

comprimidos so inseridos num largo alimentador em forma de funil. O pequeno pescoo do funil permite a passagem de apenas um comprimido de cada vez que cai dentro de uma garrafa na correia transportadora logo abaixo. O sistema digital controla a quantidade de comprimidos colocados em cada garrafa e mostra num display o nmero total que atualizado continuamente prximo linha transportadora bem como num local remoto em outra parte da planta de produo. Esse sistema utiliza todas as funes lgicas bsicas que foram apresentadas na Seo 14, sendo que o seu nico propsito mostrar como essas funes podem ser combinadas para alcanar um resultado desejado. A operao geral descrita a partir de agora. Um sensor ptico na parte inferior do pescoo do funil detecta cada comprimido que passa e produz um pulso eltrico. Esse pulso vai para um contador que avana uma contagem; portanto, a qualquer momento durante o enchimento de uma garrafa o contador contm a representao em binrio do nmero de comprimidos na garrafa. A contagem em binrio transferida do contador para a entrada B do comparador (comp.) atravs de linhas paralelas. O nmero binrio que define o nmero de comprimidos em cada garrafa colocado na entrada A do comparador. Este nmero vem do teclado e circuitos associados, os quais incluem codificador, registrador A e conversor de cdigo A. Quando o nmero desejado de comprimidos digitado no teclado, ele codificado e ento armazenado no registrador paralelo A at que uma alterao na quantidade de comprimidos por garrafa seja necessria. Suponha, por exemplo, que cada garrafa comporte 50 comprimidos. Quando o nmero no contador chegar a 50, a sada A=B do comparador ser nvel ALTO, indicando que a garrafa est cheia. A sada do comparador em nvel ALTO faz fechar a vlvula no pescoo do funil parando o fluxo de comprimidos e ao mesmo tempo ativa a correia transportadora que move a prxima garrafa para a posio logo abaixo do funil. Quando a prxima garrafa posicionada adequadamente sob o pescoo do funil, o circuito de controle da correia transportadora produz um pulso que reseta o contador para ze-

ro. A sada A=B do comparador cai para nvel BAIXO, abrindo a vlvula no funil e reinicia o fluxo de comprimidos. Na parte do sistema que compreende o circuito do display, o nmero no contador transferido em paralelo para a entrada A do somador. A entrada B do somador vem do registrador paralelo B que guarda o nmero total de comprimidos engarrafado at a ltima garrafa ser preenchida. Por exemplo, se dez garrafas foram preenchidas e cada garrafa tem 50 comprimidos, o registrador B contm a representao binria para 500. Ento, quando a prxima garrafa for preenchida, o nmero binrio equivalente a 50 aparece na entrada A do somador e o nmero binrio para 500 aparece na entrada B. O somador produz uma nova soma de 550, que armazenada no registrador B, substituindo a soma anterior que era 500. O nmero binrio no registrador B transferido em paralelo para o conversor de cdigo e decodificador, que converte do formato binrio para o decimal para mostrar no display situado na linha transportadora. O nmero binrio no registrador tambm transferido para um multiplexador (mux) de forma que ele possa ser convertido da forma paralela para a serial e transmitido ao longo de uma nica linha para um local remoto a uma determinada distncia. mais econmico instalar uma nica linha do que vrias linhas paralelas quando distncias significativas esto envolvidas e a velocidade da transmisso de dados no um fator importante nesta aplicao. No local remoto, os dados em formato serial so demultiplexados e enviados para o registrador C. Deste registro os dados so ento decodificados para o display da unidade remota. Tenha em mente que esse sistema puramente um modelo instrucional e no representa necessariamente a forma mais atual e eficiente de implementar esse processo hipottico. Embora existam outras abordagens, essa abordagem foi usada para ilustrar uma aplicao de funes lgicas que foram introduzidas na Seo 14 e que sero abordadas em detalhes nos prximos captulos. O leitor acaba de analisar uma aplicao de vrios dispositivos funcionais em nvel sistmico e como eles podem ser interconectados para atender a um objetivo especfico.

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

55

Display local

7 4 1 0

8 5 2 .

9 6 3 #

Codificador

Registrador A

Decodificador A

Teclado para entrada do nmero de comprimidos por garrafa Conversor de cdigo A

Nmeros de comprimidos por garrafa

Cdigo binrio para definio do nmero de comprimidos por garrafa

Comp

A
Um nvel ALTO fecha a vlvula e avana o transportador. Um nvel BAIXO mantm a vlvula aberta. Cdigo binrio para o nmero atual de comprimidos na garrafa

A=B B

Display local do nmero de comprimidos na garrafa

Somador Contador Um pulso proveniente do sensor para cada comprimido incrementa o contador em uma unidade.

Nova soma total Registrador B Conversor de cdigo B Decodificador B

A B

Cout
Um nvel ALTO faz com que uma nova soma seja armazenada.

Controle da correia

Pulso reseta o contador para zero quando a prxima garrafa posicionada.


Soma total atual

MUX

Um cdigo binrio para o nmero total de comprimidos transferido serialmente ao longo desta linha para o display remoto e para o computador de controle de estoque.

Entrada de controle da seqncia de chaveamento


DEMUX Registro C Decodificador C

Unidade remota
FIGURA 158

Diagrama em bloco simplificado para um sistema de contagem de comprimidos e controle de engarrafamento.

RESUMO

Uma grandeza analgica tem valores contnuos. Uma grandeza digital tem um conjunto de valores discretos. Um dgito binrio denominado bit. Um pulso caracterizado por tempo de subida, tempo de descida, largura de pulso (durao) e amplitude. A freqncia de uma onda peridica o inverso do perodo. A frmula que relaciona a freqncia e o perodo
f = 1 T e T= 1 f

56

S I S T E M A S D I G I TA I S

O ciclo de trabalho de uma forma de onda digital a razo entre a largura do pulso e o perodo, expresso pela seguinte frmula em porcentagem: Ciclo de trabalho =
tW 100% T

Um diagrama de temporizao um arranjo de duas ou mais formas de onda mostrando a relao temporal entre elas. As trs operaes lgicas bsicas so NOT, AND e OR. O smbolo padro de cada uma dado na Figura 159.

FIGURA 159

NOT

AND

OR

As funes lgicas bsicas so: comparao, aritmtica, converso de cdigo, decodificao, codificao, seleo de dados, armazenamento e contagem. As duas grandes categorias fsicas de encapsulamento de CIs so PTH (para dispositivos cujos pinos passam atravs de furos na placa de circuito impresso) e SMD (para dispositivos montados na superfcie da placa de circuito impresso). As categorias de CIs em termos de complexidade do circuito so SSI (integrao em pequena escala), MSI (integrao em mdia escala), LSI, VLSI e ULSI (larga escala, escala muito ampla, escala ultra ampla) Os dois tipos de SPLDs (dispositivos de lgica programvel simples) so PAL (lgica de arranjo programvel) e GAL (lgica de arranjo genrico). O CPLD (dispositivo lgico programvel complexo) contm mltiplos SPLDs com interconexes programveis. O FPGA (arranjo de porta programvel por campo) tem uma estrutura interna diferente comparada a de um CPLD e geralmente usado para sistemas e circuitos mais complexos. Os instrumentos comumente usados em teste e anlise de defeito de circuitos digitais so: osciloscpio, analisador lgico, gerador de formas de onda, gerador de funes, fonte de alimentao cc, multmetro digital, ponta de prova lgica e pulsador lgico.
Os termos importantes e outros termos em negrito destacados no captulo so definidos no glossrio que se encontra no final do livro.

T E R M O S I M P O R TA N T E S

Anlise de defeito A tcnica ou processo de identificao, isolao e correo sistemtica de um defeito num circuito ou sistema. Analgico Tem valores contnuos no tempo. AND Uma funo lgica bsica na qual uma sada verdadeira (nvel ALTO) ocorre apenas quando todas as condies de entrada so verdadeiras (nvel ALTO). Binrio Que apresenta dois valores ou estados; descreve um sistema de numerao que tem base dois e utiliza os dgitos 0 e 1. Bit Um dgito binrio, que pode ser 1 ou 0. Circuito integrado (CI) Um tipo de circuito no qual todos os componentes so integrados num nico chip de material semicondutor de tamanho extremamente reduzido. Clock O sinal de temporizao bsico num sistema digital; uma forma de onda peridica na qual cada intervalo entre pulsos igual ao tempo de um bit. Compilador Um programa que controla o processo do fluxo do projeto e traduz o cdigo fonte em cdigo objeto num formato que pode ser testado logicamente ou transferido para o dispositivo de destino. CPLD Dispositivo lgico programvel complexo que consiste basicamente de mltiplos arranjos SPLD com interconexes programveis. Dados Informao na forma numrica, alfabtica ou outra forma. Diagrama de temporizao Um grfico de formas de onda digitais que mostra a relao temporal de duas ou mais formas de onda. Digital Relativo a dgitos ou quantidades discretas; tem um conjunto de valores discretos.

C A P T U LO 1 FPGA Arranjo de porta programvel por campo.

E L E T R N I C A D I G I TA L C O N C E I T O S

57

Input O sinal enviado para um circuito ou a linha que chega ao circuito. Inversor Um circuito NOT; um circuito que comuta um nvel ALTO para um nvel BAIXO ou vice-versa. Lgica Em eletrnica digital, a capacidade dos circuitos das portas de tomar decises, para os quais um nvel ALTO representa uma sentena verdadeira e um nvel BAIXO uma sentena falsa. NOT Uma operao lgica bsica que realiza inverses. OR Uma operao lgica bsica na qual uma sada verdadeira (nvel ALTO) ocorre quando uma ou mais das condies de entrada so verdadeiras (nvel ALTO). Paralelo Em sistemas digitais, dados que ocorrem simultaneamente em diversas linhas; a transferncia ou processamento de vrios bits simultaneamente. Porta Um circuito lgico que realiza uma operao lgica especfica tal como uma AND ou uma OR. Pulso Uma mudana sbita do sinal de um nvel para outro e, aps um tempo (denominado de largura de pulso), retorna subitamente para o nvel original. Sada O sinal ou a linha que sai de um circuito. Serial Que tem um elemento seguido de outro, como em uma transferncia serial de bits; ocorre em seqncia em vez de simultaneamente. SPLD Dispositivo lgico programvel simples.

AUTOTESTE

As respostas esto no final do captulo.

1. Uma grandeza que apresenta valores contnuos


(a) uma grandeza digital (c) uma grandeza binria (b) uma grandeza analgica (d) uma grandeza natural (b) um 1 ou um 0 (d) as respostas (b) e (c) esto corretas

2. O termo bit significa


(a) uma pequena quantidade de dados (c) dgito binrio (a) tempo de subida (c) largura de pulso

3. O intervalo de tempo relativo borda positiva de um pulso entre 10% e 90% da amplitude
(b) tempo de descida (d) perodo

4. Um pulso em uma determinada forma de onda ocorre a cada 10 ms. A freqncia (a) 1kHz (b) 1Hz (c) 100 Hz (d) 10Hz 5. Em uma determinada forma de onda digital, o perodo duas vezes a largura do pulso. O ciclo de trabalho (a) 100% 6. Um inversor
(a) (b) (c) (d) realiza a operao NOT comuta de um nvel ALTO para um nvel BAIXO comuta um nvel BAIXO para um nvel ALTO todas as alternativas acima esto corretas (b) todas as entradas so nvel ALTO (d) as alternativas (a) e (b) esto corretas (b) todas as entradas so nvel ALTO (d) as alternativas (a) e (b) esto corretas

(b) 200%

(c) 50%

7. A sada de uma porta AND nvel ALTO quando


(a) qualquer entrada for nvel ALTO (c) nenhuma entrada for nvel ALTO (a) qualquer entrada for nvel ALTO (c) nenhuma entrada for nvel ALTO (a) multiplexador (c) decodificador (b) codificador (d) registrador

8. A sada de uma porta OR nvel ALTO quando

9. O dispositivo usado para converter um nmero binrio para um display de 7 segmentos o

10. Um exemplo de um dispositivo de armazenamento de dados


(a) a porta lgica (b) o flip-flop (c) o comparador (d) o registrador (e) as alternativas (b) e (d) esto corretas

11. Um encapsulamento de CI de funo fixa que contm quatro portas AND um exemplo de
(a) MSI (b) SMT (c) SOIC (d) SSI

58

S I S T E M A S D I G I TA I S

12. Um dispositivo LSI tem uma complexidade de


(a) 10 a 100 portas equivalentes (c) 2.000 a 5.000 portas equivalentes (b) mais de 100 a 10.000 portas equivalentes (d) mais de 10.000 a 100.000 portas equivalentes

13. VHDL um(a)


(a) dispositivo lgico (c) linguagem de computador (b) linguagem de programao de PLD (d) lgica de densidade muito alta (b) acionador lgico programvel complexo (d) dispositivo lgico de processamento central (b) arranjo de porta programvel rpido (d) aplicao de porta de processamento rpido

14. Um CPLD um
(a) dispositivo de lgica programvel controlado (c) dispositivo lgico programvel complexo

15. Um FPGA um(a)


(a) arranjo de porta programvel por campo (c) arranjo genrico programvel por campo

PROBLEMAS
SEO 11

As respostas para os problemas de nmero mpar esto no final do livro.

Grandezas Analgicas e Digitais


1. Cite duas vantagens dos dados digitais em comparao com dados analgicos. 2. Cite uma grandeza analgica que no seja a temperatura nem a intensidade sonora.

SEO 12

Dgitos Binrios, Nveis Lgicos e Formas de Onda Digitais


3. Defina a seqncia e bits (1s e 0s) representada por cada uma das seguintes seqncias de nveis:
(a) ALTO, ALTO, BAIXO, ALTO, BAIXO, BAIXO, BAIXO, ALTO (b) BAIXO, BAIXO, BAIXO, ALTO, BAIXO, ALTO, BAIXO, ALTO, BAIXO

4. Faa uma lista da seqncia dos nveis (ALTO e BAIXO) que representa cada uma das seguintes seqncias de bits: (a) 1 0 1 1 1 0 1 (b) 1 1 1 0 1 0 0 1
(b) o tempo de descida
Volts

5. Para o pulso mostrado na Figura 160 determine graficamente:


(a) o tempo de subida (c) a largura de pulso (d) a amplitude

10

FIGURA 160

0 0 1 2 3 4

t ( s)

6. 7. 8. 9. 10.

Determine o perodo da forma de onda digital mostrada na Figura 161? Qual a freqncia da forma de onda vista na Figura 161? A forma de onda digital mostrada na Figura 161 peridica ou no-peridica? Determine o ciclo de trabalho da forma de onda mostrada na Figura 161. Determine a seqncia de bits representada pela forma de onda vista na Figura 162. O tempo de bit 1 s nesse caso.
V

0 1 FIGURA 161 3 5 7 9 11 13 15 17

t (ms)

11. Qual o tempo total da transferncia serial para os oito bits mostrados na Figura 162? Qual o temo total para uma transferncia em paralelo?

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

59

1 s

2 s

3 s

4 s

5 s

6 s

7 s

8 s

FIGURA 162

SEO 13

Operaes Lgicas Bsicas


12. Um circuito lgico necessita de nvel ALTO em todas as suas entradas para tornar a sada nvel ALTO. Que tipo de circuito esse? 13. Um circuito lgico bsico de duas entradas tem um nvel ALTO numa entrada e um nvel BAIXO na outra, sendo a sada nvel BAIXO. Identifique o circuito. 14. Um circuito lgico bsico de duas entradas tem um nvel ALTO numa entrada e um nvel BAIXO na outra, sendo a sada nvel ALTO. Qual o tipo do circuito lgico?

SEO 14

Viso Geral das Funes Lgicas Bsicas


15. Cite a funo lgica de cada bloco na Figura 163 observando as entradas e sadas.

8 0

2 6

ALTO BAIXO BAIXO ALTO 1 0 0 1

ALTO BAIXO

7 Entradas selecionadas

BAIXO

(a)

(b)

(c)

(d)

FIGURA 163

16. Uma forma de onda digital com uma freqncia de 10 kHz aplicado na entrada de um contador. Durante 100 ms, quantos pulsos so contados? 17. Considere um registrador que pode armazenar oito bits. Vamos admitir que ele tenha sido inicializado de forma que ele passa a ter zero em todas as posies. Se transferirmos quatro bits alternados (0101) serialmente para o registrador, comeando pelo 1 e deslocando para a direita, qual o contedo final do registrador logo que os quatro bits forem armazenados?

SEO 15

Circuitos Integrados de Funes Fixas


18. Um CI digital de funo fixa tem uma complexidade de 200 portas equivalentes. Como ele classificado? 19. Explique a principal diferena entre os encapsulamentos DIP e SMT. 20. Determine a numerao dos pinos para os encapsulamentos vistos na Figura 164. Na figura so mostradas as vistas superiores.

FIGURA 164

(a)

(b)

SEO 16

Introduo Lgica Programvel


21. Qual dos seguintes acrnimos no descreve lgica programvel? PAL, GAL, SPLD, ABEL, CPLD, CUPL, FPGA

60

S I S T E M A S D I G I TA I S

22. O que significa cada um dos seguintes acrnimos? (a) SPLD (b) CPLD (c) HDL (b) simulao (d) FPGA (e) GAL (d) download 23. Defina cada um dos seguintes termos relativos programao de PLDs. (a) insero do projeto (c) compilao 24. Descreva o processo place e rout.

SEO 17

Instrumentos de Medio e Teste


25. Um pulso mostrado na tela de um osciloscpio sendo que a linha de base mede 1 V e a parte superior mede 8 V. Qual a amplitude? 26. Uma ponta de prova lgica colocada num dos terminais de um CI em operao num sistema. O indicador luminoso da ponta de prova pisca repetidamente. O que isso indica?

SEO 18

Aplicaes em Sistemas Digitais


27. Defina o termo sistema. 28. No sistema ilustrado na Figura 158, qual a necessidade do multiplexador e do demultiplexador? 29. O que pode ser feito para mudar a quantidade de comprimidos por garrafa no sistema da Figura 1-58?

R E S P O S TA S
SEES DE REVISO
SEO 11 Grandezas Analgicas e Digitais
1. Analgico significa contnuo. 2. Digital significa discreto. 3. Uma grandeza digital tem um conjunto de valores discretos e uma grandeza analgica tem um conjunto de valores contnuos. 4. Um sistema de som analgico. Um aparelho de CD analgico e digital. Um computador totalmente digital.

SEO 12

Dgitos Binrios, Nveis Lgicos e Formas de Onda Digitais


1. Binrio significa que tem dois estados ou valores. 2. Um bit um dgito binrio. 3. Os bits so 1 e 0. 4. Tempo de subida: de 10% a 90% da amplitude. Tempo de descida: de 90% a 10% da amplitude. 5. A freqncia o inverso do perodo. 6. Uma forma de onda de clock uma forma de onda de temporizao bsica a partir da qual outras formas de onda so derivadas. 7. Um diagrama de tempo mostra a relao temporal de duas ou mais formas de onda. 8. A transferncia paralela mais rpida que a transferncia serial.

SEO 13

Operaes Lgicas Bsicas


1. Quando a entrada for nvel BAIXO. 2. Quando todas as entrada forem nvel ALTO. 3. Quando qualquer uma das entradas for nvel ALTO. 4. Um inversor um circuito NOT. 5. Uma porta lgica um circuito que realiza uma operao lgica (AND, OR).

C A P T U LO 1

E L E T R N I C A D I G I TA L C O N C E I T O S

61

SEO 14

Viso Geral das Funes Lgicas Bsicas


1. Um comparador compara a magnitude de dois nmeros colocados nas entradas. 2. Soma, subtrao, multiplicao e diviso. 3. A codificao uma converso de uma forma familiar, como a forma decimal, em uma forma codificada, como a forma binria. 4. A decodificao uma converso de um cdigo para uma forma familiar, como acontece na converso de binrio para decimal. 5. A multiplexao coloca dados de diversas fontes em uma linha. A demultiplexao recebe os dados de uma linha e distribui os dados para diversos destinos. 6. Flip-flops, registradores, memrias semicondutoras e discos magnticos. 7. Um contador conta eventos com uma seqncia de estados binrios.

SEO 15

Circuitos Integrados de Funes Fixas


1. Um CI um circuito eletrnico em que todos os componentes so integrados num nico chip de silcio. 2. DIP encapsulamento com pinos em duas linhas; SMT tecnologia de montagem em superfcie; SOIC circuito integrado de perfil baixo; SSI integrao em pequena escala; MSI integrao em escala mdia; LSI integrao em escala ampla; VLSI integrao em escala muito ampla; ULSI integrao em escala ultra ampla. 3. (a) SSI (b) MSI (c) LSI (d) VSLI (e) ULSI

SEO 16

Introduo Lgica Programvel


1. Dispositivo lgico programvel simples (SPLD), dispositivo lgico programvel complexo (CPLD) e arranjo lgico programvel por campo (FPGA). 2. Uma CPLD constituda de mltiplas SPLDs. 3. Insero do projeto, simulao funcional, sntese, implementao, simulao de temporizao e Download. 4. Insero do projeto: o projeto lgico inserido usando um software de desenvolvimento. Simulao funcional: o projeto simulado com o uso de um software para garantir o correto funcionamento lgico. Sntese: o projeto traduzido em uma netlist. Implementao: a lgica desenvolvida pela netlist mapeada num dispositivo programvel. Simulao de temporizao: o projeto simulado por software para confirmar que no existem problemas de temporizao. Download: o projeto inserido num dispositivo programvel.

SEO 17

Instrumentos de Medio e Teste


1. O osciloscpio analgico transfere a forma de onda medida diretamente para o circuito do display. O osciloscpio digital converte primeiro o sinal medido para o formato digital. 2. O analisador lgico tem mais canais que o osciloscpio e tem mais que um formato de apresentao de dados. 3. O controle V/div ajusta a tenso para cada diviso na tela. 4. O controle sec/div ajusta o tempo para cada diviso na tela. 5. O gerador de funes produz diversos tipos de formas de onda.

PROBLEMAS RELACIONADOS APRESENTADOS NOS EXEMPLOS


11. f = 6,67 kHz; Ciclo de trabalho = 16,7% 12. Transferncia em paralelo: 100 ns; Transferncia serial: 1,6 s 13. Amplitude = 12 V; T = 8 ms

AUTOTESTE
1. (b) 9. (c) 2. (d) 10. (e) 3. (a) 11. (d) 4. (c) 12. (d) 5. (c) 13. (b) 6. (d) 14. (c) 7. (b) 15. (a) 8. (d)

2 S
2-1 2-2 2-3 2-4 2-5 2-6

SISTEMAS DE NUMERAO, OPERAES E CDIGOS


TPICOS DO CAPTULO

2-7 2-8 2-9 2-10 2-11 2-12

Nmeros Decimais Nmeros Binrios Converso de Decimal para Binrio Aritmtica Binria Complementos de 1 e de 2 de Nmeros Binrios Nmeros Sinalizados

Operaes Aritmticas com Nmeros Sinalizados Nmeros Hexadecimais Nmeros Octais Decimal Codificado em Binrio (BCD) Cdigos Digitais Cdigos de Deteco e Correo de Erro

OBJETIVOS DO CAPTULO

INTRODUO

Revisar o sistema de numerao decimal Contar no sistema de numerao binrio Converter de decimal para binrio e vice-versa Aplicar operaes aritmticas em nmeros binrios Determinar os complementos de 1 e de 2 de um nmero binrio Expressar nmeros binrios sinalizados nos formatos sinalmagnitude, complemento de 1, complemento de 2 e ponto flutuante. Realizar operaes aritmticas com carry de sada sobre nmeros binrios sinalizados Realizar converses entre os sistemas de numerao binrio e hexadecimal Somar nmeros na forma hexadecimal Realizar converses entre os sistemas de numerao binrio e octal Expressar nmeros decimais na forma de decimal codificado em binrio (BCD) Somar nmeros BCD Realizar converses entre o sistema binrio e o cdigo gray Interpretar o cdigo padro americano para troca de informaes (ASCII) Explicar como detectar e corrigir erros de cdigo

O sistema de numerao binrio e os cdigos digitais so fundamentais para os computadores e para a eletrnica digital em geral. Nesse captulo, estudaremos o sistema de numerao binrio e as suas relaes com outros sistemas de numerao como decimal, hexadecimal e octal. Abordaremos as operaes aritmticas com nmeros binrios com o intuito de fornecer uma base de conhecimento para o entendimento de como os computadores e muitos outros sistemas digitais funcionam. Alm disso, abordaremos tambm o cdigo BCD (decimal codificado em binrio), o cdigo Gray e o cdigo ASCII. O mtodo da paridade para deteco de erros em cdigos introduzido e um mtodo de correo de erro descrito. Os tutoriais sobre o uso de calculadoras em certas operaes se baseiam na calculadora grfica TI-86 e na calculadora TI-36X. Os procedimentos mostrados podem diferir de outros tipos de calculadoras.

AC E S S E O S I T E

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

TERMOS IMPORTANTES

Termos importantes na ordem em que aparecem no captulo.


LSB MSB Byte Nmero de ponto flutuante Hexadecimal

Octal BCD Alfanumrico ASCII Paridade Cdigo Hamming

63

64

S I S T E M A S D I G I TA I S

2-1

NMEROS DECIMAIS
O leitor j tem familiaridade com o sistema de numerao decimal porque deve usar nmeros decimais todos os dias. Embora os nmeros decimais sejam comuns, a sua estrutura de pesos no freqentemente compreendida. Nesta seo, a estrutura dos nmeros decimais revisada. Essa reviso lhe ajudar a compreender mais facilmente a estrutura do sistema de numerao binrio, o qual importante no estudo de computadores e eletrnica digital. Ao final do estudo desta seo voc dever ser capaz de:
Explicar por que o sistema de numerao decimal um sistema em que os dgitos apresentam pesos Explicar como potncias de dez so usadas no sistema decimal Determinar o peso de cada dgito em um nmero decimal.

O sistema de numerao decimal tem dez dgitos.

No sistema de numerao decimal, cada um dos dgitos, de 0 a 9, representa uma certa quantidade. Como sabemos, os dez smbolos (dgitos) no nos limita a expressar apenas dez quantidades diferentes porque usamos vrios dgitos posicionados adequadamente formando um nmero para indicar a magnitude (mdulo) da quantidade. Podemos expressar quantidades at nove antes de usar mais dgitos; se queremos expressar uma quantidade maior que nove, usamos dois ou mais dgitos, sendo que a posio de cada dgito dentro do nmero nos diz a magnitude que ele representa. Se, por exemplo, queremos expressar a quantidade vinte e trs, usamos (pela suas respectivas posies no nmero) o dgito 2 para representar a quantidade vinte e o dgito 3 para representar a quantidade trs, conforme ilustrado a seguir. O dgito 2 tem peso 10 nessa posio 2 2 10 20 + + 23 3 31 3 O dgito 3 tem peso 1 nessa posio

O sistema de numerao decimal tem uma base 10.

A posio de cada dgito em um nmero decimal indica a magnitude da quantidade representada e pode ser associada a um peso. Os pesos para os nmeros inteiros so potncias de dez positivas que aumentam da direita para a esquerda, comeando com 100 = 1. ... 105 104 103 102 101 100 Para nmeros fracionrios, os pesos so potncias de dez negativas que diminuem da esquerda para a direita comeando com 101.

O valor de um dgito determinado por sua posio no nmero.

102 101 100,101 102 103... vrgula decimal O valor de um nmero decimal a soma dos dgitos aps cada um ser multiplicado pelo seu peso, conforme ilustra os Exemplos 21 e 22.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

65

EXEMPLO 21 Expresse o nmero decimal 47 como uma soma dos valores de cada dgito.
Soluo

O dgito 4 tem um peso de 10, que 101, conforme indicado pela sua posio. O dgito 7 tem um peso de 1, que 100, conforme indicado pela sua posio. 47 = (4 * 101) + (7 * 100) = (4 * 10) + (7 * 1) = 40 7

Problema relacionado*

Determine o valor de cada dgito em 939.


* As respostas esto no final do captulo.

EXEMPLO 22 Expresse o nmero decimal 568,23 como uma soma dos valores de cada dgito.
Soluo

O dgito 5, na parte inteira do nmero, tem um peso de 100, que 102, o dgito 6 tem um peso de 10, que 101, o dgito 8 tem um peso de 1, que 100, o dgito fracionrio 2 tem um peso de 0,1, que 101, e o dgito fracionrio 3 tem um peso de 0,01, que 102. 568,23 = (5 * 102) + (6 * 101) + (8 * 100) + (2 * 10-1) + (3 * 10-2) = (5 * 100) + (6 * 10) + (8 * 1) + (2 * 0,1) + (3 * 0,01) = 500 60 8 0,2 0,03

Problema relacionado

Determine o valor de cada dgito em 67,924.

TUTORIAL: CALCULADORA

Potncia de Dez
Exemplo Determine o valor de 10 .
3 x

10 TI-86 Passo 1 Passo 2 Passo 3 TI-36X Passo 1 Passo 2


3

ENTER
yx

10 ^ 30 1000

1 3

0 =

1000

SEO 21 REVISO As respostas esto no final do captulo.

1. Qual o peso que o dgito 7 tem em cada um dos seguintes nmeros? (a) 1370 (b) 6725 (c) 7051 (d) 58,72 2. Expresse cada um dos seguintes nmeros decimais como uma soma dos produtos obtidos pela multiplicao de cada dgito pelo peso apropriado: (a) 51 (b) 137 (c) 1492 (d) 106,58

66

S I S T E M A S D I G I TA I S

2-2

NMEROS BINRIOS
O sistema de numerao binrio uma outra forma de representar quantidades. Ele menos complicado que o sistema decimal porque usa apenas dois dgitos. O sistema decimal com os seus dez dgitos um sistema de base dez; o sistema binrio com seus dois dgitos um sistema de base dois. Os dois dgitos binrios (bits) so 1 e 0. A posio de um 1 ou um 0 em um nmero binrio indica o seu peso, ou valor dentro do nmero, assim como a posio de um dgito decimal determina o valor daquele dgito. Os pesos em um nmero binrio so baseados em potncia de dois. Ao final do estudo desta seo voc dever ser capaz de:
Contar em binrio Determinar o maior nmero decimal que pode ser representado por um determinado nmero de bits Converter um nmero binrio em um nmero decimal

Contagem em Binrio
O sistema de numerao binrio faz uso de dois dgitos (bits). Para aprender a contar no sistema binrio, primeiro analise como contamos no sistema decimal. Comeamos pelo zero e contamos de forma crescente at nove antes de acabar os dgitos. Ento comeamos com o dgito de outra posio ( esquerda) e continuamos a contagem de 10 at 99. Neste momento, esgotamos todas as combinaes de dois dgitos, sendo necessrio um terceiro dgito para contar de 100 a 999. Uma situao semelhante ocorre quando contamos em binrio, exceto que temos apenas dois dgitos, denominados bits. Comeando a contagem: 0, 1. Nesse momento, usamos os dois dgitos, assim inclumos uma nova posio de dgito e continuamos: 10, 11. Esgotamos todas as combinaes de dois dgitos, de forma que necessrio uma terceira posio. Com posies para trs dgitos podemos continuar a contagem: 100, 101, 110 e 111. Agora precisamos de uma quarta posio de dgito para continuar, e assim por diante. A Tabela 21 mostra uma contagem binria de zero a quinze. Observe o padro de alternncia de 1s e 0s em cada coluna.

O sistema de numerao binrio tem base 2.

TA B E L A 2 1

NMERO DECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

NMERO BINRIO 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

67

Como vemos na Tabela 21, so necessrios 4 bits para contar de zero a 15. Em geral, com n bits podemos contar at um nmero igual a 2n 1. Maior nmero decimal = 2n 1 Por exemplo, com cinco bits (n = 5) podemos contar de zero a trinta e um. 25 1 = 32 1 = 31 Com seis bits (n = 6) podemos contar de zero a sessenta e trs. 26 1 = 64 1 = 63 Uma tabela de potncias de dois dada no Apndice A.

O valor de um bit determinado pela sua posio no nmero.

TUTORIAL: CALCULADORA

Potncia de Dois
Exemplo Determine o valor de 2 .
5

TI-86

Passo 1 Passo 2
5

^ ENTER
yx =

2^5 32

TI-36X

Passo 1 Passo 2

2 5

32

Uma Aplicao
Ao aprender a contar em binrio, entenderemos basicamente como os circuitos digitais podem ser usados para contar eventos. Isso pode ser qualquer coisa, desde a contagem de itens em uma linha de montagem at a contagem de operaes em um computador. Vamos considerar um exemplo simples da contagem de bola de tnis colocadas em uma caixa a partir de uma correia transportadora. Considere que so colocadas nove bolas em cada caixa. O contador ilustrado na Figura 21 conta os pulsos de um sensor que detecta a passagem de uma bola e gera uma seqncia de nveis lgicos (formas de onda digitais) em cada uma das suas quatro sadas paralelas. Cada conjunto de nveis lgicos representa um nmero binrio de 4 bits (nvel ALTO = 1 e nvel BAIXO = 0), conforme indicado. medida que o decodificador recebe essas formas de onda, ele decodifica cada conjunto de quatro bits e converte no nmero decimal correspondente e mostra num display de 7 segmentos. Quando o contador chega no estado binrio 1001, porque ele contou 9 bolas de tnis, o display mostra o decimal 9 e uma nova caixa posicionada sob o transportador. Ento o contador retorna ao estado zero (0000) e o processo comea novamente. (O nmero 9 foi usado apenas com o intuito de se ter a simplicidade de um nico dgito.)

Contador de bolas 1 1 bola 2 bola 9 bola 0 0 0 0 1 0 0 0

2 3 0 1 0 0 1 1 0 0

4 0 0 1 0

5 1 0 1 0

6 0 1 1 0

7 1 1 1 0

8 0 0 0 1

9 1 0 0 1

Contador

Decodificador

FIGURA 21

Ilustrao de uma simples aplicao de contagem binria.

68

S I S T E M A S D I G I TA I S

A Estrutura de Pesos dos Nmeros Binrios


O peso ou o valor de um bit aumenta da direita para a esquerda em um nmero binrio. Um nmero binrio um nmero em que os dgitos apresentam pesos. O bit mais direita o bit menos significativo (LSB least significante bit) em um nmero inteiro binrio e tem um peso de 20 = 1. Os pesos aumentam da direita para a esquerda em potncias de dois para cada bit. O bit mais esquerda o mais significativo (MSB most significant bit); seu peso depende do tamanho do nmero binrio. Nmeros fracionrios tambm podem ser representados em binrio colocando os bits direita da vrgula binria, assim como os dgitos decimais fracionrios so colocados direita da vrgula decimal. O bit mais esquerda o MSB em um nmero binrio fracionrio e tem um peso de 21 = 0,5. Os pesos da parte fracionria diminuem da esquerda para a direita por uma potncia negativa de dois para cada bit. A estrutura de pesos de um nmero binrio a seguinte: 2n1... 23 22 21 20, 21 22... 2n vrgula binria onde n o nmero de bits a partir da vrgula binria. Portanto, todos os bits esquerda da vrgula binria tm pesos que so potncias positivas de dois, conforme discutido anteriormente para nmeros inteiros. Todos os bits direita da vrgula binria tm pesos que so potncias negativas de dois, ou pesos fracionrios. As potncias de dois e os seus pesos decimais equivalentes para um nmero inteiro binrio de 8 bits e um nmero fracionrio binrio de 6 bits so mostradas na Tabela 22. Observe que o peso dobra para cada potncia de dois positiva e que o peso reduzido metade a cada potncia de dois negativa. Podemos estender facilmente a tabela dobrando o peso da potncia de dois positiva mais significativa e reduzindo pela metade o peso da potncia de dois negativa menos significativa, por exemplo, 29 = 512 e 27 = 0,00787125.
TA B E L A 2 1

NOTA: COMPUTAO

Os computadores usam nmeros binrios para selecionar posies memria. Cada posio de memria est associada a um nico nmero denominado endereo. Alguns microprocessadores Pentium, por exemplo, tm 32 linhas de endereo, as quais possibilitam selecionar (enderear) 232 (4.294.967.296) posies nicas de memria.

Pesos binrios
POTNCIAS DE DOIS POSITIVAS NMEROS INTEIROS 27 26 25 24 23 22 128 64 32 16 8 4 POTNCIAS DE DOIS NEGATIVAS NMEROS FRACIONRIOS 2 2 2 3 2 4 2 5 1/4 0,25 1/8 0,125 1/16 0,0625 1/32 0,03125

28 256

21 2

20 1

2 1 1/2 0,5

2 6 1/64 0,015625

A soma dos pesos de todos os 1s de um nmero binrio resulta no valor decimal. EXEMPLO 23

Converso de Binrio para Decimal


O valor decimal de um nmero binrio pode ser determinado somando-se os pesos de todos os bits que so 1 e descartando todos os pesos dos bits que so 0.

Converta o nmero binrio inteiro 1101101 para decimal.


Soluo

Determine o peso de cada bit que for 1 e em seguida calcule o somatrio desses pesos para obter o nmero decimal. Peso: 26 25 24 23 22 21 20 Nmero binrio: 1 1 0 1 1 0 1 1101101 = 26 + 25 + 23 + 22 + 20 = 64 + 32 + 8 + 4 + 1 = 109

Problema relacionado

Converta o nmero binrio 10010001 para decimal.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

69

EXEMPLO 24 Converta o nmero binrio fracionrio 0,1011 para decimal.


Soluo

Determine o peso de cada bit que vale 1 e ento some os pesos para obter o nmero decimal fracionrio. Peso: 21 22 23 24 Nmero binrio: 0, 1 0 1 1 0,1011 = 21 + 23 + 24 = 0,5 + 0,125 + 0,0625 = 0,6875

Problema relacionado

Converta o nmero binrio 10,111 para decimal.

SEO 22 REVISO

1. Qual o maior nmero decimal que pode ser representado em binrio por 8 bits? 2. Determine o peso do bit 1 no nmero binrio 10000. 3. Converta o nmero binrio 10111101,011 para decimal.

2-3

CONVERSO DE DECIMAL PARA BINRIO

Na Seo 22, aprendemos como converter um nmero binrio para o seu equivalente decimal. Agora vamos estudar duas formas de converter um nmero decimal em binrio. Ao final do estudo desta seo voc dever ser capaz de: Converter um nmero decimal para binrio usando o mtodo da soma dos pesos Converter um nmero inteiro decimal para binrio usando o mtodo da diviso sucessiva por dois Converter um nmero fracionrio decimal para binrio usando o mtodo da multiplicao sucessiva por dois

Mtodo da Soma dos Pesos


Uma forma de determinar o nmero binrio que equivalente a um dado nmero decimal determinar o conjunto dos pesos binrios cuja soma igual ao nmero decimal. Um jeito fcil de lembrar dos pesos binrios saber que o menor dos pesos 1, que corresponde a 20, e que dobrando esse peso obtemos o prximo peso de maior ordem; assim, uma lista de sete pesos em binrio consta os pesos 64, 32, 16, 8, 4, 2, 1 conforme aprendido na seo anterior. O nmero decimal 9, por exemplo, pode ser expresso como a soma dos pesos binrios mostrados a seguir: 9=8+1 ou 9 = 2 3 + 20 Para obter um nmero binrio a partir de um nmero decimal dado, determine os pesos que somados resultam no nmero decimal.

Colocando 1s nas posies apropriadas, 23 e 20, e 0s na posies 22 e 21, determina-se o nmero binrio para o decimal 9. 2 1
3

22 0

21 0

20 1

Nmero binrio para o decimal 9

70

S I S T E M A S D I G I TA I S

EXEMPLO 25 Converta os seguintes nmeros decimais para binrio: (a) 12


Soluo

(b) 25

(c) 58

(d) 82

(a) 12 8 4 23 22 1100 (b) 25 16 8 1 24 23 20 11001 (c) 58 32 16 8 2 25 24 23 21 111010 (d) 82 64 16 2 26 24 21 1010010

Problema relacionado

Converta o nmero decimal 125 para binrio.

Mtodo da Diviso Sucessiva por 2


Para obter o nmero binrio que corresponde a um dado nmero decimal, divida o nmero decimal por 2 at que o quociente seja 0. Os restos formam o nmero binrio. Um mtodo sistemtico de converso de nmeros decimais inteiros para o formato binrio o processo de divises sucessivas por 2. Por exemplo, para converter o nmero decimal 12 para binrio, comece dividindo 12 por 2. Em seguida divida cada quociente resultante por 2 at que a parte inteira do quociente seja 0. Os restos gerados em cada diviso formam o nmero binrio. O primeiro resto gerado o LSB (bit menos significativo) no nmero binrio e o ltimo resto gerado o MSB (bit mais significativo). Esse procedimento mostrado nos passos a seguir para converter o nmero decimal 12 em binrio. Resto 12 = 6 2 6 = 3 2 3 = 1 2 1 = 0 2 Pare quando a parte inteira do quociente for 0. 0

1 1 MSB 1 0 0 LSB

EXEMPLO 26 Converta os seguintes nmeros decimais em binrio: (a) 19 (b) 45

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

71

Soluo

(a) 19 = 9 2 9 = 4 2 4 = 2 2 2 = 1 2 1 = 0 2

Resto 1

(b) 45 = 22 2 22 = 11 2 11 = 5 2 5 = 2 2 2 = 1 2 1 0 0 1 1 1 = 0 2

Resto 1

MSB

LSB

1 1 0 1 1 0 1 MSB LSB

Problema relacionado

Converta o nmero decimal 39 em binrio.

TUTORIAL: CALCULADORA

Converso de um nmero decimal em nmero binrio


Exemplo Converta o decimal 57 em binrio.

BASE TI-86 Passo 1 Passo 2 Passo 3 Passo 4


5 F1

57
F3

Bin

2
7

111001b

A-F Bin
ENTER

TYPE Hex

CONV BOOL Oct Dec

BIT

BASE TI-36X Passo 1 Passo 2 Passo 3


3rd
5 7

EE

BIN
3rd X

111001

Converso de Decimal Fracionrio em Binrio


Os Exemplos 25 e 26 demonstraram converses de nmeros inteiros. Agora vamos analisar converses entre nmeros fracionrios. Uma forma fcil de lembrar dos pesos da parte fracionria de um nmero binrio lembrar que o peso do bit mais significativo 0,5, que equivale a 21, e que dividindo qualquer peso por dois obtemos o prximo peso menos significativo; portanto, uma lista de quatro pesos binrios fracionrios seria 0,5; 0,25; 0,125; 0,0625.

72

S I S T E M A S D I G I TA I S

Soma dos Pesos O mtodo da soma dos pesos pode ser aplicado a nmeros decimais fracionrios, conforme mostra o exemplo a seguir: 0,625 = 0,5 + 0,125 = 21 + 23 = 0,101 Existe um 1 na posio 21, um 0 na posio 22 e um 1 na posio 23. Multiplicaes Sucessivas por 2 Como vimos, nmeros decimais inteiros podem ser convertidos para binrio por meio de divises sucessivas por 2. Decimais fracionrios podem ser convertidos para binrio por meio de multiplicaes sucessivas por 2. Por exemplo, para converter o fracionrio decimal 0,3125 para binrio, comece multiplicando 0,3125 por 2 e ento multiplicar por 2 cada parte fracionria resultante do produto at que o produto seja 0 ou at que o nmero desejado de casas decimais seja alcanado. Os dgitos de carry, ou carries, gerados pela multiplicao formam o nmero binrio. O primeiro carry gerado o MSB e o ltimo o LSB. Esse procedimento ilustrado a seguir:

SEO 23 REVISO

1. Converta cada nmero decimal a seguir em binrio usando o mtodo da soma dos pesos. (a) 23 (b) 57 (c) 45,5 2. Converta cada nmero decimal a seguir em binrio usando o mtodo das divises sucessivas por 2 (multiplicaes sucessivas por 2 no caso da parte fracionria): (a) 14 (b) 21 (c) 0,375

2-4

ARITMTICA BINRIA
A aritmtica binria essencial em todos os computadores digitais e em muitos outros tipos de sistemas digitais. Para entender os sistemas digitais, temos que saber os fundamentos das operaes de soma, subtrao, multiplicao e diviso em binrio. Esta seo apresenta uma introduo ao assunto, que ser estendido em sees posteriores. Ao final do estudo desta seo voc dever ser capaz de:

Somar nmeros em binrio Subtrair nmeros em binrio nrio Dividir nmeros em binrio

Multiplicar nmeros em bi-

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

73

Adio Binria
As quatro regras bsicas para a adio de dgitos binrios (bits) so: 0+0=0 0+1=1 1+0=1 1 + 1 = 10 Resultado: 0; carry: 0 Resultado: 1; carry: 0 Resultado: 1; carry: 0 Resultado: 0; carry: 1 Lembre-se de que, em binrio, 1+1=10, e no 2.

Observe que nas primeiras trs regras a soma resulta em um nico bit e na quarta regra a soma de dois 1s resulta no nmero binrio dois (10). Quando nmeros binrios so somados, o ltimo caso acima gera um resultado 0 em uma dada coluna e um carry de 1 para a prxima coluna esquerda, conforme ilustrado na adio a seguir (11 + 1): Carry 1 0 +0 1 Carry 1 1 0 0 1 1 0

Na coluna da direita, 1 + 1 = 0 com um carry de 1 para a prxima coluna esquerda. Na coluna do meio, 1 + 1 + 0 = 0 com um carry de 1 para a prxima coluna esquerda. Na ltima coluna, 1 + 0 + 0 = 1. Quando existe um carry de 1, temos uma situao na qual trs bits esto sendo somados (um bit de cada um dos dois nmeros e um bit de carry). Essa situao ilustrada a seguir: bits de carry 1 + 0 + 0 = 01 1 + 1 + 0 = 10 1 + 0 + 1 = 10 1 + 1 + 1 = 11 Resultado: 1; carry: 0 Resultado: 0; carry: 1 Resultado: 0; carry: 1 Resultado: 1; carry: 1

EXEMPLO 27 Efetue as seguintes adies de nmeros binrios: (a) 11 + 11


Soluo

(b) 100 + 10

(c) 111 + 11

(d) 110 + 100

A soma decimal equivalente tambm mostrada para referncia. (a) 11 11 110 3 3 6 (b) 100 10 110 4 2 6 (c) 111 11 1010 7 3 10 (d) 110 100 1010 6 4 10

Problema relacionado

Some 1111 com 1100.

Subtrao Binria
As quatro regras bsicas para a subtrao de bits so: 00=0 11=0 10=1 10 1 = 1 sendo o emprstimo igual a 1 Lembre-se de que, em binrio, 10 1 = 1, e no 9.

74

S I S T E M A S D I G I TA I S

Quando subtramos nmeros, s vezes temos que fazer um emprstimo (borrow) da prxima coluna esquerda. Em binrio um borrow necessrio apenas quando tentamos subtrair 1 de 0. Nesse caso, quando um 1 obtido como emprstimo da prxima coluna esquerda, um 10 criado na coluna que est ocorrendo a subtrao e a ltima das quatro regras bsicas apresentadas acima tem que ser aplicada. Os Exemplos 28 e 29 ilustram a subtrao binria: as subtraes decimais equivalentes tambm so mostradas.

EXEMPLO 28 Efetue as seguintes subtraes binrias: (a) 11 + 01


Soluo

(b) 11 10 3 1 2 (b) 11 10 01 3 2 1

(a)

11 01 10

Nenhum emprstimo foi solicitado neste exemplo. O nmero binrio 01 o mesmo que 1.
Problema relacionado

Efetue a subtrao: 100 111.

EXEMPLO 29 Efetue a subtrao de 011 a partir de 101.


Soluo

101 011 010

5 3 2

Vamos analisar exatamente o que foi feito para subtrair os dois nmeros binrios visto que um emprstimo foi solicitado. Comece pela coluna direita. Coluna da esquerda: Quando um 1 emprestado, um 0 deixado, assim 0 0 = 0. 0 1101 0 11 0 10
Problema relacionado

Coluna do meio: Pega emprestado 1 da prxima coluna, sendo que essa coluna passa a ser 10, ento 10 1 = 1. Coluna da direita 11=0

Efetue a subtrao: 101 110.

Multiplicao Binria
A multiplicao binria de dois bits realizada da mesma forma que na multiplicao dos dgitos decimais 0 e 1. As quatro regras bsicas para a multiplicao de bits so: 00=0 01=0 10=0 11=1

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

75

A multiplicao realizada com nmeros binrios da mesma maneira que com nmeros decimais. Ela envolve a formao de produtos parciais, deslocamento de cada produto parcial sucessivo uma posio esquerda, para ento somar todos os produtos parciais. O Exemplo 210 ilustra o procedimento; as multiplicaes decimais equivalentes so mostradas para referncia.

EXEMPLO 210 Realize as seguintes multiplicaes binrias: (a) 11 11


Soluo

(b) 101 111 3 3 9 (b) 111 101 Produtos 111 parciais 000 111 100011 7 5 35

(a)

11 11 Produtos 11 parciais 11 1001

Problema relacionado

Efetue a multiplicao: 1011 1010.

Diviso Binria
A diviso binria segue os mesmos procedimentos que a diviso decimal, como ilustra o Exemplo 211. As divises decimais equivalentes tambm so mostradas.

Uma calculadora pode ser usada para realizar operaes aritmticas com nmeros binrios enquanto a capacidade da calculadora no for excedida.

EXEMPLO 24 Realize as seguintes divises binrias: (a) 110 11


Soluo

(b) 110 10 2 36 6 0 11 (b) 10 110 10 10 10 00 3 26 6 0

10 (a) 11 110 11 000

Problema relacionado

Efetue a diviso: 1100 100.

SEO 2-4 REVISO

1. Realize as seguintes adies binrias: (a) 1101 + 1010 (a) 1101 0100 (a) 110 111 (b) 10111 + 01101 (b) 1001 0111 (b) 1100 011 2. Realize as seguintes subtraes binrias: 3. Realize as operaes binrias indicadas:

76

S I S T E M A S D I G I TA I S

2-5

COMPLEMENTOS DE 1 E DE 2 DE NMEROS BINRIOS


O complemento de 1 e o complemento de 2 de um nmero binrio so importantes porque eles permitem a representao de nmeros negativos. O mtodo da aritmtica do complemento de 2 geralmente usado em computadores na operao com nmeros negativos. Ao final do estudo desta seo voc dever ser capaz de:

Converter um nmero binrio no seu complemento de 1 seu complemento de 2 usando os dois mtodos

Converter um nmero binrio no

Determinao do Complemento de 1
Troque cada bit no nmero pelo seu complemento de 1. O complemento de 1 de um nmero binrio determinado trocando-se todos os 1s por 0s e todos os 0s por 1s, conforme ilustrado a seguir: 1 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 Nmero binrio Complemento de 1

A forma mais simples de obter o complemento de 1 de um nmero binrio com um circuito digital usar inversores em paralelo (circuitos NOT), conforme mostra a Figura 22 para um nmero binrio de 8 bits.
1 0 1 0 1 0 1 0

FIGURA 22

Exemplo do uso de inversores para obter o complemento de 1 de um nmero binrio.

Determinao do Complemento de 2
Some 1 ao complemento de 1 para obter o complemento de 2. O complemento de 2 de um nmero binrio determinado somando 1 ao LSB do complemento de 1. complemento de 2 = (complemento de 1) + 1

EXEMPLO 212 Determine o complemento de 2 de 10110010.


Soluo n

10110010 01001101 1 01001110

Nmero binrio Complemento de 1 Soma-se 1 Complemento de 2

Problema relacionado

Determine o complemento de 2 de 11001011.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

77

Um mtodo alternativo para determinar o complemento de 2 de um nmero binrio : 1. Comece direita com o LSB e escreva os bits como eles aparecem at o primeiro 1 (inclusive). 2. Tome o complemento de 1 dos bits restantes.

Troque todos os bits esquerda do bit 1 menos significativo para obter o complemento de 2.

EXEMPLO 213 Determine o complemento de 2 de 10111000 usando o mtodo alternativo.


Soluo

Complemento de 1 dos bits originais


Problema relacionado

10111000 01001000

Nmero binrio Complemento de 2 Estes bits permanecem os mesmos

Determine o complemento de 2 de 11000000.

O complemento de 2 de um nmero binrio negativo pode ser obtido usando inversores e um somador, conforme indicado na Figura 23. Essa figura ilustra como um nmero de 8 bits pode ser convertido no seu complemento de 2 invertendo primeiro cada bit (tomando o complemento de 1) e em seguida somando 1 ao complemento de 1 com um circuito somador.
Nmero negativo 1 0 1 0 1 0 1 0

1 Complemento de 1 0 1 0 1 0 Entrada de Bits Somador Sada de bits (resultado) Complemento de 2 0 1 0 1 0 1 1 0 1 0 1 Carry in

(soma 1) FIGURA 23

Exemplo da obteno do complemento de 2 de nmero binrio negativo.

Para converter a partir do complemento de 1 ou de 2 de volta para a forma binria verdadeira (no complementada), usamos os mesmos dois procedimentos descritos anteriormente. Para passar do complemento de 1 de volta para o binrio verdadeiro, inverta todos os bits. Para passar do complemento de 2 de volta para a forma binria verdadeira, tome o complemento de 1 do nmero na forma do complemento de 2 e some 1 ao bit menos significativo.

SEO 25 REVISO

1. Determine o complemento de 1 e cada nmero binrio a seguir: (a) 00011010 (a) 00010110 (b) 11110111 (b) 11111100 (c) 10001101 (c) 10010001 2. Determine o complemento de 2 de cada nmero binrio a seguir:

78

S I S T E M A S D I G I TA I S

2-6

NMEROS SINALIZADOS
Os sistemas digitais, como o computador, tm que ser capazes de operar com nmeros positivos e negativos. Um nmero binrio sinalizado constitudo de duas informaes: sinal e magnitude. O sinal indica se um nmero positivo ou negativo e a magnitude o valor do nmero. Existem trs formas por meio das quais os nmeros inteiros podem ser representados em binrio: sinal-magnitude, complemento de 1 e complemento de 2. Dentre esses, a forma do complemento de 2 a mais importante e a forma sinal-magnitude a menos usada. Os nmeros fracionrios (no-inteiros) e muito grandes ou muito pequenos podem ser expressos na forma de ponto flutuante. Ao final do estudo desta seo voc dever ser capaz de:
Expressar nmeros positivos e negativos na forma sinal-magnitude Expressar nmeros positivos e negativos na forma do complemento de 1 Expressar nmeros positivos e negativos na forma do complemento de 2 Determinar o valor decimal de nmeros binrios sinalizados Expressar um nmero binrio na forma de ponto flutuante

O Bit de Sinal
O bit mais esquerda em um nmero binrio sinalizado o bit de sinal, o qual nos diz se o nmero positivo ou negativo. Um bit de sinal 0 indica um nmero positivo e um bit de sinal 1 indica um nmero negativo.

Forma Sinal-Magnitude
Quando um nmero binrio sinalizado representado na forma sinal-magnitude, o bit mais esquerda o bit de sinal e os bits restantes so os bits de magnitude. Os bits de magnitude esto na forma de binrio verdadeiro (no-complementado) tanto para nmeros positivos quanto para negativos. Por exemplo, o nmero decimal +25 expresso como um nmero binrio sinalizado de 8 bits usando a forma sinal-magnitude como a seguir: Bit de sinal O nmero decimal 25 expresso como 10011001 Observe que a diferena entre +25 e 25 apenas o bit de sinal porque os bits de magnitude esto na forma de binrio verdadeiro tanto para nmeros positivos quanto negativos. Na forma sinal-magnitude, um nmero negativo tem os mesmos bits de magnitude como o nmero positivo correspondente mas o bit de sinal 1 em vez de zero.

00011001

Bits de magnitude

NOTA: COMPUTAO

Os computadores usam a representao em complemento de 2 para os nmeros inteiros negativos em todas as operaes aritmticas. A razo para isso que a subtrao de um nmero o mesmo que a adio com o complemento de 2 do nmero. Os computadores geram o complemento de 2 invertendo os bits e somando 1, usando instrues especiais que geram o mesmo resultado que o somador visto na Figura 23.

Forma do Complemento de 1
Nmeros positivos na forma do complemento de 1 so representados da mesma forma que nmeros positivos expressos como sinal-magnitude. Entretanto, os nmeros negativos esto na forma do complemento de 1 do nmero positivo correspondente. Por exemplo, usando oito bits, o nmero decimal 25 expresso como o complemento de 1 de +25 (00011001) como a seguir: 11100110 Na forma do complemento de 1, um nmero negativo o complemento de 1 do nmero positivo correspondente.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

79

Forma do Complemento de 2
Os nmeros positivos na forma do complemento de 2 so expressos da mesma forma que as representaes sinal-magnitude e complemento de 1. Os nmeros negativos so expressos em complemento de 2 dos nmeros positivos correspondentes. Exemplificando novamente, usando 8 bits, vamos tomar o nmero decimal 25 e express-lo como complemento de 2 de +25 (00011001). 11100111 Na forma do complemento de 2, um nmero negativo o complemento de 2 do correspondente nmero positivo.

EXEMPLO 214 Expresse o nmero decimal 39 como um nmero de 8 bits nas formas sinal-magnitude, complemento de 1 e complemento de 2.
Soluo

Primeiro escreva o nmero de 8 bits para +39. 00100111 Na forma sinal-magnitude, 39 gerado alterando o bit de sinal para 1 e deixando os bits de magnitude como estavam. O nmero 10100111 Na forma do complemento de 1, 39 gerado tomando o complemento de 1 de +39 (00100111). 11011000 Na forma do complemento de 2, 39 gerado tomando o complemento de 2 de +39 (00100111) como a seguir: 11011000 + 1 11011001 Complemento de 1 Complemento de 2

Problema relacionado

Expresse +19 e 19 nas formas sinal-magnitude, complemento de 1 e complemento de 2.

O Valor Decimal de Nmeros Sinalizados


Sinal-magnitude Os valores decimais de nmeros positivos e negativos na forma sinal-magnitude so determinados somando os pesos de todos os bits de magnitude que so 1s e ignorando aqueles que so zeros. O sinal determinado pela anlise do bit de sinal.

EXEMPLO 215 Determine o valor decimal do nmero binrio que vem a seguir expresso na forma sinalmagnitude: 10010101.
Soluo

Os sete bits de magnitude e os pesos em potncias de dois so: 26 0 25 0 24 1 23 0 22 1 21 0 20 1

80

S I S T E M A S D I G I TA I S

Somando os pesos dos bits que so 1s temos: 16 + 4 + 1 = 21 O bit de sinal 1; portanto, o nmero decimal 21.
Problema relacionado

Determine o valor decimal do nmero 01110111 dado na forma sinal-magnitude.

Complemento de 1 Valores decimais de nmeros positivos na forma do complemento de 1 so determinados somando os pesos de todos os bits 1s e ignorando os pesos relativos aos zeros. Os valores decimais de nmeros negativos so determinados atribuindo um valor negativo ao peso do bit de sinal, somando os pesos relativos aos bits 1s e somando 1 ao resultado.

EXEMPLO 216 Determine os valores decimais dos nmeros binrios sinalizados expressos em complemento de 1: (a) 00010111
Soluo

(b) 11101000

(a) Os bits e os respectivos pesos em potncias de dois so: 27 0 26 0 25 0 24 1 23 0 22 1 21 1 20 1

Somando os pesos correspondentes aos bits 1, temos: 16 + 4 + 2 + 1 = +23 (b) Os bits e os respectivos pesos em potncias de dois para o nmero negativo so mostrados a seguir. Observe que o bit de sinal negativo tem um peso de 27 ou 128. 27 1 26 1 25 1 24 0 23 1 22 0 21 0 20 0

Somando os pesos em que os bits so 1s, temos: 128 + 64 + 32 + 8 = 24 Somando 1 ao resultado, o nmero decimal final 24 + 1 = 23
Problema relacionado

Determine o valor decimal do nmero 11101011 expresso na forma do complemento de 1.

Complemento de 2 Valores decimais de nmeros positivos e negativos na forma do complemento de 2 so determinados somando os pesos das posies de todos os bits 1s e ignorando as posies em que os bits so zeros. O peso do bit de sinal em nmeros negativos dado com um valor negativo.

EXEMPLO 217 Determine os valores decimais dos nmeros binrios sinalizados a seguir expressos na forma do complemento de 2: (a) 01010110 (b) 10101010

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

81

Soluo

(a) Os bits e seus respectivos pesos em potncias de dois para nmeros positivos so: 27 0 2 1
6

2 0

2 1

2 0

2 1

2 1

2 0

Somando-se os pesos relativos aos bits 1s, temos: 64 + 16 + 4 + 2 = +86 (b) Os bits e seus respectivos pesos em potncias de dois para nmeros positivos so os seguintes. Observe que o bit de sinal negativo tem um peso de 27 ou 128. 27 1 26 0 25 1 24 0 23 1 22 0 21 1 20 0

Somando-se os pesos relativos aos bits 1s, temos: 128 + 32 + 8 + 2 = 86


Problema relacionado

Determine o valor decimal do nmero 11010111 expresso na forma do complemento de 2.

A partir desses exemplos, podemos ver por que a forma do complemento de 2 a preferida para representar nmeros inteiros sinalizados: para converter para decimal, necessrio simplesmente somar os pesos independente se o nmero positivo ou negativo. O sistema do complemento de 1 requer somar 1 ao resultado da soma dos pesos para nmeros negativos, porm no para nmeros positivos. Alm disso, a forma do complemento de 1 no muito usada porque existem duas representaes possveis para o zero (00000000 ou 11111111).

Faixa de Nmeros Inteiros que Pode ser Representada


Temos usado nmeros de 8 bits para ilustrao porque os grupos de 8 bits so comuns na maioria dos computadores, conhecidos como byte. Com um byte ou oito bits, podemos representar 256 nmeros diferentes. Com dois bytes ou dezesseis bits, podemos representar 65.536 nmeros diferentes. Com quatro bytes ou 32 bits, podemos representar 4,295 109 nmeros diferentes. A frmula para encontrar o nmero de combinaes diferentes de n bits Total de combinaes = 2n Para nmeros sinalizados na forma do complemento de 2, a faixa de valores para nmeros de n bits Faixa = (2n 1) a +(2n 1 1) onde existe em cada caso um bit de sinal e n 1 bits de magnitude. Por exemplo, com quatro bits podemos representar nmeros em complemento de 2 desde (23) = 8 at 23 1 = +7. De forma similar, com oito bits podemos representar desde 128 at +127, e com dezesseis bits podemos representar desde 32.768 at +32.767, e assim por diante. A faixa da magnitude de um nmero binrio depende do nmero de bits(n).

Nmeros em Ponto Flutuante


Para representar nmeros inteiros muito grandes, so necessrios muitos bits. Existe tambm um problema quando nmeros que tm parte inteira e fracionria, como 23,5618, precisam ser representados. O sistema de numerao de ponto flutuante*, baseado em notao cientfica, capaz de representar nmeros muito grandes e muito pequenos sem o aumento do nmero de bits e tambm representa nmeros que tm parte inteira e fracionria.
* N. de T.: A denominao ponto flutuante mantida por ser de uso comum. O ponto em ingls equivale vrgula em portugus. Ento, o que vai se mover (flutuar) na representao numrica a vrgula decimal.

82

S I S T E M A S D I G I TA I S

Um nmero em ponto flutuante (tambm conhecido como nmero real) consiste em duas partes mais um sinal. A mantissa a parte do nmero em ponto flutuante que representa a magnitude do nmero. O expoente a parte do nmero em ponto flutuante que representa o nmero de casas decimais que a vrgula decimal (ou vrgula binria) movida. Um exemplo com nmero decimal ser til para a compreenso dos conceitos bsicos de nmeros em ponto flutuante. Vamos considerar um nmero decimal que, na forma de inteiro, 241.506.800. A mantissa dele 0,2415068 e o expoente 9. Quando um inteiro expresso como nmero em ponto flutuante, ele normalizado movendo-se a vrgula decimal para a esquerda de todos os dgitos de forma que a mantissa seja um nmero fracionrio e o expoente seja uma potncia de dez. O nmero em ponto flutuante escrito como a seguir: 0,2415068 109 Para nmeros binrios em ponto flutuante, o formato definido pelo padro 754-1985 da ANSI/IEEE de trs formas: preciso simples, preciso dupla e preciso estendida. Todos tm o mesmo formato exceto pelo nmero de bits. Nmeros em ponto flutuante de preciso simples tm 32 bits, nmeros de preciso dupla tm 64 bits e nmeros de preciso estendida tm 80 bits. Restringiremos nossa discusso ao formato de ponto flutuante de preciso simples. Nmeros Binrios de Ponto Flutuante de Preciso Simples No formato padro para um nmero binrio de preciso simples, o bit de sinal (S) o bit mais esquerda, o expoente (E) corresponde aos prximos 8 bits e a mantissa ou parte fracionria (F) inclui os 23 bits restantes, como mostrado a seguir. 32 bits S 1 bit Expoente (E) 8 bits Mantissa (fracionria, F) 23 bits

NOTA: COMPUTAO

Alm da unidade central de processamento (CPU central processing unit), os computadores usam co-processadores para realizar operaes matemticas complexas usando nmeros em ponto flutuante. A finalidade aumentar a performance liberando a CPU para outras tarefas. O co-processador matemtico tambm conhecido como unidade de ponto flutuante (FPU floatingpoint unit).

Na mantissa ou parte fracionria, entende-se que a vrgula binria est esquerda dos 23 bits. Efetivamente, existem 24 bits na mantissa porque em qualquer nmero binrio o bit mais esquerda (o mais significativo) sempre um 1. Portanto, esse 1 est l, embora no ocupe uma posio real de um bit. Os oito bits do expoente representam um expoente polarizado, o qual obtido acrescentando 127 ao expoente real. A finalidade da polarizao permitir nmeros muito grandes ou muito pequenos sem a necessidade de um bit de sinal separado para os expoentes. O expoente polarizado permite uma faixa de valores de expoente de 126 at +128. Para ilustrar como um nmero binrio expresso no formato de ponto flutuante, vamos usar o nmero 1011010010001 como exemplo. Primeiro, ele tem que ser expresso como 1 mais um nmero binrio fracionrio movendo a vrgula binria 12 posies para a esquerda e ento multiplicar pela potncia de dois apropriada. 1011010010001 = 1,011010010001 212 Admitindo que esse nmero seja positivo, o bit de sinal (S) 0. O expoente, 12, expresso como um expoente polarizado somando-se 127 (12 + 127 = 139). O expoente polarizado (E) expresso como o nmero binrio 10001011. A mantissa a parte fracionria (F) do nmero binrio 0,011010010001. Como existe um 1 esquerda da vrgula binria na expresso da potncia de dois, no includo na mantissa. O nmero completo representado em ponto flutuante : S 0 E 10001011 F 01101001000100000000000

Em seguida, vamos ver como avaliar um nmero binrio que j est no formato de ponto flutuante. A abordagem geral para determinar o valor de um nmero em ponto flutuante expressa pela frmula:
S E127 ) Nmero = (1) (1 + F)(2

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

83

Para ilustrar, vamos considerar o seguinte nmero binrio em ponto flutuante: S 1 E 10010001 F 10001110001000000000000

O bit de sinal 1. O expoente polarizado 10010001 = 145. Aplicando a frmula, obtemos: Nmero = (1)1(1,10001110001)(2145127) = (1)(1,10001110001)(218) = 1100011100010000000 Esse nmero binrio em ponto flutuante equivalente a 407.688 em decimal. Como o expoente pode ser qualquer nmero entre 126 e +128, pode-se expressar nmeros extremamente grandes e pequenos. Um nmero de ponto flutuante de 32 bits pode substituir um nmero binrio inteiro de 129 bits. Como o expoente determina a posio da vrgula binria, nmeros que contm partes inteira e fracionria podem ser representados. Existem duas excees para nmeros no formato de ponto flutuante: O nmero 0,0 representado por 0s em todas as posies e infinito representado 1s em todas as posies do expoente e por 0s em todas as posies da mantissa.

EXEMPLO 218 Converta o nmero decimal 3,248 104 para um nmero binrio no formato de ponto flutuante de preciso simples.
Soluo

Converta o nmero decimal em binrio. 3,248 104 = 32480 = 1111110111000002 = 1,11111011100000 214 O MSB no ocupa a posio de um bit porque ele sempre um 1. Portanto, a mantissa o nmero binrio fracionrio de 23 bits 11111011100000000000000 e o expoente polarizado 14 + 127 = 141 = 100011012 O nmero completo em ponto flutuante 0 10001101 11111011100000000000000

Problema relacionado

Determine o valor binrio do seguinte nmero em ponto flutuante: 0 10011000 10000100010100110000000

SEO 26 REVISO

1. Expresse o nmero decimal +9 como um nmero binrio de 8 bits no sistema sinal-magnitude. 2. Expresse o nmero decimal 33 como um nmero binrio de 8 bits no sistema de complemento de 1. 3. Expresse o nmero decimal 46 como um nmero binrio de 8 bits no sistema de complemento de 2. 4. Faa uma lista especificando as trs partes de um nmero sinalizado no formato de ponto flutuante.

84

S I S T E M A S D I G I TA I S

2-7

OPERAES ARITMTICAS COM NMEROS SINALIZADOS


Na seo anterior, aprendemos como os nmeros sinalizados so representados de trs formas diferentes. Nesta seo, estudaremos como os nmeros sinalizados so somados, subtrados, multiplicados e divididos. Devido forma do complemento de 2 para representao de nmeros sinalizados ser a mais usada em computadores e sistemas microprocessados, a abordagem nesta seo se limita a aritmtica do complemento de 2. Os processos abordados podem ser estendidos a outros formatos, se necessrio. Ao final do estudo desta seo voc dever ser capaz de: Somar nmeros binrios sinalizados Explicar como os computadores somam seqncias numricas Definir overflow Subtrair nmeros binrios sinalizados Multiplicar nmeros binrios sinalizados usando o mtodo da adio direta Multiplicar nmeros binrios sinalizados usando o mtodo dos produtos parciais Dividir nmeros binrios sinalizados

Adio
Os dois nmeros de uma adio so 1 parcela e 2 parcela. O resultado a soma. Existem quatro casos que podem ocorrer quando dois nmeros binrios sinalizados so somados. 1. Os dois nmeros so positivos 2. O nmero positivo com magnitude maior que o nmero negativo 3. O nmero negativo com magnitude maior que o nmero positivo 4. Os dois nmeros so negativos Vamos analisar um caso de cada vez usando nmeros sinalizados de 8 bits como exemplos. Os nmeros decimais equivalentes so mostrados para referncia. A adio de dois nmeros positivos resulta em um nmero positivo. Ambos os nmeros so positivos 00000111 + 00000100 00001011 7 +4 11

A soma positiva estando portanto em binrio verdadeiro (no complementado). A adio de um nmero positivo com um nmero negativo menor resulta em um nmero positivo. Nmero positivo com magnitude maior que a do nmero negativo: 00001111 + 11111010 1 00001001 15 + 6 9

Carry descartado

O bit de carry final descartado. A soma positiva e portanto um binrio verdadeiro (no complementado). A adio de um nmero positivo com um nmero negativo maior, ou a adio de dois nmeros negativos, resulta em um nmero negativo em complemento de 2. Nmero negativo com magnitude maior que a do nmero positivo: 00010000 + 11101000 11111000 16 + 24 8

A soma negativa e portanto na forma do complemento de 2. Ambos os nmeros so negativos: 11111011 + 11110111 1 11110010 5 + 9 14

Carry descartado

O bit de carry final descartado. A soma negativa e portanto na forma do complemento de 2.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

85

Em um computador, os nmeros negativos so armazenados na forma do complemento de 2. Assim, como podemos ver, o processo de adio muito simples: somar os dois nmeros e descartar o bit de carry final. Condio de Overflow Quando dois nmeros so somados e o nmero de bits necessrio para representar a soma excede o nmero de bits nos dois nmeros, resulta em um overflow (transbordamento de capacidade) conforme indicado por um bit de sinal incorreto. Um overflow pode ocorrer apenas quando os dois nmeros so positivos ou ambos negativos. O exemplo a seguir com nmeros de 8 bits ilustra essa condio. 01111101 00111010 10110111 Sinal incorreto Magnitude incorreta Nesse exemplo a soma de 183 requer oito bits de magnitude. Como existem sete bits de magnitude nos nmeros (um bit o sinal), existe um carry no lugar do bit de sinal que produz a indicao de overflow. Os Nmeros so Somado Dois de Cada Vez Agora vamos analisar a adio de uma seqncia de nmeros, somados dois de cada vez. Essa operao pode ser realizada somando-se os dois primeiros nmeros, somando em seguida o resultado ao terceiro nmero, somando outra vez o resultado ao quarto nmero e assim por diante. assim que os computadores somam uma seqncia de nmeros. A adio de nmeros tomados dois de cada vez ilustrada no Exemplo 219. 125 58 183

EXEMPLO 219 Some os seguintes nmeros sinalizados: 01000100, 00011011, 00001110 e 00010010.
Soluo

As adies decimais equivalentes so dadas como referncia. 68 + 27 95 + 14 109 + 18 127 01000100 + 00011011 01011111 + 00001110 01101101 + 00010010 01111111 Soma dos dois primeiros nmeros 1 subtotal Soma do 3 nmero 2 subtotal Soma do 4 nmero Resultado final

Problema relacionado

Some 00110011, 10111111 e 01100011. Esses nmeros so sinalizados.

Subtrao
A subtrao um caso especial da adio. Por exemplo, a subtrao de +6 (o subtraendo) de +9 (o minuendo) equivalente soma de 6 com +9. Basicamente, a operao de subtrao troca o sinal do subtraendo e o soma ao minuendo. O resultado da subtrao denominado de diferena. O sinal de um nmero binrio positivo ou negativo trocado tomando-se o complemento de 2 dele. Por exemplo, quando se toma o complemento de 2 do nmero positivo 00000100 (+4), obtemos 11111100, que 4, como mostra a anlise da soma dos pesos a seguir: 128 + 64 + 32 + 16 + 8 + 4 = 4 A subtrao uma soma com o sinal do subtraendo trocado.

86

S I S T E M A S D I G I TA I S

Em outro exemplo, quando tomamos o complemento de 2 do nmero negativo 11101101 (19), obtemos 00010011, que +19, conforme a anlise da soma dos pesos a seguir: 16 + 2 + 1 = 19 Como a subtrao simples, uma adio com o subtraendo de sinal trocado, o processo descrito da seguinte forma: Para subtrair dois nmeros sinalizados, tome o complemento de 2 do subtraendo e faa uma soma. Descarte qualquer bit de carry final. O Exemplo 2-20 ilustra o processo de subtrao. EXEMPLO 220 Realize cada uma das seguintes subtraes de nmeros sinalizados: (a) 00001000 00000011 (c) 11100111 00010011
Soluo

(b) 00001100 11110111 (d) 10001000 11100010

Assim como em outros exemplos, as subtraes decimais equivalentes so dadas para referncia. (a) Neste caso, 8 3 = 8 + (3) = 5. 00001000 + 11111101 1 00000101 Minuendo (+8) Complemento de 2 do subtraendo (3) Diferena (+5)

Carry descartado

(b) Neste caso, 12 (9) = 12 + 9 = 21 00001100 + 00001001 00010101 Minuendo (+12) Complemento de 2 do subtraendo (+9) Diferena (+21)

(c) Neste caso, 25 (+19) = 25 + (19) = 44 11100111 + 11101101 1 11010100 Minuendo (25) Complemento de 2 do subtraendo (19) Diferena (44)

Carry descartado

(d) Neste caso, 120 (30) = 120 + 30 = 90 10001000 + 00011110 10100110


Problema relacionado

Minuendo (120) Complemento de 2 do subtraendo (+30) Diferena (90)

Subtraia 01000111 de 01011000.

Multiplicao
Os termos de uma multiplicao so o multiplicando, o multiplicador e o produto. Eles so ilustrados na seguinte multiplicao decimal: A multiplicao equivalente adio de um nmero com ele mesmo um nmero de vezes igual ao multiplicador. 8 3 24 Multiplicando Multiplicador Produto

A operao de multiplicao na maioria dos computadores realizada usando adio. Como j vimos, a subtrao feita com um somador; agora, veremos como a multiplicao feita.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

87

Adio direta e produtos parciais so dois mtodos bsicos para realizarmos multiplicao usando adio. No mtodo da adio direta, somamos o multiplicando um nmero de vezes igual ao multiplicador. No exemplo decimal anterior (3 8), trs multiplicandos so somados: 8 + 8 + 8 = 24. A desvantagem dessa abordagem que ela se torna muito lenta se o multiplicador for um nmero grande. Por exemplo, para multiplicar 75 350, temos que somar 350 com ele mesmo 75 vezes. Alis, esse o motivo do termo vezes ser usado para significar multiplicao. Quando dois nmeros binrios so multiplicados, os dois nmeros tm que estar na forma verdadeira (no complementados). O mtodo da adio direta ilustrado no Exemplo 221 onde so somados dois nmeros binrios de cada vez.

EXEMPLO 221 Multiplique os seguintes nmeros binrios sinalizados: 01001101 (multiplicando) e 00000100 (multiplicador) usando o mtodo da adio direta.
Soluo

Como os dois nmeros so positivos, eles esto na forma verdadeira, sendo que o produto ser positivo. O valor decimal do multiplicador 4, de forma que o multiplicando deve ser somado com ele mesmo quatro vezes como mostrado a seguir: 01001101 + 01001101 10011010 + 01001101 11100111 + 01001101 100110100 1 vez 2 vez Resultado parcial 3 vez Resultado parcial 4 vez Produto

Como o bit de sinal do multiplicando 0, ele no tem efeito no resultado. Todos os bits do produto so bits de magnitude.
Problema relacionado

Multiplique 01100001 por 00000110 usando o mtodo da adio direta.

O mtodo do produto parcial talvez seja o mais comumente usado porque ele reflete a forma com que multiplicamos manualmente. O multiplicando multiplicado por cada dgito do multiplicador comeando pelo dgito menos significativo. O resultado da multiplicao do multiplicando por um dgito do multiplicador denominado de produto parcial. Cada produto parcial sucessivo movido (deslocado) uma posio para a esquerda e quando todos os produtos parciais so gerados, eles so somados para se obter o produto final. Eis um exemplo em decimal. 239 123 717 478 + 239 29.397 Multiplicando Multiplicador 1 produto parcial (3 239) 2 produto parcial (2 239) 3 produto parcial (1 239) Produto final

O sinal do produto de uma multiplicao depende dos sinais do multiplicando e multiplicador de acordo com as seguintes regras:

Se os sinais so iguais, o produto positivo. Se os sinais so diferentes, o produto negativo.

Os passos bsicos no mtodo dos produtos parciais da multiplicao binria so: Passo 1 Determine se os sinais do multiplicando e multiplicador so iguais ou diferentes. Isso determina qual sinal o produto ter.

88

S I S T E M A S D I G I TA I S

Passo 2

Troque qualquer nmero negativo para a forma verdadeira (no complementado). Como a maioria dos computadores armazena nmeros negativos na forma do complemento de 2, uma operao de complemento de 2 necessria para mudar um nmero negativo para a forma verdadeira. Comeando com o bit menos significativo do multiplicador, gere o produto parcial. Quando o bit do multiplicador for 1, o produto parcial o mesmo que o multiplicando. Quando o bit do multiplicador for 0, o produto parcial zero. Desloque cada produto parcial sucessivo um bit para a esquerda. Some cada produto parcial sucessivo ao resultado da soma do produto parcial anterior at obter o produto final. Se o bit de sinal que foi determinado no passo 1 for negativo, tome o complemento de 2 do produto. Caso seja positivo, deixe o produto na forma verdadeira. Acrescente o bit de sinal ao produto.

Passo 3

Passo 4 Passo 5

EXEMPLO 222 Multiplique os seguintes nmeros binrios sinalizados: 01010011 (multiplicando) e 11000101 (multiplicador).
Soluo

Passo 1 O bit de sinal do multiplicando 0 e o bit de sinal do multiplicador 1. O bit de sinal do produto ser 1 (negativo). Passo 2 Obtenha o complemento de 2 para coloc-lo na forma verdadeira. 11000101 00111011 Passo 3 e 4 Os procedimentos da multiplicao so registrados a seguir. Observe que apenas os bits de magnitude so usados nesses passos. 1010011 0111011 1010011 + 1010011 11111001 + 0000000 011111001 + 1010011 1110010001 + 1010011 100011000001 + 1010011 1001100100001 + 0000000 1001100100001 Multiplicando Multiplicador 1 produto parcial 2 produto parcial Soma do 1 com o 2 3 produto parcial Soma 4 produto parcial Soma 5 produto parcial Soma 6 produto parcial Soma 7 produto parcial Produto final

Passo 5 Como o sinal do produto 1, conforme determinado no passo 1, obtenha o complemento de 2 do produto. 1001100100001 Acrescente o bit de sinal 1 0110011011111
Problema relacionado

0110011011111

Verifique se a multiplicao est correta convertendo para nmeros decimais e realizando a multiplicao.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

89

Diviso
Os termos de uma diviso so o dividendo, o divisor e o quociente. Eles so ilustrados no seguinte formato padro de diviso. dividendo = quociente divisor A operao de diviso nos computadores realizada usando subtraes. Como as subtraes so feitas com um somador, a diviso tambm pode ser realizada com um somador. O resultado de uma diviso denominado quociente; o quociente o nmero de vezes que o divisor cabe dentro do dividendo. Isso significa que o divisor pode ser subtrado a partir do dividendo um nmero de vezes igual ao quociente, conforme ilustrado pela diviso de 21 por 7. 21 7 14 7 7 7 0 dividendo 1 subtrao do divisor 1 resto parcial 2 subtrao do divisor 2 resto parcial 3 subtrao do divisor Resto zero

Nesse exemplo, o divisor foi subtrado do dividendo trs vezes antes que o resto zero fosse obtido. Portanto, o quociente 3. O sinal do quociente depende dos sinais do dividendo e do divisor de acordo com as seguintes regras:

Se os sinais forem iguais, o quociente positivo. Se os sinais forem diferentes, o quociente negativo.

Quando dois nmeros binrios so divididos, os dois nmeros tm que estar na forma verdadeira (no complementados). Os passos bsicos no processo de diviso so os seguintes: Passo 1 Passo 2 Determine se os sinais do dividendo e do divisor so iguais ou diferentes. Isso determina o sinal do quociente. Inicialize o quociente com zero. Subtraia o divisor a partir do dividendo usando a adio do complemento de 2 para obter o primeiro resto parcial e somar 1 ao quociente. Se esse resto parcial for positivo, v para o passo 3. Caso o resto parcial seja zero ou negativo, a diviso est completa. Subtraia o divisor a partir do dividendo e some 1 ao quociente. Se o resultado for positivo, repita a operao para o prximo resto parcial. Se o resultado for zero ou negativo, a diviso est completa.

Passo 3

Continue o divisor a partir do dividendo e os restos parciais at obter um resultado zero ou negativo. Conte o nmero de vezes que o divisor subtrado e voc ter o quociente. O Exemplo 223 ilustra esses passos usando nmeros binrios sinalizados de 8 bits.

EXEMPLO 223 Efetue a diviso de 01100100 por 00011001.


Soluo

Passo 1 Os sinais dos dois nmeros so positivos, de forma que o quociente ser positivo. O quociente inicializado em zero: 00000000.

90

S I S T E M A S D I G I TA I S

Passo 2 Subtraia o divisor a partir do dividendo usando a adio do complemento de 2 (lembre-se que o carry final descartado). 01100100 + 11100111 01001011 Dividendo Complemento de 2 do divisor 1 resto parcial positivo

Some 1 ao quociente: 00000000 + 00000001 = 00000001. Passo 3 Subtraia o divisor do 1 resto parcial usando a adio do complemento de 2. 01001011 + 11100111 00110010 1 resto parcial Complemento de 2 do divisor 2 resto parcial positivo

Passo 4 Subtraia o divisor do 2 resto parcial usando a adio do complemento de 2. 00110010 + 11100111 00011001 2 resto parcial Complemento de 2 do divisor 3 resto parcial positivo

Some 1 ao quociente: 00000010 + 00000001 = 00000011. Passo 5 Subtraia o divisor do 3 resto parcial usando a adio do complemento de 2. 00011001 + 11100111 00000000 3 resto parcial Complemento de 2 do divisor Resto zero

Some 1 ao quociente: 00000011 + 00000001 = 00000100 (quociente final). O processo est completo.
Problema relacionado

Verifique se o processo est correto convertendo para nmeros decimais e realizando a diviso.

SEO 27 REVISO

1. Cite os quatro casos de sinalizao quando os nmeros so somados. 2. Some 00100001 e 10111100. 3. Subtraia 00110010 de 01110111. 4. Qual o sinal do produto quando dois nmeros negativos so multiplicados? 5. Multiplique 01111111 por 00000101. 6. Qual o sinal do quociente quando um nmero positivo dividido por um nmero negativo? 7. Divida 00110000 por 00001100.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

91

2-8

NMEROS HEXADECIMAIS

O sistema de numerao hexadecimal tem dezesseis caracteres; ele usado principalmente como uma forma compacta de apresentar ou escrever nmeros binrios, e muito fcil realizar converses entre binrio e hexadecimal. Nmeros binrios longos so difceis de serem lidos e escritos porque fcil omitir ou trocar um bit. Como os computadores entendem apenas 1s e 0s, necessrio usar esses dgitos quando se programa em linguagem de mquina. Imagine escrever uma instruo de dezesseis bits para um sistema microprocessado em 1s e 0s. muito mais eficiente usar hexadecimal ou octal; os nmeros octais so abordados na Seo 29. O sistema hexadecimal bastante usado em aplicaes de computador e microprocessador. Ao final do estudo desta seo voc dever ser capaz de:

Fazer uma lista dos caracteres hexadecimais Contar em hexadecimal Converter de binrio para hexadecimal Converter de hexadecimal para binrio Converter de hexadecimal para decimal Converter de decimal para hexadecimal Somar nmeros hexadecimais Determinar o complemento de 2 de um nmero hexadecimal Subtrair nmeros hexadecimais

O sistema de numerao hexadecimal tem uma base de dezesseis; ou seja, ele composto de 16 caracteres numricos e alfabticos. A maioria dos sistemas digitais processa dados binrios em grupos que so mltiplos de quatro bits, tornando o nmero hexadecimal muito conveniente porque cada dgito hexadecimal representa um nmero binrio de 4 bits (conforme vemos na Tabela 23).
TA B E L A 2 3

O sistema de numerao hexadecimal consiste em dgitos de 0 a 9 e letras de A a F.

DECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

BINRIO 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

HEXADECIMAL 0 1 2 3 4 5 6 7 8 9 A B C D E F

O sistema de numerao hexadecimal constitudo de dez dgitos numricos e seis caracteres alfabticos. O uso das letras A, B, C, D, E e F para representar nmeros pode inicialmente parecer estranho, mas tenha em mente que qualquer sistema de numerao apenas um conjunto de smbolos seqenciais. Se entendermos que quantidades esses smbolos representam, ento a forma que os smbolos apresentam menos importante uma vez que nos acostumamos a us-los. Usaremos o subscrito 16 para designar nmeros hexadecimais para evitar confuses com os nmeros decimais. Algumas vezes veremos uma letra h seguida de um nmero hexadecimal.

92

S I S T E M A S D I G I TA I S

Contagem em Hexadecimal
NOTA: COMPUTAO

Com as memrias dos computadores na faixa de gigabytes (GB), especificar um endereo de memria em binrio bastante incmodo. Por exemplo, precisamos de 32 bits para especificar um endereo numa memria de 4 GB. muito mais fcil expressar um cdigo de 32 bits usando 8 dgitos hexadecimais.

Como contar em hexadecimal uma vez atingida a contagem F? Simplesmente inicie uma nova coluna e continue como mostrado a seguir: 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 2A, 2B, 2C, 2D, 2E, 2F, 30, 31... Com dois dgitos hexadecimais, podemos contar at FF16, que corresponde ao decimal 255. Para contar alm desse valor, so necessrios trs dgitos hexadecimais. Por exemplo, 10016 equivale ao decimal 256, 10116 equivale ao decimal 257 e assim por diante. O maior nmero hexadecimal de trs dgitos FFF16, que equivale ao decimal 4095. O maior nmero hexadecimal de quatro dgitos FFFF16, que equivale ao decimal 65.535.

Converso de Binrio para Hexadecimal


A converso de um nmero binrio para hexadecimal um procedimento direto. Simplesmente separe o nmero binrio em grupos de 4 bits comeando do bit mais direita e substituindo cada grupo de 4 bits pelo smbolo hexadecimal equivalente.

EXEMPLO 224 Converta os seguintes nmeros binrios para hexadecimal: (a) 1100101001010111

(b) 111111000101101001 (b) 00111111000101101001 3 F 1 6 9 3F16916


Soluo

(a) 1100101001010111 C A 5 7 CA5716

Dois zeros tm que ser acrescentados no item (b) para completar com 4 bits o grupo esquerda.
Problema relacionado

Converta o nmero binrio 1001111011110011100 para hexadecimal.

Converso de Hexadecimal para Binrio


Hexadecimal uma forma conveniente de representar nmeros binrios. Para converter um nmero de hexadecimal para binrio, o processo inverso, sendo que substitumos cada smbolo hexadecimal pelos quatro bits correspondentes.

EXEMPLO 225 Determine os nmeros binrios correspondentes aos seguintes nmeros hexadecimais: (a) 10A416
Soluo

(b) CF8E16

(b) 974216 (b) C F 8 E 1100111110001110 (c) 9 7 4 2 1001011101000010

(a) 1

0 A 4 1000010100100

No item (a), considere o MSB precedido de trs zeros, formando assim um grupo de 4 bits.
Problema relacionado

Converta o nmero hexadecimal 6BD3 em binrio.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

93

Deve estar claro que muito mais fcil lidar com um nmero hexadecimal do que com o equivalente em binrio. Como a converso muito fcil, o sistema hexadecimal amplamente usado na representao de nmeros binrios em programao, impresso e displays.

A converso entre hexadecimal e binrio feita de forma direta e fcil.

Converso de Hexadecimal para Decimal


Uma forma de determinar o equivalente decimal de um nmero hexadecimal primeiro converter o nmero hexadecimal em binrio e em seguida converter de binrio para decimal.

EXEMPLO 226 Converta o seguinte nmero hexadecimal em decimal: (a) 1C16


Soluo

(b) A8516

Lembre-se, converta primeiro o nmero hexadecimal em binrio e em seguida converta o nmero binrio para decimal. (a) 1 C 00011100 24 23 22 16 8 4 2810

(b)

A 8 5 101010000101 211 29 27 22 20 2048 512 128 4 1 269310

Problema relacionado

Converta o nmero hexadecimal 6BD para decimal.

Outra forma de converter um nmero hexadecimal no seu equivalente decimal multiplicar o valor decimal de cada dgito hexadecimal pelo seu peso e ento realizar a soma desses produtos. Os pesos de um nmero hexadecimal so potncias de 16 crescentes (da direita para a esquerda). Para um nmero hexadecimal de 4 dgitos, os pesos so: 163 4096 162 256 161 16 160 1

EXEMPLO 227 Converta os seguintes nmeros hexadecimais em nmeros decimais: (a) E516
Soluo

(b) B2F816

Consultando a Tabela 23, vemos que as letras de A a F representam os nmeros decimais de 10 a 15, respectivamente. (a) E516 (E 16) (5 1) (14 16) (5 1) 224 5 22910 (b) B2F816 = (B * 4096) + (2 * 256) + (F * 16) + (8 * 1) = (11 * 4096) + (2 * 256) + (15 * 16) + (8 * 1) = 45.056 + 512 + 240 + 8 = 45.81610

Problema relacionado

Converta 60A16 em decimal.

94

S I S T E M A S D I G I TA I S

TUTORIAL: CALCULADORA

Potncias de 16
Exemplo Determine o valor de 16 .
4

TI-86

Passo 1 Passo 2

1 4

16 ^ 4 65536

ENTER

TI-36X

Passo 1 Passo 2

1 4

6 =

yx

65536

Converso de Decimal para Hexadecimal


Divises sucessivas de um nmero decimal por 16 produzem o nmero hexadecimal equivalente, formado pelos restos das divises. O primeiro resto produzido o digito menos significativo (LSD least significant digit). Cada diviso sucessiva por 16 resulta num resto que se torna num dgito no nmero hexadecimal equivalente. Esse procedimento similar diviso sucessiva por 2 usada na converso de decimal para binrio que foi abordada na Seo 23. O Exemplo 228 ilustra esse procedimento. Observe que quando o quociente tem uma parte fracionria, essa parte multiplicada pelo divisor para se obter o resto.

EXEMPLO 228 Converta o nmero decimal 650 em hexadecimal por meio de divises sucessivas por 16.
Soluo

Resto hexadecimal 650 = 40 ,625 16 40 = 2 ,5 16 2 = 0 ,125 16 0,625 16 = 10 = A

0,5 16 = 8 = 0,125 16 = 2 =

2 2 MSD 8 A Nmero hexadecimal LSD

Pare quando a parte inteira do quociente for zero


Problema relacionado

Converta o decimal 2591 em hexadecimal.

Adio Hexadecimal
A adio pode ser feita diretamente com nmeros hexadecimais lembrando que os dgitos hexadecimais de 0 a 9 so equivalentes aos dgitos decimais de 0 a 9 e que os dgitos hexadecimais de A a F so equivalentes aos nmeros decimais de 10 a 15. Quando somar dois nmeros hexadecimais, use as regras a seguir. (Os nmeros decimais so indicados pelo subscrito 10).

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

95

1. Para qualquer coluna de um problema de adio, pense nos dois dgitos hexadecimais em termos dos seus valores decimais. Por exemplo, 516 = 510 e C16 = 1210. 2. Se a soma dos dois dgitos for 1510 ou menos, registre o dgito hexadecimal correspondente. 3. Se a soma dos dois dgitos for maior que 1510, registre o valor da soma que excede a 1610 e gere um carry de 1 para a prxima coluna.

Uma calculadora pode ser usada para realizar operaes aritmticas com nmeros hexadecimais.

TUTORIAL: CALCULADORA

Converso de um Nmero Decimal para Hexadecimal


Exemplo Converta o nmero decimal 650 para hexadecimal.

BASE TI-86 Passo 1 Passo 2 Passo 3 Passo 4


6 F2

650
F3

Hex 28Ah

2
5

1 0

A-F Bin

TYPE CONV BOOL Hex Oct Dec

BIT

ENTER

DEC TI-36X Passo 1 Passo 2 Passo 3


3rd
6 5

EE
0

HEX
3rd
(

28A

EXEMPLO 229 Efetue a soma dos seguintes nmeros hexadecimais: (a) 2316 + 1616
Soluo

(b) 5816 + 2216

(c) 2B16 + 8416

(d) DF16 + AC16

(a)

2316 coluna da direita: 316 + 616 = 310 + 610 = 910 = 916 col una da esquerda: 2 16 + 116 = 210 + 110 = 310 = 316 1616 3916 5816 coluna da direita: 816 + 216 = 810 + 210 = 1010 = A16 + 2216 coluna da esquerda: 516 + 216 = 510 + 210 = 710 = 716 7A16 2B16 coluna da direita: B 16 + 416 = 1110 + 410 = 1510 = F16 + 8416 coluna da esquerda: 216 + 816 = 210 + 810 = 1010 = A16 AF16 DF16 coluna da direita: F16 + C16 = 1510 + 1210 = 2710 + AC16 2710 1610 = 1110 = B16 com um carry de 1 18B16 coluna da esquerda: D16 + A16 + 116 = 1310 + 1010 + 110 = 2410 2410 1610 = 810 = 816 com um carry de 1

(b)

(c)

(d)

Problema relacionado

Some 4C16 com 3A16.

96

S I S T E M A S D I G I TA I S

Subtrao Hexadecimal
Conforme estudamos, o complemento de 2 nos permite subtrair nmeros binrios por meio da adio. Como um nmero hexadecimal pode ser usado para representar um nmero binrio, ele tambm pode ser usado para representar o complemento de 2 de um nmero binrio. Existem trs formas de obter o complemento de 2 de um nmero hexadecimal. O mtodo 1 o mais comum e fcil de ser usado. Os mtodos 2 e 3 so alternativos. Mtodo 1 Converta o nmero hexadecimal para binrio. Obtenha o complemento de 2 do nmero binrio. Converta o resultado para hexadecimal. Esses passos esto ilustrados na Figura 24.

Hexadecimal

Binrio

Complemento de 2 em binrio

Complemento de 2 em hexadecimal

Exemplo:

2A

00101010

11010110

D6

FIGURA 24

Obteno do complemento de 2 de um nmero hexadecimal, Mtodo 1.

Mtodo 2 Subtraia o nmero hexadecimal do maior nmero hexadecimal (com a mesma quantidade de dgitos) e some 1. Isso est ilustrado na Figura 25.

Hexadecimal

Subtrair do mximo

Complemento de 1 em hexadecimal mais 1

Complemento de 2 em hexadecimal

Exemplo:

2A

FF 2A

D5 + 1

D6

FIGURA 25

Obteno do complemento de 2 de um nmero hexadecimal, Mtodo 2.

Mtodo 3

Escreva a seqncia dos nmeros hexadecimais de um dgito. Escreva a seqncia inversa abaixo da seqncia direta. O complemento de 1 de cada dgito hexa o dgito diretamente abaixo dele. Some 1 ao nmero resultante para obter o complemento de 2. Esses procedimentos esto ilustrados na Figura 26.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

97

Hexadecimal

0 1 2 3 4 5 6 7 8 9 A B C D E F F ED C B A 9 8 7 6 5 4 3 2 1 0

Complemento de 1 em hexadecimal mais 1

Complemento de 2 em hexadecimal

Exemplo:

2A

0 1 2 3 4 5 6 7 8 9 A B C D E F F ED C B A 9 8 7 6 5 4 3 2 1 0

D5 + 1

D6

FIGURA 26

Obteno do complemento de 2 de um nmero hexadecimal, Mtodo 3.

EXEMPLO 230 Efetue a subtrao dos seguintes nmeros hexadecimais: (a) 8416 + 2A16
Soluo

(b) C316 + 0B16

(a) 2A16 = 00101010 O complemento de 2 de 2A16 = 11010110 = D616 8416 + D616 15A16 A diferena 5A16. (b) 0B16 = 00001011

(usando o Mtodo 1)

Soma Desconsiderar o carry, como na adio do complemento de 2

O complemento de 2 de 0B16 = 11110101 = F516 (usando o Mtodo 1) C316 + F516 1B816 A diferena B816.
Problema relacionado

Soma Desconsiderar o carry

Subtraia 17316 de BCD16.

SEO 28 REVISO

1. Converta os seguintes nmeros binrios em hexadecimais. (a) 10110011 (a) 5716 (b) 110011101000 (c) F80B16 2. Converta os seguintes nmeros hexadecimais em binrios. (b) 3A516 3. Converta 9B3016 em decimal. 4. Converta o nmero decimal 573 em hexadecimal. 5. Some os seguintes nmeros hexadecimais diretamente: (a) 1816 + 3416 (a) 7516 2116 (b) 3F16 + 2A16 (b) 9416 5C16 5. Efetue as seguintes subtraes de nmeros hexadecimais.

98

S I S T E M A S D I G I TA I S

2-9

NMEROS OCTAIS
Assim como o sistema de numerao hexadecimal, o sistema de numerao octal proporciona uma forma conveniente de expressar nmeros binrios e cdigos. Entretanto, ele usado menos freqentemente que o sistema hexadecimal em conjuno com computadores e microprocessadores para expressar quantidades binrias para fins de entrada e sada. Ao final do estudo desta seo voc dever ser capaz de:
Escrever os dgitos do sistema de numerao octal Converter de octal para decimal Converter de decimal para octal Converter de octal para binrio Converter de binrio para octal

O sistema de numerao octal composto de oito dgitos, os quais so: 0, 1, 2, 3, 4, 5, 6, 7 Para contar acima de 7, inicie uma nova coluna e continue: 10, 11, 12, 13, 14, 15, 16, 17, 20, 21,... O sistema de numerao octal tem uma base 8. A contagem em octal similar contagem em decimal, exceto que os dgitos 8 e 9 no so usados. A fim de distinguir os nmeros octais dos nmeros decimais ou hexadecimais, usamos o subscrito 8 para indicar que o nmero em questo octal. Por exemplo, 158 em octal equivalente a 1310 em decimal e D em hexadecimal. Algumas vezes podemos encontrar as letras o ou Q aps o nmero, indicando que ele octal.

Converso de Octal para Decimal


Como o sistema de numerao octal tem uma base de oito, cada posio sucessiva de um dgito uma potncia crescente de oito, comeando pela coluna mais direita com 80. O clculo de um nmero octal em termos do seu equivalente decimal realizado multiplicando-se cada dgito pelo seu peso e somando os produtos, conforme ilustrado a seguir para o nmero 23748.
Peso: 83 82 81 80 Nmero octal: 2 3 7 4 23748 = (2 * 83) + (3 * 82) + (7 * 81) + (4 * 80) = (2 * 512) + (3 * 64) + (7 * 8) + (4 * 1) = 1024 + 192 + 56 + 4 = 127610

Converso de Decimal para Octal


Um mtodo de converso de um nmero decimal para octal o da diviso sucessiva por 8, similar ao mtodo usado na converso de nmeros decimais para binrio ou para hexadecimal. Para mostrar como se faz, vamos converter o nmero decimal 359 para octal. Cada diviso sucessiva por 8 resulta num resto que se torna um dgito do nmero octal equivalente. O primeiro resto gerado o dgito menos significativo (LSD).
Resto 359 = 44 ,875 8 44 = 5 ,5 8 5 = 0 ,625 8 0,875 8 = 7 0,5 8 = 4 0,625 8 = 5 5 4 7 MSD Nmero octal LSD

Pare quando a parte inteira do quociente for zero

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

99

TUTORIAL: CALCULADORA

Converso de um Nmero Decimal para Octal


Exemplo Converta o decimal 439 para octal.

BASE TI-86 Passo 1 Passo 2 Passo 3 Passo 4


4 F3

439
F3

Oct 667o

2
3

1 9

A-F Bin

TYPE CONV BOOL Hex Oct Dec

BIT

ENTER

DEC TI-36X Passo 1 Passo 2 Passo 3


3rd
4 3

EE
9

OCT
3rd
)

667

Converso de Octal para Binrio


Como o dgito octal pode ser representado por 3 bits, muito fcil converter de octal para binrio. Cada dgito octal representado por trs bits, conforme mostra a Tabela 24.
TA B E L A 2 4

Converso de octal para binrio

O sistema octal uma forma conveniente de representar nmeros binrios, mas no to usado como o hexadecimal.

DGITO OCTAL BINRIO

0 000

1 001

2 010

3 011

4 100

5 101

6 110

7 111

Para converter um nmero octal para binrio, simplesmente substitua cada dgito octal pelos trs bits apropriados.

EXEMPLO 231 Converta cada um dos seguintes nmeros octais para binrio: (a) 138
Soluo

(b) 258

(c) 1408 (c)

(d) 75268 1 4 0 001100000 (d) 7 5 2 6 111101010110


(a) 1 3 001011

(b) 2 5 010101

Problema relacionado

Converta cada um dos nmeros binrios obtidos neste exemplo para decimal e verifique que cada valor est de acordo com o valor decimal correspondente ao nmero octal.

Converso de Binrio para Octal


A converso de binrio para octal a operao inversa da converso de octal para binrio. O procedimento o seguinte: comece pelo grupo de trs bits mais direita e, percorrendo os grupos de bits da direita para a esquerda, converta cada grupo no seu dgito octal correspondente. Caso o grupo mais esquerda no tiver trs bits, acrescente um ou dois zeros para completar o grupo. Esses zeros esquerda no afetam o valor do nmero binrio.

100

S I S T E M A S D I G I TA I S

EXEMPLO 232 Converta cada nmero binrio a seguir no seu equivalente em octal: (a) 110101
Soluo

(b) 101111001

(c) 100110011010

(d) 11010000100

(a) 110101 6 5 658 (c) 100110011010 4 6 3 2 46328


(b) 101111001 5 7 1 5718 (d) 011010000100 3 2 0 4 32048


Problema relacionado

Converta o nmero binrio 1010101000111110010 para octal.

SEO 29 REVISO

1. Converta os seguintes nmeros octais em decimais: (a) 738 (a) 9810 (a) 468 (b) 1258 (b) 16310 (b) 7238 (c) 56248 (c) 10111111001 2. Converta os seguintes nmeros decimais em octais: 3. Converta os seguintes nmeros octais em binrios: 4. Converta os seguintes nmeros binrios em octais: (a) 110101111 (b) 1001100010

2-10

DECIMAL CODIFICADO EM BINRIO (BCD)


Decimal codificado em binrio (BCD binary coded decimal) uma forma de expressar cada dgito decimal com um cdigo binrio. Existem apenas dez grupos de cdigos no sistema BCD, de forma que muito fcil converter decimal em BCD. Como preferimos ler e escrever em decimal, o cdigo BCD prov uma excelente interface com o sistema binrio. Exemplos de tais interfaces so as entradas do teclado e leituras digitais. Ao final do estudo desta seo voc dever ser capaz de:

Converter cada dgito decimal em BCD Expressar nmeros decimais em BCD verter de BCD para decimal Somar nmeros em BCD

Con-

O Cdigo 8421
Em BCD, 4 bits representa cada dgito decimal. O cdigo 8421 um tipo de cdigo BCD (decimal codificado em binrio). Decimal codificado em binrio significa que cada dgito decimal, de 0 a 9, representado por um cdigo binrio de quatro bits. A designao 8421 indica os pesos binrios dos quatro bits (23, 22, 21, 20). A facilidade de converso entre nmeros em cdigo 8421 e nmeros decimais a principal vantagem desse cdigo. Tudo o que precisamos fazer lembrar as dez combinaes binrias que representam os dez dgitos conforme mostra a Tabela 25. O cdigo 8421 o cdigo BCD predominante, e quando nos referirmos a BCD, queremos dizer que o cdigo o 8421, a menos que seja relatado o contrrio.

C A P T U LO 2

SISTEMAS
6 7 0111

DE

N U M E R A O, O P E R A E S

CDIGOS

101

DGITO DECIMAL BCD

TA B E L A 2 5

0000 0001 0010 0011 0100 0101 0110

1000 1001

Converso de decimal para BCD.

Cdigos invlidos O leitor j deve ter percebido que, com quatro bits, podemos representar dezesseis nmeros (de 0000 a 1111), porm, no cdigo 8421, apenas dez deles so usados. As seis combinaes do cdigo que no so usadas (1010, 1011, 1100, 1101, 1110 e 1111) so invlidas no cdigo BCD 8421. Para expressar qualquer nmero decimal em BCD, substitua cada dgito decimal pelo cdigo apropriado de 4 bits, conforme mostra o Exemplo 233.

EXEMPLO 233 Converta em BCD cada um dos seguintes nmeros decimais: (a) 35
Soluo

(b) 98

(c) 170 (b)

(d) 2469

(a)

3 5 00110101

9 8 10011000

(c)

1 7 0 000101110000

(d)

2 4 6 9 0010010001101001

Problema relacionado

Converta o nmero decimal 9673 em BCD.

Determinar um nmero decimal a partir de um nmero BCD igualmente fcil. Comece pelo bit mais direita separando o cdigo em grupos de 4 bits. Em seguida, escreva o dgito representado por cada grupo de quatro bits.

EXEMPLO 234 Converta cada um dos seguintes cdigos BCD em decimal: (a) 10000110

(b) 001101010001 (b) 001101010001 3 5 1


(c) 1001010001110000 (c) 1001010001110000 9 4 7 0


Soluo

(a) 10000110 8 6

Problema relacionado

Converta o cdigo BCD 10000010001001110110 em decimal.

Adio em BCD
BCD um cdigo numrico e pode ser usado em operaes aritmticas. A adio a operao mais importante porque as outras trs operaes (subtrao, multiplicao e diviso) podem ser realizadas atravs da adio. Eis como dois nmeros BCD so somados: Passo 1 Passo 2 Some os dois nmeros BCD, usando as regras de adio binria dadas na Seo 24. Se um resultado de 4 bits for igual ou menor que 9, ele um nmero BCD vlido.

102

S I S T E M A S D I G I TA I S

Passo 3

Se um resultado de 4 bits for maior que 9, ou se um carry de sada de um grupo de 4 bits for gerado, ele ser um resultado invlido. Some 6 (0110) ao resultado de 4 bits para pular os seis estados invlidos e retornar ao cdigo 8421. Se ocorrer um carry quando 6 for somado, simplesmente acrescente o carry ao prximo grupo de 4 bits.

O Exemplo 235 ilustra adies BCD nas quais o resultado de cada coluna de 4 bits igual ou menor que 9, sendo esses resultados nmeros BCD vlidos. O Exemplo 236 ilustra o procedimento no caso de resultados invlidos (maiores que 9 ou com carry).

EXEMPLO 235 Some os seguintes nmeros BCD: (a) 0011 + 0100 (c) 10000110 + 00010011
Soluo

(b) 00100011 + 00010101 (d) 010001010000 + 010000010111

As adies de nmeros decimais so mostradas para comparao. (a) 0011 0100 0111 3 4 7 86 13 99 (b) 0010 0011 0001 0101 0011 1000 23 15 38 450 417 867

(c)

1000 0110 0001 0011 1001 1001

(d)

0100 0101 0000 0100 0001 0111 1000 0110 0111

Observe que em cada caso o resultado apenas uma coluna de 4 bits que no excede a 9, sendo nmeros BCD vlidos.
Problema relacionado

Some os seguintes nmeros BCD: 1001000001000011 + 0000100100100101.

EXEMPLO 236 Some os seguintes nmeros BCD: (a) 1001 + 0100 (c) 00010110 + 00010101
Soluo

(b) 1001 + 1001 (d) 01100111 + 01010011

As adies de nmeros decimais so mostradas para comparao. (a) 1001 + 0100 1101 + 0110 0011 3 1001 + 1001 0010 + 0110 1000 8 9 +4 13

0001 1

(b) 1 0001 1

Nmero BCD invlido (>9) Somar 6 Nmero BCD vlido

Invlido por causa do carry Somar 6 Nmero BCD vlido

9 +9 18

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

103

(c)

0001 + 0001 0010

0110 0101 1011 + 0110

0011 3

0001 1

(d)

0001 1

0110 + 0101 1011 + 0110 0010 2

O grupo da direita invlido (>9) e o grupo da esquerda vlido. Some 6 ao cdigo invlido. Some o carry, 0001, ao prximo grupo. Nmero BCD vlido

16 + 15 31

0111 + 0011 1010 0110 0000 0

Problema relacionado

Some os seguintes nmeros BCD: 01001000 + 00110100.

SEO 210 REVISO

1. Qual o peso binrio de cada bit 1 nos nmeros BCD a seguir? (a) 0010 (a) 6 (b) 1000 (b) 15 (c) 0001 (d) 0100 2. Converta os seguintes nmeros decimais em nmeros BCD: (c) 273 (d) 849 (c) 000101010111 3. Quais nmeros decimais so representados por cada cdigo BCD? (a) 10001001 (b) 001001111000 4. Na adio BCD, quando um resultado de 4 bits invlido?

2-11

CDIGOS DIGITAIS

Muitos cdigos especficos so usados em sistemas digitais. Acabamos de estudar o cdigo BCD; agora vamos analisar outros cdigos. Alguns cdigos so estritamente numricos, como o BCD, e outros so alfanumricos; ou seja, so usados para representar nmeros, letras, smbolos e instrues. Os cdigos apresentados nesta seo so o Gray e o ASCII. Ao final do estudo desta seo voc dever ser capaz de:

Explicar a vantagem do cdigo Gray digo ASCII

Converter o cdigo Gray em binrio

67 + 53 Ambos os grupos so invlidos (>9) 120 Some 6 aos dois grupos Nmero BCD vlido

Usar o c-

O Cdigo Gray
Os bits do cdigo Gray no tm peso e ele no um cdigo aritmtico; ou seja, no existem pesos associados s posies dos bits. A caracterstica importante do cdigo Gray que ele apresenta uma mudana de um nico bit quando se passa de uma palavra do cdigo para a seguinte na seqncia. Essa propriedade importante em muitas aplicaes, como em codificadores de posio de eixo, onde a suscetibilidade a erros aumenta com o nmero de mudanas de bits entre nmeros adjacentes em uma seqncia. A alterao de um nico bit, caracterstica do cdigo Gray, minimiza a chance de erro.

104

S I S T E M A S D I G I TA I S

A Tabela 26 apresenta uma lista de um cdigo Gray de 4 bits para os nmeros decimais de 0 a 15. Os nmeros binrios so mostrados na tabela para referncia. Assim como os nmeros binrios, o cdigo Gray pode ter qualquer nmero de bits. Observe a mudana de apenas um bit entre as palavras do cdigo Gray. Por exemplo, quando se passa do decimal 3 para o 4, o cdigo Gray muda de 0010 para 0110, enquanto que o cdigo binrio muda de 0011 para 0100, uma mudana de trs bits. Neste exemplo de cdigo Gray, o nico bit que muda o terceiro bit da esquerda para a direita; os outros permanecem inalterados.
TA B E L A 2 6

Cdigo Gray de 4 bits

DECIMAL 0 1 2 3 4 5 6 7

BINRIO 0000 0001 0010 0011 0100 0101 0110 0111

CDIGO GRAY 0000 0001 0011 0010 0110 0111 0101 0100

DECIMAL 8 9 10 11 12 13 14 15

BINRIO 1000 1001 1010 1011 1100 1101 1110 1111

CDIGO GRAY 1100 1101 1111 1110 1010 1011 1001 1000

Converso de Binrio para Cdigo Gray s vezes til fazer converses entre o cdigo binrio e o cdigo Gray. As regras a seguir explicam como converter de um nmero binrio para uma palavra em cdigo Gray. 1. O bit mais significativo (mais esquerda) no cdigo Gray o mesmo que o correspondente MSB no nmero binrio. 2. Da esquerda para a direita, some cada par de bits adjacentes no cdigo binrio para obter o prximo bit do cdigo Gray. Descarte os carries. Por exemplo, a converso do nmero binrio 10110 para o cdigo Gray a seguinte: 1 + 0 + 1 + 1 + 0 1 1 1 0 1 O cdigo Gray 11101. Converso de Cdigo Gray para Binrio Para converter de cdigo Gray para binrio, usamos um mtodo similar que, entretanto, apresenta algumas diferenas. As seguintes regras so aplicadas: 1. O bit mais significativo (mais esquerda) no cdigo binrio o mesmo que o correspondente bit no cdigo Gray. 2. Some cada bit do cdigo binrio gerado ao bit do cdigo Gray na prxima posio adjacente. Descarte os carries. Por exemplo, a converso do cdigo Gray 11011 para binrio a seguinte: 1 1 1 0 0 0 1 1 1 0

Binrio Gray

Gray Binrio

O nmero binrio 10010.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

105

EXEMPLO 237 (a) Converta o nmero binrio 11000110 para cdigo Gray. (b) Converta o cdigo Gray 10101111 para binrio.
Soluo

(a) De binrio para cdigo Gray: 1 + 1 + 0 + 0 + 0 + 1 + 1 + 0 1 0 1 0 0 1 0 1 (b) De cdigo Gray para binrio: 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 0

Problema relacionado

(a) Converta o binrio 101101 para cdigo Gray. (b) Converta o cdigo Gray 100111 para binrio.

Uma Aplicao
Um diagrama simplificado de um mecanismo codificador de posio de eixo de trs bits mostrado na Figura 27. Basicamente, existem trs anis que so segmentados em oito setores. Quanto mais setores existirem, maior ser a preciso do posicionamento que pode ser representada, porm estamos usando neste exemplo apenas oito para fins de ilustrao. Cada setor de cada anel fixado a uma tenso de nvel alto ou a uma tenso de nvel baixo para representar 1s e 0s. Um 1 indicado por um setor colorido e um 0 por um setor branco. medida que o eixo gira no sentido anti-horrio ao longo dos 360, os oito setores se movem sob trs escovas produzindo uma sada binria de 3 bits que indicam a posio do eixo.

Escovas de contato em um cursor fixo ao longo da superfcie dos anis condutivos girantes 110 101 100 011 010 111 000 001 3 bits binrio 101 111 110 010 011 100 000 001 3 bits cdigo Gray

(a) Binrio FIGURA 27

(b) Cdigo Gray

Uma ilustrao simplificada de como o cdigo Gray resolve o problema de erro em codificadores da posio de eixo.

106

S I S T E M A S D I G I TA I S

Na Figura 27(a), os setores so organizados de forma a produzir um padro binrio direto, gerando na passagem das escovas a seqncia 000, 001, 010, 011, e assim por diante. Quando as escovas esto nos setores coloridos, a sada 1 e quando elas esto nos setores brancos, a sada 0. Se uma escova estiver um pouco a frente das outras durante a transio de um setor para o prximo, podem ocorrer erros na sada. Considere o que acontece quando as escovas esto no setor 111 e entram no setor 000. Se a escova relativa ao MSB estiver um pouco adiantada, a posio 011 seria indicada incorretamente em vez da transio direta de 111 para 000. Nesse tipo de aplicao, praticamente impossvel manter um alinhamento mecnico preciso para todas as escovas; portanto, alguns erros podem ocorrer em muitas das transies entre setores. O cdigo Gray usado para eliminar o problema de erro que inerente ao cdigo binrio. Conforme mostra a Figura 27(b), o cdigo Gray garante que apenas um bit mude entre setores adjacentes. Isso significa que mesmo que as escovas no tenham um alinhamento preciso, nunca ocorrer erros na transio. Por exemplo, vamos considerar novamente o que acontece quando as escovas esto no setor 111 e se movem para o prximo setor, 101. as duas nicas sadas possveis durante a transio so 111 e 101, no importando como as escovas esto alinhadas. Uma situao similar ocorre na transio de cada um dos outros setores.

Cdigos Alfanumricos
Para nos comunicarmos, no usamos apenas nmeros, mas tambm letras e outros smbolos. No sentido rigoroso, os cdigos alfanumricos representam nmeros e caracteres alfabticos (letras). Entretanto, a maioria desses cdigos representa tambm outros caracteres, como smbolos e vrias instrues necessrias para transmisso de informaes. Um cdigo alfanumrico representa pelo menos 10 dgitos decimais e 26 letras do alfabeto, num total de 36 itens. Esse nmero requer seis bits em cada representao de cdigo, pois cinco bits no so suficientes (25 = 32). Existe um total de 64 combinaes de seis bits, sendo que 28 combinaes do cdigo no so usadas. Obviamente, em muitas aplicaes, outros smbolos alm de nmeros e letras so necessrios para uma comunicao completa. Precisamos de espaos, pontos, vrgulas, ponto-e-vrgulas, interrogao, etc. Precisamos tambm de instrues que digam ao sistema receptor o que fazer com a informao. Com cdigos de seis bits de extenso, podemos operar com nmeros decimais, o alfabeto e outros 28 smbolos. Isso deve ter despertado no leitor a idia da necessidade de um cdigo alfanumrico bsico. O ASCII o cdigo alfanumrico mais comum e abordado a seguir.

ASCII
NOTA: COMPUTAO

O teclado de um computador tem um microprocessador dedicado que constantemente escanea (l) o circuito do teclado para detectar quando uma tecla foi pressionada e liberada. Uma nica varredura gerada pelo software do computador representando aquela tecla em particular. O cdigo de varredura ento convertido em cdigo alfanumrico (ASCII) para ser usado pelo computador.

ASCII a abreviao de American Standard Code for Information Interchange (Cdigo Padro Americano para Troca de Informaes). O cdigo ASCII (pronunciado askii), um cdigo alfanumrico aceito universalmente e usado na maioria dos computadores e outros equipamentos eletrnicos. A maioria dos teclados de computadores padronizada com o cdigo ASCII. Quando digitamos uma letra, um nmero ou um comando de controle, o cdigo ASCII correspondente enviado para o computador. O ASCII tem 128 caracteres e smbolos representados por um cdigo de 7 bits. Na verdade, o cdigo ASCII pode ser considerado um cdigo de 8 bits com o MSB sempre 0. Esse cdigo de 8 bits vai de 00 at 7F em hexadecimal. Os primeiros 32 caracteres ASCII so comandos nogrficos que no so impressos ou mostrados e so usados apenas para fins de controle. So exemplos desses caracteres: nulo, prxima linha, incio de texto e escape. Os outros caracteres so smbolos grficos que podem ser impresso ou mostrados e incluem as letras do alfabeto (minsculas e maisculas), os dez dgitos decimais, sinais de pontuao e outros smbolos normalmente usados. A Tabela 27 uma lista do cdigo ASCII mostrando a representao de cada caractere e smbolo em decimal, hexadecimal e binrio. A seo esquerda da tabela uma lista dos nomes dos 32 caracteres de controle (de 00 a 1F em hexadecimal). Os smbolos grficos so apresentados no restante da tabela (de 20 a 7F em hexadecimal).

TA B E L A 2 7

Cdigo Padro Americano para Troca de Informaes (ASCII)

CARACTERES DE CONTROLE SMBOLO espao 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 0111011 0111100 0111101 0111110 0111111 0111010 0111001 39 3A 3B 3C 3D 3E 3F 0111000 38 0110111 37 0110110 36 V W X Y Z [ \ ] ^ _ 0110101 35 U 0110100 34 T 0110011 33 S 83 84 85 86 87 88 89 90 91 92 93 94 95 0110010 32 R 82 0110001 31 Q 81 0110000 30 P 80 0101111 2F O 79 1001111 1010000 1010001 1010010 1010011 1010100 1010101 1010110 1010111 1011000 1011001 1011010 1011011 1011100 1011101 1011110 1011111 0101110 2E N 78 1001110 0101101 2D M 77 1001101 4D 4E 4F 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5D 5E 5F 0101100 2C L 76 1001100 4C 0101011 2B K 75 1001011 4B 0101010 2A J 74 1001010 4A j k l m n o p q r s t u v w x y z { | } ~ Del 0101001 29 I 73 1001001 49 i 0101000 28 H 72 1001000 48 h 0100111 27 G 71 1000111 47 g 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 0100110 26 F 70 1000110 46 f 102 0100101 25 E 69 1000101 45 e 101 0100100 24 D 68 1000100 44 d 100 0100011 23 C 67 1000011 43 c 99 1100011 1100100 1100101 1100110 1100111 1101000 1101001 1101010 1101011 1101100 1101101 1101110 1101111 1110000 1110001 1110010 1110011 1110100 1110101 1110110 1110111 1111000 1111001 1111010 1111011 1111100 1111101 1111110 1111111 0100010 22 B 66 1000010 42 b 98 1100010 0100001 21 A 65 1000001 41 a 97 1100001 61 62 63 64 65 66 67 68 69 6A 6B 6C 6D 6E 6F 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7D 7E 7F 0100000 20 @ 64 1000000 40 ` 96 1100000 60 ! " # $ % & ( ) * . / 0 1 2 3 4 5 6 7 8 9 : ; ? DEC BINRIO HEXA SMBOLO DEC BINRIO HEXA SMBOLO DEC BINRIO HEXA

SMBOLO GRFICO

NOME

DEC

BINRIO

HEXA

NUL

0000000

00

SOH

0000001

01

STX

0000010

02

ETX

0000011

03

EOT

0000100

04

ENQ

0000101

05

ACK

0000110

06

BEL

0000111

07

BS

0001000

08

HT

0001001

09

LF

10

0001010

0A

VT

11

0001011

0B

C A P T U LO 2

FF

12

0001100

0C

CR

13

0001101

0D

SO

14

0001110

0E

SI

15

0001111

0F

SISTEMAS

DLE

16

0010000

10

DC1

17

0010001

11

DE

DC2

18

0010010

12

DC3

19

0010011

13

DC4

20

0010100

14

NAK

21

0010101

15

SYN

22

0010110

16

ETB

23

0010111

17

CAN

24

0011000

18

N U M E R A O, O P E R A E S

EM

25

0011001

19

SUB

26

0011010

1A

ESC

27

0011011

1B

FS

28

0011100

1C

CDIGOS

GS

29

0011101

1D

RS

30

0011110

1E

US

31

0011111

1F

107

108

S I S T E M A S D I G I TA I S

EXEMPLO 238 Determine o cdigo binrio ASCII que inserido pelo teclado do computador quando a seguinte linha de comando em BASIC digitada. Expresse tambm cada cdigo em hexadecimal. 20 PRINTI A=;X
Soluo

O cdigo ASCII para cada smbolo encontrado na Tabela 27. Smbolo 2 0 Espao P R I N T Espao " A " ; X Binrio 0110010 0110000 0100000 1010000 1010010 1001001 1001110 1010100 0100000 0100010 1000001 0111101 0100010 0111011 1011000 Hexadecimal 3216 3016 2016 5016 5216 4916 4E16 5416 2016 2216 4116 3D16 2216 3B16 5816

Problema relacionado

Determine a seqncia de cdigos ASCII necessria para expressar a seguinte linha de comando de um programa em hexadecimal: 80 INPUT Y

Os Caracteres de Controle do Cdigo ASCII Os primeiros trinta e dois cdigos da tabela ASCII (Tabela 27) representam os caracteres de controle. Esses caracteres so usados para permitir que dispositivos como um computador e uma impressora se comuniquem um com o outro quando passam informaes e dados. A Tabela 28 uma lista dos caracteres de controle e da funo da tecla de controle que permite que os caracteres sejam inseridos diretamente a partir de um teclado ASCII pressionando a tecla de controle (CTRL) e o smbolo correspondente. Tambm dada uma breve descrio de cada caractere de controle.

Caracteres Estendidos ASCII


Alm dos 128 caracteres padro ASCII, existem 128 caracteres adicionais que foram adotados pela IBM para uso em seus PCs (computadores pessoais). Devido popularidade do PC, esses caracteres estendidos ASCII tambm so usados em outras aplicaes alm de PCs, e tornaram-se um padro no-oficial. Os caracteres estendidos ASCII so representados por um cdigo 8 bits a partir do hexadecimal 80 at FF.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

109

NOME NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US

DECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

HEXA 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F

TECLAS CTRL @ CTRL A CTRL B CTRL C CTRL D CTRL E CTRL F CTRL G CTRL H CTRL I CTRL J CTRL K CTRL L CTRL M CTRL N CTRL O CTRL P CTRL Q CTRL R CTRL S CTRL T CTRL U CTRL V CTRL W CTRL X CTRL Y CTRL Z CTRL [ CTRL / CTRL ] CTRL ^ CTRL _

DESCRIO caractere nulo incio do cab. de transmisso incio de texto fim de texto fim de transmisso interroga confirmao sinal sonoro volta um caractere tabulao horizontal prxima linha tabulao vertical prxima pgina incio da linha liberao de shift ativao de shift escape da conexo de dados dipositivo de controle 1 dipositivo de controle 2 dipositivo de controle 3 dipositivo de controle 4 negativa de confirmao sincronismo fim de transmisso de bloco cancela fim de meio de transmisso substitui escape separador de arquivo separador de grupo separador de registro separador de unidade

TA B E L A 2 8

Caracteres de controle ASCII

O cdigo ASCII estendido contm caracteres nas seguintes categorias gerais: 1. Caracteres alfabticos estrangeiros (idioma diferente do ingls) 2. Smbolos de moeda estrangeira 3. Letras gregas 4. Smbolos matemticos 5. Caracteres grficos 6. Caracteres de grfico de barras 7. Caracteres de sombreamento A Tabela 29 uma lista do conjunto de caracteres ASCII estendidos com as representaes decimal e hexadecimal.

110

S I S T E M A S D I G I TA I S

TA B E L A 2 9

Caracteres ASCII estendidos

SMBOLO P f

DEC HEXA 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 80 81 82 83 84 85 86 87 88 89 8A 8B 8C 8D 8E 8F 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9E 9F

SMBOLO DEC HEXA a o


1 2 1 4

SMBOLO DEC HEXA 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF

SMBOLO DEC HEXA


2

160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF

224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255

E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF

179 180 181 182 183 184 185 186 187 188 189 190 191

SEO 211 REVISO

1. Converta os seguintes nmeros binrios para o cdigo Gray: (a) 1100 (a) 1000 (b) 1010 (b) 1010 (c) 11010 (c) 11101 2. Converta as seguintes representaes em cdigo Gray para binrio: 3. Qual a representao ASCII para cada um dos seguintes caracteres? Expresse cada um como um padro de bits e em notao hexadecimal. (a) K (b) r (c) $ (d) +

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

111

2-12

CDIGOS DE DETECO E CORREO DE ERRO

Nesta seo, discutiremos dois mtodos que acrescentam bits aos cdigos com a finalidade de detectar erro num nico bit ou detectar e corrigir erro num nico bit. O mtodo da paridade de deteco de erro introduzido e o mtodo Hamming de deteco e correo de erro num nico bit abordado com mais detalhes. Quando identificado que um bit numa dada palavra de cdigo est errado, ele pode ser corrigido fazendo simplesmente a inverso do bit. Ao final do estudo desta seo voc dever ser capaz de:
Determinar se existe um erro num cdigo baseado no bit de paridade Associar a um cdigo o bit de paridade apropriado Usar o cdigo de Hamming para deteco e correo de erro num nico bit Associar os bits de paridade adequados para correo de erro num nico bit

Mtodo da Paridade para Deteco de Erro


Muitos sistemas usam um bit de paridade como um meio de deteco de erro de bit. Qualquer grupo de bits possui um nmero de 1s par ou mpar. Um bit de paridade acrescentado a um grupo de bits para tornar o nmero de 1s no grupo sempre par ou sempre mpar. Um bit de paridade par torna o nmero de 1s par e um bit de paridade mpar torna mpar o total de bits. Um dado sistema pode operar com paridade par ou mpar, porm no ambas. Por exemplo, se um sistema opera com paridade par, feita uma verificao em cada grupo de bits recebido para certificar-se de que o nmero total de 1s no grupo seja par. Caso exista um nmero mpar de 1s, ocorreu um erro. Como uma ilustrao da forma com que os bits de paridade so acrescentados a um cdigo, a Tabela 210 apresenta uma lista dos bits de paridade para cada nmero BCD tanto para a paridade par quanto para a mpar. O bit de paridade para cada nmero BCD est na coluna P.
TA B E L A 2 1 0

Um bit de paridade diz se o nmero de 1s mpar ou par.

PARIDADE PAR P BCD 0 1 1 0 1 0 0 1 1 0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

PARIDADE MPAR P BCD 1 0 0 1 0 1 1 0 0 1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

O cdigo BCD com bits de paridade

O bit de paridade pode ser acrescentado ao incio ou ao final do cdigo, dependendo do projeto do sistema. Observe que o nmero total de 1s, incluindo o bit de paridade, sempre par para a paridade par e sempre mpar para a paridade mpar. Deteco de um Erro Um bit de paridade prov a deteco de erro num nico bit (ou qualquer nmero mpar de erros, que bem pouco provvel) mas no pode verificar dois erros num grupo. Por exemplo, vamos admitir que desejamos transmitir o cdigo BCD 0101. (A paridade pode ser

112

S I S T E M A S D I G I TA I S

usada com qualquer nmero de bits; estamos usando quatro bits como ilustrao.) O cdigo total transmitido, incluindo o bit de paridade par, : Bit de paridade par

00101

Cdigo BCD Agora vamos admitir que ocorra um erro no terceiro bit a partir da esquerda (o 1 vira 0). Bit de paridade par 00001 Bit errado .

Quando esse cdigo recebido, o circuito de verificao de paridade determina que existe apenas um nico 1 (paridade mpar), quando deveria haver um nmero par de 1s. Devido ao nmero par de 1s no aparecer no cdigo recebido, indicado um erro. Um bit de paridade mpar tambm prov uma forma de deteco de erro num nico bit num dado grupo de bits.

EXEMPLO 239 Associe o bit de paridade par apropriado para os seguintes grupos de cdigos: (a) 1010 (d) 1000111001001
Soluo

(b) 111000

(c) 101101

(e) 101101011111

Faa o bit de paridade 0 ou 1 conforme necessrio para tornar o nmero total de 1s par. O bit de paridade ser o bit mais esquerda (colorido). (a) 01010 (d) 0100011100101 (b) 1111000 (c) 0101101

(e) 1101101011111

Problema relacionado

Acrescente um bit de paridade par ao cdigo ASCII de 7 bits para a letra K.

EXEMPLO 240 Um sistema de paridade mpar recebe os seguintes grupos de cdigo: 10110, 11010, 110011, 110101110100 e 1100010101010. Determine quais grupos, se houver algum, esto com erro.
Soluo

Como informado que a paridade mpar, qualquer grupo com um nmero par de 1s est incorreto. Os seguintes grupos esto com erro: 110011 e 1100010101010. O seguinte caractere ASCII recebido por um sistema de paridade mpar: 00110111. Ele est correto?

Problema relacionado

O Cdigo de Correo de Erro Hamming


Conforme estudado, um nico bit de paridade permite a deteco de erro num nico bit numa palavra de cdigo. Um nico bit de paridade pode indicar que existe um erro num certo grupo de bits. Para corrigir um erro detectado, mais informao necessria porque a posio do bit errado tem que ser identificada antes que ele possa ser corrigido. Mais do que um bit de paridade tem que ser includo no grupo de bits para tornar possvel a correo do erro detectado. Em um cdigo de 7 bits, existem sete possibilidades de erro num nico bit. Nesse caso, trs bits de paridade podem no apenas detectar um erro mas podem especificar a posio do bit errado. O cdigo Hamming prov a correo de um nico erro. A abordagem a seguir ilustra a construo de um cdigo Hamming de 7 bits para a correo de um nico erro.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

113

Nmero de Bits de Paridade Se o nmero de bits de dados projetado for d, ento o nmero de bits de paridade, p, determinado pela seguinte relao:
p 2 d+p+1

Equao 21

Por exemplo, se temos quatro bits de dados, ento p determinado por tentativa e erro por meio da Equao 21. Faamos p = 2. Ento:
p 2 2 =2 =4

e d+p+1=4+2+1=7 Como 2 tem que ser igual ou maior a d + p + 1, a relao na Equao 21 no satisfeita. Temos que tentar novamente. Faamos p = 3. Ento:
p p 3 2 =2 =8

e d+p+1=4+3+1=8 Esse valor de p satisfaz a Equao 21, assim so necessrios trs bits de paridade para proporcionar a correo de um nico erro para quatro bits de dados. Deve-se notar que a deteco e correo so proporcionadas por todos os bits, de paridade e de dados, no grupo de cdigo; ou seja, os bits de paridade tambm so verificados. Insero de Bits de Paridade no Cdigo Agora que sabemos determinar o nmero de bits de paridade necessrios no nosso exemplo particular, temos que arranjar os bits adequadamente no cdigo. Devemos saber que nesse exemplo o cdigo composto de quatro bits de dados e trs bits de paridade. O bit mais esquerda designado como bit 1, o prximo bit o 2 e assim por diante, conforme a seguir: bit 1, bit 2, bit 3, bit 4, bit 5, bit 6, bit 7 Os bits de paridade esto localizados nas posies que so numeradas em correspondncia s potncias de dois ascendentes (1, 2, 4, 8,...), conforme indicado: P1, P2, D1, P3, D2, D3, D4

O smbolo Pn designa um bit de paridade em particular e Dn designa um bit de dado em particular. Determinao dos Valores dos Bits de Paridade Finalmente, temos que designar adequadamente o valor 0 ou 1 a cada bit de paridade. Como cada bit de paridade prov uma verificao em outros determinados bits no cdigo total, temos que saber o valor desses outros bits para determinar o valor do bit de paridade. Para determinar o valor do bit, primeiro numere cada posio de bit em binrio, ou seja, escreva o nmero binrio para cada nmero decimal da posio, conforme mostra a segunda e terceira linhas da Tabela 211. Em seguida, indique a localizao dos bits de dados e de paridade, conforme mostra a primeira linha da Tabela 211. Observe que o nmero da posio em binrio do bit de paridade P1 tem um 1 no dgito mais direita. Esse bit de paridade verifica as posies de todos os bits, incluindo ele mesmo, que tm 1s na mesma posio nos nmeros de posio em binrio. Portanto, o bit de paridade P1 verifica as posies de bit 1, 3, 5 e 7.
TA B E L A 2 1 1

Tabela de posicionamento dos bits para um cdigo de correo de erro de 7 bits

DESIGNAO DOS BITS POSIO DOS BITS NMERO DA POS. EM BINRIO Bits de dados (Dn) Bits de paridade (Pn)

P1 1 001

P2 2 010

D1 3 011

P3 4 100

D2 5 101

D3 6 110

D4 7 111

114

S I S T E M A S D I G I TA I S

O nmero da posio em binrio do bit de paridade P2 tem um 1 no bit do meio. Ele verifica todas as posies de bit, incluindo ele mesmo, que tm 1 na mesma posio. Portanto, o bit de paridade P2 verifica os bits das posies 2, 3, 6 e 7. O nmero da posio em binrio para o bit de paridade P3 tem um 1 no bit mais esquerda. Ele verifica todas as posies de bit, incluindo ele mesmo, que tm 1s na mesma posio. Portanto, o bit de paridade P3 verifica as posies de bit 4, 5, 6 e 7. Em cada caso, ao bit de paridade designado um valor que torna a quantidade de 1s, no conjunto de bits que ele verifica, par ou mpar, dependendo do que for especificado. Os exemplos a seguir devem tornar esse procedimento mais claro.

EXEMPLO 241 Determine o cdigo de Hamming para o nmero BCD 1001 (bits de dados), usando paridade par.
Soluo

Passo 1 Determine o nmero de bits de paridade necessrios. Faamos p = 3. ento: 2 p = 23 = 8 d+p+1=4+3+1=8 Trs bits de paridade so suficientes. Total de bits do cdigo = 4 + 3 = 7 Passo 2 Construa uma tabela de posies de bits, conforme mostra a Tabela 212 e insira os bits de dados. Os bits de paridade so determinados nos passos a seguir.

TA B E L A 2 1 2

DESIGNAO DOS BITS POSIO DOS BITS NMERO DA POS. EM BINRIO Bits de dados Bits de paridade

P1 1 001 0

P2 2 010 0

D1 3 011 1

P3 4 100 1

D2 5 101 0

D3 6 110 0

D4 7 111 1

Passo 3 Determine os bits de paridade como a seguir: O bit P1 verifica os bits das posies 1, 3, 5 e 7 e tem que ser 0 para que o nmero de 1s (2) seja par nesse grupo. O bit P2 verifica os bits das posies 2, 3, 6 e 7 e tem que ser 0 para que o nmero de 1s (2) seja par nesse grupo. O bit P3 verifica os bits das posies 4, 5, 6 e 7 e tem que ser 1 para que o nmero de 1s (2) seja par nesse grupo. Passo 4 Esses bits de paridade so inseridos na Tabela 212 e o cdigo combinado resultante 0011001.
Problema relacionado

Determine o cdigo Hamming para o nmero BCD 1000 usando a paridade par.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

115

EXEMPLO 242 Determine o cdigo Hamming para os bits de dados 10110 usando a paridade mpar.
Soluo

Passo 1

Determine o nmero de bits de paridade necessrios. Nesse caso o nmero de bits de dados, d, cinco. A partir do exemplo anterior sabemos que fazendo p = 3 no adianta. Experimente fazer p = 4: 2p = 24 = 16 d + p + 1 = 5 + 4 + 1 = 10 Quatro bits de paridade so suficientes. Total de bits do cdigo = 5 + 4 = 9

Passo 2 Construa uma tabela de posies de bits, Tabela 213, e insira os bits de dados. Os bits de paridade so determinados de acordo com os passos a seguir. Observe que P4 est na posio do bit 8. Passo 3 Determine os bits de paridade como a seguir:
TA B E L A 2 1 3

DESIGNAO DOS BITS POSIO DOS BITS NMERO DA POS. EM BINRIO Bits de dados Bits de paridade

P1 1 0001

P2 2 0010

D1 3 0011 1

P3 4 0100

D2 5 0101 0

D3 6 0110 1

D4 7 0111 1

P4 8 1000

D5 9 1001 0

O bit P1 verifica os bits das posies 1, 3, 5, 7 e 9 e tem que ser 1 para que o nmero de 1s (3) seja mpar nesse grupo. O bit P2 verifica os bits das posies 2, 3, 6 e 7 e tem que ser 0 para que o nmero de 1s (3) seja mpar nesse grupo. O bit P3 verifica os bits das posies 4, 5, 6 e 7 e tem que ser 1 para que o nmero de 1s (3) seja mpar nesse grupo. O bit P4 verifica os bits das posies 8 e 9 e tem que ser 1 para que o nmero de 1s (1) seja mpar nesse grupo. Passo 4: Esses bits de paridade so inseridos na Tabela 213 e o cdigo combinado resultante 101101110.
Problema relacionado

Determine o cdigo Hamming para 11001 usando paridade mpar.

Deteco e Correo de Erro com o Cdigo de Hamming


Agora que o mtodo Hamming para construo de um cdigo de erro foi abordado, como o usamos para localizar e corrigir um erro? Cada bit de paridade, ao longo dos seu grupos de bits correspondentes, tem que ser verificado para a paridade adequada. Caso existam trs bits de paridade na palavra de cdigo, so geradas trs verificaes. Caso existam quatro bits de paridade, so geradas quatro verificaes, e assim por diante. Cada verificao de paridade apresenta um resul-

116

S I S T E M A S D I G I TA I S

tado bom ou ruim. O resultado total de todas as verificaes de paridade indica o bit, se houver algum, que est errado, como a seguir: Passo 1 Passo 2 Passo 3 Passo 4 Comece com o grupo verificado por P1. Verifique o grupo quanto a paridade correta. Um 0 representa uma verificao de paridade correta e um 1 representa uma verificao incorreta. Repita o passo 2 para cada grupo de paridade. O nmero binrio formado pelo resultado de todas as verificaes de paridade determina a posio do bit do cdigo que est errado. Esse o cdigo de posio de erro. A primeira verificao de paridade gera o bit menos significativo (LSB). Se todas as verificaes forem corretas, no h erro.

EXEMPLO 243 Considere que a palavra de cdigo dada no Exemplo 241 (0011001) seja transmitida e que 0010001 seja recebida. O receptor no sabe o que foi transmitido e tem que testar as paridades para determinar se o cdigo est correto. Determine qualquer erro que tenha ocorrido na transmisso se a paridade usada foi a par.
Soluo

Primeiro, faa uma tabela de posio de bit, conforme indicado na Tabela 214.

TA B E L A 2 1 4

DESIGNAO DOS BITS POSIO DOS BITS NMERO DA POSIO EM BINRIO Cdigo recebido

P1 1 001 0

P2 2 010 0

D1 3 011 1

P3 4 100 0

D2 5 101 0

D3 6 110 0

D4 7 111 1

Primeira verificao de paridade: O bit P1 verifica as posies 1, 3, 5 e 7. Existem dois 1s nesse grupo. A verificao de paridade correta. Segunda verificao de paridade: O bit P2 verifica as posies 2, 3, 6 e 7. Existem dois 1s nesse grupo. A verificao de paridade correta. Terceira verificao de paridade: O bit P3 verifica as posies 4, 5, 6 e 7. Existe um 1 nesse grupo. A verificao de paridade incorreta.

0 (LSB)

1 (MSB)

Resultado: O cdigo de posio de erro 100 (binrio quatro). Isso diz que o bit na posio 4 est errado. Ele 0 e deveria ser 1. O cdigo corrigido 0011001, que est de acordo com o cdigo transmitido.
Problema relacionado

Repita o processo ilustrado nesse exemplo se o cdigo recebido for 0111001.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

117

EXEMPLO 244 O cdigo 101101010 recebido. Corrija qualquer erro. Existem quatro bits de paridade, sendo que a paridade usada a mpar.
Soluo

Primeiro, faa uma tabela de posio de bit como a Tabela 215.


TA B E L A 2 1 5

DESIGNAO DOS BITS POSIO DOS BITS NMERO DA POS. EM BINRIO Cdigo recebido

P1 1 0001 1

P2 2 0010 0

D1 3 0011 1

P3 4 0100 1

D2 5 0101 0

D3 6 0110 1

D4 7 0111 0

P4 8 1000 1

D5 9 1001 0

Primeira verificao de paridade: O bit P1 verifica as posies 1, 3, 5, 7 e 9. Existem dois 1s nesse grupo. A verificao de paridade incorreta. Segunda verificao de paridade: O bit P2 verifica as posies 2, 3, 6 e 7. Existem dois 1s nesse grupo. A verificao de paridade incorreta. Terceira verificao de paridade: O bit P3 verifica as posies 4, 5, 6 e 7. Existem dois 1s nesse grupo. A verificao de paridade incorreta. Quarta verificao de paridade: O bit P4 verifica as posies 8 e 9. Existe um 1 nesse grupo. A verificao de paridade correta.

1 (LSB)

0 (MSB)

Resultado: O cdigo de posio de erro 0111 (binrio sete). Isso diz que o bit na posio 7 est errado. O cdigo correto portanto 101101110.
Problema relacionado

O cdigo 101111001 recebido. Corrija qualquer erro se a paridade mpar foi usada.

SEO 212 REVISO

1. Qual cdigo de paridade mpar est errado? (a) 1011 (a) 11000110 (a) 1010100 (b) 1110 (c) 0101 (d) 1000 (c) 10101010 (c) 1110111 (d) 11111011 (d) 10001100 2. Qual cdigo de paridade par est errado? (b) 00101000 (b) 0100000 3. Acrescente um bit de paridade par no final de cada um dos seguintes cdigos: 4. Quantos bits de paridade so necessrios para os bits de dados 11010 usando o cdigo de Hamming? 5. Crie o cdigo de Hamming para os bits de dados 0011 usando a paridade par.

118

S I S T E M A S D I G I TA I S

RESUMO

O nmero binrio um nmero posicional em que o peso de cada dgito de um nmero inteiro uma potncia positiva de dois e o peso de cada dgito da parte fracionria uma potncia de dois negativa. Os pesos num nmero inteiro aumentam da direita para a esquerda (do dgito menos significativo para o mais significativo). Um nmero binrio pode ser convertido para um nmero decimal somando os valores decimais dos pesos de todos os 1s no nmero binrio. Um nmero inteiro decimal pode ser convertido em binrio usando a soma dos pesos ou o mtodo da diviso sucessiva por 2. Um nmero decimal fracionrio pode ser convertido para binrio usando a soma dos pesos ou o mtodo da multiplicao sucessiva por 2. As regras bsicas para a adio binria so:

0+0=0 0+1=1 1+0=1 1 + 1 = 10

As regras bsicas para a subtrao binria so:

00=0 11=1 10=1 10 1 = 1


O complemento de 1 de um nmero binrio obtido trocando 1s por 0s e 0s por 1s. O complemento de 2 de um nmero binrio obtido somando 1 ao complemento de 1. A subtrao binria pode ser realizada por meio de adio usando o mtodo do complemento de 1 ou de 2. Um nmero binrio positivo representado por um bit de sinal 0. Um nmero binrio negativo representado por um bit de sinal 1. Para operaes aritmticas, os nmeros binrios negativos so representados na forma do complemento de 2 ou complemento de 1. Em operaes de adio, um overflow possvel quando os dois nmeros so positivos ou quando os dois nmeros so negativos. Um bit de sinal incorreto numa soma indica a ocorrncia de um overflow. O sistema de numerao hexadecimal consiste de 16 dgitos e caracteres, de 0 a 9 seguidos de A at F. Um dgito hexadecimal representa um nmero de 4 bits sendo a sua principal finalidade a simplificao de padres de bits tornando-os de fcil leitura. Um nmero decimal pode ser convertido para hexadecimal usando o mtodo da diviso sucessiva por 16. O sistema de numerao octal consiste de oito dgitos, de 0 a 7. Um nmero decimal pode ser convertido para octal usando o mtodo da diviso sucessiva por 8. A converso de octal para binrio realizada simplesmente substituindo cada dgito octal pelo seu equivalente binrio de 3 bits. O processo invertido na converso de binrio para octal. Um nmero decimal convertido para BCD substituindo cada dgito decimal pelo cdigo binrio de 4 bits apropriado. ASCII um cdigo alfanumrico de 7 bits que amplamente usado em sistemas de computador para entrada e sada de informao. Um bit de paridade usado para detectar um erro num cdigo. O cdigo Hamming prov a deteco e correo de um nico erro numa palavra de cdigo.

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

119

T E R M O S I M P O R TA N T E S
ASCII usado.

Os termos importantes e outros termos em negrito destacados no captulo so definidos no glossrio que se encontra no final do livro. Cdigo Padro Americano para Troca de Informaes; o cdigo alfanumrico mais amplamente

Alfanumrico Consiste de numerais, letras e outros caracteres.

BCD Decimal codificado em binrio; um cdigo digital no qual cada um dos dgitos decimais, de 0 a 9, representado por um grupo de quatro bits. Byte Um grupo de oito bits. Cdigo Hamming Um tipo de cdigo de correo de erro. Hexadecimal Descreve um sistema de numerao com base 16. LSB MSB Bit menos significativo; o bit mais direita num cdigo ou nmero inteiro binrio. Bit mais significativo; o bit mais esquerda num cdigo ou nmero inteiro binrio.

Nmero em ponto flutuante Uma representao numrica baseada em notao cientfica na qual o nmero consiste de um expoente e uma mantissa. Octal Descreve um sistema de numerao com base oito. Paridade Em relao aos cdigos binrios, a condio de paridade par ou mpar do nmero de 1s num grupo de cdigo.

AUTOTESTE

As respostas esto no final do captulo.

1. 2 101 + 8 100 igual a


(a) 10 (a) 13 (a) 121 (a) 10010 (a) 11001111 (a) 101001 (a) 001 (b) 280 (b) 49 (b) 221 (b) 11000 (c) 2,8 (c) 11 (c) 441 (d) 28 (d) 3 (d) 256 (d) 01001 (d) 11101111

2. O nmero binrio 1101 igual ao no nmero decimal 3. O nmero binrio 11011101 igual ao nmero decimal 4. O nmero decimal 17 igual ao nmero binrio
(c) 10001

5. O nmero decimal 175 igual ao nmero binrio


(b) 10101110 (b) 101010 (b) 010 (c) 101 (c) 10101111

6. O resultado da soma de 11010 + 01111 igual a


(c) 110101 (d) 100 (c) 11000110 (c) 01001000 (c) 01000101 (c) 11011110 (d) 32 bits (d) 109 (c) 26345218 (d) 231625018 (d) 10101010 (d) 00111000 (d) 10000101 (d) 01011101 (d) 101000

7. A diferena de 110 010 igual a 8. O complemento de 1 de 10111001


(a) 01000111 (a) 00110111 (a) 01111010 (a) 01011110 (a) 8 bits (a) 19 (b) 01000110 (b) 00110001 (b) 11111010 (b) 10100010 (b) 16 bits (b) 109

9. O complemento de 2 de 11001000 10. O nmero decimal +122 expresso na forma do complemento de 2 como 11. O nmero decimal 34 expresso na forma do complemento de 2 como 12. Um nmero binrio de ponto flutuante de preciso simples tem um total de
(c) 24 bits (c) 91

13. Na forma do complemento de 2, o nmero binrio 10010011 igual ao nmero decimal 14. O nmero binrio 101100111001010100001 pode ser escrito em octal como
(a) 54712308 (b) 54712418

120

S I S T E M A S D I G I TA I S

15. O nmero binrio 10001101010001101111 pode ser escrito em hexadecimal como


(a) AD46716 (b) 8C46F16 (c) 8D46F16 (d) AE46F16

16. O nmero binrio equivalente a F7A916


(a) 1111011110101001 (c) 1111111010110001 (a) 111011010 (b) 1110111110101001 (d) 1111011010101001 (c) 010001110011 (d) 010011110011

17. O nmero BCD para o decimal 473


(b) 110001110011

18. Consulte a Tabela 27. O comando STOP em ASCII


(a) 1010011101010010011111010000 (c) 1001010110110110011101010001 (b) 1010010100110010011101010000 (d) 1010011101010010011101100100 (d) 1110111

19. O cdigo que tem erro de paridade par


(a) 1010011 (b) 1101000 (c) 1001000

PROBLEMAS
SEO 21

As respostas para os problemas de nmero mpar esto no final do livro.

Nmeros Decimais
1. Qual o peso do dgito 6 em cada um dos seguintes nmeros decimais?

(a) 1386 (a) 10 (a) 471

(b) 54.692 (b) 100 (b) 9356

(c) 671.920 (d) 1.000.000

2. Expresse cada um dos seguintes nmeros decimais como uma potncia de dez:

(c) 10.000 (c) 125.000

3. Determine o valor de cada dgito nos nmeros decimais a seguir: 4. At que valor possvel contar com nmeros decimais de 4 dgitos?

SEO 22

Nmeros Binrios
5. Converta para decimal os nmeros binrios a seguir:

(a) 11 (e) 1001 (a) 1110 (e) 10101

(b) 100 (f) 1100 (b) 1010 (f) 11101

(c) 111 (g) 1011 (c) 11100 (g) 10111

(d) 1000 (h) 1111 (d) 10000 (h) 11111 (c) 1000001,111 (f) 1110001,0001

6. Converta os seguintes nmeros binrios para decimal:

7. Converta cada nmero binrio a seguir para decimal:

(a) 110011,11 (d) 1111000,101 (g) 1011010,1010

(b) 101010,01 (e) 1011100,10101 (h) 1111111,11111

8. Qual o maior nmero decimal que pode ser representado pelas seguintes quantidades de dgitos binrios (bits)?

(a) dois (f) sete (a) 17 (e) 81 (a) 0 a 7 (d) 32 a 63

(b) trs (g) oito (b) 35 (f) 114

(c) quatro (h) nove (c) 49 (g) 132 (b) 8 a 15 (e) 64 a 75

(d) cinco (i) dez (d) 68 (h) 205

(e) seis (j) onze

9. Quantos bits so necessrios para representar os seguintes nmeros decimais?

10. Determine a seqncia binria para cada seqncia decimal a seguir:

(c) 16 a 31

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

121

SEO 23

Converso de Decimal para Binrio


11. Converta cada nmero decimal a seguir para binrio usando o mtodo da soma dos pesos:

(a) 10 (e) 61 (a) 0,32 (a) 15 (e) 40 (a) 0,98 SEO 24

(b) 17 (f) 93

(c) 24 (g) 125

(d) 48 (h) 186

12. Converta cada frao decimal para binrio usando o mtodo da soma dos pesos:

(b) 0,246 (b) 21 (f) 59

(c) 0,0981 (d) 34 (h) 73

13. Converta cada nmero decimal para binrio usando o mtodo da diviso sucessiva por 2.

(c) 28 (g) 65

14. Converta cada frao decimal para binrio usando o mtodo da multiplicao sucessiva por 2:

(b) 0,347

(c) 0,9028

Aritmtica Binria
15. Some os seguintes nmeros binrios:

(a) 11 01 (d) 111 110 (a) 11 1 (d) 1110 11 (a) 11 11 (d) 1001 110 (a) 100 10 SEO 25

(b) 10 10 (e) 1001 101 (b) 101 100 (e) 1100 1001 (b) 100 10 (e) 1101 1101 (b) 1001 11

(c) 101 11 (f) 1101 1011 (c) 110 101 (f) 11010 10111 (c) 111 101 (f) 1110 1101 (c) 1100 100

16. Use a subtrao direta para os seguintes nmeros binrios:

17. Realize as seguintes multiplicaes binrias:

18. Faa a operao de diviso binria conforme indicado:

Complementos de 1 e de 2 de Nmeros Binrios


19. Determine o complemento de 1 de cada nmero binrio:

(a) 101 (d) 11010111 (a) 10 (e) 11100 SEO 26

(b) 110 (e) 1110101 (b) 111 (f) 10011

(c) 1010 (f) 00001 (d) 1101 (h) 00111101

20. Determine o complemento de 2 de cada nmero binrio a seguir usando qualquer mtodo:

(c) 1001 (g) 10110000

Nmeros Sinalizados
21. Expresse cada nmero decimal a seguir em um nmero binrio do tipo sinal-magnitude de 8 bits:

(a) 29 (a) 34 (a) 12

(b) 85 (b) 57 (b) 68

(c) 100 (c) 99 (c) 101

(d) 123 (d) 115 (d) 125 (c) 10111111

22. Expresse cada nmero decimal a seguir como um nmero de 8 bits na forma do complemento de 1: 23. Expresse cada nmero decimal a seguir como um nmero de 8 bits na forma do complemento de 2: 24. Determine o valor decimal de cada nmero binrio sinalizado a seguir na forma sinal-magnitude:

(a) 10011001

(b) 01110100

25. Determine o valor decimal de cada nmero binrio sinalizado a seguir na forma do complemento de 1:

(a) 10011001

(b) 01110100

(c) 10111111

122

S I S T E M A S D I G I TA I S

26. Determine o valor decimal de cada nmero binrio sinalizado a seguir na forma do complemento de 2:

(a) 10011001

(b) 01110100

(c) 10111111

27. Expresse cada um dos seguintes nmeros binrios no formato de ponto flutuante de preciso simples:

(a) 0111110000101011

(b) 100110000011000

28. Determine os valores dos nmeros em ponto flutuante de preciso simples a seguir:

(a) 1 10000001 01001001110001000000000 (b) 0 11001100 10000111110100100000000 SEO 27 Operaes Aritmticas com Nmeros Sinalizados
29. Converta cada par de nmeros decimais para binrio e some-os usando a forma do complemento de 2.

(a) 33 e 15

(b) 56 e 27

(c) 46 e 25

(d) 110 e 84

30. Realize cada adio a seguir na forma do complemento de 2:

(a) 00010110 00110011 (a) 10001100 00111001 (a) 00110011 00010000

(b) 01110000 10101111 (b) 11011001 11100111 (b) 01100101 11101000

31. Realize cada adio a seguir na forma do complemento de 2: 32. Realize cada subtrao a seguir na forma do complemento de 2: 33. Multiplique 01101010 por 11110001 na forma do complemento de 2. 34. Divida 01000100 por 00011001 na forma do complemento de 2:

SEO 28

Nmeros Hexadecimais
35. Converta para binrio cada nmero hexadecimal a seguir:

(a) 3816 (e) 410016 (a) 1110 (d) 10100110 (a) 2316 (e) F316 (a) 8 (e) 284

(b) 5916 (f) FB1716

(c) A1416 (g) 8A9D16

(d) 5C816

36. Converta para hexadecimal cada nmero binrio a seguir:

(b) 10 (e) 1111110000 (c) 1A16 (g) 5C216 (c) 33 (g) 4019

(c) 10111 (f) 100110000010 (d) 8D16 (h) 70016 (d) 52 (h) 6500 (c) FF16 BB16 (c) FD16 8816

37. Converta para decimal cada nmero hexadecimal a seguir:

(b) 9216 (f) EB16 (b) 14 (f) 2890

38. Converta para hexadecimal cada nmero decimal a seguir:

39. Realize as seguintes adies:

(a) 3716 2916 (a) 5116 4016 SEO 29 Nmeros Octais

(b) A016 6B16 (b) C816 3A16

40. Realize as seguintes subtraes:

41. Converta para decimal cada nmero octal a seguir:

(a) 128 (f) 5578 (a) 15 (e) 100

(b) 278 (g) 1638 (b) 27 (f) 142

(c) 568 (h) 10248 (c) 46 (g) 219

(d) 648 (i) 77658 (d) 70 (h) 435

(e) 1038

42. Converta para octal cada nmero decimal a seguir fazendo divises sucessivas por 8:

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

123

43. Converta para binrio cada nmero octal a seguir:

(a) 138 (f) 46538

(b) 578 (g) 132718

(c) 1018 (h) 456008

(d) 3218 (i) 1002138

(e) 5408

44. Converta para octal cada nmero binrio a seguir:

(a) 111 (d) 101010 (g) 101100011001 SEO 210

(b) 10 (e) 1100 (h) 10110000011

(c) 110111 (f) 1011110 (i) 111111101111000

Decimal Codificado em Binrio (BCD)


45. Converta para BCD 8421 cada um dos seguintes nmeros decimais:

(a) 10 (g) 44

(b) 13 (h) 57

(c) 18 (i) 69

(d) 21 (j) 98

(e) 25 (k) 125

(f) 36 (l) 156

46. Converta para binrio direto cada um dos nmeros do Problema 45 e compare o nmero de bits necessrios nesses dois problemas. 47. Converta para BCD os seguintes nmeros decimais:

(a) 104 (f) 210

(b) 128 (g) 359

(c) 132 (h) 547

(d) 150 (i) 1051

(e) 186

48. Converta para decimal os nmeros BCD a seguir:

(a) 0001 (d) 00011000 (g) 01000101

(b) 0110 (e) 00011001 (h) 10011000

(c) 1001 (f) 00110010 (i) 100001110000

49. Converta para decimal cada um dos nmeros BCD a seguir:

(a) 10000000 (c) 001101000110 (e) 011101010100 (g) 100101111000 (i) 1001000000011000 (a) (c) (e) (g) (a) (c) (e) (g)
0010 0001 0111 0010 00011000 00010001 01000000 01000111 1000 0110 1001 1000 00100101 00100111 10011000 10010111

(b) 001000110111 (d) 010000100001 (f) 100000000000 (h) 0001011010000011 (j) 0110011001100111 (b) 0101 0011 (d) 1000 0001 (f) 01100100 00110011 (h) 10000101 00010011 (b) 0111 0101 (d) 1001 0111 (f) 01010001 01011000 (h) 010101100001 011100001000 (c) 6 4 (g) 113 101 (d) 17 12 (h) 295 157

50. Some os seguintes nmeros BCD:

51. Some os seguintes nmeros BCD:

52. Converta para BCD cada par de nmeros decimais e faa a soma conforme indicado:

(a) 4 3 (e) 28 23 SEO 211 Cdigos Digitais

(b) 5 2 (f) 65 58

53. Numa determinada aplicao, uma seqncia de 4 bits varia ciclicamente de 1111 a 0000. Existe uma alterao de 4 bits, e em funo de atrasos no circuito, essas alteraes podem no ocorrer no mesmo instante. Por exemplo, se o LSB mudar primeiro, o nmero aparecer como 1110 durante a transio de 1111 para 0000 podendo ser interpretado erroneamente pelo sistema. Ilustre como o cdigo Gray evita esse problema.

124

S I S T E M A S D I G I TA I S

54. Converta para cdigo Gray cada nmero binrio a seguir:

(a) 11011 (a) 1010 (a) 1 (f) 29

(b) 1001010 (b) 00010 (b) 3 (g) 56

(c) 1111011101110 (c) 11000010001 (d) 10 (i) 107 (e) 18

55. Converta para binrio cada cdigo Gray a seguir: 56. Converta para ASCII cada um dos seguintes nmeros decimais. Consulte a Tabela 27.

(c) 6 (h) 75

57. Determine cada caractere codificado a seguir em ASCII. Consulte a Tabela 27.

(a) 0011000 (d) 0100011

(b) 1001010 (e) 0111110

(c) 0111101 (f) 1000010

58. Decodifique a seguinte mensagem codificada em ASCII:


1001000 1100101 1101100 1101100 1101111 0101110 0100000 1001000 1101111 1110111 0100000 1100001 1110010 1100101 0100000 1111001 1101111 1110101 0111111

59. Escreva em hexadecimal a mensagem apresentada no Problema 58. 60. Converta para ASCII a seguinte linha comando de um programa de computador:

30 INPUT A,B SEO 212 Cdigos de Deteco e Correo de Erro


61. Determine qual dos seguintes cdigos com paridade par apresenta erro:

(a) 100110010 (a) 11110110 (a) 10100100

(b) 011101010 (b) 00110001 (b) 00001001

(c) 10111111010001010 (c) 01010101010101010 (c) 11111110

62. Determine qual dos seguintes cdigos com paridade mpar apresenta erro: 63. Acrescente um bit de paridade par aos seguintes bytes de dados: 64. Determine o cdigo de Hamming com paridade par para os bits de dados 1100. 65. Determine o cdigo de Hamming com paridade mpar para os bits de dados 1101. 66. Corrija qualquer erro em cada um dos seguintes cdigos de Hamming com paridade par.

(a) 1110100 (a) 110100011

(b) 1000111 (b) 100001101

67. Corrija qualquer erro em cada um dos seguintes cdigos de Hamming com paridade mpar.

R E S P O S TA S
SEES DE REVISO
SEO 21 Nmeros Decimais 1. (a) 1370: 10 (b) 6725: 100 (c) 7051: 1000 (d) 58,72: 0,1 2. (a) 51 (5 10) (1 1) (b) 137 (1 100) (3 10) (7 1) (c) 1492 (1 1000) (4 100) (9 10) (2 1) (d) 106,58 (1 100) (0 10)
(6 1) (5 0,1) (8 0,01)

SEO 22

Nmeros Binrios
1. 28 1 255 2. O peso 16. 3. 10111101,011 189,375

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S

CDIGOS

125

SEO 23

Converso de Decimal para Binrio (b) 57 111001 1. (a) 23 10111 (b) 21 10101 2. (a) 14 1110 Aritmtica Binria 1. (a) 1101 1010 10111 2. (a) 1101 0100 1001 3. (a) 110 111 101010

(c) 45,5 101101,1 (c) 0,375 0,011

SEO 24

(b) 10111 01101 100100 (b) 1001 0111 0010 (b) 1100 011 100

SEO 25

Complementos de 1 e de 2 de Nmeros Binrios 1. (a) Compl. de 1 de 00011010 11100101 (b) Compl. de 1 de 11110111 0000100 (c) Compl. de 1 de 10001101 01110010
2. (a) Compl. de 2 de 00010110 11101010 (b) Compl. de 2 de 11111100 0000010

(c) Compl. de 2 de 10010001 01101111 SEO 26 Nmeros Sinalizados


1. Sinal-magnitude: +9 = 00001001 2. Complemento de 1: 33 = 11011110 3. Complemento de 2: 46 = 11010010 4. Bit de sinal, expoente e mantissa.

SEO 27

Operaes Aritmticas com Nmeros Sinalizados


1. Casos da adio: o nmero positivo maior, o nmero negativo maior, ambos so positivos, ambos so negativos. 2. 00100001 10111100 11011101 3. 01110111 00110010 01000101 4. O sinal do produto positivo. 5. 00000101 01111111 01001111011 6. O sinal do quociente negativo. 7. 00110000 00001100 00000100

SEO 28

Nmeros Hexadecimais 1. (a) 10110011 B316


2. (a) 5716 01010111 3. 9B3016 39.72810 4. 57310 23D16 5. (a) 1816 3416 4C16 6. (a) 7516 2116 5416

(b) 110011101000 CE816

(b) 3A516 001110100101 (c) F8OB16 1111100000001011

(b) 3F16 2A16 6916 (b) 9416 5C16 3816

SEO 29

Nmeros Octais (b) 1258 8510 1. (a) 738 5910 (b) 16310 2438 2. (a) 9810 1428 (b) 7238 111010011 (c) 56248 101110010100 3. (a) 468 100110 (b) 1001100010 11428 (c) 10111111001 27718 4. (a) 110101111 6578 Decimal Codificado em Binrio (BCD) (b) 1000: 8 (c) 0001: 1 1. (a) 0010: 2

SEO 210

(d) 0100: 4

126

S I S T E M A S D I G I TA I S

2. (a) 610 0110

(b) 1510 00010101

(c) 27310 001001110011


-

3. (a) 10001001 8910

(d) 84910 100001001001 (b) 001001111000 27810

(c) 000101010111 15710

4. Um resultado de 4 bits invlido quando ele for maior que 910.

SEO 211

Cdigos Digitais 1. (a) 11002 1010 Gray 2. (a) 1000 Gray 11112
3. (a) K: 1001011 4B16

(b) 10102 1111 Gray (b) 1010 Gray 11002 (b) r: 1110010 7216 (d) : 0101011 2B16

(c) 110102 10111 Gray (c) 11101 Gray 101102

(c) $: 0100100 2416 SEO 212

Cdigos de Deteco e Correo de Erro


1. (c) 0101 tem um erro. 2. (d) 11111011 tem um erro. 3. (a) 10101001 (b) 01000001 4. Quatro bits de paridade. 5. 1000011 (os bits de paridade esto em cor)

(c) 11101110

(d) 10001101

PROBLEMAS RELACIONADOS APRESENTADOS NOS EXEMPLOS


21. 9 tem um valor de 900, 3 tem um valor de 30, 9 tem um valor de 9. 22. 6 tem um valor de 60, 7 tem um valor de 7, 9 tem um valor de 9/10 (0,9), 2 tem um valor de 2/100 (0,02), 4 tem um valor de 4/1000 (0,004). 23. 10010001 128 16 1 145 24. 10,111 2 0,5 0,25 0,125 2,875 25. 125 64 32 16 8 4 1 1111101
26. 39 100111 28. 111 100 011 29. 110 101 001 27. 1111 1100 11011 211. 1100 100 11 212. 00110101 210. 1101 1010 10000010

213. 01000000
TA B E L A 2 1 6

214.

Veja a Tabela 216.

215. 01110111 = + 11910

SINAL - MAGNITUDE 19 19 00010011 10010011

COMPL. DE 1 COMPL. DE 2 00010011 11101100 00010011 11101101

216. 11101011 2010

217. 11010111 4110

219. 01010101 220. 00010001 218. 11000010001010011000000000 222. (83)(59) 4897 (10110011011111 em complemento de 2) 221. 1001000110

223. 100 25 4 (0100)

224. 4F79C16

225. 01101011110100112

226. 6BD16 011010111101 210 29 27 25 24 23 22 20


1024 512 128 32 16 8 4 1 172510

227. 60A16 (6 256) (0 16) (10 1) 154610 228. 259110 A1F16


229. 4C16 3A16 8616

230. BCD16 17316 A5A16 231. (a) 0010112 1110 138


(c) 0011000002 9610 1408 (b) 0101012 2110 258 (d) 1111010101102 392610 75268

C A P T U LO 2

SISTEMAS

DE

N U M E R A O, O P E R A E S 234. 82,27610 237. (a) 111011 (Gray)

CDIGOS

127

232. 12507628

233. 1001011001110011 236. 10000010

235. 1001100101101000

(b) 1110102

238. A seqncia de cdigos para 80 INPUT Y 38163016201649164E1650165516541620165916 239. 01001011 240. Sim 241. 1110000 242. 001010001 243. O bit na posio 010 (2) est errado. O correto 0011001. 244. O bit na posio 0010 (2) est errado. O correto 111111000.

AUTOTESTE
1. (d) 9. (d) 17. (c) 2. (a) 10. (a) 18. (a) 3. (b) 11. (c) 19. (b) 4. (c) 12. (d) 5. (c) 13. (d) 6. (a) 14. (b) 7. (d) 15. (c) 8. (b) 16. (a)

3 P
3-1 3-2 3-3 3-4 3-5 3-6 3-7 3-8 3-9

PORTAS LGICAS
TPICOS DO CAPTULO OBJETIVOS DO CAPTULO

O Inversor A Porta AND A Porta OR A Porta NAND A Porta NOR As Portas OR Exclusivo e NOR Exclusivo Lgica Programvel Lgica de Funes Fixas Anlise de Defeito

Descrever a operao do inversor, da porta AND e da porta OR Descrever a operao da porta NAND e da porta NOR Expressar a operao da funo NOT e das portas AND, OR, NAND e NOR usando a lgebra Booleana Descrever a operao das portas EX-OR e EX-NOR Reconhecer e usar tanto os smbolos caractersticos de portas lgicas quanto os smbolos retangulares do padro da 91-1984 ANSI/IEEE.

Construir diagramas de temporizao mostrando as relaes de tempo entre as entradas e sadas de diversas portas lgicas Discutir os conceitos bsicos da lgica programvel Estabelecer comparaes bsicas entre as principais tecnologias de CIs (CMOS e TTL) Explicar as diferenas dentro das sries das famlias lgicas TTL e CMOS Definir tempo de atraso de propagao, dissipao de potncia, produto velocidade-potncia e fan-out relativo s portas lgicas Fazer uma lista especificando os circuitos integrados de funes fixas que contm os diversos tipos de portas lgicas Usar cada uma das portas lgicas em aplicaes simples Efetuar a anlise de defeito em circuitos com portas lgicas para os casos de curto-circuito e circuito aberto usando um osciloscpio

INTRODUO

TERMOS IMPORTANTES

Termos importantes na ordem em que aparecem no captulo.


A nfase deste captulo est na operao, aplicao e anlise de defeito de portas lgicas. As formas de onda que relacionam as entradas com a sada de uma porta lgica usando diagrama de temporizao so abordadas minuciosamente. Os smbolos lgicos usados para representar as portas lgicas esto de acordo com o padro 91-1984 da ANSI/IEEE. Esse padro foi adotado pela indstria privada e militar para uso em documentaes internas bem como na literatura publicada. Tanto a lgica programvel quanto a lgica de funes fixas so discutidas nesse captulo. Devido aos circuitos integrados (CIs) serem usados em todas as aplicaes, as funes lgicas de um dispositivo so geralmente mais importantes para o tcnico ou tecnlogo do que os detalhes da operao do circuito em nvel de componentes dentro do encapsulamento do CI. Portanto, a abordagem detalhada de dispositivos em nvel de componente pode ser tratada como um tpico opcional. Para aqueles que necessitam desse conhecimento e tm tempo, o Captulo 14 apresenta uma abordagem minuciosa da tecnologia de circuitos integrados digitais, no qual determinadas partes podem ser usadas como referncia ao longo desse livro. Sugesto: reveja a Seo 1-3 antes de iniciar o estudo deste captulo.

Inversor Tabela verdade Diagrama de temporizao lgebra Booleana Complemento Porta AND Habilitao Porta OR Porta NAND Porta NOR Porta EX-OR Arranjo AND

Fusvel Antifusvel EPROM EEPROM SRAM Dispositivo de destino JTAG CMOS TTL Tempo de atraso de propagao Fan-out Unidade de carga
AC E S S E O S I T E

DISPOSITIVOS LGICOS DE FUNES FIXAS

(SRIES CMOS E TTL) 74XX00 74XX02 74XX04 74XX08 74XX10 74XX11 74XX20 74XX21 74XX27 74XX30 74XX32 74XX86 74XX266

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

129

130

S I S T E M A S D I G I TA I S

3-1

O INVERSOR
O inversor (circuito NOT) realiza a operao denominada inverso ou complementao. O inversor troca um nvel lgico para o nvel lgico oposto. Em termos de bit, ele troca 1 por 0 e 0 por 1. Ao final do estudo desta seo voc dever ser capaz de:
Identificar os indicadores de negao e polaridade Identificar um inversor atravs do smbolo caracterstico ou retangular Gerar uma tabela-verdade para um inversor Descrever a operao lgica de um inversor.

Os smbolos lgicos padronizados para um inversor so mostrados na Figura 31. A parte (a) mostra os smbolos caractersticos e a parte (b) mostra os smbolos retangulares. Nesse livro geralmente so usados os smbolos caractersticos; entretanto, os smbolos retangulares so encontrados em muitas publicaes da indstria, sendo que o leitor deve se familiarizar com eles tambm (os smbolos lgicos esto de acordo com o Padro 91-1984 da ANSI/IEEE).

1 FIGURA 31

Smbolos lgicos padro para o inversor (padro 91-1984 da ANSI/IEEE).

(a) Smbolos caractersticos com indicadores de negao

(b) Smbolos retangulares com indicadores de polaridade

Os Indicadores de Negao e Polaridade


O indicador de negao um pequeno crculo () que indica a inverso ou complementao quando ele aparece na entrada ou sada de qualquer elemento lgico, como mostra a Figura 31(a) para o inversor. Geralmente, as entradas esto esquerda do smbolo lgico e a sada direita. Quando o pequeno crculo aparece na entrada significa que um 0 o estado de entrada ativo ou acionado e a entrada denominada de entrada ativa em nvel BAIXO. Quando o pequeno crculo aparece na sada significa que um 0 o estado de sada ativo ou acionado e a sada denominada de sada ativa em nvel BAIXO. A ausncia de um pequeno crculo na entrada ou sada significa que um 1 o estado ativo ou acionado, sendo que, nesse caso, a entrada ou sada denominada ativa em nvel ALTO. O indicador de polaridade ou nvel um tringulo ( ) que indica a inverso quando aparece na entrada ou sada de um elemento lgico, como mostra a Figura 31(b). Quando aparece na entrada significa que o nvel BAIXO o estado ativo ou acionado da entrada. Quando aparece na sada significa que o nvel BAIXO o estado ativo ou acionado da sada. Qualquer um dos indicadores (pequeno crculo e tringulo) pode ser usado nos smbolos caractersticos ou retangulares. A Figura 31(a) indica os principais smbolos de inversores usados nesse livro. Observe que uma troca no local de insero do indicador de negao ou polaridade no implica em uma mudana na forma do inversor operar.
TA B E L A 3 1

Tabela-verdade do inversor

Tabela-Verdade do Inversor
Quando um nvel ALTO aplicado na entrada de um inversor, um nvel BAIXO aparece na sada dele. Quando um nvel BAIXO aplicado na entrada de um inversor, um nvel ALTO aparece na sada dele. Essa operao aparece resumida na Tabela 31, que mostra a sada para cada entrada possvel em termos de nveis lgicos e os bits correspondentes. Uma tabela como essa denominada tabela-verdade.

ENTRADA BAIXO (0) ALTO (1)

SADA ALTO (1) BAIXO (0)

C A P T U LO 3

P O R TA S L G I C A S

131

Operao do Inversor
A Figura 32 mostra a sada de um inversor para um pulso de entrada, onde t1 e t2 indicam os pontos correspondentes nas formas de onda de entrada e sada. Quando a entrada for nvel BAIXO, a sada ser nvel ALTO; quando a entrada for nvel ALTO, a sada ser nvel BAIXO, gerando ento um pulso de sada invertido.

ALTO (1) BAIXO (0)

ALTO (1) t1 t2 t1 t2 BAIXO (0)

Pulso de entrada FIGURA 32

Pulso de sada

Operao de um inversor com um pulso de entrada. Abrir o arquivo F03-02 para verificar a operao de um inversor.

Diagramas de Temporizao
Lembre-se, do Captulo 1, de que um diagrama de temporizao basicamente um grfico que apresenta com preciso a relao temporal de duas ou mais formas de onda. Por exemplo, a relao temporal entre o pulso de sada e o de entrada na Figura 32 pode ser mostrado com um simples diagrama de temporizao alinhando os dois pulsos de forma que as bordas dos pulsos apaream numa relao temporal adequada. A borda de subida do pulso de entrada e a borda de descida do pulso de sada acontecem no mesmo instante (idealmente). De forma similar, a borda de descida do pulso de entrada e a borda de subida do pulso de sada ocorrem no mesmo instante (idealmente). Essa relao de temporizao mostrada na Figura 3-3. Os diagramas de temporizao so especialmente teis para ilustrar a relao temporal de formas de onda digital com mltiplos pulsos. Um diagrama de temporizao mostra a relao temporal de duas ou mais formas de onda.

Entrada FIGURA 33 t1 t2

Sada

Diagrama de temporizao para o caso da Figura 32.

EXEMPLO 31 Uma forma de onda aplicada no inversor da Figura 3-4. Determine a forma de onda de sada correspondente entrada e mostre o diagrama de temporizao. De acordo com o posicionamento do pequeno crculo, qual o estado ativo da sada?
1 FIGURA 34 0 Entrada Sada

Soluo

A forma de onda de sada exatamente oposta de entrada (invertida), conforme mostra a Figura 35, que um diagrama de temporizao. O estado ativo ou acionado da sada 0.

132

S I S T E M A S D I G I TA I S

1 0 1 FIGURA 35 0

Problema relacionado*

Se o inversor for mostrado com o indicador de negao (pequeno crculo) na entrada em vez da sada, em que isso afetaria o diagrama de temporizao?
* As respostas esto no final do captulo.

Expresso Lgica para um Inversor


A lgebra Booleana usa variveis e operadores para descrever um circuito lgico. Na lgebra Booleana, que a matemtica dos circuitos lgicos e ser abordada minuciosamente no Captulo 4, uma varivel representada por uma letra. O complemento de uma varivel representado por uma barra sobre a letra. Uma varivel pode assumir um valor 1 ou 0. Se uma determinada varivel for 1, o complemento dela ser 0 e vice-versa. A operao de um inversor (circuito NOT) pode ser expressa como a seguir: se a varivel de entrada denominada A e a varivel de sada denominada X, ento X=A Essa equao diz que a sada o complemento da entrada, assim, se A = 0, ento X = 1 e se A = 1, X = 0. A Figura 36 ilustra isso. A varivel complementada pode ser lida como A barra ou A negado.
FIGURA 36

O inversor complementa a varivel de entrada.

X=A

Uma Aplicao
A Figura 37 mostra um circuito que produz o complemento de 1 de um nmero de 8 bits. Os bits do nmero so inseridos nas entradas dos inversores e o complemento de 1 do nmero aparece nas sadas.

FIGURA 37

Exemplo de um circuito para gerar o complemento de 1 usando inversores.

C A P T U LO 3

P O R TA S L G I C A S

133

SEO 31 REVISO As respostas esto no final do captulo.

1. Quando um 1 est na entrada de um inversor, qual a sada? 2. Um pulso ativo em nvel ALTO (nvel ALTO quando acionado, e nvel BAIXO em caso contrrio) faz-se necessrio na entrada de um inversor. (a) Desenhe o smbolo lgico apropriado, usando a forma caracterstica e o indicador de negao, para o inversor dessa aplicao. (a) Descreva a sada quando um pulso positivo aplicado na entrada do inversor.

3-2

A PORTA AND

A porta AND uma das portas bsicas que pode ser combinada para formar qualquer funo lgica. Uma porta AND pode ter duas ou mais entradas e realizar uma operao conhecida como multiplicao lgica. Ao final do estudo desta seo voc dever ser capaz de: Identificar uma porta AND pelo seu smbolo caracterstico ou pelo seu smbolo retangular Descrever a operao de uma porta AND Gerar a tabela-verdade para uma porta AND com qualquer nmero de entradas Desenhar um diagrama de temporizao para uma porta AND com quaisquer formas de onda especificadas de entrada Escrever a expresso lgica para uma porta AND com qualquer nmero de entradas Discutir exemplos de aplicaes com portas AND

O termo porta usado para descrever um circuito que realiza uma operao lgica bsica. A porta AND composta de duas ou mais entradas e uma nica sada, conforme indicado pelo smbolo lgico padro mostrado na Figura 38. As entradas esto esquerda e a sada est direita de cada smbolo. A figura mostra portas com duas entradas; entretanto, uma porta AND pode ter qualquer nmero de entradas maior que um. Embora sejam apresentados como exemplos os smbolos caracterstico e retangular, o smbolo caracterstico, mostrado na parte (a), usado predominantemente nesse livro.
A B A B &

NOTA: COMPUTAO

(a) Formato caracterstico FIGURA 38

(b) Formato retangular com o smbolo de qualificao AND (&)

As portas lgicas so os blocos construtivos de computadores. A maioria das funes num computador, exceto certos tipos de memrias, so implementadas com portas lgicas usadas numa escala de integrao muito ampla. Por exemplo, um microprocessador, a principal parte de um computador, construdo com centenas de milhares ou ainda milhes de portas lgicas.

Smbolos lgicos padres para a porta AND de duas entradas (padro 91-1984 da ANSI/IEEE).

Operao de uma Porta AND


Uma porta AND produz uma sada de nvel ALTO apenas quando todas as entradas forem nvel ALTO. Quando qualquer uma das entradas for nvel BAIXO, a sada ser nvel BAIXO. Portanto, o propsito bsico da porta AND determinar quando certas condies so simultaneamente verdadeiras, conforme indicado pelos nveis ALTOS em todas as entradas e para produzir um nvel ALTO na sada para indicar que todas essas condies so verdadeiras. As entradas da porta AND de 2 entradas mostrada na Figura 38 so denominadas A e B e a sada denominada X. A operao da porta pode ser expressa da seguinte forma: Para uma porta AND de 2 entradas, a sada X ser nvel ALTO apenas quando as entradas A e B forem nvel ALTO; X ser nvel BAIXO quando A ou B for nvel BAIXO, ou ainda quando A e B forem nvel BAIXO. Uma porta AND pode ter mais que duas entradas.

134

S I S T E M A S D I G I TA I S

A Figura 39 ilustra uma porta AND de 2 entradas com todas as quatro possibilidades de combinaes de entrada e a sada resultante para cada uma.
BAIXO (0) BAIXO (0) BAIXO (0) ALTO (1)

BAIXO (0)

BAIXO (0)

ALTO (1) BAIXO (0) FIGURA 39

BAIXO (0)

ALTO (1) ALTO (1)

ALTO (1)

Todas as combinaes possveis de nveis lgicos para uma porta AND de 2 entradas. Abra o arquivo F03-09 para verificar a operao de uma porta AND.

Tabela-Verdade da Porta AND


Para uma porta AND, todas as entradas em nvel ALTO fazem com que a sada seja nvel ALTO. A operao lgica de uma porta pode ser expressa com uma tabela-verdade que apresenta uma lista de todas as combinaes de entrada com as correspondentes sadas, conforme ilustrado na Tabela 32 para uma porta AND de 2 entradas. A tabela-verdade pode ser expandida para qualquer nmero de entradas. Embora os termos ALTO e BAIXO tendem a dar um sentido fsico aos estados de entrada e sada, a tabela-verdade expressa com 1s e 0s; um nvel ALTO equivalente a um 1 e um nvel BAIXO equivalente a um 0 em lgica positiva. Para qualquer porta AND, independente do nmero de entradas, a sada nvel ALTO apenas quando todas as entradas forem nveis ALTOS.
TA B E L A 3 2

Tabela-verdade para uma pota AND de 2 entradas

ENTRADAS A B 0 0 1 1 0 1 0 1

SADA X 0 0 0 1

1 = ALTO, 0 = BAIXO

O nmero total de combinaes possveis de entradas binrias para uma porta determinado pela seguinte frmula: Equao 31 N = 2n onde N o nmero de combinaes de entrada possveis e n o nmero de variveis de entrada. Para ilustrar, Para duas variveis de entrada: Para trs variveis de entrada: Para quatro variveis de entrada: N = 2 = 4 combinaes
2

N = 23 = 8 combinaes N = 24 = 16 combinaes

Podemos determinar o nmero de combinaes binrias de entrada com qualquer nmero de entradas usando a Equao 31.

C A P T U LO 3

P O R TA S L G I C A S

135

EXEMPLO 32 (a) Desenvolva a tabela-verdade para uma porta AND de 3 entradas. (b) Determine o nmero total de combinaes de entrada possveis para uma porta AND de 4 entradas.
Soluo

(a) Existem oito combinaes de entrada possveis (23 = 8) para uma porta AND de 3 entradas. O lado da entrada da tabela-verdade (Tabela 33) mostra todas as oito combinaes de trs bits. O lado da sada todo de 0s exceto quando todos os bits de entradas so 1s.
TA B E L A 3 3

A 0 0 0 0 1 1 1 1

ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

SADA X 0 0 0 0 0 0 0 1

4 (b) N = 2 = 16. Existem 16 combinaes binrias possveis de entrada para uma porta AND de 4 entradas.

Problema relacionado

Desenvolva a tabela-verdade para uma porta AND de 4 entradas.

Operao com Formas de Onda nas Entradas


Na maioria das aplicaes, as entradas de uma porta no apresentam nveis estacionrios mas so formas de onda de tenso que variam freqentemente entre os nveis lgicos ALTO e BAIXO. Agora vamos analisar a operao das portas AND com formas de onda de pulsos nas entradas, tendo em mente que uma porta obedece a operao de uma tabela-verdade independente se as entradas dela so nveis constantes ou nveis que variam (ALTO e BAIXO). Vamos examinar a operao com forma de onda nas entradas de uma porta AND observando as entradas uma relativa a outra para determinar o nvel de sada num determinado instante. Na Figura 310, as entradas A e B so nvel ALTO (1) durante o intervalo de tempo t1, tornando a sada X nvel ALTO (1) durante esse intervalo de tempo. Durante o intervalo de tempo t2, a entrada A

0 A B X

0 FIGURA 310

t1

t2

t3

t4

t5

Exemplo da operao de uma porta AND com um diagrama de temporizao mostrando as relaes entre entrada e sada.

136

S I S T E M A S D I G I TA I S

nvel BAIXO (0) e a entrada B nvel ALTO (1), de forma que a sada nvel BAIXO (0). Durante o intervalo de tempo t3, as duas entradas so nvel ALTO (1) novamente, portanto a sada nvel ALTO (1). Durante o intervalo de tempo t4, a entrada A nvel ALTO (1) e a entrada B nvel BAIXO (0), resultando num nvel BAIXO na sada. Finalmente, durante o intervalo de tempo t5, a entrada A nvel BAIXO (0), a entrada B nvel BAIXO (0), sendo portanto a sada nvel BAIXO (0). Assim como sabemos, um diagrama de formas de onda de entrada e sada que mostram as relaes temporais denominado de diagrama de temporizao.

EXEMPLO 33 Se duas formas de onda, A e B, so aplicadas nas entradas de uma porta AND conforme mostrado na Figura 311, qual a forma de onda de sada resultante?
A ALTO BAIXO ALTO BAIXO

A B X

ALTO BAIXO A e B so nvel ALTO durante esses quatro intervalos de tempo. Portanto, X nvel ALTO.

FIGURA 311

Soluo

A forma de onda na sada X nvel ALTO apenas quando as formas de onda em A e B forem nvel ALTO conforme o diagrama de temporizao visto na Figura 311. Determine a forma de onda de sada e mostre o diagrama de temporizao no caso em que o segundo e o quarto pulsos na forma de onda A mostrada na Figura 311 forem substitudos por nveis BAIXOS.

Problema relacionado

Lembre-se, quando analisamos a operao de portas lgicas num diagrama de temporizao, importante prestar ateno nas relaes temporais de todas as entradas entre si e com a sada.

EXEMPLO 34 Para as formas de onda de entrada, A e B, vistas na Figura 312, mostre a forma de onda de sada relacionando-a adequadamente s entradas.
A Entradas B ALTO BAIXO ALTO BAIXO

A B X

Sada X FIGURA 312

ALTO BAIXO

C A P T U LO 3

P O R TA S L G I C A S

137

Soluo

A forma de onda de sada nvel ALTO apenas quando as duas formas de onda de entrada estiverem em nvel ALTO conforme mostra o diagrama de temporizao. Mostre a forma de onda de sada se a entrada B da porta AND vista na Figura 312 for sempre nvel ALTO.

Problema relacionado

EXEMPLO 35 Para a porta AND de 3 entradas mostrada na Figura 313, determine a forma de onda de sada em relao s entradas.
A A B C

X FIGURA 313

Soluo

A forma de onda da sada X da porta AND de 3 entradas nvel ALTO apenas quando todas as trs formas de onda de entrada (A, B e C) estiverem em nvel ALTO. Qual a forma de onda de sada da porta AND vista na Figura 313 se a entrada C estiver sempre em nvel ALTO?

Problema relacionado

Expresses Lgicas para uma Porta AND


A funo lgica AND de duas variveis representada matematicamente tanto colocando um ponto entre as duas variveis, como AB, quanto simplesmente escrevendo as letras adjacentes sem o ponto, como AB. Normalmente usamos a representao por letras porque mais fcil escrever. A multiplicao Booleana segue as mesmas regras bsicas que regem a multiplicao binria, que foi discutida no Captulo 2 cujas regras so as seguintes: 00=0 01=0 10=0 11=1 A multiplicao Booleana o mesmo que a funo AND. A operao realizada por uma porta AND de 2 entradas pode ser expressa na forma de equao como podemos ver a seguir: se uma varivel de entrada for A, a outra varivel for B e a varivel de sada for X, ento a expresso Booleana : X = AB

NOTA: COMPUTAO

Os computadores so capazes de utilizar todas as operaes lgicas bsicas quando necessrio manipular seletivamente certos bits em um ou mais bytes de dados. As manipulaes seletivas de bits so feitas com mscaras. Por exemplo, para limpar (tornar todos os bits 0s) os quatro bits direita num byte de dados, mantendo os quatro bits esquerda, fazemos uma operao AND do byte de dados com 11110000 para obter o resultado desejado. Observe que a operao AND de qualquer bit com 1 resulta num bit que tem o mesmo valor do primeiro. Se fizermos a operao AND de 10101010 com a mscara 11110000, o resultado 10100000.

138

S I S T E M A S D I G I TA I S

A Figura 314(a) mostra o smbolo lgico da porta AND com as duas variveis de entrada e a varivel de sada indicadas.
A B C D (c)

A B (a) FIGURA 314 X = AB

A B C (b)

X = ABC

X = ABCD

Expresses Booleanas para portas AND com duas, trs e quatro entradas.

Quando variveis so mostradas juntas, como em ABC, elas so inter-relacionadas por uma operao AND.

Para estender as expresses AND para mais de duas variveis de entrada, use simplesmente uma nova letra para cada varivel de entrada. A funo de uma porta AND de trs entradas, por exemplo, pode ser expressa como X = ABC, onde A, B e C so as variveis de entrada. A expresso para uma porta AND de 4 entradas pode ser X = ABCD, e assim por diante. As partes (b) e (c) da Figura 314 mostram portas AND com trs e quatro variveis de entrada, respectivamente. Podemos avaliar a operao de uma porta AND usando a expresso Booleana para a sada. Por exemplo, cada varivel nas entradas pode ser 1 ou 0; assim para uma porta AND de 2 entradas, fazemos as substituies na equao de sada, X = AB, conforme mostra a Tabela 34. Essa avaliao mostra que a sada X de uma porta AND um 1 (ALTO) apenas quando as duas entradas forem 1s (nveis ALTOS). Uma anlise similar pode ser feita para qualquer nmero de variveis de entrada.
TA B E L A 3 4

A 0 0 1 1

B 0 1 0 1

AB = X 000 010 100 111

Aplicaes
A Porta AND e um Dispositivo de Habilitao/Desabilitao Uma aplicao comum de uma porta AND para habilitar (ou seja, permitir) a passagem de um sinal (forma de onda digital) de um ponto para outro em certos momentos e inibir (evitar) a passagem do sinal em outros momentos. Um exemplo simples do uso particular de uma porta AND mostrado na Figura 315, onde a porta AND controla a passagem de um sinal (forma de onda A) para um contador digital. A finalidade desse circuito medir a freqncia da forma de onda A. O pulso de habilitao tem uma largura (durao) de precisamente 1s. Quando o pulso de habilitao est em nvel ALTO, a forma de onda A passa pela porta chegando ao contador; e quando o pulso de habilitao est em nvel BAIXO, o sinal no passa atravs da porta (est desabilitado). Durante o intervalo de 1 segundo (1 s) do pulso de habilitao, os pulsos da forma de onda A passam atravs da porta AND para o contador. O nmero de pulsos que passam durante o intervalo de 1 s igual a freqncia da forma de onda A. Por exemplo, a Figura 315 mostra seis pulsos em um segundo, que correspondem a uma freqncia de 6 Hz. Se 1000 pulsos passam atravs da porta no intervalo de 1 s do pulso de habilitao, existem 1000 pulsos/s, ou uma freqncia de 1000 Hz. O contador conta o nmero de pulsos por segundo e produz uma sada binria que vai para o circuito de decodificao e display para gerar a leitura da freqncia. O pulso de habilitao se repete em intervalos determinados e uma nova contagem atualizada feita de forma que se a freqncia variar, o novo valor ser mostrado no display. Entre os pulsos de habilitao, o contador

C A P T U LO 3
1s

P O R TA S L G I C A S

139

A Contador Hablitao 1s Inicializado com zero entre os pulsos de habilitao. Registrador, decodificador e display de freqncia

FIGURA 315

Uma porta AND realizando a funo de habilitao/desabilitao para um freqencmetro.

inicializado de forma a comear em zero cada vez que o pulso de habilitao ocorrer. O valor da freqncia atual armazenado num registrador de forma que o display no afetado pela inicializao do contador. Um Sistema de Alarme para Cinto de Segurana Na Figura 316, uma porta AND usada em um sistema simples de alarme para cinto de segurana de automvel para detectar quando a chave de ignio est ligada e o cinto de segurana no est afivelado. Se a chave de ignio estiver ligada, um nvel ALTO produzido na entrada A da porta AND. Se o cinto de segurana no estiver afivelado adequadamente, um nvel ALTO produzido na entrada B da porta AND. Alm disso, quando a chave de ignio acionada, um temporizador ativado produzindo um nvel ALTO na entrada C por 30 s. Se todas as trs condies estiverem presentes, ou seja, se a ignio estiver ligada e o cinto de segurana estiver afivelado e o temporizador estiver em operao, a sada da porta AND ser nvel ALTO e um alarme audvel acionado para lembrar o motorista.

ALTO = lig. Chave de A BAIXO = deslig. ignio Cinto ALTO = no-afivelado de B BAIXO = afivelado segurana Circuito de alarme audvel Nvel ALTO ativa o alarme. Temporizador FIGURA 316 Ignio lig. = nvel ALTO por 30s

Um circuito simples de um alarme para cinto de segurana usando uma porta AND.

SEO 32 REVISO

1. Em que situao a sada de uma porta AND nvel ALTO? 2. Em que situao a sada de uma porta AND nvel BAIXO? 3. Descreva a tabela-verdade para uma porta AND de 5 entradas.

140

S I S T E M A S D I G I TA I S

3-3

A PORTA OR
A porta OR uma das portas bsicas a partir das quais todas as funes lgicas so construdas. Uma porta OR pode ter duas ou mais entradas e realiza o que conhecemos como adio lgica. Ao final do estudo desta seo voc dever ser capaz de: Identificar uma porta OR pelo smbolo caracterstico ou pelo smbolo retangular Descrever a operao de uma porta OR Gerar a tabela-verdade para uma porta OR com um nmero qualquer de entradas Desenhar o diagrama de temporizao para uma porta OR com quaisquer formas de onda especificadas de entrada Escrever a expresso lgica para um porta OR com um nmero qualquer de entradas Discutir exemplos de aplicaes da porta OR

Uma porta OR pode ter mais que duas entradas.

Uma porta OR tem duas ou mais entradas e uma sada, conforme indicado pelos smbolos lgicos padro mostrados na Figura 317, onde esto ilustradas portas OR de duas entradas. Uma porta OR pode ter um nmero qualquer de entradas maior que um. Embora sejam mostrados os smbolos caracterstico e retangular, o smbolo caracterstico para a porta OR o smbolo usado neste livro.
A B A B 1

FIGURA 317

Smbolos lgicos padro para a porta OR de duas entradas (padro 91-1984 da ANSI/IEEE).

(a) Formato caracterstico

(b) Forma retangular com o smbolo de qualificao OR ( 1)

Operao de uma Porta OR


Uma porta OR produz um nvel ALTO na sada quando qualquer das entradas for nvel ALTO. A sada ser nvel BAIXO apenas quando todas as entradas estiverem em nvel BAIXO. Portanto, uma porta OR determina quando uma ou mais de suas entradas estiverem em nvel ALTO e produz um nvel ALTO na sada dela para indicar essa condio. A Figura 317 mostra uma porta OR de 2 entradas, as quais so identificadas por A e B e uma sada identificada por X. A operao dessa porta pode ser expressa da seguinte forma: Para uma porta OR de 2 entradas, a sada X ser nvel ALTO quando a entrada A ou a entrada B estiverem em nvel ALTO, ou quando tanto A quanto B estiverem em nvel ALTO; a sada X ser nvel BAIXO apenas quando as duas entradas A e B estiverem em nvel BAIXO. O nvel ALTO o nvel de sada ativo ou acionado para a porta OR. A Figura 318 ilustra a operao de uma porta OR de 2 entradas para todas as quatro combinaes de entrada possveis.

BAIXO (0) BAIXO (0)

BAIXO (0)

BAIXO (0) ALTO (1)

ALTO (1)

ALTO (1) BAIXO (0) FIGURA 318

ALTO (1)

ALTO (1) ALTO (1)

ALTO (1)

Todas as combinaes de nveis lgicos possveis para uma porta OR de 2 entradas. Abra o arquivo F03-18 para verificar a operao da porta OR.

C A P T U LO 3

P O R TA S L G I C A S

141

Tabela-Verdade da Porta OR
A operao de uma porta OR de 2 entradas descrita na Tabela 35. Essa pode ser expandida para um nmero qualquer de entradas; porm independente do nmero de entradas, a sada ser nvel ALTO quando uma ou mais entradas estiverem em nvel ALTO.
TA B E L A 3 5

Para uma porta OR, se pelo menos uma entrada for nvel ALTO, a sada ser nvel ALTO.

ENTRADAS A B 0 0 1 1 0 1 0 1

SADA X 0 1 1 1

Tabela-verdade para uma porta OR de 2 entradas

1 = ALTO, 0 = BAIXO

Operao com Formas de Onda nas Entradas


Agora vamos analisar a operao de uma porta OR com formas de onda digitais nas entradas, tendo em mente a operao lgica dessa porta. Novamente, o mais importante na anlise da operao da porta com formas de onda digitais a relao temporal de todas as formas de onda envolvidas. Por exemplo, na Figura 319, as entradas A e B esto em nvel ALTO (1) durante o intervalo de tempo t1, fazendo com que a sada X seja nvel ALTO (1). Durante o intervalo de tempo t2, a entrada A est em nvel BAIXO, porm, devido entrada B estar em nvel ALTO (1), a sada est em nvel ALTO (1). Durante o intervalo t3, as duas entradas esto em nvel BAIXO (0), de forma que a sada est em nvel BAIXO durante esse intervalo de tempo. Durante o intervalo de tempo t4, a sada nvel ALTO (1), pois a entrada A est em nvel ALTO (1).

1 A B X

t1

t2

t3

t4

X FIGURA 319

Exemplo da operao de uma porta OR com um diagrama de temporizao mostrando as relaes temporais entre entradas e sada.

Nessa ilustrao, aplicamos a operao da porta OR segundo a sua tabela-verdade para cada um dos intervalos de tempo nos quais os nveis permanecem estveis (no mudam). Os Exemplos 36 a 38 ilustram a operao da porta OR com formas de onda nas entradas.

142

S I S T E M A S D I G I TA I S

EXEMPLO 36 Se as duas formas de onda de entrada, A e B (Figura 320), forem aplicadas na porta OR mostrada, qual a forma de onda resultante na sada?
Entrada A Entrada B A B X

Sada X Quando as duas entradas estiverem em nvel ALTO, a sada estar em nvel ALTO. FIGURA 320

Soluo

A forma de onda na sada X de uma porta OR de 2 entradas nvel ALTO quando uma das entradas, ou ainda ambas, estiverem em nvel ALTO conforme mostra o diagrama de temporizao. Nesse caso, as formas de onda das duas entradas nunca esto em nvel ALTO simultaneamente. Determine a forma de onda de sada e mostre o diagrama de temporizao se a entrada A for alterada de forma que ela seja nvel ALTO a partir do incio do primeiro pulso at o trmino do segundo pulso.

Problema relacionado

EXEMPLO 37 Para as formas de onda A e B, vistas na Figura 321, mostre a forma de onda de sada relacionando-a adequadamente as das entradas.
A Entradas B A B

Sada X FIGURA 321

Soluo

Quando uma ou ambas as entradas estiverem em nvel ALTO, a sada estar em nvel ALTO conforme mostra a forma de onda da sada X no diagrama de temporizao. Determine a forma de onda de sada e mostre o diagrama de temporizao se o pulso intermedirio da entrada A for substitudo por um nvel BAIXO.

Problema relacionado

C A P T U LO 3

P O R TA S L G I C A S

143

EXEMPLO 38 Para a porta OR de 3 entradas mostrada na Figura 322, determine a forma de onda de sada relacionando-a adequadamente com as formas de onda das entradas.
A B C A B C X

X FIGURA 322

Soluo

A sada ser nvel ALTO quando uma ou mais formas de onda nas entradas estiverem em nvel ALTO conforme indicado pela forma de onda da sada X no diagrama de temporizao. Determine a forma e onda de sada e mostre o diagrama de temporizao se a entrada C estiver sempre em nvel BAIXO.

Problema relacionado

Expresses Lgicas para uma Porta OR


A funo lgica OR de duas variveis representada matematicamente por um sinal + entre as duas variveis, por exemplo, A + B. A adio na lgebra Booleana envolve variveis cujos valores so o binrio 1 ou o binrio 0. As regras bsicas para a adio Booleana so: 0+0=0 0+1=0 1+0=0 1+1=1 A adio Booleana o mesmo que a funo OR. Observe que a adio Booleana difere da adio binria no caso em que dois 1s so somados. No existe carry na adio Booleana. A operao de uma porta OR de 2 entradas pode ser expressa como segue: se uma varivel de entrada for A, se a outra varivel for B e se a varivel de sada dor X, a expresso Booleana : X=A+B A Figura 323(a) mostra o smbolo lgico da porta OR com as identificaes das duas variveis de entrada e da varivel de sada. Quando variveis so separadas pelo sinal +, elas esto submetidas operao OR.

A B (a) FIGURA 323 X=A+B

A B C (b)

X=A+B+C

A B C D (c)

X=A+B+C +D

Expresses Booleanas para portas OR de duas, trs e quatro entradas.

144

S I S T E M A S D I G I TA I S

NOTA: COMPUTAO

Uma outra operao de mscara usada na programao de computadores para tornar igual a 1 (setar) determinados bits de um byte de dados sem afetar quaisquer outros bits, feita com uma operao OR. Utilizase uma mscara que contm 1s nas posies onde os bits de dados devem ser setados. Por exemplo, se queremos forar para que o bit mais significativo de um byte de dados seja igual a 1, porm mantendo os bits restantes inalterados, podemos implementar uma operao OR do byte de dados com a mscara 10000000.

Para estender a operao OR para mais que duas variveis de entrada, um nova letra usada para cada varivel adicional. Por exemplo, a funo de uma porta OR de 3 entradas pode ser expressa como X = A + B + C. A expresso para uma porta OR de 4 entradas pode ser escrita como X = A + B + C + D, e assim por diante. As partes (b) e (c) da Figura 323 mostram portas OR com trs e quatro variveis de entrada, respectivamente. A operao da porta OR pode ser determinada usando as expresses Booleanas para a sada X substituindo todas as combinaes possveis de 1 e 0 nas variveis de entrada, conforme mostra a Tabela 36 para uma porta OR de 2 entradas. Esse clculo mostra que a sada X de uma porta OR um 1 (ALTO) quando qualquer uma ou mais de uma das entradas for 1 (ALTO). Uma anlise similar pode ser estendida para portas OR com um nmero qualquer de variveis de entrada.
TA B E L A 3 6

A 0 0 1 1

B 0 1 0 1

A+ B= X 0+0=0 0+1=1 1+0=1 1+1=1

Uma Aplicao
Uma seo simplificada de um sistema de alarme para deteco de intruso mostrado na Figura 324. Esse sistema pode ser usado num ambiente de uma casa (um ambiente com duas janelas e uma porta). Os sensores so chaves magnticas que produzem uma sada em nvel ALTO quando abertas e em nvel BAIXO quando fechadas. Enquanto as janelas e a porta estiverem fechadas, as chaves esto fechadas e todas as trs entradas da porta OR estaro em nvel BAIXO. Quando uma das janelas ou a porta for aberta, ser produzido um nvel ALTO numa entrada da porta OR e a sada dessa porta vai para nvel ALTO. Isso gera a ativao e memorizao num circuito de alarme para advertir a intruso.

Sensores de porta/ janela aberta ALTO = Aberto BAIXO = Fechado Nvel ALTO ativa o alarme Circuito do alarme FIGURA 324

Um sistema simplificado de deteco de intruso usando uma porta OR.

SEO 33 REVISO

1. Em que situao a sada de uma porta OR nvel ALTO? 2. Em que situao a sada de uma porta OR nvel BAIXO? 3. Descreva a tabela-verdade de uma porta OR de 3 entradas.

C A P T U LO 3

P O R TA S L G I C A S

145

3-4

A PORTA NAND

A porta NAND um elemento lgico popular porque ela pode ser usada como uma porta universal; ou seja, as portas NAND podem ser usadas em combinao para realizarem operaes AND, OR e inverso. A propriedade universal da porta NAND ser analisada em detalhes no Captulo 5. Ao final do estudo desta seo voc dever ser capaz de: Identificar uma porta NAND pelo seu smbolo caracterstico ou pelo seu smbolo retangular Descrever a operao de uma porta NAND Desenvolver a tabela-verdade para uma porta NAND com um nmero qualquer de entradas Desenhar um diagrama de temporizao para uma porta NAND com quaisquer formas de onda de entrada especificadas Escrever a expresso lgica para uma porta NAND com um nmero qualquer de entradas Descrever a operao da porta NAND em termos do seu equivalente OR negativo Discutir exemplos de aplicaes de portas NAND

O termo NAND uma contrao de NOT-AND e implica numa funo AND com uma sada complementada (invertida). O smbolo lgico padro para uma porta NAND de duas entradas e o seu equivalente com uma porta AND seguida de um inversor so mostrados na Figura 325(a), onde o smbolo significa equivalncia. O smbolo retangular mostrado na parte (b).

A porta NAND o mesmo que uma AND exceto que a sada invertida.

A B

A B

A B

&

(a) Formato caracterstico de uma porta NAND de 2 entradas e o seu equivalente NOT/AND FIGURA 325

(b) Formato retangular de uma porta NAND de 2 entradas com o indicador de polaridade

Smbolos lgicos padres para a porta AND de duas entradas (padro 91-1984 da ANSI/IEEE).

Operao de uma Porta NAND


Uma porta NAND produz uma sada de nvel BAIXO apenas quando todas as entradas estiverem em nvel ALTO. Quando qualquer uma das entradas for nvel BAIXO, a sada ser nvel ALTO. Para o caso especfico de uma porta NAND de 2 entradas, conforme mostra a Figura 325 com as entradas indicadas por A e B e a sada por X, a operao dela pode ser expressa como a seguir: Para uma porta NAND de 2 entradas, a sada X ser nvel BAIXO apenas quando as entradas A e B estiverem em nvel ALTO; X ser nvel ALTO quando A ou B for nvel BAIXO ou ainda quando A e B estiverem em nvel BAIXO. Observe que essa operao oposta a da AND em termos do nvel lgico de sada. Numa porta NAND, o nvel BAIXO (0) o nvel ativo ou acionado da sada, conforme indicado pelo pequeno crculo na sada. A Figura 326 ilustra a operao de uma porta NAND para todas as quatro combinaes de entrada e a Tabela 37 a tabela-verdade que resume a operao lgica de uma porta NAND de 2 entradas.

146

S I S T E M A S D I G I TA I S
BAIXO (0) BAIXO (0) BAIXO (0) ALTO (1)

ALTO (1)

ALTO (1)

ALTO (1) BAIXO (0) FIGURA 326

ALTO (1)

ALTO (1) ALTO (1)

BAIXO (0)

Operao de uma porta NAND de 2 entradas. Abra o arquivo F03-26 para verificar a operao da porta NAND.

TA B E L A 3 7

Tabela-verdade para uma porta NAND de 2 entradas

ENTRADAS A B 0 0 1 1 0 1 0 1

SADA X 1 1 1 0

1 = ALTO, 0 = BAIXO

Operao com Formas de Onda nas Entradas


Agora analisaremos a operao de uma porta NAND com formas de onda digitais nas entradas. Lembre-se, da tabela-verdade, de que a nica vez que a sada nvel BAIXO ocorre quando todas as entradas esto em nvel ALTO.

EXEMPLO 39 Se as duas formas de onda A e B mostradas na Figura 327 forem aplicadas nas entradas de uma porta NAND, determine a forma de onda de sada resultante.
A A B B O pequeno crculo indica uma sada ativa em nvel BAIXO. X

X A e B esto nvel ALTO durante esses quatro intervalos de tempo. Portanto, X baixo. FIGURA 327

Soluo

A forma de onda na sada X nvel BAIXO apenas durante os quatro intervalos de tempo em que as duas formas de onda A e B esto em nvel ALTO conforme mostra o diagrama de temporizao. Determine a forma de onda de sada e mostre o diagrama de temporizao se a forma de onda da entrada B for invertida.

Problema relacionado

C A P T U LO 3

P O R TA S L G I C A S

147

EXEMPLO 310 Mostre a forma de onda de sada para uma porta NAND de 3 entradas, conforme a Figura 328, estabelecendo a relao temporal com as entradas.
A B C A B C X

X FIGURA 328

Soluo

A forma de onda da sada X nvel BAIXO apenas quando todas as trs formas de onda das entradas estiverem em nvel ALTO como mostra o diagrama de temporizao. Determine a forma de onda de sada e mostre o diagrama de temporizao se a forma de onda da entrada A for invertida.

Problema relacionado

Operao Equivalente OR Negativa de uma Porta NAND Inerente operao da porta NAND o fato de que uma ou mais entradas em nvel BAIXO, produzem uma sada de nvel ALTO. A Tabela 37 mostra que a sada X ser nvel ALTO (1) quando qualquer uma das entradas, A e B, for nvel BAIXO (0). A partir dessa anlise, uma porta NAND pode ser usada para implementar uma operao OR que necessita que uma ou mais entradas de nvel BAIXO produza uma sada de nvel ALTO. Esse aspecto da operao NAND referenciado como OR negativa. O termo negativa nesse contexto significa que as entradas so definidas para estarem no estado ativo ou acionado quando em nvel BAIXO. Para uma porta NAND de 2 entradas realizando uma operao OR negativa, a sada X ser nvel ALTO quando a entrada A ou B for nvel BAIXO ou quando ambas as entradas estiverem em nvel BAIXO. Quando uma porta NAND usada para detectar uma ou mais entradas de nvel BAIXO em vez de ser todas em nvel ALTO, ela est realizando a operao OR negativa e representada pelo smbolo lgico padro mostrado na Figura 329. Embora os dois smbolos mostrados na Figura 329 representem a mesma porta fsica, eles servem para definir o seu papel ou modo de operao numa aplicao particular, conforme ilustrado pelos Exemplos 311 a 313.

FIGURA 329

NAND

OR negativa

Smbolos-padro representando duas operaes equivalentes de uma porta NAND.

148

S I S T E M A S D I G I TA I S

EXEMPLO 311 Uma planta de fabricao usa dois tanques para armazenar certos produtos qumicos lquidos necessrios num processo de fabricao. Cada tanque tem um sensor que detecta quando o nvel do produto cai para 25% do nvel mximo. Os sensores produzem um nvel ALTO de 5 V quando os tanques esto com mais que 1/4 da capacidade. Quando o volume do produto no tanque cai para 1/4 do mximo, o sensor gera um nvel BAIXO de 0 V. necessrio que um diodo emissor de luz (LED light emitting diode) cinza num painel indicador mostre quando ambos os tanques esto acima de 1/4 da capacidade. Mostre como uma porta NAND pode ser usada para implementar essa funo.
Soluo

A Figura 330 mostra uma porta NAND com as suas duas entradas conectadas aos sensores de nvel do tanque e a sua sada conectada a um painel indicador. A operao pode ser descrita como a seguir: Se o tanque A e o tanque B esto com os nveis acima de 1/4, o LED est ligado.

+V Tanque A Sensor de nvel

ALTO ALTO Tanque B

BAIXO LED cinza sinaliza que ambos os tanques esto com os nveis acima de 1/4.

Sensor de nvel FIGURA 330

Enquanto as sadas dos dois sensores esto em nvel ALTO (5 V), indicando que os dois tanques esto com mais que 1/4 da capacidade, a sada da porta NAND estar em nvel BAIXO (0 V). O circuito do LED cinza est configurado de forma que uma tenso de nvel BAIXO ative-o.
Problema relacionado

Como o circuito visto na Figura 330 poderia ser modificado para monitorar os nveis de trs tanques em vez de dois?

EXEMPLO 312 O supervisor do processo produtivo descrito no Exemplo 311 preferiria ter um LED laranja para indicar quando pelo menos um dos tanques estiver abaixo de 1/4 da capacidade em vez de usar um LED cinza para indicar quando os dois tanques esto acima de 1/4 da capacidade. Mostre como essa solicitao pode ser implementada.
Soluo

A Figura 331 mostra uma porta NAND operando como uma porta OR negativa para detectar a ocorrncia de pelo menos um nvel BAIXO nas entradas. O sensor produz uma tenso de nvel BAIXO se o volume do tanque, ao qual est conectado, for igual ou menor que 1/4 da capacidade. Quando isso acontece, a sada da porta vai para nvel ALTO. O circuito do LED laranja no painel est configurado de forma que uma tenso de nvel ALTO liga o LED. A operao pode ser descrita da seguinte forma: Se o tanque A ou o tanque B, ou ainda ambos, estiverem abaixo de 1/4 da capacidade, o LED ligar.

C A P T U LO 3

P O R TA S L G I C A S

149

Tanque A

ALTO BAIXO Tanque B

ALTO LED laranja sinaliza se um ou ambos os tanques esto com os nveis menores que 1/4.

FIGURA 331

Observe que, aqui e no Exemplo 311, a mesma porta NAND de 2 entradas utilizada, porm, usado no diagrama um smbolo de porta diferente, ilustrando as formas nas quais as operaes NAND e OR negativa equivalente so usadas.
Problema relacionado

Como o circuito mostrado na Figura 331 pode ser modificado para monitorar quatro tanques em vez de dois?

EXEMPLO 313 Para a porta NAND de 4 entradas vista na Figura 332, operando como uma OR negativa, determine a sada em relao s entradas dadas.
Os pequenos crculos indicam entradas ativas em nvel BAIXO.

A B C D

A B C D

X FIGURA 332

Soluo

A forma de onda na sada X ser nvel ALTO em qualquer momento que a forma de onda numa entrada for nvel BAIXO conforme mostra o diagrama de temporizao. Determine a forma de onda de sada se a forma de onda na entrada A for invertida antes de ser aplicada na porta.

Problema relacionado

150

S I S T E M A S D I G I TA I S

Expresses Lgicas para uma Porta NAND


Uma barra sobre uma varivel ou variveis indica uma inverso. A expresso Booleana para a sada de uma porta NAND de 2 entradas X = AB Essa expresso diz que as duas variveis e entrada, A e B, so submetidas a uma operao AND e em seguida esta complementada, conforme indicado pela barra sobre a expresso AND. Essa a descrio na forma de equao da operao de uma porta NAND de duas entradas. Calculando essa expresso para todos os valores possveis para as variveis de entrada, obtemos o resultado mostrado na Tabela 38.
TA B E L A 3 8

A 0 0 1 1

B 0 1 0 1

AB = X 00 = 0 = 1 01 = 0 = 1 10 = 0 = 1 11 = 1 = 0

Uma vez determinada a expresso para uma dada funo lgica, essa funo pode ser calculada para todos os valores possveis das variveis. Esse clculo nos diz exatamente qual a sada do circuito lgico para cada uma das condies de entrada, nos dando portanto a descrio completa da operao lgica do circuito. A expresso NAND pode ser estendida para mais de duas variveis de entrada incluindo letras adicionais para representar as outras variveis.

SEO 34 REVISO

1. Quando uma sada de uma porta NAND nvel BAIXO? 2. Quando uma sada de uma porta NAND nvel ALTO? 3. Descreva as diferenas funcionais entre uma porta NAND e uma porta OR negativa. Elas tm a mesma tabela-verdade? 4. Escreva a expresso de sada para uma porta NAND com entradas A, B e C.

3-5

A PORTA NOR
A porta NOR, assim como a porta NAND, um elemento lgico til porque ela tambm pode ser usada como uma porta universal; ou seja, as portas NOR podem ser usadas em combinao para realizarem as operaes AND, OR e inverso. A propriedade universal da porta NOR ser examinada detalhadamente no Captulo 5. Ao final do estudo desta seo voc dever ser capaz de: Identificar uma porta NOR pelo seu smbolo caracterstico ou pelo seu smbolo retangular Descrever a operao de uma porta NOR Desenvolver a tabela-verdade para uma porta NOR com um nmero qualquer de entradas Desenhar um diagrama de temporizao para uma porta NOR para quaisquer formas de onda de entrada especificadas Escrever a expresso lgica para uma porta NOR com um nmero qualquer de entradas Descrever a operao de uma porta NOR em termos da AND negativa equivalente Discutir exemplos de aplicaes de porta NOR

C A P T U LO 3

P O R TA S L G I C A S

151

O termo NOR a contrao de NOT-OR e implica numa funo OR com a sada invertida (complementada). O smbolo lgico padro para uma porta NOR de 2 entradas e o circuito equivalente com uma OR seguida de um inversor so mostrados na Figura 333(a). O smbolo retangular mostrado na parte (b).
A B X A B X A B 1

O NOR o mesmo que o OR, exceto que a sada invertida.

(a) Formato caracterstico de uma porta NOR de 2 entradas e o seu equivalente NOT/OR FIGURA 333

(b) Formato retangular de uma porta NOR de 2 entradas com indicador de polaridade

Smbolos lgicos padro da porta NOR (padro 91-1984 da ANSI/IEEE).

Operao de uma Porta NOR


Uma porta NOR produz uma sada de nvel BAIXO quando qualquer uma de suas entradas for nvel ALTO. Apenas quando todas as suas entradas estiverem em nvel BAIXO que a sada ser nvel ALTO. Para o caso especfico de uma porta NOR de 2 entradas, conforme mostra a Figura 333 com as entradas identificadas por A e B e a sada identificada por X, a operao dessa porta a seguinte: Para uma porta NOR de 2 entradas, a sada X ser nvel BAIXO quando a entrada A ou a entrada B for nvel ALTO, ou quando ambas as entradas estiverem em nvel ALTO; a sada X ser nvel ALTO apenas quando as entradas A e B estiverem em nvel BAIXO. Essa operao resulta numa sada de nvel oposto ao da porta OR. Numa porta NOR, uma sada de nvel BAIXO est no nvel de sada ativo ou acionado conforme indicado pelo pequeno crculo na sada. A Figura 334 ilustra a operao de uma porta NOR de 2 entradas para todas as quatro combinaes possveis de entrada e a Tabela 39 mostra a tabela-verdade para uma porta NOR de 2 entradas.
BAIXO (0) BAIXO (0) BAIXO (0) ALTO (1)

ALTO (1)

BAIXO (0)

ALTO (1) BAIXO (0) FIGURA 334

BAIXO (0)

ALTO (1) ALTO (1)

BAIXO (0)

Operao de uma porta NOR de 2 entradas. Abra o arquivo F03-34 para verificar a operao da porta NOR
TA B E L A 3 9

ENTRADAS A B 0 0 1 1 0 1 0 1

SADAS X 1 0 0 0

Tabela-verdade para uma porta NOR de 2 entradas

1 = nvel ALTO, 0 = nvel BAIXO

Operao com Formas de Onda nas Entradas


Os prximos dois exemplos ilustram a operao de uma porta NOR com formas de onda digitais nas entradas. Novamente, assim como com outros tipos de portas, seguiremos a operao da tabela-verdade para determinar as formas de onda de sada relacionando-as adequadamente no tempo com as formas de onda das entradas.

152

S I S T E M A S D I G I TA I S

EXEMPLO 314 Se as duas formas de onda mostradas na Figura 335 so aplicadas em uma porta NOR, qual a forma de onda de sada resultante?
A B A B

X FIGURA 335

Soluo

Todas as vezes que qualquer entrada de uma porta NOR for nvel ALTO, a sada ser nvel BAIXO, conforme mostra a forma de onda da sada X no diagrama de temporizao. Inverta a entrada B e determine a forma de onda da sada em relao s entradas.

Problema relacionado

EXEMPLO 315 Mostre a forma de onda de sada para a porta NOR de 3 entradas vista na Figura 336 com a relao temporal adequada com as entradas.
A B C A B C X

X FIGURA 336

Soluo

A sada X nvel BAIXO quando qualquer entrada for nvel ALTO, conforme mostra a forma de onda da sada X no diagrama de temporizao. Com as entradas B e C invertidas, determine a sada e mostre o diagrama de temporizao.

Problema relacionado

Operao Equivalente AND Negativa de uma Porta NOR Uma porta NOR, assim como uma NAND, tem um outro aspecto de sua operao que inerente forma com que ela funciona logicamente. A Tabela 39 mostra que um nvel ALTO produzido na sada da porta apenas quando todas as entradas estiverem em nvel BAIXO. A partir dessa anlise, uma porta NOR pode ser usada para uma operao AND que necessita que todas as entradas estejam em nvel BAIXO para produzir uma sada em nvel ALTO. Esse aspecto da operao NOR denominado AND nega-

C A P T U LO 3

P O R TA S L G I C A S

153

tiva. O termo negativa nesse contexto significa que as entradas so definidas para estarem no estado ativo ou acionado quando em nvel BAIXO. Para uma porta NOR de 2 entradas realizando uma operao AND negativa, a sada X ser nvel ALTO apenas quando as entradas A e B estiverem em nvel baixo. Quando uma porta NOR usada para detectar todos os nveis BAIXOs em suas entradas, em vez de um ou mais nveis ALTOs, ela est realizando uma operao AND negativa e representada pelo smbolo padro mostrado na Figura 337. importante lembrar que os dois smbolos mostrados na Figura 337 representam fisicamente a mesma porta servindo apenas para fazer distino entre os dois modos de operao. Os prximos trs exemplos ilustram isso.
FIGURA 337 NOR AND negativo

Smbolos padro que representam as duas operaes equivalentes de uma porta NOR.

EXEMPLO 316 Um dispositivo necessrio para indicar quando dois nveis BAIXOs ocorrem simultaneamente nas entradas para produzir uma sada de nvel ALTO como uma indicao. Especifique o dispositivo.
FIGURA 338 BAIXO BAIXO ALTO

Soluo

Uma porta NOR de 2 entradas operando como uma porta AND negativa faz-se necessria para produzir uma sada de nvel ALTO quando as duas entradas estiverem em nvel BAIXO, conforme mostra a Figura 338. Um dispositivo necessrio para indicar quando ocorre um ou dois nveis ALTOs em suas entradas e produzir um nvel BAIXO na sada como uma indicao. Especifique o dispositivo.

Problema relacionado

EXEMPLO 317 Como parte de um sistema de monitoramento funcional de aeronaves, necessrio um circuito para indicar o estado do trem de aterrissagem antes da aterrissagem. Um LED cinza liga se os trs trens de aterrissagem estiverem adequadamente estendidos quando a chave de reduo de velocidade for ativada em preparao para a aterrissagem. Um LED laranja liga se algum dos trens de aterrissagem no for adequadamente estendido antes da aterrissagem. Quando o trem de aterrissagem est estendido, o seu sensor produz uma tenso de nvel BAIXO. Quando o trem de aterrissagem est retrado, o seu sensor produz uma tenso de nvel ALTO. Implemente um circuito que atenda a esse requisito.
Soluo

O circuito energizado apenas quando a chave de acionamento do trem de aterrissagem for ativada. Use uma porta NOR para cada um dos dois requisitos conforme mostra a Figura 339. Uma porta NOR opera como uma AND negativa para detectar um nvel BAIXO a partir de cada um dos trs sensores situados nos trs trens de aterrissagem. Quando as trs entradas da porta estiverem em nvel BAIXO, os trs trens de aterrissagem esto adequadamente estendidos resultando numa sada de nvel ALTO a partir da porta AND negativa ligando o LED cinza. A outra porta NOR opera como uma NOR para detectar se um ou mais trens de aterrissagem permanecem retrados quando a chave de acionamento do trem de aterrissagem estiver ativada. Quando um ou mais trens de ater-

154

S I S T E M A S D I G I TA I S

rissagem permanecerem retrados, o nvel ALTO resultante a partir do sensor detectado pela porta NOR, a qual produz uma sada de nvel BAIXO para ligar o LED laranja de advertncia.
+V Sensores do trem de aterrissagem Estendido = BAIXO Retrado = ALTO LED laranja Trem de aterrissagem retrado

LED cinza Todo o trem de aterrissagem estendido

FIGURA 339

Problema relacionado

Que tipo de porta deve ser usada para detectar se todos os trs trens de aterrissagem esto retrados aps levantar vo, considerando que necessrio uma sada em nvel BAIXO para ativar um LED?

D ICA P RTICA

Quando for acionar uma carga como um LED atravs de uma porta lgica, consulte as folhas de dados do fabricante para saber a capacidade mxima de acionamento (corrente de sada) do dispositivo. Uma porta lgica num CI comum pode no ser capaz de operar a corrente necessria requerida por certas cargas tais como LEDs. Existem disponveis muitos tipos de CIs de portas lgicas nos quais as sadas possuem buffers como sadas de coletor aberto (OC open colector) e dreno aberto (OD open drain). A capacidade de corrente de sada de um CI tpico de portas lgicas limitada a A ou uma faixa relativamente pequena de mA. Por exemplo, a tecnologia TTL padro pode operar com correntes de sada de at 16 mA. A maioria dos LEDs requer correntes na faixa de 10 mA a 50 mA.

EXEMPLO 318 Para a porta NOR de 4 entradas operando como uma AND negativa (Figura 340), determine a sada relacionando-a s entradas.
A B C D A B C D

X FIGURA 340

C A P T U LO 3

P O R TA S L G I C A S

155

Soluo

Todas as vezes que todas as entradas estiverem em nvel BAIXO, a sada estar em nvel ALTO como podemos ver na forma de onda da sada X no diagrama de temporizao. Determine a sada para a porta vista na Figura 340, sendo que a entrada D invertida, e mostre o diagrama de temporizao.

Problema relacionado

Expresses Lgicas para uma Porta NOR


A expresso Booleana para a sada de uma porta NOR de 2 entradas pode ser escrita como a seguir: X=A+B Essa equao diz que as duas variveis de entrada so submetidas a uma operao OR e ento esta complementada, conforme indicado pela barra sobre a expresso OR. Calculando essa expresso, obtemos o resultado mostrado na Tabela 310. A expresso NOR pode ser estendida para mais de duas variveis de entrada incluindo letras adicionais para representar as outras variveis.

A 0 0 1 1

B 0 1 0 1

A+B=X 0 + 0 = 0 = 1 0 + 1 = 1 = 0 1 + 0 = 1 = 0 1 + 1 = 1 = 0

TA B E L A 3 1 0

SEO 35 REVISO

1. Quando a sada de uma porta NOR nvel ALTO? 2. Quando a sada de uma porta NOR nvel BAIXO? 3. Descreva a diferena funcional entre uma porta NOR e uma porta AND negativa. Ambas tm a mesma tabela-verdade? 4. Escreva a expresso de sada para uma porta NOR de 3 entradas sendo as variveis de entrada A, B e C.

3-6

AS PORTAS OR EXCLUSIVO E NOR EXCLUSIVO

As portas OR exclusivo (EX-OR) e NOR exclusivo (EX-NOR) so formadas pela combinao de outras portas j estudadas, conforme veremos no Captulo 5. Entretanto, devido importncia fundamental dessas portas em muitas aplicaes, elas so tratadas como elementos lgicos bsicos tendo seus prprios smbolos lgicos. Ao final do estudo desta seo voc dever ser capaz de: Identificar as portas EX-OR e EX-NOR pelos seus smbolos caractersticos ou pelos seus smbolos retangulares Descrever a operao das portas EX-OR e EX-NOR Mostrar a tabela-verdade para as portas EX-OR e EX-NOR Desenhar um diagrama de temporizao para uma porta EX-OR e EX-NOR com quaisquer formas de onda de entrada especificadas Discutir exemplos de aplicaes de portas EX-OR e EX-NOR

156

S I S T E M A S D I G I TA I S

A Porta EX-OR
NOTA: COMPUTAO

As portas EX-OR conectadas para formar um circuito somador permite um computador realizar adio, subtrao, multiplicao e diviso numa unidade lgica e aritmtica (ALU arithmetic logic unit). Uma porta EX-OR combina as lgicas bsicas AND, OR e NOT.

Os smbolos padro para a porta OR exclusivo (EX-OR) so mostrados na Figura 341. A porta EX-OR tem apenas duas entradas.

A B (a) Formato caracterstico FIGURA 341

A B

=1

(b) Formato retangular com a EX-OR

Smbolos lgicos padro para a porta EX-OR.

Para uma porta EX-OR, entradas opostas fazem com que a sada seja nvel ALTO.

A sada de uma porta OR exclusivo (EX-OR) nvel ALTO apenas quando as duas entradas esto em nveis lgicos opostos. Essa operao pode ser expressa, com referncia s entradas A e B e sada X, como a seguir: Para uma porta EX-OR, a sada X nvel ALTO quando a entrada A for nvel BAIXO e a entrada B for nvel ALTO ou quando a entrada A for nvel ALTO e a entrada B for nvel BAIXO; a sada X nvel BAIXO quando A e B forem ambas nvel ALTO ou ambas nvel BAIXO. As quatro combinaes possveis de entrada e as sadas resultantes para uma porta EX-OR so ilustradas na Figura 342. O nvel ALTO o nvel ativo ou acionado da sada e ocorre apenas quando as entradas esto em nveis opostos. A operao de uma porta EX-OR est resumida na tabela-verdade mostrada na Tabela 311.

FIGURA 342

Todos os nveis lgicos possveis para uma porta EX-OR. Abra o arquivo F03-42 para verificar a operao da porta EX-OR.

BAIXO (0) BAIXO (0)

BAIXO (0)

BAIXO (0) ALTO (1)

HIGH (1)

ALTO (1) BAIXO (0)

ALTO (1)

ALTO (1) ALTO (1)

BAIXO (0)

TA B E L A 3 1 1

Tabela-verdade para uma porta EX-OR

ENTRADAS A B 0 0 1 1 0 1 0 1

SADA X 0 1 1 0

EXEMPLO 319 Um certo sistema contm dois circuitos idnticos operando em paralelo. Enquanto operam adequadamente, as sadas de ambos os circuitos so sempre as mesmas. Caso um dos circuitos tenha algum problema, as sadas tero nveis opostos em algum momento. Projete um sistema para detectar que uma falha ocorreu em um dos circuitos.
Soluo

As sadas dos circuitos so conectadas s entradas de uma porta EX-OR, conforme mostra a Figura 343. Uma falha em qualquer um dos circuitos produz sadas diferentes, fa-

C A P T U LO 3

P O R TA S L G I C A S

157

zendo com que as entradas da EX-OR tenham nveis opostos. Essa condio produz um nvel ALTO na sada da porta EX-OR, indicando uma falha num dos circuitos.
Circuito A ALTO ALTO (indica falha) Circuito B FIGURA 343 BAIXO

Problema relacionado

Considerando o sistema acima, a porta EX-OR sempre detectar falhas simultneas nos circuitos? Caso contrrio, sob que condio?

A Porta EX-NOR
Os smbolos padro para uma porta NOR exclusivo (EX-NOR) so mostrados na Figura 344. O pequeno crculo na sada da porta EX-NOR indica que sua sada oposta a da porta EX-OR. Quando os dois nveis lgicos de entrada so opostos, a sada de uma porta EX-NOR nvel BAIXO. A operao pode ser expressa como segue (A e B so as entradas e X a sada): Para uma porta EX-NOR, a sada X nvel BAIXO quando a entrada A for nvel BAIXO e a entrada B for nvel ALTO, ou quando A for nvel ALTO e B for nvel BAIXO. A sada X nvel ALTO quando A e B estiverem ambas em nvel ALTO ou ambas em nvel BAIXO.

A B (a) Formato caracterstico FIGURA 344

A B

=1

(b) Formato retangular

Smbolos lgicos padro para a porta EX-NOR.

As quatro combinaes possveis de entrada e as sadas resultantes para uma porta EX-NOR so mostradas na Figura 345. A operao de uma porta EX-NOR est resumida na Tabela 312. Observe que a sada nvel ALTO quando nveis iguais esto nas entradas.

BAIXO (0) BAIXO (0)

ALTO (1)

BAIXO (0) ALTO (1)

BAIXO (0)

ALTO (1) BAIXO (0) FIGURA 345

BAIXO (0)

ALTO (1) ALTO (1)

ALTO (1)

Todos os nveis lgicos possveis para uma porta EX-NOR. Abra o arquivo F03-45 para verificar a operao da porta EX-NOR.

158

S I S T E M A S D I G I TA I S
TA B E L A 3 1 2

Tabela-verdade para uma porta EX-NOR

ENTRADAS A B 0 0 1 1 0 1 0 1

SADA X 1 0 0 1

Operao com Formas de Ondas nas Entradas


Assim como fizemos com as outras portas, vamos examinar a operao das portas EX-OR e EXNOR com formas de onda nas entradas. Assim como fizemos, vamos aplicar a operao da tabela-verdade durante cada intervalo de tempo distinto das formas de onda digitais de entrada, conforme ilustrado na Figura 346 para uma porta EX-OR. Podemos ver que as formas de onda nas entradas A e B tm nveis opostos durante os intervalos de tempo t2 e t4. Portanto, a sada X est em nvel ALTO durante esses dois intervalos. Como as duas entradas esto no mesmo nvel lgico (ambas em nvel ALTO ou ambas em nvel BAIXO), durante os intervalos de tempo t1 e t3, a sada est em nvel BAIXO durante esses intervalos conforme mostra o diagrama de temporizao.

1 A B X

t1 FIGURA 346

t2

t3

t4

Exemplo de uma porta EX-OR operando com formas de onda digitais nas entradas.

EXEMPLO 320 Determine as formas de onda das sadas das portas EX-OR e EX-NOR, a partir das formas de onda nas entradas (A e B), conforme a Figura 347.
A A B

XOR

XNOR FIGURA 347

C A P T U LO 3

P O R TA S L G I C A S

159

Soluo

As formas de onda nas sadas so mostradas na Figura 347. Observe que a sada da EXOR est nvel ALTO apenas quando as duas entradas esto em nveis opostos. Observe tambm que a sada da EX-NOR est em nvel ALTO apenas quando as duas entradas esto no mesmo nvel lgico. Determine as formas de onda das sadas (Figura 347) se as duas formas de onda nas entradas A e B forem invertidas.

Problema relacionado

Uma Aplicao
Uma porta EX-OR pode ser usada como um somador de dois bits. Lembre, do Captulo 2, que as regras bsicas para a adio binria so as seguintes: 0 + 0 = 0, 0 + 1 = 1, 1 + 0 1 e 1 + 1 = 10. Um exame na tabela-verdade de uma porta EX-OR nos mostra que a sua sada o resultado da soma binria dos dois bits das entradas. No caso em que as duas entradas so 1s, a sada 0, porm no temos o carry de 1. No Captulo 6 veremos como as portas EX-OR so combinadas para implementar circuitos somadores-completos. A Figura 348 ilustra uma porta EX-OR usada como um somador bsico.
Bits de entrada A B 0 0 1 1 0 1 0 1 Sada (resultado da soma) 0 1 1 0 (sem o carry que 1)
FIGURA 348

Uma porta EX-OR usada como um somador de dois bits.

SEO 36 REVISO

1. Quando a sada de uma porta EX-OR nvel ALTO? 2. Quando a sada de uma porta EX-OR nvel BAIXO? 3. Como uma porta EX-OR pode ser usada para detectar quando dois bits so diferentes?

3-7

LGICA PROGRAMVEL

A lgica programvel foi introduzida no Captulo 1. Nesta seo, os conceitos bsicos do arranjo AND programvel, o qual representa a base para a maior parte da lgica programvel, so discutidos e as principais tecnologias de processo so abordadas. Um dispositivo lgico programvel (PLD programmable logic device) um dispositivo que no tem uma funo lgica fixa, mas que pode ser programado para implementar qualquer projeto lgico. Conforme j estudamos, os dois tipos de PLDs so SPLD e CPLD. Alm do PLD, um dispositivo de uma outra importante categoria da lgica programvel o FPGA. Por questo de simplicidade, todos esses dispositivos so referidos com PLDs. Alm disso, alguns conceitos importantes sobre programao so discutidos. Ao final do estudo desta seo voc dever ser capaz de:
Descrever o conceito de um arranjo AND programvel Discutir vrias tecnologias de processos Discutir insero por texto e insero grfica com os dois mtodos para projeto em lgica programvel Descrever os mtodos para fazer o download de um projeto para um dispositivo de lgica programvel Explicar a programao dentro do prprio sistema

160

S I S T E M A S D I G I TA I S

Conceitos Bsicos de um Arranjo AND


A maioria dos tipos de PLDs usa alguma forma de arranjo AND. Basicamente, esse arranjo consiste de portas AND e uma matriz de interconexes com conexes programveis em dada ponto de cruzamento, conforme mostra a Figura 349(a). A finalidade das conexes programveis de fazer ou desfazer uma conexo entre uma linha e uma coluna na matriz de interconexes. Para cada entrada de uma porta AND, apenas uma conexo programvel deixada intacta para conectar a varivel desejada entrada da porta. A Figura 349(b) ilustra um arranjo aps a programao.
Conexo programvel A A B B A A B B

X1

X1 = AB

X2

X2 = AB

X3

X3 = AB

(a) No programvel FIGURA 349

(b) Programvel

Conceito bsico de um arranjo AND.

EXEMPLO 321

Mostre como fica o arranjo AND visto na Figura 349(a) aps ser programado para obter as seguintes sadas: X1 = AB, X2 = AB, e X3 = A B
Soluo

Veja a Figura 350.


A A B B

X1

X2

X3

FIGURA 350

Problema relacionado

Quantas linhas, colunas e entradas de porta AND so necessrias para trs variveis de entrada num arranjo de 3 portas AND?

C A P T U LO 3

P O R TA S L G I C A S

161

Tecnologia de Processos para Conexes Programveis


Algumas diferentes tecnologias de processos usadas para implementar conexes programveis em PLDs.

Tecnologia de Fusvel Essa foi a tecnologia de conexes programveis original. Ela ainda usada em algumas SPLDs. O fusvel uma conexo metlica que conecta uma linha com uma coluna numa matriz de interconexes. Antes da programao, existe uma conexo fusvel em cada interconexo. Para programar um dispositivo, os fusveis selecionados so abertos passando-se uma corrente atravs deles que seja suficiente para queimar os fusveis e abrir a conexo. Os fusveis mantidos intactos provem as conexes entre linhas e colunas. A conexo fusvel ilustrada na Figura 351. Os dispositivos de lgica programvel que usam a tecnologia de fusvel so programados apenas uma vez (OTP one-time programmable).

FIGURA 351 (a) Fusvel intacto antes da programao (b) Corrente de programao (c) Fusvel aberto aps a programao

A conexo fusvel programvel.

Tecnologia Antifusvel Uma conexo programvel antifusvel o oposto de uma conexo fusvel. Em vez de quebrar a conexo, uma conexo feita durante a programao. Um antifusvel comea como um circuito aberto enquanto que um fusvel comea como um curto-circuito. Antes da programao, no existem conexes entre as linhas e colunas na matriz de interconexes. Um antifusvel consiste basicamente de dois condutores separados por um isolante. Para programar um dispositivo com a tecnologia antifusvel, um equipamento de programao aplica uma tenso suficiente no antifusvel selecionado para romper com a isolao entre os dois materiais condutores, fazendo com que o isolante se torne uma conexo de baixa resistncia. A conexo antifusvel ilustrada na Figura 352. Um dispositivo antifusvel tambm um dispositivo OTP (programvel apenas uma vez).
Contatos

+
Isolante

(a) O antifusvel est aberto antes da programao. (b) A tenso de programao (c) O antifusvel entra rompe a camada efetivamente em curto-circuito isolante e estabelece contato. aps a programao. FIGURA 352

A conexo antifusvel programvel.

Tecnologia EPROM Em certos dispositivos lgicos programveis, as conexes programveis so semelhantes s clulas de memria nas EPROMs (electrically programmable read-only memories). Esse tipo de PLD programado usando uma ferramenta especial conhecida como programador de dispositivo. O dispositivo inserido no programador, o qual conectado a um computador que executa um software de programao. A maioria dos PLDs baseados em EPROM do tipo OTP. Entretanto, os que apresentam um encapsulamento com janela podem ser apagados com luz ultravioleta (UV) e reprogramados usando um equipamento padro de programao de PLD. A tecnologia do processo EPROM usa um tipo especial de transistor MOS, conhecido como transistor de porta flutuante, como a conexo programvel. O dispositivo de porta flutuante utiliza um processo denominado tunelamento Fowler-Nordheim para colocar eltrons na estrutura de porta flutuante.

162

S I S T E M A S D I G I TA I S

Em um arranjo AND programvel, o transistor de porta flutuante funciona como uma chave para conectar a linha ao nvel ALTO ou ao nvel BAIXO, dependendo da varivel de entrada. Para variveis de entrada que no so usadas, o transistor programado para estar permanentemente desligado (aberto). A Figura 353 mostra uma porta AND num arranjo simples. A varivel A controla o estado do transistor na primeira coluna, e a varivel B controla o transistor na terceira coluna. Quando um transistor est desligado, assim como uma chave aberta, a linha de entrada da porta AND est em +V (ALTO). Quando um transistor est ligado, assim como uma chave fechada, a linha de entrada est conectada em GND (BAIXO). Quando a varivel A ou B for 0 (BAIXO), o transistor est ligado, mantendo a linha de entrada da porta AND em nvel BAIXO. Quando A ou B for 1 (ALTO), o transistor est desligado, mantendo a linha de entrada da porta AND em nvel ALTO.
Transistor ligado ou desligado pelo estado da entrada A A +V X = AB +V A B B Transistor permanentemente programado para estar desligado

FIGURA 353

Um arranjo AND simples com tecnologia EPROM. Por questo de simplicidade, apenas uma porta do arranjo mostrada.

Transistor ligado ou desligado pelo estado da entrada B

NOTA: COMPUTAO

A maioria dos projetos em nvel de sistema incorpora uma variedade de dispositivos tais como RAMs, ROMs, controladores e processadores que so interconectados por uma grande quantidade de dispositivos lgicos de propsitos gerais frequentemente referidos como lgica de interface. Os PLDs vieram para substituir muitos dos dispositivos de interface SSI e MSI. O uso de PLDs proporciona uma reduo na quantidade de encapsulamentos. Por exemplo, num sistema de memria de um computador, PLDs podem ser usados para decodificao de endereos e para gerar sinais de escrita bem como outras funes.

Tecnologia EEPROM A tecnologia de memria apenas de leitura programvel e apagvel eletricamente semelhante EPROM por usar tambm um tipo de transistor de porta flutuante em 2 clulas E CMOS. A diferena que EEPROM pode ser apagada e reprogramada eletricamente sem a necessidade de luz UV ou equipamentos especiais. Um dispositivos E2CMOS pode ser programado aps ser instalado na placa de circuito impresso, e muitos deles podem ser reprogramados enquanto operam num sistema. Isso denominado de programao dentro do sistema (ISP in-system programming). A Figura 353 tambm pode ser usada como um exemplo para representar um arranjo AND com a tecnologia EEPROM. Um arranjo flash um tipo de arranjo EEPROM que pode no apenas ser apagado de forma mais rpida que a tecnologia EEPROM padro, mas que tambm pode resultar em dispositivos de maior densidade. Tecnologia SRAM Muitos FPGAs e alguns CPLDs usam uma tecnologia de processo similar a que usada em memrias de acesso aleatrio estticas (SRAMs statics random-access memories). O conceito bsico de arranjos lgicos programveis baseado em SRAM ilustrado na Figura 354(a). Uma clula de memria do tipo SRAM usada para ligar ou desligar um transistor conectando ou desconectando linhas e colunas. Por exemplo, quando a clula de memria contm um 1 (branca), o transistor est ligado e quando contm um 0 (cinza) o transistor est desligado de forma que no existe conexo entre a linha e a coluna correspondente, como mostra a parte (c). A tecnologia SRAM diferente das outras tecnologias de processos discutidas porque ela uma tecnologia voltil. Isso significa que uma clula SRAM no retm o dado quando a alimentao desligada. Os dados da programao tm que ser carregados na memria; e quando a alimentao ligada, os dados da memria reprogramam o PLD baseado em SRAM. As tecnologias de processos do tipo fusvel, antifusvel, EPROM e EEPROM so no-volteis, de forma que elas retm as suas programaes quando a alimentao desligada. Um fusvel permanentemente aberto, um antifusvel permanentemente fechado e transistores de porta flutuante usados em arranjos baseados em EPROM e EEPROM podem reter a condio de estado ligado ou desligado indefinidamente.

C A P T U LO 3
A Clula SRAM A Clula SRAM B Clula SRAM B Clula SRAM

P O R TA S L G I C A S

163

Clula SRAM

Clula SRAM

Clula SRAM

Clula SRAM

X = AB

(a) Arranjo programvel baseado em SRAM

Clula SRAM 1

Clula SRAM 0

FIGURA 354 (b) Transistor ligado (c) Transistor desligado

Conceito bsico de um arranjo AND com tecnologia SRAM.

Programao de um Dispositivo
O conceito geral de programao foi introduzido no Captulo 1 e j vimos como interconexes podem ser feitas num arranjo simples abrindo ou fechando as conexes programveis. SPLDs, CPLDs e FPGAs so programados essencialmente da mesma forma. Os dispositivos com tecnologias de processos OTP (fusvel, antifusvel ou EPROM) tm que ser programados com um equipamento de hardware especial denominado programador. O programador conectado a um computador por meio de um cabo de interface padro, conforme mostra a Figura 355. O software de desenvolvimento instalado no computador e o dispositivo inserido no soquete do programador. A maioria dos programadores tem adaptadores, como o que mostrado na figura, o qual permite o uso de diferentes tipos de encapsulamentos.

Computador executando software de desenvolvimento para PLD

Adaptador

Programador

FIGURA 355

Sistema para programao de um PLD num equipamento de programao (programador).

164

S I S T E M A S D I G I TA I S

Dispositivos lgicos baseados em EEPROM e SRAM so reprogramados e podem ser reconfigurados muitas vezes. Embora um dispositivo programador possa ser usado para esse tipo de dispositivo, ele geralmente programado numa placa de desenvolvimento de PLD, como mostra a Figura 356. Um projeto lgico pode ser desenvolvido usando essa abordagem porque qualquer alterao necessria durante o processo de projeto pode ser facilmente realizada simplesmente reprogramando o PLD. Um PLD para o qual o projeto lgico em software pode ser transferido (operao de download) denominado de dispositivo destino. Alm do dispositivo destino, as placas de desenvolvimento propiciam tipicamente outros circuitos e conectores para interface com um computador e outros circuitos perifricos. Alm disso, so includos nas placas de desenvolvimento pontos de teste e dispositivos display para observar a operao do dispositivo programado.

Placa de desenvolvimento para PLD

FIGURA 356

Sistema de programao para dispositivos lgicos reprogramveis.

Insero do Projeto Conforme estudamos no Captulo 1, a insero do projeto a etapa onde o projeto lgico programado no software de desenvolvimento. As duas principais formas de insero de um projeto so a entrada via texto e a entrada grfica (esquemtico), sendo que os fabricantes de lgica de programao fornecem pacotes de softwares que do suporte aos seus dispositivos que trabalham com ambas as formas. A insero via texto na maioria dos softwares de desenvolvimento, independente do fabricante, suporta duas ou mais linguagens de desenvolvimento de hardware (HDLs). Por exemplo, todos os pacotes de software suportam os dois padres HDL da IEEE, VHDL e verilog. Alguns pacotes de softwares tambm suportam certas linguagens proprietrias tais como ABEL, CUPL e AHDL. No modo de insero grfico (esquemtico), os smbolos lgicos tais como das portas AND e OR so colocados na tela e interconectados para formar o circuito desejado. Nesse mtodo usamos os smbolos que nos so familiar; porm, na realidade, o software converte cada smbolo e as conexes num arquivo texto para o computador usar; um processo transparente para ns. Um exemplo simples mostrando uma tela com a insero via texto e uma tela com a insero grfica para uma porta AND mostrado na Figura 357. Como regra geral, a insero grfica usada para circuitos lgicos menos complexos e a insero via texto, embora tambm possa ser usada para lgicas bastante simples, usado para implementaes maiores e mais complexas.

Programao Dentro do Sistema


Certos CPLDs e FPGAs podem ser programados aps serem instalados na placa de circuito impresso (PCB printed circuit board). Aps o desenvolvimento do projeto lgico e o teste completo numa placa de desenvolvimento, o dispositivo pode ento ser programado mesmo j estando soldado na placa do sistema no qual vai operar. Alm disso, se for necessrio realizar uma alterao no projeto, o dispositivo na placa do sistema pode ser reconfigurado para incorporar as modificaes do projeto. Num sistema de produo, a programao de um dispositivo na prpria placa do sistema minimiza o manuseio e elimina a necessidade de manter estoques de dispositivos programados. Isso

C A P T U LO 3

P O R TA S L G I C A S

165

(a) Insero de texto VHDL. FIGURA 357

(b) Insero grfica (esquemtico) equivalente.

Exemplo da insero do projeto de uma porta AND.

tambm evita a possibilidade de partes com defeito serem colocadas no produto. Dispositivos no programados podem ser mantidos no almoxarifado e programados on-board (na placa do sistema) conforme a necessidade. Isso minimiza custos necessrios para inventrios e melhora a qualidade dos seus produtos. JTAG O padro JTAG estabelecido pela Joint Test Action Group o nome normalmente usado para o padro 1149.1 da IEEE. O padro JTAG foi desenvolvido para prover um mtodo simples, denominado varredura de limites, para teste da funcionalidade de dispositivos programveis bem como a identificao de conexes ruins em placas de circuitos, tais como curto-circuito entre pinos, pinos abertos, problemas em trilhas, entre outros. Mais recentemente, o padro JTAG tem sido usado como uma forma conveniente de configurar dispositivos programveis on-board. De acordo com o aumento da demanda por produtos programveis por campo, o uso do padro JTAG como uma forma conveniente de reprogramar CPLDs e FPGAs continua aumentando. Dispositivos JTAG tem um hardware interno dedicado que interpreta instrues e dados fornecidos por quatro sinais dedicados. Esses sinais so definidos pelo padro JTAG como Teste de Entrada de Dados (TDI Test Data In), Teste de Sada de Dados (TDO Test Data Out), Teste de Seleo de Modo (TMS Test Mode Select) e Teste de Clock (TCK Test Clock). O hardware dedicado JTAG interpreta instrues e dados nos sinais TDI e TMS e controla os dados de sada no sinal TDO. O sinal TCK usado como clock do processo. Uma placa de circuito impresso JTAG representada na Figura 358.

Sistema PCB PLD JTAG

Interface JTAG

TCK TDI TDO TMS

Hardware JTAG dentro do PLD

FIGURA 358

Ilustrao simplificada da programao dentro do sistema via interface JTAG.

166

S I S T E M A S D I G I TA I S

Processador Embutido Uma outra abordagem para programao dentro do sistema o uso de microprocessador e memria embutidos. O processador embutido no sistema juntamente com o CPLD ou FPGA e outros circuitos, sendo o processador dedicado finalidade de configurao do dispositivo programvel dentro do sistema. Conforme estudamos, os dispositivos baseados em SRAM so volteis perdendo os dados programados quando a alimentao desligada. necessrio armazenar os dados da programao numa memria apenas de leitura programvel (PROM programmable read-only memory), que no-voltil. Quando a alimentao ligada, o processador embutido toma o controle da transferncia de dados da PROM para o CPLD ou FPGA. Alm disso, um processador embutido usado algumas vezes para reconfigurao de um dispositivo programvel enquanto o sistema est em operao. Nesse caso, as alteraes de projeto so feitas com software, sendo que os novos dados so carregados numa PROM sem perturbar a operao do sistema. O processador controla a transferncia de dados diretamente para o dispositivo no momento apropriado. Um diagrama em bloco simples de um processador/sistema lgico programvel mostrado na Figura 359.

Dados do projeto do PLD

PROM

Lgica de programao

FIGURA 359

Diagrama em bloco simplificado de um PLD com processador embutido e memria.

Microprocessador embutido

SEO 37 REVISO

1. Faa uma lista com as cinco tecnologias de processo usadas para conexes programveis em lgica programvel. 2. O que significa o termo voltil em relao a PLDs e qual tecnologia de processo voltil? 3. Quais so os dois mtodos de insero de projeto para a programao de PLDs e FPGAs? 4. Defina JTAG.

3-8

LGICA DE FUNES FIXAS


As duas principais tecnologias de circuito integrado (CI) usadas para implementar portas lgicas so CMOS e TTL. As operaes lgicas NOT, AND, OR, NAND, NOR e EX-OR so as mesmas independente da tecnologia de CI usada; ou seja, uma porta AND tem a mesma funo lgica se for implementada com CMOS ou TTL. Ao final do estudo desta seo voc dever ser capaz de:
Identificar as sries mais comuns de CMOS e TTL Comparar CMOS com TTL em termos de tipos de dispositivos e performance de parmetros Definir tempo de atraso de propagao Definir dissipao de potncia Definir fan-out Definir produto velocidade-potncia Interpretar informaes bsicas de folhas de dados

C A P T U LO 3

P O R TA S L G I C A S

167

A tecnologia de Semicondutor de xido Metlico Complementar (CMOS Complementary Metal-Oxide Semiconductor) implementada com um tipo de transistor de efeito de campo. A tecnologia da Lgica Transistor-Transistor (TTL Transistor-Transistor Logic) implementada com transistores de juno bipolar. Tenha em mente que diferem apenas nos tipos de componentes de circuito e valores de parmetros e no na operao lgica bsica. Uma porta AND CMOS tem a mesma operao lgica que uma porta AND TTL. Isso vlido para todas as outras funes lgicas bsicas. A diferena entre TTL e CMOS est nas caractersticas de performance tais como velocidade de comutao (atraso de propagao), dissipao de potncia, imunidade a rudo entre outros parmetros.

CMOS
Existe uma pequena divergncia em relao a qual tecnologia de circuito, CMOS ou TTL, a mais amplamente usada. Parece que a tecnologia CMOS se tornou dominante e pode eventualmente substituir CIs TTL de pequena e mdia escala de integrao. Embora a tecnologia TTL tenha dominado por muitos anos principalmente por ter uma velocidade de comutao maior e por ter uma maior diversidade de tipos de dispositivos, a tecnologia CMOS sempre teve a vantagem de ter uma menor dissipao de potncia embora esse parmetro seja dependente da freqncia de operao. A velocidade de comutao de dispositivos CMOS tem melhorado bastante sendo agora competitiva com dispositivos TTL, enquanto que a baixa dissipao de potncia e outros fatores desejveis se mantiveram com o progresso da tecnologia. Sries CMOS As categorias de dispositivos CMOS em termos de tenso de alimentao so 5 V, 3,3 V, 2,5 V e 1,8 V. As famlias CMOS de baixa tenso so os desenvolvimentos mais recentes e so o resultado de um esforo para reduzir a dissipao de potncia. Como a dissipao de potncia proporcional ao quadrado da tenso, a reduo de 5 V para 3,3 V, por exemplo, reduz a potncia em 34% sendo que os outros fatores permanecem os mesmos. Dentro de cada categoria de tenso de alimentao, vrias sries de portas CMOS esto disponveis. Essas sries dentro da famlia CMOS diferem nas suas caractersticas de performance e so identificadas pelos prefixos 74 ou 54 seguido por uma letra ou letras que indicam a srie e um nmero que indica o tipo de dispositivo lgico. O prefixo 74 indica a classe comercial para uso geral e o prefixo 54 indica a classe militar para condies ambientais mais severas. Nesse livro nos referimos sempre aos dispositivos de prefixo 74. As sries bsicas CMOS para a categoria de 5 V e suas designaes incluem:

74HC e 74HCT CMOS de alta velocidade (o T indica compatibilidade com TTL) 74AC e 74ACT CMOS avanado 74AHC e 74AHCT CMOS de alta velocidade avanado

As sries CMOS bsicas para a categoria de 3,3 V e suas designaes incluem:


74LV CMOS de baixa tenso 74LVC CMOS de baixa tenso 74ALVC CMOS de baixa tenso avanado

Alm das sries 74 existe a srie 4000, que uma tecnologia CMOS mais antiga de baixa velocidade ainda disponvel, embora de uso limitado. Alm do CMOS puro, existem sries que combinam CMOS e TTL denominadas BiCMOS. As sries BiCMOS bsicas so:

74BCT BiCMOS 74ABT BiCMOS avanado 74LVT BiCMOS de baixa tenso 74ALB BiCMOS de baixa tenso avanado

168

S I S T E M A S D I G I TA I S

TTL
A tecnologia TTL foi por muitos anos a mais popular tecnologia de CIs digitais. Uma vantagem da tecnologia TTL que ela no sensvel descarga eletrosttica como CMOS, portanto, mais prtica para uso na maioria dos laboratrios de experimentao e prototipagem porque no precisamos nos preocupar com precaues para manuseio dos dispositivos. Sries TTL Assim como na famlia CMOS, algumas sries de portas lgicas TTL esto disponveis, sendo que todas operam com tenso de alimentao de 5 V cc. Essas sries dentro da famlia TTL diferem em suas caractersticas de desempenho e so identificadas pelos prefixos 74 ou 54 seguido por uma ou mais letras de indicam a srie e um nmero que indica o tipo de dispositivo lgico dentro da srie. Um CI TTL pode ser distinguido de um CMOS pelas letras que seguem o prefixo 74 ou 54. As sries bsicas TTL e as suas designaes so:

74 TTL padro (sem letra) 74S TTL schottky 74AS TTL schottky avanado 74LS TTL schottky de baixa potncia 74ALS TTL schottky de baixa potncia avanado 74F TTL rpido

Tipos de Portas Lgicas de Funes Fixas


Todas as operaes lgicas bsicas, NOT, AND, OR, NAND, NOR, EX-OR e EX-NOR esto disponveis nas tecnologias CMOS e TTL. Alm disso, portas com buffers nas sadas tambm so disponibilizadas para acionar cargas que necessitam de correntes maiores. Os tipos de configuraes de portas tipicamente disponveis na forma de CIs so identificados pelos dois ltimos dgitos na designao da srie. Por exemplo, 74LS04 um CI contendo seis inversores Schottky de baixa potncia. Algumas das configuraes de portas lgicas e os seus dgitos padro de identificao so:

Quatro portas NAND de 2 entradas 00 Quatro portas NOR de 2 entradas 02 Seis inversores 04 Quatro portas AND de 2 entradas 08 Trs portas NAND de 3 entradas 10 Trs portas AND de 3 entradas 11 Duas portas NAND de 4 entradas 20

Duas portas AND de 2 entradas 21 Trs portas NOR de 3 entradas 27 Uma porta NAND de 8 entradas 30 Quatro portas OR de duas entradas 32 Quatro EX-OR 86 Quatro EX-NOR 266

Encapsulamentos de CIs Todas as sries 74 CMOS so compatveis pino-a-pino com os mesmos tipos de dispositivos TTL. Isso significa que um CI digital CMOS tal como um 74HC00 (quatro portas NAND de 2 entradas) tem uma pinagem (numerao dos pinos) idntica ao dispositivo correspondente TTL. A Figura 360 mostra encapsulamentos de CIs de portas lgicas do tipo DIP, para montagem em placas com furos, e SOIC, para montagem em superfcie. Em alguns casos so disponibilizados outros tipos de encapsulamentos. O encapasulamento SOIC significativamente menor que o DIP. Os diagramas de configurao de pino para a maioria dos dispositivos de funes lgicas fixas apresentados acima so mostrados na Figura 361.

C A P T U LO 3

P O R TA S L G I C A S

169

0,335 0,334 pol. 0,740 0,770 pol.


14 13 12 11 10 9 8 14 13 12 11 10 9 8

0,250 0,010 pol.


1 2 3 4 5 6 7

0,228 0,244 pol.

Identificadores do pino n 1
14 1

Identificador do terminal n 1
14

0,060 pol. TPICO 0,145 0,200 pol. 0,125 0,150 pol. 0,014 0,023 pol. TYP 0,100 0,010 pol. TPICO (a) Encapsulamento DIP do tipo PTH de 14 pinos. FIGURA 360 0,050 pol. TYP 0,053 0,069 pol.

0,014 0,020 pol. TPICO

(b) Encapsulamento SOIC para montagem em superfcie.

Encapsulamentos DIP e SOIC tpicos mostrando os nmeros dos pinos e as dimenses bsicas.

VCC 14 13 12 11 10 9 8

VCC 14 13 12 11 10 9 8

VCC 14 13 12 11 10 9 8

VCC 14 13 12 11 10 9 8

7 GND

7 GND

7 GND

7 GND

' 00
VCC 14 13 12 11 10 9 8 VCC

'02
VCC 9 8

'04
VCC 9 8

'08

14 13 12 11 10

14 13 12 11 10

14 13 12 11 10

7 GND

7 GND

7 GND

7 GND

' 10
VCC 14 13 12 11 10 9 8 VCC

'11
VCC 9 8

'20
VCC 9 8

'21

14 13 12 11 10

14 13 12 11 10

14 13 12 11 10

7 GND

7 GND

7 GND

7 GND

'27
FIGURA 361

'30

'32

'86

Diagramas de configurao de pinos para algumas configuraes de CIs de funes lgicas fixas comuns.

170

S I S T E M A S D I G I TA I S

Lgica de Porta nica Uma seleo limitada de portas lgicas CMOS disponibilizada num encapsulamento de porta nica. Com uma porta por encapsulamento, essa srie tem um pequeno encapsulamento de 5 pinos com o objetivo de ser usada em modificaes de ltima hora em circuitos lgicos usados em lugares pequenos onde o espao disponvel limitado. Smbolos Lgicos Os smbolos lgicos para circuitos integrados de funes fixas usam os smbolos de porta padro e mostram o nmero de portas no encapsulamento do CI e os nmeros dos pinos associados cada porta bem como os nmeros dos pinos de VCC e GND. Um exemplo mostrado na Figura 362 para um CI com seis inversores (hex inverter) e um outro com quatro portas NAND de 2 entradas (quad 2-input NAND). Tanto o smbolo caracterstico quanto o smbolo retangular so mostrados. Independente da famlia lgica, todos os dispositivos com o mesmo sufixo so compatveis pino-a-pino; em outras palavras, eles tm a mesma configurao interna. Por exemplo, o 7400, 74S00, 74LS00, 74F00, 74HC00 e 74AHC00 so encapsulamentos que possuem quatro portas NAND de 2 entradas e so compatveis pino-a-pino.
VCC (14) (1) (3) (5) (9) (11) (13) (2) (4) (6) (8) (10) (12) Smbolo lgico no formato retangular com indicadores de polaridade. O smbolo de qualificao do inversor (1) aparece no bloco superior e se aplica a todos os blocos abaixo. (1) (3) (5) (9) (11) (13) (2) (4) (6) (8) (10) (12) (1) (2) (4) (5) (9) (10) (12) (13) (7) GND (11) (8) (6) VCC (14) (3) (1) (2) (4) (5) (9) (10) (12) (13) & (3) (6) (8) (11)

(7) GND Diagrama lgico com smbolo caracterstico (a) Seis inversores FIGURA 362

(b) Quatro portas NAND de 2 entradas

Smbolos lgicos para um CI contendo seis inversores (sufixo 04) e um outro com quatro portas NAND de 2 entradas (sufixo 00). O smbolo se aplica aos mesmos dispositivos nas sries CMOS e TTL.

Caractersticas de Performance e Parmetros


Circuitos lgicos de alta velocidade tm um tempo de atraso de propagao curto. Algumas caractersticas definem a performance de um circuito lgico. Essas caractersticas so a velocidade de comutao medida em termos do tempo de atraso de propagao, a dissipao de potncia, o fan-out ou capacidade de acionamento, o produto velocidade-potncia, a tenso de alimentao cc e os nveis lgicos de entrada e sada. Tempo de Atraso de Propagao Esse parmetro o resultado de uma limitao na velocidade ou freqncia na qual o circuito lgico pode operar. Os termos baixa velocidade e alta velocidade, aplicados aos circuitos lgicos se referem ao tempo de atraso de propagao. Quanto menor o atraso de propagao, maior a velocidade do circuito e maior a freqncia na qual ele pode operar. O tempo de atraso de propagao, tp, de uma porta lgica o intervalo de tempo entre a aplicao de um pulso na entrada e a ocorrncia de um pulso resultante na sada. Existem duas for-

C A P T U LO 3

P O R TA S L G I C A S

171

mas diferentes de medir o tempo de atraso de propagao associado a uma porta lgica que se aplica a todos os tipos de portas bsicas:

tPHL: O tempo entre um ponto de referncia especificado no pulso de entrada e o correspondente ponto de referncia no pulso de sada resultante, com a sada mudando de nvel ALTO para nvel BAIXO (HL). tPLH: O tempo entre um ponto de referncia especificado no pulso de entrada e o correspondente ponto de referncia no pulso de sada resultante, com a sada mudando de nvel BAIXO para nvel ALTO (LH).

EXEMPLO 322 Mostre o tempo de atraso de propagao para o inversor da Figura 363(a).
H Entrada L H Sada Entrada Sada L tPHL (a) FIGURA 363 (b) tPLH 50% 50%

Soluo

Os tempos de atraso de propagao, tPHL e tPLH, so indicados na parte (b) da figura. Nesse caso, os atrasos so medidos entre os pontos de 50% das bordas correspondentes dos pulsos de entrada e sada. Os valores de tPHL e tPLH no so necessariamente iguais mas em muitos casos eles so iguais. Um tipo de porta lgica tem uma especificao mxima para tPHL e tPLH de 10 ns. Para um outro tipo de porta o valor de 4 ns. Qual porta pode operar numa freqncia maior?

Problema relacionado

Para portas da srie TTL padro, o atraso tpico de propagao de 11 ns e para portas da srie F de 3,3 ns. Para a srie CMOS HCT, o atraso de propagao de 7 ns, para a srie AC de 5 ns e para a srie ALVC de 3 ns. Todos os valores especificados dependem de certas condies de operao conforme especificadas nas folhas de dados. Fonte de Tenso CC (VCC) As tenses de alimentao cc tpicas para CMOS so 5 V, 3,3 V, 2,5 V ou 1,8 V, dependendo da categoria. Uma vantagem da CMOS que a tenso de alimentao pode variar ao longo de uma faixa maior que para TTL. O CMOS de 5 V pode tolerar uma variao na tenso de alimentao de 2 V a 6 V e ainda operar adequadamente embora o tempo de atraso de propagao e a dissipao de potncia sejam afetados significativamente. O CMOS de 3,3 V pode operar com tenses de alimentao de 2 V a 3,6 V. A tenso de alimentao cc tpica para TTL 5,0 V com um mnimo de 4,5 V e um mximo de 5,5 V.

172

S I S T E M A S D I G I TA I S

Uma baixa dissipao de potncia significa menos corrente drenada da fonte de alimentao cc.

Dissipao de Potncia A dissipao de potncia, PD, de uma porta lgica o produto da tenso de alimentao cc e a corrente de alimentao mdia. Normalmente, a corrente de alimentao quando a sada da porta nvel BAIXO maior que quando a sada da porta nvel ALTO. As folhas de dados do fabricante geralmente especificam a corrente de alimentao para a sada em nvel BAIXO como ICCL e para o nvel ALTO como ICCH. A corrente de alimentao mdia determinada baseada num ciclo de trabalho de 50% (a sada em nvel BAIXO metade do tempo e em nvel ALTO a outra metade do tempo), de forma que a dissipao de potncia mdia de uma porta lgica PD = VCC ICCH + ICCL 2

Equao 32

As portas lgicas de sries CMOS tm baixas dissipaes de potncia comparadas com as sries TTL. Entretanto, a dissipao de potncia CMOS depende da freqncia de operao. Na freqncia zero a potncia quiescente tipicamente na faixa de microwatts/porta e na freqncia mxima de operao ela est na faixa de miliwatts; portanto, a potncia s vezes especificada para uma dada freqncia. A srie HC, por exemplo, tem uma potncia de 2,75 W/porta a 0 Hz (quiescente) e 600 W/porta a 1 MHz. A dissipao de potncia para TTL independente da freqncia. Por exemplo, a srie ALS gasta 1,4 mW/porta independente da freqncia e a srie F gasta 6 mW/porta. Nveis Lgicos de Entrada e Sada VIL a tenso de entrada de nvel BAIXO para uma porta lgica e VIH a tenso de entrada de nvel ALTO. O CMOS de 5 V aceita uma tenso mxima de 1,5 V como VIL e uma tenso mnima de 3,5 V como VIH. TTL aceita uma tenso mxima de 0,8 V como VIL e uma tenso mnima de 2 V como VIH. VOL a tenso de sada de nvel BAIXO e VOH a tenso de sada de nvel ALTO. Para o CMOS de 5 V, o VOL mximo 0,33 V e o VOH mnimo 4,4 V. Para TTL, o VOL mximo 0,4 V e o VOH mnimo 2,4 V. Todos os valores dependem das condies de operao conforme especificado nas folhas de dados. Produto Velocidade-Potncia Esse parmetro (produto velocidade-potncia) pode ser usado como uma medida de desempenho de um circuito lgico levando em conta o tempo de atraso de propagao e a dissipao de potncia. Ele especialmente til na comparao entre diversas sries de portas lgicas dentro das famlias CMOS ou TTL ou para comparao entre portas CMOS e TTL. O produto velocidade-potncia de um circuito lgico o produto do tempo de atraso de propagao pela dissipao de potncia e expresso em joules (J), que a unidade de energia. A frmula a seguinte: Equao 33 SPP = tpPD

EXEMPLO 323 Uma certa porta tem um atraso de propagao de 5 ns e ICCH = 1 mA e ICCL = 2,5 mA com uma tenso de alimentao cc de 5 V. Determine o produto velocidade-potncia. PD = VCC ICCH + ICCL 1 mA + 2,5 mA = 5 V = 5 V(1,75 mA) = 8,75 mW 2 2

Soluo

SPP = (5 ns) (8,75 mW) = 43,75 pJ


Problema relacionado

Se o atraso de propagao de uma porta 15 ns e o produto velocidade-potncia for 150 pJ, qual a dissipao mdia de potncia?

Fan-out e Acionamento de Cargas O fan-out de uma porta lgica o nmero mximo de entradas que pode ser conectado na sada da porta mantendo ainda os nveis de tenso dentro dos limites especificados. O fan-out um parmetro significativo apenas para TTL por causa do tipo de tecnologia de circuito. Devido s altas impedncias associadas com os circuitos CMOS, o fan-out muito alto porm depende da freqncia devido os efeitos capacitivos.

C A P T U LO 3

P O R TA S L G I C A S

173

O fan-out especificado em termos de unidades de cargas. Uma unidade de carga para uma porta lgica igual a entrada de um circuito. Por exemplo, uma unidade de carga para uma porta NAND 74LS00 igual a uma entrada para uma outra porta lgica da srie 74LS (no necessariamente uma porta NAND). Devido corrente de entrada em nvel BAIXO (IIL) de um 74LS00 ser 0,4 mA e a capacidade de corrente de sada em nvel BAIXO (IOL) se 8,0 mA, o nmero de unidades de cargas que uma porta 74LS00 pode acionar em nvel BAIXO Unidades de cargas = IOL 8,0 mA = = 20 IIL 0,4 mA

Um fan-out mais alto significa que uma sada de porta pode ser conectada a mais entradas de porta.

A Figura 364 mostra uma porta lgica LS acionando um nmero de outras portas da mesma tecnologia de circuito, onde o nmero de portas depende da tecnologia de circuito em particular. Por exemplo, como j estudamos, o nmero mximo de entradas de portas (unidades de carga) que uma porta da srie TTL 74LS pode acionar 20.
Porta acionadora Portas acionadas (cargas) 1

2 FIGURA 364

20

A sada de uma porta NAND TTL LS aciona no mximo 20 entradas de portas TTL LS.

Folhas de Dados
Uma folha de dados consiste de uma pgina de informaes que mostra, dentre outras coisas, o diagrama lgico e os encapsulamentos, as condies recomendadas de operao, as caractersticas eltricas e as caractersticas de comutao. As folhas de dados parciais para um 74LS00 e um 74HC00A so mostradas nas Figuras 365 e 366, respectivamente. A extenso das folhas de dados varia sendo que algumas delas tm muito mais informaes que outras. Folhas de dados adicionais so fornecidas no CD-ROM que acompanha esse livro.

D ICA P RTICA

As entradas no usadas de portas TTL e CMOS devem ser conectadas a um nvel lgico apropriado (ALTO ou BAIXO). No caso de AND/NAND, recomendado que entradas no usadas sejam conectadas VCC (atravs de um resistor de 1 k em TTL) e para OR/NOR, as entradas no usadas devem ser conectadas a GND.
+VCC +VCC

Entrada no usada Entradas usadas TTL CMOS

Usada No usada CMOS/TTL

174

S I S T E M A S D I G I TA I S
SN54/74LS00
CARACTERSTICAS CC EM FUNO DA FAIXA DE TEMPERATURA DE OPERAO (exceto se especificado o contrrio) Limites Smbolo VIH Parmetro Tenso de entrada em nvel ALTO Tenso de entrada em nvel BAIXO 54 74 0,65 2,5 2,7 3,5 3,5 0,25 0,35 0,4 0,5 20 0,1 IIL IOS ICC Corrente de Entrada em Nvel BAIXO Corrente de Curto-Circuito (Nota 1) Corrente de Alimentao Total, Sada em Nvel ALTO Total, Sada em Nvel BAIXO 20 0,4 100 1,6 4,4 54 74 54, 74 74 Mn. 2,0 0,7 0,8 1,5 Tpico Mx. Unidade V Condies de teste Garantida a tenso de entrada em nvel ALTO para todas as entradas Garantida a tenso de entrada em nvel BAIXO para todas as entradas VCC = MIN, IIN = 18 mA VCC = MIN, IOH = MAX, VIN = VIH ou VIL por Tabela-Verdade IOL = 4,0 mA IOL = 8,0 mA VCC = VCC MIN, VIN = VIL ou VIH por Tabela-Verdade

QUATRO PORTAS NAND DE 2 ENTRADAS


ESD > 3500 Volts

SN54/74LS00
QUATRO PORTAS NAND DE 2 ENTRADAS
SCHOTTKY DE BAIXA POTNCIA
SUFIXO J CERMICO ENCAPSULAMENTO 632-08 1 SUFIXO N PLSTICO ENCAPSULAMENTO 646-06 1 14 SUFIXO D SOIC ENCAPSULAMENTO 1 751A-02 SEQNCIA DA INFORMAO SN54LSXXJ Cermico SN74LSXXN Plstico SN74LSXXD SOIC

VIL VIK VOH VOL IIH

V V V V V V

Tenso de Grampeamento de Entrada Tenso de Sada em Nvel ALTO Tenso de Sada em Nvel BAIXO

Corrente de Entrada em Nvel ALTO

A
mA mA mA mA

VCC = MAX, VIN = 2,7 V VCC = MAX, VIN = 7,0 V VCC = MAX, IN = 0,4 V VCC = MAX VCC = MAX

14

14

NOTA 1: No mais que uma sada deve estar em curto-circuito de cada vez, nem por mais de 1 segundo. CARACTERSTICAS CA (TA = 25) Limites Smbolo t PLH t PHL Parmetro Atraso de Desligamento da Entrada para Sada Atraso de Ligamento da Entrada para Sada Mn. Tpico 9,0 10 Mx. 15 15 Unidade ns ns Condies de teste VCC = 5,0 V CL = 15 pF

FAIXAS DE OPERAO SEGURA Smbolo Parmetro Tenso de Alimentao Faixa de Temperatura Ambiente de Operao Corrente de Sada Nvel ALTO Corrente de Sada Nvel BAIXO 54 74 54 74 54, 74 54 74 Mn. 4,5 4,75 55 0 Tpico 5,0 5,0 25 25 Mx. 5,5 5,25 125 70 0,4 4,0 8,0 Unidade V C mA mA

VCC 14

VCC 13 12 11 10 9 8 TA IOH

7 GND

IOL

FIGURA 365

Folhas de dados parciais para um 74LS00.*

SEO 38 REVISO

1. Faa uma lista contendo os dois tipos de tecnologias de CIs que so as mais usadas. 2. Especifique os seguintes identificadores lgicos de CIs: (a) LS (b) ALS (c) F (d) HC (c) 74LV08 (G) 74HC02 (e) AC (f) HCT (g) LV 3. Identifique os seguintes dispositivos de acordo com a funo lgica: (a) 74LS04 (E) 7432 (b) 74HC00 (F) 74ACT11 (d) 74ALS10

4. Qual tecnologia de CI tem geralmente a menor dissipao de potncia? 5. O que significa o termo hex inverter? O que significa quad 2-input NAND? 6. Um pulso positivo aplicado na entrada de um inversor. O tempo entre a borda de subida na entrada e a borda de subida na sada 10 ns. O tempo entre a borda de descida na entrada e a borda de descida na sada 8 ns. Quais so os valores de tPHL e tPLH? 7. Uma certa porta tem um atraso de propagao de 6 ns e uma dissipao de potncia de 3 mW. Determine o produto velocidade-potncia. 8. Defina ICCL e ICCH. 9. Defina VIL e VIH. 10. Defina VOL e VOH.

* N. de T.: Algumas folhas de dados so apresentadas em portugus. Assim, o leitor ter facilidade para identificar os parmetros tratados no texto. Entretanto, o mais comum encontrar folhas de dados em ingls. A sugesto para o leitor pesquisar em folhas de dados em ingls os mesmos componentes apresentados em portugus neste livro com a finalidade de se familiarizar com os parmetros em ingls.

C A P T U LO 3

P O R TA S L G I C A S

175

Quatro Portas NAND de 2 Entradas

Porta CMOS de silcio de alto desempenho


ESPECIFICAES MXIMAS* Smbolo Parmetro Valor Unid. VCC Tenso de Alimentao CC (Referenciada a GND) 0,5 a + 7,0V Vin Corrente de Entrada CC por Pino 0,5 a VCC + 0,5V Vout Corrente de Sada CC por Pino 0,5 a VCC + 0,5V Iin Corrente CC de Entrada por Pino 20 mA Iout Corrente CC de Sada por Pino 25 mA ICC Corrente de Alimentao CC nos Pinos V CC e GND 50 mA 750 Dissipao de Pot. sem Vent.: DIP Plstico ou Cermico PD mW Encapsulamento SOIC 500 Encapsulamento TSSOP 450 65 a + 150 Tstg Temperatura de armazenamento C TL Temp. do terminal a 1 mm do encapasulamento dur. 10 seg. C 260 Encapsulamento DIP Plstico, SOIC ou TSSOP 300 DIP Cermico *Especificaes Mximas so aqueles valores alm dos quais podem ocorrer danos aos dispositivos. A operao funcional deve ser restrita s condies de operaes recomendadas. Fator de diminuio DIP Plstico: 10 mW/C a partir de 65 a 125C DIP Cermico 10 mW/C a partir de 100 a 125C Encapsulamento SOIC 7 mW/C a partir de 65 a 125C Encapsulamento TSSOP 6,1 mW/C a partir de 65 a 125C CONDIES DE OPERAES RECOMENDADAS Smbolo Parmetro VCC Tenso de Alimentao CC (Referenciada a GND) Vin, Vout Voltagem CC de Entrada, Voltagem de Sada (Referenciada a GND) TA Temp. de Operao para Todos os Tipos de Encapsulamentos tr, tf Tempo de Subida e Descida na Entrada VCC = 2,0 V VCC = 4,5 V VCC = 6,0 V Min. 2,0 0 55 0 0 0 Max. 6,0 VCC +125 1000 500 400 Unid. V V C ns

O MC54/74HC00A idntico ao LS00 na configurao dos pinos. As entradas dos dispositivo so compatveis com as sadas CMOS padro; com resistores pullup, eles so compatveis com sadas TTL LS. Capacidade de Acionamento da Sada: 10 cargas TTL LS MC54/74HC00A Sadas Interfaceadas Diretamente com CMOS, NMOS e TTL Faixa de Tenso de Operao: 2 a 6 V SUFIXO J Corrente de Entrada em Nvel Baixo: 1A Caractersticas de Alta Imunidade a Rudo de Dispositivos CMOS ENCAPSULAMENTO Em Concordncia com os Requisitos do Padro n 7A CERMICO da JEDEC 14 ENCAPSULAMENTO Complexidade do Chip: 32 FETs ou 8 Portas Equivalentes 632-08 1

DIAGRAMA LGICO
A1 1 2 B1 A2 4 5 B2 A3 9 10 B3 A4 12 13 B4 PINO 14 = V CC PINO 7 = GND 3 Y1 14 1 6 Y2 Y = AB 8 Y3 14 11 Y4 14

SUFIXO N ENCAPSULAMENTO PLSTICO ENCAPSULAMENTO 646-06 SUFIXO D ENCAPASULAMENTO SOIC 1 ENCAPSULAMENTO 751A-02

Pinagem: Encapsulamento de 14 Pinos (Vista Superior)


VCC B4 14 13 A4 12 Y4 11 B3 10 A3 9 Y3 8

SUFIXO DT ENCAPASULAMENTO TSSOP 1 ENCAPSULAMENTO 948G-01 SEQNCIA DA INFORMAO MC54HCXXAJ Cermico MC74HCXXAN Plstico MC74HCXXAD SOIC MC74HCXXADT TSSOP TABELA DE FUNES Entradas A L L H H B L H L H Sadas Y H H H L

1 A1

2 B1

3 Y1

4 A2

5 B2

Y2 GND MC54/74HC00A Limites Garantidos 55 a 25C 85C 125C Unid. 1,50 1,50 1,50 V 2,10 2,10 2,10 3,15 3,15 3,15 4,20 4,20 4,20 0,50 0,50 V 0,50 0,90 0,90 0,90 1,35 1,35 1,35 1,80 1,80 1,80 1,9 1,9 V 1,9 4,4 4,4 4,4 5,9 5,9 5,9 2,20 2,48 2,34 3,70 3,98 3,84 5,20 5,48 5,34 0,1 0,1 0,1 V 0,1 0,1 0,1 0,1 0,1 0,1 0,26 0,26 0,26 0,1 1,0 0,33 0,33 0,33 1,0 10 0,40 0,40 0,40 1,0 40

CARACTERSTICAS CC (Tenses Referenciadas a GND) Smbolo Parmetro VIH Mnima Tenso de Entrada em Nvel Alto Condio Vout = 0,1V ou VCC 0,1V 20A Iout VCC V 2,0 3,0 4,5 6,0 2,0 3,0 4,5 6,0 2,0 4,5 6,0 3,0 4,5 6,0 2,0 4,5 6,0 3,0 4,5 6,0 6,0 6,0

VIL

Mxima Tenso de Entrada em Nvel Baixo

Vout = 0,1V ou VCC 0,1V 20A Iout

VOH

Mnima Tenso de Sada em Nvel Alto

Vin = VIH ou VIL 20A Iout Vin = VIH ou VIL 2,4mA Iout 4,0mA Iout 5,2mA Iout

VOL

Mxima Tenso de Sada em Nvel Baixo

Vin = VIH ou VIL 20A Iout Vin = VIH ou VIL 2,4mA Iout 4,0mA Iout 5,2mA Iout

Iin ICC

Mxima corrente de Fuga de Entrada Vin = VCC ou GND Mxima Corrente de Alimentao Quiescente (por Encapsulamento) Vin = VCC ou GND Iout = 0 A

A A

CARACTERSTICAS CA (CL = 50 pF, Input tr = tf = 6 ns) Smbolo Parmetro tPLH, Atraso de Propagao Mximo da Entrada A ou B para a Sada Y tPHL VCC V 2,0 3,0 4,5 6,0 2,0 3,0 4,5 6,0 Limites Garantidos 85C 55 a 25 C 125C 110 75 95 55 30 40 22 15 19 19 13 16 110 75 95 36 27 32 22 15 19 19 13 16 10 10 10 Unid. ns

tTLH, tTHL

Tempo de Transio de Sada Mximo para Qualquer Sada

ns

Cin

Capacitncia Mxima de Entrada

pF

CPD

Capacitncia de Dissipao de Potncia (por Buffer)

Tpico @ 25 C, VCC = 5,0 V, VEE = 0 V 22

pF

FIGURA 366

Folha de dados parcial para um 74HC00A.

176

S I S T E M A S D I G I TA I S

3-9

ANLISE DE DEFEITO
A anlise de defeito o processo de reconhecer, isolar e corrigir um defeito ou falha num circuito ou sistema. Para ser um tcnico de manuteno efetivo, o leitor precisa entender como o circuito ou sistema deve funcionar e ser capaz de reconhecer os problemas de funcionamento. Por exemplo, para determinar se uma porta lgica especfica est ou no com defeito, o tcnico tem que saber qual deve ser a resposta de sada para determinadas entradas. Ao final do estudo desta seo voc dever ser capaz de: Testar CIs de portas lgicas pesquisando entradas e sadas abertas Reconhecer os efeitos de uma entrada ou sada de CI em curto-circuito Testar placas de circuito impresso pesquisando defeitos externos aos dispositivos Fazer uma anlise de defeito num freqencmetro simples usando um osciloscpio

Falhas Internas em CIs de Portas Lgicas


Curtos-circuitos e circuitos abertos so os tipos mais comuns de defeitos internos s portas lgicas. Esses podem ocorrer nas entradas ou na sada de uma porta dentro do encapsulamento de um CI. Antes de voltar a ateno em busca de qualquer defeito, verifique se as tenses de alimentao e GND so adequadas. Efeitos de uma Entrada Aberta Internamente Um circuito aberto internamente o resultado de um componente aberto dentro do chip ou uma ruptura no pequenssimo fio que interliga o chip do CI com o terminal do encapsulamento. Uma entrada aberta evita que um sinal na entrada chegue sada da porta, conforme ilustra a Figura367(a) para o caso de uma porta NAND de 2 entradas. Uma entrada TTL aberta funciona efetivamente como um nvel ALTO, de forma que os pulsos aplicados numa entrada boa chegam na sada de uma porta NAND como mostra a Figura 367(b).
Entrada aberta Entrada aberta

Sem pulsos ALTO (a) A aplicao de pulsos numa entrada aberta no produz pulsos na sada. (b) A aplicao de pulsos numa entrada em perfeito estado produz pulsos na sada para portas AND e NAND TTL porque uma entrada aberta funciona tipicamente como se estivesse em nvel ALTO. No caso de um dispositivo CMOS, o estado incerto.

FIGURA 367

O efeito de uma entrada aberta numa porta NAND.

Condies para o Teste de Portas No teste de uma porta NAND ou porta AND, certifique sempre se as entradas sem sinal esto em nvel ALTO para habilitar a porta. Na verificao do funcionamento de uma porta NOR ou porta OR, certifique sempre se as entradas sem sinal esto em nvel BAIXO. No teste de uma porta EX-OR ou EX-NOR, no importa o nvel lgico na entrada sem sinal porque os pulsos na outra entrada foram as entradas a se alternarem entre os mesmos nveis lgicos e nveis lgicos opostos. Anlise de Defeito para Entradas Abertas A anlise de defeito desse tipo de falha facilmente realizada com o uso de um osciloscpio e um gerador de funes, conforme demonstra a Figura 368 para o caso de um encapsulamento com portas NAND de 2 entradas. Ao medir os sinais digitais com um osciloscpio, sempre use o acoplamento cc (dc).

C A P T U LO 3

P O R TA S L G I C A S

177

A partir do gerador de funes Ponta de prova do osciloscpio +VCC ALTO Ponta de prova do osciloscpio

A partir do gerador de funes Ponta de prova do osciloscpio ALTO +VCC Ponta de prova do osciloscpio

GND (a) A entrada no pino 13 e a sada no pino 11 esto OK. FIGURA 368 (b) A entrada no pino 12 est aberta.

GND

nlise de defeito numa porta NAND com uma entrada aberta.

O primeiro passo na anlise de defeito num CI suspeito de estar com falhas certificar que a tenso e alimentao (VCC) e GND esto presentes nos pinos apropriados do CI. Em seguida, aplique pulsos numa das entradas da porta, certificando que a outra entrada esteja em nvel ALTO (no caso de uma porta NAND). A Figura 368(a) mostra a aplicao de uma forma de onda digital no pino 13, que uma das entradas da porta suspeita. Se uma forma de onda digital aparecer na sada (pino 11 nesse caso), ento a entrada no pino 13 no est aberta. A propsito, isso tambm prova que a sada no est aberta. Em seguida, aplique a forma de onda digital na outra entrada da porta (pino 12), garantindo que a outra entrada seja nvel ALTO. No existe forma de onda digital na sada (pino 11) e a sada est em nvel BAIXO, indicando que a entrada no pino 12 est aberta, conforme mostra a Figura 368(b). A entrada sem pulsos tem que ser nvel ALTO para o caso da porta NAND ou porta AND. Se fosse uma porta NOR, a entrada sem sinal teria que estar em nvel BAIXO. Efeitos de uma Sada Aberta Internamente A sada de uma porta aberta internamente evita que um sinal em qualquer das entradas chegue at ela. Portanto, no importa quais so as condies das entradas, a sada no afetada. O nvel na sada do pino do CI depende do que est co-

178

S I S T E M A S D I G I TA I S

nectado externamente. O nvel pode ser ALTO, BAIXO ou flutuao (sem referncia fixa). De qualquer forma, no haver sinal no pino de sada. Anlise de Defeito para uma Sada Aberta A Figura 369 ilustra a anlise de defeito com a sada de uma porta NOR aberta. Na parte (a) da figura, uma das entradas da porta suspeita (nesse caso o pino 11) recebe os pulsos e a sada (pino 13) no apresenta uma forma de onda digital. Na parte (b) da figura, a outra entrada (pino 12) recebe pulsos e novamente no h uma forma de onda digital na sada. Sabendo que a entrada sem sinal est em nvel BAIXO, esse teste mostra que a sada est aberta internamente.

A partir do gerador de funes Ponta de prova do osciloscpio +VCC BAIXO Ponta de prova do osciloscpio

A partir do gerador de funes Ponta de prova do osciloscpio +VCC Ponta de prova do osciloscpio BAIXO

GND (a) Entrada de pulsos no pino 11. Sem pulsos na sada. FIGURA 369

GND (b) Entrada de pulsos no pino 12. Sem pulsos na sada.

Anlise de defeito de uma porta NOR com uma sada aberta.

Entrada ou Sada em Curto-Circuito Embora no seja to comum como um circuito aberto, pode ocorrer um curto-circuito interno para a tenso de alimentao cc, GND, outra entrada ou uma sada. Quando uma entrada ou sada est em curto-circuito para a tenso de alimentao, ela est presa ao nvel ALTO. Se uma entrada ou sada estiver em curto-circuito com GND, ela estar presa no nvel BAIXO (0 V). Se duas entradas ou uma entrada e uma sada esto em curto-circuito entre si, elas estaro sempre no mesmo nvel.

C A P T U LO 3

P O R TA S L G I C A S

179

Pontos Externos Abertos ou em Curto-Circuito


Muitos dos defeitos que envolvem os CIs digitais so devido a falhas externas ao encapsulamento do CI. Isso inclui conexes de solda fria, pingos de solda, pontes de fio, traado inadequado da placa de circuito impresso e trincas ou interrupes em fios ou interconexes na placa de circuito. Essas condies de circuito aberto ou curto-circuito tm o mesmo efeito na porta lgica que as falhas internas e a anlise de defeito feita basicamente da mesma forma. Uma inspeo visual de qualquer circuito sob suspeita de defeito a primeira coisa que um tcnico deve fazer.

EXEMPLO 324 Considere que voc esteja verificando o funcionamento de uma porta NAND de 3 entradas (74LS10) que um dos diversos CIs de uma PCB. Voc j verificou os pinos 1 e 2 e eles esto em nvel ALTO. Agora voc aplica uma forma de onda digital no pino 13 e coloca a ponta de prova do osciloscpio primeiro no pino 12 e em seguida na trilha de conexo na PCB, conforme indicado na Figura 370. Baseado em suas observaes na tela do osciloscpio, qual o defeito aparente?

Entrada

Sada sobre um ponto da trilha

Entrada

2 Entrada a partir do gerador de funes +VCC

Sada sobre o pino

ALTO ALTO FIGURA 370 GND

Soluo

A forma de onda com a ponta de prova na posio 1 mostra que existem pulsos na sada da porta no pino 12, porm no existem pulsos na trilha da PCB conforme indicado pela ponta de prova na posio 2. A porta est funcionando adequadamente, mas o sinal no passa do pino 12 do CI para a trilha na placa PCB. Isso sugere que existe uma solda fria entre o pino 12 do CI e a ilha na PCB, estabelecendo uma condio de circuito aberto. O ponto de solda deve ser refeito e verificado novamente. Se no existem pulsos nos dois pontos indicados na Figura 370, qual(is) o(s) defeito(s) associado(s) a essa situao?

Problema relacionado

180

S I S T E M A S D I G I TA I S

Na maioria das vezes, fazemos anlise de defeito em CIs que esto montados em PCBs ou em prottipos e interconectados com outros CIs. medida que avanarmos no estudo desse livro, aprenderemos como diferentes tipos de CIs digitais so usados em conjunto para formarem sistemas. Entretanto, nesse momento estamos concentrados em CIs de portas individuais. Essa limitao no nos impede de analisar conceitos de sistemas num nvel bem bsico e simplificado. Dando continuidade na nfase de sistemas, os Exemplos 325 e 326 tratam da anlise de defeito num freqencmetro apresentado na Seo 32.

EXEMPLO 325 Aps testar o funcionamento do freqencmetro mostrado na Figura 371, o tcnico constata que a leitura sempre zero no display, independente da freqncia de entrada. Determine a causa desse mau funcionamento. O pulso de habilitao tem uma largura (durao) de 1 s. A Figura 371(a) mostra um exemplo de como o freqencmetro deveria funcionar com uma forma de onda digital de 12 Hz na entrada de uma porta AND. A parte (b) da mesma figura mostra que o display indica indevidamente 0 Hz.
FIGURA 371

+5 V 14 Sinal de entrada Entrada de habilitao 1 2


1 4

3 74LS08 7 Pulso de resete Freqencmetro e display

(a) O freqencmetro est funcionando.

+5 V 14 Sinal de entrada Entrada de habilitao 1 2


1 4

3 74LS08 7 Pulso de resete

Freqencmetro e display

(b) O freqencmetro indica que no h pulsos.

C A P T U LO 3

P O R TA S L G I C A S

181

Soluo

Existem trs causas possveis: 1. Um nvel ativo ou acionado constante na entrada de resete, o que mantm o contador em zero. 2. Sem sinal na entrada do freqencmetro devido a um circuito aberto ou curto-circuito interno ao freqencmetro. Esse problema impediria o contador do freqencmetro de avanar aps sofrer um resete para zero. 3. No existe sinal na entrada do contador devido a um circuito aberto na sada da porta AND ou devido a ausncia de sinal na entrada, impedindo novamente o contador de avanar a partir do zero. O primeiro passo garantir que VCC e GND esto conectados nos pontos certos; considere que eles estejam corretamente conectados. Em seguida, verifique os pulsos nas duas entradas da porta AND. O osciloscpio indica que os pulsos esto corretos nas duas entradas. Uma verificao na entrada de resete do contador mostra um nvel BAIXO que o nvel no ativo e, portanto, esse no o problema. A verificao do pino 3 do 74LS08 mostra que no existem pulsos na sada da porta AND, indicando que a sada da porta est aberta. Substitua o CI 74LS08 e verifique a operao novamente.

Problema relacionado

Se o pino 2 da porta AND no CI 74LS08 estiver aberto, qual indicao aparecer no display do freqencmetro?

EXEMPLO 326 O freqencmetro mostrado na Figura 372 mede incorretamente a freqncia do sinal de entrada. Verifica-se quando um sinal com uma freqncia de preciso conhecida aplicado

+5V 14 Sinal de entrada Entrada de habilitao 1 2


1 4

3 74LS08 7 Pulso de resete Freqencmetro e display

FIGURA 372

182

S I S T E M A S D I G I TA I S

no pino 1 da porta AND, o osciloscpio indica uma freqncia maior. Determine o que est errado. A leitura na tela indica sec/div.
Soluo

Lembre-se, da Seo 32, de que permitida a passagem dos pulsos de entrada atravs da porta AND durante exatamente 1 s. O nmero de pulsos contados em 1 s igual a freqncia em hertz (ciclos por segundo). Portanto, o intervalo de 1 s, no qual gerado o pulso de habilitao no pino 2 da porta AND, muito crtico para a preciso da medida da freqncia. Os pulsos de habilitao so produzidos internamente por um circuito oscilador de preciso. Os pulsos tm que ter exatamente uma largura de 1 s e nesse caso o contador atualizado a cada 3 s. Exatamente antes da habilitao de cada pulso, o contador resetado para zero de forma que ele inicia uma nova contagem a cada vez. Como o contador se mostra estar contando mais pulsos, os quais deveriam ser produzido por uma freqncia maior, o pulso de habilitao o principal suspeito. A medida exata do intervalo de tempo tem que ser feita com o osciloscpio. Uma forma de onda digital na entrada de exatamente 10 Hz aplicada no pino 1 da porta AND e o display mostra incorretamente 12 Hz. A primeira medio feita com o osciloscpio na sada da porta AND mostra que existe m 12 pulsos para cada pulso de habilitao. Na segunda medio com o osciloscpio, verifica-se que a freqncia de entrada precisamente 10 Hz (perodo = 100 ms). Na terceira medio com o osciloscpio, a largura do pulso de habilitao medido de 1,2 s em vez de 1 s. A concluso que o pulso de habilitao est descalibrado por alguma razo. Do que voc suspeitaria se a leitura da freqncia fosse menor que a freqncia real?

Problema relacionado

SEO 39 REVISO

1. Quais so os tipos mais comuns de defeitos em CIs? 2. Se duas formas de onda diferentes so aplicadas nas entradas de uma porta NAND TTL de 2 entradas e a forma de onda de sada exatamente igual forma de onda de uma das entradas, porm invertida, qual o problema mais provvel? 3. Cite duas caractersticas de formas de onda digitais que podem ser medidas no osciloscpio.

D ICA P RTICA

O aterramento adequado muito importante quando fazemos medies ou trabalhamos com um circuito. O aterramento apropriado do osciloscpio nos protege de choques e o nosso prprio aterramento protege o circuito de danos. Aterrar o osciloscpio significa conect-lo Terra atravs de uma tomada de trs pinos. Aterrar a ns mesmos significa usar uma pulseira anti-esttica, particularmente quando trabalhamos com circuitos CMOS. Alm disso, para medies mais precisas, certifique-se de que o terra do circuito sob teste seja o mesmo do terra do osciloscpio. Isso pode ser feito conectando-se o terra da ponta de prova do osciloscpio num ponto de terra conhecido do circuito, tal como o chassi metlico ou um ponto de terra da placa de circuito. Podemos tambm conectar o terra do circuito ao conector GND no painel frontal do osciloscpio.

C A P T U LO 3

P O R TA S L G I C A S

183

Os problemas de anlise de defeito que so encontrados no CD-ROM esto disponveis na seo Prticas de Anlise de Defeito Usando o Multisim no final dos problemas propostos desse captulo.

RESUMO

A sada de um inversor o complemento da entrada. A sada de uma porta AND nvel ALTO apenas quando todas as entradas so nvel ALTO. A sada de uma porta OR nvel ALTO quando qualquer uma das entradas for nvel ALTO. A sada de uma porta NAND nvel BAIXO apenas quando todas as entradas estiverem em nvel ALTO. Uma NAND pode ser vista como uma OR negativa cuja sada nvel ALTO quando qualquer entrada for nvel BAIXO. A sada de uma porta NOR nvel BAIXO quando qualquer uma das entradas for nvel ALTO. Uma NOR pode ser vista como uma AND negativa cuja sada nvel ALTO apenas quando todas as entradas estiverem em nvel BAIXO. A sada de uma porta EX-OR nvel ALTO quando as entradas esto em nveis diferentes. A sada de uma porta EX-NOR nvel BAIXO quando as entradas esto em nveis diferentes. Os smbolos caractersticos e as tabelas-verdade para vrias portas lgicas (limitada a 2 entradas) so mostradas na Figura 373.

FIGURA 373

0 0 1 1

0 1 0 1 AND

0 0 0 1

0 0 1 1

0 1 0 1 OR

0 1 1 1

0 0 1 1

0 1 0 1 NAND

1 1 1 0

0 0 1 1

0 1 0 1 OR negativa

1 1 1 0

0 1

1 0

Inversor

0 0 1 1

0 1 0 1 NOR

1 0 0 0

0 0 1 1

0 1 0 1 AND negativa

1 0 0 0

0 0 1 1

0 1 0 1 EX-OR

0 1 1 0

0 0 1 1

0 1 0 1 EX-NOR

1 0 0 1

Nota: Os estados ativos so mostrados em laranja.


A maioria dos dispositivos lgicos programveis (PLDs) se baseia em alguma forma de arranjo AND. A tecnologia de conexes programveis so: fusvel, antifusvel, EPROM, EEPROM e SRAM. Um PLD pode ser programado num equipamento denominado de programador ou montado numa PCB. Os PLDs tm um pacote associado de software de desenvolvimento para programao. Os dois mtodos de insero de projeto que usam software para programao so: insero via texto (HDL) e insero grfica (esquemtico). Os PLDs tipo ISP podem ser programados aps serem instalados no sistema. O padro JTAG foi estabelecido pelo Joint Test Action Group e uma interface padro (padro 1149.1 da IEEE) usada para programao e teste de PLDs. Um processador embutido usado para facilitar a programao de PLDs dentro do sistema. A tecnologia CMOS implementada com transistores de efeito de campo. A tecnologia TTL implementada com transistores de juno bipolar. Como via de regra, os dispositivos CMOS tm um consumo de potncia menor que os dispositivos TTL.

184

S I S T E M A S D I G I TA I S

A dissipao de potncia mdia de uma porta lgica dada por:


PD = VCC ICCH + ICCL 2

O produto velocidade-potncia de uma porta lgica dado por: SPP = tpPD


Os termos importantes e outros termos em negrito destacados no captulo so definidos no glossrio que se encontra no final do livro.

T E R M O S I M P O R TA N T E S

lgebra Booleana A matemtica dos circuitos lgicos. Antifusvel Um tipo de conexo programvel no voltil de PLD que pode ser deixada aberta ou pode ser colocada em curto-circuito uma vez conforme determinado pelo programa. Arranjo AND Um arranjo de portas AND consiste em uma matriz de interconexes programveis. Carga unitria Uma medida do fan-out. Uma entrada de porta representa uma unidade de carga para a sada de uma porta lgica dentro da mesma famlia de CIs. CMOS Semicondutor de xido metlico complementar; uma classe de circuitos lgicos integrados implementados com um tipo de transistor de efeito de campo. Complemento O inverso ou o oposto de um nmero. O nvel BAIXO o complemento do nvel ALTO e 0 o complemento de 1. Diagrama de temporizao Um diagrama de formas de onda que mostra a relao temporal de todas as formas de onda envolvidas. Dispositivo destino Um PLD montado num equipamento de programao ou placa de desenvolvimento no qual se faz a transferncia (download) do projeto lgico na forma de software. EEPROM Tipo de conexo programvel no voltil de PLD baseada em clulas de memria apenas de leitura programvel e apagvel eletricamente podendo ser ligada ou desligada repetidas vezes por programao. Habilitao Para ativar ou colocar no modo de operao; uma entrada de um circuito lgico que habilita a operao dele. EPROM Tipo de conexo programvel no voltil de PLD baseada em clulas de memria apenas de leitura programvel eletricamente podendo ser ligada ou desligada uma vez por programao. Fan-out O nmero de entradas de portas equivalentes da mesma srie de uma famlia que uma porta lgica capaz de acionar. Fusvel Um tipo de conexo programvel no voltil de PLD que pode ser deixada intacta (curto-circuito) ou aberta uma vez conforme determinado pelo programa. Inversor Um circuito lgico que inverte ou complementa sua entrada. JTAG Joint Test Action Group; uma interface padro projetada pela IEEE (padro 1149.1) Porta AND Uma porta lgica que produz uma sada de nvel ALTO apenas quando todas as entrada estiverem em nvel ALTO. Porta EX-NOR Uma porta lgica que produz uma sada de nvel BAIXO apenas quando suas duas entradas estiverem em nveis opostos. Porta EX-OR Uma porta lgica que produz uma sada de nvel ALTO apenas quando suas duas entradas estiverem em nveis opostos. Porta NAND Uma porta lgica que produz uma sada de nvel BAIXO apenas quando todas as entradas esto em nvel ALTO. Porta NOR Uma porta lgica na qual a sada nvel BAIXO quando uma ou mais entradas estiverem em nvel ALTO. Porta OR Uma porta lgica que produz uma sada de nvel ALTO quando uma ou mais entradas estiverem em nvel ALTO. SRAM Um tipo de conexo programvel voltil de PLD baseada em clulas de memria de acesso aleatrio esttica e que pode ser ligada ou desligada repetidas vezes por programao. Tabela-verdade Uma tabela que mostra as entradas e a(s) correspondente(s) sada(s) de um circuito lgico. Tempo de atraso de propagao O intervalo de tempo entre a ocorrncia de uma transio de entrada e a correspondente transio de sada num circuito lgico. TTL Lgica transistor transistor; uma classe de circuitos lgicos integrados que usa transistores de juno bipolar.

C A P T U LO 3

P O R TA S L G I C A S

185

AUTOTESTE

As respostas esto no final do captulo.

1. Quando a entrada de um inversor nvel ALTO (1) a sada


(a) nvel ALTO ou 1 (a) complementao (c) inverso (a) A = 1, B = 1, C = 1 (b) nvel BAIXO ou 1 (c) nvel ALTO ou 0 (d) nvel BAIXO ou 0

2. Um inversor realiza uma operao conhecida como


(b) acionamento (d) as opes (a) e (c) esto corretas. (b) A = 1, B = 0, C = 1 (c) A = 0, B = 0, C = 0

3. A sada de uma porta AND com entradas A, B e C 1 (ALTO) quando 4. A sada de uma porta OR com entradas A, B e C 1 (ALTO) quando
(a) A = 1, B = 1, C = 1 (b) A = 0, B = 0, C = 1 (c) A = 0, B = 0, C = 0 (d) as opes (a), (b) e (c) esto corretas. (e) apenas as opes (a) e (b) esto corretas.

5. Cada uma das entradas de uma porta NAND de 2 entradas recebe pulso. Um pulso vai para nvel ALTO em t = 0 e retorna para nvel BAIXO em t = 1 ms. O outro pulso vai para nvel ALTO em t = 0,8 ms e retorna para nvel BAIXO em t = 3 ms. O pulso de sada pode ser descrito como:
(a) Ele vai para nvel BAIXO em t = 0 e retorna para nvel ALTO em t = 3 ms. (b) Ele vai para nvel BAIXO em t = 0,8 ms e retorna para nvel ALTO em t = 3 ms. (c) Ele vai para nvel BAIXO em t = 0,8 ms e retorna para nvel ALTO em t = 1 ms. (d) Ele vai para nvel BAIXO em t = 0,8 ms e retorna para nvel BAIXO em t = 1 ms.

6. Cada uma das entradas de uma porta NOR de 2 entradas recebe pulso. Um pulso vai para nvel ALTO em t = 0 e retorna para nvel BAIXO em t = 1 ms. O outro pulso vai para nvel ALTO em t = 0,8 ms e retorna para nvel BAIXO em t = 3 ms. O pulso de sada pode ser descrito como:
(a) Ele vai para nvel BAIXO em t = 0 e retorna para nvel ALTO em t = 3 ms. (b) Ele vai para nvel BAIXO em t = 0,8 ms e retorna para nvel ALTO em t = 3 ms. (c) Ele vai para nvel BAIXO em t = 0,8 ms e retorna para nvel ALTO em t = 1 ms. (d) Ele vai para nvel ALTO em t = 0,8 ms e retorna para nvel BAIXO em t = 1 ms.

7. Cada uma das entradas de uma porta EX-OR recebe pulso. Um pulso vai para nvel ALTO em t = 0 e retorna para nvel BAIXO em t = 1 ms. O outro pulso vai para nvel ALTO em t = 0,8 ms e retorna para nvel BAIXO em t = 3 ms. O pulso de sada pode ser descrito como:
(a) Ele vai para nvel ALTO em t = 0 e retorna para nvel BAIXO em t = 3 ms. (b) Ele vai para nvel ALTO em t = 0 e retorna para nvel BAIXO em t = 0,8 ms. (c) Ele vai para nvel ALTO em t = 1 ms e retorna para nvel BAIXO em t = 3 ms. (d) As opes (b) e (c) esto corretas.

8. Um pulso positivo aplicado num inversor. O intervalo de tempo a partir da borda de subida na entrada at a borda de subida na sada 7 ns. Esse parmetro
(a) o produto velocidade-potncia (b) o atraso de propagao tPHL (c) o atraso de propagao tPLH (d) largura de pulso

9. A finalidade de uma conexo programvel num arranjo AND


(a) conectar uma varivel de entrada a uma entrada de porta. (b) conectar uma linha a uma coluna numa matriz de arranjo. (c) desconectar uma linha de uma coluna numa matriz de arranjo. (d) todas as opes acima esto corretas.

10. O termo OTP significa


(a) ponto de teste aberto (c) programa de teste de sada (a) antifusvel (c) ROM (e) as opes (a) e (c) esto corretas. (b) programvel apenas uma vez (d) terminal de sada positivo (b) EEPROM (d) as opes (a) e (b) esto corretas.

11. So tipos de tecnologias de processo usadas em conexes programveis de PLDs

186

S I S T E M A S D I G I TA I S

12. Uma tecnologia de conexo programvel voltil


(a) fusvel (c) SRAM (b) EPROM (d) EEPROM (b) texto e grfica (d) compilao e classificao (b) Java Top Array Group (d) Joint Time Analysis Group (b) um processador embutido. (d) as opes (a) e (b) esto corretas.

13. Duas das formas de insero de projeto lgico usando software de desenvolvimento de PLD so:
(a) texto e numrica (c) grfica e codificada (a) Joint Test Action Group (c) Joint Test Array Group

14. O padro JTAG foi criado por

15. A programao dentro do sistema de uma PLD utiliza tipicamente


(a) um gerador de clock embutido. (c) uma PROM embutida. (e) as opes (b) e (c) esto corretas. (a) um DMM (multmetro digital) (c) um osciloscpio (a) usando um outro parmetro. (c) calculando o recproco do perodo.

16. Para medir o perodo de uma forma de onda digital temos que usar
(b) uma ponta de prova lgica (d) um pulsador lgico (b) medindo o ciclo de trabalho. (d) usando um outro tipo de instrumento.

17. Uma vez medido o perodo de uma forma de onda digital, a freqncia dela determinada:

PROBLEMAS
SEO 31

As respostas para os problemas de nmero mpar esto no final do livro.

O Inversor
1. A forma de onda de entrada mostrada na Figura 374 aplicada num inversor. Desenhe o diagrama de temporizao da forma e onda de sada devidamente relacionada com a entrada.
ALTO BAIXO

FIGURA 374

VIN

2. Um circuito de inversores em cascata mostrado na Figura 375. Se um nvel ALTO for aplicado no ponto A, determine os nveis lgicos nos pontos de B at F.
B A C D E F

FIGURA 375

SEO 32

A Porta AND
3. Determine a sada, X, para uma porta AND de 2 entradas com as formas de onda de entrada mostradas na Figura 376. Mostre, atravs de um diagrama de temporizao, a relao entre a sada e as entradas.

A FIGURA 376 B X

C A P T U LO 3

P O R TA S L G I C A S

187

4. Repita o Problema 3 considerando o diagrama de temporizao mostrado na Figura 377.


A FIGURA 377 B

5. As formas de onda de entrada aplicada numa porta AND de 3 entradas so mostradas na Figura 378. Mostre a forma de onda de sada relacionando-a adequadamente s entradas usando um diagrama de temporizao.
A B FIGURA 378 C A B C X

6. As formas de onda de entrada de uma porta AND de 4 entradas so vistas na Figura 379. Mostre a forma de onda de sada relacionando-a adequadamente s entradas usando um diagrama de temporizao.

A B C D FIGURA 379

SEO 33

A Porta OR
7. Determine a sada de uma porta OR de 2 entradas quando as formas de onda de entrada forem as da Figura 377 e desenhe um diagrama de temporizao. 8. Repita o Problema 5 para uma porta OR de 3 entradas. 9. Repita o problema 6 para uma porta OR de 4 entradas. 10. Para as cinco formas de onda de entrada vistas na Figura 380, determine a sada de uma porta AND de 5 entradas e a sada de uma porta OR de 5 entradas. Desenhe o diagrama de temporizao.

FIGURA 380

SEO 34

A Porta NAND
11. Para o conjunto de formas de onda de entrada vistas na Figura 381, determine a sada para a porta mostrada e desenhe o diagrama de temporizao.

A FIGURA 381 B

188

S I S T E M A S D I G I TA I S

12. Determine a sada da porta lgica (Figura 382) a partir das formas de onda de entrada vistas na mesma figura e desenhe o diagrama de temporizao.
A A B C X

B FIGURA 382 C

13. Determine a forma de onda de sada para a porta e as formas de onda mostradas na Figura 383.
A B C FIGURA 383 D A B C D X

14. Conforme aprendemos, os dois smbolos lgicos mostrados na Figura 384 representam operaes equivalentes. A diferena entre os dois reside no ponto de vista funcional. Para o smbolo NAND, procuramos por dois nveis ALTOs nas entradas para termos um nvel BAIXO na sada. Para a OR negativa, buscamos por pelo menos um nvel BAIXO nas entradas para termos um nvel ALTO na sada. Usando esses dois pontos de vista funcionais, mostre que cada porta produz a mesma sada para as entradas dadas.
A A B FIGURA 384 B A B

SEO 35

A Porta NOR
15. Repita o Problema 11 para uma porta NOR de 2 entradas. 16. Determine a forma de onda de sada na Figura 385 e desenhe o diagrama de temporizao.
A B A B C

FIGURA 385

17. Repita o Problema 13 para uma porta NOR de 4 entradas. 18. Os smbolos da NAND e da OR negativa representam operaes equivalentes, porm elas so portas diferentes funcionalmente. Para o smbolo da NOR, buscamos pelo menos um nvel ALTO nas entradas para termos um nvel BAIXO na sada. Para a AND negativa, buscamos dois nveis BAIXOs nas entradas para termos uma sada de nvel ALTO. Usando esses dois pontos de vista funcionais, mostre que as portas vistas na Figura 386 produzem a mesma sada para as entradas dadas.
A A B B A B

FIGURA 386

C A P T U LO 3

P O R TA S L G I C A S

189

SEO 36

As Portas OR Exclusivo e NOR Exclusivo


19. Em que uma porta EX-OR difere de uma porta OR na sua operao lgica? 20. Repita o Problema 11 para uma porta EX-OR. 21. Repita o Problema 11 para uma porta EX-NOR. 22. Determine a sada de uma porta EX-NOR para as entradas mostradas na Figura 377 e desenhe um diagrama de temporizao.

SEO 37

Lgica Programvel
23. No arranjo AND programvel simples com as conexes programveis mostradas na Figura 387, determine a expresso Booleana de sada.
A A B B

X1

X2

X3 FIGURA 387

24. Determine pela identificao das linhas e colunas quais conexes fusvel tm que ser queimadas no arranjo AND programvel mostrado na Figura 388 para implementar cada um dos seguintes termos-produto: X1 = ABC, X2 = ABC, X3 = ABC.

1 2 3 4 5 6 7 8 9 FIGURA 388 1 2 3 4 5 6 X3 X2 X1

190

S I S T E M A S D I G I TA I S

SEO 38

Lgica de Funes Fixas


25. Comparando-se certos dispositivos lgicos, observa-se que a dissipao de potncia para um tipo particular aumenta conforme a freqncia de operao aumenta. Esse dispositivo TTL ou CMOS? 26. Usando as folhas de dados mostradas nas Figuras 365 e 366, determine o que se pede:
(a) A dissipao de potncia de um dispositivo 74LS00 para uma tenso de alimentao mxima e um ciclo de trabalho de 50%. (b) A tenso de sada de nvel ALTO mnima para um 74LS00. (c) O atraso de propagao mximo para um 74LS00. (d) A tenso de sada de nvel BAIXO mxima para um 74HC00A. (e) O atraso de propagao mximo para um 74HC00A

27. Determine o tPLH e o tPHL a partir da imagem da tela de um osciloscpio vista na Figura 389. A informao em baixo na tela indica V/div e sec/div para cada canal.

Entrada

Sada

FIGURA 389

28. A porta A tem um tPLH = tPHL = 6ns. A porta B tem um tPLH = tPHL = 10 ns. Qual das portas pode operar numa freqncia maior? 29. Se uma porta lgica opera com uma tenso de alimentao cc de +5 V e drena uma corrente mdia de 4 mA, qual a dissipao de potncia? 30. A varivel ICCH representa a corrente de alimentao cc a partir de VCC quando todas as sadas do CI estiverem em nvel ALTO. A varivel ICCL representa a corrente de alimentao cc quando todas as sadas esto em nvel BAIXO. Para um CI 74LS00, determine a dissipao de potncia tpica quando todas as sadas das quatro portas estiverem em nvel ALTO. (Consulte a folha de dados mostrada na Figura 365).

SEO 39

Anlise de Defeito
31. Examine as condies indicadas na Figura 390 e identifique as portas com defeito.

1 1 (a)

1 1 0 (b)

0 0 (c)

0 0 0 1 (d)

1 0 (e)

1 1 (f)

FIGURA 390

32. Determine as portas com defeito na Figura 391 analisando os diagramas de temporizao.
A B X (a) A B X (b) FIGURA 391 A B X (c) A B X (d)

C A P T U LO 3

P O R TA S L G I C A S

191

33. Usando um osciloscpio, um tcnico fez as observaes indicadas na Figura 392. Para cada observao determine o defeito mais provvel da porta.

Entrada ALTO +VCC

Entrada ALTO +VCC

GND (a)

GND

ALTO GND

ALTO

Entrada GND

ALTO

Entrada

FIGURA 392

+VCC (b)

+VCC

34. O circuito do alarme do cinto de segurana mostrado na Figura 316 no est funcionando. O tcnico identificou que quando a chave de ignio acionada e o cinto de segurana no est afivelado, o alarme dispara e no desliga. Qual o problema mais provvel? Como voc chegou a essa concluso? 35. Todas as vezes que a chave de ignio acionada no circuito visto na Figura 316, o alarme dispara por trinta segundos, mesmo que o cinto esteja afivelado. Qual a causa mais provvel desse funcionamento incorreto? 36. Qual(is) a(s) falha(s) suspeita(s) se uma porta NAND de 3 entradas permanece em nvel ALTO independente dos estados das entradas?

192

S I S T E M A S D I G I TA I S

Problemas Especiais de Projeto


37. Sensores so usados para monitorar a presso e a temperatura de uma soluo qumica armazenada num recipiente fechado. O circuito de cada sensor produz uma tenso de nvel ALTO quando o valor mximo excedido. Um alarme que necessita de uma tenso de nvel BAIXO na entrada tem que ser ativado quando a presso ou a temperatura for excessiva. Projete um circuito para essa aplicao. 38. Em um certo processo produtivo automatizado, os componentes eltricos so automaticamente inseridos numa PCB. Antes que a ferramenta de insero seja ativada, a PCB tem que ser posicionada corretamente e os componentes a serem inseridos tm que estar na cmara. Cada uma dessas condies indicada por uma tenso de nvel ALTO. A ferramenta de insero requer uma tenso de nvel BAIXO para ser ativada. Projete um circuito para implementar esse processo. 39. Modifique o freqencmetro mostrado na Figura 315 para que opere com um pulso de habilitao ativo em nvel BAIXO em vez de nvel ALTO durante o intervalo de 1 s. 40. Considere que o sinal de habilitao do circuito mostrado na Figura 315 tenha a forma de onda mostrada na Figura 393. Considere que a forma de onda B esteja disponvel. Projete um circuito que produza um pulso de inicializao ativo em nvel ALTO para o contador apenas durante o tempo em que o sinal de habilitao esteja em nvel BAIXO.

Habilitao

FIGURA 393

41. Projete um circuito para substituir o bloco bege mostrado na Figura 394 para que o controle dos faris de um automvel seja desligado automaticamente 15 s aps a chave de ignio ser desligada, estando ligada a chave que ativa os faris. Considere que seja necessrio um nvel BAIXO para desligar os faris.
Nvel BAIXO desliga a luz. Chave de ALTO = lig. ignio BAIXO = deslig. Luz de ALTO = lig. ignio BAIXO = deslig.

Controle dos faris

FIGURA 394

42. Modifique o circuito lgico para o alarme de intruso mostrado na Figura 324 de forma que dois ambientes adicionais, cada um com duas janelas e uma porta, possa ser protegido. 43. Alm da modificao proposta no Problema 42 altere o circuito dos sensores de entrada para que Aberto = BAIXO e Fechado = ALTO.

Prtica de Anlise de Defeito Usando o Multisim


44. Abra o arquivo P03-44, conecte um conversor lgico do Multisim ao circuito e observe a operao da porta AND. Baseado nas entradas e sada observadas, determine o defeito mais provvel na porta. 45. Abra o arquivo P03-45, conecte um conversor lgico do Multisim ao circuito e observe a operao da porta NAND. Baseado nas entradas e sada observadas, determine o defeito mais provvel na porta. 46. Abra o arquivo P03-46, conecte um conversor lgico do Multisim ao circuito e observe a operao da porta NOR. Baseado nas entradas e sada observadas, determine o defeito mais provvel na porta. 47. Abra o arquivo P03-47, conecte um conversor lgico do Multisim ao circuito e observe a operao da porta EX-OR. Baseado nas entradas e sada observadas, determine o defeito mais provvel na porta.

C A P T U LO 3

P O R TA S L G I C A S

193

R E S P O S TA S
SEES DE REVISO
SEO 31 O Inversor
1. Quando a entrada do inversor 1 a sada 0. 2. (a)

(b) Um pulso negativo aparece na sada (de nvel ALTO para BAIXO retornando para ALTO).

SEO 32

A porta AND
1. A sada de uma porta AND nvel ALTO apenas quando todas as entradas estiverem em nvel ALTO. 2. A sada de uma porta AND nvel BAIXO quando uma ou mais entradas estiverem em nvel BAIXO. 3. AND de cinco entradas: X = 1 quando ABCDE = 11111 e X = 0 para todas as outras combinaes de ABCDE.

SEO 33

A Porta OR
1. A sada de uma porta OR nvel ALTO quando uma ou mais entradas estiverem em nvel ALTO. 2. A sada de uma porta OR nvel BAIXO apenas quando todas as entradas estiverem em nvel BAIXO. 3. OR de trs entradas: X = 0 quando ABC = 000 e X = 1 para todas as outras combinaes de ABC.

SEO 34

A Porta NAND
1. A sada de uma porta NAND nvel BAIXO apenas quando todas as entradas estiverem em nvel ALTO. 2. A sada de uma porta NAND nvel ALTO quando uma ou mais entradas estiverem em nvel BAIXO. 3. NAND: sada ativa em nvel BAIXO para todas as entradas em nvel ALTO; OR negativa: sada ativa em nvel ALTO para uma ou mais entradas em nvel BAIXO. Elas tm a mesmas tabelas verdade. 4. X = ABC

SEO 35

A Porta NOR
1. A sada de uma porta NOR nvel ALTO apenas quando todas as entradas estiverem em nvel BAIXO. 2. A sada de uma porta NOR nvel BAIXO quando uma ou mais entradas estiverem em nvel ALTO. 3. NOR: sada ativa em nvel BAIXO para uma ou mais entradas em nvel ALTO; AND negativa: sada ativa em nvel ALTO para todas as entradas em nvel BAIXO. Elas tm as mesmas tabelas verdade. 4. X = A + B + C

SEO 36

As Portas OR Exclusivo e NOR Exclusivo


1. A sada de uma porta EX-OR nvel ALTO quando as entradas esto em nveis opostos. 2. A sada de uma EX-NOR nvel ALTO quando as entradas esto no mesmo nvel lgico. 3. Aplique os bits nas entradas da porta EX-OR; quando a sada nvel ALTO, os bits so diferentes.

SEO 37

Lgica Programvel
1. Fusvel, antifusvel, EPROM, EEPROM e SRAM. 2. Voltil significa que todos os dados so perdidos quando a alimentao desligada, sendo que o PLD tem que ser reprogramado; baseado em SRAM.

194

S I S T E M A S D I G I TA I S

3. Insero via texto e insero grfica. 4. JTAG Joint Test Action Group; o padro 1149.1 da IEEE para programao e teste de interface.

SEO 38

Lgica de Funes Fixas


1. CMOS e TTL 2. (a) LS Schottky de baixa potncia (c) F TTL rpido (e) AC CMOS avanado (g) LV CMOS de baixa tenso 3. (a) 74LS04 Seis inversores (c) 74LV08 Quatro AND de 2 entradas (e) 7432 Quatro OR de 2 entradas (g) 74AHC02 Quatro NOR de 2 entradas 4. Menor potncia CMOS 5. Seis inversores num encapsulamento; quatro portas NAND de 2 entradas num encapsulamento 6. tPLH = 10 ns; tPHL = 8 ns 7. 18 pJ 8. ICCL corrente de alimentao cc para sada em estado BAIXO; ICCH corrente de alimentao cc para sada em estado ALTO 9. VIL tenso de entrada em nvel BAIXO; VIH tenso de entrada em nvel ALTO 10. VOL tenso de sada em nvel BAIXO; VOH tenso de sada em nvel ALTO (b) 74HC00 Quatro NAND de 2 entradas (d) 74ALS10 Trs NAND de 3 entradas (f) 74ACT11 Trs AND de 3 entradas (b) ALS LS avanado (d) HC CMOS de alta velocidade (f) HCT CMOS HC compatvel com TTL

SEO 39

Anlise de Defeito
1. Circuito aberto e curto-circuito so os defeitos mais comuns. 2. Uma entrada aberta que efetivamente como se a entrada fosse nvel ALTO. 3. Amplitude e perodo.

PROBLEMAS RELACIONADOS APRESENTADOS NOS EXEMPLOS


31. O diagrama de temporizao no afetado. 32. Veja a Tabela 313.

TA B E L A 3 1 3

ENTRADAS ABCD 0000 0001 0010 0011 0100 0101 0110 0111

SADA X 0 0 0 0 0 0 0 0

ENTRADAS ABCD 1000 1001 1010 1011 1100 1101 1110 1111

SADA X 0 0 0 0 0 0 0 1

C A P T U LO 3

P O R TA S L G I C A S

195

33. Veja a Figura 395.

A B FIGURA 395 X

34. A forma de onda de sada a mesma que na entrada A. 35. Veja a Figura 396. 36. Veja a Figura 397.

A B A C X C = ALTO FIGURA 396 B X FIGURA 397

37. Veja a Figura 398. 38. Veja a Figura 399.

A B A C B X FIGURA 398 X C = BAIXO FIGURA 399

39. Veja a Figura 3100. 310. Veja a Figura 3101.

A
A B X

B C X FIGURA 3101

FIGURA 3100

196

S I S T E M A S D I G I TA I S

311. Use uma porta NAND de 3 entradas. 312. Use uma porta NAND de 4 entradas operando como uma porta OR negativa. 313. Veja a Figura 3102.
A B C D FIGURA 3102 X

314. Veja a Figura 3103.

A B X
FIGURA 3103

B C X FIGURA 3104

315. Veja a Figura 3104. 316. Use uma porta NOR de 2 entradas. 317. Uma porta NAND de 3 entradas. 318. A sada sempre nvel BAIXO. O diagrama de temporizao uma linha reta. 319. A porta EX-OR no detecta falhas simultneas se os dois circuitos produzirem as mesmas sadas. 320. As sadas no so afetadas. 321. 6 colunas, 9 linhas e 3 portas AND com trs entradas cada porta. 322. A porta com tPLH e tPHL de 4 ns pode operar com uma freqncia maior. 323. 10 mW 324. A sada da porta ou o pino 13 (entrada) est aberta internamente. 325. O display mostrar uma leitura errada porque o contador continua contando at a inicializao (resete). 326. O pulso de habilitao muito curto ou o contador resetado cedo demais.

C A P T U LO 3

P O R TA S L G I C A S

197

AUTOTESTE
1. (d) 10. (b) 2. (d) 11. (d) 3. (a) 12. (c) 4. (e) 13. (b) 5. (c) 14. (a) 6. (a) 15. (d) 7. (d) 16. (c) 8. (b) 17. (c) 9. (d)

4
4-1 4-2 4-3 4-4 4-5 4-6 4-7

LGEBRA BOOLEANA E SIMPLIFICAO LGICA


TPICOS DO CAPTULO

4-8 4-9 4-10 4-11 4-12

O Mapa de Karnaugh Minimizao de Soma-de-Produtos Usando o Mapa de Karnaugh Minimizao de Produto-de-Somas Usando o Mapa de Karnaugh Mapas de Karnaugh de Cinco Variveis VHDL (Opcional) Aplicaes em Sistemas Digitais

Operaes e Expresses Booleanas Leis e Regras da lgebra Booleana Teoremas de DeMorgan Anlise Booleana de Circuitos Lgicos Simplificao Usando a lgebra Booleana Formas Padronizadas de Expresses Booleanas Expresses Booleanas e Tabelas-verdade

OBJETIVOS DO CAPTULO

INTRODUO

Aplicar as leis e regras bsicas da lgebra Booleana Aplicar os teoremas de DeMorgan em expresses Booleanas Descrever circuitos de portas lgicas com expresses Booleanas Calcular expresses Booleanas Simplificar expresses usando as leis e regras da lgebra Booleana Converter qualquer expresso Booleana numa soma-de-produtos Converter qualquer expresso Booleana num produto-de-somas Usar um mapa de Karnaugh para simplificar expresses Booleanas Usar um mapa de Karnaugh para simplificar funes de tabelaverdade Utilizar condies dont care para simplificar funes lgicas Escrever um programa VHDL para uma lgica simples Aplicar a lgebra Booleana, o mtodo do mapa de Karnaugh e VHDL numa aplicao de sistema

Em 1854, Georg Boole publicou um trabalho intitulado Uma Investigao das leis do Pensamento, sobre as quais so fundadas as teorias Matemticas de Lgica e Probabilidades (Investigation of the Laws of Thought, on Which Are Founded the Mathematical Theories of Logic AND Probabilities). Foi nessa publicao que uma lgebra lgica, conhecida hoje em dia como lgebra Booleana, foi formulada. A lgebra Booleana uma forma conveniente e sistemtica de expressar e analisar a operao de circuitos lgicos. Claude Shannon foi o primeiro a aplicar o trabalho de Boole na anlise e projeto de circuitos lgicos. Em 1938, Shannon escreveu uma tese no MIT intitulada A Symbolic Analysis of Relay and Switching Circuits. Este captulo aborda as leis, regras e teoremas da lgebra Booleana e suas aplicaes em circuitos digitais. Estudaremos como definir um dado circuito com uma expresso Booleana e ento avaliar a sua operao. Estudaremos tambm como simplificar circuitos lgicos usando os mtodos da lgebra Booleana e mapas de Karnaugh. A linguagem de descrio de hardware VHDL para a programao de dispositivos lgicos introduzida.
DISCUSSO PRVIA DE APLICAES

TERMOS IMPORTANTES

Termos importantes na ordem em que aparecem no captulo.


EM SISTEMAS DIGITAIS

Varivel Complemento Termo-soma Termo-produto soma-de-produtos

Produto-de-somas Mapa de Karnaugh Minimizao Dont care VHDL

O tpico Aplicaes em Sistemas Digitais ilustra conceitos ensinados neste captulo. O circuito lgico de um display de 7 segmentos usado no sistema de contagem e controle de comprimidos a partir do Captulo 1 uma boa maneira de ilustrar a aplicao da lgebra Booleana e do mapa de Karnaugh para obter a implementao mais simples possvel no projeto de circuitos lgicos. Portanto, nessa aplicao em sistemas digitais, o foco no decodificador de BCD para 7 segmentos que aciona os dois sistemas de displays mostrados na Figura 158.

AC E S S E O S I T E

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

199

200

S I S T E M A S D I G I TA I S

4-1

OPERAES E EXPRESSES BOOLEANAS


A lgebra Booleana a matemtica dos sistemas digitais. Um conhecimento bsico da lgebra Booleana indispensvel para o estudo e anlise de circuitos lgicos. No captulo anterior, as operaes Booleanas em termos de suas relaes com as portas NOT, AND, OR, NAND e NOR foram introduzidas. Ao final do estudo desta seo voc dever ser capaz de:
Definir varivel Definir literal Identificar um termo-soma Calcular um termo-soma Identificar um termo-produto Calcular um termo-produto Explicar a adio Booleana Explicar a multiplicao Booleana

NOTA: COMPUTAO

Em um microprocessador, a unidade lgica e aritmtica (ALU arithmetic logic unit) realiza operaes lgicas Booleanas e aritmticas sobre dados digitais conforme determinado pelas instrues do programa. As operaes lgicas so equivalentes s operaes das portas bsicas as quais estamos familiarizados, porm realizadas com um mnimo de 8 bits de cada vez. AND, OR, NOT e EX-OR so exemplos de instrues lgicas Booleanas, as quais so denominadas de mnemnicos. Um programa em linguagem assembly usa mnemnicos para especificar uma operao. Um outro programa denominado de assembler traduz os mnemnicos num cdigo binrio que pode ser entendido pelo microprocessador.

Os termos varivel, complemento e literal so usados em lgebra Booleana. Uma varivel um smbolo (geralmente uma letra maiscula em itlico) usado para representar uma grandeza lgica. Qualquer varivel simples pode ter um valor 1 ou 0. O complemento o inverso de uma va rivel e indicado por uma barra sobre a varivel. Por exemplo, o complemento da varivel A A. Se A = 1, ento A = 0. Se A = 0, ento A = 1. O complemento de uma varivel A lido como A negado ou A barrado. Algumas vezes usado um outro smbolo, em vez de uma barra, para indicar o complemento de uma varivel; por exemplo, B indica o complemento de B. Neste livro, usado apenas a barra sobre a varivel. Uma literal a varivel ou o complemento de uma varivel.

Adio Booleana
Lembre-se, do Captulo 3, de que a adio Booleana equivalente operao OR e as regras bsicas so ilustradas com suas relaes com a porta OR da seguinte forma:

0+0=0

0+1=1

1+0=1

1+1=1

A porta OR um somador Booleano.

Na lgebra Booleana, um termo-soma uma soma de literais. Em circuitos lgicos, um termo-soma produzido por uma operao OR sem o envolvimento de operaes AND. Alguns exemplos de termos-soma so A + B, A + B, A + B + C e A + B + C + D. Um termo-soma ser igual a 1 quando uma ou mais das literais no termo for 1. Um termo-soma ser igual a 0 somente se cada uma das literais for 0.

EXEMPLO 41 Determine os valores de A, B, C e D que tornam o termo-soma A + B + C + D igual a 0.


Soluo

Para o termo-soma ser 0, cada uma das literais tem que ser 0. Portanto, A = 0 e B = 1, de forma que, B = 0, C = 0 e D = 1, de forma que D = 0. A + B + C + D = 0 + 1 + 0 + 1 = 0 + 0 + 0 + 0 = 0

Problema relacionado*

Determine os valores de A e B que tornam o termo-soma igual a 0.


* As respostas esto no final do captulo.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

201

Multiplicao Booleana
Lembre-se, tambm do Captulo 3, de que a multiplicao Booleana equivalente operao AND e as regras bsicas so ilustradas com as relaes com a porta AND a seguir:
00=0 01=0 10=0 11=1

A porta AND um multiplicador Booleano.

Na lgebra Booleana, um termo-produto o produto de literais. Em circuitos lgicos, um termo-produto produzido por uma operao AND sem o envolvimento de operaes OR. Alguns exemplos de termos-produto so AB, AB, ABC e ABCD. Um termo-produto igual a 1 apenas se cada uma das literais no termo for 1. Um termo-produto igual a 0 quando uma ou mais das literais for 0.

EXEMPLO 42 Determine os valores e A, B, C e D que torna o termo-produto ABCD igual a 1.


Soluo

Para o termo-produto ser 1, cada uma das literais no termo tem que ser 1. Portanto, A = 1, B = 0 de forma que B = 1, C = 1 e D = 0 de forma que D = 1. ABCD = 1 0 1 0 = 1 1 1 1 = 1

Problema relacionado

Determine os valores de A e B que tornam o termo-produto A B igual a 1.

SEO 41 REVISO As respostas esto no final do captulo.

1. Se A = 0, qual o valor de A ? 2. Determine o valor de A, B e C que tornam o termo-soma A + B + C igual a 0. 3. Determine o valor de A, B e C que tornam o termo-produto ABC igual a 1.

4-2

LEIS E REGRAS DA LGEBRA BOOLEANA

Assim como em outras reas da matemtica, existem certas regras bem-desenvolvidas e leis que tm que ser seguidas para aplicar adequadamente a lgebra Booleana. As mais importantes so apresentadas nesta seo. Ao final do estudo desta seo voc dever ser capaz de: Aplicar as leis comutativas da adio e multiplicao Aplicar as leis associativas da adio e multiplicao Aplicar a lei distributiva Aplicar as doze regras bsicas da lgebra Booleana

Leis da lgebra Booleana


As leis bsicas da lgebra Booleana as leis comutativas para a adio e multiplicao, as leis associativas para a adio e multiplicao e a lei distributiva so as mesmas que para a lgebra

202

S I S T E M A S D I G I TA I S

comum. Cada uma das leis est ilustrada com duas ou trs variveis, porm o nmero de variveis no limitado para essas leis. Lei Comutativa Equao 41 A lei comutativa da adio para duas variveis escrita da seguinte forma:

A+B=B+A Essa lei diz que a ordem das variveis na qual a funo OR aplicada no faz diferena. Lembre-se que, na lgebra Booleana aplicada a circuitos lgicos, a adio e a operao OR so as mesmas. A Figura 41 ilustra a lei comutativa aplicada a uma porta OR e mostra que no importa em qual entrada cada varivel aplicada. (O smbolo significa equivalente a).
A B A+B B A B+A

FIGURA 41

Aplicao da lei comutativa da adio.

A lei comutativa da multiplicao para duas variveis a seguinte: Equao 42 AB = BA Essa lei diz que a ordem das variveis na qual a operao AND aplicada no faz diferena. A Figura 42 ilustra essa lei aplicada a uma porta AND.
A B AB B A BA

FIGURA 42

Aplicao da lei comutativa da multiplicao.

Lei Associativa Equao 43

A lei associativa da adio escrita para trs variveis mostrada a seguir:

A + (B + C) = (A + B) + C Essa lei diz que quando aplicada uma operao OR em mais de duas variveis, o resultado o mesmo independente da forma de agrupar as variveis. A Figura 43 ilustra essa lei aplicada em portas OR de 2 entradas.

FIGURA 43

A A + (B + C) B C B+C

A B C A+B (A + B) + C

Aplicao da lei associativa da adio. Abra o arquivo F04-03 para verificar.

A lei associativa da multiplicao escrita para trs variveis mostrada a seguir: Equao 44 A(BC) = (AB)C Essa lei diz que a ordem em que as variveis so agrupadas no faz diferena quando aplicada uma operao AND em mais de duas variveis. A Figura 44 ilustra essa lei aplicada a portas AND de 2 entradas.
FIGURA 44 A A(BC) B C BC A B C AB (AB)C

Aplicao da lei associativa da multiplicao. Abra o arquivo E04-04 para verificar.

Lei Distributiva A lei distributiva escrita para trs variveis mostrada a seguir: Equao 45 A(B + C) = AB + AC

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

203

Essa lei diz que a operao AND de uma nica varivel com o resultado de uma operao OR aplicada em duas ou mais variveis equivalente a uma operao OR entre os resultados das operaes AND entre uma nica varivel e cada uma das duas ou mais variveis. A lei distributiva tambm expressa o processo de fatorao no qual a varivel comum A fatorada em termos-produto, por exemplo, AB + AC = A(B + C). A Figura 45 ilustra a lei distributiva em termos de implementao com portas.
A B C A X = A(B + C) B+C X A C AC X = AB + AC B AB X FIGURA 45

Aplicao da lei distributiva. Abra o arquivo F04-05 para verificar.

Regras da lgebra Booleana


A Tabela 41 apresenta uma lista de 12 regras bsicas teis na manipulao e simplificao de expresses Booleanas. As regras de 1 a 9 sero analisadas em termos de suas aplicaes em portas lgicas. As regras de 10 a 12 sero obtidas em termos de regras mais simples e das leis discutidas anteriormente.
 !  !    ! !  !   ! q !  ! q !  !  !  !  !  ! !" !" " ! ! ! " # ! "# ! 
TA B E L A 4 1

Regras bsicas da lgebra Booleana

 ! q  ! q  !  ! ! !

! "OU#PODEMREPRESENTARUMANICAVARIVELOUUMA COMBINAODEVARIVEIS

Regra 1. A + 0 = A A operao OR de uma varivel com 0 sempre igual a varivel. Se a varivel de entrada A for 1, a varivel X de sada ser 1, que igual a A. Se A for 0, a sada ser 0, que tambm igual a A. Essa regra ilustrada na Figura 46, na qual a entrada inferior da porta est fixa em 0.
A=1 0 A=0 0

X=1

X=0 FIGURA 46

X=A+0=A

Regra 2. A + 1 = 1 A operao OR da varivel com 1 igual a 1. Um 1 numa entrada de uma porta OR produz um 1 na sada, independente do valor da varivel na outra entrada. Essa regra ilustrada na Figura 47, na qual a entrada inferior da porta est fixa em 1.
A=1 1 A=0 1

X=1

X=1 FIGURA 47

X=A+1=1

204

S I S T E M A S D I G I TA I S

Regra 3. A 0 0 A operao AND da varivel com 0 sempre igual a 0. Todas as vezes que uma entrada de uma porta AND for 0, a sada ser 0, independente do valor da varivel na outra entrada. Essa regra est ilustrada na Figura 48, na qual a entrada inferior est fixa em 0.

A=1 0 FIGURA 48

X=0

A=0 0

X=0

X=A0=0

Regra 4. A 1 A A operao AND da varivel com 1 sempre igual a varivel. Se A for 0 a sada da porta AND ser 0. Se A for 1, a sada da porta AND ser 1 porque ambas as entradas agora so 1s. Essa regra mostrada na Figura 49, onde a entrada inferior est fixa em 1.

A=0 1 FIGURA 49

A=1 X=0 X=A1=A 1 X=1

Regra 5. A A = A A operao OR da varivel com ela mesma sempre igual a varivel. Se A for 0, ento 0 + 0 = 0; e se A for 1, ento 1 + 1 = 1. Isso mostrado na Figura 410, onde as duas entradas so a mesma varivel.

A=0 A=0 FIGURA 410

X=0

A=1 A=1

X=1

X=A+A=A

Regra 6. A + A = 1 A operao OR da varivel com o seu complemento sempre igual a 1. Se p A for 0, ento 0 + 0 = 0 + 1 = 1. Se A for 1, ento 1 + 1 = 1 + 0 = 1. Veja a Figura 411, onde uma entrada o complemento da outra.

A=0 A=1 FIGURA 411

X=1

A=1 A=0

X=1

X=A+A=1

Regra 7. A A A A operao AND de uma varivel com ela mesma sempre igual a varivel. Se A = 0, ento 0 0 = 0; e se A = 1, ento 1 1 = 1. A Figura 412 ilustra essa regra.

A=0 A=0 FIGURA 412

X=0

A=1 A=1

X=1

X=AA=A

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

205

Regra 8. A A 0 A operao AND de uma varivel e o seu complemento sempre igual a 0. Nesse caso, ou A ou sempre ser 0; e quando um 0 aplicado na entrada de uma porta AND, a sada tambm ser 0. A Figura 413 ilustra essa regra.
A=1 A=0 A=0 A=1

X=0

X=0 FIGURA 413

X=AA=0

Regra 9. A A O complemento duplo de uma varivel sempre igual a varivel. Se comple mentarmos (invertermos) a varivel A uma vez, obtemos A. Ento se complementarmos (inverte mos) A, obtemos A, que a varivel original. Essa regra mostrada na Figura 414 usando inversores.
A=1 A=0

A=0

A=0

A=1

A=1 FIGURA 414

A=A

Regra 10. A AB A Essa regra pode ser provada aplicando a lei distributiva, Regra 2, e a Regra 4 como a seguir: A + B = A(1 + B) =A1 =A Fatorando (lei distribuitiva) Regra 2: (1 + B) = 1 Regra 4: A 1 = A

A prova mostrada na Tabela 42, onde temos a tabela-verdade e a conseqente simplificao do circuito lgico.
A + AB 0 0 1 1 A TA B E L A 4 2

A 0 0 1 1

B 0 1 0 1 igual

AB 0 0 0 1

Regra 10: A + AB = A. Abra o arquivo T04-02 para verificar

B A

conexo direta

Regra 11. A AB A B A + AB = = = = =

Essa regra pode ser provada da seguinte forma: Regra 10: A = A + AB Regra 7: A = AA Regra 8: adicionando AA = 0 Fatorando Regra 6: A + A = 1 Regra 4: simplifica o 1

(A + AB) + AB (AA + AB) + AB AA + AB + AA + AB (A + A)(A + B) 1 (A + B)

= A + B

206

S I S T E M A S D I G I TA I S

A prova mostrada na Tabela 43, onde temos a tabela-verdade e a conseqente simplificao do circuito lgico.
TA B E L A 4 3 A + AB 0 1 1 1 igual A+B 0 1 1 1 A B A B

Regra 11: A + AB = A + B . Abra o arquivo T04-03 para verificar

A 0 0 1 1

B 0 1 0 1

AB 0 1 0 0

Regra 12. (A B)(A C) A BC

Essa regra pode ser provada da seguinte forma: Lei distribuitiva Regra 7: AA = A Fatorando (lei distribuitiva) Regra 2: 1 + C = 1 Fatorando (lei distribuitiva) Regra 2: 1 + B = 1 Regra 4: A 1 = A

(A + B)(A + C) = AA + AC + AB + BC = A + AC + AB + BC = = = = A(1 A1 A(1 A1 + + + + C) + AB + BC AB + BC B) + BC BC

= A + BC

A prova mostrada na Tabela 44, onde temos a tabela-verdade e a conseqente simplificao do circuito lgico.

TA B E L A 4 4

Regra 12: (A + B)(A + C) = A + BC. Abra o arquivo T04-04 para verificar

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

A+B 0 0 1 1 1 1 1 1

A+C 0 1 0 1 1 1 1 1

(A + B)(A + C) 0 0 0 1 1 1 1 1

BC 0 0 0 1 0 0 0 1
igual

A + BC 0 0 0 1 1 1 1 1

A B C

A B C

SEO 42 REVISO

1. Aplique a lei associativa da adio na expresso A + (B + C + D). 2. Aplique a lei distributiva na expresso A(B + C + D).

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

207

4-3

TEOREMAS DE DEMORGAN

DeMorgan, um matemtico que conheceu Boole, props dois teoremas que representam uma parte importante da lgebra Booleana. Em termos prticos, os teoremas de DeMorgan provm uma verificao da equivalncia entre as portas NAND e OR negativa e a equivalncia entre as portas NOR e AND negativa, discutidas no Captulo 3. Ao final do estudo desta seo voc dever ser capaz de: Citar os teoremas de DeMorgan Relacionar os teoremas com a equivalncia entre as portas NAND e OR negativa e a equivalncia entre as portas NOR e AND negativa Aplicar os teoremas de DeMorgan na simplificao de expresses Booleanas

Um dos teoremas de DeMorgan : O complemento de um produto de variveis igual a soma dos complementos das variveis. Dizendo de outra forma, O complemento de duas ou mais variveis submetidas a uma operao AND equivalente a uma operao OR entre os complementos das variveis individuais. A frmula que expressa esse teorema para duas variveis : XY = X + Y O segundo teorema de DeMorgan expresso da seguinte forma: O complemento de uma soma de variveis igual ao produto do complemento das variveis. Dizendo de outra forma, O complemento de duas ou mais variveis submetidas a uma operao OR equivalente a uma operao AND entre os complementos das variveis individuais. A frmula para a expresso desse teorema para duas variveis : X + Y = XY A Figura 415 mostra as equivalncias de portas e as tabelas-verdade para as Equaes 46 e 47. Equao 47 Equao 46

Entradas
X Y NAND X Y OR negativa

Sada XY 1 1 1 0 X +Y 1 1 1 0
FIGURA 415

XY

X +Y

X 0 0 1 1

Y 0 1 0 1

Entradas
X Y NOR X +Y X Y AND negativa XY

Sada X +Y 1 0 0 0 XY 1 0 0 0

X 0 0 1 1

Y 0 1 0 1

Equivalncias entre portas e as correspondentes tabelas-verdade que ilustram os teoremas de DeMorgan. Observe a igualdade entre as duas colunas de sada em cada tabela. Isso mostra que as portas equivalentes realizam a mesma funo lgica.

208

S I S T E M A S D I G I TA I S

Conforme j foi dito, os teoremas de DeMorgan tambm se aplicam a expresses nas quais existem mais que duas variveis. Os exemplos a seguir ilustram a aplicao dos teoremas de DeMorgan em expresses de 3 e 4 variveis.

EXEMPLO 43 Aplique os teoremas de DeMorgan nas expresses: XYZ e X + Y + Z.


Soluo

XYZ = X + Y + Z X + Y + Z = XYZ

Problema relacionado

Aplique o teorema de DeMorgan na expresso: X + Y + Z.

EXEMPLO 44 Aplique os teoremas de DeMorgan nas expresses: WXYZ e W + X + Y + Z.


Soluo

WXYZ = W + X + Y + Z W + X + Y + Z = WXYZ

Problema relacionado

Aplique o teorema de DeMorgan na expresso: W X Y Z.

Cada varivel nos teoremas de DeMorgan, conforme dito nas Equaes 46 e 47, tambm pode representar uma combinao de outras variveis. Por exemplo, X pode ser igual ao termo AB + C e Y pode ser igual ao termo A + BC. Assim, se podemos aplicar o teorema de DeMorgan para duas variveis conforme foi dito para XY = X + Y na expresso (AB + C)(A + BC) , obtemos o seguinte resultado: (AB + C)(A + BC) = (AB + C) + (A + BC) Observe que no resultado anterior temos dois termos, AB + C e A + BC , para cada um dos quais podemos aplicar novamente o teorema de DeMorgan X + Y = X Y individualmente, conforme a seguir: (AB + C) + (A + BC) = (AB)C + A(BC) Observe que ainda temos dois termos na expresso nos quais o teorema de DeMorgan pode ser aplicado novamente. Esses termos so AB e BC. Uma ltima aplicao do teorema de DeMorgan resulta no seguinte: (AB)C + A(BC) = (A + B)C + A(B + C) Embora esse resultado possa ser simplificado pelo uso das leis e regras Booleanas, os teoremas de DeMorgan no podem mais ser usados.

Aplicando os Teoremas de DeMorgan


Os procedimentos a seguir ilustram a aplicao dos teoremas de DeMorgan e da lgebra Booleana na seguinte expresso: A + BC + D(E + F) Passo 1. Identifique os termos nos quais podemos aplicar os teoremas de DeMorgan e pense que cada termo uma nica varivel. Faa A + BC = X e D(E + F) = Y.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

209

Passo 2.

Como X + Y = X Y, (A + BC) + (D(E + F)) = (A + BC)(D(E + F))

Passo 3.

Use a Regra 9 (A = A) para cancelar a dupla barra sobre o termo da esquerda (isso no parte do teorema de DeMorgan). (A + BC)(D(E + F)) = (A + BC)(D(E + F))

Passo 4.

Aplique o teorema de DeMorgan ao segundo termo. (A + BC)(D(E + F)) = (A + BC)(D + (E + F))

Passo 5.

Use a Regra 9 (A = A) para cancelar a dupla barra sobre a parte E + F do termo. (A + BC)(D + E + F) = (A + BC)(D + E + F)

Os prximos trs exemplos ilustram ainda mais como usar os teoremas de DeMorgan.

EXEMPLO 45 Aplique os teoremas de DeMorgan em cada uma das seguintes expresses: (a) (A + B + C)D
Soluo

(b) ABC + DEF

(c) AB + CD + EF

(a) Faa A + B + C = X e D = Y. A expresso (A + B + C)D da forma XY = X + Y e pode ser reescrita como: (A + B + C)D = A + B + C + D Em seguida aplique o teorema de DeMorgan no termo A + B + C. (b) Faa ABC = X e DEF = Y. A expresso ABC + DEF est na forma X + Y = X Y e pode ser reescrita da seguinte forma: ABC + DEF = (ABC)(DEF) Em seguida, aplique o teorema de DeMorgan em cada um dos seguintes termos: ABC e DEF. (ABC)(DEF) = (A + B + C)(D + E + F) (c) Faa AB = X, CD = Y e EF = Z. A expresso AB + CD + EF est na forma X + Y + Z = X Y Z e pode ser reescrita como: AB + CD + EF = (AB)(CD)(EF) Em seguida, aplique o teorema de DeMorgan em cada um dos seguintes termos: AB, CD e EF. (AB)(CD)(EF) = (A + B)(C + D)(E + F)

Problema relacionado

Aplique os teoremas de DeMorgan na expresso: ABC + D + E.

210

S I S T E M A S D I G I TA I S

EXEMPLO 46 Aplique os teoremas de DeMorgan em cada uma das expresses a seguir: (a) (A + B) + C
Soluo

(b) (A + B) + CD

(c) (A + B)C D + E + F

(a) (A + B) + C = (A + B)C = (A + B)C (b) (A + B) + CD = (A + B)CD = (A B)(C + D) = AB(C + D) (c) (A + B)C D + E + F = ((A + B)C D)(E + F) = (A B + C + D)EF

Problema relacionado

Aplique os teoremas na expresso AB(C + D) + E.

EXEMPLO 47 A expresso Booleana para uma porta EX-OR AB + AB. Tendo essa expresso como ponto de partida, use o teorema de DeMorgan e quaisquer outras regras ou leis aplicveis para desenvolver uma expresso para a porta EX-NOR.
Soluo

Comece pela complementao da expresso para a EX-OR, aplicando em seguida o teorema de DeMorgan como mostrado a seguir: AB + AB = (AB)(AB) = (A + B)(A + B) = (A + B)(A + B) Em seguida, aplique a lei distributiva e a Regra 8 (A A = 0). (A + B)(A + B) = AA + A B + AB + BB = A B + AB A expresso final para a EX-NOR A B + AB. Observe que essa expresso igual a 1 todas as vezes que as duas variveis forem 0 ou 1.

Problema relacionado

Comeando pela expresso da porta NAND de 4 entradas, use os teoremas de DeMorgan para desenvolver uma expresso para uma porta OR negativa de 4 entradas.

SEO 43 REVISO

1. Aplique os teoremas e DeMorgan s seguintes expresses:

(a) ABC + (D + E)

(b) (A + B)C

(c) A + B + C + DE

4-4

ANLISE BOOLEANA DE CIRCUITOS LGICOS


A lgebra Booleana prov uma forma concisa de expressar a operao de um circuito lgico constitudo de uma combinao de portas lgicas de forma que a sada possa ser determinada por vrias combinaes de valores de entrada. Ao final do estudo desta seo voc dever ser capaz de:
Determinar a expresso Booleana para uma combinao de portas Avaliar a operao lgica de um circuito a partir da expresso Booleana Construir uma tabela-verdade

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

211

Expresso Booleana para um Circuito Lgico


Para obter a expresso Booleana para um dado circuito lgico, comece pelas entradas mais esquerda e, percorrendo o circuito at a sada final, escreva a expresso para cada porta lgica. Para o exemplo de circuito mostrado na Figura 416, a expresso Booleana determinada da seguinte forma: 1. A expresso para a porta AND mais esquerda com entradas C e D CD. 2. A sada da porta AND mais esquerda uma das entradas da porta OR e B a outra entrada. Portanto, a expresso para a porta OR B + CD. 3. A sada da porta OR uma das entradas da porta AND mais direita e A a outra entrada. Portanto, a expresso para essa porta AND A(B + CD), que a expresso final de sada para o circuito completo.
C D B A

Um circuito lgico pode ser descrito por uma equao Booleana.

CD B + CD A(B + CD) FIGURA 416

Um circuito lgico mostrando o desenvolvimento da expresso Booleana de sada.

Construindo uma Tabela-verdade para um Circuito Lgico


Uma vez que a expresso Booleana para um dado circuito lgico foi determinada, uma tabelaverdade que mostra a sada para todos os valores possveis das variveis de entrada pode ser desenvolvida. O procedimento requer que avaliemos a expresso Booleana para todas as combinaes possveis dos valores das variveis de entrada. No caso do circuito visto na Figura 416, existem quatro variveis de entrada (A, B, C e D) sendo possvel portanto dezesseis (24 = 16) combinaes de valores. Calculando a Expresso Para o clculo da expresso A(B + CD), determine primeiro os valores das variveis que tornam a expresso igual a 1, usando as regras para a adio e multiplicao Booleanas. Nesse caso, a expresso igual a 1 apenas se A = 1 e B + CD = 1 porque A(B + CD) = 1 1 = 1 Agora determine quando o termo B + CD igual a 1. O termo B + CD = 1 se B = 1 ou CD = 1 ou se B e CD forem ambos iguais a 1 porque B + CD = 1 + 0 = 1 B + CD = 0 + 1 = 1 B + CD = 1 + 1 = 1 O termo CD = 1 apenas se C = 1 e D = 1. Resumindo, a expresso A (B + CD) = 1 quando A = 1 e B = 1 independente dos valores de C e D ou quando A = 1, C = 1 e D = 1 independente do valor de B. A expresso A (B + CD) = 0 para todas as outras combinaes de valores das variveis. Colocando os Resultados no Formato de Tabela-Verdade O primeiro passo fazer uma lista das dezesseis combinaes de 1s e 0s das variveis de entrada numa seqncia binria conforme mostra a Tabela 45. Em seguida, coloque um 1 na coluna de sada para cada combinao das variveis de entrada que foi determinada na avaliao. Finalmente, coloque um 0 na coluna de sada para todas as outras combinaes das variveis de entrada. Esses resultados so mostrados na tabela-verdade na Tabela 45. Um circuito lgico pode ser descrito por uma tabelaverdade.

212

S I S T E M A S D I G I TA I S
TA B E L A 4 5

Tabela-verdade para o circuito lgico mostrado na Figura 416

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

ENTRADAS B C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

SADA A(B + CD) 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1

SEO 44 REVISO

1. Substitua as portas AND por portas OR e a porta OR por porta AND no circuito visto na Figura 416 e determine a expresso Booleana para a sada. 2. Construa uma tabela-verdade para o circuito da Questo 1.

4-5

SIMPLIFICAO USANDO A LGEBRA BOOLEANA


Ao aplicarmos a lgebra Booleana, muitas vezes temos que reduzir uma determinada expresso para a sua forma mais simples ou transform-la em um formato mais conveniente a fim de implementar a expresso mais eficientemente. A abordagem feita nesta seo usa as leis bsicas, regras e teoremas da lgebra Booleana para manipular e simplificar uma expresso. Esse mtodo depende do conhecimento completo da lgebra Booleana e uma considervel prtica na sua aplicao, alm de habilidade e inteligncia. Ao final do estudo desta seo voc dever ser capaz de:

Aplicar as leis, regras e teoremas da lgebra Booleana para simplificar expresses em geral

Uma expresso Booleana simplificada usa a menor quantidade de portas possvel para implementar uma dada expresso. Os Exemplos 48 a 411 ilustram a simplificao Booleana.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

213

EXEMPLO 48 Usando tcnicas da lgebra Booleana, simplifique a expresso AB + A(B + C) + B(B + C)


Soluo

Os passos apresentados a seguir no representam necessariamente a nica abordagem. Passo 1 Aplique a lei distributiva ao segundo e terceiro termos da expresso, conforme mostrado a seguir: AB + AB + AC + BB + BC Passo 2 Aplique a Regra 7 (BB = B) no quarto termo. AB + AB + AC + B + BC Passo 3 Aplique a Regra 5 (AB + AB = AB) nos primeiros dois termos. AB + AC + B + BC Passo 4 Aplique a Regra 10 (B + BC = B) nos ltimos dois termos. AB + AC + B Passo 5 Aplique a Regra 10 (AB + B = B) ao primeiro e terceiro termos. B + AC Nesse ponto a expresso est com a mxima simplificao possvel. Uma vez adquirido prtica na aplicao da lgebra Booleana, podemos combinar diversos passos individuais.

Problema relacionado

Simplifique a expresso Booleana AB + A(B + C) + B(B + C).

A Figura 417 mostra que o processo de simplificao dado no Exemplo 48 reduziu significativamente o nmero de portas lgicas necessrias para implementar a expresso. A parte (a) dessa figura mostra que cinco portas so necessrias para implementar a expresso na sua forma original; entretanto, apenas duas portas so necessrias para a expresso simplificada, mostrada na parte (b). importante perceber que esses dois circuitos de portas so equivalentes. Ou seja, para qualquer combinao de nveis nas entradas A, B e C temos a mesma sada para qualquer um dos dois circuitos.

Simplificao significa menos portas lgicas para a mesma funo.

AB + A(B + C) + B(B + C) B C A C (a) FIGURA 417 Esses dois circuitos so equivalentes

B + AC

(b)

Circuitos de portas para o Exemplo 48. Abra o arquivo F04-17 para verificar a equivalncia.

214

S I S T E M A S D I G I TA I S

EXEMPLO 49 Simplifique a seguinte expresso Booleana: [AB(C + BD) + A B]C Observe que os colchetes e parnteses significam o mesmo: o termo interno multiplicado (operao AND) com os termos externos.
Soluo

Passo 1 Aplique a lei distributiva aos termos dentro dos colchetes. (ABC + ABBD + A B)C Passo 2 Aplique a Regra 8 (BB = 0) ao segundo termo dentro dos parnteses. (ABC + A 0 D + A B)C Passo 3 Aplique a Regra 3 (A 0 D = 0) ao segundo termo dentro dos parnteses. (ABC + 0 + A B)C Passo 4 Aplique a Regra 1 (simplifique o 0) dentro dos parnteses. (ABC + A B)C Passo 5 Aplique a lei distributiva. ABCC + A BC Passo 6 Aplique a Regra 7 (CC = C) ao primeiro termo. ABC + A BC Passo 7 Fatore BC. BC(A + A) Passo 8 Aplique a Regra 6 (A + A = 1). BC 1 Passo 9 Aplique a Regra 4 (simplifique o 1). BC Simplifique a seguinte expresso Booleana [AB(C + BD) + AB]CD.

Problema relacionado

EXEMPLO 410 Simplifique a seguinte expresso Booleana: ABC + AB C + A B C + ABC + ABC


Soluo

Passo 1 Fatore BC com o primeiro e o ltimo termos. BC(A + A) + AB C + A B C + ABC Passo 2 Aplique a Regra 6 (A + A + 1) ao termo entre parnteses e fatore AB a partir do segundo e ltimo termos. BC 1 + AB(C + C) + A B C

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

215

Passo 3 Aplique a Regra 4 (simplifique o 1) ao primeiro termo e a Regra 6 (C + C = 1) ao termo entre parnteses. BC + AB 1 + A B C Passo 4 Aplique a Regra 4 (simplifique o 1) no segundo termo. BC + AB + A B C Passo 5 Fatore B a partir do segundo e terceiro termos. BC + B(A + A C) Passo 6 Aplique a Regra 11 (A + A C = A + C) no termo entre parnteses. BC + B(A + C) Passo 7 Use as leis distributiva e comutativa para obter a seguinte expresso: BC + AB + B C
Problema relacionado

Simplifique a seguinte expresso Booleana: ABC + A BC + ABC + A B C.

EXEMPLO 411 Simplifique a seguinte expresso Booleana: AB + AC + A BC


Soluo

Passo 1 Aplique o teorema de DeMorgan no primeiro termo. (AB)(AC) + A BC Passo 2 Aplique o teorema de DeMorgan em cada termo entre parnteses. (A + B)(A + C) + A BC Passo 3 Aplique a lei distributiva ao dois termos entre parnteses. A A + A C + A B + B C + A BC Passo 4 Aplique a Regra 7 (A A = A) no primeiro termo, e aplique a Regra 10 [A B + A BC = A B(1 + C) = A B] no terceiro e ltimo termos. A + AC + AB + BC Passo 5 Aplique a Regra 10 [A + A C = A(1 + C) = A] no primeiro e segundo termos. A + AB + BC Passo 6 Aplique a Regra 10 [A + A B = A(1 + B) = A] no primeiro e segundo termos. A + BC

Problema relacionado

Simplifique a seguinte expresso Booleana: AB + AC + A B C.

216

S I S T E M A S D I G I TA I S

SEO 45 REVISO

1. Simplifique, quando possvel, as seguintes expresses Booleanas:

(a) A + AB + ABC

(b) ( A + B) C + ABC

(c) ABC ( BD + CDE) + AC

2. Implemente cada expresso originalmente apresentada na Questo 1 usando as portas lgicas apropriadas. Em seguida, implemente a expresso simplificada e compare o nmero de portas.

4-6

FORMAS PADRONIZADAS DE EXPRESSES BOOLEANAS


Todas as expresses Booleanas, independente das suas formas, podem ser convertidas em qualquer uma das duas formas padro: a forma de soma-de-produtos e a forma de produto-de-somas. A padronizao faz a avaliao, simplificao e implementao de expresses Booleanas de forma muito mais sistemtica e fcil. Ao final do estudo desta seo voc dever ser capaz de: Identificar uma expresso de soma-de-produtos Determinar o domnio de uma expresso Booleana Converter qualquer expresso de soma-de-produtos para uma forma padro Avaliar uma expresso padro de soma-de-produtos em termos dos valores binrios Iden tificar uma expresso de produto-de-somas Converter qualquer expresso de produto-de-somas para uma forma padro Avaliar uma expresso padro de produto-de-somas em termos dos valores binrios Converter expresses de um padro para outro

A Forma de soma-de-produtos
Uma expresso de somade-produtos pode ser implementada com uma OR e duas ou mais ANDs. Um termo-produto foi definido na Seo 41 como um termo que consiste em produto (multiplicao Booleana) de literais (variveis ou seus complementos). Quando dois ou mais termos-produto so somados por uma adio Booleana, a expresso resultante uma soma-de-produtos. Alguns exemplos so mostrados a seguir: AB + ABC ABC + CDE + BCD AB + ABC + AC Uma expresso na forma de soma-de-produtos tambm pode conter um termo de uma nica varivel, como em A + A BC + BCD. Consulte os exemplos de simplificao na ltima seo, e o leitor ver que cada uma das expresses finais um termo de produto nico ou uma soma-de-produtos. Numa expresso na forma de soma-de-produtos, uma barra no se estende por mais que uma varivel; entretanto, mais de uma varivel num termo pode ter uma barra sobre ela. Por exemplo, uma expresso na forma de soma-de-produtos pode ter um termo A B C porm no um termo ABC. Domnio de uma Expresso Booleana O domnio de uma expresso Booleana geral o conjunto das variveis contidas na expresso na forma complementada ou no complementada. Por exemplo, o domnio da expresso AB + ABC o conjunto das variveis A, B, C, e o domnio da expresso ABC + CDE + BCD o conjunto das variveis A, B, C, D e E. Implementao AND/OR de uma Expresso de soma-de-produtos A implementao de uma expresso de soma-de-produtos requer simplesmente uma operao OR das sadas de duas ou mais portas AND. Um termo-produto produzido por uma operao AND e a soma (adio) de dois ou mais termos-produto produzida por uma operao OR. Portanto, uma expresso de soma-de-produtos pode ser implementada por uma lgica AND/OR na qual as sadas (em quantidade igual ao nmero de termos-produto na expresso) de portas AND so conectadas s entradas de uma porta OR, conforme mostra a Figura 418 para a expresso AB + BCD + AC. A sada X da porta OR igual a expresso de soma-de-produtos.

C A P T U LO 4
A B B C D A C X = AB + BCD + AC

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

217

FIGURA 418

Implementao da expresso de soma-de-produtos AB + BCD + AC.

Implementao NAND/NAND de uma Expresso de soma-de-produtos As portas NAND podem ser usadas na implementao de uma expresso de soma-de-produtos. Usando apenas portas NAND, uma funo AND/OR pode ser realizada, conforme ilustra a Figura 419. O primeiro nvel de portas NAND alimenta a porta NAND que funciona como uma porta OR negativa. As inverses da porta NAND e da OR negativa se cancelam e o resultado efetivamente um circuito AND/OR.
A B B C D A C X = AB + BCD + AC FIGURA 419

Essa implementao NAND/NAND equivalente a AND/OR da Figura 418.

Converso de uma Expresso Geral para a Forma de soma-de-produtos


Qualquer expresso lgica pode ser mudada para o formato de soma-de-produtos aplicando tcnicas da lgebra Booleana. Por exemplo, a expresso A(B + CD) pode ser convertida para o formato de soma-de-produtos aplicando a lei distributiva: A(B + CD) = AB + ACD EXEMPLO 412 Converta cada uma das seguintes expresses Booleanas para o formato de soma-de-produtos: (a) AB + B(CD + EF) (b) (A + B)(B + C + D) (c) ( A + B) + C
Soluo

(a) AB + B(CD + EF) = AB + BCD + BEF (b) (A + B)(B + C + D) = AB + AC + AD + BB + BC + BD (c) ( A + B) + C = ( A + B) C = ( A + B) C = AC + BC

Problema relacionado

Converta ABC + ( A + B)( B + C + AB) para a forma de soma-de-produtos.

A Forma Padro de soma-de-produtos


At agora, lidamos com expresses de soma-de-produtos nas quais alguns dos termos-produto no continham todas as variveis no domnio da expresso. Por exemplo, a expresso ABC + ABD + ABCD tem um domnio constitudo pelas variveis A, B, C e D. Entretanto, observe que o conjunto completo de variveis do domnio no representado nos primeiros dois termos da expresso; ou seja, D ou D no aparece no primeiro termo e C ou C no aparece no segundo termo. Uma expresso de soma-de-produtos padro uma expresso na qual todas as variveis do domnio aparecem em cada um dos termos-produto na expresso. Por exemplo, ABCD + A BCD + ABC D uma expresso de soma-de-produtos padro. Expresses de soma-de-produtos padro so importantes na construo de tabelas-verdade, abordado na Seo 47, e no uso do mtodo de simplificao com mapa de Karnaugh, o qual abordado na Seo 48. Qualquer expresso de somade-produtos no padro (mencionada simplesmente como soma-de-produtos) pode ser convertida na forma padro usando a lgebra Booleana.

218

S I S T E M A S D I G I TA I S

Converso de Termos-Produto para Soma-de-Produtos Padro Cada termo-produto numa expresso de soma-de-produtos que no contm todas as variveis do domnio pode ser expandida para a forma padro de modo a incluir todas as variveis do domnio e seus complementos. Conforme expresso nos passos a seguir, uma expressa de soma-de-produtos no padro convertida na forma padro usando a regra 6 (A + A = 1) da lgebra Booleana a partir da Tabela 41: uma varivel somada ao seu complemento igual a 1. Passo 1. Multiplique cada termo-produto no padro por um termo constitudo de uma soma de uma varivel que no aparece no termo com o seu complemento. O resultado dois termos-produto. Conforme sabemos, podemos multiplicar qualquer coisa por 1 sem alterar o seu valor. Repita o passo 1 at que todos os termos-produto resultantes contenham todas as variveis do domnio na forma complementada ou no-complementada. Na converso de um termo-produto para a forma padro, o nmero de termos-produto duplicado para cada varivel que no aparece, conforme mostra o Exemplo 413.

Passo 2.

EXEMPLO 413 Converta a seguinte expresso Booleana para a forma de soma-de-produtos padro:
Soluo

ABC + A B + ABCD O domnio dessa expresso de soma-de-produtos A, B, C, D. Trabalhe com um termo de cada vez. O primeiro termo, ABC, no tem a varivel D ou D, ento multiplique o primeiro termo por D + D , conforme mostrado a seguir: ABC = ABC( D + D) = ABCD + ABCD Nesse caso, dois termos-produto padro aparecem como resultado. No segundo termo, A B, no aparece a varivel C ou C e D ou D . Assim, multiplique primeiro o segundo termo por C + C , conforme mostrado a seguir: A B = A B( C + C) = A BC + A B C Nos dois termos resultantes no aparece a varivel D ou D, assim, multiplique os dois termos por D + D , conforme mostrado a seguir: A B = A BC + A B C = A BC( D + D) + A B C( D + D) = A BCD + A BCD + A B CD + A B C D Nesse caso, o resultado so quatro termos-produto padro. O terceiro termo, ABCD, j est na forma padro. O formato completo padro da soma dos produtos da expresso original :

ABC + A B + ABCD = ABCD + ABCD + A BCD + A BCD + A B CD + A B C D + ABCD


Problema relacionado

Converta WXY + XYZ + WXY para a forma padro de soma-de-produtos.

Representao Binria de um Termo-produto Padro Um termo-produto padro igual a 1 para apenas uma combinao de valores das variveis. Por exemplo, o termo-produto ABCD igual a 1 quando A = 1, B = 0, C = 1 e D = 0, conforme mostrado abaixo, e 0 para todas as outras combinaes de valores das variveis.
ABCD = 1 0 1 0 = 1 1 1 1 = 1

Nesse caso, o termo-produto tem um valor binrio de 1010 (decimal dez). Lembre-se, o termo-produto implementado com uma porta AND cuja sada 1 apenas se cada uma de suas entradas for 1. Inversores so usados para produzir os complementos das variveis conforme necessrio. Uma expresso na forma de soma-de-produtos igual a 1 apenas se um ou mais dos termos-produto na expresso for igual a 1.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

219

EXEMPLO 414 Determine os valores binrios para os quais a expresso de soma-de-produtos padro a seguir igual a 1:
Soluo

ABCD + AB CD + A B C D O termo ABCD igual a 1 quando A = 1, B = 1, C = 1 e D = 1. ABCD = 1 1 1 1 = 1 O termo AB CD igual a 1 quando A = 1, B = 0, C = 0 e D = 1. AB CD = 1 0 0 1 = 1 1 1 1 = 1 O termo A B C D igual a 1 quando A = 0, B = 0, C = 0 e D = 0. A B C D = 0000 = 1111 = 1 A expresso de soma-de-produtos igual a 1 quando qualquer um ou os trs termos-produto for 1. Determine os valores binrios para os quais a seguinte expresso de soma-de-produtos igual a 1: XYZ + XYZ + XYZ + XYZ + XYZ Essa expresso uma soma-de-produtos padro?

Problema relacionado

A Forma de Produto-de-Somas
Um termo-soma foi definido na Seo 41 como um termo que consiste de uma soma (adio Booleana) de literais (as variveis ou seus complementos). Quando dois ou mais termos-soma so multiplicados, a expresso resultante um produto-de-somas. Alguns exemplos so mostrados a seguir: ( A + B)( A + B + C) ( A + B + C)( C + D + E)( B + C + D) ( A + B)( A + B + C)( A + C) Uma expresso de produto-de-somas pode conter um termo com uma nica varivel, conforme ocorre em A( A + B + C)( B + C + D) . Numa expresso de produto-de-somas, uma nica barra sobreposta no pode se estender por mais que uma varivel; entretanto, mais que uma varivel no termo pode conter uma barra sobreposta. Por exemplo, uma expresso de produto-de-somas pode ter um termo A + B + C mas no um termo A + B + C. Implementao de uma Expresso de Produto-de-Somas A implementao de uma expresso de produto-de-somas requer simplesmente uma operao AND entre as sadas de duas ou mais portas OR. Um termo-soma produzido por uma operao OR, sendo que o produto de dois ou mais termos-soma produzido por uma operao AND. Portanto, uma expresso de produto-desomas pode ser implementada por uma lgica na qual as sadas (numa quantidade igual ao nmero de termos-soma na expresso) das portas OR so conectadas s entradas de uma porta AND, conforme mostra a Figura 420 para a expresso (A + B)(B + C + D)(A + C). A sada X da porta AND igual a expresso de produto-de-somas.

A B B C D A C X = (A + B)(B + C + D)(A + C)

FIGURA 420

Implementao da expresso de produto-de-somas (A + B)(B + C + D)(A + C).

220

S I S T E M A S D I G I TA I S

A Forma Padro de Produto-de-Somas


At agora, temos lidado com expresses nas quais alguns dos termos-soma no continham todas as variveis do domnio da expresso. Por exemplo, a expresso ( A + B + C)( A + B + D)( A + B + C + D) tem um domnio constitudo pelas variveis A, B, C e D. Observe que o conjunto completo das variveis no domnio no representada nos dois primeiros termos da expresso; ou seja, D ou D no aparece no primeiro termo e C ou C no aparece no segundo termo. Uma expresso de produto-de-somas padro uma expresso na qual todas as variveis do domnio aparecem em cada termo-soma na expresso. Por exemplo, ( A + B + C + D)( A + B + C + D)( A + B + C + D) uma expresso de produto-de-somas. Qualquer expresso de produto-de-somas no padro (mencionada simplesmente de produto-de-somas) pode ser convertida na forma padro usando a lgebra Booleana. Converso de um Termo-Soma para um Produto-de-Somas Padro Cada termo-soma numa expresso de produto-de-somas que no contm todas as variveis do domnio pode ser expandido para a forma padro de modo a incluir todas as variveis do domnio e os seus complementos. Conforme expresso nos passos a seguir, uma expresso de produto-de-somas no padro convertida para a forma padro usando a Regra 8 (A A = 0) da lgebra Booleana a partir da Tabela 41: a varivel multiplicada pelo seu complemento igual a 0. Passo 1. Acrescente a cada termo-produto no padro um termo constitudo do produto da varivel que no aparece pelo complemento dela. Isso resulta em dois termos-soma. Como sabemos, podemos somar 0 com qualquer coisa sem alterar o seu valor. Aplique a Regra 12 a partir da Tabela 41: A + BC = (A + B)(A + C) Repita o passo 1 at que todos os termos-soma resultantes contenham todas as variveis do domnio na forma complementada ou no complementada.

Passo 2. Passo 3.

EXEMPLO 415 Converta a seguinte expresso Booleana para a forma de produto-de-somas padro: ( A + B + C)( B + C + D)( A + B + C + D)
Soluo

O domnio dessa expresso de produto-de-somas A, B, C e D. Trabalhe com um termo de cada vez. No primeiro termo, A + B + C, a varivel D ou D no aparece, assim, acrescentamos DD e aplicamos a Regra 12 como mostrado a seguir: A + B + C = A + B + C + DD = ( A + B + C + D)( A + B + C + D) No segundo termo, B + C + D, a varivel A ou A no aparece, assim, acrescentamos AA e aplicamos a Regra 12 como mostrado a seguir: B + C + D = B + C + D + AA = ( A + B + C + D)( A + B + C + D) O terceiro termo, A + B + C + D, j est na forma padro. A forma do produto-de-somas padro a partir da expresso original :

( A + B + C)( B + C + D)( A + B + C + D) = ( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)


Problema relacionado

Converta A + B + C + D para a forma de produto-de-somas.

Representao Binria de um Termo-Soma Padro Um termo-soma padro igual a 0 para apenas uma combinao de valores das variveis. Por exemplo, o termo-soma A + B + C + D 0 quando A = 0, B = 1, C = 0 e D = 1, conforme mostrado abaixo, e 1 para todas as outras combinaes de valores das variveis. A + B + C + D = 0 + 1 + 0 + 1 = 0 + 0 + 0 + 0 = 0

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

221

Nesse caso, o termo-soma tem um valor binrio e 0101 (decimal 5). Lembre-se, um termo-soma implementado com uma porta OR cuja sada 0 apenas se cada uma de suas entradas for 0. Inversores so usados para produzir os complementos das variveis conforme necessrio. Uma expresso na forma de produto-de-somas igual a 0 apenas se um ou mais termossoma na expresso for igual a 0.

EXEMPLO 416 Determine os valores binrios das variveis para os quais as seguintes expresses produto-de-somas sejam iguais a zero. ( A + B + C + D)( A + B + C + D)( A + B + C + D)
Soluo

O termo A + B + C + D igual a 0 quando A = 0, B = 0, C = 0 e D = 0. A+B+C+D=0+0+0+0=0 O termo A + B + C + D igual a zero quando A = 0, B = 1, C = 1 e D = 0. A + B + C + D = 0 + 1 + 1 + 0 = 0 + 0 + 0 + 0 = 0 O termo A + B + C + D igual a 0 quando A = 1, B = 1, C = 1 e D = 1. A + B + C + D = 1 + 1 + 1 + 1 = 0 + 0 + 0 + 0 = 0 A expresso de produto-de-somas igual a 0 quando qualquer dos trs termos-soma for igual a 0. Determine os valores binrios para os quais a seguinte expresso de produto-de-somas igual a 0: ( X + Y + Z)( X + Y + Z)( X + Y + Z)( X + Y + Z)( X + Y + Z) Essa expresso um produto-de-somas padro?

Problema relacionado

Converso de uma Soma-de-Produtos Padro para um Produto-deSomas Padro


Os valores binrios dos termos-produto numa dada expresso de soma-de-produtos no esto presentes na expresso equivalente de produto-de-somas padro. Alm disso, os valores binrios que no so representados na expresso de soma-de-produtos esto presentes na expresso equivalente de produto-de-somas. Portanto, para converter de soma-de-produtos padro para produto-de-somas padro, os passos a seguir so realizados: Passo 1. Passo 2. Passo 3. Avalie cada termo-produto na expresso de soma-de-produtos. Ou seja, determine os nmeros binrios que representam os termos-produto. Determine todos os nmeros binrios no includos na avaliao no Passo 1. Escreva o termo-soma equivalente para cada nmero binrio a partir do passo 2 e os expresse na forma de produto-de-somas.

EXEMPLO 417 Converta a seguinte expresso de soma-de-produtos para uma expresso equivalente de produto-de-somas: A B C + ABC + ABC + ABC + ABC
Soluo

A avaliao a seguinte: 000 + 010 + 011 + 101 + 111 Como existem trs variveis de domnio nessa expresso, existe um total de oito (23) combinaes possveis. A expresso de soma-de-produtos contm cinco dessas combinaes, assim, o produto-de-somas tem que conter os outros trs os quais so 001, 100 e 110.

222

S I S T E M A S D I G I TA I S

Lembre-se, esses so os valores binrios que tornam o termo-soma 0. A expresso de produto-de-somas equivalente (A + B + C)(A + B + C)(A + B + C)
Problema relacionado

Verifique que as expresses de soma-de-produtos e produto-de-somas nesse exemplo so equivalentes substituindo os valores binrios em cada uma.

SEO 46 REVISO

1. Identifique cada uma das seguintes expresses como soma-de-produtos, soma-de-produtos padro, produto-de-somas e produto-de-somas padro.

(a) AB + ABD + ACD (c) ABC + ABC

(b) (A + B + C )(A + B + C ) (d) A (A + C )(A + B)

2. Converta cada expresso de soma-de-produtos na Questo 1 para a forma padro. 3. Converta cada expresso de produto-de-somas na Questo 1 para a forma padro.

4-7

EXPRESSES BOOLEANAS E TABELAS-VERDADE


Todas as expresses Booleanas padro podem ser facilmente convertidas no formato de uma tabela-verdade usando valores binrios para cada termo na expresso. A tabela-verdade uma forma comum de apresentao, num formato conciso, da operao lgica de um circuito. Alm disso, expresses de soma-de-produtos padro ou produto-de-somas podem ser determinadas a partir de uma tabela-verdade. Encontramos tabelas-verdade em folhas de dados e outras literaturas relacionadas operao de circuitos digitais. Ao final do estudo desta seo voc dever ser capaz de: Converter uma expresso de soma-de-produtos padro no formato de tabela-verdade Converter uma expresso de produto-de-somas padro no formato de tabela-verdade Obter uma expresso padro a partir de uma tabela-verdade Interpretar adequadamente os dados de uma tabela-verdade.

Converso de Expresses de soma-de-produtos para o Formato de Tabela-Verdade


Lembre-se, da Seo 46, de que uma expresso de soma-de-produtos igual a 1 apenas se pelo menos um dos termos-produto for igual a 1. Uma tabela-verdade simplesmente uma lista de combinaes possveis dos valores das variveis de entrada e os correspondentes valores de sada (1 ou 0). Para uma expresso com um domnio de duas variveis, existem quatro combinaes diferentes para as variveis (22 = 4). Para uma expresso com um domnio de trs variveis, existem oito diferentes combinaes de variveis (23 = 8). Para uma expresso com um domnio de quatro variveis, existem dezesseis combinaes diferentes para as variveis (24 = 16), e assim por diante. O primeiro passo na construo de uma tabela-verdade fazer uma lista de todas as combinaes possveis dos valores binrios das variveis na expresso. Em seguida, converta a expresso de soma-de-produtos para a forma padro caso ela no esteja nesse formato. Finalmente, coloque um 1 na coluna de sada (X) para cada valor binrio que torna a expresso de soma-de-produtos padro um 1 e coloque um 0 para todos os valores binrios restantes. Esse procedimento ilustrado no Exemplo 418.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

223

EXEMPLO 418 Desenvolva uma tabela-verdade para a expresso de soma-de-produtos A BC + AB C + ABC.


Soluo

Existem trs variveis no domnio, assim existem oito combinaes possveis de valores binrios das variveis conforme listado nas trs colunas esquerda da Tabela 46. Os valores binrios que tornam os termos-produto nas expresses iguais a 1 so A BC: 001; AB C: 100; e ABC: 111. Para cada um desses valores binrios, coloque um 1 na coluna de sada como mostrado na tabela. Para cada uma das combinaes binrias restantes, coloque um 0 na coluna de sada.
ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 SADA X 0 1 0 0 1 0 0 1 ABC AB C A BC

TA B E L A 4 6

A 0 0 0 0 1 1 1 1

TERMO PRODUTO

Problema relacionado

Crie uma tabela-verdade para a expresso de soma-de-produtos padro ABC + ABC.

Converso de Expresses de Produto-de-Somas para o Formato de Tabela-verdade


Lembre-se de que uma expresso de produto-de-somas igual a 0 apenas se pelo menos um dos termos-soma for igual a 0. Para construir uma tabela-verdade a partir de uma expresso de produto-de-somas, faa uma lista de todas as combinaes possveis de valores binrios das variveis da mesma forma que foi feito para a expresso de soma-de-produtos. Em seguida, converta a expresso de produto-de-somas para a forma padro, caso ela ainda no esteja nesta forma. Finalmente, coloque um 0 na coluna de sada (X) para cada valor binrio que torna a expresso um 0 e coloque um 1 para todos os outros valores binrios restantes. Esse procedimento est ilustrado no Exemplo 419.

EXEMPLO 419 Determine a tabela-verdade para a seguinte expresso de produto-de-somas: ( A + B + C)( A + B + C)( A + B + C)( A + B + C)( A + B + C)
Soluo

Existem trs variveis no domnio e as oito possibilidades de valores binrios esto listadas nas trs colunas esquerda da Tabela 47. Os valores binrios que tornam os termossoma na expresso iguais a 0 so A + B + C: 000; A + B + C: 010; A + B + C: 011; A + B + C: 101 e A + B + C: 110. Para cada um desses valores binrios, coloque um 0 na coluna de sada conforme mostra a tabela. Para cada uma das combinaes binrias restantes, coloque um 1 na coluna de sada.

224

S I S T E M A S D I G I TA I S

TA B E L A 4 7

A 0 0 0 0 1 1 1 1

ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

SADA X 0 1 0 0 1 0 0 1

TERMO-SOMA (A + B + C) ( A + B + C) ( A + B + C) ( A + B + C) ( A + B + C)

Observe que a tabela-verdade nesse exemplo a mesma que para o Exemplo 418. Isso significa que a expresso de soma-de-produtos no exemplo anterior e a expresso de produto-de-somas nesse exemplo so equivalentes.
Problema relacionado

Desenvolva a tabela-verdade para a seguinte expresso de produto-de-somas padro: ( A + B + C)( A + B + C)( A + B + C)

Determinao de Expresses Padro a partir de uma Tabela-Verdade


Para determinar a expresso de soma-de-produtos padro representada por uma tabela-verdade, faa uma lista dos valores binrios das variveis de entrada para os quais a sada seja 1. Converta cada valor binrio para o termo-produto correspondente substituindo cada 1 pela varivel correspondente e cada 0 pelo complemento da varivel correspondente. Por exemplo, o valor binrio 1010 convertido para o termo-produto mostrado a seguir: 1010 ABCD

Se substituirmos os valores, veremos que o termo-produto 1: ABCD = 1 0 1 0 = 1 1 1 1 = 1 Para determinar a expresso de produto-de-somas representado pela tabela-verdade, liste os valores binrios para os quais a sada 0. Converta cada valor binrio para o correspondente termo-soma substituindo cada 1 pelo complemento da varivel correspondente e cada 0 pela varivel correspondente. Por exemplo, o valor binrio 1001 convertido num termo-soma como mostrado a seguir: 1001 A + B + C + D

Se substituirmos os valores, veremos que o termo-soma 0. A + B + C + D = 1 + 0 + 0 + 1 = 0 + 0 + 0 + 0 = 0

EXEMPLO 420 A partir da tabela-verdade na Tabela 48, determine a expresso de soma-de-produtos padro e a expresso equivalente de produto-de-somas padro.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

225

TA B E L A 4 8

A 0 0 0 0 1 1 1 1

ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

SADA X 0 0 0 1 1 0 1 1

Soluo

Existem quatro 1s na coluna de sada e os valores binrios correspondentes so 011, 110 e 111. Converta esses valores binrios para termos-produto como mostrado a seguir: 011 100 110 111 ABC AB C ABC ABC

A expresso de soma-de-produtos padro resultante para a sada X X = ABC + AB C + ABC + ABC Para a expresso de produto-de-somas, a sada 0 para os valores binrios 000, 001, 010 e 101. Converta esses valores binrios para termos-soma como mostrado a seguir: 000 001 010 101 A A A A + + + + B B B B + + + + C C C C

A expresso de produto-de-somas padro resultante para a sada X X = ( A + B + C)( A + B + C)( A + B + C)( A + B + C)


Problema relacionado

Atravs da substituio dos valores binrios, mostre que as expresses de soma-de-produtos e de produto-de-somas obtidas nesse exemplo so equivalentes; ou seja, para qualquer valor binrio ambas devem ser 1 ou 0.

SEO 47 REVISO

1. Se uma certa expresso Booleana tem um domnio de cinco variveis, quantos valores binrios tero a tabela-verdade? 2. Numa certa tabela-verdade, a sada 1 para o valor binrio 0110. Converta esse valor binrio para o termo-produto correspondente usando as variveis W, X, Y e Z. 3. Numa certa tabela-verdade, a sada 0 para o valor binrio 1100. Converta esse valor binrio para o termo-soma correspondente usando as variveis W, X, Y e Z.

226

S I S T E M A S D I G I TA I S

4-8

O MAPA DE KARNAUGH
Um mapa de Karnaugh prov um mtodo sistemtico para simplificao de expresses Booleanas e, se usado adequadamente, produz a expresso de soma-de-produtos ou de produto-de-somas mais simples possvel, conhecida como expresso mnima. Conforme j vimos, a efetividade da simplificao algbrica depende da nossa familiaridade com todas as leis, regras e teoremas da lgebra Booleana e da habilidade de cada um em aplic-las. Por outro lado, o mapa de Karnaugh prov um mtodo tipo livro de receitas para simplificao. Ao final do estudo desta seo voc dever ser capaz de: Construir um mapa de Karnaugh para trs ou quatro variveis Determinar o valor binrio de cada clula num mapa de Karnaugh Determinar o termo-produto padro representado por cada clula num mapa de Karnaugh Explicar a adjacncia de clulas e identificar clulas adjacentes

A finalidade do mapa de Karnaugh simplificar uma expresso Booleana.

Um mapa de Karnaugh similar a uma tabela-verdade porque todos os valores possveis das variveis de entrada e a sada resultante para cada valor esto presentes no mapa. Em vez de estar organizado em colunas e linhas como uma tabela-verdade, o mapa de Karnaugh um arranjo de clulas no qual cada clula representa um valor binrio das variveis de entrada. As clulas so arranjadas de forma que a simplificao de uma dada expresso obtida simplesmente fazendo um agrupamento adequado de clulas. Os mapas de Karnaugh podem ser usados para expresses com duas, trs, quatro e cinco variveis, porm discutiremos apenas as situaes de 3 e 4 variveis para ilustrar os princpios. A Seo 411 apresenta o caso de 5 variveis usando um mapa de Karnaugh de 32 clulas. Um outro mtodo, que est alm do escopo desse livro, denominado de mtodo Quine-McClusky pode ser usado para um nmero maior de variveis. O nmero de clulas num mapa de Karnaugh igual ao nmero total de combinaes possveis das variveis de entrada que igual ao nmero de linhas na tabela-verdade. Para o caso de trs variveis, o nmero de clulas 23 = 8. Para quatro variveis, o nmero de clulas 24 = 16.

O Mapa de Karnaugh de 3 Variveis


O mapa de Karnaugh de 3 variveis um arranjo de oito clulas, conforme mostra a Figura 421(a). Nesse caso, A, B e C so usadas como variveis embora outras letras poderiam ser usadas. Os valores binrios de A e B esto ao longo do lado esquerdo (observe a seqncia) e os valores de C esto na parte superior. O valor de uma dada clula corresponde aos valores binrios de A e B esquerda na mesma linha combinados com o valor de C na parte superior na mesma coluna. Por exemplo, a clula no canto superior esquerdo tem um valor binrio de 000 e a clula no canto inferior direito tem um valor binrio de 101. A Figura 421(b) mostra os termos-produto padro que so representados por cada clula do mapa de Karnaugh.
C AB 00 01 11 FIGURA 421 0 1 C AB 00 01 11 10 0 ABC ABC ABC ABC 1 ABC ABC ABC ABC

Um mapa de Karnaugh de 3 variveis mostrando os termos-produto.

10

O Mapa de Karnaugh de 4 Variveis


O mapa de Karnaugh de 4 variveis um arranjo de dezesseis clulas, conforme mostra a Figura 422(a). Os valores binrios de A e B esto ao longo do lado esquerdo e os valores de C e D esto

C A P T U LO 4
CD AB 00 01 11 10 (a)

LGEBRA BOOLEANA E SIMPLIFICAO LGICA


CD 00 01 11 10

227

00

01

11

10

AB

00 ABCD ABCD ABCD ABCD 01 ABCD ABCD ABCD ABCD 11 ABCD ABCD ABCD ABCD 10 ABCD ABCD ABCD ABCD (b) FIGURA 422

Um mapa de Karnaugh de 4 variveis.

na parte superior. O valor de uma dada clula corresponde aos valores binrios de A e B esquerda na mesma linha combinados com os valores binrios de C e D na parte superior na mesma coluna. Por exemplo, a clula no canto superior direito tem um valor binrio de 0010 e a clula no canto inferior direito tem um valor binrio de 1010. A Figura 422(b) mostra os termos-produto padro que so representados por cada clula no mapa de Karnaugh de 4 variveis.

Clula Adjacente
As clulas num mapa de Karnaugh so arranjadas de forma que exista apenas uma mudana simples de varivel entre clulas adjacentes. A adjacncia definida por uma mudana simples de varivel. Num mapa de 3 variveis a clula 010 adjacente clula 000, clula 011 e clula 110. A clula 010 no adjacente clula 001, nem clula 111, nem clula 100 ou clula 101. Fisicamente, cada clula adjacente a clulas que esto imediatamente prximas a ela por qualquer um dos seus quatro lados. Uma clula no adjacente s clulas que tocam diagonalmente qualquer um dos vrtices. Alm disso, as clulas na linha superior so adjacentes s clulas correspondentes na linha inferior e as clulas na coluna mais esquerda so adjacentes clulas correspondentes na coluna mais direita. Isso denominado de adjacncia cilndrica porque podemos pensar no mapa enrolado de cima para baixo formando um cilindro ou da esquerda para a direita formando um cilindro. A Figura 423 ilustra a adjacncia de clulas com um mapa de 4 variveis, embora as mesmas regras se aplicam a mapas de Karnaugh com qualquer nmero de clulas. Clulas que diferem em apenas uma varivel so adjacentes. Clulas com valores que diferem em mais de uma varivel no so adjacentes.

CD AB 00 01 11 10 FIGURA 423 00 01 11 10

Clulas adjacentes num mapa de Karnaugh so aquelas que diferem uma da outra em apenas uma varivel. As setas indicam as clulas adjacentes.

SEO 48 REVISO

1. Num mapa de Karnaugh de 3 variveis, qual o valor binrio para cada clula nas seguintes localizaes: (a) canto superior esquerdo (c) canto inferior esquerdo (b) canto inferior direito (d) canto superior direito

2. Qual o termo-produto padro para cada clula na Questo 1 para as variveis X, Y e Z? 3. Repita a Questo 1 para um mapa de 4 variveis. 4. Repita a Questo 2 para um mapa de 4 variveis usando as variveis W, X, Y e Z.

228

S I S T E M A S D I G I TA I S

4-9

MINIMIZAO DE SOMA-DE-PRODUTOS USANDO O MAPA DE KARNAUGH


Conforme dito na seo anterior, o mapa de Karnaugh usado para simplificao de expresses Booleanas para a forma mnima. Uma expresso de soma-de-produtos minimizada contm a menor quantidade possvel de termos com a menor quantidade possvel de variveis por termo. Geralmente uma expresso de soma-de-produtos mnima pode ser implementada com menos portas lgicas que uma expresso padro. Ao final do estudo desta seo voc dever ser capaz de:
Inserir no mapa uma expresso de soma-de-produtos padro Agrupar os 1s no mapa em grupos de tamanho mximo Determinar o termo-produto mnimo para cada grupo no mapa Combinar os termos-produto mnimo para formar uma expresso de soma-de-produtos mnima Converter uma tabela verdade num mapa de Karnaugh para simplificao da expresso representada Usar condies dont care no mapa de Karnaugh

Mapeando uma Expresso Padro de soma-de-produtos


Para uma expresso na forma de soma-de-produtos padro, um 1 colocado no mapa de Karnaugh para cada termo-produto na expresso. Cada 1 colocado na clula correspondente ao valor de um termo-produto. Por exemplo, para o termo-produto ABC, um 1 colocado na clula 101 num mapa de 3 variveis. Quando uma expresso de soma-de-produtos completamente inserida no mapa, existir um nmero de 1s no mapa de Karnaugh igual ao nmero de termos-produto na expresso de soma-deprodutos padro. As clulas que no possuem um 1 so as clulas para as quais a expresso 0. Geralmente, quando trabalhamos com expresses de soma-de-produtos, os 0s so deixados fora do mapa. Os passos a seguir e a ilustrao mostrada na Figura 424 apresentam o processo de insero da expresso no mapa. Passo 1 Determine o valor binrio de cada termo-produto na expresso de soma-de-produtos. Aps adquirir alguma prtica, podemos geralmente fazer a avaliao dos termos mentalmente. medida que cada termo-produto avaliado, coloque um 1 no mapa de Karnaugh na clula que tem o mesmo valor que o termo-produto.
C AB 00 01 11 FIGURA 424 1 1 0 1 1 1 ABC + ABC + ABC + ABC 000 001 110 100

Passo 2

Exemplo de insero de uma expresso de soma-de-produtos no mapa.

10

EXEMPLO 421 Coloque no mapa de Karnaugh a seguinte expresso de soma-de-produtos: A BC + ABC + ABC + ABC
Soluo

Avalie a expresso conforme mostrado a seguir. Coloque um 1 no mapa de Karnaugh de 3 variveis, visto na Figura 425, para cada termo-produto padro da expresso. A BC + ABC + ABC + ABC 001 010 110 111

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

229

C AB 00 01 11 FIGURA 425 10

1 1 ABC ABC 1 ABC ABC

1 1

Problema relacionado

Coloque num mapa de Karnaugh a expresso de soma-de-produtos ABC + ABC + AB C .

EXEMPLO 422 Coloque a seguinte expresso de soma-de-produtos num mapa de Karnaugh: A BCD + ABC D + ABCD + ABCD + ABC D + A B CD + ABCD
Soluo

Avalie a expresso conforme mostrado abaixo. Coloque um 1 no mapa de Karnaugh de 4 variveis, visto na Figura 426, para cada termo-produto padro da expresso. A BCD + ABC D + ABCD + ABCD + ABC D + A B CD + ABCD 0011 0100 1101 1111 1100 0001 1010
CD AB 00 01 ABCD 11 ABCD 10 FIGURA 426 ABCD ABCD 1 ABCD 1 1 1 1 ABCD 11 01 1 1

00

10 ABCD

Problema relacionado

Coloque num mapa de Karnaugh a seguinte expresso de soma-de-produtos padro: ABCD + ABCD + ABC D + ABCD

Mapeando uma Expresso No Padro de Soma-de-Produtos


Uma expresso Booleana tem que estar primeiro na forma padro antes de usarmos o mapa de Karnaugh. Se uma expresso no estiver na forma padro, ento ela deve ser convertida para a forma padro usando o procedimento abordado na Seo 46 ou atravs de expanso numrica. Como uma expresso deve ser avaliada antes de colocar no mapa, a expanso numrica provavelmente a forma mais eficiente. Expanso Numrica de um Termo-Produto Lembre que um termo-produto no padro tem uma ou mais variveis que no aparecem. Por exemplo, considere que um dos termos-produto nu-

230

S I S T E M A S D I G I TA I S

ma certa expresso de soma-de-produtos de 3 variveis seja AB. Esse termo pode ser expandido numericamente para a forma padro conforme explicado a seguir. Primeiro, escreva o valor binrio das duas variveis e acrescente um 0 para a varivel que no aparece C: 100. Em seguida, escreva o valor binrio das duas variveis e acrescente um 1 para a varivel C: 100 que no aparece. Os dois nmeros binrios resultantes so os valores dos termos da soma-de-produtos padro AB C e ABC. Como um outro exemplo, considere que um dos termos-produto na expresso de 3 variveis seja B (lembre que uma nica varivel conta como um termo-produto numa expresso de somade-produtos). Esse termo pode ser expandido numericamente para a forma padro como mostrado a seguir. Escreva o valor binrio da varivel: ento acrescente todos os valores possveis para as variveis A e C que no aparecem como mostrado a seguir: B 010 011 110 111 Os quatro nmeros binrios resultantes so os valores dos termos ABC, ABC, ABC e ABC da soma-de-produtos padro.

EXEMPLO 423 Insira no mapa de Karnaugh a seguinte expresso de soma-de-produtos: A + AB + ABC.


Soluo

A expresso de soma-de-produtos no est obviamente na forma padro porque cada termo-produto no possui as trs variveis. No primeiro termo no aparecem duas variveis e no segundo termo no aparece uma varivel. J o terceiro termo est na forma padro. Primeiro faa a expanso numrica dos termos como mostrado a seguir: A AB ABC 000 100 110 001 101 010 011 Preencha o mapa com os valores binrios resultantes colocando um 1 na clula apropriada do mapa de Karnaugh de 3 variveis mostrado na Figura 427.
C AB 00 01 11 10 FIGURA 427

0 1 1 1 1

1 1 1

Problema relacionado

Insira no mapa de Karnaugh a expresso de soma-de-produtos BC + A C .

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

231

EXEMPLO 424 Insira no mapa de Karnaugh a seguinte expresso de soma-de-produtos: B C + AB + ABC + ABCD + A B CD + ABCD
Soluo

A expresso de soma-de-produtos no est obviamente na forma padro porque cada termo-produto no tem as quatro variveis. No primeiro e segundo termos no aparecem duas variveis e os termos restantes j esto na forma padro. Primeiro faa a expanso numricas dos termos incluindo todas as combinaes das variveis que no aparecem como mostrado a seguir: BC 0000 0001 1000 1001 AB + ABC + ABCD + A B CD + ABCD 1000 1100 1010 0001 1011 1001 1101 1010 1011

Preencha o mapa com os valores binrios resultantes colocando um 1 na clula apropriada do mapa de Karnaugh de 4 variveis mostrado na Figura 428. Observe que alguns dos valores na expresso expandida so redundantes.
CD AB 00 01 11 10 1 1 1 1 1 1 00 1 01 1 11 10

FIGURA 428

Problema relacionado

Insira no mapa de Karnaugh a expresso A + CD + ACD + ABCD .

Simplificao via Mapa de Karnaugh de Expresses de soma-de-produtos


O processo que resulta numa expresso que contm o menor nmero de termos possvel com o menor nmero de variveis possvel denominado de minimizao. Aps a expresso de somade-produtos ser inserida no mapa, uma expresso de soma-de-produtos mnima obtida agrupando os 1s e determinando a expresso de soma-de-produtos mnima a partir do mapa. Agrupando os 1s Podemos fazer grupos de 1s no mapa de Karnaugh de acordo com as regras apresentadas em seguida, enlaando aquelas clulas adjacentes que contm 1s. A meta maximizar o tamanho dos grupos e minimizar o nmero de grupos. 1. Um grupo tem que conter 1, 2, 4, 8 ou 16 clulas, cujos nmeros so potncias inteiras de 2. No caso de um mapa de 3 variveis, 23 = 8 clulas o grupo mximo. 2. Cada clula num grupo tem que ser adjacente a uma ou mais clulas do mesmo grupo, porm todas as clulas no tm que ser adjacentes uma da outra. 3. Sempre inclua o maior nmero de 1s num grupo de acordo com a regra 1.

232

S I S T E M A S D I G I TA I S

4. Cada 1 no mapa tem que ser includo em pelo menos um grupo. Os 1s que j fazem parte de um grupo podem ser includos num outro grupo enquanto os grupos sobrepostos incluem 1s no comuns.

EXEMPLO 425 Agrupe os 1s em cada um dos mapas de Karnaugh mostrados na Figura 429.
C AB 00 01 11 10 (a) 1 0 1 1 1 1 C AB 00 01 11 10 (b) FIGURA 429 1 0 1 1 1 1 1 1 CD AB 00 01 11 10 (c) 1 1 00 1 1 01 1 1 1 1 11 10 CD AB 00 01 11 10 (d) 00 1 1 1 1 1 1 1 01 11 10 1 1 1 1

Soluo

Os agrupamentos so mostrados na Figura 430. Em alguns casos, existem mais de uma forma de agrupar os 1s para formar agrupamentos mximos.
Adjacncia cilndrica Adjacncia cilndrica CD AB 00 01 1 1 1 11 10 (c) 1 1 00 1 1 01 1 1 1 1 11 10 CD AB 00 01 11 10 (d) 00 1 1 1 1 1 1 1 01 11 10 1 1 1 1

C AB 00 01 11 10 (a)

0 1

C AB 00

0 1 1

1 1

1 1 1

01 11 10 (b)

FIGURA 430

Problema relacionado

Determine, caso existam, outras formas de agrupar os 1s nos mapas da Figura 430 para obter um nmero mnimo de grupos mximos.

Determinao da Expresso de soma-de-produtos Mnima a partir do Mapa Quando todos os 1s que representam termos-produto padro esto adequadamente inseridos no mapa e agrupados, comea o processo de determinao da expresso de soma-de-produtos mnima resultante. As regras a seguir so aplicadas para determinar os termos-produto mnimos e a expresso de soma-de-produtos mnima: 1. Agrupe as clulas que tm 1s. Cada grupo de clulas que contm 1s cria um termo-produto composto de todas as variveis que ocorrem num formato apenas (no complementada ou

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

233

complementada) dentro do grupo. Variveis que ocorrem tanto de forma complementada quanto no complementada dentro do grupo so eliminadas. Essas so denominadas de variveis contraditrias. 2. Determine o termo-produto mnimo para cada grupo. a. Para um mapa de 3 variveis: (1) Um grupo de 1 clula resulta num termo-produto de 3 variveis (2) Um grupo de 2 clulas resulta num termo-produto de 2 variveis (3) Um grupo de 4 clulas resulta num termo-produto de 1 variveis (4) Um grupo de 8 clulas resulta num valor 1 para a expresso b. Para um mapa de 4 variveis: (1) Um grupo de 1 clula resulta num termo-produto de 4 variveis (2) Um grupo de 2 clulas resulta num termo-produto de 3 variveis (3) Um grupo de 4 clulas resulta num termo-produto de 2 variveis (4) Um grupo de 8 clulas resulta num termo de 1 varivel (5) Um grupo de 16 clulas resulta numa expresso de valor 1 3. Quando se obtm todos os termos-produto mnimos a partir do mapa de Karnaugh, eles so somados para formar a expresso de soma-de-produtos mnima.

EXEMPLO 426 Determine os termos-produto para o mapa de Karnaugh visto na Figura 431 e escreva a expresso de soma-de-produtos mnima.
CD AB 00 01 11 10 FIGURA 431 1 1 1 1 1 ACD 00 01 11 1 1 1 10 1 1 1 B AC

Soluo

Elimine as variveis de um grupo que esto na forma complementada e no complementada. Na Figura 431, o termo-produto para o grupo de 8 clulas B porque as clulas dentro desse grupo contm tanto A quanto A , tanto C quanto C e tanto D quanto D , as quais so eliminadas. O grupo de 4 clulas contm, B, B, D e D, sobrando A e C, as quais formam o termo-produto AC . O grupo de 2 clulas contm B e B, sobrando as variveis A, C e D, as quais formam o termo-produto ACD . Observe como a sobreposio de grupos usada para maximizar o tamanho dos grupos. A expresso de soma-de-produtos mnimas resultante a soma desses termos-produto: B + AC + ACD

Problema relacionado

Para o mapa de Karnaugh mostrado na Figura 431, acrescente um 1 na clula do canto inferior direito (1010) e determine a expresso de soma-de-produtos mnima resultante.

234

S I S T E M A S D I G I TA I S

EXEMPLO 427 Determine os termos-produto para cada um dos mapas de Karnaugh mostrados na Figura 432 e escreva a expresso de soma-de-produtos mnima.
ABC C AB 00 01 11 10 AB 1 0 1 1 1 1 BC AB 00 01 11 10 1 B C 0 1 1 1 1 1 1 AC AC CD AB 00 01 11 10 1 1 ABD 00 1 1 AC 01 1 1 1 1 AB 11 10 CD AB 00 01 11 10 00 1 1 1 1 BC 1 1 1 D 01 11 10 1 1 1 1 ABC

(a)

(b) FIGURA 432

(c)

(d)

Soluo

O termo-produto mnimo resultante para cada grupo mostrado na Figura 432. As expresses de soma-de-produtos mnima para cada mapa de Karnaugh da figura so: (a) AB + BC + A B C (c) AB + A C + ABD (b) B + A C + AC (d) D + ABC + BC

Problema relacionado

Para o mapa de Karnaugh visto na Figura 432(d), acrescente um 1 na clula 0111 e determine a expresso de soma-de-produtos mnima resultante.

EXEMPLO 428 Use um mapa de Karnaugh para minimizar a seguinte expresso de soma-de-produtos padro: ABC + ABC + A BC + A B C + AB C
Soluo

Os valores binrios da expresso so: 101 + 011 + 011 + 000 + 100 Preencha o mapa com a expresso de soma-de-produtos padro e agrupe as clulas conforme mostra a Figura 433.
C AB 00 01 11 10 FIGURA 433 1 1 B 0 1 1 1 1 AC

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

235

Observe o grupo de 4 clulas (mapa enrolado como um cilindro) que incluem as linhas superior e inferior de 1s. O 1 que sobra absorvido num grupo de sobreposio de duas clulas. O grupo de quatro 1s produz um termo de uma varivel, B. Isso determinado observando que, dentro do grupo, B a nica varivel que no muda de uma clula para outra. O grupo de dois 1s produz um termo de 2 variveis, A C Isso determinado observando que dentro do grupo, A e C no mudam de uma clula para a seguinte. O termoproduto para cada grupo mostrado. A expresso de soma-de-produtos mnima resultante : B + AC Tenha em mente que essa expresso mnima equivalente expresso padro original.
Problema relacionado

Use um mapa de Karnaugh para minimizar a seguinte expresso de soma-de-produtos: XYZ + XYZ + XYZ + XYZ + XY Z + XYZ

EXEMPLO 429 Use um mapa de Karnaugh para minimizar a seguinte expresso de soma-de-produtos: B C D + ABC D + ABC D + A BCD + ABCD + A BCD + ABCD + ABCD + ABCD
Soluo

O primeiro termo B C D tem que ser expandido para AB C D e A B C D para se obter a expresso de soma-de-produtos padro, a qual ento inserida no mapa; e as clulas so agrupadas conforme mostra a Figura 434.
BC CD AB 00 01 11 10 FIGURA 434 00 1 1 1 1 1 01 11 1 10 D 1 1 1 1

Observe que os dois grupos apresentam adjacncias quando se enrola o mapa para formar um cilindro. O grupo de oito formado porque as clulas das colunas externas so adjacentes. O grupo de quatro formado de forma a enlaar os dois 1s restantes porque as clulas das linhas superior e inferior so adjacentes. O termo-produto para cada grupo mostrado. A expresso de soma-de-produtos mnima resultante : D + BC Tenha em mente que essa expresso mnima equivalente expresso padro original.
Problema relacionado

Use um mapa de Karnaugh para simplificar a expresso de soma-de-produtos a seguir: W X Y Z + WXYZ + WX YZ + WYZ + WX Y Z

236

S I S T E M A S D I G I TA I S

Preenchendo o Mapa Diretamente a partir da Tabela-Verdade


Vimos como inserir uma expresso Booleana no mapa; agora vamos aprender como passar diretamente da tabela-verdade para o mapa de Karnaugh. Lembre-se que uma tabela-verdade fornece a expresso Booleana de sada para todas as combinaes de variveis de entrada possveis. Um exemplo de uma expresso Booleana e a sua representao em tabela-verdade mostrado na Figura 435. Observe na tabela-verdade que a sada X 1 para quatro diferentes combinaes das variveis de entrada. Os 1s na coluna de sada da tabela-verdade so transferidos diretamente para o mapa de Karnaugh nas clulas correspondentes aos valores das combinaes das variveis de entrada associadas, conforme mostra a Figura 435. Nessa figura podemos ver que a expresso Booleana, a tabela-verdade e o mapa de Karnaugh so simplesmente formas diferentes de representar uma funo lgica.
X = ABC + ABC + ABC + ABC C

Entradas A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1

Sada X 1 0 0 0 1 0 1 1

AB 00 01 11 10

0 1

1 1

FIGURA 435

Exemplo de transferncia direta de uma tabela-verdade para um mapa de Karnaugh.

Condies Dont Care


Algumas vezes surge uma situao na qual uma combinao das variveis de entrada no permitida. Por exemplo, lembre-se que no cdigo BCD abordado no Captulo 2, existem seis combinaes invlidas: 1010, 1011, 1100, 1101, 1110 e 1111. Como esses estados no permitidos nunca ocorrero numa aplicao envolvendo cdigo BCD, eles podem ser tratados como termos dont care (no importam) em relao aos seus efeitos na sada. Ou seja, para esses termos dont care podemos associar um 1 ou um 0 sada; na realidade no importa j que eles nunca iro ocorrer. Os termos dont care podem ser usados para se obter vantagens no uso do mapa de Karnaugh. A Figura 436 mostra que para cada termo dont care, um X colocado na clula. Quando se faz o agrupamento de 1s, os Xs podem ser tratados como 1s para tornar os grupos maiores ou como 0s se eles no representam vantagens. Quanto maior o tamanho de um grupo, mais simplificado ser o termo resultante. A tabela-verdade vista na Figura 436(a) descreve uma funo lgica que tem uma sada 1 apenas quando o cdigo BCD presente nas entradas for relativo ao 7, 8 ou 9. Se os estados dont care forem usados como 1s, a expresso resultante para a funo A + BCD, conforme indicado na parte (b) da figura. Se os estados dont care no forem usados como 1s, a expresso resultante AB C + ABCD; assim podemos perceber a vantagem de usar termos dont care para obter uma expresso mais simples.

SEO 49 REVISO

1. Desenhe os mapas de Karnaugh para trs e quatro variveis. 2. Agrupe os 1s e escreva a expresso de soma-de-produtos simplificada para o mapa de Karnaugh dado na Figura 425. 3. Escreva a expresso de soma-de-produtos padro original para cada um dos mapas de Karnaugh vistos na Figura 432.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

237

Entradas A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 BC 00 00 01 01 10 10 11 11 00 00 01 01 10 10 11 11 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Sada Y 0 0 0 0 0 0 0 1 1 1 X X X X X X

CD AB 00 01 11 Dont cares 10

00

01

11

10

1 X 1 ABC X 1 X X A X X

ABCD BCD

FIGURA 436 (b) Sem dont cares Y = ABC + ABCD Com dont cares Y = A + BCD

(a) Tabela-verdade

Exemplo de uso de condies dont care para simplificar uma expresso.

4-10

MINIMIZAO DE PRODUTO -DE-SOMAS USANDO O MAPA DE KARNAUGH

Na ltima seo, estudamos a minimizao de uma expresso de soma-de-produtos usando o mapa de Karnaugh. Nessa seo, passamos o foco para as expresses de produto-de-somas. As abordagens so as mesmas exceto que com expresses de produto-de-somas, os 0s representam os termos-soma padro que so colocados no mapa de Karnaugh em vez de 1s. Ao final do estudo desta seo voc dever ser capaz de: Fazer o mapa de Karnaugh para uma expresso de produto-de-somas Combinar os 0s no mapa formando grupos de tamanho mximo Determinar o termo-soma mnimo para cada grupo no mapa Combinar os termos-soma mnimos para formar a expresso de produto-desomas mnima Usar o mapa de Karnaugh para converter entre produto-de-somas e soma-deprodutos

Inserindo no Mapa uma Expresso de Produto-de-Somas Padro


Para uma expresso de produto-de-somas na forma padro, um 0 colocado no mapa de Karnaugh para cada termo-soma na expresso. Cada 0 colocado na clula que corresponde ao valor de um termo-soma. Por exemplo, para o termo-soma A + B + C, um 0 colocado na clula 010 num mapa de 3 variveis. Quando uma expresso de produto-de-somas totalmente inserida no mapa, existir um nmero de 0s no mapa de Karnaugh igual ao nmero de termos-soma na expresso de produto-de-somas padro. As clulas que no tm um 0 so as clulas para as quais a expresso 1. Geralmente, quando trabalhamos com expresses de produto-de-somas, os 1s so deixados de fora. Os passos a seguir e a ilustrao dada na Figura 437 mostram o processo de preenchimento do mapa. Passo 1 Passo 2 Determine o valor binrio de cada termo-soma na expresso de produto-de-somas padro. Esse um valor binrio que torna o termo igual a 0. medida que cada termo-soma avaliado, coloque um 0 no mapa de Karnaugh na clula correspondente.

238

S I S T E M A S D I G I TA I S
C AB 00 01

0 0 0 0

(A + B + C)(A + B + C)(A + B + C)(A + B + C) 000 010 110 101

FIGURA 437

11 10

Exemplo de insero de uma expresso de produto-de-somas no mapa.

EXEMPLO 430 Preencha o mapa de Karnaugh com a seguinte expresso de produto-de-somas padro: (A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)
Soluo

Avalie a expresso conforme mostrado a seguir e coloque um 0 no mapa de Karnaugh de 4 variveis, mostrado na Figura 438, para cada termo-soma padro da expresso.

(A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D) 1100 1011 0010 1111 0011


CD AB 00 01 11 10 FIGURA 438 A+B+C+D 0 0 0 A+B+C+D A+B+C+D A+B+C+D 11 10 0 0 A+B+C+D

00

01

Problema relacionado

Preencha o mapa de Karnaugh para a seguinte expresso de produto-de-somas padro: (A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)

Simplificao por Mapa de Karnaugh de Expresses de Produto-de-Somas


O processo para minimizao de uma expresso de produto-de-somas basicamente o mesmo que para uma expresso de soma-de-produtos exceto que agrupamos os 0s para produzir termos-soma mnimos em vez de agruparmos os 1s e produzirmos termos-produto mnimos. As regras para o agrupamento de 0s so as mesmas que para o agrupamento de 1s que aprendemos na Seo 49.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

239

EXEMPLO 431 Use um mapa de Karnaugh para minimizar a seguinte expresso de produto-de-somas: ( A + B + C)( A + B + C)( A + B + C)( A + B + C)( A + B + C) Alm disso, obtenha a expresso de soma-de-produtos equivalente.
Soluo

As combinaes de valores binrios da expresso so: (0 + 0 + 0)(0 + 0 + 1)(0 + 1 + 0)(0 + 1 + 1)(1 + 1 + 0) Preencha o mapa com a expresso de soma-de-produtos padro e agrupe as clulas como mostrado na Figura 439.
C AB 00 01 B+C 11 10 FIGURA 439 AB 0 1 1 1 AC 0 0 0 1 0 0 A

Observe como o 0 na clula 110 est includo no grupo de 2 clulas utilizando um 0 do grupo de 4 clulas. O termo-soma para cada grupo laranja mostrado na figura e a expresso de produto-de-somas resultante : A( B + C) Tenha em mente que a expresso de produto-de-somas mnima equivalente expresso de produto-de-somas padro original. Os agrupamentos de 1s conforme mostrado pelas reas cinzas resultam numa expresso de soma-de-produtos que equivalente expresso obtida pelo agrupamento de 0s. AC + AB = A( B + C)
Problema relacionado

Use um mapa de Karnaugh para simplificar a seguinte expresso de produto-de-somas padro: ( X + Y + Z)( X + Y + Z)( X + Y + Z)( X + Y + Z)

EXEMPLO 432 Use um mapa de Karnaugh para minimizar a seguinte expresso de produto-de-somas: (B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)
Soluo

O primeiro termo tem que ser expandido para A + B C + D e A + B C + D para se obter uma expresso de produto-de-somas padro, a qual ento inserida no mapa; e as

240

S I S T E M A S D I G I TA I S

clulas so agrupadas como mostra a Figura 440. O termo-soma para cada grupo mostrado e a expresso de produto-de-somas mnima resultante : (C + D) (A + B + D) ( A + B + C) Tenha em mente que essa expresso de produto-de-somas mnima equivalente expresso de produto-de-somas padro original.
CD AB 00 01 11 10 FIGURA 440 A+B+D 00 0 0 0 0 0 A+B+C C+D 01 11 10 0

Problema relacionado

Use um mapa de Karnaugh para simplificar a seguinte expresso de produto-de-somas: ( W + X + Y + Z)( W + X + Y + Z)( W + X + Y + Z)( W + X + Z)

Converso entre Produto-de-Somas e Soma-de-Produtos Usando o Mapa de Karnaugh


Quando uma expresso de produto-de-somas inserida no mapa, ela pode ser facilmente convertida para a forma de soma-de-produtos equivalente diretamente a partir do mapa de Karnaugh. Alm disso, dada uma expresso de soma-de-produtos j inserida no mapa, uma expresso de produto-de-somas equivalente pode ser obtida diretamente a partir do mapa. Essa uma boa forma de comparar as duas formas mnimas de uma expresso para determinar se uma delas pode ser implementada com menos portas que a outra. Para uma expresso de produto-de-somas, todas as clulas que no contm 0s contm 1s, a partir dos quais a expresso de soma-de-produtos obtida. Igualmente, para uma expresso de soma-de-produtos, todas as clulas que no contm 1s contm 0s, a partir dos quais a expresso de produto-de-somas obtida. O Exemplo 433 ilustra essa converso.

EXEMPLO 433 Usando um mapa de Karnaugh, converta a seguinte expresso de produto-de-somas padro numa expresso de produto-de-somas mnima, numa expresso de soma-de-produtos padro e numa expresso de soma-de-produtos mnima. ( A + B + C + D)( A + B + C + D)( A + B + C + D) ( A + B + C + D)( A + B + C + D)( A + B + C + D)
Soluo

Os 0s para a expresso de produto-de-somas padro so inseridos no mapa e agrupados para obter a expresso de produto-de-somas mnima na Figura 441(a). Na Figura 441(b), 1s so inseridos nas clulas que no contm 0s. A partir de cada clula que contm um 1, um termo-produto padro obtido conforme indicado. Esses termos-produto formam a expresso de soma-de-produtos padro. Na Figura 441(c), os 1s so agrupados e a expresso de soma-de-produtos mnima obtida.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

241

CD AB 00 01 11 10

00

01 0

11 0

A+B+C 10 0

CD AB 00 01

00 1 0 0 1

ABCD 01 0 1 1 0

ABCD 11 10 0 1 1 1 ABCD 0 1 1 1 ABCD ABCD

0 B+C+D 0 0

ABCD ABCD ABCD

11 10 ABCD

B+C+D (a) Produto-de-somas mnimo: (A + B + C)(B + C + D)(B + C + D)

ABCD

(b) Soma-de-produtos padro: ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD BD 00 1 0 0 1 01 0 1 1 0 11 0 1 1 1 10 0 1 1 1 AC

CD AB 00 01 11 10

BC

BCD (c) Soma-de-produtos mnima: AC + BC + BD + BCD FIGURA 441

Problema relacionado

Use um mapa de Karnaugh para converter a seguinte expresso para a forma de soma-deprodutos mnima: ( W + X + Y + Z)( W + X + Y + Z)( W + X + Y + Z)( W + X + Z)

SEO 440 REVISO

1. Qual a diferena no preenchimento de um mapa de Karnaugh com uma expresso de produto-desomas e uma expresso de soma-de-produtos? 2. Qual o termo-soma padro expresso com as variveis A, B, C e D para se ter um 0 na clula 1011 do mapa de Karnaugh? 3. Qual o termo-produto padro expresso com as variveis A, B, C e D para se ter um 1 na clula 0010 no mapa de Karnaugh?

4-11

MAPAS DE KARNAUGH DE CINCO VARIVEIS

As funes Booleanas com cinco variveis podem ser simplificadas usando um mapa de Karnaugh de 32 clulas. Na realidade so usados dois mapas de 4 variveis (16 clulas cada) para construir um mapa de 5 variveis. J sabemos como a adjacncia entre clulas num mapa de 4 variveis e como formar grupos de clulas contendo 1s para simplificar expresses de soma-deprodutos. Tudo o que precisamos saber para cinco variveis a adjacncia das clulas entre os dois mapas de 4 variveis e como agrupar os 1s adjacentes.

242

S I S T E M A S D I G I TA I S

Ao final do estudo desta seo voc dever ser capaz de: Determinar a adjacncia entre clulas num mapa de 5 variveis Formar agrupamentos mximos de clulas num mapa de 5 variveis Minimizar expresses Booleanas de 5 variveis usando o mapa de Karnaugh

Um mapa de Karnaugh para cinco variveis (ABCDE) pode ser construdo usando dois mapas de 4 variveis com os quais j estamos familiarizados. Cada mapa contm 16 clulas com todas as combinaes das variveis A, B, C, D e E. Um mapa para A = 0 e o outro para A = 1, conforme mostra a Figura 442.
DE BC 00 01 11 FIGURA 442 10 A=0 00 01 11 10 DE BC 00 01 11 10 A=1 00 01 11 10

Um mapa de Karnaugh para 5 variveis.

Clulas Adjacentes
J sabemos como determinar clulas adjacentes num mapa de 4 variveis. A melhor forma de visualizar clulas adjacentes entre os dois mapas de 16 clulas imaginar que o mapa para A = 0 posto sobre o mapa para A = 1. Cada clula no primeiro mapa adjacente clula diretamente abaixo no segundo mapa. Para ilustrar, um exemplo com quatro grupos mostrado na Figura 443 com os mapas num arranjo tridimensional. Os 1s nas clulas em amarelo formam um grupo de 8 bits (quatro no maDE BC 00 01 11 10 1 1 1 1 1 1 00 01 11 10 1 1 A=0 1 1

DE BC 00 01 FIGURA 443 11 10

00

01

11

10 1

1 A=1 1

Ilustrao do agrupamento de 1s em clulas adjacentes num mapa de 5 variveis.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

243

pa para A = 0 combinadas com as quatro no mapa para A = 1). Os 1s nas clulas em laranja formam um grupo de 4 bits. Os 1s nas clulas em laranja claro formam um grupo de 4 apenas no mapa para A = 0. O 1 na clula em cinza escuro no mapa para A = 1 agrupado com o 1 na clula adjacente em laranja claro no mapa para A = 0 formando um grupo de 2 bits. Determinao da Expresso Booleana A expresso Booleana de soma-de-produtos original que inserida no mapa de Karnaugh da Figura 443 contm dezessete termos de 5 variveis porque existem dezessete 1s no mapa. Como sabemos, apenas as variveis que no mudam de complementada para no complementada ou vice-versa dentro de um grupo permanecem na expresso para aquele grupo. A expresso simplificada obtida do mapa desenvolvida como mostrado a seguir:

O termo para o grupo em laranja DE. O termo para o grupo em cinza claro BCE. O termo para o grupo em laranja claro ABD. O termo para o grupo formado pela clula em cinza escuro com a clula em laranja claro BC DE.

A combinao desses termos numa expresso de soma-de-produtos resulta em: X = DE + BCE + ABD + BC DE

EXEMPLO 434 Use um mapa de Karnaugh para minimizar a seguinte expresso de soma-de-produtos padro de 5 variveis: X = A B C D E + A BCD E + ABCD E + ABC D E + A B C DE + ABCDE + ABCDE + AB C D E + AB C DE + ABCDE + ABCDE + ABCDE
Soluo

Insira no mapa a expresso de soma-de-produtos. A Figura 444 mostra os agrupamentos e os termos correspondentes. Combinando os termos temos a seguinte expresso de soma-de-produtos minimizada: X + A D E + B C D + BCE + ACDE
BCD DE BC 00 01 11 10 DE BC 00 01 1 1 11 10 A=0 BCE A=1 1

00 1 1 1 1

01 1

11

10

00 1

01 1

11

10

1 1

ACDE

FIGURA 444

ADE

Problema relacionado

Minimize a seguinte expresso:

Y = A B C D E + A BCD E + ABCD E + ABC D E + AB C D E + ABCD E + ABCD E + ABC D E + A B CDE + A BCDE + ABCDE + ABCDE + AB CDE + ABCDE + ABCDE + ABCDE

244

S I S T E M A S D I G I TA I S

SEO 411 REVISO

1. Por que um mapa de Karnaugh de 5 variveis requer 32 clulas? 2. Qual a expresso representada por um mapa de Karnaugh de 5 variveis no qual cada clula contm um 1?

4-12

VHDL (Opcional)
Essa seo opcional prov uma breve introduo em VHDL, sendo que no estudaremos a estrutura completa e a sintaxe da linguagem. Para informaes e instrues mais detalhadas consulte a nota de rodap nessa seo. Linguagens de descrio de hardware (HDLs hardware description languages) so ferramentas para insero de projetos de dispositivos lgicos. Embora o VHDL proporcione mltiplas formas de descrever um circuito lgico, discutiremos aqui apenas os mais simples e diretos exemplos de insero via texto. Ao final do estudo desta seo voc dever ser capaz de:

Enunciar os elementos essenciais do VHDL

Escrever um programa simples em VHDL

O V em VHDL* quer dizer circuito integrado de altssima velocidade (VHSIC Very High Speed Integrated Circuit) e o HDL, claro, significa linguagem de descrio de hardware. Conforme mencionado, VHDL uma linguagem padro adotada pelo Instituto de Engenheiros Eletricistas e Eletrnicos (IEEE Institute of Electrical and Electronics Engineers) e designado como o padro 1076-1993 do IEEE. VHDL uma linguagem complexa e compreensiva sendo que o uso de todo o seu potencial envolve um grande esforo e experincia. O VHDL prov trs abordagens bsicas para a descrio de um circuito digital usando software: procedimental, fluxo de dados e estrutural. Restringiremos-nos a discutir a abordagem de fluxo de dados na qual escrevemos declaraes do tipo Booleanas para descrever um circuito lgico. Tenha em mente que VHDL, bem como as outras HDLs, uma ferramenta para implementao de projetos digitais sendo portanto um meio para se atingir um fim e no propriamente um fim. relativamente fcil escrever programas para descrever circuitos lgicos simples em VHDL. Os operadores lgicos so as seguintes palavras reservadas em VHDL: and, or, not, nand, nor, xor e xnor. Os dois elementos essenciais em qualquer programa VHDL so a entidade e a arquitetura, sendo que eles tm que ser usados juntos. A entidade descreve uma dada funo lgica em termos das suas entradas e sadas externas, que so chamadas de ports. A arquitetura descreve a operao interna da funo lgica. Na sua forma mais simples, o elemento entidade consiste de trs declaraes: A primeira declarao associa um nome funo lgica; a segunda, denominada de declarao port que recuada, especifica as entradas e sadas; e a terceira a declarao end. Embora o leitor no tenha certamente escrito um programa VHDL para uma nica porta lgica, uma forma didtica comear um simples exemplo tal como uma porta AND. A declarao de entidade VHDL para uma porta AND de 2 entradas a seguinte: Vrgulas e ponto-e-vrgulas tm que ser usados apropriadamente em todos os programas VHDL. entity AND_Gate2 is port (A, B: in bit; X: out bit); end entity AND_Gate2; Os termos em negrito e em cor so palavras reservadas em VHDL; os outros termos so identificadores que associamos; e os parnteses, vrgulas e ponto-e-vrgulas fazem parte da sintaxe necessria em VHDL. Como podemos ver A e B foram especificados como os bits de entrada e X foi especificado como o bit de sada. Os identificadores do port A, B e X bem como o nome da entidade AND_Gate2 so definidos pelo usurio e podem ser renomeados. Assim como em todos os HDLs, o uso de vrgulas e ponto-e-vrgulas importante e tem que ser estritamente seguido (faz parte da sintaxe da linguagem).
* Veja Floyd, Thomas. 2003, Digital Fundamentals with VHDL, Prentice Hall; Pellerin, David and Taylor, Douglas, 1997. VHDL Made Easy! Prentice Hall; Bhasker, Jayaram, 1999. A VHDL Primer, 3 ed. Prentice Hall.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

245

O elemento arquitetura VHDL do programa para a porta AND de 2 entradas descrito pela entidade : architecture LogicFunction of AND_Gate2 is begin X A and B; end architecture LogicFunction; Novamente, as palavras reservadas VHDL esto em negrito e em cor, e os pontos-e-vrgulas e o operador associado representam uma sintaxe necessria. A primeira declarao do elemento arquitetura tem que se referenciar ao nome da entidade. A entidade e a arquitetura so combinadas num nico programa VHDL para descrever uma porta AND, conforme ilustrado na Figura 445.
entity AND_ Gate2 is port (A, B: in bit; X: out bit); end entity AND_ Gate2; A architecture LogicFunction of AND_ Gate2 is begin X <= A and B; end architecture LogicFunction; B X FIGURA 445

Um programa VHDL para uma porta AND de 2 entradas.

Escrita de Expresses Booleanas em VHDL Como vimos, a expresso para uma porta AND de 2 entradas, X = AB, escrita em VHDL como X A and B; qualquer expresso Booleana pode ser escrita usando as palavras reservadas em VHDL not, and, or, nand, nor, xor e xnor. Por exemplo, a expresso Booleana X = A + B + C escrita em VHDL como X A or B or C;. A expresso Booleana X = AB + CD pode ser escrita em VHDL como X (A and not B) or (not C and D);. Como um outro exemplo, a declarao para uma porta NAND de 2 entradas em VHDL pode ser escrita como X not(A and B); ou ainda pode ser escrita como X A nand B;. EXEMPLO 435 Escreva um programa em VHDL para descrever o circuito lgico mostrado na Figura 446.
A B X C FIGURA 446 D

Soluo

Esse circuito lgico AND/OR descrito em lgebra Booleana como: X = AB + CD O programa VHDL mostrado a seguir. O nome da entidade AND_OR. entity AND_OR is port (AA, B, C, D: in bit;X: out bit); end entity AND_OR; architecture LogicFunction of AND_OR is begin X <= (A and B) or (C and D); end architecture LogicFunction;

Problema relacionado

Escreva a declarao VHDL para descrever o circuito lgico desse exemplo se uma porta NOR substituir a porta OR na Figura 446.

246

S I S T E M A S D I G I TA I S

SEO 412 REVISO

1. O que HDL? 2. Cite dois elementos de projeto essenciais num programa VHDL. 3. O que faz a entidade (entity)? 4. O que faz a arquitetura (architecture)?

a f e d g b c

APLICAES EM SISTEMAS DIGITAIS

FIGURA 447

Formato de um display de 7 segmentos mostrando o arranjo dos segmentos.

circuito de acionamento proporcione uma tenso de nvel BAIXO para ativar um dado segmento. Quando um nvel BAIXO aplicado na entrada de um segmento, o LED ligado, pois existe uma corrente atravs dele. Na Figura 449(b) o arranjo tipo catodo comum requer que o acionador proporcione uma tenso de nvel ALTO para ativar um segmento. Quando um nvel ALTO aplicado na entrada de um segmento, o LED ligado, pois existe uma corrente atravs dele. Displays de LCD Um outro tipo comum de display de 7 segmentos o display de cristal lquido (LCD liquid crystal display). Os LCDs operam por polarizao da luz de forma que um segmento desativado reflete a luz incidente mostrando-se invisvel em relao ao fundo (plano posterior que reflete a luz de volta). Um segmento ativo

Os displays de sete segmentos so usados em vrios tipos de produtos. O sistema de controle e contagem de comprimidos que foi descrito no Captulo 1 tem dois displays de 7 segmentos. Esses displays so usados com circuitos lgicos que decodificam um nmero codificado em binrio (BCD) e ativam os dgitos apropriados nos displays. Nesta seo de aplicaes de sistemas digitais damos enfoque no projeto implementado com menor nmero de portas para ilustrar uma aplicao de expresses Booleanas e mapa de Karnaugh. Como opo, VHDL tambm aplicado.

dos emissores de luz (LEDs light-emitting diodes) arranjados como mostra a Figura 449. Cada segmento um LED que emite luz quando existe uma corrente passando atravs dele. Na Figura 449(a) o arranjo tipo anodo comum requer que o

FIGURA 448

O Display de 7 Segmentos
A Figura 447 mostra um formato de display comum composto de sete elementos ou segmentos. Ao energizar certas combinaes de segmentos, podemos construir cada um dos dez dgitos no display. A Figura 448 ilustra esse mtodo de display digital para cada um dos dez dgitos usando um segmento laranja para representar um segmento energizado. Para produzir um 1, os segmentos b e c so energizados. Para produzir um 2 os segmentos a, b, g, e e d so usados; e assim por diante. Displays de LEDs Um tipo comum de display de 7 segmentos consiste em dio-

Visualizao dos dgitos decimais com um dispositivo de 7 segmentos.

+V a a

f b g

f b g

e c d (a) Anodo comum

e c d (b) Catodo comum FIGURA 449

Arranjos de um display de LED de 7 segmentos.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

247

no reflete a luz incidente mostrando-se escuro. Os LCDs consomem muito menos potncia que os LEDs porm no podem ser vistos no escuro, enquanto que os displays de LEDs podem ser vistos.

Lgica dos Segmentos


Cada segmento usado para vrios dgitos decimais, porm nenhum segmento usado em todos os dez dgitos. Portanto, cada segmento deve ser ativado pelo seu prprio circuito de decodificao que detecta a ocorrncia de qualquer um dos nmeros no qual o segmento usado. A partir das Figuras 447 e 448, os segmentos que so necessrios serem ativados para cada dgito mostrado so determinados e listados na Tabela 49. Tabela-verdade para a Lgica de Segmentos A lgica de decodificao de segmentos requer quatro entradas BCD e sete sadas, uma para cada segmento no display, conforme indicado no diagrama em bloco da Figura 450. A tabela-verdade de mltiplas sadas, mostrada na Tabela 410, na realidade sete tabelas-verdade numa s tabela, sendo que poderiam ser separadas (uma tabela para cada segmento). Um

1 nas colunas de sadas dos segmentos na tabela indica um segmento ativado. Como o cdigo BCD no inclui os valores binrios 1010, 1011, 1100, 1101, 1110 e 1111, essas combinaes nunca aparecem nas entradas e, portanto, podem ser tratados como condies dont care (X), conforme indicado na tabelaverdade. Para estar de acordo com o que praticado pela maioria dos fabricantes de CIs, a letra A representa o bit menos significativo e D representa o bit mais significativo nessa aplicao em particular. Expresses Booleanas para a Lgica de Segmentos A partir da tabela-verdade, uma expresso de soma-de-produtos padro ou de produto-de-somas padro pode ser escrita para cada segmento. Por exemplo, a expresso de soma-de-produtos padro para o segmento a a = D C B A + D C BA + D CBA + DCBA + DCBA + DCBA + DC B A + DC BA e a expresso de soma-de-produtos padro para o segmento e e = D C B A + D CBA + DCBA + DC B A

As expresses para os outros segmentos podem ser desenvolvidas de forma similar. Como podemos ver, a expresso para o segmento a tem oito termos-produto e a expresso para o segmento e tem quatro termos-produto representando cada uma das entradas BCD que ativa aquele segmento. Isso significa que a implementao da expresso de soma-de-produtos padro da lgica do segmento a requer um circuito AND-OR que consiste de oito portas AND de 4 entradas e uma porta OR de 8 entradas. A implementao da lgica do segmento e requer quatro portas AND de 4 entradas e uma porta OR de 4 entradas. Em ambos os casos, so necessrios quatro inversores para produzir o complemento de cada varivel. Minimizao por Mapa da Karnaugh da Lgica de Segmentos Vamos comear obtendo a expresso de soma-de-produtos mnima para o segmento a. Um mapa de Karnaugh para o segmento a mostrado na Figura 451 e os passos a seguir executados: Passo 1 Os 1s so inseridos no mapa diretamente a partir da Tabela 410.

TA B E L A 4 9

DGITO 0 1 2 3 4 5 6 7 8 9

SEGMENTOS ATIVADOS a, b, c, d, e, f b, c a, b, d, e, g a, b, c, d, g b, c, f, g a, c, d, f, g a, c, d, e, f, g a, b, c a, b, c, d, e, f, g a, b, c, d, f, g

Segmentos ativos para cada dgito decimal

binrio codificado decimal entrada FIGURA 450

D C B A

Lgica de decodificao a para 7 b segmentos c d e f g Display de 7 segmentos

Diagrama em bloco da lgica de 7 segmentos com o display.

248

S I S T E M A S D I G I TA I S

TA B E L A 4 1 0

Tabela-verdade para a lgica de 7 segmentos

DGITO DECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

ENTRADAS C B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

a 1 0 1 1 0 1 1 1 1 1 X X X X X X

SADAS DOS SEGMENTOS b c d e f 1 1 1 1 1 0 0 1 1 1 X X X X X X 1 1 0 1 1 1 1 1 1 1 X X X X X X 1 0 1 1 0 1 1 0 1 1 X X X X X X 1 0 1 0 0 0 1 0 1 0 X X X X X X 1 0 0 0 1 1 1 0 1 1 X X X X X X

g 0 0 1 1 1 1 1 0 1 1 X X X X X X

Sada = 1 significa segmento ativado (lig.) Sada = 0 significa segmento desativado (deslig.) Sada = X significa dont care

Passo 2 Todas as condies dont care (X) so colocadas no mapa. Passo 3 Os 1s so agrupados conforme mostrado. Os dont cares e as sobreposies de clulas so

usadas para formar os maiores grupos possveis. Passo 4 Escreva o termo-produto mnimo para cada grupo e some os termos para formar a expresso de soma-de-produtos mnima.

Tenha em mente que dont cares no tm que ser includos num grupo, mas nesse caso todos eles foram usados. Alm disso, observe que os 1s nas clulas situadas nos cantos so agrupados com um dont care usando o conceito de clulas adjacentes (enrolando o mapa tanto na vertical quanto na horizontal).

Expresso padro de soma-de-produtos DCBA + DCBA + DCBA + DCBA + DCBA + DCBA + DCBA + DCBA BA DC 00 CA 01 11 10 X 1 CA 00 1 1 X 1 01 11 1 1 X X 10 1 1 X X C D Expresso mnima de soma-de-produtos: D + B + CA + CA FIGURA 451 D B C A A a

FIGURA 452

Minimizao via mapa de Karnaugh da expresso lgica do segmento a.

A implementao lgica mnima para o segmento a do display de 7 segmentos.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

249

Implementao Mnima da Lgica de Segmentos A expresso de soma-deprodutos mnima obtida do mapa de Karnaugh da Figura 452 para a lgica do segmento a D + B + CA + C A Essa expresso pode ser implementada com duas portas AND de 2 entradas, uma porta OR de 4 entradas e dois inversores conforme mostra a Figura 452. Compare essa expresso com a implementao de soma-de-produtos padro para a lgica do segmento a discutida anteriormente; veremos que o nmero de portas e inversores foi reduzido de treze para cinco e, como resultado, o nmero de interconexes foi significativamente reduzido.

A lgica mnima para cada um dos seis segmentos restantes (b, c, d, e, f e g) pode ser a partir de uma abordagem similar.

Tarefas Propostas no Sistema


n

Atividade 1: Determine a lgica mnima para o segmento b. Atividade 2: Determine a lgica mnima para o segmento c. Atividade 3: Determine a lgica mnima para o segmento d. Atividade 4: Determine a lgica mnima para o segmento e. Atividade 5: Determine a lgica mnima para o segmento f. Atividade 6: Determine a lgica mnima para o segmento g. Atividade opcional: Complete o programa VHDL para todos os segmentos incluindo cada descrio lgica de segmento na arquitetura.

Implementao VHDL (opcional)


Todas as lgicas de segmentos podem ser descritas por VHDL para implementao num dispositivo lgico programvel. A lgica do segmento a pode ser descrita pelo seguinte programa VHDL: entity SEGLOGIC is port (A, B, C: in bit; SEGa: out bit); end entity SEGLOGIC; architecture LogicFunction of SEGLOGIC is begin SEGa <= (A and C) or (not A and not C) or B or D; end architecture LogicFunction;

RESUMO

Os smbolos das portas e as expresses Booleanas para as sadas de um inversor e de portas de 2 entradas so mostradas na Figura 453.
A A A B A B AB A A+B B

AB

A B

A+B

FIGURA 453

Leis comutativas: A B B A
AB BA

Leis associativas: A (B C) (A B) C
A(BC) (AB)C

Lei distributiva: A(B C) AB AC Regras Booleanas: 1. A 0 A


2. 3. 4. 5. 6. A11 A00 A1A AAA AA1 7. A A A 8. 9. 10. 11. 12. AA0 A = A A AB A A AB A B (A B)(A C) A BC

Teoremas de DeMorgan: 1. O complemento de um produto igual soma dos complementos dos termos do produto,
XY = X + Y

250

S I S T E M A S D I G I TA I S

2. O complemento de uma soma igual ao produto dos complementos dos termos da soma.
X + Y = XY

Os mapas de Karnaugh de 3 e 4 variveis so mostrados na Figura 454. Um mapa de 5 variveis formado a partir de dois mapas de 4 variveis.
C AB 00 01 11 10 CD AB 00 01 11 10 3 variveis 4 variveis

00

01

11

10

FIGURA 454

O elemento bsico de projeto em VHDL o par entidade/arquitetura.

T E R M O S I M P O R TA N T E S

Os termos importantes e outros termos em negrito destacados no captulo so definidos no glossrio que se encontra no final do livro.

Complemento O inverso ou o oposto de um nmero. Em lgebra Booleana, a funo inversa expressa com uma barra sobre a varivel. Dont care Uma combinao de literais que no podem ocorrer e podem ser usadas como um 1 ou um 0 no mapa de Karnaugh para simplificao. Mapa de Karnaugh Um arranjo de clulas que representam as combinaes de literais numa expresso Booleana e usado para uma simplificao sistemtica dessa expresso. Minimizao O processo que resulta numa expresso Booleana de soma-de-produtos ou num produto-desomas que contm o menor nmero de literais por termo. Produto-de-somas Uma forma de expresso Booleana que basicamente a operao AND de termo OR. Soma-de-produtos Uma forma de expresso Booleana que basicamente a operao OR de termos AND. Termo-produto O produto Booleano de dois ou mais literais equivalente a uma operao AND. Termo-soma A soma Booleana de dois ou mais literais equivalentes a uma operao OR. Varivel Um smbolo usado para representar uma grandeza lgica que pode ter um valor 1 ou 0, geralmente designada por uma letra em itlico. VHDL Uma linguagem de descrio de hardware padro. Padro 1076-1993 da IEEE.

AUTOTESTE

As respostas esto no final do captulo.

1. O complemento de uma varivel sempre


(a) 0 (b) 1 (c) igual varivel (b) um termo literal (b) um termo literal (d) o inverso da varivel (c) um termo-produto (c) um termo-produto (d) um termo complementado (d) sempre 1

2. A expresso Booleana A + B + C
(a) um termo-soma (a) um termo-soma

3. A expresso Booleana ABCD

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

251

4. O domnio da expresso ABCD + AB + CD + B


(a) A e D (b) apenas B (c) A, B, C e D (d) nenhuma das alternativas anteriores

5. De acordo com a lei comutativa da adio,


(a) AB = BA (c) A + (B + C) = (A + B) + C (a) B BB (b) A = A + A (d) A + B = B + A (c) A B B A (d) B B(B 0) (d) A AB A

6. De acordo com a lei associativa da multiplicao,


(b) A(BC) (AB)C

7. De acordo com a lei distributiva,


(a) A(B C) AB AC (a) A 1 1 (b) A A (b) A(BC) ABC (c) AA A (c) A(A 1) A (d) A 0 A

8. Qual das seguintes alternativas no uma regra vlida da lgebra Booleana? 9. Qual das seguintes regras diz que se uma entrada de uma porta AND for sempre 1, a sada igual a outra entrada?
(a) A 1 1 (a) AB = A + B (c) A + B + C = A B C (b) A A A (c) A A A (d) A 1 A

10. De acordo com os teoremas de DeMorgan, a(s) seguinte(s) igualdade(s) est(o) correta(s):
(b) XYZ = X + Y + Z (d) todos os itens esto corretos (b) uma porta AND de 4 entradas. (d) uma EX-OR.

11. A expresso Booleana X = AB + CD representa


(a) uma AND entre as sadas de duas portas OR. (c) uma OR entre as sadas de duas portas AND. (a) A + B(C + D) (c) ( A + B + C) ( A + B + C) (a) A( B + C) + AC (c) A + B + BC (a) AB + ABC + ABD (c) AB + AB + AB (a) oito clulas (c) dezesseis clulas

12. Um exemplo de uma expresso de soma-de-produtos


(b) AB + AC + ABC (d) as alternativas (a) e (b) esto corretas.

13. Um exemplo de uma expresso de produto-de-somas


(b) ( A + B)( A + B + C) (d) os itens (a) e (b) esto corretos (b) ABC + ACD (d) ABCD + AB + A (b) trs clulas (d) quatro clulas (b) um grupo e 8 clulas de 1s (d) um grupo de 4 clulas de 0s (b) uma expresso de soma-de-produtos. (d) uma lgica AND-OR. (c) sessenta e quatro clulas

14. Um exemplo de uma expresso de soma-de-produtos padro

15. Um mapa de Karnaugh de 3 variveis tem

16. Em um mapa de Karnaugh de 4 variveis, um termo-produto de 2 variveis produzido por


(a) um grupo de 2 clulas de 1s (c) um grupo de 4 clulas de 1s

17. Em um mapa de Karnaugh, o agrupamento de 0s produz


(a) uma expresso de produto-de-somas. (c) uma condio dont care.

18. Um mapa de Karnaugh de 5 variveis tem


(a) dezesseis clulas (a) PROM (b) PLA (b) trinta e duas clulas (c) PAL (d) GAL

19. Um SPLD que tem um arranjo AND programvel e um arranjo OR fixo um dispositivo 20. VHDL um tipo de
(a) lgica programvel (c) arranjo programvel (b) linguagem de descrio de hardware (d) matemtica lgica (b) um tipo de arquitetura (d) um tipo de varivel

21. Em VHDL, um port


(a) um tipo de entidade (c) uma entrada ou sada

252

S I S T E M A S D I G I TA I S

PROBLEMAS
SEO 41

As respostas para os problemas de nmero mpar esto no final do livro.

Operaes e Expresses Booleanas


1. Usando a notao Booleana, escreva uma expresso que seja 1 sempre que uma ou mais de suas variveis (A, B, C e D) sejam 1s. 2. Escreva uma expresso que seja 1 apenas se todas as suas variveis (A, B, C, D e E) forem 1s. 3. Escreva uma expresso que seja 1 apenas quando uma ou mais de suas variveis (A, B e C) forem 0. 4. Avalie as seguintes operaes:

(a) 0 + 0 + 1 (d) 1 1 1 (a) AB (e) A + B + C

(b) 1 + 1 + 1 (e) 1 0 1 (b) ABC (f) A + B

(c) 1 0 0 (f) 1 1 + 0 1 1 (c) A + B (g) AB C (d) A + B + C

5. Determine os valores das variveis que tornam cada termo-produto 1 e cada termo-soma 0.

6. Determine o valor de X para todos os valores possveis das variveis.

(a) X = (A + B)C + B (d) X = (A + B)( A + B) SEO 42

(b) X = ( A + B) C (e) X = ( A + BC)( B + C)

(c) X = ABC + AB

Leis e Regras da lgebra Booleana


7. Identifique a lei da lgebra Booleana na qual cada uma das seguintes equaes se baseia:

(a) AB + CD + ACD + B = B + AB + ACD + CD (b) ABCD + ABC = DCBA + CBA (c) AB (CD + EF + GH) = ABCD + ABEF + ABGH
8. Identifique a(s) regra(s) Booleana(s) na(s) qual(is) cada uma da igualdades se baseia:

(a) AB + CD + EF = AB + CD + EF (c) A(BC + BC) + AC = A(BC) + AC (e) AB + ABC = AB SEO 43 Teoremas de DeMorgan

(b) AAB + ABC + ABB = ABC (d) AB (C + C ) + AC = AB + AC (f) ABC + AB + ABCD = ABC + AB + D

9. Aplique os teoremas de DeMorgan em cada expresso a seguir:

(a) A + B (e) A (B + C ) (a) AB (C + D )

(b) AB (f) AB + CD

(c) A + B + C (g) AB + CD (b) AB (CD + EF )

(d) ABC (h) (A + B )( C + D )

10. Aplique os teoremas de DeMorgan em cada expresso a seguir:

(c) (A + B + C + D ) + ABCD (e) AB (CD + EF )( AB + CD )

(d) (A + B + C + D )( AB CD )

11. Aplique os teoremas de DeMorgan nas seguintes expresses:

(a) (ABC )( EFG ) + (HIJ )( KLM ) (c) (A + B )( C + D )( E + F )( G + H ) SEO 44 Anlise Booleana de Circuitos Lgicos

(b) (A + BC + CD ) + BC

12. Escreva a expresso Booleana para cada uma das portas lgicas mostradas na Figura 455.
A B FIGURA 455 (a) X A (b) X A B (c) X A B C (d) X

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

253

13. Escreva as expresses Booleanas para cada um dos circuitos lgicos dados na Figura 456.
A X B C (b) FIGURA 456 X B (c) A X A B C (d) X

A B C D (a)

14. Desenhe o circuito lgico representado por cada uma das seguintes expresses:

(a) A + B + C (a) AB + AB (c) AB (C + D ) (a) A + B (d) (A + B)C SEO 45

(b) ABC

(c) AB + C

(d) AB + CD

15. Desenhe o circuito lgico representado por cada expresso a seguir:

(b) AB + A B + ABC (d) A + B [C + D (B + C )] (b) AB (e) ( A + B )( B + C ) (c) AB + BC

16. Construa uma tabela-verdade para cada uma das seguintes expresses Booleanas:

Simplificao Usando a lgebra Booleana


17. Usando tcnicas da lgebra Booleana, simplifique as seguintes expresses tanto quanto possvel:

(a) A(A + B) (d) A(A + AB)

(b) A( A + AB) (e) ABC + ABC + A BC

(c) BC + BC

18. Usando a lgebra Booleana, simplifique as seguintes expresses:

(a) (A + B )( A + C ) (c) AB + ABC + A (e) AB + (A + B )C + AB

(b) AB + ABC + ABCD + ABC DE (d) (A + A )( AB + ABC )

19. Usando a lgebra Booleana, simplifique cada expresso a seguir:

(a) BD + B ( D + E ) + D ( D + F ) (c) ( B + BC )( B + BC )( B + D ) (e) ABC [AB + C ( BC + AC )]

(b) A BC + ( A + B + C ) + A B CD (d) ABCD + AB ( CD ) + ( AB ) CD

20. Determine quais dos circuitos lgicos mostrados na Figura 457 so equivalentes:
C D B A A B C (a) X D A B C (b) A B A C

C D B A B FIGURA 457 (c) X D (d) A B A C X

254

S I S T E M A S D I G I TA I S

SEO 46

Formas Padronizadas de Expresses Booleanas


21. Converta as seguintes expresses para a forma de soma-de-produtos:

(a) (A + B )( C + B ) (a) AB + CD ( AB + CD )

(b) (A + BC )C

(c) (A + C)(AB + AC) (c) A + B [AC + ( B + C ) D ]

22. Converta as seguintes expresses para a forma de soma-de-produtos:

(b) AB ( B C + BD )

23. Defina o domnio de cada expresso de soma-de-produtos dada no Problema 21 e converta as expresses para a forma de soma-de-produtos padro. 24. Converta cada expresso de soma-de-produtos dada no Problema 22 para a forma de soma-deprodutos padro. 25. Determine o valor binrio de cada termo nas expresses de soma-de-produtos padro a partir do Problema 23. 26. Determine o valor binrio de cada termo nas expresses de soma-de-produtos padro a partir do Problema 24. 27. Converta cada expresso de soma-de-produtos no Problema 23 para a forma de produto-de-somas padro. 28. Converta cada expresso de soma-de-produtos no Problema 24 para a forma de produto-de-somas padro.

SEO 47

Expresses Booleanas e Tabelas-Verdade


29. Desenvolva uma tabela-verdade para cada uma das seguintes expresses de soma-de-produtos padro:

(a) ABC + ABC + ABC

(b) XYZ + X YZ + XYZ + XYZ + XYZ

30. Desenvolva uma tabela-verdade para cada uma das seguintes expresses de soma-de-produtos padro:

(a) ABCD + ABCD + AB CD + A B C D (b) WXYZ + WXYZ + WXYZ + WXYZ + WXYZ


31. Desenvolva uma tabela-verdade para cada uma das seguintes expresses de soma-de-produtos:

(a) AB + ABC + A C + ABC

(b) X + YZ + WZ + XYZ

32. Desenvolva uma tabela-verdade para cada uma das seguintes expresses de produto-de-somas padro:

(a) ( A + B + C)( A + B + C)( A + B + C) (b) ( A + B + C + D)( A + B + C + D)( A + B + C + D)( A + B + C + D)


33. Desenvolva uma tabela-verdade para cada uma das seguintes expresses de produto-de-somas padro:

(a) (A + B)(A + C)(A + B + C) (b) (A + B )( A + B + C )( B + C + D )( A + B + C + D )


34. Para cada tabela-verdade na Figura 458, desenvolva uma expresso de soma-de-produtos padro e outra de produto-de-somas padro.
ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
(c)

X 1 1 0 1 0 1 1 0 0 1 0 0 1 0 0 0
(d)

ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

X 0 0 1 0 1 1 0 1 0 0 0 1 1 0 0 1

ABC 000 001 010 011 100 101 110 111


FIGURA 458
(a)

X 0 1 0 0 1 1 0 1
(b)

ABC 000 001 010 011 100 101 110 111

X 0 0 0 0 0 1 1 1

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

255

SEO 48

O Mapa de Karnaugh
35. Desenhe um mapa de Karnaugh de 3 variveis e rotule cada clula de acordo com o valor binrio de cada uma. 36. Desenhe um mapa de Karnaugh de 4 variveis e rotule cada clula de acordo com o valor binrio de cada uma. 37. Escreva o termo-produto padro para cada clula num mapa de Karnaugh de 3 variveis.

SEO 49

Minimizao de Soma-de-Produtos Usando o Mapa de Karnaugh


38. Use um mapa de Karnaugh para determinar a forma de soma-de-produtos para cada expresso a seguir:

(a) A B C + A BC + ABC (c) A (BC + BC ) + A (BC + BC )

(b) AC (B + C ) (d) A B C + AB C + ABC + ABC

39. Use um mapa de Karnaugh para simplificar cada expresso a seguir para a forma de soma-deprodutos mnima:

(a) A B C + ABC + ABC + ABC (c) DEF + DEF + D E F (a) AB + ABC + ABC (c) AB CD + ACD + BCD + ABCD

(b) AC [B + B (B + C )]

40. Faa a expanso de cada expresso para a forma de soma-de-produtos mnima:

(b) A + BC (d) AB + AB CD + CD + BCD + ABCD

41. Minimize cada expresso dada no Problema 40 usando um mapa de Karnaugh. 42. Use um mapa de Karnaugh para reduzir cada expresso para a forma de soma-de-produtos mnima:

(a) (b) (c) (d) (e)

A + BC + CD A B C D + A B CD + ABCD + ABCD AB( C D + CD) + AB( C D + CD) + AB CD ( A B + AB)( CD + CD) A B + AB + C D + CD

43. Reduza a funo especificada na tabela-verdade dada na Figura 459 para a forma de soma-deprodutos mnima usando um mapa de Karnaugh. 44. Use o mtodo do mapa de Karnaugh para implementar a expresso de soma-de-produtos mnima para a funo lgica especificada na tabela-verdade mostrada na Figura 460.
Entradas A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Sada X 1 1 0 1 1 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Entradas A B C D 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Sada X 0 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1

FIGURA 459

FIGURA 460

45. Resolva o Problema 44 para uma situao na qual as ltimas seis combinaes binrias no so permitidas (no acontecem).

256

S I S T E M A S D I G I TA I S

SEO 410

Minimizao de Produto-de-Somas Usando o Mapa de Karnaugh


46. Use um mapa de Karnaugh para determinar o produto-de-somas mnimo para cada expresso:

(a) (A + B + C )( A + B + C )( A + B + C ) (b) (X + Y )( X + Z )( X + Y + Z )( X + Y + Z ) (c) A (B + C )( A + C )( A + B + C )( A + B + C )


47. Use o mapa de Karnaugh para simplificar cada expresso para a forma de produto-de-somas mnimo.

(a) (A + B + C + D )( A + B + C + D )( A + B + C + D ) (b) (X + Y )( W + Z )( X + Y + Z )( W + X + Y + Z )
48. Para a funo especificada na tabela-verdade da Figura 459, determine a expresso de produto-de-somas mnima usando um mapa de Karnaugh. 49. Determine a expresso de produto-de-somas mnima para a funo na tabela-verdade da Figura 460. 50. Converta cada uma das seguintes expresses de produto-de-somas em expresses de soma-deprodutos mnimas usando um mapa de Karnaugh:

(a) (A + B )( A + C )( A + B + C ) (b) (A + B )( A + B + C )( B + C + D )( A + B + C + D ) SEO 411 Mapas de Karnaugh de Cinco Variveis


51. Minimize a seguinte expresso de soma-de-produtos usando um mapa de Karnaugh:
X = ABCDE + A B CDE + AB CDE + ABC D E + ABCDE + ABCDE + A B C D E + A BCDE + ABCDE + ABCDE

52. Aplique o mtodo do mapa de Karnaugh para minimizar a seguinte expresso de soma-de-produtos:
A = VWXYZ + VWXYZ + VWXYZ + VWXYZ + VWXYZ + V W X Y Z + V W XYZ + V WXY Z + VWX Y Z

SEO 412

VHDL (Opcional)
53. Escreva um programa VHDL para o circuito lgico dado na Figura 461.
A B C D E F G H I

FIGURA 461

54. Escreva um programa em VHDL para a expresso


Y = ABC + A BC + AB C + ABC

Aplicaes em Sistemas Digitais


55. Se um tcnico solicitado para escolher um tipo de display digital para um ambiente de baixa luminosidade, ele deve selecionar um display de LEDs ou um LCD de 7 segmentos? Por qu? 56. Explique porque os cdigos 1010, 1011, 1100, 1101, 1110 e 1111 se enquadram na categoria de dont care em aplicaes de displays de 7 segmentos? 57. Para o segmento b, qual a quantidade de portas e inversores a menos so necessrios para implementar a expresso de soma-de-produtos mnima em relao expresso de soma-de-produtos padro. 58. Repita o Problema 57 para a lgica dos segmentos de c at g.

Problemas Especiais de Projeto


59. A lgica para o segmento a na Figura 452 produz uma sada de nvel ALTO para ativar o segmento assim como os circuitos para cada um dos outros segmentos. Se um tipo de display de 7 segmentos que for usado necessitar de um nvel BAIXO para ativar cada segmento, modifique a lgica de segmento para ficar de acordo.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

257

60. Reprojete a lgica para o segmento a usando uma expresso de produto-de-somas mnima. Qual das expresses mais simples, a de produto-de-somas mnima ou a de soma-de-produtos mnima? 61. Repita o Problema 60 para os segmentos de b at g. 62. Sintetize os resultados dos seus esforos de reprojeto despendidos nos Problemas 60 e 61 e recomende o melhor projeto baseado num menor nmero de CIs. Especifique os tipos de CIs.

Prtica de Anlise de Defeito Usando o Multisim


63. Abra o arquivo P04-63, aplique os sinais de entrada e observe a operao do circuito lgico. Determine se existe ou no um defeito. 64. Abra o arquivo P04-64, aplique os sinais de entrada e observe a operao do circuito lgico. Determine se existe ou no um defeito. 65. Abra o arquivo P04-65, aplique os sinais de entrada e observe a operao do circuito lgico. Determine se existe ou no um defeito.

R E S P O S TA S
SEES DE REVISO
SEO 41 Operaes e Expresses Booleanas
1. A = 0 = 1 2. A = 1, B = 1, C = 0; A + B + C = 1 + 1 + 0 = 0 + 0 + 0 = 0 3. A = 1, B = 0, C = 1; ABC = 1 0 1 = 1 1 1 = 1

SEO 42

Leis e Regras da lgebra Booleana


1. A + (B + C + D) = (A + B + C) + D
2. A(B + C + D) = AB + AC + AD

SEO 43

Teoremas de DeMorgan
1. (a) ABC + (D + E ) = A + B + C + DE
(c) A + B + C + DE = A B C + D + E (b) ( A + B ) C = A B + C

SEO 44

Anlise Booleana de Circuitos Lgicos


1. (C + D)B + A 2. Tabela-verdade abreviada: a expresso 1 quando A 1 ou quando B e C so 1s ou quando B e D so 1s. A expresso 0 para todas as outras combinaes das variveis.

SEO 45

Simplificao Usando a lgebra Booleana


1. (a) A + AB + ABC = A
(b) ( A + B)C + ABC = C( A + B) (c) ABC (BD + CDE ) + AC = A (C + BDE )

2. (a) Original: 2 portas AND, 1 porta OR, 1 inversor; Simplificado: nenhuma porta (conexo direta).
(b) Original: 2 portas OR, 2 portas AND, 1 inversor; Simplificado: 1 porta OR, 1 porta AND, 1 inversor. (c) Original: 5 portas AND, 2 portas OR, 2 inversores; Simplificado: 2 portas AND, 1 porta OR, 2 inversores.

SEO 46

Formas Padronizadas de Expresses Booleanas


1. (a) soma-de-produtos (d) produto-de-somas (b) produto-de-somas padro (c) soma-de-produtos padro

2. (a) ABC D + ABCD + ABCD + ABCD + ABCD + ABCD + A BCD + ABCD (c) J est na forma padro 3. (b) J est na forma padro (d) (A + B + C )( A + B + C )( A + B + C )( A + B + C )

258

S I S T E M A S D I G I TA I S

SEO 47

Expresses Booleanas e Tabelas-verdade


1. 25 32
2. 0110 WXYZ 3. 1100 W + X + Y + Z

SEO 48

O Mapa de Karnaugh
1. (a) clula superior esquerda: 000 (c) clula inferior esquerda: 100 2. (a) (c) 3. (a) (c) 4. (a) clula superior esquerda: X Y Z clula inferior esquerda: XY Z clula superior esquerda: 0000 clula inferior esquerda: 1000 clula superior esquerda: W X Y Z (b) clula inferior direita: 101 (d) clula superior direita: 001 (b) (d) (b) (d) (b) clula inferior direita: XYZ clula superior direita: X YZ clula inferior direita: 1010 clula superior direita: 0010 clula inferior direita: WXYZ

(c) clula inferior esquerda: W XYZ

(d) clula superior direita: W XYZ

SEO 49

Minimizao de Soma-de-Produtos Usando o Mapa de Karnaugh


1. Mapa de 8 clulas para 3 variveis; mapa de 16 clulas para 4 variveis 2. AB + BC + A BC 3. (a) A B C + ABC + ABC + ABC
(b) A B C + A BC + ABC + ABC + AB C + ABC (c) A B C D + A B CD + ABC D + ABCD + ABCD + ABCD + AB CD + ABCD (d) A B C D + ABC D + ABC D + AB C D + ABCD + ABCD + ABCD + A BCD + ABCD + ABCD + ABCD

SEO 410

Minimizao de Produto-de-Somas Usando o Mapa de Karnaugh


1. Inserindo uma expresso de produto-de-somas num mapa, os 0s so colocados em clulas cujos valores tornam o termo-soma padro zero; e na insero de uma expresso de soma-de-produtos num mapa, os 1s so colocados nas clulas que possuem os mesmos valores que os termos-produto. 2. 0 na clula 1011: A + B + C + D 3. 1 na clula 0010: A BCD

SEO 411

Mapas de Karnaugh de Cinco Variveis


1. Existem 32 combinaes de 5 variveis (25 = 32) 2. X = 1 porque a funo 1 para todas as combinaes possveis de 5 variveis.

SEO 412

VHDL (Opcional)
1. Um HDL uma linguagem de descrio de hardware para lgica de programao. 2. Entidade e arquitetura 3. A entidade especifica as entradas e sadas de uma funo lgica. 4. A arquitetura especifica a operao de uma funo lgica.

PROBLEMAS RELACIONADOS APRESENTADOS NOS EXEMPLOS


41. A B 0 quando A 1 e B 0. 42. A B = 1 quando A 0 e B 0. 44. W X Y Z 410. ABC + AC + A B 411. A + B + C
412. ABC + AB + AC + AB + B C 45. ABCD E 43. XYZ 46. (A + B + CD)E

47. ABCD = A + B + C + D

4-8. AB

4-9. CD

413. WXYZ + WXYZ + WXYZ + W XYZ + WXYZ + WXY Z 414. 011, 101, 110, 010, 111. Sim.

C A P T U LO 4

LGEBRA BOOLEANA E SIMPLIFICAO LGICA

259

415. (A + B + C )( A + B + C )( A + B + C )( A + B + C ) 416. 010, 100, 001, 111, 011. Sim 417. Expresses de soma-de-produtos e produto-de-somas so equivalentes 418. Veja a Tabela 411.
TA B E L A 4 1 1

419. Veja a Tabela 412.


TA B E L A 4 1 1

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

X 0 0 1 0 0 1 0 0

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

X 1 0 0 1 1 1 1 0

420. As expresses de soma-de-produtos e produto-de-somas so equivalentes.

421. Veja a Figura 462.

422. Veja a Figura 463.

423. Veja a Figura 464.

424. Veja a Figura 465. 425. No existe nenhuma outra forma. 426. X = B + AC + ACD + CD 427. X = D + ABC + BC + AB 428. Q = X + Y 429. Q = X Y Z + WXZ + WYZ 430. Veja a Figura 466.
C AB 00 01 11 10 1 1 1 0 1 CD AB 00 01 11 10 FIGURA 463 11 10 1 1 1 1 00 01 11 10 C AB 00 01 11 10 FIGURA 464 0 1 1 1 1 1 CD AB 00 01 11 10 1 1 00 01 1 1 1 1 1 1 1 1 1 11 10

FIGURA 462 CD AB 00 01 11 10 FIGURA 466 0 00 0 01 0 0

FIGURA 465

431. Q = (X + Y )( X + Z )( X + Y + Z ) 432. Q = (X + Y + Z )( W + X + Z )( W + X + Y + Z )( W + X + Y + Z ) 433. Q = Y Z + X Z + WY + X YZ 434. Y = D E + A E + B C E 435. X (A and B) nor (C and D)

AUTOTESTE
1. (d) 9. (d) 17. (a) 2. (a) 10. (d) 18. (b) 3. (b) 11. (c) 19. (c) 4. (c) 12. (b) 20. (b) 5. (d) 13. (b) 21. (c) 6. (b) 14. (c) 7. (a) 15. (a) 8. (b) 16. (c)

5 A
5-1 5-2 5-3 5-4 5-5 5-6 5-7

ANLISE LGICA COMBINACIONAL


TPICOS DO CAPTULO OBJETIVOS DO CAPTULO

Circuitos Lgicos Combinacionais Bsicos Implementao de Lgica Combinacional A Propriedade Universal das Portas NAND e NOR Lgica Combinacional Usando Portas NAND e NOR Operao de Circuitos Lgicos com Formas de Onda Digitais nas Entradas Lgica Combinacional com VHDL (Opcional) Anlise de Defeito Aplicaes em Sistemas Digitais

Analisar circuitos lgicos combinacionais bsicos, tais como AND-OR, AND-OR-inversor, EX-OR e EX-NOR Usar circuitos AND-OR e AND-OR-inversor para implementar expresses de produto-de-somas e de soma-de-produtos Escrever a expresso Booleana de sada para qualquer circuito lgico combinacional Desenvolver uma tabela-verdade a partir da expresso de sada para um circuito lgico combinacional Usar o mapa de Karnaugh para expandir uma expresso de sada contendo termos com variveis que no aparecem na expresso de soma-de-produtos original

Projetar um circuito lgico combinacional para uma dada expresso Booleana de sada Projetar um circuito lgico combinacional para uma dada tabelaverdade Simplificar um circuito lgico combinacional para a sua forma mnima Usar portas NAND para implementar qualquer funo lgica combinacional Usar porta NOR para implementar qualquer funo lgica combinacional Escrever programas VHDL para circuitos lgicos simples Realizar a anlise de defeito de circuitos lgicos Realizar a anlise de defeito de circuitos lgicos usando a anlise de formas de onda e rastreamento de sinal Aplicar um circuito lgico combinacional num sistema

INTRODUO

Nos Captulos 3 e 4, as portas lgicas foram discutidas individualmente e em combinaes simples. Foram introduzidas as implementaes de soma-de-produtos e produto-de-somas, que so as formas bsicas da lgica combinacional. Quando portas lgicas so interconectadas para produzir uma sada especificada para certas combinaes das variveis de entrada, sem o envolvimento de armazenamento de dados, o circuito resultante est na categoria de lgica combinacional. Em lgica combinacional, o nvel lgico da sada depende todo o tempo da combinao dos nveis lgicos das entradas. Esse captulo explora o assunto introduzido em captulos anteriores com uma abordagem de anlise de funcionamento, projeto e anlise de defeito de diversos circuitos lgicos combinacionais. A abordagem estrutural do VHDL introduzida e aplicada lgica combinacional.

DISCUSSO PRVIA DE APLICAES

TERMOS IMPORTANTES

EM SISTEMAS DIGITAIS

Termos importantes na ordem em que aparecem no captulo.


Porta universal OR negativa AND negativa Componente

Sinal N Rastreamento de sinal

O tpico Aplicaes em Sistemas Digitais ilustra os conceitos ensinados nesse captulo demonstrando como a lgica combinacional pode ser usada para uma finalidade especfica numa aplicao prtica. Um circuito lgico usado para controlar o nvel e a temperatura de um fluido num tanque de armazenamento. Operando vlvulas de entrada e sada, os fluxos de entrada e sada so controlados com base nas entradas dos sensores de nvel. A temperatura do fluido controlada ligando e desligando um elemento de aquecimento com base nas entradas do sensor de temperatura. Como uma opo, discutido tambm o uso do VHDL para descrio de circuitos lgicos.

AC E S S E O S I T E

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

261

262

S I S T E M A S D I G I TA I S

5-1

CIRCUITOS LGICOS COMBINACIONAIS BSICOS


No Captulo 4, aprendemos que expresses de soma-de-produtos so implementadas com uma porta AND para cada termo-produto e uma porta OR para somar todos os termos-produto. Como j sabemos, essa implementao de soma-de-produtos denominada lgica AND-OR e a forma bsica para implementar funes Booleanas padro. Nesta seo, as lgicas AND-OR e AND-OR-inversor so analisadas; as portas EX-OR e EX-NOR, que so na realidade uma forma de lgica AND-OR, tambm so abordadas. Ao final do estudo desta seo voc dever ser capaz de:

Analisar e aplicar circuitos AND-OR Analisar e aplicar circuitos AND-OR-inversor Analisar e aplicar portas EX-OR Analisar e aplicar portas EX-NOR

Lgica AND-OR
A lgica AND-OR produz uma expresso de soma-deprodutos. A Figura 51(a) mostra um circuito AND-OR que consiste em duas portas AND de 2 entradas e uma porta OR de 2 entradas; a Figura 51(b) o smbolo retangular padro ANSI. As expresses Booleanas para as sadas das portas AND e a expresso de soma-de-produtos resultante para a sada X so mostradas no diagrama. Em geral, um circuito AND-OR pode ter qualquer nmero de portas AND, cada uma com um nmero qualquer de entradas. A tabela-verdade para um circuito lgico AND-OR de 4 entradas mostrada na Tabela 51. A sada da porta AND intermediria (as colunas AB e CD) tambm so mostradas na tabela.
1

FIGURA 51

Um exemplo de lgica ANDOR. Abra o arquivo F05-01 para verificar a operao.

A B C D

A AB Soma-de-produtos X = AB + CD B C CD D

&

&

(a) Diagrama lgico (smbolos caractersticos padro ANSI) TA B E L A 5 1

(b) Smbolo retangular (padro ANSI)

Tabela-verdade para a lgica AND-OR do circuito mostrado na Figura 51

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

ENTRADAS B C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

AB 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1

CD 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1

SADA X 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

263

Um circuito AND-OR implementa diretamente uma expresso de soma-de-produtos, considerando que o complemento (se houver) das variveis estejam disponveis. A operao do circuito AND-OR mostrado na Figura 51 expressa da seguinte forma: Para um circuito lgico AND-OR de 4 entradas, a sada X nvel ALTO (1) se as entradas A e B estiverem em nvel ALTO (1) ou as entradas C e D estiverem em nvel ALTO (1).

EXEMPLO 51 Em uma certa planta de um processo qumico, uma substncia qumica na forma lquida usada num processo industrial. O lquido armazenado em trs tanques diferentes. Um sensor de nvel em cada tanque produz uma tenso de nvel ALTO quando o nvel do lquido no tanque cai abaixo de um ponto especificado. Projete um circuito que monitore o nvel do lquido em cada tanque e indique quando o nvel em dois tanques quaisquer cai abaixo do ponto especificado.
Soluo

O circuito AND-OR mostrado na Figura 52 tem entradas a partir de sensores nos tanques A, B e C conforme mostrado. A porta AND G1 monitora os nveis nos tanques A e B, a porta G2 monitora os tanques A e C e a parta G3 monitora os tanques B e C. Quando o nvel do lquido em dois tanques quaisquer se torna baixo, uma das portas AND ter nveis ALTOs em suas duas entradas, fazendo com que a sada seja nvel ALTO; assim a sada final X a partir da porta OR nvel ALTO. Essa entrada de nvel ALTO ento usada para ativar um indicador tal como uma lmpada ou um alarme audvel, conforme mostra a figura.

G3 G2 G1 FIGURA 52 X Indicador de nvel baixo

Problema relacionado*

Escreva a expresso Booleana de soma-de-produtos para a lgica AND-OR vista na Figura 52.
* As respostas esto no final do captulo.

Lgica AND-OR-Inversor
Quando a sada de um circuito AND-OR complementada (invertida), resulta num circuito ANDOR-Inversor. Lembre-se que as expresses de soma-de-produtos implementam diretamente uma lgica AND-OR. Expresses de produto-de-somas podem ser implementadas com lgica ANDOR-Inversor. Isso est ilustrado a seguir, comeando com uma expresso de produto-de-somas e desenvolvendo a correspondente expresso AND-OR-Inversor. X = (A + B )( C + D ) = (AB )( CD ) = (AB )( CD ) = AB + CD = AB + CD

264

S I S T E M A S D I G I TA I S

O diagrama lgico mostrado na Figura 53(a) mostra um circuito AND-OR-Inversor e o desenvolvimento da expresso de sada de produto-de-somas. O smbolo retangular padro ANSI mostrado na parte (b). Em geral, um circuito AND-OR-Inversor pode ter um nmero qualquer de portas AND tendo cada uma um nmero qualquer de entradas.
FIGURA 53 A B C D (a) CD A B C D (b) & X & 1

Um circuito AND-OR-Inversor produz uma sada de produtode-somas. Abra o arquivo F0503 para verificar a operao.

AB AB + CD

Produto de soma AB + CD = (A + B)(C + D)

A operao do circuito AND-OR-Inversor mostrado na Figura 53 expressa como a seguir: Para um circuito lgico AND-OR-Inversor de 4 entradas, a sada X nvel BAIXO (0) se as entradas A e B estiverem em nvel ALTO (1) ou as entradas C e D estiverem em nvel ALTO (1). Uma tabela-verdade pode ser desenvolvida a partir da tabela-verdade AND-OR dada na Tabela 51 simplesmente trocando todos os 1s por 0s e todos os 0s por 1s na coluna de sada.

EXEMPLO 52 Os sensores nos tanques que contm um produto qumico na forma lquida conforme mostra a Figura 51 so substitudos por um novo modelo que produz uma tenso de nvel BAIXO em vez de uma tenso de nvel ALTO quando o nvel do lquido no tanque cai abaixo de um ponto crtico. Modifique o circuito dado na Figura 52 para operar com nveis lgicos de entrada diferentes e ainda produzir uma sada de nvel ALTO para ativar o indicador quando os nveis em dois tanques quaisquer carem abaixo do ponto crtico. Mostre o diagrama lgico.
Soluo

O circuito AND-OR-Inversor visto na Figura 54 tem entradas a partir de sensores nos tanques A, B e C como mostrado. A porta AND G1 monitora os nveis nos tanques A e B, a porta G2 monitora os tanques A e C e a porta G3 monitora os tanques B e C. Quando os nveis dos lquidos em dois tanques quaisquer estiverem muito baixos, cada porta AND ter um nvel BAIXO em pelo menos uma entrada fazendo com que sua sada tenha um nvel BAIXO, assim a sada final X a partir do inversor nvel ALTO. Essa sada de nvel ALTO ento usada para ativar um indicador.

G3 G2 G1 FIGURA 54 X Indicador de nvel baixo

Problema relacionado

Escreva a expresso Booleana para a lgica AND-OR-Inversor mostrada na Figura 54 e mostre que a sada nvel ALTO (1) quando duas entradas quaisquer dentre as entradas A, B e C estiverem em nvel BAIXO (0).

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

265

Lgica EX-OR
A porta EX-OR foi introduzida no Captulo 3. Embora, devido sua importncia, esse circuito seja considerado um tipo de porta lgica com o seu prprio smbolo, ele na realidade uma combinao de duas portas AND, uma porta OR e dois inversores, conforme mostrado na Figura 55(a). Os dois smbolos lgicos so mostrados nas partes (b) e (c).
A

A porta EX-OR uma combinao de outras portas.

FIGURA 55 X = AB + AB A B (a) Diagrama lgico B (b) Smbolo caracterstico ANSI A B (c) Smbolo retangular ANSI =1

Diagrama lgico da EX-OR e smbolos. Abra o arquivo F05-05 para verificar a operao.

A expresso de sada para o circuito mostrado na Figura 55 X = AB + AB A avaliao dessa expresso resulta na tabela-verdade vista na Tabela 52. Observe que a sada nvel ALTO apenas quando as duas entradas esto em nveis opostos. Um operador EX-OR especial  usado sempre, assim a expresso X = AB + AB pode ser lida como X igual a A EX-OR B e pode ser escrita como: X=AB
A 0 0 1 1 B 0 1 0 1 X 0 1 1 0
TA B E L A 5 2

Tabela-verdade para uma EX-OR

Lgica EX-NOR
Como j sabemos, o complemento de uma funo EX-OR a EX-NOR, deduzida como: X = AB + AB = (AB ) (AB ) = (A + B )( A + B ) = A B + AB Observe que a sada X nvel ALTO apenas quando as duas entradas A e B esto no mesmo nvel lgico. A EX-NOR pode ser implementada simplesmente invertendo a sada de uma EX-OR, conforme mostra a Figura 56(a), ou diretamente implementando a expresso A B + AB, como mostrado na parte (b).
FIGURA 56 A X B (a) X = AB + AB (b) X = AB + AB B AB AB X

XOR A

Duas formas equivalentes de implementar a EX-NOR. Abra o arquivo F05-06 para verificar a operao.

266

S I S T E M A S D I G I TA I S

SEO 51 REVISO As respostas esto no final do captulo.

1. Determine a sada (1 ou 0) de um circuito AND-OR-Inversor de 4 variveis para cada uma das seguintes condies de entrada: (a) A = 1, B = 0, C = 1, D = 0 (c) A = 0, B = 1, C = 1, D = 1 2. Determine a sada (1 ou 0) de uma porta EX-OR para cada uma das seguintes condies de entrada: (a) A = 1, B = 0 (b) A = 1, B = 1 (c) A = 0, B = 1 (d) A = 0, B = 0 3. Desenvolva a tabela-verdade para um certo circuito lgico de 3 entradas com a expresso de sada (b) A = 1, B = 1, C = 0, D = 1

X = ABC + ABC + A B C + ABC + ABC.


4. Desenhe o diagrama lgico para um circuito EX-NOR.

5-2

IMPLEMENTAO DE LGICA COMBINACIONAL


Nesta seo, so usados exemplos para ilustrar como implementar um circuito lgico a partir de uma expresso Booleana ou uma tabela-verdade. includa tambm a minimizao de um circuito lgico usando mtodos abordados no Captulo 4. Ao final do estudo desta seo voc dever ser capaz de:

Implementar um circuito lgico a partir de uma expresso Booleana Implementar um circuito lgico a partir de uma tabela verdade Minimizar um circuito lgico

De uma Expresso Booleana para um Circuito lgico


Para cada expresso Booleana existe um circuito lgico e para cada circuito lgico existe uma expresso Booleana. Vamos examinar a seguinte expresso Booleana: X = AB + CDE Uma breve inspeo mostra que essa expresso composta de dois termos, AB e CDE, com um domnio de cinco variveis. O primeiro termo formado por uma AND entre A e B e o segundo termo formado por uma AND entre C, D e E. Os dois termos passam ento por uma funo OR para formar a sada X. Essas operaes so indicadas na estrutura da expresso como mostrado a seguir: AND X = AB + CDE OR Observe que nessa expresso particular, as operaes AND formam os dois termos individuais, AB e CDE, os quais tm que ser formados antes de submet-los a uma operao OR. Para implementar essa expresso Booleana, uma porta AND de 2 entradas necessria para formar o termo AB e uma porta AND de trs entradas usada para formar o termo CDE. Em seguida, necessrio uma porta OR para combinar os dois termos AND. O circuito lgico resultante mostrado na Figura 57.
A B X = AB + CDE FIGURA 57 AB

NOTA: COMPUTAO

Muitos programas de controle necessitam que operaes lgicas sejam realizadas por um computador. Um programa driver um programa de controle usado com os perifricos do computador. Por exemplo, um driver de mouse necessita de testes lgicos para determinar se um boto foi pressionado e outras operaes lgicas para determinar se ele foi movido, horizontalmente ou verticalmente. O corao de um microprocessador a unidade lgica e aritmtica (ALU), a qual realiza essas operaes lgicas diretamente atravs das instrues do programa. Toda a lgica descrita neste captulo tambm pode ser realizada por uma ALU, fornecendo-se as instrues adequadas.

Circuito lgico para X = AB + CDE.

C D E

CDE

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

267

Como um outro exemplo, vamos implementar a seguinte expresso: X = AB (CD + EF ) Observando essa expresso, vemos que existe uma operao AND entre os termos AB e (CD + EF ). O termo CD + EF formado pela operao OR entre os resultados das operaes AND entre C e e entre E e F. Essa estrutura indicada a seguir: AND NOT OR X = AB(CD + EF) AND Antes de podermos implementar a expresso final, temos que criar o termo-soma CD + EF; mas antes disso precisamos criar os termos-produto CD e EF; mas antes de obtermos o termo CD , temos que criar D . Portanto, como podemos ver, as operaes lgicas tm que ser feitas na ordem adequada. As portas lgicas necessrias para implementar X = AB (CD + EF ) so as seguintes: 1. Um inversor para se obter D 2. Duas portas AND de duas entradas para se obter CD e EF 3. Uma porta OR de duas entradas para se obter CD + EF 4. Uma porta AND de trs entradas para se obter X O circuito lgico para essa expresso mostrado na Figura 58(a). Observe que existe um mximo de quatro portas e um inversor entre uma entrada e uma sada no circuito (da entrada D para a sada). Freqentemente o atraso de propagao total atravs do circuito lgico uma considerao importante. Os atrasos de propagao so aditivos, de forma que quanto mais portas ou inversores entre entrada e sada, maior o tempo de atraso de propagao. A menos que um termo intermedirio, tal como CD + EF na Figura 58(a), seja necessrio como uma sada para alguma outra finalidade, normalmente melhor reduzir um circuito para a sua forma de soma-de-produtos para reduzir o tempo total de atraso de propagao. A expresso convertida para soma-de-produtos como a seguir, e o circuito resultante mostrado na Figura 58(b). AB (CD + EF ) = ABCD + ABEF
A B C D E F (a) FIGURA 58 EF D CD + EF CD X = AB(CD + EF) A B C ABCD X = ABCD + ABEF E F ABEF

(b) Implementao com soma-de-produtos do circuito da parte (a)

Circuitos lgicos para AB (CD + EF ) = ABCD + ABEF

De uma Tabela-Verdade para um Circuito Lgico


Se comearmos com uma tabela-verdade em vez de uma expresso, podemos escrever a expresso de soma-de-produtos a partir da tabela-verdade e ento implementar o circuito lgico. A Tabela 53 especifica uma funo lgica.

268

S I S T E M A S D I G I TA I S

TA B E L A 5 3

A 0 0 0 0 1 1 1 1

ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

SADA X 0 0 0 1 1 0 0 0

TERMO PRODUTO

ABC AB C

A expresso Booleana de soma-de-produtos obtida a partir da tabela-verdade fazendo a operao OR entre os termos-produto para os quais X = 1 X = ABC + AB C O primeiro termo na expresso formado pela operao AND entre as trs variveis, A, B, e C . O segundo termo formado pela operao AND entre as trs variveis A, B, e C . As portas lgicas necessrias para implementar essa expresso so as seguintes: trs inversores para se obter as variveis, A, B, e C ; duas portas AND de 3 entradas para se obter os termos ABC e AB C ; e uma porta OR de 2 entradas para se obter a funo de sada final, ABC + AB C. A implementao dessa funo lgica ilustrada na Figura 59.
FIGURA 59 A

ABC

Circuito lgico para

X = ABC + AB C . Abra o arquivo F05-09 para verificar a operao.

X = ABC + ABC

C C

ABC

EXEMPLO 53 Projete um circuito lgico para implementar a operao especificada na tabela-verdade mostrada na Tabela 54.
TA B E L A 5 4

A 0 0 0 0 1 1 1 1

ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

SADA X 0 0 0 1 0 1 1 0

TERMO PRODUTO

ABC ABC ABC

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

269

Soluo

Observe que X = 1 para apenas trs das condies de entrada. Portanto, a expresso lgica : X = ABC + ABC + ABC A portas lgicas necessrias so trs inversores, trs portas AND de 3 entradas e uma porta OR de 3 entradas. O circuito lgico mostrado na Figura 510.

A ABC ABC

FIGURA 510

Abra o arquivo F05-10 para verificar a operao.

ABC

Problema relacionado

Determine se o circuito lgico mostrado na Figura 510 pode ser simplificado.

EXEMPLO 54 Desenvolva um circuito lgico com quatro variveis de entrada que apenas produzir uma sada 1 quando as trs variveis de entradas forem exatamente 1s.
Soluo

Dentre as dezesseis combinaes possveis com quatro variveis, as combinaes nas quais existem exatamente trs 1s so apresentadas na Tabela 55, juntamente com o correspondente termo-produto para cada uma.

TA B E L A 5 5

A 0 1 1 1

B 1 0 1 1

C 1 1 0 1

D 1 1 1 0

TERMO PRODUTO ABCD ABCD ABCD ABCD

Fazendo uma operao OR entre os termos-produto obtemos a seguinte expresso: X = ABCD + ABCD + ABCD + ABCD Essa expresso implementada na Figura 511 com uma lgica AND-OR.

270

S I S T E M A S D I G I TA I S

ABCD

ABCD X ABCD FIGURA 511

Abra o arquivo F05-11 para verificar a operao.

ABCD

Problema relacionado

Determine se o circuito lgico mostrado na Figura 511 pode ser simplificado.

EXEMPLO 55 Reduza o circuito lgico combinacional mostrado na Figura 512 para uma forma mnima.
FIGURA 512

Abra o arquivo F05-12 para verificar que esse circuito equivalente ao circuito mostrado na Figura 513.

A B X C D

Soluo

Determine se o circuito lgico mostrado na Figura 511 pode ser simplificado. X = (A B C )C + A B C + D Aplicando o teorema de DeMorgan e a lgebra Booleana, X = = = = X = (A + B + C)C + A + B + C + D AC + BC + CC + A + B + C + D AC + BC + C + A + B + C + D C(A + B + 1) + A + B + D A + B + C + D

O circuito simplificado uma porta OR de 4 entradas como mostra a Figura 513.


A B C D

FIGURA 513

Problema relacionado

Verifique a minimizao da expresso A + B + C + D usando um mapa de Karnaugh.

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

271

EXEMPLO 56 Minimize o circuito lgico combinacional mostrado na Figura 514. Os inversores para as variveis complementadas no so mostrados.
A B C A B C D A B C D A B C D

FIGURA 514

Soluo

A expresso de sada : X = AB C + ABC D + A B CD + A B C D Expandindo o primeiro termo para incluir as variveis D e D que no aparecem. X = AB C (D + D ) + ABC D + A B CD + A B C D = AB CD + AB C D + ABC D + A B CD + A B C D Essa expresso de soma-de-produtos expandida inserida no mapa de Karnaugh e simplificada conforme a Figura 515(a). A implementao simplificada mostrada na parte (b). Os inversores no so mostrados.
CD AB 00 01 11 10 (a) FIGURA 515 1 1 1 ACD 00 1 01 1 11 10 BC A C D X B C

(b)

Problema relacionado

Desenvolva a expresso de produto-de-somas equivalente ao circuito mostrado na Figura 515(b).

SEO 52 REVISO

1. Implemente as seguintes expresses Booleana conforme elas se apresentam: (a) X = ABC + AB + AC (b) X = AB(C + DE) 2. Desenvolva um circuito lgico que produza um 1 na sua sada apenas quando todas as trs entradas so 1s ou quando todas as trs entradas so 0s. 3. Reduza os circuitos da Questo 1 para a forma de soma-de-produtos mnima.

272

S I S T E M A S D I G I TA I S

5-3

A PROPRIEDADE UNIVERSAL DAS PORTAS NAND E NOR


J estudamos os circuitos combinacionais implementados com portas AND, portas OR e inversores. Nesta seo, a propriedade universal da porta AND e da porta OR discutida. A universalidade da porta AND quer dizer que ela pode ser usada como um inversor e que combinaes de portas NAND podem ser usadas para implementar operaes AND, OR e NOR. De forma similar, a porta NOR pode ser usada para implementar operaes AND, OR, NAND e inversor (NOT). Ao final do estudo desta seo voc dever ser capaz de:

Usar portas NAND para implementar o inversor, a porta AND, a porta OR e a porta NOR Usar portas NOR para implementar o inversor, a porta AND, a porta OR e a porta NAND

As portas NAND podem ser usadas para produzir qualquer funo lgica.

A Porta NAND como um Elemento Lgico Universal


A porta NAND uma porta universal porque ela pode ser usada para produzir as funes NOT, AND, OR e NOR. Um inversor pode ser construdo a partir de uma porta NAND interconectando todas as entradas e criando, de fato, uma nica entrada, como mostra a Figura 516(a) para uma porta de 2 entradas. Uma funo AND pode ser gerada a partir do uso de apenas portas NAND, como mostra a Figura 516(b). Uma funo OR pode ser produzida com portas NAND apenas, conforme ilustra a parte (c). Finalmente, uma funo NOR produzida na parte (d).

(a) Uma porta NAND usada como um inversor.

A B

AB

AB = AB

A B

AB

(b) Duas portas NAND usadas como uma porta AND.

G1

A G3 AB = A + B A B A+B

B FIGURA 516

G2

(c) Trs portas NAND usadas como uma porta OR.

Aplicao universal de portas NAND. Abra o arquivo F0516(a), (b), (c) e (d) para verificar cada uma das equivalncias.

G1

A G3

AB = A + B G4 A+B A B A+B

G2

B (d) Quatro portas NAND usadas como uma porta NOR.

Na Figura 516(b), uma porta NAND usada para inverter (complementar) a sada de uma NAND para se obter uma funo AND, conforme indicado na equao a seguir: X = AB = AB

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

273

Na Figura 5-16(c), as portas NAND G1 e G2 so usadas para inverter as duas variveis de entrada antes que elas sejam aplicadas na porta NAND G3. A sada final da OR obtida com a aplicao do teorema de DeMorgan: X = AB = A + B Na Figura 5-16 (d), a porta NAND G4 usada como um inversor conectado ao circuito da parte (c) para produzir a operao NOR A + B.

A Porta NOR como um Elemento Lgico Universal


Assim como a porta NAND, a porta NOR pode ser usada para produzir as funes NOT, AND, OR e NAND. Um circuito NOT, ou inversor, pode ser feito a partir de uma porta NOR interconectando todas as entradas para criar efetivamente uma nica entrada, como mostra a Figura 517(a) com um exemplo de 2 entradas. Alm disso, uma porta OR pode ser produzida a partir de portas NOR, como ilustrado na Figura 517(b). Uma porta AND pode ser construda usando portas NOR, como mostra a Figura 517(c). Nesse caso as portas NOR G1 e G2 so usadas como inversores e a sada final obtida a partir do uso do teorema de DeMorgan da seguinte forma: X = A + B = AB A Figura 517(d) mostra como portas NOR so usadas para se obter uma funo NAND. As portas NOR podem ser usadas para produzir qualquer funo lgica.

(a) Uma porta NOR usada como um inversor.

A B

A+B

A+B

A B

A+B

(b) Duas portas NOR usadas como uma porta OR.

G1

A G3 A + B = AB A B AB

G2

B FIGURA 517

(c) Trs portas NOR usadas como uma porta AND.

G1

A G3 G4 AB A B AB

Aplicao universal de portas NOR. Abra os arquivos F0517(a), (b), (c) e (d) para verificar cada uma das equivalncias.

AB

G2

B (d) Quatro portas NOR usadas como uma porta NAND.

SEO 53 REVISO

1. Use portas NAND para implementar cada expresso a seguir:

(a) X = A + B (a) X = A + B

(b) X = AB (b) X = AB

2. Use portas NOR para implementar cada expresso a seguir:

274

S I S T E M A S D I G I TA I S

5-4

LGICA COMBINACIONAL USANDO PORTAS NAND E NOR


Nesta seo, veremos como portas NAND e NOR podem ser usadas para implementar uma funo lgica. Lembre-se, do Captulo 3, de que a porta NAND tambm exibe uma operao equivalente denominada OR negativa e que a porta NOR exibe uma operao equivalente denominada AND negativa. Veremos como usar os smbolos apropriados para representar as operaes equivalentes que tornam a leitura de um diagrama lgico mais fcil. Ao final do estudo desta seo voc dever ser capaz de:

Usar portas NAND para implementar uma funo lgica Usar portas NOR para implementar uma funo lgica Usar o smbolo dual apropriado num diagrama lgico

Lgica NAND
Como j estudamos, uma porta NAND pode funcionar como uma NAND ou uma OR negativa porque, pelo teorema de DeMorgan, AB = A + B NAND OR negativa

Considere a lgica NAND na Figura 518. A expresso de sada desenvolvida nos seguintes passos: X = (AB )( CD ) = (A + B )( C + D ) = (A + B ) + (C + D ) = AB + CD = AB + CD
A B FIGURA 518 C D AB G1 G3 CD X = AB + CD

G2

Lgica NAND para X = AB + CD.

Como podemos ver na Figura 518, a expresso de sada, AB + CD, est na forma de uma OR entre o resultado de dois termos AND. Isso mostra que as portas G2 e G3 funcionam como portas AND e que a porta G1 funciona como uma porta OR, conforme ilustrado na Figura 519(a). Esse circuito aparece redesenhado na parte (b) com smbolos NAND para as portas G2 e G3 e o smbolo de uma OR negativa para a porta G1. Observe na Figura 519(b) as conexes de um pequeno crculo para outro entre as sadas das portas G2 e G3 e as entradas da porta G1. Como um pequeno crculo representa uma inverso, dois pequenos crculos interconectados representam uma dupla inverso e portanto um cancela o outro. Esse cancelamento da inverso pode ser visto no desenvolvimento anterior da expresso de sada AB + CD e indicado pela ausncia de termos barrados na expresso de sada. Assim, o circuito na Figura 519(b) efetivamente um circuito AND-OR, como mostra a Figura 519(c). Diagrama Lgico NAND Usando Simbologia Dual Todos os diagramas lgicos usando portas NAND devem ser desenhados com cada porta representada pelo smbolo de uma NAND ou pelo smbolo da porta equivalente (OR negativa) para refletir a operao da porta dentro do circuito lgico. O smbolo da NAND e o smbolo da OR negativa so denominados de smbolos duais. Quando desenhamos um diagrama lgico com portas NAND, sempre usamos os smbolos da por-

C A P T U LO 5
G2 funciona como uma AND A B C D G2 G1 G3 AB + CD G1 funciona como uma OR G3 funciona como uma AND

A N L I S E L G I C A C O M B I N AC I O N A L

275

(a) Diagrama lgico NAND original mostrando a operao efetiva das portas em relao expresso de sada.

Os pequenos crculos se cancelam A B C D G2 G1 G3 Os pequenos crculos se cancelam (b) Diagrama lgico equivalente NAND/OR negativa. (c) Equivalente AND/OR. AB + CD

A B C D

G2 G1 G3 AB + CD FIGURA 519

Desenvolvimento do circuito AND-OR equivalente ao circuito dado na Figura 518.

ta de tal forma que cada conexo entre a sada de uma porta e a entrada de outra tenha dois pequenos crculos nas extremidades ou ento a ausncia deles em ambas extremidades. Num diagrama lgico uma sada com um pequeno crculo no pode ser conectada a uma entrada sem o pequeno crculo ou vice-versa. A Figura 5-20 mostra um arranjo de portas que ilustra o procedimento do uso apropriado de smbolos duais para um circuito NAND com vrias seqncias de portas. Embora o uso de todos os smbolos NAND no circuito mostrado na Figura 520(a) estejam corretos, o diagrama na parte (b) muito mais fcil de ser lido (analisado) e o mtodo preferido. Conforme mostra a Figura 520(b) a porta de sada representada com o smbolo da OR negativa. Ento o smbolo NAND usado para as portas que vm imediatamente antes da porta de sada e os smbolos para as portas na seqncia do circuito so alternados medida que percorremos o circuito da sada para a entrada.

A B

AB C

ABC D

ABCD (ABCD)EF

E F

= (ABCD) + EF EF = ABCD + EF = (AB + C)D + EF

= (AB + C)D + EF (a) Algumas etapas de operaes Booleanas so necessrias para chegar expresso final. AND O pequeno crculo cancela a barra AND O pequeno AB + C crculo cancela (ABC)D a barra D (AB + C)D + EF E F OR EF OR AND (b) A expresso de sada pode ser obtida diretamente da funo de cada smbolo de porta no diagrama.
O pequeno crculo cancela a barra

A B

AB C O pequeno crculo se converte numa barra sobre C

FIGURA 520

Ilustrao do uso apropriado de smbolos duais num diagrama lgico NAND.

276

S I S T E M A S D I G I TA I S

O formato da porta indica a forma com que suas entradas aparecero na expresso de sada e assim mostra qual a funo da porta dentro do circuito lgico. Para um smbolo NAND, a expresso de sada mostra uma operao AND entre as entradas; e para o smbolo de uma OR negativa, a expresso de sada mostra uma operao OR entre as entradas, conforme ilustra a Figura 520(b). O diagrama com smbolos duais na parte (b) torna mais fcil determinar a expresso de sada diretamente a partir do diagrama lgico porque cada smbolo de porta indica a relao entre suas variveis conforme elas aparecem na expresso de sada.

EXEMPLO 57 Redesenhe o diagrama lgico e desenvolva a expresso de sada para o circuito dado na Figura 521 usando os smbolos duais apropriados.
A B C G1 D E FIGURA 521 F G5 G4 X G3

G2

Soluo

Redesenhe o diagrama lgico dado na Figura 521 fazendo uso do smbolo da porta equivalente (OR negativa) como mostra a Figura 522. A escrita da expresso para X diretamente a partir da operao lgica indicada para cada porta dada por X = ( A + B ) C + ( D + E ) F.
A B C G1 D E F FIGURA 522 G5 D+ E G4 (D + E)F G3 A+ B G2 (A + B)C X = (A + B)C + (D + E)F

Problema relacionado

Obtenha a expresso de sada a partir da Figura 521 e mostre que ela equivalente expresso dada na soluo desse exemplo.

EXEMPLO 58 Implemente cada expresso a seguir com lgica NAND usando os smbolos duais apropriados: (a) ABC + DE (b) ABC + D + E
Soluo

Veja a Figura 523.

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

277

A B C D E (a)

ABC

O pequeno crculo cancela a barra ABC + DE

A B C

ABC D E

O pequeno crculo cancela a barra ABC + D + E Os pequenos crculos se convertem em barras sobre D e E

DE

O pequeno crculo cancela a barra (b) FIGURA 523

Problema relacionado

Converta os circuitos NAND mostrados na Figura 523(a) e (b) para uma lgica ANDOR equivalente.

Lgica NOR
Uma porta NOR pode funcionar como uma NOR ou uma AND negativa, conforme mostra o teorema de DeMorgan. A + B = AB NOR AND negativa

Considere a lgica NOR dada na Figura 524. A expresso de sada desenvolvida como:

A B C D

G2 G1 G3 X = (A + B)(C + D) FIGURA 524

Lgica NOR para X = (A + B)(C + D).

Como podemos ver na Figura 524, a expresso de sada (A + B)(C + D) consiste numa AND entre dois termos OR. Isso mostra que as portas G2 e G3 funcionam como portas OR e a porta G1 funciona como uma porta AND, conforme ilustrado na Figura 525(a). Esse circuito aparece redesenhado na parte (b) com o smbolo de uma AND negativa para a porta G1.
G2 funciona como uma OR A B C D G2 G1 G3 (A + B)(C + D) A B C D G2 G1 G3 Os pequenos crculos se cancelam (b) FIGURA 525 (A + B)(C + D) Os pequenos crculos se cancelam

G1 funciona como uma AND G3 funciona como uma OR

(a)

Diagrama Lgico NOR Usando Smbolos Duais Assim como com a lgica NAND, a finalidade do uso de smbolos duais tornar o diagrama lgico mais fcil de ser analisado, conforme ilustra o circuito com lgica NOR dado na Figura 526. Quando o circuito na parte (a) redesenhado com smbolos duais na parte (b), observe que todas as conexes de uma sada para uma entrada possuem um par de pequenos crculos ou ento ambos se mostram ausentes na conexo. Podemos ver novamente que a forma de cada smbolo de porta indica o tipo de termo (AND ou OR) que produzido na expresso de sada, tornando a expresso de sada mais fcil de ser determinada e o diagrama lgico mais fcil de ser analisado.

278

S I S T E M A S D I G I TA I S
A+B C

A B

A+B+C D E F

A+B+C+D A+B+C+D+E+F E+F = (A + B + C + D)(E + F) = (A + B + C + D)(E + F) = = ((A + B)C + D)(E + F) ((A + B)C + D)(E + F)

(a) A expresso de sada final obtida aps vrias operaes Booleanas.

A B

A+B C O pequeno crculo se transforma numa barra sobre C

O pequeno crculo cancela a barra (A + B)C D E F

OR (A + B)C + D OR O pequeno crculo cancela a barra [(A + B)C + D](E + F) E+F AND AND O pequeno crculo cancela a barra

FIGURA 526

Ilustrao do uso apropriado de smbolos duais num diagrama lgico NOR.

OR (b) A expresso de sada pode ser obtida diretamente a partir da funo de cada smbolo lgico no diagrama.

EXEMPLO 59 Usando smbolos duais apropriados, redesenhe o diagrama lgico e desenvolva a expresso de sada para o circuito mostrado na Figura 527.
A B C G1 D E FIGURA 527 F G5 G4 X G3

G2

Soluo

Redesenhe o diagrama lgico com os smbolos equivalentes (AND negativa) conforme mostra a Figura 528. Escreva a expresso para X diretamente a partir da operao indicada de cada porta, X = (A B + C )( D E + F )
A B C G1 D E F G5 DE G4 DE + F G3 AB G2 AB + C X = (AB + C)(DE + F) = (AB + C)(DE + F)

FIGURA 528

Problema relacionado

Prove que a sada do circuito NOR dado na Figura 527 a mesma que a sada do circuito dado na Figura 528.

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

279

SEO 54 REVISO

1. Implemente a expresso X = (A + B + C )DE usando a lgica NAND. 2. Implemente a expresso X = A B C + (D + E ) usando a lgica NOR.

5-5

OPERAO DE CIRCUITOS LGICOS COM FORMAS DE ONDA DIGITAIS NAS ENTRADAS

Vrios exemplos de circuitos lgicos combinacionais, em geral com formas de onda digitais nas entradas, so analisados nessa seo. Tenha em mente que a operao de cada porta a mesma para formas de onda digitais nas entradas assim como para nveis constantes nas entradas. A sada de um circuito lgico num dado instante depende das entradas no instante em particular, de forma que a relao temporal nas entradas de fundamental importncia. Ao final do estudo desta seo voc dever ser capaz de: Analisar circuitos lgicos combinacionais com formas de onda digitais nas entradas Desenvolver um diagrama de temporizao para qualquer circuito lgico combinacional dado com entradas especificadas

A operao de qualquer porta a mesma independente se as entradas so pulsantes ou de nveis constantes. A natureza das entradas (pulsantes ou de nveis constantes) no altera a tabela-verdade de um circuito. Os exemplos nessa seo ilustram a anlise de circuitos lgicos combinacionais com formas de onda de entrada digitais. Os tpicos a seguir so uma reviso da operao individual das portas para uso na anlise de circuitos combinacionais com formas de onda digitais de entrada: 1. A sada de uma porta AND nvel ALTO apenas quando todas as entradas estiverem em nvel ALTO ao mesmo tempo. 2. A sada de uma porta OR nvel ALTO apenas quando pelo menos uma de suas entradas estiver em nvel ALTO. 3. A sada de uma porta NAND nvel BAIXO apenas quando todas as entradas estiverem em nvel ALTO ao mesmo tempo. 4. A sada de uma porta NOR nvel BAIXO apenas quando pelo menos uma de suas entradas estiver em nvel ALTO.

EXEMPLO 510 Determine a forma de onda de sada final X para o circuito mostrado na Figura 529 tendo as formas de onda das entradas A, B e C conforme mostrado.
A A Entradas B C B C Y X

X X = A(B + C) = AB + AC FIGURA 529

280

S I S T E M A S D I G I TA I S

Soluo

A expresso de sada, AB + AC, indica que a sada X nvel BAIXO quando as entradas A e B esto em nvel ALTO ou quando as entradas A e C esto em nvel ALTO ou quando todas as entradas esto em nvel ALTO. A forma de onda na sada X mostrada no diagrama de temporizao visto na Figura 529. A forma de onda intermediria Y na sada da porta OR tambm mostrada. Determine a forma de onda de sada se a entrada A estiver constantemente em nvel ALTO.

Problema relacionado

EXEMPLO 511 Desenhe o diagrama de temporizao para o circuito mostrado na Figura 530 mostrando as sadas de G1, G2 e G3 com as formas de onda de entrada A e B conforme indicado.
A B G2 G1 G3 X = AB + AB

FIGURA 530

Soluo

Quando as duas entradas esto em nvel ALTO ou quando as duas entradas esto em nvel BAIXO, a sada X nvel ALTO conforme mostra a Figura 531. Observe que esse um circuito de uma EX-NOR. As sadas intermedirias das portas G1 e G3 tambm so mostradas na Figura 531.
A B Sada G2 Sada G3 X FIGURA 531

Problema relacionado

Determine a sada X do circuito mostrado na Figura 530 se a entrada B for invertida.

EXEMPLO 512 Determine a forma de onda na sada X para o circuito lgico visto na Figura 532(a) determinando primeiro as formas de onda intermedirias em Y1, Y2, Y3 e Y4. As formas de onda de entrada so mostradas na Figura 532(b).

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

281

A B

Y1

Y3 X Y4

(a)

C D

Y2

A B C (b) D

Y1 Y2 Y3 Y4 FIGURA 532 (c) X

Soluo

Todas as formas de onda intermedirias e a forma de onda na sada final so mostradas no diagrama de temporizao visto na Figura 532(c). Determine as formas de onda Y1, Y2, Y3, Y4 e X se a forma de onda da entrada A for invertida.

Problema relacionado

EXEMPLO 513 Determine a forma de onda da sada X para o circuito mostrado no Exemplo 512, Figura 532(a), diretamente a partir da expresso de sada.
Soluo

A expresso de sada para o circuito desenvolvida na Figura 533. A forma de soma-deprodutos indica que a sada nvel ALTO quando A nvel BAIXO e C nvel ALTO ou quando B nvel BAIXO e C nvel ALTO ou quando C nvel BAIXO e D nvel ALTO.
(A + B)C X = (A + B)C + CD = (A + B)C + CD = AC + BC + CD CD FIGURA 533

A B

A+B

C D

282

S I S T E M A S D I G I TA I S

O resultado mostrado na Figura 534 e o mesmo que foi obtido pelo mtodo da forma de onda intermediria no Exemplo 512. Os termos-produto correspondentes para cada condio da forma de onda que resulta numa sada de nvel ALTO so indicados.
BC AC A B C D X = AC + BC + CD FIGURA 534 AC CD

Problema relacionado

Repita esse exemplo considerando que todas as formas de onda sejam invertidas.

SEO 55 REVISO

1. Um pulso de largura tW = 50 s aplicado numa das entradas de um circuito EX-OR. Um segundo pulso positivo de largura tW = 10 s aplicado na outra entrada comeando 15 s aps a borda de subida do primeiro pulso. Mostre a como a sada em relao s entradas. 2. As formas de onda dos pulsos A e B na Figura 529 so aplicado no circuito EX-OR visto na Figura 530. Desenvolva o diagrama de temporizao completo.

5-6

LGICA COMBINACIONAL COM VHDL (Opcional)


A finalidade da descrio de um circuito lgico usando um programa VHDL que ele possa ser programado num PLD. A abordagem de fluxo de dados na escrita de um programa VHDL foi feita no Captulo 4. Nessa seo opcional, tanto a abordagem de fluxo de dados usando expresses Booleanas quanto a abordagem estrutural so usadas para desenvolver o cdigo VHDL na descrio de circuitos lgicos. O componente VHDL introduzido e usado para ilustrar descries estruturais. Alguns aspectos das ferramentas de desenvolvimento de software so discutidos. Ao final do estudo desta seo voc dever ser capaz de: Descrever um componente VHDL e discutir como ele usado num programa Aplicar a abordagem estrutural e a abordagem de fluxo de dados para escrever um cdigo VHDL Descrever duas ferramentas de desenvolvimento de software bsicas

Abordagem Estrutural para Programao VHDL


A abordagem estrutural para escrever uma descrio VHDL de uma funo lgica pode ser comparada instalao de CIs numa placa de circuito e interconect-los com fios. Com a abordagem estrutural, descrevemos funes lgicas e especificamos como elas so interconectadas. O com-

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

283

ponente VHDL uma forma de predefinir uma funo lgica para uso repetido num programa ou em outros programas. O componente pode ser usado para descrever qualquer coisa desde uma simples porta lgica at uma funo lgica complexa. O sinal VHDL pode ser entendido como uma forma de especificar uma conexo de fio entre componentes. A Figura 535 apresenta uma comparao simplificada da abordagem estrutural para a implementao de um hardware numa placa de circuito.

Entradas definidas por declaraes de port Interconexes Sinais Componentes VHDL Componentes VHDL Componentes VHDL (a) Implementao de hardware com lgica de funes fixas FIGURA 535 (b) Implementao estrutural VHDL

Sada definida por declaraes de port

Comparao simplificada de uma abordagem estrutural VHDL para a implementao de um hardware. Os sinais VHDL correspondem s interconexes na placa de circuito e os componentes VHDL correspondem ao CIs.

Componentes VHDL
Um componente VHDL descreve uma lgica predefinida que pode ser armazenada como um conjunto de declaraes numa biblioteca VHDL e utilizada num programa quantas vezes forem necessrias. Podemos usar componentes para evitar a repetio do mesmo cdigo repetidas vezes dentro de um programa. Por exemplo, podemos criar um componente VHDL para uma porta AND e ento us-la todas as vezes que desejarmos sem ter que escrever um programa para uma porta AND sempre que precisarmos de uma. Os componentes VHDL so armazenados e disponibilizados para uso quando escrevemos um programa. Isso similar a termos, por exemplo, uma caixa de CIs disponvel quando construmos um circuito. Todas as vezes que precisarmos usar um no nosso circuito, o pegamos na caixa e colocamos na nossa placa de circuito. O programa VHDL para qualquer funo lgica pode se tornar um componente e ser usado sempre que for necessrio num programa maior com o uso de uma declarao de componente na forma geral mostrada logo a seguir. A palavra component em VHDL uma palavra reservada. component name_of_component is port (port definitions); end component name_of_component; Por questo de simplicidade, vamos considerar que existem descries de fluxo de dados VHDL predefinidas de uma porta AND de 2 entradas com o nome de entidade AND_gate e uma porta OR de 2 entradas com o nome de entidade OR_gate, conforme mostra a Figura 536. Em seguida, consideremos que estamos escrevendo um programa para um circuito lgico que tem vrias portas AND. Em vez de reescrever repetidas vezes o programa dado na Figura 536, podemos usar uma declarao de componente para especificar a porta AND. A declarao de port

284

S I S T E M A S D I G I TA I S

A B

entity AND_ gate is port (A, B: in bit; X: out bit); end entity AND_ gate; X architecture ANDfunction of AND_ gate is begin X <= A and B; end architecture ANDfunction;

Porta AND de 2 entradas

FIGURA 536

Programas predefinidos para uma porta AND de 2 entradas e uma porta OR de 2 entradas para serem usados como componentes na abordagem de fluxo de dados.

A B X

entity OR_ gate is port (A, B: in bit; X: out bit); end entity OR_ gate; architecture ORfunction of OR_ gate is begin X <= A or B; end architecture ORfunction;

Porta OR de 2 entradas

na declarao de componente tem que corresponder declarao de port na declarao de entidade da porta AND. component AND_gate is port (A, B: in bit; X: out bit); end component AND_gate; Usando Componentes num Programa Para usar um componente num programa, temos que escrever uma declarao instancial do componente para cada instncia na qual o componente usado. Podemos pensar num componente instancial como uma requisio ou pedido do componente a ser usado no programa principal. Por exemplo, o circuito lgico de soma-de-produtos mostrado na Figura 537 tem duas portas AND e uma porta OR. Portanto, o programa VHDL para esse circuito ter dois componentes e trs componentes instanciais ou requisies.
IN1 IN2 G1 OUT1

G3 FIGURA 537 IN3 IN4 G2

OUT3

OUT2

Sinais Em VHDL, os sinais so equivalentes aos fios que interconectam componentes numa placa de circuito. Os sinais vistos na Figura 537 so denominados de OUT1 (sada 1) e OUT2. Os sinais so conexes internas no circuito lgico e so tratados diferentemente das entradas e sadas. Ao passo que as entradas e sadas so declaradas na declarao de entidade usando a declarao de port, os sinais so declarados dentro da arquitetura usando a declarao de sinal. A palavra signal (sinal) uma palavra reservada em VHDL. O Programa O programa para o circuito lgico mostrado na Figura 537 comea com a declarao de entidade como mostrado a seguir: --Programa para o circuito lgico mostrado na Figura 537 entity AND_OR_Logic is port (IN1, IN2, IN3, IN4: in bit; OUT3: out bit); end entity AND_OR_Logic;

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

285

A declarao de arquitetura contm as declaraes de componentes para a porta AND e a porta OR, as definies de sinais e os componentes instanciais. architecture LogicOperation of AND_OR_Logic is component AND_gate is port (A, B: in bit); X: out bit); end component AND_gate; component OR_gate is port (A, B: in bit; X: out bit); end component OR_gate; signal OUT1, OUT2: bit; begin G1: AND_gate port map (A G2: AND_gate port map (A G3: OR_gate port map (A > IN1, B > IN3, B > OUT1, B > IN2, X > IN4, X > OUT1); < > OUT2); < > OUT3); <
Componentes instanciais Declarao de componente para a porta OR

<

Declarao de componente para a porta AND

<

<

Declarao de sinal

> OUT2, X

end architecture LogicOperation; Componentes Instanciais Vamos considerar agora os componentes instanciais. Primeiro, observe que os componentes instanciais aparecem entre as palavras reservadas da declarao begin (incio) e end (fim). Para cada componente instancial um identificador definido, tal como G1, G2 e G3 nesse caso. Em seguida o nome do componente especificado. O mapa de port faz essencialmente todas as conexes para a funo lgica usando o operador =>. Por exemplo, o primeiro componente instancial, GI: AND_gate port map (A => IN1, B=> IN2. X=>OUT1) pode ser explicado da seguinte forma: A entrada A da porta AND G1 conectada entrada IN1, a entrada B da porta conectada na entrada IN2 e a sada X da porta conectadas ao sinal OUT1. As trs declaraes instanciais juntas descrevem completamente o circuito lgico mostrado na Figura 537, conforme ilustrado na Figura 538.
A => IN1 IN1 IN2 B => IN2
A B

X => OUT1 OUT1 A => OUT1 X => OUT3 OUT1 OUT2


A B

G1 X

G3 X

OUT3 FIGURA 538

A => IN3 IN3 IN4 B => IN4


A B

B => OUT2 G2 X OUT2 X => OUT2

Ilustrao de declaraes instanciais e mapa de port aplicado ao circuito lgico AND-OR. Os sinais esto destacados em laranja.

Embora a abordagem por fluxo de dados usando expresses Booleanas tenha sido a mais fcil e provavelmente a melhor forma de descrever esse circuito em particular, usamos esse circuito simples para explicar o conceito da abordagem estrutural. O Exemplo 514 compara as abordagens estrutural e por fluxo de dados na escrita de um programa VHDL para um circuito lgico de soma-de-produtos.

286

S I S T E M A S D I G I TA I S

EXEMPLO 514 Escreva um programa VHDL para o circuito lgico de soma-de-produtos mostrado na Figura 539 usando a abordagem estrutural. Considere que os componentes VHDL para uma porta NAND de 3 entradas e para uma porta NAND de 2 entradas estejam disponveis. Observe que a porta NAND G4 mostrada como uma porta OR negativa.
IN1 IN2 IN3 IN4 IN5 IN6 IN7 FIGURA 539 G3 IN8 G1 OUT1

G2

OUT2

G4

OUT4

OUT3

Soluo

Os componentes e componentes instanciais esto destacados. --Programa para o circuito lgico mostrado na Figura 539 entity SOP_Logic is port (IN1, IN2, IN3, IN4, IN5, IN6, IN7, IN8: in bit; OUT4: out bit); end entity SOP_Logic; architecture LogicOperation of SOP_Logic is -- declarao de componente para uma porta NAND de 3 entradas component NAND_gate3 is port (A, B, C: in bit X: out bit); end component NAND_gate3; -- declarao de componente para uma porta NAND de 2 entradas component NAND_gate2 is port (A, B: in bit; X: out bit); end component NAND_gate; signal OUT1, OUT2, OUT3: bit; begin
G1: NAND_gate3 port map (A > IN1, B > IN2, C > IN3, X > OUT1); G2: NAND_gate3 port map (A > IN4, B > IN5, C > IN6, X > OUT2); G3: NAND_gate2 port map (A > IN7, B > IN8, X > OUT3); G4: NAND_gate3 port map (A > OUT1, B > OUT2, C > OUT3, X > OUT4);

end architecture LogicOperation; Para fins de comparao, vamos escrever o programa para o circuito lgico mostrado na Figura 539 usando a abordagem de fluxo de dados. entity SOP_Logic is port (IN1, IN2, IN3, IN4, IN5, IN6, IN7, IN8: in bit; OUT4: out bit); end entity SOP_Logic;

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

287

architecture LogicOperation of SOP_Logic is begin OUT4 < (IN1 and IN2 and IN3) or (IN4 and IN5 and IN6) or (IN7 and IN8); end architecture LogicOperation; Como podemos ver, a abordagem de fluxo de dados resulta num cdigo muito mais simples para essa funo lgica em particular. Entretanto, nas situaes em que uma funo lgica consiste de muitos blocos de lgica complexa, a abordagem estrutural pode ter uma vantagem sobre a abordagem de fluxo de dados.
Problema relacionado

Se uma outra porta NAND for acrescentada ao circuito mostrado na Figura 539 com entradas IN9 e IN10, escreva um componente instancial para acrescentar ao programa. Especifique qualquer outra alterao necessria no programa como resultado.

Uso de Ferramentas de Desenvolvimento (Software)


Conforme j estudamos, um pacote de desenvolvimento de software tem que ser usado para implementar um projeto HDL num dispositivo programvel. Uma vez descrito o circuito lgico usando uma linguagem HDL e inserido via uma ferramenta de software denominada de editor de cdigo ou texto, ele pode ser testado usando uma simulao para verificar se ele funciona adequadamente antes da programao do dispositivo. O uso de ferramentas de desenvolvimento de software permite realizar o projeto, o desenvolvimento e o teste do circuito lgico combinacional antes que ele seja implementado no hardware. As ferramentas de desenvolvimento de software sero mais exploradas no Captulo 11. As ferramentas de desenvolvimento de software tpicas nos permitem inserir o cdigo VHDL num editor de texto especfico para uma ferramenta de desenvolvimento particular que estamos usando. A Figura 540 mostra, para fins de ilustrao, a tela de um computador com o cdigo VHDL para um circuito lgico combinacional que foi escrito usando um editor de texto (text editor). De acordo com o mostrado na figura, muitos editores de cdigo possuem caractersticas melhoradas tais como o destaque das palavras reservadas.

FIGURA 540

Um programa VHDL para um circuito lgico combinacional aps ser inserido num editor de texto genrico que parte de uma ferramenta de desenvolvimento de software.

Aps o programa ser escrito no editor de texto, passa pelo compilador. O compilador pega o cdigo VHDL de alto nvel e o converte num arquivo que pode ser transferido para o dispositivo programvel. Uma vez compilado o programa, podemos criar uma simulao para test-lo. Os valores de entrada simulados so inseridos no projeto lgico e permitem a verificao da(s) sada(s).

288

S I S T E M A S D I G I TA I S

Especificamos as formas de onda de entrada numa ferramenta denominada de editor de forma de onda, conforme mostra a Figura 541. As formas de onda de sada so geradas por uma simulao do cdigo VHDL que inserimos no editor de texto mostrado na Figura 540. A simulao por formas de onda fornece as sadas X e Y resultantes para as entradas A, B, C e D em todas as dezesseis combinaes desde 00002 at 11112.

FIGURA 541

Uma ferramenta de editor de forma de onda tpico mostrando as formas de onda simuladas para o circuito lgico descrito pelo cdigo VHDL mostrado na Figura 540.

Lembre-se do Captulo 3 que existem vrias caractersticas de desempenho dos circuitos lgicos a serem consideradas na criao de qualquer sistema digital. O atraso de propagao, por exemplo, determina a velocidade ou a freqncia na qual um circuito lgico pode operar. Uma simulao de temporizao pode ser usada para imitar o atraso de propagao atravs do projeto lgico no dispositivo programvel (destino).

SEO 56 REVISO

1. O que um componente VHDL? 2. Qual a finalidade de um componente instancial na arquitetura de um programa? 3. Como so feitas as interconexes entre os componentes em VHDL? 4. O uso de componentes em programas VHDL representa qual abordagem?

5-7

ANLISE DE DEFEITO
As sees anteriores abordaram superficialmente a operao de circuitos lgicos combinacionais e as relaes de entradas e sadas. Esse tipo de entendimento essencial quando fazemos anlise de defeito em circuitos digitais porque temos que saber quais nveis lgicos ou formas de onda esperar ao longo do circuito para um dado conjunto de condies de entrada. Nesta seo, usamos um osciloscpio para fazer anlise de defeito num circuito lgico de funes fixas quando a sada de uma porta conectada s entradas de vrias portas. Alm disso, apresentamos em um exemplo um mtodo de anlise de forma de onda e rastreamento de sinal usando um osciloscpio ou um analisador lgico para a identificao de defeito num circuito lgico. Ao final do estudo desta seo voc dever ser capaz de: Definir um n de circuito Usar um osciloscpio para determinar um defeito num n de circuito Usar um osciloscpio para determinar uma sada de porta aberta Usar um osciloscpio para determinar uma sada ou entrada de porta em curto-circuito Usar um osciloscpio ou analisador lgico para rastrear um sinal num circuito lgico combinacional

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

289

Num circuito lgico combinacional, a sada de uma porta pode ser conectada a duas ou mais entradas de portas conforme mostra a Figura 542. As interconexes compartilham um ponto eltrico em comum conhecido como n.

Porta acionadora G1

Portas acionadas (cargas) G2

G3

G4

FIGURA 542 Gn

Ilustrao de um n num circuito lgico.

A porta G1 na Figura 542 est acionando o n e as outras portas representam cargas conectadas ao n. Uma porta pode acionar um determinado nmero de cargas (entradas de portas) at um valor mximo especificado pelo fan-out. possvel que ocorra vrios tipos de defeitos nessa situao. Alguns desses defeitos so difceis de isolar a uma nica porta com defeito porque todas as portas conectadas ao n so afetadas. Veja alguns tipos comuns de defeitos: 1. Sada da porta acionadora aberta. Esse defeito provoca uma perda de sinal em todas as portas que so cargas. 2. Entrada aberta numa porta que funciona como carga. Esse defeito no afeta a operao de qualquer uma das outras portas conectadas ao n, mas resulta na perda de sinal na sada da porta com defeito. 3. Porta acionadora com sada em curto-circuito. Esse defeito pode fazer com que o n fique preso ao estado BAIXO (curto-circuito para GND) ou no estado ALTO (curto-circuito para VCC). 4. Entrada em curto-circuito de uma porta que funciona como carga. Esse defeito tambm pode fazer com que o n fique preso ao estado BAIXO (curto-circuito para GND) ou ao estado ALTO (curto-circuito para VCC).

Defeitos Comuns em Anlise de Defeito


Sada Aberta na Porta Acionadora Nessa situao no existem pulsos no n. Com o circuito energizado, um n aberto normalmente resulta num nvel flutuante, que freqentemente indicado pelo rudo, conforme ilustrado na Figura 543.

D ICA P RTICA

Ao fazer anlise de defeito em circuitos lgicos, comece com uma verificao visual, procurando por problemas bvios. Alm da observao dos componentes, faa uma inspeo visual tambm nos conectores. Conectores de borda so usados freqentemente para levar alimentao, GND e sinais para a placa de circuito. As superfcies de contato do conector precisam ser limpas e ter um bom ajuste mecnico. Um conector sujo pode provocar um defeito constante ou intermitente no circuito. Conectores de borda podem ser limpos com uma borracha de lpis comum e com um pano embebido em lcool. Alm disso, todos os conectores devem ser verificados quanto a folgas nos pinos.

290

S I S T E M A S D I G I TA I S

Existem pulsos na entrada da porta, sendo que a outra entrada est em nvel ALTO. O osciloscpio indica ausncia de pulsos em qualquer ponto do n.

A sada desta porta no CI est aberta 1 2 3 4 5 6 7 Diagrama de pinos do 74AHC00 obtida da folha de dados 14 13 12 11 10 9 8

ALTO

IC1

IC2

IC3

Se no existem pulsos no pino de sada da porta no CI1, o circuito est aberto internamente. Se existem pulsos diretamente no pino de sada, mas no existem nas interconexes do n, a conexo entre o pino e a placa est aberta.

FIGURA 543

Sada aberta numa porta acionadora. Por questo de simplicidade, considere um nvel ALTO na entrada da porta.

A entrada no pino 4 desta porta no CI2 est aberta 1 2 3 4 5 6 7 14 13 12 11 10 9 8

ALTO

ALTO

IC1

IC2

IC3

Diagrama de pinos do 74AHC00 ALTO obtido das folhas de dados Verifique o pino de sada de cada porta conectado ao n com outras entradas de nvel ALTO. A ausncia de pulsos em uma sada indica uma porta de entrada aberta ou uma porta de sada aberta.

FIGURA 544

Entrada aberta numa porta que funciona como carga.

Entrada Aberta numa Porta Acionada Se a busca por uma sada aberta na porta acionadora der resultado negativo, ento se deve verificar a existncia de uma entrada aberta numa porta acionada. Aplique a ponta do pulsador lgico no n com todas as outras entradas em nvel ALTO. Em seguida, verifique a sada de cada porta procurando por pulsos usando uma ponta de prova lgica, conforme ilustra a Figura 544. Se uma das entradas que normalmente est conectada ao n estiver aberta, nenhum pulso ser detectado na sada da porta.

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

291

Sada ou Entrada em Curto-Circuito para GND Quando a sada da porta acionadora est em curto-circuito com GND ou a entrada de uma porta acionada est em curto-circuito com GND, isso faz com que o n fique preso ao nvel BAIXO, conforme mencionado anteriormente. Uma verificao rpida com a ponta de prova de um osciloscpio indica isso, conforme mostra a Figura 545. Um curto-circuito para GND na sada da porta acionadora ou qualquer entrada de porta acionada provoca esse sintoma, sendo que verificaes posteriores devem portanto ser feitas para isolar o curto-circuito identificando a porta.

Existe um nvel BAIXO em todos os pontos conectados ao n.

ALTO 1 2 3 4 5 6 7 14 13 12 11 10 9 8 IC3 FIGURA 545

IC1

IC2

Sada da porta acionadora em curto-circuito ou a entrada de uma porta acionada em curtocircuito.

Rastreamento de Sinais e Anlise de Formas de Onda


Embora os mtodos para isolar um curto-circuito ou circuito aberto em um n sejam muito teis, uma tcnica mais geral de anlise de defeito denominada rastreamento de sinal aplicvel em quase todas as situaes de anlise de defeito. A medio de forma de onda realizada com o uso de um osciloscpio ou de um analisador lgico. Basicamente, o mtodo de rastreamento de sinal necessita que observemos as formas de onda e as suas relaes temporais em todos os pontos acessveis do circuito lgico. Podemos comear pelas entradas e, a partir da anlise da forma de onda em cada ponto, determinamos onde ocorre primeiro uma forma de onda incorreta. Com esse procedimento podemos geralmente isolar o defeito a uma determinada porta. O procedimento que comea a anlise a partir da sada em direo s entradas tambm pode ser usado. O procedimento geral para comear o rastreamento de sinal pelas entradas esboado a seguir:

Dentro de um sistema, defina a seo do circuito lgico suspeita de estar com defeito. Comece pelas entradas percorrendo o circuito lgico at a seo sob investigao. Considere, para essa discusso, que as formas de onda de entrada vm de outras sees do sistema que esto funcionando corretamente. Para cada porta, comece pela entrada em direo sada do circuito lgico, observe a forma de onda de sada da porta e a compare com a forma de onda de entrada usando um osciloscpio ou um analisador lgico. Determine se a forma de onda de sada est correta, usando os seus conhecimentos sobre a operao lgica da porta. Se a sada estiver incorreta, a porta sob teste pode estar com defeito. Retire o CI que contm a porta suspeita de estar com defeito e teste ela fora do circuito. Se for identificado que a porta est com defeito, substitua o CI. Se ela estiver funcionando corretamente, o defeito est no circuito externo ou em outro CI no qual esta porta est conectada. Se a sada estiver correta, passe para a prxima porta. Continue verificando cada porta at que uma forma de onda incorreta seja observada.

292

S I S T E M A S D I G I TA I S

A Figura 546 um exemplo que ilustra o procedimento geral para um circuito lgico especfico conforme os passos a seguir: Passo 1 Observe a sada da porta G1 (ponto de teste 5) em relao s suas entradas. Se ela estiver correta, verifique em seguida o inversor. Se a sada dele no estiver correta, a porta ou suas conexes esto com problema; ou, se a sada estiver em nvel BAIXO, a entrada da porta G2 pode estar em curto-circuito. Observe a sada do inversor (TP6) em relao sua entrada. Se ela estiver correta, verifique em seguida a porta G2. Se a sada do inversor no estiver correta, o inversor ou suas conexes esto com problema; ou, se a sada estiver em nvel BAIXO, a entrada da porta G3 pode estar em curto-circuito. Observe a sada da porta G2 (TP7) em relao s suas entradas. Se ela estiver correta, verifique em seguida a porta G3. Se a sada no estiver correta, a porta ou suas conexes esto com problema; ou, se a sada estiver em nvel BAIXO, a entrada da porta G4 pode estar em curto-circuito.
Passo 2 Se correto, v para o passo 3 Se incorreto, teste o CI1 e as conexes Passo 3 Se correto, v para o passo 4 Se incorreto, teste o CI2 e as conexes

Passo 2

Passo 3

Passo 1 Se correto, v para o passo 2 Se incorreto, teste o CI2 e as conexes

TP1 TP2 TP5

TP3

TP5 TP3

TP6

TP7

O osciloscpio est com sincronismo externo a partir do ponto de teste 1 (TP1 Test Point 1). TP1 TP2 TP3 13 TP4 12 13 G1 TP5

TP3

TP4

TP6

IC1
10 9 TP6 G2 8 TP7 5 4 G3 3 TP8 TP7 1 G4

IC2

11

TP2 TP1

TP9

TP8 TP9

TP5

12

TP6 TP4

TP7 TP8 TP9

TP8

Passo 4 Se correto, v para o passo 5 Se incorreto, teste o CI2 e as conexes

Passo 5 Se correto, v para o passo 5 Se incorreto, teste o CI2 e as conexes

FIGURA 546

Exemplo de rastreamento de sinal e anlise de forma de onda numa parte de uma placa de circuito impresso. O TP indica ponto de teste (test point).

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

293

Passo 4.

Observe a sada da porta G3 (TP8) em relao s suas entradas. Se ela estiver correta, verifique em seguida a porta G4. Se a sada no estiver correta, a porta ou suas conexes esto com problema; ou, se a sada estiver em nvel BAIXO, a entrada da porta G4 (TP7) pode estar em curto-circuito. Observe a sada da porta G4 (TP9) em relao s suas entradas. Se ela estiver correta, o circuito est funcionando bem. Se a sada no estiver correta, a porta ou suas conexes esto com problema.

Passo 5.

EXEMPLO 515 Determine o defeito no circuito lgico mostrado na Figura 547(a) usando a anlise de forma de onda. Voc observou as formas de onda mostradas em laranja na Figura 547(b). As formas de onda em cinza so as corretas e foram fornecidas para comparao.
A B C D

Sada G1 Sada do inversor A B G1 Sada G2 G2 G4 C D (a) FIGURA 547 G3 Sada G3 Sada G4 (b)

Soluo

1. Determine a forma de onda correta para cada porta. As formas de onda corretas so mostradas em cinza, sobreposta forma de onda real medida, conforme a Figura 547(b). 2. Compare as formas de onda de porta para porta at encontrar uma forma de onda medida que no coincide com a forma de onda correta. Neste exemplo, os testes esto corretos at o teste da porta G3. A sada dessa porta no est correta conforme a diferena indicada nas formas de onda. Uma anlise das formas de onda indica que se a entrada D da porta G3 estiver aberta e funcionando como um nvel ALTO, obtemos a forma de onda medida (mostrada em cinza). Observe que a sada de G4 tambm est incorreta devido s entradas incorretas a partir de G3. Substitua o CI que contm a porta G3, e verifique a operao do circuito novamente.

Problema relacionado

Para as entradas do circuito mostrado na Figura 547(a), determine a forma de onda de sada (sada de G4) se o inversor estiver com a sada aberta.

294

S I S T E M A S D I G I TA I S

D ICA P RTICA

Como sabemos, o teste e a anlise de defeito de circuitos lgicos freqentemente requer observao e comparao de duas formas de onda simultaneamente, tal como a entrada e a sada de uma porta, num osciloscpio de dois canais. Para formas de onda digitais, o osciloscpio deve sempre ser ajustado para o acoplamento DC (cc) em cada canal de entrada para evitar deslocamento no nvel de GND. Temos que determinar onde o nvel 0 V est na tela para os dois canais. Para comparar a temporizao das formas de onda, o osciloscpio deve ter o sincronismo (trigger) proveniente apenas de um canal (no use o modo vertical ou trigger composto). O canal selecionado para sincronismo deve sempre ser o que tem a forma de onda de menor freqncia, se possvel.

SEO 57 REVISO

1. Faa uma lista com os quatro tipos de defeitos mais comuns em portas lgicas. 2. Uma entrada de uma porta NOR tem um curto-circuito externo para VCC. Como essa condio afeta a operao da porta? 3. Determine a sada da porta G4 no circuito mostrado na Figura 547(a), com entradas conforme mostrado na parte (b) para os seguintes defeitos: (a) uma entrada de G1 em curto-circuito para GND (b) a entrada do inversor em curto-circuito para GND (c) a sada de G3 aberta

Os problemas de anlise de defeito que se encontram no CD-ROM esto disponveis na Seo Prtica de Anlise de Defeito Usando o Multisim no final do captulo.

e emitir um alarme conforme indicao dos sensores de nvel ou temperatura.

Operao Bsica do Sistema


As sadas do circuito lgico de controle do sistema controla a entrada de fluido, a sada de fluido e a temperatura do fluido. O circuito lgico de controle opera uma vlvula de entrada que permite o fluido entrar no tanque at que o sensor de nvel alto seja ativado ao ficar imerso no fluido. Quando o sensor de nvel alto est imerso (ativado), o circuito lgico de controle fecha a vlvula de entrada. O fluido no tanque tem que ser mantido dentro de uma faixa de temperatura especificada conforme determinado pelos dois sensores de temperatura. Um sensor de temperatura indica quando o fluido est muito quente e o outro indica quando o fluido est muito frio. O circuito lgico de controle liga um elemento aquecedor se os sensores de temperatura indicarem que o fluido est muito frio. O circuito lgico de controle

mantm a vlvula de sada aberta enquanto o sensor de nvel baixo estiver imerso e o fluido estiver na temperatura adequada. Quando o nvel do fluido cai abaixo do nvel mnimo, o circuito lgico de controle fecha a vlvula de sada.

Requisitos Operacionais
Os nveis mximo e mnimo do fluido so determinados pelas posies dos sensores de nvel no tanque. A sada de cada sensor ser nvel ALTO quando ele estiver imerso no fluido e ser nvel BAIXO quando ele no estiver imerso. Quando a sada do sensor de nvel alto estiver no estado BAIXO, o circuito lgico de controle produz um nvel lgico ALTO e abre a vlvula de entrada. Quando a sada do sensor de nvel alto estiver no estado ALTO, o circuito lgico de controle produz um nvel lgico BAIXO e fecha a vlvula de entrada. O fluido tem que estar dentro de uma faixa de temperatura especificada antes que a vlvula de sada seja aberta. Um

APLICAES EM SISTEMAS DIGITAIS

Neste tpico de aplicaes em sistemas digitais, desenvolvemos um circuito lgico de controle digital para o controle de fluido num tanque de armazenamento. A finalidade do circuito lgico manter um nvel apropriado do fluido controlando as vlvulas de entrada e sada. Alm disso, o circuito lgico tem que controlar a temperatura do fluido dentro de uma certa faixa

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

295

Vlvula de entrada

LH VENTRADA LL

Sensor de nvel ALTO

Alarme

Lgica de controle e interface Sensor de nvel BAIXO

FIGURA 548

Tanque de armazenamento do fluido com os sensores de temperatura e nvel e o circuito de controle.

VSADA

TC T H

Elemento de aquecimento

Sensores de temperatura

Vlvula de sada

TA B E L A 5 6

ENTRADAS PARA A LGICA DE CONTROLE Varivel LH LL TH TC Descrio Sensor de nvel ALTO Sensor de nvel BAIXO Sensor de temperatura alta Sensor de temperatura baixa Nvel ativo ALTO (l) ALTO (l) ALTO (l) ALTO (l) Comentrios O sensor est imerso O sensor est imerso Temperatura muito quente Temperatura muito fria

Entradas e sadas para o circuito lgico de controle do tanque

SADAS A PARTIR DA LGICA DE CONTROLE Varivel VENTRADA VSADA H A Descrio Vlvula de entrada Vlvula de sada Elemento de aquecimento Alarme Nvel ativo ALTO (l) ALTO (l) ALTO (l) ALTO (l) Comentrios Vlvula aberta Vlvula aberta Aquecedor ligado Falha do sensor ou condio de superaquecimento

sensor produz um nvel lgico ALTO quando a temperatura estiver muito quente e o outro sensor de temperatura produz um nvel lgico ALTO quando a temperatura estiver muito fria. O circuito lgico de controle produz um nvel ALTO para ligar o elemento aquecedor quando uma condio de muito frio for indicada; caso contrrio, o elemento de aquecimento desligado. Quando uma condio de muito quente for indicada, um alarme ativado. Quando o sensor de nvel baixo produz um nvel lgico ALTO (indicando que est imerso) e quando a sada dos dois sensores de temperatura estiverem em

nvel lgico BAIXO (indicando uma temperatura correta), o circuito lgico de controle abre a vlvula de sada. Se a sada do sensor de nvel baixo for para o nvel lgico BAIXO ou se a sada de qualquer um dos sensores de temperatura for para o nvel lgico BAIXO, o circuito lgico de controle fecha a vlvula de sada. Se o controle detecta uma falha em qualquer um dos sensores ou uma condio de muito quente, um alarme ativado. Uma falha no sensor de nvel indicada quando o sensor de nvel alto ativado e o sensor de nvel baixo no ativado. Uma falha no sensor de temperatura indicada quando os dois sensores estiverem

ativos ao mesmo tempo. A Figura 548 mostra o sistema de controle do tanque. As entradas e sadas do sistema aparecem reunidas na Tabela 56 e a tabelaverdade mostrada na Tabela 57.

Projeto da Lgica de Controle


Existem quatro sada separadas: uma para a vlvula de entrada, uma para a vlvula de sada, uma para o aquecedor e uma para o alarme. Abordamos esse projeto separando-o em quatro circuitos lgicos. Lgica para Vlvula de Entrada Vamos comear projetando o circuito lgico da

296

S I S T E M A S D I G I TA I S

TA B E L A 5 7

Tabela-verdade para o circuito lgico de controle do tanque

LH 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

ENTRADAS LL TH 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

TC 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

ENTRADA 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0

SADAS SADA H 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0

A 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1

COMENTRIOS Encher/aquecer desligado Encher/aquecer ligado Encher/aquecer desligado/alarme Falha/alarme do sensor de temperatura Encher e drenar/aquecer desligado Encher/aquecer ligado Encher/aquecer desligado/alarme Falha/alarme do sensor de temperatura Falha/alarme do sensor de nvel Falha/alarme do sensor de nvel Falha/alarme do sensor de nvel Falha mltipla de sensores/alarme Drenar/aquecer desligado Aquecedor ligado Aquecedor desligado/alarme Falha/alarme do sensor de temperatura

LHTH THTC LHLL 00 01 11 10 FIGURA 549 00 1 1 0 0 01 1 1 0 0 11 0 0 0 0 10 1 1 0 TC 0 LHTC LH TH VENTRADA

Simplificao por mapa de Karnaugh e implementao do circuito lgico de controle da vlvula de entrada.

VENTRADA = LHTH + LHTC (a) Mapa para VENTRADA (b) Circuito lgico

vlvula de entrada. A sada desse circuito lgico a varivel VENTRADA. O primeiro passo transferir os dados da tabela-verdade para o mapa de Karnaugh e desenvolver uma expresso de soma-de-produtos. As variveis de entrada, LH, LL, TH e TC so inseridas no mapa e os estados de

VENTRADA so impressos e agrupados como mostrado na Figura 549(a). Os 0s no mapa so para as condies de entrada quando a vlvula de entrada fechada e os 1s so as condies de entrada quando a vlvula de entrada est aberta. A expresso de soma-de-produtos resultante para o circuito lgico da vlvula de entra-

da a implementao NAND mostrada na parte (b). Lgica para Vlvula de Sada Em seguida, vamos projetor o circuito lgico para a vlvula de sada. A sada desse circuito lgico a varivel VSADA. Novamente, o primeiro passo transferir os dados da tabela-verdade para o mapa de Karnaugh e de-

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

297

LLTHTC THTC LHLL 00 01 11 10 FIGURA 550 00 0 1 1 0 01 0 0 0 0 11 0 0 0 0 10 0 0 0 0 LL TH TC VSADA

Simplificao por mapa de Karnaugh e implementao do circuito lgico da vlvula de sada.

VSADA = LLTHTC (a) Mapa para VSADA (b) Circuito lgico

senvolver uma expresso de soma-deprodutos. As variveis de entrada, LH, LL, TH e TC so variveis mapeadas e os estados de VSADA so registrados e agrupados como mostra a Figura 550(a). Os 0s no mapa so para as condies de entrada quando a vlvula de sada est fechada e os 1s so para as condies de entrada quando a vlvula est aberta. A expresso de soma-de-produtos resultante para o circuito lgico da vlvula de sada resulta numa implementao NAND mostrada na parte (b).

Cdigo VHDL para os Circuitos Lgicos das Vlvulas de Entrada e Sada (opcional)
Uma entidade e arquitetura simples descrevem os circuitos lgicos das vlvulas de entrada e sada usando a abordagem de fluxo de dados conforme mostra o programa. entity T ankControl is port (LL, LH, TH, TC in bit; Vinlet, Voutlet: out bit); end entity T ankControl; architecture ValveLogic of T ankControl is begin Vinlet <= ( not LH and not TH) or (not LH and not TC); Voutlet <= LL and not THand not TC; end architecture ValveLogic; Os circuitos lgicos das vlvulas de entrada e sada foram projetados e o cdigo VHDL foi escrito. Agora a sua vez de completar o restante do projeto do circuito lgico de controle para o controle do aquecedor e alarme, e escrever o programa VHDL para implementar a lgica no dispositivo destino (programvel).
n

Foto de um prottipo de um tanque de armazenamento no laboratrio de eletrnica no Yuba College na Califrnia. O circuito lgico de controle foi programado num PLD usando uma placa de desenvolvimento e conectado a um tanque para controlar a entrada e a sada de fluido no tanque. Foto cortesia de Doug Joksch.

Atividade 2 Projete o circuito lgico para a ativao do alarme. Atividade 3 Combine o circuito lgico de cada uma das funes de controle do tanque num diagrama lgico completo. Atividade Opcional Escreva a entidade e a arquitetura VHDL para o circuito lgico completo modificando o cdigo previamente desenvolvido para os circuitos lgicos das vlvulas de controle de entrada e sada.

Atribuies do Sistema
n

Atividade 1 Usando a Tabela 57 e o mtodo do mapa de Karnaugh, projete o circuito lgico para o controle do elemento aquecedor no tanque. Use portas NAND e inversores para implementar o circuito.

298

S I S T E M A S D I G I TA I S

RESUMO

A lgica AND-OR produz uma expresso de sada na forma de soma-de-produtos. A lgica AND-OR-inversor produz uma soma-de-produtos complementada, que na realidade uma forma de produto-de-somas. O smbolo operacional para a EX-OR . Uma expresso EX-OR pode ser expressa de duas formas equivalentes:
AB + AB = A { B

Ao fazer a anlise de um circuito lgico, desenvolva a expresso Booleana de sada, ou a tabelaverdade ou ainda ambas. A implementao de um circuito lgico o processo no qual comeamos com a expresso Booleana de sada ou a tabela-verdade e desenvolvemos um circuito lgico que produz a funo de sada. Todos os diagramas lgicos de NAND ou NOR devem ser desenhados usando os smbolos duais apropriados de forma que as sadas com os pequenos crculos so conectadas a entradas que possuem tambm os pequenos crculos e as sadas sem os pequenos crculos conectadas a entradas tambm sem os pequenos crculos. Quando dois indicadores de negao (pequenos crculos) estiverem interconectados, eles se cancelam mutuamente. Um componente VHDL uma funo lgica predefinida armazenada para uso ao longo de um programa ou outros programas. Um componente instancial usado na busca por um componente num programa. Um sinal VHDL funciona efetivamente como uma interconexo interna na descrio estrutural VHDL.

T E R M O S I M P O R TA N T E S

Os termos importantes e outros termos em negrito destacados no captulo so definidos no glossrio que se encontra no final do livro. A operao dual de uma porta NOR quando as entradas so ativas em nvel BAIXO.

AND negativa

Componente Uma caracterstica VHDL que pode ser usada para predefinir uma funo lgica para ser usada uma ou mais vezes em um ou mais programas. N Um ponto de conexo comum num circuito no qual a sada de uma porta est conectada a uma ou mais entradas de portas. OR negativa A operao dual de uma porta NAND quando as entradas so ativas em nvel BAIXO. Porta universal Tanto a porta NAND quanto a porta NOR so universais. O termo universal se refere propriedade de uma porta permitir que qualquer funo lgica seja implementada com essa porta ou uma combinao desse tipo de porta. Rastreamento de sinal Uma tcnica de anlise de defeito na qual formas de onda so observadas de forma passo a passo comeando pela entrada do circuito em direo sada ou vice-versa. Em cada ponto a forma de onda observada comparada com o sinal correto para aquele ponto. Sinal Uma forma de onda; um tipo de objeto VHDL que mantm dados.

AUTOTESTE

As respostas esto no final do captulo.

1. A expresso de sada para um circuito AND-OR que tem uma porta AND com entradas A, B, C e D e uma porta AND com as entradas E e F
(a) ABCDEF (b) A + B + C + D + E + F (c) (A + B + C + D)(E + F) (d) ABCD + EF

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

299

2. Um circuito lgico com uma sada X = ABC + AC consiste em


(a) (b) (c) (d) (a) (b) (c) (d) duas portas AND e uma porta OR duas portas AND, uma porta OR e dois inversores duas portas OR, uma porta AND e dois inversores duas portas AND, uma porta OR e um inversor uma porta AND trs portas AND trs portas AND e quatro inversores trs portas AND e trs inversores

3. Para implementar a expresso ABCD + ABCD + ABC D , gastamos uma porta OR e

4. A expresso ABCD + ABCD + AB CD


(a) no pode ser simplificada (b) pode ser simplificada para ABC + AB (c) pode ser simplificada para ABCD + ABC (d) nenhuma das respostas anteriores est correta.

5. A expresso de sada para um circuito AND-OR-inversor que tem uma porta AND com as entradas A, B, C e D e uma porta AND com as entradas E e F
(a) ABCD + EF (b) A + B + C + D + E + F (c) (A + B + C + D )( E + F ) (d) (A + B + C + D )( E + F )

6. Uma funo EX-OR expressa como


(a) A B + AB (c) (A + B )( A + B ) (a) duas portas NAND (b) trs portas NAND (c) uma porta NOR (d) trs portas NOR (b) AB + AB (d) (A + B ) + (A + B )

7. A operao AND pode ser produzida com

8. A operao OR pode ser produzida com


(a) duas portas NOR (b) trs portas NAND (c) quatro portas NAND (d) as alternativas (a) e (b) esto corretas.

9. Ao usar smbolos duais num diagrama lgico


(a) as sadas com pequenos crculos so conectadas a entradas com pequenos crculos. (b) os smbolos NAND produzem as operaes NAND. (c) os smbolos da OR negativa produzem as operaes OR. (d) todas as alternativas acima so verdadeiras. (d) nenhuma das alternativas verdadeira.

10. Todas as expresses Booleanas podem ser implementadas com


(a) apenas com portas NAND (b) apenas com portas NOR (c) combinaes de portas NAND e NOR (d) combinaes de portas AND, portas OR e inversores

11. Um componente VHDL


(a) pode ser usado uma vez em cada programa. (b) uma descrio predefinida uma funo lgica. (c) pode ser usado diversas vezes num programa. (d) parte de uma descrio de fluxo de dados.

300

S I S T E M A S D I G I TA I S

12. Um componente solicitado para ser usado num programa atravs do uso de
(a) um sinal (b) uma varivel (c) um componente instancial (d) uma declarao de arquitetura

PROBLEMAS
SEO 51

As respostas para os problemas de nmero mpar esto no final do livro.

Circuitos Lgicos Combinacionais Bsicos


1. Desenhe o diagrama lgico com os smbolos caractersticos ANSI para um circuito AND-ORinversor de 4 entradas e 3 estgios. 2. Escreva a expresso de sada para cada circuito mostrado na Figura 551. 3. Escreva a expresso de sada para cada circuito mostrado na Figura 552.

A B A B C (a) FIGURA 551 X D (b) C X

A B X (a)

A B X (b)

A X B (c) A A B X X C C

A B X

(d)

(e) FIGURA 552

(f)

4. Escreva a expresso de sada para cada circuito mostrado na Figura 553 e em seguida passe cada circuito para uma configurao AND-OR equivalente. 5. Desenvolva a tabela-verdade para cada circuito da Figura 552. 6. Desenvolva a tabela-verdade para cada circuito da Figura 553. 7. Mostre que um circuito EX-NOR produz uma sada de produto-de-somas.

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L
A

301

A B B C D (a) X C D (b) X

A B C D E (c)

A B X C D (d) A B X

A B C D E (e) X

C D E F G H (f) FIGURA 553 X

SEO 52

Implementao de Lgica Combinacional


8. Use portas AND, portas OR ou uma combinao de ambas para implementar as seguintes expresses lgicas:
(a) X = AB (b) X = A + B (c) X = AB + C (d) X = ABC + D (e) X = A + B + C (f) X = ABCD (g) X = A(CD + B) (h) X = AB(C + DEF) + CE(A + B + F)

9. Use portas AND, portas OR e inversores conforme necessrio para implementar as seguintes expresses:

(a) X = AB + BC (c) X = AB + AB (e) X = A[BC(A + B + C + D)]

(b) X = A (B + C ) (d) X = ABC + B (EF + G ) (f) X = B (CDE + EFG )( AB + C )

10. Use portas NAND, portas NOR ou uma combinao de ambas para implementar as seguintes expresses:

(a) X = AB + CD + (A + B )( ACD + BE ) (b) X = ABC D + DEF + AF (c) X = A[ B + C (D + E )]

302

S I S T E M A S D I G I TA I S

11. Implemente um circuito lgico para a tabela-verdade dada na Tabela 58.

TA B E L A 5 8

A 0 0 0 0 1 1 1 1

ENTRADAS B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

SADA X 1 0 1 0 1 0 1 1

12. Implemente um circuito lgico para a tabela-verdade dada na Tabela 59.

TA B E L A 5 9

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

ENTRADAS B C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

SADA X 0 0 1 1 1 0 0 0 1 1 1 1 0 0 0 1

13. Simplifique o circuito mostrado na Figura 554 o quanto for possvel e verifique que o circuito simplificado equivalente ao original mostrando que as tabelas-verdade so idnticas. 14. Repita o Problema 13 para o circuito dado na Figura 555.

C A P T U LO 5
A B X

A N L I S E L G I C A C O M B I N AC I O N A L
A B

303

C FIGURA 554

C FIGURA 555

15. Minimize as portas necessrias para implementar as funes em cada parte do Problema 9 na forma de soma-de-produtos. 16. Minimize as portas necessrias para implementar as funes em cada parte do Problema 10 na forma de soma-de-produtos. 17. Minimize as portas necessrias para implementar as funes dos circuitos em cada parte da Figura 553 na forma de soma-de-produtos.

SEO 53

A Propriedade Universal das Portas NAND e NOR


18. Implemente os circuitos lgicos dados na Figura 551 usando apenas portas NAND. 19. Implemente os circuitos lgicos dados na Figura 555 usando apenas portas NAND. 20. Repita o Problema 18 usando apenas portas NOR. 21. Repita o Problema 19 usando apenas portas NOR.

SEO 54

Lgica Combinacional Usando Portas NAND e NOR


22. Mostre como as expresses a seguir podem ser implementadas conforme mostradas usando apenas portas NOR.

(a) X ABC (d) X = A + B + C (g) X = AB[C(DE + AB) + BCE]

(b) X = ABC (e) X = AB + CD

(c) X A B (f) X (A B)(C D)

23. Repita o Problema 22 usando apenas portas NAND. 24. Implemente cada funo dada no Problema 8 usando apenas portas NAND. 25. Implemente cada funo dada no Problema 9 usando apenas portas NAND.

SEO 55

Operao de Circuitos Lgicos com Formas de Onda Digitais nas Entradas


26. Dado um circuito lgico e as formas de onda de entrada vistas na Figura 556, desenhe a forma de onda de sada. 27. Para o circuito lgico visto na Figura 557, desenhe a forma de onda de sada relacionando-a com as entradas.

A FIGURA 556 B

A B X

A A B FIGURA 557 B X

304

S I S T E M A S D I G I TA I S

28. Para as formas de onda de entrada dadas na Figura 558, qual o circuito lgico que gera as formas de onda mostradas?

A Entradas B C FIGURA 558 Sada X

29. Repita o Problema 28 para as formas de onda dadas na Figura 559.

A Entradas B C FIGURA 559 Sada X

30. Para o circuito visto na Figura 560, desenhe as formas de onda nos pontos numerados na mesma base de tempo. 31. Considerando um atraso de propagao atravs de cada porta de 10 ns, determine se a forma de onda desejada na sada X vista na Figura 561 (um pulso com uma largura mnima de 25 ns posicionado conforme mostrado) seria gerado adequadamente a partir das entradas dadas.
A B C D E F FIGURA 560

A B C D E F

1 3 4 2 5

A B C D E X 25 ns (mnimo) FIGURA 561 Largura de pulso de 100 ns

A B C D E G1 G2 G3 G4 X

SEO 56

Lgica Combinacional com VHDL (Opcional)


32. Escreva um programa VHDL usando a abordagem de fluxo de dados (expresses Booleanas) para descrever o circuito lgico mostrado na Figura 551(b). 33. Escreva programas VHDL usando a abordagem de fluxo de dados (expresses Booleanas) para descrever os circuitos lgicos mostrados na Figura 552(e) e (f).

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

305

34. Escreva um programa VHDL usando a abordagem estrutural para o circuito lgico mostrado na Figura 553(d). Considere que as declaraes de componentes para cada tipo de porta j estejam disponveis. 35. Repita o Problema 34 para o circuito lgico visto na Figura 553(f). 36. Descreva a lgica representada pela tabela-verdade mostrada na Tabela 58 usando VHDL gerando primeiro a expresso na forma de soma-de-produtos. 37. Desenvolva um programa VHDL para o circuito lgico mostrado na Figura 564, usando tanto a abordagem de fluxo de dados quanto a estrutural. Compare os programas obtidos. 38. Desenvolva um programa VHDL para o circuito lgico mostrado na Figura 568, usando tanto a abordagem de fluxo de dados quanto a estrutural. Compare os programas obtidos. 39. Dado o seguinte programa VHDL, gere a tabela-verdade que descreve o circuito lgico.
entity CombLogic is port (A, B, C, D: in bit; X: out bit); end entity CombLogic; architecture Example of CombLogic is begin X <= not((not A and not B) or (not A and not C) or (not A and not D) or (not B and not C) or(not B and not D) or (not D and not C)); end architecture Example;

40. Descreva o circuito lgico mostrado na Figura 562 com um programa VHDL, usando a abordagem de fluxo de dados.

A1 A2 G6 B1 FIGURA 562 B2

G1 G2 G5 G3 G7 G4 X

41. Repita o Problema 40 usando a abordagem estrutural.

SEO 57

Anlise de Defeito
42. Para o circuito lgico e as formas de onda de entrada vistos na Figura 563, observa-se a forma de onda de sada indicada. Determine se essa forma de onda de sada est correta.

A B C D FIGURA 563

A B C D

306

S I S T E M A S D I G I TA I S

43. A forma de onda de sada mostrada na Figura 564 no est correta para as entradas que so aplicadas no circuito. Considerando que uma porta do circuito esteja com defeito, estando a sua sada aparentemente num estado constante de nvel ALTO ou de nvel BAIXO, determine a porta com defeito e o tipo de defeito (sada com circuito aberto ou em curto-circuito).

A B C D E FIGURA 564 X

A B C D E G3 G1 G2 G4

44. Repita o Problema 43 para o circuito dado na Figura 565, sendo as formas de onda de entrada e sada conforme mostradas. 45. Analisando as conexes no circuito da Figura 566, determine a porta acionadora e a(s) porta(s) acionada(s). Especifique o dispositivo e os nmeros dos pinos.

A A B C D E F X FIGURA 565 B C D E F

G1

G2

G4

1 G3

FIGURA 566

46. A Figura 567(a) um circuito lgico sob teste. A Figura 567(b) mostra as formas de onda observadas com o uso de um analisador lgico. A forma de onda de sada est correta para as entradas que so aplicadas no circuito. Considerando que uma porta do circuito est com defeito, sendo que a sua sada est aparentemente num nvel ALTO ou BAIXO constante, determine a porta com defeito e o tipo de defeito.

A B A B C D E F FIGURA 567 (a) C G1 G2 G3 G4 X D E F X (b)

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

307

47. O circuito lgico mostrado na Figura 568 tem as formas de onda de entrada mostradas.
(a) Determine a forma de onda de sada correta em relao s entradas. (b) Determine a forma de onda de sada se a sada da porta G3 estiver aberta. (c) Determine a forma de onda de sada se a entrada superior da porta G5 estiver em curto-circuito para GND.
A B C D FIGURA 568 E C D E G5 G4 A B

G3

G2 G1 X

48. O circuito lgico mostrado na Figura 569 tem apenas um ponto de teste intermedirio disponvel alm da sada, conforme indicado. Para as entradas mostradas, observe a forma de onda indicada no ponto de teste. Essa forma de onda est correta? Em caso negativo, qual o defeito possvel que poderia provocar o que vemos?
A B C D E F FIGURA 569 TP E F C D X A B TP

Aplicaes em Sistemas Digitais


49. Implemente o circuito lgico da vlvula de entrada mostrado na Figura 549(b) usando portas NOR e inversores. 50. Repita o Problema 49 para o circuito lgico da vlvula de sada mostrado na Figura 550(b). 51. Implemente o circuito lgico do aquecedor e o circuito lgico do alarme usando portas NOR e inversores.

Problemas Especiais de Projeto


52. Projete um circuito lgico para produzir uma sada de nvel ALTO apenas se a entrada, representada por um nmero binrio de 4 bits, for maior que doze ou menor que trs. Primeiro desenvolva a tabela-verdade e em seguida desenhe o diagrama do circuito lgico. 53. Desenvolva o circuito lgico necessrio para atender ao que segue: Uma lmpada alimentada por bateria numa sala operada a partir de duas chaves, uma atrs da porta e a outra na frente da porta. A lmpada ligada se a chave da frente estiver ligada e a chave de trs estiver desligada, ou se a chave da frente estiver desligada e a chave de trs estiver ligada. A lmpada desligada se as duas chaves estiverem desligadas e se as duas chaves estiverem ligadas. Digamos que a sada em nvel ALTO representa a condio ligado e a sada em nvel BAIXO representa a condio desligado. 54. Projete um circuito para permitir que um aditivo qumico seja introduzido num fluido atravs de uma outra vlvula apenas quando a temperatura no esteja muito fria ou muito quente e o fluido esteja acima do sensor de nvel alto.

308

S I S T E M A S D I G I TA I S

55. Desenvolva uma lgica NAND para um teclado hexa codificado de forma a converter cada tecla pressionada.

Prtica de Anlise de Defeito Usando o Multisim


56. Abra o arquivo P05-56 e teste o circuito lgico para determinar se existe algum defeito. Em caso afirmativo, identifique se for possvel. 57. Abra o arquivo P05-57 e teste o circuito lgico para determinar se existe algum defeito. Em caso afirmativo, identifique se for possvel. 58. Abra o arquivo P05-58 e teste o circuito lgico para determinar se existe algum defeito. Em caso afirmativo, identifique se for possvel. 59. Abra o arquivo P05-59 e teste o circuito lgico para determinar se existe algum defeito. Em caso afirmativo, identifique se for possvel.

R E S P O S TA S
SEES DE REVISO
SEO 51 Circuitos Lgicos Combinacionais Bsicos
1. (a) AB + CD = 1 0 + 1 0 = 1
(c) AB + CD = 0 1 + 1 1 = 0 (b) AB + CD = 1 1 + 0 1 = 0

2. (a) AB + AB = 1 0 + 1 0 = 1
(c) AB + AB = 0 1 + 0 1 = 1

(b) AB + AB = 1 1 + 1 1 = 0 (d) AB + AB = 0 0 + 0 0 = 0

3. X = 1 quando ABC = 000, 011, 101, 110 e 111; e X = 0 quando ABC = 001, 010 e 100 4. X = AB + A B ; o circuito consiste de duas portas AND, uma porta OR e dois inversores. Veja o diagrama na Figura 56(b).

SEO 52

Implementao de Lgica Combinacional


1. (a) X = ABC + AB + AC: trs portas AND e uma porta OR (b) X = AB(C + DE); trs portas AND e uma porta OR 2. X = ABC + A B C ; duas portas AND, uma porta OR e trs inversores 3. (a) X = AB(C + 1) + AC = AB + AC (b) X = AB(C + DE) = ABC + ABDE

SEO 53

A Propriedade Universal das Portas NAND e NOR


1. (a) X = A + B; uma porta NAND de 2 entradas sendo as suas entradas A e. (b) X = AB ; uma porta NAND de 2 entradas sendo as suas entradas A e, seguida de uma NAND usada como inversor. 2. (a) X = A + B; uma porta NOR de 2 entradas sendo as suas entradas e B, seguida por uma NOR usada como inversor. (b) X = AB ; uma porta NOR de 2 entradas sendo as suas entradas e B.

SEO 54

Lgica Combinacional Usando Portas NAND e NOR


1. X = (A + B + C )DE ; uma porta NAND de 3 entradas sendo as suas entradas A, B e C com a sada conectada a uma segunda porta NAND de 3 entradas com as duas outras entradas, D e E. 2. X = A B C + (D + E ) ; uma porta NOR de 3 entradas sendo as suas entradas A, B e C com a sada conectada a uma segunda porta NOR de 3 entradas com as duas outras entradas, D e E.

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

309

SEO 55

Operao de Circuitos Lgicos com Formas de Onda Digitais nas Entradas


1. A sada de uma EX-OR um pulso de 15 s seguido de um pulso de 25 s, tendo uma separao entres eles de 10 s. 2. A sada de uma EX-NOR nvel ALTO quando ambas entradas estiverem em nvel ALTO ou quando ambas estiverem em nvel BAIXO.

SEO 56

Lgica Combinacional com VHDL (Opcional)


1. Um componente VHDL um programa predefinido que descreve uma funo lgica especfica. 2. Um componente instancial usado para se obter um componente especfico na arquitetura de um programa. 3. As interconexes entre componentes so feitas usando sinais VHDL. 4. Os componentes so usados na abordagem estrutural.

SEO 57

Anlise de Defeito
1. As falhas comuns em portas so entrada ou sada aberta; entrada ou sada em curto-circuito para GND. 2. Uma entrada em curto-circuito para VCC faz com que a sada fique fixa em nvel BAIXO. 3. (a) A sada G4 nvel ALTO at a borda de subida do stimo pulso, em seguida ela vai para nvel BAIXO.
(b) A sada G4 o mesmo que a entrada D. (c) A sada G4 o inverso da sada G2 mostrada na Figura 547(b).

PROBLEMAS RELACIONADOS APRESENTADOS NOS EXEMPLOS


51. X = AB + AC + BC 52. X = AB + AC + BC
Se A = 0 e B = 0, X = 0 0 + 0 1 + 0 1 = 0 = 1 Se A = 0 e C = 0, X = 0 1 + 0 0 + 1 0 = 0 = 1 Se B = 0 e C = 0, X = 1 0 + 1 0 + 0 0 = 0 = 1

53. No pode ser simplificada 55. X = A + B + C vlida 56. Veja a Figura 570
A B D C

54. No pode ser simplificada

X = C (A + B)(B + D)

FIGURA 570

57. X = (ABC )( DEF ) = (AB )C + (DE )F = (A + B )C + (D + E )F 58. Veja a Figura 571


A B C ABC + DE D E FIGURA 571 (a) A B C D E (b) ABC + D + E

310

S I S T E M A S D I G I TA I S

59. X = (A + B + C ) + (D + E + F ) = (A + B + C )( D + E + F ) = (A B + C )( D E + F ) 510. Veja a Figura 572


AALTO B C X FIGURA 572 A B X FIGURA 573

511. Veja a Figura 573.


A B C D Y1 Y2 Y3 Y4 X FIGURA 574

512. Veja a Figura 574.

A B C D X FIGURA 575

513. Veja a Figura 575. 514. G5: NAND_gate2 port map (A=> IN9, B => IN10, X => OUT4); 515. Veja a Figura 576.
A B C D G4 FIGURA 576

C A P T U LO 5

A N L I S E L G I C A C O M B I N AC I O N A L

311

AUTOTESTE
1. (d) 9. (d) 2. (b) 10. (e) 3. (c) 11. (e) 4. (a) 12. (c) 5. (d) 6. (b) 7. (a) 8. (d)

6 FUNES DE LGICA
TPICOS DO CAPTULO

FUNES DE LGICA COMBINACIONAL


6-11

Anlise de Defeito Aplicaes em Sistemas Digitais

6-1 6-2 6-3 6-4 6-5 6-6 6-7 6-8 6-9 6-10

Somadores Bsicos Somadores Binrios Paralelos Somadores com Carry Ondulante versus Somadores com Carry Antecipado Comparadores Decodificadores Codificadores Conversores de Cdigos Multiplexadores (Seletores de Dados) Demultiplexadores Geradores/Verificadores de Paridade

OBJETIVOS DO CAPTULO

Fazer distino entre meio-somadores e somadores-completos Usar somadores-completos para implementar somadores binrios em paralelo Explicar as diferenas entre somadores em paralelo com carry ondulante e com carry antecipado Usar o comparador de magnitude para determinar a relao entre dois nmeros binrios e usar comparadores em cascata para conseguir realizar comparaes de nmeros com maior nmero de bits

Implementar um decodificador binrio bsico Usar decodificadores de BCD para 7 segmentos em sistemas com display Usar um codificador de decimal para BCD com prioridade numa aplicao com um teclado simples Converter de binrio para cdigo Gray e vice-versa usando dispositivos lgicos Usar multiplexadores em seleo de dados, displays multiplexados, gerao de funes lgicas e sistemas de comunicao simples Usar decodificadores como demultiplexadores Explicar o significado de paridade Usar geradores e verificadores de paridade para detectar erros de bit em sistemas digitais Implementar um sistema de comunicao de dados simples Identificar glitches, que so problemas comuns em sistemas digitais

INTRODUO

Neste captulo, diversos tipos de circuitos lgicos combinacionais so apresentados incluindo somadores, comparadores, decodificadores, codificadores, conversores de cdigo, multiplexadores (seletores de dados), demultiplexadores e geradores/verificadores de paridade. So includos tambm exemplos de circuitos integrados (CIs) de funo fixa.

DISPOSITIVOS LGICOS DE FUNES FIXAS

74XX42 74XX138 74XX148 74XX157

74XX47 74XX139 74XX151 74XX280

74XX85 74XX147 74XX154 74XX283

DISCUSSO PRVIA DE APLICAES

EM SISTEMAS DIGITAIS

TERMOS IMPORTANTES

Meio-somador Somador-completo Conexo em cascata Carry ondulante Carry antecipado Decodificador

Codificador Codificador com prioridade Multiplexador (MUX) Demultiplexador (DEMUX) Bit de paridade Glitch

O tpico Aplicaes em Sistemas Digitais ilustra conceitos abordados neste captulo e lida com uma parte de um sistema de controle de trfego de veculos. Esse mesmo tpico nos Captulos 6, 7 e 8 tem como foco as diversas partes de um sistema de controle de trfego de veculos. Basicamente, esse sistema controla o trnsito no cruzamento de uma rua movimentada com uma rua secundria de pouco movimento. Esse sistema inclui uma seo lgica combinacional, para a qual os tpicos desse captulo se aplicam, um circuito de temporizao, para o qual se aplica o Captulo 7 e um circuito lgico seqencial para o qual se aplica o Captulo 8.

AC E S S E O S I T E

Recursos que o ajudaro no estudo deste captulo esto disponveis em http://www.prenhall.com/floyd

313

314

S I S T E M A S D I G I TA I S

6-1

SOMADORES BSICOS
Os somadores so importantes em computadores e tambm em outros tipos de sistemas digitais nos quais dados numricos so processados. Uma compreenso da operao bsica de um somador fundamental no estudo de sistemas digitais. Esta seo apresenta o meio-somador e o somador-completo. Ao final do estudo desta seo voc dever ser capaz de:

Descrever a funo de um meio-somador Desenhar o diagrama lgico de um meio-somador Descrever a funo de um somador-completo Desenhar o diagrama lgico de um somadorcompleto usando meio-somadores Implementar um somador-completo usando lgica AND-OR

O Meio-Somador
Um meio-somador soma dois bits e produz um resultado (soma) e um carry de sada. Lembre-se das regras bsicas para a adio binria abordadas no Captulo 2. 00 0 01 1 10 1 1 1 10 As operaes so realizadas por um circuito lgico chamado de meio-somador. O meio-somador aceita dois dgitos binrios em suas entradas e produz dois dgitos binrios em suas sadas, um bit de soma e um bit de carry. Um meio-somador representado pelo smbolo lgico mostrado na Figura 61.

A FIGURA 61 Bits de entrada B

Soma Sadas

Smbolo lgico para um meio-somador. Abra o arquivo F06-01 para verificar a operao.

Cout

Carry

Lgica do Meio-Somador A partir da operao do meio-somador expressa na Tabela 61, podemos deduzir expresses para a soma (resultado) e para o carry de sada como funes das entradas. Observe que o carry de sada (Cout) 1 apenas quando A e B so 1s; portanto, Cout pode ser expresso como uma operao AND entre as variveis de entrada. Equao 61 Cout AB
TA B E L A 6 1

Tabela-verdade do meio-somador

A 0 0 1 1

B 0 1 0 1

Cout 0 0 0 1

0 1 1 0

soma Cout carry de sada A e B variveis de entrada (operandos)

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

315

Agora observe que a sada soma () 1 apenas se as variveis de entrada, A e B, no forem iguais. A soma pode, portanto, ser expressa como a operao EX-OR entre as variveis de entrada. AB A partir das Equaes 6-1 e 6-2 pode-se deduzir a implementao lgica exigida para o meiosomador. O carry de sada produzido com uma porta AND com A e B nas entradas e a sada da soma gerada com uma porta EX-OR, conforme mostra a Figura 62. Lembre que a EX-OR implementada com portas AND, uma porta OR e inversores. Equao 62

= A B = AB + AB FIGURA 62 Cout = AB

A B

Diagrama lgico de um meio-somador.

O Somador-Completo
A segunda categoria de somadores o somador-completo. O somador-completo aceita dois bits de entrada e um carry de entrada, e gera uma sada de soma e um carry de sada. A diferena bsica entre um somador-completo e um meio-somador que o somador-completo aceita um carry de entrada. A Figura 63 mostra o smbolo lgico para um somador-completo e a Tabela 62 mostra a operao da tabela-verdade para um somador-completo.
Cout Cin Soma Carry de sada FIGURA 63

Um somador-completo tem um carry de entrada, enquanto que um meio-somador no tem.

Bits de entrada Carry de entrada

A B

Smbolo lgico para um somador-completo. Abra o arquivo F06-03 para verificar a operao.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

Cin 0 1 0 1 0 1 0 1

Cout 0 0 0 1 0 1 1 1

0 1 1 0 1 0 0 1

TA B E L A 6 2

Tabela-verdade do somador-completo

Cin carry de entrada, algumas vezes indicado como CI Cout carry de sada, algumas vezes indicado como CO soma A e B variveis de entrada (operandos)

Circuito Lgico do Somador-Completo O somador-completo soma os dois bits de entrada e o carry de entrada. A partir do meio-somador sabemos que a soma dos bits de entrada A e B a EX-OR

316

S I S T E M A S D I G I TA I S

dessas duas variveis A B. Para o carry de entrada (Cin) ser somado aos bits de entrada, deve-se fazer uma EX-OR com A B, resultando na equao para a sada da soma do somador-completo. Equao 63 (A B) Cin Isso significa que para implementar a funo soma do somador-completo, usa-se duas portas EX-OR de 2 entradas. A primeira tem que gerar o termo A B e a segunda tem como entradas a sada da primeira porta EX-OR e o carry de entrada, conforme ilustra a Figura 64(a).

A B Cin

AB = (A B) Cin

(A B)Cout A B Cin AB = (A B) Cin AB (b) Circuito lgico completo para um somador-completo (cada meio-somador se encontra numa rea sombreada). Cin = AB + (A B)Cin

(a) Lgica necessria para construir um somador de trs bits. FIGURA 64

Circuito lgico do somador-completo. Abra o arquivo F06-04 para verificar a operao.

O carry de sada 1 quando as duas entradas da primeira porta EX-OR so 1s ou quando as duas entradas da segunda porta EX-OR so 1s. Podemos verificar este fato analisando a Tabela 62. O carry de sada do somador-completo portanto produzido pela operao AND de A com B e pela operao AND de com Cin. Esses dois termos passam por uma operao OR conforme expresso na Equao 64. Essa funo implementada e combinada com a lgica da soma para formar o circuito do somador-completo, conforme mostra a Figura 64(b). Equao 64 Cout AB (A B)Cin Observe na Figura 64(b) que existem dois meio-somadores conectados como mostra o diagrama em bloco visto na Figura 65(a), com os seus carries de sada passando por uma funo OR. O smbolo lgico mostrado na Figura 65(b) normalmente usado para representar um somador-completo.

Meio-somador

Meio-somador AB

A A

Soma (A B) Cin

Cout

Cout (A B)Cin A B AB Carry de sada, Cout AB + (A B)Cin Cout Cin (b) Smbolo lgico do somador-completo.

Carry de entrada, Cin

(a) Associao de dois meio-somadores para construir um somador-completo. FIGURA 65

Somador-completo implementado com meio-somadores.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

317

EXEMPLO 61 Para cada um dos trs somadores-completos na Figura 66, determine as sadas para as entradas mostradas.
1 0 0 (a) FIGURA 66 A B Cout Cin 0 (b) Cin

1 1

A B

Cout

1 0 1 (c)

A B

Cout

Cin

Soluo

(a) Os bits de entrada so A = 1, B = 0 e Cin = 0. 1 + 0 + 0 = 1 sem carry Portanto, = 1 e Cout = 0. (b) Os bits de entrada so A = 1, B = 1 e Cin = 0. 1 + 1 + 0 = 0 com carry de 1 Portanto, = 0 e Cout = 1. (c) Os bits de entrada so A = 1, B = 0 e Cin = 1. 1 + 0 + 1 = 0 com carry de 1 Portanto, = 0 e Cout = 1.

Problema relacionado*

Quais so as sadas de um somador-completo para A = 1, B = 1 e Cin = 1?

* As respostas esto no final do captulo.

SEO 61 REVISO As respostas esto no final do captulo.

1. Determine a soma () e o carry de sada (Cout) de um meio-somador para cada um dos conjuntos de bits de entrada a seguir: (a) 01 (b) 00 (c) 10 (d) 11 2. Um somador-completo tem Cin = 1. Quais so a soma () e o carry de sada (Cout) quando A = 1 e B = 1?

6-2

SOMADORES BINRIOS PARALELOS

Dois ou mais somadores-completos podem ser conectados para construir somadores binrios paralelos. Nesta seo voc aprender a operao bsica desse tipo de somador e a associao de suas funes de entrada e sada. Ao final do estudo desta seo voc dever ser capaz de:
Usar somadores-completos para implementar um somador binrio paralelo Explicar o processo de adio num somador binrio paralelo Usar a tabela-verdade para um somador paralelo de 4 bits Usar dois CIs 74LS283 para implementar a adio de dois nmeros de 4 bits Expandir o somador de 4 bits para realizar adio com nmeros de 8 ou 16 bits

318

S I S T E M A S D I G I TA I S

NOTA: COMPUTAO

A adio realizada por computadores operando com dois nmeros de cada vez, denominados operandos. O operando fonte um nmero que somado a um nmero existente chamado de operando de destinao, o qual armazenado num registro da ALU, como o acumulador. A soma dos dois nmeros ento armazenada de volta no acumulador. A adio realizada sobre nmeros inteiros ou de ponto flutuante usando instrues do tipo ADD ou FADD, respectivamente.

Conforme estudamos na Seo 61, um nico somador-completo capaz de somar dois nmeros de 1 bit e um carry de entrada. Para somar nmeros binrios com mais de 1 bit, temos que usar somadores-completos adicionais. Quando um nmero binrio somado a outro, cada coluna gera um bit de soma e um bit de carry (que pode ser 1 ou 0) para a prxima coluna esquerda, conforme ilustrado a seguir com nmeros de dois bits.

Para somar dois nmeros binrios, necessrio um somador-completo para cada bit do nmero. Assim, para nmeros de dois bits, so necessrios dois somadores; para nmeros de 4 bits, so usados quatro somadores; e assim por diante. A sada de carry de cada somador conectada entrada de carry do prximo somador de maior ordem, conforme mostra a Figura 67 para um somador de dois bits. Observe que um meio-somador pode ser usado na posio menos significativa ou um somador-completo com a entrada de carry colocada em 0 (GND) porque no existe entrada de carry na posio do bit menos significativo.

FIGURA 67

Diagrama em bloco de um somador paralelo de 2 bits usando dois somadores-completos. Abra o arquivo F06-07 para verificar a operao.

Na Figura 67 o bit menos significativo (LSB) dos dois nmeros so representados por A1 e B1. Os prximos bits de ordem maior so representados por A2 e B2. E os trs bits de soma so 1, 2 e 3. Observe que o carry de sada do somador-completo mais esquerda se torna o bit mais significativo (MSB) do resultado (soma), 3.

EXEMPLO 62 Determine a soma gerada pelo somador paralelo de 3 bits visto na Figura 68 e mostre os carries intermedirios quando os nmeros binrios 1010 e 011 so somados.

FIGURA 68

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

319

Soluo Problema relacionado

Os LSBs dos dois nmeros so somados no somador-completo mais direita. Os bits do resultado e os carries intermedirios so indicados em cinza na Figura 68. Qual o valor das sadas de soma quando 111 e 101 so somados por um somador paralelo de 3 bits?

Somadores Paralelos de Quatro Bits


Um grupo de quatro bits denominado de nibble. Um somador paralelo de 4 bits bsico implementado com quatro estgios de somadores-completos como mostra a Figura 69. Novamente, os bits LSB (A1 e B1) em cada nmero so somados pelo somador-completo mais direita; os bits de ordem mais alta so inseridos sucessivamente nos somadores de ordem mais alta, com os MSBs (A4 e B4) em cada nmero inseridos no somador-completo mais esquerda. A sada de carry de cada somador conectada entrada de carry para o prximo somador de ordem mais alta conforme indicado. Esses so denominados de carries internos.

A4 B4 A 3 B3 A2 B2 A1 B1 Nmero binrio A C0 A (MSB) Cout C4 4 (a) Diagrama em bloco Cout C3 3 Cout C2 2 C out C1 1 Carry de entrada (b) Smbolo lgico B Cin A B Cin A B Cin A B Cin (LSB) Nmero binrio B 1 2 3 4 1 2 3 4 C0 A 1 2 3 4 Soma de 4 bits

C4

Carry de sada

FIGURA 69

Um somador paralelo de 4 bits.

De acordo com as folhas de dados dos fabricantes, a entrada denominada de C0 o carry de entrada do bit menos significativo do somador; no caso do quatro bits, C4 o carry de sada do bit mais significativo do somador; e 1 (LSB) at 4 (MSB) so as sadas do resultado (soma). O smbolo lgico mostrado na Figura 69(b). Em termos do mtodo usado para operar com carries em somadores paralelos, existem dois tipos: o somador com carry ondulante (ripple carry) e o somador com carry antecipado (lookahead carry). Esses tipos so discutidos na Seo 63.

Tabela-Verdade para um Somador Paralelo de 4 bits


A Tabela 63 a tabela-verdade para um somador de 4 bits. Em algumas folhas de dados, as tabelas-verdade podem ser denominadas tabelas de funes ou tabelas-verdade funcionais. O subscriCn1 0 0 0 0 1 1 1 1 An 0 0 1 1 0 0 1 1 Bn 0 1 0 1 0 1 0 1 n 0 1 1 0 1 0 0 1 Cn 0 0 0 1 0 1 1 1
TA B E L A 6 3

Tabela-verdade para cada estgio de um somador paralelo de 4 bits

320

S I S T E M A S D I G I TA I S

to n representa os bits do somador e pode ser 1, 2, 3 ou 4 para o somador de 4 bits. Cn 1 o carry do somador anterior. Os carries C1, C2 e C3 so gerados internamente. C0 a entrada de carry externo e C4 uma sada de carry. O Exemplo 63 ilustra como usar a Tabela 63. EXEMPLO 63 Use a tabela-verdade do somador paralelo de 4 bits (Tabela 63) para determinar a soma e o carry de sada para a adio dos seguintes nmeros de 4 bits se o carry de entrada (Cn 1) for 0: A4A3A2A1 1100 e B4B3B2B1 1100
Soluo

Para n = 1: A1 = 0, B1 = 0 e Cn 1 = 0. A partir da 1 linha da tabela, 1 0 2 0 3 0 4 1 e C1 0 C2 0 C3 1 C4 1

Para n = 2: A2 = 0, B2 = 0 e Cn 1 = 0. A partir da 1 linha da tabela, e

Para n = 3: A3 = 1, B3 = 1 e Cn 1 = 0. A partir da 4 linha da tabela, e

Para n = 4: A4 = 1, B4 = 1 e Cn 1 = 1. A partir da ltima linha da tabela, e

C4 se torna o carry de sada: a soma de 1100 e 1100 11000.


Problema relacionado

Use a tabela-verdade (Tabela 63) para determinar o resultado da adio dos nmeros binrios 1011 e 1010.

UM SOMADOR PARALELO DE 4 BITS (74LS283)


Um exemplo de um somador paralelo de 4 bits que comercializado o CI 74LS283. Nesse CI, VCC o pino 16 e GND o pino 8, que uma configurao padro. O digrama de pinos e o smbolo lgico para esse dispositivo so mostrados na Figura 610 (com os nmeros dos pinos em parnteses no smbolo lgico). Esse dispositivo pode ser comercializado em outras famlias TTL e CMOS. Verifique o site da Texas Instruments em www.ti.com ou o CD-ROM da Texas Instruments que acompanha esse livro.
VCC (16) (5) (3) (14) 2 1 B2 2 A2 3 1 4 A1 5 B1 6 C0 7
16 VCC 15 B3 14 A3 13 3 12 A4 11 B4 10 4 9

1 2 3 4 1 2 3 4 C0 B A

1 2 3 4 (4) (1) (13) (10)

(12) (6) (2) (15) (11) (7)

C4 (8) GND

(9)

FIGURA 610

GND 8

C4 (b) Smbolo lgico do 74LS283

Somador paralelo de 4 bits.

(a) Diagrama de pinos do 74LS283

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

321

Caractersticas Obtidas de Folhas de Dados de CIs Lembre-se que as portas lgicas tm um tempo de atraso de propagao (propagation delay time), tP, de uma entrada para a sada. Para um CI lgico, pode existir diversas especificaes diferentes para tP. O somador paralelo de 4 bits tem as quatro especificaes de tP mostradas na Figura 611, que parte da folha de dados de um 74LS283.
Limites Smbolo tPLH tPHL tPLH tPHL tPLH tPHL tPLH tPHL Parmetro Atraso de propagao da entrada C0 para qualquer sada Atraso de propagao de qualquer entrada A ou B para as sadas Atraso de propagao da entrada C0 para a sada C4 Atraso de propagao de qualquer entrada A ou B para a sada C4 Mn Tp 16 15 15 15 11 11 11 12 Mx 24 24 24 24 17 22 17 17 Unidade ns ns ns ns

FIGURA 611

Caractersticas de atraso de propagao para o 74LS283.

Expanso de um Somador
Um somador paralelo de 4 bits pode ser expandido para efetuar uma adio de dois nmeros de 8 bits usando dois somadores de 4 bits. A entrada de carry do somador menos significativo (C0) conectada em GND porque no existe carry de entrada na posio do bit menos significativo e o carry de sada do somador menos significativo conectada na entrada de carry do somador mais significativo, conforme mostra a Figura 612(a). Esse processo conhecido como conexo em
B 8 B 7 B 6 B 5 A 8 A 7 A6 A 5 B4 B3 B2 B1 A4 A3 A2 A1

Somadores podem ser expandidos, conectados em cascata, para operarem mais bits.

C0 4 3 2 1 B Cout 4 3 2 1 Cout 4 3 2 1 Cin A 4 3 2 1 B 4 3 2 1 4 3 2 1 Cin A

C8

8 7 6 5

4 3 2 1

(a) Associao em cascata de dois somadores de 4 bits para construir um somador de 8 bits.
B16 B15 B14B13 A16 A15 A14 A13 B12 B11 B10 B9 A12 A11 A10 A9 B 8 B 7 B6 B5 A 8 A7 A6 A5 B4 B 3 B 2 B 1 A 4 A 3 A 2 A1

C0 4 3 2 1 B Cout 4 3 2 1 Cout 4 3 2 1 Cin A 4 3 2 1 B 4 3 2 1 Cout 4 3 2 1 Cin A 4 3 2 1 B 4 3 2 1 Cout 4 3 2 1 Cin A 4 3 2 1 B 4 3 2 1 4 3 2 1 Cin A

C16

16 15 14 13

12 11 10 9

8 7 6 5

4 3 2 1

(b) Associao em cascata de quarto somadores de 4 bits para construir um somador de 16 bits.

FIGURA 612

Exemplo de expanso de somador.

322

S I S T E M A S D I G I TA I S

cascata. Observe que, nesse caso, o carry de sada indicado por C8 porque ele gerado a partir da posio do oitavo bit. O somador menos significativo o que soma os quatro bits menos significativos, de ordem inferior, e o somador mais significativo o que soma os quatro bits mais significativos, de ordem superior, do nmero de 8 bits. De forma similar, somadores de 4 bits podem ser associados em cascata para operar nmeros de 16 bits conforme mostra a Figura 612 (b). Observe que o carry de sada indicado por C16 porque ele gerado a partir do dcimo sexto bit.

EXEMPLO 64 Mostre como dois somadores 74LS283 podem ser conectados para formar um somador paralelo de 8 bits. Mostre os bits de sada para os seguintes nmeros de entrada de 8 bits. A8A7A6A5A4A3A2A1 10111001
Soluo

B8B7B6B5B4B3B2B1 10011110

Dois somadores paralelos de 4 bits (74LS283) so usados para implementar um somador de 8 bits. A nica conexo entre os dois CIs a sada de carry (pino 9) do somador menos significativo com a entrada de carry (pino 7) do somador mais significativo, como mostra a Figura 613. O pino 7 do somador menos significativo conectado em GND (sem carry de entrada). A soma dos dois nmeros de 8 bits 987654321 101010111
1 2 3 4 A 1 2 3 4 (4) (1) (13) (10) 1 0 1 0 5 6 7 8

A1 A2 A3 A4

1 0 0 1

(5) (3) (14) (12)

1 2 3 4 A 1 2 3 4 (4) (1) (13) (10) 1 1 1 0 1 2 3 4 A5 A6 A7 A8 1 1 0 1

(5) (3) (14) (12)

B1 B2 B3 B4

0 1 1 1 0

(6) (2) (15) (11) (7)

1 2 3 4 C0

B5 B6 B7 B8

1 0 0 1

(6) (2) (15) (11) (7)

1 2 3 4 C0

(9) C4

(9) C4

1 9

Somador menos significativo FIGURA 613

Somador mais significativo

Dois somadores 74LS283 conectados como um somador paralelo de 8 bits (os nmeros dos pinos esto entre parnteses).

Problema relacionado

Use somadores 74LS283 para implementar um somador paralelo de 12 bits.

Uma Aplicao
Um exemplo de aplicao de somador-completo e somador paralelo um simples sistema de votao que pode ser usado para fornecer simultaneamente o nmero de votos sim e o nmero de votos no. Esse tipo de sistema pode ser usado quando um grupo de pessoas reunido e necessrio determinar imediatamente opinies (a favor ou contra), tomar decises ou votar certa questo ou outras matrias.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

323

Em sua forma mais simples, o sistema inclui uma chave para seleo do sim ou do no em cada um do grupo e um display digital para o nmero de votos sim e um outro para o nmero de votos no. O sistema bsico mostrado na Figura 614 para uma configurao de 6 posies, porm essa configurao pode ser expandida para qualquer nmero de posies com mdulos de 6 posies adicionais e somadores paralelos e circuitos de displays adicionais. Na Figura 614 cada somador-completo pode produzir a soma de at trs votos. A soma e o carry de sada de cada somador-completo passam ento para os dois bits menos significativos de um somador paralelo binrio. As duas entradas mais significativas do somador paralelo so conectadas em GND (0) porque no existe nenhum caso em que a entrada binria exceda a 0011 (decimal 3). Para esse sistema bsico de 6 posies, as sadas do somador paralelo vo para um decoVCC 1,0 kV SIM A B NO Cin SIM Somador-Completo 1 NO A SIM B NO SIM Cin Cout C0 C4 Cout Mdulo Somador de Seis Posies

1 2 3 4

A 1 2 3 4 SIM

1 2 3 4

Decodificador BCD para 7 segmentos

Somador Paralelo 1 Somador-Completo 2 Lgica SIM NO SIM

A B Cin Cout 1 2 3 4 A

NO 1 2 3 4

NO SIM

Somador-Completo 3 NO Chaves A B Cin Cout C0

1 2 3 4

Decodificador BCD para 7 segmentos

C4

Somador Paralelo 2 Somador-Completo 4 Lgica NO Resistores devem ser conectados das entradas dos somadores-completos para GND. FIGURA 614

Um sistema de votao usando somadores-completos e somadores binrios paralelos.

324

S I S T E M A S D I G I TA I S

dificador de BCD para 7 segmentos que aciona um display de 7 segmentos. Conforme mencionado, circuitos adicionais tm que ser includos quando o sistema expandido. Os resistores das entradas de cada somador-completo para GND garantem que cada entrada ser nvel BAIXO quando a chave estiver na posio neutra (a lgica CMOS usada). Quando uma chave comutada para a posio sim ou posio no, um nvel ALTO (VCC) aplicado na entrada do somador-completo associado.

SEO 62 REVISO

1. Dois nmeros de 4 bits (1101 e 1011) so aplicados num somador paralelo de 4 bits. O carry de entrada 1. Determine a soma () e o carry de sada. 2. Quantos CIs 74LS283 seriam necessrios para somar dois nmeros binrios em que cada um representa nmeros decimais at 100010?

6-3

SOMADORES COM CARRY ONDULANTE VERSUS SOMADORES COM CARRY ANTECIPADO


Conforme mencionado na ltima seo, os somadores paralelos podem ser classificados em duas categorias baseado na forma em que os carries internos de um estgio para o outro so operados. As categorias so carry ondulante e carry antecipado. Externamente, os dois tipos de somadores so iguais em termos de entradas e sadas. A diferena a velocidade na qual eles podem somar nmeros. O somador com carry antecipado muito mais rpido que o somador com carry ondulante. Ao final do estudo desta seo voc dever ser capaz de: Discutir a diferena entre um somador com carry ondulante e um somador com carry antecipado Descrever a vantagem da adio com carry antecipado Definir gerao de carry e propagao de carry explicando a diferena Desenvolver a lgica com carry antecipado Explicar por que CIs 73LS283 conectados em cascata apresentam propriedades de carry ondulante e carry antecipado

Somador com Carry Ondulante


Um somador com carry ondulante aquele no qual a sada de carry de cada somador-completo (FA full-adder) conectada entrada de carry do prximo estgio de maior ordem (um estgio corresponde a um somador-completo). A soma e o carry de sada de qualquer estgio no podem ser gerados antes que o carry de entrada seja estabelecido; isso provoca um atraso no processo de adio, conforme ilustrado na Figura 615. O atraso de propagao do carry para cada somadorcompleto o tempo entre a colocao do carry de entrada e o momento do carry de sada, considerando que as entradas A e B j estejam estabelecidas.
1 1 1 0 1 0 1 0

1 A Cout 1 B Cin A Cout 1 MSB FA4 8 ns FA3 8 ns B Cin

1 A Cout 1 B Cin

1 A Cout 1 LSB FA2 8 ns FA1 8 ns B Cin 1

FIGURA 615

Um somador paralelo de 4 bits com carry ondulante mostrando atrasos de propagao de carry para o pior caso.

32 ns

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

325

O somador-completo 1 (FA1) no pode gerar um carry de sada at que um carry de entrada seja aplicado. O somador-completo 2 (FA2) no pode gerar um carry de sada at que o somadorcompleto 1 gere uma sada de carry. O somador-completo 3 (FA3) no pode gerar um carry de sada at um carry de sada seja gerado pelo FA1 seguido pelo carry de sada do FA2, e assim por diante. Conforme podemos ver na Figura 615, o carry de entrada do estgio menos significativo tem que passar (ondular) por todos os somadores antes que a soma final seja gerada. O atraso cumulativo atravs de todos os estgios somadores o tempo de adio para o pior caso. O atraso total pode variar, dependendo do bit de carry gerado por cada somador-completo. Se dois nmeros so somados de forma que no ocorram carries (0) entre os estgios, o tempo de adio simplesmente o tempo de propagao de um nico somador-completo desde a aplicao dos bits de dados nas entradas at o surgimento do resultado na sada de soma.

Somador com Carry Antecipado


A velocidade com a qual uma adio pode ser realizada limitada pelo tempo necessrio para os carries se propagarem (ondulao) atravs de todos os estgios de um somador paralelo. Um mtodo de aumentar a velocidade do processo de adio que elimina esse atraso do carry ondulante denominado adio com carry antecipado. Esse somador antecipa o carry de sada de cada estgio e, com base nas entradas, produz o carry de sada atravs da gerao ou da propagao de carry. A gerao de carry ocorre quando um carry de sada produzido (gerado) internamente pelo somador-completo. Um carry gerado apenas quando os dois bits de entrada so 1s. O carry gerado, Cg, expresso como uma funo AND dos dois bits de entrada, A e B. Cg = AB A propagao de carry ocorre quando um carry de entrada passa atravs dos somadores (ondulao) at se tornar um carry de sada. Um carry de entrada pode ser propagado pelo somadorcompleto quando um ou os dois bits de entrada forem 1s. O carry propagado, Cp, expresso como a funo OR entre os bits de entrada. Cp = A + B As condies para a gerao e a propagao de carry so ilustradas na Figura 616. As trs pontas de flecha simbolizam a ondulao (propagao).
1 1 0 1 1 1 1 0 1 0 1 1

Equao 65

Equao 66

A Cout

B Cin

A Cout

B Cin

A Cout

B Cin

A Cout

B Cin

1 Carry gerado

1 Carry propagado/ Carry gerado

1 Carry propagado

1 Carry propagado

FIGURA 616

Ilustrao de condies para a gerao e propagao de carry.

O carry de sada de um somador-completo pode ser expresso em termos do carry gerado (Cg) e do carry propagado (Cp). O carry de sada (Cout output carry) ser um 1 se o carry gerado for um 1 OR se o carry propagado for um 1 AND o carry de entrada (Cin input carry) for um 1. Em outras palavras, obtemos um carry de sada 1 se ele for gerado pelo somador-completo (A = 1 AND B = 1) ou se o somador propagar o carry de entrada (A = 1 OR B = 1) AND Cin = 1. Essa relao expressa como a seguir: Cout Cg CpCin Equao 67

326

S I S T E M A S D I G I TA I S

Agora vejamos como esse conceito pode ser aplicado a um somador paralelo, cujos estgios individuais so mostrados na Figura 617 para um exemplo de 4 bits. Para cada somador-completo, o carry de sada dependente do carry gerado (Cg), do carry propagado (Cp) e de sua entrada de carry (Cin). As funes Cg e Cp para cada estgio so disponibilizadas imediatamente logo que os bits de entrada A e B e o carry de entrada do somador LSB estiverem presentes porque eles dependem apenas desses bits. O carry de entrada de cada estgio o carry de sada do estgio anterior.

A4 B4

A3 B3

A2 B2

A1 B1

Cin4 A B Cin A B Cin FA4 Cout Cout4 FIGURA 617 FA3 Cout

Cin3 A FA2 Cout

Cin2 B Cin A B Cin FA1 Cout

Cin1

Gerao e propagao de carry em termos dos bits de entrada para um somador de 4 bits.

Somador-completo (FA) 4 Cg4 = A4 B4 Cp4 = A4 + B4

Cout3 Somador-completo (FA) 3 Cg3 = A3 B3 Cp3 = A3 + B3

Cout2 Cout1 Somador-completo Somador-completo (FA) 2 (FA) 1 Cg2 = A2 B2 Cg1 = A1 B1 Cp2 = A2 + B2 Cp1 = A1 + B1

Com base nessa anlise, podemos desenvolver expresses para o carry de sada, Cout, de cada estgio somador-completo para o exemplo de 4 bits. Somador-completo 1: Cout1 Cg1 Cp1Cin1 Somador-completo 2: Cin2 = Cout1 Cout2 = Cg2 + Cp2Cin2 = Cg2 + Cp2Cout1 = Cg2 + Cp2(Cg1 + Cp1Cin1) = Cg2 + Cp2Cg1 + Cp2Cp1Cin1 Somador-completo 3: Cin3 = Cout2 Cout3 = Cg3 + Cp3Cin3 = Cg3 + Cp3Cout2 = Cg3 + Cp3(Cg2 + Cp2Cg1 + Cp2Cp1Cin1) = Cg3 + Cp3Cg2 + Cp3Cp2Cg1 + Cp3Cp2Cp1Cin1 Somador-completo 4: Cin4 = Cout3 Cout4 Cg4 Cp4Cin4 Cg4 Cp4Cout3 Cg4 Cp4( Cg3 Cp3Cg2 Cp3Cp2Cg1 + Cp3Cp2Cp1Cin1) = Cg4 + Cp4Cg3 + Cp4Cp3Cg2 + Cp4Cp3Cp2Cg1 + Cp4Cp3Cp2Cp1Cin1 Observe que em cada uma dessas expresses, o carry de sada para cada estgio somadorcompleto depende apenas do carry de entrada inicial (Cin1), das funes Cg e Cp do estgio, e das funes Cg e Cp dos estgios anteriores. Visto que cada uma das funes Cg e Cp pode ser expressa em termos das entradas A e B dos somadores-completos, todos os carries de sada so disponibilizados imediatamente (exceto pelos atrasos das portas), e no temos que esperar que o carry passe atravs dos estgios antes que o resultado final seja obtido. Portanto, a tcnica de carry antecipado aumenta a velocidade do processo de adio.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

327

As equaes para as sadas Cout so implementadas com portas lgicas e conectadas aos somadores-completos para criar um somador-completo com carry antecipado, conforme mostra a Figura 618.
A4 C g4 C p4 B4 Cg3 Cp3 A3 B3 C g2 C p2 A2 B2 Cg1 Cp1 A1 B1

B Cin

B Cin

B Cin Cout1

B Cin

Cin1

Cout2 Cout3

Cout4

4(MSB)

1(LSB)

FIGURA 618

Diagrama lgico para um somador com carry antecipado de 4 estgios.

Combinao de Somadores com Carry Antecipado e Somadores com Carry Ondulante


O CI 74LS283 (somador de 4 bits) que foi apresentado na Seo 62 um somador com carry antecipado. Quando esses somadores so associados em cascata para expandir sua capacidade de operar nmeros binrios com mais de 4 bits, o carry de sada de um somador conectado entrada de carry do prximo. Isso gera uma condio de carry ondulante entre os somadores de 4 bits de forma que quando dois ou mais CIs 74LS283 so associados em cascata, o somador resultante na realidade uma combinao de somador com carry antecipado e carry ondulante. A operao de carry antecipado interna a cada somador MSI e a caracterstica de carry ondulante se manifesta quando existe um carry de sada de um somador para o seguinte.

SEO 63 REVISO

1. Os bits de entrada para um somador-completo so A = 1 e B = 0. Determine Cg e Cp. 2. Determine o carry de sada de um somador-completo quando Cin = 1, Cg = 0 e Cp = 1.

6-4

COMPARADORES

A funo bsica de um comparador comparar as magnitudes de dois nmeros binrios para determinar a relao comparativa entre eles. Em sua forma mais simples, um circuito comparador determina se dois nmeros so iguais. Ao final do estudo desta seo voc dever ser capaz de: Usar a porta EX-OR como um comparador bsico Analisar a lgica interna de um comparador de magnitude que tem as sadas de igualdade e desigualdade Usar o CI comparador 74HC85 para comparar as magnitudes de dois nmeros de 4 bits Associar em cascata CIs 74HC85 para expandir um comparador para oito bits ou mais

328

S I S T E M A S D I G I TA I S

Igualdade
Conforme estudamos no Captulo 3, a porta EX-OR pode ser usada como um comparador bsico porque sua sada nvel 1 se os dois bits de entrada forem diferentes e 0 se os bits de entrada forem iguais. A Figura 619 mostra a porta EX-OR como um comparador de 2 bits.

0 0

0 Os bits de entrada so iguais

1 0

1 Os bits de entrada no so iguais

0 1

1 Os bits de entrada no so iguais FIGURA 619

1 1

0 Os bits de entrada so iguais

Operao de um comparador bsico.

Para comparar nmeros binrios com dois bits cada um, necessrio mais uma porta EX-OR. Os dois bits menos significativos (LSBs) dos dois nmeros so comparados pela porta G1 e os dois bits mais significativos (MSBs) so comparados pela porta G2, como mostra a Figura 620. Se os dois nmeros forem iguais, os bits correspondentes so iguais, sendo a sada de cada porta EX-OR nvel zero. Se o conjunto correspondente de bits no forem iguais, a sada da porta EXOR nvel 1.

FIGURA 620

Diagrama lgico para comparao de igualdade de dois nmeros de 2 bits. Abra o arquivo F06-20 para verificar a operao.

LSBs

A0 B0

G1 A=B Nvel ALTO indica igualdade .

MSBs

A1 B1

G2 Formato geral: Nmero binrio A A1 A 0 Nmero binrio B B1B0

Um comparador determina Para gerar uma nica sada que indique uma igualdade ou desigualdade entre dois nmeros, se dois nmeros binrios so pode-se usar dois inversores e uma porta AND, conforme mostra a Figura 620. A sada de cada iguais ou diferentes. porta EX-OR invertida e aplicada na entrada da porta AND. Quando os dois bits de entrada para cada porta EX-OR forem iguais, os bits correspondentes dos nmeros so iguais, produzindo um nvel 1 nas duas entradas da porta AND e conseqentemente a sada da AND ser nvel 1. Quando os dois nmeros no forem iguais, sendo diferente um ou ambos os conjuntos de bits correspondentes, faz aparecer um nvel 0 em pelo menos uma das entradas da porta AND produzindo um nvel 0 na sada dela. Portanto, a sada da porta AND indica igualdade (1) ou desigualdade (0) entre os dois nmeros. O Exemplo 65 ilustra essa operao para dois casos especficos. A porta EX-OR e o inversor so substitudos pelo smbolo de uma EX-NOR.

EXEMPLO 65 Considerando os seguintes conjuntos de nmeros binrios e o circuito comparador mostrado na Figura 621, determine a sada do circuito para cada conjunto. (a) 10 e 10 (b) 11 e 10

C A P T U LO 6

FUNES
0

DE

L G I C A C O M B I N AC I O N A L

329

A0 = 0 B0 = 0

1 1 igual

A0 = 1 B0 = 0

0 diferente A1 = 1 B1 = 1 (b) 1

A1 = 1 B1 = 1 (a)

FIGURA 621

Soluo

(a) A sada nvel 1 para as entradas 10 e 10, conforme mostra a Figura 621(a). (b) A sada nvel 0 para as entradas 11 e 10, conforme mostra a Figura 621(b).

Problema relacionado

Repita o processo para as entradas binrias 01 e 10.

Como sabemos do Captulo 3, o comparador bsico pode ser expandido para qualquer nmero de bits. A porta AND estabelece a condio em que todos os bits correspondentes nos dois nmeros tem que ser iguais se os dos nmeros forem iguais entre si.

NOTA: COMPUTAO

Desigualdade
Alm da sada de igualdade, muitos CIs comparadores provem sadas adicionais que indicam qual dos dois nmeros binrios comparados maior. Ou seja, existe uma sada que indica quando o nmero A maior que o nmero B (A > B) e uma sada que indica quando o nmero A menor que o nmero B (A < B), como mostra o smbolo lgico para um comparador de 4 bits na Figura 622.

COMP A0 A1 A2 A3 B0 B1 B2 B3 3 3 0 B A<B FIGURA 622 0 A A>B A=B

Num computador, a memria cache uma memria intermediria muito rpida situada entre a unidade central de processamento (CPU) e a memria principal, que mais lenta. A CPU solicita dados da memria enviando o endereo (localizao nica) dos dados. Parte desse endereo denominado de tag (etiqueta). O comparador de endereo tag compara o tag proveniente da CPU com o tag proveniente do diretrio da cache. Se os dois forem iguais, o dado endereado j est na cache sendo obtido muito rapidamente. Se os tags forem diferentes, o dado tem que ser obtido da memria principal a uma taxa muito menor.

Smbolo lgico para um comparador de 4 bits com indicao de desigualdade.

Para determinar uma desigualdade dos nmeros binrios A e B, temos que examinar primeiro o bit mais significativo de cada nmero. As seguintes condies so possveis: 1. Se A3 = 1 e B3 = 0, o nmero A maior que o nmero B. 2. Se A3 = 0 e B3 = 1, o nmero A menor que o nmero B. 3. Se A3 = B3, ento temos que examinar a desigualdade do prximo bit da posio mais inferior. Essas trs operaes so vlidas para a posio de cada bit nos nmeros. O procedimento geral usado num comparador verificar uma desigualdade numa posio de bit, comeando pelos

330

S I S T E M A S D I G I TA I S

bits mais significativos (MSBs). Quando tal desigualdade identificada, a relao de dois nmeros estabelecida, sendo que qualquer outra desigualdade nas posies menos significativas tem que ser ignorada porque possvel que uma indicao oposta ocorra; a indicao do mais significativo tem precedncia.

EXEMPLO 66 Determine as sadas A = B, A > B e A < B para os nmeros de entradas mostrados no comparador visto na Figura 623.
COMP 0 1 1 0 1 1 0 0 FIGURA 623 3 3 0 B 0 A A>B A=B A<B

Soluo

O nmero nas entradas A 0110 e o nmero nas entradas B 0011. A sada A > B nvel ALTO e as outras sadas so nvel BAIXO. Quais so as sadas do comparador quando A3A2A1A0 = 1001 e B3B2B1B0 = 1010?

Problema relacionado

UM COMPARADOR DE MAGNITUDE DE 4 BITS (74HC85)


O CI 74HC85 um comparador que tambm comercializado em outras famlias de CIs. O diagrama de pinos e o smbolo lgico so mostrados na Figura 624. Observe que esse dispositivo tem todas as entradas e as sadas do comparador generalizado discutido anteriormente e, alm disso, tem trs entradas para conexo em cascata: A < B, A = B, A > B. Essas entradas permitem que diversos comparadores sejam conectados em cascata para

(10) B3 1 A < Bin 2 A = Bin 3 A > Bin 4 A > Bout 5 FIGURA 624 A = Bout 6 A < Bout 7 GND 8 (a) Diagrama de pinos
16 VCC 15 A3 14 B2 13 A2 12 A1 11 B1 10 A0 9

(12) (13) (15) (4) Entradas para conexo em cascata (3) (2) (9) (11) (14) (1) (b) Smbolo lgico

COMP A

3 A>B A=B A<B 0 B 3

A>B A=B A<B

(5) (6) (7) Sadas

Diagrama de pinos e smbolo lgico para o CI 74HC85, um comparador de magnitude de 4 bits (os nmeros dos pinos esto entre parnteses).

B0

VCC (16), GND(8)

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

331

comparao de nmeros com qualquer quantidade de bits maior que quatro. Para expandir o comparador, as sadas A < B, A = B e A > B do comparador menos significativo so conectadas s entradas de conexo em cascata correspondentes do prximo comparador de ordem maior. O comparador menos significativo tem que ter um nvel ALTO na entrada A = B e um nvel BAIXO nas entradas A < B e A > B. Esse dispositivo pode ser comercializado em outras famlias TTL e CMOS. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha esse livro.

EXEMPLO 67 Use comparadores 74HC85 para comparar as magnitudes de dois nmeros de 8 bits. Mostre o diagrama dos comparadores com as interconexes prprias.
Soluo

Dois CIs 74HC85 so necessrios para comparar dois nmeros de 8 bits. Eles so conectados num arranjo em cascata conforme mostra a Figura 625. Faa a expanso do circuito mostrado na Figura 625 para um comparador de 16 bits.
LSBs A0 A1 A2 A3 +5 V B0 B1 3 A>B A=B A<B 0 B 3 74HC85 A>B A=B A<B B4 B5 B6 B7 MSBs A4 A5 A6 A7

Problema relacionado

COMP A

COMP

A 3
A>B A=B A<B 0 A>B A=B A<B Sadas

FIGURA 625

B2 B3

B 3
74HC85

Um comparador de magnitude de 8 bits usando dois CIs 74HC85.

Problema relacionado

Faa a expanso do circuito mostrado na Figura 625 para um comparador de 16 bits.

SEO 64 REVISO

1. Os nmeros binrios A = 1011 e B = 1010 so aplicados nas entradas de um 74HC85. Determine as sadas. 2. Os nmeros binrios A = 11001011 e B = 11010100 so aplicados ao comparador de 8 bits mostrado na Figura 625. Determine os estados das sadas nos pinos 5, 6 e 7 em cada 74HC85.

D ICA P RTICA

A maioria dos dispositivos CMOS contm um circuito de proteo contra danos a partir de tenses estticas ou campos eltricos altos. Entretanto, precaues tm que ser tomadas para evitar a aplicao de tenses maiores que as tenses especificadas mximas. Para uma operao adequada, as tenses de entrada e sada devem estar entre VCC e GND. Alm disso, lembre-se que as entradas no usadas tm que ser conectadas sempre a um nvel lgico apropriado (GND ou VCC). As sadas no usadas podem ser deixadas em aberto.

332

S I S T E M A S D I G I TA I S

6-5

DECODIFICADORES
Um decodificador um circuito digital que detecta a presena de uma combinao especfica de bits (cdigo) em suas entradas indicando a presena desse cdigo atravs de um nvel de sada especificado. Em sua forma geral, um decodificador tem n linhas de entrada para manipular n bits e de uma a 2n linhas de sada para indicar a presena de uma ou mais combinaes de n bits. Nessa seo, diversos decodificadores so apresentados. Os princpios bsicos podem ser estendidos para outros tipos de decodificadores. Ao final do estudo desta seo voc dever ser capaz de:

Definir decodificador Projetar um circuito lgico para decodificar qualquer combinao de bits Descrever o decodificador de binrio para BCD (74HC154) Expandir decodificadores para operar cdigos com um grande nmero de bits Descrever o decodificador de BCD para 7 segmentos (74LS47) Discutir a supresso de zeros em displays de 7 segmentos Usar decodificadores em aplicaes especficas

Decodificador Binrio Bsico


NOTA: COMPUTAO

Uma instruo diz ao computador qual operao realizar. As instrues so cdigos de mquina (1s e 0s) e, para o computador executar uma instruo, a instruo tem que ser decodificada. A decodificao de instruo um dos passos da instruo pipelining, que so os seguintes: A instruo lida na memria (busca da instruo), a instruo decodificada, o(s) operando(s) (so) lido(s) na memria (busca do operando), a instruo executada e o resultado escrito de volta na memria. Basicamente, o pipelining permite que o processamento da prxima instruo seja iniciado antes que o da atual seja completado.

Suponha que precisamos determinar quando um binrio 1001 ocorre nas entradas de um circuito digital. Uma porta AND pode ser usada como o elemento de decodificao bsico porque ela produz um nvel ALTO na sada apenas quando todas as suas entradas esto em nvel ALTO. Portanto, temos que ter certeza que todas as entradas da porta AND so nvel ALTO quando ocorrer o nmero binrio 1001; isso pode ser feito invertendo os dois bits do meio (os 0s), conforme mostra a Figura 626.
(LSB) A1 X = A3 A2 A1A0 A2 A3 (b) (MSB) A2

1 0 1 1 0 1 (a) FIGURA 626 1

A0 A1

Lgica de decodificao para o cdigo binrio 1001 com uma sada ativa em nvel ALTO.

A equao lgica para o decodificador visto na Figura 626(a) desenvolvida como ilustra a Figura 626(b). Devemos verificar que a sada 0 exceto quando A0 = 1, A1 = 0, A2 = 0 e A3 = 1 forem aplicados nas entradas. A0 o LSB e A3 o MSB. Na representao de um nmero binrio ou outro cdigo ponderado nesse livro, o LSB o bit mais direita numa representao horizontal e o bit mais alto numa representao vertical, a menos que seja especificado algo em contrrio. Se uma porta NAND for usada no lugar da porta AND no circuito da Figura 626, uma sada de nvel BAIXO indicar a presena do cdigo binrio prprio, que neste caso 1001.

EXEMPLO 68 Determine a lgica necessria para decodificar o nmero binrio 1011 produzindo um nvel ALTO na sada.
Soluo

A funo de decodificao pode ser obtida complementando apenas as variveis que aparecem como 0 no nmero binrio desejado, como a seguir: X A3 A2A1A0 (1011)

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

333

Essa funo pode ser implementada conectando as variveis verdadeiras (no-complementadas) A0, A1 e A3 diretamente nas entradas de uma porta AND e invertendo a varivel A2 antes de aplic-la na entrada da porta AND. A lgica de decodificao mostrada na Figura 627.
A0 FIGURA 627 A1 A2 A3 A2 X = A3 A2 A1A0

Lgica de decodificao para gerar uma sada de nvel ALTO quando 1011 estiver nas entradas.

Problema relacionado

Desenvolva a lgica necessria para detectar o cdigo binrio 10010 e produzir uma sada ativa em nvel BAIXO.

Decodificador de 4 Bits
Para decodificar todas as combinaes possveis de quatro bits, so necessrias dezesseis portas de decodificao (24 = 16). Esse tipo de decodificador normalmente denominado decodificador de 4 linhas para 16 linhas porque existem quatro entradas e dezesseis sadas ou decodificador 1 de 16 porque para um dado cdigo nas entradas, uma das dezesseis sadas ativada. A Tabela 64 mostra uma lista de dezesseis cdigos binrios e suas correspondentes funes de decodificao. Se uma sada ativa em nvel BAIXO for necessria para cada nmero decodificado, o decodificador completo pode ser implementado com portas NAND e inversores. Para decodificar cada um dos dezesseis cdigos binrios, so necessrias dezesseis portas NAND (portas AND podem ser usadas para produzir sadas ativas em nvel ALTO).
TA B E L A 6 4

Funes de decodificao e tabela-verdade para um decodificador de 4 linhas para 16 linhas (1 de 16) com sadas ativas em nvel BAIXO

DGITO ENTRADAS BINRIAS FUNO DE DECIMAL A 3 A 2 A 1 A 0 DECODIFICAO 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A 3 A 2 A 1 A0 A3 A2 A1A0 A3 A2A1 A0 A3 A2A1A0 A3A2 A1 A0 A3A2 A1A0 A3A2A1 A0 A3A2A1A0 A 3 A 2 A 1 A0 A3 A2 A1A0 A3 A2A1 A0 A3 A2A1A0 A3A2 A1 A0 A3A2 A1A0 A3A2A1 A0 A3A2A1A0

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

2 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

3 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1

4 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1

5 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1

6 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1

7 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

SADAS 8 9 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1

10 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1

11 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1

12 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1

13 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1

14 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1

15 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

334

S I S T E M A S D I G I TA I S

Um smbolo lgico para um decodificador de 4 linhas para 16 linhas (1 de 16) com sadas ativas em nvel BAIXO mostrado na Figura 628. A denominao BIN/DEC indica que uma entrada binria ativa a correspondente sada decimal. As denominaes de entrada 8, 4, 2 e 1 representam os pesos binrios dos bits de entrada (23222120).

BIN/DEC 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

1 2 4 8

FIGURA 628

Funes de decodificao e tabela-verdade para um decodificador de 4 linhas para 16 linhas (1 de 16) com sadas ativas em nvel BAIXO.

UM DECODIFICADOR 1 DE 16 (74HC154)
O CI 74HC154 um bom exemplo de um decodificador. O smbolo lgico mostrado na Figura 629. Existe uma funo de habilitao (EN) fornecida nesse dispositivo, a qual implementada com uma porta NOR usada com uma AND negativa. Um nvel BAIXO em cada entrada de seleo de chip, CS1 e CS2 , necessrio para tornar nvel ALTO a sada da porta de habilitao (EN). A sada da porta de habilitao conectada na entrada de cada porta NAND no decodificador, assim ela tem que ser nvel ALTO para as portas NAND serem habilitadas. Se a porta de habilitao no for ativada por um nvel BAIXO nas duas

X/Y 0 1 2 3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 FIGURA 629


1 2 3 4 5 6 7 8 9 24 23 22 21 20 19 18 17 16 15 14 13

(1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (13) (14) (15) (16) (17)

VCC A0 A1 A2 A3 CS2 CS1 Y15 Y14 Y13 Y12 Y11 CS1 CS2 A0 A1 A2 A3

4 5 (23) (22) (21) (20) 1 2 4 8 6 7 8 9 10 11 12 13 14 (18) (19) & 15 EN

Y9 10 Y10 11 GND 12 (a) Diagrama de pinos

Diagrama de pino e smbolo lgico para o decodificador 1 de 16 (74HC154).

(b) Smbolo lgico

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

335

entradas, ento todas as dezesseis sadas do decodificador (Y) estaro em nvel ALTO independente dos estados das quatro variveis de entrada (A0, A1, A2 e A3). Esse dispositivo pode ser comercializado em outras famlias CMOS ou TTL. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha esse livro.

EXEMPLO 69 Certa aplicao necessita que um nmero de 5 bits seja decodificado. Use CIs decodificadores para implementar a lgica. O nmero binrio representado pelo formato A4A3A2A1A0.
Soluo

Como o CI 74HC154 pode operar apenas quatro bits, temos que usar dois decodificadores para decodificar 5 bits. O quinto bit (A4) conectado s entradas de seleo de chip CS1 e CS2 de um decodificador, e A4 conectado s entradas CS1 e CS2 do outro decodificador, como mostra a Figura 630. Quando o nmero decimal for 15 ou menor, A4 = 0, o decodificador menos significativo habilitado e o decodificador mais significativo desabilitado. Quando o nmero decimal for maior que 15, A4 = 1 sendo A4 = 0, o decodificador mais significativo habilitado e o decodificador menos significativo desabilitado.

BIN/DEC 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A0 A1 A2 A3

1 2 4 8

FIGURA 630

A4

CS1 CS2

& EN 74HC154

Menos significativo 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

BIN/DEC 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

1 2 4 8

CS1 A4 CS2

& EN 74HC154

Mais significativo 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

Um decodificador de 5 bits usando CIs 74HC154.

Problema relacionado

Determine a sada do circuito da Figura 630 que ativada para a entrada binria 10110.

Uma Aplicao
Decodificadores so usados em muitos tipos de aplicaes. Um exemplo usado em computadores para seleo de entrada/sada conforme ilustrado no diagrama geral da Figura 631. Os computadores tm que se comunicar com uma variedade de dispositivos externos denominados perifricos enviando e/ou recebendo dados atravs do que conhecido como portas de entrada/sada (I/O). Esses dispositivos externos incluem impressoras, modems, scanners, acionadores de disco externos, teclados, monitores de vdeo e outros computadores. Conforme indicado na

336

S I S T E M A S D I G I TA I S
Portas de entrada/sada (I/O) Controlador & processador Barramento de dados Impressora I/O EN Teclado I/O EN BIN/DEC 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 EN 15 Monitor I/O EN Modem I/O EN Essas linhas de dados so usadas ou conectadas a outras portas de I/O Scanner I/O EN Disco externo I/O EN Diversos I/O EN

Endereo de Porta de I/O

A0 A1 A2 A3

1 2 4 8

&

FIGURA 631

Um sistema simplificado de porta de I/O de computador com um decodificador de endereo de porta de I/O com apenas quatro linhas de endereo sendo mostradas.

Requisio de I/O

Decodificador de endereo de porta de I/O

Figura 631, um decodificador usado para selecionar a porta de I/O conforme determinado pelo computador de forma que os dados podem ser enviados ou recebidos de um dispositivo externo especfico. Cada porta de I/O tem um nmero, denominado endereo, o qual o identifica unicamente. Quando o computador quer se comunicar com um dispositivo em particular, ele emite o cdigo de endereo apropriado para a porta de I/O na qual o dispositivo em particular est conectado. Esse endereo binrio de porta de I/O decodificado e a sada apropriada do decodificador ativada para habilitar a porta de I/O. Conforme mostra a Figura 631, os dados binrios so transferidos internamente ao computador atravs do barramento de dados, o qual constitudo de um conjunto de linhas paralelas. Por exemplo, um barramento de 8 bits consiste de oito linhas em paralelo que transportam um byte de dados de cada vez. O barramento de dados alcana todos as portas de I/O, porm todos os dados que entram ou saem passam atravs da porta de I/O que est habilitada pelo decodificador de endereo de porta de I/O.

Decodificador de BCD para Decimal


O decodificador de BCD para decimal converte cada cdigo BCD (cdigo 8421) em uma das dez indicaes decimais possveis. Ele freqentemente referido como um decodificador de 4 linhas para 10 linhas ou um decodificador 1 de 10. O mtodo de implementao o mesmo que para o decodificador 1 de 16 discutido anteriormente, exceto que so necessrias apenas dez portas de decodificao porque o cdigo BCD representa apenas os dgitos decimais de 0 a 9. A Tabela 65 apresenta uma lista de dez cdigos BCD e suas correspondentes funes de decodificao. Cada uma dessas funes de decodificao implementada com portas NAND para prover sadas ativas em nvel BAIXO. Se for necessrio uma sada ativa em nvel ALTO, so usadas portas AND para decodificao. A lgica de decodificao idntica s dez primeiras portas de decodificao do decodificador 1 de 16 (veja a Tabela 64).

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L
TA B E L A 6 5

337

DGITO DECIMAL 0 1 2 3 4 5 6 7 8 9

A3 0 0 0 0 0 0 0 0 1 1

CDIGO BCD A2 A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0

A0 0 1 0 1 0 1 0 1 0 1

FUNO DE DECODIFICAO A 3 A 2 A 1 A0 A3 A2 A1A0 A3 A2A1 A0 A3 A2A1A0 A3A2 A1 A0 A3A2 A1A0 A3A2A1 A0 A3A2A1A0 A3 A2 A1 A0 A3 A2 A1A0

Funes de decodificao BCD

EXEMPLO 610 O CI 74HC42 um decodificador de BCD para decimal. O smbolo lgico mostrado na Figura 632. Se as formas de onda de entrada vistas na Figura 633(a) so aplicadas nas entradas do CI 74HC42, mostre as formas de onda de sada.

BCD/DEC 0 1 2 3 4 5 6 7 8 9 74HC42 FIGURA 632

A0 A1 A2 A3

(15) (14) (13) (12)

1 2 4 8

(1) (2) (3) (4) (5) (6) (7) (9) (10) (11)

t0 A0 A Entradas 1 BCD A 2 (a) A3

t1

t2

t3

t4

t5

t6

t7

t8

t9

t10

0 1 2 3 Sadas 4 decimais 5 6 7 8 (b) 9

Decodificador de BCD para decimal (74HC42).

FIGURA 633

Soluo

As formas de onda de sada so mostradas na Figura 633(b). Como podemos ver, as entradas so uma seqncia BCD para os dgitos de 0 a 9. As formas de onda de sada no diagrama de temporizao indicam essa seqncia BCD nas sadas de valores decimais.

338

S I S T E M A S D I G I TA I S

Problema relacionado

Construa um diagrama de temporizao mostrando as formas de onda de entrada e sada para o caso em que a seqncia de nmeros decimais atravs das entradas BCD a seguinte: 0, 2, 4, 6, 8, 1, 3, 5 e 9.

Decodificador de BCD para 7 Segmentos


O decodificador de BCD para 7 segmentos aceita o cdigo BCD em suas entradas e fornece sadas para acionar displays de 7 segmentos para produzir uma leitura decimal. O diagrama lgico para um decodificador de 7 segmentos bsico mostrado na Figura 634.
BCD/7 se g a b 1 c 2 d 4 e 8 f g

FIGURA 634

Smbolo lgico para um decodificador/driver de BCD para 7 segmentos com sadas ativas em nvel BAIXO. Abra o arquivo F06-34 para verificar a operao.

Entrada BCD

A0 A1 A2 A3

Linhas de sada para conexo com display de 7 segmentos

UM DECODIFICADOR/DRIVER DE BCD PARA 7 SEGMENTOS (74LS47)


O CI 74LS47 um exemplo de um CI que decodifica uma entrada BCD e aciona um display de 7 segmentos. Alm dessa capacidade de decodificao e acionamento de segmento, o CI 64LS47 tem algumas caractersticas adicionais conforme indicado pelas funes LT, RBI, BIRBO no smbolo lgico visto na Figura 635. Conforme indicado pelos pequenos crculos no smbolo lgico, todas as sadas (de a a g) so ativas em nvel baixo como so as funes LT (teste de lmpada), RBI (entrada de apagamento) e BIRBO (entrada de apagamento/sada de apagamento). As sadas podem acionar diretamente um display de 7 segmentos do tipo anodo comum. Lembre-se que os displays de 7 segmentos foram discutidos no Captulo 4. Alm de decodificar uma entrada BCD e produzir as sadas apropriadas de 7 segmentos, o CI 74LS47 tem capacidade de teste de lmpada e supresso de zero. Esse dispositivo pode ser comercializado em outras famlias TTL ou CMOS. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha este livro.

VCC B 1 C 2 LT 3 BI/RBO 4 RBI 5 D 6 A 7 FIGURA 635 GND 8


16 VCC 15 f 14 g 13 a 12 b 11 c 10 d 9 e

(16) BCD/7-seg BI/RBO (7) Entrada BCD (1) (2) (6) (3) (5) 1 2 4 8 LT RBI (8) GND a b c d e f g (4) (13) (12) (11) (10) (9) (15) (14) BI/RBO

LT RBI

Diagrama de pinos e smbolo lgico para o CI 74LS47 (decodificador/driver de BCD para 7 segmentos).

(a) Diagrama de pinos

(b) Smbolo lgico

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

339

Teste de Lmpada Quando um nvel BAIXO aplicado na entrada LT e BIRBO for nvel ALTO, todos os 7 segmentos do display so ligados. O teste de lmpada usado para verificar se algum segmento est queimado. Supresso de Zero A supresso de zero uma caracterstica usada por displays de mltiplos dgitos para apagar os zeros no necessrios. Por exemplo, num display de 6 dgitos o nmero 6,4 pode ser mostrado como 006,400 se os zeros no forem apagados. O apagamento dos zeros no incio do nmero denominado de supresso de zeros mais significativos e o apagamento de zeros no final do nmero denominado de supresso de zeros menos significativos. Tenha em mente que apenas os zeros no necessrios so apagados. Com a supresso de zeros o nmero 030,080 ser mostrado como 30,08 (os zeros essenciais so mantidos). A supresso de zero no CI 74LS47 realizada usando as funes RBI e BIRBO . RBI a entrada de apagamento e RBO a sada de apagamento no 74LS47; essas so usadas para supresso de zeros. BI a entrada de apagamento que compartilha o mesmo pino com RBO ; em outras palavras, o pino BIRBO pode ser usado como uma entrada ou uma sada. Quando usado como BI (entrada de apagamento), todas as sadas de segmentos so nvel ALTO (desativadas) quando BI for nvel BAIXO, o que anula todas as outras entradas. A funo BI no faz parte da capacidade de supresso de zeros do dispositivo. Todas as sadas de segmentos estaro desativadas (nvel ALTO) se um cdigo zero (0000) for colocado nas entradas BCD e se sua entrada RBI estiver em nvel BAIXO. Isso faz com que o display apague e produza um nvel BAIXO em RBO .
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1

A supresso de zeros resulta em zeros mais significativos e menos significativos num nmero no mostrado no display.

1 0 0 1

RBI LT

RBI LT

RBI LT

8 4

2 1

RBI LT

4 2

74LS47
g f e d c b a BI/RBO g f e

74LS47
d c b a BI/RBO g f e

74LS47
d c b a BI/RBO g f e

74LS47
d c b a BI/RBO

Apagado Apagado (a) Ilustrao da supresso de zeros mais significativos.

0 1 0 1

0 1 1 1

0 0 0 0

0 0 0 0

RBI LT

RBI LT

RBI LT

8 4

2 1

RBI LT

4 2

74LS47
g f e d c b a BI/RBO g f e

74LS47
d c b a BI/RBO g f e

74LS47
d c b a BI/RBO g f e

74LS47
d c b a BI/RBO

dp (b) Ilustrao da supresso de zeros menos significativos.

Apagado

Apagado

FIGURA 636

Exemplo de supresso de zeros usando um decodificador/driver de BCD para 7 segmentos (74LS47).

340

S I S T E M A S D I G I TA I S

O diagrama lgico na Figura 636(a) ilustra a supresso de zeros mais significativos para um nmero inteiro. A posio do dgito mais significativo (mais esquerda) estar sempre apagada se um cdigo zero estiver nas entradas BCD porque a entrada RBI do decodificador mais significativo colocada em nvel BAIXO pela conexo em GND. A sada RBO de cada decodificador conectada entrada RBI do prximo decodificador de menor ordem de forma que todos os zeros esquerda do primeiro dgito diferente de zero sejam apagados. Por exemplo, na parte (a) da figura os dois dgitos mais significativos so zeros e, portanto, esto apagados. Os dois dgitos restantes, 3 e 9, so mostrados. O diagrama lgico visto na Figura 636(b) ilustra a supresso de zeros menos significativos para um nmero fracionrio. O dgito de menor ordem (mais direita) sempre apagado se o cdigo do zero estiver nas entradas BCD porque a entrada RBI est conectada em GND. A sada RBO de cada decodificador est conectada na entrada RBI do prximo decodificador de ordem maior de forma que todos os zeros direita do primeiro dgito diferente de zero so apagados. Na parte (b) da figura, os dois dgitos de menor ordem so zeros e, portanto, so apagados. Os dois dgitos restantes, 5 e 7, so mostrados. Para combinar a supresso de zeros mais e menos significativos em um display e ter a capacidade de indicao de ponto (vrgula) decimal, necessria uma lgica adicional.

SEO 65 REVISO

1. Um decodificador de 3 linhas para 8 linhas pode ser usado para a decodificao de octal para decimal. Quando um binrio 101 for colocado nas entradas, qual linha de sada ativada? 2. Quantos CIs 74HC154 (decodificador 1 de 16) so necessrios para decodificar um nmero binrio de 6 bits? 3. Voc escolheria um decodificador/driver com sadas ativas em nvel ALTO ou BAIXO para acionar um display de LEDs do tipo catodo comum?

6-6

CODIFICADORES
Um codificador um circuito lgico que realiza essencialmente a funo inversa do decodificador. Um codificador aceita um nvel ativo em uma de suas entradas representando um dgito, tal como um dgito decimal ou octal, e o converte em uma sada codificada, tal como binrio ou BCD. Codificadores tambm podem ser implementados para codificar vrios smbolos e caracteres alfabticos. O processo de converso de smbolos familiares ou nmeros para um formato codificado denominado de codificao. Ao final do estudo desta seo voc dever ser capaz de: Determinar a lgica para um codificador decimal Explicar a finalidade da caracterstica de prioridade em codificadores Descrever um codificador de prioridade de decimal para BCD (74HC154) Descrever um codificador de prioridade de octal para binrio (74LS148) Expandir um codificador Usar um codificador numa aplicao especfica

Codificador de Decimal para BCD


Este tipo de codificador tem dez entradas uma para cada dgito decimal e quatro sadas correspondentes ao cdigo BCD, conforme mostra a Figura 637. Esse um codificador bsico de 10 linhas para 4 linhas. O cdigo BCD (8421) mostrado na Tabela 66. A partir dessa tabela podemos determinar a relao entre cada bit BCD e os dgitos decimais em ordem para analisar a lgica. Por exemplo, o bit mais significativo do cdigo BCD, A3, sempre nvel 1 para o dgito decimal 8 ou 9. Portanto, pode-se escrever uma expresso OR para o bit A3 em termos dos dgitos decimais como A3 8 9

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

341

Entrada decimal

DEC/BCD 0 1 2 1 3 2 4 4 5 8 6 7 8 9

Sada BCD FIGURA 637

Smbolo lgico para um codificador de decimal para BCD.


TA B E L A 6 6

DGITO DECIMAL 0 1 2 3 4 5 6 7 8 9

A3 0 0 0 0 0 0 0 0 1 1

CDIGO BCD A2 A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0

A0 0 1 0 1 0 1 0 1 0 1

O bit A2 sempre nvel 1 para o dgito decimal 4, 5, 6 ou 7 e pode ser expresso como uma funo OR conforme a seguir: A2 4 5 6 7 O bit A1 sempre nvel 1 para o dgito decimal 2, 3, 6 ou 7 e pode ser expresso como A1 2 3 6 7 Finalmente, A0 sempre nvel 1 para o dgito decimal 1, 3, 5, 7 ou 9. A expresso para A0 A0 1 3 5 7 Agora vamos implementar o circuito lgico necessrio para a codificao de cada dgito decimal para o cdigo BCD usando as expresses lgicas desenvolvidas. Para formar cada sada BCD basta simplesmente realizar uma operao OR entre as linhas de entrada dos dgitos decimais apropriados. A lgica do codificador bsico resultante dessas expresses mostrada na Figura 638.
1 A0 2 3 A1 4 5 6 7 8 9 A3 (MSB) A2 (LSB) FIGURA 638
NOTA: COMPUTAO

Um assemblador pode ser idealizado como um software codificador porque ele interpreta as instrues mnemnicas com as quais um programa escrito e executa a codificao aplicvel para converter cada mnemnico para uma instruo em cdigo de mquina (uma srie de 1s e 0s) a qual o computador pode entender. Como exemplos de mnemnicos temos ADD, MOV (mover dados), MUL (multiplicar), XOR, JMP (jump) e OUT (sada para uma porta de I/O).

Diagrama lgico bsico de um codificador de decimal para BCD. Uma entrada de dgito 0 no necessria porque as sadas BCD so todas nvel BAIXO quando no existirem entradas em nvel ALTO.

342

S I S T E M A S D I G I TA I S

A operao bsica do circuito visto na Figura 638 a seguinte: quando um nvel ALTO aparece em uma das linhas de entrada de dgito decimal, os nveis apropriados aparecem nas quatro linhas de sada BCD. Por exemplo, se a linha de entrada 9 for nvel ALTO (considerando que todas as outras linhas de entrada estejam em nvel BAIXO), essa condio produzir um nvel ALTO nas sadas A0 e A3 e um nvel BAIXO nas sadas A1 e A2, que o cdigo BCD (1001) para o decimal 9. Codificador de Prioridade de Decimal para BCD Esse tipo de codificador realiza a mesma funo de codificao bsica discutida anteriormente. Um codificador de prioridade oferece tambm uma flexibilidade adicional na qual ele pode ser usado em aplicaes que requerem deteco de prioridade. A funo de prioridade significa que o codificador produzir uma sada BCD correspondente entrada do dgito decimal mais significativo que estiver ativado ignorando qualquer outra entrada ativa menos significativa. Por exemplo, se as entradas 6 e 3 estiverem ativas, a sada BCD ser 0110 (que representa o decimal 6).

UM CODIFICADOR DE DECIMAL PARA BCD (74HC147)


O CI 74HC147 um codificador de prioridade com entradas ativas em nvel BAIXO (0) para os dgitos decimais de 1 a 9 e sadas BCD ativas em nvel BAIXO conforme indicado no smbolo lgico mostrado na Figura 639. Uma sada BCD zero representada quando nenhuma das entradas estiver ativa. Os nmeros dos pinos do dispositivo esto entre parnteses. Esse dispositivo pode ser comercializado em outras famlias CMOS ou TTL. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha esse livro.
VCC (16) (11) D4 1 D5 2 D6 3 D7 4
16 VCC 15 NC 14 A3 13 D3 12 D2 11 D1 10 D9 9 A0

(12) (13) (1) (2) (3) (4) (5) (10)

1 2 3 4 5 6 7 8 9

HPRI/BCD

1 2 4 8

FIGURA 639

A0 (7) A1 (6) A2 (14) A3

(9)

D8 5 A2 6 A1 7 GND 8 (a) Diagrama de pinos

Diagrama de pinos e smbolo lgico para o codificador de prioridade de decimal para BCD 74HC147 (HPRI significa highest value input has priority a entrada de valor mais alto tem prioridade).

(8) GND (b) Smbolo lgico

UM CODIFICADOR DE 8 LINHAS PARA 3 LINHAS (74LS148)


O CI 74LS148 um codificador de prioridade que tem oito entradas ativas em nvel baixo e trs sadas binrias ativas em nvel ALTO, conforme mostra a Figura 640. Esse dispositivo pode ser usado para converter entradas octal (lembre-se que os dgitos octais so de 0 a 7) para um cdigo binrio de 3 bits. Para habilitar o dispositivo, a entrada EI (entrada de habilitao) tem que ser nvel BAIXO. Ele tambm tem a sada EO (sada de habilitao) e a sada GS para fins de expanso. A sada EO nvel BAIXO quando a entrada EI for nvel BAIXO e nenhuma das entradas (de 0 a 7) estiver ativa. A sada GS nvel BAIXO quando a entrada EI for nvel BAIXO e qualquer uma das entradas estiver ativa. Esse dispositivo pode

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

343

ser comercializado em outras famlias TTL ou CMOS. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha esse livro.
VCC (16) (5) (10) (11) (12) (13) (1) (2) (3) (4) HPRI/BIN EI EO GS 0 1 2 3 4 5 6 7 (8) GND 1 2 4 (15) (14) (9) (7) (6) A0 A1 A2

FIGURA 640

Smbolo lgico para o codificador de 8 para 3 linhas 74LS148.

O CI 74LS148 pode ser expandido para um codificador de 16 linhas para 4 linhas conectando a sada EO do codificador mais significativo na entrada EI do codificador menos significativo e fazendo uma operao OR negativa entre as correspondentes sadas binrias como mostra a Figura 641. A sada EO usada como o quarto bit (MSB). Essa configurao particular produz sadas ativas em nvel ALTO para o nmero binrio de 4 bits.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

2 3

EI

EI

74LS148
EO 1 2 4 GS EO

74LS148
1 2 4 GS

FIGURA 641

A0

A1

A2

A3

Um codificador de 16 linhas para 4 linhas usando CIs 74LS148 e lgica externa.

EXEMPLO 611 Se aparecerem nveis BAIXOs nos pinos 1, 4 e 13 do CI 74HC147 mostrado na Figura 639, indique o estado das quatro sadas. Todas as outras entradas esto em nvel ALTO.
Soluo

O pino 4 a entrada de dgito decimal mais significativo que tem um nvel BAIXO e representa o decimal 7. Portanto, os nveis de sada indicam o cdigo BCD para o decimal 7 onde A0 o LSB e A3 o MSB. A sada A0 nvel BAIXO, A1 nvel BAIXO, A2 nvel BAIXO e A3 nvel ALTO. Quais so as sadas do CI 74HC147 se todas as entradas estiverem em nvel BAIXO? E se todas as entradas estiverem em nvel ALTO?

Problema relacionado

344

S I S T E M A S D I G I TA I S

Uma Aplicao
Um exemplo de aplicao clssica um codificador de teclado. Os dez dgitos decimais no teclado de um computador, por exemplo, tem que ser codificado para ser processado pelo circuito lgico. Quando uma das teclas pressionada, o dgito decimal codificado para o cdigo BCD correspondente. A Figura 642 mostra a configurao de um codificador de teclado simples usando um CI codificador de prioridade 74HC147. As teclas so representadas por dez chaves push-button, cada uma com um resistor de pull-up (elevador) para +V. O resistor de pull-up garante que a linha ser nvel ALTO quando a tecla no estiver pressionada. Quando a tecla for pressionada, a linha conectada em GND, sendo que um nvel BAIXO aplicado na entrada correspondente do codificador. A tecla zero no conectada porque a sada BCD representa zero quando nenhuma das teclas pressionada. A sada BCD complementada do codificador vai para um dispositivo de armazenamento, sendo que cada cdigo BCD sucessivo armazenado at que o nmero completo tenha sido digitado. Os mtodos para armazenamento de nmeros BCD e dados binrios so abordados em captulos posteriores.
+V

R7

R8

R9

9 HPRI/BCD 1 2 3 4 5 6 7 8 9

R4

R5

R6

1 2 4 8

A0 A1 A2 A3

Complemento BCD

R1

R2

R3

74HC147

R0 Todas as linhas de complemento BCD so nvel ALTO indicando um 0. Nenhuma codificao necessria.

FIGURA 642

Um codificador de teclado simplificado.

SEO 66 REVISO

1. Suponha que sejam aplicados nveis ALTOs nas entradas 2 e 9 do circuito visto na Figura 638. (a) Quais so os estados das linhas de sada? (b) Elas representam um cdigo BCD vlido? (c) Qual a restrio na lgica de codificao mostrada na Figura 638? 2. (a) Quais so os estados das sadas A3A2 A1A0 quando so aplicados nveis BAIXOs nos pinos 1 e 5 do CI 74HC147 visto na Figura 639? (b) O que essa sada representa?

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

345

6-7

CONVERSORES DE CDIGOS

Nesta seo, analisaremos alguns mtodos de utilizao de circuitos lgicos combinacionais para converter de um cdigo para outro. Ao final do estudo desta seo voc dever ser capaz de: Explicar o processo da converso de binrio para BCD entre binrio e cdigos Gray

Usar portas EX-OR para converses

Coverso de BCD para Binrio


Um mtodo de converso de cdigo BCD para binrio usa circuitos somadores. O processo bsico de converso o seguinte: 1. O valor, ou o peso, de cada bit do nmero BCD representado por um nmero binrio. 2. Todas as representaes binrias dos pesos dos bits que so 1s no nmero BCD so somadas. 3. O resultado dessa adio o equivalente binrio do nmero BCD. Uma descrio mais concisa dessa operao : Os nmeros binrios que representam os pesos dos bits BCD so somados para produzir o nmero binrio total. Vamos examinar um cdigo BCD de 8 bits (que representa um nmero decimal de 2 dgitos) para entender as relaes entre BCD e binrio. Por exemplo, j sabemos que o nmero decimal 87 pode ser expresso em BCD como 1000
r

0111
r

O grupo de 4 bits mais esquerda representa 80 e o grupo de 4 bits mais direita representa 7. Ou seja, o grupo mais esquerda tem um peso de 10 e o grupo mais direita tem um peso de 1. Dentro de cada grupo, o peso binrio de cada bit o seguinte: Dezenas Peso: Indicao de bit: 80 B3 40 B2 20 B1 10 B0 8 A3 Unidades 4 A2 2 A1 1 A0

O equivalente binrio de cada bit BCD um nmero binrio que representa o peso desse bit dentro do nmero BCD total. Essa representao dada na Tabela 67.
TA B E L A 6 7

BIT BCD A0 A1 A2 A3 B0 B1 B2 B3

PESO EM BCD 1 2 4 8 10 20 40 80

(MSB) 64 0 0 0 0 0 0 0 1

REPRESENTAO BINRIA 32 16 8 4 2 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0

(LSB) 1 1 0 0 0 0 0 0 0

Representaes em binrio de pesos de bits BCD

346

S I S T E M A S D I G I TA I S

Se as representaes binrias para os pesos de todos os 1s no nmero BCD so somadas, o resultado o nmero binrio que corresponde ao nmero BCD. O Exemplo 612 ilustra isso.

EXEMPLO 612 Converta os nmeros BCD 00100111 (decimal 27) e 100110000 (decimal 98) para binrio.
Soluo

Escreva as representaes binrias dos pesos de todos os 1s que aparecem nos nmeros para, em seguida, som-los. 80 0 40 20 10 8 4 2 1 0 1 0 0 1 1 1

7 0000001 7 0000010 7 0000100 7 + 0010100


0011011 80 1 40 20 10 8 4 2 1 0 0 1 1 0 0 0

1 2 4 20 Nmero binrio para o decimal 27

7 0001000 7 0001010 7 + 1010000


1100010
Problema relacionado

8 10 80 Nmero binrio para o decimal 98

Mostre o processo de converso do nmero BCD 01000001 para binrio.

Com esse procedimento bsico em mente, vamos ver como o processo pode ser implementado com circuitos lgicos. Uma vez que a representao binria para cada 1 no nmero BCD seja determinada, circuitos somadores podem ser usados para somar os 1s em cada coluna da representao binria. Os 1s ocorrem numa dada coluna apenas quando o bit BCD correspondente for 1. A ocorrncia de um BCD 1 pode portanto ser usada para gerar o binrio 1 prprio na coluna apropriada na estrutura do somador. Para operar com um cdigo BCD de dois dgitos decimais (duas dcadas), so necessrias oito linhas de entrada BCD e sete sadas binrias. (So usados sete bits para representar nmeros binrios at noventa e nove).

Converso de Binrio para Cdigo Gray e Vice-Versa


O processo bsico para converses Gray-binrio foi abordado no Captulo 2. Para essas converses podem ser usadas portas EX-OR. Podem ser usados tambm dispositivos de lgica programvel (PLDs) para essas converses de cdigo. A Figura 643 mostra um conversor de cdigo binrio para Gray de 4 bits e a Figura 644 ilustra um conversor de Gray para binrio de 4 bits.
Binrio B0 B1 FIGURA 643 B2 B3 Cdigo Gray G0 (LSB) G1 G2 G3 (MSB)

Lgica de converso de binrio para Gray de 4 bits. Abra o arquivo F06-43 para verificar a operao.

C A P T U LO 6
Cdigo Gray G0 Binrio B0 (LSB)

FUNES

DE

L G I C A C O M B I N AC I O N A L

347

G1

B1 FIGURA 644

G2 G3

B2 B3 (MSB)

Lgica de converso de Gray para binrio de 4 bits. Abra o arquivo F06-44 para verificar a operao.

EXEMPLO 613 (a) Converta o nmero binrio 0101 para cdigo Gray usando portas EX-OR. (b) Converta o cdigo Gray 1011 para binrio usando portas EX-OR.
Soluo

(a) 01012 0111 em cdigo Gray. Veja a Figura 645(a). (b) 1011 em cdigo Gray 11012. Veja a Figura 645(b).
Cdigo Gray Binrio 1 0 1 0 FIGURA 645 (a) Cdigo Gray 1 1 1 1 0 0 1 (b) 1 1 0 1 Binrio 1

Problema relacionado

Quantas portas EX-OR so necessrias para converter um binrio de 8 bits em cdigo Gray?

SEO 67 REVISO

1. Converta o nmero BCD 10000101 para binrio. 2. Desenhe o diagrama lgico para a converso de um nmero binrio de 8 bits para o cdigo Gray.

6-8

MULTIPLEXADORES (SELETORES DE DADOS)

Um multiplexador (MUX) um dispositivo que permite que informaes digitais de diversas fontes sejam encaminhadas para uma nica linha para serem transmitidas nessa linha para um destino comum. Um multiplexador bsico tem vrias linhas de entrada de dados e uma nica linha de sada. Ele tambm possui entradas de seleo de dados, as quais permitem que os dados digitais de quaisquer entradas sejam comutados para a linha de sada. Os multiplexadores tambm so conhecidos como seletores de dados. Ao final do estudo desta seo voc dever ser capaz de: Explicar a operao bsica de um multiplexador Descrever os CIs multiplexadores 74LS151 e 74HC157 Expandir um multiplexador para poder operar com mais entradas de dados Usar um multiplexador como um gerador de expresses lgicas

348

S I S T E M A S D I G I TA I S

Em um multiplexador, os dados passam das diversas linhas para uma linha.

A Figura 646 mostra o smbolo lgico para um multiplexador (MUX) de 4 bits. Observe que existem duas linhas de seleo de dados porque com dois bits de seleo, qualquer uma das quatro linhas de entrada de dados pode ser selecionada.

MUX Seleo de dados S0 S1 D0 FIGURA 646 Entrada de dados D1 D2 D3

0 1 0 1 2 3 Y Sada de dados

Smbolo lgico para um seletor/multiplexador de dados 1 de 4.

Na Figura 646, um cdigo de 2 bits nas entradas de seleo de dados (S) permitem que o dado na entrada selecionada passe para a sada de dados. Se um binrio 0 (S1 = 0 e S0 = 0) for aplicado nas linhas de seleo de dados, o dado na entrada D0 aparece na linha de sada de dados. Se um binrio 1 (S1 = 0 e S0 = 1) for aplicado nas linhas de seleo de dados, o dado na entrada D1 aparece na linha de sada de dados. Se um binrio 2 (S1 = 1 e S0 = 0) for aplicado, o dado na entrada D2 aparece na linha de sada de dados. Se um binrio 3 (S1 = 1 e S0 = 1) for aplicado, o dado na entrada D3 comutado para a linha de sada de dados. A Tabela 68 mostra um resumo dessa operao.
TA B E L A 6 8

Seleo de dados para um multiplexador 1 de 4

ENTRADAS DE SELEO DE DADOS S1 S0 0 0 1 1 0 1 0 1

ENTRADA SELECIONADA D0 D1 D2 D3

NOTA: COMPUTAO

Um barramento uma via ao longo da qual sinais eltricos so enviados de um ponto para outro no computador. Numa rede de computadores, um barramento compartilhado aquele que est conectado a todos os microprocessadores do sistema com a finalidade de troca de dados. Um barramento compartilhado pode conter dispositivos de memria e de entrada/sada (in/out) os quais podem ser acessados por todos os microprocessadores do sistema. O acesso ao barramento compartilhado controlado pelo rbitro de barramento (um multiplexador de classificaes) o qual permite que apenas um microprocessador de cada vez use o barramento compartilhado do sistema.

Agora vamos pensar no circuito lgico necessrio para realizar essa operao de multiplexao. A sada de dados igual ao estado da entrada selecionada. Portanto, podemos deduzir uma expresso para a sada em termos da entrada de dados e das entradas de seleo. A sada de dados igual a D0 apenas se S1 = 0 e S0 = 0: D0S1S0 . A sada de dados igual a D1 apenas se S1 = 0 e S0 = 1: D1S1S0 . A sada de dados igual a D2 apenas se S1 = 1 e S0 = 0: D2S1S0 . A sada de dados igual a D3 apenas se S1 = 1 e S0 = 1: D3S1S0 . Quando esses termos so relacionados por uma operao OR, a expresso total para a sada de dados Y = D0S1S0 + D1S1S0 + D2S1S0 + D3S1S0 A implementao dessa equao requer quatro portas AND de 3 entradas, uma porta OR de 4 entradas e dois inversores para gerar o complemento de S1 e S0, conforme mostra a Figura 647. Como os dados podem ser selecionados a partir de qualquer uma das linhas de entrada, esse circuito tambm denominado de seletor de dados.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

349

S0 S1 D0 D1

S0 S1

FIGURA 647

Y D2 D3

Diagrama lgico para um multiplexador de 4 entradas. Abra o arquivo F06-47 para verificar a operao.

EXEMPLO 614 As formas de onda da entrada de dados e das entradas de seleo de dados vistas na Figura 648(a) so aplicadas no multiplexador mostrado na Figura 647. Determine a forma de onda de sada em relao s entradas.
D0 D1 D2 D3 S0 (a) S1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1

(b) FIGURA 648

Y D0 D1 D2 D3 D0 D1 D2 D3

Soluo

Os estados binrios das entradas de seleo de dados durante cada intervalo determina qual dado de entrada selecionado. Observe que as entradas de seleo de dados passam pela seqncia binria repetitiva: 00, 01, 10, 11, 00, 01, 10, 11 e assim por diante. A forma de onda de sada resultante mostrada na Figura 648(b). Construa um diagrama de temporizao mostrando todas as entradas e a sada se as formas de onda de S0 e S1, vistas na Figura 648(b), forem trocadas entre si.

Problema relacionado

UM SELETOR/MULTIPLEXADOR DE DADOS QUDRUPLO DE 2 ENTRADAS (74HC157)


O CI 74HC157, bem como a sua verso LS, consiste em quatro multiplexadores de 2 entradas separados. Cada um dos quatro multiplexadores compartilha a linha de seleo de dados e a entrada de habilitao (EN). Como existem apenas duas entradas a serem selecionadas em cada multiplexador, uma nica entrada de seleo de dados suficiente.

350

S I S T E M A S D I G I TA I S

Um nvel BAIXO na entrada de habilitao permite que o dado da entrada selecionada passe para a sada. Um nvel ALTO na entrada evita a passagem do dado para a sada; ou seja, com a entrada nesse estado os multiplexadores esto desabilitados. Esse dispositivo pode ser comercializado em outras famlias CMOS e TTL. Verifique o site da Texas Instruments (www.ti.com) ou o CDROM da Texas Instruments que acompanha esse livro. O Smbolo Lgico ANSI/IEEE O diagrama de pinos para o CI 74HC157 mostrado na Figura 649(a). O smbolo lgico ANSI/IEEE para o CI 74HC157 mostrado na Figura 649(b). Observe que os quatro multiplexadores so indicados por um contorno retangular e que as entradas comuns aos quatro multiplexadores so indicadas como entradas de um bloco com entalhes na parte superior, o qual denominado de bloco de controle comum. Todas as identificaes dentro do bloco MUX superior se aplicam aos outros blocos abaixo dele.
Habilitao Seleo de dados 1A 1B (15) (1) (2) (3)

SELEO DE DADOS 1 1A 2 1B 3 1Y 4 2A 5 FIGURA 649 2B 6 2Y 7 GND 8 (a) Diagrama de pinos

16 VCC 15 HABILITAO 14 4A 13 4B 12 4Y 11 3A 10 3B 9 3Y

EN G1 1 1 MUX (4) (7) (9) (12)

1Y 2Y 3Y 4Y

Diagrama de pinos e smbolo lgico para o CI 74HC157 (quatro seletores/multiplexadores de dados de 2 entradas).

(5) 2A (6) 2B (11) 3A (10) 3B (14) 4A (13) 4B (b) Smbolo lgico

Observe as identificaes 1 e 1 nos blocos MUX e a identificao G1 no bloco de controle comum. Essas identificaes so um exemplo do sistema de notao de dependncia especificado no padro 91-1984 da ANSI/IEEE. Nesse caso, G1 indica uma relao AND entre a entrada de seleo de dados e as entradas de dados com indicaes 1 ou 1 . (O 1 significa que a relao AND se aplica ao complemento da entrada G1). Em outras palavras, quando a entrada de seleo de dados for nvel ALTO, as entradas B dos multiplexadores so selecionadas; e quando a entrada de seleo de dados for nvel BAIXO, as entradas A so selecionadas. Um G sempre usado para indicar uma dependncia AND. Outros aspectos da notao de dependncia so apresentados em momentos apropriados ao longo desse livro.

UM SELETOR/MULTIPLEXADOR DE DADOS DE 8 ENTRADAS (74LS151)


O CI 74LS151 tem oito entradas de dados (D0D7) e, portanto, trs entradas de seleo de dados, ou endereo, (S0S2). Trs bits so necessrios para selecionar qualquer uma das oi3 to entradas de dados (2 = 8). Um nvel BAIXO na entrada de habilitao permite que a entrada de dados selecionada passe para a sada. Observe que a sada de dados e o seu complemento esto disponveis. A Figura 650(a) mostra o diagrama de pinos e a parte (b) mostra o smbolo lgico. Nesse caso no existe um bloco de controle comum porque existe apenas um multiplexador a ser controlado, e no quatro como no CI 74HC157. A indicao G 0 7 dentro do smbolo lgico representa a relao AND entre as entradas de seleo de dados e cada uma das entradas de dados (de 0 a 7). Esse dispositivo pode ser comercializado em outras famlias TTL e CMOS. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha este livro.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

351

MUX Habilitao D3 1 D2 2 D1 3 D0 4 Y 5 Y 6 HABILITAO 7 GND 8 (a) Diagrama de pinos


16 VCC 15 D4 14 D5 13 D6 12 D7 11 S0 10 S1 9 S2

(7) (11) (10) (9) (4) (3) (2) (1) (15) (14) (13) (12)

EN

S0 S1 S2 D0 D1 D2 D3 D4 D5 D6 D7

0
G0 7

2 0 1 2 3 4 5 6 7
FIGURA 650

(5) (6)

Y Y

(b) Smbolo lgico

Diagrama de pinos e smbolo lgico para o CI 74LS151 (seletor/multiplexador de dados de 8 entradas).

EXEMPLO 615 Use CIs 74LS151 e qualquer outra lgica necessria para multiplexar 16 linhas de dados em uma nica linha de dados de sada.
Soluo

A Figura 651 mostra uma implementao desse sistema. So necessrios quatro bits para selecionar uma das 16 entradas de dados (24 = 16). Nessa aplicao a entrada de habilitao usada como o bit de seleo de dados mais significativo. Quando o MSB no cdigo de seleo de dados for nvel BAIXO, o CI 74LS151 esquerda ser habilitado, sendo que um dos dados de entrada (D0 a D7) ser selecionado pelos outros trs bits de seleo de dados. Quando o MSB da seleo de dados for nvel ALTO, o CI 74LS151 direita ser habilitado, sendo que uma das entradas de dados (D8 a D15) ser selecionada. O dado da entrada selecionada passa ento pela porta OR negativa saindo pela nica linha de sada.

1/6 74HC04 S0 S1 S2 S3 D0 D1 D2 D3 D4 D5 D6 D7 EN 0 2 MUX


0 G 7

EN 0 2

MUX
0 G 7

FIGURA 651

0 1 2 3 4 5 6 7 74LS151

D8 D9 D10 D11 D12 D13 D14 D15

0 1 2 3 4 5 6 7 74LS151

Y Y 1/4 74HC00

Um multiplexador de 16 entradas.

Problema relacionado

Determine os cdigos nas entradas de seleo necessrios para selecionar cada uma das seguintes entradas de dados: D0, D4, D8 e D13.

352

S I S T E M A S D I G I TA I S

Aplicaes
Multiplexador para Display de 7 Segmentos A Figura 652 mostra um mtodo simplificado de multiplexao de nmeros BCD para displays de 7 segmentos. Nesse exemplo so mostrados nmeros de 2 dgitos em displays de 7 segmentos usando um nico decodificador de BCD para 7 segmentos. Esse mtodo bsico de multiplexao de displays pode ser estendido para sistemas com qualquer nmero de dgitos.

Em nvel BAIXO seleciona A 3 A 2 A 1 A 0 Em nvel ALTO seleciona B 3 B 2 B 1 B 0

Seleo de dados

EN G1

BCD/7 se g a

A0 B0 A1 B1 A2 B2 A3 B3

1 1

MUX

A B C

b c d e f

D 74LS157 74LS47

LSD BCD: A 3 A 2 A 1 A 0 MSD BCD: B 3 B 2 B 1 B 0

Displays de catodo comum

Em nvel BAIXO seleciona o LSD Em nvel ALTO seleciona o MSD Decodificador A1 1Y0 B1 *Pode ser necessrio um circuito de buffer drive adicional G1 (EN) 1Y1 1Y3 1Y4

Dgito B (MSD)

Dgito B (LSD)

* *

FIGURA 652

Lgica simplificada de multiplexao de displays de 7 segmentos.

Em nvel BAIXO habilita o display de 7 segmentos do tipo anodo comum


1 74LS139 2

A operao bsica descrita logo a seguir. Os dois dgitos BCD (A3A2A1A0 e B3B2B1B0) so aplicados nas entradas do multiplexador. Uma onda quadrada aplicada na linha de seleo de dados, sendo que quando essa linha for nvel BAIXO, os bits A (A3A2A1A0) passam para as entradas do decodificador de BCD para 7 segmentos (74LS47). Um nvel BAIXO na entrada de seleo de dados aplicado tambm na entrada A1 do decodificador de 2 linhas para 4 linhas (74LS139), ativando ento a sada 0 deste CI e habilitando o display do dgito A conectando efetivamente o seu terminal comum em GND. Desta forma, o dgito A estar ligado (on) e o dgito B desligado (off).

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

353

Quando a linha de seleo de dados for para nvel ALTO, os bits B (B3B2B1B0) passam para as entradas do decodificador de BCD para 7 segmentos. Alm disso, a sada 1 do CI decodificador 74LS139 ativada, habilitando ento o display do dgito B. Agora o dgito B estar ligado (on) e o dgito A desligado (off). O ciclo se repete na freqncia da onda quadrada na entrada de seleo de dados. Essa freqncia tem que ser alta o suficiente (cerca de 30 Hz) para evitar cintilaes (flickers) conforme os displays dos dgitos so multiplexados. Gerador de Funes Lgicas Uma aplicao til para um seletor/multiplexador de dados na gerao de funes lgicas combinacionais na forma de soma-de-produtos. Quando dessa forma, o dispositivo pode substituir portas discretas, podendo freqentemente diminuir bastante o nmero de CIs, e pode tornar muito fceis as alteraes de projetos. Para ilustrar, podemos usar um seletor/multiplexador de dados de 8 entradas (74LS151) para implementar qualquer funo lgica especificada de 3 variveis sendo as variveis conectadas nas entradas de seleo de dados e cada entrada de dado submetida ao nvel lgico necessrio de acordo com a tabela-verdade para a funo em questo. Por exemplo, se a funo for nvel 1 quando a combinao de variveis for A2A1 A0, a entrada 2 (selecionada por 010) dever estar conectada ao nvel ALTO. Esse nvel ALTO passar para a sada quando essa combinao particular de variveis ocorrer nas linhas de seleo de dados. Um exemplo ajudar a esclarecer essa aplicao.

EXEMPLO 616 Implemente a funo lgica especificada na Tabela 69 usando um CI 74LS151 (seletor/multiplexador de dados de 8 entradas). Compare esse mtodo com uma implementao que usa portas lgicas discretas.
TA B E L A 6 9

A2 0 0 0 0 1 1 1 1

ENTRADAS A1 0 0 1 1 0 0 1 1

A0 0 1 0 1 0 1 0 1

SADA Y 0 1 0 1 0 1 1 0

Soluo

Observe a partir da tabela-verdade que Y nvel 1 para as seguintes combinaes das variveis de entrada: 001, 011, 101 e 110. Para todas as outras combinaes, Y nvel 0. Para essa funo ser implementada com o seletor de dados definido, a entrada de dados selecionada para cada uma das combinaes apresentadas tem que ser conectada ao nvel ALTO (5 V). Todas as outras entradas de dados tm que ser conectadas ao nvel BAIXO (GND), conforme mostra a Figura 653. A implementao dessa funo com portas lgicas necessitaria de quatro portas AND de 3 entradas, uma porta OR de 4 entradas e trs inversores, a menos que essa expresso possa ser simplificada.

354

S I S T E M A S D I G I TA I S

MUX EN A0 Variveis de entrada A1 A2 2 0 +5 V 1 2 3 4 FIGURA 653 5 6 7 74LS151 Y = A2 A1A 0 + A2 A1A 0 + A2 A1A 0 + A2 A1A 0 0
G0 7

Seletor/multiplexador de dados conectado como um gerador de funes lgicas de 3 variveis.

Problema relacionado

Use o CI 74LS151 para implentar a seguinte expresso: Y A2 A1 A0 + A2 A1 A0 + A2A1 A0

O Exemplo 616 ilustra como um seletor de dados de 8 entradas pode ser usado como um gerador de funo lgica para trs variveis. Na realidade, esse dispositivo tambm pode ser usado como um gerador de funo lgica de 4 variveis fazendo uso de um dos bits (A0) em conjunto com as entradas de dados. Uma tabela-verdade de 4 variveis tem 16 combinaes das variveis de entrada. Quando um seletor de dados de 8 bits usado, cada entrada selecionada duas vezes: a primeira vez quando A0 nvel 0 e a segunda vez quando A0 nvel 1. Com isso em mente, as regras a seguir podem ser aplicadas (Y a sada e A0 o bit menos significativo): 1. Se Y = 0 nas duas vezes em que uma dada entrada for selecionada por uma certa combinao de variveis de entrada, A3A2A1, conecte essa entrada de dados em GND (0). 2. Se Y = 1 nas duas vezes em que uma dada entrada for selecionada por uma certa combinao de variveis de entrada, A3A2A1, conecte essa entrada de dados em +V (1). 3. Se Y for diferente nas duas vezes em que uma dada entrada de dados for selecionada por uma certa combinao de variveis de entrada, A3A2A1, e se Y = A0, conecte essa entrada de dados em A0. 4. Se Y for diferente nas duas vezes em que uma dada entrada de dados for selecionada por uma certa combinao de variveis de entrada, A3A2A1, e se Y = A0, conecte essa entrada de dados em A0.

EXEMPLO 617 Implemente a funo lgica dada pela Tabela 610 usando um CI 74LS151 (seletor/multiplexador de dados de 8 entradas). Compare esse mtodo com uma implementao que usa portas lgicas discretas.
Soluo

As entradas de seleo de dados so A3A2A1. Na primeira linha da tabela, A3A2A1 = 000 e Y = A0. Na segunda linha, onde A3A2A1 novamente 000, Y = A0. Portanto, A0 conectada na entrada 0. Na terceira linha da tabela, A3A2A1 = 001 e Y = A0. Alm disso, na quarta linha, quando A3A2A1 tambm 001, Y = A0. Portanto, A0 invertida e conectada na entra-

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

355

TA B E L A 6 1 0

DGITO DECIMAL 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

ENTRADAS A2 A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

SADA Y 0 1 1 0 0 1 1 1 1 0 1 0 1 1 0 1

da 1. Essa anlise prossegue at que cada entrada seja conectada adequadamente de acordo com as regras especificadas. A implementao mostrada na Figura 654.

MUX EN A1 A2 A3 A0

0
G0 7

2 0 1 2
Y = A 3 A2 A1 A 0 + A 3 A2 A1 A 0 + A 3 A2 A1 A 0 + A3 A 2 A 1 A 0 + A 3 A 2 A 1 A 0 + A 3 A 2 A 1 A 0 + A3 A 2 A 1 A 0 + A 3 A 2 A 1 A 0 + A 3 A 2 A 1 A 0 + A3 A 2 A 1 A 0

+5 V

3 4 5 6 7
74LS151

FIGURA 654

Seletor/multiplexador de dados conectado como um gerador de funo lgica de 4 variveis.

Caso fosse implementado com portas lgicas, a funo necessitaria de dez portas AND de 4 entradas, uma porta OR de 10 entradas e quatro inversores, embora uma possvel simplificao reduzisse essas especificaes.
Problema relacionado

Na Tabela 610, se Y = 0 quando as entradas esto todas em zero e alternadamente for 1 e 0 para as linhas restantes da tabela, use um CI 74LS151 para implementar a funo lgica resultante.

356

S I S T E M A S D I G I TA I S

SEO 68 REVISO

1. Na Figura 647, D0 = 0, D1 = 0, D2 = 1, D3 = 0, S0 = 1 e S1 = 0. Qual o nvel lgico da sada? 2. Identifique cada dispositivo a seguir. (a) 74LS157 (b) 74LS151 3. Um CI 74LS151 tem alternadamente nveis BAIXO e ALTO em suas entradas de dados comeando por D0. As linhas de seleo de dados so recebem uma seqncia de contagem binria (000, 001, 010 e assim por diante) numa freqncia de 1 kHz. A entrada de habilitao nvel BAIXO. Descreva a forma de onda na sada de dados. 4. Descreva resumidamente a finalidade de cada um dos seguintes dispositivos vistos na Figura 652. (a) 74LS157 (b) 74LS47 (c) 74LS139

6-9

DEMULTIPLEXADORES
Um demultiplexador (DEMUX) basicamente inverte a funo da multiplexao. Ele recebe informaes digitais a partir de uma linha e as distribui para um determinado nmero de linhas de sada. Por essa razo, o demultiplexador tambm conhecido como distribuidor de dados. Conforme estudaremos, os decodificadores tambm podem ser usados como demultiplexadores. Ao final do estudo desta seo voc dever ser capaz de:

Explicar a operao bsica de um demultiplexador Descrever como o CI decodificador de 4 para 16 linhas 74HC154 pode ser usado como um demultiplexador Desenvolver o diagrama de temporizao para um demultiplexador com dados e entradas de seleo de dados especificadas

Em um demultiplexador, os dados so transferidos de uma linha para diversas linhas.

A Figura 655 mostra o circuito de um demultiplexador (DEMUX) de 1 linha para 4 linhas. A linha de entrada de dados est conectada em todas as portas AND. As duas linhas de seleo de dados habilitam uma porta de cada vez, e os dados que aparecem na linha de entrada de dados passam, atravs da porta selecionada, para a linha de sada de dados associada.

Entrada de dados

D0

D1 S0 FIGURA 655 Linhas de seleo S1 D3 D2

Linhas de sada de dados

Demultiplexador de 1 linha para 4 linhas.

EXEMPLO 618 A forma de onda de entrada de dados em srie e as entradas de seleo de dados (S0 e S1) so mostradas na Figura 656. Determine as formas de onda da sada de dados D0 a D3 para o demultiplexador visto na Figura 655.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

357

Entrada de dados S0 S1

D0 D1 D2 FIGURA 656 D3

1 1 0 1

0 0 1 1

Soluo

Observe que as linhas de seleo seguem uma seqncia binria de forma que cada bit sucessivo de entrada direcionado para D0, D1, D2 e D3 na seqncia, conforme mostra as formas de onda vistas na Figura 656. Desenvolva o diagrama de temporizao para o demultiplexador se as formas de onda de S0 e S1 forem invertidas.

Problema relacionado

O CI DEMULTIPLEXADOR 74HC154
J discutimos o CI decodificador 74HC154 sendo usado numa aplicao como um decodificador de 4 linhas para 16 linhas (Seo 65). Esse dispositivo e outros decodificadores tambm podem ser usados em aplicaes de demultiplexao. O smbolo lgico para esse dispositivo quando usado como um demultiplexador mostrado na Figura 657. Em aplicaes como demultiplexador, as linhas de entrada so usadas como linhas de dados. Uma das entradas de seleo de chip usada como linha de entrada de dados, enquanto a outra entrada de seleo de chip mantida em nvel BAIXO para habilitar a porta AND negativa interna na parte inferior do diagrama. Esse dispositivo pode ser comercializado em outras famlias CMOS ou TTL. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha esse livro.
DEMUX 0 1 2 3 4 5 6 0 7 0 8 G 15 9 3 10 11 12 13 14 & 15 EN (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (13) (14) (15) (16) (17) D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15

Linhas de seleo

(23) S0 (22) S1 (21) S2 (20) S3

Entrada (18) de dados (19)

FIGURA 657

O CI decodificador 74HC154 usado como um demultiplexador.

358

S I S T E M A S D I G I TA I S

SEO 69 REVISO

1. Em geral, como um decodificador pode ser usado como um demultiplexador? 2. O CI demultiplexador 74HC154 mostrado na Figura 657 tem um cdigo binrio de 1010 nas linhas de seleo de dados e a linha de entrada de dados nvel BAIXO. Quais so os estados das linhas de sada?

6-10

GERADORES/VERIFICADORES DE PARIDADE
medida que cdigos digitais so transferidos de um ponto para outro dentro de um sistema digital ou enquanto cdigos so transmitidos de um sistema para outro, podem ocorrer erros. Os erros nessas transferncias constituem alteraes indesejadas nos bits que constituem a informao codificada; ou seja, um nvel 1 pode mudar para 0, ou um 0 mudar para 1, devido ao mau funcionamento do componente ou em funo de rudo eltrico. Na maioria dos sistemas digitais a probabilidade de ocorrer erro num nico bit muito pequena, e a probabilidade de ocorrer erro em mais de um bit ainda menor. Contudo, quando ocorre um erro no detectado, ele pode causar srios problemas num sistema digital. Ao final do estudo desta seo voc dever ser capaz de:
Explicar o conceito de paridade Implementar um circuito de paridade bsico com portas EX-OR Descrever a operao bsica da gerao e da verificao de paridade Discutir a operao do CI gerador/verificador de paridade de 9 bits 74LS280 Discutir como a deteco de erro pode ser implementada numa transmisso de dados

O mtodo da paridade de deteco de erro no qual um bit de paridade anexado ao grupo de bits de informao para tornar o nmero total de 1s par ou mpar (depende do sistema) foi abordada no Captulo 2. Em adio aos bits de paridade, vrios cdigos especficos tambm proporcionam deteco de erro inerente.

Lgica Bsica de Paridade


Um bit de paridade indica se o nmero de 1s em um cdigo par ou mpar com a finalidade de deteco de erro. Para verificar ou gerar o bit de paridade adequado num dado cdigo, pode ser usado um princpio bsico: A soma (desconsiderando os carries) de um nmero par de 1s sempre 0, e a soma de um nmero mpar de 1s sempre 1. Portanto, para determinar se um dado cdigo tem paridade par ou paridade mpar, todos os bits no cdigo so somados. Como sabemos, a soma de dois bits pode ser gerada por uma porta EX-OR, como mostra a Figura 658(a); a soma de quatro bits pode ser feita por trs portas EXOR conectadas como mostra a Figura 658(b); e assim por diante. Quando o nmero de 1s na entrada for par, a sada X ser 0 (nvel BAIXO). Quando o nmero de 1s for mpar, a sada X ser 1 (nvel ALTO).

A0 A1 A0 A1 FIGURA 658 X A2 A3 (b) Soma de quatro bits X

(a) Soma de dois bits

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

359

GERADOR/VERIFICADOR DE PARIDADE DE 9 BITS (74LS280)


A Figura 659 mostra o smbolo lgico e a tabela de funes para o CI 74LS280. Esse dispositivo em particular pode ser usado para verificar paridade par ou mpar num cdigo de 9 bits (oito bits de dados e um bit de paridade) ou ainda pode ser usado para gerar um bit de paridade para um cdigo binrio de at nove bits. As entradas so identificadas de A a I; quando existe um nmero par de 1s nas entradas, a sada Par nvel ALTO e a sada mpar nvel BAIXO. Esse dispositivo pode ser comercializado em outras famlias TTL e CMOS. Verifique o site da Texas Instruments (www.ti.com) ou o CD-ROM da Texas Instruments que acompanha este livro.

(8) (9) (10) (11) Entrada de dados (12) (13) (1) (2) (4)

A B C D E F G H I (5) (6) Par mpar

Nmero de entradas de A a I que so nvel ALTO 0, 2, 4, 6, 8 1, 3, 5, 7, 9


(b) Tabela de funes

Sadas Par mpar H L L H

(a) Smbolo lgico tradicional FIGURA 659

O CI gerador/verificador de paridade de 9 bits 74LS280.

Verificador de Paridade Quando esse dispositivo usado como um verificador de paridade par, o nmero de bits de entrada deve ser sempre par; e quando ocorrer um erro de paridade, a sada Par vai para nvel BAIXO e a sada mpar vai para nvel ALTO. Quando ele usado como verificador de paridade mpar, o nmero de bits de entrada tem que ser sempre mpar; e quando um erro de paridade ocorrer, a sada mpar vai para nvel BAIXO e a sada Par vai para nvel ALTO. Gerador de Paridade Se esse dispositivo usado como um gerador de paridade par, o bit de paridade obtido da sada mpar porque essa sada nvel 0 se houver um nmero par de bits de entrada em nvel 1 e ser nvel 1 se houver um nmero mpar de 1s. Quando usado como um gerador de paridade mpar, o bit de paridade obtido da sada Par porque ele nvel 0 quando o nmero de bits 1s de entrada for mpar.

Sistema de Transmisso de Dados com Deteco de Erros


Um sistema de transmisso de dados simplificado mostrado na Figura 660 para ilustrar uma aplicao de geradores/verificadores de paridade, bem como multiplexadores e demultiplexadores, e para ilustrar a necessidade do armazenamento de dados em algumas aplicaes. Nessa aplicao, os dados digitais provenientes de sete fontes so multiplexados numa nica linha para serem transmitidos para um ponto distante. Os sete bits de dados (D0 a D6) so aplicados nas entradas de dados do multiplexador e, ao mesmo tempo, nas entradas dos gerador de paridade par. A sada mpar do gerador de paridade usada como bit de paridade par. Esse bit ser 0 se o nmero de 1s nas entradas de A a I for par e ser 1 se o nmero de 1s nas entradas de A a I for mpar. Esse o bit D7 do cdigo transmitido.

360

S I S T E M A S D I G I TA I S
Linha de transmisso de quatro condutores Porta para indicao de erro Erro = 1 MUX EN 0
G0 7

S0 S1 S2 D0 D1 D2 D3 D4 D5 D6 D7

2 0 1 2 3 4 5 6 7 74LS151 Bit de paridade par Y

DEMUX 0 0 G0 7 1 2 2 & 3 4 5 6

D0 D1 D2 D3 D4 D5 D6 D7

74LS138 Bit de paridade par (D7) * Armazenagem

A B C D E F G H I mpar

A B C D E F G H Par

Gerador de paridade PAR (74LS280) FIGURA 660

*Os dispositivos de armazenagem (memria) so apresentados no Captulo 9 e usados em captulos posteriores.

Verificador de paridade PAR (74LS280)

Sistema de transmisso de dados simplificado com deteco de erro.

NOTA: COMPUTAO

O microprocessador Pentium realiza verificaes internas de paridade, bem como verifica a paridade das informaes externas nos barramentos de dados e endereo. Numa operao de leitura, o sistema externo pode transferir a informao de paridade juntamente com os bytes de dados. O Pentium verifica se a paridade resultante par e envia o sinal correspondente. Quando envia um cdigo de endereo, o Pentium no faz a verificao de paridade do endereo, mas gera um bit de paridade par para o endereo.

As entradas de seleo de dados recebem uma seqncia binria repetida ciclicamente, e cada bit de dado, comeando com D0, passa de forma serial para a linha de transmisso (Y) . Nesse exemplo, a linha de transmisso consiste de quatro condutores: um transporta os dados em srie e trs transportam os sinais de temporizao (seleo de dados). Existem formas mais sofisticadas de enviar a informao de temporizao, mas estamos usando esse mtodo direto para ilustrar o princpio bsico. Os sinais de seleo de dados e os dados seriais so aplicados no demultiplexador no final do sistema. Os bits de dados so distribudos pelo demultiplexador nas linhas de sada na ordem em que estavam nas entradas do multiplexador. Ou seja, D0 vai para a sada D0, D1 vai para a sada D1, e assim por diante. O bit de paridade vai para a sada D7. Esses oito bits so temporariamente armazenados e aplicados no verificador de paridade par. Nem todos os bits estaro presentes nas entradas do verificador de paridade at que o bit de paridade D7 saia e seja armazenado. Nesse momento, a porta de erro habilitada pelo cdigo de seleo de dados 111. Se a paridade estivar correta, um nvel 0 aparece na sada Par mantendo a sada Erro em nvel 0. Se a paridade no estiver correta, todos os 1s aparecem nas entradas da porta de erro, resultando num nvel 1 na sada Erro.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

361

Essa aplicao particular demonstrou a necessidade do armazenamento de dados de forma que o leitor estar mais bem preparado para compreender a utilidade dos dispositivos de armazenamento que sero apresentados no Captulo 7 e usados em captulos posteriores. O diagrama de temporizao visto na Figura 661 ilustra um caso especfico no qual duas palavras de 8 bits so transmitidas, uma com a paridade correta e a outra com um erro.

0 S0 S1 S2 Fluxo de dados na entrada do DEMUX Erro

D 0 D 1 D 2 D 3 D4 D 5 D6 P D0 D 1 D 2 D3 D 4 D5 D 6 P

Bit recebido incorretamente (foi transmitido um 0)

FIGURA 661

Exemplo de uma transmisso de dados com e sem erro para o sistema mostrado na Figura 660.

SEO 610 REVISO

1. Acrescente um bit de paridade par em cada um dos seguintes cdigos: (a) 110100 (a) 1010101 (a) 100010101 (b) 01100011 (b) 1000001 (b) 1110111001 (c) 500 2. Acrescente um bit de paridade mpar em cada um dos seguintes cdigos: 3. Verifique cada um dos cdigos de paridade par para saber se existe erro.

6-11

ANLISE DE DEFEITO

Nesta seo os problemas dos glitches de decodificador so apresentados e examinados do ponto de vista da anlise de defeito. Um glitch qualquer spike (pulso) de tenso ou corrente de durao muito curta. Um glitch pode ser interpretado como um sinal vlido por um circuito lgico podendo provocar uma operao inadequada. Ao final do estudo desta seo voc dever ser capaz de:

Explicar o que um glitch Determinar a causa de glitches na aplicao de um decodificador Usar o mtodo de habilitao (strobe) de sada para eliminar glitches

O CI 74LS138 foi usado como um DEMUX no sistema de transmisso de dados visto na Figura 660. Agora o CI 74HC138 usado como um decodificador de 3 linhas para 8 linhas (de binrio para octal), mostrado na Figura 662, para ilustrar como glitches ocorrem e como identificar a causa deles. As entradas A2A1A0 do decodificador recebem uma seqncia binria de um contador e as formas de onda resultantes das entradas e sada podem ser mostradas na tela de um analisador lgico, como mostra a Figura 662. As transies de A2 esto atrasadas em relao s transies de A1 e as transies de A1 esto atrasadas em relao s transies de A0. Isso normalmente ocorre quando formas de onda so geradas por um contador binrio, como aprenderemos no Captulo 8. As formas de onda de sada esto corretas exceto pelos glitches que ocorrem em alguns dos sinais de sada. Um analisador lgico ou um osciloscpio pode ser usado para mostrar glitches, os quais normalmente so difceis de visualizar. Geralmente, o analisador lgico preferido, especialmente para baixas taxas de repetio (menores que 10 Hz) e/ou ocorrncias irregulares porque a maioria dos analisadores lgicos tem uma capacidade de captura de glitch. Os osciloscpios po-

362

S I S T E M A S D I G I TA I S

Ponto 1 A0 BIN/OCT A0 A1 A2 1 2 4 0 1 2 3 4 +VCC & 5 EN 6 7 FIGURA 662 74HC138 A1 A2 _ 0 _ 1 _ 2 _ 3 _ 4 _ 5 _ 6 _ 7

Ponto 2

Ponto 3

Ponto 4

Formas de onda de um decodificador com glitches de sada.

dem ser usados para observar glitches com um sucesso razovel particularmente se os glitches ocorrerem em intervalos regulares e numa taxa de repetio alta (maior que 10 kHz). Os pontos de interesse indicados pelas reas destacadas nas formas de onda de entrada mostradas na Figura 662 so explorados na Figura 663. No ponto 1 existe um estado de transio de

A1 em nvel ALTO; A0, A2 em nvel BAIXO A0 A1 A2 0 2 010 000

A 0, A 1, A 2 em nvel BAIXO

A0, A1 em nvel BAIXO A2 em nvel ALTO

A0 A1 A2 4 100 Ponto 4: formas de onda com a base de tempo expandida A0 em nvel BAIXO; A0, A1 em nvel BAIXO; A1, A2 em nvel ALTO A2 em nvel ALTO A0 A1 A2 4 6 110 100 FIGURA 663

Ponto 1: formas de onda com a base de tempo A0, A1, A2 em nvel BAIXO expandida

A0 A1 A2 0 000

A0 A1 A2 0 1 2 3 4 5 6 7

Forma de onda de decodificador mostrando como as transies dos estados de entrada produzem glitches nas formas de onda de sada.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

363

000 devido s diferenas de atraso nas formas de onda. Isso provoca o primeiro glitch na sada 0 do decodificador. No ponto 2 existem dois estados de transio, 010 e 000. Isso provoca o glitch na sada 2 do decodificador e o segundo glitch na sada 0 , respectivamente. No ponto 3, o estado de transio 100, o qual provoca o primeiro glitch na sada 4 do decodificador. No ponto 4, os dois estados de transio, 110 e 100, resultam em um primeiro glitch na sada 6 e um segundo glitch na sada 4 , respectivamente. Uma forma de eliminar o problema de glitch um mtodo denominado de strobing (habilitao), no qual o decodificador habilitado por um pulso de strobe apenas durante os momentos em que as formas de onda no esto em transio. Esse mtodo ilustrado na Figura 664.

Strobe A0 A1 BIN/OCT A0 A1 A2 1 2 4 0 1 2 3 4 Strobe & 5 EN 6 7 74HC138 A2 _ 0 _ 1 _ 2 _ 3 _ 4 _ 5 _ 6 _ 7

FIGURA 664

Aplicao de uma forma de onda strobe para eliminar glitches nas sadas do decodificador.

SEO 611 REVISO

1. Defina o termo glitch. 2. Explique a causa bsica de glitches na lgica de um decodificador. 3. Defina o termo strobe.

Os problemas de anlise de defeito existentes no CD-ROM esto disponveis na Seo Prticas de Anlise de Defeito Usando o Multisim no final dos problemas do captulo.

D ICA P RTICA

Alm dos glitches que so resultado dos atrasos de propagao, assim como vimos no caso do decodificador, outros tipos de spikes de rudo indesejado tambm podem ser um problema. Spikes de tenso e corrente nas linhas de VCC e GND so provocados por formas de onda de comutao rpida em circuitos digitais. Esse problema pode ser minimizado atravs de um leiaute adequado na placa de circuito impresso. Spikes de comutao podem ser absorvidos desacoplando a placa de circuito com um capacitor de 1F de VCC para GND. Alm disso, capacitores de desacoplamento menores (0,022F a 0,1F) devem ser distribudos nos diversos pontos entre VCC e GND ao longo da placa de circuito. O desacoplamento deve ser feito em especial prximo dos dispositivos que esto comutando em altas freqncias e acionando mais cargas como osciladores, contadores, buffers e drivers de barramento.

364

S I S T E M A S D I G I TA I S

mos um sinal amarelo de ateno durante 4 s entre a mudana do verde para o vermelho nas vias principal e secundria. Esses requisitos esto ilustrados no diagrama ilustrado na Figura 665.

Desenvolvimento de um Diagrama em Bloco do Sistema

APLICAES EM SISTEMAS DIGITAIS

Nesta seo de aplicaes em sistemas digitais, comeamos a trabalhar com um sistema de controle de semforo de trnsito. Estabelecemos aqui os requisitos do sistema, desenvolvemos um diagrama em bloco e criamos um diagrama de estados para definir a seqncia de operao. Faremos o projeto da parte do sistema que envolve lgica combinacional e consideraremos os mtodos de teste. A temporizao e as partes seqenciais do sistema sero tratadas nos Captulos 7 e 8.

Requisitos Gerais de Sistema


Um controlador digital necessrio para controlar um semforo de trnsito na interseo de uma via principal e uma via secundria. A via principal ter um sinal verde de pelo menos 25 s ou continuar verde enquanto no houver veculos na via secundria. A via secundria ter um sinal verde enquanto no existir veculos na via principal ou por um mximo de 25 s. Tere-

A partir dos requisitos podemos desenvolver um diagrama em bloco do sistema. Primeiro, sabemos que o sistema tem que controlar seis diferentes pares de luz. Essas luzes so vermelho, amarelo e verde para as duas direes da via principal e vermelho, amarelo e verde nas duas direes da via secundria. Alm disso, sabemos que existe uma entrada externa (alm da alimentao) a partir do sensor de veculos na via secundria. A Figura 666 mostra um diagrama em bloco mnimo com esses requisitos. Usando o diagrama em bloco mnimo do sistema, podemos comear a detalhlo. O sistema tem quatro estados, conforme indicado na Figura 665, assim necessrio um circuito lgico para controlar a seqncia de estados (lgica seqencial). Alm disso, so necessrios circuitos para gerar os intervalos de tempo adequados de 25 s e 4 s que so necessrios no sistema e para gerar um sinal de clock para a operao cclica do sistema (circuitos de temporizao). Os intervalos de tempo (longo e curto) e o sensor de veculo so entradas para a lgica seqencial porque o seqenciamento dos estados uma funo dessas variveis. Os circuitos lgicos

tambm so necessrios para determinar em qual dos quatro estados o sistema est em qualquer momento especificado, para gerar as sadas adequadas para as luzes (decodificador de estados e circuito lgico de acionamento das luzes) e para iniciar os intervalos de tempo longo e curto. Os circuitos de interface so includos no semforo e a unidade de interface para converter os nveis de sada do circuito de acionamento das luzes para as tenses e correntes necessrias para ligar cada uma das luzes. A Figura 667 mostra um diagrama em bloco mais detalhado mostrando esses elementos essenciais.

Diagrama de Estados
Um diagrama de estados mostra graficamente a seqncia de estados num sistema e as condies para cada estado e para as transies de um estado para o prximo. Na realidade, a Figura 665 uma forma de diagrama de estados porque mostra a seqncia de estados e as condies.

Definio de Variveis Antes que um diagrama de estados tradicional possa ser desenvolvido, as variveis que determinam como as seqncias do sistema atravs dos estados tem que ser definidas. Essas variveis e os seus smbolos so apresentadas a seguir:

Presena de veculo na via secundria = Vs Temporizador de 25 s (temporizador longo) ligado = TL

Via principal Via secundria

Via principal Via secundria

Via principal Via secundria

Via principal Via secundria

Primeiro estado: pelo menos 25 segundos ou enquanto no existir veculo na via secundria FIGURA 665

Segundo estado: 4 segundos

Terceiro estado: mximo de 25 segundos ou at que no tenha veculo na via secundria

Quarto estado: 4 segundos

Requisito para a seqncia do semforo de trnsito.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

365

FIGURA 666

Um diagrama em bloco do sistema mnimo.

Unidade de interface e semforo

Lgica de controle do semforo

Vermelho Via principal Sensor de veculo Via secundria Amarelo Verde Vermelho Amarelo Verde

Lgica de controle do semforo


Lgica combinacional Lgica seqencial Entrada do sensor de veculo Cdigo Gray S0 S1 Via principal Vermelho Amarelo Verde Vermelho Via secundria Tempo- Tempo- Clock rizador rizador curto longo Circuitos temporizadores Amarelo Verde

Unidade de interface e semforo

Trigger longo Trigger curto

Estudo finalizado neste captulo FIGURA 667

Estudo finalizado no Captulo 7

Estudo finalizado no Captulo 8

Diagrama em bloco mostrando os elementos essenciais.

Temporizador de 4 s (temporizador curto) ligado = TS

O uso de variveis complementadas indica as condies opostas. Por exemplo, V S in-

dica que no existe veculo na via secund ria, T L indica que o temporizador longo es t desligado (off), T S indica que o temporizador curto est desligado (off).

Descrio do Diagrama de Estados Um diagrama de estados mostrado na Figura 668. Cada um dos quatro estados indicado com uma seqncia de cdigo

366

S I S T E M A S D I G I TA I S

Gray de 2 bits, conforme indicado pelos crculos. A seta em loop em cada estado indica que o sistema permanece no estado sob a condio definida pela varivel associada ou expresso. Cada uma das setas de um estado para o prximo indica uma transio de estado sob a condio definida pela varivel associada ou expresso. Primeiro estado O cdigo Gray para esse estado 00. A luz da via principal verde e a luz da via secundria vermelha. O sistema permanece nesse estado por pelo menos 25 s quando o temporizador longo ligado (on) ou enquanto g existir veculo na via secundria no ( TL VS). . O sistema vai para o prximo estado quando o temporizador de 25 s estiver desligado e houver um veculo na via secundria ( TLVS). Segundo estado O cdigo Gray para esse estado 01. A luz na via principal amarela (ateno) e a luz na via secundria vermelha. O sistema permanece nesse estado por 4 s quando o temporizador curto ligado (TS) e passa para o prximo estado quando o temporizador curto for desligado (TS).

Terceiro estado O cdigo Gray para esse estado 11. A luz na via principal vermelha e a luz na via secundria verde. O sistema permanece nesse estado quando o temporizador longo ligado e existir um veculo na via secundria (TLVs). O sistema vai para o prximo estado quando decorrer os 25 s ou quando no houver veculo na via secundria, qualquer que ocorrer primeiro ( TL VS). Quarto estado O cdigo Gray para esse estado 10. A luz na via principal vermelha e a luz na via secundria amarela. O sistema permanece nesse estado por 4 s quando o temporizador curto ligado (TS) e retorna ao primeiro estado quando o temporizador curto desligar (TS).

como sendo o primeiro passo do projeto. As trs funes que essa lgica tem que realizar so definidas a seguir, sendo que o diagrama resultante, com um bloco para cada uma das trs funes, mostrado na Figura 669:

Decodificador de estado Decodifica os 2 bits do cdigo Gray a partir da lgica seqencial para determinar em qual dos quatro estados o sistema se encontra. Circuito lgico de acionamento das luzes Usa o estado decodificado para ativar as luzes apropriadas do semforo para as unidades das vias principal e secundria. Circuito lgico de trigger Usa os estados decodificados para produzir sinais adequados para iniciar os temporizadores longo e curto.

A Lgica Combinacional
O foco dessa aplicao nesse captulo a parte relativa lgica combinacional do diagrama em bloco mostrado na Figura 667. Os circuitos de temporizao e de lgica seqencial sero objetivos das sees de aplicaes de sistemas nos Captulos 7 e 8. Um diagrama em bloco para a lgica combinacional do sistema desenvolvido

Implementao da lgica Combinacional


Implementao da lgica do decodificador A parte relativa ao decodificador de estado tem duas entradas (cdigo Gray de 2 bits) e uma sada para cada

TL + Vs

TS

Primeiro estado: 00 Via principal: verde

T LV s

TS

Primeiro estado: 00 Via secundria: vermelho

Segundo estado: 01 Via principal: amarelo Via secundria: vermelho

TS

TL + Vs

FIGURA 668

Terceiro estado: 11 Via principal: vermelho Via secundria: verde

TS

Diagrama de estados para o sistema de controle de semforo mostrando a seqncia de cdigo Gray.

T LV s

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

367

Decodificador de estados SO1 Entradas de estado (Cdigo Gray) S0 S1 Sadas de estado SO2 SO3 SO4

Circuito lgico de acionamento das luzes Vermelho Via principal Amarelo Verde Vermelho Via secundria Amarelo Verde

MR

Sadas de MY acionamentos das luzes para MG o circuito de interface na SR unidade que SY comporta as luzes SG

Longo Circuito lgico de trigger Curto FIGURA 669

Para os circuitos temporizadores

Diagrama em bloco da lgica combinacional.

Estados de entrada em cdigo Gray

S0 S1

SO1

SO2 SO3 FIGURA 670 SO4

Sadas dos estados

A lgica do decodificador de estado.

um dos quatro estados, conforme mostra a Figura 670. As duas entradas de cdigo Gray so indicadas por S0 e S1 e as quatro sadas de estado so indicadas por SO1, SO2, SO3 e SO4. As expresses Booleanas para as sadas de estado so as seguintes: SO1 S1S0 SO2 S1S0 SO3 S1S0 SO4 S1S0 A tabela-verdade para essa lgica do decodificador de estado mostrada na Tabela 611.

Implementao da Lgica de Acionamento das Luzes


A lgica de acionamento das luzes recebe as quatro sadas de estado e produz seis sadas para ativao das luzes do semforo. Essas sadas so indicadas por MR, MY, MG (para o vermelho (red), amarelo (yellow) e verde (green) da via principal (main)) e SR, SY, SG (para o vermelho, amarelo e verde da via secundria (side)). Consultando a tabela-verdade na Tabela 611, podemos ver que as sadas do semforo podem ser expressas como MR SO3 SO4 MY SO2 MG SO1

SR SO1 SO2 SY SO4 SG SO3 A lgica de acionamento das luzes pode ser implementada como mostra a Figura 671. Implementao do Circuito Lgico de Trigger O circuito lgico de trigger produz duas sadas. A sada longo uma transio de BAIXO para ALTO que dispara o circuito de temporizao de 25 s quando o sistema entra no primeiro (00) ou no terceiro (11) estados. A sada curto uma transio de BAIXO para ALTO que dis-

368

S I S T E M A S D I G I TA I S

TA B E L A 6 1 1

Tabela-verdade para a lgica combinacional

ENTRADAS DE ESTADO S1 S0 0 0 1 1 0 1 1 0

SADAS DE ESTADO SO 1 SO 2 SO 3 SO 4 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

SADAS LUMINOSAS MR MY MG SR SY 0 0 1 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 1

SG 0 0 1 0

SADAS DE TRIGGER LONGO CURTO 1 0 1 0 0 1 0 1

As sadas de estado so ativas em nvel ALTO e as sadas luminosas so ativas em nvel ALTO. MR significa rua principal em vermelho (red), SG significa rua secundria em verde (green), etc.

SO1 SO2

MR MY MG

SO3 SO4

SR SY SG

FIGURA 671

Circuito lgico de acionamento das luzes.

SO1 SO3 SO2 SO4 (a) FIGURA 672

Longo

SO1 SO3

Longo

Curto (b)

Curto

Circuito lgico de trigger.

para o circuito de temporizao de 4 s quando o sistema passa para o segundo (01) ou quarto (10) estados. As sadas de disparo (trigger) so mostradas na Tabela 611 e na forma de equaes como a seguir: Trigger longo = SO1 + SO3 Trigger curto = SO2 + SO4 O circuito lgico de trigger mostrado na Figura 672(a). A Tabela 611 mostra tambm que a sada Longo e a sada Curto so complementares, assim a lgica pode

ser implementada com uma porta OR e um inversor, como mostra a parte (b) da figura. A Figura 673 mostra a lgica combinacional completa que combina o decodificador de estados, o circuito lgico de acionamento das luzes e o circuito lgico de trigger.

entradas S0 e S1 da lgica combinacional e desenvolver todas as formas de onda de sada.

Atividade 2 Mostre como voc implementaria a lgica combinacional com funes 74XX. Atividade opcional Escreva um programa VHDL descrevendo a lgica combinacional.

Atribuies do Sistema

Atividade 1 Aplicar as formas de onda para o cdigo Gray de 2 bits nas

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

369

Estados de S0 entrada em cdigo Gray S 1

MR MY MG SR SY SG

Sada do grupo luminoso da via principal

Sada do grupo luminoso da via secundria

Trigger longo Trigger curto

FIGURA 673

Circuito lgico combinacional completo.

RESUMO

As operaes de meio-somador e somador-completo so resumidas na Figura 674. Os smbolos lgicos com a numerao de pinos para os CIs usados nesse captulo so mostrados na Figura 675. As indicaes dos pinos podem diferir em algumas folhas de dados de fabricantes. As funes lgicas padro das sries 74XX esto disponveis para uso em projetos de lgica programvel.

Meio-somador A B

Somador-completo A B

Cout

Cout

Cin

Entradas A 0 0 1 1 B 0 1 0 1

Sada de Carry Cout 0 0 0 1

Soma

Entradas A B 0 0 1 1 0 0 1 1

Entrada de Carry C in 0 1 0 1 0 1 0 1

Sada de Carry Soma Cout 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1

0 1 1 0

FIGURA 674

0 0 0 0 1 1 1 1

370

S I S T E M A S D I G I TA I S

(10)

BCD/DEC 0 1 2 3 4 5 6 7 8 9

(15) A0 1 (14) A1 2 (13) A2 4 (12) A3 8

(1) (2) (3) (4) (5) (6) (7) (9) (10) (11)

(12)

COMP
A

BCD/7 se g BI/RBO (7) BCD inputs (1) (2) (6) (3) (5) 1 2 4 8 LT RBI a b c d e f g

(4) (13) (12) (11) (10) (9) (15) (14)

(13)

BI/RBO

(15) (4) (3) (2) (9) (11) (14) (1)

3 A>B A=B A<B 0 B 3

A>B A=B A<B

(5) (6) (7)

LT RBI

74HC42 Decodificador de BCD para decimal

74LS47 Decodificador/drive de BCD para 7 segmentos

74HC85 Comparador de magnitude de 4 bits

BIN/OCT

A0 A1 A2

(1) (2) (3)

1 2 4

0 1 2 3 4 & 5 6 EN 7

(15) (14) (13) (12) (11) (10) (9) (7)

(2) (3) (1)

A1 B1 G1

1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3

(4) (5) (6) (7) (12) (11) (10) (9)

(11) (12) (13) (1) (2) (3) (4) (5) (10)

HPRI/BCD 1 2 3 4 5 6 7 8 9 (9) (7) (6) (14)

(5) (10) (11) (12) (13) (1) (2) (3) (4)

HPRI/BIN EI EO GS 0 1 2 3 4 5 6 7 1 2 4

(15) (14) (9) (7) (6) A0 A1 A2

(6) (4) (5)

(14) (13) (15)

A2 B2 G2

1 2 4 8

A0 A1 A2 A3

74LS138 Decodificador de 3 linhas para 8 linhas

74LS139 Decodificador duplo de 2 linhas para 4 linhas

74HC147 Codificador de decimal para BCD com prioridade

74LS148 Codificador de octal para binrio

X/Y
0 1 2 3

(1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (13) (14) (15) (16) (17)

MUX
(7) Habilitao (11) S0 (10) S1 (9) S2 (4) D0 (3) D1 (2) D2 (1) D3 (15) D4 (14) D5 (13) D6 (12) D7

EN
0
G0 7

A0 A1 A2 A3
(5) (6)

(23) (22) (21) (20)

4 5 1 2 4 8 6 7 8 9 10 11 12 13 14

2 0 1 2 3 4 5 6 7

Habilitao Seleo de dados 1A 1B

(15) (1) (2) (3)

EN G1 1 1 MUX (4) (7) (9) (12)

(8) (9) (10) (11)

A B C D E F G H I (5) (6) PAR MPAR

(5) (3) (14) (12) (6) (2) (15) (11) (7)

1 2 3 4 1 2 3 4 C0 B A

1 2 3 4 (4) (1) (13) (10)

Y Y

1Y 2Y 3Y 4Y

(18) G1 (19) G2

&

15 EN

(5) 2A (6) 2B (11) 3A (10) 3B (14) 4A (13) 4B

Entrada de dados

(12) (13) (1) (2) (4)

C4

(9)

74LS151 Multiplexador/seletor de dados de 8 entradas

74HC154 Decodificador de 4 para 16 linhas

74HC157 Seletor/multiplexador de dados qudruplo de 2 entradas

74LS280 Gerador/verificador de paridade de 9 bits

74LS283 Somador de 4 bits

FIGURA 675

T E R M O S I M P O R TA N T E S

Os termos importantes e outros termos em negrito destacados no captulo so definidos no glossrio que se encontra no final do livro.

Bit de paridade Um bit anexado em cada grupo de bits de informao para tornar o nmero total de 1s mpar ou par para cada grupo de bits. Carry antecipado Um mtodo de adio binria por meio do qual os carries dos estgios somadores anteriores so antecipados, eliminando assim os atrasos de propagao do carry. Carry ondulante Um mtodo de adio binria no qual o carry de sada de cada somador se torna o carry de entrada do prximo somador de ordem maior. Cascata Conexo da sada de um dispositivo para a entrada de um dispositivo similar, possibilitando que um dispositivo acione o outro para expandir a capacidade operacional. Codificador Um circuito digital que converte informao para uma forma codificada. Decodificador ficada. Um circuito digital que converte informao codificada numa forma familiar ou no-codi-

Decodificador de prioridade Um codificador no qual apenas o dgito de entrada de valor maior codificado e qualquer outra entrada ativa ignorada. Demultiplexador (DEMUX) Um circuito que comuta dados digitais de uma linha de entrada para diversas linhas de sada numa seqncia temporal especificada. Glitch Um spike de tenso ou corrente de curta durao, geralmente produzido no-intencionalmente e indesejvel. Meio-somador Um circuito digital que soma dois bits e produz uma soma e um carry de sada. Ele no tem a capacidade de operar com carry de entrada.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

371

Multiplexador (MUX) Um circuito que comuta dados digitais de diversas linhas de entrada para uma nica linha de sada numa seqncia temporal especificada. Somador-completo e um carry de sada. Um circuito digital que soma dois bits e um carry de entrada para produzir uma soma

AUTOTESTE

As respostas esto no final do captulo.

1. Um meio-somador caracterizado por


(a) (b) (c) (d) (a) (b) (c) (d) duas entradas e duas sadas trs entradas e duas sadas duas entradas e trs sadas duas entradas e uma sada duas entradas e duas sadas trs entradas e duas sadas duas entradas e trs sadas duas entradas e uma sada (b) = 1, Cout = 0 (a) = 0, Cout = 0

2. Um somador-completo caracterizado por

3. As entradas para um somador-completo so A = 1, B = 1, Cin = 0. As sadas so


(a) = 1, Cout = 1 (c) = 0, Cout = 1 (a) (b) (c) (d)

4. Um somador paralelo de 4 bits pode somar


dois nmeros binrios de 4 bits dois nmeros binrios de 2 bits quatro bits de cada vez quatro bits em seqncia

5. Para expandir um somador paralelo de 4 bits para um somador paralelo de 8 bits, temos que
(a) usar quatro somadores de 4 bits sem interconexes (b) usar dois somadores de 4 bits conectando as sadas soma de um nas entradas de bit do outro (c) usar oito somadores de 4 bits sem interconexes (d) usar dois somadores de 4 bits com a sada de carry de um conectada na entrada de carry do outro

6. Se um CI comparador de magnitude 74HC85 tem A = 1011 e B = 1001 em suas entradas, as sadas so


(a) A > B = 0, A < B = 1, A = B = 0 (c) A > B = 1, A < B = 1, A = B = 0 (b) A > B, A < B = 0, A = B = 0 (d) A > B, A < B = 0, A = B = 1

7. Se um decodificador 1 de 16 com sadas ativas em nvel BAIXO apresenta um nvel BAIXO na sada decimal 12, quais so os bits nas entradas?
(a) A3A2A1A0 = 1010 (b) A3A2A1A0 = 1100 (a) a, c, f, g (b) A3A2A1A0 = 1110 (c) A3A2A1A0 = 0100 (c) b, c, e, f (d) b, d, e, g

8. Um decodificador de BCD para 7 segmentos tem 0100 em suas entradas. As sadas ativas so
(b) b, c, f, g

9. Se um codificador de prioridade de octal para binrio tem as suas entradas 0, 2, 5 e 6 no nvel ativo, a sada binria ativa em nvel ALTO
(a) 110 (b) 010 (c) 101 (d) 000

10. Em geral, um multiplexador tem


(a) uma entrada de dados, diversas sadas de dados e entradas de seleo (b) uma entrada de dados, uma sada de dados e uma entrada de seleo (c) diversas entradas de dados, diversas sadas de dados e entradas de seleo (d) diversas entradas de dados, uma sada de dados e entradas de seleo

11. Seletores de dados so basicamente o mesmo que


(a) decodificadores (a) 10011000 (d) 11010101 (b) demultiplexadores (c) multiplexadores (d) codificadores

12. Qual dos seguintes cdigos apresenta paridade par?


(b) 01111000 (e) todos (c) 11111111 (f) as alternativas (b) e (c) esto corretas

372

S I S T E M A S D I G I TA I S

PROBLEMAS
SEO 61

As respostas para os problemas de nmero mpar esto no final do livro.

Somadores Bsicos
1. Para o somador-completo visto na Figura 64, determine o estado lgico (1 ou 0) da sada de cada porta para as entradas a seguir: (a) A = 1, B = 1, Cin = 1 (a) = 0, Cout = 0 (c) = 1, Cout = 1 (b) A = 0, B = 1, Cin = 1 (c) A = 0, B = 1, Cin = 0 2. Quais so os nveis nas entradas de um somador-completo que produz as seguintes sadas: (b) = 1, Cout = 0 (d) = 0, Cout = 1 (b) A = 0, B = 0, Cin = 1 (d) A = 1, B = 1, Cin = 1

3. Determine as sadas de um somador-completo para cada uma das seguintes entradas: (a) A = 1, B = 0, Cin = 0 (c) A = 0, B = 1, Cin = 1

SEO 62

Somadores Binrios Paralelos


4. Para o somador paralelo mostrado na Figura 676, determine a soma completa analisando a operao lgica do circuito. Verifique o seu resultado fazendo a soma manualmente com os dois nmeros de entrada.
1 1 1 0 1 1

0 A Cout B Cin A Cout B Cin A Cout B Cin

FIGURA 676

5. Repita o Problema 4 para o circuito e as condies de entrada vistos na Figura 677.


1 0 0 0 1 1 0 1 1 1

A Cout

B Cin

A Cout

B Cin

A Cout

B Cin

A Cout

B Cin

A Cout

B Cin

FIGURA 677

6. As formas de onda de entrada mostradas na Figura 678 so aplicadas num somador de 2 bits. Determine as formas de onda para a soma e o carry de sada em relao s entradas construindo o diagrama de temporizao.
A1 A2 B1 B2
FIGURA 678

Cin

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

373

7. As seqncias de bits a seguir (o primeiro bit o mais direita) aparece nas entradas de um somador paralelo de 4 bits. Determine a seqncia resultante dos bits em cada sada soma.
A1 A2 A3 A4 B1 B2 B3 B4 1001 1110 0000 1011 1111 1100 1010 0010

8. No processo de verificao do CI somador paralelo de 4 bits 74LS283 so observados os seguintes nveis de tenso nos seu pinos: 1-ALTO, 2-ALTO, 3-ALTO, 4-ALTO, 5-BAIXO, 6BAIXO, 7-BAIXO, 9-ALTO, 10-BAIXO, 11-ALTO, 12-BAIXO, 13-ALTO, 14-ALTO E 15ALTO. Determine se o CI est funcionando adequadamente.

SEO 63

Somadores com Carry Ondulante Versus Somadores com Carry Antecipado


9. Cada um dos oito somadores-completos em um somador paralelo de 8 bits com carry ondulante apresenta os seguintes atrasos de propagao:
A para e Cout: B para e Cout: Cin para : Cin para Cout: 40 ns 40 ns 35 ns 25 ns

Determine o tempo total mximo para a adio de dois nmeros de 8 bits. 10. Mostre o circuito lgico adicional necessrio para tornar um somador de 4 bits com carry antecipado, visto na Figura 618, num somador de 5 bits.

SEO 64

Comparadores
11. As formas de onda mostradas na Figura 679 so aplicadas ao comparador como mostra a figura. Determine a forma de onda de sada (A = B).
A0 A1 B0 A0 A1 B0 B1 0 1 A=B 0 1 B COMP A

FIGURA 679

B1

12. Para o comparador de 4 bits visto na Figura 680, desenhe cada forma de onda de sada para as entradas mostradas.
A0 A1 A2 A3 B0 B1 B2
FIGURA 680 VCC B0 B1 B2 B3 3 A0 A1 A2 A3 3 A>B A=B A<B 0 B A>B A=B A<B 0 A COMP

B3

374

S I S T E M A S D I G I TA I S

13. Para cada conjunto de nmeros binrios a seguir, determine os estados da sada para o comparador mostrado na Figura 622. (a) A3A2A1A0 = 1100 B3B2B1B0 = 1001 (b) A3A2A1A0 = 1000 B3B2B1B0 = 1011 (c) A3A2A1A0 = 0100 B3B2B1B0 = 0100

SEO 65

Decodificadores
14. Quando um nvel ALTO estiver presente em cada uma das portas de decodificao vistas na Figura 681, qual o cdigo binrio que aparece nas entradas? A3 o MSB.

A0 A0 A1 A2 A3 (a) A1 A2 A3 (b) A0 A1 A0 A1 A2 A3 FIGURA 681 (c) A2 A3 (d)

15. Mostre a lgica de decodificao para cada um dos seguintes cdigos se uma sada ativa em nvel ALTO for necessria: (a) 1101 (e) 101010 (b) 1000 (f) 111110 (c) 11011 (g) 000101 (d) 11100 (h) 1110110

16. Resolva o Problema 15 sendo que uma sada ativa em nvel BAIXO necessria: 17. Voc deseja apenas detectar a presena dos cdigos 1010, 1100, 0001 e 1011. Uma sada ativa em nvel ALTO necessria para indicar a presena desses cdigos. Desenvolva uma lgica de decodificao mnima com uma nica sada que indique quando qualquer um desses cdigos estiver nas entradas. Para qualquer outro cdigo a sada tem que ser nvel BAIXO. 18. Se as formas de onda de entrada so aplicadas na lgica de decodificao vista na Figura 682, determine a forma de onda de sada relacionando com as entradas.

A0 A1 A2

A0 A1

A2 FIGURA 682

19. Nmeros BCD so aplicados seqencialmente no decodificador de BCD para decimal conforme a Figura 683. Desenhe o diagrama de temporizao mostrando cada sada devidamente relacionada com as outras e com as entradas.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

375

BCD/DEC 0

A0 A1 A2 A3
A0 A1 A2 A3 1 2 4 8

1 2 3 4 5 6 7 8 9

FIGURA 683

74HC42

20. Um decodificador/driver de 7 segmentos aciona um display conforme mostra a Figura 684. Se as formas de onda so aplicadas conforme indicado, determine a seqncia de dgitos que aparecem no display.

A0 A1 A2 A3 FIGURA 684 A0 A1 A2 A3

BCD/7 seg. a b c d e f g

1 2 4 8

SEO 66

Codificadores
21. Para o codificador de decimal para BCD mostrado na Figura 638, considere que as entradas 9 e 3 sejam nvel ALTO. Qual o cdigo de sada? um cdigo BCD (8421) vlido? 22. Um CI codificador 74HC147 tem nvel BAIXO nos pinos 2, 5 e 12. Qual o cdigo BCD que aparece nas sadas se todas as outras entradas estiverem em nvel ALTO?

SEO 67

Conversores de Cdigos
23. Converta os seguintes nmeros decimais para BCD e em seguida para binrio. (a) 2 (b) 8 (c) 13 (d) 26 (e) 33 24. Mostre a lgica necessria para converter um nmero binrio de 10 bits para cdigo Gray e use essa lgica para converter os seguintes nmeros binrios para cdigo Gray: (a) 1010101010 (b) 1111100000 (c) 0000001110 (d) 1111111111 25. Mostre a lgica necessria para converter um cdigo Gray de 10 bits para binrio e use essa lgica para converter os seguintes cdigos Gray para binrio: (a) 1010000000 (b) 0011001100 (c) 1111000111 (d) 0000000001

376

S I S T E M A S D I G I TA I S

SEO 68

Multiplexadores (Seletores de Dados)


26. Para o multiplexador visto na Figura 685, determine a sada para os seguintes estados das entradas: D0 = 0, D1 = 1, D2 = 1, D3 = 0, S0 = 1, S1 = 0.
MUX S0 S1 D0 D1 D2 D3 FIGURA 685 0 1 0 1 2 3
G0 3

27. Se as entradas de seleo de dados do multiplexador mostrado na Figura 685 so seqenciadas como mostrado pelas formas de onda na Figura 686, determine a forma de onda de sada com as entradas de dados especificadas no Problema 26.
S0 FIGURA 686

S1

28. As formas de onda vistas na Figura 687 so observadas nas entradas de um CI multiplexador de 8 entradas 74LS151. Desenhe a forma de onda da sada Y.
S0 Entradas de seleo S1 S2 Habilitao D0 D1 D2 Entradas de dados D3 D4 D5 D6 FIGURA 687 D7

SEO 69

Demultiplexadores
29. Desenvolva o diagrama de temporizao total (entradas e sadas) para um 74HC154 usado numa aplicao de demultiplexao na qual as entradas so as seguintes: As entradas de seleo de dados recebem de forma repetitiva e em seqncia a sada de um contador que inicia com 0000 e a entrada de dados um fluxo de dados em srie que representa o nmero 2468 em BCD. O dgito menos significativo (8) o primeiro na seqncia, sendo o primeiro bit o LSB, e ele deve aparecer nas posies dos 4 primeiros bits na sada.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

377

SEO 610

Geradores/Verificadores de Paridade
30. As formas de onda mostradas na Figura 688 so aplicadas lgica de paridade de 4 bits. Determine a forma de onda de sada relacionando-a s entradas. Em quantos tempos de bit a paridade par ocorre e como ela indicada? O diagrama de temporizao inclui 8 tempos de bit.

Tempo de bit A0 A1 A2 FIGURA 688 A3

31. Determine as sadas Par e mpar de um CI gerador/verificador de paridade de 9 bits 74LS280 para as entradas mostradas na Figura 689. Consulte a tabela de funes na Figura 659.

PAR MPAR A0 A1 A2 A3 A4 A5 A6 FIGURA 689 A7

SEO 611

Anlise de Defeito
32. O somador-completo visto na Figura 690 testado para todas as condies de entrada com das formas de onda mostradas. A partir da sua observao das formas de onda de e Cout, a operao do somador adequada? Em caso negativo, qual o defeito mais provvel?

A B Cin Cout FIGURA 690 A B

Cout Cin

378

S I S T E M A S D I G I TA I S

33. Faa uma lista dos possveis defeitos para cada decodificador/display da Figura 691.
BCD/7 seg. a b 1 c 2 d 4 e 8 f g BCD/7 seg. a b 1 c 2 d 4 e 8 f g BCD/7 seg. a b 1 c 2 d 4 e 8 f g

1 0 0 1

0 0 0 1

0 1 1 0

(a)

(b)

(c)

FIGURA 691

34. Desenvolva um procedimento de teste sistemtico para verificar a operao completa do codificador de teclado mostrado na Figura 642. 35. Suponha que voc esteja testando um conversor de BCD para binrio que consiste de 4 somadores conforme mostra a Figura 692. Primeiro verifique que o circuito converte de BCD para binrio. O procedimento de teste diz para aplicar nmeros BCD em ordem seqencial comeando com 010 e verificando se h uma sada binria correta. Qual o sintoma, ou sintomas, que aparecem nas sadas binrias para cada um dos seguintes defeitos? Para qual nmero BCD cada um dos defeitos detectado primeiro? (a) (b) (c) (d) A entrada A1 est aberta (somador superior). A sada Cout est aberta (somador superior). A sada 4 est em curto-circuito com GND (somador superior). A sada de peso 32 est em curto-circuito com GND (somador inferior).
Dgito BCD das dezenas B3 B2 B1 B0 Dgito BCD das unidades A3 A2 A1 A0

4 3 2 1 B

4 3 2 1 A

Cin

Cout

4 3 2 1

4 3 2 1 B

4 3 2 1 A

Cin

Cout

4 3 2 1

64 32 16 8 FIGURA 692

4 2

Sada binria de 7 bits

36. Para o sistema de multiplexao com display mostrado na Figura 652, determine a causa, ou as causas, mais provveis para cada um dos seguintes sintomas: (a) O display do dgito B (MSD) no liga mesmo. (b) Nenhum display de 7 segmentos liga.

C A P T U LO 6

FUNES

DE

L G I C A C O M B I N AC I O N A L

379

(c) O segmento f dos dois displays se apresenta ligado o tempo todo. (d) Existe uma cintilao (flicker) visvel nos displays. 37. Desenvolva um procedimento sistemtico para testar completamente as funes do CI seletor de dados 74LS151. 38. Durante o teste do sistema de transmisso de dados visto na Figura 660, aplicado um cdigo nas entradas de D0 a D6 o qual contm um nmero mpar de 1s. Um nico erro de bit deliberadamente introduzido na linha de transmisso de dados seriais entre o MUX e o DEMUX, porm o sistema no indica erro (sada erro = 0). Aps uma investigao, voc observa as entradas do verificador de paridade par e constata que os bits de D0 a D6 contm um nmero par de 1s, como era esperado. Alm disso, voc constata que o bit de paridade (D7) nvel 1. Quais so as possveis razes para o sistema no indicar erro? 39. Descreva, de forma geral, qual seria o procedimento para um teste completo no sistema de transmisso de dados visto na Figura 660, e especifique um mtodo para introduo de erros de paridade.

Aplicaes em Sistemas Digitais


40. A lgica de acionamento de luzes pode ser implementada nessa aplicao de sistema fazendo uso de dispositivos lgicos de funo fixa como o CI 74LS08 com portas AND operando como portas NOR negativas. Use um 74LS00 (quatro portas NAND) e qualquer outro dispositivo que seja necessrio para produzir sadas ativas em nvel BAIXO para as entradas dadas. 41. Implemente a lgica de acionamento de luzes com o CI 74LS00 se for necessrio a sadas ativas em nvel BAIXO.

Problemas Especiais de Projeto


42. Modifique o projeto do sistema de multiplexao de display de 7 segmentos mostrado na Figura 652 para acomodar dois dgitos adicionais. 43. Usando a Tabela 62, escreva as expresses na forma de soma-de-produtos para as sadas e Cout de um somador-completo. Use um mapa de Karnaugh para minimizar as expresses e em seguida implemente-as com inversores e lgica AND-OR. Mostre como substituir a lgica AND-OR com CIs seletores de dados 74LS151. 44. Implemente a funo lgica especificada na Tabela 612 usando um CI seletor de dados 74LS151.
TA B E L A 6 1 2

A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

A2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

ENTRADAS A1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

SADA Y 0 0 1 1 0 0 1 1 1 0 1 1 0 1 0 1

380

S I S T E M A S D I G I TA I S

45. Usando dois mdulos somadores de 6 posies a partir da Figura 614, projete um sistema de votao de 12 posies. 46. O bloco somador usado no sistema de controle e contagem de comprimidos visto na Figura 693 realiza a adio do nmero binrio de 8 bits a partir do contador com o nmero binrio de 16 bits a partir do registrador B. O resultado do somador volta para o registrador B. Use CIs 74LS283 para implementar essa funo e desenhe um diagrama lgico completo incluindo os nmeros dos pinos. Consulte o tpico de aplicao em sistemas no Captulo 1 para rever a operao. 47. Use CIs 74LS85 para implementar o bloco comparador no sistema de controle e contagem de comprimidos mostrado na Figura 693 e desenhe um diagrama lgico completo incluindo os nmeros dos pinos. O comparador compara nmeros binrios de 8 bits (na realidade so necessrios apenas 7 bits) do conversor de BCD para binrio com os 8 bits do contador. 48. Dois decodificadores de BCD para 7 segmentos so usados no sistema de controle e contagem de comprimidos mostrado na Figura 693. Um deles necessrio para acionar um display de comprimidos/garrafas de 2 dgitos e o outro para acionar um display do total de comprimidos engarrafados de 5 dgitos. Use CIs 74LS47 para implementar cada decodificador e desenhe um diagrama lgico completo incluindo os nmeros dos pinos.

Comprimidos/garrafa 7 4 1 0 8 5 2 . Teclado Conversor de cdigo 8 bits de BCD para binrio 9 6 3 # Codificador de decimal para BCD 4 bits Registrador A com 2 dgitos BCD Decodificador A de BCD para 7 seg.

8 bits

8 bits

Comp. A A=B B

Total de comprimidos engarrafados

Vlvula Sensor

Contador binrio de 8 bits

Somador A B Cout

16 bits

Registrador binrio B de 16 bits

Controle da correia transportadora

Conversor de cdigo de binrio para BCD

Decodificador B de BCD para 7 seg.

MUX 16 bits

Entrada de contr