P. 1
Eletrônica_Digital

Eletrônica_Digital

|Views: 30|Likes:
Publicado porhalaburaf

More info:

Published by: halaburaf on May 19, 2013
Direitos Autorais:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

11/30/2013

pdf

text

original

Cópia não autorizada. Reservados todos os direitos autorais.

Eletrônica Digital
s o d a v r e s e R . a d a iz r o t au

s o d o t

os

s o it e r di

s. i a r to u a

a i óp C

o ã n

130
LETRÔNICA DIGITAL Cópia não autorizada. Reservados todos os E direitos autorais.

4E

Cópia não autorizada. Reservados todos os direitos autorais.

s o d a v r e s e R . Monitor Editorial Ltda. Editora a Aline Palhares dos Timbiras, 257/263 – São Paulo – SP – 01208-010 d Rua Tel.: (11) 33-35-1000 / Fax: (11) 33-35-1020 a Mediação pedagógica atendimento@institutomonitor.com.br iz Equipe Técnico Pedagógica r www.institutomonitor.com.br o do Instituto Monitor t Impresso no Parque Gráfico do Instituto Monitor u Design gráfico Rua Rio Bonito, 1746 – São Paulo – SP – 03023-000 a Equipe Técnico Pedagógica Tel./Fax: (11) 33-15-8355 o do Instituto Monitor grafica@monitorcorporate.com.br nã Em caso de dúvidas referentes ao conteúdo, consulte o a e-mail: eletronica@institutomonitor.com.br i p ó C Todos os direitos reservados
Lei nº 9.610 de 19/02/98 Proibida a reprodução total ou parcial, por qualquer meio, principalmente por sistemas gráficos, reprográficos, fotográficos, etc., bem como a memorização e/ou recuperação total ou parcial, ou inclusão deste trabalho em qualquer sistema ou arquivo de processamento de dados, sem prévia autorização escrita da editora. Os infratores estão sujeitos às penalidades da lei, respondendo solidariamente as empresas responsáveis pela produção de cópias.

s o d o t

os

s o it e r di

s. i a r to u a

4ª Edição - Março/2006 Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

s. i a r to u a Apresentação............................................................................................................. 9 s to i Lição 1 – Entendendo o Mundo Digital re Introdução............................................................................................................... 11 i d 1. Digital × Analógico. ....................................................................................... 11 s 1.1 Eletrônica Analógica............................................................................... 12 o 1.2 Eletrônica Digital.................................................................................... 13 s Exercícios Propostos. .............................................................................................. 14 o d to Lição 2 – Bases Numéricas s Introdução............................................................................................................... 15 o d .............................................................................. 15 1. Bases Numéricas (2 e 10). a 2. Conversão entre Binário e Decimal............................................................. 17 v r 17 2.1 De Decimal para Binário........................................................................ e s 2.2 De Binário para Decimal........................................................................ 19 e 3. Bases Numéricas Binário, R Decimal e Hexadecimal .................................. 21 . 4. Conversão entre Binário, Decimal e Hexadecimal..................................... 22 a 4.1 De Binário para Hexadecimal ............................................................... 22 d a 4.2 De Hexadecimal para Binário .............................................................. 24 z i 4.3 De Decimal r para Hexadecimal e Vice-versa ....................................... 25 o 5. Do Mundo Analógico para o Mundo Digital (Binário). .............................. 25 t u .............................................................................................. 29 Exercícios Propostos. a o Lição 3ã – Portas Lógicas n Introdução............................................................................................................... 35 a i 1. O que é uma Porta Lógica?........................................................................... 35 p ó 2. Funções Lógicas e Portas Lógicas................................................................ 35 C 3. Variáveis . ...................................................................................................... 36
4. Tabela da Verdade. ........................................................................................ 37 5. Expressão Booleana...................................................................................... 38 5.1 Função Inversora e Porta Inversora....................................................... 38 5.2 Função E e Porta E (AND)...................................................................... 38 5.3 Função OU e Porta OU (OR). .................................................................. 39 5.4 Função NOU e Porta NOU (NOR).......................................................... 39

Índice

Cópia não autorizada. Reservados todos os direitos autorais.
130/

.................. 65 a v 2....... Conceito ................ 40 Exercícios Propostos .................2 Agrupamentos e Considerações ......................................................................................................................................................................................... 89 1.................................... 41 Lição 4 – Circuitos Combinacionais Introdução ...........................................5 Função NE e Porta NE (NAND) .....................2 Família CMOS ..................................... 60 e r 2...7 Função EXE e Porta EXE (EXAND) ........................................................................................ Utilizando os z Mapas ri da Verdade para os Mapas de Karnaugh ......... Postulados da Álgebra de Boole .................... 89 2................. Introdução .. Cada Agrupamento é uma Parcela da Expressão Booleana ..1 Família TTL (Transistor Transistor Lógica) ...................Cópia não autorizada................ 43 1.................................. 81 a i 1....................1 Limitações das Portas Lógicas ............................ 71 ad de Karnaugh ............................... Reservados todos os direitos autorais.................... Circuitos Multiplexadores ..... 40 5.............. 5................................................................................................................................................. 57 t i 2.................................. 63 o s Lição 6 – Álgebra de Boole e Minimização de o d Circuitos Lógicos Combinacionais o t Introdução ...................................................................................................................... 89 Exercícios Propostos ..... i a r Lição 5 – Localização das Portas Lógicas to u Introdução ..............................................................1 Da Tabela o t 2............................................................................................................................................................................ Circuitos Demultiplexadores ....................................................................................... 43 Exercícios Propostos ....................................................................................................... 60 di 2...... 48 s................................................................................ Reservados todos os direitos autorais.......... 65 o d 2................ 95 Cópia não autorizada................................................................................. ○ ○ ○ ○ ○ 130/6 ......................................................................................................................6 Função EXOU e Porta EXOU (EXOR) ................................... 73 2............................................................................................... 78 a o Lição 8ã – Interpretando os Mapas de Karnaugh n Introdução ....... Circuito Minimizado .................................................................................................................................................................................................................................1 Aplicação Prática .. 67 r Exercícios Propostos ............................................ 81 p Exercícios Propostos ....................... 61 s Exercícios Propostos ............................................... 73 2......................... 65 s 1..................................................................................... 71 a 1.............. 53 s o 1.............................. Circuitos Integrados (CIs) com Portas Lógicas ............................... 39 5. 75 u Exercícios Propostos ............... Famílias de Circuitos Integrados Lógicos.. 85 ó C Lição 9 – Circuitos Multiplexadores e Demultiplexadores Introdução ... Funcionamento ....... 69 e s e Lição 7 – Mapas de Karnaugh R ................................................................................................... 53 a 1......

......................................... Decodificadores .............. O que é Clock? ............................................................................................................... 103 1............................. 124 6.............................................................. 101 Lição 11 – Clock e Gerador de Clock Introdução .............. 98 Exercícios Propostos ............................................... 136 a i óp C o ã n s o d a v r e s e R ........................................................... – Prática de Circuitos Combinacionais Introdução ........................... 103 2.................................. 135 Exercício Proposto ...... 105 Exercícios Propostos ............. Gerador de Clock ............................................................................................................................................................................................ Contadores Binários ....................................... 112 Exercícios Propostos ....................... 111 2........................................................................................... Contadores Binários Encapsulados .................................. 131 1................................................................................ Flip-Flop RS ................. 117 2................................................ Preset e Clear Automáticos ................................................................................................................... 118 4............3 Clock .... 125 Exercícios Propostos ........................... Aplicando a Eletrônica Digital .........................................................1 BCD to 7 Segment Decoder (CI 4511) .............................................................................................. 107 Lição 12 – Flip-Flop Introdução ................................................. 132 2................ Códigos em Sistemas Digitais ........... Flip-Flop Tipo Toogle ....................................................... 128 Lição 14 – Codificadores e Decodificadores Introdução ......... 109 2.......................... 132 2............................ 109 1...................................... 111 2...................................................... 117 3............3 Código Excesso 3 (XS-3) ......................................................................................................... 131 1.................................................1 Clear ............................................................... 122 5.........1 BCD 8421 ....................................................................................................... ○ ○ ○ ○ ○ 130/7 .................................................. 114 Lição 13 – Ligações do Flip-Flop JK Introdução ........ 122 4...... Fonte de Alimentação ..........................................Cópia Lição não10 autorizada.................................. Acessórios dos Flip-Flops .............................................................................................................................. i a r to u a Cópia não autorizada.... 111 3......................... a d a iz r o t au s o d o t os s o it e r di s...2 Circuito 2 ...........................................................2 BCD to Decimal Decoder (CI 4028) ................................................................................................................................. 122 4.........................1 Circuito 1 ............................1 Programando o Término da Contagem .............................................. 111 2...................... 123 6.......................................................2 Preset ....... 117 1............................................................................ Flip-Flop Tipo Data ......................................... Reservados todos os direitos autorais.......................... Flip-Flop JK ..... 97 2.......................................2 Código Johnson ................................................................................................. 97 1........................................................................................................................................................... Reservados todos os direitos autorais.. 133 2................................ 131 1......................................... Contadores Binários Programáveis ......................................... 131 1....................

................................. 151 s.............. 145 1........................................ Unidade Lógica e Aritmética (ULA) .............................................................................................................................................................................. 150 Exercícios Propostos .................................................... Funcionamento .......Cópia não autorizada....................... 142 s o it e Respostas dos Exercícios Propostos ................. 145 2..... 165 s o s o d to s o d a v r e s e R ............................................................................................................. Reservados todos os direitos autorais........................................ 139 Exercícios Propostos .................................................................. Reservados todos os direitos autorais............................................. i a r to u a Cópia não autorizada.......................................................................................... 148 3..................................... Lição 15 – Shift-Register ou Registrador de Deslocamento Introdução .............................. 137 2......................................... a d a iz r o t au o ã n a i p ó C Lição 16 – Operações Aritméticas com Binários Introdução ..................................................................... 137 1........... Subtração de Binários ...................... Soma de Binários ........................................ Conceito ......... ○ ○ ○ ○ ○ 130/8 ................................. 152 r i d Bibliografia .......

a instrumentos e equipamentos cada vez mais sofisticados que suprem s necessidades em diversas áreas da atividade humana. o d o t passo. Hoje. Reservados todos os direitos autorais. as tecnologias de construção de e es mundo digital e entender as revoluVamos entrar neste fascinante R ções do mundo em que. já não saberíamos mais s viver sem o telefone celular. a diferenciar converter dados e informações para v rcircuitos integrados. é fácil perceber a importância da tecnologia s digital na vida prática do Técnico em Eletrônica..vivemos.Cópia não autorizada. i a r O mundo contemporâneo já presenciou o desenvolvimento eto a u aplicação de diferentes tecnologias para a fabricação de aparelhos.. o mio crocomputador. Aprenderá a diferenciar o sinais digitais de analógicos. a a códigos conhecidos. a elaborar circuitos de contagem ed armazenamento de informação. Reservados todos os direitos autorais. 130/ . o CD-player. Apresentação s. Portanto. to i re Dentre as mais fantásticas tecnologias que integram o mundo em i d que vivemos está a Eletrônica Digital. com suas fantásticas máquinas! a d Bons estudos! za i r o t u a o nã ia p ó C Cópia não autorizada. do mundo analógico Neste fascículo você dará um importante s ao mundo digital. o forno de microondas.

pelo lat. 2. um telefone celular. Analógico é: [Do gr.todos Diz-se de um sistema cuja expressão Cópia não autorizada. ○ ○ .] Adj. lemos nos jornais. mais d rápido. analogikós. Quando surgiu a eletrônica digiOs primeiros telefones celulares que óp tal. portanto não havia a necessidade de usar a i este termo. s 1. o de automóveis eram controlaOs freios s Após o estudo desta lição você saberá o força da perna do motorista. nesta lição. e Entendendo o Mundo Digital ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 1 maioria é digital. gico. s lho que apresente a palavra digital. ○ ○ ○ Pelo dicionário Aurélio. precisamos lembrar o que é eletrônii r ca analógica. za gital. s básicas sobre o mundo digital. as novas miniparabólicas recebem sinais digitais. r nema. matemática da relação existente entre suas ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 130/11 ○ ○ ○ estes termos agora andam juntos em nossa vida cotidiana. Que tem analogia. algumas noções hoje. lição s. Reservados os direitos autorais. que era o método como as o De onde vem tanta qualidade? Afinal. analogicu. R são produto da eletrônica analógica e digital. houve uma revolução na prática de conC ao Brasil eram analógicos. hoje a chegaram trole e armazenamento de informações. uma painéis analógicos.va logia digital. a Veremos. i d antena parabólica digital e qualquer aparegitais. nas rádios. que abrirão as to antigos tinham i portas para começarmos a entender como Os fornos microondas rehoje seus painéis são difunciona um CD.Cópia não autorizada. no ci. O som dos cinemas antigamente era anaFís. a Em digital tudo é melhor. lógico. hoje é digital. notamos e na mídia em geral comentários sobre a tecTodos estes aparelhos de alta tecnologia es nologia digital. Fundado na analogia. hoje os dos pela d definir analógico e digital. Para entendermos o que é eletrônica diocupa um espaço menor. Reservados todos os direitos autorais. freios to ABS usam a tecnologia digital para controlar a frenagem dos veículos. . a o de vinil são chamados Os antigos discos ã No começo da eletrônica tudo era analóde analógicos e n os CDs atuais são digitais. o t coisas vinham sendo feitas no mundo até u que é digital? então. 3. só encontramos relógios digitais. Digital x Analógico o d Microcomputadores são frutos da tecnoAtualmente ouvimos na televisão. 1. A antena parabólica comum recebe sinais analógicos do satélite. etc. i a r Introdução to u Os relógios eram à corda e analógicos.

Que pode assumir valores contínuos. armazenar um fenômeno físico. Nossa audição consegue ouvir sons de difeo t rentes freqüências. etc. s o it (músiPor exemplo. seres humanos. pressões. au o ã Anotações/dicas n Cópia não autorizada. a que nós. [Nesta acepção. isto significa que um sinal to elétrico pode assumir infinitos valores de tensão para reproduzir. au expressar. i a r No caso da Eletrônica Analógica. os s o d o t s o d a v r e es R a uma música. visto em um osciloscópio. 5. Nossa pele consegue sentir uma infinidade de temperaturas. Reservados todos os direitos autorais. d É preciso lembrar Nossa visão consegue za distinguir mais de 16 milhões de tonalidades i r de cores diferentes. Diz-se de uma informação fornecida por um instrumento a um observador. na qual a medida de uma grandeza física é fornecida explicitamente pela medida de uma segunda grandeza que tem com a primeira uma relação biunívoca. ○ ○ ○ ○ ○ 130/12 . Reservados todos os direitos grandezas físicas é análoga ou semelhante à mesma expressão de autorais. Inform. 4. ao observarmos um sinal elétrico de áudio e ca ou voz) em um osciloscópio. observamos que este sinal ir elétrico d pode assumir diferentes valores de tensão no tempo. Fís.] 1. asperezas. Sinal elétrico referente . somos analógicos.Instituto Monitor Cópia não autorizada.1 Eletrônica Analógica a i óp C s. opõese a digital1. um outro sistema.

centímetros de uma CD d a Mais recentemente. eram necessários Para se gravar uma música e s metros e metros de fita enrolados em torno de um carretel (gravae ção analógica). d o t Assim. músicas no u a Você perguntaria: o nã s. o sinal elétrico pode variar sua s tensão entre infinitos níveis. Um trecho musical. o sinal elétrico d pode variar sua tensão somente entre dois níveis. Hoje aR mesma música pode ser gravada em alguns .2 Eletrônica Digital Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. No que diz respeito à Eletrônica. 130/13 . Reservados todos os direitos autorais.i d os Note que agora só existem dois níveis de s tensão por onde o o sinal se alterna. a v r em fita cassete. o padrão MP3 pode gravar a mesma música iz r com menos centímetros no mesmo CD. Os circuitos digitalizadores ou conversores de analógico para digital e de digital para analógico trabalham com binários. no mundo analógico. analógico e digital são opostos. Já no o mundo digital. (gravação digital). se transportado para o mundo digital e observado em um osciloscópio. s o it e r Sinal elétrico de um trecho musical digitalizado. 1. fazendo caber muito mais o t mesmo espaço. seria: - Como é que se transforma um sinal elétrico analógico em a sinal i elétrico digital? Como pode um sinal que tem infinitos níveis p de tensão ser convertido para apenas dois níveis? ó C Este sinal com dois níveis de tensão utiliza a teoria matemática do binário (que é o nosso próximo assunto) para converter de analógico para digital. i a r to u a Cópia não autorizada.

( ) e) Câmeras. ( ) d) transistores. Reservados todos os direitos autorais.O que caracteriza a eletrônica digital é: ( ) a) só ter dois níveis de tensão. ( ) b) pode sentir as coisas com uma infinidade e ( ) c) não pode sentir as coisas. t u dois níveis de tensão. ) e) quinquinária. ( ) a) Liquidificador. Exercícios Propostos 1 . bicicleta. rádio. ( ) e) observá-lo a i p 5 . batedeira. d a z i 4 . ( ) b) Televisão. aspirador de pó.Cópia não autorizada. R . computador. C ( ( ( ( ) b) binária. ( ) b) convertê-lo para a ( ) c) transformá-lo em analógico. ( ) c) ser feita com dígitos. patins. ) c) trinária. resistores e capacitores. 130/14 .Qual a teoria matemática para converter de analógico para digital? ó ( ) a) monária.O ser humano é considerado analógico porque: v r ( ) a) só pode sentir as coisas em dois níveis. ) d) quaternária.Digitalizar um sinal elétrico r significa: o ( ) a) passar o dedo sobre ele. nã no osciloscópio. ( ) d) usa transistores. i a r to u a Cópia não autorizada. ( ) b) não passar corrente por ela. ( ) e) eletrônica analógica.Assinale a alternativa que apresenta produtos nitidamente digitais. 2 . o ( ) d) filtrar o sinal. ( ) c) CD. luminária. termômetro. a ( ) e) tem diferentes níveis de tensão. s o d o t os s o it e r di s. aparelho de som. vídeo-game. Reservados todos os direitos autorais. e s de variações. s o d a 3 . ( ) d) Automóvel.

que dizemos: um. de um relógio antigo e um reló.a v Vamos aplicar o que vimos ao binário. centena.. u a Já falamos em 8 bits.decimal Expressamos o resultado de uma contaa (analógica) para a binária (digital) e apresend gem em binário como: (2 ). t (dígito binário).. ta (3 dezenas) e cinco o matemática que inspirou os cientistas a deMatemáticamente. é representado matematicamente por: 1 × 23 + 0 × 22 + 1 × 21 + 1 × 20 = 1×8+0×4+1×2+1×1= 8 + 0 + 2 + 1 = 11 ○ ○ ○ ○ ○ ○ ○ ○ ○ . r e que está matematicamente relacionado à s base 2. Reservados todos os direitos autorais. (2 ). ó C Desta forma. um. etc. sempre a partir da direita para a esquerda. um. 16 dígitos binários. milhar. 32 dígitos a Matematicamente falando. (2 ). (101). oit número 135 se apresensenvolverem o mundo digital. estas o 1. dezena. sempre a partir da esquerda para a diiz por meio binários resultantes desta conversão r reita. i a r Recordando: quando trabalhamos Introdução to com o núu mero 135. (2 ). zero. e Os objetivos desta lição são os deR explicar a conversão da base numérica . s. Reservados todos os direitos autorais. 16 bits. e ainda verá de e ta assim: que forma um sinal analógico pode ser conir d vertido em um sinal digital e vice-versa. identificamos 1 centena. Cada uma destas partes chama-se bit o da base numérica hexadecimal. decimal está i binários. etc. ça entre o funcionamento de um disco de vid nil e um CD. p relacionado à base 10. 3 × 10 + 5 × 10 = 1 × 10 +s 1 × 100o + 3 × 10 + 5 × 1 = s30 + 5 = 135 Conhecendo as formas de conversão. gio digital. (104). você começará a compreender a diferens número decimal. (103). 3 dezenas a e 5 unidades e lemos cento (1 centena) e trinNesta lição você irá conhecer a teoria s (5 unidades). o número binário 1011 (4 Bases Numéricas ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 2 2 1 0 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 0 1 2 3 4 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ bits). ou seja. no formato de número bio nário e vice-versa. respectivamente. (102). dezena de milhar.Cópia não autorizada. ○ ○ ○ ○ 130/15 ○ ○ Expressamos o resultado de uma contagem em decimal como: (100). Ast O que nos interessa é como expressar um sim. unidade. você 100 + o estará entrando neste mundo novo onde tudo d o o que é analógico se traduz em digital.. a tar as formas de simplificação dos números etc. Bases Numéricas (2 e 10) ã expressões se referem a um conjunto de 8 dín gitos binários. 32 bits. lição ○ ○ ○ ○ Cópia não autorizada. (2 ).

um sistema de numeração binário. ou seja. tudo fica mais claro: 1011 na base 2 é igual a 11 na base 10. tran3 unidades o ã 4 unidades sistores podem funcionar também como chan 5a unidades ve eletrônica aberta ou fechada. Cópia não autorizada. composto somente de dois dígitos. Dois em latim é bi. 130/16 ○ ○ ○ . os transistores desenvol0 unidades (nada) o t vidos pelos Laboratórios da Bell Telefônica 1 unidade u (USA). milhas ves. contamos: 0 1 10 11 100 101 110 111 1000 ○ ○ ○ ○ ○ ○ ○ ○ ○ s o it e ir Obs. etc. centenas. de 1 voltamos a 0 (1 é o último algarismo de to uma base que só tem dois algarismos). 1. coloca-se um índice ao lado do número que corresponde à sua base. Arit. Reservados etc. ○ ○ Contamos as coisas de 0 a 1 e dividimos esta contagem em bits. Ou 1011 em binário é igual a 11 em decimal. em binário ce 10. Dedo (1). Em decimal. o fomos treinados a pensar em decimal. pode ser igual a 11? São números de bases numéricas diferentes! Para organizar esta situação. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Isto nos lembra dois estados: aberto ou fechado. Conta. ou seja. fechada. Poét. Portanto. a corrente 7 unidades óp elétrica passa.va A base binária combina perfeitamente mos as coisas de 0 a 9 e dividimos esta conta-r com os transistores. talvez d porque tenhamos 10 dedos nas mãos. a cori 6 unidades rente elétrica não passa.Instituto Monitor Cópia não autorizada. Assim. o índice quando nos referirmos a números de 9 voltamos a 0. nas quando completamos um milhar. Reservados todos os direitos autorais. digitu. dezenas. Aberta. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ Perceba que a unidade voltou a zero (0) quando completamos uma dezena. ‘dedo’. C 8 unidades 9 unidades 10 = 1 dezena e 0 unidades ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. da mesma forma como em decimal. todos os direitos autorais. os também. m. Transistor conduzindo é igual a chave fee res. d nove.] S. Assim. Em binário o mesmo ocorre: d de outras bases. quando chegamos ao úlMas nunca podemos deixar de colocar o s timo algarismo. R . 2. voltamos ao primeiro.: é normal você encontrar em livros o Perceba as semelhanças. Teremos então: 10112 = número binário de base 2 1110 = número decimal de base 10 Agora sim. chada e corresponde ao binário 1 ou bit = 1. pois é a forma do nosso cotidiano. Em decimal o d número expresso em decimal sem o índinúmero cresce para a esquerda. que funcionam como chae gem em unidades. Chegamos a uma incoerência: como 1011 Vamos trazer isto para a base binária. s Nosso sistema de numeração é o decimal. E assim acontece com as centePelo dicionário Aurélio dígito é: [Do lat. E assim acontece com as dezenas quando completamos uma centena. apresentavam uma característica de a 2 unidades controle de corrente elétrica. Transistor cortado é igual a chave aberta e a Cada uma destas divisões varia de zero a corresponde ao binário 0 ou bit = 0. contamos: a iz r Como sabemos.

o Vamos caminhando para a d esquerda. 8. mas ainda somos humanos e pensamos em decimal. o t au 128 64 32 16 8 4 2 1 Valor decimal .. Elemento de um conjunto de caracteres numéricos ou daqueles que representam valores numéricos.). es2..Instituto Monitor Cópia não autorizada. a d Vamos simplificá-la ainda mais até termos apenas o que realza i r mente interessa: binário e decimal. 2 . i a Partimos agora para a conversão de bases decimal para biná. Cada uma das autorais...r rio e de binário para decimal. 4.. Conversão entre Binário e Decimal s to i Vejamos como expressar um número decimal em formato bie r nário. valores decimais que resultem no número decimal que você deseja converter para binário. Pronto! Cópia não autorizada. 512 256 o . Esta tabela pode ser tão comprida quanto necessário. s. s acima..1 De Decimal para Binário i óp C De acordo com a tabela. 12 partes iguais em que se dividem os diâmetros do Sol e da Lua. e a forma de construí-la é extremaR . Para cada valor decimal que você utilizar na soma... 512 256 128 64 32 16 8 4 2 o1 . só existe uma soma possível entre os 9 8 7 6 5 4 3 2 1 0 0 1 2 Tudo muito bom. 2 ... ○ ○ ○ ○ ○ 130/17 . mente simples. 2 2 2 2 2 2 2 2 2s 2 Base 2 o . to u a 2.. Reservados todos os direitos Qualquer dos algarismos arábicos de 0 a 9. Reservados todos os direitos autorais. Binário (bits) ã n a 2. 4.). para o cálculo dos eclipses. v rmesmo tempo multiplicando por 2 o Notamos que estamos ao e valor decimal anterior (1. coloque o número 1 sob ele (bit = 1). Astron. Inform.. Imaginemos uma tabela simples: di s Valor decimal .. incrementando o expoente a da base 2 (2 . 3. Binário (bits) d o t A partir da direita temos a base 2 elevada ao expoente 0 e. 16. Para cada valor decimal não utilizado coloque o número 0 sob ele (bit = 0).. o correspondente valor decimal.

• 64 é muito. Continuamos com 224. Reservados todos os direitos autorais. i a r to u a • 4 estoura. portanto.. t u Até agora a temos: 128 + 64 = 192.Como fica o número 233 expresso d em binário? a v . portanto. • Pronto! Não precisamos de mais nada. portanto. s o d o Assim: 1100 = 12. Reservados todos os direitos autorais. 0 sob ele. 0 sob ele. portanto. 0 sob ele. portanto. i óp • 8 entra na soma. 0 sob ele. a • 128 entra na izsoma. 0 sob ele.Instituto Monitor Cópia não autorizada. não entra. 1 sob ele. . • 8 entra na soma. senão estoura! Portanto.. ã Até n agora temos 192 + 32 = 224. • 2 estoura. a • 16 é muito.. s o 2 . 1 sob ele. não entra. Cópia não autorizada. para C 233 falta 1. senão estoura! Portanto. portanto.Como fica o número 12 expresso em binário? . 1 sob ele. Continuamos com 232. portanto. portanto. não d entra. ○ ○ ○ ○ ○ 130/18 . não entra . a • 256 é muito. 1 sob ele. r o • 64 entra na soma. portanto. portanto. 1 sob ele.. Não representamos t os 0 à esquerda. 0 sob ele. 512 256 128 64 32 16r 8 4 2 1 Valor decimal e 1 0 . 0 0 1 1 1 s0 0 1 Binário (bits) e R • 512 é muito. na soma. • 128 é muito. portanto. 512 0 256 128 0 0 64 0 32 0 16 0 8 1 4 1 2 0 1 0 Valor decimal Binário (bits) • 512 é muito. Até agora temos 232. não entra. • 256 é muito. 0 sob ele. Exemplos: 1 . Até agora temos: 8 + 4 = 12. 0 sob os restantes. • 16 é muito. • 32 é muito. 0 sob ele. portanto. portanto. para 233 faltam 9. para 233 faltam 41.. não entra. • 32 oentra na soma.. 0 sob ele. não entra. então.. 0 sob ele. os s o it e r di s. 0 sob ele. não entra na soma. portanto. 1 sob ele. portanto.. não entra. 2 • 4 entra na soma. Continuamos com 232.

portanto. r e1 sob ele. 1 sob ele. para 170 faltam 2.. . ○ ○ ○ ○ ○ 130/19 . .. Assim: 10101010 = 170 a i p ó 2. portanto. • 1 estoura. • 16 estoura e não entra. 0 sob ele. t s 170 faltam 10.Como fica o número 170 expresso em binário? . portanto. para o d0 sob ele. • 8 entra na soma. 0 sob ele. a Continuamos com 170. Pronto! Cópia não autorizada. Já temos 128. a d 168. i a r to u a Utilizamos a mesma tabela e encaixamos o binário a partir da direita.Instituto Monitor Cópia não autorizada.2 De Binário para Decimal C 2 s o d o • 32 entra na soma. • 256 é muito. 0 sob ele. todos os direitos autorais. Pronto: 232 + 1 = 233. 512 0 256 128 0 1 64 0 32 1 16 0 8 1 4 0 2 1 1 0 Valor decimal Binário (bits) • 512 é muito. Continuamos com a • 2 entra na soma.. s Até agora temos 160 + e R 8 = 168. o ã n os s o it e r di s. Basta somar os valores decimais sobre cada binário igual a 1.. portanto. 1 sob ele. Reservados todos os direitos autorais. portanto. 0 sob ele. iz portanto. • 4 estoura. a v Continuamos com 160. Assim: 111010012 = 233 3 . senão estoura! Portanto. não entra. 0 sob ele. Reservados •1 entra na soma. 1 sob ele. r Pronto: 168 o + 2 = 170. não entra na soma. Continuamos com 128. portanto. t u portanto. 1 sob ele. Até agora temos 128 + 32 = 160. portanto. portanto. • 128 entra na soma. • 64 estoura.

Até agora temos 64 + 32 = 96. ã Continuamos com 32. Assim: 1001112 = 39 ○ ○ ○ ○ ○ 130/20 . portanto..Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. Pronto! 2 .. • Tem 1 sob o 16. não entra na soma. portanto. • Tem 1 sob o 1. entra na soma. portanto. • Tem 1 sob o 32. entra na soma. entra na soma. . • Tem 0 sob o 8. portanto. i óp Continuamos com 32. entra na soma. n 2 s o d o t os s o it e r di s. • Tem 0 sob o 2.. . Continuamos com 112. não entra na soma. portanto. a 32 16 8 4 2 1 512 256 128 d 64 za 0 1 0 0 1 1 1 i or • Tem 1 sob o 32. portanto. • Tem 0 sob o 4... • Tem 1 sob o 2. portanto. Terminamos com 112 + 1 = 113. Reservados todos os direitos autorais. entra na soma. Ficamos com 36 + 2 = 38. t Até agora au temos 32. portanto. • Tem o 0 sob o 16. C • Tem 1 sob o 4. Até agora temos 64. não entra na soma. entra na soma. 512 0 256 128 0 0 64 1 32 1 16 1 8 0 4 0 2 0 1 1 Valor decimal Binário (bits) • Tem 1 sob o 64. não entra na soma. a • Tem 0 sob o 8. Continuamos com 112. i a r to u a Valor decimal Binário (bits) Cópia não autorizada. portanto.Como fica o número 11100012 expresso em decimal? . Pronto! s o d a v r Assim: 1110001 = 113 e s 2 . Continuamos com 112. portanto.. Exemplos: 1 . Ficamos com 32 + 4 = 36.Como fica o número e R 100111 expresso em decimal? . portanto. portanto. Terminamos com 38 + 1 = 39. entra na soma. portanto. entra na soma... Até agora temos 96 + 16 = 112. • Tem 1 sob o 1. não entra na soma.

A prática de conversão leva à rapidez. Para isso. a i Ficou claro então que nós pensamos em decimal. ou MSb. i Seja bem-vindo ao mundo digital. onde tudo que é analógico é ra expresso em binário. e. e as calculaóp doras e computadores utilizam o binário. fala em sistemas digitais . Então. do Inglês Lower Significant bit. O dígito binário (bit) mais à esquerda do número é chamado de dígito binário mais significativo. Está foi a base escolhida e utilizada até hoje quando não Reservados todos os direitos seautorizada. 130/21 . Reservados todos os Para finalizar: o dígito binário (bit) mais à direita dodireitos número é autorais. surgiu a idéia de converter cada 4 bits em um número de outra base. Note a letra b minúscula indicando bit. do inglês Most Significant bit. Cópia Com 4 bits conseguimos os decimais de 0 a 15. Veremos mais tarde que B maiúsculo significará byte. No entanto. A conversão entre estas C 3. ou LSb. a d za i or t au o ã n bases é o meio óbvio de comunicação entre homem e máquina. Decimal e Hexadecimal s. chamado de dígito binário menos significativo. totalizando 16 combinações. se o t você tiver um microcomputador com o sistema operacional Windows u a instalado. Bases Numéricas Binário. ○ ○ ○ ○ ○ autorais. os números em binário muito longos tornaram-se difíceis para nós.Instituto Monitor Cópia não autorizada. proceda da seguinte maneira: i e r Clique em iniciar programas acessórios di calculadora exibir científica os s o d o t s o d a v r e es R . a calculadora que vem com este software pode funcios nar como uma ferramenta de conversão e agilizar ainda mais o proo t cesso.

4 e o último mais à esquerda (MSb) vale 8.autorais.. Decimal e Hexadecimal d s ojá estudada tabeVamos fazer uma pequena adaptação à nossa s la. to C = 12. ou hexadecimal. 5. E e F. É assim que a base hexadeosurge d cimal. ○ ○ ○ ○ ○ • Não existe 11 em hexadecimal. 8.. Somam-se os valores cujos bits sejam 1. Reservados todos os direitos A vantagem de utilizar esta base é a de poder escrever um nú. i O Sistema de Numeração Decimal é composto de 10 símbolos: a 0. Separamos os bits de 4 em 4. D = 13. Hexa. significa seis. s. O Sistema de Numeração Hexadecimal é or t composto de 16 símbolos: 0. em Decimal: A = 10. 2. 130/22 .1 De Binário o t u a converter de binário para hexadecimal. C. 5. A. B = 11. Hexadecimal significa seis além do decimal. 7. o próximo. olhamos apenas Para o asã linhas binário e hexadecimal. a z ri para Hexadecimal 4. o bit mais à direita (LSb) vale 1. . .Instituto Monitor Cópia não autorizada. 7.. 8 e 9. D. do Grego. 6. sem esquecer que: • Não existe 10 em hexadecimal. a Encaixamos o número binário na tabela a partir da direita e a i óp cada bloco de 4 bits teremos um número em hexadecimal. 4. 3. Chamaremos cada um desses blocos de 4 bits de número hexadecimal. E = 14 e F = 15. Reservados todos os direitos autorais. 1. o próximo à esquerda vale 2. a O modo mais fácil de se converter um número para qualquer d outra das duas bases é a partir do binário. 3. 9. n Cópia não autorizada. u a Foram colocadas as seis primeiras letras do alfabeto para comples tar os símbolos do Hexadecimal e. 1. B. A base 16.. 2. to s o d a 512 256 128 64 32 16 v 8 4 2 1 Valor decimal r Binário (bits) e s Hexadecimal e R . Conversão entre Binário. mas sim B. foi implantada aos sistemas digitais. 6. i re i 4. mas sim A. C Em cada bloco. mero binário longo (composto de vários bits) com poucos caracteres e ainda assim ficar fácil a visualização do binário original. 4.

mas sim D. Mas em hexadecimal 11 não o existe. mas sim F. • Não existe 13 em hexadecimal.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. o que existe é F. Muitos livros técnicos. para indicar número hexadecimal: d 1B = 1Bh. • Não existe 12 em hexadecimal. . por Rpreferem colocar a letra h (minúsculo) ao questões de impressão. . Portanto: 111110012 = F9h Cópia não autorizada. s o d Portanto: 11011 é equivalente a 1B a v r Note que aparece o 16 e como índice para indicar que se trata s de um número da base e hexadecimal.. mas sim E.Qual o o equivalente em hexadecimal para o binário 11111001 ? t au 1 1 1 1 1 0 0 1 Binário o F 9 Hexadecimal ã n 2 2 16 16 2 Exemplos: 1111 = 8 + 4 + 2 + 1 = 15. Reservados todos os direitos autorais.. • Não existe 15 em hexadecimal. mas 15 não existe em hexadecimal. mas sim C. . o que existe é B..Qual o equivalente em hexadecimal para o binário 11011 ? a r to u 1 1 0 1 1 Binário a 1 B Hexadecimal s to i re i Iniciando pelo bloco mais à direita: d s • 1011 corresponde a 8 + 0 + 2 + 1 = 11. ○ ○ ○ ○ ○ 130/23 .. a Começando pelo bloco da direita: i óp 1001 = 8 + 0 + 0 + 1 = 9 C Passando para o bloco ao lado: s... . . lado do número em avez do 16. i 1 . • Não existe 14 em hexadecimal. za i r 2 ... s o d Para o bloco próximo da esquerda: o t • 0001 corresponde a 0 + 0 + 0 + 1 = 1.

binário: 1 .. .. 0101. a 5 = 0 + 4 + 0 + 1.. Para o bloco ao lado: 0110 = 0 + 4 + 2 + 0 = 6 Para o próximo bloco: 0011 = 0 + 0 + 2 + 1 = 3 Portanto: 11011011002 = 36Ch 4..Converter A5h a em d a 512 256 128 iz 64 32 16 8 r o t A au o ã Começando a partir da direita: n s o d o t os s o it e r di s. 2 .. encaixa-se o número hexadecimal na tabela a partir da direita. ou seja.. Reservados todos os direitos autorais.. 1010 Cópia não autorizada. i óp C Para o número à esquerda: Portanto: A5h = 101001012 s o d a v r e s Exemplos: e R ..2 De Hexadecimal para Binário . Pronto! 4 5 2 1 Valor decimal Binário Hexadecimal A = 8 + 0 + 2 + 0. Reservados todos os direitos 3Qual o equivalente em hexadecimal para o binário 1101101100 ? autorais.. Coloca-se o correspondente binário sobre ele.Instituto Monitor Cópia não autorizada. . i a r to u a Convertendo de hexadecimal para binário. ou seja. .. 1 3 1 0 1 6 1 0 1 1 0 C 0 Binário Hexadecimal Começando pelo bloco da direita: 1100 = 8 + 4 + 0 + 0 = 12. ○ ○ ○ ○ ○ 130/24 . que em hexadecimal se escreve C.

um hexadecimal. r e s A base octal tem sido pouco utilizada. i quenos pedaços e expressar o valor do nível de tensão de cada peóp daço pelo equivalente número em binário. Portanto: 10h = 000100002 4. passe primeiro Para converter de hexadecimal a v Desta forma é muito mais fácil. 2Converter 10h emReservados binário: .3 De Decimal para Hexadecimal e Vice-versa 32 0 16 1 8 0 4 0 0 2 0 1 0 Valor decimal Binário Hexadecimal Digitalizar um sinal elétrico analógico é recortá-lo em pea tensão. s o d para decimal. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/25 . ... Doa Mundo Analógico para o Mundo Digital (Binário) o ã n Lembrando a lição 1. para binário e depois para decimal. . ou seja. siga 4 em 4 bits para formar a o mesmo procedimento e você terá a conversão para octal. Assim como você separou de R . C s o d Para converter de decimal para hexadecimal. Nunca ad 8 ao se esqueça do z índice pé do número para que não seja confuni r dido com o decimal. porém basta fazer outra e pequena adaptação em nossa tabela.. 0001. todos os direitos autorais. o t u 5... passe primeiro o t para binário e depois para hexadecimal. 512 256 128 0 64 0 1 Começando a partir da direita: 0 = 0 + 0 + 0 + 0. um sinal analógico tem infinitos níveis de os s o it e r di s. 0000. separe de 3 em 3 bits. i a r to u a Cópia não autorizada. ou seja. Para o número à esquerda: 1 = 0 + 0 + 0 + 1..

Cada porta é formada por um circuito eletrônico d como chaves controque tem como base transistores funcionando o t ladas. dependendo de cada aplicação. Estas portas os lógicas formarão os chamados circuitos lógicos digitais ou. Assim: s o d alógicas. ○ ○ ○ ○ ○ 130/26 . s • Circuitos lógicos formam e sistemas digitais.Instituto Monitor Cópia não autorizada. precisamos conhecer as técnicas digitais. s simplesmente. VALOR BINÁRIO CORRESPONDENTE A CADA NÍVEL 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 DIGITALIZADO ANALÓGICO a i óp C s o it e ir d Para trabalhar com os sinais digitais. • Transistores formam portas v r • Portas lógicas formam e circuitos lógicos. s. ciro cuitos lógicos. que nos mostram como ligar portas lógicas de modo a obtermos os resultados desejados. Veremos isso no próximo capítulo. e cada nível representado por um número binário equivalente ao número do nível de tensão naquele ponto. a Sistemas digitaisd podem ser: a iz • Microcomputadores r o t • CD-players au • Videogames o ã • Telefones celulares n Sinal senoidal recortado. Cópia não autorizada. • Relógios digitais Para sabermos como funciona um relógio digital ou outro sistema digital qualquer. i a r to u a • DVDs • Etc. R . Reservados todos os direitos autorais. precisamos de circuitos eletrônicos chamados de portas lógicas. Reservados todos os direitos autorais.

.. au o ã n a i p ó C s o d o t os s o Valor it DECIMAL e BINÁRIO r i d HEXADECIMAL s..Converta os seguintes números decimais em binário e hexadecimal. t . Exercícios Propostos 1 . a) 43 .. .... a b) 111 d a iz64 32 16 8 4 .Cópia não autorizada. Reservados todos os direitos autorais.. Reservados todos os direitos autorais.... ○ ○ ○ ○ ○ 130/27 . 512 256 128 r o . i a r to u a 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada. 512 256 128 64 32 16 8 4 2 1 s o d a v r e s e R . ..

c) 200 .... i a r to u a Valor DECIMAL BINÁRIO HEXADECIMAL 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada. 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL d) 5 ... . .Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais.. Reservados todos os direitos autorais.. a d a iz r o t au 128 64 32 16 8 s o d o t 2 s o1 s o it e r di s. 512 a i óp C 256 o nã s o d a v r e s e R . ... . 512 256 128 64 32 16 8 4 e) 127 ..... ○ ○ ○ ○ ○ 130/28 .. ..... .

512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL g) 31 .....Instituto Monitor Cópia f) 63 não autorizada.... . . 512 256 128 64 32 16 8 4 s o d a v r e s e R . Reservados todos os direitos autorais.... . o ã ... n a i p ó C s o d o t 2 s o1 s o it e r di s. ○ ○ ○ ○ ○ 130/29 .. Reservados todos os direitos autorais.. a d a iz r h) 15 o t . i a r to u a Valor DECIMAL BINÁRIO HEXADECIMAL 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada... 512 256 u 128 64 32 16 8 4 a ... . .

.. 512 256 128 64 32 16 8 4 d2 1 Valor DECIMAL o t .. .Converta os seguintes números binários em decimal e hexadecimal: os a) 100000 s o . Reservados todos os direitos autorais. a HEXADECIMAL i óp C 2 2 s.. a d za i r o t b) 100 au ..... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL o ã .. BINÁRIO n . ..Instituto Monitor Cópia i) 7 não autorizada. Reservados todos os direitos autorais.. BINÁRIO s . 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL s o it e ir d 2 ...... ... HEXADECIMAL o d a v r e es R . i a r to u a Cópia não autorizada. ○ ○ ○ ○ ○ 130/30 .

... . a d a iz r e) 1111 o t ... .. Reservados todos os direitos autorais.. .. 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL d) 111112 . . n a i p ó C 2 s o d o t 2 s o1 s o it e r di s.. ○ ○ ○ ○ ○ 130/31 .Instituto Monitor Cópia não autorizada. o ã ... 512 256 128 64 32 16 8 4 s o d a v r e s e R . i a r to u a Valor DECIMAL BINÁRIO HEXADECIMAL 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada.... 512 256 u 128 64 32 16 8 4 a ... Reservados todos os direitos autorais. c) 10100 2 ...

a d za i or t au o ã n a i p ó C 2 s o d o t 2 os s o it e r di s.. . f) 111não 2 . 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL s o d g) 101010 a v ... Reservados todos os direitos autorais.. es R .. ○ ○ ○ ○ ○ 130/32 .. . .Instituto Monitor Cópia autorizada.. i a r to u a 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada... 512 256 128 64 32 16r 8 4 e .. Reservados todos os direitos autorais...

Por que autorizada.Instituto Monitor Cópia não Reservados os binário? direitos autorais. precisamos de circuitos que convertamtodos decimal para ___________________________________________________________________________ ___________________________________________________________________________ ___________________________________________________________________________ ___________________________________________________________________________ ___________________________________________________________________________ . 3 .Por que precisamos de circuitos que convertam binário para decimal? a r ___________________________________________________________________________ to ___________________________________________________________________________ u a ___________________________________________________________________________ s ___________________________________________________________________________ to i ___________________________________________________________________________ re i d 5 . s i 4 .O que significa Mundo Digital? s o ___________________________________________________________________________ s ___________________________________________________________________________ o d ___________________________________________________________________________ to ___________________________________________________________________________ s o ___________________________________________________________________________ d a v r e s e R . Reservados todos os direitos autorais. a d a iz r o t au o ã Anotações/dicas n a i p ó C Cópia não autorizada. ○ ○ ○ ○ ○ 130/33 .

dos circuitos integrados de transistores. resistores e a capacitores encapsulados num único invóluAgora que você já conhece a lógica binás cro que cumpre uma função lógica específiria do mundo digital. o ELEVAÇÃO d o t 1. Como o espaço i ocupado por uma porta ter números decimais em binários. i a r Uma porta lógica nada mais Introdução toé que um ciru cuito integrado de transistores. contro16 15 14 13 12 11 10 9 es lando os motores e acionadores. etc. teriam vida útil maior que ã a dos relés. onde relés abriam e fechavam. é lógica após a integração passar para o estudo das Portas Lógicas. por que não colocar os circuitos lógicos todos juntos e integrá-los? ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ As principais funções lógicas são: • INVERSORA (INVERTER) Surgiram os primeiros circuitos integrados (CIs). já aprendeu a converto ca. resistores e capacitores. se2 3 4 5 6 7 8 1 o riam mais baratos. desenvolvidos para as calculado• E (AND) ras que.Cópia não autorizada. ou i d comum encontrarmos várias dessas portas seja. O que é uma Porta Lógica? s o d A lógica combinacional era muito utilizada na automatização de máquinas elétri. podemos re é muito pequeno. Reservados todos os direitos autorais. consumiriam menos energia. e numa seqüência lógica e ordenada. a idéia era substituir r o por circuitos tos lógicos baseados em trelés baseados em transistores. a Com o advento dos semicondutores eo d PLANTA a surgimento dos transistores funcionando iz os circuicomo chaves. num mesmos CI. mais tarde. Funções Lógicas e Portas Lógicas Portas Lógicas ○ ○ 3 que eram feitos de transistores. R . n Vistas de um Circuito Integrado a i p seguinte na evolução era fabriO passo ó car umC circuito completo miniaturizado.va r cas industriais. lição s. tecnologia que pero mitiu o desenvolvimento dos microcomputas dores. Já 2. se tornariam os microCópia não Reservados todos os direitos • OU (OR) computadores de autorizada. hoje. au Ocupariam um espaço menor. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ autorais. 130/35 .

temos: • NE (NAND) • NOU (NOR) • EXE (EXCLUSIVE AND – EXAND) • EXOU (EXCLUSIVE OR – EXOR) Cada função lógica tem uma característica e pode ser expressa por meio da Álgebra de Boole e sua expressão booleana. Cada entrada de uma porta receberá uma variável. quando for 1. s o D. que possa assumir somente duas condições a FUNÇÃO LÓGICA SÍMBOLO opostas. E. por conseqüência. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ . Reservados todos os direitos autorais. s Verdade que mostra como ela funciona. F. ○ ○ ○ ○ ○ Cópia não autorizada. portani p to.Acesa ou Apagada (duas condições opostas). s o it e A saída desta porta seguirá o nome da sua ir função lógica. diremos que ela está em “nível lógico zero” ou “estado lógico zero” e. Variáveis r circuitos lógicos digitais. etc. quando a variável for 0. reo d lacionando as combinações entre as entraEstas entradas de variáveis são represeno t das. ○ ○ ○ ○ ○ ○ ○ ○ ○ Cada função lógica tem uma porta lógica associada a ela. que tem um símbolo gráfico que a representa em esquemas de sistemas digitais.Boa ou Queimada (duas condições opostas). G. ○ ○ uma entrada. onde nós a encontramos para formar va 3. que pode assumir valor 0 ou 1 (binário). d resultando em saída igual a 0 s ou 1. d a iz INVERSORA Exemplo: uma condição de lâmpada pode ser r o uma variável. Não importa a ordem 0 ou 1. diremos que ela está em “nível lógico um” ou “estado lógico um”. Cada porta lógica tem um circuito inted grado. e es Vejamos tudo isso então: Variáveis representam qualquer coisa R . Chamaremos isso de nível lógico ou estado lógico. NOU EXE EXOU ○ ○ D = 0 pode significar lâmpada acesa.Instituto Monitor Cópia não autorizada. mas sim que uma condição seja contrária à outra. autorais. que só tem pais. cada porta é composta de no mínimo duas entradas e uma única saída. Respectivamente “nível lógico zero” e o Cada porta lógica tem uma Tabela da “nível lógico um”. tadas através de letras maiúsculas (A. ○ ○ ○ 130/36 ○ ○ ○ ○ ○ ○ ○ ○ ○ . As t u duas condições desta lâmpada podem ser: a E o ã . C. D = 1 significará lâmpada apagada.). ó NE C ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. todos os direitos Combinando as funções lógicas Reservados princiCom exceção do inversor. B. Assim. D = 0 significará lâmpada queimada. n OU a D = 1 pode significar lâmpada boa e. representada pela letra D.

vá alternando com o 1 de linha para ã n linha. 64. Não importa quem seja considerado um. 4. Se podemos ter somente duas condições (binário). E assim por diante. sA B C S o d 0 0 0 A Tabela é composta de uma coluna para o 0 0 1 t cada variável e uma coluna para a saída. alterne com o 1 a cada i nações possíveis. p duas linhas. alternando de oito em oito linhas. ou é zero. é lógico que se uma condição é um a outra será zero.. 4. não?! ○ ○ ○ ○ a) Tabela da Verdade para 1 variável: A 0 1 S ○ ○ ○ ○ ○ ○ ○ b) Tabela da Verdade para 2 variáveis: A 0 0 1 1 B 0 1 0 1 S s o it e r A Tabela da Verdade relaciona as difec) Tabela da Verdade di para 3 variáveis: rentes combinações entre as variáveis. ○ ○ ○ ○ ○ Cópia não autorizada. Número de linhas = 2 a ad se aplica Este cálculo é o mesmo z que Construir uma Tabela da Verdade é simquando desejamos saber o número ri de combio ples. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. alternando de quatro em C binações possíveis. Ficou claro. 2. Repita para a próxima. Começando pelo 0. Reservados todos os direitos autorais. seu oposto será o zero. 32. • Para quatro variáveis: 24 = 16 linhas ou 16 combinações possíveis. Assim: o pelo 0. ○ ○ ○ 130/37 ○ ○ ○ ○ ○ ○ . i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ • Para três variáveis: 23 = 8 linhas ou 8 combinações possíveis. Começando valores. A 0 1 0 s quantidade de linhas desta Tabela depende o 0 1 1 d do número de variáveis que você tem. quatro linhas. Não existe meio termo em digitais: ou é um. Passe para a próxima coluna à esquer• Para uma variável: 2 = 2 linhas ou 2 combia da. ○ ○ ○ ○ A alternância de 0 para 1 de coluna para coluna segue a ordem: 1. Repita o procedimento para a ó variáveis: 2 = 4 linhas ou 4 com• Para duas próxima coluna. a 1 0 0 v 1 0 1 r Podemos calcular o número de linhas de e 1 1 0 uma tabela da verdade da seguinte forma: es 1 1 1 R . comece pela vamero de variáveis quea só riável mais à direita na tabela. Já sabendo do número de variáveis e calnações possíveis entre um determinado nút upodem assumir dois culando o número de linhas. 16. e você já estará aplicando a lógica. moss trando como fica a saída para cada uma destas o combinações. 8. Tabela da Verdade número de variáveis 1 2 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s..

Dessa forma: os Se: A = 1. como o nome diz. a d 5. matemático inglês. então S = 1. desenvolveu estudos matemáticos sobre a lógica. temos: 5. Representamos a função E através o de um ponto (.2 Função E e Porta E (AND) za i r o E. Expressão Booleana George Simon Boole (1815-1864). qualquer outra coma i binação resulta em S = 0. i a r to u a E S=A. s.). ã n Dessa forma: se A = 1 e B = 1. 5.B A 0 0 1 1 B 0 1 0 1 S 0 0 0 1 Cópia não autorizada. Aplicando este estudo aos sistemas digitais. ativa a saída somente quando t A função uma entrada au e a outra estiverem ativas. sem barra. então S = 0 s o d Função Porta Lógica Expressão Tabela da Verdade o t s A S o Inversora S=A 0 1 d a 1 0 v r e Quando a variável aparecer es com valor 0.autorizada. a partir de Aristóteles. chamamos de barrado e quando a variável aparecer com valor 1 chamamos de variável R . Reservados todos os direitos autorais. p ó C Função Porta Lógica Expressão Tabela da Verdade A função inversora. inverte o estado lógico da entrada.1 Função Inversora e Porta Inversora s o it e Representamos uma variável invertida colocando sobre ir ela uma d barra. A Álgebra de Boole relaciona símbolos e estabelece as funções lógicas como expressões matemáticas. como o nome diz.Instituto Monitor Cópia não Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/38 .

i a r to u a A 0 0 1 1 B 0 1 0 1 S 0 1 1 1 NE S=A.5 Função r NE e Porta NE (NAND) o t u NE combina a função INVERSORA com a função E.B A 0 0 1 1 B 0 1 0 1 S 1 1 1 0 Cópia não autorizada. como o nome diz. Representamos a função OU através do sinal mais (+). Função OU e Porta OU (OR) A função OU. n a i p Porta Lógica Expressão Tabela da Verdade óFunção C Função Porta Lógica s o d o t os s o it e r di s. 1 1 0 a d a iz 5. Reservados todos os direitos autorais.3 autorizada.4 Função NOU e Porta NOU (NOR) A função NOU combina a função INVERSORA com a função OU. s Expressão Tabela da Verdade o d a A B S v r 0 0 1 e s NOU S=A+B 0 1 0 e 1 0 0 R . Reservados todos os direitos autorais. Represenã tamos a função NE através de uma barra sobre toda a função E.Instituto Monitor Cópia não5. É o mesmo que colocar um inversor na saída da porta OU. Representamos a função NOU através de uma barra sobre toda a função OU. A afunção Éo omesmo que colocar um inversor na saída da porta E. ○ ○ ○ ○ ○ 130/39 . ativa a saída quando uma entrada ou a outra estiverem ativas. Função Porta Lógica Expressão Tabela da Verdade OU S=A+B 5.

todospara os formar direitos ligá-los e quais suas Reservados características e limitações um autorais.Instituto Monitor Cópia não autorizada. EXE S=A B 0 1 0 s e 1 0 0 (coincidência) R 1 1 1 . i aS A B r 0 o 0 t0 0 1 1 u a1 0 1 1 1 0 Na prática. sabemosacomo representá-las através da Álgebra de Boole e como o a Tabela da Verdade para cada uma delas. excluindo os outros casos. Nosso próximo assunto será como identificar estes CIs. circuito combinacional. r verdade. Reservados 5. excluindo os outros casos. Função Porta Lógica s o d o t os s o it e r di s. de modo a formar um circuito lógico. a d a Vale lembrar como o inversor na saída inverte a tabela da iz que. o t u Já conhecemos cada uma das portas lógicas. s Expressão Tabela da Verdade o d a A B S v r 0 0 1 e .6 Função EXOU e Porta EXOU (EXOR) todos os direitos autorais. como Cópia não autorizada. óp C Isto recebe o nome de Circuito Lógico Combinacional. suas funções. Função Porta Lógica Expressão Tabela da Verdade EXOU não coincidência = Exclusiva S=A+B 5. e trabalham com níveis de tensão representando níveis lógicos. ).7 Função EXE e Porta EXE (EXAND) A função EXE (exclusivamente E) só ativa a saída quando as entradas estiverem na mesma situação. A função EXOU (exclusivamente OU) só ativa a saída quando uma entrada estiver ativa ou a outra estiver ativa. Representamos a função EXE através de um círculo sobre o ponto ( . ○ ○ ○ ○ ○ 130/40 . a função NEXOU é a função EXE. Circuitos Integrados. estas portas vêm encapsuladas em componentes eletrônicos chamados CIs. Representamos a função EXOU através de um círculo sobre o sinal de mais ( + ). fazer ã n Agora é que vem o interessante: vamos aprender a ligar essas a i portas umas nas outras.

Desenhe o símbolo e nomeie cada Porta Lógica o principal: d a v r e es R . ( ) e) um circuito integrado de transistores. resistores e capacitores.Cópia não autorizada. encapsulados a num único invólucro que cumpre uma função lógica específica. ○ ○ ○ ○ ○ 130/41 . de resistores e capacitores o dos num único invólucro de circuito que cumpres uma função lógica específica. resistores e capacitores. num único invóo d lucro que não cumpre uma função lógica específica. i a r 1 . re ( ) c) um circuito integrado de transistores. a d za i or t au o ã n a i p ó C Cópia não autorizada.Porta Lógica é: to u ( ) a) um circuito integrado de transistores. s ( ) b)um circuito lógico de transistores. resistores e capacitores. resistores e capacitores. encapsulados num to i único invólucro que cumpre uma função integrada específica. encapsulados i d uma função lógica. encapsula( ) d)um circuito de transistores. Reservados todos os direitos autorais. num circuito único invólucro que cumpre especificamente s integrados. o t s 2 . Reservados todos os direitos autorais. Exercícios Propostos s.

( ) a) Para mostrar como fica a saída da porta de acordo com as di ( ) b)Para combinar Portas Lógicas. s o it 5 . Reservados todos os direitos autorais. ) c) circuitos que combinam analógico e digital.Como conseguimos formar as Portas Lógicas NE e NOU? os direitos autorais. ____________________________________________________________________________ ____________________________________________________________________________ ____________________________________________________________________________ ____________________________________________________________________________ 4 ( ( ( ( ( . o ( ) d)Para determinar a entrada do circuito.Circuitos combinacionais são: ) a) formados por Kombis feitas no Brasil. i a r to u a Cópia não autorizada. s ( ) c) Para converter de analógico para digital. d o t s o d a v r e es R .Para que serve uma Tabela da Verdade? e rentradas da porta.Instituto Monitor Cópia não autorizada. s o ( ) e) Nenhuma das alternativas anteriores. ) d)cada uma das portas lógicas. ○ ○ ○ ○ ○ 130/42 . a d za i or t au o ã n a i p ó C s. ) b)ligações entre portas lógicas. ) e) combinações de transistores lógicos. Reservados todos 3 .

valores: dia das. se for durante d a a noite . a Pegue suas variáveis e conecte-as às ens Variável: Ambiente o externo tradas de suas portas. Ligue as saídas destas t i portas às entradas de outras portas. zfuncionamenNesta lição explicaremos i o r e os circuito dos circuitos combinacionais o Vamos definir: t de Boole. Para auxiliar nesta taA lâmpada de saída S refa teremos o apoio da Álgebra de Booes R e le. Funcionamento ã A = 1 é dia n a o funcionamento dos cirPara entender S = 0 é lâmpada apagada i p cuitos combinacionais.a de? Esta é a importância de desenvolverr v O ambiente de variável A e circuitos lógicos. Reúna Saída: Lâmpada re as saídas destas portas às entradas de uma i d última porta. dos Diagramas de Veitch-Karnaugh . lição s. a lâmpada deve ficar acesa. como fazer com que a saída se Vamos chamar: d comporte de acordo com a nossa vonta. ○ ○ ○ 130/43 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . res: toacesa ou apagada. A lógica é a seguinte: se for durante o dia. e a saída seguirá a A saída lâmpada pode assumir dois valod lógica destas portas.Cópia não autorizada. Reservados todos os direitos autorais. tos lógicos a partir da Álgebra u a A = 0 é noite o 1. i a r Desejamos que uma lâmpada Introdução to se acenda à u noite e fique apagada durante o dia. ○ ○ ○ ○ ○ Cópia não autorizada. Reservados todos os direitos autorais. vamos partir dos ó S = 1 é lâmpada acesa exemplos C mais simples de uso de portas lógiCircuitos Combinacionais ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 4 cas até os mais complexos: Exemplo 1 A expressão booleana é: S=A Ou seja. Teremos uma única saída que A variável “Ambiente” pode assumir dois s está relacionada logicamente com as entraoou noite. s o Agora. a a lâmpada deve ficar apagada. Pronto! Você já tem um circuito que s o combina portas lógicas. uma simples porta inversora resolve a situação. dos Circuitos Multiplexadores.

Uma vez determinado quem é o que. e 1 se for dia . A lógica é a seguinte: se for dia e não chove. 1 1 1 Teto solar aberto .Instituto Monitor Cópia não autorizada. Não n éã só isso. 1 0 É dia. Desejamos que ele A = 1 é não chove se feche também a quando a noite chegar. 130/44 s. A Tabela da Verdade é: Reservados todos ossolar direitos A saída teto : pode serautorais. i a r to u a . portanto. não se muda mais. Cópia não autorizada. se chover. lâmpada acesa. 0 1 0 Teto solar fechado. Chamemos as variáveis: chuva de A. pois não chove e é noite. i óp chuva e noite B = 1 é dia Variáveis: C Saída: teto solar A variável chuva: pode ser 0 se estiver chovendo e 1 se não estiver chovendo. A S Interpretação 0 1 É noite. pois chove e é dia. Reservados todos os direitos autorais. au Então. lâmpada apagada. noite de B e o teto solar de S (saída). 1 se estiver aberto e 0 se estiver fechado. pois é dia e não chove. a iz r Como tínhamos decidido anteriormente. s o d a v r e s e R Interpretando: a saída só vai a nível lógico 1 . então a saída teto solar deve estar aberto. A Tabela da Verdade ficaria: A B S Interpretação 0 0 0 Teto solar fechado. portanto. Qualquer outra combinação entre as variáveis resultará em teto solar fechado. pois chove e é noite. quando a variável A e a variável B estiverem a d em nível lógico 1 ao mesmo tempo. Desejamos que o teto solar de nossa o t para: garagem fique aberto a maior parte do dia. Mas pode ser que chova! S = 1 é teto solar aberto o solar se feche automaqueremos que o teto ticamente. A variável noite: pode ser 0 se for noite 1 0 0 Teto solar fechado. Exemplo 2 s o it e r A expressãoiBooleana é: d s S = A .o B s o O circuito lógico seria uma simples d o porta t E. Esta distribuição de 1 ou 0 para qual caso é você quem estipula.

De posse destas portas lógicas. 1 ou 0. seguindo a Tabela da Verdade dada. n S a i Da Tabela escrevemos a expressão boolep considerando apenas as situaana para a ósaída C ções em que a saída está ativa (nível lógico 1): ○ Sejam três variáveis quaisquer que possam assumir somente duas condições. S=A.v r vel lógico 0. 1 ou 0. Trata-se de uma oporta OU (OR) com t i 0 0 1 1 quatro entradas. B e C que controlam a saída S. e es Neste exemplo. a variável B for zero e a variável C for um.C+A. ã somente a Tabela da Verdade. 130/45 . a variável B for zero e a variável C for um. Reservados todosAos direitos • a variável for um . OU • a variável A for um. B e C representam qualquer coisa a las conforme manda a expressão: dcondições. basta ligáriáveis A. uma para cada s 1 0 0 1 variável barrada o na parcela.C Interpretando: a saída S estará ativa quando: ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ • a variável A for zero. Isto corresponde à segunda parcela. OU • a variável A for um. a variávelautorais. Isto corresponde à priCópia não OU autorizada.B. Isto corresponde à terceira parcela. B e C. B for zero e ○ s. Note a que não nos interessa saber o que são o as variáveis A.Instituto Monitor ○ Cópia3não Exemplo autorizada. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Pronto! Este é o circuito combinacional das variáveis de entrada A. i a r to u A partir da expressão booleana o circuia A B C S to desejado pelo clientes fica facilmente visí0 0 0 0 vel.B. que possa assumir somente duas a A Tabela da Verdade nos foi passada por um iz A B C r cliente. 1 0 1 1 s 1 1 0 0 o d 1 1 1 1 o t s Dizemos que a saída está ativa quando o está em nível lógico 1 e dizemos que está de. vamos supor que R as va.ad sativada ou desabilitada quando está em ní. ○ ○ ○ ○ todos os direitos autorais. a variável B for um e a variável C for um.B. Isto corresponde à quarta parcela.C+A. a variável C for zero.C+A. O comportamento da saída em relação a cada uma das combinações entre as variáveis é representado pela Tabela da Verdade.B. mais quatro portas E (AND) re uma. mais cinco portas 0 1 0 0 de três entradas i cada 0 1 1 0 INVERSORASd (INVERTER). Ele deseja que implementemos um o t que cumpra a circuito lógico combinacional u Tabela da Verdade. Seja uma saída que dependa da combinação entre essas variáveis e que também possa assumir somente duas condições. Reservados meira parcela.

D + A. a variável B for um. 1 ou 0. a variável B for um. a variável B for zero.. a variável B for zero. a variável B for um. a variável C for zero e ao variável D for zero. i a r to u a Cópia não autorizada. a variável C for um e a variável D for zero.D + A.C. Reservados todos os direitos autorais. OU 130/46 .Instituto Monitor Cópia não autorizada.D + S =a A d. a variável C for um e a variável D for um. OU • a variável A for um.D + A.C. Um cliente propõe a seguinte Tabela da Verdade: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 a a variável D for um. a variável C for zero e s o d o t os s o it e r di s.B.B.B. OU ã • n a variável A for zero.B. a variável B for zero.B. OU C • a variável A for um.D + A.C.C. Exemplo 4 Sejam quatro variáveis quaisquer que possam assumir somente duas condições. OU i óp • a variável A for zero.D + A. OU s o d a v r e s A expressão booleana para a saída será: e R . a variável C for um e a variável D for um.C. a variável C for zero e a variável D for um. Reservados todos os direitos autorais. Seja uma saída S que também possa assumir somente duas condições.D A.B.C. ○ ○ ○ ○ ○ • a variável A for um. 1 ou 0.C a iza saída S estará ativa quando: r Interpretando: o t • a variável au A for zero.B.

etc.Instituto Monitor Cópia não Reservados todos os direitos • autorizada. Ele é composto de: a i óp C s. montaseautorizada. anotam-se quantas variáveis estão envolvidas. uma Tabela da Verdade. variável D for um. escreve-se a expressão e monnão Reservados todosbooleana os direitos ta-se o circuito lógico. a ad z ri o S t u a o nã • uma porta OU (OR) de 7 entradas (uma para cada parcela da expressão booleana). 7 variáveis. O procedimento é sempre o mesmo: analisa-se a situação a ser controlada. to u • 11 portas INVERSORAS (INVERTER) (uma para cada variável a barrada da parcela). 130/47 . A partir da expressão. s to i re i d s o s o d De posse destas portas lógicas. a variável B for um . ○ ○ ○ ○ ○ Cópia autorais. fica fácil visualizar o circuito lógico. Poderíamos seguir dando exemplos para 5 variáveis. i • 7 portas E (AND) de 4 entradas cada uma (uma para cada variáa r vel). a variável A for um . basta to ligá-las conforme diz a expressão: s o d A B C D a v r e s e R . 6 variáveis.a variável C for um e a autorais.

um oposto ao outro. um oposto ao outro e outro o d ( ) c) somente um estado. p ó C S = 0 é secador desligado S = 1 é secador ligado Cópia não autorizada. o d a caso: 3 . Reservados todos os direitos autorais. s ( ) e) somente quatro estados. R . i a r 1 .Cópia não autorizada.Num sistema com 5 variáveis. um oposto ao outro. ( ) b) somente três estados. ○ ○ ○ ○ ○ 130/48 . A = 0 é seco a d A = 1 é molhado za i r Chamaremos de B a o variável tempo.Uma variável em lógica digital é definida como um evento que pode assumir: o ( ) a) somente dois estados.Monte a expressão booleana para o seguinte v r e Chamaremos de A a variável umidade es . Exercícios Propostos s. sigual. qual a quantidade de linhas da Tabela da Verdade? to u ( ) a) 5 a ( ) b)10 s ( ) c) 16 to i ( ) d)32 re ( ) e) 64 i d s 2 . Reservados todos os direitos autorais. o t ( ) d) diversos estados. t u B = 0 é dia a o B = 1 é noite ã n a i Chamaremos de S a saída secador.

Reservados todos os direitos autorais.Monte a expressão booleana a partir v da Tabela Verdade passada pelo cliente. A situação a seguinte: Ligar o secador somente se for noite e estiver molhado. s o d a 4 . Reservados todos os direitos autorais. i a r to u a Cópia não autorizada. ○ ○ ○ ○ ○ 130/49 .Instituto Monitor Cópia não éautorizada. r e A B C D S s e 0 0 0 0 0 R 0 0 0 1 0 . a 0 0 1 0 0 d 0 0 1 1 0 a iz 0 1 0 0 1 r 0 1 0 1 to1 u 0 0 1 1 0 0 1 1 a1 1 o 1 0 ã0 0 0 1 0n 0 1 1 1 ia0 1 0 1 p 0 1 1 1 ó1 C 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 s o d o t os s o it e r di s.

B o t + A . B . ad vPortas E (AND) de 3 entradas ( ) b)2 Portas OU (OR) de 5 entradas. 1 Porta E (AND) de 6 entradas i e 8 INVERSORES or (INVERTER).C 5 . a ( ) e) 6 Portas OU (OR)z de 3 entradas. C . e 6 Portas E (AND) de 3 entradas R e 8 INVERSORES (INVERTER ). C + A . t au o ã n a i p ó C os s o it e r di s.Para a expressão booleana S = A . C + A . s o d+ A . ( ) d)1 Porta OU (OR) de 6 entradas. 6 Portas E (AND) de 3 entradas a d e 8 INVERSORES (INVERTER ). B . s ( ) c) 1 Porta OU (OR) de 5 entradas. r 5 e 7 INVERSORES (INVERTER e). C: s ( ) a) 1 Porta OU (OR) de 18 entradas. 12 Portas o E (AND) de 3 entradas e 8 INVERSORES (INVERTER). B . Reservados todos os direitos autorais. Reservados todos os direitos autorais. C + A . i a r to u a Cópia não autorizada. ○ ○ ○ ○ ○ 130/50 . B .Instituto Monitor Cópia não autorizada. . B .

B.C+A.B.B. Reservados todos os direitos autorais.C a i óp C o ã n s o d a v r e s e R .B. i a r to u a Cópia não autorizada. a d a iz r o t au s o d o t os s o it e r di s.B. 6 .B. ○ ○ ○ ○ ○ 130/51 .Instituto Monitor Cópia não autorizada.C+A. Reservados todos os direitos autorais.C+ A.Desenhe o circuito lógico para a seguinte expressão booleana: S=A.C + A.C+A.

suas o Para formar circuitos it lógicas. Vejamos algumas delas: os s o Família de Portas Lógicas d TTL o 14 13 12 11 10 9 8 14 13 12 11 10 9 t 8 14 13 12 11 10 9 8 s Vcc NC Vcc Vcc o d a 7408 v 7400 7413 r e Gnd Gnd s Gnd NC e 1 2 3 4 5 6 7 1 2 3 4 5 6 7 R1 2 3 4 5 6 7 . ○ ○ ○ ○ ○ 130/53 .Cópia não autorizada. Coprecisamos de portas e nhecerá. Reservados todos os direitos autorais. suas funções e limitações práticas. Circuitos Integrados (CIs) to u com Portas Lógicas a Nesta lição você irá conhecer algumas s combinacionais portas lógicas e seus circuitos integrados. Dual Four-Input NAND Schmitt Trigger Quad Two-Input AND Gate Quad Two-Input NAND Gate a d 14 13 12 11 10 9 8 14 13 12 11 10 9 8 a 14 13 12 11 10 9 8 z Vcc Vcc Vcc ri o t 7414 7410 7402 au o Gnd Gnd Gnd ã 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 n 5 6 7 a i NOR Gate Quad Two-Input Hex Inverter Schmitt Trigger Triple Three-Input NAND Gate p ó 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 C Vcc Vcc NC Vcc ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 5 Localização das Portas Lógicas 7420 Gnd NC Gnd 1 2 3 4 5 6 7 1 2 3 4 ○ ○ 5 6 7 1 2 3 4 5 6 7 Hex Inverter Triple Three-Input AND Gate ○ ○ ○ ○ ○ ○ Dual Four-Input NAND Gate Cópia não autorizada. i a r Introdução 1. Reservados todos os direitos autorais. Mas onde escaracterísticas e condições de operação. as diversas famílias de portas tão estas portasir lógicas? Em circuitos inted lógicas. ainda. lição 7404 Gnd 7411 ○ ○ ○ ○ ○ ○ s. grados.

○ ○ ○ ○ ○ 130/54 . a d K1 16 1 CLR1 14 a Vcc z 1 CK1 i r Q1 PRE1 15 2 2 D1 CLR2 o13 t CLR1 3 7 Q1 14 3 CK1 D2 au 12 7 J1 4 4 Gnd 13 4 PRE1 4 ãoCK2 11 n K2 Vcc 12 5 7 10 7 5 Q1 PRE2 a CK2 6 6 Q2 11 pi 4 Q2 9 6 Q1 ó Q2 PRE2 10 7 C Q2 7 8 Gnd 8 CLR2 J2 9 s o 8 d to 7 os o tA i 8 re Gnd i d 7 igs BI/RBO 4ora a t b RBI 4 u a D s 8 c d e . Reservados todos os direitos autorais. 14 13 12 11 10 9 Vcc NC 8 14 13 12 11 10 9 Vcc NC NC NC 8 7421 NC Gnd 7430 Gnd 1 2 3 4 5 6 7 B C LT Vcc f 16 1 2 3 4 5 6 7 1 2 3 4 5 6 7 Dual Four-Input AND Gate 14 13 12 11 10 9 Vcc Eight-Input NAND Gate 14 13 12 11 10 9 Vcc 8 8 7425 Gnd 7432 Gnd 1 2 3 4 5 6 7 1 2 3 4 5 6 Dual Four-Input NOR Gate With Strobe 14 13 12 11 10 9 Vcc Quad Two-Input OR Gate 14 13 12 11 10 9 Vcc 8 s o d 7437 7427 a v r Gnd Gnd e 1 s 2 3 4 5 6 7 1 2 3 4 5 6 7 eTwo-Input Quad NAND Buffer Triple Three-Input NOR Gate R .Instituto Monitor Cópia não autorizada. 15 14 13 12 11 10 9 BCD to-7-Segment Decoder 14 13 12 11 10 9 Vcc 8 7486 Gnd 1 2 3 4 5 6 7 Quad 2-Input Exclusive OR Gate 1 2 3 4 5 6 7 CP1 MR1 MR 2 NC Vcc MR1 MR 2 CP2 NC 14 13 12 11 10 9 8 7 4 9 0 Q0 Q3 Gnd Q1 Q2 Dual D-Type Positive Edge-Triggered Flip-Flop Dual JK Flip-Flop Decade Counter Cópia não autorizada. Reservados todos Família de Portas Lógicas TTL os direitos autorais.

8 74132 Gnd 1 2 3 4 5 6 7 QUAD 2-Input Schmitt Trigger NAND Gate 16 15 14 13 4 16 15 14 13 12 11 10 Vcc NC D 3 2 1 9 A B 9 74147 6 7 8 C 12 11 10 9 1 5 Gnd 2 3 4 5 6 7 8 8 Gnd O6 10-line-to-4-line and 8 line-3-line Priority Encoder 1 of 8 Decoder/Demultiplexer Cópia não autorizada. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/55 .Instituto Monitor Cópia não autorizada. a d Vcc za 1 A i 2 O A or 16 15 14 13 12 11 10 9 t 7 O 3 A Vcc au 4 O 4 E o ã 74135 1 O n 5 E a 3 O i 6 E Gnd p 8 O 1 2ó 3 4 5 6 7 8 O 7 C 0 1 2 0 1 2 3 4 5 1 2 3 7 s o d 8o t 4-Bit Shift-Register os 14 13 12 11 10 9 Vcc it e r di O1 12 is 7 a 4 O2 or11 ut 10 9 a O3 5os CK1 9 CK2 8 . 1 2 3 4 5 6 7 CP1 NC NC NC Vcc MR1 MR2 CP0 NC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 DS P0 P1 P2 P3 S Vcc O0 14 13 7 4 9 2 Q0 Q3 Gnd Q1 Q2 Gnd Decade Counter 14 13 12 11 10 9 Vcc 8 14 13 12 11 10 9 Vcc Quad Exclusive OR/NOR Gate s o d 74125 74126 a v r Gnd Gnd e s 1 2 3 4 5 6 7 1 e2 3 4 5 6 7 R Quad 3-State Buffers Quad 3-State Buffers . Reservados todos Família de Portas Lógicas TTL os direitos autorais.

Reservados todos Família de Portas Lógicas TTL os direitos autorais.Instituto Monitor Cópia não autorizada. Quad Two-Input OR Gate Quad Two-Input AND Gate ○ ○ ○ ○ ○ 130/56 . a d a V V iz r o t 4049 4070 au o V ã n a i Hex Inverter Quad Two-Input Exclusiv OR Gate p ó C S1 2 2 DD 7 4 1 5 1 I5 I6 I7 S0 7 4 1 7 5 s. Reservados todos os direitos autorais. 1 2 3 4 5 6 7 I3 I2 I1 I0 Z Z E Vcc I4 16 15 14 13 12 11 10 1 2 3 4 5 6 7 MR O0 O0 D0 D1 O1 O1 Vcc O3 16 15 14 13 VDD s o 9 8 Gnd S 8 Gnd t CK 9 i re i 8-Input Multiplexer Quad d D Flip-Flop s o Família de Portas Lógicas CMOS s o d o V V t s o d 4011 4001 a v r e V es R Quad Two-Input NAND Gate Quad Two-Input NOR Gate . i a 12 D r o O t 11 u a 10 O D3 2 2 O3 DD SS VSS DD DD SS VSS VDD 4071 VSS 4081 VSS Cópia não autorizada.

3 entradas de outras portas lógicas. Reservados todos os direitos autorais. Na prática o que ocorre é que os componentes internos (transistores) não suportam fornecer tanta corrente elétrica. Isto significa que sempre devemos garantir um nível lógico à entrada de uma porta. 2ª) Teoricamente. os valores de tensão são bem específicos. ○ ○ ○ ○ ○ 130/57 . 3ª) Conforme a família de circuitos integrados lógicos com que se trabalha. cada saída de porta lógica pode se ligar a infinitas entradas de outras portas lógicas. ficando sua conexão limitada a apenas 3 ou 4 outras entradas. 1. operando dentro destas faixas.1 Limitações das Portas Lógicas 1ª) Na prática. i a r to u a NÍVEL LÓGICO 1 VIH (min) VNH Faixa de indeterminação VOL (máx) VNL VIL (máx) Faixa de indeterminação NÍVEL LÓGICO NÍVEL LÓGICO 0 Faixas de tensão na saída 0 Níveis de tensão na entrada Cópia não autorizada. Por exemplo: uma saída de porta com fanout = 3 pode ser conectada a. no máximo. a i óp C o ã T nE N S Ã O s o d a v r e s e R .Instituto Monitor Cópia não autorizada. não podemos deixar entradas em vazio. Esta característica chama-se fanout que é a capacidade de uma saída de porta se ligar a outras entradas de portas. A figura a seguir mostra as características de operação de uma porta lógica pertencente à família TTL. seja um ou zero. É importante observar a faixa não permitida e de indeterminação para as tensões que representam os níveis lógicos de entrada e saída. não há garantia de operação segura. Reservados todos os direitos autorais. a d a iz r o LÓGICO NÍVEL t 1 au VOH (min) s o d o t os s o it e r di s. em Digitais.

5 2 125 C ○ ○ ○ 130/58 . AHCT.8 V V o V 0.5 VIH VCC OH IH IND OH OH IH IH IL IND IL IND IND IND IL IL IL OL OL OL OL OL CC IH IL IND OH OL IH IL OH OL SN54ACCT00 MÍN MÁX 5.5 UNIT V V V V V mA mA ns/V o VIH VIL VI VO IOH IOL ∆t/∆v TA Cópia não autorizada.2 r GND GND GND GND i 0 0 0 0 d 0 GND LVTTLs 5V CMOS 2.8 0. ALVT o LV. ALVC. d a z saída correspondente ao nível alto. r e V : tensão mínima que garante s nível 1 na saída. i V 2. v V : Nível de tensão indeterminado (valor não permitido).5 1.5 1.4 0. LVC. o d V : tensão máxima que garante nível a 0 na entrada.5 2 0.0 V ut 1.4 r V 2. t s V : tensão mínima que garante nível 1 na entrada.5 0. I : corrente de entrada correspondente ao nível alto. a I : corrente de entrada correspondente ao nível baixo.5V a V V V 2.s o HCT d o V : tensão de alimentação.8 0 0 VCC VCC -24 24 0 8 SN74ACT00 MÍN 4.8 0 0 VCC VCC -24 24 0 8 -40 85 MÁX 5. Rail-to-Rail 5V Larger Noise Standard TLL ALVC. I : corrente ide r I : corrente o de saída correspondente ao nível baixo t au Família TTL AC o Condições de Operação Recomendada nã 3.4 1.4 0.44 VCC VOH 5V VCC 5V VCC a i óp CV CC s. AC Margins ABTE ABT.7 1.0 2. AHC. Reservados os direitos autorais. -55 ○ ○ Supply voltage High-level input voltage Low-level input Input voltage Output voltage High-level output current Low-level or current Input transition rise our fall rate Operating free-air temperature 4. ALVT HC.5 V 1.4 2.5 2.4 V e 0.7 t 0.Instituto Monitor Cópia não autorizada. e V : tensão máxima que garante nível 0 na saída.5 V i V V V 0.2 s V 0. Comparando os Níveis de Tensãotodos de Chaveamento 5V 4.5 V V V a V 1. R . Reservados todos os direitos autorais.6 V 1.5V CMOS 5VTTL ETL LVT.3V VCC OH IH 3.3 o V V 2.4 2.

25 0.5V VDD = 15V. Observe também que nos CIs da família CMOS.0. VO = 9.0 VIH Input Voltage Low Level Output IOL Current (Note 3) High Level Output VDD = 5V.36 .0 s o d o t 14.10 . VIN = VDD or VSS VDD = 15V.8 . VIN = VDD or VSS VDD = 10V.0.3 .5V VIL Input Voltage High Level VDD = 5V.25 8.51 1.0.5V 1. VO = 9. VO = 0.8.4. o ã n As especificações do quadro referem-se às características com CIs operando em coletor fechado (toten-pole). VO = 1.autorais.0 0.5 3. VIN = VDD or VSS -55o C Mín Máx 0.0 4.95 3.5 15 30 µA µA µA V V V V V V 1. VDD equivale ao Vcc do TTL e VSS equivale ao GND.004 0.95 1.2 VDD = 10V.5 3.0 0.95 1.5V VDD = 5V.9 2.05 0.50 1.05 +25oC Mín Typ 0.05 0.0 V V V V V V mA mA mA mA mA mA µA µA 0.10 0.6 4. Família CMOS Características em Corrente Contínua (CD4001BM.0 1.0. incerteza entre nível lógico um ou zero). vem ser colocados em nível alto (high) ou baixo (low) para prevenilos de flutuação (isto é.5V VDD = 5V. VO = 13.5 7.0 0.3.95 14.6V IOH IIN Current (Note 3) Input Current a sui blocos lógicos com construção em coletor aberto (open colleci óp tor).0 .10 -5 Cópia não autorizada. sUnits i Máx Mín Máxa or t au s o it e r di +125oC 0.0 0.0V VDD = 15V.0V VDD = 15V.05 0.2. VO = 4.64 . VO = 13.5V VDD = 15V.05 0.5 7. Reservados todos os direitos autorais.005 0 0 0 IDD Current Low Level VDD = 5V VDD = 10V VDD = 15V O < 1 µA VOL Output Voltage 0. a d za i or t au VDD = 10V.05 4. A família TTL pos- r e es R .0 11.05 0. VO = 1.2. CD4011BM) Símbolo Parâmetro Quiescent Device Condições VDD = 5V. VO = 4.95 9.0 Low Level VDD = 5V.25 0.5V VDD = 10V.4 .25 .0.10 10 -5 . VIN = 15V 11. ○ ○ ○ ○ ○ 130/59 .4V 3.1.5V VDD = 10V. Reservados todos os direitos Observe nota do fabricante : pinos de entrada não utilizados de. VIN = 0V VDD = 10V.05 0.4 . que são semelhantes aos blocos que operam em coletor fechado C (totem-pole). VO = 0.1.95 High Level VDD = 5V VDD = 10V VDD = 15V O < 1 µA VOH Output Voltage 9.50 1.6 .0 3.64 s o d a v 4.4 os 5 10 15 2 4 6 3 6 9 0.0 11.05 4.0 7. com a única diferença de não terem o resistor de coletor quando ligados ao +VCC (resistor de pull-up).0 4.95 14.8 .95 4.51 .9 .3 3.10 0.36 0. VO = 0.2 .0.4 .Instituto Monitor Cópia não autorizada.95 9.5 3.5 7.1.0.88 2.005 0.88 . VO = 1.

com limites de tensão. Famílias de Circuitos r e Integrados Lógicos s Vcc e 2. s i Schottky 54S / 74S 3 20 altíssima a velocidade r to Low Power Schottky 54LS / 74LS 10 2 baixíssimo u consumo a s to i Obs. teremos um de 10. porém também contamos com as de uma porta em autorizada. A tolerância destes componentes era p de +/. o Transistor Bipolar d de Juna ção (TBJ) era a única opção para fabricar cirz i cuitos integrados lógicos.1 Toten-Pole ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ gnd Totem-Pole Este é o tipo de saída mais comumente A figura a seguir mostra como é a saída encontrado. Cópia não Reservados todos os direitos autorais. e A linha 74XX é de uso geral civil. Por exemplo. u Estes Circuitos Integrados foram padronizasaída a dos para trabalhar o com tensão de alimentação de +5 volts e interpretar que nível lógico ã zero é 0 volt (ou n GND) e que nível lógico um é a i +5 volts. Surgiu então a Faor mília TTL (Transistor t Transistor Logic). padrão. d capaz de receber corrente externa da ordem a v de alguns miliampères. Estes CIs consomem muita eneró gia. são sensíveis à alteraC 6 + 5V ção da tensão de alimentação. ir d Sempre um s dos transistores estará saturado. corrente e temperatura mais rígidos. sendo definido como o número máxio que a saída apresente tensão de +5 volts. uma porta lógica com fan-out t da a Quando situação se inverte. Fan-out: 10 (típico). saídas em open-collect ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 130/60 ○ ○ ○ ○ ○ ○ ○ .s sendo reconhecida a saída com nível mo de entradas de circuitos lógicos que uma o lógico um e capaz de fornecer corrente de saída pode alimentar de maneira confiável. 2. d o saída ordem de alguns miliampères (mA). pode alimentar até 10 entradas lógicas s o transistor saturado com o emissor aterrado.: a linha 54XX é de uso militar. 2. Outra característica é a configuração das saídas no que diz respeito à parte eletrônica.10%. a No princípio. Reservados todos os direitos autorais. O fan-out é também denominado fator de Isto faz com carga.1. esquentam muito. Consumo de Tempo de atraso Versão Família TTL Standard Low power High speed Identificação da série ○ ○ de propagação por porta (ns) ○ ○ ○ ○ potência por porta (mW) 10 1 22 Observações comum baixíssimo consumo alta velocidade 54 / 74 54L / 74L 54H / 74H 10 33 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ .Instituto Monitor Cópia não autorizada.1 Família TTL (Transistor Transistor Logic) R . toten-pole (coletor fechado).

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais.
2.1.2 Open-Collector A figura a seguir mostra a saída com um coletor de transistor sem conexão alguma, chamado coletor aberto (open-collector ). Este tipo de saída pede que coloquemos externamente ao CI um resistor de pull-up.
Vcc
+ 5V
○ ○

2.2 Família CMOS Os avanços dos semicondutores desencadearam uma nova técnica na fabricação de transistores, os Transistores de Efeito de Campo (FET- Field Effect Transistor). Os CIs de portas lógicas fabricados com estes transistores permitem uma gama de tensões de alimentação, indo de +3 V até +15 V. Seu consumo de energia é extremamente reduzido, aquecem pouco ou nada e são baratos. Antigamente, eram sensíveis a qualquer descarga elétrica e queimavam ao simples toque das mãos. Atualmente já vêm com proteção de diodos contra descargas elétricas e tornaram-se confiáveis. Constituem a base dos modernos microprocessadores Intel, Motorola, Zilog, National, etc.

Resistor de Pull-up Saída

s cida como 40XX. o gnd d a Open-Collector v As informações sobre estes CIs são forner cidas pelos seus fabricantes através dos data e s books, que são livros de dados ou livros de ine formações. Neles encontramos todos os detaO resistor de pull-up é colocado entre o +5 R . lhes elétricos, informações sobre como ligá-los, V e a saída da porta. Sua função é fornecer um a d Quando o quais os limites de tensão, corrente e tempecaminho para a corrente elétrica. a ratura. Qual o invólucro, pinagem, etc. transistor está cortado, não flui corrente eniz tre coletor e emissor. Assim, r no pino de saída, o Com a Internet você acessa facilmente t teremos a tensão de +5 V, que é interpretada estas informações através dos sites dos facomo nível lógico 1. Quando au o transistor está bricantes: http://www.ti.com (Texas Instrusaturado, a corrente flui entre coletor e emiso ments ) e http://www.national.com (National sor limitada pelo ã resistor de pull-up, e a tenn Instruments Semiconductors). são medida na saída é aproximadamente 0,3 a i volts, que corresponde a um VCE saturado e é p Por fim, vale lembrar que a pinagem de interpretada como nível lógico 0. ó um CI qualquer segue um padrão: C
No mercado é conhecida como a Família 74XX. Esta família evoluiu e agregou melhoramentos, surgindo as sub-famílias 74LXX, 74LSXX, 74HXX e 74SXX.
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

s o d o t No mercado a família destes CIs é conhe-

os

s o it e r di

s. i a r to u a

• Marca de referência apontada para a esquerda. • O pino inferior esquerdo é o pino de número 1.

○ ○

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○

130/61

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos • Seguindo em sentido anti-horário, temos a ordem crescente da autorais.
numeração dos pinos. Veja a figura: 16 15 14 13 12 11 10 9

1

2

3

4

5

6

7

8

14

13

12

11

10

9

8

a i óp C

o ã n

s o 1 2 3 4 ad 5 v r e s 8 7 e6 5 R . a d a iz r o t au
1 2 3 4

s o d o t
6 7

os

s o it e r di

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/62

Cópia não autorizada. Reservados todos os direitos autorais.

Exercícios Propostos
1 ( ( ( ( ( - Onde encontramos as portas lógicas? ) a) Em lojas de material para construção. ) b)Nos espaços lógicos. ) c) Em circuitos integrados. ) d)Em transistores. ) e) Nenhuma das alternativas anteriores.

2 - Os tipos de tecnologia empregados na fabricação de portas lógicas são: ( ) a) TTL (Transistor Transistor Logic) e CMAIS. ( ) b)TTL (Transistor Transistor Logic) e CMENOS. ( ) c) TTL (Transistor Transistor Logic) e CMOS. ( ) d)TTL (Transistor Transistor Logic) e TTL (Transistor Transistor Logic). ( ) e) TTL (Transistor Transistor Logic) e SEMOS.

s o d a 3 - Por que não podemos deixar entradas de v portas lógicas digitais sem conexão? r ( ) a) Para não nivelar a entrada com ea saída. s ( ) b)Para garantir um indeterminado lógico para elas. e nívelerrada ( ) c) Para que não haja uma interpretação do nível lógico de entrada. R . ( ) d)Para que não haja uma interpretação correta do nível lógico de saída. a anteriores. ( ) e) Nenhuma das alternativas d a z i 4 - Numere os pinos dos CIs dados: or t au o ã n a i p ó C

s o d o t

os

s o it e r di

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/63

Qual é a autorizada. a d a iz r o t au o ã n a i p ó C Cópia não autorizada. diferença de tensão de alimentação para os CIs TTL CMOS? _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ s.Instituto Monitor Cópia não Reservados todos os edireitos autorais. i a r 6 . Reservados todos os direitos autorais. 5 .Qual é a diferença entre os CIs da Família 54XX e o 74XX? d _____________________________________________________________________________ to _____________________________________________________________________________ s o _____________________________________________________________________________ d _____________________________________________________________________________ a v r _____________________________________________________________________________ e s _____________________________________________________________________________ e R . ○ ○ ○ ○ ○ 130/64 .O que é um data book? to _____________________________________________________________________________ u a _____________________________________________________________________________ s _____________________________________________________________________________ to i _____________________________________________________________________________ re i _____________________________________________________________________________ d _____________________________________________________________________________ s o s 7 .

matemático inglês. do d lógico eletrônico digital. mas nenhuma deNesta lição vamos apresentar as técnicas au las é definitiva a ponto de dispensar as outras. Circuito iMinimizado p 2. o gh : quando trabalhar com equações mated o tmáticas torna-se difícil. a pergunta é: será possível e 3ª) Circuitos Multiplexadores: quando uma s fazer um circuito lógico que utilize menos e solução simples e econômica é necessáportas lógicas para a mesma Tabela da VerR ria. a 1. a chamaco. Reservados todos os direitos autorais. se aplicados às expressões booleanas. nesta lição. s. podem reduzi-las. atrao 1ª) Álgebra de Boole: t trabalhando matematii vés da Tabela da Verdade. ri o Cada uma destas técnicas têm sua aplit cação na Eletrônica Digital. O resultado desse procedimento z se Circuito Equivalente Minimizado . de forma que não seja possível reduzi-lo ainda mais. ○ ○ ○ 130/65 ○ ○ ○ ○ ○ ○ ○ ○ ○ . Reservados todos os direitos autorais. Já sabemos desenhar o circuito combizir o circuito s nacional entre portas lógicas através das exo pressões booleanas que vieram das Tabelas s de Veitch e Mapas de Karnau2ª) Diagramas da Verdade. circuito lógico final. escreveu 10 postulados (proposições) que. camente com as expressões booleanas. lição Boole. utilizaremos algumas técnicas: a Já sabemos expressar uma situação lógis ca entre variáveis para uma única saída.Cópia não autorizada. nã Boole. redui d lógico final. re tentaremos reduzi-las e. a v r Progredindo. ○ ○ ○ ○ ○ Cópia não autorizada. dispensamos a expressão booleana e . uma solução pode Já sabemos onde estão estas portas lógis ser utilizar mapas e tabelas na minimizacas para que possamos montar um circuito o ção da expressão booleana e. portanto. i a r Para descobrir se um circuito Introdução to pode ser u minimizado. Postulados da Álgebra de Boole ó Chamamos de Circuito Minimizado aqueC ○ ○ 6 Álgebra de Boole e Minimização de Circuitos Lógicos Combinacionais ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ le circuito que cumpre a mesma Tabela da Verdade que outro. Isto dade? A resposta é: algumas vezes sim! a trabalhamos apenas com a Tabela da Verse chama minimizar (reduzir) o circuito lógid dade. para minimizar os circuitos lógicos a fim de o Comecemos. com a Álgebra de torná-los mais simples e operacionais. portanto.

B) . então: S = 0 semelhante à matemática S = A .A. (B .B=A .0=0 Dualidade (Teorema de De Morgan) S=A. então: S = 0 + 0 = 0 = A Supondo A = 1. portanto: S = A + (A .A=0 5º Complementação S=A+A=1 DEMONSTRAÇÃO Associativa S = A .1=A 6º 7º 8º 9º s o d a Constante v r S = Ae +1=1 s e R . A) + (A . então: S = 1 .(A . então: S = 0 . B=A+B S=A+B=A + B=A. então: S = 0 .B s.B S=A+B A=B=C A=A.A 2º 3º 4º Comutativa Identidade Idempotente S=A. então: S = 1 . então: S = 1 Supondo A = 0. então: S = 0 + 1 = 1 Se A = B e B = C. então: S = 0 . 1 = 1 = A o d to Supondo A = 0. Reservados todos os direitos autorais. 0 = 0 Supondo A = 0. LEI EXPRESSÃO S=A. então: S = 1 + 0 = 1 Supondo os A = 0. então: S = 1 . ○ ○ ○ ○ ○ 130/66 . B). então A = C S=B+A 10º Cópia não autorizada. i ra A=A o t u A=A a s Supondo A = 1. então: S = 0 = A independentemente do valor de B S=A.A. 0 = 0 Supondo A = 1. então: S = 1 + 0 = 1 = A Supondo A = 0.A A=A+A+A S=A.B. Reservados todos os direitos autorais. C) S = A + (B + C) = (A + B) + C = B + (A + C) S=B.C S=A+B+C S=A. então: S = 1 + 1 = 1 Supondo A = 0. (A + B) = (A . C) = (A . C = B . então: S = 0 + 1 = 1 Supondo A = 1. (A + B) = (A . 1 = 0 r Supondo di A = 1. B) Distributiva o ã n a i p Absorção S = A . 0 = 0 o it Supondoe A = 0. (A + B) = A ó C S=A.S=A+0=A a d a iz Dupla Negaçãor S=A o t au S = A .B=A+B S=A+B=A.Instituto Monitor POSTULADO 1º Cópia não autorizada. então: S = 1 = A Supondo A = 0.B s Supondo A = 1. B) = A Supondo A = 1. A) + (A . 1 = 0 = A Supondo A = 1.

2.B. verificamos au da Álgebra a validade de Boole na minimização de circuitos lógicos.B.B. o es R resultado será 1 para qualquer valor de A e B. C + C .C + A . a S=A. B . B. C +e Cr. B .Reservados C+A . i a r to u a S .B.C +C d a iz Esta é a r expressão booleana minimizada.C+A. B . B . [ A + A] Aplicando a Lei da Complementação dentro dos parênteses. a um circuito lógico minimizado com um número menor de portas lógicas.B. isolamos a variável C (coloo carmos em evidência): d to + A . B ) S=A. todos S = A .B s Podemos escrever então que: o d S = A .B. C + A . B os = A . Cópia nãoSautorizada. B .C + A. .C s o s Aplicando a Lei da Distribuição. o nã CIRCUITO NORMAL CIRCUITO MINIMIZADO A B C A B C S s.B + A. assim.1 Aplicação PráticaReservados todos os direitos autorais. Comparando os resultados.Instituto Monitor Cópia não autorizada.C +A.v [a A (B + B) + A (B + B)] S = A . B + A .C ○ ○ ○ ○ ○ 130/67 .C +C. C + Cdireitos autorais.(A.C+A.B. C + A .B. Ela responde à mesma o Tabela datVerdade e. Aplicando a Álgebra de Boole na minimização de circuitos lógicos temos: Dada a Tabela da Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 a i óp C s o it e A expressão booleana será: ir d S=A.

onde a rapidez é indispensável. para um mundo globalizado. s o it e r di os s o d o t s o d a v r e es R . a i óp C s. mais rápido e melhor consegue fazer o que pretende. dade em visualizar as aplicações das Leis de Boole. a utilização de outros meios e técnicas para atingir o mesmo objetivo é mais do que válida. na próxima lição. ○ ○ ○ ○ ○ 130/68 . todos os direitos Por este exemploReservados você talvez tenha sentido uma certa dificul. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. a d za i or t au o ã n Porém.autorais. mas garantimos que com o tempo e sucessivos exercícios você adquirirá um domínio e facilidade de minimização de expressões booleanas. Tudo na vida é assim! Quanto mais você repete. i a r to u Aprenderemos como minimizar circuitos lógicos aplicandoa os Mapas de Karnaugh. Cópia não autorizada. mais se exercita em algo.

D o ã n a i p ó C s o d o t os s o it e r di s. Reservados todos os direitos autorais. (A + B) + A . D u a+ A . B . C . B + A . Reservados todos os direitos autorais. B + A . (A + B) s o d a v r e s c) S = A . B . B . D .Minimize as expressões booleanas abaixo: a) S = A + A b) S = A . ○ ○ ○ ○ ○ 130/69 . C . B . C . B e) S = A . i a r to u a Cópia não autorizada. Exercícios Propostos 1 .Cópia não autorizada. a d a iz r o t d) S = A . C e R . C + A .

utilizando os postulados de Boole. e cada = combinações 2 re possíveis célula representa uma das combinações entre i d as variáveis.B.C ○ B A.B.Cópia não autorizada. Assim: a d A za A i r o Diagrama de t u 1 variável A a A o ã n a A A A A i p ó B C B Mapas de Karnaugh ○ ○ ○ ○ ○ ○ ○ ○ 7 variáveis ○ ○ ○ ○ 1 ○ ○ ○ ○ ○ ○ ○ ○ ○ 2 ○ ○ ○ ○ ○ 3 A.B. ainda estamosr e 2 = 8 células.C A. Uma repreções possíveis entre as variáveis.B ○ ○ ○ ○ B A. 1. o Mapa de Karnaugh será s • Quando temos uma variável só (A): 2 = 2 tão grande quanto for o número de combinao teremos duas células no mapa.B ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ A.B.C ○ ○ Diagrama de 2 variáveis C ○ ○ ○ Cópia não autorizada.B A. i a r Exemplo Introdução to u a O cálculo das combinações possíveis entre Os mapas de Karnaugh são “tabelas” coms variáveis é: postas de linhas e colunas.C A.B. só ques de e forma gráfica.B.a • Quando tivermos 3 variáveis (A. Portanto. 3 variáveis ○ ○ ○ ○ ○ ○ ○ ○ Diagrama de 130/71 ○ .B. Assim. A união de uma lito i nha com uma coluna forma uma célula. Conceito o t • Quando tivermos 2 variáveis (A e B): s o Os Mapas de Karnaugh foram idealizad 2 = 4 células. lição s. Reservados todos os direitos autorais. dos a partir das Lei da Absorção e Comple. s sentará a variável em nível lógico zero e a o d outra a variável em nível lógico um. R .B. Reservados todos os direitos autorais. B e C): v mento de Boole.C C A.C A.B A.C C A.C A.

D A . C . sendo pouco utilitão incômodos quanto as expressões r zados.D A D A . A . C. D A .D A .D A A .B.Instituto Monitor Cópia não autorizada. B . B . C.D A . B . C. C .D A. C. C . D A .D A . C .C. B. a E E A Ad A A a iz r D o . riável e para cada condição de variável.D A.C.D A .B.D A .D A . C . A A. . B .D D C C C C C C Diagrama para 5 variáveis (A.D D B A.B. C .D s o C d o t A . Em cada célula você encontra a combinação entre as variáveis. B . D e E) Cópia não autorizada.D A .D A . B . Reservados todos os direitos autorais. C e D). D A . B . B . C . B . B . C . B . B . e s e R .B.D C C s o dmapas de Karnaugh se tornam Acima de quatro variáveis os a v booleanas. B .D A . B . C. C . C .D B ó B C A .D A . B .D A .B.D A . B.D A . C .B.B.C.D AB A . C . B .D A. C . B . i a r to u a D D D A. B. C .D A. C. C. C . B .D B A. B .D A .D A . Reservados todos os direitos Note que o diagrama é dividido em partes iguais para cada va.C. B . C . C .C.D D nã a i . C .D A.D t B u B a o . B. C. D A . B . B . C .D A . D A . C . C . B .B. C . ○ ○ ○ ○ ○ 130/72 . C .D A. D A . B . C . C . C . C .D A . C. B. C.D osD s o it e r di s. B . C . B . D A .D A . D A . B . pC. B. C .B. D A B. B .B. B . C . C. B . os mapas de Karnaugh são bem utilizados. C. B.autorais. D A . C.B. Até quatro variáveis (A.D A.

B.B.D A .D A.B.B.D A .C.B.B .D C s.D A .D s o d B B a v D r se C C C Ce R .D A .B.B.B. B.D A.B.C.B .B .B. C.B.C. D A.D A .B.B.B.D A.D A . B.B.B.B.B. B.B.B .C.D A .C.C.B.B.D A .D D B D B D A .B.C.D A.B. C. C.D A . Assim.C.C.B.B.D A .C.B.C.B. portanto saída em nível lógico 1.C. C.C.D D A .C.B.C. com a 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 Tabela da verdade Cópia não autorizada.1 Da Tabela da Verdade para os Mapas de Karnaugh Peguemos o exemplo dado anteriormente.C. B. para 6 variáveis (A.C.D A .D A .C. C. D A .D A . ó 0 C 1 A .D D A A.C.C.C.C.C.C.D A .B.B.B. B. Utilizando os t Mapas de Karnaugh u arepresenta Cada célula uma combinação possío A vel entre variáveis.B.D A .D A .B.C.C. B.B.D A .C.D A .D os s o it e r di A .D A .B .C.C.C.B. B.B.B. C.D D A .B.D A .C.C.C.C. Reservados todos os direitos autorais. D.D A .D A.C.D A . 2.B.D A.D B A . C. D A.D A .B.D A .B.C.B . D A. B.B.B.C. i a r to D u a C A.C. C.C.B.D D s o d o t B A .C.D A .D B A .D C F F A A .C.D A .D A . D A .D A.D A .C.C.C.C.D D A . D A . bastando ver a intersecção entre ã n 0 as variáveis.C.C. colocamos um número 1 na célua 0 la correspondente à parcela da expressão booleana i 0 ou àp Tabela da Verdade cuja saída seja 1. Tabela da Verdade a seguir: Reservados todos os direitos autorais.D A . B. C.Instituto Monitor Cópia não autorizada.B.B.D A.D A . D A .C.B.D A .C.B.C.C.D D C C Lembramos que só nos interessa quando a saída está ativa.D C C C E E A D A A . ○ ○ ○ ○ ○ 130/73 .B .C. D A.D A . A A E E A A B A .D A.C.C.D A. E e F) Diagrama a d a iz r o 2.C.B .C.

C A B A .C A . B. OU • A for barrado. A B A . i a r to u a 1 1 1 A . Reservados todos O Mapa de Karnaugh é para 3 variáveis (A.C B 1 A .B .C A .B .Instituto Monitor Cópia não autorizada. B.B . B. OU ebarrado R .B .C C C C Cópia Cada número 1 no mapa ou na tabela significa que a saída está ativa e podemos observar a situação de cada variável para não autorizada. ○ ○ ○ ○ ○ autorais. chamamosd de barrado. B for e C for sem barra.C A . for sem barra e C for sem barra. chamamos osde variável sem barra. • A for sem barra. Assim: s o d A saída está ativa quando: o t s • A for barrado.C A . B.C A . B.B .C a i óp C s o t imapa Teremos que colocar cada saída em nível lógico 1 no de e r Karnaugh. B for sem barra v r e C for sem barra. e quando a variável aparecer com valor 1. B for barrado e C o for sem barra. B for sem e barra s • A for sem barra. OU • A for barrado. lembrando que i quando a variável aparecer com valor 0. B a d a Note cinco saídas iguais a nível lógico 1 na tabela e cinco núz de Karnaugh i meros 1 no Mapa : r o t u a A A o nã B C C C s.C 1 A . B .C A .C A . Reservados todos os direitos esta saída. B. direitos autorais. basta encontrar a célula correspondente.B .C A . OU d a e C for barrado. 130/74 . B. B eos C). B. B .C A .C A .C A .

130/75 . re i d maior núSe não for possível. tentaremos 2. 2. o s oo próximo maior núSe não for possível. to s Se não for possível. Reservados todos os direitos autorais. to tentaremos agrupar 16. então seráo considerado isolado. i a Sempre tentaremos o maior agrupamento primeiro. tentaremos 4. 4. 16.2 Agrupamentos e Considerações Nos Mapas de Karnaugh. que é o próximo maior t núi mero na seqüência. au s o Se não for possível. A A A A A A A a d B 1 B B 1 1 B a iz B 1 B B 1 1 r B o t Agrupamentos Internos au o ã n A B B 1 A 1 B B A A A B B 1 1 A B B A 1 1 A 1 1 A 1 1 Agrupamentos ao redor Cópia não autorizada. ○ ○ ○ ○ ○ Exemplos de agrupamentos equivalentes internos e ao redor para Mapas de Karnaugh de 2 variáveis. tentaremos 8. 64. etc. 8. Um laço deve envolver os números 1 em linha. se tivermos 4 variáveis. que é d mero na seqüência. A B B 1 1 A 1 1 B B a A i p 1ó 1 C A 1 1 s. Só são permitidos agrupamentos de 1. tentaremos agrupar os números 1 em laços internos ou ao redor. coluna ou bloco fechado. que é o próximo s mero na seqüência. entrando d nas considerações. Reservados todos os direitos autorais. 2. pois isso r renderá uma maior minimização. 32. Assim.Instituto Monitor Cópia não autorizada. a v r e s e R Laços .

o nã a i óp C C C C s o d o t os s o B it e C r di B s. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/76 . distribuição de 1 pelo Mapa de Karnaugh não permite agrupamento de 8.Instituto Monitor Cópia não autorizada. s o d a v r e A A s e 1 B 1 R Esta . i a r A A to u a 1 1 1 1 C C C Cópia não autorizada. Três agrupamentos a B 1 1 1 d de 2 e um isolado é a única opção. A B B 1 1 C 1 1 C 1 1 A 1 1 C B B 1 1 C A 1 1 C 1 1 A 1 1 C A B 1 1 B 1 C 1 C A 1 1 1 1 C Agrupamento de 8 INTERNO e seus equivalentes AO REDOR A B B 1 1 C 1 1 C A B B C 1 1 C A 1 1 C A B B C C A 1 1 C 1 1 A Agrupamento de 4 INTERNO e seus equivalentes AO REDOR A B 1 B 1 A 1 1 Agrupamento de 4. Reservados todos os direitos autorais. nem agrupamento de 4. só possível AO REDOR. C C C za i r o t u Exemplos de agrupamentos equivalentes internos e ao redor para a mapas de Karnaugh de 3 variáveis.

8. Reservados todos os direitos autorais. C formando blocos de 16. 1 1 1 1 D s o D it re B i D 1 1d B 1 D 1 os A s.Instituto Monitor Cópia não autorizada. A B A A A A D D D C B C B A A D D D C B A 1 1 1 1 1 1 1 1 C 1 D 1 B 1 1 B 1 1 C 1 1 D C D 1 1 1 1 1 1 C 1 1 1 1 1 1 1 1 C Agrupamento de 8 1 1 1 D 1 1 1 D D 1 B 1 C 1 B 1 Agrupamento de 16 2 agrupamentos de 4 A A A D B D B A D A B B D 1 1 B B 1 1 1 1 1 1 1 1 1 1 1 1 1 1 D s C C C C C C C o C C C C C d 2 agrupamentos de 8 de 4 2 agrupamentos Agrupamento de Agrupamento de o t 8 INTERNO 8 AO REDOR s o d a A A A v A A A A A r 1 1 1 1 1 1 D 1 1 D e D 1 1 D s B B B B e R D D D D . Agrupamento de 3 agrupamentos de 4 1 agrupamento de 4 e t u só permitido se os 4 AO REDOR 2 agrupamentos de 2 a 4 cantos forem 1 o ã n Exemplos de agrupamentos equivalentes internos e ao redor para mapas de Karnaugh de 4 variáveis. ○ ○ ○ ○ ○ 130/77 . B a B B B 1 1 D 1 1 1 1 1 1 D 1 D 1 d D 1 a C C C C C iz C C C C C C C r o Agrupamento de 4. 2. a i óp Resumindo: os agrupamentos devem ser de células vizinhas ou ao redor. 4. i C C a C r Agrupamento oREDORde 8 AO t au A A 1 1 1 1 1 1 1 1 1 1 1 1 D D D Cópia não autorizada. Sempre tentamos agrupar o máximo possível dentro destas regras e exemplos vistos. ou isolado. Reservados todos os direitos autorais.

Exercícios Propostos 1 . 1 D a C dC C a iz r o j) k) t u A A A a f) g) B B C C 1 1 D D B 1 C B 1 1 s o d o t A 1 1 C os s o it A e rB 1 i d 1 d) B C 1 s.Faça os agrupamentos corretos para cada Mapa de Karnaugh dados: a) A 1 B B C C 1 1 1 1 1 D B 1 D C A D B b) A 1 1 1 1 1 C 1 1 1 C C 1 A 1 D D D c) A B 1 B A 1 e) A B 1 B C 1 1 C 1 1 C A i) A B 1 B 1 A 1 a i óp C o ã n s o d A A a Dr v A B 1 e B 1 1 sD e B 1 1R B C . i a r to u a A 1 1 1 C C D D D h) B B C 1 A 1 1 1 C A D D D C C l) A 1 D 1 1 1 C C D B D B 1 1 1 1 C A 1 1 1 1 C 1 1 1 A 1 D 1 1 D 1 1 1 D C 1 D C Cópia não autorizada. Reservados todos os direitos autorais. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/78 .Cópia não autorizada.

Instituto Monitor

Cópia autorizada. Reservados todos os direitos autorais. 2 - A não partir da Tabela da Verdade dada, monte o Mapa de Karnaugh .

A
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1

A

a i óp C

o ã n

s. i a B r to u a A.B.C.D A.B.C.D A.B.C.D A.B.C.D s to i e r i . . . A B C D A . B . C . DdA . B . C . D A . B . C . D B os s o A.B.C.D d A.B.C.D A.B.C.D A.B.C.D o t C C Cs o d a v r e s e R . a d a iz r o t au
A.B.C.D A.B.C.D A.B.C.D A.B.C.D

D

D

D

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/79

Cópia não autorizada. Reservados todos os direitos autorais.

lição

Neste mapa foram feitos apenas dois agrupamentos, portanto a expressão booleana minimizada terá apenas duas parcelas contra dez parcelas da expressão booleana original.

s. i a r envolvidas, eliminando aquelas Introdução toque não afeu tam a saída com sua condição. a Nesta lição você irá aprender a interpres Tomando por baseo o agrupamento de 8 da tar corretamente os Mapas de Karnaugh, a tque: i figura dada, notamos escrever a expressão booleana minimizada e re o correspondente circuito minimizado. i • A saída está d ativa quando a variável B é 1, s ou quando ela é 0, portanto B não afeta a 1. Cada Agrupamento é uma Parcela o saída s neste agrupamento. da Expressão Booleana o está ativa quando a variável C é 1, • A saída d Após o agrupamento correto no Mapa de o quando ela é 0, portanto C não afeta a ou t Karnaugh, cada agrupamento é uma parcela s saída neste agrupamento. da expressão booleana minimizada. Assim, se o d • A saída está ativa quando a variável D é 1, você conseguiu três agrupamentos, a expresa são booleana terá três parcelas apenas. v ou quando ela é 0, portanto D não afeta a r saída neste agrupamento. e s Exemplo 1: e • A saída está ativa (= 1) quando a variável A R . é 0 (barrada), e quando a variável é 1, a saíA A a da está desativada (= 0). dD 1 1 a B iz Conclusão: para este agrupamento a parcela r o 1 1 1 1 é A. Tomando agora o agrupamento de 4 da t u figura teremos: D a 1 1o • A saída está ativa quando a variável A é 1 B ã ou quando ela é 0, portanto A não afeta a 1 n1 D a saída neste agrupamento. i p C C C ó • A saída está ativa quando a variável C é 1 C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

8

Interpretando os Mapas de Karnaugh

ou quando ela é 0, portanto C não afeta a saída neste agrupamento.

• A saída está ativa quando a variável B é barrada e a variável D não é barrada.

Conclusão: para este agrupamento a parcela Você deve analisar o agrupamento como Cópia não autorizada. Reservados os direitos autorais. é Btodos . D. sendo a saída ativa e observar as variáveis
○ ○ ○ ○ ○ ○ ○ ○ ○

130/81

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais. Assim, a expressão booleana minimizada é:
S=A+B.D O circuito minimizado será:
A B C D

S

Vale dizer que este circuito responde à mesma Tabela da Verdade que gerou o Mapa de Karnaugh acima. Exemplo 2 Seja a Tabela da Verdade:
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1

s o d a v r e s e R . a d A expressão booleana será: a iz r S=A.B.C + A .B.C + A.B.C + A.B.C + A.B.C o t u a Minimizando pela Álgebra de Boole, resulta: o CIRCUITO MINIMIZADO CIRCUITO ã NORMAL n A B C A B C a i óp C
S
S

s o d o t

os

s o it e r di

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais. . . . . . . . . . . . .
S=A B C+A B C+A B C+A B C +A B C

S=A B C+C

130/82

B. r portanto B não afeta a saída e neste agrupamento. Reservados todos os direitos autorais. s e a variável A é 1 ou quando ela é 0. a i • A saída está ativa (= 1) quando a variável A é 1 (barrada) e a p ó variável B é 0 (não barrada).B. notas mos que: o d a v • A saída está ativa quando a variável B é 1 ou quando ela é 0. notamos que: o •ã A saída está ativa quando a variável C é 1 ou quando ela é 0.B. a • A saída está ativa d (= 1) quando a variável C é 1 (não barrada).B. a saída neste agrupamento.B.B + C s o d o t Tomando por base o agrupamento de 4 da figura acima.C 1 A. a expressão minimizada será: S=A.C B 1 A.B. Conclusão: para r o t Tomando au por base o agrupamento de 2 da figura. C Conclusão: para este agrupamento a parcela é A .C A. n Este agrupamento resulta a parcela C os s o it e r di s.C 1 A.C A. i a r to u a Cópia não autorizada. a iz este agrupamento a parcela é C. Gerando o seguinte Mapa de Karnaugh : A B A.B. Reservados todos os direitos autorais.C A 1 A. B. Portanto.C C Este agrupamento resulta a parcela A .C 1 A. • A saída está ativa quando R portanto A não afeta .B. ○ ○ ○ ○ ○ 130/83 .Instituto Monitor Cópia não autorizada. B C C portanto C não afeta a saída neste agrupamento.

Porém. Reservados todos os direitos autorais. oficou visualizar a redução pelo número de agrupamentos. através dos Mapas de Karnaugh. O circuito minimizado ficará: A B C S a i óp C s o it e Ambas as respostas estão corretas considerando que ir houve red dução no uso de portas lógicas para uma mesma Tabela da Verdas mais fácil de. i a r to u a Cópia não autorizada. s o d Pronto! Agora basta aplicar as leis e regras vistas para minio t mizar circuitos lógicos. s o d a v r e es R . Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/84 . a d za i or t au o ã n s.

a d za i c) d) r A A A A o 1t 1 D B u 1 1 B Ba 1 1 o D nã1 agrupamento de 2 B a D i 1 1 p ó C C C C Este exemplo aceita outro tipo de arranjo. Reservados todos os direitos autorais. i a r 1 . ○ ○ ○ ○ ○ 130/85 .Cópia não autorizada.Escreva a expressão booleana minimizada para cada Mapa de Karnaugh dado: to u a s a) b) to A A A A i e D D 1 1 1 1ir B B d 1 1 1 1 1 1 s D D o1 1 1 1 B s B o 1 1 1 D D d o C C C C C C t s 4 agrupamentos de 2 o 1 agrupamento de 8 e 1 agrupamento de 4 d a v r e es R . mas no final serão sempre 4 agrupamentos de 2. Exercícios Propostos s. 2 agrupamentos de 4 Cópia não autorizada. Reservados todos os direitos autorais.

r o t u a o nã a i óp C A A h) . e) B B C 1 A 1 1 1 1 C A f) 1 B A 1 A D D C 1 agrupamento de 4 e 1 agrupamento de 2 g) s A A o d 1 1 B 1 D a B v 1 B 1 r 1 1 e D s C C C 1 e B R D 2 agrupamentos de 2 . Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/86 . s i 1 a r B 1 D to C au C C Não é possível agrupar. São 4 isolados. a C C C d a iz Não é possível agrupar. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. Sãos o 4 isolados. t i e r di os s o d o t Cópia não autorizada.

Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. Reservados todos os direitos autorais. a C Cd C a 4 agrupamentos izde 8 r o t au o ã n A 1 1 A s o d o t os s o it e r di s. k) a i óp C s o d 1 1 D a B v 1 1 1 1 r e D s 1 1 1 e B R 1 1 1 D 1 . i) A B 1 B 1 A 1 j) B A 1 1 1 1 C C 1 1 A 1 D 2 agrupamentos de 2 1 C B Não é possível agrupar. ○ ○ ○ ○ ○ 130/87 . i a r D to au D Cópia não autorizada. São 8 isolados.

e a teremos DEMUX com 2 saídas. ○ ○ ○ ○ ○ Cópia não autorizada. 16 entradas. as entradas de um circuito um pólo e várias posições. i a r to A partir daqui. e i não como formá-los. 4 entradas. à entrada é feito por linhas de seleção. d a meçam pelo número zero. t 8 entradas. controlam qual entrada do MUX será conectada à saída..Cópia não autorizada. Reservados todos os direitos autorais. microprocessadores e 1 1o 2 microcomputadores. e assim por diante. ção de circuitos lógicos. etc. que são bastante utilizados dSAÍDA ENTRADA SAÍDAS s em Eletrônica Digital. 8 saO controle de qual saída será conectada i p ídas. Circuitos Demultiplexadores or Temos MUX com 2 entradas. e o virão encapsulados num bloco s que nos importa é saber Continuando os trabalhos de minimizato como utilizá-los. Circuitos Multiplexadores 4 o 4 t 5 5 s São combinações de portas lógicas encapo MULTIPLEXADOR DEMULTIPLEXADOR suladas num único conjunto de várias entrad a das e uma única saída. ó C ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 9 Circuitos Multiplexadores e Demultiplexadores Um circuito demultiplexador se assemelha à mesma chave elétrica de onda. ou seja. ○ ○ ○ 130/89 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . Tem várias entra. Num multiplexador as variáveis A. R do zero. sendo o pólo agora a entrada. nesta lição você irá conhecer os circuitos multiplexadores e dere i ENTRADAS multiplexadores. alguns u circuitos lógicos Introdução a fechado. mas uma única saída. 16 saídas. São combinações deu lógicas encapa portas suladas num único conjunto de várias saídas o Como tudo que o MUX faz o DEMUX (fore uma única entrada. Reservados todos os direitos autorais. e assim por diante. 4 saídas. v r Chave Elétrica de Onda 1 X 5 e Um circuito multiplexador se assemelha s etem Tudo em “Digitais” é numerado a partir a uma chave elétrica de onda. ã n ma reduzida de demultiplexador) desfaz. z i 2. 2 s o 3 3 pólo pólo d 1. C. B. lição s. a MUX (forma reduzida de multiplexador) codas. Portanto.

C. etc.) tenhamos o correspondente número binário desta entrada. a B.) das óp mero linhas de seleção. Veja a seguir a Tabela da Verdade para cada C MUX da figura dada: A 0 0 1 1 B 0 1 0 1 S I0 I1 I2 I3 r e B C D A es R . da Verdade para todos MUX de 4 canais (2 linhas de seleção A e B) ○ ○ ○ ○ ○ 130/90 . B. Tabela Reservados os direitos autorais. o ã n O bit menos significativo vale um e está sempre mais à direita. C. Reservados todos os direitos autorais. a d MUX de 16 canais a z ri o Cada t entrada é conectada à saída. para cada MUX. o número de entradas igual ao núi de combinações possíveis entre as variáveis (A.Instituto Monitor Cópia não autorizada. etc. s o d a v s o d o t os I10 I11 I12 I13 I14 I15 Cópia não autorizada. desde que nas linhas de seu leção (A. i a r to u aMUX O MUX de 8 canais I = Input = Entrada O = Output = Saída a Logo. teremos. O bloco MUX funciona como ilustramos a seguir: I0 I1 I2 I3 A B MUX O I0 I1 I2 I3 I4 I5 MUX O I0 I1 I2 I3 I4 I5 Is o it I e r I di 7 8 9 MUX de 4 canais I6 I7 A B C I6 s.

2 2 I a 2 d 3 3 DEMUX 3 a A B I 4 4 iz r 5 5 o 6 t DEMUX de 4 canais 6 DEMUX u 7 7 a I 8 A B C o 9 ã n 10 DEMUX de 8 canais 11 12 13 14 s o d o t Tabela da Verdade para MUX os s o it e r di s. C e D) de o d entre entrada e saída. i a r to u a I = Input = Entrada O = Output = Saída 15 A B C D DEMUX de 16 canais Cópia não autorizada. teremos o inverso a vmesmas. Cópia não autorizada. Reservados todos A B os C direitos D S A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 Tabela da Verdade para MUX de 8 canais (3 linhas de seleção A.Instituto Monitor autorais. Veja os exemplos a seguir: linhas de controle continuam as r e s 0 e 0 0 R 1 1 DEMUX 1 . B. B e C) a i óp C s16 canais (4 linhas de seleção A. ○ ○ ○ ○ ○ 130/91 . mas as Para os DEMUX. Reservados todos os direitos autorais.

C e D) Cópia não autorizada. B e C) O 8 O 9 O10 O11 O12 O13 O14 O15 I I I I I I I I Tabela da Verdade para DEMUX de 16 canais (4 linhas de seleção A. Reservados todos os autorais.Instituto Monitor Cópia não autorizada.O 3 O 4 O 5 O 6 O 7 a 0 0 I d I a 0 1 z I i 1 0 r o 1 1 I t 0 0 u I a 0 1 I o 1ã 0 I n 1 1 I 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 O0 O1 O2 O3 O4 O5 O6 O7 I I I I I I I I s o d o t os s o it e r di s. B. i a r to u a Tabela da Verdade para DEMUX de 8 canais (3 linhas de seleção A. Para cada um deles teremos as seguintes Tabelas da direitos Verdade: A 0 0 1 1 B O0 O1 O2 O3 0 I I 1 I 0 I 1 Tabela da Verdade para DEMUX de 4 canais (2 linhas de seleção A e B) a i óp C A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 s o d a v r e s e R C D O 0 O 1 O 2 . ○ ○ ○ ○ ○ 130/92 . Reservados todos os direitos autorais.

Para utilizar o MUX na minimização. Reservados todos os direitos autorais. a saída é zero. a d1 + 5V = Nível Lógico A B C a GND = Nível lógico 0 z ri o t u GND a o ã n Note que cada saída com nível lógico 1 tem sua correspondente entrada ligada ao +5V que corresponde a nível lógico 1. Cada 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 s o d a v s o Id o tI I0 1 2 os s o it e r di s.Instituto Monitor Cópia não autorizada. que corresponde a nível lógico 0. Sua entrada correspondente no MUX é a entrada zero (I0). conectamos a entrada I ao GND. assim. Exemplo: Seja a Tabela da Verdade: + 5V a saída com nível lógico 0 tem sua correspondente entrada ligada ao i óp GND. o MUX autorais. I r I e s I e R . Cópia não autorizada. os valores das variáveis são 0002. Basta encontrar um MUX com um número de entradas igual ao número de linhas da Tabela da Verdade a ser seguida quando forem feitas as ligações. mais simples e a que ocupa menos espaço. C Comprovando: • Na primeira linha da Tabela da Verdade. i a r to u a I3 I4 MUX O • Pela Tabela. trabalharemos apenas com a Tabela da Verdade. que corresponde ao decimal zero. os direitos Na minimização Reservados de circuitos lógicos todos combinacionais. podendo-se esquecer Mapas de Karnaugh e Álgebra de Boole. B e C forem zero. é a solução mais econômica. 0 ○ ○ ○ ○ ○ 130/93 . quando A.

conectamos a entrada I1 ao +5V. O procedimento é simples e absolutamente visual. econômico. assim. ocupa menor espaço. quando A e B forem zero e C for um. que corresponde ao decimal um. etc. autorais. os valores das variáveis são 0012. a i óp C o ã n s o d a v r e s e R .Instituto Monitor Cópia não Reservados todos os direitos • autorizada. a d a iz r o t au s o d o t os s o it e r di s. • Pela Tabela. ○ ○ ○ ○ ○ 130/94 . a saída é um. Reservados todos os direitos autorais. Sem cálculos. Na segunda linha da Tabela. mais barato. Sua entrada correspondente no MUX é a entrada um (I1). i a r to u a Cópia não autorizada. sem mapas.

Exercícios Propostos s. Reservados todos os direitos autorais. de toacordo u com a Tabela da Verdade abaixo: a s a) to + 5V i re i d A B C D S s I o 0 0 0 0 1 0 0 0 1 1 sI o 0 0 1 0 1 d I o 0 0 1 1 1 I t 0 1 0 0 0 I s O o 0 1 0 1 1 I d 0 1 1 0 0 I a v 0 1 1 1 0 I r MUX e 1 0 0 0 1 I 1 0 0 1 0 es I R 1 0 1 0 1 I . 1 0 1 1 1 a I d 1 1 0 0 0 a I 1 1 0 1 1 iz I r 1 1 1 0 0 o I t 1 1 1 1 1 u I a o A B C D ã GND n a i + 5V óp = Nível Lógico 1 GND = Nível lógico 0 C 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Cópia não autorizada. Reservados todos os direitos autorais. i a r 1 . ○ ○ ○ ○ ○ 130/95 .Faça as conexões corretas no MUX para termos um circuito minimizado.Cópia não autorizada.

Instituto Monitor Cópia b) não autorizada. ○ ○ ○ ○ ○ 130/96 . Reservados + 5V todos os direitos autorais. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 1 1 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 MUX O + 5V = Nível Lógico 1 GND = Nível lógico 0 GND s o d 2 . r e es R . i a r to u a Cópia não autorizada.Dada a Tabela da Verdade. Reservados todos os direitos autorais. escolha um MUX adequado e faça as ligações corretas para obtera v mos um circuito minimizado. A B C D S a 0 0 0 0 0 d a 0 0 0 1 1 z i 0 0 1 0 1 r 0 0 1 1 1 to 0 1 0 0 0u a 0 1 0 1 1 o 0 1 1 ã 0 0 0 1 1 n1 1 1 0 ia 0 0 0 p 1 ó 0 0 1 1 1C0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 s o d o t s o it C A B e r di os s.

diodos retificadores. capacitor eler e trolítico servindo de filtro para ripple e um es A fonte de alimentação para circuitos diregulador de tensão 7805.200 µF 100 nF ○ 100 mA Esquema Elétrico da Fonte de Alimentação para Circuitos Digitais compatíveis TTL ○ ○ ○ ○ Cópia não autorizada. etc. walkmans. Aliás.0 . montando uma fonte de alimenit cilmente fontes deealimentação para circuitação especial para circuitos digitais.. Tamir rádios. toda teoria estuo tensão contínua de +5 volts ± 10%.s mas nenhuma para circuitos de lógicas.6 x 1A o Regulador t 110/220 Volts 7805 au Fusível 220 Chave IN OUT + 5 Volts 7805 1o x2 6 + ã 50 mA GND n a 110 0 GND i p (0 Volt) Capacitor Capacitor ó Eletrolítico C Cerâmico Fusível 0 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 10 Prática de Circuitos Combinacionais 6 2. R . a d a iz Transformador r 6 . Reservados todos os direitos autorais. Reservados todos os direitos autorais. finalidade s O esquema abaixo mostra uma fonte comúltima de nossos estudos. s Esta lição prática visa a fixação da teoria o Chamamos de tensão compatível TTL uma d até aqui aprendida. t dada deve levar a um uso prático. ○ ○ ○ ○ 130/97 ○ ○ ○ ○ ○ ○ Diodos 1N4007 ○ ○ . adquiridos. lição s. CD tos eletrônicos como bém faremos experiências com portas d players. i a r gitais é de tensão contínua. o d posta de um transformador de 6-0-6 x 1A/ a v 1. a Vamos pôr em prática os conhecimentos s o encontramos faNo mercado eletrônico. filtrada Introdução to e estabiu lizada em 5 volts. o estudos digitais.Cópia não autorizada. Fonte de Alimentação 110-220.

5 volt = 6 volts s Cada diodo de silício e consome 0. Reservados todos os direitos autorais. a Para visualizar os resultados ad utilizaremos leds (diodos emissores de z luz). Cópia não autorizada. conforme mostra a figura. i a r to u a - + A partir de um CI com portas NAND podemos implementar todas as outras portas. Reservados todos os para direitos autorais.Instituto Monitor Cópia não autorizada.6 volts r Eletrônica Digital em circuitos lógicos. Montada. s o d De posse desse pequeno material. ficaria assim: Placa padrão CI 20 terminais. Aplicando a Eletrônica Digital Experiência 1: A Porta NAND Resistor de 330 Ω s o d o t os s o it e r di s. i conforme r o esquema a seguir: o t au o LED ã n ia Cátodo p ó C Ânodo 2. e 4 pilhas de 1. 130/98 . PLACA PADRÃO 20 PINOS Um esquema mais simples pode ser conseguido com pilhas. já a aproximadamente v podemos aplicar nossos conhecimentos de 4.7 volts R .

B=A. Reservados todos os direitos autorais.B=A.B A S B S=A. v 7400 r e LED aceso é saída em Nível Lógico 1 s e GND LED apagado é saída em Nível Lógico 0 R . O número do pino do os CI aparece ao lado de cada terminal. i a r to u a + 5V 2 + 5V 14 14 4 in 1 out A 3 in S 2 A B 1 out 3 6 S R 2 5 R 7 LED 7 LED GND GND PORTA E (AND) .B=A+B INVERSORA 1 A s. s o d o t s +Vcc lado de cada pino temos seu número oAo com relação ao Circuito Integrado.Instituto Monitor Cópia não autorizada.B=A+B PORTA OU (OR) 3 + 5V 14 in 4 5 9 10 8 6 1 2 out S R 4 + 5V 14 A B 3 A B in 4 5 9 10 6 1 2 3 13 12 out 11 S R 8 7 GND LED 7 GND LED Cópia não autorizada. A B S S=A.B A A B S S S=A S=A. Solde os fios di conforme o esquema a seguir. d a Faça as ligações corretas. Reservados todos os direitos autorais. a d za i or t au o ã n B S S=A. ○ ○ ○ ○ ○ 130/99 PORTA NOU (NOR) a i óp C s o it e r Alimente o CI pelos pinos Vcc (VDD) e GND (Vss).

faça o ensaio e preencha as Tabelas da Verdade abaixo: A 0 1 S A 0 0 1 1 B 0 1 0 1 S A 0 0 1 1 B 0 1 0 1 S A 0 0 1 1 B 0 1 0 1 S a i óp C s o it Compare as Tabelas da Verdade com as estudadas anteriore mente.autorais. você já pode montar ir quald quer outra. Reservados todos os direitos autorais. a d za i or t au o ã n s. ○ ○ ○ ○ ○ 130/100 . i a r to u a Cópia não autorizada. Nunca deixe entradas sem conexão! Para cada circuito. e cada entrada deverá ser conectada ao GND quando desejarmos nela nível lógico 0. Reservados todos os direitos Cada entrada deverá ser conectada ao + 5 volts quando dese.Instituto Monitor Cópia não autorizada. os s o d o t s o d a v r e es R . Baseado nestas experiências. jarmos nela nível lógico 1.

de acordo com o CI: Vcc Vcc 7404 GND s + 5V o d a A A vB r B e C C S s D D e E R . i a r to u a GND S S CIRCUITO EMULA PORTA NOU (NOR) DE 4 ENTRADAS CIRCUITO EMULA PORTA NOU (NOR) DE 5 ENTRADAS Cópia não autorizada. Reservados todos os direitos autorais. a d GND GND za i CIRCUITO EMULA PORTA CIRCUITO EMULA PORTA OU (OR) or OU (OR) DE 4 ENTRADAS DE 5 ENTRADAS t u a o + 5V + 5V + 5V nã A a A i B B p C C ó S D DC + 5V E GND GND GND s o d o t os s o it e ir d 7432 s.Cópia não autorizada. ○ ○ ○ ○ ○ 130/101 . Reservados todos os direitos autorais. Exercícios Propostos 1 .Numere os pinos abaixo.

air i d videogames. traduzido a tecnologia digitald o conceito de relógio é insuficiente. significa relógio. clock é um sinal elétrico que varia ã n Clock e Gerador de Clock Cópia não autorizada. a iz O Clock r funciona como o coração do circuito. som digital. pode ser de 3 óp para a 15 volts). televisão digital. Clock é uma seqüência de pulsos no tempo. i a r Introdução to u a A parte dinâmica da Eletrônica Digital evoluiu muito no final s do século passado. o Eletronicamente falando. Se ele bater mais o rápido. freios ABS. se ele bater mais t lento. telefonia fixa. DVD. injeção eletrônica de automóveis. é de +5 volts. as au“coisas” ocorrem mais lentamente. Microcomputadores. cartões musicais. telefonia to celular. se for para a CMOS. C sua tensão no tempo em apenas dois níveis de tensão: 0 volt e +Vcc s. É indispensável conhecê-lo. as “coisas” ocorrem mais rapidamente. satélite de comunicação. pedaleiras de guitarra. Se for i a família TTL. iteclados re musicais. v r e s 1. o clock é o d considerado o coração do cira eletrônica digital que costuma ser a cuito. No entanto. fliperamas. em Clock. s o s O ponto de partida para o entendimento oe aplicação desta tecd nologia é o clock. bags. do inglês. lição 11 a (entenda +Vcc como a tensão de alimentação necessária.Cópia não autorizada. to sum conceito tão básico para Como você verá a seguir. automação industrial. Reservados todos os direitos autorais. etc. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/103 . CD. O que é Clock? e R .

A figura mostra como interpretar o sinal elétrico chamado clock. a IDEALad REAL z Dri B D o t u a C A C s o d o t s o it e r di REAL os B s.Instituto Monitor Cópia não autorizada. IDEAL B D B REAL D A C A C Simétrica: tempo em 1 é igual ao tempo em 0 (50%) IDEAL B D A B ia p ó C A o ã n C s o A C d a v r e Assimétrica: tempo em es1 é maior que o tempo em 0 (>50%) R . Reservados todos os direitos autorais. i a r to u a D Assimétrica: tempo em 1 é menor que o tempo em 0 (<50%) A Borda de subida (transição de 0 para 1) B Nível lógico 1 C Borda de descida (transição de 1 para 0) D Nível lógico 0 Cópia não autorizada. 130/104 . Reservados todos os direitos autorais.

) e com 555 3 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ SAÍDA 4 6 5 470KΩ ○ ○ ○ ○ ○ + 470µF GND Exemplo: um clock de 30% significa que Cópia não autorizada. 1K Ω a d c) Borda de descida – Intervalo de tempo muito reduzido que é marcado za pela transiGERADOR DE CLOCK i ção de nível lógico 1 para r nível lógico 0. para que ocorra a descarga elétrica de um componente. que fica em nível lógico 1 ou nível lógico 0. A figura mostra os gráficos comparativos entre o clock ideal e o clock real. to i Vejamos alguns re circuitos eletrônicos gei radores de clock d. i a r Para aplicá-lo na Eletrônica toDigital é preciso adequar seus níveis de u tensão aos níveis a (Família TTL é de tensão do circuito digital s +5 volts e 0 volt (GND)). Reservados 30% do período do pulso de clock está em ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ todos os direitos CLOCK COM CI 555autorais. o tempo de subida ou descida no clock real é da ordem de alguns microssegundos ou nanossegundos. Sempre haverá um tempo. +5 volts. 1K Ω 1 8 relação ao óseu 2 7 C relação ao intervalo de tempo em etc. Reservados todos os direitos autorais. por menor que seja. nível lógico 1. n + 5V a i Podemos ajustar os pulsos de clock com p nível lógico 1 (+3 volts. Isto força o sinal elétrico a ter uma aparência trapezoidal. Chamamos isto de duty cycle. ○ ○ ○ ○ ○ 2. Obviamente. ou seja.Instituto Monitor Cópia não autorizada. COM PORTAS NAND (CMOS) o t d)Nível lógico 0 – Tempo au em que o sinal elétrico apresenta 0o volt (GND) sem variação ã no intervalo de tempo. Gerador de Clock Qualquer circuito eletrônico capaz de gerar um sinal elétrico no chamado formato onda quadrada é um gerador de Clock. é muito rápido. s o SAÍDA Um pulso de clock é dividido em quatro s o partes: + d 100µF o t a) Borda de subida – Intervalo de tempo muis to reduzido que é marcado pela transição o d do nível lógico 0 para o nível lógico 1. GERADOR DE 130/105 . que ocorre imediatamente. Já o clock real está limitado à velocidade da física dos componentes reais. ○ ○ ○ ○ tempo passa da esquerda para a direita. que nunca conseguem se descarregar imediatamente. o restante do tempo estará em nível lógico 0. Mesmo assim. R 1K Ω . Nos gráficos está convencionado que o ○ O clock ideal não apresenta atraso em sua subida. que é a porcentagem de tempo em que o sinal fica em nível lógico 1 durante todo o período do pulso de clock. s. a v r + 100µF b)Nível lógico 1 – Tempo em que o sinal elée s trico apresenta +Vcc sem variação no e inSAÍDA tervalo de tempo.

que varia e sua tenr são de saída no tempo em apenas dois níveis.5Hz. s o d Montado com poucos componentes de fácil aquisição. Um cicloicompleto ou um pulso completo de clock tem borda de subida. s borda de descida e nível lógico 0 fechando o pulso ou o ciclo. Diminua o valor do potenciômetro e atinja freqüências maiores. Diminua o valor do capacitor e aumentará a freqüência. Reservados todos os direitos São circuitos bem simples. clock fixada pelos valores dos componentes.Instituto Monitor Cópia não autorizada. dores que falam em Pentium II 500MHz de clock! a d a iz r o t au o ã n Cópia não autorizada. que é a porcentagem de período total que a saída fica em o t nível lógico 1.). O segundo circuito tem sua freqüência de clock ajustada através do potenciômetro de 470K. s o Podemos alterar a largura destes pulsos variando o seu duty dem cycle. o gerador de clock é um circuito eletrônico t que i gera um sinal elétrico chamado onda quadrada. Aumente o valor do potenciômetro e consiga freqüências bem baixas (1Hz. au s o Resumindo. i a r Há vários outros tipos de geradores de clock ou de pulsos de to clock. etc. ○ ○ ○ ○ ○ 130/106 . Aumente o valor do capacitor e diminuirá a freqüência. 0. temos a um circuito que impulsionará v nossos circuitos lógicos digitais dir nâmicos. O primeiro tem sua freqüência de autorais. a i óp C s. d nível lógico 1. e es Agora você entende R aquelas propagandas de microcomputa. Reservados todos os direitos autorais.

a d za i or t au o ã n a i p ó C Cópia não autorizada. sabendo que seu duty cycle é de 10%. ○ ○ ○ ○ ○ 130/107 .Desenhe um pulso de clock de 50 ms. Exercícios Propostos s. i a r 1 . s o d o t s o d a v r e es R . Reservados todos os direitos autorais. Reservados todos os direitos autorais. toquanto u tempo o pulso fica em nível lógico 1? a ( ) a) 75 ms s ( ) b)25 ms to i ( ) c) 57 ms re ( ) d)100 ms i d ( ) e) 50 ms s o 2 .Cópia não autorizada.Se o período de um pulso de clock é de 100 ms e seu duty cycle é de 75%.

i a r to u a Cópia não autorizada. a d a iz r o t au s o d o t os s o it e r di s. b)Uma borda de subida e nenhuma borda de descida. ( ) b)sinal elétrico chamado onda quadrada. ( ) e) sinal elétrico senoidal. Reservados todos os direitos autorais. 3 .Um pulso de clock simétrico apresenta: ( ( ( ( ( ) ) ) ) ) a) Tempo em nível lógico 1 igual ao tempo em nível lógico 0. d)Dois níveis lógicos 0. ( ) c) sinal elétrico chamado onda triangular. a i óp C o ã n s o d a v r e s e R . e) Tempo da borda de descida igual ao tempo da borda de subida. ( ) d)carrilhão. 4 .A definição de clock é: ( ) a) relógio.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/108 . c) Dois níveis lógicos 1. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

lição

12

Flip-Flop
○ ○ ○

Introdução
Já reparou que os modernos aparelhos eletroeletrônicos têm um botão de liga e desliga diferente dos convencionais? Não são mais chaves tipo gangorra, faca ou de pressão que se retraem e somente voltam ao normal quando pressionadas novamente. Os botões power são do tipo “contato momentâneo”: apertou, o contato se fecha; soltou, o contato se abre.

S

O circuito a seguir mostra como construir um flip-flop utilizando portas lógicas NAND. Trata-se de um flip-flop tipo RS, ou seja, set (liga) e reset (desliga).

s o d Como o aparelho fica ligado com um simples clicar do botão? Como o aparelho se des- va r liga ao simples clicar do botão? Chamamos e este efeito de flip-flop. es R Você já deve ter percebido que,.passo a a prápasso, nos aproximamos das aplicações d aNo entanto, ticas da teoria que aprendemos. z i o fato de saber que os circuitos estudados são or não deve ser encontrados prontos no mercado t u do conhecimenmotivo para você descuidar a to teórico sobre o funcionamento ciro e a prática,desses cuitos. Entre a teoria é preciso ã n alcançar um equilíbrio. a i p 1. Flip-Flop ó RS C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

s o d o t
R S

os

s o it e r di

s. i a r o t FLIP-FLOP RS u a (RESET/SET)
Q

Q

Q

R

Q

S

Q

R

Q

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○

SET = Ativa a Saída RESET = Desativa a Saída Q = Saída Q = Complemento da Saída (Barrada)

130/109

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais. Esta Tabela da Verdade parece meio esPreste atenção agora! Liga a saída colo○ ○

cando-a em nível lógico 1 (set). Desliga a saída colocando-a em nível lógico 0 (reset). Os termos não existem na Língua Portuguesa, mas sim no dialeto dos eletrônicos: setar significa colocar a saída em nível lógico 1; resetar significa colocar a saída em nível lógico 0. Vamos entender que só existe uma saída para os flip-flops, nomeada de Q. Toda saída de flip-flop tem este nome. Q barrado é o complementar da saída.

tranha a princípio, mas trata-se de uma abordagem lógica. As considerações iniciais estão nela: zero no set e um no reset, a saída vai a nível lógico zero; um no set e zero no reset, a saída vai a nível lógico um. As novidades são: zero no set e zero no reset, a intenção é clara. Não desejamos ligar e nem desligar a saída. Ou seja, desejamos “deixar como está”. Portanto, escrevemos que permanece o estado lógico da saída. • Se a saída está em zero, permanecerá em zero.

s o it e r Chamamos de complementar binário o iem • Se a saída está um, permanecerá em um. d binário inverso. Assim o complementar de 1 é 0 e vice-versa. oscombinação é considerada ilóA última s não podemos ligar-desligar algo gica, porque o Então, memorize: a saída é o pino Q. ao mesmo d tempo. Não existe algo cheio-vao zio, vivo-morto, apagado-aceso, etc. A isso se t Acompanhando o primeiro circuito da fiaplica o termo ilógico. s gura, colocando nível lógico 1 na entrada set o e nível lógico 0 na entrada reset, tornamos ad Se você montar o circuito a seguir, verá clara nossa intenção de ligar a saída, ou seja, v que ele não “queima”, mas os dois leds estar colocá-la em nível lógico 1. e rão acesos quando set e reset estiverem em es nível lógico 1 ao mesmo tempo. Isto é ilógico, Se pensarmos: R pois se Q é a saída e Q barrado é o seu com. a plemento, como ambos poderão estar em níd • desejo ligar a saída: nível lógico 1 no set e vel lógico 1? a nível lógico 0 no reset. z ri lógico 0 no set MONTAGEM de FLIP-FLOP RS com • desejo desligar a saída: nível o PORTAS NAND e INVERSORES t e nível lógico 1 no reset . u a + 5V + 5V o Colocando nível lógico 1 no reset, nossa intenção é resetar nãa saída, ou seja, colocá-la 14 14 em nível lógico a 0. i 1 2 1 Q óp da Verdade para o flip-flop RS S 3 A Tabela 2 C é a seguinte:
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais.

S 0 0 1 1

R 0 1 0 1

Q 0 1

Q 1 0

Permanece

R

3

4

5 4

6

Q R R LED

7

7 LED

Ilógico

GND GND
○ ○

130/110

○ ○

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos Este tempo chama-se delay autorais. time, traduOs fabricantes de CIs consideram vanta○ ○

joso encapsular flip-flops já montados, bastando a você apenas utilizá-los. A partir de agora, portanto, os flip-flops serão tratados em nossas lições apenas como “caixinhas”.

zido como atraso de propagação. É o tempo necessário para que uma informação na entrada atinja a saída, alterando-a. Assim o clock em um flip-flop faz o papel de chaveador. Podemos ter: • Flip-flop chaveado na borda de subida do clock.

s. i a r to • Flip-flop chaveado na borda de descida do u a clock. 2.1 Clear s • Flip-flop chaveado o no nível lógico um do it clock. É um pino prioritário que deve ser ativado e momentaneamente e depois desativado, para ir no nível lógico zero do • Flip-flop chaveado d que o flip-flop possa funcionar normalmente. clock. s o A figura nos mostra alguns exemplos: Sua função é colocar a saída em nível lógico s o zero, independentemente das entradas S e R. d o RS e seus ACESSÓRIOS t FLIP-FLOP Enquanto o clear estiver ativo, as entra(PRESET, CLEAR e CLOCK) s das S e R são ignoradas pela saída, que se o d mantém em nível lógico zero. a v S Q r 2.2 Preset e Flip-flop RS simples, s sem acessórios. e Também um pino de ordem prioritária R R Q . ser atisobre as entradas S e R, o preset deve a vado momentaneamente e depoisd desativado a para que o flip-flop funcione normalmente. iz r PRESET o t Sua função é colocar a saída em nível lógiS Q co um independentemente au das entradas S e R. Flip-flop RS com preset e clear. o ã estiver ativo, as entraEnquanto preset n R Q das S e R são ignoradas pela saída que se CLEAR a mantém em i nível lógico um. p ó C 2.3 Clock
Podemos considerar os flip-flops RS como modelos básicos aos quais é possível juntar acessórios. Os acessórios são: Pino de entrada, o clock controla a leitura das entradas S e R para alterar a saída.
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

2. Acessórios dos Flip-Flops

S

PRESET Q CLOCK Flip-flop RS com preset, clear e clock.

Como vimos no ensaio com flip-flop feito com portas NAND, a saída Q e seu complemento levam um tempo para estabilizar o reCópia não autorizada. Reservados sultado na saída.
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

R

Q

todos os direitos autorais.

CLEAR

130/111

a o K Q ã Vejamos alguns exemplos de Tabela da n Verdade para flip-flops JK: a i Preset J K Q Q óp 1 0 0 1 0 C PRESET ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ os s o Flip-flop JK Com Preset e t Clear Borda i de Descida e r di Q s. Foram então colocadas mais algumas portas lógicas. após o delay time a saída Q passa para 0 e o linha” é o símbolo de inversor incorporado. Para oFlip-flop JK Simples t conhecer as opções oferecidas pelos fabricanu Borda de Subida tes. pode ser aplicado ao clock. seu complemento para 1. mas quando J e K estiverem em nível lógico 1. Esta “bos 1. Reservados todos os direitos autorais.ad pre ocorrerá e é chamada de toogle ou inver. r são. Como conseqüência disso. Flip-Flop JK No processo de evolução das técnicas digitais. de forma a não se ter mais uma combinação ilógica. Flip-flop JK Simples Borda de Descida K Q ○ ○ ○ ○ ○ ○ ○ PRESET J Q K CLEAR s o d Assim. ○ ○ J ○ ○ ○ Q 3. supondo Q = 1 e seu complemento o Na figura observamos a entrada de clock t e sem igual a 0. e preset e clear.Instituto Monitor Cópia não autorizada. CLEAR e CLOCK) . i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Flip-flop JK Com Preset e Clear Borda de Subida K Q ○ ○ ○ ○ J Q ○ ○ ○ ○ Cópia não autorizada. indicando que esta entrada é s ativa em nível lógico zero ou na borda de desFLIP-FLOP JK e seus ACESSÓRIOS e R cida do clock. basta consultar um data book. pensou-se em transformar a tal combinação ilógica em algo útil. ao colocarmos J e K em nível lógico com uma “bolinha” na frente. não poderíamos continuar chamando este novo flip-flop de RS. O símbolo de entrada de clock em flipflops é um triângulo (∆). ○ ○ CLEAR 1 1 1 0 0 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 ○ Permanece ○ ○ ○ ○ ○ Toogle Flip-flop JK com preset ativo em nível lógico um ○ ○ ○ 130/112 . Assim ele foi batizado com o nome flip-flop JK. Esta inversão sem. a d Note que os fabricantes também acharam a J Q economicamente vantajoso encapsular flipiz r flops JK totalmente montados em CIs. Reservados todos os direitos autorais. O J se assemelha ao S e o K se assemelha ao R. (PRESET.v Neste caso. a saída inverte seu estado atual.

: representamos borda de subida através de uma seta para r i cima e borda de descida com uma seta para baixo. Clock J Q Q Clear 1 1 1 1 0 0 0 0 J 0 0 1 1 0 0 1 1 K 0 1 0 1 0 1 0 1 Q 0 0 0 0 0 1 Q 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Permanece Permanece Permanece Permanece Permanece s. ○ ○ ○ ○ ○ 130/113 . Reservados todos os direitos autorais. Reservados todos os K direitos autorais.Instituto Monitor Cópia não autorizada. a d za i or t au o ã n a i p ó C Permanece 0 1 1 0 Toogle Toogle Cópia não autorizada. i a r to u Flip-flop JK com clear ativo em Flip-flop JK com clock chaveado a na nível lógico um borda de subida s to i e Obs. d os s o d o t s o d a v r e es R .

○ ○ ○ 3 ( ( ( ( ( 130/114 .Qual o significado de setar? o ( ) a) Colocar a entrada em nível lógico 0. Reservados todos os direitos autorais. nã a entrada em nível lógico 1.Analise o funcionamento do circuito abaixo e preencha a Tabela da Verdade.Cópia não autorizada. ( ) b)Colocar a ( ) c) Colocar a saída em nível lógico 0. ○ ○ Cópia não autorizada. i p ( )ó d)Colocar a saída em nível lógico 1. . ) e) Borda de subida do clock. i a r 1 .Qual o significado de resetar? ) a) Colocar a entrada em nível lógico 0. a S R Q Q d 0 0 a iz 0 1 r 1 0 to 1 1 u a 2 . ) b)Colocar a entrada em nível lógico 1. ) c) Colocar a saída em nível lógico 0. ( C ) e) Borda de subida do clock. Exercícios Propostos s. ) d)Colocar a saída em nível lógico 1. Reservados todos os direitos autorais. to u a MONTAGEM de FLIP-FLOP RS com PORTAS NAND e INVERSORES s to + 5V + 5V i re i d 14 14 s o 1 2 1 Q s S 3 2 o d o t 5 Q s 6 3 4 4 o R d R R a v r 7 7 e LED LED s e R GND GND .

( C ) d) Fixa a saída e seu complemento. . ( ) e) Borda de subida do clock. 7 . Reservados todos os direitos autorais. ) c) Colocar a saída em nível lógico 0.Preset serve para: ( ( ( ( ( 5 ( ( ( ( ( ) ) ) ) ) a) Colocar a entrada em nível lógico 0. binário ? 8 . 4 . 6 . i 0. ( ) d)Ler a saída S e R somente em uma borda de clock. c) Colocar a saída em nível lógico 0. b)Colocar a entrada em nível lógico 1. ( ) a) Nada. ( ) c) Ler a entrada S e R somente em uma borda de clock. ) d)Colocar a saída em nível lógico 1. s o d a v r e s e R . ) e) Borda de subida do clock.O que é complemento de um a ( ) a) É o número binário inverso do binário em questão. ) b)Colocar a entrada em nível lógico 1. quando J e K forem a nível lógico 1. ( ) d)É o que completa t ( ) e) É o clock. pInverte ( )ó c) a saída e seu complemento. ( ) c) É o que falta para r o o número. d)Colocar a saída em nível lógico 1. ○ ○ ○ ○ ○ 130/115 .Entrada de clock em um flip-flop serve para: ( ) a) Colocar a entrada em nível lógico 0.Clear serve para: ) a) Colocar a entrada em nível lógico 0. a ( ) b) i Muita coisa. ( ) e) É ilógica.Por que foi criado o flip-flop JK ? _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ s o d o t os s o it e r di s. quando J e K forem a nível lógico 1. Reservados todos os direitos autorais.au o 9 . quando J e K forem a nível lógico 1.O que faz a função toogle? ã n quando J e K forem a nível lógico 1. i a r to u a Cópia não autorizada. ( ) b)Colocar a entrada em nível lógico 1.Instituto Monitor Cópia não autorizada. quando J e K forem a nível lógico 1. d a ( ) b)É o que falta paraz 1. e) Borda de subida do clock.

Reservados todos os direitos autorais. o t 1. Reservados todos os direitos autorais. 2. internet.Enquanto não r forçamos o flip-flop a trabalhar nas funções houver pulso de clock. com o pulso de clock esta informação lição anterior. s Com esta lição aprofundaremos nosso o d se na entrada data tivermos nível conhecimento sobre os flip-flops. videogames. Flip-Flop Tipo Data to i modems. re inversor entre J e K e Conectando ium Duas ligações dos flip-flops JK são extrechamando J ded entrada de dados ou data. Se na entrada data tivero será 1. i a r Introdução Os fabricantes acharam vantajoso encapto u sular flip-flops tipo toogle em CIs. o set e reset da Tabela da Verdade. lição s. a saída e seu complee permanece (J = 0 e K = 0) e toogle (J = 1 e K =s 1). va informação será enviada à saída. BORDA DE DESCIDA BORDAnão DE DESCIDA TIPO TOOGLE DATA TIPO ○ ○ ○ ○ ○ ○ ○ ○ Q ○ ○ ○ ○ ○ ○ K Q Q LIGAÇÃO TIPO TOOGLE BORDA DE DESCIDA LIGAÇÃO TIPO DATA ○ ○ BORDA DE DESCIDA ○ 130/117 . e R .Flops JK e suas Ligações Tipo T e D or t TOOGLE DATA au J Q J Q D Q T Q o ã n Ka Q K Q Q Q i p ó C Ligações do Flip-Flop JK ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 13 FLIP-FLOP JK SIMPLES BORDA DE SUBIDA LIGAÇÃO TIPO TOOGLE FLIP-FLOP TIPO T TIPO TOOGLE BORDA DE SUBIDA FLIP-FLOP JK SIMPLES BORDA DE SUBIDA LIGAÇÃO TIPO DATA FLIP-FLOP TIPO D TIPO DATA BORDA DE SUBIDA ○ ○ ○ ○ TOOGLE J Q DATA J Q D Q T Q K Q FLIP-FLOP TIPO T FLIP-FLOP TIPO D FLIP-FLOP JK SIMPLES FLIP-FLOP JK SIMPLES Cópia autorizada. com o pulso de clock esta Conectando J e K num mesmo terminal. iniciado na Assim. calculadoras. etc. a d a z i Flip .Cópia não autorizada. formamente empregadas: ligação tipo Toogle e s çamos o flip-flop a trabalhar nas funções de ligação tipo Data. Flip-Flop Tipo Toogle d mos nível lógico 0. lógico s enviada à saída. a Os flip-flops JK são a base dos modernos s computadores. mento permanecem inalterados.

Instituto Monitor Cópia não Reservados todos os direitos autorais. 3. Contadores Binários Interligando os flip-flops tipo toogle. Veja como se faz: CONTADOR BINÁRIO COM FLIP-FLOPs JK Q0 CONTA / PAUSA Q1 J Q J Q PULSOS DE CONTAGEM K CL Q K CL Q s o d o t CONTADOR BINÁRIO COM FLIP-FLOPs TIPO T s o Q0 Q1 d a CONTA / PAUSA v r e s T Q T Q e R . formamos um contador de pulsos de clock com saída no formato binário.autorizada. a PULSOS DE CONTAGEM ad Qz Q CL ri CL o t CLEAR au o ã n a i p ó C CLEAR os sJ o it e r di K s. ○ ○ ○ ○ ○ 130/118 . i a Q2 r to u a Q CL Q Q2 T Q Q CL Anotações/dicas Cópia não autorizada. Reservados todos os direitos autorais.

s (UP = subida) o d a v r COM FLIP-FLOPs TIPO T CONTADOR BINÁRIO e s e Q1 Q0 R .autorais. 130/119 . este circuito é chamado de conta○ ○ ○ ○ ○ autorais. de 2 bits (contando de 0 até 3). Reservados todos os direitos 7). a d za i T Q r T oQ t au Q CL CL Q CL os s o it e r di K CL Q J . progressiva ou regressiva . s i Q2 a r to u a Q Q2 Q Q Borda de DESCIDA. CLOCK ligado no Q. contagem progressiva (DOWN = descida) Cópia Note que as ligações do circuito se repetem a cada flip-flop colocado na seqüência. Assim podemos ter um contador binário de 1 bit (contando de 0 até 1. este circuito é utilizado no power dos aparelhos). de 3 bits (contando de 0 a não autorizada. nado pela borda de chaveamento do clock e se as próximas entradas de clock estão conectadas na saída Q ou no seu complemento.é determi. de 4 bits (contando de 0 a 15. CLOCK ligado no Q.Instituto Monitor Cópia não autorizada. Reservados todos os direitos O sentido da contagem. Vejamos um exemplo: CONTADOR BINÁRIO COM FLIP-FLOPs JK Q0 CONTA / PAUSA Q1 J Q J Q PULSOS DE CONTAGEM K CL Q K CL Q CLEAR CONTA / PAUSA T PULSOS DE CONTAGEM a i CLEAR óp C o ã n s o d o t contagem regressiva Borda de SUBIDA.

Reservados todos os direitos como eles são em inglês. Reservados todosde os direitos autorais. ○ ○ ○ ○ ○ autorais. 130/120 .CLOCK LIGADO NA SAÍDA Q CLOCK 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Q0 0 Q1 0 Q2 0 Q3 0 0 1 2 CLOCK Q0 0 Q1 0 Q2 0 a i óp C Q3 0 o ã n s o d CARTA DE TEMPO (TIME CHART) DO CONTADOR UP (PROGRESSIVO) a BORDA DE DESCIDA vCLOCK LIGADO NA SAÍDA Q r e 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 s e R .Instituto Monitor Cópia não autorizada. e o uso de termos técnicos traduzidos para o português às vezes cria confusão e mau entendimento. de quantos bits você quiser. No decorrer deste texto estamos passando lentamente a utilizar os termos técnicos não autorizada. Vejamos pela primeira vez um gráfico que mostra as alterações do circuito lógico no tempo. dor hexadecimal e é muito utilizado em sistemas microprocessadores. a d a iz r o t au s o d o t os s. a ler e a entender termos técnicos em inglês. microcomputadores).: Time Chart é o nome em inglês. CARTA DE TEMPO (TIME CHART) DO CONTADOR DOWN (REGRESSIVO) BORDA DE SUBIDA . Para cada bit é colocado um flip-flop na seqüência. Cópia É necessário que você se acostume a utilizar. As fontes tecnológicas estão todas nesse idioma. traduzido para Carta de Tempo ou Gráfico de Tempo do circuito lógico. enfim. i a 15 14 13 12 11 r to u a s to i re i d 4 5 Obs.

ã decimal. que em decimal é 15. podemos forçá-los a iniciar a contagem a partir do Olhando verticalmente após o primeiro zero. i a r Olhe para o gráfico de Q0 e compare com o gráfico do clock. s. e s Mas o efeito produzido na contagem foi o ine • Q0 equivale a 20. Assim. o sentido da contagem se inverte. Chamamos este efeito de recie r meiro flip-flop. que corresponde a 4 em t tipo de contador.. Reservados todos os direitos autorais. Reservados todos os direitos autorais. ○ ○ vel lógico 1. Na tabela vemos que. Caso contrário ele O segundo os circuito que gerou o segundo mantém sua saída no estado anterior.o que corresponde a 8 em Flip-Flop no. A contagem é claramente a regressiva. todo o resr em decimal. alterando apenas uma das opções. pois quando t é 0 o próximo pulso i clock do segundo flip-flop é a saída do prilevará ao 15. gressivo). o do data book do fabricante). que conta de 0 a 15 e recicla decimal. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Este conceito é muito aplicado no curso de microprocessadores. Agora nós temos um contador up (pro1 em R . que em decimal é 13. que corresponde a verso. que corresponde a 16 em i Borda de Subida Q p UP decimal. Note que a saída Q0 só se to u altera quando o clock vai de 0 para 1. assim que a alimentação do circuito for Cópia não autorizada. você feita. O primeiro gráfico é uma combinação de verá que todas as saídas terminaram em nígráficos do clock e de cada saída Q. a Chaveamento do CLOCK ligado CONTAGEM • Q3 equivale a 23. ó Borda de Descida Q UP C Note que o índice da saída corresponde ao expoente da base 2.. que em decimal é 14. A conclusão é que um contador formado por quatro flip-flops tem quatro saídas de Q0 até Q3 e apresentou como resultado 11112. Após o terceiro pulso. e utilizando flip-flops com preset po○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 130/121 ○ ○ ○ ○ ○ ○ ○ . Após o segundo pulso. iz r Podemos então criar uma tabela para este o • Q2 equivale a 22. Borda de Subida Q n DOWN Borda de Descida 4 Q a DOWN • Q4 equivale a 2 . pulso de contagem ou pulso de clock . flop só se alterará quando a saída do primeiro flip-flop for de 0 para 1. a d a 2 em automaticamente. Utilizando flip-flops com clear.Instituto Monitor Cópia não autorizada. apresentou 11102. d a Cada saída tem um valor correspondente v Este foi o único item alterado. conjunto sde gráficos tem seus flip-flops chao veados agora na borda de descida (lembre-se d Voltando ao gráfico e aplicando este conque a borda de chaveamento do flip-flop é deo t ceito. a saída do segundo flipclagem automática di . isto significa que a saída de um flipflop só alterará seu estado quando houver tal transição em seu pino de entrada de clock. Note que o ciclo s se repete indefio Olhando para o circuito. você vê que o nidamente. você deve comparar os gráficos dois a terminada na hora da escolha do CI através s dois. u decimal. Assim: to das ligações são idênticas às anteriores. Os flip-flops são chaveados na borda de subida (transição de nível lógico 0 para nível lógico 1). indo de 15 até 0. que corresponde a decimal. apresentou 11012. • Q1 equivale a 21. e assim por diante.

até estar comiz e o e r pletamente carregado se tornar um circuito-aberto.Instituto Monitor Cópia não autorizada. autorais. Para que isso ocorra utilizamos um circuito muito simples. 4. +Vcc. i a r to u a Cópia não autorizada. Com isso.1 Circuito 1 s o it +Vcc e VOLT NÍVEL LÓGICO UM ir +Vcc d s C o s SAÍDA o d NÍVEL R to LÓGICO ZERO TEMPO s o 0 d a Circuito para PRESET ou CLEAR ativos em nível lógico 1 v r e Assim que a alimentação es é ligada. Reservados todos os alto direitos demos forçá-los a iniciar a contagem a partir do mais valor. assim que a alimentação do circuito for feita. Observe as figuras: 4.2 n Circuito 2 a CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO i p +Vcc ó VOLT C +Vcc CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO NÍVEL LÓGICO UM R SAÍDA C NÍVEL LÓGICO ZERO 0 TEMPO s. que é entendida como nível lógico 1. chamado acionador automático. Reservados todos os direitos autorais. na saída teremos a tensão . Circuito para PRESET ou CLEAR ativos em nível lógico 0 ○ ○ ○ ○ ○ 130/122 . a d a Passa o tempo capacitor vai se carregando. au o ã 4. Desta forma. a o t saída fica conectada ao GND via resistor de pull-down. o capacitor se comporta como se fosse um curto-circuito R . Preset e Clear Automáticos Este circuito é composto apenas de um resistor e um capacitor. que é entendido como nível lógico 0.

Também s a contagem de modo progressivo ou regressivo (up ou down). Reservados todos os direitos autorais. respectivamente. Com isso a saída fica conectada ao +Vcc via resistor de pull-up. Suas entradas de clock (up ou down) são sensíveis z i r à borda de subida. até estar completamente carregado e se tornar um circuito-aberto. Permite ser interligado spinos carry (vai um) em cascata com outros 74LS192 através dos o e borrow (empresta um).Instituto Monitor Cópia não autorizada. Permitemd zerar a contagem a qualquer momento através a do pino clear . Reservados todos os direitos Assim que a alimentação é ligada. s binários hexadecimal (cono • CI 74LS193 e 74LS192 – Contadores d0 a 9). Dentre os disponíveis no mers cado. Pere R mitem ser interligados em cascata com outros 74LS193 ou . Passa o tempo e o capacitor vai se carregando. o capacitor se comporta como autorais. ○ ○ ○ ○ ○ 130/123 . Pode ser programado para realizar a contagem de modo o progressivo ou regressivo (up ou down). que é entendida como nível lógico 0. se fosse um curto-circuito. a i óp C s. o t CONTADOR DECIMAL au 2 6 7 16 8 3 o ã n Q0 Q1 Q2 Q3 +Vcc GND 12 CARRY OUT A 15 B 1 C 10 D 9 74LS192 UP 5 BORROW OUT LOAD 11 13 DOWN 4 CLEAR 14 Cópia não autorizada. Desta forma. que é entendido como nível lógico 1. citamos. entre outros: to i e pode ser • CI 74LS192 – Contador binário decimal (conta de 0 a r9). Permite zerar d a contagem a qualquer to momento através do pino clear. teremos a saída conectada ao GND. Podem ta de 0 a F) e decimal (conta a de v a contagem a partir de um deterser programados para iniciar r epodem ser programados para realizar minado número. pinos carry (vai um) e borrow (empresta 74LS192 através dos a um). i a 5. i ddeterminado programado para iniciar a contagem a partir de um s número. Contadores Binários Encapsulados r to u Novamente os fabricantes de CIs acharam vantajoso encapsua lar circuitos contadores completos.

Não permite programação alguma. Afinal. d o Q Q Q t RESET ∅ 1 Q V Q s o 16 15 14 13 d 12 11 10 9 a V v r e s e R . equivalentes aos decimais de 0 até 2. CONTADOR Reservados todos os direitos autorais. 6. Sua contagem é sempre progressiva (up). os Permite zerar a contagem a qualquer momento através do pino s o reset .binário apenas com 12 saídas. e ir combinúmeros binários de 0 até 2 .048 d nações.Instituto Monitor Cópia não autorizada. ou relógios digitais contando 60 segundos de 0 a 59. Contadores Binários Programáveis Você já deve ter visto o lançamento de foguetes em contagem regressiva. i a r to u a DD 11 10 8 9 1 DD ss Q12 Q6 Q5 Q7 Q4 Q3 Q2 Vss Cópia não autorizada. ○ ○ ○ ○ ○ 130/124 . o que corresponde a 2. Reservados todos os direitos autorais.CD4040BM/CD4040BC a d a iz r o t V au 2 3 4 5 6 7 8 o 1 ã n 11 s. como programar o contador para que ele faça esse tipo de contagem? s o it gera • CI 4040 – Contador BCD .047. HEXADECIMAL 3 2 6 Q2 7 Q3 16 +Vcc 8 GND Q0 Q1 12 CARRY OUT A 15 B 1 C 10 D 9 74LS193 UP 5 BORROW OUT LOAD 11 13 DOWN 4 CLEAR 14 a i óp Você pode encontrar outras opções consultando os data books C dos fabricantes e escolher a que melhor se aplica ao seu projeto.

Ou seja. ○ ○ ○ ○ ○ 130/125 . Óbvio!. quando o pulso for 1. você diria. it CIRCUITO BLOQUEADOR DE PULSOS e ir d + 5V os s o 14 d o 1 Entrada t Saída 3 s 2 PULSOS o d de R a CONTAGEM v r 7 e LED PARA CONTA s e R + 5V . a saída da porta só depende do que está na a outra entrada. Reservados todos os direitos autorais. A saída só to estará em nível lógico 1 quando as duas entradas estiverem em au nível lógico 1. 6. bloqueamos os pulsos de contagem e o contador pára de contar. o contador não conta. de modo a produzir um sinal quando este número aparecer. Então responda: como fazer para que um circuito contador pare de contar? Simples! Tire dele os pulsos de contagem! a tagem passam direto. Não entrando pulsos. i a r Lembre-se da porta lógica AND de duas entradas. s. Com isso montamos nosso bloqueador de pulsos s de o contagem.1 Programando o Término da Contagem Um contador conta pulsos. i Agora. na saída teremos 0. o ã quando o pulso for 0. a óp C saída permanece o tempo todo em 0. Chamamos isso de bypass. Reservados todos os direitos autorais. Façamos uma combinação lógica entre as saídas do contador Cópia não autorizada. Devemos saber primeiro em que número desejamos que a contagem pare. GND a d a iz r o t O funcionamento é bem simples: quando a chave está ligada ao u +5V (nível lógico 1). quando a chave está ligada ao GND (nível lógico 0). Ou seja. os pulsos de conn Vamos fazer agora a parada de contagem em um número qualquer. Assim. na saída teremos 1. Estes pulsos podem vir de um gerador de pulsos de clock ou de sensores do tipo abre-fecha contatos.Instituto Monitor Cópia não autorizada.

Exemplo 1 Contador: up (progressivo) Início de contagem: 0 Término de contagem: 12 (em hexadecimal é “C”) CI contador = 74LS193 + 5V 3 12 2 6 7 Q3 Q0 Q1 Q2 16 + Vcc 8 GND CARRY OUT A 15 B 1 C 10 D 9 74LS193 UP 5 BORROW OUT LOAD CLEAR 11 13 DOWN 4 R R R R + 5V a lógico 0. desabilitar load colocando-o em NL = 1. ○ ○ ○ ○ ○ 130/126 . s o d a v PULSOS DE r e CONTAGEM s e R . Em outras palavras. Ao ligarmos a a alimentação do circuito. colocando o pino 14 em nível lógico z 1 e zerando oicontador (todas as saídas vão a NL = 0). desabilitar o clear colocando-o em NL = 0 (o circuito automático já faz isso). i óp A porta AND de 2 entradas é o nosso bloqueador de pulsos. Reservados todos os direitos autorais. As C demais ligações são determinadas pelo fabricante em seu data book. i a r to u a Cópia não autorizada. travando (parando) o contador no número 12. quando e Q3 ã as saídas formarem o decimal 12. or t A saída da porta NAND de quatro entradas fica o tempo em au 1.Instituto Monitor Cópia não autorizada. Conectar a entrada down em NL = 1. só indo a nível lógico 0 quando Q0 = 0 e Q1 = 0 e Q2 = 1 nível lógico o= 1. a saída da porta NAND vai a nível n s o d o t C s o14 s o it e r di R s. representando o decimal 12. o capacitor C se comd porta como um a curto-circuito . Reservados todos os direitos autorais.

Você pode “brincar” com este circuito básico e fazê-lo contar a partir de qualquer número e parar em qualquer número. Reservados todos os direitos autorais. R R R R + 5V s o d o t s 14 o C s o it e r di s.Instituto Monitor Cópia não autorizada. B. Reservados todos os direitos autorais. ele se inicia com o número 9. s o d a v r PULSOS DE e s CONTAGEM e R . a d Existem poucas em relação ao circuito anterior. tivas saídas o ã n Conclusão: ao ligarmos o circuito. i a r to u a Cópia não autorizada. parando a contagem. levando o pino 11 a nível lógico 0 e ativando o load que o t transfere os níveis lógicos das entradas A. ○ ○ ○ ○ ○ 130/127 . B. Ao a diferenças z ligarmos a alimentação. o capacitor se comporta como um curtoi r circuito. i óp A saída da porta NAND de quatro entradas fica o tempo todo C em NL = 1 até o momento em que todas as saídas estejam em NL = 0. C e D. Exemplo 2 Contador: down (regressivo) Início de contagem: 9 Término de contagem: 0 CI contador = 74LS193 + 5V 3 12 2 6 7 Q3 Q0 Q1 Q2 16 + Vcc 8 GND CARRY OUT A 15 B 1 C 10 D 9 74LS193 UP 5 BORROW OUT LOAD CLEAR 11 R 13 DOWN 4 a que é a combinação entre as entradas A. quando então vai a NL = 0. C e D para as respecau Q0. Q1. Q2 e Q3.

Explique como o circuito funciona. i a r 1 .Cópia não autorizada. Reservados todos os direitos autorais. _____________________________________________________________________________ ○ ○ ○ ○ ○ 130/128 . Exercícios Propostos s. Inicie a contagem a to u partir do número 5 (em binário) e pare a contagem no número 15 (“F” em hexadecia mal). Reservados todos os direitos autorais.Faça as ligações para que o circuito abaixo seja progressivo. s to i re i d s 3 2 6 8o 7 16 s Q0 Q1 Q2 Q3 + Vcc GND o d 12 o t BORROW OUT 13 74LS193 CARRY OUT s o d LOAD CLEAR a UP DOWN A B C D v 4 r 15 1 10 9 5 11 14 e es R . R C a d a z R R Rri R o t + 5V au o ã n a i p ó PULSOS DE C CONTAGEM + 5V Explicação: __________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ Cópia não autorizada.

a partir do segundo flip-flop. i a r to u a Cópia não autorizada. a contagem será: ( ) a) progressiva. a d a iz r o t au s o d o t os s o it e r di s. Reservados todos os direitos autorais. ( ) c) compulsiva. e) Nenhuma das alternativas anteriores. a i óp C o ã n s o d a v r e s e R .Onão que significa bypass? ( ( ( ( ( ) ) ) ) ) a) sinal lógico 1 que vira 0.Uma seqüência de flip-flops tipo T (toogle) interligados. ( ) b) regressiva. c) sinal lógico da saída que vai direto para a entrada. ( ) e) não haverá contagem. ligadas no complemento da saída anterior. Sendo eles sensíveis à borda de descida e tendo as entradas de clock. ○ ○ ○ ○ ○ 130/129 . 3 . ( ) d) equilibrada. formando um contador binário. b) sinal lógico da entrada que vai direto para a saída.Instituto Monitor Cópia autorizada. Reservados todos os direitos autorais. 2 . d) sinal lógico que não vai para lugar nenhum.

Hexadecimal. BCD 8421 representa os números decigitais. z vale 1 e o MSb vale 8.v r ca “código”? e 1. pois o contador é o Excesso 3 (XS-3) • Código d binário. Códigos em Sistemas t Digitais 1. •t entre s Binário. a palavra código o Este código utiliza-se de 10 bits (binary significa: ã n digits) para representar um número decimal a ou sistema de sinais convende 0 a 9. Reservados todos os direitos autorais. Decimal. C 0000000010 = 1 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 14 Codificadores e Decodificadores • Informática: sistema de símbolos com que se representam dados e instruções de programa. o • Código Gray etc. Mas a frustração era imaginar a tal s contagem em decimal. são códigos. Apesar de conhecermos a guns desses códigos. ○ ○ ○ ○ 0000000100 0000001000 0000010000 0000100000 0001000000 0010000000 0100000000 1000000000 = = = = = = = = 2 3 4 5 6 7 8 9 130/131 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . i a r Introdução to u Em sistemas digitais podemos citar ala Vamos dar uma paradinha estratégica nos guns códigos para representar um número s flip-flops e olhar um pouco os decodificadecimal: to i dores. é preciso começar pelo pród mais de 0 a 9 com 4 bits (binary digits). a palavra.2 Código Johnson u a No Dicionário Aurélio. re • Código BCD 8421 i d Na lição anterior você projetou um • Código Johnson s contador binário. o outros... de modo a tornar possível seu processamento por computador. As. a descrição de ald outros. programou-o a seu modo. Assim: • Vocabulário i p cionaisóou secretos utilizados em corres0000000001 = 0 pondências e comunicações. do dos códigos empregados em sistemas dia sim.1 BCD 8421 s e Esta lição visa introduzir o aluno no RmunBCD significa Binary Coded Decimal. entre o Acompanhe.Cópia não autorizada. ○ ○ ○ ○ Cópia não autorizada. ri o 1. a seguir. lição s. Reservados todos os direitos autorais. podemos perguntar: o que signifi. O LSb a prio sentido da palavra “código”. Para tanto.

Instituto Monitor Cópia autorizada. o acendimento de cada um destes segmentos (leds). ã n Mas issoia é só um comentário. Ele é composto de 7 leds arranjados de modo a formar um 8. que significa excesso). 0011 = 0 0100 = 1 0101 = 2 0110 = 3 0111 = 4 1000 = 5 1001 = 6 1010 = 7 1011 = 8 1100 = 9 8 4 16.22 .24 18. O Código utilizado é um segredo de cada banco ou o instituição financeira. em XS-3 (na língua inglesa “X” tem som de “ex” e “S” tem som de “és”. Hoje nossas transações r osão todas cripto­ e de segurança via Internet t grafadas para evitar u a fraudes.54 a b f g e c d ESTRUTURA INTERNA DE UM DISPLAY DE 7 SEGMENTOS a b f g e c CÁTODO COMUM ÂNODO COMUM Cópia não autorizada. que pegam C estes códigos e decodificam novamente para o decimal. i a r to 1. Reservadosd todos os direitos autorais. Decodificadores a v r Você mesmo pode inventar um código e s utilizando binários.P. Juntando temos o som da palavra excess. 130/132 14. Controlando Note que apesar de utilizarmos binários. s. O que nos p interessaó são os circuitos decodificadores.25 u a 2. não podemos colocar a base 2. 0. de modo a representar e os números decimais.3 Código não Excesso 3 (XS-3) Reservados todos os direitos autorais.68 D. R . Para visualizarmos um número de 0 a 9.06 a f g b s o d 2.5 Este código é composto pelo BCD 8421 com excesso de 3. pois se trata de um código que utiliza o binário. a Um homem pensou assim e patenteou a d a idéia da “criptografia” no mundo da infor­ iz financeiras mática. s o d o t d e os c o s o it e r di ∅ 1. 1. podemos formar números de 0 a 9. utilizamos um dispositivo chamado display de 7 segmentos (display em inglês significa mostrador). Assim.

Lembra-se dos hexadecimais? Os diodos utilizados servem para evitar o retorno de corrente elétrica. Vamos conhecê-los 2. aparece a letra A.Caso eles não estivessem ali. 2 Pos. ○ ○ ○ ○ ○ nã o Os principais decodificadores também são encontrados em um único CI. +5 volts .1 BCD to 7 Segment Decoder (CI 4511) Trata-se de um CI com entradas para código BCD e saída para display de 7 segmentos do tipo cátodo comum (reveja o exemplo).R es er va do s 130/133 to do s os di re it os (3) au to r ai s. Dentre eles destacamos: BCD to 7 Segment Decoder (no CI 4511) e BDC to Decimal Decoder (no CI 4028). Converte BCD em saída decimal via display de 7 segmentos. au to ri za da . 3 • Ao acionarmos a chave para a posição 1. todos os segmentos acenderiam ao mesmo tempo. • Na posição 2. segmentos. a b c d e f g a f g e d c b (1) (2) Pos. aparece no display o número 6. • Na posição 3. Você pode expandir esse circuito e montar um decodificador de Código Johnson para decimal via display de 7 segmentos (não nos referimos ao ponto decimal como segmento). 1 Pos. aparece no display o número 0. C óp ia Cópia não autorizada. Reservados todos os direitos autorais. Observe o circuito a seguir feito de diodos e um display de 7 autorais.Instituto Monitor direitos os todos Reservados Cópia não autorizada.

r e do número. LT 0 1 1 1 1 1 1 1 1 1 1 1 1 a i óp C BI 1 0 1 1 1 1 1 1 1 1 1 1 1 s o it e r MSb (esta • A. Muito utilir o zado em sistemas microprocessados onde a velocidade do clock t é da ordem au de MHz (1:1. todos os seg• BI = Blank in. Reservados todos os direitos autorais. D são as entradas BCD. d. quando ele é . B. sendo A o LSb e Dio d ordem é dada pelo fabricante. e. Serve para verificar se algum display apresenta segmento queimado. os s • Vss = GND (0 V).000 segundos). Quando este pino está habilitado. os d está habilitado. Reservados todos os direitos autorais. habilitado. f. ele trava a última informação presente nas saídas. g são as saídas para os segmentos do display CC (cátodo comum). mentos devem ficar apagados. Ou seja. os números zero à esquerda s e • LE = Latch Enable. Quando este pino a v Serve para apagar. todos os sego t mentos devem se acender.000. por exemplo. uma vez que não existe norma ou regra dizendo que A deve ou não ser o LSb). i a r to u a DISPLAY 8 Cópia não autorizada. ○ 0 1 2 3 4 5 6 7 8 9 130/134 . o d • LT = Lamp Test. Vdd f g a b c d e 4511 B C LT BI LE D A Vss Consultando o data book. c.Instituto Monitor Cópia não autorizada. o CI deixa d a Serve para “fotografar” uma informação que está presente nas zum i entradas por intervalo de tempo muito pequeno. temos: • Vdd = 3V a 15V. LE X X 1 0 0 0 0 0 0 0 0 0 0 D X X X 0 0 0 0 0 0 0 0 1 1 C X X X 0 0 0 0 1 1 1 1 0 0 B X X X 0 0 1 1 0 0 1 1 0 0 A X X X 0 1 0 1 0 1 0 1 0 1 a b c d e f g 1 1 1 1 1 1 1 0 0 0 0 0 0 0 Mantém as saídas no momento do LATCH 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 ○ ○ ○ ○ s. a de observar a entrada e mantém a saída. o Sua Tabela da Verdade é: ã n • a. C.R Quando este pino é habilitado. b.

2. i a r Este CI tem quatro entradas (A. Por exemplo. 2. Para cada saída teremos um circuito digital responsável por controlá-la. mento “a” sempre será o segmento superior horizontal e no sentido horário. utilizando portas lógicas. em CIs. As variáveis serão as mesmas. o seg. Note que o Lamp Test e o Blank in são ativos (habilitados) em nível lógico 0 e precisam estar em nível lógico 1 para liberar o funcionamento do decoder. 8. Cada saída irá a nível lógico 1 quando o respectivo au binário estiver nas entradas. incluindo os que vimos nesta lição. Reservados todos os direitos autorais. B. s o it e Vdd 3 1 B C D A 8 r di os 4028 s o 4 2 0 7 9 5d 6 Vss o t s o C B A 0 1 2 ad 3 4 5 6 7 8 9 v 0 0 0 1 0 0 0 0 0 0 0 r0 0 0 0 1 0 1 e0 0 0 0 0 0 0 0 0 1 0 0 0 s 1 0 0 0 0 0 0 e 0 1 0 0 0 0 0 0 0 1 1 0 0 R0 0 0 1 0 0 0 0 0 1 0 0 0 0 . Perceba a vantagem de se trabalhar com decoders montados Cópia não autorizada. 1. 9). C e D) e dez saídas (0. 1 0 1 0a 0 0 0 0 1 0 0 0 0 d 1 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 a0 0 0 0 0 0 0 1 0 z 0 0 0 0 0 0 0 0 1 0 i 0 0 0 r 0 0 0 0 0 0 0 0 0 0 0 0 1 1 o t Outros casos previstos de entrada sem significado como DECODER na saída u 0 0 0 0 0 0 0 0 0 1 0 0 1 a 0 o 1 1 0 0 0 0 0 0 0 0 0 1 1ã 0 0 0 0 0 0 0 0 0 0 1 0 n 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 Você pode construir qualquer circuito codificador ou decodificador. ○ ○ ○ ○ ○ 130/135 .Instituto Monitor Cópia não autorizada. 3. 6. to 4. Reservados todos os direitos A ordem dos segmentos segue um padrão.2 BCD to Decimal Decoder (CI 4028) D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 a i óp C s. 7.autorais. porém teremos 7 saídas e 10 saídas. 5.

Cópia não autorizada. Reservados todos os direitos autorais.

Exercício Proposto

s. i a r 1 - Faça as ligações entre o 4511 e o display de 7 segmentos, de modo a deixá-lo to pronto u para receber as entradas A, B, C e D. Obs.: os resistores de 330 ohms têm a função a de limitar a corrente que vai para o led, evitando queimar o CI e o próprio led. s Resistores de 330 ohms são um padrão para tensão de alimentação tode +5V. i re i d a s b o f s o d g to s o e d c a v r d e s e R . a d a iz r o t au o ã n a Vdd f g a b c d e i p ó C 4511
330 Ω 330 Ω 330 Ω 330 Ω 330 Ω 330 Ω 330 Ω
B C LT BI LE D A Vss

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/136

Cópia não autorizada. Reservados todos os direitos autorais.

lição

s. i a r o lizam binários no formato tparalelo e são Introdução u indicados como microprocessador de 16 a bits, 32 bits, 64 bits; videogames de 32 Encerrando neste fascículo a parte que s bits,etc. trata de circuitos digitais, veremos o que são to i os registradores de deslocamento e qual o seu • Serial: utilizamos para nos rere este termo emprego na Eletrônica Digital. i ferir a uma informação binária que apared ce na saída chamada serial, bit a bit com o s O objetivo principal desta lição é transpassar do o tempo. mitir ao aluno conhecimentos sobre a transs formação de informação paralela em inforocontadores que estudamos anteriorOs d mação serial, de importante aplicação na mente to têm em suas saídas uma “palavra” biInformática. nária no formato paralelo. Enxergamos todos s o os bits que compõem a saída de uma única vez. d 1. Conceito a v Os modems utilizam a linha telefônica r Os registradores de deslocamento são e para enviar dados. Como a linha telefônica formados exclusivamente por flip-flops s só tem dois fios, precisamos enviar a tal “pae JK ligados na configuração tipo data ou simplesR lavra” binária um bit de cada vez. Ou seja, . mente flip-flops tipo D. uma série de pulsos compõe tal “palavra”. a d a um ligada à Ligados em cascata (saída z de Quem transforma informação paralela em i entrada do outro e assim por diante), servem r serial são os circuitos chamados shift o paralela de bits para converter uma seqüência t registers ou registradores de deslocamento. u em uma seqüência serial de pulsos binários. Mas registrar o deslocamento de quem? Resa posta: dos bits da tal “palavra” binária. o • Paralelo: utilizamos este termo para nos ã referir a uman quantidade de bits que deVejamos os Circuitos EP/SS (Entrada a vem ser trabalhados juntos. Exemplos: os i Paralela/Saída Serial) e ES/SP, (Entrada modernos ópcomputadores e videogames utiSerial/Saída Paralela): C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

15

Shift-Register ou Registrador de Deslocamento

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○

130/137

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais.
ENTRADA PARALELA bit = 1 SAÍDA PARALELA

Q0 J PR Q J PR Q

Q1 J PR Q

Q2

K

a i CLOCK PARA óp TRANSFERÊNCIA C

s o it e CLOCK PARA ir d TRANSFERÊNCIA ENTRADA PARALELA bit = 0 os Este é um circuito EP/SS formado com flip-flops JK e inversos o res. Pergunta: para que fazer tanta ligação se já existem os flipd fica mais “limpo”. flops tipo D (data)? Resposta: assim o circuito o t s o d ENTRADA PARALELA bit = 1 a v r e SAÍDA PARALELA s e R . Q0 Q1 Q2 a d a PR D PR Q D Q iz D PR Q r SAÍDA o t SERIAL au Q Q Q CL CL CL o nã
ENTRADA PARALELA bit = 0

CL

Q

K

CL

Q

K

CL

Q

s. i SAÍDA a SERIAL or t au

Neste exemplo temos uma “palavra” binária de 3 bits, mas é fácil observar que, conforme colocamos mais flip-flops em cascata, o tamanho da “palavra” binária aumenta para 4 bits, 5 bits, 6 bits,..., 32 bits... Enfim, para quantos precisarmos.

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/138

autorizada. a i óp C s. FuncionamentoReservados todos os direitos autorais. Até que isto o d ocorra. o tempo de uma borda.Instituto Monitor Cópia não 2. é muitas vezes menor que o delay . Reservados todos os direitos autorais. seja ela de subida ou de dtime descida. a d R a iz r o Q1 Q2 Q0 C t au D PR Q D PR Q D PR Q o SAÍDA FF-0 FF-1 FF-2 SERIAL nã Uma vez carregada a “palavra” binária. Isto implica que. Q2 ○ ○ ○ ○ ○ 130/139 . o tempo da borda já acabou. Como e todas r as entradas de clock de todos os flip-flops estão juntas único dienum ponto. as saídas apresentam uma cópia da informação. precisamos carregá-la no circuito EP/SS. s to i Lembre-se do delay time (atraso de propagação). todos lerão suas entradas no mesmo instante durante o tempo da borda de chaveamento. i a r to u O pulso de clock agora tem a função de transferir a informação a de um flip-flop para o próximo. e a saída do último flip-flop será a saída serial. CL Q CL Q CL Q CLOCK PARA TRANFERÊNCIA CLOCK Q0 Q1 Cópia não autorizada. a v r Exemplo e s e R + 5V . Antes de enviar a tal “palavra” binária no formato serial. o t quando um flip-flop recebe a borda do clock. ele gastará um tempo s maior para colocar a informação da entrada na saída. Isto é feito ativando o preset quando o bit correspondente for 1 ou ativando o clear quando o bit correspondente for 0. os s o Como vimos.

todos os flip-flops fazem a leitura de suas entradas. e s e de subida: Após a segunda borda R . i óp • o FF-2 lê sua entrada que é a saída do FF-1 que está em 0. ativando-o e fazendo sua saída ir para nível lógico 1. além do sinal serial. Isto quer dizer que cada flip-flop lê o estado de cada saída antes do pulso de clock. ativando-os e fazendo suas saídas irem para nível lógico 0. os s o it e r di s. levando clear dos FF-1 e FF-2 a nível lógico 0. levando preset do FF-0 a nível lógico 0. Mas perceba que esta leitura é muito rápida e termina antes que os flip-flops consigam colocar suas leituras em suas saídas. a • o FF-1 lê sua entrada que é a saída do FF-0 que está em 0.Instituto Monitor Cópia não autorizada. as saídas estão Q0 = 1. Q1 = 0 e Q2 = 0. d a • o FF-2 lê sua entrada que é a vsaída do FF-1 que está em 0. Antes do primeiro pulso de clock borda de subida. o capacitor setodos comportaos como um cur. pois a o nova informação ainda não chegou. Para recuperar uma “palavra” binária enviada no formato serial. precisamos. Reservados direitos Ao ligarmos o circuito. C s o d • o FF-0 lê sua entrada que é 0 e a manda o t para a saída. • o FF-2 t lê au Após a terceira borda de subida: o ã n Após a primeira borda de subida: • o FF-0 lê sua entrada que é 0 e a manda para a saída. Chamamos isso de sincronismo. o sinal de clock que originou o sinal serial. a • o FF-0 lê sua entrada que é 0 e a manda para a saída. Então.autorais. Reservados os conseguimos recuperar ou converter um todos sinal serial emdireitos paralelo. Na primeira borda de subida do clock. Podemos observar isso no Diagrama de Tempos da figura. nossa palavra de 3 bits é 100. i a r to u a Com isso a “palavra” binária 100 foi transferida para a saída serial bit a bit. to-circuito. pois a r nova informação ainda não chegou. 130/140 . r osua entrada que é a saída do FF-1 que está em 1. Sem sincronismo não não autorizada. • o FF-1 lê sua entrada que é a saídas do FF-0 que está em 1. ○ ○ ○ ○ ○ Cópia autorais. d a • o FF-1 lê sua iz entrada que é a saída do FF-0 que está em 0.

é um a conversor serial iz paralelo. você precisará dos mesn mos três pulsos de clock para converter de serial para paralelo. a Este circuito d desfaz o que o circuito anterior fez. Reservados todos os direitos autorais. mas de outra “palavra” binária qualquer sem o significado ou sentido esperado. t A situação au Pense! Se você utilizou três pulsos de clock (três bordas de suo ã bida) para converter de paralelo para serial. Vejamos: SAÍDA PARALELA + 5V Q0 ENTRADA SERIAL D PR Q FF-0 CL Q D PR Q FF-1 CL Q Q1 CLOCK PARA TRANFERÊNCIA CLOCK Q0 a i Observando a figura e o gráfico. Se não houver o sincronismo.Instituto Monitor Cópia não autorizada. todos os direitos Assim. ○ ○ ○ ○ ○ s o d a Q1 v r e Q2 s e R . r o é bastante lógica e depende muito do sincronismo. Uma aplicação maior destes circuitos é feita em microcomputadores. de modo sincrônico que originou o sinal serial. ou seja. note que após a terceira borda óp C de subida teremos nas saídas a “palavra” binária 100. s o d o t os s. não haverá recuperação da “palavra” binária original. o circuitoReservados ES/SP também precisa dos pulsos de clock autorais. i a Q2 r to u a D PR Q SAÍDA s FF-2 o SERIAL it e CL Q r di Cópia não autorizada. 130/141 .

Faça as ligações para transformar uma “palavra” binária de três bits. ) e) Porque. o formato das palavras paralelo e serial só tem 2 fios. o formato dos telefones é paralelo e no telefone só temos 2 fios. Reservados todos os direitos autorais. a s + 5V to i re i d R s o s o d Q0 Q2 C to Q1 s o PR PR dPR Q Q Q D Da D v SAÍDA r SERIAL e s e Q Q Q R CL CL CL . nos computadores. o formato das palavras é paralelo e no telefone só i p ó temos 2 fios. nos computadores. Cópia não autorizada. Exercícios Propostos s. ○ ○ ○ ○ ○ 130/142 . no u formato serial. ( C) b)Porque. ) d)Porque. nos computadores. ) c) Porque. i a r 1 . nos computadores. nos computadores. Reservados todos os direitos autorais. sendo to111. o formato da serial é paralelo e no telefone só temos 2 fios.Cópia não autorizada. o formato das palavras é serial e no telefone só te( ( ( mos 2 fios. a d za i or t CLOCK PARA TRANFERÊNCIA au o ã nnos modems precisamos transformar uma palavra binária em formato serial? 2 .Por que a ( ) a) Porque.

a d a iz r o t au o ã n a i p ó C 4 . d ( ) b)saída . b)postos.entrada. to s o d a v r e s e R .Instituto Monitor Cópia Reservados todos 3 .mais .ES/SP e EP/SS significam: _____________________________________________________________________________ Cópia não autorizada.subida . s o ( ) c) entrada . s. e) televisores.saída. ( ( ( ( ( ) ) ) ) ) a) bancos. Reservados todos os direitos autorais.saída.descida .mais .Anão maior autorizada. os dados da _____________ demoram __________________ que o t a borda de _______________ para atingir a ___________________ : i re i ( ) a) entrada .subida . aplicação de circuitos shift-register ocorre em: os direitos autorais. c) computadores. s ( ) d)entrada .mais .subida .menos . ○ ○ ○ ○ ○ 130/143 .Complete: s Por causa do delay time. o d ( ) e) saída . i a r _____________________________________________________________________________ to u a 5 .saída.saída. d)casas lotéricas.descida .menos .

humano só consegue operar dois números por re a mesma coisa. t plexo que demanda um processamento de s dados. Reservados todos os direitos autorais. 1. Mulo doze. Neles entram dois bits e a vez. a v r • Resultado: trezentos e vinte e um. t + 24 au 737 Primeiro vejamos como somar em bináo ã rio. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 16 Operações Aritméticas com Binários 2 2 ○ ○ ○ ○ ○ ○ Cópia não autorizada. n o processo de adição. o uso de computa• Dois mais “um que foi” é três. e r • Seis mais cinco di é onze. para você relembrar. coloca-se o número Os sistemas digitais às vezes devem opeum e “vai s um” para o cinco lá em cima. • Resultado: setecentos e trinta e sete. lição s. • Um mais dois é três. portanto. Reservados todos os direitos autorais. Requer. Três mais o d dores. noSe você analisar a do ser humano em trabai Exemplo: tará essa limitação p lhar com ó apenas dois números de cada vez: C Some 10001 com 1001 : • Três mais quatro é sete. somos seres humanos! ○ ○ ○ ○ ○ ○ . d a z ri Às vezes acontece o “vai um” e o circuito 713 o manda um bit para o próximo circuito. Vejamos o exemplo de adição abaixo: sai o resultado. mais seis é Podemos somar e subtrair binários. • Sete mais nada é sete. Ora. t i321 tratando de operações aritméticas com eles. coloca-se o número dois e “vai um” d o dois lá em tiplicar e dividir binários já é algo mais como para cima. Soma de Binários e es Você já deve ter percebido que todo Com os circuitos lógicos somadores ocorR ser . rar dois números binários. o • Cinco s com “um que foi” é seis. depois o circuito que faz isso. Vamos lá! nada é três. i a r Introdução Note este outro exemplo:to u 256 a Nesta última lição. ○ ○ ○ ○ 130/145 ○ ○ ○ O processo de arranjar os números para o cálculo da adição é igual ao que utilizamos para somar números decimais. res +o 65 tomamos o trabalho com os números binários.Cópia não autorizada.

Faça então a conta em decimal e só no final converta para binário: ⇒ ⇒ 17 + 9 26 ⇒ 11010 Mas assim não vale! Assim você não aprende a somar binários! Expliquemos então como ocorre a soma em binário: Em binário: 0+0=0 0+1=1 1+0=1 1 + 1 = 0 e “vai um” a i óp • Resultado: 11010 C s o d a v r 1001 e 10001 s + 1001 e R 11010 . Colocamos o zero. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/146 . n • Um mais nada é um. Colocamos o um. Portanto: 1 10001 Cópia não autorizada. a d a zé • Um mais um zero e “vai um” para o alto na casa da esquerda. 2 s o d o t os s o it e r di s. 10001 + 1001 Muitos acham difícil somar ou subtrair números binários. i a r to u a Este último é o principal item da adição de binários. i r ozero é um e um mais zero é um. Reservados todos os direitos autorais. Colocamos o um.Instituto Monitor Cópia não autorizada. o •ã Zero mais um é um. • Um mais t u amais • Zero zero é zero.

Existe também uma saída de carry resultante. pois ele nãoo reconhece vinda de carry. e o autorais. Reservados todos os direitos autorais. gera carry. d a v Um circuito completo cuja entrada reconhece um carry é: r e es RESULTADO R . i a r to u a Cópia não autorizada. • se o bit B for 1 e a entrada de carry for 1. Chamamos este circuito de half s adder (meio somador). o carry. gera carry.Instituto Monitor Cópia não autorizada. gera carry. s. ○ ○ ○ ○ ○ 130/147 . • se o bit A for 1 e o bit B for 1. circuito lógico que faz isso é: A B RESULTADO CARRY A B CARRY IN a i óp C s o it CARRY A B RESULTADO e 0 0 0 0 ir 0 d 0 1 1 0 1 0 1 s 1 1 0 o1 s o d da Verdade de uma Note que é praticamente a mesma Tabela o t porta EXOR (ou EXCLUSIVA). • se o bit A for 1 e a entrada de carry for 1. a d za i or t CARRY au OUT o nã Sua Tabela da Verdade é: Note que existe aqui uma entrada de “vai um”. Reservados todos os direitos Em inglês nos referimos ao “vai um” chamando-o de carry.

p ó C Em binário: 0–0=0 1–0=1 1–1=0 0 – 1 = 1 e “empresta um” s CARRY OUT o d a v r Circuito Somador Completo para 2 bits. expansível e s e R . ficando assim: A0 B0 S0 A1 B1 Na dúvida. ã n s o d o t S os s o it e r di s.. 32 . i Lembrando que. 16. somadores em cascata e cuidar para entrar Basta interligar os a d cada entrada. na subtração. i a r to u a 1 Cópia não autorizada. Reservados todos os direitos autorais. Reservados todos os direitos autorais. Novamente os fabricantes acharam lucrativo produzir circuitos integrados completos de somadores de 4 bits expansíveis para 8. O resto do circuito é igual ao anterior.. Subtração o t Vamos au aplicar aqui o mesmo conceito de soma de binários.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/148 . operando o somente dois números por vez. faça a conta em decimal e depois converta para bia nário. existe o “empresta um”.. com o bit certo em a izde Binários r 2.

p ó • B = 1 e borrow in = 1 gera borrow (“empresta um”). s o s O circuito que faz isto é: o d to A s RESULTADO o B d a BORROW v r IN e es R BORROW . i a r o • Zero menos “um que veio” é um e “empresta um” para a casa de t u baixo à esquerda. Reservados todos os direitos autorais. a OUT d za i or t au que: Note o ã • n A = 0 e B = 1 gera borrow (“empresta um”).(1) (1) (1) 1 0 1 1 1 s. ○ ○ ○ ○ ○ 130/149 . i re • Um menos o “um que veio” é zero. i d • Resultado: 0111 ou simplesmente 111 . C • Zero menos um é um e “empresta um” para a casa de baixo à esquerda. a s • Zero menos “um que veio” é um e “empresta um” para a casa de to baixo à esquerda. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. 2 2 Cópia não autorizada. Exemplo: 1 0 0 0 . a i • A = 0 e borrow in = 1 gera borrow (“empresta um”).

Reservados todos os direitos autorais. au saída de 4 bits (S0 ~ S3) e suas funções lógicas ou aritApresenta o são selecionadas através das combinações entre os outros méticas ã pinos. Um circuito maior é composto de ligações em cascata . ○ ○ ○ ○ ○ 130/150 . expansível. d za i r Este CI apresenta duas entradas de números binários de 4 bits o t (A0 ~ A3) para operar com outro número binário de 4 bits (B0 ~ B3). i a r to u a BORROW OUT Cópia não autorizada. Unidade Lógica e Aritmética (ULA) e s e Os fabricantes acharam lucrativo produzir CIs completos com R . Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. s o d o t os s o it S e r di 1 s. somadores e subtratores. Veja: A0 B0 S0 A1 B1 a i óp C s o d a v r 3. n Circuito Subtrator Completo para 2 bits. além de incluir funções lógicas entre bia nários de 4 bits.

Cópia não autorizada.Faça a soma binária entre 111012 e 111012. a d a iz r o t au s o d o t os s o it e r di s. Reservados todos os direitos autorais. O resultado é: ( ) a) 1111112 ( ) b)1111012 ( ) c) 1110012 ( ) d)11101012 ( ) e) 1110102 2 . i a r to u a Cópia não autorizada. Exercícios Propostos 1 . O resultado é: ( ) a) 0 ( ) b)1 ( ) c) 2 ( ) d)10 ( ) e) 11 a i óp C o ã n s o d a v r e s e R .Faça a subtração binária entre 111112 e 111012. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/151 .

Reservados todos os direitos autorais. Cópia não autorizada. a i óp informações do mundo analógico para o mundo digital. a d a iz r o t au s o d o t os s o it e r di s. Para enviar C o ã n s o d a v r e s e R . ○ ○ ○ ○ ○ 130/152 . Respostas dos Exercícios Propostos Lição 1 1) C 2) A 3) B 4) B 5) B Lição 2 1) a) 1010112 e 2Bh b) 11011112 e 6Fh c) 110010002 e C8h d) 1012 e 5h e) 11111112 e 7Fh f) 1111112 e 3Fh g) 111112 e 1Fh h) 11112 e Fh i) 1112 e 7h a) 32 e 20h b) 4 e 4h c) 20 e 14h d) 31 e 1Fh e) 15 e Fh f) 7 e 7h g) 42 e 2Ah 2) 3) 4) Para trazer informações do mundo digital para o mundo analógico. Reservados todos os direitos autorais.Cópia não autorizada. i a r to u a 5) Onde tudo que é analógico é expresso em números binários (um ou zero).

B.C Cópia não autorizada.B.B.C + A.D+A. 1) 2) 3) 4) 5) A Porta Inversora .B.D a i óp C o ã n s o d a v r e s e R .B.D+A.C.D+A.C + A. a d a iz r o t au C s o d o t os s o it e r di s.C.B. Reservados todos os direitos autorais.C + A.Porta E .D+A. formando uma porta NOU.C.Instituto Monitor Cópia Lição 3 não autorizada.B. formando a porta NE.C. B A Lição 4 1) 2) 3) 4) 5) 6) A B D A S=A. i a r to u a S S=A.B. e ligando uma porta inversora na saída de uma porta OU. Reservados todos os direitos autorais.D+A.Porta OU Ligando uma porta inversora na saída de uma porta E.B.C.B.D+A.B D S=A.C.C.C + A. ○ ○ ○ ○ ○ 130/153 .C + A.B.B.B.

Reservados todos os direitos autorais. B + A . (C + D) + A . i a 8r 9 to u 10 a 7 6 5 Colocando C em evidência teremos: S = C . neste caso.B n a Não há i MINIMIZAÇÃO.C.D + A. e R .B. corrente ee temperatura são mais rígidos.B. enquand to os CIs CMOS trabalham com qualquer tensão de o t alimentação de +3 volts até +15 volts. Lição 6 a d a a) S = A + A iz r o Aplicando a Lei da Complementação. neste caso. d) S=A. (A . Não há MINIMIZAÇÃO. B .C. 6) Livro de Dados ou Informações sobre CIs. porém para os 7) A Linha 54XX é totalmente equivalente àv Linha r 54XX os limites de tensão. específicos para o uso s militar que trabalha com altas variações de temperatura e precisões maiores.C. B). ○ ○ ○ ○ ○ 130/154 . explicando desde a alimentação até como utilizás los corretamente devido às suas limitações. B + A .C s. teremos: S = (A não + B) . Cópia 1) 2) 3) 4) C C C 1 14 13 12 11 10 9 8 2 3 4 14 13 12 11 7 6 5 4 3 2 1 11 4 s o 12 3 5 10 it e 13 2 9 6 1 2 3 4 5 6 7 8 9 10 11 12 r 13 14 i 14 1 8 7 d os s o 5) Os CIs TTL trabalham exclusivamente com tensão de alimentação de +5 volts ±10%. do a 74XX em termos de pinagem.D Aplicando o Teorema de De Morgan (dualidade). t au S =1 o ã b) S = A .B. (C + Reservados D) + A + B + C + D todos os direitos autorais.B. Cópia autorizada.Instituto Monitor Lição 5 não autorizada.D.B + A. p ó c) S = A C .C + A.

((A + B) + A . Reservados todos os direitos autorais.B + A. ○ ○ ○ ○ ○ 130/155 . (A + B) + A . (1 + B) =1 S=A Lição 7 1) a) Este exemplo aceita outro tipo de arranjo. 1 1 1 a D D d a C C C C C C z i 4 agrupamentos de 2 1 agrupamento de 8 e 1 agrupamento de 4 or t au o ã d) n A A A A b) B B 1 agrupamento de 2 s o d o t os s o it e r di s. S = ((C + D) .A + A.B S= 0+A. i a r to u a 1 1 B 1 1 1 1 D D B 1 C C 1 C D 2 agrupamentos de 4 Cópia não autorizada. c) a i óp C s o d A A A A a D D v 1 1 1 1 r B B e 1 1 1 1 1 1 s D D e 1 1 R B 1 1 B .B+A+A. (A + B) Aplicando as Leis: Distributiva.B S=A+A.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais.A + A. Complementação e Idempotente: S=A. mas no final serão sempre 4 agrupamentos de 2.B S = A . B)) + A + B + C + D =1 Aplicando a Lei da Complementação: S=C+D+A+B+C+D e) S = A .

Reservados todos os direitos autorais. B 1 a D d a 1 1 2 agrupamentos B iz de 2 r 1 D o t C C C au o ã n A A 2 agrupamentos de 2 . v r e j) A A A A s e B 1 1 1 D R B . t i e A ir A d 1 D s B o 1 s1 D o 1 d B to D 1 B 1 1 B 1 C C 1 1 1 D D 1 D C l) B A 1 1 1 1 1 1 1 1 A 1 1 1 1 1 D D D B 1 C 1 C C Não é possível agrupar. Reservados todos os direitos autorais. São 4 isolados. e) B B C 1 A 1 1 1 1 C A f) 1 B A 1 A D D C 1 agrupamento de 4 e 1 agrupamento de 2 g) B B 1 1 C A 1 1 C A h) C i) k) a i óp C s C C C o d a Não é possível agrupar. São 8 isolados. s i 1 a r B 1 D o t C au C C Não é possível agrupar. ○ ○ ○ ○ ○ 130/156 . Sãos o 4 isolados. 4 agrupamentos de 8 Cópia não autorizada.Instituto Monitor Cópia não autorizada.

C.C. D + A . D + A . D + A .a f) S = A .a D + A.D r e g) S = A . C + A .B. Reservados todos os direitos autorais. 2) A 1 B 1 1 B D C C C 1 1 1 1 1 D 1 1 A D Lição 8 a) S = A . D c) S = B d) S = B .D + . D + A . B . C s .z +A .B. C + C . i a r to u a A. B . B . D + B . B .C. C b) S = A + B . B . Cv D + A.Instituto Monitor Cópia não autorizada.D + A.C.D + A.C. C .B. i) S = A + B da j) S = A . B s o d .B. D + A . Reservados todos os direitos autorais. Ci D r k) S = A + B + C + D to au o ã n a i p ó C s o d o t os s o it e r di s. B . D + A . C . C .B. B .C. D + A e R . B . C . ○ ○ ○ ○ ○ 130/157 . B . B . C .B. D + A .D h) S = A . D e) S = C + A .B.D + A. B . C . B .D + Cópia não autorizada.C. C . C .

Reservados todos os direitos autorais. Reservados todos os direitos autorais. a d + 5V a iz r to C D A u B I 0a 0 0 1 I 0 0 1 1 o I nã 0 1 0 1 I 0 1 1 1 a I i 1 0 0 0 p I ó 1 0 1 1 I C 1 1 0 0 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 1 1 1 1 0 1 0 0 1 0 1 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 MUX O s o d o t B C os s o it e r di s. GND ○ ○ ○ ○ ○ 130/158 . 1) a) + 5V b) I s o dI a v A r GND e + 5V = Nível Lógico 1 GND = Nível lógico 0 es R . i a r to u a D 0 1 2 3 4 5 6 MUX O 1 1 1 1 I7 + 5V = Nível Lógico 1 GND = Nível lógico 0 A B C Cópia não autorizada.Instituto Monitor Cópia Lição 9 não autorizada.

a d za i or t au C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 11 12 MUX s o d a v GND s o Id o tI I13 I14 I15 A B os s o it e r di O s. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/159 . i a r to u a C D Cópia não autorizada. Reservados todos os direitos autorais. 2) + 5V A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 a i óp C o ã n r e es R .Instituto Monitor Cópia não autorizada.

○ ○ ○ ○ ○ 130/160 .Instituto Monitor Cópia Lição 10 não autorizada. i aGND r to u a + 5V s to 14 i 6 9e r 8 i 13 d 10 11 12 S 7 GND 7432 1 2 3 4 5 6 9 10 14 8 13 12 7 11 1 14 2 S 7 GND GND CIRCUITO EMULA PORTA NOU (NOR) DE 5 ENTRADAS Cópia não autorizada. Vcc Vcc 7404 GND + 5V 1 2 14 4 5 6 9 10 8 1 2 3 A B C D 3 S 7 A B C D E 4 5 GND CIRCUITO EMULA PORTA OU (OR) DE 4 ENTRADAS r e s 1 3 e A 4 2 14 R 14 6 B 9 5 8.1 2 C S a 10 D d 7 7 za i r o t GND GND u a o CIRCUITO EMULA PORTA NOU (NOR) DE 4 ENTRADAS nã a i óp C + 5V + 5V CIRCUITO EMULA PORTA OU (OR) s DE 5 ENTRADAS o d va + 5V + 5V A B C D E s o d o t os s. Reservados todos os direitos autorais. Reservados todos os direitos autorais.

Reservados todos os direitos autorais. não foi alterada ou Obs.: Qa significa a saídatQ PERMANECEU. A C A B s o d o t os s o it e r di s. 0 1 Apagado Aceso a 1 0 Aceso Apagadod za 1 1 Aceso Aceso i orem seu estado anterior. ou seja. au o ã 2) D n a 3) C i p 4) D ó C 5) 6) 7) 8) 9) C C Para aproveitar a combinação ilógica do flip-flop RS em uma função útil. tempo em que o pulso fica em nível lógico 1 3) 4) s o d a Lição 12 v r e 1) s S R Q Q e R 0 0 Qa Qa .Instituto Monitor Cópia Lição 11 não autorizada. ○ ○ ○ ○ ○ 130/161 . Reservados todos os direitos autorais. i a r to u a Cópia não autorizada. 1) 2) A 5 ms 45 ms 5 5 5 5 5 5 5 5 5 5 50 ms 10% de 50 ms é 5 ms.

Reservados todos os direitos autorais. 1) +5V Q0 12 CARRY OUT A 15 B 1 R R Ao ligarmos a alimentação. Reservados todos os direitos autorais. Q2 e Q3. ○ ○ ○ ○ ○ 130/162 . i a r 13 to BORROW OUT u 74LS193 a s to C D UP DOWN LOAD CLEAR i re14 10 9 5 4 11 i d s o s R C o d to s o R R d a v +5V r e s e R . neste exercício. Não precisamos dos inversores. a d a PULSOS DE iz r CONTAGEM o t au 3 2 6 7 16 8 Q1 Q2 Q3 + Vcc GND Cópia não autorizada. quando todas as saídas Q0. parando a contagem em 15 ou “F” em hexadecimal. Q1. B. Q1. C e D para as respectivas saídas Q0. 2) 3) C B a i p óA C cada pulso a contagem aumenta.Instituto Monitor Cópia Lição 13 não autorizada. o capacitor se comporta como um curto-circuito ligando o pino 11 ao GND e ativando o LOAD. Q2 e Q3 forem nível lógico 1 é que a saída da porta NAND muda para nível lógico 0. Somente o ã n s. que por sua vez transfere a combinação entre A. pois os pulsos entram no pino UP. Com isso a contagem já inicia com o número 5 em binário na saída do contador.

Instituto Monitor Cópia Lição 14 não autorizada. Reservados todos os direitos autorais. a d a iz g r b a f Vss o t au o ã n 330Ω 330Ω 330Ω 330Ω s o d o t 330Ω os s o it e r di s. ○ ○ ○ ○ ○ 130/163 . Reservados todos os direitos autorais. i a r to u a 330Ω 330Ω c d e 4511 BI LE B C LT D A Vss D C B A Cópia não autorizada. 1) a b f g e c d a i óp C s o d a v r e s +5V e R .

i a r to Q2 u a SAÍDA SERIAL Q D PR Q Cópia não autorizada. ○ ○ ○ ○ ○ 130/164 . 4) Entrada Serial com Saída r o t 5) A au Lição 16 o ã n 1) E a i 2) D p ó C CLOCK PARA TRANSFERÊNCIA s o d o t os s o it e r di CL s. Reservados todos os direitos autorais. 1) +5V R C D PR Q Q0 D PR Q Q1 CL Q CL Q s o d a v r e s e R . Reservados todos os direitos autorais.Instituto Monitor Cópia Lição 15 não autorizada. 2) A a d 3) C a iz Paralela e Entrada Paralela.

national. Para ter acesso a este e outros arquivos. 1980 e Eletrônica Digital R . a Eletrônica Digital: Lógica e Seqüencial oBooks. a Elementos de Eletrônica Digital s FERREIRA.ezuim. 1988 d Databooks – CD-ROM a SZAJNBERG. a consultar: www.James W. / t IDOETA. Donald P.Cópia não autorizada. Ronald J. Prod. 1981 G. 1984 to i Novo Aurélio Século XXI – CD-ROM e rP. 2000 z i Bibliografia Recomendada r o t u BIGNELL. / DONOVAN.com/order/databooks. o d www. 2001 LEACH. 1993 o Databooks – CD-ROM s A.com Sistemas Digitais . Com. 130/165 . Eletrônicos. i a r o Eletrônica Digital CAPUANO. Aurélio Buarque de Holanda São Paulo: Érica. Mordka Para aquisição. 1995 São Paulo: Makron ã n ia p ó C Cópia não autorizada. Donald i d no Laboratório Eletrônica Digital s National Instruments São Paulo: Mc Graw-Hill. TOCCI. P. / LEACH. Robert L. Ivan u Malitron Ind. Bibliografia s. Reservados todos os direitos autorais. consultar: MALVINO. Rio de Janeiro: Nova Fronteira.Princípios e Aplicao t ções s Texas Instruments o São Paulo: Mc Graw-Hill. Para aquisição. Francisco G.html Eletrônica Digital . consultar: www.com v r Eletrônica Digital e s ZUIM. Reservados todos os direitos autorais.ti. Edgar Rio de Janeiro: LTC.Princípios e Aplicações d a Rio de Janeiro: LTC.

dificultando a compreensão do conteúdo. e) outros: ______________________________________________________ 3) As lições são: a) muito extensas. d o t Nome (campo não obrigatório): _______________________________________________________________ s o N de matrícula (campo não obrigatório): _____________________ d a Curso Técnico em: v r Eletrônica Secretariado Gestão de Negócios e s Transações Imobiliárias Informática Telecomunicações e Contabilidade R . s o A Editora. b) bem divididas.Eletrônica Digital Caro Aluno: Pesquisa de Avaliação . C mas sem importância para o profissional. QUANTO AO CONTEÚDO a d a 1) A linguagem dos textos é: iz muito a compreensão da matéria estudada. dificultando a compreensão da matéria estudada. a) sempre clara e precisa. au d) muito difícil. é muito importante a sua avaliação. ajudando na compreensão da matéria estudada. . ópmas sua importância nem sempre fica clara para o profissional. s i Para que possamos aprimorar cada vez mais os nossos serviços. Queremos saber a sua opinião a respeito deste fascículo que você acaba de estudar. permitindo que o conteúdo seja assimilado pouco a pouco. c) a divisão das lições não influencia Na compreensão do conteúdo. d) muito curtas e pouco aprofundadas. facilitando r o e precisa. to Sua identificação não é obrigatória. Reservados todos os direitos autorais. s o O Instituto Monitor agradece a sua colaboração. c) atuais. 130 . Você também pode fazer sugestões e comentários por escrito no to verso desta folha. o d) ultrapassados e sem nenhuma importância para o profissional. e) outros: ______________________________________________________ Cópia não autorizada. oferecendo um a r material didático de qualidade e eficiente. dificultando muito a compreensão da matéria estudada. lembre-se deijuntar sua(s) d pesquisa(s) respondida(s). b) na maioria das vezes clara t c) um pouco difícil. b) atuais.Cópia não autorizada. Responda as perguntas a seguir assinalandou a a alternativa que melhor corresponda à sua opinião (assinale apenas UMA s alternativa). o e) outros: ______________________________________________________ ã n 2) Os temas abordados nas lições são: a a) atuais eiimportantes para a formação do profissional. i re Na próxima correspondência que enviar à Escola. Reservados todos os direitos autorais.

dificultando a visualização. o texto e as imagens são de fácil leitura e visualização. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . a) bonitas e bem feitas. tornando di o estudo bastante agradável. tornando mais difícil compreender a pergunta do que respondê-la. c) malfeitas. Reservados todos os direitos autorais. misturando assuntos simples e complexos. b) bem elaborados. d) muito difíceis. dificultando a resolução do problema proposto. e) outros: ______________________________________________________ QUANTO À APRESENTAÇÃO GRÁFICA s o it e 6) O material é: r a) bem cuidado. as informações não seguem uma seqüência lógica. d) muito complexa. nunca consigo resolver os exercícios. e e) outros: ______________________________________________________ es R seus comentários e sugestões. mas a disposição das imagens e do texto dificulta a compreensão do mesmo. c) um pouco difíceis. b) algumas vezes um pouco complexa. s d) confuso e mal distribuído. o e) outros: ______________________________________________________ d to 7) As ilustrações são: s do texto. auxiliando na compreensão e fixação o b) bonitas. bem como apontar Lembre-se: você pode fazer . i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Cópia não autorizada. os c) bem cuidado. exigindo apenas que se decore o conteúdo. algum problema específico a encontrado no fascículo. mas abordando o que se viu na lição. e) outros: ______________________________________________________ 5) A linguagem dos exercícios propostos é: a) bastante clara e precisa. b) a letra é muito pequena. mas necessárias para a compreensão v e fixação do texto. c) difícil. r d) malfeitas e totalmente inúteis. mas sem nenhuma utilidade para a compreensão ad do texto.QUANTO AOS EXERCÍCIOS PROPOSTOS Cópia não autorizada. Sinta-se à vontade! d za i PAMD1 r o t Sugestões e comentários u a o nã a i óp C ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. uma vez que não abordam o que foi visto na lição. 4) Os exercícios propostos são: a) muito simples. Reservados todos os direitos autorais.

You're Reading a Free Preview

Descarregar
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->