Cópia não autorizada. Reservados todos os direitos autorais.

Eletrônica Digital
s o d a v r e s e R . a d a iz r o t au

s o d o t

os

s o it e r di

s. i a r to u a

a i óp C

o ã n

130
LETRÔNICA DIGITAL Cópia não autorizada. Reservados todos os E direitos autorais.

4E

Cópia não autorizada. Reservados todos os direitos autorais.

s o d a v r e s e R . Monitor Editorial Ltda. Editora a Aline Palhares dos Timbiras, 257/263 – São Paulo – SP – 01208-010 d Rua Tel.: (11) 33-35-1000 / Fax: (11) 33-35-1020 a Mediação pedagógica atendimento@institutomonitor.com.br iz Equipe Técnico Pedagógica r www.institutomonitor.com.br o do Instituto Monitor t Impresso no Parque Gráfico do Instituto Monitor u Design gráfico Rua Rio Bonito, 1746 – São Paulo – SP – 03023-000 a Equipe Técnico Pedagógica Tel./Fax: (11) 33-15-8355 o do Instituto Monitor grafica@monitorcorporate.com.br nã Em caso de dúvidas referentes ao conteúdo, consulte o a e-mail: eletronica@institutomonitor.com.br i p ó C Todos os direitos reservados
Lei nº 9.610 de 19/02/98 Proibida a reprodução total ou parcial, por qualquer meio, principalmente por sistemas gráficos, reprográficos, fotográficos, etc., bem como a memorização e/ou recuperação total ou parcial, ou inclusão deste trabalho em qualquer sistema ou arquivo de processamento de dados, sem prévia autorização escrita da editora. Os infratores estão sujeitos às penalidades da lei, respondendo solidariamente as empresas responsáveis pela produção de cópias.

s o d o t

os

s o it e r di

s. i a r to u a

4ª Edição - Março/2006 Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

s. i a r to u a Apresentação............................................................................................................. 9 s to i Lição 1 – Entendendo o Mundo Digital re Introdução............................................................................................................... 11 i d 1. Digital × Analógico. ....................................................................................... 11 s 1.1 Eletrônica Analógica............................................................................... 12 o 1.2 Eletrônica Digital.................................................................................... 13 s Exercícios Propostos. .............................................................................................. 14 o d to Lição 2 – Bases Numéricas s Introdução............................................................................................................... 15 o d .............................................................................. 15 1. Bases Numéricas (2 e 10). a 2. Conversão entre Binário e Decimal............................................................. 17 v r 17 2.1 De Decimal para Binário........................................................................ e s 2.2 De Binário para Decimal........................................................................ 19 e 3. Bases Numéricas Binário, R Decimal e Hexadecimal .................................. 21 . 4. Conversão entre Binário, Decimal e Hexadecimal..................................... 22 a 4.1 De Binário para Hexadecimal ............................................................... 22 d a 4.2 De Hexadecimal para Binário .............................................................. 24 z i 4.3 De Decimal r para Hexadecimal e Vice-versa ....................................... 25 o 5. Do Mundo Analógico para o Mundo Digital (Binário). .............................. 25 t u .............................................................................................. 29 Exercícios Propostos. a o Lição 3ã – Portas Lógicas n Introdução............................................................................................................... 35 a i 1. O que é uma Porta Lógica?........................................................................... 35 p ó 2. Funções Lógicas e Portas Lógicas................................................................ 35 C 3. Variáveis . ...................................................................................................... 36
4. Tabela da Verdade. ........................................................................................ 37 5. Expressão Booleana...................................................................................... 38 5.1 Função Inversora e Porta Inversora....................................................... 38 5.2 Função E e Porta E (AND)...................................................................... 38 5.3 Função OU e Porta OU (OR). .................................................................. 39 5.4 Função NOU e Porta NOU (NOR).......................................................... 39

Índice

Cópia não autorizada. Reservados todos os direitos autorais.
130/

........................2 Família CMOS ...........................................................Cópia não autorizada.............................................................................. 63 o s Lição 6 – Álgebra de Boole e Minimização de o d Circuitos Lógicos Combinacionais o t Introdução ................................................ Postulados da Álgebra de Boole .......................................................................................................................1 Aplicação Prática . i a r Lição 5 – Localização das Portas Lógicas to u Introdução ................ 5.......................................... 65 a v 2....................... 61 s Exercícios Propostos ......................................5 Função NE e Porta NE (NAND) ......................................... 78 a o Lição 8ã – Interpretando os Mapas de Karnaugh n Introdução .................................. Introdução .............................................................................. Funcionamento .................... 89 1....................................... Conceito ............................................... 40 Exercícios Propostos ................................................................................... 60 di 2.......................................................................................................................... 43 Exercícios Propostos ......................................................1 Limitações das Portas Lógicas ... 67 r Exercícios Propostos ...............................................................................6 Função EXOU e Porta EXOU (EXOR) .................................... 95 Cópia não autorizada...................... 71 ad de Karnaugh ........................................................7 Função EXE e Porta EXE (EXAND) ...... 71 a 1.............. Cada Agrupamento é uma Parcela da Expressão Booleana ........................................................ 40 5...................................................... 85 ó C Lição 9 – Circuitos Multiplexadores e Demultiplexadores Introdução ......................................................................... Utilizando os z Mapas ri da Verdade para os Mapas de Karnaugh .................................1 Família TTL (Transistor Transistor Lógica) ................................ ○ ○ ○ ○ ○ 130/6 ...................... 73 2................................................. 41 Lição 4 – Circuitos Combinacionais Introdução .........1 Da Tabela o t 2............................................... 81 p Exercícios Propostos .................................... 57 t i 2............ 65 o d 2..................................................................... Circuitos Demultiplexadores .......................... Circuitos Integrados (CIs) com Portas Lógicas ................................................................................. 53 a 1..... 43 1.................................................................................................................................................................................. 81 a i 1.......................................................................................... 73 2................................ 89 Exercícios Propostos ......................................................................................................... Reservados todos os direitos autorais............................... 48 s........................... Famílias de Circuitos Integrados Lógicos.... 89 2...............2 Agrupamentos e Considerações .... 53 s o 1............................ 60 e r 2..... Circuitos Multiplexadores .... 69 e s e Lição 7 – Mapas de Karnaugh R ................................ Circuito Minimizado ............... Reservados todos os direitos autorais.......................................................... 39 5.......................................... 75 u Exercícios Propostos ........... 65 s 1..........................................................................

.............................................................................. 128 Lição 14 – Codificadores e Decodificadores Introdução . 97 2................. 122 5........................................................... Acessórios dos Flip-Flops .............3 Clock .......................................................................................................................................................................... Flip-Flop JK ...................................................................................................................... 132 2............................... 114 Lição 13 – Ligações do Flip-Flop JK Introdução ................................................................................. 124 6..................................................... 105 Exercícios Propostos ................................................................1 Circuito 1 ............... 122 4...................................................... 98 Exercícios Propostos ....... 131 1........................ ○ ○ ○ ○ ○ 130/7 .....................2 Circuito 2 .................................................1 Programando o Término da Contagem ..................................... Contadores Binários Encapsulados .................... Gerador de Clock ............... Fonte de Alimentação ............. 117 1......................................... Reservados todos os direitos autorais..... 101 Lição 11 – Clock e Gerador de Clock Introdução ...................................... Decodificadores .........................3 Código Excesso 3 (XS-3) ............................................................................................ O que é Clock? .........................1 BCD to 7 Segment Decoder (CI 4511) ........................... a d a iz r o t au s o d o t os s o it e r di s................................................ Contadores Binários .................... 109 1............... – Prática de Circuitos Combinacionais Introdução ................ Flip-Flop Tipo Data ..................................................................................... 117 2...............2 Preset .....1 Clear ....... Aplicando a Eletrônica Digital .......... 97 1..........2 BCD to Decimal Decoder (CI 4028) ............................................................................ 111 2........................ Preset e Clear Automáticos ...................................................................... 111 3................................................................................... Códigos em Sistemas Digitais ....................................................................................................................................................2 Código Johnson ............................................................................... 107 Lição 12 – Flip-Flop Introdução ......................................... 117 3................. 112 Exercícios Propostos .........................................................1 BCD 8421 ...... 109 2........................................................................................................... 118 4................................................................................................................................ i a r to u a Cópia não autorizada.................. 133 2.......................................................... Contadores Binários Programáveis .... 125 Exercícios Propostos ................................ 132 2..... 111 2........ 131 1............................................... 136 a i óp C o ã n s o d a v r e s e R ............................................................. Flip-Flop RS ................................................................................................... 111 2.................. 131 1.... 131 1.................................................................................................................................................................................................... 123 6................................................... Flip-Flop Tipo Toogle .............................. Reservados todos os direitos autorais.Cópia Lição não10 autorizada........ 122 4........................................................................................................................................................ 135 Exercício Proposto ................................................................ 103 1........ 103 2.................................

............................................... Conceito ............................................................. 145 2............... 152 r i d Bibliografia ............................................................................... 137 1........ 148 3................................... a d a iz r o t au o ã n a i p ó C Lição 16 – Operações Aritméticas com Binários Introdução .................................................................................................................................................. Unidade Lógica e Aritmética (ULA) ........................ 165 s o s o d to s o d a v r e s e R ... i a r to u a Cópia não autorizada..................................... 137 2....... 150 Exercícios Propostos ................................................................................................................ 139 Exercícios Propostos ...................................................................................................................................... 151 s.............................................................................................. Lição 15 – Shift-Register ou Registrador de Deslocamento Introdução ..... Subtração de Binários .................................... Soma de Binários ....... 145 1........................................ 142 s o it e Respostas dos Exercícios Propostos ................. Reservados todos os direitos autorais........... ○ ○ ○ ○ ○ 130/8 ................... Funcionamento ..... Reservados todos os direitos autorais..............................................................Cópia não autorizada..........

a a códigos conhecidos. o CD-player. i a r O mundo contemporâneo já presenciou o desenvolvimento eto a u aplicação de diferentes tecnologias para a fabricação de aparelhos. 130/ . a diferenciar converter dados e informações para v rcircuitos integrados. Aprenderá a diferenciar o sinais digitais de analógicos. Reservados todos os direitos autorais. a elaborar circuitos de contagem ed armazenamento de informação. é fácil perceber a importância da tecnologia s digital na vida prática do Técnico em Eletrônica. Hoje.vivemos. o forno de microondas. as tecnologias de construção de e es mundo digital e entender as revoluVamos entrar neste fascinante R ções do mundo em que. com suas fantásticas máquinas! a d Bons estudos! za i r o t u a o nã ia p ó C Cópia não autorizada.. Portanto. do mundo analógico Neste fascículo você dará um importante s ao mundo digital.. o d o t passo.Cópia não autorizada. a instrumentos e equipamentos cada vez mais sofisticados que suprem s necessidades em diversas áreas da atividade humana. Apresentação s. to i re Dentre as mais fantásticas tecnologias que integram o mundo em i d que vivemos está a Eletrônica Digital. o mio crocomputador. já não saberíamos mais s viver sem o telefone celular. Reservados todos os direitos autorais.

matemática da relação existente entre suas ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 130/11 ○ ○ ○ estes termos agora andam juntos em nossa vida cotidiana.va logia digital. nas rádios. ○ ○ . 3. hoje a chegaram trole e armazenamento de informações. za gital. A antena parabólica comum recebe sinais analógicos do satélite. Digital x Analógico o d Microcomputadores são frutos da tecnoAtualmente ouvimos na televisão. 1.todos Diz-se de um sistema cuja expressão Cópia não autorizada. i a r Introdução to u Os relógios eram à corda e analógicos. 2. O som dos cinemas antigamente era anaFís. Que tem analogia. e Entendendo o Mundo Digital ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 1 maioria é digital.Cópia não autorizada. etc. houve uma revolução na prática de conC ao Brasil eram analógicos. o de automóveis eram controlaOs freios s Após o estudo desta lição você saberá o força da perna do motorista. um telefone celular. R são produto da eletrônica analógica e digital. Quando surgiu a eletrônica digiOs primeiros telefones celulares que óp tal. Fundado na analogia. lemos nos jornais. i d antena parabólica digital e qualquer aparegitais. r nema. analogikós. que era o método como as o De onde vem tanta qualidade? Afinal. nesta lição. s 1. pelo lat. que abrirão as to antigos tinham i portas para começarmos a entender como Os fornos microondas rehoje seus painéis são difunciona um CD. hoje é digital. lógico. s básicas sobre o mundo digital. Reservados todos os direitos autorais. notamos e na mídia em geral comentários sobre a tecTodos estes aparelhos de alta tecnologia es nologia digital. analogicu. só encontramos relógios digitais. Analógico é: [Do gr.] Adj. as novas miniparabólicas recebem sinais digitais. o t coisas vinham sendo feitas no mundo até u que é digital? então. ○ ○ ○ Pelo dicionário Aurélio. Para entendermos o que é eletrônica diocupa um espaço menor. precisamos lembrar o que é eletrônii r ca analógica. a Em digital tudo é melhor. no ci. Reservados os direitos autorais. freios to ABS usam a tecnologia digital para controlar a frenagem dos veículos. s lho que apresente a palavra digital. hoje os dos pela d definir analógico e digital. gico. lição s. a Veremos. . portanto não havia a necessidade de usar a i este termo. a o de vinil são chamados Os antigos discos ã No começo da eletrônica tudo era analóde analógicos e n os CDs atuais são digitais. mais d rápido. uma painéis analógicos. algumas noções hoje.

visto em um osciloscópio. na qual a medida de uma grandeza física é fornecida explicitamente pela medida de uma segunda grandeza que tem com a primeira uma relação biunívoca. d É preciso lembrar Nossa visão consegue za distinguir mais de 16 milhões de tonalidades i r de cores diferentes. etc. s o it (músiPor exemplo. asperezas. au expressar. um outro sistema. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. Diz-se de uma informação fornecida por um instrumento a um observador. Inform. pressões.1 Eletrônica Analógica a i óp C s. 5. Sinal elétrico referente . i a r No caso da Eletrônica Analógica. Nossa pele consegue sentir uma infinidade de temperaturas. 4. observamos que este sinal ir elétrico d pode assumir diferentes valores de tensão no tempo. au o ã Anotações/dicas n Cópia não autorizada. opõese a digital1. ao observarmos um sinal elétrico de áudio e ca ou voz) em um osciloscópio. os s o d o t s o d a v r e es R a uma música.] 1. armazenar um fenômeno físico. a que nós. Nossa audição consegue ouvir sons de difeo t rentes freqüências. Reservados todos os direitos grandezas físicas é análoga ou semelhante à mesma expressão de autorais. seres humanos. Fís. Que pode assumir valores contínuos. ○ ○ ○ ○ ○ 130/12 . [Nesta acepção. somos analógicos. isto significa que um sinal to elétrico pode assumir infinitos valores de tensão para reproduzir.

2 Eletrônica Digital Reservados todos os direitos autorais. o padrão MP3 pode gravar a mesma música iz r com menos centímetros no mesmo CD. s o it e r Sinal elétrico de um trecho musical digitalizado. seria: - Como é que se transforma um sinal elétrico analógico em a sinal i elétrico digital? Como pode um sinal que tem infinitos níveis p de tensão ser convertido para apenas dois níveis? ó C Este sinal com dois níveis de tensão utiliza a teoria matemática do binário (que é o nosso próximo assunto) para converter de analógico para digital. fazendo caber muito mais o t mesmo espaço. d o t Assim. o sinal elétrico d pode variar sua tensão somente entre dois níveis. no mundo analógico. 1. centímetros de uma CD d a Mais recentemente. se transportado para o mundo digital e observado em um osciloscópio. Os circuitos digitalizadores ou conversores de analógico para digital e de digital para analógico trabalham com binários. eram necessários Para se gravar uma música e s metros e metros de fita enrolados em torno de um carretel (gravae ção analógica). 130/13 . (gravação digital). i a r to u a Cópia não autorizada. o sinal elétrico pode variar sua s tensão entre infinitos níveis. músicas no u a Você perguntaria: o nã s. Hoje aR mesma música pode ser gravada em alguns .i d os Note que agora só existem dois níveis de s tensão por onde o o sinal se alterna.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. Um trecho musical. analógico e digital são opostos. a v r em fita cassete. Já no o mundo digital. No que diz respeito à Eletrônica.

i a r to u a Cópia não autorizada. ( ) d) transistores. ( ) e) observá-lo a i p 5 . R . 130/14 . patins.Cópia não autorizada. ( ) b) Televisão. ) d) quaternária. o ( ) d) filtrar o sinal. batedeira. aspirador de pó. e s de variações. nã no osciloscópio. bicicleta. resistores e capacitores. ( ) b) convertê-lo para a ( ) c) transformá-lo em analógico. rádio. Reservados todos os direitos autorais. t u dois níveis de tensão. ( ) c) ser feita com dígitos. ( ) e) eletrônica analógica. C ( ( ( ( ) b) binária. ( ) e) Câmeras.Assinale a alternativa que apresenta produtos nitidamente digitais.O que caracteriza a eletrônica digital é: ( ) a) só ter dois níveis de tensão. ( ) d) usa transistores. ) e) quinquinária. ( ) d) Automóvel. a ( ) e) tem diferentes níveis de tensão. ( ) b) não passar corrente por ela. d a z i 4 . 2 .O ser humano é considerado analógico porque: v r ( ) a) só pode sentir as coisas em dois níveis. vídeo-game. termômetro.Digitalizar um sinal elétrico r significa: o ( ) a) passar o dedo sobre ele. s o d o t os s o it e r di s. ( ) b) pode sentir as coisas com uma infinidade e ( ) c) não pode sentir as coisas. Reservados todos os direitos autorais. ( ) a) Liquidificador.Qual a teoria matemática para converter de analógico para digital? ó ( ) a) monária. s o d a 3 . computador. aparelho de som. luminária. ( ) c) CD. ) c) trinária. Exercícios Propostos 1 .

de um relógio antigo e um reló. que dizemos: um. decimal está i binários. você 100 + o estará entrando neste mundo novo onde tudo d o o que é analógico se traduz em digital. dezena de milhar. unidade. Ast O que nos interessa é como expressar um sim. no formato de número bio nário e vice-versa. 32 dígitos a Matematicamente falando. dezena. e Os objetivos desta lição são os deR explicar a conversão da base numérica . sempre a partir da direita para a esquerda. estas o 1. etc. e ainda verá de e ta assim: que forma um sinal analógico pode ser conir d vertido em um sinal digital e vice-versa. respectivamente. Bases Numéricas (2 e 10) ã expressões se referem a um conjunto de 8 dín gitos binários. 16 dígitos binários. (2 ).decimal Expressamos o resultado de uma contaa (analógica) para a binária (digital) e apresend gem em binário como: (2 ). (2 ). zero. t (dígito binário). centena. p relacionado à base 10. r e que está matematicamente relacionado à s base 2. lição ○ ○ ○ ○ Cópia não autorizada. etc. Reservados todos os direitos autorais. você começará a compreender a diferens número decimal. u a Já falamos em 8 bits. sempre a partir da esquerda para a diiz por meio binários resultantes desta conversão r reita. (2 ). um.a v Vamos aplicar o que vimos ao binário. Cada uma destas partes chama-se bit o da base numérica hexadecimal. i a r Recordando: quando trabalhamos Introdução to com o núu mero 135. milhar. (104). (2 ). 3 × 10 + 5 × 10 = 1 × 10 +s 1 × 100o + 3 × 10 + 5 × 1 = s30 + 5 = 135 Conhecendo as formas de conversão. um. é representado matematicamente por: 1 × 23 + 0 × 22 + 1 × 21 + 1 × 20 = 1×8+0×4+1×2+1×1= 8 + 0 + 2 + 1 = 11 ○ ○ ○ ○ ○ ○ ○ ○ ○ . (101).. ta (3 dezenas) e cinco o matemática que inspirou os cientistas a deMatemáticamente. (102).Cópia não autorizada. o número binário 1011 (4 Bases Numéricas ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 2 2 1 0 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 0 1 2 3 4 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ bits). ó C Desta forma. 32 bits.. ou seja.. Reservados todos os direitos autorais. (103). 3 dezenas a e 5 unidades e lemos cento (1 centena) e trinNesta lição você irá conhecer a teoria s (5 unidades). a tar as formas de simplificação dos números etc. oit número 135 se apresensenvolverem o mundo digital. 16 bits. identificamos 1 centena. ○ ○ ○ ○ 130/15 ○ ○ Expressamos o resultado de uma contagem em decimal como: (100). s. gio digital. ça entre o funcionamento de um disco de vid nil e um CD.

o fomos treinados a pensar em decimal. pode ser igual a 11? São números de bases numéricas diferentes! Para organizar esta situação.Instituto Monitor Cópia não autorizada. Aberta. Dois em latim é bi. os transistores desenvol0 unidades (nada) o t vidos pelos Laboratórios da Bell Telefônica 1 unidade u (USA). fechada. digitu. talvez d porque tenhamos 10 dedos nas mãos. Reservados todos os direitos autorais. Transistor conduzindo é igual a chave fee res. d nove. os também. todos os direitos autorais.] S. quando chegamos ao úlMas nunca podemos deixar de colocar o s timo algarismo. Conta. a corrente 7 unidades óp elétrica passa. Portanto. E assim acontece com as dezenas quando completamos uma centena. Poét. m. a cori 6 unidades rente elétrica não passa.va A base binária combina perfeitamente mos as coisas de 0 a 9 e dividimos esta conta-r com os transistores. centenas. R . voltamos ao primeiro. nas quando completamos um milhar. Assim. um sistema de numeração binário.: é normal você encontrar em livros o Perceba as semelhanças. Dedo (1). de 1 voltamos a 0 (1 é o último algarismo de to uma base que só tem dois algarismos). coloca-se um índice ao lado do número que corresponde à sua base. contamos: 0 1 10 11 100 101 110 111 1000 ○ ○ ○ ○ ○ ○ ○ ○ ○ s o it e ir Obs. Teremos então: 10112 = número binário de base 2 1110 = número decimal de base 10 Agora sim. Reservados etc. tran3 unidades o ã 4 unidades sistores podem funcionar também como chan 5a unidades ve eletrônica aberta ou fechada. chada e corresponde ao binário 1 ou bit = 1. tudo fica mais claro: 1011 na base 2 é igual a 11 na base 10. em binário ce 10. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Isto nos lembra dois estados: aberto ou fechado. Em decimal o d número expresso em decimal sem o índinúmero cresce para a esquerda. da mesma forma como em decimal. C 8 unidades 9 unidades 10 = 1 dezena e 0 unidades ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. pois é a forma do nosso cotidiano. 1. ou seja. composto somente de dois dígitos. ○ ○ Contamos as coisas de 0 a 1 e dividimos esta contagem em bits. Ou 1011 em binário é igual a 11 em decimal. que funcionam como chae gem em unidades. 2. Em decimal. Em binário o mesmo ocorre: d de outras bases. ‘dedo’. s Nosso sistema de numeração é o decimal. Assim. ou seja. apresentavam uma característica de a 2 unidades controle de corrente elétrica. Cópia não autorizada. contamos: a iz r Como sabemos. milhas ves. etc. o índice quando nos referirmos a números de 9 voltamos a 0. 130/16 ○ ○ ○ . Arit. dezenas. Chegamos a uma incoerência: como 1011 Vamos trazer isto para a base binária. E assim acontece com as centePelo dicionário Aurélio dígito é: [Do lat. Transistor cortado é igual a chave aberta e a Cada uma destas divisões varia de zero a corresponde ao binário 0 ou bit = 0. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ Perceba que a unidade voltou a zero (0) quando completamos uma dezena.

Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/17 ... 2 .. mente simples. Para cada valor decimal que você utilizar na soma. Esta tabela pode ser tão comprida quanto necessário. Inform.. Binário (bits) d o t A partir da direita temos a base 2 elevada ao expoente 0 e. o t au 128 64 32 16 8 4 2 1 Valor decimal ... to u a 2.).Instituto Monitor Cópia não autorizada. Pronto! Cópia não autorizada. incrementando o expoente a da base 2 (2 ..)... Para cada valor decimal não utilizado coloque o número 0 sob ele (bit = 0). 4. v rmesmo tempo multiplicando por 2 o Notamos que estamos ao e valor decimal anterior (1. i a Partimos agora para a conversão de bases decimal para biná.1 De Decimal para Binário i óp C De acordo com a tabela. para o cálculo dos eclipses. o Vamos caminhando para a d esquerda. s. 3. Astron. s acima. Cada uma das autorais. 8. mas ainda somos humanos e pensamos em decimal. 2 2 2 2 2 2 2 2 2s 2 Base 2 o . coloque o número 1 sob ele (bit = 1). valores decimais que resultem no número decimal que você deseja converter para binário. 12 partes iguais em que se dividem os diâmetros do Sol e da Lua. 2 ... Conversão entre Binário e Decimal s to i Vejamos como expressar um número decimal em formato bie r nário. 16. 512 256 128 64 32 16 8 4 2 o1 .r rio e de binário para decimal. 4. e a forma de construí-la é extremaR . Imaginemos uma tabela simples: di s Valor decimal .. 512 256 o . es2. Reservados todos os direitos Qualquer dos algarismos arábicos de 0 a 9. Binário (bits) ã n a 2. Elemento de um conjunto de caracteres numéricos ou daqueles que representam valores numéricos.. a d Vamos simplificá-la ainda mais até termos apenas o que realza i r mente interessa: binário e decimal. o correspondente valor decimal. só existe uma soma possível entre os 9 8 7 6 5 4 3 2 1 0 0 1 2 Tudo muito bom..

1 sob ele. não entra . Continuamos com 232. 0 sob ele. portanto. . portanto. a • 16 é muito. Reservados todos os direitos autorais. a • 128 entra na izsoma. a • 256 é muito. • 16 é muito. Continuamos com 224. 0 sob os restantes. 0 sob ele. ○ ○ ○ ○ ○ 130/18 . não entra. não entra.. 0 sob ele. Reservados todos os direitos autorais. • 32 é muito. • 32 oentra na soma. ã Até n agora temos 192 + 32 = 224. 0 sob ele. portanto.. • 128 é muito... 1 sob ele. 512 256 128 64 32 16r 8 4 2 1 Valor decimal e 1 0 . não entra. portanto.Como fica o número 12 expresso em binário? .. i a r to u a • 4 estoura. portanto. então. 0 sob ele. r o • 64 entra na soma. 1 sob ele. não entra na soma. os s o it e r di s. 1 sob ele.Como fica o número 233 expresso d em binário? a v . 1 sob ele. não entra.Instituto Monitor Cópia não autorizada. • 256 é muito. Até agora temos 232. não d entra. para 233 faltam 9. portanto. portanto. 0 sob ele. Não representamos t os 0 à esquerda. portanto. Até agora temos: 8 + 4 = 12. • 64 é muito. 0 sob ele. Cópia não autorizada. portanto. • 8 entra na soma. não entra.. portanto. na soma. 1 sob ele. portanto. s o 2 . 2 • 4 entra na soma. portanto. 0 sob ele. • 2 estoura. 512 0 256 128 0 0 64 0 32 0 16 0 8 1 4 1 2 0 1 0 Valor decimal Binário (bits) • 512 é muito. i óp • 8 entra na soma. 0 sob ele. 0 sob ele. t u Até agora a temos: 128 + 64 = 192. • Pronto! Não precisamos de mais nada. s o d o Assim: 1100 = 12. 0 0 1 1 1 s0 0 1 Binário (bits) e R • 512 é muito. senão estoura! Portanto. portanto. para 233 faltam 41. não entra.. portanto. portanto.. 0 sob ele. Exemplos: 1 . Continuamos com 232. senão estoura! Portanto. para C 233 falta 1.

1 sob ele. portanto. Já temos 128. 512 0 256 128 0 1 64 0 32 1 16 0 8 1 4 0 2 1 1 0 Valor decimal Binário (bits) • 512 é muito. Até agora temos 128 + 32 = 160. s Até agora temos 160 + e R 8 = 168. r e1 sob ele. Basta somar os valores decimais sobre cada binário igual a 1. a Continuamos com 170.. 1 sob ele. não entra na soma. 0 sob ele. 0 sob ele. • 8 entra na soma. 0 sob ele. • 128 entra na soma. Pronto! Cópia não autorizada. . portanto. r Pronto: 168 o + 2 = 170. 1 sob ele.. t s 170 faltam 10.Como fica o número 170 expresso em binário? . t u portanto.Instituto Monitor Cópia não autorizada. Assim: 10101010 = 170 a i p ó 2. todos os direitos autorais. não entra. Pronto: 232 + 1 = 233. a v Continuamos com 160. 0 sob ele. Assim: 111010012 = 233 3 . o ã n os s o it e r di s. i a r to u a Utilizamos a mesma tabela e encaixamos o binário a partir da direita. ○ ○ ○ ○ ○ 130/19 . portanto. Continuamos com 128. 0 sob ele. • 4 estoura. para 170 faltam 2.. portanto. senão estoura! Portanto. • 16 estoura e não entra. portanto. Continuamos com a • 2 entra na soma.2 De Binário para Decimal C 2 s o d o • 32 entra na soma. a d 168. portanto. 1 sob ele. Reservados •1 entra na soma. • 1 estoura. . portanto. Reservados todos os direitos autorais. para o d0 sob ele. • 256 é muito. portanto.. iz portanto. • 64 estoura.

C • Tem 1 sob o 4. não entra na soma. Até agora temos 96 + 16 = 112. t Até agora au temos 32. n 2 s o d o t os s o it e r di s. Exemplos: 1 . entra na soma.Como fica o número 11100012 expresso em decimal? . Ficamos com 36 + 2 = 38. Assim: 1001112 = 39 ○ ○ ○ ○ ○ 130/20 . Terminamos com 112 + 1 = 113. • Tem 1 sob o 2. • Tem 1 sob o 16. entra na soma. entra na soma. ã Continuamos com 32. portanto. Pronto! 2 . entra na soma. não entra na soma. portanto. • Tem 0 sob o 2. • Tem 1 sob o 1. Continuamos com 112.. • Tem 0 sob o 8. Continuamos com 112. 512 0 256 128 0 0 64 1 32 1 16 1 8 0 4 0 2 0 1 1 Valor decimal Binário (bits) • Tem 1 sob o 64. a • Tem 0 sob o 8. portanto. entra na soma. • Tem 1 sob o 1. portanto. entra na soma. • Tem 0 sob o 4. Terminamos com 38 + 1 = 39.. portanto.. portanto. • Tem 1 sob o 32. portanto. não entra na soma. portanto.. Pronto! s o d a v r Assim: 1110001 = 113 e s 2 .. Até agora temos 64 + 32 = 96. portanto. i óp Continuamos com 32. Ficamos com 32 + 4 = 36. i a r to u a Valor decimal Binário (bits) Cópia não autorizada.. Reservados todos os direitos autorais. . entra na soma. não entra na soma.. portanto. Continuamos com 112. a 32 16 8 4 2 1 512 256 128 d 64 za 0 1 0 0 1 1 1 i or • Tem 1 sob o 32. Reservados todos os direitos autorais..Instituto Monitor Cópia não autorizada.Como fica o número e R 100111 expresso em decimal? . • Tem o 0 sob o 16. portanto. Até agora temos 64. . portanto. não entra na soma. entra na soma. portanto.

Então. A prática de conversão leva à rapidez. proceda da seguinte maneira: i e r Clique em iniciar programas acessórios di calculadora exibir científica os s o d o t s o d a v r e es R . Note a letra b minúscula indicando bit. Está foi a base escolhida e utilizada até hoje quando não Reservados todos os direitos seautorizada. fala em sistemas digitais . Cópia Com 4 bits conseguimos os decimais de 0 a 15. Decimal e Hexadecimal s. do inglês Most Significant bit. a calculadora que vem com este software pode funcios nar como uma ferramenta de conversão e agilizar ainda mais o proo t cesso.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ autorais. i Seja bem-vindo ao mundo digital. Reservados todos os Para finalizar: o dígito binário (bit) mais à direita dodireitos número é autorais. a i Ficou claro então que nós pensamos em decimal. A conversão entre estas C 3. totalizando 16 combinações. Para isso. ou LSb. e. Veremos mais tarde que B maiúsculo significará byte. ou MSb. No entanto. O dígito binário (bit) mais à esquerda do número é chamado de dígito binário mais significativo. surgiu a idéia de converter cada 4 bits em um número de outra base. a d za i or t au o ã n bases é o meio óbvio de comunicação entre homem e máquina. onde tudo que é analógico é ra expresso em binário. do Inglês Lower Significant bit. se o t você tiver um microcomputador com o sistema operacional Windows u a instalado. 130/21 . Bases Numéricas Binário. e as calculaóp doras e computadores utilizam o binário. os números em binário muito longos tornaram-se difíceis para nós. chamado de dígito binário menos significativo.

Separamos os bits de 4 em 4. Somam-se os valores cujos bits sejam 1. 8 e 9. do Grego. to s o d a 512 256 128 64 32 16 v 8 4 2 1 Valor decimal r Binário (bits) e s Hexadecimal e R . A. A base 16. Hexa. O Sistema de Numeração Hexadecimal é or t composto de 16 símbolos: 0. 1. Chamaremos cada um desses blocos de 4 bits de número hexadecimal. olhamos apenas Para o asã linhas binário e hexadecimal. o próximo. a Encaixamos o número binário na tabela a partir da direita e a i óp cada bloco de 4 bits teremos um número em hexadecimal. . 4. ○ ○ ○ ○ ○ • Não existe 11 em hexadecimal. 1. n Cópia não autorizada. 7. ou hexadecimal. E e F. Reservados todos os direitos A vantagem de utilizar esta base é a de poder escrever um nú. 3. 5.. 4. 6.1 De Binário o t u a converter de binário para hexadecimal. a z ri para Hexadecimal 4. B. Reservados todos os direitos autorais. 9. 3. Decimal e Hexadecimal d s ojá estudada tabeVamos fazer uma pequena adaptação à nossa s la. i O Sistema de Numeração Decimal é composto de 10 símbolos: a 0. É assim que a base hexadeosurge d cimal.autorais. mas sim A.. em Decimal: A = 10. to C = 12. foi implantada aos sistemas digitais. 130/22 . o bit mais à direita (LSb) vale 1. 5. s..Instituto Monitor Cópia não autorizada. a O modo mais fácil de se converter um número para qualquer d outra das duas bases é a partir do binário. Conversão entre Binário. B = 11. 6. C Em cada bloco. mas sim B. 8.. sem esquecer que: • Não existe 10 em hexadecimal. u a Foram colocadas as seis primeiras letras do alfabeto para comples tar os símbolos do Hexadecimal e. 4 e o último mais à esquerda (MSb) vale 8. significa seis. o próximo à esquerda vale 2. i re i 4. D = 13. D. E = 14 e F = 15. 2. mero binário longo (composto de vários bits) com poucos caracteres e ainda assim ficar fácil a visualização do binário original. . 2. C. Hexadecimal significa seis além do decimal. 7.

o que existe é F. por Rpreferem colocar a letra h (minúsculo) ao questões de impressão. Mas em hexadecimal 11 não o existe. Portanto: 111110012 = F9h Cópia não autorizada. mas 15 não existe em hexadecimal. s o d Portanto: 11011 é equivalente a 1B a v r Note que aparece o 16 e como índice para indicar que se trata s de um número da base e hexadecimal. lado do número em avez do 16. ... .. . mas sim C. para indicar número hexadecimal: d 1B = 1Bh. za i r 2 . Muitos livros técnicos. i 1 . mas sim E. mas sim F. • Não existe 15 em hexadecimal. • Não existe 13 em hexadecimal. Reservados todos os direitos autorais. o que existe é B.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/23 . . s o d Para o bloco próximo da esquerda: o t • 0001 corresponde a 0 + 0 + 0 + 1 = 1.. • Não existe 12 em hexadecimal.Qual o equivalente em hexadecimal para o binário 11011 ? a r to u 1 1 0 1 1 Binário a 1 B Hexadecimal s to i re i Iniciando pelo bloco mais à direita: d s • 1011 corresponde a 8 + 0 + 2 + 1 = 11. . • Não existe 14 em hexadecimal.... Reservados todos os direitos autorais.Qual o o equivalente em hexadecimal para o binário 11111001 ? t au 1 1 1 1 1 0 0 1 Binário o F 9 Hexadecimal ã n 2 2 16 16 2 Exemplos: 1111 = 8 + 4 + 2 + 1 = 15. mas sim D. a Começando pelo bloco da direita: i óp 1001 = 8 + 0 + 0 + 1 = 9 C Passando para o bloco ao lado: s..

1 3 1 0 1 6 1 0 1 1 0 C 0 Binário Hexadecimal Começando pelo bloco da direita: 1100 = 8 + 4 + 0 + 0 = 12. encaixa-se o número hexadecimal na tabela a partir da direita.Instituto Monitor Cópia não autorizada. ou seja. Reservados todos os direitos 3Qual o equivalente em hexadecimal para o binário 1101101100 ? autorais. . a 5 = 0 + 4 + 0 + 1. Coloca-se o correspondente binário sobre ele.. i óp C Para o número à esquerda: Portanto: A5h = 101001012 s o d a v r e s Exemplos: e R .Converter A5h a em d a 512 256 128 iz 64 32 16 8 r o t A au o ã Começando a partir da direita: n s o d o t os s o it e r di s. ○ ○ ○ ○ ○ 130/24 . que em hexadecimal se escreve C.. Reservados todos os direitos autorais.2 De Hexadecimal para Binário . Para o bloco ao lado: 0110 = 0 + 4 + 2 + 0 = 6 Para o próximo bloco: 0011 = 0 + 0 + 2 + 1 = 3 Portanto: 11011011002 = 36Ch 4. ou seja. binário: 1 .... 1010 Cópia não autorizada... i a r to u a Convertendo de hexadecimal para binário.. .. . 2 . 0101.. Pronto! 4 5 2 1 Valor decimal Binário Hexadecimal A = 8 + 0 + 2 + 0.

0000. Reservados todos os direitos autorais.. Assim como você separou de R . C s o d Para converter de decimal para hexadecimal. ○ ○ ○ ○ ○ 130/25 . para binário e depois para decimal. 0001. um hexadecimal. passe primeiro Para converter de hexadecimal a v Desta forma é muito mais fácil. Portanto: 10h = 000100002 4.3 De Decimal para Hexadecimal e Vice-versa 32 0 16 1 8 0 4 0 0 2 0 1 0 Valor decimal Binário Hexadecimal Digitalizar um sinal elétrico analógico é recortá-lo em pea tensão. ou seja. 2Converter 10h emReservados binário: . . passe primeiro o t para binário e depois para hexadecimal. siga 4 em 4 bits para formar a o mesmo procedimento e você terá a conversão para octal. r e s A base octal tem sido pouco utilizada. todos os direitos autorais.. porém basta fazer outra e pequena adaptação em nossa tabela. 512 256 128 0 64 0 1 Começando a partir da direita: 0 = 0 + 0 + 0 + 0. ou seja. .. s o d para decimal. Para o número à esquerda: 1 = 0 + 0 + 0 + 1.Instituto Monitor Cópia não autorizada. i quenos pedaços e expressar o valor do nível de tensão de cada peóp daço pelo equivalente número em binário. um sinal analógico tem infinitos níveis de os s o it e r di s.. Nunca ad 8 ao se esqueça do z índice pé do número para que não seja confuni r dido com o decimal.. separe de 3 em 3 bits. i a r to u a Cópia não autorizada. Doa Mundo Analógico para o Mundo Digital (Binário) o ã n Lembrando a lição 1.. o t u 5.

ciro cuitos lógicos. Cópia não autorizada. Estas portas os lógicas formarão os chamados circuitos lógicos digitais ou. Reservados todos os direitos autorais. s • Circuitos lógicos formam e sistemas digitais. Veremos isso no próximo capítulo. dependendo de cada aplicação. i a r to u a • DVDs • Etc. s simplesmente. precisamos de circuitos eletrônicos chamados de portas lógicas. e cada nível representado por um número binário equivalente ao número do nível de tensão naquele ponto. R . ○ ○ ○ ○ ○ 130/26 . • Relógios digitais Para sabermos como funciona um relógio digital ou outro sistema digital qualquer.Instituto Monitor Cópia não autorizada. Cada porta é formada por um circuito eletrônico d como chaves controque tem como base transistores funcionando o t ladas. • Transistores formam portas v r • Portas lógicas formam e circuitos lógicos. s. a Sistemas digitaisd podem ser: a iz • Microcomputadores r o t • CD-players au • Videogames o ã • Telefones celulares n Sinal senoidal recortado. VALOR BINÁRIO CORRESPONDENTE A CADA NÍVEL 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 DIGITALIZADO ANALÓGICO a i óp C s o it e ir d Para trabalhar com os sinais digitais. precisamos conhecer as técnicas digitais. Assim: s o d alógicas. que nos mostram como ligar portas lógicas de modo a obtermos os resultados desejados. Reservados todos os direitos autorais.

.. . a) 43 . i a r to u a 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada.... Reservados todos os direitos autorais... Exercícios Propostos 1 . au o ã n a i p ó C s o d o t os s o Valor it DECIMAL e BINÁRIO r i d HEXADECIMAL s. t .Converta os seguintes números decimais em binário e hexadecimal. Reservados todos os direitos autorais.Cópia não autorizada. 512 256 128 64 32 16 8 4 2 1 s o d a v r e s e R .. 512 256 128 r o . a b) 111 d a iz64 32 16 8 4 .. ○ ○ ○ ○ ○ 130/27 .. ...

.... . ... .. 512 256 128 64 32 16 8 4 e) 127 ..... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL d) 5 ...Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/28 . c) 200 .. .... Reservados todos os direitos autorais.. i a r to u a Valor DECIMAL BINÁRIO HEXADECIMAL 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada. . a d a iz r o t au 128 64 32 16 8 s o d o t 2 s o1 s o it e r di s. Reservados todos os direitos autorais. 512 a i óp C 256 o nã s o d a v r e s e R ..

..... .... a d a iz r h) 15 o t .. Reservados todos os direitos autorais. 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL g) 31 .. i a r to u a Valor DECIMAL BINÁRIO HEXADECIMAL 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada. 512 256 u 128 64 32 16 8 4 a . Reservados todos os direitos autorais... ... ○ ○ ○ ○ ○ 130/29 . .... o ã . n a i p ó C s o d o t 2 s o1 s o it e r di s.Instituto Monitor Cópia f) 63 não autorizada. 512 256 128 64 32 16 8 4 s o d a v r e s e R . . ..

. a HEXADECIMAL i óp C 2 2 s.. 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL o ã .Instituto Monitor Cópia i) 7 não autorizada.... ... . HEXADECIMAL o d a v r e es R . i a r to u a Cópia não autorizada..Converta os seguintes números binários em decimal e hexadecimal: os a) 100000 s o . BINÁRIO s .. Reservados todos os direitos autorais.. a d za i r o t b) 100 au ...... .. 512 256 128 64 32 16 8 4 d2 1 Valor DECIMAL o t . Reservados todos os direitos autorais. BINÁRIO n ... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL s o it e ir d 2 . ○ ○ ○ ○ ○ 130/30 .

.. 512 256 u 128 64 32 16 8 4 a . a d a iz r e) 1111 o t ... 512 256 128 64 32 16 8 4 s o d a v r e s e R .. i a r to u a Valor DECIMAL BINÁRIO HEXADECIMAL 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada. Reservados todos os direitos autorais. . o ã . ...Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais...... . 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL d) 111112 . c) 10100 2 . .. n a i p ó C 2 s o d o t 2 s o1 s o it e r di s..... ○ ○ ○ ○ ○ 130/31 ..

a d za i or t au o ã n a i p ó C 2 s o d o t 2 os s o it e r di s... 512 256 128 64 32 16r 8 4 e . Reservados todos os direitos autorais... . .. f) 111não 2 .. es R . i a r to u a 1 Valor DECIMAL BINÁRIO HEXADECIMAL Cópia não autorizada.Instituto Monitor Cópia autorizada. .. Reservados todos os direitos autorais... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL BINÁRIO HEXADECIMAL s o d g) 101010 a v .. ○ ○ ○ ○ ○ 130/32 ...

O que significa Mundo Digital? s o ___________________________________________________________________________ s ___________________________________________________________________________ o d ___________________________________________________________________________ to ___________________________________________________________________________ s o ___________________________________________________________________________ d a v r e s e R . a d a iz r o t au o ã Anotações/dicas n a i p ó C Cópia não autorizada. ○ ○ ○ ○ ○ 130/33 .Instituto Monitor Cópia não Reservados os binário? direitos autorais. 3 .Por que autorizada. s i 4 .Por que precisamos de circuitos que convertam binário para decimal? a r ___________________________________________________________________________ to ___________________________________________________________________________ u a ___________________________________________________________________________ s ___________________________________________________________________________ to i ___________________________________________________________________________ re i d 5 . precisamos de circuitos que convertamtodos decimal para ___________________________________________________________________________ ___________________________________________________________________________ ___________________________________________________________________________ ___________________________________________________________________________ ___________________________________________________________________________ . Reservados todos os direitos autorais.

O que é uma Porta Lógica? s o d A lógica combinacional era muito utilizada na automatização de máquinas elétri. por que não colocar os circuitos lógicos todos juntos e integrá-los? ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ As principais funções lógicas são: • INVERSORA (INVERTER) Surgiram os primeiros circuitos integrados (CIs). n Vistas de um Circuito Integrado a i p seguinte na evolução era fabriO passo ó car umC circuito completo miniaturizado. onde relés abriam e fechavam. a idéia era substituir r o por circuitos tos lógicos baseados em trelés baseados em transistores. consumiriam menos energia. ou i d comum encontrarmos várias dessas portas seja. 130/35 . resistores e capacitores. Reservados todos os direitos autorais. dos circuitos integrados de transistores. Funções Lógicas e Portas Lógicas Portas Lógicas ○ ○ 3 que eram feitos de transistores. podemos re é muito pequeno. au Ocupariam um espaço menor. Como o espaço i ocupado por uma porta ter números decimais em binários. tecnologia que pero mitiu o desenvolvimento dos microcomputas dores. lição s. mais tarde.va r cas industriais. num mesmos CI. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ autorais.Cópia não autorizada. Já 2. resistores e a capacitores encapsulados num único invóluAgora que você já conhece a lógica binás cro que cumpre uma função lógica específiria do mundo digital. hoje. a Com o advento dos semicondutores eo d PLANTA a surgimento dos transistores funcionando iz os circuicomo chaves. já aprendeu a converto ca. e numa seqüência lógica e ordenada. se2 3 4 5 6 7 8 1 o riam mais baratos. se tornariam os microCópia não Reservados todos os direitos • OU (OR) computadores de autorizada. contro16 15 14 13 12 11 10 9 es lando os motores e acionadores. é lógica após a integração passar para o estudo das Portas Lógicas. o ELEVAÇÃO d o t 1. desenvolvidos para as calculado• E (AND) ras que. teriam vida útil maior que ã a dos relés. i a r Uma porta lógica nada mais Introdução toé que um ciru cuito integrado de transistores. R . etc.

que tem um símbolo gráfico que a representa em esquemas de sistemas digitais. s o it e A saída desta porta seguirá o nome da sua ir função lógica. Chamaremos isso de nível lógico ou estado lógico. cada porta é composta de no mínimo duas entradas e uma única saída. autorais. reo d lacionando as combinações entre as entraEstas entradas de variáveis são represeno t das. diremos que ela está em “nível lógico zero” ou “estado lógico zero” e. etc. diremos que ela está em “nível lógico um” ou “estado lógico um”. Cada entrada de uma porta receberá uma variável. todos os direitos Combinando as funções lógicas Reservados princiCom exceção do inversor. As t u duas condições desta lâmpada podem ser: a E o ã . Variáveis r circuitos lógicos digitais. D = 1 significará lâmpada apagada. que só tem pais.Acesa ou Apagada (duas condições opostas). s Verdade que mostra como ela funciona. ○ ○ ○ ○ ○ Cópia não autorizada. NOU EXE EXOU ○ ○ D = 0 pode significar lâmpada acesa. ó NE C ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. Não importa a ordem 0 ou 1. mas sim que uma condição seja contrária à outra. B. quando a variável for 0.Boa ou Queimada (duas condições opostas). Cada porta lógica tem um circuito inted grado. D = 0 significará lâmpada queimada. Assim. d a iz INVERSORA Exemplo: uma condição de lâmpada pode ser r o uma variável. que pode assumir valor 0 ou 1 (binário). ○ ○ uma entrada. n OU a D = 1 pode significar lâmpada boa e.). representada pela letra D. onde nós a encontramos para formar va 3. C. G. tadas através de letras maiúsculas (A. F. por conseqüência. d resultando em saída igual a 0 s ou 1. s o D. E. ○ ○ ○ ○ ○ ○ ○ ○ ○ Cada função lógica tem uma porta lógica associada a ela. quando for 1. que possa assumir somente duas condições a FUNÇÃO LÓGICA SÍMBOLO opostas. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ . portani p to. Respectivamente “nível lógico zero” e o Cada porta lógica tem uma Tabela da “nível lógico um”. temos: • NE (NAND) • NOU (NOR) • EXE (EXCLUSIVE AND – EXAND) • EXOU (EXCLUSIVE OR – EXOR) Cada função lógica tem uma característica e pode ser expressa por meio da Álgebra de Boole e sua expressão booleana. e es Vejamos tudo isso então: Variáveis representam qualquer coisa R . ○ ○ ○ 130/36 ○ ○ ○ ○ ○ ○ ○ ○ ○ . Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada.

○ ○ ○ 130/37 ○ ○ ○ ○ ○ ○ . não?! ○ ○ ○ ○ a) Tabela da Verdade para 1 variável: A 0 1 S ○ ○ ○ ○ ○ ○ ○ b) Tabela da Verdade para 2 variáveis: A 0 0 1 1 B 0 1 0 1 S s o it e r A Tabela da Verdade relaciona as difec) Tabela da Verdade di para 3 variáveis: rentes combinações entre as variáveis. Ficou claro.. Começando valores. Reservados todos os direitos autorais. Tabela da Verdade número de variáveis 1 2 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. é lógico que se uma condição é um a outra será zero. A 0 1 0 s quantidade de linhas desta Tabela depende o 0 1 1 d do número de variáveis que você tem. ○ ○ ○ ○ ○ Cópia não autorizada. Já sabendo do número de variáveis e calnações possíveis entre um determinado nút upodem assumir dois culando o número de linhas.Instituto Monitor Cópia não autorizada. sA B C S o d 0 0 0 A Tabela é composta de uma coluna para o 0 0 1 t cada variável e uma coluna para a saída. moss trando como fica a saída para cada uma destas o combinações. Se podemos ter somente duas condições (binário). alternando de quatro em C binações possíveis. Assim: o pelo 0. Começando pelo 0. 32. Reservados todos os direitos autorais. e você já estará aplicando a lógica. alternando de oito em oito linhas. 4. 4. ou é zero. quatro linhas. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ • Para três variáveis: 23 = 8 linhas ou 8 combinações possíveis. Número de linhas = 2 a ad se aplica Este cálculo é o mesmo z que Construir uma Tabela da Verdade é simquando desejamos saber o número ri de combio ples. comece pela vamero de variáveis quea só riável mais à direita na tabela. Passe para a próxima coluna à esquer• Para uma variável: 2 = 2 linhas ou 2 combia da. • Para quatro variáveis: 24 = 16 linhas ou 16 combinações possíveis. 8. vá alternando com o 1 de linha para ã n linha. 64. seu oposto será o zero. E assim por diante.. alterne com o 1 a cada i nações possíveis. Não importa quem seja considerado um. p duas linhas. 16. ○ ○ ○ ○ A alternância de 0 para 1 de coluna para coluna segue a ordem: 1. Repita para a próxima. 2. a 1 0 0 v 1 0 1 r Podemos calcular o número de linhas de e 1 1 0 uma tabela da verdade da seguinte forma: es 1 1 1 R . Não existe meio termo em digitais: ou é um. Repita o procedimento para a ó variáveis: 2 = 4 linhas ou 4 com• Para duas próxima coluna.

A Álgebra de Boole relaciona símbolos e estabelece as funções lógicas como expressões matemáticas. chamamos de barrado e quando a variável aparecer com valor 1 chamamos de variável R . sem barra.2 Função E e Porta E (AND) za i r o E. ã n Dessa forma: se A = 1 e B = 1. então S = 0 s o d Função Porta Lógica Expressão Tabela da Verdade o t s A S o Inversora S=A 0 1 d a 1 0 v r e Quando a variável aparecer es com valor 0. 5. desenvolveu estudos matemáticos sobre a lógica. Expressão Booleana George Simon Boole (1815-1864). temos: 5. inverte o estado lógico da entrada. i a r to u a E S=A. matemático inglês.1 Função Inversora e Porta Inversora s o it e Representamos uma variável invertida colocando sobre ir ela uma d barra. a d 5. como o nome diz. ○ ○ ○ ○ ○ 130/38 . Dessa forma: os Se: A = 1. Aplicando este estudo aos sistemas digitais. p ó C Função Porta Lógica Expressão Tabela da Verdade A função inversora. Reservados todos os direitos autorais. a partir de Aristóteles.).Instituto Monitor Cópia não Reservados todos os direitos autorais. s. Representamos a função E através o de um ponto (.B A 0 0 1 1 B 0 1 0 1 S 0 0 0 1 Cópia não autorizada.autorizada. qualquer outra coma i binação resulta em S = 0. então S = 1. ativa a saída somente quando t A função uma entrada au e a outra estiverem ativas. como o nome diz.

○ ○ ○ ○ ○ 130/39 . Represenã tamos a função NE através de uma barra sobre toda a função E. É o mesmo que colocar um inversor na saída da porta OU. i a r to u a A 0 0 1 1 B 0 1 0 1 S 0 1 1 1 NE S=A. Função Porta Lógica Expressão Tabela da Verdade OU S=A+B 5.B A 0 0 1 1 B 0 1 0 1 S 1 1 1 0 Cópia não autorizada.4 Função NOU e Porta NOU (NOR) A função NOU combina a função INVERSORA com a função OU. Reservados todos os direitos autorais. Função OU e Porta OU (OR) A função OU. A afunção Éo omesmo que colocar um inversor na saída da porta E.3 autorizada. s Expressão Tabela da Verdade o d a A B S v r 0 0 1 e s NOU S=A+B 0 1 0 e 1 0 0 R .Instituto Monitor Cópia não5. como o nome diz. n a i p Porta Lógica Expressão Tabela da Verdade óFunção C Função Porta Lógica s o d o t os s o it e r di s. Representamos a função NOU através de uma barra sobre toda a função OU. 1 1 0 a d a iz 5. ativa a saída quando uma entrada ou a outra estiverem ativas. Reservados todos os direitos autorais. Representamos a função OU através do sinal mais (+).5 Função r NE e Porta NE (NAND) o t u NE combina a função INVERSORA com a função E.

).7 Função EXE e Porta EXE (EXAND) A função EXE (exclusivamente E) só ativa a saída quando as entradas estiverem na mesma situação. Circuitos Integrados. óp C Isto recebe o nome de Circuito Lógico Combinacional. a d a Vale lembrar como o inversor na saída inverte a tabela da iz que. i aS A B r 0 o 0 t0 0 1 1 u a1 0 1 1 1 0 Na prática. r verdade. sabemosacomo representá-las através da Álgebra de Boole e como o a Tabela da Verdade para cada uma delas. Nosso próximo assunto será como identificar estes CIs. todospara os formar direitos ligá-los e quais suas Reservados características e limitações um autorais. EXE S=A B 0 1 0 s e 1 0 0 (coincidência) R 1 1 1 . excluindo os outros casos. estas portas vêm encapsuladas em componentes eletrônicos chamados CIs. Representamos a função EXE através de um círculo sobre o ponto ( . e trabalham com níveis de tensão representando níveis lógicos. A função EXOU (exclusivamente OU) só ativa a saída quando uma entrada estiver ativa ou a outra estiver ativa. o t u Já conhecemos cada uma das portas lógicas. s Expressão Tabela da Verdade o d a A B S v r 0 0 1 e . como Cópia não autorizada. suas funções. circuito combinacional. ○ ○ ○ ○ ○ 130/40 .6 Função EXOU e Porta EXOU (EXOR) todos os direitos autorais. a função NEXOU é a função EXE. fazer ã n Agora é que vem o interessante: vamos aprender a ligar essas a i portas umas nas outras.Instituto Monitor Cópia não autorizada. Reservados 5. Representamos a função EXOU através de um círculo sobre o sinal de mais ( + ). de modo a formar um circuito lógico. Função Porta Lógica s o d o t os s o it e r di s. Função Porta Lógica Expressão Tabela da Verdade EXOU não coincidência = Exclusiva S=A+B 5. excluindo os outros casos.

Porta Lógica é: to u ( ) a) um circuito integrado de transistores. Reservados todos os direitos autorais. de resistores e capacitores o dos num único invólucro de circuito que cumpres uma função lógica específica. s ( ) b)um circuito lógico de transistores. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/41 . encapsulados i d uma função lógica. num único invóo d lucro que não cumpre uma função lógica específica. encapsulados num to i único invólucro que cumpre uma função integrada específica. re ( ) c) um circuito integrado de transistores. a d za i or t au o ã n a i p ó C Cópia não autorizada. resistores e capacitores.Desenhe o símbolo e nomeie cada Porta Lógica o principal: d a v r e es R . resistores e capacitores. o t s 2 . num circuito único invólucro que cumpre especificamente s integrados. resistores e capacitores. Exercícios Propostos s. encapsula( ) d)um circuito de transistores. resistores e capacitores. ( ) e) um circuito integrado de transistores. i a r 1 . encapsulados a num único invólucro que cumpre uma função lógica específica.Cópia não autorizada.

d o t s o d a v r e es R . ) d)cada uma das portas lógicas. s o it 5 .Como conseguimos formar as Portas Lógicas NE e NOU? os direitos autorais. ○ ○ ○ ○ ○ 130/42 . Reservados todos 3 . o ( ) d)Para determinar a entrada do circuito. ) e) combinações de transistores lógicos. Reservados todos os direitos autorais. s ( ) c) Para converter de analógico para digital. a d za i or t au o ã n a i p ó C s.Circuitos combinacionais são: ) a) formados por Kombis feitas no Brasil. ) c) circuitos que combinam analógico e digital. ____________________________________________________________________________ ____________________________________________________________________________ ____________________________________________________________________________ ____________________________________________________________________________ 4 ( ( ( ( ( . i a r to u a Cópia não autorizada. s o ( ) e) Nenhuma das alternativas anteriores. ( ) a) Para mostrar como fica a saída da porta de acordo com as di ( ) b)Para combinar Portas Lógicas. ) b)ligações entre portas lógicas.Instituto Monitor Cópia não autorizada.Para que serve uma Tabela da Verdade? e rentradas da porta.

a Pegue suas variáveis e conecte-as às ens Variável: Ambiente o externo tradas de suas portas. ○ ○ ○ ○ ○ Cópia não autorizada. a lâmpada deve ficar acesa. Para auxiliar nesta taA lâmpada de saída S refa teremos o apoio da Álgebra de Booes R e le. res: toacesa ou apagada. vamos partir dos ó S = 1 é lâmpada acesa exemplos C mais simples de uso de portas lógiCircuitos Combinacionais ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 4 cas até os mais complexos: Exemplo 1 A expressão booleana é: S=A Ou seja. s o Agora. Reservados todos os direitos autorais. uma simples porta inversora resolve a situação.Cópia não autorizada. dos Circuitos Multiplexadores. Reservados todos os direitos autorais. Ligue as saídas destas t i portas às entradas de outras portas. e a saída seguirá a A saída lâmpada pode assumir dois valod lógica destas portas. Teremos uma única saída que A variável “Ambiente” pode assumir dois s está relacionada logicamente com as entraoou noite. como fazer com que a saída se Vamos chamar: d comporte de acordo com a nossa vonta. Funcionamento ã A = 1 é dia n a o funcionamento dos cirPara entender S = 0 é lâmpada apagada i p cuitos combinacionais. Pronto! Você já tem um circuito que s o combina portas lógicas. zfuncionamenNesta lição explicaremos i o r e os circuito dos circuitos combinacionais o Vamos definir: t de Boole. A lógica é a seguinte: se for durante o dia.a de? Esta é a importância de desenvolverr v O ambiente de variável A e circuitos lógicos. se for durante d a a noite . lição s. tos lógicos a partir da Álgebra u a A = 0 é noite o 1. Reúna Saída: Lâmpada re as saídas destas portas às entradas de uma i d última porta. i a r Desejamos que uma lâmpada Introdução to se acenda à u noite e fique apagada durante o dia. dos Diagramas de Veitch-Karnaugh . valores: dia das. ○ ○ ○ 130/43 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . a a lâmpada deve ficar apagada.

quando a variável A e a variável B estiverem a d em nível lógico 1 ao mesmo tempo. A lógica é a seguinte: se for dia e não chove. noite de B e o teto solar de S (saída). 1 0 É dia. a iz r Como tínhamos decidido anteriormente. Desejamos que o teto solar de nossa o t para: garagem fique aberto a maior parte do dia. A Tabela da Verdade ficaria: A B S Interpretação 0 0 0 Teto solar fechado. Desejamos que ele A = 1 é não chove se feche também a quando a noite chegar. não se muda mais. portanto. 130/44 s. então a saída teto solar deve estar aberto. s o d a v r e s e R Interpretando: a saída só vai a nível lógico 1 . Exemplo 2 s o it e r A expressãoiBooleana é: d s S = A . se chover. Esta distribuição de 1 ou 0 para qual caso é você quem estipula. pois é dia e não chove. e 1 se for dia . i óp chuva e noite B = 1 é dia Variáveis: C Saída: teto solar A variável chuva: pode ser 0 se estiver chovendo e 1 se não estiver chovendo. Não n éã só isso. Reservados todos os direitos autorais.o B s o O circuito lógico seria uma simples d o porta t E. portanto. pois não chove e é noite. A Tabela da Verdade é: Reservados todos ossolar direitos A saída teto : pode serautorais. A variável noite: pode ser 0 se for noite 1 0 0 Teto solar fechado. Uma vez determinado quem é o que. pois chove e é noite. Mas pode ser que chova! S = 1 é teto solar aberto o solar se feche automaqueremos que o teto ticamente. pois chove e é dia. Qualquer outra combinação entre as variáveis resultará em teto solar fechado. lâmpada apagada. 1 se estiver aberto e 0 se estiver fechado. i a r to u a . Cópia não autorizada. A S Interpretação 0 1 É noite.Instituto Monitor Cópia não autorizada. Chamemos as variáveis: chuva de A. lâmpada acesa. au Então. 1 1 1 Teto solar aberto . 0 1 0 Teto solar fechado.

Isto corresponde à priCópia não OU autorizada. ã somente a Tabela da Verdade. Isto corresponde à segunda parcela. a variável B for zero e a variável C for um. Trata-se de uma oporta OU (OR) com t i 0 0 1 1 quatro entradas.v r vel lógico 0. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Pronto! Este é o circuito combinacional das variáveis de entrada A. 1 ou 0. B for zero e ○ s. Reservados meira parcela. B e C representam qualquer coisa a las conforme manda a expressão: dcondições.B. que possa assumir somente duas a A Tabela da Verdade nos foi passada por um iz A B C r cliente.B. B e C que controlam a saída S. B e C.ad sativada ou desabilitada quando está em ní. Reservados todosAos direitos • a variável for um . a variável B for um e a variável C for um.B. mais cinco portas 0 1 0 0 de três entradas i cada 0 1 1 0 INVERSORASd (INVERTER). n S a i Da Tabela escrevemos a expressão boolep considerando apenas as situaana para a ósaída C ções em que a saída está ativa (nível lógico 1): ○ Sejam três variáveis quaisquer que possam assumir somente duas condições. O comportamento da saída em relação a cada uma das combinações entre as variáveis é representado pela Tabela da Verdade.C Interpretando: a saída S estará ativa quando: ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ • a variável A for zero. mais quatro portas E (AND) re uma. 130/45 . seguindo a Tabela da Verdade dada.C+A. Note a que não nos interessa saber o que são o as variáveis A. OU • a variável A for um. De posse destas portas lógicas. Isto corresponde à quarta parcela. ○ ○ ○ ○ todos os direitos autorais.B. Ele deseja que implementemos um o t que cumpra a circuito lógico combinacional u Tabela da Verdade. uma para cada s 1 0 0 1 variável barrada o na parcela. 1 ou 0. OU • a variável A for um. Seja uma saída que dependa da combinação entre essas variáveis e que também possa assumir somente duas condições. vamos supor que R as va.C+A. e es Neste exemplo. i a r to u A partir da expressão booleana o circuia A B C S to desejado pelo clientes fica facilmente visí0 0 0 0 vel. a variável B for zero e a variável C for um. Isto corresponde à terceira parcela.C+A. a variávelautorais. S=A.Instituto Monitor ○ Cópia3não Exemplo autorizada. a variável C for zero. 1 0 1 1 s 1 1 0 0 o d 1 1 1 1 o t s Dizemos que a saída está ativa quando o está em nível lógico 1 e dizemos que está de. basta ligáriáveis A.

a variável B for zero. OU i óp • a variável A for zero.D + A. a variável C for um e a variável D for um.D A. a variável C for zero e s o d o t os s o it e r di s.D + S =a A d.C.D + A. Exemplo 4 Sejam quatro variáveis quaisquer que possam assumir somente duas condições. Seja uma saída S que também possa assumir somente duas condições.B. OU C • a variável A for um. Reservados todos os direitos autorais.B. a variável B for um.B. a variável B for zero. OU ã • n a variável A for zero. 1 ou 0. ○ ○ ○ ○ ○ • a variável A for um.. a variável C for zero e a variável D for um.D + A. OU s o d a v r e s A expressão booleana para a saída será: e R . OU • a variável A for um.B. a variável B for um.B. a variável B for zero. Reservados todos os direitos autorais.C.B. OU 130/46 .C. Um cliente propõe a seguinte Tabela da Verdade: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 a a variável D for um.C. i a r to u a Cópia não autorizada. a variável B for um. 1 ou 0. a variável C for zero e ao variável D for zero.C.D + A.C. a variável C for um e a variável D for um.D + A.Instituto Monitor Cópia não autorizada.B.C a iza saída S estará ativa quando: r Interpretando: o t • a variável au A for zero. a variável C for um e a variável D for zero.

a variável B for um . A partir da expressão.a variável C for um e a autorais. 7 variáveis. etc. anotam-se quantas variáveis estão envolvidas. s to i re i d s o s o d De posse destas portas lógicas. ○ ○ ○ ○ ○ Cópia autorais. escreve-se a expressão e monnão Reservados todosbooleana os direitos ta-se o circuito lógico. Poderíamos seguir dando exemplos para 5 variáveis. variável D for um. montaseautorizada. basta to ligá-las conforme diz a expressão: s o d A B C D a v r e s e R . a variável A for um . uma Tabela da Verdade. O procedimento é sempre o mesmo: analisa-se a situação a ser controlada. a ad z ri o S t u a o nã • uma porta OU (OR) de 7 entradas (uma para cada parcela da expressão booleana). to u • 11 portas INVERSORAS (INVERTER) (uma para cada variável a barrada da parcela). i • 7 portas E (AND) de 4 entradas cada uma (uma para cada variáa r vel). fica fácil visualizar o circuito lógico. Ele é composto de: a i óp C s.Instituto Monitor Cópia não Reservados todos os direitos • autorizada. 130/47 . 6 variáveis.

um oposto ao outro. Exercícios Propostos s.Uma variável em lógica digital é definida como um evento que pode assumir: o ( ) a) somente dois estados. ( ) b) somente três estados. A = 0 é seco a d A = 1 é molhado za i r Chamaremos de B a o variável tempo. o d a caso: 3 . Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/48 . p ó C S = 0 é secador desligado S = 1 é secador ligado Cópia não autorizada. Reservados todos os direitos autorais.Cópia não autorizada.Monte a expressão booleana para o seguinte v r e Chamaremos de A a variável umidade es . qual a quantidade de linhas da Tabela da Verdade? to u ( ) a) 5 a ( ) b)10 s ( ) c) 16 to i ( ) d)32 re ( ) e) 64 i d s 2 . i a r 1 . s ( ) e) somente quatro estados. o t ( ) d) diversos estados. um oposto ao outro. t u B = 0 é dia a o B = 1 é noite ã n a i Chamaremos de S a saída secador. R . um oposto ao outro e outro o d ( ) c) somente um estado. sigual.Num sistema com 5 variáveis.

Instituto Monitor Cópia não éautorizada. i a r to u a Cópia não autorizada. Reservados todos os direitos autorais. r e A B C D S s e 0 0 0 0 0 R 0 0 0 1 0 .Monte a expressão booleana a partir v da Tabela Verdade passada pelo cliente. a 0 0 1 0 0 d 0 0 1 1 0 a iz 0 1 0 0 1 r 0 1 0 1 to1 u 0 0 1 1 0 0 1 1 a1 1 o 1 0 ã0 0 0 1 0n 0 1 1 1 ia0 1 0 1 p 0 1 1 1 ó1 C 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 s o d o t os s o it e r di s. ○ ○ ○ ○ ○ 130/49 . Reservados todos os direitos autorais. A situação a seguinte: Ligar o secador somente se for noite e estiver molhado. s o d a 4 .

C: s ( ) a) 1 Porta OU (OR) de 18 entradas. t au o ã n a i p ó C os s o it e r di s. e 6 Portas E (AND) de 3 entradas R e 8 INVERSORES (INVERTER ). s ( ) c) 1 Porta OU (OR) de 5 entradas. s o d+ A . B . B . 6 Portas E (AND) de 3 entradas a d e 8 INVERSORES (INVERTER ). C .C 5 . C + A . C + A . ○ ○ ○ ○ ○ 130/50 . B .Instituto Monitor Cópia não autorizada. B . r 5 e 7 INVERSORES (INVERTER e). . ( ) d)1 Porta OU (OR) de 6 entradas.Para a expressão booleana S = A . C + A . B o t + A . Reservados todos os direitos autorais. 12 Portas o E (AND) de 3 entradas e 8 INVERSORES (INVERTER). B . 1 Porta E (AND) de 6 entradas i e 8 INVERSORES or (INVERTER). ad vPortas E (AND) de 3 entradas ( ) b)2 Portas OU (OR) de 5 entradas. Reservados todos os direitos autorais. a ( ) e) 6 Portas OU (OR)z de 3 entradas. i a r to u a Cópia não autorizada.

C + A.Instituto Monitor Cópia não autorizada.B.B.C+A.B.C+A.C+ A.C+A.B. Reservados todos os direitos autorais.B. a d a iz r o t au s o d o t os s o it e r di s. i a r to u a Cópia não autorizada.B.Desenhe o circuito lógico para a seguinte expressão booleana: S=A. Reservados todos os direitos autorais. 6 . ○ ○ ○ ○ ○ 130/51 .C a i óp C o ã n s o d a v r e s e R .

Circuitos Integrados (CIs) to u com Portas Lógicas a Nesta lição você irá conhecer algumas s combinacionais portas lógicas e seus circuitos integrados. ainda. Reservados todos os direitos autorais. Mas onde escaracterísticas e condições de operação. Vejamos algumas delas: os s o Família de Portas Lógicas d TTL o 14 13 12 11 10 9 8 14 13 12 11 10 9 t 8 14 13 12 11 10 9 8 s Vcc NC Vcc Vcc o d a 7408 v 7400 7413 r e Gnd Gnd s Gnd NC e 1 2 3 4 5 6 7 1 2 3 4 5 6 7 R1 2 3 4 5 6 7 .Cópia não autorizada. as diversas famílias de portas tão estas portasir lógicas? Em circuitos inted lógicas. suas o Para formar circuitos it lógicas. i a r Introdução 1. ○ ○ ○ ○ ○ 130/53 . Coprecisamos de portas e nhecerá. lição 7404 Gnd 7411 ○ ○ ○ ○ ○ ○ s. grados. Reservados todos os direitos autorais. Dual Four-Input NAND Schmitt Trigger Quad Two-Input AND Gate Quad Two-Input NAND Gate a d 14 13 12 11 10 9 8 14 13 12 11 10 9 8 a 14 13 12 11 10 9 8 z Vcc Vcc Vcc ri o t 7414 7410 7402 au o Gnd Gnd Gnd ã 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 n 5 6 7 a i NOR Gate Quad Two-Input Hex Inverter Schmitt Trigger Triple Three-Input NAND Gate p ó 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 C Vcc Vcc NC Vcc ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 5 Localização das Portas Lógicas 7420 Gnd NC Gnd 1 2 3 4 5 6 7 1 2 3 4 ○ ○ 5 6 7 1 2 3 4 5 6 7 Hex Inverter Triple Three-Input AND Gate ○ ○ ○ ○ ○ ○ Dual Four-Input NAND Gate Cópia não autorizada. suas funções e limitações práticas.

Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/54 .Instituto Monitor Cópia não autorizada. 15 14 13 12 11 10 9 BCD to-7-Segment Decoder 14 13 12 11 10 9 Vcc 8 7486 Gnd 1 2 3 4 5 6 7 Quad 2-Input Exclusive OR Gate 1 2 3 4 5 6 7 CP1 MR1 MR 2 NC Vcc MR1 MR 2 CP2 NC 14 13 12 11 10 9 8 7 4 9 0 Q0 Q3 Gnd Q1 Q2 Dual D-Type Positive Edge-Triggered Flip-Flop Dual JK Flip-Flop Decade Counter Cópia não autorizada. a d K1 16 1 CLR1 14 a Vcc z 1 CK1 i r Q1 PRE1 15 2 2 D1 CLR2 o13 t CLR1 3 7 Q1 14 3 CK1 D2 au 12 7 J1 4 4 Gnd 13 4 PRE1 4 ãoCK2 11 n K2 Vcc 12 5 7 10 7 5 Q1 PRE2 a CK2 6 6 Q2 11 pi 4 Q2 9 6 Q1 ó Q2 PRE2 10 7 C Q2 7 8 Gnd 8 CLR2 J2 9 s o 8 d to 7 os o tA i 8 re Gnd i d 7 igs BI/RBO 4ora a t b RBI 4 u a D s 8 c d e . Reservados todos Família de Portas Lógicas TTL os direitos autorais. 14 13 12 11 10 9 Vcc NC 8 14 13 12 11 10 9 Vcc NC NC NC 8 7421 NC Gnd 7430 Gnd 1 2 3 4 5 6 7 B C LT Vcc f 16 1 2 3 4 5 6 7 1 2 3 4 5 6 7 Dual Four-Input AND Gate 14 13 12 11 10 9 Vcc Eight-Input NAND Gate 14 13 12 11 10 9 Vcc 8 8 7425 Gnd 7432 Gnd 1 2 3 4 5 6 7 1 2 3 4 5 6 Dual Four-Input NOR Gate With Strobe 14 13 12 11 10 9 Vcc Quad Two-Input OR Gate 14 13 12 11 10 9 Vcc 8 s o d 7437 7427 a v r Gnd Gnd e 1 s 2 3 4 5 6 7 1 2 3 4 5 6 7 eTwo-Input Quad NAND Buffer Triple Three-Input NOR Gate R .

○ ○ ○ ○ ○ 130/55 . Reservados todos os direitos autorais. 1 2 3 4 5 6 7 CP1 NC NC NC Vcc MR1 MR2 CP0 NC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 DS P0 P1 P2 P3 S Vcc O0 14 13 7 4 9 2 Q0 Q3 Gnd Q1 Q2 Gnd Decade Counter 14 13 12 11 10 9 Vcc 8 14 13 12 11 10 9 Vcc Quad Exclusive OR/NOR Gate s o d 74125 74126 a v r Gnd Gnd e s 1 2 3 4 5 6 7 1 e2 3 4 5 6 7 R Quad 3-State Buffers Quad 3-State Buffers . 8 74132 Gnd 1 2 3 4 5 6 7 QUAD 2-Input Schmitt Trigger NAND Gate 16 15 14 13 4 16 15 14 13 12 11 10 Vcc NC D 3 2 1 9 A B 9 74147 6 7 8 C 12 11 10 9 1 5 Gnd 2 3 4 5 6 7 8 8 Gnd O6 10-line-to-4-line and 8 line-3-line Priority Encoder 1 of 8 Decoder/Demultiplexer Cópia não autorizada. a d Vcc za 1 A i 2 O A or 16 15 14 13 12 11 10 9 t 7 O 3 A Vcc au 4 O 4 E o ã 74135 1 O n 5 E a 3 O i 6 E Gnd p 8 O 1 2ó 3 4 5 6 7 8 O 7 C 0 1 2 0 1 2 3 4 5 1 2 3 7 s o d 8o t 4-Bit Shift-Register os 14 13 12 11 10 9 Vcc it e r di O1 12 is 7 a 4 O2 or11 ut 10 9 a O3 5os CK1 9 CK2 8 .Instituto Monitor Cópia não autorizada. Reservados todos Família de Portas Lógicas TTL os direitos autorais.

Instituto Monitor Cópia não autorizada. Reservados todos Família de Portas Lógicas TTL os direitos autorais. a d a V V iz r o t 4049 4070 au o V ã n a i Hex Inverter Quad Two-Input Exclusiv OR Gate p ó C S1 2 2 DD 7 4 1 5 1 I5 I6 I7 S0 7 4 1 7 5 s. i a 12 D r o O t 11 u a 10 O D3 2 2 O3 DD SS VSS DD DD SS VSS VDD 4071 VSS 4081 VSS Cópia não autorizada. Reservados todos os direitos autorais. 1 2 3 4 5 6 7 I3 I2 I1 I0 Z Z E Vcc I4 16 15 14 13 12 11 10 1 2 3 4 5 6 7 MR O0 O0 D0 D1 O1 O1 Vcc O3 16 15 14 13 VDD s o 9 8 Gnd S 8 Gnd t CK 9 i re i 8-Input Multiplexer Quad d D Flip-Flop s o Família de Portas Lógicas CMOS s o d o V V t s o d 4011 4001 a v r e V es R Quad Two-Input NAND Gate Quad Two-Input NOR Gate . Quad Two-Input OR Gate Quad Two-Input AND Gate ○ ○ ○ ○ ○ 130/56 .

A figura a seguir mostra as características de operação de uma porta lógica pertencente à família TTL. Reservados todos os direitos autorais. os valores de tensão são bem específicos. a d a iz r o LÓGICO NÍVEL t 1 au VOH (min) s o d o t os s o it e r di s. cada saída de porta lógica pode se ligar a infinitas entradas de outras portas lógicas.1 Limitações das Portas Lógicas 1ª) Na prática. Reservados todos os direitos autorais. 3ª) Conforme a família de circuitos integrados lógicos com que se trabalha. Por exemplo: uma saída de porta com fanout = 3 pode ser conectada a. não podemos deixar entradas em vazio. i a r to u a NÍVEL LÓGICO 1 VIH (min) VNH Faixa de indeterminação VOL (máx) VNL VIL (máx) Faixa de indeterminação NÍVEL LÓGICO NÍVEL LÓGICO 0 Faixas de tensão na saída 0 Níveis de tensão na entrada Cópia não autorizada. 3 entradas de outras portas lógicas. seja um ou zero. no máximo. em Digitais. operando dentro destas faixas. a i óp C o ã T nE N S Ã O s o d a v r e s e R . 1.Instituto Monitor Cópia não autorizada. Na prática o que ocorre é que os componentes internos (transistores) não suportam fornecer tanta corrente elétrica. Isto significa que sempre devemos garantir um nível lógico à entrada de uma porta. 2ª) Teoricamente. não há garantia de operação segura. É importante observar a faixa não permitida e de indeterminação para as tensões que representam os níveis lógicos de entrada e saída. Esta característica chama-se fanout que é a capacidade de uma saída de porta se ligar a outras entradas de portas. ○ ○ ○ ○ ○ 130/57 . ficando sua conexão limitada a apenas 3 ou 4 outras entradas.

0 V ut 1.5 1.6 V 1.0 2. R . I : corrente ide r I : corrente o de saída correspondente ao nível baixo t au Família TTL AC o Condições de Operação Recomendada nã 3.2 r GND GND GND GND i 0 0 0 0 d 0 GND LVTTLs 5V CMOS 2.8 V V o V 0. Rail-to-Rail 5V Larger Noise Standard TLL ALVC.5 V 1. AHC. ALVT o LV.5 2.5V CMOS 5VTTL ETL LVT. r e V : tensão mínima que garante s nível 1 na saída. o d V : tensão máxima que garante nível a 0 na entrada.5 UNIT V V V V V mA mA ns/V o VIH VIL VI VO IOH IOL ∆t/∆v TA Cópia não autorizada.5 V i V V V 0.s o HCT d o V : tensão de alimentação. a I : corrente de entrada correspondente ao nível baixo.4 r V 2.5 2 125 C ○ ○ ○ 130/58 . d a z saída correspondente ao nível alto.Instituto Monitor Cópia não autorizada.5 1.4 2.7 1. i V 2. Comparando os Níveis de Tensãotodos de Chaveamento 5V 4.44 VCC VOH 5V VCC 5V VCC a i óp CV CC s.5 2 0. AC Margins ABTE ABT.5 0. AHCT.5 V V V a V 1. I : corrente de entrada correspondente ao nível alto. e V : tensão máxima que garante nível 0 na saída.4 V e 0.4 1. ALVC.4 2.4 0.8 0 0 VCC VCC -24 24 0 8 -40 85 MÁX 5. Reservados os direitos autorais.8 0 0 VCC VCC -24 24 0 8 SN74ACT00 MÍN 4. -55 ○ ○ Supply voltage High-level input voltage Low-level input Input voltage Output voltage High-level output current Low-level or current Input transition rise our fall rate Operating free-air temperature 4.8 0.4 0. Reservados todos os direitos autorais. ALVT HC.5 VIH VCC OH IH IND OH OH IH IH IL IND IL IND IND IND IL IL IL OL OL OL OL OL CC IH IL IND OH OL IH IL OH OL SN54ACCT00 MÍN MÁX 5.2 s V 0. LVC.3 o V V 2. t s V : tensão mínima que garante nível 1 na entrada.5V a V V V 2.3V VCC OH IH 3.7 t 0. v V : Nível de tensão indeterminado (valor não permitido).

0 s o d o t 14.0 11.0V VDD = 15V.0 4.0.64 .004 0. VIN = VDD or VSS VDD = 15V.05 0.Instituto Monitor Cópia não autorizada.8.51 .6 4.2.5 7.95 14. Reservados todos os direitos autorais.3 .51 1.0 4.5V VDD = 10V.10 . VO = 0.4 .25 0.10 10 -5 .0 0. VO = 9.5 3.9 .0 7.005 0 0 0 IDD Current Low Level VDD = 5V VDD = 10V VDD = 15V O < 1 µA VOL Output Voltage 0.25 0.25 . o ã n As especificações do quadro referem-se às características com CIs operando em coletor fechado (toten-pole).50 1. VO = 1.5V VDD = 10V.88 .4 os 5 10 15 2 4 6 3 6 9 0. vem ser colocados em nível alto (high) ou baixo (low) para prevenilos de flutuação (isto é.1. VIN = VDD or VSS -55o C Mín Máx 0.5V VDD = 5V. sUnits i Máx Mín Máxa or t au s o it e r di +125oC 0.0.0 1.1.05 0. Família CMOS Características em Corrente Contínua (CD4001BM.25 8.2 .0 0.0V VDD = 15V.10 0.95 14.05 0.95 9.05 0.0 3. a d za i or t au VDD = 10V.5V 1. A família TTL pos- r e es R . VIN = 15V 11.0 .0.36 0.05 0.8 .0.88 2. VIN = 0V VDD = 10V. VO = 4. que são semelhantes aos blocos que operam em coletor fechado C (totem-pole).95 1.2 VDD = 10V.5V VDD = 15V.5 3.4.8 .36 .4 .95 9.6V IOH IIN Current (Note 3) Input Current a sui blocos lógicos com construção em coletor aberto (open colleci óp tor). Observe também que nos CIs da família CMOS.005 0.0 11. incerteza entre nível lógico um ou zero).95 3. Reservados todos os direitos Observe nota do fabricante : pinos de entrada não utilizados de.9 2.0 Low Level VDD = 5V.autorais. VO = 9.5 15 30 µA µA µA V V V V V V 1.10 -5 Cópia não autorizada. VO = 1.0 V V V V V V mA mA mA mA mA mA µA µA 0.05 0.50 1.0.1.5V VIL Input Voltage High Level VDD = 5V. VIN = VDD or VSS VDD = 10V.3.0 0. CD4011BM) Símbolo Parâmetro Quiescent Device Condições VDD = 5V.95 4.4 .5V VDD = 15V.95 1.05 4.5 3.0 VIH Input Voltage Low Level Output IOL Current (Note 3) High Level Output VDD = 5V. VDD equivale ao Vcc do TTL e VSS equivale ao GND.5V VDD = 5V. VO = 4.64 s o d a v 4.5 7.4V 3.95 High Level VDD = 5V VDD = 10V VDD = 15V O < 1 µA VOH Output Voltage 9. VO = 0. VO = 1.0 0.2.0.3 3.10 0.05 4. VO = 13.6 . com a única diferença de não terem o resistor de coletor quando ligados ao +VCC (resistor de pull-up). ○ ○ ○ ○ ○ 130/59 .05 +25oC Mín Typ 0. VO = 0.0. VO = 13.5 7.

2. d o saída ordem de alguns miliampères (mA). uma porta lógica com fan-out t da a Quando situação se inverte. esquentam muito. Surgiu então a Faor mília TTL (Transistor t Transistor Logic).s sendo reconhecida a saída com nível mo de entradas de circuitos lógicos que uma o lógico um e capaz de fornecer corrente de saída pode alimentar de maneira confiável.10%. o Transistor Bipolar d de Juna ção (TBJ) era a única opção para fabricar cirz i cuitos integrados lógicos.: a linha 54XX é de uso militar. toten-pole (coletor fechado). a No princípio. porém também contamos com as de uma porta em autorizada. Famílias de Circuitos r e Integrados Lógicos s Vcc e 2. saídas em open-collect ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 130/60 ○ ○ ○ ○ ○ ○ ○ . u Estes Circuitos Integrados foram padronizasaída a dos para trabalhar o com tensão de alimentação de +5 volts e interpretar que nível lógico ã zero é 0 volt (ou n GND) e que nível lógico um é a i +5 volts.1. A tolerância destes componentes era p de +/. Reservados todos os direitos autorais. Outra característica é a configuração das saídas no que diz respeito à parte eletrônica. Cópia não Reservados todos os direitos autorais. 2. O fan-out é também denominado fator de Isto faz com carga. com limites de tensão. s i Schottky 54S / 74S 3 20 altíssima a velocidade r to Low Power Schottky 54LS / 74LS 10 2 baixíssimo u consumo a s to i Obs.1 Toten-Pole ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ gnd Totem-Pole Este é o tipo de saída mais comumente A figura a seguir mostra como é a saída encontrado. sendo definido como o número máxio que a saída apresente tensão de +5 volts. pode alimentar até 10 entradas lógicas s o transistor saturado com o emissor aterrado. corrente e temperatura mais rígidos. padrão. Consumo de Tempo de atraso Versão Família TTL Standard Low power High speed Identificação da série ○ ○ de propagação por porta (ns) ○ ○ ○ ○ potência por porta (mW) 10 1 22 Observações comum baixíssimo consumo alta velocidade 54 / 74 54L / 74L 54H / 74H 10 33 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . d capaz de receber corrente externa da ordem a v de alguns miliampères. Por exemplo.1 Família TTL (Transistor Transistor Logic) R . e A linha 74XX é de uso geral civil. são sensíveis à alteraC 6 + 5V ção da tensão de alimentação. Fan-out: 10 (típico). teremos um de 10.Instituto Monitor Cópia não autorizada. ir d Sempre um s dos transistores estará saturado. Estes CIs consomem muita eneró gia.

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais.
2.1.2 Open-Collector A figura a seguir mostra a saída com um coletor de transistor sem conexão alguma, chamado coletor aberto (open-collector ). Este tipo de saída pede que coloquemos externamente ao CI um resistor de pull-up.
Vcc
+ 5V
○ ○

2.2 Família CMOS Os avanços dos semicondutores desencadearam uma nova técnica na fabricação de transistores, os Transistores de Efeito de Campo (FET- Field Effect Transistor). Os CIs de portas lógicas fabricados com estes transistores permitem uma gama de tensões de alimentação, indo de +3 V até +15 V. Seu consumo de energia é extremamente reduzido, aquecem pouco ou nada e são baratos. Antigamente, eram sensíveis a qualquer descarga elétrica e queimavam ao simples toque das mãos. Atualmente já vêm com proteção de diodos contra descargas elétricas e tornaram-se confiáveis. Constituem a base dos modernos microprocessadores Intel, Motorola, Zilog, National, etc.

Resistor de Pull-up Saída

s cida como 40XX. o gnd d a Open-Collector v As informações sobre estes CIs são forner cidas pelos seus fabricantes através dos data e s books, que são livros de dados ou livros de ine formações. Neles encontramos todos os detaO resistor de pull-up é colocado entre o +5 R . lhes elétricos, informações sobre como ligá-los, V e a saída da porta. Sua função é fornecer um a d Quando o quais os limites de tensão, corrente e tempecaminho para a corrente elétrica. a ratura. Qual o invólucro, pinagem, etc. transistor está cortado, não flui corrente eniz tre coletor e emissor. Assim, r no pino de saída, o Com a Internet você acessa facilmente t teremos a tensão de +5 V, que é interpretada estas informações através dos sites dos facomo nível lógico 1. Quando au o transistor está bricantes: http://www.ti.com (Texas Instrusaturado, a corrente flui entre coletor e emiso ments ) e http://www.national.com (National sor limitada pelo ã resistor de pull-up, e a tenn Instruments Semiconductors). são medida na saída é aproximadamente 0,3 a i volts, que corresponde a um VCE saturado e é p Por fim, vale lembrar que a pinagem de interpretada como nível lógico 0. ó um CI qualquer segue um padrão: C
No mercado é conhecida como a Família 74XX. Esta família evoluiu e agregou melhoramentos, surgindo as sub-famílias 74LXX, 74LSXX, 74HXX e 74SXX.
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

s o d o t No mercado a família destes CIs é conhe-

os

s o it e r di

s. i a r to u a

• Marca de referência apontada para a esquerda. • O pino inferior esquerdo é o pino de número 1.

○ ○

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○

130/61

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos • Seguindo em sentido anti-horário, temos a ordem crescente da autorais.
numeração dos pinos. Veja a figura: 16 15 14 13 12 11 10 9

1

2

3

4

5

6

7

8

14

13

12

11

10

9

8

a i óp C

o ã n

s o 1 2 3 4 ad 5 v r e s 8 7 e6 5 R . a d a iz r o t au
1 2 3 4

s o d o t
6 7

os

s o it e r di

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/62

Cópia não autorizada. Reservados todos os direitos autorais.

Exercícios Propostos
1 ( ( ( ( ( - Onde encontramos as portas lógicas? ) a) Em lojas de material para construção. ) b)Nos espaços lógicos. ) c) Em circuitos integrados. ) d)Em transistores. ) e) Nenhuma das alternativas anteriores.

2 - Os tipos de tecnologia empregados na fabricação de portas lógicas são: ( ) a) TTL (Transistor Transistor Logic) e CMAIS. ( ) b)TTL (Transistor Transistor Logic) e CMENOS. ( ) c) TTL (Transistor Transistor Logic) e CMOS. ( ) d)TTL (Transistor Transistor Logic) e TTL (Transistor Transistor Logic). ( ) e) TTL (Transistor Transistor Logic) e SEMOS.

s o d a 3 - Por que não podemos deixar entradas de v portas lógicas digitais sem conexão? r ( ) a) Para não nivelar a entrada com ea saída. s ( ) b)Para garantir um indeterminado lógico para elas. e nívelerrada ( ) c) Para que não haja uma interpretação do nível lógico de entrada. R . ( ) d)Para que não haja uma interpretação correta do nível lógico de saída. a anteriores. ( ) e) Nenhuma das alternativas d a z i 4 - Numere os pinos dos CIs dados: or t au o ã n a i p ó C

s o d o t

os

s o it e r di

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/63

○ ○ ○ ○ ○ 130/64 . a d a iz r o t au o ã n a i p ó C Cópia não autorizada.Instituto Monitor Cópia não Reservados todos os edireitos autorais.O que é um data book? to _____________________________________________________________________________ u a _____________________________________________________________________________ s _____________________________________________________________________________ to i _____________________________________________________________________________ re i _____________________________________________________________________________ d _____________________________________________________________________________ s o s 7 . i a r 6 . diferença de tensão de alimentação para os CIs TTL CMOS? _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ s. 5 .Qual é a autorizada.Qual é a diferença entre os CIs da Família 54XX e o 74XX? d _____________________________________________________________________________ to _____________________________________________________________________________ s o _____________________________________________________________________________ d _____________________________________________________________________________ a v r _____________________________________________________________________________ e s _____________________________________________________________________________ e R . Reservados todos os direitos autorais.

re tentaremos reduzi-las e. nã Boole. Reservados todos os direitos autorais. uma solução pode Já sabemos onde estão estas portas lógis ser utilizar mapas e tabelas na minimizacas para que possamos montar um circuito o ção da expressão booleana e. O resultado desse procedimento z se Circuito Equivalente Minimizado . Já sabemos desenhar o circuito combizir o circuito s nacional entre portas lógicas através das exo pressões booleanas que vieram das Tabelas s de Veitch e Mapas de Karnau2ª) Diagramas da Verdade. podem reduzi-las. se aplicados às expressões booleanas. mas nenhuma deNesta lição vamos apresentar as técnicas au las é definitiva a ponto de dispensar as outras. do d lógico eletrônico digital. a pergunta é: será possível e 3ª) Circuitos Multiplexadores: quando uma s fazer um circuito lógico que utilize menos e solução simples e econômica é necessáportas lógicas para a mesma Tabela da VerR ria. portanto. a 1. s. lição Boole. nesta lição. atrao 1ª) Álgebra de Boole: t trabalhando matematii vés da Tabela da Verdade. ○ ○ ○ 130/65 ○ ○ ○ ○ ○ ○ ○ ○ ○ . i a r Para descobrir se um circuito Introdução to pode ser u minimizado. Reservados todos os direitos autorais. utilizaremos algumas técnicas: a Já sabemos expressar uma situação lógis ca entre variáveis para uma única saída. matemático inglês. de forma que não seja possível reduzi-lo ainda mais. redui d lógico final. ri o Cada uma destas técnicas têm sua aplit cação na Eletrônica Digital. a chamaco. dispensamos a expressão booleana e . ○ ○ ○ ○ ○ Cópia não autorizada. a v r Progredindo. para minimizar os circuitos lógicos a fim de o Comecemos. Isto dade? A resposta é: algumas vezes sim! a trabalhamos apenas com a Tabela da Verse chama minimizar (reduzir) o circuito lógid dade. Circuito iMinimizado p 2. com a Álgebra de torná-los mais simples e operacionais. portanto. circuito lógico final. o gh : quando trabalhar com equações mated o tmáticas torna-se difícil. camente com as expressões booleanas. Postulados da Álgebra de Boole ó Chamamos de Circuito Minimizado aqueC ○ ○ 6 Álgebra de Boole e Minimização de Circuitos Lógicos Combinacionais ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ le circuito que cumpre a mesma Tabela da Verdade que outro. escreveu 10 postulados (proposições) que.Cópia não autorizada.

B) = A Supondo A = 1. então: S = 1 . LEI EXPRESSÃO S=A. C) = (A . Reservados todos os direitos autorais. então: S = 1 + 0 = 1 = A Supondo A = 0. 0 = 0 o it Supondoe A = 0.C S=A+B+C S=A. então: S = 0 semelhante à matemática S = A . A) + (A . C = B .B s Supondo A = 1.A. 0 = 0 Supondo A = 0.A=0 5º Complementação S=A+A=1 DEMONSTRAÇÃO Associativa S = A . i ra A=A o t u A=A a s Supondo A = 1. portanto: S = A + (A . B).A.(A . então: S = 1 + 1 = 1 Supondo A = 0. 1 = 0 r Supondo di A = 1.B S=A+B A=B=C A=A.Instituto Monitor POSTULADO 1º Cópia não autorizada.1=A 6º 7º 8º 9º s o d a Constante v r S = Ae +1=1 s e R .A A=A+A+A S=A. então: S = 1 . (A + B) = (A . B) .B s. então: S = 1 Supondo A = 0. então: S = 0 . C) S = A + (B + C) = (A + B) + C = B + (A + C) S=B. então: S = 1 + 0 = 1 Supondo os A = 0. então: S = 0 .S=A+0=A a d a iz Dupla Negaçãor S=A o t au S = A . ○ ○ ○ ○ ○ 130/66 . então: S = 0 + 0 = 0 = A Supondo A = 1. 1 = 1 = A o d to Supondo A = 0. então: S = 0 = A independentemente do valor de B S=A. 0 = 0 Supondo A = 1. então A = C S=B+A 10º Cópia não autorizada. (A + B) = A ó C S=A. (B . A) + (A . (A + B) = (A .0=0 Dualidade (Teorema de De Morgan) S=A. B) Distributiva o ã n a i p Absorção S = A .B.B=A+B S=A+B=A. então: S = 0 + 1 = 1 Se A = B e B = C.B=A . então: S = 1 = A Supondo A = 0. 1 = 0 = A Supondo A = 1. então: S = 0 + 1 = 1 Supondo A = 1. então: S = 0 . B=A+B S=A+B=A + B=A. então: S = 1 .A 2º 3º 4º Comutativa Identidade Idempotente S=A. Reservados todos os direitos autorais.

C s o s Aplicando a Lei da Distribuição. C + A . Aplicando a Álgebra de Boole na minimização de circuitos lógicos temos: Dada a Tabela da Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 a i óp C s o it e A expressão booleana será: ir d S=A. B .C+A.B. a um circuito lógico minimizado com um número menor de portas lógicas. i a r to u a S .C + A. o nã CIRCUITO NORMAL CIRCUITO MINIMIZADO A B C A B C S s.B + A.B s Podemos escrever então que: o d S = A . [ A + A] Aplicando a Lei da Complementação dentro dos parênteses. B . a S=A. C + Cdireitos autorais.C+A.C +C.B. B . B ) S=A. Cópia nãoSautorizada.B. B.B. .Instituto Monitor Cópia não autorizada. B .C +C d a iz Esta é a r expressão booleana minimizada. assim.C + A .B. o es R resultado será 1 para qualquer valor de A e B.(A. verificamos au da Álgebra a validade de Boole na minimização de circuitos lógicos. Ela responde à mesma o Tabela datVerdade e. isolamos a variável C (coloo carmos em evidência): d to + A . C + C .C ○ ○ ○ ○ ○ 130/67 .C +A.B. todos S = A . B .B.v [a A (B + B) + A (B + B)] S = A .Reservados C+A .B. 2. B + A . B os = A . C +e Cr. C + A .1 Aplicação PráticaReservados todos os direitos autorais. Comparando os resultados.

Tudo na vida é assim! Quanto mais você repete. todos os direitos Por este exemploReservados você talvez tenha sentido uma certa dificul. mais rápido e melhor consegue fazer o que pretende. Reservados todos os direitos autorais. mas garantimos que com o tempo e sucessivos exercícios você adquirirá um domínio e facilidade de minimização de expressões booleanas. s o it e r di os s o d o t s o d a v r e es R . ○ ○ ○ ○ ○ 130/68 . a d za i or t au o ã n Porém. onde a rapidez é indispensável. para um mundo globalizado. a i óp C s. i a r to u Aprenderemos como minimizar circuitos lógicos aplicandoa os Mapas de Karnaugh. a utilização de outros meios e técnicas para atingir o mesmo objetivo é mais do que válida. na próxima lição. dade em visualizar as aplicações das Leis de Boole.Instituto Monitor Cópia não autorizada.autorais. mais se exercita em algo. Cópia não autorizada.

D . B . i a r to u a Cópia não autorizada. Reservados todos os direitos autorais. Exercícios Propostos 1 . C . B + A .Minimize as expressões booleanas abaixo: a) S = A + A b) S = A . C e R . C + A . D o ã n a i p ó C s o d o t os s o it e r di s. B . C . (A + B) s o d a v r e s c) S = A . (A + B) + A . B . B + A . Reservados todos os direitos autorais. B . ○ ○ ○ ○ ○ 130/69 . a d a iz r o t d) S = A . D u a+ A . B e) S = A .Cópia não autorizada. C .

R . i a r Exemplo Introdução to u a O cálculo das combinações possíveis entre Os mapas de Karnaugh são “tabelas” coms variáveis é: postas de linhas e colunas.C A.Cópia não autorizada. Conceito o t • Quando tivermos 2 variáveis (A e B): s o Os Mapas de Karnaugh foram idealizad 2 = 4 células. B e C): v mento de Boole. 3 variáveis ○ ○ ○ ○ ○ ○ ○ ○ Diagrama de 130/71 ○ .B.B A. dos a partir das Lei da Absorção e Comple. lição s.B. ainda estamosr e 2 = 8 células. o Mapa de Karnaugh será s • Quando temos uma variável só (A): 2 = 2 tão grande quanto for o número de combinao teremos duas células no mapa.B. Reservados todos os direitos autorais.C ○ ○ Diagrama de 2 variáveis C ○ ○ ○ Cópia não autorizada. só ques de e forma gráfica.C ○ B A. utilizando os postulados de Boole. Uma repreções possíveis entre as variáveis. Reservados todos os direitos autorais.B ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ A.B. Portanto.C C A. A união de uma lito i nha com uma coluna forma uma célula.B.B A. e cada = combinações 2 re possíveis célula representa uma das combinações entre i d as variáveis. Assim: a d A za A i r o Diagrama de t u 1 variável A a A o ã n a A A A A i p ó B C B Mapas de Karnaugh ○ ○ ○ ○ ○ ○ ○ ○ 7 variáveis ○ ○ ○ ○ 1 ○ ○ ○ ○ ○ ○ ○ ○ ○ 2 ○ ○ ○ ○ ○ 3 A.C A.B ○ ○ ○ ○ B A.C C A.C A. s sentará a variável em nível lógico zero e a o d outra a variável em nível lógico um. 1.B.B. Assim.a • Quando tivermos 3 variáveis (A.B.C A.

C . B . C. D A . D A . B. D A .D A .D A . B . D A .D A . C.C. C . C.B.D D nã a i . Reservados todos os direitos Note que o diagrama é dividido em partes iguais para cada va. C.B.D B A. C .C. B. B . B . C .B. C . B . os mapas de Karnaugh são bem utilizados.D A . C .D C C s o dmapas de Karnaugh se tornam Acima de quatro variáveis os a v booleanas. C . C . D A . C. C.D t B u B a o .B.D A . C . ○ ○ ○ ○ ○ 130/72 . D A .autorais. C. B .D A . C. B .D A.B.D A . B . C .D A .D A . Reservados todos os direitos autorais. B . D A .D A. B .D A.D A . C.C. C .D A .D A. B . B . C . C . B . e s e R .D A A . B . riável e para cada condição de variável. B . B . B. B. C . C . B . B . i a r to u a D D D A. A A.D A D A .D A. C . C. C . C .C. C .D A. C. C . D A B. B.B.B.D A .D B ó B C A . C. C . B . sendo pouco utilitão incômodos quanto as expressões r zados. B . B .D A.B.D s o C d o t A .B. B. a E E A Ad A A a iz r D o . B. Em cada célula você encontra a combinação entre as variáveis. Até quatro variáveis (A. C . C .D A .D A .D A . C. C . A . C . C . B .D A . B . B . D e E) Cópia não autorizada.Instituto Monitor Cópia não autorizada.D A . D A .D osD s o it e r di s. pC. C .B. B . C . D A . B . C e D).D D B A.D D C C C C C C Diagrama para 5 variáveis (A. B . B . C .B. .C. B .D A . C .D A . B .D AB A .

B. D A . C.B.C.B.B.C.B.D A .D A . ○ ○ ○ ○ ○ 130/73 . D A.D D C C Lembramos que só nos interessa quando a saída está ativa.C. D A.C.C.C. C.C.C.D A .B.D A .D D A .C.B .D A.B.C.C.D B A . C.D A . C.C.D os s o it e r di A .B.D C F F A A .B. C.B.C.D A .B. D.B.C.D A .B.B.C.C.B.B.B.B.C. com a 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 Tabela da verdade Cópia não autorizada. B.C. i a r to D u a C A. D A.B.D A . colocamos um número 1 na célua 0 la correspondente à parcela da expressão booleana i 0 ou àp Tabela da Verdade cuja saída seja 1.B.C.B.B.B .C.B.C.B .C. C.C.C.B.C. B.B .D D A .D A .D s o d B B a v D r se C C C Ce R .D A .D D s o d o t B A .C.C.C.D B A .B .D D A .D A .C. B.D A .C.B. D A.C. D A .D D A A.B.D A .D A .D A.D A.B.B.D A. D A .D A .C.C.D A .C.C.D A .C.D A.C. E e F) Diagrama a d a iz r o 2.C. B.B.B.C.D A .B.C. C.B.D D B D B D A .C. bastando ver a intersecção entre ã n 0 as variáveis. D A .C.C. Tabela da Verdade a seguir: Reservados todos os direitos autorais. B.C.B. B.Instituto Monitor Cópia não autorizada.C.D A.C.D A . 2.C. portanto saída em nível lógico 1. C.C.D A .D A .B.C. B.D A .B.B.D A .B.C.C.B .B. C.D A .C.B.B.B . Assim.B. A A E E A A B A . B.C.B. Utilizando os t Mapas de Karnaugh u arepresenta Cada célula uma combinação possío A vel entre variáveis.D A .D A . ó 0 C 1 A .D A.D A.D A .B .C.D A .B.C. para 6 variáveis (A. Reservados todos os direitos autorais. B.D A.B.B.B.D C s.D A .D A .1 Da Tabela da Verdade para os Mapas de Karnaugh Peguemos o exemplo dado anteriormente.B.D C C C E E A D A A .C.D A.B.D A .D A .

C A .Instituto Monitor Cópia não autorizada. OU • A for barrado.B .C a i óp C s o t imapa Teremos que colocar cada saída em nível lógico 1 no de e r Karnaugh. B.B . Reservados todos O Mapa de Karnaugh é para 3 variáveis (A. ○ ○ ○ ○ ○ autorais. B for barrado e C o for sem barra. Assim: s o d A saída está ativa quando: o t s • A for barrado.B . B eos C).B . Reservados todos os direitos esta saída. B a d a Note cinco saídas iguais a nível lógico 1 na tabela e cinco núz de Karnaugh i meros 1 no Mapa : r o t u a A A o nã B C C C s. OU ebarrado R .C B 1 A .C A .C A .C A . B. B for sem e barra s • A for sem barra. B. chamamos osde variável sem barra. B .C A . e quando a variável aparecer com valor 1. chamamosd de barrado.C A .B .C A .C C C C Cópia Cada número 1 no mapa ou na tabela significa que a saída está ativa e podemos observar a situação de cada variável para não autorizada. B for sem barra v r e C for sem barra. B.C A . OU d a e C for barrado.C 1 A . lembrando que i quando a variável aparecer com valor 0. B.B . direitos autorais. i a r to u a 1 1 1 A .C A . B.C A . for sem barra e C for sem barra.C A . B for e C for sem barra. basta encontrar a célula correspondente. B.C A B A . • A for sem barra. OU • A for barrado. 130/74 . B . A B A . B.

coluna ou bloco fechado. re i d maior núSe não for possível.Instituto Monitor Cópia não autorizada. a v r e s e R Laços . 16. tentaremos agrupar os números 1 em laços internos ou ao redor. que é o próximo s mero na seqüência. tentaremos 8. Reservados todos os direitos autorais. i a Sempre tentaremos o maior agrupamento primeiro. 130/75 . pois isso r renderá uma maior minimização. que é d mero na seqüência. Um laço deve envolver os números 1 em linha. se tivermos 4 variáveis. então seráo considerado isolado. au s o Se não for possível. to tentaremos agrupar 16. Assim. to s Se não for possível. 2. 32. tentaremos 2. 2. 64. 4. entrando d nas considerações. Só são permitidos agrupamentos de 1. etc. A A A A A A A a d B 1 B B 1 1 B a iz B 1 B B 1 1 r B o t Agrupamentos Internos au o ã n A B B 1 A 1 B B A A A B B 1 1 A B B A 1 1 A 1 1 A 1 1 Agrupamentos ao redor Cópia não autorizada. que é o próximo maior t núi mero na seqüência. o s oo próximo maior núSe não for possível. tentaremos 4. Reservados todos os direitos autorais.2 Agrupamentos e Considerações Nos Mapas de Karnaugh. A B B 1 1 A 1 1 B B a A i p 1ó 1 C A 1 1 s. ○ ○ ○ ○ ○ Exemplos de agrupamentos equivalentes internos e ao redor para Mapas de Karnaugh de 2 variáveis. 8.

C C C za i r o t u Exemplos de agrupamentos equivalentes internos e ao redor para a mapas de Karnaugh de 3 variáveis. Reservados todos os direitos autorais. i a r A A to u a 1 1 1 1 C C C Cópia não autorizada. nem agrupamento de 4. s o d a v r e A A s e 1 B 1 R Esta . o nã a i óp C C C C s o d o t os s o B it e C r di B s.Instituto Monitor Cópia não autorizada. Três agrupamentos a B 1 1 1 d de 2 e um isolado é a única opção. só possível AO REDOR. A B B 1 1 C 1 1 C 1 1 A 1 1 C B B 1 1 C A 1 1 C 1 1 A 1 1 C A B 1 1 B 1 C 1 C A 1 1 1 1 C Agrupamento de 8 INTERNO e seus equivalentes AO REDOR A B B 1 1 C 1 1 C A B B C 1 1 C A 1 1 C A B B C C A 1 1 C 1 1 A Agrupamento de 4 INTERNO e seus equivalentes AO REDOR A B 1 B 1 A 1 1 Agrupamento de 4. distribuição de 1 pelo Mapa de Karnaugh não permite agrupamento de 8. ○ ○ ○ ○ ○ 130/76 . Reservados todos os direitos autorais.

Agrupamento de 3 agrupamentos de 4 1 agrupamento de 4 e t u só permitido se os 4 AO REDOR 2 agrupamentos de 2 a 4 cantos forem 1 o ã n Exemplos de agrupamentos equivalentes internos e ao redor para mapas de Karnaugh de 4 variáveis. 4. A B A A A A D D D C B C B A A D D D C B A 1 1 1 1 1 1 1 1 C 1 D 1 B 1 1 B 1 1 C 1 1 D C D 1 1 1 1 1 1 C 1 1 1 1 1 1 1 1 C Agrupamento de 8 1 1 1 D 1 1 1 D D 1 B 1 C 1 B 1 Agrupamento de 16 2 agrupamentos de 4 A A A D B D B A D A B B D 1 1 B B 1 1 1 1 1 1 1 1 1 1 1 1 1 1 D s C C C C C C C o C C C C C d 2 agrupamentos de 8 de 4 2 agrupamentos Agrupamento de Agrupamento de o t 8 INTERNO 8 AO REDOR s o d a A A A v A A A A A r 1 1 1 1 1 1 D 1 1 D e D 1 1 D s B B B B e R D D D D . C formando blocos de 16. 8. ○ ○ ○ ○ ○ 130/77 . Reservados todos os direitos autorais. Sempre tentamos agrupar o máximo possível dentro destas regras e exemplos vistos. a i óp Resumindo: os agrupamentos devem ser de células vizinhas ou ao redor. 2.Instituto Monitor Cópia não autorizada. ou isolado. 1 1 1 1 D s o D it re B i D 1 1d B 1 D 1 os A s. i C C a C r Agrupamento oREDORde 8 AO t au A A 1 1 1 1 1 1 1 1 1 1 1 1 D D D Cópia não autorizada. B a B B B 1 1 D 1 1 1 1 1 1 D 1 D 1 d D 1 a C C C C C iz C C C C C C C r o Agrupamento de 4. Reservados todos os direitos autorais.

○ ○ ○ ○ ○ 130/78 .Faça os agrupamentos corretos para cada Mapa de Karnaugh dados: a) A 1 B B C C 1 1 1 1 1 D B 1 D C A D B b) A 1 1 1 1 1 C 1 1 1 C C 1 A 1 D D D c) A B 1 B A 1 e) A B 1 B C 1 1 C 1 1 C A i) A B 1 B 1 A 1 a i óp C o ã n s o d A A a Dr v A B 1 e B 1 1 sD e B 1 1R B C . Exercícios Propostos 1 .Cópia não autorizada. Reservados todos os direitos autorais. i a r to u a A 1 1 1 C C D D D h) B B C 1 A 1 1 1 C A D D D C C l) A 1 D 1 1 1 C C D B D B 1 1 1 1 C A 1 1 1 1 C 1 1 1 A 1 D 1 1 D 1 1 1 D C 1 D C Cópia não autorizada. Reservados todos os direitos autorais. 1 D a C dC C a iz r o j) k) t u A A A a f) g) B B C C 1 1 D D B 1 C B 1 1 s o d o t A 1 1 C os s o it A e rB 1 i d 1 d) B C 1 s.

Instituto Monitor

Cópia autorizada. Reservados todos os direitos autorais. 2 - A não partir da Tabela da Verdade dada, monte o Mapa de Karnaugh .

A
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1

A

a i óp C

o ã n

s. i a B r to u a A.B.C.D A.B.C.D A.B.C.D A.B.C.D s to i e r i . . . A B C D A . B . C . DdA . B . C . D A . B . C . D B os s o A.B.C.D d A.B.C.D A.B.C.D A.B.C.D o t C C Cs o d a v r e s e R . a d a iz r o t au
A.B.C.D A.B.C.D A.B.C.D A.B.C.D

D

D

D

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/79

Cópia não autorizada. Reservados todos os direitos autorais.

lição

Neste mapa foram feitos apenas dois agrupamentos, portanto a expressão booleana minimizada terá apenas duas parcelas contra dez parcelas da expressão booleana original.

s. i a r envolvidas, eliminando aquelas Introdução toque não afeu tam a saída com sua condição. a Nesta lição você irá aprender a interpres Tomando por baseo o agrupamento de 8 da tar corretamente os Mapas de Karnaugh, a tque: i figura dada, notamos escrever a expressão booleana minimizada e re o correspondente circuito minimizado. i • A saída está d ativa quando a variável B é 1, s ou quando ela é 0, portanto B não afeta a 1. Cada Agrupamento é uma Parcela o saída s neste agrupamento. da Expressão Booleana o está ativa quando a variável C é 1, • A saída d Após o agrupamento correto no Mapa de o quando ela é 0, portanto C não afeta a ou t Karnaugh, cada agrupamento é uma parcela s saída neste agrupamento. da expressão booleana minimizada. Assim, se o d • A saída está ativa quando a variável D é 1, você conseguiu três agrupamentos, a expresa são booleana terá três parcelas apenas. v ou quando ela é 0, portanto D não afeta a r saída neste agrupamento. e s Exemplo 1: e • A saída está ativa (= 1) quando a variável A R . é 0 (barrada), e quando a variável é 1, a saíA A a da está desativada (= 0). dD 1 1 a B iz Conclusão: para este agrupamento a parcela r o 1 1 1 1 é A. Tomando agora o agrupamento de 4 da t u figura teremos: D a 1 1o • A saída está ativa quando a variável A é 1 B ã ou quando ela é 0, portanto A não afeta a 1 n1 D a saída neste agrupamento. i p C C C ó • A saída está ativa quando a variável C é 1 C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

8

Interpretando os Mapas de Karnaugh

ou quando ela é 0, portanto C não afeta a saída neste agrupamento.

• A saída está ativa quando a variável B é barrada e a variável D não é barrada.

Conclusão: para este agrupamento a parcela Você deve analisar o agrupamento como Cópia não autorizada. Reservados os direitos autorais. é Btodos . D. sendo a saída ativa e observar as variáveis
○ ○ ○ ○ ○ ○ ○ ○ ○

130/81

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais. Assim, a expressão booleana minimizada é:
S=A+B.D O circuito minimizado será:
A B C D

S

Vale dizer que este circuito responde à mesma Tabela da Verdade que gerou o Mapa de Karnaugh acima. Exemplo 2 Seja a Tabela da Verdade:
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1

s o d a v r e s e R . a d A expressão booleana será: a iz r S=A.B.C + A .B.C + A.B.C + A.B.C + A.B.C o t u a Minimizando pela Álgebra de Boole, resulta: o CIRCUITO MINIMIZADO CIRCUITO ã NORMAL n A B C A B C a i óp C
S
S

s o d o t

os

s o it e r di

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais. . . . . . . . . . . . .
S=A B C+A B C+A B C+A B C +A B C

S=A B C+C

130/82

C A. B. B C C portanto C não afeta a saída neste agrupamento. C Conclusão: para este agrupamento a parcela é A . r portanto B não afeta a saída e neste agrupamento.C 1 A. Gerando o seguinte Mapa de Karnaugh : A B A.B.C A.Instituto Monitor Cópia não autorizada.B.B.C 1 A. • A saída está ativa quando R portanto A não afeta . s e a variável A é 1 ou quando ela é 0.C C Este agrupamento resulta a parcela A .B. Portanto.B. a iz este agrupamento a parcela é C. a expressão minimizada será: S=A.C B 1 A.B.B.C A 1 A. a saída neste agrupamento. notamos que: o •ã A saída está ativa quando a variável C é 1 ou quando ela é 0. a • A saída está ativa d (= 1) quando a variável C é 1 (não barrada). ○ ○ ○ ○ ○ 130/83 . Reservados todos os direitos autorais.B.C 1 A.B + C s o d o t Tomando por base o agrupamento de 4 da figura acima. notas mos que: o d a v • A saída está ativa quando a variável B é 1 ou quando ela é 0. n Este agrupamento resulta a parcela C os s o it e r di s. a i • A saída está ativa (= 1) quando a variável A é 1 (barrada) e a p ó variável B é 0 (não barrada). i a r to u a Cópia não autorizada. Reservados todos os direitos autorais. Conclusão: para r o t Tomando au por base o agrupamento de 2 da figura.

Reservados todos os direitos autorais. Porém.Instituto Monitor Cópia não autorizada. s o d Pronto! Agora basta aplicar as leis e regras vistas para minio t mizar circuitos lógicos. oficou visualizar a redução pelo número de agrupamentos. i a r to u a Cópia não autorizada. O circuito minimizado ficará: A B C S a i óp C s o it e Ambas as respostas estão corretas considerando que ir houve red dução no uso de portas lógicas para uma mesma Tabela da Verdas mais fácil de. a d za i or t au o ã n s. Reservados todos os direitos autorais. s o d a v r e es R . ○ ○ ○ ○ ○ 130/84 . através dos Mapas de Karnaugh.

○ ○ ○ ○ ○ 130/85 . 2 agrupamentos de 4 Cópia não autorizada. a d za i c) d) r A A A A o 1t 1 D B u 1 1 B Ba 1 1 o D nã1 agrupamento de 2 B a D i 1 1 p ó C C C C Este exemplo aceita outro tipo de arranjo. Reservados todos os direitos autorais.Escreva a expressão booleana minimizada para cada Mapa de Karnaugh dado: to u a s a) b) to A A A A i e D D 1 1 1 1ir B B d 1 1 1 1 1 1 s D D o1 1 1 1 B s B o 1 1 1 D D d o C C C C C C t s 4 agrupamentos de 2 o 1 agrupamento de 8 e 1 agrupamento de 4 d a v r e es R . Exercícios Propostos s. Reservados todos os direitos autorais. mas no final serão sempre 4 agrupamentos de 2.Cópia não autorizada. i a r 1 .

Sãos o 4 isolados. Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. São 4 isolados. ○ ○ ○ ○ ○ 130/86 . a C C C d a iz Não é possível agrupar. e) B B C 1 A 1 1 1 1 C A f) 1 B A 1 A D D C 1 agrupamento de 4 e 1 agrupamento de 2 g) s A A o d 1 1 B 1 D a B v 1 B 1 r 1 1 e D s C C C 1 e B R D 2 agrupamentos de 2 . r o t u a o nã a i óp C A A h) . s i 1 a r B 1 D to C au C C Não é possível agrupar. t i e r di os s o d o t Cópia não autorizada.

Reservados todos os direitos autorais. i) A B 1 B 1 A 1 j) B A 1 1 1 1 C C 1 1 A 1 D 2 agrupamentos de 2 1 C B Não é possível agrupar. a C Cd C a 4 agrupamentos izde 8 r o t au o ã n A 1 1 A s o d o t os s o it e r di s. i a r D to au D Cópia não autorizada.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/87 . k) a i óp C s o d 1 1 D a B v 1 1 1 1 r e D s 1 1 1 e B R 1 1 1 D 1 . Reservados todos os direitos autorais. São 8 isolados.

16 entradas. 4 entradas. Num multiplexador as variáveis A. Reservados todos os direitos autorais. t 8 entradas. z i 2. à entrada é feito por linhas de seleção. sendo o pólo agora a entrada. i a r to A partir daqui.Cópia não autorizada. e o virão encapsulados num bloco s que nos importa é saber Continuando os trabalhos de minimizato como utilizá-los. alguns u circuitos lógicos Introdução a fechado. ○ ○ ○ 130/89 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . 2 s o 3 3 pólo pólo d 1. as entradas de um circuito um pólo e várias posições. ó C ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 9 Circuitos Multiplexadores e Demultiplexadores Um circuito demultiplexador se assemelha à mesma chave elétrica de onda. São combinações deu lógicas encapa portas suladas num único conjunto de várias saídas o Como tudo que o MUX faz o DEMUX (fore uma única entrada. v r Chave Elétrica de Onda 1 X 5 e Um circuito multiplexador se assemelha s etem Tudo em “Digitais” é numerado a partir a uma chave elétrica de onda. Tem várias entra.. que são bastante utilizados dSAÍDA ENTRADA SAÍDAS s em Eletrônica Digital. Reservados todos os direitos autorais. 8 saO controle de qual saída será conectada i p ídas. 4 saídas. C. Portanto. ○ ○ ○ ○ ○ Cópia não autorizada. d a meçam pelo número zero. B. ção de circuitos lógicos. 16 saídas. R do zero. e i não como formá-los. mas uma única saída. ou seja. e assim por diante. ã n ma reduzida de demultiplexador) desfaz. a MUX (forma reduzida de multiplexador) codas. nesta lição você irá conhecer os circuitos multiplexadores e dere i ENTRADAS multiplexadores. e assim por diante. Circuitos Multiplexadores 4 o 4 t 5 5 s São combinações de portas lógicas encapo MULTIPLEXADOR DEMULTIPLEXADOR suladas num único conjunto de várias entrad a das e uma única saída. etc. lição s. controlam qual entrada do MUX será conectada à saída. e a teremos DEMUX com 2 saídas. Circuitos Demultiplexadores or Temos MUX com 2 entradas. microprocessadores e 1 1o 2 microcomputadores.

a d MUX de 16 canais a z ri o Cada t entrada é conectada à saída. Tabela Reservados os direitos autorais. O bloco MUX funciona como ilustramos a seguir: I0 I1 I2 I3 A B MUX O I0 I1 I2 I3 I4 I5 MUX O I0 I1 I2 I3 I4 I5 Is o it I e r I di 7 8 9 MUX de 4 canais I6 I7 A B C I6 s.) das óp mero linhas de seleção. a B. o número de entradas igual ao núi de combinações possíveis entre as variáveis (A. para cada MUX. s o d a v s o d o t os I10 I11 I12 I13 I14 I15 Cópia não autorizada. etc. B. C. C. desde que nas linhas de seu leção (A.) tenhamos o correspondente número binário desta entrada. i a r to u aMUX O MUX de 8 canais I = Input = Entrada O = Output = Saída a Logo. da Verdade para todos MUX de 4 canais (2 linhas de seleção A e B) ○ ○ ○ ○ ○ 130/90 . Reservados todos os direitos autorais. Veja a seguir a Tabela da Verdade para cada C MUX da figura dada: A 0 0 1 1 B 0 1 0 1 S I0 I1 I2 I3 r e B C D A es R . etc.Instituto Monitor Cópia não autorizada. teremos. o ã n O bit menos significativo vale um e está sempre mais à direita.

i a r to u a I = Input = Entrada O = Output = Saída 15 A B C D DEMUX de 16 canais Cópia não autorizada. C e D) de o d entre entrada e saída. Reservados todos A B os C direitos D S A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 Tabela da Verdade para MUX de 8 canais (3 linhas de seleção A.Instituto Monitor autorais. 2 2 I a 2 d 3 3 DEMUX 3 a A B I 4 4 iz r 5 5 o 6 t DEMUX de 4 canais 6 DEMUX u 7 7 a I 8 A B C o 9 ã n 10 DEMUX de 8 canais 11 12 13 14 s o d o t Tabela da Verdade para MUX os s o it e r di s. B e C) a i óp C s16 canais (4 linhas de seleção A. Reservados todos os direitos autorais. B. ○ ○ ○ ○ ○ 130/91 . Cópia não autorizada. Veja os exemplos a seguir: linhas de controle continuam as r e s 0 e 0 0 R 1 1 DEMUX 1 . mas as Para os DEMUX. teremos o inverso a vmesmas.

Reservados todos os autorais. B.O 3 O 4 O 5 O 6 O 7 a 0 0 I d I a 0 1 z I i 1 0 r o 1 1 I t 0 0 u I a 0 1 I o 1ã 0 I n 1 1 I 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 O0 O1 O2 O3 O4 O5 O6 O7 I I I I I I I I s o d o t os s o it e r di s. B e C) O 8 O 9 O10 O11 O12 O13 O14 O15 I I I I I I I I Tabela da Verdade para DEMUX de 16 canais (4 linhas de seleção A.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/92 . C e D) Cópia não autorizada. Reservados todos os direitos autorais. i a r to u a Tabela da Verdade para DEMUX de 8 canais (3 linhas de seleção A. Para cada um deles teremos as seguintes Tabelas da direitos Verdade: A 0 0 1 1 B O0 O1 O2 O3 0 I I 1 I 0 I 1 Tabela da Verdade para DEMUX de 4 canais (2 linhas de seleção A e B) a i óp C A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 s o d a v r e s e R C D O 0 O 1 O 2 .

Para utilizar o MUX na minimização. que corresponde a nível lógico 0. C Comprovando: • Na primeira linha da Tabela da Verdade. Exemplo: Seja a Tabela da Verdade: + 5V a saída com nível lógico 0 tem sua correspondente entrada ligada ao i óp GND. Sua entrada correspondente no MUX é a entrada zero (I0). i a r to u a I3 I4 MUX O • Pela Tabela. os direitos Na minimização Reservados de circuitos lógicos todos combinacionais. os valores das variáveis são 0002. é a solução mais econômica. Basta encontrar um MUX com um número de entradas igual ao número de linhas da Tabela da Verdade a ser seguida quando forem feitas as ligações. B e C forem zero. Reservados todos os direitos autorais. quando A. 0 ○ ○ ○ ○ ○ 130/93 . que corresponde ao decimal zero. o MUX autorais. I r I e s I e R .Instituto Monitor Cópia não autorizada. assim. Cada 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 s o d a v s o Id o tI I0 1 2 os s o it e r di s. a d1 + 5V = Nível Lógico A B C a GND = Nível lógico 0 z ri o t u GND a o ã n Note que cada saída com nível lógico 1 tem sua correspondente entrada ligada ao +5V que corresponde a nível lógico 1. podendo-se esquecer Mapas de Karnaugh e Álgebra de Boole. mais simples e a que ocupa menos espaço. a saída é zero. trabalharemos apenas com a Tabela da Verdade. conectamos a entrada I ao GND. Cópia não autorizada.

sem mapas. conectamos a entrada I1 ao +5V.Instituto Monitor Cópia não Reservados todos os direitos • autorizada. • Pela Tabela. O procedimento é simples e absolutamente visual. quando A e B forem zero e C for um. ocupa menor espaço. etc. a saída é um. os valores das variáveis são 0012. Sua entrada correspondente no MUX é a entrada um (I1). Reservados todos os direitos autorais. i a r to u a Cópia não autorizada. que corresponde ao decimal um. a d a iz r o t au s o d o t os s o it e r di s. Na segunda linha da Tabela. mais barato. econômico. assim. ○ ○ ○ ○ ○ 130/94 . Sem cálculos. autorais. a i óp C o ã n s o d a v r e s e R .

1 0 1 1 1 a I d 1 1 0 0 0 a I 1 1 0 1 1 iz I r 1 1 1 0 0 o I t 1 1 1 1 1 u I a o A B C D ã GND n a i + 5V óp = Nível Lógico 1 GND = Nível lógico 0 C 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Cópia não autorizada. i a r 1 . ○ ○ ○ ○ ○ 130/95 . Exercícios Propostos s. Reservados todos os direitos autorais.Cópia não autorizada. de toacordo u com a Tabela da Verdade abaixo: a s a) to + 5V i re i d A B C D S s I o 0 0 0 0 1 0 0 0 1 1 sI o 0 0 1 0 1 d I o 0 0 1 1 1 I t 0 1 0 0 0 I s O o 0 1 0 1 1 I d 0 1 1 0 0 I a v 0 1 1 1 0 I r MUX e 1 0 0 0 1 I 1 0 0 1 0 es I R 1 0 1 0 1 I .Faça as conexões corretas no MUX para termos um circuito minimizado. Reservados todos os direitos autorais.

escolha um MUX adequado e faça as ligações corretas para obtera v mos um circuito minimizado. i a r to u a Cópia não autorizada.Instituto Monitor Cópia b) não autorizada. A B C D S a 0 0 0 0 0 d a 0 0 0 1 1 z i 0 0 1 0 1 r 0 0 1 1 1 to 0 1 0 0 0u a 0 1 0 1 1 o 0 1 1 ã 0 0 0 1 1 n1 1 1 0 ia 0 0 0 p 1 ó 0 0 1 1 1C0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 s o d o t s o it C A B e r di os s. r e es R . Reservados todos os direitos autorais. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 1 1 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 MUX O + 5V = Nível Lógico 1 GND = Nível lógico 0 GND s o d 2 .Dada a Tabela da Verdade. ○ ○ ○ ○ ○ 130/96 . Reservados + 5V todos os direitos autorais.

adquiridos. etc.. lição s. Reservados todos os direitos autorais. R . i a r gitais é de tensão contínua. capacitor eler e trolítico servindo de filtro para ripple e um es A fonte de alimentação para circuitos diregulador de tensão 7805. Reservados todos os direitos autorais. Tamir rádios. Fonte de Alimentação 110-220. montando uma fonte de alimenit cilmente fontes deealimentação para circuitação especial para circuitos digitais.s mas nenhuma para circuitos de lógicas. a Vamos pôr em prática os conhecimentos s o encontramos faNo mercado eletrônico. Aliás.Cópia não autorizada. a d a iz Transformador r 6 . toda teoria estuo tensão contínua de +5 volts ± 10%.200 µF 100 nF ○ 100 mA Esquema Elétrico da Fonte de Alimentação para Circuitos Digitais compatíveis TTL ○ ○ ○ ○ Cópia não autorizada. walkmans. finalidade s O esquema abaixo mostra uma fonte comúltima de nossos estudos. ○ ○ ○ ○ 130/97 ○ ○ ○ ○ ○ ○ Diodos 1N4007 ○ ○ .6 x 1A o Regulador t 110/220 Volts 7805 au Fusível 220 Chave IN OUT + 5 Volts 7805 1o x2 6 + ã 50 mA GND n a 110 0 GND i p (0 Volt) Capacitor Capacitor ó Eletrolítico C Cerâmico Fusível 0 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 10 Prática de Circuitos Combinacionais 6 2. filtrada Introdução to e estabiu lizada em 5 volts. diodos retificadores. o estudos digitais.0 . t dada deve levar a um uso prático. o d posta de um transformador de 6-0-6 x 1A/ a v 1. s Esta lição prática visa a fixação da teoria o Chamamos de tensão compatível TTL uma d até aqui aprendida. CD tos eletrônicos como bém faremos experiências com portas d players.

Cópia não autorizada.6 volts r Eletrônica Digital em circuitos lógicos. i a r to u a - + A partir de um CI com portas NAND podemos implementar todas as outras portas.Instituto Monitor Cópia não autorizada. Reservados todos os para direitos autorais. a Para visualizar os resultados ad utilizaremos leds (diodos emissores de z luz). ficaria assim: Placa padrão CI 20 terminais. i conforme r o esquema a seguir: o t au o LED ã n ia Cátodo p ó C Ânodo 2. e 4 pilhas de 1. 130/98 .5 volt = 6 volts s Cada diodo de silício e consome 0. s o d De posse desse pequeno material. Aplicando a Eletrônica Digital Experiência 1: A Porta NAND Resistor de 330 Ω s o d o t os s o it e r di s. já a aproximadamente v podemos aplicar nossos conhecimentos de 4. conforme mostra a figura. PLACA PADRÃO 20 PINOS Um esquema mais simples pode ser conseguido com pilhas.7 volts R . Montada. Reservados todos os direitos autorais.

a d za i or t au o ã n B S S=A. O número do pino do os CI aparece ao lado de cada terminal. A B S S=A.B=A. ○ ○ ○ ○ ○ 130/99 PORTA NOU (NOR) a i óp C s o it e r Alimente o CI pelos pinos Vcc (VDD) e GND (Vss). d a Faça as ligações corretas. Reservados todos os direitos autorais. Reservados todos os direitos autorais.B=A+B INVERSORA 1 A s. Solde os fios di conforme o esquema a seguir.B A A B S S S=A S=A. s o d o t s +Vcc lado de cada pino temos seu número oAo com relação ao Circuito Integrado. v 7400 r e LED aceso é saída em Nível Lógico 1 s e GND LED apagado é saída em Nível Lógico 0 R .B=A. i a r to u a + 5V 2 + 5V 14 14 4 in 1 out A 3 in S 2 A B 1 out 3 6 S R 2 5 R 7 LED 7 LED GND GND PORTA E (AND) .B A S B S=A.B=A+B PORTA OU (OR) 3 + 5V 14 in 4 5 9 10 8 6 1 2 out S R 4 + 5V 14 A B 3 A B in 4 5 9 10 6 1 2 3 13 12 out 11 S R 8 7 GND LED 7 GND LED Cópia não autorizada.Instituto Monitor Cópia não autorizada.

Reservados todos os direitos autorais.autorais. e cada entrada deverá ser conectada ao GND quando desejarmos nela nível lógico 0. os s o d o t s o d a v r e es R . i a r to u a Cópia não autorizada.Instituto Monitor Cópia não autorizada. jarmos nela nível lógico 1. você já pode montar ir quald quer outra. Nunca deixe entradas sem conexão! Para cada circuito. faça o ensaio e preencha as Tabelas da Verdade abaixo: A 0 1 S A 0 0 1 1 B 0 1 0 1 S A 0 0 1 1 B 0 1 0 1 S A 0 0 1 1 B 0 1 0 1 S a i óp C s o it Compare as Tabelas da Verdade com as estudadas anteriore mente. Baseado nestas experiências. Reservados todos os direitos Cada entrada deverá ser conectada ao + 5 volts quando dese. ○ ○ ○ ○ ○ 130/100 . a d za i or t au o ã n s.

a d GND GND za i CIRCUITO EMULA PORTA CIRCUITO EMULA PORTA OU (OR) or OU (OR) DE 4 ENTRADAS DE 5 ENTRADAS t u a o + 5V + 5V + 5V nã A a A i B B p C C ó S D DC + 5V E GND GND GND s o d o t os s o it e ir d 7432 s.Cópia não autorizada. de acordo com o CI: Vcc Vcc 7404 GND s + 5V o d a A A vB r B e C C S s D D e E R .Numere os pinos abaixo. ○ ○ ○ ○ ○ 130/101 . i a r to u a GND S S CIRCUITO EMULA PORTA NOU (NOR) DE 4 ENTRADAS CIRCUITO EMULA PORTA NOU (NOR) DE 5 ENTRADAS Cópia não autorizada. Exercícios Propostos 1 . Reservados todos os direitos autorais. Reservados todos os direitos autorais.

telefonia to celular. Clock é uma seqüência de pulsos no tempo. Se for i a família TTL. som digital.Cópia não autorizada. Reservados todos os direitos autorais. v r e s 1. etc. clock é um sinal elétrico que varia ã n Clock e Gerador de Clock Cópia não autorizada. em Clock. é de +5 volts. cartões musicais. automação industrial. iteclados re musicais. pode ser de 3 óp para a 15 volts). televisão digital. É indispensável conhecê-lo. o clock é o d considerado o coração do cira eletrônica digital que costuma ser a cuito. Se ele bater mais o rápido. pedaleiras de guitarra. DVD. a iz O Clock r funciona como o coração do circuito. air i d videogames. as “coisas” ocorrem mais rapidamente. Microcomputadores. ○ ○ ○ ○ ○ 130/103 . significa relógio. as au“coisas” ocorrem mais lentamente. C sua tensão no tempo em apenas dois níveis de tensão: 0 volt e +Vcc s. bags. se for para a CMOS. lição 11 a (entenda +Vcc como a tensão de alimentação necessária. O que é Clock? e R . freios ABS. traduzido a tecnologia digitald o conceito de relógio é insuficiente. o Eletronicamente falando. do inglês. Reservados todos os direitos autorais. satélite de comunicação. s o s O ponto de partida para o entendimento oe aplicação desta tecd nologia é o clock. fliperamas. CD. injeção eletrônica de automóveis. telefonia fixa. to sum conceito tão básico para Como você verá a seguir. i a r Introdução to u a A parte dinâmica da Eletrônica Digital evoluiu muito no final s do século passado. No entanto. se ele bater mais t lento.

i a r to u a D Assimétrica: tempo em 1 é menor que o tempo em 0 (<50%) A Borda de subida (transição de 0 para 1) B Nível lógico 1 C Borda de descida (transição de 1 para 0) D Nível lógico 0 Cópia não autorizada. IDEAL B D B REAL D A C A C Simétrica: tempo em 1 é igual ao tempo em 0 (50%) IDEAL B D A B ia p ó C A o ã n C s o A C d a v r e Assimétrica: tempo em es1 é maior que o tempo em 0 (>50%) R . Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. 130/104 . A figura mostra como interpretar o sinal elétrico chamado clock. a IDEALad REAL z Dri B D o t u a C A C s o d o t s o it e r di REAL os B s.

ou seja. o restante do tempo estará em nível lógico 0. s o SAÍDA Um pulso de clock é dividido em quatro s o partes: + d 100µF o t a) Borda de subida – Intervalo de tempo muis to reduzido que é marcado pela transição o d do nível lógico 0 para o nível lógico 1. Já o clock real está limitado à velocidade da física dos componentes reais. ○ ○ ○ ○ tempo passa da esquerda para a direita. Reservados 30% do período do pulso de clock está em ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ todos os direitos CLOCK COM CI 555autorais. Obviamente. por menor que seja. A figura mostra os gráficos comparativos entre o clock ideal e o clock real. Sempre haverá um tempo. COM PORTAS NAND (CMOS) o t d)Nível lógico 0 – Tempo au em que o sinal elétrico apresenta 0o volt (GND) sem variação ã no intervalo de tempo. Isto força o sinal elétrico a ter uma aparência trapezoidal. Nos gráficos está convencionado que o ○ O clock ideal não apresenta atraso em sua subida. o tempo de subida ou descida no clock real é da ordem de alguns microssegundos ou nanossegundos. Reservados todos os direitos autorais. n + 5V a i Podemos ajustar os pulsos de clock com p nível lógico 1 (+3 volts.Instituto Monitor Cópia não autorizada.) e com 555 3 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ SAÍDA 4 6 5 470KΩ ○ ○ ○ ○ ○ + 470µF GND Exemplo: um clock de 30% significa que Cópia não autorizada. Chamamos isto de duty cycle. to i Vejamos alguns re circuitos eletrônicos gei radores de clock d. +5 volts. é muito rápido. que ocorre imediatamente. s. i a r Para aplicá-lo na Eletrônica toDigital é preciso adequar seus níveis de u tensão aos níveis a (Família TTL é de tensão do circuito digital s +5 volts e 0 volt (GND)). que fica em nível lógico 1 ou nível lógico 0. nível lógico 1. R 1K Ω . a v r + 100µF b)Nível lógico 1 – Tempo em que o sinal elée s trico apresenta +Vcc sem variação no e inSAÍDA tervalo de tempo. 1K Ω 1 8 relação ao óseu 2 7 C relação ao intervalo de tempo em etc. que é a porcentagem de tempo em que o sinal fica em nível lógico 1 durante todo o período do pulso de clock. Gerador de Clock Qualquer circuito eletrônico capaz de gerar um sinal elétrico no chamado formato onda quadrada é um gerador de Clock. Mesmo assim. ○ ○ ○ ○ ○ 2. GERADOR DE 130/105 . 1K Ω a d c) Borda de descida – Intervalo de tempo muito reduzido que é marcado za pela transiGERADOR DE CLOCK i ção de nível lógico 1 para r nível lógico 0. para que ocorra a descarga elétrica de um componente. que nunca conseguem se descarregar imediatamente.

Um cicloicompleto ou um pulso completo de clock tem borda de subida. que é a porcentagem de período total que a saída fica em o t nível lógico 1.). temos a um circuito que impulsionará v nossos circuitos lógicos digitais dir nâmicos.5Hz. a i óp C s. d nível lógico 1. Aumente o valor do capacitor e diminuirá a freqüência. s o Podemos alterar a largura destes pulsos variando o seu duty dem cycle. Diminua o valor do potenciômetro e atinja freqüências maiores. o gerador de clock é um circuito eletrônico t que i gera um sinal elétrico chamado onda quadrada. Reservados todos os direitos São circuitos bem simples. etc. i a r Há vários outros tipos de geradores de clock ou de pulsos de to clock. 0. O segundo circuito tem sua freqüência de clock ajustada através do potenciômetro de 470K. que varia e sua tenr são de saída no tempo em apenas dois níveis. Reservados todos os direitos autorais. dores que falam em Pentium II 500MHz de clock! a d a iz r o t au o ã n Cópia não autorizada. au s o Resumindo.Instituto Monitor Cópia não autorizada. Diminua o valor do capacitor e aumentará a freqüência. e es Agora você entende R aquelas propagandas de microcomputa. s borda de descida e nível lógico 0 fechando o pulso ou o ciclo. clock fixada pelos valores dos componentes. Aumente o valor do potenciômetro e consiga freqüências bem baixas (1Hz. s o d Montado com poucos componentes de fácil aquisição. O primeiro tem sua freqüência de autorais. ○ ○ ○ ○ ○ 130/106 .

i a r 1 . a d za i or t au o ã n a i p ó C Cópia não autorizada. toquanto u tempo o pulso fica em nível lógico 1? a ( ) a) 75 ms s ( ) b)25 ms to i ( ) c) 57 ms re ( ) d)100 ms i d ( ) e) 50 ms s o 2 .Se o período de um pulso de clock é de 100 ms e seu duty cycle é de 75%. ○ ○ ○ ○ ○ 130/107 . Reservados todos os direitos autorais. Exercícios Propostos s.Cópia não autorizada. s o d o t s o d a v r e es R . sabendo que seu duty cycle é de 10%. Reservados todos os direitos autorais.Desenhe um pulso de clock de 50 ms.

b)Uma borda de subida e nenhuma borda de descida. i a r to u a Cópia não autorizada. 3 . d)Dois níveis lógicos 0. ( ) e) sinal elétrico senoidal. 4 . ( ) c) sinal elétrico chamado onda triangular. e) Tempo da borda de descida igual ao tempo da borda de subida. ( ) b)sinal elétrico chamado onda quadrada.Instituto Monitor Cópia não autorizada. a i óp C o ã n s o d a v r e s e R . Reservados todos os direitos autorais. Reservados todos os direitos autorais. c) Dois níveis lógicos 1. ○ ○ ○ ○ ○ 130/108 .Um pulso de clock simétrico apresenta: ( ( ( ( ( ) ) ) ) ) a) Tempo em nível lógico 1 igual ao tempo em nível lógico 0. ( ) d)carrilhão.A definição de clock é: ( ) a) relógio. a d a iz r o t au s o d o t os s o it e r di s.

Cópia não autorizada. Reservados todos os direitos autorais.

lição

12

Flip-Flop
○ ○ ○

Introdução
Já reparou que os modernos aparelhos eletroeletrônicos têm um botão de liga e desliga diferente dos convencionais? Não são mais chaves tipo gangorra, faca ou de pressão que se retraem e somente voltam ao normal quando pressionadas novamente. Os botões power são do tipo “contato momentâneo”: apertou, o contato se fecha; soltou, o contato se abre.

S

O circuito a seguir mostra como construir um flip-flop utilizando portas lógicas NAND. Trata-se de um flip-flop tipo RS, ou seja, set (liga) e reset (desliga).

s o d Como o aparelho fica ligado com um simples clicar do botão? Como o aparelho se des- va r liga ao simples clicar do botão? Chamamos e este efeito de flip-flop. es R Você já deve ter percebido que,.passo a a prápasso, nos aproximamos das aplicações d aNo entanto, ticas da teoria que aprendemos. z i o fato de saber que os circuitos estudados são or não deve ser encontrados prontos no mercado t u do conhecimenmotivo para você descuidar a to teórico sobre o funcionamento ciro e a prática,desses cuitos. Entre a teoria é preciso ã n alcançar um equilíbrio. a i p 1. Flip-Flop ó RS C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

s o d o t
R S

os

s o it e r di

s. i a r o t FLIP-FLOP RS u a (RESET/SET)
Q

Q

Q

R

Q

S

Q

R

Q

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○

SET = Ativa a Saída RESET = Desativa a Saída Q = Saída Q = Complemento da Saída (Barrada)

130/109

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais. Esta Tabela da Verdade parece meio esPreste atenção agora! Liga a saída colo○ ○

cando-a em nível lógico 1 (set). Desliga a saída colocando-a em nível lógico 0 (reset). Os termos não existem na Língua Portuguesa, mas sim no dialeto dos eletrônicos: setar significa colocar a saída em nível lógico 1; resetar significa colocar a saída em nível lógico 0. Vamos entender que só existe uma saída para os flip-flops, nomeada de Q. Toda saída de flip-flop tem este nome. Q barrado é o complementar da saída.

tranha a princípio, mas trata-se de uma abordagem lógica. As considerações iniciais estão nela: zero no set e um no reset, a saída vai a nível lógico zero; um no set e zero no reset, a saída vai a nível lógico um. As novidades são: zero no set e zero no reset, a intenção é clara. Não desejamos ligar e nem desligar a saída. Ou seja, desejamos “deixar como está”. Portanto, escrevemos que permanece o estado lógico da saída. • Se a saída está em zero, permanecerá em zero.

s o it e r Chamamos de complementar binário o iem • Se a saída está um, permanecerá em um. d binário inverso. Assim o complementar de 1 é 0 e vice-versa. oscombinação é considerada ilóA última s não podemos ligar-desligar algo gica, porque o Então, memorize: a saída é o pino Q. ao mesmo d tempo. Não existe algo cheio-vao zio, vivo-morto, apagado-aceso, etc. A isso se t Acompanhando o primeiro circuito da fiaplica o termo ilógico. s gura, colocando nível lógico 1 na entrada set o e nível lógico 0 na entrada reset, tornamos ad Se você montar o circuito a seguir, verá clara nossa intenção de ligar a saída, ou seja, v que ele não “queima”, mas os dois leds estar colocá-la em nível lógico 1. e rão acesos quando set e reset estiverem em es nível lógico 1 ao mesmo tempo. Isto é ilógico, Se pensarmos: R pois se Q é a saída e Q barrado é o seu com. a plemento, como ambos poderão estar em níd • desejo ligar a saída: nível lógico 1 no set e vel lógico 1? a nível lógico 0 no reset. z ri lógico 0 no set MONTAGEM de FLIP-FLOP RS com • desejo desligar a saída: nível o PORTAS NAND e INVERSORES t e nível lógico 1 no reset . u a + 5V + 5V o Colocando nível lógico 1 no reset, nossa intenção é resetar nãa saída, ou seja, colocá-la 14 14 em nível lógico a 0. i 1 2 1 Q óp da Verdade para o flip-flop RS S 3 A Tabela 2 C é a seguinte:
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

s. i a r to u a

Cópia não autorizada. Reservados todos os direitos autorais.

S 0 0 1 1

R 0 1 0 1

Q 0 1

Q 1 0

Permanece

R

3

4

5 4

6

Q R R LED

7

7 LED

Ilógico

GND GND
○ ○

130/110

○ ○

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos Este tempo chama-se delay autorais. time, traduOs fabricantes de CIs consideram vanta○ ○

joso encapsular flip-flops já montados, bastando a você apenas utilizá-los. A partir de agora, portanto, os flip-flops serão tratados em nossas lições apenas como “caixinhas”.

zido como atraso de propagação. É o tempo necessário para que uma informação na entrada atinja a saída, alterando-a. Assim o clock em um flip-flop faz o papel de chaveador. Podemos ter: • Flip-flop chaveado na borda de subida do clock.

s. i a r to • Flip-flop chaveado na borda de descida do u a clock. 2.1 Clear s • Flip-flop chaveado o no nível lógico um do it clock. É um pino prioritário que deve ser ativado e momentaneamente e depois desativado, para ir no nível lógico zero do • Flip-flop chaveado d que o flip-flop possa funcionar normalmente. clock. s o A figura nos mostra alguns exemplos: Sua função é colocar a saída em nível lógico s o zero, independentemente das entradas S e R. d o RS e seus ACESSÓRIOS t FLIP-FLOP Enquanto o clear estiver ativo, as entra(PRESET, CLEAR e CLOCK) s das S e R são ignoradas pela saída, que se o d mantém em nível lógico zero. a v S Q r 2.2 Preset e Flip-flop RS simples, s sem acessórios. e Também um pino de ordem prioritária R R Q . ser atisobre as entradas S e R, o preset deve a vado momentaneamente e depoisd desativado a para que o flip-flop funcione normalmente. iz r PRESET o t Sua função é colocar a saída em nível lógiS Q co um independentemente au das entradas S e R. Flip-flop RS com preset e clear. o ã estiver ativo, as entraEnquanto preset n R Q das S e R são ignoradas pela saída que se CLEAR a mantém em i nível lógico um. p ó C 2.3 Clock
Podemos considerar os flip-flops RS como modelos básicos aos quais é possível juntar acessórios. Os acessórios são: Pino de entrada, o clock controla a leitura das entradas S e R para alterar a saída.
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

2. Acessórios dos Flip-Flops

S

PRESET Q CLOCK Flip-flop RS com preset, clear e clock.

Como vimos no ensaio com flip-flop feito com portas NAND, a saída Q e seu complemento levam um tempo para estabilizar o reCópia não autorizada. Reservados sultado na saída.
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

R

Q

todos os direitos autorais.

CLEAR

130/111

O J se assemelha ao S e o K se assemelha ao R. ao colocarmos J e K em nível lógico com uma “bolinha” na frente. Esta inversão sem. mas quando J e K estiverem em nível lógico 1. CLEAR e CLOCK) . r são. ○ ○ J ○ ○ ○ Q 3. Como conseqüência disso.ad pre ocorrerá e é chamada de toogle ou inver.v Neste caso. supondo Q = 1 e seu complemento o Na figura observamos a entrada de clock t e sem igual a 0. seu complemento para 1. a o K Q ã Vejamos alguns exemplos de Tabela da n Verdade para flip-flops JK: a i Preset J K Q Q óp 1 0 0 1 0 C PRESET ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ os s o Flip-flop JK Com Preset e t Clear Borda i de Descida e r di Q s. de forma a não se ter mais uma combinação ilógica. Flip-Flop JK No processo de evolução das técnicas digitais. a d Note que os fabricantes também acharam a J Q economicamente vantajoso encapsular flipiz r flops JK totalmente montados em CIs. basta consultar um data book. indicando que esta entrada é s ativa em nível lógico zero ou na borda de desFLIP-FLOP JK e seus ACESSÓRIOS e R cida do clock. Reservados todos os direitos autorais. a saída inverte seu estado atual. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Flip-flop JK Com Preset e Clear Borda de Subida K Q ○ ○ ○ ○ J Q ○ ○ ○ ○ Cópia não autorizada. Flip-flop JK Simples Borda de Descida K Q ○ ○ ○ ○ ○ ○ ○ PRESET J Q K CLEAR s o d Assim.Instituto Monitor Cópia não autorizada. Para oFlip-flop JK Simples t conhecer as opções oferecidas pelos fabricanu Borda de Subida tes. ○ ○ CLEAR 1 1 1 0 0 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 ○ Permanece ○ ○ ○ ○ ○ Toogle Flip-flop JK com preset ativo em nível lógico um ○ ○ ○ 130/112 . pode ser aplicado ao clock. Foram então colocadas mais algumas portas lógicas. (PRESET. Assim ele foi batizado com o nome flip-flop JK. Esta “bos 1. pensou-se em transformar a tal combinação ilógica em algo útil. e preset e clear. após o delay time a saída Q passa para 0 e o linha” é o símbolo de inversor incorporado. O símbolo de entrada de clock em flipflops é um triângulo (∆). Reservados todos os direitos autorais. não poderíamos continuar chamando este novo flip-flop de RS.

Clock J Q Q Clear 1 1 1 1 0 0 0 0 J 0 0 1 1 0 0 1 1 K 0 1 0 1 0 1 0 1 Q 0 0 0 0 0 1 Q 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Permanece Permanece Permanece Permanece Permanece s. d os s o d o t s o d a v r e es R . a d za i or t au o ã n a i p ó C Permanece 0 1 1 0 Toogle Toogle Cópia não autorizada. ○ ○ ○ ○ ○ 130/113 . Reservados todos os direitos autorais.: representamos borda de subida através de uma seta para r i cima e borda de descida com uma seta para baixo.Instituto Monitor Cópia não autorizada. Reservados todos os K direitos autorais. i a r to u Flip-flop JK com clear ativo em Flip-flop JK com clock chaveado a na nível lógico um borda de subida s to i e Obs.

Cópia não autorizada. a S R Q Q d 0 0 a iz 0 1 r 1 0 to 1 1 u a 2 .Analise o funcionamento do circuito abaixo e preencha a Tabela da Verdade. Exercícios Propostos s. ○ ○ Cópia não autorizada. ) c) Colocar a saída em nível lógico 0. . ( C ) e) Borda de subida do clock.Qual o significado de resetar? ) a) Colocar a entrada em nível lógico 0. ( ) b)Colocar a ( ) c) Colocar a saída em nível lógico 0. ) e) Borda de subida do clock. i a r 1 . ) d)Colocar a saída em nível lógico 1. i p ( )ó d)Colocar a saída em nível lógico 1. Reservados todos os direitos autorais. nã a entrada em nível lógico 1. Reservados todos os direitos autorais. ○ ○ ○ 3 ( ( ( ( ( 130/114 .Qual o significado de setar? o ( ) a) Colocar a entrada em nível lógico 0. to u a MONTAGEM de FLIP-FLOP RS com PORTAS NAND e INVERSORES s to + 5V + 5V i re i d 14 14 s o 1 2 1 Q s S 3 2 o d o t 5 Q s 6 3 4 4 o R d R R a v r 7 7 e LED LED s e R GND GND . ) b)Colocar a entrada em nível lógico 1.

quando J e K forem a nível lógico 1. 4 . c) Colocar a saída em nível lógico 0.Por que foi criado o flip-flop JK ? _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ s o d o t os s o it e r di s. quando J e K forem a nível lógico 1. ( ) e) É ilógica. a ( ) b) i Muita coisa. Reservados todos os direitos autorais. s o d a v r e s e R .O que faz a função toogle? ã n quando J e K forem a nível lógico 1.O que é complemento de um a ( ) a) É o número binário inverso do binário em questão. d a ( ) b)É o que falta paraz 1. ) e) Borda de subida do clock. pInverte ( )ó c) a saída e seu complemento. ( ) d)É o que completa t ( ) e) É o clock. Reservados todos os direitos autorais. b)Colocar a entrada em nível lógico 1. ( ) d)Ler a saída S e R somente em uma borda de clock. ) b)Colocar a entrada em nível lógico 1. e) Borda de subida do clock. d)Colocar a saída em nível lógico 1. quando J e K forem a nível lógico 1.Clear serve para: ) a) Colocar a entrada em nível lógico 0. quando J e K forem a nível lógico 1. ( ) c) É o que falta para r o o número. i 0. 6 .Preset serve para: ( ( ( ( ( 5 ( ( ( ( ( ) ) ) ) ) a) Colocar a entrada em nível lógico 0.Instituto Monitor Cópia não autorizada. binário ? 8 . ( ) b)Colocar a entrada em nível lógico 1.au o 9 . ) d)Colocar a saída em nível lógico 1.Entrada de clock em um flip-flop serve para: ( ) a) Colocar a entrada em nível lógico 0. ○ ○ ○ ○ ○ 130/115 . ) c) Colocar a saída em nível lógico 0. ( ) c) Ler a entrada S e R somente em uma borda de clock. ( ) e) Borda de subida do clock. ( ) a) Nada. i a r to u a Cópia não autorizada. . 7 . ( C ) d) Fixa a saída e seu complemento.

Flip-Flop Tipo Data to i modems.Flops JK e suas Ligações Tipo T e D or t TOOGLE DATA au J Q J Q D Q T Q o ã n Ka Q K Q Q Q i p ó C Ligações do Flip-Flop JK ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 13 FLIP-FLOP JK SIMPLES BORDA DE SUBIDA LIGAÇÃO TIPO TOOGLE FLIP-FLOP TIPO T TIPO TOOGLE BORDA DE SUBIDA FLIP-FLOP JK SIMPLES BORDA DE SUBIDA LIGAÇÃO TIPO DATA FLIP-FLOP TIPO D TIPO DATA BORDA DE SUBIDA ○ ○ ○ ○ TOOGLE J Q DATA J Q D Q T Q K Q FLIP-FLOP TIPO T FLIP-FLOP TIPO D FLIP-FLOP JK SIMPLES FLIP-FLOP JK SIMPLES Cópia autorizada. a saída e seu complee permanece (J = 0 e K = 0) e toogle (J = 1 e K =s 1). com o pulso de clock esta informação lição anterior. mento permanecem inalterados. etc. Reservados todos os direitos autorais. s Com esta lição aprofundaremos nosso o d se na entrada data tivermos nível conhecimento sobre os flip-flops. e R . calculadoras. Reservados todos os direitos autorais. com o pulso de clock esta Conectando J e K num mesmo terminal. BORDA DE DESCIDA BORDAnão DE DESCIDA TIPO TOOGLE DATA TIPO ○ ○ ○ ○ ○ ○ ○ ○ Q ○ ○ ○ ○ ○ ○ K Q Q LIGAÇÃO TIPO TOOGLE BORDA DE DESCIDA LIGAÇÃO TIPO DATA ○ ○ BORDA DE DESCIDA ○ 130/117 . i a r Introdução Os fabricantes acharam vantajoso encapto u sular flip-flops tipo toogle em CIs. a d a z i Flip . re inversor entre J e K e Conectando ium Duas ligações dos flip-flops JK são extrechamando J ded entrada de dados ou data. Se na entrada data tivero será 1. 2. o set e reset da Tabela da Verdade. videogames. lição s.Cópia não autorizada. va informação será enviada à saída. a Os flip-flops JK são a base dos modernos s computadores. internet. o t 1. iniciado na Assim.Enquanto não r forçamos o flip-flop a trabalhar nas funções houver pulso de clock. lógico s enviada à saída. formamente empregadas: ligação tipo Toogle e s çamos o flip-flop a trabalhar nas funções de ligação tipo Data. Flip-Flop Tipo Toogle d mos nível lógico 0.

Reservados todos os direitos autorais.autorizada.Instituto Monitor Cópia não Reservados todos os direitos autorais. a PULSOS DE CONTAGEM ad Qz Q CL ri CL o t CLEAR au o ã n a i p ó C CLEAR os sJ o it e r di K s. Veja como se faz: CONTADOR BINÁRIO COM FLIP-FLOPs JK Q0 CONTA / PAUSA Q1 J Q J Q PULSOS DE CONTAGEM K CL Q K CL Q s o d o t CONTADOR BINÁRIO COM FLIP-FLOPs TIPO T s o Q0 Q1 d a CONTA / PAUSA v r e s T Q T Q e R . ○ ○ ○ ○ ○ 130/118 . i a Q2 r to u a Q CL Q Q2 T Q Q CL Anotações/dicas Cópia não autorizada. 3. formamos um contador de pulsos de clock com saída no formato binário. Contadores Binários Interligando os flip-flops tipo toogle.

Assim podemos ter um contador binário de 1 bit (contando de 0 até 1. Reservados todos os direitos O sentido da contagem. a d za i T Q r T oQ t au Q CL CL Q CL os s o it e r di K CL Q J . progressiva ou regressiva . Vejamos um exemplo: CONTADOR BINÁRIO COM FLIP-FLOPs JK Q0 CONTA / PAUSA Q1 J Q J Q PULSOS DE CONTAGEM K CL Q K CL Q CLEAR CONTA / PAUSA T PULSOS DE CONTAGEM a i CLEAR óp C o ã n s o d o t contagem regressiva Borda de SUBIDA. s i Q2 a r to u a Q Q2 Q Q Borda de DESCIDA. CLOCK ligado no Q. de 2 bits (contando de 0 até 3). de 4 bits (contando de 0 a 15. nado pela borda de chaveamento do clock e se as próximas entradas de clock estão conectadas na saída Q ou no seu complemento. 130/119 . este circuito é chamado de conta○ ○ ○ ○ ○ autorais. CLOCK ligado no Q.autorais. Reservados todos os direitos 7). contagem progressiva (DOWN = descida) Cópia Note que as ligações do circuito se repetem a cada flip-flop colocado na seqüência.Instituto Monitor Cópia não autorizada. este circuito é utilizado no power dos aparelhos).é determi. de 3 bits (contando de 0 a não autorizada. s (UP = subida) o d a v r COM FLIP-FLOPs TIPO T CONTADOR BINÁRIO e s e Q1 Q0 R .

: Time Chart é o nome em inglês. No decorrer deste texto estamos passando lentamente a utilizar os termos técnicos não autorizada. i a 15 14 13 12 11 r to u a s to i re i d 4 5 Obs. de quantos bits você quiser. 130/120 . dor hexadecimal e é muito utilizado em sistemas microprocessadores.Instituto Monitor Cópia não autorizada. Cópia É necessário que você se acostume a utilizar. enfim. a ler e a entender termos técnicos em inglês. microcomputadores). traduzido para Carta de Tempo ou Gráfico de Tempo do circuito lógico. Reservados todos os direitos como eles são em inglês.CLOCK LIGADO NA SAÍDA Q CLOCK 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Q0 0 Q1 0 Q2 0 Q3 0 0 1 2 CLOCK Q0 0 Q1 0 Q2 0 a i óp C Q3 0 o ã n s o d CARTA DE TEMPO (TIME CHART) DO CONTADOR UP (PROGRESSIVO) a BORDA DE DESCIDA vCLOCK LIGADO NA SAÍDA Q r e 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 s e R . e o uso de termos técnicos traduzidos para o português às vezes cria confusão e mau entendimento. Vejamos pela primeira vez um gráfico que mostra as alterações do circuito lógico no tempo. Reservados todosde os direitos autorais. CARTA DE TEMPO (TIME CHART) DO CONTADOR DOWN (REGRESSIVO) BORDA DE SUBIDA . a d a iz r o t au s o d o t os s. Para cada bit é colocado um flip-flop na seqüência. ○ ○ ○ ○ ○ autorais. As fontes tecnológicas estão todas nesse idioma.

que em decimal é 13.. flop só se alterará quando a saída do primeiro flip-flop for de 0 para 1. Note que a saída Q0 só se to u altera quando o clock vai de 0 para 1. podemos forçá-los a iniciar a contagem a partir do Olhando verticalmente após o primeiro zero. o do data book do fabricante). a d a 2 em automaticamente. que corresponde a verso. Os flip-flops são chaveados na borda de subida (transição de nível lógico 0 para nível lógico 1). que em decimal é 14. indo de 15 até 0. Chamamos este efeito de recie r meiro flip-flop. Na tabela vemos que. Reservados todos os direitos autorais. a Chaveamento do CLOCK ligado CONTAGEM • Q3 equivale a 23. Utilizando flip-flops com clear. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Este conceito é muito aplicado no curso de microprocessadores. você feita. a saída do segundo flipclagem automática di . apresentou 11012. ó Borda de Descida Q UP C Note que o índice da saída corresponde ao expoente da base 2. assim que a alimentação do circuito for Cópia não autorizada. alterando apenas uma das opções. Note que o ciclo s se repete indefio Olhando para o circuito. A conclusão é que um contador formado por quatro flip-flops tem quatro saídas de Q0 até Q3 e apresentou como resultado 11112. você deve comparar os gráficos dois a terminada na hora da escolha do CI através s dois. Borda de Subida Q n DOWN Borda de Descida 4 Q a DOWN • Q4 equivale a 2 . ○ ○ vel lógico 1. Após o segundo pulso. Caso contrário ele O segundo os circuito que gerou o segundo mantém sua saída no estado anterior. pulso de contagem ou pulso de clock . Agora nós temos um contador up (pro1 em R . conjunto sde gráficos tem seus flip-flops chao veados agora na borda de descida (lembre-se d Voltando ao gráfico e aplicando este conque a borda de chaveamento do flip-flop é deo t ceito. que em decimal é 15. que conta de 0 a 15 e recicla decimal. que corresponde a 16 em i Borda de Subida Q p UP decimal. que corresponde a decimal. s.. todo o resr em decimal. e assim por diante. A contagem é claramente a regressiva. e s Mas o efeito produzido na contagem foi o ine • Q0 equivale a 20. d a Cada saída tem um valor correspondente v Este foi o único item alterado. pois quando t é 0 o próximo pulso i clock do segundo flip-flop é a saída do prilevará ao 15. você vê que o nidamente. que corresponde a 4 em t tipo de contador. isto significa que a saída de um flipflop só alterará seu estado quando houver tal transição em seu pino de entrada de clock. e utilizando flip-flops com preset po○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 130/121 ○ ○ ○ ○ ○ ○ ○ . • Q1 equivale a 21. Assim. iz r Podemos então criar uma tabela para este o • Q2 equivale a 22. apresentou 11102.Instituto Monitor Cópia não autorizada. Após o terceiro pulso. Assim: to das ligações são idênticas às anteriores. u decimal. Reservados todos os direitos autorais. gressivo). ã decimal.o que corresponde a 8 em Flip-Flop no. o sentido da contagem se inverte. i a r Olhe para o gráfico de Q0 e compare com o gráfico do clock. O primeiro gráfico é uma combinação de verá que todas as saídas terminaram em nígráficos do clock e de cada saída Q.

até estar comiz e o e r pletamente carregado se tornar um circuito-aberto. Reservados todos os direitos autorais. a d a Passa o tempo capacitor vai se carregando. chamado acionador automático. Circuito para PRESET ou CLEAR ativos em nível lógico 0 ○ ○ ○ ○ ○ 130/122 . assim que a alimentação do circuito for feita. Observe as figuras: 4. 4. i a r to u a Cópia não autorizada. que é entendido como nível lógico 0. Preset e Clear Automáticos Este circuito é composto apenas de um resistor e um capacitor. autorais. que é entendida como nível lógico 1. +Vcc.Instituto Monitor Cópia não autorizada. na saída teremos a tensão . Reservados todos os alto direitos demos forçá-los a iniciar a contagem a partir do mais valor.1 Circuito 1 s o it +Vcc e VOLT NÍVEL LÓGICO UM ir +Vcc d s C o s SAÍDA o d NÍVEL R to LÓGICO ZERO TEMPO s o 0 d a Circuito para PRESET ou CLEAR ativos em nível lógico 1 v r e Assim que a alimentação es é ligada. Desta forma. Com isso. Para que isso ocorra utilizamos um circuito muito simples. o capacitor se comporta como se fosse um curto-circuito R . au o ã 4.2 n Circuito 2 a CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO i p +Vcc ó VOLT C +Vcc CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO NÍVEL LÓGICO UM R SAÍDA C NÍVEL LÓGICO ZERO 0 TEMPO s. a o t saída fica conectada ao GND via resistor de pull-down.

Com isso a saída fica conectada ao +Vcc via resistor de pull-up. i a 5. Passa o tempo e o capacitor vai se carregando. Desta forma. Podem ta de 0 a F) e decimal (conta a de v a contagem a partir de um deterser programados para iniciar r epodem ser programados para realizar minado número. Pere R mitem ser interligados em cascata com outros 74LS193 ou . Reservados todos os direitos autorais. se fosse um curto-circuito. s binários hexadecimal (cono • CI 74LS193 e 74LS192 – Contadores d0 a 9). i ddeterminado programado para iniciar a contagem a partir de um s número. Pode ser programado para realizar a contagem de modo o progressivo ou regressivo (up ou down). citamos. entre outros: to i e pode ser • CI 74LS192 – Contador binário decimal (conta de 0 a r9). Suas entradas de clock (up ou down) são sensíveis z i r à borda de subida. ○ ○ ○ ○ ○ 130/123 . que é entendido como nível lógico 1. Permite ser interligado spinos carry (vai um) em cascata com outros 74LS192 através dos o e borrow (empresta um). Reservados todos os direitos Assim que a alimentação é ligada. o capacitor se comporta como autorais. Também s a contagem de modo progressivo ou regressivo (up ou down). Permite zerar d a contagem a qualquer to momento através do pino clear. que é entendida como nível lógico 0. respectivamente. Dentre os disponíveis no mers cado. Contadores Binários Encapsulados r to u Novamente os fabricantes de CIs acharam vantajoso encapsua lar circuitos contadores completos. a i óp C s. até estar completamente carregado e se tornar um circuito-aberto. Permitemd zerar a contagem a qualquer momento através a do pino clear . o t CONTADOR DECIMAL au 2 6 7 16 8 3 o ã n Q0 Q1 Q2 Q3 +Vcc GND 12 CARRY OUT A 15 B 1 C 10 D 9 74LS192 UP 5 BORROW OUT LOAD 11 13 DOWN 4 CLEAR 14 Cópia não autorizada. teremos a saída conectada ao GND.Instituto Monitor Cópia não autorizada. pinos carry (vai um) e borrow (empresta 74LS192 através dos a um).

048 d nações. os Permite zerar a contagem a qualquer momento através do pino s o reset . Afinal.binário apenas com 12 saídas.047. i a r to u a DD 11 10 8 9 1 DD ss Q12 Q6 Q5 Q7 Q4 Q3 Q2 Vss Cópia não autorizada. o que corresponde a 2. HEXADECIMAL 3 2 6 Q2 7 Q3 16 +Vcc 8 GND Q0 Q1 12 CARRY OUT A 15 B 1 C 10 D 9 74LS193 UP 5 BORROW OUT LOAD 11 13 DOWN 4 CLEAR 14 a i óp Você pode encontrar outras opções consultando os data books C dos fabricantes e escolher a que melhor se aplica ao seu projeto. CONTADOR Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. d o Q Q Q t RESET ∅ 1 Q V Q s o 16 15 14 13 d 12 11 10 9 a V v r e s e R . equivalentes aos decimais de 0 até 2. ○ ○ ○ ○ ○ 130/124 . e ir combinúmeros binários de 0 até 2 . Sua contagem é sempre progressiva (up). 6. Contadores Binários Programáveis Você já deve ter visto o lançamento de foguetes em contagem regressiva. Reservados todos os direitos autorais. Não permite programação alguma. ou relógios digitais contando 60 segundos de 0 a 59.CD4040BM/CD4040BC a d a iz r o t V au 2 3 4 5 6 7 8 o 1 ã n 11 s. como programar o contador para que ele faça esse tipo de contagem? s o it gera • CI 4040 – Contador BCD .

Não entrando pulsos. a saída da porta só depende do que está na a outra entrada. quando a chave está ligada ao GND (nível lógico 0). 6. Ou seja. o contador não conta. i Agora. A saída só to estará em nível lógico 1 quando as duas entradas estiverem em au nível lógico 1.Instituto Monitor Cópia não autorizada. você diria. i a r Lembre-se da porta lógica AND de duas entradas. Ou seja. Óbvio!. o ã quando o pulso for 0. Reservados todos os direitos autorais. quando o pulso for 1. na saída teremos 1. Então responda: como fazer para que um circuito contador pare de contar? Simples! Tire dele os pulsos de contagem! a tagem passam direto. os pulsos de conn Vamos fazer agora a parada de contagem em um número qualquer. a óp C saída permanece o tempo todo em 0. Chamamos isso de bypass. Devemos saber primeiro em que número desejamos que a contagem pare. na saída teremos 0. Estes pulsos podem vir de um gerador de pulsos de clock ou de sensores do tipo abre-fecha contatos. Com isso montamos nosso bloqueador de pulsos s de o contagem. GND a d a iz r o t O funcionamento é bem simples: quando a chave está ligada ao u +5V (nível lógico 1). Façamos uma combinação lógica entre as saídas do contador Cópia não autorizada. bloqueamos os pulsos de contagem e o contador pára de contar. ○ ○ ○ ○ ○ 130/125 . Reservados todos os direitos autorais. Assim.1 Programando o Término da Contagem Um contador conta pulsos. it CIRCUITO BLOQUEADOR DE PULSOS e ir d + 5V os s o 14 d o 1 Entrada t Saída 3 s 2 PULSOS o d de R a CONTAGEM v r 7 e LED PARA CONTA s e R + 5V . de modo a produzir um sinal quando este número aparecer. s.

Reservados todos os direitos autorais. i a r to u a Cópia não autorizada. i óp A porta AND de 2 entradas é o nosso bloqueador de pulsos. colocando o pino 14 em nível lógico z 1 e zerando oicontador (todas as saídas vão a NL = 0). representando o decimal 12. Ao ligarmos a a alimentação do circuito. Conectar a entrada down em NL = 1. quando e Q3 ã as saídas formarem o decimal 12. As C demais ligações são determinadas pelo fabricante em seu data book. a saída da porta NAND vai a nível n s o d o t C s o14 s o it e r di R s. só indo a nível lógico 0 quando Q0 = 0 e Q1 = 0 e Q2 = 1 nível lógico o= 1. Reservados todos os direitos autorais. Exemplo 1 Contador: up (progressivo) Início de contagem: 0 Término de contagem: 12 (em hexadecimal é “C”) CI contador = 74LS193 + 5V 3 12 2 6 7 Q3 Q0 Q1 Q2 16 + Vcc 8 GND CARRY OUT A 15 B 1 C 10 D 9 74LS193 UP 5 BORROW OUT LOAD CLEAR 11 13 DOWN 4 R R R R + 5V a lógico 0. o capacitor C se comd porta como um a curto-circuito . travando (parando) o contador no número 12. desabilitar load colocando-o em NL = 1. or t A saída da porta NAND de quatro entradas fica o tempo em au 1.Instituto Monitor Cópia não autorizada. ○ ○ ○ ○ ○ 130/126 . desabilitar o clear colocando-o em NL = 0 (o circuito automático já faz isso). s o d a v PULSOS DE r e CONTAGEM s e R . Em outras palavras.

quando então vai a NL = 0. a d Existem poucas em relação ao circuito anterior. Você pode “brincar” com este circuito básico e fazê-lo contar a partir de qualquer número e parar em qualquer número. Q2 e Q3. B. R R R R + 5V s o d o t s 14 o C s o it e r di s. Reservados todos os direitos autorais. levando o pino 11 a nível lógico 0 e ativando o load que o t transfere os níveis lógicos das entradas A. ○ ○ ○ ○ ○ 130/127 . ele se inicia com o número 9. Reservados todos os direitos autorais. s o d a v r PULSOS DE e s CONTAGEM e R .Instituto Monitor Cópia não autorizada. o capacitor se comporta como um curtoi r circuito. Ao a diferenças z ligarmos a alimentação. tivas saídas o ã n Conclusão: ao ligarmos o circuito. B. i a r to u a Cópia não autorizada. Q1. Exemplo 2 Contador: down (regressivo) Início de contagem: 9 Término de contagem: 0 CI contador = 74LS193 + 5V 3 12 2 6 7 Q3 Q0 Q1 Q2 16 + Vcc 8 GND CARRY OUT A 15 B 1 C 10 D 9 74LS193 UP 5 BORROW OUT LOAD CLEAR 11 R 13 DOWN 4 a que é a combinação entre as entradas A. parando a contagem. C e D para as respecau Q0. i óp A saída da porta NAND de quatro entradas fica o tempo todo C em NL = 1 até o momento em que todas as saídas estejam em NL = 0. C e D.

_____________________________________________________________________________ ○ ○ ○ ○ ○ 130/128 . Explique como o circuito funciona. s to i re i d s 3 2 6 8o 7 16 s Q0 Q1 Q2 Q3 + Vcc GND o d 12 o t BORROW OUT 13 74LS193 CARRY OUT s o d LOAD CLEAR a UP DOWN A B C D v 4 r 15 1 10 9 5 11 14 e es R . Inicie a contagem a to u partir do número 5 (em binário) e pare a contagem no número 15 (“F” em hexadecia mal). i a r 1 . Exercícios Propostos s.Faça as ligações para que o circuito abaixo seja progressivo. Reservados todos os direitos autorais. Reservados todos os direitos autorais. R C a d a z R R Rri R o t + 5V au o ã n a i p ó PULSOS DE C CONTAGEM + 5V Explicação: __________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ Cópia não autorizada.Cópia não autorizada.

Sendo eles sensíveis à borda de descida e tendo as entradas de clock. ligadas no complemento da saída anterior. 3 . ( ) e) não haverá contagem. ( ) b) regressiva. e) Nenhuma das alternativas anteriores.Onão que significa bypass? ( ( ( ( ( ) ) ) ) ) a) sinal lógico 1 que vira 0. Reservados todos os direitos autorais. ( ) d) equilibrada. ○ ○ ○ ○ ○ 130/129 . d) sinal lógico que não vai para lugar nenhum. c) sinal lógico da saída que vai direto para a entrada. i a r to u a Cópia não autorizada. a d a iz r o t au s o d o t os s o it e r di s. a i óp C o ã n s o d a v r e s e R . b) sinal lógico da entrada que vai direto para a saída. a partir do segundo flip-flop. Reservados todos os direitos autorais. a contagem será: ( ) a) progressiva. formando um contador binário. ( ) c) compulsiva. 2 .Instituto Monitor Cópia autorizada.Uma seqüência de flip-flops tipo T (toogle) interligados.

v r ca “código”? e 1. O LSb a prio sentido da palavra “código”. a descrição de ald outros. pois o contador é o Excesso 3 (XS-3) • Código d binário. de modo a tornar possível seu processamento por computador. ○ ○ ○ ○ Cópia não autorizada. Decimal. Apesar de conhecermos a guns desses códigos. a palavra código o Este código utiliza-se de 10 bits (binary significa: ã n digits) para representar um número decimal a ou sistema de sinais convende 0 a 9. C 0000000010 = 1 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 14 Codificadores e Decodificadores • Informática: sistema de símbolos com que se representam dados e instruções de programa. entre o Acompanhe. o • Código Gray etc. a palavra. Reservados todos os direitos autorais. ri o 1. BCD 8421 representa os números decigitais. z vale 1 e o MSb vale 8. o outros. lição s. podemos perguntar: o que signifi. a seguir. •t entre s Binário. Hexadecimal. programou-o a seu modo. Códigos em Sistemas t Digitais 1.1 BCD 8421 s e Esta lição visa introduzir o aluno no RmunBCD significa Binary Coded Decimal. ○ ○ ○ ○ 0000000100 0000001000 0000010000 0000100000 0001000000 0010000000 0100000000 1000000000 = = = = = = = = 2 3 4 5 6 7 8 9 130/131 ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ .2 Código Johnson u a No Dicionário Aurélio. é preciso começar pelo pród mais de 0 a 9 com 4 bits (binary digits). Reservados todos os direitos autorais. Assim: • Vocabulário i p cionaisóou secretos utilizados em corres0000000001 = 0 pondências e comunicações. As. são códigos.. do dos códigos empregados em sistemas dia sim. Para tanto. re • Código BCD 8421 i d Na lição anterior você projetou um • Código Johnson s contador binário. i a r Introdução to u Em sistemas digitais podemos citar ala Vamos dar uma paradinha estratégica nos guns códigos para representar um número s flip-flops e olhar um pouco os decodificadecimal: to i dores.Cópia não autorizada.. Mas a frustração era imaginar a tal s contagem em decimal.

06 a f g b s o d 2. s. Ele é composto de 7 leds arranjados de modo a formar um 8. 1. R . a Um homem pensou assim e patenteou a d a idéia da “criptografia” no mundo da infor­ iz financeiras mática. que significa excesso). Hoje nossas transações r osão todas cripto­ e de segurança via Internet t grafadas para evitar u a fraudes. Controlando Note que apesar de utilizarmos binários. em XS-3 (na língua inglesa “X” tem som de “ex” e “S” tem som de “és”.24 18. i a r to 1. Para visualizarmos um número de 0 a 9.Instituto Monitor Cópia autorizada.5 Este código é composto pelo BCD 8421 com excesso de 3. pois se trata de um código que utiliza o binário. ã n Mas issoia é só um comentário. Reservadosd todos os direitos autorais. Juntando temos o som da palavra excess. 0. utilizamos um dispositivo chamado display de 7 segmentos (display em inglês significa mostrador). Assim. O que nos p interessaó são os circuitos decodificadores. Decodificadores a v r Você mesmo pode inventar um código e s utilizando binários. podemos formar números de 0 a 9.22 . s o d o t d e os c o s o it e r di ∅ 1. O Código utilizado é um segredo de cada banco ou o instituição financeira.P.3 Código não Excesso 3 (XS-3) Reservados todos os direitos autorais.25 u a 2.68 D. 130/132 14.54 a b f g e c d ESTRUTURA INTERNA DE UM DISPLAY DE 7 SEGMENTOS a b f g e c CÁTODO COMUM ÂNODO COMUM Cópia não autorizada. que pegam C estes códigos e decodificam novamente para o decimal. o acendimento de cada um destes segmentos (leds). de modo a representar e os números decimais. não podemos colocar a base 2. 0011 = 0 0100 = 1 0101 = 2 0110 = 3 0111 = 4 1000 = 5 1001 = 6 1010 = 7 1011 = 8 1100 = 9 8 4 16.

au to ri za da . 2 Pos.Instituto Monitor direitos os todos Reservados Cópia não autorizada. 3 • Ao acionarmos a chave para a posição 1. 1 Pos. ○ ○ ○ ○ ○ nã o Os principais decodificadores também são encontrados em um único CI. • Na posição 2.Caso eles não estivessem ali. Vamos conhecê-los 2. C óp ia Cópia não autorizada.1 BCD to 7 Segment Decoder (CI 4511) Trata-se de um CI com entradas para código BCD e saída para display de 7 segmentos do tipo cátodo comum (reveja o exemplo). Dentre eles destacamos: BCD to 7 Segment Decoder (no CI 4511) e BDC to Decimal Decoder (no CI 4028). Lembra-se dos hexadecimais? Os diodos utilizados servem para evitar o retorno de corrente elétrica. Você pode expandir esse circuito e montar um decodificador de Código Johnson para decimal via display de 7 segmentos (não nos referimos ao ponto decimal como segmento). aparece a letra A.R es er va do s 130/133 to do s os di re it os (3) au to r ai s. segmentos. +5 volts . a b c d e f g a f g e d c b (1) (2) Pos. aparece no display o número 6. • Na posição 3. Converte BCD em saída decimal via display de 7 segmentos. Observe o circuito a seguir feito de diodos e um display de 7 autorais. aparece no display o número 0. todos os segmentos acenderiam ao mesmo tempo. Reservados todos os direitos autorais.

uma vez que não existe norma ou regra dizendo que A deve ou não ser o LSb).000 segundos). i a r to u a DISPLAY 8 Cópia não autorizada. habilitado. todos os seg• BI = Blank in. Muito utilir o zado em sistemas microprocessados onde a velocidade do clock t é da ordem au de MHz (1:1. Vdd f g a b c d e 4511 B C LT BI LE D A Vss Consultando o data book. os d está habilitado. B. ele trava a última informação presente nas saídas. por exemplo. f. g são as saídas para os segmentos do display CC (cátodo comum). os s • Vss = GND (0 V). Ou seja. r e do número. sendo A o LSb e Dio d ordem é dada pelo fabricante. Quando este pino a v Serve para apagar. o CI deixa d a Serve para “fotografar” uma informação que está presente nas zum i entradas por intervalo de tempo muito pequeno.Instituto Monitor Cópia não autorizada. C. mentos devem ficar apagados. e. temos: • Vdd = 3V a 15V. o Sua Tabela da Verdade é: ã n • a. Reservados todos os direitos autorais. o d • LT = Lamp Test.R Quando este pino é habilitado. b. LE X X 1 0 0 0 0 0 0 0 0 0 0 D X X X 0 0 0 0 0 0 0 0 1 1 C X X X 0 0 0 0 1 1 1 1 0 0 B X X X 0 0 1 1 0 0 1 1 0 0 A X X X 0 1 0 1 0 1 0 1 0 1 a b c d e f g 1 1 1 1 1 1 1 0 0 0 0 0 0 0 Mantém as saídas no momento do LATCH 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 ○ ○ ○ ○ s. ○ 0 1 2 3 4 5 6 7 8 9 130/134 . c. quando ele é . d.000. LT 0 1 1 1 1 1 1 1 1 1 1 1 1 a i óp C BI 1 0 1 1 1 1 1 1 1 1 1 1 1 s o it e r MSb (esta • A. todos os sego t mentos devem se acender. Serve para verificar se algum display apresenta segmento queimado. a de observar a entrada e mantém a saída. Reservados todos os direitos autorais. os números zero à esquerda s e • LE = Latch Enable. D são as entradas BCD. Quando este pino está habilitado.

Para cada saída teremos um circuito digital responsável por controlá-la. C e D) e dez saídas (0. As variáveis serão as mesmas. mento “a” sempre será o segmento superior horizontal e no sentido horário. ○ ○ ○ ○ ○ 130/135 . 2. 6. Cada saída irá a nível lógico 1 quando o respectivo au binário estiver nas entradas. 9). 1. Note que o Lamp Test e o Blank in são ativos (habilitados) em nível lógico 0 e precisam estar em nível lógico 1 para liberar o funcionamento do decoder. o seg. 3.Instituto Monitor Cópia não autorizada. 7. to 4. 2. 5. em CIs. B. 1 0 1 0a 0 0 0 0 1 0 0 0 0 d 1 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 a0 0 0 0 0 0 0 1 0 z 0 0 0 0 0 0 0 0 1 0 i 0 0 0 r 0 0 0 0 0 0 0 0 0 0 0 0 1 1 o t Outros casos previstos de entrada sem significado como DECODER na saída u 0 0 0 0 0 0 0 0 0 1 0 0 1 a 0 o 1 1 0 0 0 0 0 0 0 0 0 1 1ã 0 0 0 0 0 0 0 0 0 0 1 0 n 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 Você pode construir qualquer circuito codificador ou decodificador. Reservados todos os direitos autorais. utilizando portas lógicas. Perceba a vantagem de se trabalhar com decoders montados Cópia não autorizada. i a r Este CI tem quatro entradas (A. Reservados todos os direitos A ordem dos segmentos segue um padrão. s o it e Vdd 3 1 B C D A 8 r di os 4028 s o 4 2 0 7 9 5d 6 Vss o t s o C B A 0 1 2 ad 3 4 5 6 7 8 9 v 0 0 0 1 0 0 0 0 0 0 0 r0 0 0 0 1 0 1 e0 0 0 0 0 0 0 0 0 1 0 0 0 s 1 0 0 0 0 0 0 e 0 1 0 0 0 0 0 0 0 1 1 0 0 R0 0 0 1 0 0 0 0 0 1 0 0 0 0 .autorais. porém teremos 7 saídas e 10 saídas.2 BCD to Decimal Decoder (CI 4028) D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 a i óp C s. Por exemplo. 8. incluindo os que vimos nesta lição.

Cópia não autorizada. Reservados todos os direitos autorais.

Exercício Proposto

s. i a r 1 - Faça as ligações entre o 4511 e o display de 7 segmentos, de modo a deixá-lo to pronto u para receber as entradas A, B, C e D. Obs.: os resistores de 330 ohms têm a função a de limitar a corrente que vai para o led, evitando queimar o CI e o próprio led. s Resistores de 330 ohms são um padrão para tensão de alimentação tode +5V. i re i d a s b o f s o d g to s o e d c a v r d e s e R . a d a iz r o t au o ã n a Vdd f g a b c d e i p ó C 4511
330 Ω 330 Ω 330 Ω 330 Ω 330 Ω 330 Ω 330 Ω
B C LT BI LE D A Vss

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/136

Cópia não autorizada. Reservados todos os direitos autorais.

lição

s. i a r o lizam binários no formato tparalelo e são Introdução u indicados como microprocessador de 16 a bits, 32 bits, 64 bits; videogames de 32 Encerrando neste fascículo a parte que s bits,etc. trata de circuitos digitais, veremos o que são to i os registradores de deslocamento e qual o seu • Serial: utilizamos para nos rere este termo emprego na Eletrônica Digital. i ferir a uma informação binária que apared ce na saída chamada serial, bit a bit com o s O objetivo principal desta lição é transpassar do o tempo. mitir ao aluno conhecimentos sobre a transs formação de informação paralela em inforocontadores que estudamos anteriorOs d mação serial, de importante aplicação na mente to têm em suas saídas uma “palavra” biInformática. nária no formato paralelo. Enxergamos todos s o os bits que compõem a saída de uma única vez. d 1. Conceito a v Os modems utilizam a linha telefônica r Os registradores de deslocamento são e para enviar dados. Como a linha telefônica formados exclusivamente por flip-flops s só tem dois fios, precisamos enviar a tal “pae JK ligados na configuração tipo data ou simplesR lavra” binária um bit de cada vez. Ou seja, . mente flip-flops tipo D. uma série de pulsos compõe tal “palavra”. a d a um ligada à Ligados em cascata (saída z de Quem transforma informação paralela em i entrada do outro e assim por diante), servem r serial são os circuitos chamados shift o paralela de bits para converter uma seqüência t registers ou registradores de deslocamento. u em uma seqüência serial de pulsos binários. Mas registrar o deslocamento de quem? Resa posta: dos bits da tal “palavra” binária. o • Paralelo: utilizamos este termo para nos ã referir a uman quantidade de bits que deVejamos os Circuitos EP/SS (Entrada a vem ser trabalhados juntos. Exemplos: os i Paralela/Saída Serial) e ES/SP, (Entrada modernos ópcomputadores e videogames utiSerial/Saída Paralela): C
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○

15

Shift-Register ou Registrador de Deslocamento

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○

130/137

Instituto Monitor

Cópia não autorizada. Reservados todos os direitos autorais.
ENTRADA PARALELA bit = 1 SAÍDA PARALELA

Q0 J PR Q J PR Q

Q1 J PR Q

Q2

K

a i CLOCK PARA óp TRANSFERÊNCIA C

s o it e CLOCK PARA ir d TRANSFERÊNCIA ENTRADA PARALELA bit = 0 os Este é um circuito EP/SS formado com flip-flops JK e inversos o res. Pergunta: para que fazer tanta ligação se já existem os flipd fica mais “limpo”. flops tipo D (data)? Resposta: assim o circuito o t s o d ENTRADA PARALELA bit = 1 a v r e SAÍDA PARALELA s e R . Q0 Q1 Q2 a d a PR D PR Q D Q iz D PR Q r SAÍDA o t SERIAL au Q Q Q CL CL CL o nã
ENTRADA PARALELA bit = 0

CL

Q

K

CL

Q

K

CL

Q

s. i SAÍDA a SERIAL or t au

Neste exemplo temos uma “palavra” binária de 3 bits, mas é fácil observar que, conforme colocamos mais flip-flops em cascata, o tamanho da “palavra” binária aumenta para 4 bits, 5 bits, 6 bits,..., 32 bits... Enfim, para quantos precisarmos.

Cópia não autorizada. Reservados todos os direitos autorais.
○ ○ ○ ○ ○

130/138

i a r to u O pulso de clock agora tem a função de transferir a informação a de um flip-flop para o próximo. Isto implica que. a d R a iz r o Q1 Q2 Q0 C t au D PR Q D PR Q D PR Q o SAÍDA FF-0 FF-1 FF-2 SERIAL nã Uma vez carregada a “palavra” binária. s to i Lembre-se do delay time (atraso de propagação). FuncionamentoReservados todos os direitos autorais. CL Q CL Q CL Q CLOCK PARA TRANFERÊNCIA CLOCK Q0 Q1 Cópia não autorizada. Até que isto o d ocorra. a v r Exemplo e s e R + 5V . o tempo de uma borda. e a saída do último flip-flop será a saída serial. a i óp C s. o tempo da borda já acabou. Q2 ○ ○ ○ ○ ○ 130/139 . todos lerão suas entradas no mesmo instante durante o tempo da borda de chaveamento. Antes de enviar a tal “palavra” binária no formato serial.Instituto Monitor Cópia não 2. Como e todas r as entradas de clock de todos os flip-flops estão juntas único dienum ponto. ele gastará um tempo s maior para colocar a informação da entrada na saída. seja ela de subida ou de dtime descida. é muitas vezes menor que o delay . Reservados todos os direitos autorais. os s o Como vimos. Isto é feito ativando o preset quando o bit correspondente for 1 ou ativando o clear quando o bit correspondente for 0. as saídas apresentam uma cópia da informação. o t quando um flip-flop recebe a borda do clock. precisamos carregá-la no circuito EP/SS.autorizada.

Isto quer dizer que cada flip-flop lê o estado de cada saída antes do pulso de clock. • o FF-1 lê sua entrada que é a saídas do FF-0 que está em 1. a • o FF-0 lê sua entrada que é 0 e a manda para a saída. a • o FF-1 lê sua entrada que é a saída do FF-0 que está em 0. d a • o FF-2 lê sua entrada que é a vsaída do FF-1 que está em 0. Antes do primeiro pulso de clock borda de subida. Mas perceba que esta leitura é muito rápida e termina antes que os flip-flops consigam colocar suas leituras em suas saídas. i óp • o FF-2 lê sua entrada que é a saída do FF-1 que está em 0. • o FF-2 t lê au Após a terceira borda de subida: o ã n Após a primeira borda de subida: • o FF-0 lê sua entrada que é 0 e a manda para a saída. 130/140 . levando preset do FF-0 a nível lógico 0. as saídas estão Q0 = 1. Chamamos isso de sincronismo. Para recuperar uma “palavra” binária enviada no formato serial. todos os flip-flops fazem a leitura de suas entradas. o capacitor setodos comportaos como um cur. C s o d • o FF-0 lê sua entrada que é 0 e a manda o t para a saída. ○ ○ ○ ○ ○ Cópia autorais. Reservados os conseguimos recuperar ou converter um todos sinal serial emdireitos paralelo. Q1 = 0 e Q2 = 0. Então. precisamos. pois a r nova informação ainda não chegou. o sinal de clock que originou o sinal serial. Sem sincronismo não não autorizada. to-circuito. r osua entrada que é a saída do FF-1 que está em 1.autorais. d a • o FF-1 lê sua iz entrada que é a saída do FF-0 que está em 0. ativando-os e fazendo suas saídas irem para nível lógico 0. nossa palavra de 3 bits é 100. pois a o nova informação ainda não chegou. levando clear dos FF-1 e FF-2 a nível lógico 0. Podemos observar isso no Diagrama de Tempos da figura.Instituto Monitor Cópia não autorizada. os s o it e r di s. Na primeira borda de subida do clock. além do sinal serial. Reservados direitos Ao ligarmos o circuito. e s e de subida: Após a segunda borda R . ativando-o e fazendo sua saída ir para nível lógico 1. i a r to u a Com isso a “palavra” binária 100 foi transferida para a saída serial bit a bit.

todos os direitos Assim. mas de outra “palavra” binária qualquer sem o significado ou sentido esperado. o circuitoReservados ES/SP também precisa dos pulsos de clock autorais. de modo sincrônico que originou o sinal serial.Instituto Monitor Cópia não autorizada. 130/141 . Se não houver o sincronismo. t A situação au Pense! Se você utilizou três pulsos de clock (três bordas de suo ã bida) para converter de paralelo para serial. r o é bastante lógica e depende muito do sincronismo. i a Q2 r to u a D PR Q SAÍDA s FF-2 o SERIAL it e CL Q r di Cópia não autorizada. a Este circuito d desfaz o que o circuito anterior fez. ou seja. é um a conversor serial iz paralelo. note que após a terceira borda óp C de subida teremos nas saídas a “palavra” binária 100. Vejamos: SAÍDA PARALELA + 5V Q0 ENTRADA SERIAL D PR Q FF-0 CL Q D PR Q FF-1 CL Q Q1 CLOCK PARA TRANFERÊNCIA CLOCK Q0 a i Observando a figura e o gráfico. Reservados todos os direitos autorais. você precisará dos mesn mos três pulsos de clock para converter de serial para paralelo. s o d o t os s. Uma aplicação maior destes circuitos é feita em microcomputadores. não haverá recuperação da “palavra” binária original. ○ ○ ○ ○ ○ s o d a Q1 v r e Q2 s e R .

nos computadores. o formato das palavras paralelo e serial só tem 2 fios. a s + 5V to i re i d R s o s o d Q0 Q2 C to Q1 s o PR PR dPR Q Q Q D Da D v SAÍDA r SERIAL e s e Q Q Q R CL CL CL .Cópia não autorizada. o formato da serial é paralelo e no telefone só temos 2 fios. o formato das palavras é serial e no telefone só te( ( ( mos 2 fios. ) e) Porque.Por que a ( ) a) Porque.Faça as ligações para transformar uma “palavra” binária de três bits. ( C) b)Porque. i a r 1 . sendo to111. Exercícios Propostos s. a d za i or t CLOCK PARA TRANFERÊNCIA au o ã nnos modems precisamos transformar uma palavra binária em formato serial? 2 . ) d)Porque. o formato das palavras é paralelo e no telefone só i p ó temos 2 fios. Cópia não autorizada. ) c) Porque. o formato dos telefones é paralelo e no telefone só temos 2 fios. no u formato serial. nos computadores. nos computadores. nos computadores. nos computadores. ○ ○ ○ ○ ○ 130/142 . Reservados todos os direitos autorais. Reservados todos os direitos autorais.

Instituto Monitor Cópia Reservados todos 3 . ○ ○ ○ ○ ○ 130/143 . s o ( ) c) entrada .subida .descida .mais . b)postos.saída.subida . d)casas lotéricas.descida .saída.Anão maior autorizada. to s o d a v r e s e R . o d ( ) e) saída .mais . ( ( ( ( ( ) ) ) ) ) a) bancos.entrada.mais .saída. os dados da _____________ demoram __________________ que o t a borda de _______________ para atingir a ___________________ : i re i ( ) a) entrada .menos . aplicação de circuitos shift-register ocorre em: os direitos autorais. d ( ) b)saída . Reservados todos os direitos autorais. s ( ) d)entrada .saída. s.ES/SP e EP/SS significam: _____________________________________________________________________________ Cópia não autorizada.Complete: s Por causa do delay time. e) televisores. a d a iz r o t au o ã n a i p ó C 4 .menos . c) computadores. i a r _____________________________________________________________________________ to u a 5 .subida .

Neles entram dois bits e a vez. • Resultado: setecentos e trinta e sete. i a r Introdução Note este outro exemplo:to u 256 a Nesta última lição. depois o circuito que faz isso. mais seis é Podemos somar e subtrair binários. Reservados todos os direitos autorais. a v r • Resultado: trezentos e vinte e um. coloca-se o número dois e “vai um” d o dois lá em tiplicar e dividir binários já é algo mais como para cima. Três mais o d dores. noSe você analisar a do ser humano em trabai Exemplo: tará essa limitação p lhar com ó apenas dois números de cada vez: C Some 10001 com 1001 : • Três mais quatro é sete. 1. e r • Seis mais cinco di é onze. t i321 tratando de operações aritméticas com eles. para você relembrar. res +o 65 tomamos o trabalho com os números binários. Ora. n o processo de adição. lição s. Mulo doze. d a z ri Às vezes acontece o “vai um” e o circuito 713 o manda um bit para o próximo circuito.Cópia não autorizada. ○ ○ ○ ○ 130/145 ○ ○ ○ O processo de arranjar os números para o cálculo da adição é igual ao que utilizamos para somar números decimais. o • Cinco s com “um que foi” é seis. t plexo que demanda um processamento de s dados. portanto. Reservados todos os direitos autorais. o uso de computa• Dois mais “um que foi” é três. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 16 Operações Aritméticas com Binários 2 2 ○ ○ ○ ○ ○ ○ Cópia não autorizada. Requer. somos seres humanos! ○ ○ ○ ○ ○ ○ . Soma de Binários e es Você já deve ter percebido que todo Com os circuitos lógicos somadores ocorR ser . coloca-se o número Os sistemas digitais às vezes devem opeum e “vai s um” para o cinco lá em cima. humano só consegue operar dois números por re a mesma coisa. • Um mais dois é três. rar dois números binários. Vamos lá! nada é três. t + 24 au 737 Primeiro vejamos como somar em bináo ã rio. Vejamos o exemplo de adição abaixo: sai o resultado. • Sete mais nada é sete.

i r ozero é um e um mais zero é um. n • Um mais nada é um. Reservados todos os direitos autorais. Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/146 . Faça então a conta em decimal e só no final converta para binário: ⇒ ⇒ 17 + 9 26 ⇒ 11010 Mas assim não vale! Assim você não aprende a somar binários! Expliquemos então como ocorre a soma em binário: Em binário: 0+0=0 0+1=1 1+0=1 1 + 1 = 0 e “vai um” a i óp • Resultado: 11010 C s o d a v r 1001 e 10001 s + 1001 e R 11010 . • Um mais t u amais • Zero zero é zero.Instituto Monitor Cópia não autorizada. 10001 + 1001 Muitos acham difícil somar ou subtrair números binários. o •ã Zero mais um é um. Colocamos o zero. Colocamos o um. 2 s o d o t os s o it e r di s. Colocamos o um. i a r to u a Este último é o principal item da adição de binários. a d a zé • Um mais um zero e “vai um” para o alto na casa da esquerda. Portanto: 1 10001 Cópia não autorizada.

• se o bit B for 1 e a entrada de carry for 1. i a r to u a Cópia não autorizada. Reservados todos os direitos autorais. Reservados todos os direitos Em inglês nos referimos ao “vai um” chamando-o de carry. gera carry. a d za i or t CARRY au OUT o nã Sua Tabela da Verdade é: Note que existe aqui uma entrada de “vai um”. o carry. Chamamos este circuito de half s adder (meio somador). ○ ○ ○ ○ ○ 130/147 . pois ele nãoo reconhece vinda de carry. • se o bit A for 1 e o bit B for 1. e o autorais. circuito lógico que faz isso é: A B RESULTADO CARRY A B CARRY IN a i óp C s o it CARRY A B RESULTADO e 0 0 0 0 ir 0 d 0 1 1 0 1 0 1 s 1 1 0 o1 s o d da Verdade de uma Note que é praticamente a mesma Tabela o t porta EXOR (ou EXCLUSIVA). gera carry.Instituto Monitor Cópia não autorizada. gera carry. d a v Um circuito completo cuja entrada reconhece um carry é: r e es RESULTADO R . • se o bit A for 1 e a entrada de carry for 1. Existe também uma saída de carry resultante. s.

Reservados todos os direitos autorais.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais. ficando assim: A0 B0 S0 A1 B1 Na dúvida.. somadores em cascata e cuidar para entrar Basta interligar os a d cada entrada. ○ ○ ○ ○ ○ 130/148 . 16. faça a conta em decimal e depois converta para bia nário. com o bit certo em a izde Binários r 2. operando o somente dois números por vez. i a r to u a 1 Cópia não autorizada. na subtração. existe o “empresta um”. 32 . O resto do circuito é igual ao anterior. p ó C Em binário: 0–0=0 1–0=1 1–1=0 0 – 1 = 1 e “empresta um” s CARRY OUT o d a v r Circuito Somador Completo para 2 bits. Novamente os fabricantes acharam lucrativo produzir circuitos integrados completos de somadores de 4 bits expansíveis para 8. Subtração o t Vamos au aplicar aqui o mesmo conceito de soma de binários. expansível e s e R . i Lembrando que.. ã n s o d o t S os s o it e r di s..

a OUT d za i or t au que: Note o ã • n A = 0 e B = 1 gera borrow (“empresta um”). 2 2 Cópia não autorizada. i d • Resultado: 0111 ou simplesmente 111 . a i • A = 0 e borrow in = 1 gera borrow (“empresta um”). Exemplo: 1 0 0 0 . C • Zero menos um é um e “empresta um” para a casa de baixo à esquerda. ○ ○ ○ ○ ○ 130/149 . p ó • B = 1 e borrow in = 1 gera borrow (“empresta um”). Reservados todos os direitos autorais. a s • Zero menos “um que veio” é um e “empresta um” para a casa de to baixo à esquerda. s o s O circuito que faz isto é: o d to A s RESULTADO o B d a BORROW v r IN e es R BORROW . i a r o • Zero menos “um que veio” é um e “empresta um” para a casa de t u baixo à esquerda.Instituto Monitor Cópia não autorizada. Reservados todos os direitos autorais.(1) (1) (1) 1 0 1 1 1 s. i re • Um menos o “um que veio” é zero.

d za i r Este CI apresenta duas entradas de números binários de 4 bits o t (A0 ~ A3) para operar com outro número binário de 4 bits (B0 ~ B3). n Circuito Subtrator Completo para 2 bits. expansível. além de incluir funções lógicas entre bia nários de 4 bits. ○ ○ ○ ○ ○ 130/150 . Veja: A0 B0 S0 A1 B1 a i óp C s o d a v r 3. Reservados todos os direitos autorais. au saída de 4 bits (S0 ~ S3) e suas funções lógicas ou aritApresenta o são selecionadas através das combinações entre os outros méticas ã pinos.Instituto Monitor Cópia não autorizada. i a r to u a BORROW OUT Cópia não autorizada. s o d o t os s o it S e r di 1 s. Um circuito maior é composto de ligações em cascata . Unidade Lógica e Aritmética (ULA) e s e Os fabricantes acharam lucrativo produzir CIs completos com R . Reservados todos os direitos autorais. somadores e subtratores.

Faça a soma binária entre 111012 e 111012.Cópia não autorizada. i a r to u a Cópia não autorizada. Reservados todos os direitos autorais. a d a iz r o t au s o d o t os s o it e r di s. O resultado é: ( ) a) 1111112 ( ) b)1111012 ( ) c) 1110012 ( ) d)11101012 ( ) e) 1110102 2 . Reservados todos os direitos autorais. O resultado é: ( ) a) 0 ( ) b)1 ( ) c) 2 ( ) d)10 ( ) e) 11 a i óp C o ã n s o d a v r e s e R .Faça a subtração binária entre 111112 e 111012. ○ ○ ○ ○ ○ 130/151 . Exercícios Propostos 1 .

Para enviar C o ã n s o d a v r e s e R . Reservados todos os direitos autorais. a i óp informações do mundo analógico para o mundo digital. ○ ○ ○ ○ ○ 130/152 . Cópia não autorizada. a d a iz r o t au s o d o t os s o it e r di s. i a r to u a 5) Onde tudo que é analógico é expresso em números binários (um ou zero). Respostas dos Exercícios Propostos Lição 1 1) C 2) A 3) B 4) B 5) B Lição 2 1) a) 1010112 e 2Bh b) 11011112 e 6Fh c) 110010002 e C8h d) 1012 e 5h e) 11111112 e 7Fh f) 1111112 e 3Fh g) 111112 e 1Fh h) 11112 e Fh i) 1112 e 7h a) 32 e 20h b) 4 e 4h c) 20 e 14h d) 31 e 1Fh e) 15 e Fh f) 7 e 7h g) 42 e 2Ah 2) 3) 4) Para trazer informações do mundo digital para o mundo analógico. Reservados todos os direitos autorais.Cópia não autorizada.

D+A. e ligando uma porta inversora na saída de uma porta OU.C.C + A.B.D+A.B.D+A.C + A.C. ○ ○ ○ ○ ○ 130/153 .B. 1) 2) 3) 4) 5) A Porta Inversora .C.B. B A Lição 4 1) 2) 3) 4) 5) 6) A B D A S=A.B.C.C Cópia não autorizada. formando a porta NE.B D S=A.Instituto Monitor Cópia Lição 3 não autorizada.Porta OU Ligando uma porta inversora na saída de uma porta E.B. i a r to u a S S=A.B.B. a d a iz r o t au C s o d o t os s o it e r di s.C.D+A. Reservados todos os direitos autorais.B.C + A.B.C + A.B.B.B.C.Porta E .D+A.C.C + A. Reservados todos os direitos autorais.D a i óp C o ã n s o d a v r e s e R .D+A. formando uma porta NOU.

○ ○ ○ ○ ○ 130/154 . (C + D) + A .Instituto Monitor Lição 5 não autorizada. Cópia autorizada.B + A. neste caso. enquand to os CIs CMOS trabalham com qualquer tensão de o t alimentação de +3 volts até +15 volts. t au S =1 o ã b) S = A . do a 74XX em termos de pinagem.C. e R . B). Cópia 1) 2) 3) 4) C C C 1 14 13 12 11 10 9 8 2 3 4 14 13 12 11 7 6 5 4 3 2 1 11 4 s o 12 3 5 10 it e 13 2 9 6 1 2 3 4 5 6 7 8 9 10 11 12 r 13 14 i 14 1 8 7 d os s o 5) Os CIs TTL trabalham exclusivamente com tensão de alimentação de +5 volts ±10%.D Aplicando o Teorema de De Morgan (dualidade). B + A .C + A.B. corrente ee temperatura são mais rígidos. i a 8r 9 to u 10 a 7 6 5 Colocando C em evidência teremos: S = C .B. Não há MINIMIZAÇÃO.C. 6) Livro de Dados ou Informações sobre CIs. (C + Reservados D) + A + B + C + D todos os direitos autorais. p ó c) S = A C .B n a Não há i MINIMIZAÇÃO. porém para os 7) A Linha 54XX é totalmente equivalente àv Linha r 54XX os limites de tensão.D + A. d) S=A. explicando desde a alimentação até como utilizás los corretamente devido às suas limitações. específicos para o uso s militar que trabalha com altas variações de temperatura e precisões maiores. (A . B .C. teremos: S = (A não + B) . Lição 6 a d a a) S = A + A iz r o Aplicando a Lei da Complementação.C s.B. neste caso. B + A . Reservados todos os direitos autorais.B.D.

B S= 0+A.B + A.B S = A . Reservados todos os direitos autorais.B+A+A. S = ((C + D) .A + A.Instituto Monitor Cópia não autorizada. (A + B) Aplicando as Leis: Distributiva. 1 1 1 a D D d a C C C C C C z i 4 agrupamentos de 2 1 agrupamento de 8 e 1 agrupamento de 4 or t au o ã d) n A A A A b) B B 1 agrupamento de 2 s o d o t os s o it e r di s. B)) + A + B + C + D =1 Aplicando a Lei da Complementação: S=C+D+A+B+C+D e) S = A . Reservados todos os direitos autorais. i a r to u a 1 1 B 1 1 1 1 D D B 1 C C 1 C D 2 agrupamentos de 4 Cópia não autorizada. c) a i óp C s o d A A A A a D D v 1 1 1 1 r B B e 1 1 1 1 1 1 s D D e 1 1 R B 1 1 B .A + A. ○ ○ ○ ○ ○ 130/155 . mas no final serão sempre 4 agrupamentos de 2.B S=A+A. (A + B) + A . ((A + B) + A . (1 + B) =1 S=A Lição 7 1) a) Este exemplo aceita outro tipo de arranjo. Complementação e Idempotente: S=A.

e) B B C 1 A 1 1 1 1 C A f) 1 B A 1 A D D C 1 agrupamento de 4 e 1 agrupamento de 2 g) B B 1 1 C A 1 1 C A h) C i) k) a i óp C s C C C o d a Não é possível agrupar. Reservados todos os direitos autorais. s i 1 a r B 1 D o t C au C C Não é possível agrupar. ○ ○ ○ ○ ○ 130/156 .Instituto Monitor Cópia não autorizada. Sãos o 4 isolados. 4 agrupamentos de 8 Cópia não autorizada. t i e A ir A d 1 D s B o 1 s1 D o 1 d B to D 1 B 1 1 B 1 C C 1 1 1 D D 1 D C l) B A 1 1 1 1 1 1 1 1 A 1 1 1 1 1 D D D B 1 C 1 C C Não é possível agrupar. v r e j) A A A A s e B 1 1 1 D R B . São 4 isolados. B 1 a D d a 1 1 2 agrupamentos B iz de 2 r 1 D o t C C C au o ã n A A 2 agrupamentos de 2 . Reservados todos os direitos autorais. São 8 isolados.

D + A . C b) S = A + B . B .B. D + A . B . C + A . i) S = A + B da j) S = A . C . ○ ○ ○ ○ ○ 130/157 . C + C .D + A. D + A e R . C . C . B . C .a D + A.D + Cópia não autorizada. B .B.C.B. C . D c) S = B d) S = B .Instituto Monitor Cópia não autorizada. B .C. C . C . D e) S = C + A . B .z +A . C . C s . B .D r e g) S = A . i a r to u a A.C. B .B. Ci D r k) S = A + B + C + D to au o ã n a i p ó C s o d o t os s o it e r di s. B .C. D + A . B s o d . D + A . Cv D + A. D + A . Reservados todos os direitos autorais.B.D + A.C. 2) A 1 B 1 1 B D C C C 1 1 1 1 1 D 1 1 A D Lição 8 a) S = A . D + B . D + A .C.D h) S = A . B .D + A.D + . B .a f) S = A . B . Reservados todos os direitos autorais.C.B. D + A .B.

Instituto Monitor Cópia Lição 9 não autorizada. GND ○ ○ ○ ○ ○ 130/158 . Reservados todos os direitos autorais. 1) a) + 5V b) I s o dI a v A r GND e + 5V = Nível Lógico 1 GND = Nível lógico 0 es R . i a r to u a D 0 1 2 3 4 5 6 MUX O 1 1 1 1 I7 + 5V = Nível Lógico 1 GND = Nível lógico 0 A B C Cópia não autorizada. Reservados todos os direitos autorais. a d + 5V a iz r to C D A u B I 0a 0 0 1 I 0 0 1 1 o I nã 0 1 0 1 I 0 1 1 1 a I i 1 0 0 0 p I ó 1 0 1 1 I C 1 1 0 0 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 1 1 1 1 0 1 0 0 1 0 1 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 MUX O s o d o t B C os s o it e r di s.

Reservados todos os direitos autorais. ○ ○ ○ ○ ○ 130/159 . 2) + 5V A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 a i óp C o ã n r e es R . i a r to u a C D Cópia não autorizada.Instituto Monitor Cópia não autorizada. a d za i or t au C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 11 12 MUX s o d a v GND s o Id o tI I13 I14 I15 A B os s o it e r di O s. Reservados todos os direitos autorais.

i aGND r to u a + 5V s to 14 i 6 9e r 8 i 13 d 10 11 12 S 7 GND 7432 1 2 3 4 5 6 9 10 14 8 13 12 7 11 1 14 2 S 7 GND GND CIRCUITO EMULA PORTA NOU (NOR) DE 5 ENTRADAS Cópia não autorizada.Instituto Monitor Cópia Lição 10 não autorizada. Reservados todos os direitos autorais. Reservados todos os direitos autorais.1 2 C S a 10 D d 7 7 za i r o t GND GND u a o CIRCUITO EMULA PORTA NOU (NOR) DE 4 ENTRADAS nã a i óp C + 5V + 5V CIRCUITO EMULA PORTA OU (OR) s DE 5 ENTRADAS o d va + 5V + 5V A B C D E s o d o t os s. ○ ○ ○ ○ ○ 130/160 . Vcc Vcc 7404 GND + 5V 1 2 14 4 5 6 9 10 8 1 2 3 A B C D 3 S 7 A B C D E 4 5 GND CIRCUITO EMULA PORTA OU (OR) DE 4 ENTRADAS r e s 1 3 e A 4 2 14 R 14 6 B 9 5 8.

Reservados todos os direitos autorais. Reservados todos os direitos autorais. tempo em que o pulso fica em nível lógico 1 3) 4) s o d a Lição 12 v r e 1) s S R Q Q e R 0 0 Qa Qa .Instituto Monitor Cópia Lição 11 não autorizada. au o ã 2) D n a 3) C i p 4) D ó C 5) 6) 7) 8) 9) C C Para aproveitar a combinação ilógica do flip-flop RS em uma função útil.: Qa significa a saídatQ PERMANECEU. ○ ○ ○ ○ ○ 130/161 . i a r to u a Cópia não autorizada. 1) 2) A 5 ms 45 ms 5 5 5 5 5 5 5 5 5 5 50 ms 10% de 50 ms é 5 ms. ou seja. 0 1 Apagado Aceso a 1 0 Aceso Apagadod za 1 1 Aceso Aceso i orem seu estado anterior. não foi alterada ou Obs. A C A B s o d o t os s o it e r di s.

○ ○ ○ ○ ○ 130/162 . Q1. neste exercício. C e D para as respectivas saídas Q0. Q2 e Q3. o capacitor se comporta como um curto-circuito ligando o pino 11 ao GND e ativando o LOAD. Com isso a contagem já inicia com o número 5 em binário na saída do contador. B. a d a PULSOS DE iz r CONTAGEM o t au 3 2 6 7 16 8 Q1 Q2 Q3 + Vcc GND Cópia não autorizada. Reservados todos os direitos autorais. Q1. Não precisamos dos inversores. 1) +5V Q0 12 CARRY OUT A 15 B 1 R R Ao ligarmos a alimentação. Q2 e Q3 forem nível lógico 1 é que a saída da porta NAND muda para nível lógico 0. i a r 13 to BORROW OUT u 74LS193 a s to C D UP DOWN LOAD CLEAR i re14 10 9 5 4 11 i d s o s R C o d to s o R R d a v +5V r e s e R . parando a contagem em 15 ou “F” em hexadecimal. 2) 3) C B a i p óA C cada pulso a contagem aumenta.Instituto Monitor Cópia Lição 13 não autorizada. pois os pulsos entram no pino UP. Reservados todos os direitos autorais. Somente o ã n s. que por sua vez transfere a combinação entre A. quando todas as saídas Q0.

Instituto Monitor Cópia Lição 14 não autorizada. i a r to u a 330Ω 330Ω c d e 4511 BI LE B C LT D A Vss D C B A Cópia não autorizada. ○ ○ ○ ○ ○ 130/163 . a d a iz g r b a f Vss o t au o ã n 330Ω 330Ω 330Ω 330Ω s o d o t 330Ω os s o it e r di s. Reservados todos os direitos autorais. Reservados todos os direitos autorais. 1) a b f g e c d a i óp C s o d a v r e s +5V e R .

○ ○ ○ ○ ○ 130/164 . 4) Entrada Serial com Saída r o t 5) A au Lição 16 o ã n 1) E a i 2) D p ó C CLOCK PARA TRANSFERÊNCIA s o d o t os s o it e r di CL s. i a r to Q2 u a SAÍDA SERIAL Q D PR Q Cópia não autorizada. Reservados todos os direitos autorais. 2) A a d 3) C a iz Paralela e Entrada Paralela.Instituto Monitor Cópia Lição 15 não autorizada. 1) +5V R C D PR Q Q0 D PR Q Q1 CL Q CL Q s o d a v r e s e R . Reservados todos os direitos autorais.

Mordka Para aquisição.ti. a Elementos de Eletrônica Digital s FERREIRA. Ronald J. i a r o Eletrônica Digital CAPUANO.James W. / t IDOETA. Robert L. P. Reservados todos os direitos autorais. Com. 1993 o Databooks – CD-ROM s A. Aurélio Buarque de Holanda São Paulo: Érica. TOCCI.ezuim. 1981 G. Para aquisição. Bibliografia s. Reservados todos os direitos autorais.html Eletrônica Digital .com v r Eletrônica Digital e s ZUIM. consultar: MALVINO. 130/165 .Cópia não autorizada. a consultar: www.com/order/databooks. 2000 z i Bibliografia Recomendada r o t u BIGNELL. Francisco G.Princípios e Aplicao t ções s Texas Instruments o São Paulo: Mc Graw-Hill. Prod. 1995 São Paulo: Makron ã n ia p ó C Cópia não autorizada. Para ter acesso a este e outros arquivos.com Sistemas Digitais . o d www. Eletrônicos. consultar: www. 2001 LEACH. 1984 to i Novo Aurélio Século XXI – CD-ROM e rP.national. Rio de Janeiro: Nova Fronteira. a Eletrônica Digital: Lógica e Seqüencial oBooks. 1988 d Databooks – CD-ROM a SZAJNBERG. Donald i d no Laboratório Eletrônica Digital s National Instruments São Paulo: Mc Graw-Hill. Ivan u Malitron Ind. / LEACH. / DONOVAN. Donald P.Princípios e Aplicações d a Rio de Janeiro: LTC. Edgar Rio de Janeiro: LTC. 1980 e Eletrônica Digital R .

dificultando muito a compreensão da matéria estudada. ajudando na compreensão da matéria estudada. b) na maioria das vezes clara t c) um pouco difícil. facilitando r o e precisa. s o A Editora. c) atuais. oferecendo um a r material didático de qualidade e eficiente. b) bem divididas. a) sempre clara e precisa. e) outros: ______________________________________________________ 3) As lições são: a) muito extensas. Reservados todos os direitos autorais. b) atuais. 130 . lembre-se deijuntar sua(s) d pesquisa(s) respondida(s).Cópia não autorizada. e) outros: ______________________________________________________ Cópia não autorizada. d o t Nome (campo não obrigatório): _______________________________________________________________ s o N de matrícula (campo não obrigatório): _____________________ d a Curso Técnico em: v r Eletrônica Secretariado Gestão de Negócios e s Transações Imobiliárias Informática Telecomunicações e Contabilidade R . au d) muito difícil. s o O Instituto Monitor agradece a sua colaboração. Você também pode fazer sugestões e comentários por escrito no to verso desta folha.Eletrônica Digital Caro Aluno: Pesquisa de Avaliação . s i Para que possamos aprimorar cada vez mais os nossos serviços. QUANTO AO CONTEÚDO a d a 1) A linguagem dos textos é: iz muito a compreensão da matéria estudada. d) muito curtas e pouco aprofundadas. é muito importante a sua avaliação. dificultando a compreensão do conteúdo. o e) outros: ______________________________________________________ ã n 2) Os temas abordados nas lições são: a a) atuais eiimportantes para a formação do profissional. c) a divisão das lições não influencia Na compreensão do conteúdo. Reservados todos os direitos autorais. . dificultando a compreensão da matéria estudada. to Sua identificação não é obrigatória. i re Na próxima correspondência que enviar à Escola. C mas sem importância para o profissional. ópmas sua importância nem sempre fica clara para o profissional. permitindo que o conteúdo seja assimilado pouco a pouco. Responda as perguntas a seguir assinalandou a a alternativa que melhor corresponda à sua opinião (assinale apenas UMA s alternativa). o d) ultrapassados e sem nenhuma importância para o profissional. Queremos saber a sua opinião a respeito deste fascículo que você acaba de estudar.

tornando di o estudo bastante agradável. Sinta-se à vontade! d za i PAMD1 r o t Sugestões e comentários u a o nã a i óp C ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ s. b) algumas vezes um pouco complexa. uma vez que não abordam o que foi visto na lição. a) bonitas e bem feitas. auxiliando na compreensão e fixação o b) bonitas. i a r to u a ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ Cópia não autorizada. misturando assuntos simples e complexos. mas a disposição das imagens e do texto dificulta a compreensão do mesmo. mas sem nenhuma utilidade para a compreensão ad do texto. c) um pouco difíceis. 4) Os exercícios propostos são: a) muito simples. b) bem elaborados. b) a letra é muito pequena. mas necessárias para a compreensão v e fixação do texto. os c) bem cuidado. exigindo apenas que se decore o conteúdo. o texto e as imagens são de fácil leitura e visualização. bem como apontar Lembre-se: você pode fazer . d) muito complexa. c) malfeitas.QUANTO AOS EXERCÍCIOS PROPOSTOS Cópia não autorizada. e) outros: ______________________________________________________ QUANTO À APRESENTAÇÃO GRÁFICA s o it e 6) O material é: r a) bem cuidado. ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ . Reservados todos os direitos autorais. algum problema específico a encontrado no fascículo. d) muito difíceis. e) outros: ______________________________________________________ 5) A linguagem dos exercícios propostos é: a) bastante clara e precisa. s d) confuso e mal distribuído. c) difícil. tornando mais difícil compreender a pergunta do que respondê-la. e e) outros: ______________________________________________________ es R seus comentários e sugestões. dificultando a visualização. Reservados todos os direitos autorais. dificultando a resolução do problema proposto. as informações não seguem uma seqüência lógica. r d) malfeitas e totalmente inúteis. mas abordando o que se viu na lição. nunca consigo resolver os exercícios. o e) outros: ______________________________________________________ d to 7) As ilustrações são: s do texto.

Sign up to vote on this title
UsefulNot useful