SRAM MEMORII

Strukturata na edna memoriska kletka za SRAM-memorija e prika`ana na slikata 1. Vo nejzinata osnova e le~ sostaven od dva invertora, a za adresirawe na kletkata postojat dve propusni porti. b b

w Slika 1 Op{ta struktura na SRAM-kletka

Dodeka CMOS SRAM-memoriite mo`at da bidat asinhroni ili sinhroni, odnosno da raspolagaat ili da ne raspolagaat so vlez za taktirawe, SRAM-memoriite vo bipolarna tehnika se sekoga{ samo asinhroni. Ottuka, voobi~aeno e vakviot karakter na SRAM-memorijata eksplicitno da se naglasi samo koga se raboti za
memoriska kletka r zborovni linii prethodno polnewe

log2r adresni vlezovi za redot

X-adresni baferi

bitska linija X-dekoder

memoriska matrica
b1 b1 bc bc

vlezni podato~ni baferi

DI/O
izlezen pod. bafer

d d

podato~na linija

propusni porti

Y-dekoder senzorski zasiluva~

WE CS OE
upravuvawe taktirawe

Y-adresni baferi

log2c adresni vlezovi za kolonata

Slika 2

Bit-organizirana SRAM-memorija so dvodimenzionalno adresirawe

sinhrona memorija. Slikata 2 prika`uva voop{tena i poednostavena blok-{ema na edna bitorganizirana (asinhrona) SRAM-memorija so dvodimenzionalno adresirawe. Glavninata od povr{inata na siliciumskata plo~ka ja zafa}aat memoriskite kletki. Podredeni se vo r redovi i c koloni, odnosno formiraat kvadratna ili pravoagolna memoriska matrica. Drugite sklopovi neophodni za pravilno funkcionirawe na memoriskata komponenta (dekoderski kola, senzorski zasiluva~i, vlezno-izlezni baferi, upravuva~ki i/ili taktira~ki sklopovi) se smesteni po periferijata na plo~kata. Kapacitetot na memorijata e rc bitovi.

kon drugite kletki so ista Y-adresa

VDD

kon drugite kletki so ista Y-adresa

L b T1

L b
kon drugite kletki so ista X-adresa

T2

w Slika 3

Op{ta {ema na SRAM-kletka vo unipolarna tehnika

VCC

VCC

T7 VCC b T3 T5 Cb T1 T2 T4 T6

T8

Cb

wi
izbor na redot

wi+1

T9 d write-0 T11 write-1 T12 d

selekcija na kolonata

T10
kon senzorskiot zasiluva~

Slika 4 Edna kolona od CMOS SRAM-memorija

VCC

PC

VCC

T7

T13 T15
VCC

T1

T8

b T3 T5 Cb T1 T2 T4 T6

Cb

wi
izbor na redot

wi+1

T9
d

T10
kon senzorskiot zasiluva~ selekcija na kolonata

write-0

T11 write-1 T12

Slika 5

Edna kolona od CMOS SRAM-memorija so kola za prethodno polnewe

VCC read d T18 Cb T16 T17 T19 Cb

T21 d

read
Slika 6

T20
Le~-tip na senzorski zasiluva~

Sinhroni SRAM-memorii Edna SRAM-memorija mora da raboti vo sinhronizam so taktot na sistemot vo ~ij sostav se nao|a. Ako memorijata e asinhrona, odnosno ako ne raspolaga so vlez za sistemskiot takt, zaradi obezbeduvawe na neophodnata sinhronizacija moraat da se koristat nadvore{ni stacionarni registri i le~evi, {to go uslo`nuva proektiraweto na sistemot i ja zabavuva negovata rabota. Vo CMOStehnologijata postoi alternativno re{enie: da se koristi sinhrona, namesto asinhrona SRAM-memorija.

adresa
adreseen registar

~itawe

X-dekoder

ADV

broja~ + logika

memoriska matrica registar

OE CS Ck
le~

upravuvawe taktirawe

Y-dekoder

zapi{uvawe

asinhrona SRAM-memorija sinhrona SRAM-memorija Slika 7 Poednostavena blok-{ema na sinhrona SRAM-memorija Kaj F/T-memorija postoi samo vlezniot podato~en registar. Kaj P/L-memorija postoi i izlezniot podato~en registar.

Sinhronite SRAM-memorii mo`at da bidat proto~ni (flow-through, odnosno F/Tmemorii) ili cevkovodni (pipelined, odnosno P/L-memorii), zavisno od toa dali postojat registri samo za vleznite, ili i za vleznite, i za izleznite podatoci.

registar

WE

le~

multiplekser demultiplekser

DI/O