Conversores Analgicos Digitais

Livro usado : Data conversion handbook Analog Devices

Objetivo
Transformar um sinal analgico em um numero binrio
Tenso a converter Numero binrio de n bits

ADC

Tenso de referncia FS

O ADC pode converter tenses indo de 0 FS

Sample and hold (amostragem e reteno)

Funo de transferncia para um ADC ideal de 3 bits : quantizao

Erro de quantizao de um ADC ideal

Gera um ruido de quantizao

Quantizao, o nvel do bit de peso menor (LSB)

Arquiteturas de ADC
Compromisso entre resoluo, consumo, tempo de converso, tamanho, preo Um engenheiro tem de conhecer as performances e limites e ter uma compreenso bsica de varias arquiteturas para poder escolher Vamos ver 5 arquiteturas diferentes

ADC por rampa ou integrador

Resoluo alta e boa rejeio de ruido, mas lento Geralmente usado nos multmetros A verso mais simples a de uma rampa, mas existe de duas, trs ou quatro rampas

ADC por uma rampa

A tenso a converter esta integrada e comparada tenso de referencia
O tempo que for preciso para chegar ate a tenso de referencia proporcional ao valor de VIN importante manter um valor de VIN constante durante a converso para obter uma boa preciso.

ADC por rampa dupla

O maior problema da rampa simples que o tempo medido depende fortemente dos valores de R e C que podem mudar de um circuito para outro Para resolver esse problema, foi introduzido o ADC por rampa dupla.

ADC por rampa dupla

O tempo tX no depende de R ou C

ADC por aproximao sucessiva : SAR

Resoluo alta : 8 a 18 bits com velocidade ate 5 Msps e baixo consumo Grande variedade de aplicaes de media ou alta resoluo : nos aparelhos portteis, controle industriais ou aquisio de dados Usa um algoritmo de pesquisa binrio. Mesmo com um circuito funcionando a alguns MHz, a frequncia de amostragem uma frao dessa frequncia de funcionamento

Algoritmo do DAC de tipo SAR

Arquitetura bsica do ADC SAR

Velocidade e resoluo limitados por : - DAC - comparador

DAC capacitivo de 3 bits e comparador

1) Fase de aquisio : SC fechado, S1...4 conectados a VIN : carga na are de capacitores proporcional a VIN. 2) SC aberto, S1...4 conectados terra : VA = - VIN 3) S1 conectado a VREF : VA = - VIN + VREF / 2 4) Se VA < 0 (VIN > 0,5 VREF) Sada = 1 ; Se VA > 0 (VIN < 0,5 VREF) Sada = 0 5) Se sada = 1, S1 fica conectado a VREF ; Se sada = 0, S1 conectado terra 6) Mesmo procedimento para S2

DAC Flash
O DAC o mais rpido : usado quando precisa converter sinais de grande largura de banda (> 50 Msps) Desvantagens : consumo de potencia alto, resoluo baixa (geralmente limitado a 8 bits), custo alto Usado quando os outros tipos no podem ser usados : comunicaes satlite, processamento radar, aquisio osciloscpio

Arquitetura do ADC Flash

2N resistores 2N -1 comparadores Offset comparadores < LSB

Pipelined ADC
DAC muito rpido : se tornou o mais usado para velocidades de alguns Msps ate 100 Msps Resoluo de 8 bits para velocidades maiores ate 16 bits para velocidades da faixa baixa Aplicaes : imagem CCD, imagem medical a ultrassom, receptores digitais, estaes de base, video digital, Ethernet, modem

Arquitetura do Pipelined ADC

x8

O ADC sigma-delta
Conversor de alta resoluo, alta integrao, baixo custo Parte analgica simples : DAC de 1 bit A parte digital que faz esse conversor barato, mais complexa. Tem que conhecer varias noes : sobreamostragem, filtragem digital, decimao, noise shaping

Espectro de um ADC convencional com uma senoide na entrada

Para aumentar o SNR de um ADC convencional (consequentemente a preciso de reproduo do sinal de entrada), tem que aumentar o numero de bits.

Efeito do sobre-amostragem (oversampling)

Sobre-amostragem por um factor k o piso de ruido diminui por um factor k

Filtragem digital

A melhoria do SNR vem simplesmente do sobre-amostragem + filtragem ? x 4 o fator de sobre-amostragem Reduz de 6 dB o SNR +1 bit de resoluo Resoluo de 16 bits sobre-amostragem de fator 415 : irrealizvel

Modulador Sigma-Delta : noise shaping

Compromissos para a escolha da arquitetura