Centro de Formação Profissional Pedro Martins Guerra - ELETRÔNICA DIGITAL

Centro de Formao Profissional Pedro Martins Guerra
ELETRNICA DIGITAL
Itabira 2005
Presidente da FIEMG Robson Braga de Andrade Gestor do SENAI Petrnio Machado Zica Diretor Regional do SENAI e Superintendente de Conhecimento e Tecnologia Alexandre Magno Leo dos Santos Gerente de Educao e Tecnologia Edmar Fernando de Alcntara
Elaborao Equipe Tcnica - Ncleo Eletroeletrnica Unidade Operacional Centro de Formao Profissional Pedro Martins Guerra Itabira MG 2005 Reviso Equipe Tcnica - Centro de Formao Profissional Pedro Martins Guerra Itabira MG 2005
Sumrio
APRESENTAO ..............................................................................................................................4 1. INTRODUO................................................................................................................................5 2. SISTEMA DE NUMERAO .........................................................................................................6 2.1 SISTEMA DECIMAL.................................................................................................................6 2.2 SISTEMA BINRIO ..................................................................................................................6 2.3 SISTEMA OCTAL.....................................................................................................................8 2.4 SISTEMA HEXADECIMAL.....................................................................................................10 3. ARITIMTICA BINRIA ..............................................................................................................12 4. FUNES E PORTAS LGICAS................................................................................................15 5. LGEBRA DE BOOLE.............................................................................................................. 2L5 6. MAPA DE KARNAUGH................................................................................................................27 7. CIRCUITOS COMBINACIONAIS .................................................................................................32 8. FAMLIAS LGICAS ....................................................................................................................41 9. DISPOSITIVOS TTL....................................................................................................................43 10. MICROCONTROLADORES E MICROPROCESSADORES ....................................................49 REFERNCIAS BIBLIOGRFICAS ................................................................................................52
Eletrnica Digital ____________________________________________________________
Apresentao
Muda a forma de trabalhar, agir, sentir, pensar na chamada sociedade do conhecimento. Peter Drucker
O ingresso na sociedade da informao exige mudanas profundas em todos os perfis profissionais, especialmente naqueles diretamente envolvidos na produo, coleta, disseminao e uso da informao. O SENAI, maior rede privada de educao profissional do pas,sabe disso , e ,consciente do seu papel formativo , educa o trabalhador sob a gide do conceito da competncia: formar o profissional com responsabilidade no processo produtivo, com iniciativa na resoluo de problemas, com conhecimentos tcnicos aprofundados, flexibilidade e criatividade, empreendedorismo e conscincia da necessidade de educao continuada. Vivemos numa sociedade da informao. O conhecimento , na sua rea tecnolgica, amplia-se e se multiplica a cada dia. Uma constante atualizao se faz necessria. Para o SENAI, cuidar do seu acervo bibliogrfico, da sua infovia, da conexo de suas escolas rede mundial de informaes Internet - to importante quanto zelar pela produo de material didtico. Isto porque, nos embates dirios,instrutores e alunos , nas diversas oficinas e laboratrios do SENAI, fazem com que as informaes, contidas nos materiais didticos, tomem sentido e se concretizem em mltiplos conhecimentos. O SENAI deseja , por meio dos diversos materiais didticos, aguar a sua curiosidade, responder s suas demandas de informaes e construir links entre os diversos conhecimentos, to importantes para sua formao continuada ! Gerncia de Educao e Tecnologia
____________________________________________________________ Mantenedor Eletroeletrnico - Mina
4/52
1. Introduo
Sob o ponto de vista da evoluo tecnolgica, os cenrios previsveis so ilimitados. Ela poder nos assegurar uma qualidade de vida sem precedentes na histria humana. Liberando o homem da execuo de tarefas tediosas, perigosas e repetitivas. Por outro lado, a expanso e o aprofundamento devem ser realizados de maneira correta e principalmente nunca prejudicando o meioambiente. Se soubermos nos educar e educar as geraes vindouras, de modo a exercermos nossa condio de cidados, participando ativamente da construo da sociedade, se lutarmos por uma reformulao educacional que assegure educao a todos com qualidade e, fornecendo ao indivduo ferramental que possibilite seu crescimento, insero na sociedade e, principalmente se ao lado destes dois fatores tivermos uma postura tica em nossas relaes e atividades, a sociedade e o ser humano alcanaro um novo estgio evolutivo, realizando um salto qualitativo. Caso contrrio marcharemos para barbrie. A escolha nossa. A Eletrnica Digital est ligada a esta evoluo tecnolgica de uma forma bem interessante, o homem necessitou j no incio desta evoluo de criar formas diferentes para a numerao, permitindo manipular dados de forma lgica e aritmtica. Criou-se tambm componentes eletrnicos cada vez mais rpidos e eficientes.
5/52
2. Sistema de numerao
2.1. Sistema Decimal O sistema decimal de numerao composto por 10 smbolos ou dgitos: 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9; usando tais smbolos, podemos expressar qualquer quantidade. O sistema decimal, tambm chamado de sistema de base 10, pois ele usa 10 dgitos, evoluiu naturalmente como resultado do fato de os seres humanos terem 10 dedos. O sistema decimal um sistema de valor posicional, no qual o valor de um dgito depende de sua posio. Por exemplo, o nmero 594 significa: 5 x 100 + 9 x 10 centena 5 x 102 dezena + 4 x 1 = 594 unidade
+ 9 x 101 + 4 x 100 = 594
Neste exemplo podemos notar que o algarismo menos significativo (4) multiplica a unidade (1 ou 100), o segundo algarismo (9) multiplica a dezena (10 ou 101) e o mais significativo (5) multiplica a centena (100 ou 102). A soma desses resultados ir representar o nmero. Podemos notar ainda, que de maneira geral, a regra bsica de formao de um nmero consiste no somatrio de cada algarismo correspondente multiplicado pela base (no exemplo 10) elevada por um ndice conforme o posicionamento do algarismo no nmero.
2.2.
Sistema Binrio
No sistema binrio de numerao, existem apenas 2 algarismos: 0 (zero) e 1(um). Por isso sua base dois. Cada dgito ou algarismo binrio chamado de bit (do ingls binary digit, ou seja dgito binrio). Um bit , pois, a menor unidade de informao nos circuitos digitais.
6/52
A tabela 01, mostra a correspondncia entre nmeros decimais e binrios:
DECIMAL 0 1 2 3 4 5 6 7 8 9
BINRIO 0 1 10 11 100 101 110 111 1000 1001
DECIMAL 10 11 12 13 14 15 16 17 18 19
BINRIO 1010 1011 1100 1101 1110 1111 10000 10001 10010 10011
Tabela 01 Binrio x Decimal
Empregando a propriedade do valor de posio do dgito, podemos representar qualquer valor numrico com os dgitos 0 e 1. Como a base de numerao binria 2, o valor de posio dado pelas potncias de base 2, como mostra a tabela a seguir: Potncias de base 2 Valor de Posio 24 16 23 8 22 4 21 2 20 1
O valor da posio indicado pelo expoente da base do sistema numrico. Esse valor aumenta da direita para a esquerda. O valor da posio do bit mais significativo (de maior valor) ser a base elevada a m-1(m = nmero de dgitos). Por exemplo, 101011 um nmero binrio de 6 bits. Ao aplicar a frmula, temos 6 1 = 5. Assim, o bit mais significativo ter como valor de posio 25. Binrio Valor de Posio 1 25 0 24 1 23 0 22 1 21 1 20
MSB do ingls most significant bit ou seja, bit mais significativo LSB do ingls least significant bit ou seja, bit menos significativo Converso do Sistema Binrio para o Sistema Decimal Para converter um nmero binrio em decimal, deve-se multiplicar cada bit pelo seu valor de posio (que indicado pelo valor da base) e somar os resultados.
____________________________________________________________ Mantenedor Eletroeletrnico - Mina 7/52
Exemplo: Na converso de 10102 para o sistema decimal, procede-se da seguinte forma: Potncia de 2 Binrio Valor de posio N decimal 23 1 1x8 8 + 22 0 0x4 0 + 21 1 1x2 2 + 20 0 0x1 0
= 1010
Converso do Sistema Decimal para o Sistema Binrio A converso de nmeros do sistema decimal para o sistema binrio realizada efetuando-se divises sucessivas do nmero decimal pela base a ser convertida (no caso 2) at o ltimo quociente possvel. O nmero transformado ser composto por este ltimo quociente (algarismo mais significativo) e, todos os restos, na ordem inversa s divises. Exemplo: 47 2 1 23 2 1 11 2 1 5 2 1 2 0 2 1
O ltimo quociente ser o algarismo mais significativo e ficar colocado esquerda. Os outros algarismos seguem-se na ordem at o 1 resto: 1 0 1 ltimo 5 4 quociente resto resto 1011112 = 4710 1 3 resto 1 1 2 1 resto resto
2.3. Sistema Octal O sistema octal de numerao um sistema de base 8 no qual existem 8 algarismos: 0, 1, 2, 3, 4, 5, 6 e 7. Para representarmos a quantidade oito, agimos do mesmo modo visto anteriormente para nmeros binrios e decimais, colocamos o algarismo 1 seguido do algarismo 0, significando que temos um grupo de oito adicionados a nenhuma unidade. A tabela 02 mostra a correspondncia entre nmeros decimais e octais
8/52
DECIMAL 0 1 2 3 4 5 6 7 8
OCTAL 0 1 2 3 4 5 6 7 10
DECIMAL 9 10 11 12 13 14 15 16 17
OCTAL 11 12 13 14 15 16 17 20 21
Tabela 02 OCTAL x Decimal
Converso do Sistema Octal para o Sistema Decimal Para convertermos um nmero octal em decimal, utilizamos o conceito bsico de formao de um nmero. Vamos por exemplo converter o nmero 1448 em decimal: 82 1 1x82 + 1x64 + 81 4 4x81 4x8 80 4 4x80 = 4x1 = 64 + 32 + 4 = 10010
+ +
Converso do Sistema Decimal para o Sistema Octal O processo anlogo converso do sistema decimal para binrio, somente que neste caso, utilizaremos a diviso por 8, pois sendo o sistema octal, sua base igual a 8. Para exemplificar, vamos converter o nmero 9210 para o sistema octal: 92 1 resto 2 resto ltimo quociente Converso do Sistema Octal para o Sistema Binrio Vamos usar um nmero octal qualquer, por exemplo, 278. A regra consiste em transformar cada algarismo diretamente no correspondente em binrio, respeitando-se o nmero padro de bits do sistema, sendo para o octal igual a trs (23 = 8, base do sistema octal). Assim sendo, temos: 2 7 010 111 278 = 101112
8 11 3 8 1 9210 = 1348
Convm lembrar que a regra s vlida entre sistemas numricos de base mltipla de 2N, sendo N um nmero inteiro. Converso do Sistema Binrio para o Sistema Octal Para efetuar esta converso, vamos aplicar o processo inverso ao utilizado na converso de octal para binrio. Como exemplo, vamos utilizar o nmero 1100102. Para transformar este nmero em octal, vamos primeiramente separ-lo em grupos de 3 bits a partir da direita, e efetuar a converso de cada grupo de bits diretamente para o sistema octal: 110 6 010 2
O nmero convertido ser composto pela unio dos algarismos obtidos. 1100102 = 628 No caso do ltimo grupo se formar incompleto, adicionamos zeros esquerda, at complet-lo com 3 bits. Para exemplificar, vamos converter o nmero 10102 em octal: 001 010 10102 = 128 1 2 2.4. Sistema Hexadecimal O sistema hexadecimal tem a base 16. Os 16 smbolos que constituem a numerao hexadecimal so os seguintes algarismos e letras: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F. A tabela 03 a seguir mostra relao entre numerao decimal e hexadecimal
Decimal 0 1 2 3 4 5 6 7 8 9 10 Hexa
0
Decimal Hexa Decimal B 11 22 1 C 12 23 2 D 13 24 3 E 14 25 4 F 15 26 5 10 16 27 6 11 17 28 7 12 18 29 8 13 19 30 9 14 20 31 A 15 21 32 Tabela 03 Hexadecimal x Decimal
Hexa
16 17 18 19 1A 1B 1C 1D 1E 1F 20
Este sistema muito utilizado na rea dos microprocessadores e tambm no mapeamento de memrias em sistemas digitais, tratando-se de um sistema numrico muito importante, sendo aplicado em projetos de software e hardware.
Converso do Sistema Hexadecimal para o Sistema Decimal A regra de converso anloga de outros sistemas, somente neste caso, a base 16. Como exemplo, vamos utilizar o nmero 3F16 e convert-lo em decimal: 160 161 3 F 3 x 161 + F x 160 sendo F16 = 1510, substituindo temos: 3F16 = 6310 3 x 161 + 15 x 160 = 3 x 16 + 15 x 1 = 6310 Converso do Sistema Decimal para o Sistema Hexadecimal Da mesma forma que nos casos anteriores, esta converso se faz atravs de divises sucessivas pela base do sistema a ser convertido. Para exemplificar vamos transformar o nmero 100010 em hexadecimal: 1000 16 1 resto 2 resto ltimo quociente Sendo 1410 = E16, temos: 3E816 Converso do Sistema Hexadecimal para o Sistema Binrio anloga converso do sistema octal para o sistema binrio, somente, neste caso, necessita-se de 4 bits para representar cada algarismo hexadecimal. Como exemplo, vamos converter o nmero C1316 para o sistema binrio: C (C16 = 1210) 1 1100 0001 C1316 = 1100000100112 3 0011 100010 = 3E816 8 62 14 16 3
Converso do Sistema Binrio para o Sistema Hexadecimal anloga converso do sistema binrio para o octal, somente que neste caso, agrupamos de 4 em 4 bits da direita para a esquerda. A ttulo de exemplo, vamos transformar o nmero 100110002 em hexadecimal: 1001 9 1000 8 100110002 = 9816
11/52
3. Aritimtica Binria
As operaes aritmticas podem ser realizadas com nmeros binrios, exatamente da mesma forma como com nmeros decimais. Em alguns casos, porm, certas operaes binrias so feitas de modo diferente das suas equivalentes decimais por causa de consideraes de hardware. Adio Binria A adio de dois nmeros binrios executada exatamente da mesma maneira que a adio de nmeros decimais. De fato, a adio binria mais simples, j que h menos casos para aprender. Vamos, primeiro, recordar uma adio decimal. 3 7 6 +4 6 1 8 3 7 LSD
A posio do dgito menos significativo (LSD) adicionada primeiro, produzindose uma soma igual a 7. Os dgitos na segunda posio so somados, ento, para produzir uma soma igual a 13, que produz um vai-um de 1 para a terceira posio. Isto produz uma soma igual a 8 na terceira posio. Estes mesmos passos gerais so seguidos na adio binria. No entanto, existem apenas quatro casos que podem ocorrer na adio dos dgitos binrios (bits) em qualquer posio. So eles: 0 + 0 = 0 1 + 0 = 1 1 + 1 = 0 Mais um vai-um de 1 para a prxima posio 1 + 1 + 1 = 1 Mais um vai-um de 1 para a prxima posio Este ltimo caso ocorre quando os dois bits em uma dada posio so iguais a 1 e existe um vai-um da posio anterior. Aqui temos vrios exemplos da adio de dois nmeros binrios: 0 1 1 (3) + 1 1 0 (6) 1 0 0 1 (9) 1 0 0 1 ( 9) + 1 1 1 1 (15) 1 1 0 0 0 (24) 1 1 , 0 1 1 (3,375) + 1 0 , 1 1 0 (2,750) 1 1 0 , 0 0 1 (6,125)
A adio a operao aritmtica mais importante nos sistemas digitais, pois as operaes de subtrao, multiplicao e diviso, da forma como elas so executadas na maioria dos computadores digitais e calculadoras modernas, na verdade usam apenas a adio como sua operao bsica. Subtrao Binria Em muitos computadores grandes e na maioria dos minicomputadores, a operao de subtrao realizada usando-se a operao de adio. Este processo requer o uso da forma complemento-de-2.
O complemento-de-2 de um nmero binrio obtido trocando-se cada 0 por 1, e cada 1 por 0, e somando-se 1 ao resultado. O primeiro passo, a inverso de cada bit, chamado complementao de 1. Por exemplo, o complemento-de-1 de 10110110 01001001. O complemento-de-2 de um nmero binrio formado somando-se 1 ao complemento-de-1 do mesmo nmero. Por exemplo, o complemento-de-2 de 10110110 obtido como a seguir: Nmero Complemento-de-1 Soma-se 1 Complemento-de-2 10110110 01001001 + 1 01001010
A operao de subtrao pode ser executada convertendo-se o subtraendo (o nmero a ser subtrado em seu complemento-de-2 e, ento, somando-se ao minuendo (o nmero do qual se subtrai). Para ilustrar, considere a subtrao no nmero 1001 de 1100 (decimal 9 de decimal 12). Subtrao Normal Minuendo 1100 Subtraendo - 1001 Diferena 0011 Subtrao em complemento-de-2 Minuendo 1100 Complemento-de-2 do subtraendo +0111 Soma 10011 Desprezar vai-um final
Assim, o resultado final 0011 (decimal 3). Multiplicao binria A multiplicao de nmeros binrios feita da mesma maneira que a multiplicao de nmeros decimais. O processo , na verdade, mais simples, j que os dgitos multiplicadores so ou 0 ou 1, de modo que, em qualquer instante, estaremos multiplicando por 0 ou por 1 e por nenhum outro dgito. O exemplo seguinte ilustra o fato: 1 0 0 1 1 0 1 1 1 0 0 1 1 0 0 1 0 0 0 0 10 0 1 1 1 0 0 0 1 1 Multiplicando = 910 Multiplicador = 1110 Produtos parciais Produto final = 9910
Neste exemplo, tanto o multiplicando como o multiplicador esto na forma binria verdadeira e no so usados bits de sinal. Os passos seguidos no processo so exatamente os mesmos da multiplicao decimal. Primeiro, o LSB do multiplicador examinado; no nosso exemplo, ele igual a 1. Este 1 multiplica o multiplicando produzindo 1001, que escrito abaixo como o primeiro produto parcial. A seguir, o segundo bit do multiplicador examinado.
Ele um 1, de modo que 1001 escrito no segundo produto parcial. Note que este segundo produto parcial deslocado de uma posio para a esquerda, em relao ao primeiro. O terceiro bit do multiplicador 0, de modo que 0000 escrito como sendo o terceiro produto parcial; de novo, ele deslocado de uma posio para a esquerda em relao ao produto parcial anterior. O quarto bit do multiplicador igual a 1, de forma que o ltimo produto parcial 1001, novamente deslocado de uma posio para a esquerda. Os quatro produtos parciais so, ento, somados para produzir o produto final. A maioria das mquinas digitais pode somar apenas dois nmeros binrios de cada vez. Por esta razo, os produtos parciais formados durante a multiplicao no podem ser todos somados ao mesmo tempo. Em vez disto, eles so somados dois por vez, isto , o primeiro somado ao segundo e o resultado somado ao terceiro, e assim por diante. Este processo est ilustrado para o exemplo anterior. 1 0 0 1 1 0 0 1 1 1 0 1 1 0 0 0 0 Primeiro produto parcial Segundo produto parcial
Soma-se esquerda Soma-se esquerda Soma-se
deslocado
para para
Soma dos primeiros produtos parciais Terceiro produto parcial deslocado
0 1 1 0 1 1 1 0 0 1 1 1 0 0 0 1 1
Soma dos trs primeiros produtos parciais Quarto produto parcial deslocado para esquerda Soma de quatro produtos parciais = produto total
Diviso binria O procedimento para dividir um nmero binrio (o dividendo) por outro (o divisor) igual quele que seguido para os nmeros decimais, ao qual normalmente nos referimos como diviso longa. O processo real mais simples em binrio; pois, quando estamos verificando quantas vezes o divisor cabe no dividendo, existem apenas duas possibilidades: 0 ou 1. Para ilustrar, considere o seguinte exemplo:
0 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 (9 / 3 = 3)
0 0 1 0,1 1 0 0 1 0 1 0,0 1 0 0 1 0 0 1 0 0 0 (10 / 4 = 2,5)
Na maioria das mquinas digitais modernas, as subtraes que fazem parte da operao de diviso so, usualmente, executadas usando-se a subtrao com complemento-de-2, isto , complementando o subtraendo e somando.
4. Funes e Portas Lgicas

Em 1854, o matemtico ingls George Boole apresentou um sistema matemtico de anlise lgica conhecido como lgebra de Boole. Apenas em 1938, o engenheiro americano Claude Elwoode Shannom utilizou as teorias da lgebra de Boole para a soluo de problemas de circuitos de telefonia com rels, praticamente introduzindo na rea tecnolgica o campo da eletrnica digital. Esse ramo da eletrnica emprega em seus sistemas um pequeno grupo de circuitos bsicos padronizados conhecidos como portas lgicas. Atravs da utilizao conveniente destas portas, podemos implementar todas as expresses geradas pela lgebra de Boole, que constituem a base dos projetos dos sistemas j referidos. Funes Lgicas E, OU, NO, NE e NOU. Faremos a seguir, o estudo das principais funes lgicas que na verdade derivam dos postulados da lgebra de Boole, sendo as variveis e expresses envolvidas denominadas de booleanas. Nas funes lgicas, temos apenas dois estados distintos:
O estado 0 (zero) e o estado 1 (um).

O estado 0 representar, por exemplo: porto fechado, aparelho desligado, ausncia de tenso, chave aberta, no, etc. O estado 1 representar, ento: porto aberto, aparelho ligado, presena de tenso, chave fechada, sim, etc. Note, ento, que se representarmos por 0 uma situao, representaremos por 1 a situao contrria. Deve-se salientar aqui, que cada varivel booleana da funo lgica pode assumir somente 2 situaes distintas 0 ou 1. Funo E ou AND A funo E aquela que executa a multiplicao de 2 ou mais variveis booleanas. tambm conhecida como funo AND, nome derivado do ingls. Sua representao algbrica para 2 variveis S = A.B, onde se l S = A e B. A figura 01 mostra o circuito eltrico equivalente a porta E.
CONVENO CHAVE ABERTA CHAVE FECHADA
Figura 01 Circuito eltrico equivalente da Funo E =0 =1 LMPADA APAGADA = 0 LMPADA ACESA =1 15/52 Mantenedor Eletroeletrnico - Mina
____________________________________________________________
Tabela-verdade de uma Funo E ou AND Chamamos de tabela-verdade um mapa onde colocamos todas as possveis situaes com seus respectivos resultados. Na tabela 04, iremos encontrar o modo como a funo se comporta. A seguir, iremos apresentar a tabela-verdade de uma funo E ou AND para 2 variveis de entrada:
A 0 0 1 1
B 0 1 0 1
S 0 0 0 1
Tabela 04 Tabela Verdade funo E para 2 entradas
Simbologia A porta E um circuito que executa a funo E, sendo representada na prtica, atravs do smbolo abaixo:
S
Figura 02 Simbologia da Funo E
Teremos a sada no estado 1 se, e somente se, as 2 entradas forem iguais a 1, e teremos a sada igual a 0 nos demais casos. Podemos estender o conceito da funo E com 2 variveis de entrada para qualquer nmero de entradas. Para exemplificar, mostraremos uma porta E de 3 variveis de entrada, sua tabela-verdade e sua expresso booleana ( Figura 03 e Tabela 4.1 ):
A B C
S=A.B.C
Figura 03 Simbologia da Funo E para 3 entradas e sua expresso
16/52
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
S 0 0 0 0 0 0 0 1
Tabela 04.1 Tabela Verdade funo E para 3 entradas
Notamos que a tabela-verdade mostra as 8 possveis variaes das variveis de entrada e seus respectivos resultados na sada. O nmero de situaes possveis igual a 2N, onde N o nmero de variveis de entrada. No exemplo: N = 3 23 = 8. Funo OU ou OR A funo OU ou OR aquela que assume valor 1 quando uma ou mais variveis da entrada forem iguais a 1 e assume valor 0 se, e somente se, todas as variveis de entrada forem iguais a 0. Sua representao algbrica para 2 variveis de entrada S = A + B, onde se l S = A ou B. O termo OR tambm utilizado derivado do ingls. O circuito da figura 04 abaixo representa a funo OU:
Figura 04 Circuito eltrico equivalente da Funo OR
Tabela-verdade da Funo OR ou OU Nesta tabela 05, temos todas as situaes possveis com os respectivos valores que a funo OU assume.
17/52
A 0 0 1 1
B 0 1 0 1
S 0 1 1 1
Tabela 05 Tabela Verdade funo OR para 2 entradas
Simbologia a porta que executa a funo OU, representada atravs do smbolo abaixo:
A B
Figura 05 Simbologia da Funo OU para 2 entradas
O conceito da funo OU pode ser estendido para mais de 2 variveis de entrada. Como exemplo veremos uma porta OU e sua expresso booleana com 4 variveis de entrada: S=A+B+C+D
A B C D
Figura 06 Simbologia da Funo OU para 4 entradas
Funo NO ou NOT A funo NO, ou funo complemento, aquela que inverte ou complementa o estado da varivel de entrada. Se a varivel de entrada for 1, ela se tornar 0 na sada. Se a varivel de entrada for 0, ela se tornar 1na sada. A operao lgica inverso realizada pela porta lgica NO (NOT em ingls). Ela consiste em converter uma dada proposio em uma proposio a ela oposta, representada algebricamente por: S = A. Essa expresso lida da seguinte forma: sada S igual a no A, pois o trao sobre o A significa no. Para A pode-se dizer tambm A barrado ou A negado. Veja na figura 07 abaixo o circuito eltrico equivalente de uma porta NO.
18/52
Figura 07 Circuito eltrico equivalente da Funo NO CONVENO CHAVE ABERTA CHAVE FECHADA =0 =1 LMPADA ACESA =1 LMPADA APAGADA = 0
A lmpada S acender (1) quando a chave A estiver aberta (0). Quando a chave A estiver fechada (1), a lmpada ser curto-circuitada e no acender (0). Veja a seguir o smbolo, as combinaes possveis da chave e a respectiva tabela-verdade.
A 0 1
S 1 0
Figura 08 Tabela Verdade e Simbologia da Funo NO
PORTAS LGICAS DERIVADAS Os sistemas digitais mais complexos, como computadores de grande porte, so construdos a partir das portas lgicas bsicas E, OU e NO. A partir dessas portas, podem-se construir quatro outras denominadas portas lgicas derivadas. Elas so: porta NE (ou NO E), porta NOU (ou NO OU), porta OU EXCLUSIVO e porta NO OU EXCLUSIVO. Funo NO E, NE ou NAND. Como o prprio nome NO E diz: essa funo a composio da funo E com a funo NO, ou seja, teremos a funo E invertida. representada algebricamente da seguinte forma: S = (A . B), onde o trao indica que teremos a inverso do produto A . B. Porta NE ou NAND o bloco lgico que executa a funo NAND. Sua tabelaverdade e smbolo so mostrados a seguir:
A 0 0 1 1
B 0 1 0 1
S 1 1 1 0
A B
Figura 09 Tabela Verdade e Simbologia da Funo NND
Podemos tambm formar uma porta NAND atravs da composio de uma porta AND com um inversor ligado a sua sada.
A B
Figura 10 Porta NAND
Funo NO OU, NOU ou NOR. A funo NOU a composio da funo NO com a funo OU, ou seja, a funo NOU ser o inverso da funo OU. representada da seguinte forma: S = (A+B), onde o trao indica a inverso da soma A + B. Porta NOU ou NOR o bloco lgico que executa a funo NOU. Sua tabelaverdade e smbolo so mostrados abaixo na figura 11
A 0 0 1 1
B 0 1 0 1
S 1 0 0 0
A B
Figura 11 Tabela Verdade e Simbologia da Funo NOR
De maneira anloga, podemos formar uma porta NOU utilizando uma OU e um inversor ligado sua sada.
A B
Figura 12 Porta NOR
20/52
Circuitos Lgicos e suas Expresses Booleanas Todo circuito lgico executa uma expresso booleana e, por mais complexo que seja, formado pela interligao das portas lgicas bsicas. Podemos obter a expresso booleana que executada por um circuito lgico qualquer. Para mostrar o procedimento, vamos obter a expresso que o circuito abaixo executa.
A B C
Exemplo 1 Circuito Lgico
Dividindo o circuito em duas partes, teremos na sada S1 o produto A . B, que equivale expresso de uma porta AND. Como S1 injetada em uma das entradas da porta OU pertencente Segunda parte do circuito e na outra entrada est a varivel C, a expresso de sada ser: S = S1 + C.
A B
S1 = A . B
S=A.B+C C
A expresso final obtida substituindo a expresso de S1 na expresso acima, obtendo ento: S=A.B+C A forma mais simples de levantar a expresso de um circuito escrever nas sadas dos diversos blocos bsicos do circuito, as expresses por estes executadas. Desenvolvimento de um Circuito Lgico a Partir da Expresso O mtodo para obter o circuito lgico que executa uma expresso booleana consiste em identificar as portas lgicas na expresso e desenh-las com as respectivas ligaes, a partir das variveis de entrada. A resoluo deve respeitar a ordem de prioridade da aritmtica elementar, iniciando pelos parnteses seguido pelos colchetes e por ltimo as chaves. Em expresses que no possuam parnteses, deve-se executar primeiro as funes de produto: A . B + C = (A . B) + C.
Para exemplificar vamos obter o circuito que executa a expresso S = (A + B) . C . (B + D). Para o primeiro parntese, temos A + B, logo o circuito que o executa ser uma porta OU. Para o segundo, temos a soma booleana B + D, logo, o circuito ser outra porta OU. At ai temos ento:
(A+B) = X A B B D (B+D) = Y
A seguir, temos uma multiplicao dos dois parnteses, juntamente com a varivel C, sendo executada por uma porta AND:
X C Y S
Substituindo as partes X e Y no bloco acima, obtemos o circuito completo:

A B C S X
Y D
Exemplo 2 Circuito Lgico
Expresses Booleanas Obtidas de Tabelas-verdade Para demonstrar este procedimento, vamos obter a expresso da tabela abaixo:
A 0 0 1 1
B 0 1 0 1
S 1 0 1 1
Tabela 06 Exemplo deTabela Verdade
Observando a tabela, notamos que a expresso verdadeira (S = 1) nos casos onde A = 0 e B = 0 ou A = 1 e B = 0 ou A = 1 e B = 1. Para obter a expresso, basta montar os termos relativos aos casos onde a expresso for verdadeira e som-los.
Caso 00: S = 1 quando, A = 0 e B =0 Caso 10: S = 1 quando, A = 1 e B = 0 Caso 11: S = 1 quando, A = 1 e B = 1
A.B A.B A.B
S=A.B+A.B+A.B
Notamos que o mtodo permite obter, qualquer que seja a tabela, uma expresso padro formada sempre pela soma de produtos. Utilizando a lgebra de Boole possvel simplificar as expresses e obter circuitos mais simplificados. Porta Lgica XOR (OU-EXCLUSIVO) A funo lgica que esta porta executa, como o prprio nome j diz, consiste em fornecer 1 sada quando as variveis de entrada forem diferentes entre si. A partir desta definio, montamos sua tabela-verdade.
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
Tabela 07- Tabela Verdade da Porta XOR
Da tabela obtemos a expresso
Notao Algbrica
S=A.B+A.B
Da expresso esquematizamos o circuito.
A B
S=A+B
Devido a sua definio, o circuito OU Exclusivo s pode ter duas variveis de entrada e possui um smbolo caracterstico mostrado abaixo:
A B S
S=A.B+A.B = A+B
Figura 13 Simbologia e Expresso da Funo XOR ____________________________________________________________ Mantenedor Eletroeletrnico - Mina 23/52
Porta Lgica XNOR (COINCIDNCIA) Sua funo fornecer 1 sada quando houver coincidncia nos valores das variveis de entrada.
A 0 0 1 1
B 0 1 0 1
S 1 0 0 1
Tabela 08- Tabela Verdade da Porta XNOR
Expresso S=A.B+A.B
Notao Algbrica . S=A B
A B S
A B
S=A.B+A.B=A
Figura 14 Circuito, Simbologia e Expresso da Funo XNOR
24/52
5. lgebra de Boole
Um circuito lgico pode ser obtido atravs de uma expresso booleana. No entanto o resultado nem sempre satisfatrio, visto que, as vezes, o circuito resultante pode ser muito complexo ou muito denso. Para realizarmos a simplificao deste resultado, veremos um resumo da lgebra de Boole. Pois atravs de seus postulados, propriedades, teoremas fundamentais e identidades, que efetuaremos tais simplificaes. Estes so apresentados a seguir:
POSTULADOS Complementao A=0 A=1 A=1 A=0 Adio 0+0=0 0+1=1 1+0=1 1+1=1 Multiplicao 0.0=0 0.1=0 1.0=0 1.1=1
Tabela 09- Postulados
TEOREMAS DE MORGAN 1 TEOREMA 2 TEOREMA (A . B) = A + B (A + B) = A . B

Tabela 10 Teoremas de Morgan
25/52
IDENTIDADES Complementao A = A Adio A+0=A A+1=1 A+A=A A+A=1 PROPRIEDADES COMUTATIVA Adio Multiplicao Adio A+B = B+A A.B = B.A Multiplicao A.0=0 A.1=A A.A=A A.A=0
ASSOCIATIVA DISTRIBUTIVA
A + (B + C) = (A + B) + C = A + B + C A . (B . C) = (A . B) . C = A . B . C
Multiplicao
A . (B + C) = A . B + A . C
Tabela 11 identidades e Propriedades
IDENTIDADES AUXILIARES A+A.B=A A+A.B=A+B (A + B) . (A + C) = A + B . C

Tabela 12 Identidades Auxiliares
26/52
6. Mapa de Karnaugh
O mapa de Karnaugh uma tabela montada de forma a facilitar o processo de minimizao das expresses lgicas. Ele formado por 2n clulas, onde n o nmero de variveis de entrada. Portanto o mapa de Karnaugh tem tantas clulas quanto o nmero de linhas de uma tabela-verdade.
Neste curso, estudaremos somente o mapa para 2 variveis.

Diagrama de Veitch-Karnaugh para 2 Variveis A figura 15 abaixo mostra um diagrama de Veitch-Karnaugh para 2 variveis:
B B
A A
Figura 15 Diagrama de Karnaugh para 2 variveis
No mapa, encontramos todas as possibilidades assumidas entre as variveis A e B. A seguir veja todas as regies do mapa.
B B B B B B B B
A A
A A
A A
A A
(a)
(b)
(c)
(d)
(a) regio onde A = 1 (b) regio onde A = 0 (A = 1) (c) regio onde B = 1. (d) Regio onde B = 0 (B = 1). Com 2 variveis, podemos obter 4 possibilidades. A 0 0 1 1 B 0 1 0 1 caso 0 caso 1 caso 2 caso 3
Podemos distribuir, ento, as 4 possibilidades neste diagrama, da seguinte forma:
27/52

B Caso 0 A B 0 0 Caso 2 A B 1 0 B Caso 1 A B 0 1 Caso 3 A B 1 1
A A
Logo, notamos que cada linha da tabela da verdade possui sua regio prpria no diagrama de Veitch-Karnaugh. Essas regies so, portanto, os locais onde devem ser colocados os valores que a expresso assume nas diferentes possibilidades. Para entendermos melhor o significado destes conceitos vamos utilizar os exemplos: 1- A tabela da verdade mostra o estudo de uma funo de 2 variveis. Vamos colocar seus resultados no Diagrama de Veitch-Karnaugh. A 0 0 1 1 B 0 1 0 1 S 0 1 1 1 caso 0 caso 1 caso 2 caso 3
Levantando a expresso a partir da tabela, obtemos a expresso caracterstica da funo: S = AB + AB + AB Passando para o mapa os casos da tabela da verdade, temos:
B B
0
A A
Uma vez entendida a colocao dos valores assumidos pela expresso em cada caso no diagrama de Veitch-Karnaugh, vamos verificar como podemos efetuar as simplificaes. Para obtermos a expresso simplificada do diagrama, utilizamos o seguinte mtodo: Tentamos agrupar as regies onde S igual a 1, no menor nmero possvel de agrupamentos. As regies onde S 1, que no puderem ser agrupadas, sero consideradas isoladamente. Para um diagrama de 2 variveis, os agrupamentos possveis so os seguintes: a) Quadra: Conjunto de 4 regies, onde S igual a 1. No diagrama de 2 variveis, o agrupamento mximo, proveniente de uma tabela onde todos os casos
valem 1. Assim sendo, a expresso final simplificada obtida S = 1. A figura abaixo ilustra esta situao.
B B
1
A A
Quadra: S = 1 b) Pares: Conjunto de 2 regies onde S 1, que tem um lado em comum, ou seja, so vizinhos. As figuras abaixo mostram exemplos de 2 pares agrupados e suas respectivas expresses, dentre os 4 possveis em 2 variveis:
B B
0
A A
Par A (est exclusivamente na regio A)

B B
1
A A
Par B (est exclusivamente na regio B) c) Termos isolados: Regies onde S 1, sem vizinhana para grupamentos. So os prprios casos de entrada, sem simplificao. A figura a seguir exemplifica 2 termos isolados, sem possibilidade de agrupamento.
B B
Termo A B Termo A B
0
A A
Para o exemplo, efetuando os agrupamentos, temos:

B B
0
A A
Par 1
Par 2
29/52
Feito isto, escrevemos a expresso de cada par, ou seja, a regio que o par ocupa no diagrama. O par 1 ocupa a regio onde A igual a 1, ento, sua expresso ser: Par 1 = A. O par 2 ocupa a regio onde B igual a 1, ento, sua expresso ser: Par 2 = B. Notamos tambm que nenhum 1 ficou fora dos agrupamentos, e ainda que o mesmo 1 pode pertencer a mais de um agrupamento. Para obter a expresso simplificada, basta, agora, somarmos os termos obtidos nos agrupamentos. S = Par 1 + Par 2 S=A+B
Como podemos notar, esta a expresso de uma porta OU, pois a tabela da verdade tambm a da porta OU. Outro fato a ser notado que a expresso obtida visivelmente menor do que a extrada diretamente da tabela da verdade, acarretando um circuito mais simples, diminuindo, conseqentemente, a dificuldade de montagem e o custo do sistema. 2 Vamos simplificar o circuito que executa a tabela da verdade a seguir:
A 0 0 1 1
B 0 1 0 1
Exemplo 03
S 1 1 1 0
Obtendo a expresso diretamente da tabela, temos: S = AB + AB + AB Transportando a tabela para o diagrama, mediante processo j visto, temos:
B B
1
A A
Agora, vamos agrupar os pares:
30/52

B B
1
A A
Par 1
Par 2
Vamos escrever as expresses dos pares: Par 1 - A Par 2 - B Somando as expresses dos pares, temos a expresso simplificada: S=A+B Notamos que a tabela-verdade a de uma porta NE. Aplicando o teorema de Morgan expresso, aps a simplificao, encontramos a expresso de uma porta NE: S = AB
31/52
7. Circuitos Combinacionais
Um circuito combinacional executa eletronicamente uma funo booleana atravs da interligao de portas lgicas. Neste captulo, vamos estudar diversos circuitos combinacionais que so utilizados constantemente em projetos de sistemas digitais devido s funes lgicas que executam, tanto que eles so encontrados j prontos em circuitos integrados comerciais e, por isso, so chamados de circuitos combinacionais dedicados. Codificadores e Decodificadores Uma grande parte dos sistemas digitais trabalha com nveis representando informaes que, portanto, devem ser codificadas. Exemplos: lgicos
A calculadora trabalha com informaes numricas; O computador trabalha com informaes alfanumricas; O sistema de telefonia digital trabalha com canais de voz; O Disco Laser trabalha com sinais sonoros.
Estes exemplos correspondem a sistemas digitais que, na realidade, no entendem nmeros, letras, canais de voz ou sinais sonoros, mas sim, cdigos binrios que possuem apenas dois nveis lgicos para representar qualquer tipo de informao. Devido grande diversidade de informaes e ao desenvolvimento da eletrnica digital, vrios cdigos foram criados e, conseqentemente, vrios circuitos se fizeram necessrios para a codificao e decodificao destas informaes. Cdigo BCD 8421 O cdigo BCD 8421 ou, simplesmente, BCD (Binary Coded Decimal) que significa Decimal Codificado em Binrio, um dos mais comuns nos sistemas digitais. Ele composto por quatro bits, tendo cada bit um peso equivalente ao do sistema numrico binrio, ou seja, 1 para o primeiro bit direita que chamado de bit menos significativo (LSB Least Significant Bit), 2 para o segundo bit, 4 para o terceiro bit e 8 para o quarto bit que chamado de bit mais significativo (MSB Most Significant Bit). Desta forma, este cdigo representa os nmeros decimais de 0 a 9 no sistema binrio, como mostra a tabela 13.
32/52

BCD 4 2 0 0 0 0 0 1
Decimal 0 1 2
8 0 0 0
1 0 1 0 1 0 1 0 1 0 1
0 0 1 3 4 0 1 0 5 0 1 0 6 0 1 1 7 0 1 1 8 1 0 0 9 1 0 0 Tabela 13 Tabela BCD
Assim, ao invs de se converter um nmero formado por diversos dgitos para o sistema binrio, os sistemas digitais que trabalham com este cdigo fazem a converso de cada dgito do nmero para o cdigo BCD. Exemplo: O nmero 2538 no sistema decimal pode ser representado das seguintes formas:
No sistema binrio: (100111101010)2 No cdigo BCD: (0010 0101 0011 1000)
Cdigo Excesso 3 O cdigo excesso 3 composto por quatro bits que correspondem aos nmeros decimais no cdigo BCD acrescidos de 3 (0011), por isso o seu nome. Ele foi criado para facilitar as operaes de subtrao no sistema binrio devido ao fato do complemento de um algarismo do sistema decimal corresponder ao complemento bit a bit do cdigo excesso 3, como mostra a tabela abaixo:
Decimal 0 1 0 0 0 EXCESSO 3 0 1 1 1 0 0 1 0 1
2 0 1 1 0 3 4 0 1 1 1 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 Tabela 14 Tabela Excesso 3
Exemplo: - No sistema decimal: complemento de 6 3 - No cdigo excesso 3: complemento de bit a bit de 1001 0110
Obs.:
Atualmente, com o desenvolvimento dos circuitos integrados que executam operaes lgicas e aritmticas, principalmente os microprocessadores que internamente tambm, contm estes circuitos, o cdigo excesso 3 deixou de ter grande aplicao prtica.
Cdigo 9876543210 Este cdigo de 10 bits foi bastante utilizado na poca em que os sistemas mostradores de algarismos eram vlvulas eletrnicas (Nixie e Numitron). Algumas dessas vlvulas possuam cada algarismo composto por uma placa ou filamento, arranjado apropriadamente no formato do nmero. Notamos no cdigo, que em 10 sadas somente uma vale 1 em cada caso, acendendo assim o algarismo correspondente. A formao deste cdigo vista na tabela a seguir.
Decimal 0 1 2 3 4 5 6 7 8 9 9 0 0 0 0 0 0 0 0 0 1 8 0 0 0 7 0 0 0 6 0 0 0 5 0 0 0 4 0 0 0 3 0 0 0 2 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 Tabela 15 Tabela 9876543210
Codificadores e Decodificadores Vamos, agora, tratar de circuitos que efetuam a passagem de um determinado cdigo para outro. Primeiramente, vamos fazer uma anlise do significado das palavras codificador e decodificador. Chamamos de codificador o circuito combinacional que torna possvel a passagem de um cdigo conhecido para um desconhecido. Como exemplo, podemos citar o circuito inicial de uma calculadora que transforma uma entrada decimal, atravs do sistema de chaves de um teclado, em sada binria para que o circuito interno processe e faa a operao. Chamamos de decodificador o circuito que faz o inverso do codificador, ou seja, passa um cdigo desconhecido para um conhecido. No exemplo citado o circuito que recebe o resultado da operao em binrio e o transforma em sada decimal, na forma compatvel para um mostrador digital apresentar os algarismos. A figura ilustra o exemplo utilizado.
7 4 1 0
8 5 2
9 6 3 CODIFICADOR
PROCESSADOR ARITMTICO
DECODIFICADOR
DECIMAL
BINRIO
BINRIO
DECIMAL
Os termos codificador e decodificador, porm, diferenciam-se em funo do referencial. Se para o usurio da calculadora o sistema de entrada um codificador, para o processador ser um decodificador, pois passa de um cdigo desconhecido para ele (decimal), para um conhecido (binrio). Na prtica, comum se utilizar a denominao de decodificador para o sistema que passa de um cdigo para outro, quaisquer que sejam.
Codificador Decimal/Binrio Vamos, neste item, elaborar um codificador para transformar um cdigo decimal em binrio (BCD8421). A entrada do cdigo decimal vai ser feita atravs de um conjunto de chaves numeradas de 0 a 9 e a sada por 4 fios, para fornecer um cdigo binrio de 4 bits, correspondente chave acionada. A figura a seguir mostra a estrutura geral deste sistema, sendo convencionado que a chave fechada equivale a nvel 0, para evitar o problema prtico, principalmente da famlia TTL, que um terminal de entrada em vazio equivalente a nvel lgico 1.
ch0 ch1 ch2
A CODIFICADOR DECIMAL/ BINRIO B C D
ch9
A seguir, vamos construir a tabela da verdade do codificador que relaciona cada chave de entrada decimal com a respectiva sada em binrio:
Chave Ch0 Ch1 Ch2 Ch3 Ch4 Ch5 Ch6 Ch7 Ch8 Ch9 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1
35/52
Atravs da tabela, conclumos que a sada A valer 1 quando Ch8 ou Ch9 for acionada. A sada B quando Ch4, Ch5, Ch6 ou Ch7 for acionada. A sada C quando Ch2, Ch3, Ch6 ou Ch7 for acionada. A sada D quando Ch1, Ch3, Ch5, Ch7 ou Ch9 for acionada. Usaremos para a construo do circuito, uma porta NE em cada sada, pois esta fornece nvel 1 quando qualquer uma de suas entradas assumir nvel 0, situao compatvel com a conveno adotada para o conjunto de chaves. A ligao das entradas de cada porta ser feita, conforme a anlise efetuada, s chaves responsveis pelos nveis 1 de cada sada. O circuito, assim constitudo, visto na pgina seguinte. Pela figura, notamos que a chave Ch0 no est ligada a nenhuma das entradas das portas, sendo irrelevante o seu acionamento, pois a sada tambm ser igual a 0 (A = B = C = D = 0) quando nenhuma das chaves for acionada.
9 A
Decodificador Binrio/Decimal A estrutura geral deste decodificador vista na figura abaixo:
36/52

S0 S1
A B C D DECODIFICADOR BINRIO / DECIMAL
S2 S3 S4 S5 S6 S7 S8 S9
Vamos montar a tabela da verdade do circuito no qual as entradas so bits do cdigo BCD 8421 e as sadas so os respectivos bits do cdigo decimal 9876543210.
BCD 8421 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 S9 0 0 0 0 0 0 0 0 0 1 S8 0 0 0 0 0 0 0 0 1 0 S7 0 0 0 0 0 0 0 1 0 0 Cdigo 9876543210 S6 S5 S4 S3 S2 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 S1 0 1 0 0 0 0 0 0 0 0 S0 1 0 0 0 0 0 0 0 0 0
O cdigo BCD 8421 no possui nmeros maiores que 9, logo, tanto faz o valor assumido nas possibilidades excedentes, visto que, quando passarmos do cdigo BCD 8421 para o cdigo 9876543210 estas no iro ocorrer.
Decodificador para Display de 7 Segmentos O display de 7 segmentos possibilita escrevermos nmeros decimais de 0 a 9 e alguns outros smbolos que podem ser letras ou sinais. A figura a seguir representa uma unidade do display genrica, com a nomenclatura de identificao dos segmentos usual em manuais prticos.
37/52
Eletrnica Digital ____________________________________________________________ a f e g b c
d Figura 16 Display de 7 segmentos
Entre as tecnologias de fabricao das unidades de display usaremos o mais comum que o display a led, que possui cada segmento composto por um led, existindo um tipo denominado catodo comum e outro anodo comum. O display tipo catodo comum aquele que possui todos os catodos dos leds interligados, sendo necessrio aplicar nvel 1 no anodo respectivo para acender cada segmento. J o de anodo comum possui todos os anodos interligados, sendo preciso aplicar nvel 0 ao catodo respectivo. Vamos a ttulo de exemplo, elaborar um decodificador para a partir de um cdigo binrio (BCD 8421) escrever a seqncia de 0 a 9 em um display de 7 segmentos catodo comum. O esquema geral deste decodificador visto na figura abaixo:
A B C D DECODIFICADOR BCD / 7 segmentos
Figura 17 Decodificador para Display de 7 segmentos
Para efetuar o projeto deste decodificador, devemos verificar em cada caractere os segmentos que devem ser acessos e atribuir o nvel 1 ( no caso do catodo comum), em funo da respectiva entrada no cdigo binrio. A tabela a seguir apresenta a seqncia de caracteres, o respectivo cdigo de entrada, e os nveis aplicados em cada segmento para que tal ocorra.
38/52

Caracteres 0 1 2 3 4 5 6 7 8 9 A 0 0 0 0 0 0 0 0 1 1 BCD 8421 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 a 1 0 1 1 0 1 1 1 1 1 Cdigo para 7 segmentos b c d e f g 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 1 1 0 1 1
Para fins de simplificao, vamos considerar os casos fora da seqncia como irrelevantes. Transpondo as sadas para os diagramas de Karnaugh, temos aps simplificao: a=A+C+B b=B+D
. .
c=B+C+D d=A+BD+BC+CD+BCD e=BD+CD f=A+CD+BC+BD g=A+B+C+CD O circuito do decodificador BCD 8421 para display de 7 segmentos obtido, visto na figura 18 abaixo: Convm observar que o circuito poderia ser otimizado, pois as expresses dos segmentos possuem vrios termos em comum, resultando no emprego de um menor nmero de portas. Porm, para melhor clareza didtica, este foi deixado na sua forma original de acordo com as expresses extradas dos diagramas.
39/52
a b c
Figura 18 Circuito Equivalente do Decodificador para Display de 7 segmentos
Um outro ponto a ser realado que numa montagem prtica, a ligao do display se faz, conforme a famlia lgica, atravs de resistores para observar os limites mximos de corrente nos leds, ou ainda, utilizando outras estratgias para controlar o brilho, como por exemplo, blocos open-collector. Os displays de 7 segmentos podem ainda escrever outros caracteres, que so freqentemente utilizados em sistemas digitais para representar outras funes, bem como formar palavras-chave em software de programao. Para efetuar o projeto, basta verificar caso a caso quais segmentos devem acender e montar assim a tabela da verdade.
Circuitos Aritmticos Dentro do conjunto de circuitos combinacionais aplicados para finalidade especfica nos sistemas digitais, destacam-se os circuitos aritmticos. So utilizados, principalmente, para construir a ULA (Unidade Lgica Aritmtica) dos microprocessadores e, ainda, encontrados disponveis em circuitos integrados comerciais.
40/52
8. Famlias Lgicas
Entende-se por famlias lgicas, os tipos de estruturas internas que nos permitem a confeco dos blocos lgicos em circuitos integrados. Cada famlia lgica utiliza determinados componentes em seus blocos e, de acordo com estes, a famlia possuir determinadas caractersticas relacionadas ao seu funcionamento e desempenho prtico. As famlias utilizadas atualmente dentro da rea eletrnica digital so a TTL Transistor-Transistor Logic e a CMOS Complementary Metal Oxide Semicondutor, porm derivam de uma srie de famlias lgicas, hoje obsoletas. Algumas famlias utilizadas anteriormente: DCTL RTL RCTL DTL HTL ECL = = = = = = Direct-Coupled Transistor Logic Resistor-Transistor Logic Resistor-Capacitor Transistor Logic Diode-Transistor Logic High-Threshold Logic Emitter-Coupled Logic
Vamos estudar somente as famlias CMOS e TTL, devido a tecnologia atual. Famlia TTL Os circuitos TTL so produzidos em duas sries comerciais: a srie 74XX e a 54XXX, sendo esta ltima denominada srie militar ou profissional, devido maior margem de variao nas especificaes de alimentao e temperatura, assegurando a confiabilidade no desempenho em condies mximas.
Alimentao: temos para todos os blocos uma alimentao de 5V. Para a srie temos Vcc mnimo = 4,5V e Vcc mximo = 5,5V que so valores dentro especificao militar de 10% de tolerncia. Para a srie 74, temos Vcc mnimo 4,75V e Vcc mximo =5,25v que so valores dentro da especificao comum 5% de tolerncia.
54 da de de
Fan-out: Na verso padro, o Fan-out igual a 10, ou seja, pode-se ligar sada destes blocos, no mximo outros 10 blocos. Tempo de atraso de propagao: Em mdia de 10ns. Imunidade ao rudo: De maneira geral igual a 0,4V, e considerada baixa em relao a CMOS Potncia Dissipada: da ordem de 10mW por porta. Tipos: Podemos destacar os blocos open-collector, tri-state e schimitt-trigger.
41/52
Famlia CMOS Os circuitos CMOS so construdos por transistores MOS-FET complementares do tipo canal N e canal P. Suas configuraes bsicas permitem obter-se uma srie de vantagens, tais como: alto Fan-Out, alta margem de imunidade ao rudo e baixssimo consumo, sendo esta uma das principais caractersticas.
Alimentao: temos para as sries 4000 e 74C, a faixa de 3V a 15V, para a verso HC, a faixa de 2V a 6V e para a HCT de 4,5V a 5,5V. Para as sries de baixa voltagem, a faixa de 1V a 3,6V para a LV, e 1,2V a 3,6V para a LVC. Fan-out: Na verso padro, o Fan-out igual a 50, porm varia conforme as verses empregadas. Tempo de atraso de propagao: Em mdia de 90ns. Imunidade ao rudo: De maneira geral igual 45% de Vdd ( tenso de alimentao ) Potncia Dissipada: da ordem de 1nW por porta da srie 4000 e 2,5nW ba srie 74HC, a uma tenso de alimentao de 5V. Manuseio: Esta famlia necessita, ao contrrio da TTL, um cuidado extra no manuseio dos circuitos integrados, que devido eletricidade esttica, provoca a degradao das junes internas dos chips, comprometendo sua vida til.
42/52
9. Dispositivos TTL
Nmero 7400 7401 7402 7403 7404 7405 7406 7407 7408 7409 7410 7411 7412 7413 7414 7416 7417 7420 7421 7422 7423 7425 7426 7427 7428 7430 7432 7437 7438 7439 7440 7441 7442 7443 7444 7445 7446 7447 7448 7450 7451 7452 7453 7454 Funo Quatro portas NAND de 2 entradas Quatro portas NAND de 2 entradas (coletor aberto) Quatro portas NOR de 2 entradas Quatro portas NOR de 2 entradas (coletor aberto) Seis inversores Seis inversores (coletor aberto) Seis acionadores buffer inversores Seis acionadores buffer Quatro portas AND de 2 entradas Quatro portas AND de 2 entradas (coletor aberto) Trs portas NAND de 3 entradas Trs portas AND de 3 entradas Trs portas NAND de 3 entradas (coletor aberto) Dois limitadores Schmitt Seis limitadores Schmitt Seis acionadores buffer inversores Seis acionadores buffer Duas portas NAND de 4 entradas Duas portas AND de 4 entradas Duas portas NAND de 4 entradas (coletor aberto) Duas portas NOR expandveis de4 entradas Duas portas NOR de 4 entradas Quatro portas NAND de 2 entradas para interface TTL CMOS Trs portas NOR de 3 entradas Quatro buffers NOR de 2 entradas Porta NAND de 8 entradas Quatro portas OR de 2 entradas Quatro buffers NAND de 2 entradas Quatro buffers NAND de 2 entradas Quatro buffers NAND de 2 entradas(coletor aberto) Dois buffers NAND de 4 entradas Acionador Nixie decodificador BCD - para - decimal Decodificador BCD - para - decimal Decodificador excesso 3 - para - decimal Excesso Gray para decimal Acionador decodificador BCD - para - decimal Acionadores decodificadores BCD para 7 segmentos (sada 30 v) Acionadores decodificadores BCD para 7 segmentos (sada 15 v) Acionadores decodificadores BCD para 7 segmentos Duas portas AND-OR-INVERSOR expandveis de 2 entradas 2 amplas Duas portas AND-OR-INVERSOR de 2 entradas 2 amplas Portas AND-OR expandveis de 2 entradas 4 amplas Duas portas AND-OR-INVERSOR expandveis de 2 entradas Portas AND-OR-INVERSOR de 2 entradas 4 amplas
43/52
74153 7455 7459 7460 7461 7462 7464 7465 7470 7472 7473 7474 7475 7476 7480 7482 7483 7485 7486 7489 7490 7491 7492 7493 7494 7495 7496 74100 74104 74105 74107 74109 74116 74121 74122 74123 74125 74126 74132 74136 74141 74142 74145 74147 74148 74150 74151
Dois multoplexadores 4/1 Duas portas AND-OR-INVERSOR expandveis de 4 entradas 2 amplas Duas portas AND-OR-INVERSOR de 2-3 entradas 2 amplas Dois expansores de 4 entradas Trs expansores de 3 entradas Expansores 2-2-3-3- entradas 4 amplas Portas AND-OR-INVERSOR de 2-2-3-4 entradas 4 amplas Portas AND-OR-INVERSOR de 4 amplas (coletor aberto) Flip-flop JK disparado pela borda Flip-flop JK mestre-escravo Dois flip-flops JK mestre-escravo Dois flip-flops D Quatro latches Dois flip-flops JK mestre-escravo Portas totalizadoras Totalizador binrio de 2 bits Totalizador binrio de 4 bits Comparador de magnitude de 4 bits Quatroportas OR- Exclusivo Memria de leitura escrita de acesso aleatrio de 64 bits Contador de dcadas Registrador de deslocamento de 8 bits Contador divisor-por-12 Contador binrio de 4 bits Registrador de deslocamento de 4 bits
Registrador de deslocamento direita e deslocamento esquerda de 4 bits
Registrador de deslocamento entrada paralela-sada paralela de 5 bits Latch biestvel de 4 bits Fflip-flops JK mestre-escravo Flip-flops JK mestre-escravo Dois flip-flops JK mestre-escravo Dois flip-flops JK disparados pela borda positiva Dois latches de 4 bits com limpar Multivibrador monoestvel Multivibrador monoestvel com limpar Multivibrador monoestvel Quatro buffers de via de trs-estados Quatro buffers de via de trs-estados Quatro limitadores Schmitt Quatro portas OR- Exclusivo de 2 entradas Decodificador-acionador BCD-para-decimal Contador-acionador latch BCD Decodificador-acionador BCD-para-decimal Codificador de prioridade 10/4 Codificador de prioridade Multiplexador 16-linhas-para-1-linha Multiplexador digital de 8 canais
44/52
74152 74190 74154 74155 74156 74157 74160 74161 74162 74163 74164 74165 74166 74173 74174 74175 74176 74177 74179 74180 74181 74182 74184 74185 74189 74191 74192 74193 74194 74195 74196 74197 74198 74199 74221 74251 74259 74276 74279 74283 74284 74285 74365 74366 74367 74368 74390 74393
Multiplexador seletor de dados de 8 canais Contador de dcadas reversvel Demultiplexador decodificador 4-linhas-para-16-linhas Dois demultiplexadores 2/4 Dois demultiplexadores 2/4 Quatro seletores de dados 2/1 Contador de dcadas com limpar assncrono Contador de 4 bits sncrono Contador de 4 bits sncrono Contador de 4 bits sncrono Registrador de deslocamento serial de 8 bits Registrador de deslocamento serial de 8 bits carga paralela Registrador de deslocamento de 8 bits Registrador de trs estados de 4 bits Seis flip-flops F com limpar Quatro flip-flops D com limpar Contador de dcadas preestabelecvel de 35 MHz Contador binrio preestabelecvel de 35 MHz Registrador de deslocamento de acesso paralelo de 4 bits Verificador gerador de paridade mpar-par de 8 bits Unidade lgica aritmtica Gerador de transporte de olhar para frente Conversor BCD-para-binrio Conversor binrio -para-BCD Memria de acesso aleatrio de 64 bits de trs-estados Contador binrio reversvel sncrono Contador binrio reversvel Contador binrio reversvel Registrador de deslocamento direcional de 4 bits Registrador de deslocamento de acesso paralelo de 4 bits Contador de dcadas preestabelecvel Contador binrio preestabelecvel Registrador de deslocamento de 8 bits Registrador de deslocamento de 8 bits Dois limitadores Schmitt monoestveis Multiplexador de 8 canais de trs-estados Latch enderevel de 8 bits Quatro flip-flops JK Quatro eliminadores de ricochete Totalizador binrio de 4 bits co transporte rpido Multiplexador de 4 bits, de trs-estados Multiplexador de 4 bits, de trs-estados Seis buffers de trs estados Seis buffers de trs estados Seis buffers de trs estados Seis buffers de trs estados Relgios individuais com flip-flops Dois contadores binrios de 4 bits
46/52
47/52
48/52
10. Microcontroladores e Microprocessadores

Microcontroladores X Microprocessadores Os microcontroladores diferem dos microprocessadores em muitos aspectos. O Primeiro e o mais importante sua funcionalidade. Em um sistema com microprocessador outros dispositivos tais como: memria ou componentes para comunicao serial ou paralela, devem ser adicionados ao sistema. Em outras palavras, o microprocessador o corao do sistema e possui uma capacidade de processamento maior, visto que, as tarefas atribudas aos perifricos so realizadas por outros dispositivos. 8051 O 8051, da Intel, , sem dvida, o microcontrolador mais popular atualmente. O dispositivo em si um microcontrolador de 8 bits relativamente simples, mas com ampla aplicao. Porm, o mais importante que no existe somente o CI 8051, mas sim uma famlia de microcontroladores baseada no mesmo. Entende-se famlia como sendo um conjunto de dispositivos que compartilha os mesmos elementos bsicos, tendo tambm um mesmo conjunto bsico de instrues. Unidade de memria A memria a parte do microcontrolador que possui a funo de armazenar os dados. A maneira mais fcil de entender como ela funciona imaginar a memria como um armrio com vrias gavetas contendo alguns objetos. Se marcarmos cada gaveta de maneira que elas no possam ser confundidas, ento, cada uma pode ser facilmente acessvel. Isso o suficiente para sabermos o destino de cada objeto e o contedo de cada gaveta. Unidade Central de Processamento Esse bloco possui a capacidade de multiplicar, dividir, somar, e subtrair o contedo desses registradores, bem como mover o contedo desses registradores para outras posies de memria. Esse bloco chamado de CPU "Central Processing Unit" ou UCP "Unidade Central de Processamento". Registradores Registradores so, portanto, posies de memria cuja funo auxiliar a CPU na realizao de vrias operaes matemticas ou qualquer outra operao que envolva transferncia de dados. Vamos ver ento a situao em que nos encontramos. Temos dois blocos independentes (memria e CPU) os quais esto interligados e qualquer transferncia de dados de um bloco para outro dever ser realizada sob o comando da CPU. Se, por exemplo, quisermos somar o contedo de duas posies de memria e retornar o resultado para uma outra posio de memria, ns precisamos de uma conexo entre a memria e a CPU.
necessrio ento um caminho fsico para que os dados possam fluir da CPU para memria e vice-versa. Aspecto fsico do interior de um microcontrolador Na parte central do chip est localizado o substrato semicondutor e integrado nesse substrato esto todos os blocos descritos anteriormente. Os fios que saem da parte central para os pinos ligam os blocos ao mundo externo. O diagrama de blocos a seguir representa a parte central do chip.
Figura 19 Aspecto fsico do interior de um microcontrolador

Barramento Existem dois tipos de barramento: barramento de dados e barramento de endereos. O barramento de endereo consiste de uma quantidade de linhas correspondente ao tamanho da memria que queremos enderear. Esse barramento utilizado para informar a memria qual a posio de memria ser acessado em um ciclo de leitura ou escrita. O barramento de dados consiste de uma quantidade de linhas correspondente ao tamanho ou magnitude do dado a ser manipulado pela CPU. Em nosso estudo estaremos trabalhando com microcontroladores de 8-bits, portanto, teremos um barramento de dados de 8-bits ou 8 linhas de conexo para dados. Esse barramento conecta todos os blocos dentro do microcontrolador. Unidade de Entrada e Sada I/O Chamamos esse bloco de portas. Existem vrios tipos de portas: entrada, sada ou porta bidirecional. Quando trabalhamos com as portas, primeiro precisamos configurar o tipo de porta que queremos trabalhar. Depois escrevemos ou lemos os dados dependendo do tipo de porta selecionado. As operaes com as portas funcionam como simples operao de leitura ou escrita em uma posio de memria especfica. Uma simples operao de escrita na porta levar o dado correspondente para os pinos externos do C.I.
50/52
Microprocessador Essencialmente, o microprocessador o computador, e mesmo chamado como "um computador num chip". Ele faz todos os clculos, a computao e a compilao. Todas as outras partes do computador s servem para ajudar o microprocessador a realizar as tarefas identificadas pelo usurio. Os microcontroladores so projetados para realizarem todos as funes em um nico chip. Nenhum componente externo necessrio para sua aplicao porque todos os perifricos esto dentro do microcontrolador. Assim, uma vantagem obvia dos microcontroladores o ganho de espao fsico no projeto de hardware. Cada tipo de microprocessador tem um conjunto nico de instrues. Programas escritos em assembler, a linguagem de programao mais bsica alm do binrio, especfica para cada microprocessador. Um programa escrito em assembler para um Intel 486 no vai ser executvel por um Motorola 68040.
Tipos de arquitetura de microprocessador. RISC - Processadores baseados em RISC (Reduced Instruction Set Computing / Computao com conjunto de instrues reduzido) no tm microprogramas. Instrues so implementadas diretamente no hardware. Qualquer tarefa complexa demais para ser executada num ciclo feita por uma srie de instrues bsicas. A arquitetura RISC especialmente efetiva para tarefas simples como carregar, armazenar e ramificar. A arquitetura simples de um RISC permite que instrues simples sejam processadas atravs do processador rapidamente e facilmente. Os chips de arquitetura RISC podem ser desenvolvidos mais rapidamente que aqueles de arquitetura CISC por causa de sua simplicidade.
CISC - A arquitetura CISC (Complex Instruction Set Computing / Computao com conjunto de instrues complexo) o predecessor do RISC. A arquitetura CISC no pode implementar instrues de hardware. As instrues precisam ser traduzidas por um microprograma escondido para as verdadeiras instrues do hardware. O CISC tem um conjunto de instrues completo para ser capaz de completar todos as tarefas de uma maneira mais eficiente.
51/52
Referncias Bibliogrficas SENAI. MG. Eletrnica Digital IDOETA, Ivan Valeije, CAPUANO, Francisco Gabriel. Elementos de Eletrnica Digital. 34 Edio. So Paulo. Ed. rica. 2002. LOURENO, Antnio Carlos, CRUZ, Eduardo C. A.. Circuitos Digitais - Estude e Use. 5 Edio. So Paulo. Ed. rica. 2002. TOCCI, Ronald J., LASKOWSKI,Lester P.. Microprocessadores e Microcomputadores. 2 Edio. Rio de Janeiro. Ed. Prentice-Hall do Brasil. 1983. http://www.i-magazine.com.br/imagazine/picbook/cap1.htm em 15/07/2004.
52/52

Centro de Formação Profissional Pedro Martins Guerra - ELETRÔNICA DIGITAL

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Centro de Formação Profissional Pedro Martins Guerra - ELETRÔNICA DIGITAL

Enviado por

Direitos autorais:

Formatos disponíveis

Centro de Formao Profissional Pedro Martins Guerra

Eletrnica Digital ____________________________________________________________

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

+ 9 x 101 + 4 x 100 = 594

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

A tabela 01, mostra a correspondncia entre nmeros decimais e binrios:

BINRIO 0 1 10 11 100 101 110 111 1000 1001

Tabela 01 Binrio x Decimal

Eletrnica Digital ____________________________________________________________

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

Tabela 02 OCTAL x Decimal

Eletrnica Digital ____________________________________________________________

Decimal Hexa Decimal B 11 22 1 C 12 23 2 D 13 24 3 E 14 25 4 F 15 26 5 10 16 27 6 11 17 28 7 12 18 29 8 13 19 30 9 14 20 31 A 15 21 32 Tabela 03 Hexadecimal x Decimal

Eletrnica Digital ____________________________________________________________

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

Eletrnica Digital ____________________________________________________________

Eletrnica Digital ____________________________________________________________

Soma-se esquerda Soma-se esquerda Soma-se

Soma dos primeiros produtos parciais Terceiro produto parcial deslocado

0 0 1 0,1 1 0 0 1 0 1 0,0 1 0 0 1 0 0 1 0 0 0 (10 / 4 = 2,5)

Eletrnica Digital ____________________________________________________________

4. Funes e Portas Lgicas

O estado 0 (zero) e o estado 1 (um).

CONVENO CHAVE ABERTA CHAVE FECHADA

Eletrnica Digital ____________________________________________________________

Tabela 04 Tabela Verdade funo E para 2 entradas

Figura 02 Simbologia da Funo E

Figura 03 Simbologia da Funo E para 3 entradas e sua expresso

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

Tabela 04.1 Tabela Verdade funo E para 3 entradas

Figura 04 Circuito eltrico equivalente da Funo OR

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

Tabela 05 Tabela Verdade funo OR para 2 entradas

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

Figura 08 Tabela Verdade e Simbologia da Funo NO

Eletrnica Digital ____________________________________________________________

Figura 09 Tabela Verdade e Simbologia da Funo NND

Figura 11 Tabela Verdade e Simbologia da Funo NOR

____________________________________________________________ Mantenedor Eletroeletrnico - Mina

Eletrnica Digital ____________________________________________________________

Eletrnica Digital ____________________________________________________________

Substituindo as partes X e Y no bloco acima, obtemos o circuito completo:

Exemplo 2 Circuito Lgico

Tabela 06 Exemplo deTabela Verdade

Eletrnica Digital ____________________________________________________________

Caso 00: S = 1 quando, A = 0 e B =0 Caso 10: S = 1 quando, A = 1 e B = 0 Caso 11: S = 1 quando, A = 1 e B = 1

A.B A.B A.B

Tabela 07- Tabela Verdade da Porta XOR

Da tabela obtemos a expresso

Eletrnica Digital ____________________________________________________________

Tabela 08- Tabela Verdade da Porta XNOR

Notao Algbrica . S=A B

Figura 14 Circuito, Simbologia e Expresso da Funo XNOR

____________________________________________________________ Mantenedor Eletroeletrnico - Mina