LAPORAN 05

PRAKTIKUM PERANCANGAN SISTEM ELEKTRONIKA

JAM DIGITAL

Disusun oleh :
ABDUL HARIS HERYANI
06502241010

JURUSAN PENDIDIKAN TEKNIK ELEKTRONIKA

FAKULTAS TEKNIK
UNIVERSITAS NEGERI YOGYAKARTA
2009
A. Kompetensi
Setelah selesai praktikum mahasiswa dapat:
1. Merancang Jam Digital
2. Mengevaluasi Hasil Pengamatan Dengan CRO, Tujuh Segmen, Lampu
indicator, dan Logic analiser

B. Sub Kompetensi
1. Merancang pembangkit detik, menit, dan jam
2. Menentukan PM/AM indikator
3. Menggunakan CRO
4. Menggunakan logic analiser

C. Dasar Teori
 Penurun tegangan menggunakan trafo step down
 Pengubah gejala sinus menjadi gejala kotak menggunakan Schmitt-
trigger
 Pembangkit pulsa detik menggunakan counter modulo 60 sebagai
pembagi frekuensi 60Hz: Counter modulo 60 digunakan IC 7490 sebagai
pencacah modulo 10 (terdiri dari pencacah duan dan pencacah limaan )
dengan IC7492 sebagai pencaah modulo 6 (IC 7492 terdiri dari pencacah
duaan dan pencah enaman)
 Pembangkit menit menggunakan counter 60 an dengan masukkan pulsa
detik
 Pembangkit Jam menggunakan counter 60 an dengan masukkan pulsa
menit
 Penunjuk AM dan PM menggunakan lampu Indikator dan T FF
 Penunjuk Detik, Menit, dan Jam menggunakan tujuh segmen yang sudah
didekodekan
 Diagram blok jam digital sebagai berikut

Penurun Pembentuk Pembangkit Pembangkit Pembangkit Pembangkit

PLN Gelombang Detik Menit Jam PM/AM
Tegangan
kotak
Penampil Penampil Penampil Indikator
Detik Menit Jam PM/AM
D. Alat/Instrumen
1. Sumber gelombang PLN220v/60 Hz
2. CRO
3. NOT Schmitt-trigger Pembangkit pulsa
4. IC 7490
5. IC 7492
6. Logik analiser
7. Lampu Indikator
8. IC Decoded 7 segment
9. IC AND
10.IC JK FF Dengan Reset
11. Trafo Step-down

E. Langkah Kerja
1. Rencanakan Rangkaian Jam digital dengan pulsa klok berasal dari PLN
(220v/60 Hz) yang dapat menampilkan detik, menit, dan jam untuk AM
maupun PM.\ sebagai mana diagarm blok diatas
2. Buatlah diagram pengamatan dalam bentuk gelombang dengan
menggunakan CRO/ Logik Analiser pada titik yang penting sesuai dengan
kebutuhan
3. Bagaimana penunjukkan seven segment

F. Analisis
1. Merancang Clock Source (Tegangan PLN)
Untuk menghidupkan rangkaian jam digital maupun rangkaian-
rangkaian dasarnya diperlukan clock source sebagai pembangkit
gelombangnya. Dalam pengamatan ini dibutuhkan source atau sumber
clock yang berasal dari PLN. Karena clock dari PLN merupakan tegangan
AC/bolak-balik padahal rangkaian digital hanya dapat hidup jika
mendapatkan clock digital/discrete, sehingga untuk mengubah output
clock PLN menjadi sinyal digital dibutuhkan sebuah konverter, yaitu NOT
Schmitt Trigger Gate. Berikut gambarnya :
 Gambar 1. PLN Clock source

Untuk Merancang sebuah jam digital seperti halnya jam pada

umumnya, maka diperlukan counter atau pencacah yang digunakan
sebagai penghitung jalannya jam digital. Berikut proses perancangannya
:

2. Merancang Rangkaian Pencacah 60 (Pencacah 0 sampai 59)

Gambar 2. Rangkaian Pencacah 60 atau 0 sampai 59 (Pencacah Menit

dan Detik)

Rangkaian Counter 60 digunakan sebagai pencacah/penghitung

(counter) 0 sampai 59 dalam bilangan biner. Dalam perhitungan jam
digital maupun analog, untuk membangun atau menciptakan detik
maupun menit dibutuhkan perhitungan dari 0 sampai 59 dalam 1 kali
siklus. Sehingga perancangan rangkaian ini ditujukan untuk membangun
suatu pencacah (counter) yang dapat mencacah detik maupun menit.
Rangkaian ini dapat dibangun dengan susunan IC 7490 sebagai
pencacah satuan dan IC 7492 sebagai pencacah puluhan, dimana IC
7490 ini mencacah/menhitung dari 0 sampai 9 dan IC 7492
mencacah/menghitung dari 0 sampai 5. Pada IC 7492 normalnya
menghitung dari 0 sampai 11, namun untuk mencapai hitungan detik
 ataupun menit hanya dibutuhkan penghitungan dari 0 sampai 5.
Sehingga dengan metode seperti Gambar 1, yaitu IC 7492 mendapat
clock source dari output QD ke clock B, sedangkan clock A tidak
digunakan, maka output hanya diperoleh dari QB, QC, dan QD untuk
membangun pencacah puluhan dalam detik maupun menit. Berikut hasil
analisa dari rangkaian pencacah 60 :

Gambar 3. Grafik Output Rangkaian Pencacah 0 sampai 59 (Pencacah

Detik dan Menit).
Dapat dilihat pada grafik tersebut bahwa setiap
pencacahan/penghitungan yang dilakukan oleh IC 7490 (Satuan) telah
selesai mencacah dari 0 sampai 9, maka output QD pada IC 7490 akan
mengaktifkan clock B pada IC 7492 sehingga menjadi bekerja untuk
mencacah dari 0 sampai 5. Setelah IC 7492 selesai mencacah, maka
penghitungan akan dimulai kembali dari awal.

3. Merancang Rangkaian Pencacah Jam

Untuk membangun suatu rangkaian pencacah yang dapat
mencacah/menghitung hitungan jam dalam jam digital maupun analog
diperlukan pencacah yang menampilkan angka hitungan 00 sampai 11.
Dalam perancangan pencacah/penghitung jam dapat dibangun seperti
gambar berikut :
 Gambar 4. Rangkaian Pencacah Jam (Pencacah 0 Sampai 9 dalam
Biner) disertai Indikator AM-PM (kiri)

Dapat dilihat pada gambar di atas bahwa IC 7490 memperoleh 2 catu

yang dari tegangan PLN (220 V/60 Hz) ke AND Gate dan output QD
pencacah menit (pencacah 0 sampai 59) ke clock A-nya.
Dalam rangkaian ini khususnya pada IC 7490 hanya mempunyai
output QA sampai QD, dengan kata lain hanya dapat memberikan output
ke satu seven segment (Pencacah 0 sampai 9 biner (Satuan)). Karena
masih dibutuhkan untuk membangun Pencacah Puluhan, maka diberikan
JK FF active low yang dibuat berbalik outputnya yang mana input clock-
nya didapat dari output QD IC 7490 ini sendiri. Sehingga jika
penghitungan Satuan (0 sampai 9) telah selesai, maka ketika QD IC 7490
berlogika “1”, maka JK FF akan aktif dan ber-output berkebalikan dari
output QD , yaitu jika QD = 0, maka JK FF = 1, begitu pula sebaliknya.
(Lihat Tabel 1 dan Gambar 5)

Tabel 1. Output JK FF terhadap output QD pada IC 7492

Out In Out JK
QD J K FF
1 1 1 0
0 1 1 1

Selanjutnya agar rangkaian pencacah jam ini dapat menampilkan

jam 12 atau 00 dan kembali lagi menampilkan dari jam 01 dan
seterusnya, maka dibutuhkanlah reset agar ketika hitungan ke 11 dapat
kembali menghitung dari 00. Untuk membangun reset ini dibutuhkan
logika “1” pada pin R0(1) dan R0(2). Berikut ini adalah tabel kebenaran
pencacah jam (decade counter) :
Tabel 2. Kebenaran Decade Counter
Reset in Output
R0(1 R0(2 R9(1 R9(2 Q Q Q Q
) ) ) ) d c b a
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
X 0 X 0 count
0 X 0 X count
0 X X 0 count
X 0 0 X count

Dapat dilihat dari tabel di atas bahwa jika R0(1) dan R0(2) mendapati
logika “1”, maka output pada QA sampai QD akan berlogika “0”.
Sehingga dibutuhkan AND Gate yang outputnya dijadikan input reset
bagi R0(1) dan R0(2) ini. Agar AND Gate dapat mereset setelah tampilan
dari seven segmen menunjukkan angka 11, maka AND Gate ini diberikan
input dari QB IC 7490, output JK FF (Pencacah Puluhan), dan PLN source.
Berikut ini tabel kebenaran AND Gate :
Tabel 3. Kebenaran AND Gate Dengan 3 Input
Ou
In
t
QJK Q PLN
X
FF B (clock)
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Dari tabel di atas dapat dilihat bahwa ketika QB, Q JK FF, dan Clock
dari PLN ber-output “1/high”, maka AND Gate akan ber-output “1” pula,
sehingga rangkaian pencacah jam akan tereset.
Berikut di bawah ini adalah output dari rangkaian pencacah jam.
 Gambar 5. Output Rangkaian Pencacah 0 sampai 11 dalam biner (Jam)
Dari grafik output tersebut dapat dibuktikan bahwa pada grafik
Puluhan (Pencacah Puluhan) akan aktif jika pencacahan / penghitungan
dari output Pencacah Satuan telah selesai mencacah sampai 9 biner,
maka Pencacah Puluhan baru mulai aktif sampai adanya reset, kemudian
pencacahan dimulai dari 00 kembali. Di sini 00 merupakan pencitraan
dari jam 12.
4. Merancang Indikator AM-PM
Rangkaian indikator AM-PM dapat dibuat seperti gambar di bawah ini
:

Gambar 6. Rangkaian Indikator AM (kanan) dan PM (kiri)

Untuk menampilkan karakter huruf pada seven segmen, pada led

dalam seven segmen diberikan logika “1” untuk menghidupkannya.
Untuk menampilkan karakter AM, pin/kaki seven segmen dihubungkan ke
Q JK FF dan untuk PM, seven segmen dihubungkan ke Q’ JK FF.
Dapat dilihat pada gambar 6 bahwa pin input clock pada JK FF
didapat dari output JK FF Pencacah Puluhan. Sehingga ketika JK FF
Pencacah Puluhan berlogika “1”, maka indikator akan ber-output PM.
 Begitu pula sebaliknya jika JK FF Pencacah Puluhan berlogika “0”, maka
indikator akan ber-output AM.

5. Merancang Rangkaian Driver

Rangkaian driver adalah IC konverter BCD ke seven segmen, yaitu IC
7448. IC ini dirangkai seperti gambar di bawah ini, dimana input A, B, C,
D didapat dari QA, QB, QC, QD dari rangkaian pencacah jam, menit,
maupun detik yang kemudian output dari IC 7448 ini terdapat 7 output
(0A sampai 0G) yang dihubungkan ke seven segmen sehingga output
dari masing-masing pencacah dapat ditampilkan melalui seven segmen.

Gambar 7. Rangkaian Driver Converter BCD ke Seven Segment

6. Membuat Subcircuit
Subcircuit ini digunakan agar rangkaian dapat ditampilkan pada EWB
secara ringkas serta lebih enak dipandang oleh pengguna.
Caranya yaitu dari rangkaian tersebut di atas dapat dibuat bentuk
rangkaian yang lebih sederhana agar dalam penggabungan ke rangkaian
lainnya lebih mudah, yaitu dengan me-replace-nya dengan metode
Create Subcircuit. Sehingga hasilnya seperti gambar di berikut.

(a) (b) (c) (d) (e)

 Gambar 8. Subcircuit Counter/Pencacah 60 (a), detik (b), menit (c), jam
(d), dan driver BCD ke seven segment (e)

7. Hasil Perencanaan Rangkaian Jam Digital

Gambar 9. Rangkaian Akhir Jam Digital

Di atas adalah rangkaian akhir dari jam digital yang merupakan

penggabungan dari rangkaian :
a. counter60, merupakan subcircuit dari rangkaian pencacah 0 sampai
59. Rangkaian ini digunakan untuk mengantisipasi adanya
penghitungan yang terlalu cepat pada rangkaian awal (rangkaian
penerima clock PLN) dikarenakan clock dari PLN adalah sebesar 60 Hz
dimana clock ini begitu cepat atau setara pencacah 60 kecepatannya.
b. Detik, merupakan subcircuit dari rangkaian pencacah 0 sampai 59.
Rangkaian ini digunakan untuk mencacah hasil pencacahan rangkaian
counter60, sehingga output yang dikeluarkan menjadi hitungan detik.
c. Menit, merupakan subcircuit dari rangkaian pencacah 0 sampai 59.
Rangkaian ini digunakan untuk mencacah hasil pencacahan rangkaian
Detik, sehingga output yang dikeluarkan menjadi hitungan Menit.
d. Jam, merupakan subcircuit dari rangkaian pencacah 0 sampai 59.
Rangkaian ini digunakan untuk mencacah hasil pencacahan rangkaian
Menit, sehingga output yang dikeluarkan menjadi hitungan Jam. Untuk
perakitan rangkaian jam digital dapat dilihat pada gambar
G. KESIMPULAN
Untuk merancang jam digital yang bersumber dari clock PLN yang
dapat menampilkan pula AM-PM diperlukan :
1. Rangkaian clock PLN sebagai pembangkit gelombang yang
menghidupkan rangkaian jam digital, yaitu sebesar 220 V/60 Hz.
2. NOT schmitt trigger Gate sebagai pengubah sinyal clock AC dari PLN
ke sinyal digital(discrete) untuk dijadikan suplai clock ke rangkaian
counter60.
3. Rangkaian counter60 sebagai penyetabil kecepatan clock yang
didapat dari clock PLN. Rangkaian ini mencacah dari 0 sampai 59
dalam biner.
4. Rangkaian pencacah detik sebagai pencacah 0 sampai 59 biner yang
input clocknya didapat dari QD IC 7492 rangkaian
pencacah/counter60.
5. Rangkaian pencacah menit sebagai pencacah 0 sampai 59 biner
yang input clocknya didapat dari QD IC 7492 rangkaian pencacah
detik.
6. Rangkaian pencacah jam sebagai pencacah yang dapat menampilkan
angka/karakter 00 sampai 11.
7. Rangkaian driver (converter BCD to seven segment) sebagai
pengubah kode-kode BCD dari rangkaian pencacah jam, manit, detik,
dan counter60 ke kode-kode karakter sehingga dapat ditampilkan
pada seven segment.
8. Rangkaian indikator AM-PM sebagai penampil karakter AM dan PM
ketika rangkaian jem digital berjalan.