Previso de desvio O paralelismo na arquitetura de computadores possa aumentar significativamente seu desempenho.

A utilizao de pipeline umas das principais formas de paralelismo, utilizada na grande maioria dos processadores modernos. O pipeline possibilita a execuo de n instrues simultnea, onde n o nmero de estgio do pipeline. Desvios condicionais quebram o fluxo contnuo do Pipilei, forando o processador a descartar instrues Que j foram carregadas, e recarregar as instrues a partir do desvio, quando ele tomado. Previso de Desvios, quando ele tomado Previso dinmica de desvio Em alguns processadores a unidade de controle realiza dinamicamente a previso de desvio. Usualmente essas tcnicas so mais eficientes do que as estticas. Tcnicas dinmicas armazenam informaes coletadas das instrues de desvios em tempo de execuo. Previso esttica de desvio Na previso esttica mo resultado previsto para um desvio sempre o mesmo e pode ser computado no nvel de software, durante a compilao, ou no nvel de hardware, em tempo de execuo. As previses estati8cas sempre pode ser implementadas segundo trs variaes: o desvio sempre ocorrera, nunca ocorrera e cdigo da operao determina a previso. Exemplos do nvel de microarquitetura Falaremos de resumidamente sobre trs processadores de alta tecnologia: pentium4, o ultrasparcslll e o8051. A microarquitetura da CPU pentium4 Por fora parece uma maquina cisc tradicional, j por dentro ela contem um ncleo RISC moderno, enxuto e de alto grau de paralelismo que execulta a uma taxa de relgio extremamente rpido que provavelmente crescera nos anos vindouros. Viso geral da microarquitetura NetBurst uma ruptura total em relao a microarquitetura P6anterior, usada no Pentium pro, no Pentium ll e no Pentium lll, e representa a base sobre a qual a Intel costruira nos proximo0s anos.