PCS 2215

Fundamentos de Engenharia de Computao II

Anlise de Circuitos Seqenciais

Aula 24 Anlise de Circuitos Sequenciais Jaime Simo Sichman

Professor Responsvel

Hipteses Adotadas:
a memria constituda por flip-flops sensveis borda. as entradas podem mudar simultaneamente, mas ficam estveis durante a borda de atuao do clock. a freqncia do clock tal que os sinais internos j esto estabilizados na borda de interesse.

verso: 1.1 (agosto 2002)

1 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 1

2 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 2

Modelo Geral de Um Circuito Seqencial

X i CIRCUITO y r y Y CLOCK Z j X Y k Z i j r k : estados atuais : entradas

Modelo de Mealy/Moore
Existem duas abordagens para o projeto de circuitos seqenciais sncronos: Modelo de Mealy: as sadas dependem do estado corrente yr e das entradas xi
zi(t) = fi(x1(t), ... , xn(t), y1(t), ... , ym(t))

estados futuros

Eranzini / 1996

Modelo de Moore: as sadas dependem apenas do estado corrente yr.

zi(t) = fi(y1(t), ..., ym(t))
3 4 3 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 4

Gomi, Reali, Sato e Sichman

25 August 2002

Aula 24

PCS 2215 - Fund. Eng. Comp. II

1
1

Modelo de Mealy
X i CIRCUITO COMBINATRIO y r DO PRXIMO ESTADO CLOCK MEMRIA Y r Y k X i CIRCUITO COMBINATRIO DA SADA ATUAL Z j
X i

Modelo de Moore
Y k CIRCUITO y r CIRCUITO Z j

ESTADO

CLOCK

ATUAL

Eranzini / 1996

Eranzini / 1996

FIGURA 8.2 - Circuito

Gomi, Reali, Sato e Sichman 25 August 2002

Sncrono Tipo Mealy

5 Aula 24 PCS 2215 - Fund. Eng. Comp. II 5 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 6 6

Passos do Processo de Anlise

Diagrama Lgico 1 Identificao 2 Identificao das dos Blocos Variveis e dos Estados do Circuito 3 Equaes 4 Tabela de Excitao 6 5 Tabela de Estados/Sada

Primeiro Exemplo de Anlise

Z X

D 1

y D Q

D 2

y D Q y C Q

CLOCK

Diagrama de Transio de Estados

7 Comportamento Entrada/Sada

8 Interpretao
Eranzini / 1996

7 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 7 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II

8 8

2
2

Primeiro Exemplo de Anlise

1) Identificao dos blocos
Z X

Primeiro Exemplo de Anlise

2) Identificao das Variveis e Estados

D 1

y 1

Circuito Comb. Sada

Circuito Comb. Prximo Estado

D 2

y 2

C CLOCK

y 2

Memria

entradas sadas variveis de excitao variveis de estado

: : : :

x z D1, D2 y1, y2

Eranzini / 1996

9 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 9 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II

10 10

Primeiro Exemplo de Anlise

Com duas variveis de estado, obtemos 4 estados, designados por A, B, C, D:
s A B C D
Gomi, Reali, Sato e Sichman

Primeiro Exemplo de Anlise

3) Equaes variveis de excitao D1 = x.y1. y2 + x.y2 + x.y1 = x.y1 + x.y2 D2 = x.y1 + x.y2 sada Z = x.y1. y2

y1 0 0 1 1
25 August 2002 Aula 24

y2 0 1 1 0
11 PCS 2215 - Fund. Eng. Comp. II 11

12 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 12

3
3

Primeiro Exemplo de Anlise

4) Tabela de Excitao
xt y1t y2t

Primeiro Exemplo de Anlise

5) Tabela de Estados/Sada xt 0 1 t t
y1 y2

0 00 00 00 00
D1t D2t

1 01 10 11 11
13

00 01 11 10

00 01 11 10

00/0 00/0 00/0 00/0

y1t+1 y2t+1/zt

01/0 10/0 11/1 11/0

14 13 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 14

Gomi, Reali, Sato e Sichman

25 August 2002

Aula 24

PCS 2215 - Fund. Eng. Comp. II

Primeiro Exemplo de Anlise

5) Tabela de Estados/Sada
s
t

Primeiro Exemplo de Anlise

6) Diagrama de Transio de Estados
0/0 A 1/0 0/0 1/0 B 0/0 0/0 D 1/0 1/1 C

0 A/0 A/0 A/0 A/0

st+1/zt

1 B/0 D/0 C/1 C/0

Modelo de Mealy
15 16 15 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 16 Aula 24 PCS 2215 - Fund. Eng. Comp. II

A B C D

Gomi, Reali, Sato e Sichman

25 August 2002

4
4

Primeiro Exemplo de Anlise

7) Comportamento Entrada/Sada
clock x y1 y2 z sA

Primeiro Exemplo de Anlise

8) Interpretao Adotando-se o estado A como sendo o estado inicial, o circuito realiza a deteco (aceitao) de seqncias de bits contendo quatro ou mais 1s consecutivos.

A
25 August 2002

B
Aula 24

C
17 18 17 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 18

Gomi, Reali, Sato e Sichman

PCS 2215 - Fund. Eng. Comp. II

Segundo Exemplo de Anlise

y2 J 1 K 1 x1 x2 Z 1 J y1 J C K R Q y1 Q y1 Z 2

Segundo Exemplo de Anlise

1) Identificao dos Blocos
Circuito Comb. Prximo Estado
y2 J 1 K 1 x1 x2 J C K R Q y1 Q y1 Z 2

Memria

Circuito Comb. Sada

2 K 2

J C K R

y2 y

Z 3
J y1 2 K 2 CLOCK J C K R Q Q y2 y

Z 1

Z 3

CLOCK

Eranzini / 1996
Eranzini / 1996

19 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 19 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II

20 20

5
5

Segundo Exemplo de Anlise

2) Identificao das Variveis e Estados entradas: x1, x2 sadas: z1, z2, z3 variveis de excitao: J1, K1, J2, K2 variveis de estado: y1, y2

Segundo Exemplo de Anlise

Com duas variveis de estado, obtemos 4 estados, designados por A, B, C, D:
s A B C D
21

y1 0 0 1 1
25 August 2002 Aula 24

y2 0 1 1 0
22 PCS 2215 - Fund. Eng. Comp. II 22

Gomi, Reali, Sato e Sichman

25 August 2002

Aula 24

PCS 2215 - Fund. Eng. Comp. II

21

Gomi, Reali, Sato e Sichman

Segundo Exemplo de Anlise

3) Equaes variveis de excitao J1 = x1 .x2.y2 , K1 = 0 J2 = x1 .x2 .y1 , K2 = 0 sada z1 = y1.y2, z2 = y1 , z3 = y2

Segundo Exemplo de Anlise

4) Tabela de Excitao
x1tx2 t y1ty2 t

00 00/00 00/00 00/00 00/00

01 00/10 00/10 00/00 00/00

11 00/00 00/00 00/00 00/00

10 10/00 00/00 00/00 10/00

00 01 11 10

J1t K1t/J2t K2t

23 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 23 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 24 24

6
6

Segundo Exemplo de Anlise

5) Tabela de Estados/Sada
y1 y2
t

Segundo Exemplo de Anlise

5) Tabela de Estados/Sada
St x1tx2 t

x1 x2
t

00

01

11

10

00 A B C D

01 B B C D
st+1

11 A B C D

10 D B C D

Z1 Z2 Z3 100 001 011 010

z1t z2t z3t

00 01 11 10

00/100 01/100 00/100 10/100 01/001 01/001 01/001 01/001 11/011 11/011 11/011 11/011 10/010 10/010 10/010 10/010
y1t+1 y2t+1/z1t z2t z3t

A B C D

Modelo de Moore
25 26 25 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 26 PCS 2215 - Fund. Eng. Comp. II

Gomi, Reali, Sato e Sichman

25 August 2002

Aula 24

Segundo Exemplo de Anlise

6) Diagrama de Transio de Estados
00 A (1 0 0) 11 01 00 C (0 1 1) 10 01 00 B (0 0 1) 10 11 01 00 10 10 D (0 1 0) 11 01

Segundo Exemplo de Anlise

7) Comportamento Entrada/Sada

fica como exerccio para casa

11
27 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 27 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 28 28

7
7

Segundo Exemplo de Anlise

8) Interpretao Supondo o circuito no estado inicial A, o circuito fica neste estado enquanto x1 = x2 (nos instantes de borda ativa do clock). Se x1> x2, passa para o estado D e l permanece. Se x1< x2, passa para o estado B e l permanece.

Segundo Exemplo de Anlise

8) Interpretao Se chamarmos z1 de (x1 = x2), z2 de (x1> x2) e z3 de (x1< x2), o circuito compara duas grandezas binrias seriais x1 e x2, supondo que a entrada se inicie com o bit mais significativo.

29 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II 29 Gomi, Reali, Sato e Sichman 25 August 2002 Aula 24 PCS 2215 - Fund. Eng. Comp. II

30 30

Bibliografia
[1] Edith Ranzini e Edson Fregni, Notas de Aula de PCS-214, Parte 2, Captulo 8, Outubro de 1999.

Gomi, Reali, Sato e Sichman

25 August 2002

Aula 24

PCS 2215 - Fund. Eng. Comp. II

31

8
8