Você está na página 1de 33

Curso de Eletrnica Parte Analgica

Ademarlaudo Barbosa

III Dispositivos semicondutores Os tomos de um material semicondutor so dispostos em uma rede cristalina. Enquanto em um tomo isolado os nveis de energia acessveis a um eltron so discretos, quando ordenados na rede os nveis se subdividem (degenerao) a tal ponto que para o cristal podemos identificar bandas de energia. A chamada banda de valncia ocupada por eltrons ligados aos tomos e a banda de conduo contm os eltrons livres para circular pela rede cristalina. Entre as bandas de conduo e valncia existe a banda proibida, no sentido de que no h probabilidade para que um eltron do cristal tenha energia de valor dentro desta banda. Conforme mostrado na Fig. 21, esta noo de bandas permite classificar genericamente os materiais como isolantes, condutores e semicondutores.

6 eV

1 eV

ISOLANTE Valncia

SEMICONDUTOR Conduo Proibida

CONDUTOR Interseco

Fig. 29: Classificao de materiais em termos da estrutura de bandas.

Num isolante praticamente no h eltrons na banda de conduo, e a diferena de energia entre as bandas de conduo e valncia relativamente alta, de modo que a, temperatura ambiente, um eltron no tem energia suficiente para saltar para a banda de conduo. Num condutor as bandas se

interceptam, e os eltrons podem se mover livremente pelos tomos do material. No semicondutor a diferena de energia entre bandas pequena, os eltrons podem facilmente passar para a banda de conduo deixando um buraco na banda de valncia.

3.1 Semicondutor intrnseco, dopado e juno

Na rede cristalina de um semicondutor puro (tambm denominado intrnseco) a temperatura ambiente, existe uma probabilidade no nula para que eltrons passem para a banda de conduo, de modo que pares eltronburaco so constantemente gerados. Em condies de equilbrio eltrico e trmico a concentrao ni de eltrons ou buracos pode ser expressa por:

ni T

3/ 2

Eg 2 kT

Onde T a temperatura e Eg a diferena de energia entre bandas a 0o K. Para os semicondutores de fato utilizados em componentes eletrnicos, o valor de ni a 300 K de aproximadamente 2.5 x 1013 /cm3 (silcio) e 1.5 x 1010 /cm3 (germnio). Essa concentrao pequena relativamente densidade do prprio semicondutor ( 1022 tomos/cm3). O semicondutor intrnseco pode ser dopado com uma impureza que tenha um eltron de valncia a mais ou a menos. A Fig. 22 mostra o resultado da adio de um tomo de impureza na rede. Tanto silcio quanto germnio so tomos tetravalentes. A substituio de um dos tomos da rede por um tomo pentavalente equivale a acrescentar um eltron rede, enquanto que a substituio por um tomo trivalente equivale a acrescentar um buraco. Segundo este critrio os semicondutores dopados so referidos como tipo-n e tipo tipo-p. Nos semicondutores tipo-n a corrente eltrica principalmente determinada pelo movimento de eltrons, e nos tipo-p pelo movimento de buracos. As impurezas tipicamente usadas so: fsforo, arsnio, antimnio, glio, ndio e boro. Note-se que no semicondutor dopado o equilbrio eltrico mantido, j que o tomo acrescentado tambm eletricamente neutro.

Eltron em excesso

Buraco em excesso

(a)

(b)

Fig. 30: Dopagem de semicondutores: (a) impureza tipo n, (b) impureza tipo p Uma juno p-n obtida quando se fabrica um semicondutor tipo-p justaposto a um tipo-n. Na regio de interface entre os dois, haver tendncia dos eltrons a migrar para a regio tipo-p, e dos buracos a migrar para a regio tipo-n. Dessa forma a regio tipo-n torna-se carregada positivamente por haver capturado buracos, e a regio tipo-p torna-se carregada negativamente por haver capturado eltrons. Um campo eltrico portanto se estabelece, com uma diferena de potencial tipicamente da ordem de 1V.

3.2 Diodo semicondutor

O dispositivo resultante de uma juno p-n, como descrito em 3.1, chamado de diodo semicondutor. Ele pode ser polarizado de modo a favorecer ou a bloquear a passagem de corrente, como mostrado na Fig. 31. Se aplicamos uma diferena de potencial entre os terminais p e n, de modo que do lado n o potencial seja inferior ao do lado p, estaremos favorecendo a migrao de portadores de carga atravs da juno. Haver portanto passagem de corrente pelo diodo. Aqui notamos que o movimento de eltrons oposto ao que convencionalmente adotamos para simbolizar a direo da corrente eltrica (do potencial positivo para o negativo). Invertendo a diferena de potencial, ou seja, aplicando ao lado n um potencial superior ao do lado p, estaremos confinando ainda mais os eltrons regio p e os buracos regio n. Neste caso somente uma pequena corrente

residual passa pela juno, em direo oposta anterior. A magnitude desta corrente residual depende da temperatura, da concentrao de impurezas p e n, e est tambm relacionada com as caractersticas do material semicondutor. Sob polarizao reversa, a regio de interface da juno p-n fica desprovida de portadores de carga. Quanto maior a diferena de potencial reversa, maior a regio desprovida de portadores de carga, chamada de regio de depleo.

Fig.31: Polarizao do diodo: esquerda: polarizao favorvel passagem de corrente; direita: polarizao reversa aumento da regio de depleo. O comportamento da corrente, I, em funo do potencial aplicado, V, pode ser estimado e resulta em:
eV I = I o e kT 1 Io
eV kTo = Ke

(64)

Onde Vo a diferena de potencial presente quando a juno est em equilbrio (sem potencial externo aplicado) e K uma constante determinada pelas propriedades geomtricas da juno e pelas caractersticas do semicondutor. Io a corrente residual mencionada acima, chamada de

corrente de saturao. Vemos que para o diodo o comportamento de I em funo de V no linear, como era o caso para resistores, capacitores e indutores. Na Fig. 32 est esboado um grfico qualitativo de I(V).

V
0,6 Volts

Fig. 32: Comportamento genrico da corrente em funo da tenso para um diodo semicondutor

O fato de no haver uma relao linear entre I e V para o diodo implica que no podemos obter analiticamente a funo de transferncia

correspondente (pelo menos no da maneira como fizemos para R, L e C). Ademais, conforme veremos a seguir nos circuitos envolvendo diodos, a resposta a uma oscilao harmnica no facilmente modelvel por uma funo matemtica.

3.3 Circuitos elementares com diodos

3.3.1 Retificador de meia onda

Na Fig. 24 est mostrado o mais simples dos circuitos com diodo. Uma fonte de tenso alternada, de freqncia fixa e amplitude Ve (>Vo) aplicado entrada do diodo. O resistor representa uma carga, e tambm um limitador de corrente. Seu valor deve ser tal que a corrente que passa pelo circuito (Vs/R) seja inferior a corrente mxima (Imax) suportvel pelo diodo. Imax uma das especificaes fornecidas pelo fabricante. Como visto em 3.2, haver passagem de corrente quando a polarizao do diodo estiver no sentido favorvel (Ve>0). Isto ocorre a cada meio ciclo de onda, de modo que a tenso de sada reproduz a parte positiva da tenso de entrada, a menos da queda de potencial sobre o diodo (Fig. 41). Assim o diodo cumpre a funo de retificar o sinal de entrada, eliminando sua parte negativa.

Ve

Vs

Ve

Vs

Fig. 33: Circuito retificador de meia-onda (esquerda) e sua resposta a uma oscilao harmnica (direita). 3.3.2 Retificador de onda completa

Ao circuito da Fig. 33 faltaria inverter a parte negativa da tenso de entrada, para que Vs apresente tenso positiva em todos os ciclos de onda. Isto obtido com o circuito mostrado na Fig. 34. O circuito tal que, para o ciclo em que Vs>0, corrente flui pelos diodos D1 e D3 , passando pela carga R. Para o ciclo em que Vs<0, corrente flui pelos diodos D3 e D4, passando tambm pela carga R. Nos dois ciclos a direo da corrente em R a mesma. O efeito final portanto reproduzir na sada o valor absoluto da tenso de entrada, a menos da queda de tenso sobre dois diodos.
Ve

D2 Ve D3

D1 Vs D4 R

Vs

Fig. 34: Circuito retificador de onda completa (esquerda) e sua resposta a uma oscilao harmnica (direita).

Pode-se agora introduzir um capacitor de filtragem, C, antes da carga R, tal que o produto RC seja muito maior que o perodo da oscilao de entrada, a fim de se obter um nvel de tenso na sada Vs. Um filtro LC seria ainda mais recomendvel, desde que os valores de L e C sejam elevados. Como vimos no captulo anterior, para > o o ganho do filtro L-C decresce com 1/2, enquanto que para o filtro R-C o ganho decresce com 1/. Escolhendo o0 (ou seja, L e C elevados), a filtragem L-C praticamente s permite a passagem de um nvel de tenso constante. A Fig. 35 apresenta um circuito para gerar um nvel de tenso constante a partir de uma fonte de corrente alternada. Foi acrescentado um transformador para converter a amplitude de tenso de entrada amplitude esperada na sada.

D2 Ve D3

D1 L Vs

D4 C C R

Fig. 35: Gerador de nvel de tenso a partir de uma fonte de corrente alternada 3.3.3 Diodo Zener, Fonte de Tenso

Para ser qualificado como fonte de tenso, o circuito da Fig. 35 teria ainda que assegurar que a tenso de sada no varie. Entretanto, variaes da corrente sobre a carga (R), ou da tenso de entrada, ou mesmo quedas de tenso sobre os indutores implicam variaes na tenso de sada. Para contornar este inconveniente utiliza-se outra peculiaridade dos diodos. Em 3.2 notamos que em um diodo polarizado na direo oposta conduo de corrente, a diferena de potencial tende a aumentar a regio de depleo, confinando eltrons e buracos em lados opostos da juno. Aumentando esta diferena de potencial chega-se a um limite de ruptura, Vz, a partir do qual eltrons so desprendidos de suas posies na rede cristalina, e acelerados em direo ao eletrodo correspondente. Um eltron nestas condies colide com outros eltrons, que por sua vez colidem com outros e contribuem em uma avalanche de carga eltrica. Resulta que uma corrente

importante passa pelo diodo (Fig. 36). Esta corrente no necessariamente destrutiva. Fabricam-se diodos que podem suportar correntes reversas de at alguns amperes.
I

Vz

Fig. 36: Comportamento da corrente em funo da tenso para um diodo Zener. Os diodos que funcionam sob este regime so chamados de diodos Zener (Clarence Zener props uma explicao para o aumento acentuado da corrente na regio de ruptura). Eles so indicados para manter fixo um nvel de tenso, Vz, independentemente de variaes de corrente. O circuito da Fig. 37 mostra a utilizao de um diodo Zener como regulador de tenso. Desde que Vfonte seja maior que Vz, podemos escrever: V fonte = IR fonte + V I =

V fonte R fonte

1 R fonte

O ponto de interseco da equao de reta acima com a curva I(V) para o diodo Zener d a corrente Ifonte que passa sobre o resistor Rfonte. Sobre a carga passa corrente Icarga = V/Rcarga. Enquanto Icarga for menor que Ifonte, o diodo atua como regulador de voltagem, ou seja, supre corrente de modo a manter fixo o nvel de tenso Vz. Caso contrrio a queda de tenso sobre Rfonte muito grande para manter o diodo zener na tenso de ruptura.
Rfonte Vfonte V=Vz

Rcarga

Fig. 37: Regulagem de tenso com diodo Zener.

3.3.4 Modulao e Demodulao de Frequncia

Em (59) est expressa uma funo I(V) vlida para o comportamento do diodo semicondutor. Esta funo da forma: f ( x) = K (e x 1)

Que expandida em srie de potncias de x leva a:

f ( x) = Kx +

K 2

x2 + K x 3 + ... 6

Para valores pequenos de tenso (<<1V), podemos ento exprimir I(V) por: I = a1V + a 2V 2

Suponhamos que seja injetado em um diodo um estmulo composto pela sobreposio de duas oscilaes harmnicas: V = V (t ) = V1 Sen( 1t ) + V2 Sen( 2 t )

A corrente de sada ser ento expressa por:

+ [a1V1 + (a1V2 + 2a 2V1V2 )Sen( 2 )t ]Sen( 1t )

I=

a2 2

(V12 + V22 ) a22 V12 Cos (2 1t ) + V22 Cos (2 2 t )

O ltimo termo representa uma oscilao harmnica de frequncia 1, cuja amplitude est modulada pela frequncia 2. Se favorecemos este termo na sada do diodo, obtemos portanto um circuito modulador de amplitude em frequncia. Isto feito, conforme vimos no captulo anterior, com filtros L-C que selecionam uma frequncia especfica. O circuito de modulao mostrado na Fig. 38.

V(t)=[2+Sin2t]Sin1t
1=10 2

L1 C1

L1 C1

1||2
V(t)
0 -1

-2

-3 0 20 40 60 80 100

Fig. 38: Circuito modulador de amplitude em freqncia (esquerda) e seu sinal de sada (direita). O funcionamento adequado do circuito requer que a onda portadora tenha frequncia 1 muito superior a 2, e que os filtros (L1-C1) estejam sintonizados em 1. Note-se que, como 2<<1, de acordo com a funo de transferncia para filtros L-C, embora o filtro no esteja sintonizado em 2 esta frequncia passa sada com ganho 1. O circuito da Fig. 38 representa o princpio bsico utilizado na transmisso de sinais de rdio e vdeo. A recepo, ou demodulao, obtida por exemplo com o circuito da Fig. 39, onde a constante de tempo do filtro de sada escolhida tal que RC >> (1)-1. Com esta escolha a onda portadora eliminada, e a sada Vs traz apenas a contribuio das frequncias 2<<1 que se pretende sintonizar.

L1 C1

RC<<1

1||2

Vs

Fig. 39: Circuito demodulador de frequncia

3.4 Transistores Bipolares

Transistores bipolares so dispositivos semicondutores em que h duas junes, cada uma delas semelhante que est presente nos diodos. H duas

possibilidades bsicas de construo, como mostrado na Fig. 40. Trs terminais so disponibilizados em um transistor, conectados a elementos denominados emissor, base e coletor. Nos transistores a juno base-emissor normalmente polarizada de modo a favorecer a passagem de corrente ( 0.6V). J a juno base-coletor polarizada reversamente. Sabemos que para o diodo configurado entre base e emissor uma pequena variao de tenso na base implica uma variao proporcionalmente muito maior da corrente (Ver Fig. 41). Esta corrente fornecida pela juno base-coletor, ou seja, os portadores de carga requeridos na juno base-emissor para transmisso de corrente provm da juno basecoletor. Um transistor permite portanto o controle de corrente a partir de pequenas variaes de tenso. A corrente efetivamente aplicada base, Ib, pequena em comparao corrente que passa pelo emissor, Ie, fornecido pela juno base-coletor. O transistor tanto mais eficiente quanto maior for a frao de corrente de emissor relativamente corrente de coletor.

npn Junes

pnp

c b

Smbolo

b e c

e c b

Circuito

b e

Fig. 40: representaes de transistores bipolares

Expressamos esta frao como:

Ic Ie

A corrente total disponibilizada no emissor dada pela soma da corrente de base (suprida quando se aplica uma tenso de controle base), mais a corrente de coletor (suprida pela juno base-coletor). Como Ie=Ic+Ib, podemos tambm escrever:
Ic =
1

I b I b

(60)

O valor de um nmero muito prximo da unidade, enquanto que o valor de como definido acima tipicamente assume valores entre 102 e 103. Por isto o parmetro geralmente usado para exprimir a eficincia, ou ganho em corrente, do transistor. Entretanto, para que o transistor opere como anunciado acima, deve haver uma polarizao mnima entre coletor e emissor. Ou seja, uma vez polarizada a juno base-emissor para que haja conduo de corrente, tambm deve haver uma polarizao VCE ( = VC-VE) entre base e coletor para que a corrente fornecida pela juno base-coletor flua pelo emissor. Este fato define uma caracterstica fundamental dos transistores e est expresso na Fig. 41.
IC
(VBE)3 (VBE)2 (VBE)1

Regio de Operao

VCE

Fig: 41: Curvas caractersticas IC x VCE para transistores bipolares

Conforme mostrado na figura, existe uma regio de operao para a qual a corrente de coletor, IC, praticamente independente da tenso de

polarizao VCE. O valor de IC determinado por VBE ( = VB-VE), a tenso de polarizao entre base e emissor. O comportamento de IC como funo de VBE pode ser avaliado analiticamente. De fato o mesmo da juno pn definido pela equao (59), conhecido como modelo de Ebers-Moll: BE I C = I S e VT 1 , com VT =
V

kT e

(61)

O valor de VT a temperatura ambiente de aproximadamente 26 mV. IS chamado de corrente de saturao do transistor, parmetro que depende da temperatura. Mais genericamente podemos assumir que IC uma funo das duas tenses de polarizao e escrever: I C = I C (VBE ,VCE )

C C dI c = VIBE dVBE + VICE dVCE

(62)

Com (62) passamos a tratar as variaes das grandezas quiescentes dos transistores. As grandezas quiescentes, ou estticas, so as tenses e correntes de polarizao (IC, IB, IE, VB, VC, VE), que definem a regio de operao do transistor. As variaes destes valores estticos so precisamente os sinais eltricos tratados nos circuitos envolvendo transistores. Convencionase usualmente referir-se aos sinais com letras minsculas, enquanto que os parmetros estticos so escritos com letras maisculas. Assim (62) expressa como:
I C V BE I C V CE

ic =

v BE +

v CE

Ou, de acordo com (60)

ic =

I B VBE

v BE +

I C VCE

v CE

Definindo agora: r=
VBE I B

, e =

VCE I C

(63)

Chegamos a:
1 ic = r v BE + v CE

r, e so parmetros intrnsecos do transistor que definem suas caractersticas de funcionamento dinmico. r e tm dimenso de resistncia eltrica. Podemos ver pela Fig. 41 que, na regio de operao, equivale a uma resistncia de valor muito elevado, j que IC praticametne no varia com VCE. Neste contexto, admitindo que a base seja o terminal de entrada, r equivale a uma resistncia de entrada intrnseca ao transistor:

iC

v BE =

v BE iB

(64)

A partir do modelo de Ebers-Moll podemos tambm ver que:

V BE

I C I e VT I + I S IC = S = C v BE VT VT VT

A aproximao acima vlida porque IC tipicamente muito maior que IS. Note-se que IS, segundo (61), a corrente residual que permanece quando a juno base-emissor polarizada reversamente. Portanto podemos tambm estimar que, de acordo com a definio (63):

VT IB

26 mV I B ( mA)

A expresso acima mostra diretamente como a corrente de polarizao da base define a resistncia de entrada do transistor.

3.5 Circuitos bsicos com transistores bipolares

Conforme apresentado acima, o transistor um dispositivo com trs terminais. Um circuito genrico pode ser visto como um quadrupolo com dois terminais de entrada e dois terminais de sada, conforme mostrado na Fig. 42. No caso mais simples um dos terminais da entrada e um da sada so comuns e correspondem ao terra ou referncia de potencial zero. Para o transistor podemos conceber trs modos de funcionamento bsicos que permitem a

explorao de suas propriedades: coletor comum (a), emissor comum (b) e base comum (c). A seguir avaliamos alguns parmetros de desempenho que evidenciam as particularidades de cada um destes modos: ganho em tenso (Av), ganho em corrente (Ai), impedncia de entrada (Ze) e impedncia de sada (Zs). O ganho em potncia (Ap) dado pelo produto dos ganhos em corrente e em tenso. Outro parmetro importante a banda passante, mas este s ser abordado quando considerarmos a influncia de capacitncias sobre o desempenho de transistores [ ?] . Supe-se que em cada caso o transistor esteja adequadamente polarizado, ou seja, que IC, IB, IE, VC, VB e VE o configurem para sua regio de operao como indicado na Fig. 41. Esta configurao requer o uso de resistores de polarizao que no esto mostrados nos circuitos tratados. Tomamos o caso do transistor tipo npn. Os resultados para o tipo pnp podem ser obtidos pelo mesmo procedimento.
(a)
Base Coletor Emissor Base Emissor

(b)
Coletor Emissor

(c)
Coletor Base

Fig. 42: Possveis modos de funcionamento de transistores Coletor comum (a), emissor comum (b), base comum (c) 3.5.1 Modo coletor comum

Neste modo o coletor comum entrada e sada, estando conectado a uma fonte de tenso VCC, como ilustrado na Fig. 43. Embora no esteja diretamente conectado ao terra, para efeitos de propagao de sinais a tenso

VCC representa tambm uma referncia de potencial constante equivalente ao prprio terra. Notamos inicialmente que, como existe uma juno ou diodo polarizado para conduzir corrente entre base e emissor, a diferena de tenso entre estes dois terminais, VBE, praticamente fixa e vale cerca 0,6 Volt (Ver Fig. 32). Isto se deve ao comportamento exponencial da corrente de emissor em funo de VBE.
VCC

ve Vs RE

Fig. 43: Modo coletor comum Portanto a prpria polarizao do transistor impe: V B V E 0,6 constante Os sinais eltricos de entrada (ve) e de sada (vs) so justamente as variaes de VB e de VE, de modo que podemos afirmar que: ve v s

Ou seja, o ganho em tenso aproximadamente unitrio. Este resultado pode ser obtido de maneira mais metdica. Consideremos as quedas de tenso deste a base at o terra quando h um sinal de entrada. Vemos que: v e = ri B + RE i E

Onde riB a queda de tenso na juno base-emissor devida presena da resistncia de entrada intrnsica do transistor, r. Como iE=iC+iB, e iC= iB, encontramos:

v e = [r + ( + 1)RE ]i B

O sinal de sada a variao de tenso sobre o resistor RE:

v s = RE i E = ( + 1)RE iB

Portanto o ganho em tenso dado por:

Av =

vs ve

( +1)RE r + ( +1)RE

Lembrando que (+1)RE tipicamente >> r, vemos que Av 1 e que Av1. Para obter o ganho em corrente basta ver que i s = i E = ( + 1)i B = ( + 1)ie

Donde:

Ai =

is ie

= +1

A impedncia de entrada define-se como o quociente entre tenso de entrada e corrente de entrada, ou seja, para o coletor comum: Ze =
ve ie

vb iB

[r + ( +1)R E ]i B
iB

= r + ( + 1)R E R E

Para a impedncia de sada supomos que existe uma carga conectada sada do circuito, e definimos impedncia de sada como a queda de tenso devida presena da carga dividida pela corrente efetivamente fornecida: Zs =
v is

No circuito do coletor comum, como mostrado na Fig. 43, a carga representada pelo resistor RE. Caso haja uma carga extra, R, a carga efetiva ser dada pela combinao RE||R (RE e R em paralelo). Para calcular Zs, podemos notar que o circuito do coletor comum equivalente a um divisor de tenso, como mostrado na Fig. 44 (a).
(a)
r ve (=vB) iB iE vs (=vE) ve (=vB) iE iE

(b)
r/(+1) vs (=vE)

RE

RE

Fig. 44: Circuitos equivalentes para o modo coletor comum Entretanto, como o transistor um componente ativo, a corrente (iB) que passa pelo resistor de entrada (r) menor que a corrente (iE) sobre o resistor de sada (RE). O transistor pode ser considerado como um gerador de corrente. Para reduzir o circuito a um divisor de tenso passivo, notamos que a queda de tenso de ve para vs pode tambm ser expressa em funo de iE. Isto equivale a supor que o resistor r dividido pelo fator (+1), j que iE=(+1)iB, como mostrado na Fig. 44 (b). Podemos ento escrever:
( + 1 )R E

vs =

RE
r

+1

+ RE

ve =

r + ( + 1 )R E

ve

A expresso acima reproduz o resultado obtido anteriormente para Av. Mas a analogia com o circuito divisor de tenso permite-nos visualizar mais claramente o conceito de impedncia de sada. A queda de tenso devida carga a queda de tenso sobre o resistor de entrada, e a corrente fornecida carga a corrente de emissor, iE. Zs pode ento ser expressa como:

Zs =

ri B iE

( +1)iB

riB

r +1

Ou seja, a impedncia de sada efetivamente representada pelo resistor r/(+1) que aparece na Fig. 44 (b). Um gerador de tenso perfeito apresentaria impedncia de sada nula, o que significaria que o gerador capaz de manter o mesmo valor de tenso na sada independentemente da corrente consumida pela carga. Analisando as caractersticas do coletor comum, podemos concluir que um circuito recomendvel para funcionar como interface entre outros circuitos. Isto porque apresenta impedncia de entrada elevada, portanto no exige muita corrente do circuito do qual recebe sinais. Por outro lado apresenta impedncia de sada baixa, sendo por isto capaz de fornecer corrente ao circuito de carga sem muita queda de tenso na sada. O ganho em tenso praticamente unitrio e o alto ganho em corrente traduzem o fato de o coletor comum transferir o sinal de entrada sada, fornecendo a corrente necessria para que no haja queda de tenso.

3.5.2 Modo emissor comum

Neste modo o sinal de sada tomado no terminal coletor, estando o emissor conectado ao terra, portanto comum entrada e sada, como mostrado na Fig. 45 (a).
VCC VCC

(a)
RC vs ve

(b)
RC vs ve

(c)

VCC RC vs

ve

RE

RE

Fig. 45: Modo coletor comum, com (a) e sem (b) resistor de emissor, e com capacitor de desacoplamento (c).

As variaes de tenso no terminal coletor correspondem diretamente ao sinal de sada. Podemos portanto escrever:

VC = VCC RC I C v s = RC iC

O sinal de entrada vB, que, conforme vimos na seo anterior, tem aproximadamente a mesma amplitude que vE : v e = v B v E = R E i E R E iC

Assim chegamos a uma primeira estimativa do ganho em tenso:

Av

RC iC RE iC

= RC E
R

Um circuito emissor comum pode ento constituir um amplificador de tenso, desde que RC>RE. Av tem valor negativo, o que indica que o sinal de sada invertido relativamente ao de entrada. O mximo ganho do amplificador seria obtido quando RE0. Essa possibilidade se realiza quando o terminal emissor diretamente conectado ao terra, ou quando introduzimos um capacitor de desacoplamento, como ilustrado nas Figs. 45 (a) e (b). Neste ltimo caso o resistor de emissor contribui para fixar a polarizao do transistor, mas os componentes espectrais de mais alta frequncia do sinal de entrada so passados ao terra atravs da (menor) impedncia representada pelo capacitor. Na prtica o ganho limitado, como podemos notar ao analisar mais rigorosamente o circuito, incluindo a contribuio da resistncia de entrada do transistor. Mesmo que o emissor seja conectado ao terra, permanece a resistncia interna, r, que implica uma ligeira queda de tenso do sinal de entrada: v e = riB + RE iE = [r + ( + 1)RE ]iB
( )

R iB R Av = [r +(C+1)R = r +( +C 1)RE E ]i B

Mesmo nos casos em que RE=0, o valor do ganho est limitado a:


Av
RC r

O ganho em corrente dado por: i s = iC = i B = ie Ai =

Para a impedncia de entrada encontramos:


Ze =
vB iB

[r + ( +1)RE ]iB
iB

= r + ( + 1)RE

Notamos que Ze pode apresentar valor tanto mais elevado quanto maior for o valor de RE. Entretanto, j que Av depende inversamente de RE, aumentar a impedncia de entrada implica reduzir o ganho. Caso RC represente a prpria carga conectada sada do emissor comum, a variao de tenso de coletor devida presena da carga tem origem na resistncia intrnseca da juno base-coletor, definida em (63). A corrente fornecida carga ic, portanto:
Zs
iC iC

O fato de o valor ser negativo significa que a corrente flui da carga ao transistor. Caso RC a carga seja representvel por uma resistncia externa, R, conectada sada, a combinao de RC|| responsvel pela queda de tenso devida ao circuito de carga. A corrente de sada iC. O valor mximo de corrente efetivamente utilizada por R seria ic, quando R fosse muito menor que RC. Com isto podemos estimar a impedncia de sada:

Zs =

(RC || )ic
iC

= RC ||

Os dois casos esto ilustrados na Fig. 46.


||RC
ve (=vB) iC iC R vs (=vC)

ve (=vB) iC

vs (=vC)

iC

RC

(a)

(b)

Fig. 46: Circuitos equivalentes para o modo emissor comum: (a) RC a carga, (b) carga externa R. Como tipicamente apresenta valor elevado (impedncia de um diodo polarizado reversamente) e como RC tambm tende a ter valor elevado num circuito amplificador, conclumos que a impedncia de sada do circuito coletor comum alta. Isto o torna inadequado como circuito transmissor de sinal, apesar de funcionar como amplificador. A fim de preservar seu desempenho como amplificador, um circuito em modo emissor comum deve ser intermediado por outro circuito que apresente alta impedncia de entrada e ganho em corrente, como o caso do modo coletor comum.

3.5.3 Modo base comum

Conforme mostrado na Fig. 47, no modo base comum o sinal entra pelo terminal emissor, e sai pelo terminal coletor. A base conectada a uma tenso de referncia constante, comum ao coletor e ao emissor. Caso desprezemos a corrente de entrada em comparao com a corrente de emissor, chegamos seguinte avaliao para Av e Ai:
C iB RC iC RC Av = RRECiE = ( +R 1)RE iB = ( +1)RE RE

Ai =

iC iE

= ( +1B)iB 1

Para a impedncia de entrada notamos que uma variao de tenso no terminal emissor (=sinal de entrada) implica uma queda de tenso atravs da juno base-emissor, onde passa corrente iB pela resistncia interna r. Como vimos anteriormente, esta situao equivalente a uma queda de tenso sobre um resistor r/(+1), por onde passa corrente iE. Pelo menos uma frao desta corrente passa pelo resistor RE. Vemos assim que a corrente de entrada dividida pela associao de dois resistores, de modo que: Ze =

( )|| R
r +1

( +1)RE + r

rRE

r +1

VCC RC vs I[emissor] VBB ve RE I I[entrada]

Fig. 47: Modo base comum e representao do n de correntes na entrada. I a corrente que passa pelo resistor RE.

Em geral no se pode desprezar a corrente de entrada, Ie, diante da corrente de emissor, IE. Notamos tambm que no circuito base-comum a corrente de entrada pode estar saindo do circuito. Nesse caso podemos escrever:
I E = I ' + Ie

Onde I a corrente que passa pelo resistor RE. Portanto a tenso de entrada dada por:
e ve = RE i' = RE (iE ie ) = RE (iE v Ze )

Substituindo o valor encontrado acima para Ze, chegamos a:


ve =
2 rRE rRE + r + RE ( +1) E

i =

2 rRE ( +1) rRE + r + RE ( +1) B

Donde podemos calcular:


vs Av = v = e RC iB ve

RC [ rRE + r + RE ( +1)]
2 rRE ( +1)

Para obter o ganho em corrente fazemos


s Ai = iie =

Rs

C ve Ze

vs =v e
+ +

ZE RC

= Av

ZE RC

1)] E r RE ( Ai = [ rR [ r + RE ( +1)] RC

Caso a corrente de entrada esteja entrando no circuito (em sentido oposto corrente de coletor), Av e Ai devem ser invertidos, ou seja, deve ser suprimido o sinal menos em Av e em Ai. Neste caso a montagem coletor comum no atua como circuito inversor. Para a impedncia de sada vale a mesma anlise feita para o caso do emissor comum, visto que no modo base comum o sinal de sada tambm dado pela variao de tenso no coletor:
Zs =

(se RC a carga) (se a carga externa)

Z s = || RC

Vemos ento que o modo base comum semelhante ao modo coletor comum, a menos pelo fato de apresentar baixa impedncia de entrada e no prover ganho em corrente. Esta caracterstica importante quando se pretenda, por exemplo, converter uma variao de corrente em variao de tenso. Os resultados obtidos para os trs modos esto resumidos na tabela apresentada na Fig. 48.

Ze
Coletor comum

Zs
r +1

Av
( +1)RE r + ( +1)RE

Ai

Ap

r + ( + 1)RE RE

+1
1)] E r RE ( [ rR [ r + RE ( +1)] RC + +

Emissor comum

r + ( + 1)R
( +1)RE + r
rRE

ou RC|| ou RC||

r +( +C 1)RE

RC [ rRE + r + RE ( +1)]
2 rRE ( +1)

2 RC r + ( +1)R E

Base comum

r +1

[ rRE + r + RE ( +1)]2
2 [ r + RE ( +1)]rRE ( +1)

Fig. 48: Resumo das propriedades de montagens bsicas com transistores bipolares

3.6 Transistores a efeito de campo

possvel obter um dispositivo semicondutor de comportamento semelhante ao transistor bipolar, com apenas um tipo de juno. O princpio de funcionamento deste dispositivo mostrado na Fig. 49. Dois terminais condutores so previstos nas extremidades opostas de uma regio dopada com excesso de portadores tipo n. Entre estes terminais implanta-se uma regio com excesso de portadores tipo p. Os terminais condutores so denominados fonte (referido como S, de source) e dreno (referido como D, de drain). O terceiro terminal implementado na regio p, e denominado porta (referido como G, de gate). O prprio dispositivo referido como FET (field effect transistor), por razes que ficaro claras a seguir, e simbolizado como mostrado na Fig. 49

(a)
n D p G

(b)
n

Fig. 49 Esquema para o transistor a efeito de campo com canal n (a) VGS=0, (b) VGS <0.

Estabelecendo-se uma diferena de potencial entre D e S (VDS) favorece-se a passagem de corrente de S a D (canal S-D). Entretanto, o valor desta corrente no varia linearmente com VDS. De fato, suponhamos que porta e fonte estejam ao mesmo potencial (VGS=0). medida em que se aumenta VDS, forma-se uma regio de depleo cada vez maior entre G e D, como mostrado na reas pontilhada da Fig. 49 (a). Para valores de VDS muito pequenos o volume da regio de depleo desprezvel, e a corrente nesse caso varia linearmente com VDS. Mas se aumentamos o valor de VDS, e consequentemente o volume da regio de depleo, a resistividade do canal S-D tambm aumenta, de modo que relao de linearidade entre corrente e VDS gradualmente perdida. Continando a aumentar a tenso VDS , chega-se a uma situao limite em que as duas regies de depleo mostradas na Fig. 49 praticamente se encontram atravs do canal. A partir deste limite, incrementos de VDS so contrabalanceados pelo incremento da resistividade do canal, de tal forma que a corrente permanece aproximadamente constante para uma ampla faixa de valores de VDS. O valor de VDS para o qual a situao limite atingida conhecido como tenso de ruptura (pinchoff) do canal. Esta tenso marca o incio da regio de operao do dispositivo como um transistor. Alm da regio de operao, ou seja, para valores de VDS muito elevados, ocorre ruptura da prpria juno pn. Caso a tenso VGS seja menor que zero a mesma anlise vlida, mas observamos que a corrente obtida na regio de operao menor do que a verificada quando VGS=0. Isto se deve essencialmente ao fato de que VGS <0 se ope passagem de corrente pelo canal (diodo polarizado reversamente). Nesse caso a regio de depleo se estende tambm em direo fonte, com mostrado na Fig. 49 (b). A Fig. 50 mostra os distintos regimes de funcionamento do transistor a efeito de campo num grfico de corrente no dreno, ID, em funo de VDS. A regio hmica corresponde aos valores muito pequenos de VDS. Naturalmente a tenso VGS no deve ser positiva. Nesse caso haveria conduo de corrente no sentido oposto a ID no diodo configurado na juno pn, o que impediria o funcionamento regular do transistor.

ID Ruptura (pinchoff)
(VGS)1 (VGS)2 (VGS)3

Regio de Operao

VDS

Fig: 50: Curvas caractersticas ID x VDS para transistores a efeito de campo com canal n. Conclumos que VGS define a corrente ID no transistor a efeito de campo, assim como VBE define IC no transistor bipolar. 3.7 Tipos de transistores a efeito de campo

O comportamento ID x VGS acima descrito para o transistor a efeito de campo tambm pode ser modelizado por uma funo matemtica. Encontra-se que, para um dispositivo com canal n:

GS I D = I DSS 1 + V VT

(65)

IDSS (drain to source with gate shorted) a corrente obtida quando VGS=0, portanto corresponde ao mximo valor possvel para ID no transistor. Para ID=0 encontramos VGS=-VT, o que significa que VT a tenso de polarizao reversa abaixo da qual no h passagem de corrente pelo canal. Ou seja, VT a mxima polarizao reversa admissvel enquanto o dispositivo atue como transistor. A equao (65) equivalente ao modelo de Ebers-Moll apresentado para transistores bipolares. Como ID tambm determinada por VDS na regio de operao, podemos igualmente generalizar sua expresso matemtica e identificar os parmetros dinmicos intrnsecos ao FET:

I D = I D (VGS ,VDS )
I D VGS
D dVGS + VIDS dVDS

dI D =

Em termos dos sinais eltricos, podemos re-escrever a equao acima como:


1 i D = sv GS + v DS

Onde introduzimos as definies:


s=
I D VGS

VDS I D

Na regio de operao , pelo que podemos interpretar s como uma transcondutncia, que relaciona tenso de entrada e corrente de sada.

1 s

v GS iD

(66)

3.7.1 Canal p

O modelo a que se refere a equao (65) conhecido como FET canal n ou n-FET. Caso substituamos o semicondutor presente no canal por outro dopado com impurezas do tipo p e o gate por um do tipo n, chegamos a um dispositivo que tambm opera como transistor. A diferena que no FET com canal p a polarizao VGS tem que ser invertida relativamente ao n-FET. A equao que expressa ID em funo de VGS nesse caso muda para:

GS I D = I DSS 1 V VT

(67)

Para o p-FET, de acordo com a argumentao anterior, devemos polarizar a juno com VGS>0. A Fig. 51 mostra o comportamento grfico de (65) e (67).
ID ID

n-FET
IDSS IDSS

p-FET

VT VGS

VT

VGS

Fig. 51: Representao de ID(VGS) para n-FET e p-FET. 3.7.2 MOS-FET, IG-FET

A Fig. 52 mostra um esboo da implementao prtica de um FET de juno (n ou p), como descrito acima. Note-se que o eletrodo gate est em contado direto com o canal semicondutor.
G

Substrato D Canal

Fig. 52: Esboo da implementao de um FET H outras possibilidades de implementao em que o gate fisicamente isolado do canal. Na Fig. 53 (a) por exemplo est mostrada uma estrutura em que o gate separado do canal por uma camada de xido de silcio. Por esta razo o transistor chamado MOSFET (metal oxide FET) ou IGFET (insulated gate FET). Quando se aplica tenso entre gate e source, VGS<0, os eltrons do canal n so repelidos, gerando uma regio em que no h portadores de carga. Esta regio equivalente regio de depleo formada no FET de juno. Com isto se reproduz o princpio de funcionamento descrito anteriormente para o n-FET. A tenso de pinchoff atingida quando a regio

de depleo se estende sobre todo o canal. Tambm pode ser obtido um pFET. Neste caso a regio do canal formada por um semicondutor dopado com impureza tipo p, e trabalha-se com VGS0.
S G D S G D

n p

SiO2 p

SiO2

Substrato

Substrato

(a)

(b)

Fig. 53: Esquemas para depletion MOSFET (a) e enhanced MOSFET (b) Suponha-se agora que o canal n suprimido, como mostrado na Fig. 53 (b) e que o substrato seja um semicondutor tipo-p. Nesta situao, quando VGS>0 os portadores de carga do substrato (p) so repelidos e comea a formao de uma regio desprovida de portadores de carga na superfcie entre o substrato e o xido de silcio. Acima de uma tenso limite, VGSVT, comea a passagem de corrente entre source e dreno (desde que haja polarizao VDS, ou seja, que o transistor esteja polarizado em sua regio de operao). Transistores operando sob esse regime so denominados enhancement MOSFETs. Voltando ao caso da Fig. 53 (a) e supondo que o substrato seja um semicondutor tipo-p, notamos que para VGS>0 a espessura do canal (n) ter sido ocupada pela regio de depleo, e comea se formar uma regio de depleo (desprovida de portadores de carga) no substrato, pelo mesmo processo que ocorre no enhancement MOSFET. Portanto pode haver passagen quando VGS>0. Finalmente so possveis os trs comportamentos da curva ID(VGS) especificados na Fig. 54.
ID ID ID

IDSS

VT VGS

VT VGS

VT VGS Enhancement & depletion n-MOSFET

Depletion n-FET

Enhancement n-MOSFET

Fig. 54: Caractersticas ID(VGS) possveis para FETS.

3.8 Circuitos bsicos com FETs

A principal caracterstica dos transistores a efeito de campo a alta impedncia de entrada. No caso dos MOSFETs, como o terminal de entrada est fisicamente isolado dos outros terminais, a resistncia de entrada atinge valores altssimos, tipicamente da ordem de 1014 . Sinais eltricos so transmitidos devido essencialmente a variaes de campo eltrico atravs do material isolante presente entre o eletrodo de entrada e o semicondutor. Por isto pertinente a denominao transistores a efeito de campo. Tambm no caso dos FETs em que o gate est em contato com a juno, ou J-FETS, como os ilustrados na Fig. 52, a impedncia de entrada alta porque a juno semicondutora gate-source polarizada reversamente. A juno equivalente nos transistores bipolares, base-emissor, polarizada para favorecer passagem de corrente. Portanto a impedncia de entrada nos FETs normalmente muito maior do que em transistores bipolares. Para efeitos prticos pode-se assumir que a corrente de entrada nos FETs nula. Acrescente-se que este fato implica baixo rudo eletrnico na entrada, o que tambm representa uma caracterstica importante dos FETs. Os modos de operao expostos para transistores bipolares podem ser obtidos tambm com FETs. Consideremos por exemplo o equivalente montagem emissor-comum, como mostrada na Fig. 55.
VDD RD vs ve

RG RS C

Fig. 55: FET em modo source-comum.

Notamos que vs=-RDiD, e que vevGS. Como, pela definio (66) iD=svGS, o ganho em tenso dado por:

Av = sR D

fcil ver que o ganho em tenso mximo quando VGS=0. Se tomamos o caso do n-FET:
I V D s = VIGS = 2 VDSS 1 + VGS T T

No n-FET temos -VT!VGS"0, donde o valor mximo de s e consequentemente de Av obtido quando VGS=0. A impedncia de entrada dada pela combinao de RG em paralelo com a resistncia de entrada do FET. Como esta ltima praticamente infinita porque a corrente de entrada nula, temos Zin=RG. A impedncia de entrada deve ser fixada externamente pelo resistor RG. Caso contrrio o potencial no terminal de entrada estar flutuando. Tipicamente utilizam-se para RG resistores de valor elevado ( > Mega-). Para a impedncia de sada vale a mesma anlise feita para o emissor comum. Ou seja, Zs dada por RD ou por RD|| . Para os FETs no faz muito sentido definir o ganho em corrente, j que o sinal de entrada sempre uma variao de tenso que excita o campo eltrico a que est sujeita a juno. Por outro lado vimos que a corrente de entrada nula, o que indicaria ganho infinito em corrente, embora saibamos que a corrente de sada finita e definida pela condutividade do canal. Um FET pode tambm ser operado em modo dreno comum, que seria o equivalente ao modo coletor comum dos bipolares, como mostramos na Fig. 56.
VDD ve Vs RS

RG

Fig. 56: FET em modo dreno comum

A mesma corrente passa por dreno e por source. Portanto: v s = RS i S = RS i D = RS sv GS = sRs (v G v S )

Como vG=ve, podemos escrever:


S Av = 1+ sR S

sR

Encontramos ento, Av"1, como no caso do modo coletor comum. Mas sRS tipicamente menor do que o fator (#+1)RE que aparece para o transistor bipolar, donde se conclui que a atenuao maiot no caso do FET. A impedncia de entrada dada por RG, devido a que a corrente de entrada no FET nula. Para encontrar a impedncia de sada podemos retomar a expresso para o ganho: Av =
vs ve
S = 1+ sR vs = S

sR

RS 1 + RS s

ve

A vemos que vS resulta de uma diviso de tenso entre os resistores RS e 1/s, e podemos identificar que a impedncia de sada dada por Zs=1/s, como fizemos no caso do coletor comum.

Você também pode gostar