Oscar Ignacio Botero Henao.

MQUINAS DE ESTADO FINITO CON FLIPFLOP TIPO JK

Disee una Mquina de Estado Finito (MEF) basado en Flip Flop tipo JK, con una
entrada de datos llamada EN y que cumpla el siguiente Diagrama de Estados. El
sistema secuencial debe tener un RESET que se activa con 0 y cada vez que
llegue al estado S2 se activar una salida llamada Z.

1
S0
0

S1
0

S2
1

SOLUCIN CIRCUITAL CON FLIPFLOP TIPO JK

Entradas a los Flip-Flop tipo JK = J0, K0, J1, K1

Salidas de los Flip-Flop tipo JK = Q0, Q1
Salida que visualiza el cumplimiento de la secuencia = Z
Dato de entrada = EN

ESTADO SIGUIENTE
ESTADO
ACTUAL
EN = 0
EN = 1
Q1 Q0 Q1 Q0 Q1
Q0
S0 0
0
0
1
0
0
S1 0
1
0
1
1
0
S2 1
0
0
1
0
0

ENTRADA A LOS F/F TIPO D

EN = 0
EN = 1
K1 J0 K0 J1 K1 J0 K0
X
1
X
0 X
0
X
X
X
0
1
X
X
1
1
1
X
X 1
0
X

J1
0
0
X

Q0
0
1

Q1EN
00
0
0

01
0
1

11
X

10
X

Q0
0
1

Q1EN
00
X
X

Q0
0
1

Q1EN
00
X
0

J1

Q0
0
1

Q1EN
00
1
X

01
0
X

11
0

10
1

J0

01
11
X
1
X
K1

10
1

01
11
X
X
1
K0

10
X

SAL
Z
0
0
1

Oscar Ignacio Botero Henao.

Q0
0
1

Q1
0

1
1
X
Z

0
0

1
EcuacindelF/FtipoJK:Q n 1 J Q

K Q

DISEO EN PROTEUS

MIXTO: FLIP FLOP TIPO JK SECUENCIAL Y ECUACIONES BOOLEANAS

libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;

entityMoore1_MIXJKis

Entidad
Port(EN:inSTD_LOGIC;
Entradadeldato,1bit
2

Oscar Ignacio Botero Henao.

CLK:inSTD_LOGIC;

Relojmanual
RESET:inSTD_LOGIC;
Resetdelsistema
Z:outSTD_LOGIC;

Salidadecumplimientodesecuencia
Q0:inoutSTD_LOGIC;
SalidaQ0delF/F0
Q1:inoutSTD_LOGIC);
SalidaQ1delF/F1
endMoore1_MIXJK;

Findelaentidad

architectureComportamientoofMoore1_MIXJKis
Arquitectura
SIGNALJ0,K0,J1,K1:STD_LOGIC:='0'; SealesinternasdelasentradasdelosF/F
SIGNALQt0,Qt1:STD_LOGIC:='0';
Sealesinternastemporales
begin

Comienza
ECUACIONESCOMBINACIONALES(MapasK)
J0<=NOTEN;

EntradaJ0delF/F0
K0<=Q0ANDEN;

EntradaK0delF/F0
J1<=Q0ANDEN;

EntradaJ1delF/F1
K1<='1';

EntradaK1delF/F1
PROCESOSECUENCIAL
SEQ:PROCESS(CLK,RESET,EN) ProcesoSecuencialSEQ
BEGIN

Comienza
IFRESET='0'THEN
SihayRESET,entonces

Qt0<='0';
Lleve'0'alasalidaQ0

Qt1<='0';
Lleve'0'alasalidaQ1

ELSE
Sino

IFCLK'EVENTANDCLK='1'THENSihayeventoyflancoUP,entonces

IFEN='0'THEN

SiENesten'0',entonces

Qt0<=(J0ANDNOTQ0)OR(NOTK0ANDQ0); Ec.delF/FJK

Qt1<=(J1ANDNOTQ1)OR(NOTK1ANDQ1); Ec.delF/FJK

ELSE

Sino

Qt0<=(J0ANDNOTQ0)OR(NOTK0ANDQ0); Ec.delF/FJK

Qt1<=(J1ANDNOTQ1)OR(NOTK1ANDQ1); Ec.delF/FJK

ENDIF; Finsi

ENDIF;
Finsi

ENDIF;

Finsi
ENDPROCESSSEQ;

FindelProcesoSecuencialSEQ
Q0<=Qt0;

LleveloquetengaQt0alasalidaQ0delF/F0
Q1<=Qt1;

LleveloquetengaQt1alasalidaQ1delF/F1
Z<=Q1AFTER10ns;

LleveloquetengaQ1despusde10nsalasalidaZ
endComportamiento;

Findelaarquitectura

Oscar Ignacio Botero Henao.

MODELADO ESQUEMTICO EN XILINX CON F/F TIPO JK