Você está na página 1de 2

Relgio Digital de 24 horas

Projeto bastante solicitado como trabalho nos cursos tcnicos e de Engenharia para a disciplina de
Eletrnica Digital.

Roberto Ednei Barbara


A base de tempo para este relgio a freqncia da rede de energia de 60 Hz, tal
qual ocorre com os relgios desse tipo.
O circuito CI3 (4518) ligado ao CI2 (4081) gera um pulso a cada segundo.

O transistor ligado ao pino 14 de CI3 tem por funo acionar o ponto decimal do
display de unidades (1) da contagem de horas. A finalidade de CI4 (4518) gerar
um pulso a cada 60 segundos, e CI5 ressetar o CI4 de modo a enviar um pulso
por minuto a esse componente.

Depois de 59 minutos CI7 ressetar o CI6 e, com isso, teremos o envio de um
pulso para CI8 e ao mesmo tempo, o display 2 mostrar o nmero 1 indicando que
se passou 1 hora.

O CI9 envia um pulso positivo entrada de CI14 (4017), que funciona como
calendrio semanal.

O ajuste do dia da semana feito no pino 14.

O display 1 fica apagado at as 9:59. Das 10:00 s 00:00 ele se manter aceso.

Temos dois ajustes: um para os minutos e outro para as horas atravs dos
interruptores de presso correspondentes.

O circuito integrado CI1 da fonte de alimentao de 9 V - deve ser dotado de um
dissipador de calor.

O transformador tem secundrio de 12 + 12 V com 500 mA, e os displays so de
catodo comum.

Se, no sincronismo pela rede de energia, houver tendncia a acionamento errtico
devido presena de transientes e surtos (o relgio adianta), aumente o valor do
capacitor de 47 nF junto aos pinos 1 e 2 de CI2.



Comentrio:

Este um tipo de projeto bastante solicitado como trabalho nos cursos tcnicos e
de Engenharia para a disciplina de Eletrnica Digital. Nele, pode-se aplicar diversos
conceitos bsicos como a diviso por n, a contagem de pulsos, o funcionamento de
decodificadores e displays, e os circuitos de clock.

O circuito mostrado clssico, exceto por alguns recursos acrescentados pelo
autor. Fica, no entanto, a base que pode ser alterada de acordo com as
necessidades dos leitores.

Um ponto importante a ser observado neste tipo de projeto que relgios
sincronizados pelos pulsos da rede tendem a adiantar em redes ruidosas, pois eles
contam como pulsos adicionais os transientes. Assim, se isso ocorrer no seu caso,
recomendamos aumentar o valor do capacitor de 47 F ligado ao pino 2 de CI2
para fazer sua filtragem. O melhor valor deve ser obtido experimentalmente.

* Originalmente publicado na revista Eletrnica Total - Ano 19 - N132 - 2008