Laboratrio de Arquitetura e

Organizao de Computadores 1
Prof: Dr. Emerson Carlos Pedrino






Experimento 10:
Air Text





Caio Cesar Almeida Pegoraro - RA: 489000
Rodolfo Barcelar RA: 495921
Thiago Faria Nogueira RA 407534
Joo Gabriel Esteves RA 408514


Turma: 027367 B


ndice



1. Descrio do Experimento..........................................03
2. Descrio dos Componentes Utilizados......................03
3. Utilizando o Quartus II
3.1 Montando o Circuito..............................................04
4 Anlises e Demonstrao dos Resultados.................7















1. Descrio do Experimento
O experimento tem por objetivo desenvolver uma forma de usar os LEDs da FPGA para
escrever uma mensagem no ar, aproveitando que o olho humano consegue reter certa
informao da luz por algum tempo (no caso a movimentao da FPGA faria com que a
palavra se forme no ar).

2. Descrio dos Componentes Utilizados
Os recursos utilizados na FPGA foram:

CLOCK_50: Clock de 50mhz.
Flip-Flop T: Utilizado como divisor de frequncia.
Clock_DIV: Utilizado para gerar a frequncia correta para o experimento.
LEDs: Para exibir o resultado de cada etapa.
Airtext: Componente criado para o experimento.

3. Utilizando o Quartus II
Foi criado um projeto chamado airtext:





Inicialmente cria-se um novo arquivo para o cdigo em verilog:


O seguinte cdigo foi produzido:




A lgica utilizada foi a seguinte:


No caso se a direo for 0 (para direita) o stage incrementado, caso for 1 (esquerda) stage
decrementado, ou seja, a exibio nos leds vai e volta.




Na aplicao a FPGA deve ser manuseada no seguinte sentido (na lateral, para direita e
esquerda rapidamente) :



Implementao no diagrama de blocos:



Ateno: a frequncia utilizada na entrada do airtext pode ser alterada para obter
resultados melhores (a visualizao pode sofrer ganhos ou perdas dependendo da distancia
da pessoa, velocidade de movimentao da FPGA, etc)
As frequncias utilizadas que obtiveram melhores resultados: 1khz e 100mhz.



4. Anlise e Demonstrao dos Resultados
Na simulao do QuartusII podemos perceber o valor das sadas (que representada cada
coluna da palavra) :
OBS: na simulao no deve ser utilizado o clock-div, foi ligado o clock_50 (50mhz)
diretamente.



Configurao pr-simulao:


Resultados da simulao:


Os valores vistos na sada led correspondem ligao aos leds vermelhos (de 9 0) da FPGA.

Uma modificao no cdigo faz com que o gerador exibe apenas a ida dos leds (para direita),
quando chega ao final, comea novamente, sem retornar.



Cdigo: