Asignatura: Sistemas Digitales.

Catedrtico: Ing. David Santos.

Horario: 17:40 19:20
Proyecto: Comparador Lgico de 2 bits.
Fecha de Entrega: 17-Oct-2014.

Integrantes:
Enrrin Pagoada 201011110014
Astin Martinez 200911130004
Jos Dubn 251052286
Circuito Comparador:

Un circuito comparador combinatorio compara dos entradas binarias (A y B
de n bits) para indicar la relacin de igualdad o desigualdad entre ellas por
medio de "tres banderas lgicas" que corresponden a las relaciones A igual B,
A mayor que B y A menor que B. Cada una de estas banderas se activara solo
cuando la relacin a la que corresponde sea verdadera, es decir, su salida
ser 1 y las otras dos producirn una salida igual a cero.

Esquema Circuito Comparador de 2 Bits:



Obtencin de Compuertas mediante
lgebra Booleana

Tabla de Verdad:

A B C D
0 0 0 0 0 1 0 A'B'C'D'
0 0 0 1 0 0 1 A'B'C'D
0 0 1 0 0 0 1 A'B'CD'
0 0 1 1 0 0 1 A'B'CD
0 1 0 0 1 0 0 A'BC'D'
0 1 0 1 0 1 0 A'BC'D
0 1 1 0 0 0 1 A'BCD'
0 1 1 1 0 0 1 A'BCD
1 0 0 0 1 0 0 AB'C'D'
1 0 0 1 1 0 0 AB'C'D
1 0 1 0 0 1 0 AB'CD'
1 0 1 1 0 0 1 AB'CD
1 1 0 0 1 0 0 ABC'D'
1 1 0 1 1 0 0 ABC'D
1 1 1 0 1 0 0 ABCD'
1 1 1 1 0 1 0 ABCD
A < B
A B
A > B A = B

A > B:
A'BC'D'+AB'C'D'+AB'C'D+ABC'D'+ABC'D+ABCD'
A = B:
A'B'C'D'+A'BC'D+AB'CD'+ABCD
A < B:
A'B'C'D+A'B'CD'+A'B'CD+A'BCD'+A'BCD+AB'CD


A > B Procedimiento Algebraico:

A'BC'D'+AB'C'D'+AB'C'D+ABC'D'+ABC'D+ABCD'
DB (AC+AC)+ABC (D+D)+ABC (D+D)
DB (AC+AC)+ABC+ABC
DB (AC+AC)+AC (B+B)
A C (A'C'+AC) (A'C+AC')'
0 0 1 1
0 1 0 0
1 0 0 0
1 1 1 1

Dando:
AC+BD (AC+AC)
A = B Procedimiento Algebraico:

A'B'C'D'+A'BC'D+AB'CD'+ABCD
BD (AC+AC)+BD (AC+AC)
BD (AC+AC)+BD (AC+AC)
(AC+AC) (BD+BD)
(AC+AC) (BD+BD)

A < B Procedimiento Algebraico:

A'B'C'D+A'B'CD'+A'B'CD+A'BCD'+A'BCD+AB'CD
BD (AC+AC)+ABC (D+D)+ABC (D+D)
BD (AC+AC)+AC (B+B)
AC+BD (AC+AC)

Compuertas Utilizadas

1 Compuerta OR GD74HC32, CMOS
2 Compuerta AND CD74HCT08E, CMOS
1 Compuerta AND MC74HC08AN, CMOS
1 Compuerta NOT MM74C04J, CMOS
1 Compuerta NOR SN7402N, TTL

Imgenes del Proyecto: