VHDL

Hardware Description Language

Descrio Booleana Usando VHDL

ENTITY nomeia o bloco do circuito, que, neste caso, and_gate;

PORT definio
d fi i de
d entradas
t d e sadas;
d
IN BIT define a entrada como um nico bit;
OUT BIT define
d fi a sada
d como um nico
i bit;
bit
END (nome do bloco) finaliza o bloco do circuito;

Descrio Booleana Usando VHDL

ARCHITECTURE usada para descrever a operao dentro do bloco

do circuito;
ckt nome da descrio inventada pelo projetista;
OF e IS so palavras chave na descrio;
BEGIN inicia o corpo da descrio da arquitetura;
END (nome do bloco) encerra o corpo da descrio da arquitetura
seguida do nome da descrio sugerido pelo projetista;

Descrio Booleana Usando VHDL

Descrio com VHDL

Descrio com VHDL

Descrio com VHDL

Descrio com VHDL

Descrio com VHDL

Descrio com VHDL

Multiplexador em VHDL

Demultiplexador
p
em VHDL

Contador de Dcada

Contador de Dcada

Exerccio

D0=D3=D4=D7=0 e D1=D2=D5=D6=1

Exerccio

Exerccio

Exerccio

Exerccio