Eletrônica - Apostila - Eletrônica Digital

Centro Tecnolgico
Escola de Engenharia
Departamento de Engenharia de Telecomunicaes
Tcnicas Digitais I / Circuitos Digitais
UNIVERSIDADE FEDERAL FLUMINENSE

CENTRO TECNOLGICO - ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA DE TELECOMUNICAES
APOSTILA PARA
DISCIPLINAS DE
TCNICAS DIGITAIS I
&
CIRCUITOS DIGITAIS
(CURSO DE ENGENHARIA DE TELECOMUNICAES DA UFF)
(CURSO DE BACHARELADO EM INFORMTICA DA UFF)
2 PARTE (Verso 0)
Prof Carmen Maria Costa de Carvalho
Agosto,2002
Centro Tecnolgico
Parte 2 Circuitos Combinacionais

1-Sistemas Digitais
1.1- Histrico - Circuito Integrado
1.2- Escala de Integrao
1.3- Famlias lgicas - Principais caractersticas das famlias lgicas
1.4- Encapsulamento
2- Circuitos Combinacionais Bsicos
2.1- Padro de Circuitos Combinacionais
2.2- Somadores e Subtratores
2.2.1- Meio somador (Half-Adder)
2.2.2- Somador Inteiro (Full-Adder)
2.2.3- Somador Inteiro a partir de Meio somador
2.2.4- Somador de 4 bits
2.2.5- Complementador a 2
2.2.6- Subtrator de 4 bits em C2
2.2.8- ULA Unidade Lgica e Aritmtica
2.3- Circuitos Conversores de Cdigo
2.3.1- Apresentao de alguns cdigos
2.3.2- Exemplo de Conversores de cdigo
2.4- Codificadores / Decodificadores
2.4.1- Decodificadores
2.4.2- Codificadores
2.4.3- Conversor de Cdigo a partir de Decodificador/Codificador
2.5- Multiplexadores / Demultiplexadores
2.5.1- Multiplexadores
2.5.1.1- Mux como Seletor de Canal
2.5.1.2- Mux como Gerador de Funo
2.5.2- Demultiplexadores
Centro Tecnolgico
1-Sistemas Digitais
1.1- Histrico - Circuito Integrado
Em um Sistema Digital um componente eletrnico sozinho faz muito pouco. So
necessrios milhares, centenas de milhares, milhes, para compor as portas e as funes
lgicas mais complexas desse sistema. Sendo assim, a velocidade do sistema como um
todo, depende da velocidade de operao das portas.
-
Diferentemente dos sistemas analgicos, nos digitais, o valor real da corrente no

o que importa. Os dispositivos eletrnicos do sistema devem conduzir uma
quantidade substancial de corrente ou muito pouca ou nenhuma corrente.
Histrico: Dos componentes eletrnicos aos Sistemas Digitais
At 1955 os sistemas eram baseados em diodos semicondutores e vlvulas

a vcuo, apresentando as seguintes caractersticas:
-
diodos:
relativamente
pequenos
(milmetros),
dissipando
relativamente pouca potncia;

-
vlvulas: grandes (vrios centmetros), dissipando grandes potncias

(W).
A maioria dos componentes compunha portas a base de diodos e resistores, mas

tambm eram necessrias vlvulas em grandes quantidades.
- Conseqncia sistemas digitais enormes, caros, consumindo muita
potncia.
Por volta de 1955 foi inventado o transistor que veio substituir as vlvulas.
- Vantagem - muito menos potncia (mW), dimenses da ordem de
poucos centmetros.
At 1965 os semicondutores eram encapsulados individualmente.

-
Fabricados atravs da aplicao repetida de certos processos fsicos e

qumicos superfcie de uma pastilha de silcio extremamente puro.
Dispositivo na superfcie do silcio da ordem de mcrons
Centro Tecnolgico
A maior parte da dimenso de um dispositivo encapsulado

individualmente envolve e prprio encapsulamento e o suporte
mecnico para as conexes eltricas.
Por volta de 1965 iniciou-se uma srie de progressos tecnolgicos que

levaram fabricao do circuito integrado (CI). Em um CI, muitos
transistores e diodos so fabricados, isto , integrados, sobre a mesma
pastilha de silcio; na mesma estrutura so tambm integrados resistores e
at mesmo as interligaes para fabricar uma porta completa, muitas portas e
at mesmo um sistema digital completo.
No incio da dcada de 80 os chips j atingem o ponto de se obter um

circuito que coubesse na palma da mo, dissipando em torno de 1W e
superando sistemas existentes h 30 anos que envolviam uma sala cheia de
equipamento e consumiam milhares de watts.
Nos dias de hoje, os C.I.s tornaram-se indispensveis, pois com sua

utilizao os sistemas tiveram seus custos extremamente reduzidos e bem
mais confiveis.
1.2- Escala de Integrao

De acordo com a quantidade de
portas ou componentes encapsulados em um
mesmo chip os C.I.s comercialmente disponveis so classificados em:

-
SSI small scale integration (baixa escala de integrao)
MSI medium scale integration (integrao em mdia escala)
LSI large scale integration (integrao em larga escala)
VLSI very large scale integration (integrao em muita larga escala)
ULSI ultra large scale integration (integrao em ultra larga escala)
A conveno adotada para a composio de cada uma dessas escalas a seguinte:

-
SSI at 12 portas ou at 99 componentes.
MSI de 13 a 99 portas ou de 100 a 9999 componentes.
LSI de 100 a 9999 portas ou de 10.000 a 99.999 componentes.
Centro Tecnolgico
VLSI de 10.000 a 99.999 portas ou de 100.000 a 999.999 componentes.
ULSI acima de 100.000 portas
1.3- Famlias lgicas - Principais caractersticas das famlias lgicas

Existe um nmero de famlias de C.I. que se distinguem umas das outras pelo tipo
de dispositivo semicondutor que incorporam e pela maneira como os dispositivos
semicondutores (e resistores, quando usados) so interligados para formar portas.
Dentre as famlias, podemos citar:
DTL (diode-transistor logic)
RTL (resistor transistor logic)
RCTL (resistor-capacitor transistor logic)
HTL (high-thershold logic)
TTL (transistor-transistor logic)
ECL (emitter-compled logic)
MOS logic (metal oxide semicondutor logic)
C MOS (complementary MOS)
Algumas das famlias acima citadas j esto obsoletas. As mais comumente encontradas
so TTL, CMOS e ECL.
OBS: A famlia encontrada no laboratrio de Eletrnica do Departamento de
Telecomunicaes a TTL.
Principais caractersticas das famlias lgicas
Uma famlia lgica caracterizada por vrios parmetros, dos quais quatro se
destacam:
a) atraso de propagao e tempo de comutao
b) dissipao de potncia
c) capacidade de sada
Centro Tecnolgico
d) margens de rudo
a) Atraso de propagao e tempo de comutao

Atraso de propagao o tempo requerido pela sada de uma porta para responder a
uma mudana no nvel lgico da entrada da porta (microssegundos e
nanosegundos).
Tempo de comutao o tempo que uma porta leva para passar do estado 1 para o
estado 0 ou vice-versa.
b) Dissipao de potncia
Geralmente possvel melhorar a velocidade de operao (isto , reduzir os tempos
de a), sacrificando a potncia.
Como mais potncia envolve mais correntes, as capacitncias parasitas podem ser
carregadas e descarregadas mais rapidamente. Estas capacitncias parasitas no so
introduzidas deliberadamente no circuito, mas so o resultado inevitvel das
dimenses e geometria do circuito.
A disponibilidade de correntes maiores torna possvel ligar e desligar as transistores
mais rapidamente.
Resta saber se o aumento de viabilidade compensa o sacrifcio de potncia.
Produto velocidade X potncia produto do atraso de propagao pela dissipao
de potncia de uma porta.
c) Capacidade de sada
Fan-in o nmero total de entradas da porta lgica

Fan-out o nmero que expressa a quantidade mxima de portas da
mesma famlia que poder ser conectada sada de uma porta lgica.
Uma fonte de um sinal digital aplicado entrada de uma porta deve ser
capaz de estabelecer naquela entrada uma ou outra tenso correspondente a um ou
outro nvel lgico.
Centro Tecnolgico
Em qualquer um dos nveis a fonte deve satisfazer os requisitos de corrente

da porta acionada. Como a sada de uma porta freqentemente usada como fonte
para a entrada de outra porta necessrio conhecer o FAN-OUT desta porta.
Portas lgicas apresentam uma impedncia de sada. Ao conectar outras
portas a esta, iremos diminuir cada vez mais a impedncia de carga do bloco e, por
conseguinte, drenaremos uma maior corrente do circuito, alterando assim mais
caractersticas de limites de tenso de sada.
d) Margem de rudo
Nveis lgicos nveis de tenso
Os nveis 1 e 0 no correspondem a 1V e 0V e sim a faixas de tenso
especficas para cada famlia.
O nvel zero corresponde a uma faixa de tenso pequena, abaixo de um certo
valor mximo.
O nvel um corresponde a uma faixa de tenso acima de um valor mnimo e
abaixo de um valor mximo.
Dentro deste conceito, os fabricantes especificam as seguintes tenses (de
entrada e de sada):
VOH tenso de sada mnima que uma porta fornece quando na sada estiver
em nvel lgico 1.
VOL tenso de sada mxima que uma porta fornece quando na sada
estiver um nvel lgico 0.
VIH tenso mnima que pode ser aplicada entrada de uma porta e
reconhecida como nvel 1.
VIL tenso mxima que pode ser aplicada entrada de uma porta e
reconhecida como nvel 0.
Centro Tecnolgico
1.4 - Encapsulamento
Os C.I. consistem fisicamente de uma pastilha (chip) sobre a qual os
elementos lgicos reais so localizados, encapsulado num pacote com somente os
pinos de conexo (leads) extendendo-se atravs da embalagem.
At uma determinada poca, os C.I. eram encapsulados de um dos 2 modos

abaixo:
-
flat pack
dual in lim package - DIP
Flat pack o mais compacto e destinado a ser permanentemente soldado

no circuito impresso, geralmente de cermica.
DIP mais resistente e pode ser encaixado em um soquete.
Centro Tecnolgico
Hoje existem outras formas de encapsulamento. Este um assunto para pesquisa dos
alunos.
Centro Tecnolgico
2- Circuitos Combinacionais Bsicos

2.1- Padro de Circuitos Combinacionais
Qualquer circuito combinacional pode ser construdo a partir dos seguintes passos:
identificao do problema (entradas e sadas)
construo da tabela verdade
obteno da funo (preferencialmente de forma minimizada)
representao por diagrama de portas
Exemplo de padro de circuitos combinacionais
Ex: Construa um circuito capaz de produzir um nvel alto na sada S, sempre que for
aplicado uma entrada uma combinao de bits com 2 bits adjacentes iguais a zero
(entrada de 4 bits).
identificao do problema (entradas e sadas)
A
B
C
D
Entradas
S (sada)

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S
1
1
1
1
1
0
0
0
1
1
0
0
1
0
0
0
obteno da funo simplificada

00
01
11
10
00 01 11 10
1 1 1 1
1
1
1
1
S= AB+CD+BC
Apenas com portas NOR:
S = A B + C D + B C = A+B + C+D + B+C
S = A+B + C+D + B+C
Centro Tecnolgico

O diagrama de portas da funo simplificada obtido com 3 ANDs, 4 Inversores e 1 OR.
Abaixo est desenhada a opo que monta o circuito usando apenas portas nor.
2.2- Somadores e Subtratores

Os circuitos de somadores so bastante genricos, podendo-se a partir deles obter a
construo de subtratores e tambm multiplicadores.
2.2.1- Meio somador (Half-Adder)

O primeiro circuito aritmtico mais bsico o do meio somador (H.A.), pelo fato de poder
realizar apenas a soma de dois bits.
Neste caso, numa operao como a abaixo, o Meio Somador o circuito que pode realizar
apenas a soma de A0 com B0.
C2 C1 C0
A = .......A3 A2 A1 A0 +
B = .......B3 B2 B1 B0
C3 S3 S2 S1 S0
Partindo do padro de circuitos combinacionais, os passos para a gerao do Meio Somador

so os seguintes:
Centro Tecnolgico
identificao do problema
A0
H.A.
B0

S0
C0
(carry)
obteno da funo
S0 = A0B0 + A0B0 = A0 B0
C0 = A0B0
Outra forma possvel de representao por portas:
A0
0
0
1
1
B0
0
1
0
1
S0
0
1
1
0
C0
0
0
0
1
Centro Tecnolgico
2.2.2- Somador Inteiro (Full-Adder)

Este circuito j mais genrico, podendo realizar a soma de trs bits quaisquer.
C n-1
An
Bn
Cn
Sn
Seguindo todos os passos do padro de circuitos combinacionais, tem-se:
C n-1
Sn
An
F.A.
Cn
Bn
An
0
0
0
0
1
1
1
1
B n C n-1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
Sn
0
1
1
0
1
0
0
1
Cn
0
0
0
1
0
1
1
1
Gerao de S n
AnBn
Cn-1 00 01 11 10
0
1
1
1 1
1
S n = A nB nC n-1 + A nB nC n-1 + A nB nC n-1 + A nB nC n-1
S n = A n (B nC n-1 + B nC n-1) + A n (B nC n-1 + B nC n-1)

S n = A n (B n C n-1) + A n (B n C n-1)
S n = A n (B n C n-1)
S n = A n B n C n-1
OU EXCLUSIVO sempre gera a soma

das variveis
Centro Tecnolgico
OBS: Toda vez que no Mapa de Karnaugh todas e somente as mesmas posies do Mapa,
de n mpar de variveis verdadeiras estiverem assinaladas tem-se uma EX-OR de todas as
variveis.
Quando estiverem assinaladas todas as posies de n par de variveis verdadeiras tem-se
uma EX-NOR de todas as variveis.
C
C
AB AB AB AB
1
1
1
1
ABC + ABC + ABC + ABC
AnBn
Cn-1
00 01 11 10
0
1
1
1 1 1
C n = A nB n + A nC n-1 + B nC n-1
An Bn
EX-OR
ABC + ABC + ABC + ABC
AB AB AB AB
C 1
1
C
1
1
Gerao de Cn:
Cn-1
Sn
U1A
U1B
Cn
EX-NOR
Centro Tecnolgico
2.2.3- Somador Inteiro a partir de Meio somador

Pelo circuito acima, verifica-se que ele obtido atravs de 2 H.A. e mais algumas portas.
Assim:
AnBn
A nB n
Entretanto, observando mais detalhadamente, percebe-se que para se ter estouro (carry),
pelo menos duas variveis precisam ser 1 e isto acontece quando An e Bn so 1 ou quando
o carry de entrada e o resultado da soma de An e Bn tambm so 1. Logo:
C n = (A n B n) C n-1 + A nB n
An
0
0
0
0
1
1
1
1
B n C n-1 A n B n (A n B n) C n-1 C n
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
1
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
0
0
0
1
1
1
0
0
1
E o circuito do F.A. pode ser construdo da forma mais reduzida abaixo.
Centro Tecnolgico
AnBn
A nB n
(A n B n) C n-1
2.2.4- Somador de 4 bits

Utilizando blocos somadores inteiros, um somador para 2 nos binrios de 4 bits,
corresponde a:
C2 C1 C0
A3 A2 A1 A0
B3 B2 B1 B0
C3 S3
S2
S1 S0
A3 B3
C3
F.A.
A2 B2
C2
F.A.
A1 B1
C1
S3
S2
Este somador de 4 bits encontrado em
F.A.
A0 B0
C0
S1
A
F.A.
S0
B
forma de CI, de nmero 7483.

7483
7483
Centro Tecnolgico
Se forem utilizados 2 CIs 7483, pode-se obter um somador para 2 nos binrios de 8 bits
cada um.
B7 B6 B5 B4
S8
A7 A6 A5 A4
B3 B2 B1 B0
7483
A3 A2 A1 A0
7483
S7 S6 S5 S4
S3 S2 S1 S0
2.2.5- Complementador a 2
De acordo com a anlise feita na Parte 1 da Apostila, item 2.2, a subtrao pode ser gerada
a partir da soma do minuendo com o complemento do subtraendo. Para tal, j que o
somador j est definido, resta gerar o circuito que realiza o complemento.
Se a subtrao for realizada com a tcnica de complemento a 2, o circuito a ser gerado o
do Complementador a 2 que um circuito combinacional e, como tal, pode ser construdo
da forma padro abaixo:
B3
B2
B1
B0
C3
Complementador
a2
C2
C1
C0
Centro Tecnolgico
B3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
C3
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
C2
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
C1
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
C0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
B3B2
00
B1B0
00
01 1
11 1
10 1
01 11 10
1
1
1
1
1
C3 = B3B2 + B3B0 + B3B1 + B3B2B1B0

C3 = B3 (B0 + B1 + B2) + B3 (B0 + B1 + B2)
C3 = B3 (B0 + B1 + B2)
B3B2
B1B0
00
01
11
10
00 01 11 10
1 1
1
1
1
1
1
1
C2 = B2B1B0 + B2B0 + B2B1

C2 = B2 (B1 + B0) + B2 (B1 + B0)
C2 = B2 (B1 + B0)
B3B2
B1B0 00 01 11 10
00
01 1 1 1 1
11
10 1 1 1 1
B3B2
B1B0 00 01 11 10
00
01 1 1 1 1
11 1 1 1 1
10
C1 = B1B0 + B1B0
C1 = B1 B0
C0 = B0
Nem precisava ter feito, era s olhar para a

tabela.
Centro Tecnolgico
C3 = B3 (B0 + B1 + B2)
C2 = B2 (B0 + B1)
C1 = B1 B0
C0 = B0
B3 (B0 + B1 + B2)
B3
B2
C3
B0 + B1 + B2
B2 (B0 + B1)
B1
C2
B0 + B1
B1 B0
B0
C1
C0
Outro modo possvel de viabilizar o complemento a 2 aplicando a regra prtica de

complemento a 2.
B3 B2 B1 B0
C0 = B0
C3 C2 C1 C0
C1 = B1B0 + B1B0
Se B0 for 1, C1 = B1 e se B0 = 0 C1 = B1
C1 = B1 B0
C2 = B2B1B0 + B2B0 + B2B1

Se B0 = B1 = 0 ento C2 = B2
Se B0 = 1, C2 vai ser igual a B2
Se B1 = 1, C2 vai ser igual a B2
Centro Tecnolgico
C3 = B3B2 + B3B0 + B3B1 + B3B2B1B0

Soluo para o complemento de um nmero de n bits:
C n = B n (B n-1 + B n-2 + ... + B1 + B0)
Uma terceira soluo utilizando o postulado matemtico que diz:

Cb = Cb-1 + 1
Logo:
C2 = C1 + 1
C2 = inversor e soma com 1

Considerando Minuendo Subtraendo
Conforme j visto anteriormente, sempre vai ocorrer estouro quando for feita a
soma do minuendo com o complemento a 2 do subtraendo, estouro este que poder ser
desprezado para representao do resultado da subtrao.
Ex: 5 3 = 5 + C23 = R
M - S = M + C2S=R
Centro Tecnolgico
Circuito este que obviamente pode ser simplificado para:
Centro Tecnolgico
Considerando Minuendo < Subtraendo

Neste caso, jamais vai haver estouro e o resultado da soma do minuendo com o
complemento a 2 do subtraendo deve passar por novo complemento, se o objetivo for o de
se obter a real magnitude da subtrao. (OBS: Em uma operao de subtrao realizada
internamente no computador, o resultado apresentado em SMC2, logo se o resultado
negativo, ele vai permanecer complementado a 2).
* A figura abaixo tem um erro. Qual ser ?
Considerando o caso geral

Observa-se que a diferena entre os circuitos acima, que tratam separadamente das
subtraes para M > S e M S, est na necessidade de efetuar o segundo complemento a 2
ou no. Esta situao identificada a partir do fato de ter ou no ocorrido estouro.Um
circuito combinacional que atende a esta idia de efetuar o complemento a 2 ou no a partir
de um determinado comando o circuito True / Complement, onde a sada corresponde
prpria entrada ou ao complemento a 2 da mesma.
Centro Tecnolgico
Aplicando a proposta do circuito True / Complement para o caso do subtrator genrico de 4

bits, chega-se ao seguinte circuito:
Centro Tecnolgico
Ampliando esta idia, pode-se construir o circuito de um somador / subtrator genrico, para
4 bits, operando em C2, com uma varivel de controle para selecionar qual a operao que
se deseja realizar.
Y = 5 bit da soma ou sinal da

subtrao
Pequenas lgicas internas:
C
0
0
1
1
C4
0
1
0
1
Cx
0
0
0
1
Y
0
1
1
0
Cx = C. C4 (Controle do segundo True / Complement)

Y = C C4
Centro Tecnolgico

Seguindo a mesma linha de raciocnio adotada para a construo das diversas etapas do
subtrator em C2 e analisando a teoria de subtrao com a tcnica em C1, os diversos
circuitos de subtrator de 4 bits em C1 e somador / subtrator em C1 so os abaixo
apresentados.
Subtrator binrio para 2 nmeros de 4 bits, operando em C1 e considerando M > S.
(sempre vai ocorrer estouro, que dever ser somado ao resultado)
Subtrator acima, considerando M S
* O Circuito abaixo tem um erro. Qual ser ?
Centro Tecnolgico
Subtrator geral de 4 bits em C1
Somador / subtrator genrico em C1.
Centro Tecnolgico
2.2.8- ULA Unidade Lgica e Aritmtica

A ULA um circuito lgico inteiramente combinacional (isto , consiste em portas
sem realimentao e sem flip-flops)
Ela torna disponvel em um nico chip a realizao de diferentes operaes lgicas e
aritmticas, como soma, subtrao, incremento, ou, e, ou-exclusivo, etc...
A operao de uma ULA tpica (de 4 bits) a seguinte:
A0, A1, A2, A3 e B0, B1, B2, B3 -> entradas
Cn -> carry de entrada (indica vai-um no nvel 0)
M -> funo lgica (1) ou aritmtica (0)
F0, F1, F2, F3 -> sadas
Cn+4 -> carry de sada (indica se vai-um no nvel 0)
S0, S1, S2, S3 -> seleo de funo
Quando a unidade utilizada para soma e a velocidade importante, pode-se ligar
na unidade (ULA) a VUA (vai-um antecipado), normalmente aplicada em computadores de
grande porte. Esta adaptao com a VUA visa reduzir a sria limitao de velocidade que
resulta no fato de o vai-um ter que se propagar, em seqncia, atravs de um somador aps
o outro. Para aumentar a velocidade dos somadores, aplica-se o princpio do vai-um
antecipado. Neste mtodo, antecipa-se quando e onde um vai-um seria gerado e circuitos
adicionais so usados para gerar o vai-um mais diretamente do que atravs da propagao
do vai-um vindo de estgios anteriores.
2.3- Circuitos Conversores de Cdigo

Freqentemente, informao disponvel em forma codificada deve ser traduzida
para um cdigo diferente.
O circuito lgico que realiza esta traduo chamado de conversor de cdigo.
Centro Tecnolgico
2.3.1- Apresentao de alguns cdigos

De modo geral, os cdigos podem ser classificados em:
Ponderados -> Peso
Ordenados
Cdigos Ponderados:
a) Binrio Natural ou cdigo 8421
B3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
a contagem natural em
binrio
15
OBS: Existe a possibilidade de fazer a representao da um dgito decimal usando sempre

4 bits. Nesse caso, o cdigo gerado um caso especfico do binrio natural, j que com 4
bits no possvel representar os correspondentes decimais de 10 a 15, nem qualquer outro
acima destes. Este cdigo chamado BCD ou NBCD.
BCD Decimal Codificado em Binrio

1985
0001 1001 1000 0101
Centro Tecnolgico
BCD em 8421 ou NBCD

8
0
0
0
0
0
0
0
0
1
1
0 0 0 1 0
4
0
0
0
0
1
1
1
1
0
0
0
2
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
Igual ao binrio
natural
9
10
b) Outros cdigos ponderados: 7421, 2421, 5211, etc...

-
o cdigo 8421 o nico que no apresenta multiplicidade de soluo para

um mesmo nmero.
Ex:
4
0
0
0
0
0
1
0
1
0
3
0
0
0
1
0
0
1
0
1
2
0
0
1
0
1
0
0
0
1
1
0
1
0
0
1
0
1
1
0
3
4
5
Cdigos Ordenados:
c) Cdigos Gray
-
a principal caracterstica que de um n a outro (anterior ou posterior)

apenas varia um bit.
No cdigo Gray, os 2 primeiros correspondentes decimais a zero e um so

representados normalmente. Os dois nos seguintes, so expressos do seguinte
Centro Tecnolgico
modo: um espelho representado por uma linha tracejada colocada debaixo

dos primeiros 2 bits, gerando uma reflexo destes. Depois o dgito 0
acrescentado acima do espelho e o dgito 1 acrescentado abaixo do espelho e
assim sucessivamente.
Gray Natural
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 0
1 0 1 0
1 0 1 1
1 0 0 1
1 0 0 0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
Gray BCD
0
0
0
0
0
1
0
1
1
1
1
1
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
1
Mapa de Karnaugh para Gray Natural

O cdigo Gray o cdigo utilizado para construo do Mapa de Karnaugh e
por este motivo que quando a numerao dos quadrculos no Mapa, feita
atravs do cdigo binrio, ela no segue uma seqncia correta. J, se a
numerao fosse realizada utilizando o cdigo Gray, os quadrculos seriam
numerados seqencialmente, conforme pode ser observado abaixo:
00
01
11
10
00
0
1
2
3
01
7
6
5
4
11
8
9
10
11
10
15
14
13
12
Centro Tecnolgico
d) Cdigo excesso 3 Ex-3 NBCD

-
a transformao do n decimal no binrio correspondente, somando-se a

este trs unidades.
N
0
0
0
0
0
0
0
0
1
1
B
0
0
0
0
1
1
1
1
0
0
C
0
0
1
1
0
0
1
1
0
0
D
0
1
0
1
0
1
0
1
0
1
0
1
2
3
4
5
6
7
8
9
Ex-3 NBCD
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
interessante por 2 motivos:

- Porque no aparece 0000 e 1111, que podem ser confundidos com linha aberta,
ou curto-circuito.
- auto-complementar a 9.
Centro Tecnolgico
2.3.2- Exemplo de Conversores de cdigo

Ex: 1) Projete um conversor de NBCD -> Gray BCD
B3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
NBCD
B2 B1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Gray BCD
G3 G2 G1 G0
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
irrelevantes
G3 = B3
G2 = B3 + B2
G1 = B2 B1
G0 = B1 B0
G3 00 01 11 10
00
X 1
01
X 1
11
X X
10
X X
G2 00 01 11 10
00
1 X 1
01
1 X 1
11
1 X X
10
1 X X
G1 00 01 11 10
00
1 X
01
1 X
11 1
X X
10 1
X X
G0 00 01 11 10
00
X
01 1 1 X 1
11
X X
10 1 1 X X
2) Projetar um conversor de Gray BCD para NBCD
Gray BCD
G3 G2 G1 G0
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
B3
0
0
0
0
0
0
0
0
1
1
NBCD
B2 B1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
B3 = G3
B0
0
1
0
1
0
1
0
1
0
1
B2 = G3 G2
ou
B2 = G3 G2 -> sem usar

o irrelevante
B2 00 01 11 10
00
1
X
01
1
X
11
1 X X
10
1 X X
Centro Tecnolgico
B1 00 01 11 10
00
1
X
01
1
X
11 1
X X
10 1
X X
B1 = G2 G1 + G3 G2 G1
B1 = G3 G2 G1 + G3 G2 G1 = G3 (G2 G1)
Sem usar o irrelevante

Os irrelevantes agora so a continuao da tabela GRAY
B0 00 01 11 10
00
1
X
01 1
1 X
11
1 X X
10 1
X X
B0 = G3 G2 G1 G0
(todas as posies com n mpar de variveis _______ )
3) Projetar um conversor GRAY NBCD selecionvel.

Arbitrar que
C = 0 -> converte de GRAY para BCD

C = 1 -> converte de BCD para GRAY
C
Y3
Y2
Y1
Y0
X3
X2
X1
X0
B3 = G3 X3 = Y3
B2 00 01 11 10
00
1
X
01
1
X
11
1 X X
10
1 X X
G2 00 01 11 10
00
1 X 1
01
1 X 1
11
1 X X
10
1 X X
B1 00 01 11 10
00
1
X
01
1
X
11 1
X X
10 1
X X
B0 00 01 11 10
00
1
X
01 1
1 X
11
1 X X
10 1
X X
G1 00 01 11 10
00
1 X
01
1 X
11 1
X X
10 1
X X
G0 00 01 11 10
00
X
01 1 1 X 1
11
X X
10 1 1 X X
Centro Tecnolgico
X2 = Y3Y2 + Y3Y2
X1 = Y3Y2Y1 + Y3Y2Y1
X2 = Y2 Y3
X1 = Y3 (Y1 Y2)
B0 = G3 G2 G1 G0
G0 = B1 B0
X0 = (Y1 Y0)C + (Y3 Y2
Y1 Y0)C
X0 = Y1 Y0 (Y3 Y2)C
X3
Y3
X2
Y2
Y1
X1
Y0
X0
C
Outra soluo mais simples para X0:
C Y3 Y2 Y1 Y0
X0
Centro Tecnolgico
4) Conversor BCD para 7 segmentos

Utilizao do Decoder/Driver 9368 e do Display de 7 segmentos
FND 500
FND 560
Display de 7 segmentos:
F
E
G
D
B
C
Geralmente cada filamento um LED.
S conduz quando polarizado diretamente
Conversor BCD/7 segmentos

Cada segmento do display
O projeto do conversor BCD para 7 segmentos objeto de exerccio para o aluno.
Centro Tecnolgico
2.4- Codificadores / Decodificadores
So circuitos que efetuam a passagem de um determinado cdigo para outro assim como os
conversores de cdigo, porm eles possuem caractersticas especficas.
2.4.1- Decodificadores
Os decodificadores constituem um tipo de conversor de cdigo que apresentam a
caracterstica de que para cada entrada, somente uma sada ativada. Isto significa que uma
das sadas sempre ser diferenciada das outras. (Ex.: uma sada estar em nvel lgico 1 e as
outras estaro em 0, ou vice-versa).
O decodificador composto apenas por portas AND, se cada sada for ativada atravs de
nvel lgico 1.
Decodificador 1 alto de N (endereados)

Este circuito possui N sadas, das quais uma (a selecionada) sempre em 1 (nvel lgico alto)
e as demais em 0 (nvel lgico baixo).
Ex.: 1 alto de 2
C
0
1
X1 X0
0 1
1 0
1
=C
=C
x
x
Ex.: 1 alto de 4
C1 C0 X3 X2 X1 X0
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0
Para facilitar, o endereamento feito para a varivel de nmero igual ao valor de controle.
Centro Tecnolgico
Ex.: C1C0 10 (=2) enderea a sada X2.
= c1.c
= c1.c0
= c1 .c0
= c1 . c0
x
x
x
x
10
Decoder 7442 trabalha de forma anloga porm inversa. Trata-se de um

decodificador 1 baixo de 10, a sada endereada atravs de um zero.
Centro Tecnolgico
2.4.2- Codificadores
Os codificadores executam a funo inversa em relao aos decodificadores; isto , operam
com cdigos de entrada que tm a caracterstica de, em qualquer momento, apresentar uma
entrada com nvel lgico diferente de todas as demais.
Muitas vezes as entradas de um codificador so as sadas de um decodificador.
Ex.: (arbitrariamente)
I0 I1 I2 A3
1
1
1
0
1 1
A2
1
1
0
A1
0
0
1
A0
1
1
1
Considerando que o cdigo de entrada acima, s tem cada varivel verdadeira em uma
nica situao e todas as demais combinaes em que esta varivel pudesse ser verdadeira
so irrelevantes (j que no existem), as funes de sada podero ser constitudas apenas
por portas OU, como apresentado abaixo:
A3c = I0c + I2C
A2c = I0c + I1c
A1c = I2c
A0c = I0c + I1c + I2c
2.4.3- Conversor de Cdigo a partir de Decodificador/Codificador

Uma outra maneira de se gerar um conversor de cdigo, sem seguir os passos de um
circuito combinacional padro, fazendo uma associao de decodificador com
codificador.
Neste caso, em uma converso de um cdigo A para um outro cdigo B, escolhe-se um
cdigo intermedirio C, onde apenas uma varivel seja diferenciada das demais, a cada
instante, que far o papel de decodificador, de A para C e de codificador de C para B.
Se o cdigo C escolhido tiver apenas uma varivel verdadeira, a cada instante, o circuito
ser constitudo de um conjunto de ands (decodificador) associado a um conjunto de ors
(codificador).
Centro Tecnolgico
2.5- Multiplexadores / Demultiplexadores

2.5.1- Multiplexadores
Os multiplexadores so circuitos que podem ser aplicados de duas maneiras distintas:
Como seletores de canal
Como geradores de funo
2.5.1.1- Mux como Seletor de Canal

O multiplexador, como seletor de canal, utilizado para selecionar dentre vrias
entradas uma para ser ligada sada.
Uma chave de n posies controlvel que permite a passagem de somente uma entrada
para a sada representa bem a funo do multiplexador: (Ex.: seletor de canal de
televises antigas).
I
.
.
.
I
8
SELEO
Estrutura lgica de um MUX de 2 canais por 1 linha:
0 X=A0
Ch
1 X=A1
A1 A0 Ch X
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
A1 A0
00
Ch
0
1
01
10
11
1 1
1 1
A0 .Ch + A1 . Ch
Centro Tecnolgico
Estrutura lgica de um MUX 4 canais por 1 linha.
4 entradas
requerem 2
bits para
selecionar
Estrutura lgica de um MUX 4 canais por 2 linhas MUX 4 x 2

(utilizado para um endereamento de palavras com n bits no caso a seguir,
n=2 , palavra esta situada em um nico endereo).
S1 S0
0 0
0 1
1 0
1 1
B0
B1
B2
B3
A0
A1
A2
A3
Centro Tecnolgico
Estrutura lgica de um MUX 16 canais por 1 linha (a partir de MUXs 4x1)
Canais
0a3
Serviro como entradas de seleo

mais significativas (S3 S2)
678
Canais
4a7
Canais
8 a 11
Y= A0 S3S2S1S0 = 0000
Y= X2 S3S2S1S0 = 1000 (canal 8)
Canais
12 a 15
Centro Tecnolgico
MUX 4x1 (74153 do laboratrio)

(efetivamente sua construo de um MUX 4x2)
1G e 2G
terminais de controle
ENABLE (habilita).
Ativas quando em baixa.
Permite sada tri-state.
Centro Tecnolgico
2.5.1.2- Mux como Gerador de Funo

O Multiplexador pode ser usado no s para selecionar uma linha dentre um nmero de
linhas, mas tambm para gerar uma funo lgica arbitrria de variveis
selecionveis.
Ou seja, pode ser utilizado para montar qualquer circuito combinacional. Para isto,
basta gerar a tabela verdade do circuito que se deseja.
Voltando ao MUX original 4x1
G0
G1
G2
G3
Supondo que no existissem as linhas de entrada I0 I3. neste caso as linhas de

entrada de seleo das portas AND seriam exatamente as necessrias para gerar
todos os mintermos das variveis S1S0.
A porta G0 gera m0 ( S 1.S 0 ), a porta G1 gera m1 ( S 1. S 0 ), etc. Pensando agora nas
entradas I0,... , I3 como entradas habilitadoras.
Se I0=0 a sada de G0 ser 0 independente de S0 e S1, no entanto se I0=1, a sada G0 ser
igual a S 1.S 0 e assim sucessivamente.
Assim, as quatro portas AND habilitadas pelas entradas correspondentes I0, ..., I3 geram
os quatro mintermos das variveis de seleo e a sada lgica a soma lgica dos
mintermos selecionados.
Centro Tecnolgico
Ex: Gerar com um MUX 8x1, a funo

W = B.C. + A.B.C + A.B.C
W = B.C.( A + A) + A.B.C + A.B.C
W = AB.C. + ABC + A.B.C + A.B.C
{
{
{
{
m7
m3
m2
m4
Com um MUX 8x1 (formado a partir de 4x1s)
W=
Centro Tecnolgico
Pensando nas variveis B e C como entradas de seleo e A como uma varivel livre,
possvel gerar a mesma funo W a partir de um MUX 4 x 1.
Centro Tecnolgico
2.5.2- Demultiplexadores
O DEMUX proporciona o direcionamento de um dado de entrada para a entre n linhas
de sada.
Demux 1x4
Situao que serve como

exemplo:
5 linhas telefnicas; de
acordo com o endereo
selecionado a origem vai
se interligar com 1 dos 4
destinatrios.
A estrutura similar a de um decodificador com a modificao que cada porta tem uma
entrada adicional, que a mesma para todas as portas.
Dependendo do endereo requerido pelos bits de endereo S1S0, o dado de entrada ser
dirigido a um ou outro destino.
Filosoficamente, o decodificador e o DEMUX so bem diferentes, j que o primeiro
tem como objetivo principal distinguir uma sada das demais, enquanto que o ltimo,
objetiva direcionar o dado de entrada para uma das sadas, permitindo inclusive, que
todas as sadas tenham o mesmo valor lgico.

Eletrônica - Apostila - Eletrônica Digital

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Eletrônica - Apostila - Eletrônica Digital

Enviado por

Direitos autorais:

Formatos disponíveis

Centro Tecnolgico

UNIVERSIDADE FEDERAL FLUMINENSE

(CURSO DE ENGENHARIA DE TELECOMUNICAES DA UFF)

(CURSO DE BACHARELADO EM INFORMTICA DA UFF)

Parte 2 Circuitos Combinacionais

Diferentemente dos sistemas analgicos, nos digitais, o valor real da corrente no

Histrico: Dos componentes eletrnicos aos Sistemas Digitais

At 1955 os sistemas eram baseados em diodos semicondutores e vlvulas

relativamente pouca potncia;

vlvulas: grandes (vrios centmetros), dissipando grandes potncias

A maioria dos componentes compunha portas a base de diodos e resistores, mas

At 1965 os semicondutores eram encapsulados individualmente.

Fabricados atravs da aplicao repetida de certos processos fsicos e

Dispositivo na superfcie do silcio da ordem de mcrons

A maior parte da dimenso de um dispositivo encapsulado

Por volta de 1965 iniciou-se uma srie de progressos tecnolgicos que

No incio da dcada de 80 os chips j atingem o ponto de se obter um

Nos dias de hoje, os C.I.s tornaram-se indispensveis, pois com sua

1.2- Escala de Integrao

portas ou componentes encapsulados em um

mesmo chip os C.I.s comercialmente disponveis so classificados em:

SSI small scale integration (baixa escala de integrao)

MSI medium scale integration (integrao em mdia escala)

LSI large scale integration (integrao em larga escala)

VLSI very large scale integration (integrao em muita larga escala)

ULSI ultra large scale integration (integrao em ultra larga escala)

A conveno adotada para a composio de cada uma dessas escalas a seguinte:

SSI at 12 portas ou at 99 componentes.

MSI de 13 a 99 portas ou de 100 a 9999 componentes.

LSI de 100 a 9999 portas ou de 10.000 a 99.999 componentes.

VLSI de 10.000 a 99.999 portas ou de 100.000 a 999.999 componentes.

ULSI acima de 100.000 portas

1.3- Famlias lgicas - Principais caractersticas das famlias lgicas

Principais caractersticas das famlias lgicas

a) Atraso de propagao e tempo de comutao

Fan-in o nmero total de entradas da porta lgica

Em qualquer um dos nveis a fonte deve satisfazer os requisitos de corrente

At uma determinada poca, os C.I. eram encapsulados de um dos 2 modos

dual in lim package - DIP

Flat pack o mais compacto e destinado a ser permanentemente soldado

2- Circuitos Combinacionais Bsicos

construo da tabela verdade

obteno da funo simplificada

S = A B + C D + B C = A+B + C+D + B+C

S = A+B + C+D + B+C

representao por diagrama de portas

2.2- Somadores e Subtratores

2.2.1- Meio somador (Half-Adder)

Partindo do padro de circuitos combinacionais, os passos para a gerao do Meio Somador

construo da tabela verdade

Outra forma possvel de representao por portas:

2.2.2- Somador Inteiro (Full-Adder)

Seguindo todos os passos do padro de circuitos combinacionais, tem-se:

S n = A nB nC n-1 + A nB nC n-1 + A nB nC n-1 + A nB nC n-1

S n = A n (B nC n-1 + B nC n-1) + A n (B nC n-1 + B nC n-1)

OU EXCLUSIVO sempre gera a soma

ABC + ABC + ABC + ABC

ABC + ABC + ABC + ABC

2.2.3- Somador Inteiro a partir de Meio somador

E o circuito do F.A. pode ser construdo da forma mais reduzida abaixo.

2.2.4- Somador de 4 bits

forma de CI, de nmero 7483.

C3 = B3B2 + B3B0 + B3B1 + B3B2B1B0

C2 = B2B1B0 + B2B0 + B2B1