Escolar Documentos
Profissional Documentos
Cultura Documentos
SISTEMAS DE CONMUTACIN DE
PAQUETES
INTRODUCCIN
5.
6.
ARQUITECTURAS DE CONMUTACIN
1. Introduccin
Modo Datagrama
1. Introduccin
Diagrama de nodo conmutador
1
N
N-1
2
3
01
1
2
voltios
IR
IR
bits
----1001
registro
CPUs
registro
1
2
IR
registro
Buffers de
entrada
Buffer
central
K
N
Buffers de
salida
INTRODUCCIN
3.
4.
MULTIPLEXORES ASNCRONOS
5.
6.
ARQUITECTURAS DE CONMUTACIN
2. Sistemas de colas
sistema
C
O
R
cola
servidor
A: Proceso de llegadas
B: Distribucin del tiempo de servicio
M: Markov. Intervalos de tiempo exponenciales: proceso de llegadas de
Poisson, tiempos de servicio distribuidos exponencialmente
D: Determinista. Intervalos de tiempo constantes
G: General. Distribucin arbitraria de los intervalos de tiempo
N: Nmero de servidores
K: Capacidad del sistema = N servidores + tamao de la cola
S: Tamao de la poblacin
X: Disciplina de la cola (FIFO)
2. Sistemas de colas
Parmetros:
N: Nmero medio de unidades dentro del sistema
NQ: Nmero medio de unidades en cola
NS: Nmero medio de unidades en servicio = TC
T: Tiempo medio de estancia en el sistema
W: Tiempo medio de espera en cola
1/: Tiempo medio de servicio
PQ: Probabilidad de que una peticin sea encolada
N = NQ + N S
T =W +
2. Sistemas de colas
Ejemplo
UNIDAD
LLEGADA
1/
SALIDA
N(t)
NS(t)
NQ(t)
W:
1/:
T:
N:
NS:
NQ.
PQ:
t
8
2. Sistemas de colas
Condicin de estabilidad:
O = C =
R = 0
<
Si hay m servidores
<1
E[t s2 ]
W=
2 (1 )
var[t s ] E[t s2 ] E[t s ]2
=
C =
2
E[t s ]
E[t s ]2
2
ts
W=
2 (1 )
1 + Ct2s E[t s ]2
N = T
NS =
N Q = W
10
m2 = E[t ] =
2
s
E[t s2 ]
2
=
W=
=
2 (1 ) 2 2 (1 ) (1 )
1
T =W + =
+ =
(1 ) (1 )
N = T =
(1 )
1
11
2
N Q = W =
=
(1 ) 1
N S = TC =
<1
12
1
t s = cte = E[t s ] = E[t ] =
2
s
E[t s2 ]
=
W=
=
2 (1 ) 2 2 (1 ) 2 (1 )
T =W +
N = T
13
INTRODUCCIN
5.
6.
ARQUITECTURAS DE CONMUTACIN
14
3. Multiplexores asncronos
1 pps
2 pps
v
v
v
v
C bps
N pps
= i
i =1
L constante M/D/1
L exponencial M/M/1
L general M/G/1
L
C
= ts =
L
C
15
INTRODUCCIN
5.
6.
ARQUITECTURAS DE CONMUTACIN
16
1
1i
N-1
=
j =1
i
j
j =1
o
j
i
1
i2
o2 = 2 1i + 2 i2 + + 2 iN
iN
..
oN = N 1i + N i2 + + N iN
N
17
Una red de colas es un sistema donde existen varias colas y los paquetes van
fluyendo de una cola a otra
En las redes abiertas los paquetes entran por un extremo de la red (el nodo
origen) y salen por otro (el nodo destino) tras recibir el servicio demandado
Teorema de Jackson: En las redes abiertas de colas si las tasas de llegada a
los nodos y los tiempos de servicio son variables aleatorias independientes
(proceso de llegadas de Poisson y tiempos de servicios exponenciales), entonces
los nodos pueden modelarse independientemente unos de otros como colas
M/M/1
3
18
INTRODUCCIN
5.
6.
ARQUITECTURAS DE CONMUTACIN
19
20
21
23
IEEE 802.3 (ao 1983): 10BASE5 10 Mbit/s sobre cable coaxial grueso
(thicknet). Longitud mxima del segmento 500 metros
802.3a (ao 1985): 10BASE2 10 Mbit/s sobre cable coaxial fino (thinnet).
Longitud mxima del segmento 185 metros
802.3i (ao 1990): 10BASE-T 10 Mbit/s sobre par trenzado no blindado (UTP).
Longitud mxima del segmento 100 metros
802.3j (ao 1993): 10BASE-F 10 Mbit/s sobre fibra ptica. Longitud mxima del
segmento 1000 metros
802.3u (ao 1995): 100BASE-TX, 100BASE-T4, 100BASE-FX Fast Ethernet a 100
Mbit/s con auto-negociacin de velocidad
802.3z (ao 1998): 1000BASE-X Ethernet de 1 Gbit/s sobre fibra ptica
802.3ab (ao 1999): 1000BASE-T Ethernet de 1 Gbit/s sobre par trenzado no
blindado
802.3ae (ao 2003): 10GBASE-SR, 10GBASE-LR Ethernet a 10 Gbit/s sobre fibra
ptica
Con 10 Gigabit Ethernet se comienza a difuminar la frontera entre las Redes de
rea Local y las redes de transporte
De hecho, los objetivos de 10 Gigabit Ethernet son los de proporcionar servicios
de transporte (backbone) a las redes LAN actuales
24
Son dispositivos inteligentes que permiten conectar tanto LAN iguales como
heterogneas. Operan en la capa de enlace de datos
Supongamos que utilizamos un puente para conectar las LAN A y B:
Acepta las tramas dirigidas a la LAN B y usa el protocolo de la red B para retransmitir estas tramas
25
Reenvo de tramas
Un puente mantiene una base de datos para cada puerto conectado a una LAN.
La base de datos indica las direcciones de las estaciones a las que hay que dirigir
la trama por ese puerto
Cuando se recibe una trama el puente decide si se reenva de la siguiente
manera:
Busca en la base de datos si la estacin a la que va dirigida la trama
aparece en algn puerto, excepto por aquel por el que acaba de llegar
Si la estacin aparece en algn puerto y no est bloqueado (parte del
proceso de resolucin de bucles, se ver mas adelante) se transmite por ese
puerto
Si la estacin no aparece en ningn puerto, se retransmite por todos los
puertos excepto por el que acaba de llegar. Esto es parte del proceso de
aprendizaje que veremos a continuacin.
26
28
29
32
34
Formato de la trama
Cabecera 802.1Q:
3 bits: prioridad de la trama Ethernet (0...7)
1 bit: CFI (Canonical Format Indicator). A 1 si existen otros campos de
opciones presentes
12 bits: VLAN ID. Identificador de VLAN a la que pertenece esta trama
(VLAN a la que pertenece el usuario que ha generado esta trama)
35
38
39
40
41
42
Apilar las VLANs, para distinguir una VLAN cliente (C-VLAN) de una
VLAN de servicio (S-VLAN), permite a una red de un proveedor
administrar sus propio espacio de VLANs mientras se transportan otras
VLANs de redes cliente de forma transparente
Sin embargo, todava permanecen dos problemas de escalabilidad:
Slo se le proporcionan al proveedor 4096 VLANs de servicio
Aunque las C-VLAN son aisladas del dominio del proveedor, el
direccionamiento MAC todava es visible dentro del espacio S-VLAN,
por lo que los conmutadores del proveedor necesitan aprender y
reenviar las direcciones de los clientes
43
44
45
protection path
El working path es el camino principal tomado por las tramas en una
operacin normal
El protection path es un camino de backup tomado por las tramas en
caso de que el camino principal se rompa
47
48
INTRODUCCIN
5.
6.
ARQUITECTURAS DE CONMUTACIN
49
6. Arquitecturas de conmutacin
Tipos de conmutadores:
50
6. Arquitecturas de conmutacin
Conmutadores con colas a la entrada
Los paquetes son almacenados en las colas de entrada a medida que van
llegando
Posteriormente son encaminados hacia sus respectivos puertos de salida
mediante una matriz de conmutacin sin bloqueo (por ejemplo, crossbar)
El planificador (scheduler) es el encargado de decidir cules de los paquetes
ubicados en la cabecera de la cola se conmutarn.
Scheduler
Output ports
Input ports
1
2
1
Matriz de conmutacin
Sin bloqueo
(crossbar)
51
6. Arquitecturas de conmutacin
Conmutadores con colas a la entrada
1
3
Cuando la carga de las lneas de entrada alcanza este valor, el sistema se hace
inestable
La velocidad de la memorias coincide con la capacidad de los enlaces de
entrada/salida
Caudal a la salida
0,7
0,6
0,5
0,4
0,3
0,2
0,1
0
0
0,2
0,4
0,6
0,8
52
6. Arquitecturas de conmutacin
Conmutadores con colas a la salida
Los paquetes son encaminados hacia sus respectivos puertos de salida mediante
una matriz de conmutacin sin bloqueo (por ejemplo, crossbar) capaz de operar
a una velocidad N veces superior a la capacidad de los enlaces de entrada/salida
Posteriormente, los paquetes son almacenados en las colas de salida. stas debe
ser capaces de operar a una velocidad N veces superior a la capacidad de los
enlaces de entrada/salida
El planificador no es necesario
Constituyen los sistemas de conmutacin ptimos; es decir, ninguna arquitectura
de conmutacin tiene mejores prestaciones que sta
N matrices en paralelo
Output ports
Input ports
1
2
1
Matriz de conmutacin
Sin bloqueo
(crossbar)
W=
N 1
N 2(1 )
53
6. Arquitecturas de conmutacin
Conmutadores Virtual Output Queue (VOQ)
Paquetes dirigidos al O1
Paquetes dirigidos al O2
Zona
ON
Zona
O2
Zona
O1
Paquetes dirigidos al ON
54
6. Arquitecturas de conmutacin
Conmutadores Virtual Output Queue (VOQ)
Output ports
Input ports
1
1
Matriz de conmutacin
Sin bloqueo
(crossbar)
55