Você está na página 1de 105

Ministrio da Educao

Universidade Tecnolgica Federal do Paran


Departamento Acadmico Eletrotcnica
Projeto de Concluso de Curso
Alexandre Brito da Silva
Flvio Aparecido dos Reis
Giovani Idivan Manosso

PROJETO E IMPLEMENTAO DE UMA FONTE GERADORA DE


AFUNDAMENTO DE TENSO, ENSAIADA SOB A CARGA DE UM INVERSOR DE
FREQUNCIA

CURITIBA
2009

Alexandre Brito da Silva


Flvio Aparecido dos Reis
Giovani Idivan Manosso

PROJETO E IMPLEMENTAO DE UMA FONTE GERADORA DE


AFUNDAMENTO DE TENSO, ENSAIADA SOB A CARGA DE UM INVERSOR DE
FREQUNCIA

Trabalho de graduao apresentado na disciplina


de Projeto Final 2 do curso de Engenharia
Industrial

Eltrica

Eletrotcnica

Universidade Tecnolgica Federal do Paran.


Orientador: Prof. Eduardo Romaneli, Dr. Eng.

CURITIBA
2009

da

TERMO DE APROVAO

Alexandre Brito da Silva


Flvio Aparecido dos Reis
Giovani Idivan Manosso

PROJETO E IMPLEMENTAO DE UMA FONTE GERADORA DE


AFUNDAMENTO DE TENSO, ENSAIADA SOB A CARGA DE UM INVERSOR DE
FREQUNCIA
Trabalho

de

Graduao

aprovado

como

requisito parcial para a obteno do ttulo de


Engenheiro

Eletricista

pela

Tecnolgica Federal do Paran.

Banca examinadora:

Prof. Eduardo Flix Ribeiro Romaneli, Dr. Eng.


Universidade Tecnolgica Federal do Paran

Prof. Antnio Carlos Pinho, Dr. Eng


Universidade Tecnolgica Federal do Paran

Prof. Walter Cruz Sanchez, Dr. Eng


Universidade Tecnolgica Federal do Paran

Universidade

Dedicamos este trabalho Deus, que o


Senhor de todas as coisas. Sem Ele nada
possvel, mas graas a Ele, que nos deu foras
para chegar at aqui, este trabalho est
concludo.

AGRADECIMENTOS

Agradecemos a todos os professores que tivemos a honra de sermos alunos, desde a infncia,
at os professores da Universidade Tecnolgica Federal do Paran, por compartilhar conosco
os seus conhecimentos, proporcionando a nossa entrada em uma Universidade de renome e a
nossa formao como profissionais.
Agradecemos aos pais, que sempre estiveram ao nosso lado nesta caminhada, nos apoiando e
incentivando.
Agradecemos aos familiares pelo apoio e pela confiana que nos foram depositadas.
Agradecemos aos nossos amigos de faculdade, pois sempre estivemos dando apoio uns aos
outros na nossa jornada estudantil. Sobretudo as pessoas que cursaram a maior parte da
faculdade junto conosco e passaram noites e noites em claro fazendo trabalhos.
Agradecemos aos grandes amigos que fizemos ao longo do tempo, pelos anos de amizade
sincera e pela presena em todos os momentos importantes de nossas vidas.
E, agradecemos as namoradas, que nos apoiaram muito nos anos em que estivemos juntos,
tanto pelas suas companhias, pelos seus conhecimentos, sobretudo, por estarem ao nosso lado
nos momentos de dificuldade ao longo da graduao.

Educao aquilo que fica


depois que voc esquece o
que a escola ensinou.
Albert Einstein

RESUMO
A simulao com afundamentos de tenso para ensaios no destrutivos de diferentes
equipamentos, como eletroeletrnicos, conversores e rels estticos, importante, pois uma
forma de verificar a sensibilidade destes quando sujeitos a esse distrbio, que ocorre
frequentemente na rede eltrica.
A presente monografia prope um projeto e implementao de uma fonte geradora de
afundamentos de tenso para que, possivelmente, possam ser realizados os ensaios de
imunidade nos equipamentos. A topologia de um conversor CC-CA com modulao senoidal
foi utilizada para a gerao da senide de sada da fonte geradora de afundamentos de tenso.
So apresentados detalhes a respeito da simulao, atravs do programa Multisim,
para o total entendimento do conversor CC-CA. Utilizou-se a linguagem de programao
LabVIEW para o desenvolvimento de um programa o qual comanda, atravs de uma senide
de referncia, o conversor. Este sinal gerado atravs de uma placa de aquisio do fabricante
National Instruments. Posteriormente so evidenciados detalhes de projeto e construo do
conversor CC-CA senoidal com potncia de 1000W. Por fim, apresenta-se o prottipo
construdo e os resultados alcanados com sua experimentao.
Palavras-chave: Afundamentos de Tenso, conversor CC-CA, senoidal, LabVIEW.

ABSTRACT
The simulation with Voltage Sags to non-destructive tests of different equipments,
such as electronics, converters and relays, it is important because it is a way to check the
equipments sensibility.
This article proposes a project and implementation of a Voltage Sag Generator, to
make some tests for immunity in equipments. The topology of a DC-AC converter with
sinusoidal modulation has been used to generate the sinusoidal output of the Voltage Sag
Generator.
The simulation has been done through Multisim software to the comprehension about
DC-AC converter. The sinusoidal reference to the control of DC-AC converter has been
developed using the LabVIEW programming language. This signal is generated by a National
Instruments acquisition board. And, finally, the construction details and results obtained with
this prototype are shown.
Keywords: Voltage Sags, DC-AC converter, sinusoidal, LabVIEW.

LISTAS DE FIGURAS
Figura 2.1 Exemplo de uma curva CBEMA..............................................................13
Figura 2.2 - Topologia do conversor CC-CA em Ponte Completa...............................14
Figura 2.3 Modulao PWM senoidal a) a dois nveis e b) a trs nveis de tenso de
sada ..........................................................................................................................................15
Figura 2.4 Primeira etapa semiciclo positivo .........................................................16
Figura 2.5 - Segunda etapa com tenso nula sobre o filtro de sada.............................17
Figura 2.6 - Terceira etapa de operao igual primeira...........................................18
Figura 2.7 - Quarta etapa de operao do semiciclo positivo.......................................18
Figura 2.8 - Primeira etapa do semiciclo negativo .......................................................19
Figura 2.9 - Segunda etapa do semiciclo negativo .......................................................20
Figura 2.10 - Terceira etapa de operao repete a primeira..........................................20
Figura 2.11 - Quarta etapa do semiciclo negativo ........................................................21
Figura 2.12 - Principais formas de onda do inversor em ponte completa ....................21
Figura 3.1 Frequncia de operao das chaves semicondutoras................................25
Figura 3.2 Topologia do retificador de entrada .........................................................28
Figura 3.3 Topologia do filtro L0C0 ...........................................................................29
Figura 3.4 Slew rate para o amplificador operacional LM311 ..................................33
Figura 3.5 Funcionamento da porta not com histerese ..............................................33
Figura 3.6 Soft-start implementado atravs do LabVIEW. ........................................34
Figura 3.7 - Viso geral do circuito simulado. .............................................................36
Figura 3.8 - Circuito gerador do PWM a 3 nveis. .......................................................37
Figura 3.9 - Sinais do PWM a trs nveis, enviados s chaves semicondutoras...........38
Figura 3.10 Tenso de sada sem o filtro LC.............................................................38
Figura 3.11 Tenso de sada com o filtro LC ............................................................39
Figura 4.1 - Senide gerada atravs da porta paralela (LPT1). ....................................41
Figura 4.2 - Placa de aquisio NI................................................................................42
Figura 4.3 - Fluxograma referente ao programa gerador da senide de referncia ao
afundamento. ............................................................................................................................43
Figura 4.4 - Painel de interface com usurio ................................................................44
Figura 4.5 - Viso geral do cdigo de programao.....................................................46
Figura 4.6 - Stacked sequence structure .......................................................................47

Figura 4.7 - Bloco para separao dos segundos em inteiros e fracionrios ................47
Figura 4.8 - Varivel de incio do afundamento e case structure.................................48
Figura 4.9 - Diagrama de blocos referente ao afundamento de tenso com tempo
menor do que 1 segundo...........................................................................................................49
Figura 4.10 - Cdigo de programao interno SubVI referente gerao de senides
menores do que um segundo ....................................................................................................49
Figura 4.11 - Gerador de forma de onda senoidal ........................................................50
Figura 4.12 - Diagrama de blocos referente ao afundamento de tenso com tempo
maior do que 1 segundo............................................................................................................50
Figura 4.13 - Cdigo de programao interno SubVI referente gerao de senides
maiores do que um segundo .....................................................................................................51
Figura 4.14 - Gerador de onda senoidal de referncia..................................................51
Figura 4.15 Soft-start gerado via programa ...............................................................52
Figura 5.1 Esquema de montagem.............................................................................54
Figura 5.2 Fonte Simtrica ........................................................................................55
Figura 5.3 Amplificador operacional isolador AD210N ...........................................57
Figura 5.4 Utilizao do AD210N como seguidor de tenso ....................................57
Figura 5.5 Gerador de onda triangular.......................................................................58
Figura 5.6 Inversor de fase, desacoplamento e comparadores para gerao dos sinais
PWM.........................................................................................................................................59
Figura 5.7 MOSFET ..................................................................................................60
Figura 5.8 Gerao dos PWMs complementares e tempo morto .............................60
Figura 5.9 Indutncias parasitas e circuito grampeador ............................................62
Figura 5.10 Topologia de controle.............................................................................63
Figura 5.11 Diagrama de ganho e fase respectivamente ...........................................64
Figura 5.12 Topologia do compensador PID.............................................................65
Figura 5.13 Diagrama de Bode do sistema compensado ...........................................69
Figura 5.14 Circuito da fonte geradora de afundamentos de tenso..........................70
Figura 5.15 Serigrafia da placa de controle ...............................................................71
Figura 5.16 Camada de cobre da placa de controle ...................................................72
Figura 5.17 Serigrafia do estgio de potncia............................................................72
Figura 5.18 Camada de cobre sobre a placa ..............................................................73
Figura 5.19 Camada de cobre inferior placa ...........................................................73
Figura 5.20 Prottipo da fonte geradora de afundamentos de tenso........................74

Figura 5.21 Ondas triangulares portadoras ................................................................75


Figura 5.22 CH1 amostra do sinal de sada atravs do sensor Hall. CH2 senide de
referncia obtida via microcomputador....................................................................................75
Figura 5.23 Sinal de erro obtido na sada do compensador .......................................76
Figura 5.24 Sinais de PWM complementares............................................................76
Figura 5.25 Sada do driver .......................................................................................77
Figura 5.26 Sada do inversor modulado a trs nveis de tenso sem o filtro de sada
..................................................................................................................................................78
Figura 5.27 Sada do inversor ....................................................................................78
Figura 5.28 Afundamento de 50% da tenso com durao de um ciclo....................79
Figura 5.29 Afundamento de 50% da tenso com durao de dez ciclos..................79
Figura 5.30 Afundamento de 10% da tenso com durao de dez ciclos..................79
Figura 5.31 Corrente de recarga do capacitor............................................................80
Figura 8.1 - A onda quadrada passando pelo filtro ativo produzindo uma onda senoidal
de baixa distoro .....................................................................................................................88
Figura 8.2 - Onda senoidal aps o filtro bandpass, sem a componente DC .................88
Figura 8.3 - Circuito equivalente do componente UAF42 ...........................................89
Figura 8.4 Tenso sada para uma entrada de 3V ......................................................90
Figura 8.5 tenso sada para uma entrada de 5V .......................................................90
Figura 8.6 - Onda quadrada a ser filtrada para obteno da senide ............................91
Figura 8.7 - Senide de sada........................................................................................91
Figura 8.8 Forma de onda aps a insero de um capacitor de 150nF na sada para
eliminao de rudos.................................................................................................................92
Figura 8.9 Configurao bsica do oscilador ponte de Wein ....................................95
Figura 8.10 - Circuito completo Ponte de Wein, testado e ajustado numa frequncia
de 80Hz.....................................................................................................................................95
Figura 8.11 - Senide grampeada em 2,6V ..................................................................96
Figura 8.12 - Sinal aps retirada da tenso de grampo.................................................97
Figura 8.13 - Layout da placa do oscilador ..................................................................98

SUMRIO
1. Captulo I ....................................................................................................................8
1.1. Introduo................................................................................................................8
1.2. Problema..................................................................................................................9
1.3. Justificativa..............................................................................................................9
1.4. Objetivos................................................................................................................10
1.4.1.

Objetivo geral ..........................................................................................10

1.4.2.

Objetivos especficos ...............................................................................10

1.5. Mtodo de pesquisa ...............................................................................................10


1.6. Estrutura do trabalho .............................................................................................11
2. Captulo II.................................................................................................................12
2.1. Introduo..............................................................................................................12
2.2. Caracterizao dos afundamentos de tenso .........................................................12
2.3. Conversores CC-CA com modulao senoidal a trs nveis de tenso .................13
2.3.1.

PWM (pulse width modulation)...............................................................13

2.3.2.

Conversor CC-CA com modulao senoidal a trs nveis de tenso.......14

2.3.3.

Operao do inversor em ponte completa ...............................................16

2.4. Concluso ..............................................................................................................22


3. Captulo III................................................................................................................23
3.1. Introduo..............................................................................................................23
3.2. Especificaes da fonte geradora de afundamentos de tenso ..............................23
3.2.1.

Especificaes de projeto ........................................................................23

3.2.2.

Escolha da carga ......................................................................................24

3.3. Especificao das chaves semicondutoras e dos diodos roda livre .......................24
3.3.1.

Tipo de chave semicondutora a ser utilizada ...........................................24

3.3.2.

Especificao do MOSFET .....................................................................25

3.3.3.

Diodos roda livre .....................................................................................27

3.4. Barramento em corrente contnua..........................................................................27


3.5. Filtro de sada ........................................................................................................29
3.5.1.

Indutor......................................................................................................29

3.5.2.

Capacitor..................................................................................................31

3.6. Comparadores e porta not com histerese...............................................................32

3.7. Soft-start do conversor CC-CA .............................................................................33


3.8. Simulaes.............................................................................................................34
3.8.1.

Viso geral do circuito.............................................................................34

3.8.2.

PWM a trs nveis de tenso....................................................................37

3.8.3.

Tenso de sada do filtro lc......................................................................38

3.9. Concluso ..............................................................................................................39


4. Captulo IV ...............................................................................................................40
4.1. Introduo..............................................................................................................40
4.2. Programa e circuito para gerao do sinal de referncia .......................................40
4.2.1.

Escolha do Programa e do Circuito .........................................................40

4.2.2.

Desenvolvimento do programa................................................................42

4.2.3.

Painel de interface com usurio ...............................................................44

4.2.4.

Cdigo de programao ...........................................................................45

4.2.5.

Soft-start ..................................................................................................52

4.3. Concluso ..............................................................................................................53


5. Captulo V.................................................................................................................54
5.1. Introduo..............................................................................................................54
5.2. Fonte de alimentao .............................................................................................55
5.3. Isolao entre o conversor e o microcomputador..................................................56
5.4. Circuitos de comando do inversor .........................................................................58
5.5. Acionamento dos MOSFETs ...............................................................................59
5.6. Controlador PID ....................................................................................................62
5.7. Implementao prtica...........................................................................................69
5.7.1.

Circuito geral ...........................................................................................69

5.7.2.

Montagem do prottipo ...........................................................................71

5.8. Resultados obtidos.................................................................................................74


5.9. Concluso ..............................................................................................................80
6. Consideraes finais .................................................................................................82
7. Referncias bibliogrficas ........................................................................................83
8. Apndices outras solues para gerao da onda senoidal de referncia ..............86
Apndice A Alternativa para reduzir o custo da placa de aquisio. ........................87
8.1.1.

Introduo ................................................................................................87

8.1.2.

Simulao ................................................................................................89

8.1.3.

Montagem ................................................................................................90

8.1.4.

Concluso ................................................................................................92

Apndice B Oscilador ponte de Wein. Opo para gerao de um sinal de referncia


para um conversor CC-CA ...................................................................................................94

1. CAPTULO I

1.1. INTRODUO
Energia eltrica um produto que precisa satisfazer especficos requisitos de
qualidade, obedecendo a certos parmetros como frequncia e amplitude. Com os avanos
tecnolgicos dos equipamentos e dispositivos eletro-eletrnicos, h uma necessidade de
garantir que os parmetros da energia utilizada na alimentao desses, estejam de acordo com
os parmetros de projeto para seu correto funcionamento (MEHL, 2007).
A partir da dcada de 80, no Brasil, a caracterstica da carga a ser suprida pelas
concessionrias de energia eltrica mudou significativamente. Com o crescente interesse em
racionalizar e conservar energia eltrica, comandos eletrnicos passaram a compor as cargas,
dando-lhes caracterstica no linear, diferentemente do antigo consumidor cuja carga era
essencialmente linear. A partir desta poca, tambm, cargas cada vez maiores passaram a
compor o cenrio industrial (MEHL, 2007).
Devido a esta no linearidade das cargas e o aumento da potncia demandada,
surgiram na rede eltrica efeitos indesejveis, tais como alto nvel de distoro harmnica,
interrupes na alimentao, transitrios, desequilbrios de tenso, oscilaes de tenso,
variao da frequncia do sistema, flutuao de tenso (flicker), variao de tenso de curta
ou longa durao.
Um dos principais e mais freqentes distrbios que ocorrem na rede eltrica o
chamado afundamento de tenso, tambm conhecido na literatura internacional como Voltage
Sag, e, especificamente na Europa, como Voltage dip. Geralmente este efeito pode ser
causado devido partida de equipamentos de grande potncia, energizao de
transformadores, faltas de qualquer tipo na linha ou desequilbrio entre as tenses, falhas em
equipamentos ou manobras da concessionria. Esse distrbio pode provocar alguns problemas
tais como desligamento de equipamentos, oscilaes em motores, perda de dados e erros de
processamento. Existem mtodos para minimizar esses problemas, como a utilizao de UPS
(no-breaks) e reguladores de tenso.
Segundo o ONS (OPERADOR NACIONAL DO SISTEMA ELTRICO, 2002, p.11)
o afundamento de tenso definido como uma variao de tenso de curta durao, e este
distrbio citado em dois itens de seu submdulo 2.2.

11.8 Denomina-se Afundamento Momentneo de Tenso (AMT) o evento em que o


valor eficaz da tenso seja superior ou igual a 0,1 e inferior a 0,9 pu da tenso
nominal durante um intervalo de tempo com durao superior ou igual a um ciclo
(16,67 ms) e inferior ou igual a trs segundos.
11.11 Denomina-se Afundamento Temporria de Tenso (ATT) o evento em que o
valor eficaz da tenso seja superior ou igual a 0,1 e inferior a 0,9 pu da tenso
nominal durante um intervalo de tempo com durao superior a trs segundos e
inferior ou igual a um minuto.

Em virtude da grande influncia do afundamento de tenso na rede eltrica, carncia


de estudos objetivando a resposta dos equipamentos quando sujeitos a este fenmeno, e a
dificuldade de se encontrar equipamentos que simulem este tipo de perturbao, pretende-se
implementar uma fonte geradora de afundamentos de tenso que permita ser parametrizada de
forma que atenda parte dos requisitos estipulados pelas normas no que diz respeito
caracterizao do afundamento, isto , durao e amplitude.
1.2. PROBLEMA

A simulao com afundamentos de tenso para ensaios no destrutivos de diferentes


equipamentos, como conversores e rels estticos, importante, pois uma forma de verificar
a sensibilidade desses equipamentos quando sujeitos a esse distrbio. Embora seja possvel
obter afundamentos de tenso apenas chaveando elementos passivos, por exemplo,
manobrando os taps de um transformador ou cargas resistivas, este mtodo no satisfatrio,
pois no se tem um controle adequado do afundamento de tenso.
A fonte chaveada o equipamento adequado para a simulao de eventos de variaes
de tenso, entretanto, os equipamentos comerciais disponveis so de elevado custo e no
permitem acesso para o entendimento tcnico da estrutura dessas fontes. A abordagem tcnica
referente construo de uma fonte geradora de afundamentos de tenso, permitir levantar
questes tcnicas relacionadas a esses equipamentos no que se refere ao circuito de potncia,
controle e integrao de circuito e programa para a parametrizao do afundamento de tenso.

1.3. JUSTIFICATIVA

Pelo distrbio de afundamento de tenso se tratar de um problema de grande


relevncia no que se refere qualidade de energia, por haverem poucos estudos que abordem
de maneira mais especfica esse fenmeno e tambm pelo alto custo relacionado aquisio
de equipamentos para sua simulao, faz-se necessrio efetuar estudos mais aprofundados,

10

bem como propor o desenvolvimento de um equipamento simulador de afundamentos de


tenso, tecnicamente compatvel com algumas exigncias e economicamente vivel.

1.4. OBJETIVOS
1.4.1. OBJETIVO GERAL

Desenvolver uma fonte geradora de afundamento de tenso com parmetros


controlados atravs de programa.

1.4.2. OBJETIVOS ESPECFICOS

Definir as caractersticas da fonte geradora a ser implementada.

Estudar e projetar todos os parmetros necessrios ao funcionamento do circuito


modulador.

Simular o circuito eletrnico projetado atravs do programa Multisim verso 10.0.1.

Utilizando o programa LabVIEW verso 8.5, elaborar um programa com interface ao


usurio, para definio da amplitude e durao do afundamento de tenso, assim como
a visualizao prvia da forma de onda a ser modulada.

Montar um prottipo da fonte geradora para testes.

Comparar os dados coletados atravs da simulao, com os dados obtidos com o


prottipo.

Confeccionar a placa definitiva do circuito, utilizando o programa Protel DXP 2004.

Realizar ensaios em cargas resistivas e em um circuito retificador (carga no linear),


levantando as caractersticas de sustentao de potncia, classificao, estatstica,
durao e profundidade do evento observando a resposta dos componentes da fonte
envolvidos na gerao do afundamento de tenso controlado.

1.5. MTODO DE PESQUISA

11

Pesquisa sobre normas nacionais e internacionais que citem o fenmeno em estudo


(afundamento de tenso).

Pesquisa sobre o comportamento de equipamentos eletro-eletrnicos quando


submetidos aos afundamentos de tenso.

Comparar e fazer uma anlise minuciosa dos vrios resultados obtidos.

Reviso bibliogrfica.

Redao e monografia para prvia apresentao.

1.6. ESTRUTURA DO TRABALHO

A monografia de nosso projeto final de graduao ser composta de cinco captulos:

O primeiro captulo conter uma introduo geral, objetivos gerais e objetivos


especficos, justificativas e estrutura do trabalho.

O segundo captulo ser composto de uma reviso bibliogrfica, onde ter os


embasamentos tericos para o desenvolvimento do projeto.

O terceiro captulo ser destinado aos clculos relacionados ao projeto e s


simulaes.

No quarto captulo ser abordado a implementao do programa para interface com o


usurio.

No quinto captulo sero descritas as etapas de construo do prottipo Sero


apresentados os dados coletados aps os testes com o prottipo, comparando esses
dados aos dados obtidos da simulao.

No sexto e ltimo captulo constaro concluses, consideraes finais e sugestes para


continuidade do projeto e para projetos futuros.

12

2. CAPTULO II
2.1. INTRODUO

Neste captulo sero abordados as caractersticas dos afundamentos de tenso e os


aspectos tericos do conversor CC-CA com modulao senoidal, o qual ser utilizado no
projeto da fonte.

2.2. CARACTERIZAO DOS AFUNDAMENTOS DE TENSO

Antes de especificar as caractersticas da fonte geradora de afundamentos de tenso,


necessrio entender melhor este fenmeno, que causado geralmente por partida de
equipamentos de grande potncia, energizao de transformadores, faltas de qualquer tipo na
linha ou desequilbrio entre as tenses, falhas em equipamentos ou manobras da
concessionria (LEBORGNE, 2003). Alm da caracterizao da ONS (Operador Nacional do
Sistema Eltrico) citada na introduo desta monografia, outras normas tambm so
aplicveis para definio deste distrbio, e sero comentadas abaixo.
Segundo a norma IEEE 1159 (1995) IEEE Recommended Pratice for Monitoring
Electric Power Quality, afundamento de tenso (voltage sags) uma reduo do valor RMS
da tenso nominal para um nvel entre 0,1 a 0,9pu, com durao de meio ciclo a sessenta
segundos. Fazendo ainda uma classificao do afundamento segundo sua durao, entre meio
e trinta ciclos so considerados instantneos, entre trinta ciclos e trs segundos so
momentneos e entre trs segundos e um minuto so temporrios. Se durante um
afundamento a tenso nominal reduza para um valor RMS menor que 0,1pu, ser considerado
uma interrupo. No se considera um voltage sag quando o valor RMS diminui para um
nvel acima de 0,9pu (IEEE, 1995).
Segundo a norma IEC 61000-2-1 (1990) clause 8 Voltage Dips and Short Supply
Interruption, o afundamento de tenso uma queda do valor RMS da tenso entre 0,10 a
0,99pu. Fora deste intervalo a reduo da tenso nominal pode ser considerada como
interrupo ou condio normal de operao. A durao do fenmeno entre meio ciclo e
alguns segundos (IEC, 2008).
H ainda as normas industriais SEMI F47-0200 Specification for Semiconductor
Processing Equipment Voltage Sag Immunity e CBEMA (ITIC) (anteriormente conhecida

13

como Associao dos Fabricantes de Equipamentos de Computao), as quais visam


determinar a imunidade de equipamentos frente aos afundamentos de tenso, bem como
descrever os procedimentos para os ensaios utilizados na determinao da imunidade. O
objetivo final de ambas as normas o levantamento de uma curva tenso versus durao do
afundamento, para um equipamento em especfico, em que se verificam as condies em que
o mesmo opera normalmente, em que apresenta alguma avaria ou ainda em que no opere.
Abaixo apresentado um exemplo de uma curva de tolerncia frente a afundamentos de
tenso. A parte superior curva representa as condies na qual o equipamento deveria operar
normalmente e a parte inferior onde o funcionamento do mesmo poderia ser afetado
(LEBORGNE, 2003).

Figura 2.1 Exemplo de uma curva CBEMA


Fonte: Leborgne (2003).

2.3. CONVERSORES CC-CA COM MODULAO SENOIDAL A TRS NVEIS DE TENSO


2.3.1. PWM (PULSE WIDTH MODULATION)

A modulao PWM se d atravs da comparao entre uma onda triangular portadora


e uma onda senoidal de referncia, originando um sinal de pulsos retangulares de largura
varivel e cuja frequncia fundamental acompanha a senide de referncia (PINHEIRO
FILHO, 2005).
O PWM uma tcnica de modulao por largura de pulso, ou seja, um circuito, por
meio de comparaes de sinais, gera um sinal quadrado de largura varivel, com frequncia

14

igual ao da onda portadora. Esta frequncia de modulao normalmente elevada acaba


necessitando de filtros LC para suavizar o trem de pulsos. (PINHEIRO FILHO, 2005)
2.3.2. CONVERSOR CC-CA COM MODULAO SENOIDAL A TRS NVEIS DE TENSO

Para a converso da tenso proveniente da fonte de alimentao, j retificada, para CA


torna-se necessrio a insero de um conversor esttico CC-CA ou inversor. Este conversor
CC-CA adotado, ter a sua configurao de acordo com a Figura 2.2, o qual ser formado por
uma estrutura em ponte completa com filtro na sada, possuindo modulao senoidal em trs
nveis de tenso (PINHEIRO FILHO, 2005).
Este inversor formado por quatro interruptores dispostos em forma de ponte os quais
sero controlados por meio da variao senoidal da razo cclica. O inversor ter a funo de
gerar, a partir de um barramento em CC, uma tenso senoidal de 127V eficaz e frequncia de
60Hz.
O formato da tenso entregue pelo conversor CC-CA composta por uma seqncia
de pulsos dado pelo valor da sua tenso CC de entrada. Para recuperar a frequncia
fundamental da onda senoidal de referncia, ser utilizado um filtro LC. Este filtro, utilizado
para eliminao de harmnicos gerados na onda de 60Hz, acaba encarecendo e aumentando o
tamanho do conversor. (PINHEIRO FILHO, 2005).

Figura 2.2 - Topologia do conversor CC-CA em Ponte Completa


Fonte: Pinheiro Filho (2005).

Sendo assim, isto pode ser resolvido utilizando uma modulao PWM senoidal em alta
frequncia, pois se obtm uma forma de onda que desloca o contedo harmnico para altas

15

frequncias, sendo que, os harmnicos presentes so todos de frequncia superior frequncia


de comutao adotada. Haver assim uma reduo nos filtros de tal forma que haja a
passagem apenas da componente fundamental de 60Hz (PINHEIRO FILHO, 2005).
Atravs da modulao PWM senoidal ser possvel obter uma modulao a dois ou
trs nveis da tenso.
A modulao a trs nveis faz uma comparao entre uma onda triangular e dois sinais
usados como referncia e defasados de 180, isto far com que as frequncias presentes no
contedo harmnico na sada do conversor CC-CA sejam duas vezes maiores, conforme
Figura 2.3b, isto sendo ocasionado pelo uso de comandos defasados. (PINHEIRO FILHO,
2005)

Figura 2.3 Modulao PWM senoidal a) a dois nveis e b) a trs nveis de tenso de sada
Fonte: Pinheiro Filho (2005).

Os conversores CC-CA na topologia onda completa, possuem oito etapas de operao,


quatro no semiciclo positivo e as outras quatro no semiciclo negativo da senide, sendo que
esta configurao utiliza transistores do tipo MOSFETs ou IGBTs como interruptores. A
configurao adotada para o conversor CC-CA ser a em ponte completa com filtro LC
modulada senoidalmente. Com o filtro adequadamente dimensionado e projetado aliado
correta variao da razo cclica torna-se possvel aplicar carga uma onda senoidal com uma
amplitude controlada e com baixa taxa de distoro harmnica. (PINHEIRO FILHO, 2005).

16

2.3.3. OPERAO DO INVERSOR EM PONTE COMPLETA


2.3.3.1.ETAPAS DE COMUTAO

Para incio da anlise das etapas de funcionamento do inversor, considerado que


todos os elementos ativos e passivos do circuito sejam ideais e que estejam trabalhando em
regime permanente. Esta topologia do inversor em ponte completa modulado a trs nveis
composta por oito etapas de operao, das quais, quatro comeam a partir de comutaes no
dissipativas, ao passo que as outras quatro so realizadas com tenso positiva, causando
razovel desgaste nos componentes. (PINHEIRO FILHO, 2005)
Semiciclo positivo da tenso de sada
Etapa I t0 a t1
Nesta etapa fecham-se os interruptores S1 e S4, que comeam a conduzir, fazendo a
conexo entre o barramento CC e a carga. Nesta topologia, a tenso Vab positiva com a
corrente circulando atravs destes interruptorres e do filtro de sada at a carga conforme a
Figura 2.4. Como a tenso de sada sempre inferior tenso do barramento de entrada, a
tenso aplicada sobre o indutor de filtro positiva, fazendo com que a corrente cresa
linearmente. Esta primeira etapa do semiciclo positivo termina quando a chave S4 recebe o
comando de bloqueio, cessando a corrente que circula no interruptor (PINHEIRO FILHO,
2005).

Figura 2.4 Primeira etapa semiciclo positivo


Fonte: Pinheiro Filho (2005).

17

Etapa II t1 a t2
Com o interruptor S4 aberto, quem assume a corrente do indutor o diodo em
antiparalelo ao MOSFET S2, fazendo com que a tenso Vab se anule, pois a conexo entre a
carga e a fonte foi desfeita. A chave S2 recebe o comando para conduzir, entretanto devido
ao sentido da corrente imposto pelo indutor L0, a mesma passa a circular pelo seu diodo em
antiparalelo, fazendo uma comutao no dissipativa, pois a conduo do diodo espontnea.
Nesta segunda etapa Figura 2.5, a nica tenso presente no indutor de filtro a tenso de
sada. A tenso de sada neste componente negativa, fazendo com que sua corrente decresa
linearmente. A razo cclica controla, nesta etapa de conduo, o perodo de tempo em que a
tenso positiva ou nula na entrada do filtro (PINHEIRO FILHO, 2005).

Figura 2.5 - Segunda etapa com tenso nula sobre o filtro de sada
Fonte: Pinheiro Filho (2005).

Etapa III t2 a t3
Nesta etapa (semiciclo positivo) o interruptor S4 recebe novamente o comando para
conduzir, fazendo com que a configurao seja a mesma da primeira etapa. Este interruptor
fechado, sob tenso positiva, provoca uma comutao dissipativa ao submeter uma tenso
reversa no valor da tenso do barramento CC no diodo um antiparalelo chave S2,
bloqueando-o. A chave S4 assume a corrente do indutor, fazendo a tenso aplicada na entrada
do filtro (Vab) fique positiva, conforme Figura 2.6 (PINHEIRO FILHO, 2005).

18

Figura 2.6 - Terceira etapa de operao igual primeira


Fonte: Pinheiro Filho (2005).

Etapa IV t3 a t0
O interruptor S1 que recebe o comando de bloqueio nesta etapa de operao, fazendo
a corrente do indutor circular pelo diodo em antiparalelo chave S3. Isto far com que a
tenso Vab se anule novamente. Da mesma forma que na segunda etapa, a chave S3 passa a
conduzir, e devido ao sentido da corrente imposta pelo indutor, a corrente se mantm
circulando pelo diodo em antiparalelo a S3, at que a chave S1 volte a fechar. Levando o
conversor novamente a primeira etapa de operao com o bloqueio desse diodo, devido
aplicao reversa da tenso de entrada Vin sobre o mesmo (PINHEIRO FILHO, 2005).

Figura 2.7 - Quarta etapa de operao do semiciclo positivo


Fonte: Pinheiro Filho (2005).

Semiciclo negativo da tenso de sada


Etapa I t0 a t1

19

Nesta primeira etapa do semiciclo negativo quem recebe o comando de conduo so


as chaves S2 e S3 realizando uma conexo entre o barramento CC e a sada. A corrente
circula por meio dos interruptores na direo da carga e a tenso Vab negativa. Da mesma
forma que no semiciclo positivo da tenso de sada, a tenso sobre o indutor L0 dada pela
diferena entre a tenso do barramento da entrada e a tenso aplicada carga. A Figura 2.8
mostra a primeira etapa de operao do conversor no semiciclo negativo. Sendo assim, a
corrente sobre o indutor cresce linearmente, entretanto com sentido oposto ao sentido do
semiciclo positivo da senide de referncia e da senide de sada (PINHEIRO FILHO, 2005).

Figura 2.8 - Primeira etapa do semiciclo negativo


Fonte: Pinheiro Filho (2005).

Etapa II t1 a t2
Esta etapa, similar a segunda etapa do semiciclo positivo, iniciada pela comutao
no dissipativa provocada pela abertura da chave S2. A corrente do indutor assumida pelo
diodo em antiparalelo a S4, o qual desconecta o barramento CC e anula a tenso na entrada do
filtro. A chave S4 recebe o comando de conduo, porm, devido ao sentido da corrente no
indutor, esta continua a circular pelo diodo e passa a decrescer linearmente (PINHEIRO
FILHO, 2005).
Esta etapa apresentada na figura a seguir.

20

Figura 2.9 - Segunda etapa do semiciclo negativo


Fonte: Pinheiro Filho (2005).

Etapa III t2 a t3
Na terceira etapa de operao do semiciclo negativo a chave S2 recebe o comando de
conduo, de maneira anloga ao semiciclo positivo. A comutao dissipativa e provocada
pelo fechamento do interruptor S2, impondo uma tenso reversa no valor da tenso do
barramento CC ao diodo em antiparalelo a S3, bloqueando-o, fazendo com que os
interruptores S2 e S3 assumam a corrente do indutor (PINHEIRO FILHO, 2005).

Figura 2.10 - Terceira etapa de operao repete a primeira


Fonte: Pinheiro Filho (2005).

Etapa IV t3 a t0
Nesta etapa de operao a chave S3 comandada a bloquear, fazendo a corrente do
indutor circular sobre o diodo em antiparalelo chave S1. Desta forma a tenso de entrada do
filtro se anula novamente. Assim como na segunda etapa, o interruptor S1 passa a conduzir,

21

todavia a corrente continua a circular pelo diodo em virtude do sentido da corrente do indutor.
Isto ocorre at que a chave S3 passe a conduzir novamente, fazendo com que a configurao
seja a mesma j observada na primeira etapa (PINHEIRO FILHO, 2005).

Figura 2.11 - Quarta etapa do semiciclo negativo


Fonte: Pinheiro Filho (2005).

2.3.3.2.FORMAS DE ONDA

Uma vez feito o detalhamento das etapas de operao ou comutao do inversor CCCA modulado a trs nveis de tenso possvel traar as principais formas de onda referentes
ao seu funcionamento, conforme Figura 2.12.

Figura 2.12 - Principais formas de onda do inversor em ponte completa


Fonte: Pinheiro Filho (2005).

22

2.4. CONCLUSO

Foi utilizada uma modulao senoidal a trs nveis com o intuito de se obter uma
reduo no tamanho do indutor de filtro e uma menor distoro no sinal de sada, alm de
uma reduo nos custos do mesmo, pois os harmnicos presentes na entrada do filtro s so
vistos a partir de frequncias duas vezes maiores que a frequncia de comutao das chaves.
Sendo assim, quase todo o contedo harmnico eliminado pelo filtro de sada,
com a aplicao da tenso de sada carga, isso sendo possvel com o correto
dimensionamento do filtro de sada, dessa forma a carga receber uma forma de onda senoidal
com baixo nvel de harmnicos e com amplitude controlada.

23

3. CAPTULO III
3.1. INTRODUO

Neste captulo sero apresentados algumas consideraes e clculos relacionados ao


projeto do conversor CC-CA com modulao senoidal a trs nveis de tenso, bem como
simulaes para a validao do projeto.

3.2. ESPECIFICAES DA FONTE GERADORA DE AFUNDAMENTOS DE TENSO


3.2.1. ESPECIFICAES DE PROJETO

A fonte geradora de afundamento de tenso ser um conversor CC-CA senoidal com


as seguintes caractersticas:

Conversor CC-CA configurao em ponte completa.

Tenso senoidal de sada do conversor CC-CA, monofsica a 127VRMS e 60Hz.

Potncia de sada: 1000W.

Modulao senoidal obtida com PWM a trs nveis de tenso.

Frequncia de chaveamento: 30kHz.

Tenso do barramento em corrente contnua de entrada: 191V.

O controle da fonte ser feito a partir de uma interface em LabVIEW, na qual o usurio
poder escolher a amplitude e a durao do afundamento de tenso. Esta interface ser
responsvel por gerar a senide de referncia para a modulao PWM. Esta senide
proveniente da interface, ser comparada no circuito de comando do conversor CC-CA com
duas ondas triangulares portadoras, complementares, de 30kHz. O resultado desta comparao
ser uma modulao PWM senoidal a trs nveis de tenso, que ser levado at as chaves
semicondutoras de potncia. Por fim um filtro LC dever ser projetado para que se consiga
restaurar a frequncia fundamental da senide de referncia (60Hz).
Com essas caractersticas, espera-se que a fonte geradora de afundamento de tenso
atenda, pelo menos parcialmente, aos requisitos das normas aplicveis (descritas em outra
seo desta monografia) no que diz respeito durao e amplitude dos afundamentos. No
entanto, devido dificuldade de se implementar um conversor CC-CA trifsico (pois seria

24

necessrio fazer um controle isolado do afundamento em cada uma das fases), optou-se em
projetar um conversor com sada monofsica e de menor potncia do que os equipamentos
utilizados em ensaios, os quais visam a determinao de imunidade frente aos afundamentos
de tenso, descritos pela norma SEMI F42-0999 Test Method For Semiconductor Processing
Equipment Voltage Sag Immunity (SEMI F42-0999, 2008).
Contudo, acredita-se que seja possvel fazer um levantamento aproximado da
imunidade de equipamentos com potncia inferior a 1000W frente a afundamentos de tenso,
utilizando esta fonte.

3.2.2. ESCOLHA DA CARGA

Para validar o funcionamento da fonte geradora de afundamentos de tenso, as cargas


a serem alimentadas pela mesma ser, em uma primeira anlise, uma carga puramente
resistiva e posteriormente um circuito retificador. Desta forma, ser possvel verificar as
caractersticas de respostas do conversor CC-CA.

3.3. ESPECIFICAO DAS CHAVES SEMICONDUTORAS E DOS DIODOS RODA LIVRE


3.3.1. TIPO DE CHAVE SEMICONDUTORA A SER UTILIZADA

Para o chaveamento do elo em corrente contnua sobre a carga, necessrio


especificar o tipo da chave semicondutora empregada (MOSFET ou IGBT), com base em
algumas das caractersticas iniciais do projeto, tais como:

Potncia de sada: 1000W.

Tenso do barramento CC: 191V.

Frequncia de sada: 30kHz.

Segundo Blake e Bull da International Rectifier (BLAKE; BULL, 2008) as chaves


semicondutoras de potncia apresentam as seguintes caractersticas e aplicaes:
MOSFET:

Melhor operao com longas razes cclicas.

Aplicaes em baixa tenso (menor que 250V).

25

Potncias menores que 500W.

IGBT:

Melhor operao com razes cclicas curtas.

Aplicaes em alta tenso (maior que 1000V).

Potncias superiores a 5kW.

Quanto frequncia de operao as chaves se comportam conforme o grfico a


seguir:

Figura 3.1 Frequncia de operao das chaves semicondutoras


Fonte: Blake e Bull (2008).

Nota-se, a partir do grfico da Figura 3.1, que a frequncia do chaveamento definido


para este projeto (30kHz) est na regio de operao tanto do MOSFET quanto do IGBT.
Embora seja indicado a utilizao de IGBTs em potncias acima de 500W, optou-se, devido
ao custo e facilidade de aquisio, por MOSFETs, os quais atendem as caractersticas de
projeto mencionadas a seguir.

3.3.2. ESPECIFICAO DO MOSFET

Com base nas especificaes do projeto j mencionadas, pode-se calcular a corrente


mdia do conversor CC-CA conforme Equao 3.1, admitindo que este possua um
rendimento de 80%.

26

I out =

Pout 1000
=
= 7,87 A
Vout
127

3.1

Para calcular a corrente nos interruptores necessrio determinar o ndice de


modulao. Este pode ser definido como a razo entre o valor de pico da tenso senoidal de
sada do conversor pela tenso do barramento em corrente contnua mostrada na Equao 3.2
(PINHEIRO FILHO, 2005).

mi =

Voutp
Vin

127 2
= 0,94
191

3.2

Para que este conversor CC-CA opere como gerador de afundamento de tenso,
conforme j especificado, a tenso de sada variar. Considerando os nveis de tenso que a
fonte poder fornecer carga entre 127VRMS e 12,7VRMS (10% do valor nominal), a variao
do ndice de modulao ficar entre 0,94 e 0,09.
A mxima corrente eficaz sobre os MOSFETs pode ser obtida pela Equao 3.3
(PINHEIRO FILHO, 2005), considerando o pior caso para o interruptor quando o ndice de
modulao for mximo:

I S = I outpk

1 1
+
mi
8 3

3.3

Em que Ioutpk a corrente de pico na sada, obtida pela Equao 3.4:

I outpk = I out 2 = 11,14 A


Portanto:

I S = 11,14

1 1
+
0,94 = 5,28 A
8 3

3.4

27

Sero utilizados quatro MOSFETs IRFP460, os quais suportam uma corrente mdia
de 20A e tenso direta de 500V (DATASHEET MOSFET IRFP460, 2008). E possuem diodos
ultrarpidos em antiparalelo.

3.3.3. DIODOS RODA LIVRE

A corrente mdia em cada diodo roda livre interno aos MOSFETs dada pela
Equao 3.5:
1 1
mi
I Dmed = I outpk
2 8

3.5

Portanto:
1 1

I Dmed = 11,14
0,94 = 0,46 A
2 8

A corrente mxima nos diodos a mesma dos MOSFETs: 11,14A. Considerando a


situao de mximo ndice de modulao.

3.4. BARRAMENTO EM CORRENTE CONTNUA

Para alimentao da etapa de potncia do conversor CC-CA ser retificado, atravs de


quatro diodos dispostos em ponte completa com filtro capacitivo na sada, uma tenso
senoidal de 135VRMS e 60Hz obtida com o auxlio de um transformador com secundrio
varivel. As equaes utilizadas na seqncia so com base em Barbi ( 2001).

28

+E

-E

Figura 3.2 Topologia do retificador de entrada


Fonte: Programa Multisim.

Clculos para especificao dos diodos retificadores, considerando o conversor com


rendimento de 80%:

I med =

Pin
Vmed

3.6

Em que Imed a corrente mdia (Equao 3.6) entregue pelo retificador, Vmed a tenso
do barramento em corrente contnua e Pin a potncia de entrada do conversor considerando o
rendimento citado. Portanto:

I med =

1250
= 6,55 A
191

Cada par de dois diodos da ponte completa responsvel por metade da corrente
mdia. Portanto cada diodo dever suportar:

I D = 3,27 A
Ser utilizado quatro diodos modelo 6A10 que suportam 6A de corrente mdia e uma tenso
reversa de 1000V (DATASHEET DIODO 6A10, 2008).
Para o filtro capacitivo, deseja-se que a tenso de sada tenha uma ondulao de 15%.
Utilizando a Equao 3.7:

29

C=

Pin
2

3.7

f (V pk Vc min )

Em que f a frequncia da tenso de entrada (60Hz), Vpk a tenso de pico sobre o


filtro (191V) e Vcmin a mnima tenso de sada para o retificador, ou seja, 85% de Vpk
(162V). Portanto:

C=

1250
= 2,06mF
60 1912 162 2

Com o objetivo de diminuir o efeito da resistncia srie equivalente dos capacitores


sobre a ponte retificadora, sero utilizados quatro capacitores eletrolticos de 470F, que
suportam uma tenso de 400V. O que resultar em uma capacitncia equivalente de 1,88mF.

3.5. FILTRO DE SADA


3.5.1. INDUTOR

Tem-se, na sada do conversor CC-CA, uma modulao por largura de pulsos


retangulares em 30kHz de uma senide em 60Hz. Faz-se necessrio inserir um filtro na sada
do conversor para eliminar as componentes em alta frequncia, restaurando o sinal senoidal
com a frequncia fundamental. Para isto, ser utilizado um filtro L0C0, conforme a Figura 3.3
seus parmetros so calculados a seguir. As equaes e as consideraes a seguir foi segundo
Pinheiro Filho (2005):
Lo

Vin
Co

Figura 3.3 Topologia do filtro L0C0


Fonte: Programa Multisim.

Vo

30

Tenso direta mxima VSmax sobre os interruptores:


VS max = Vin = 191V
Corrente de carga Iout de acordo com a Equao 3.8:

Iout =

Pout 1000
=
= 7,87 A
Vout 127

3.8

Mxima ondulao de corrente IL 0 max (Equao 3.9) e corrente de pico no indutor


IL 0 pk (Equao 3.10):

IL 0 max = 0,5 2 Iout = 0,5 2 7,87 = 1,98 A

IL 0 pk = Ioutpk +

IL 0
1,98
= 11,14 +
= 12,13 A
2
2

3.9

3.10

Corrente mdia nos diodos de roda livre, j calculada anteriormente:

IDmd = 0,96 A

Corrente mxima IS max e eficaz ISrms (Equao 3.11) nos interruptores:


IS max = ID max = Ioutpk = 11,14 A

ISrms = Ioutpk

1 1
1 1
+
mi = 11,14 +
0,94 = 5,28 A
8 3
8 3

Corrente eficaz atravs do indutor:


ILoef = Iout = 7,87 A

3.11

31

Existem diversas formas para determinar um filtro de sada de um conversor CC-CA.


Para este projeto optou-se por determinar a ondulao mxima de corrente que se deseja
permitir circular pelo indutor do filtro de sada para obter a indutncia. Com este parmetro
definido, calcula-se o capacitor de sada, de modo que a frequncia de corte do filtro seja
bastante superior a 60Hz, valor que se deseja na sada, e seja tambm suficientemente inferior
frequncia dos harmnicos produzidos pelas comutaes presentes na entrada do filtro,
garantindo praticamente a quase completa eliminao das mesmas.
Com base neste raciocnio, tendo definido um valor para ILomax, definimos o calor do
indutor, conforme Equao 3.12:

L0 =

Vin
191
=
= 400,92 H
8 fsIL 0 max 8 30000 1,98

3.12

Ser utilizado um indutor de 500H.

3.5.1.1.PROJETO FSICO DO INDUTOR

Para dimensionar construtivamente o indutor do filtro de sada, utilizou-se a


metodologia apresentada em (BARBI, 2001), bem como os dados relativos a ncleos de
ferrite e bitola dos condutores esmaltados. Contudo, deve-se escolher alguns parmetros
iniciais do indutor baseado no tipo de material ferromagntico, com o objetivo de evitar a
saturao do mesmo durante a operao. Estes parmetros so definidos na seqncia:

Densidade de fluxo mxima: 0,30T.

Fator de ocupao da rea da janela: 0,70.

Densidade mxima de corrente nos enrolamentos: 450,00A/cm.

Com base nestes parmetros, deve-se utilizar um ncleo tipo E tamanho 42/20 com 44
espiras de 3 fios de 21AWG e com entreferro de 0,26cm.

3.5.2. CAPACITOR

32

Determinado o valor do indutor, parte-se para a determinao do capacitor de sada.


Para isso, necessrio adotar a frequncia de corte do filtro, a qual, segundo a literatura, deve
ser um sexto da frequncia de chaveamento, conforme a Equao 3.13 a seguir:

fz =

fs 30000
=
= 5kHz
6
6

3.13

Enfim, pode-se calcular o capacitor pela Equao 3.14 a seguir:

C0 =

1
1
=
= 4,49 F
2
(2fz ) L0 (2 5000) 400,92 10 6

3.14

Ser utilizado um capacitor de 5F, com isolamento de 250V em polipropileno.

3.6. COMPARADORES E PORTA NOT COM HISTERESE.

Conforme j mencionado, para gerar os sinais de PWM modulados senoidalmente a


trs nveis de tenso, faz-se necessrio comparar uma onda portadora triangular com duas
ondas senoidais de referncia defasadas entre si de 180. No entanto pode-se obter o mesmo
efeito comparando-se uma onda senoidal de referncia com duas ondas portadoras
triangulares, tambm defasadas de 180. Para comparar estes sinais, utilizar-se-o dois
circuitos integrados comparadores LM311P.
Antes de enviar os sinais de PWM ao driver (que ser discutido na seqncia)
necessrio condicionar os sinais para impedir que o efeito de slew rate, dos amplificadores
operacionais utilizados como comparadores, seja repassado ao driver.
Segundo Sedra (1999), o slew rate [...] a mxima variao de tenso de sada em
um amp op real [...] e definida como
SR =

dv0
dt

mx

Sendo usualmente especificada nos catlogos de amp ops em V/s. (SEDRA; SMITH, 1999,
p. 94).

33

A Figura 3.4, a seguir apresenta a curva caracterstica de slew rate, para uma entrada
em degrau, do amplificador operacional LM311 (DATASHEET LM339N, 2008), o qual ser
utilizado como comparador na gerao dos PWMs.

Figura 3.4 Slew rate para o amplificador operacional LM311


Fonte: Folha de dados do componente LM311N (2008).

Cada pulso do PWM ser a composio das curvas de subida e de descida, conforme a Figura
3.4, resultando em um pulso trapezoidal ao invs de retangular, que era esperado. Para
corrigir o efeito do slew rate sobre o PWM, ser utilizado o circuito integrado CD40106B,
que atua como porta not com histerese. Portanto suas funes sero modelar a forma de onda
dos pulsos enviados ao driver e produzir os sinais de PWM complementares para o
acionamento dos MOSFETs. A atuao na modelagem da onda conforme a figura a seguir:

Figura 3.5 Funcionamento da porta not com histerese


Fonte: Folha de dados do componente CD40106B (2008).

3.7. SOFT-START DO CONVERSOR CC-CA

34

Segundo Barbi (2001, p. 205):


Quando se energiza uma fonte chaveada, imperativo que a razo cclica progrida
lentamente, desde o valor nulo at o valor necessrio para suprir a potncia de carga.
Caso contrrio h risco de destruio do interruptor, saturao do transformador e
overshoot de sada.

Optou-se por implementar o soft-start atravs do LabVIEW, por ser fcil de ajustar e
tambm com o intuito de economizar componentes e espao na placa de circuito impresso. A
senide de referncia foi programada para que, ao energizar o circuito, comece com um valor
nulo e aumente linearmente sua amplitude at o valor mximo, conforme mostrado a seguir:

Figura 3.6 Soft-start implementado atravs do LabVIEW.


Fonte: Programa Labview.

3.8. SIMULAES
3.8.1. VISO GERAL DO CIRCUITO

35

Para constatar o funcionamento e validar o projeto, algumas simulaes, utilizando o


programa Multisim 10.0.1, foram feitas para a verificao de algumas formas de onda de
extrema importncia para um conversor CC-CA, tais como: PWM a trs nveis de tenso para
o chaveamento dos interruptores e a resposta do filtro de sada. O circuito utilizado para
simulao apresentado conforme a Figura 3.7. Este circuito baseado na topologia bsica de
um conversor CC-CA.

Fonte: Programa Multisim.

Figura 3.7 - Viso geral do circuito simulado.

R5

10k

XFG1

36

03

V2

LM324N

10k

R6

V5
15 V

15 V U4A

35

11

34

Onda senoidal
de referncia

V4

42

5 Vrms
60 Hz
0

37

43

15 V

R3

GND

B/STB

BAL

GND

B/STB

5 1k6

V15
15 V

33

VS-

VS+

38

V3

R4
5 1k6
BAL

V6
15 V

439

VS-

15 V
VS+

41

V7

40

44

LM311N

U1

LM311N

U2

U3A

U3B

45

46

U5A

U5B

R1
10M

V1
380 V

J2

J4

J3

J1

SBREAK
1V0V

J3

SBREAK
1V0V

J1

D4

D2

14

18

D6

L1
500uH

D5

2uF

4.84
1 C1

R2

0
SBREAK
1V0V

J4

SBREAK
1V0V
0

J2

17

D7

11

D1

D8

D3

36

37

Para efeito de simulao o modelo do transistor MOSFET usado como chave de


potncia foi substitudo por chaves ideais (J1, J2, J3, J4) em srie com os diodos D2, D1, D4,
D7 respectivamente.

3.8.2. PWM A TRS NVEIS DE TENSO

O circuito PWM est conforme mostra a Figura 3.8. A onda triangular portadora foi
criada atravs de um gerador de funo (XFG1), com uma frequncia de 30kHz. Esta
frequncia tambm repassada ao chaveamento dos interruptores.
Esta onda triangular comparada a uma onda senoidal de referncia com frequncia
60Hz para a modulao PWM. Ser necessrio utilizar dois circuitos integrados LM311. No
entanto um comparador receber uma onda triangular proveniente do gerador de funo e o
outro far a comparao com uma onda triangular complementar. Esta inverso da onda
portadora ser feita utilizando um simples CI (LM324N), em configurao inversora com
ganho unitrio.

V7

15 V

5 1k6

8
VS+

43

R4

41

BAL

Onda senoidal
de referncia
0

V6
15 V

5 Vrms
60 Hz
0
0

15 V

03
1

R5
10k

35

LM311N

BAL

J4
U1

B/STB

U3A
44

37

7
3
VS-

GND

LM311N

V15
15 V

LM324N

11

5 1k6

33

R3

38

VS+

15 V U4A

V5
15 V

36

J3

0
V3

V2

34

GND

439

V4

U5B

40

3
VS-

XFG1

U3B

2
7

42

J1

U2

B/STB

0
R6
10k

Figura 3.8 - Circuito gerador do PWM a 3 nveis.


Fonte: Programa Multisim.

U5A
5

J2

38

Na sada de cada comparador h uma porta lgica inversora para criar pulsos
complementares para acionamento das chaves semicondutoras. De acordo com a Figura 3.9,
possvel notar que os sinais em amarelo e roxo so complementares assim como os sinais azul
e verde.

Figura 3.9 - Sinais do PWM a trs nveis, enviados s chaves semicondutoras


Fonte: Programa Multisim.

3.8.3. TENSO DE SADA DO FILTRO LC

A Figura 3.10 a seguir, apresenta a resposta do conversor CC-CA modulado a trs


nveis de tenso sem o filtro LC. A resposta ser ento pulsos iguais ao do PWM, mas com
tenso igual ao do barramento CC.

Figura 3.10 Tenso de sada sem o filtro LC


Fonte: Programa Multisim.

39

Aps a insero do filtro LC previamente dimensionado e projetado, a resposta do


conversor CC-CA que antes era um trem de pulsos de PWM, passa a ser uma senide na
frequncia 60Hz, ou seja, recuperando a frequncia fundamental da onda de referncia
conforme a Figura 3.11.

Figura 3.11 Tenso de sada com o filtro LC


Fonte: Programa Multisim.

3.9. CONCLUSO

O filtro dimensionado realiza a sua funo de limitar a ondulao em alta frequncia


gerada pelo conversor CC-CA, mantendo-a em nveis admissveis e restaurando a
componente fundamental.
Optou-se por utilizar MOSFETs para o chaveamento do circuito de potncia devido
ao custo e facilidade de aquisio se comparado aos IGBTs. Sendo assim, foi projetado um
conversor CC-CA a trs nveis de tenso com um filtro LC, e sada senoidal em 60Hz.
Todos os circuitos eletrnicos utilizados para modular o sinal senoidal de referencia
para obteno do PWM a trs nveis de tenso foi simulado computacionalmente, obtendo-se
xito. Assim validou-se o projeto, podendo partir para a etapa de implementao.

40

4. CAPTULO IV
4.1. INTRODUO

Neste captulo ser feito o detalhamento da implementao da interface da fonte


geradora de afundamento de tenso, a qual funcionar como uma interface para o usurio
especificar as caractersticas do afundamento que deseja obter, e tambm gerar o sinal de
referncia senoidal para a obteno do PWM a trs nveis de tenso.

4.2. PROGRAMA E CIRCUITO PARA GERAO DO SINAL DE REFERNCIA


4.2.1. ESCOLHA DO PROGRAMA E DO CIRCUITO

A escolha do programa a ser utilizado para a gerao da senide de referncia do


conversor CC-CA levou em conta alguns aspectos importantes. Um deles a interao entre
usurio e a interface de comando, ou seja, de extrema importncia uma interface simples e
de agradvel visualizao. Os parmetros do afundamento de tenso devem ser facilmente
identificados e deve possuir certa facilidade na mudana destes valores. H tambm uma
visualizao prvia do sinal a ser gerado.
Outro aspecto a ser considerado em relao comunicao entre o computador que
processar o sinal senoidal a ser gerado e o conversor CC-CA da fonte geradora. necessrio
definir essa forma de comunicao, se esta seria, por exemplo, atravs da porta paralela do
microcomputador (LPT1), da porta serial (COM1, COM2, etc), da USB, atravs de um
circuito microcontrolado ou utilizando uma placa de aquisio.
A linguagem de programao que atende a todos os requisitos exigidos pelo programa
a linguagem LabVIEW, do fabricante de placas de aquisio e desenvolvedor National
Instruments (NI).
O LabVIEW um ambiente de desenvolvimento grfico que possibilita a simulao, a
aquisio de dados, o controle de instrumentos, a anlise de medida e apresentao de dados.
Esta programao possui a flexibilidade de uma linguagem de programao poderosa sem a
complexidade de ambientes de desenvolvimento tradicionais, ou seja, uma linguagem de
alto nvel, totalmente visual e de fcil aprendizagem (LABVIEW, 2008).

41

Esse ambiente possui ferramentas poderosas para criar aplicaes sem escrever
qualquer linha de cdigo textual. possvel especificar a funcionalidade do sistema desejado
montando diagramas de blocos, o que uma notao de desenho natural para os cientistas e
engenheiros (LABVIEW, 2008).
Com relao ao aspecto de comunicao entre o microcomputador e a fonte, tentou-se,
a princpio, gerar uma sada analgica atravs da porta paralela do computador. O programa
processava o sinal a ser gerado e a porta paralela fazia a comunicao. Atravs dos 8 bits
disponveis na porta paralela gerou-se digitalmente os valores da amplitude da senide. Esse
sinal digital foi convertido, atravs de um conversor digital-analgico feito com uma rede de
resistores R-2R, em um sinal analgico.
Analisou-se o sinal gerado e concluiu-se que devido ao ambiente LabVIEW necessitar
de uma grande velocidade de processamento, no foi possvel gerar uma senide sem
deformaes atravs da porta paralela (LPT1) com frequncia superior a 7 Hz. A senide de
60 Hz gerada atravs da sada paralela apresentou uma grande deformao, no assemelhando
ao sinal desejado, conforme ilustrado na figura 4.1.

Figura 4.1 - Senide gerada atravs da porta paralela (LPT1).

Aps descartada a possibilidade de gerao da senide atravs da porta paralela,


optou-se em utilizar uma placa de aquisio da NI (figura 4.2). Esta placa uma modelo E
series, a qual comunica com o microcomputador atravs do slot PCI. Possui duas sadas e

42

quatorze entradas, todas analgicas. Como foi definido no programa uma velocidade de
escrita de 10 mil pontos por segundo, conclui-se que a placa srie E atende plenamente nosso
objetivo, j que a mesma pode gerar at 400 mil pontos por segundo em cada sada analgica.
A folha de dados desta placa de aquisio, na qual so apresentadas todas as suas
caractersticas, est apresentada no Anexo I.

Figura 4.2 - Placa de aquisio NI


Fonte: National Instruments (2008).

4.2.2. DESENVOLVIMENTO DO PROGRAMA

Aps a escolha do programa e circuito a serem utilizados para a gerao da senide de


referncia, necessrio a implementao do cdigo do programa de afundamento tenso em
LabVIEW.
Um fluxograma foi elaborado visando facilitar essa programao, e demonstra de uma
maneira simplificada o funcionamento do programa e sua lgica de programao, conforme
ilustrado na Figura 4.3.

43

Figura 4.3 - Fluxograma referente ao programa gerador da senide de referncia ao afundamento.


Fonte: Autoria Prpria.

44

4.2.3. PAINEL DE INTERFACE COM USURIO

No painel de interface do usurio desta primeira verso do programa, buscou-se


simplificar ao mximo sua operao, tendo neste painel frontal apenas os parmetros
necessrios ao afundamento, sem informaes adicionais.
Neste painel o usurio escolhe qual o tempo desejado de afundamento. Este tempo
definido em ciclos ou em segundos. Se por acaso o usurio definir um tempo que no
composto por ciclos inteiros de 16,667ms, o programa corrigir automaticamente esse valor,
adicionando no tempo escolhido pelo usurio o tempo faltante para completar um ciclo
inteiro.
O painel de interface da primeira verso do programa est mostrado na Figura 4.4.

Figura 4.4 - Painel de interface com usurio


Fonte: Programa Labview.

H 12 botes com valores previamente determinados, onde o usurio simplesmente o


pressiona e o valor estar parametrizado. Uma barra rolante est disponvel para a escolha dos

45

valores de ciclo. E tanto os ciclos desejados, quanto os segundos, podem ser escolhidos
atravs de duas caixas de texto, onde este valor pode ser escrito diretamente.
Todas essas possibilidades de escolha so interativas, ou seja, quando o valor de um
boto, ou barra, ou caixa de texto modificado, as outras variveis de tempo so
automaticamente modificadas a esse valor escolhido.
Outro parmetro varivel do painel frontal do programa a amplitude. Essa amplitude
medida em porcentagem, ou seja, calculada em relao amplitude nominal da senide.
Um grfico foi adicionado para mostrar o sinal gerado em tempo real, o qual ser
produzido pela placa de aquisio e levado at o conversor CC-CA.
O boto de incio do afundamento tambm est presente neste painel frontal, e
utilizado para dar incio ao afundamento. Um boto de stop foi adicionado ao painel frontal
para desligar o programa e a gerao da senide da placa de aquisio.

4.2.4. CDIGO DE PROGRAMAO

A programao em LabVIEW foi feita, baseada no fluxograma acima descrito. Foram


desenvolvidos dois laos principais que compem a estrutura da programao.
Uma viso geral do cdigo de programao da fonte geradora de afundamento de
tenso est mostrada na Figura 4.5.

46

Figura 4.5 - Viso geral do cdigo de programao


Fonte: Programa Labview.

No lao superior so feitas as interaes entre os botes de segundos e ciclos da


parametrizao do afundamento de tenso, e tambm a correo dos tempos dos ciclos, ou
seja, quando o usurio escolher tempos fracionrios ao ciclo de 16,667ms, o programa
automaticamente corrigir esse valor para o prximo valor superior.
Essa correo necessria devido ao funcionamento do conversor CC-CA. Caso
houvesse a possibilidade de alterar a amplitude da senide no seu ponto de mxima
amplitude, por exemplo, isto introduziria um degrau no sinal de referncia. Este degrau seria
repassado ao PWM e consequentemente aos MOSFETs, tornando a comutao dos mesmos

47

perigosa devido aos efeitos relacionados ao chaveamento destes componentes, descritos em


outra seo desta monografia.
J o lao inferior o mais importante do programa. Nele encontra-se toda a lgica de
programao para a gerao do afundamento de tenso e a senide de amplitude nominal.
Tanto o lao superior quanto o lao inferior so envoltos por outro lao. Esse lao
global faz o programa ser executado continuamente at o boto de stop ser pressionado.
Dentro do lao inferior encontra-se uma estrutura chamada de Stacked sequence
(Figura 4.6). Dentro dessa estrutura foram colocados outros laos. Um destes o lao de
separao da varivel de tempo em segundos inteiros e fracionrios.

Figura 4.6 - Stacked sequence structure


Fonte: Programa Labview.

Como o cdigo interpreta de maneiras diferentes os tempos dados por segundos


inteiros e fracionrios, necessrio separar esse tempo para poder utiliz-lo. O nmero inteiro
e o fracionrio so levados para blocos diferentes, onde no programa haver uma seqncia de
utilizao. Primeiramente sero gerados tempos de afundamento com os segundos inteiros e
depois de completado este ciclo ser gerado o afundamento referente aos segundos
fracionrios. O bloco da Figura 4.7 separa a varivel tempo dado em segundos, em nmeros
inteiros e fracionrios.

Figura 4.7 - Bloco para separao dos segundos em inteiros e fracionrios


Fonte: Programa Labview.

48

A segunda etapa do stacked sequence structure possui uma varivel chamada de Start
do afundamento. Essa varivel alterada atravs de um boto no painel frontal, e pode
assumir os valores booleanos: verdadeiro ou falso. Esta varivel d incio ao afundamento
quando, aps este ser definido pelo usurio.
Este boto est ligado diretamente em uma case structure (estrutura condicional). O
valor vinculado varivel ligada no terminal seletor (start do afundamento) da estrutura,
determina qual caixa executar. Ou ser executada a caixa referente ao valor verdadeiro ou a
do valor falso. O terminal seletor representado por um ponto de interrogao na cor verde.
Como se trata de uma boto virtual, pode-se considerar que essa varivel
normalmente aberta, ou seja, atribudo ao boto um valor de falso. Se selecionar este boto,
atribumos a este um valor de verdadeiro.
Quando essa varivel assumir um valor verdadeiro o afundamento da senide ser
iniciado. A varivel de incio do afundamento da senide e a estrutura condicional case
structure esto, de uma maneira simplificada, mostradas na Figura 4.8.

Figura 4.8 - Varivel de incio do afundamento e case structure


Fonte: Programa Labview.

Dentro desse case structure encontra-se outra estrutura igual, mas a varivel ligada ao
terminal seletor diferente da varivel conectada estrutura externa. Esse case interno
executa os tempos, dados em segundos, menores do que um, ou os maiores, dependendo do
valor da varivel do terminal seletor. Essa separao em segundos inteiros e fracionrios foi
descrita anteriormente.
Para tempos fracionrios de afundamento existe um outro cdigo que gera a senide.
O cdigo utilizado para gerar uma senide com tempo menor do que um segundo est
mostrado na Figura 4.9.

49

Figura 4.9 - Diagrama de blocos referente ao afundamento de tenso com tempo menor do que 1 segundo
Fonte: Programa Labview

Para simplificar a programao foi gerado um bloco chamado SubVI (bloco branco da
figura anterior). Dentro deste bloco h outro cdigo de programao (Figura 4.10) que tem a
funo de gerar as senides com tempo menor do que um segundo.

Figura 4.10 - Cdigo de programao interno SubVI referente gerao de senides menores do que um
segundo
Fonte: Programa Labview.

Dentro da estrutura dessa SubVI esto contidos dois blocos (Figura 4.10) que tm a
funo de gerar senides. Algumas constantes so adicionadas a esses blocos para definir
certos parmetros da onda. No caso do bloco superior temos duas constantes atreladas ao
gerador de senide. O valor de 60 define a frequncia da senide a ser gerada e o valor de 4,5
a amplitude desta. Os dois nmeros dez mil presentes nos geradores de senide so
responsveis pela escolha da qualidade do sinal a ser gerado. Outros parmetros podem ser

50

adicionados conforme mostra a Figura 4.11, o que no caso deste programa, no so


necessrios.

Figura 4.11 - Gerador de forma de onda senoidal


Fonte: Programa Labview.

O gerador de forma de onda senoidal inferior o responsvel pelo afundamento de


tenso. Nele possui uma varivel chamada Amplitude, que referente amplitude do
afundamento de tenso. A forma de onda deste gerador substitui a onda senoidal do gerador
superior no tempo definido pelo usurio. Como resultado, teremos uma forma de onda com
um afundamento. Neste caso o afundamento ser de valor de tempo menor do que um
segundo.
Para tempos maiores ou iguais a 1 segundo, outros blocos com outra SubVI (Figura
4.12), habilitada a gerar a forma de onda senoidal. O cdigo referente gerao de senides
com tempo maior do que um segundo est ilustrado abaixo.

Figura 4.12 - Diagrama de blocos referente ao afundamento de tenso com tempo maior do que 1 segundo.
Fonte: Programa Labview.

Dentro dessa SubVI h um contador regressivo de tempo e executa o afundamento at


esse valor chegar a zero. O cdigo interno da SubVI est mostrado na Figura 4.13.

51

Figura 4.13 - Cdigo de programao interno SubVI referente gerao de senides maiores do que um
segundo
Fonte: Programa Labview.

H a possibilidade de o usurio optar em afundar a senide em um tempo composto


por valores inteiros e fracionrios. Neste caso o programa seleciona a varivel chamada
maior impondo a essa um valor true, com isso habilitado primeiramente a execuo das
senides de tempo maior do que um segundo e depois de concluda essa etapa, o programa
altera o valor da varivel maior para false, e quando ser executado as senides de tempo
fracionrio.
Essas formas de onda de afundamento de tenso geradas atravs dos blocos descritos
acima, substituem uma senide de referncia a qual est externa s estruturas referentes ao
afundamento.
O gerador senoidal de referncia, apresentado na Figura 4.14, o responsvel em gerar
a senide de amplitude nominal quando o usurio no desejar um afundamento de tenso.
Nesta situao o conversor CC-CA opera como uma fonte senoidal alimentando a carga com
tenso nominal.

Figura 4.14 - Gerador de onda senoidal de referncia


Fonte: Programa Labview.

52

4.2.5. SOFT-START

Optou-se em fazer o soft-start no prprio programa ao invs de utilizar componentes


eletrnicos no circuito modulador.
O cdigo referente ao soft-start ser executado apenas uma vez, somente quando o
programa ligado. Esse cdigo gera nove ciclos da senide de referncia. Comea com dois
ciclos com zero Volt de amplitude, incrementando nos prximos sete ciclos o valor de 0,5
Volts em cada ciclo. Aps esse soft-start o programa gera a senide com amplitude nominal.

Figura 4.15 Soft-start gerado via programa


Fonte: Programa Labview.

53

4.3. CONCLUSO

A linguagem de programao LabVIEW apresentou um rendimento satisfatrio quanto


sua programao e as interfaces geradas so de agradvel visualizao. uma linguagem
que possibilita uma fcil programao e entendimento, por se tratar de um desenvolvimento
baseado em blocos.
O programa desenvolvido para o controle e gerao dos afundamentos de tenso, gera
o sinal senoidal atravs de uma placa de aquisio, devido ao fato desta linguagem de
programao exigir um bom processamento computacional.
Tentativas em se utilizar o programa sem a placa de aquisio foram feitas, mas no
apresentaram resultados aceitveis. Essas tentativas foram feitas utilizando-se a porta paralela
do computador e um conversor Digital Analgico.
A placa de aquisio utilizada apresentou uma boa resoluo do sinal gerado e uma
boa flexibilidade quanto quantidade de portas de entradas e sadas, tanto analgicas quanto
digitais. A isolao da placa foi feita para isol-la do circuito da fonte geradora de
afundamentos de tenso, a qual ser abordada no captulo 5.

54

5. CAPTULO V
5.1. INTRODUO

Tendo finalizado a etapa de projeto e simulao, parte-se para a montagem do


prottipo, seguindo a topologia de ligao da Figura 5.1.
Vo

AMOSTRA

SENIDE

LABVIEW

SENIDE

COMPENSADOR

ISOLADOR
SINAL ERRO

COMPARADOR

COMANDO

BLOQUEIO CC

INVERSOR

GERADOR

TRIANGULAR

BLOQUEIO CC

COMPARADOR

COMANDO

DRIVER

PWM1

BARRAMENTO

MOSFETS

PWM2

DRIVER

PWM1

PWM2

Lo

FILTRO

Vo

Co

Fonte: Protel DXP.

PWM1

PWM1

PWM2

PWM2

Figura 5.1 Esquema de montagem

55

Neste captulo sero abordados detalhes do circuito do conversor CC-CA, a


implementao do prottipo, a integrao do programa de interface ao estgio de potncia e
por fim os resultados obtidos.

5.2. FONTE DE ALIMENTAO

Para a alimentao dos circuitos de controle e drivers do conversor CC-CA utilizou-se


uma fonte simtrica 15V, obtida atravs de um transformador com derivao central, um
retificador a diodos em ponte completa, dois reguladores lineares de tenso e filtros
capacitivos, conforme Figura 5.2.
+15V
U6
1

3
1k2
R15
D7
1N4007

100nF 50V

C22

C38
47uF 25V

OUT
GND

C21 LD5

IN

GND
OUT

U11 MC7915

D12
1N4007

100nF 50V

LD4
C39
47uF 25V

D9
1N4007

LM7815

D8
1N4007

C24

-15 Vac

100nF 50V

100nF 50V

0 Vac

C41

127 Vac

C43

15 Vac

2200uF 25V

220 Vac

D6
1N4007

2200uF 25V

D5
1N4007

IN

C23

R16
1k2

Fonte simtrica
-15V

Figura 5.2 Fonte Simtrica


Fonte: Protel DXP.

Optou-se por alimentar o circuito com as tenses simtricas de 15V, pois todos os
circuitos integrados utilizados e os drives do estgio de potncia so tolerantes a estes nveis.
A simetria foi utilizada para facilitar a comparao entre os sinais triangulares com a senide
de referncia, e desta com o sinal de realimentao, pois todos, com auxlio de capacitores de
desacoplamento, no apresentam nvel mdio.

56

5.3. ISOLAO ENTRE O CONVERSOR E O MICROCOMPUTADOR

Conforme abordado no Captulo IV, a senide de referncia utilizada no conversor


CC-CA obtida atravs de uma placa de aquisio do fabricante National Instruments
conectada ao barramento PCI do microcomputador, e implementada e controlada atravs de
uma interface em LabView.
Contudo, a sada da placa de aquisio no isolada do circuito de microcomputador,
tornando muito perigosa a ligao direta desta com o circuito de controle do inversor,
havendo riscos de queima tanto do microcomputador quanto da placa de aquisio. Houve
ento a necessidade de isolar de maneira efetiva os circuitos, mas sem perder a preciso do
sinal senoidal de referncia, pois este ser fundamental para gerao dos sinais de PWM.
Primeiramente avaliou-se a possibilidade de utilizar o opto acoplador Siemens IL300,
porm no foi possvel utiliz-lo pela dificuldade de aquisio e tambm pela pequena regio
de linearidade do mesmo, o que comprometeria um pouco o funcionamento do circuito, uma
vez que, espera-se que o sinal senoidal de referncia tenha uma grande excurso sobre o seu
valor nominal, sem perder a preciso.
Ento, utilizou-se o amplificador operacional isolador AD210N, cuja amostra fora
adquirida junto a Analog Devices, o qual, segundo a folha de dados do componente,
disponibiliza uma completa isolao galvnica entre a entrada e a sada, opera com
frequncias de at 20kHz, apresenta no linearidade mxima de apenas 0,012%, alm de ser
alimentado com uma fonte simples de 15V. A Figura 5.3 apresenta o diagrama funcional do
amplificador.

57

Figura 5.3 Amplificador operacional isolador AD210N


Fonte: Folha de dados do componente AD210 (2009).

No circuito de controle do conversor CC-CA, este componente foi utilizado na


configurao de seguidor de tenso, pois o ganho da senide de referncia pode ser ajustado
via interface LabView, conforme a Figura 5.4.
+15V
C31

Con. DB9 Macho PCI 90

15
14

-VISS
+VISS

Senide (NI) - isolada pelo amplificador isolador

PWR

FB
-IN
+IN
ICOM

PWRCOM

11

16
17
19
18

29

10

U13

5
9
4
8
3
7
2
6
1

30

100nF 50V
PWJ1

VO
0COM

+VOSS
-VOSS

1
2

3
4

AD210N

Figura 5.4 Utilizao do AD210N como seguidor de tenso


Fonte: Protel DXP.

SIN REF

58

5.4. CIRCUITOS DE COMANDO DO INVERSOR

Para a gerao dos sinais de comando dos MOSFETs, deve-se comparar dois sinais
triangulares defasados de 180 entre si e uma senide de referncia. Utilizou-se para gerao
da onda triangular portadora, um circuito comumente encontrado em folhas de dados de
alguns amplificadores operacionais, no qual os componentes C40, R25, R26 e R28
foram ajustados para que o sinal obtido apresentasse uma frequncia de 30kHz, que a
frequncia de chaveamento do estgio de potncia.
C40

R41
+15V

1k5

3,3nF
C28

R25
1k

Gerador triangular 30kHz

5
4

R26

100nF 8

U9
LF351N
C17

10K
+15V

C29
100nF

100nF 50V

2
R28

5
LF351N
U10

-15V

8k2

1
C19

-15V

100nF 50V

Figura 5.5 Gerador de onda triangular


Fonte: Protel DXP.

TRIANG

59

SIN REF

+15V

5
C14

C26
100nF 6

R9
1K

TRIANG

7
100nF 50V
R39
15K

U8
LM311N

4
1

Bloqueia CC

PWM1

C11
R27

100nF 50V

-15V

10K

Comparadores

+15V

+15V
C30

R29
10K

100nF 8

U5

2
6

5
C18

100nF 6

5
LF351N

Inversor

100nF 50V

Bloqueia CC

R14
1K

R40
15K

PWM2

U12
LM311N
4
1

TRIANG

C27

C20
C15
-15V

100nF 50V
-15V

100nF 50V

Figura 5.6 Inversor de fase, desacoplamento e comparadores para gerao dos sinais PWM
Fonte: Protel DXP.

Na Figura 5.6, o amplificador operacional U5 atua como um inversor com ganho


unitrio para defasar a onda triangular portadora e os capacitores C14 e C18 esto
retirando o nvel mdio deste sinal, para ser comparado com a senide de referncia. O offset
dos amplificadores U8 e U12 esto conectados massa do circuito, pois os sinais
PWM1 e PWM2 no devem ser simtricos, uma vez que sero aplicados nas portas
lgicas para gerao dos sinais complementares.

5.5. ACIONAMENTO DOS MOSFETS

Em um MOSFET ideal, basta aplicar uma tenso (geralmente de 10V a 24V) entre o
gate e o source, conforme a Figura 5.7, para comand-lo a conduzir ou uma tenso prxima a
0V ou menor para bloque-lo.

60

Figura 5.7 MOSFET


Fonte: Folha de dados do componente IRFP460 (2008).

No entanto, um MOSFET real apresenta capacitncias intrnsecas que devem ser


carregadas ou descarregadas para que a chave semicondutora possa ser comandada a conduzir
ou bloquear respectivamente, ou seja, haver sempre um atraso entre o sinal de comando no
gate e a atuao deste componente. Observa-se pela Figura 5.9 que as chaves S1 e S3 ou S2 e
S4 so complementares, ou seja, enquanto uma recebe um sinal de bloqueio, a outra
comandada a conduzir. Ento, alm de gerar sinais de comandos complementares com o
auxlio das portas not com histerese, j mencionadas, deve-se inserir um atraso entre os sinais
complementares para que estas chaves no conduzam ao mesmo tempo, o que ocasionaria um
curto circuito no brao. Este atraso denomina-se tempo morto, e pode ser obtido conforme a
Figura 5.8.

COMPARADOR

Figura 5.8 Gerao dos PWMs complementares e tempo morto


Fonte: Protel DXP.

PWM - 0

PWM - 1

61

Projetou-se o tempo morto para 30% do perodo de chaveamento, ou seja, 1s. Notase que no ramo superior foi adicionado um capacitor em paralelo para que se possa compensar
o atraso gerado pela terceira porta not com histerese pela qual deve passar o sinal PWM-1.
Contudo, os sinais complementares gerados tm como referncia a massa do circuito
de controle, para utiliz-los no acionamento dos MOSFETs deve-se utilizar um circuito
driver em que suas sadas possam se referenciadas aos sources das chaves semicondutoras, ou
seja, possuam terra flutuante. Para isto foi utilizado um circuito de driver comercial, cedido
pela empresa NHS, o qual possui isolao ptica entre a entrada e sada, proteo contra curto
circuito no brao, reset manual e, com o objetivo de descarregar rapidamente as capacitncias
intrnsecas e absorver os rudos induzidos pelas comutaes, aplica no MOSFET 15V para
comand-lo a conduzir e -7V para bloque-lo.
Alm disso, devido s altas derivadas de tenso e corrente pelo tempo, a comutao
das quatro chaves simultaneamente induz um nvel de rudo suficientemente grande, tornando
possvel uma possvel operao indesejada de algum dos MOSFETs, provocando tambm
um curto circuito no brao.
A seguir so descritas algumas medidas que devem ser tomadas para tornar possvel e
seguro o comando dos MOSFETs, a comear por:

Layout adequado da placa de circuito impresso: a indutncia das trilhas que


levam o sinal do driver para os MOSFETs tm grande influncia sobre os
problemas relacionados comutao destas chaves, mencionados acima. Para
minimizar o efeito destas indutncias, estas trilhas devem ser, o quanto
possvel, curtas e retilneas (PINHEIRO FILHO, 2005).

Circuitos grampeadores ou snubbers: para absorver os efeitos das indutncias


provenientes das trilhas da placa de circuito impresso e manter a tenso do
barramento em corrente contnua livre de oscilaes que podem causar danos
s chaves semicondutoras, necessrio inserir dois capacitores de
desacoplamento entre os plos positivo e negativo do barramento (PINHEIRO
FILHO, 2005).

62

Figura 5.9 Indutncias parasitas e circuito grampeador


Fonte: Pinheiro Filho (2005).

Na Figura 5.9, as indutncias Lpt so provenientes das trilhas e os capacitores Cb so


empregados no desacoplamento. As posies destes capacitores na placa de circuito impresso
so, tambm, muito importantes para o que o circuito snubber tenha efeito na proteo dos
MOSFETs. Estas posies no layout devem ser de acordo com o esquema apresentado na
figura 3.5.

5.6. CONTROLADOR PID

Embora todos os projetos e simulaes realizados no Captulo III tenham considerado


o inversor operando em malha aberta, durante a implementao do circuito previu-se a
operao do sistema em malha fechada, o que torna mais confivel e segura a operao do
conversor, uma vez que a senide, utilizada nos comparadores para gerao dos PWMs,
agora ser o erro entre o sinal de referncia senoidal proveniente do microcomputador e o
sinal de sada amostrado e compensado pelo controlador. A topologia do sistema em malha
fechada apresentada na Figura 5.10.

63

Vref

Vc

C(s)

Erro

Gv(s)

Vo

H(s)
Figura 5.10 Topologia de controle
Fonte: Protel DXP.

Em que:

Vref: sinal senoidal de referncia obtido via microcomputador.

C(S): funo de transferncia do controlador.

Vc: sinal de sada do controlador.

Gv(s): funo de transferncia do filtro L0C0.

H(s): ganho da amostragem do sinal de sada do conversor.

Vo: tenso de sada do inversor.

De acordo com a metodologia apresentada em (ROMANELI, 2002), a funo de


transferncia do filtro L0C0 dada pela Equao 5.1, a seguir:

Gv( s ) =

1
1 VD
s +
L0 C 0 s 2 +

L0 C 0
R0 C 0

VB

Onde:

VB: tenso do barramento CC de entrada.

VD: tenso de pico da onda triangular portadora.

E a funo de transferncia final do controle ser dada por:


H ( s ) Gv( s )

5.2

64

Para a realimentao da planta ser utilizado um transdutor de tenso por efeito Hall, o
LV 25-P do fabricante LEM, para garantir a isolao entre o estgio de potncia e o controle.
O ganho desta amostra, segundo a folha de dados deste componente ser de 0,025.
Utilizando os valores obtidos no projeto do estgio de potncia e o ganho da
realimentao, pode-se escrever Gv(s) de acordo com a Equao 5.2:

Gv( s ) =

191 0,025

500 10 6 5 10 6 s 2 +
6
10000 5 10

1
12
1

s +
6
6
500 10 5 10

5.2

Podendo-se ento plotar os diagramas de Bode, conforme a Figura 5.11

Figura 5.11 Diagrama de ganho e fase respectivamente


Fonte: FT3D (2009).

Segundo Pinheiro Filho (2005), o compensador do conversor deve ser o mais rpido
possvel, tendo como limitao mxima um quarto da frequncia de chaveamento, para que
no seja susceptvel ao contedo harmnico proveniente da comutao. O controlador deve

65

operar fazendo com que a tenso de sada siga a tenso senoidal de referncia e a mantenha
estabilizada com erro nulo em regime permanente, ou seja, atuando como integrador puro.
Utilizou-se um controlador com dois plos (proporcional integral derivativo PID). A
topologia deste compensador apresentada na Figura 5.12.

Figura 5.12 Topologia do compensador PID

Para o clculo dos parmetros do controlador a seguir, adotou-se a metodologia


apresentada a seguir. (ROMANELI, 2002)
Conforme j mencionado, a frequncia de corte ser um quarto da frequncia de
chaveamento dada pela Equao 5.3 mostrada a seguir.

fc =

f s 30000
=
= 7,5kHz
4
4

5.3

O ganho do controlador deve anular o ganho da planta Gv(s) somada ao ganho da


amostragem H(s) na frequncia de corte, para garantir a estabilidade do compensador. Este
ganho determinado pela Equao 5.4 dada a seguir:

Ganho = 20 log Gv( f c ) H ( f c ) = 20 log[8,37 0,025] = 13,59dB

5.4

Tendo determinado o ganho do controle na frequncia, determinam-se os plos e zeros


do compensador. O controlador PID apresenta dois plos duplos na mesma frequncia (fP1 e
fP2) e dois zeros, um na origem e o outro livre, sendo que estes devem ser alocados sobre a
frequncia de ressonncia do filtro L0C0, a qual dada pela Equao 5.5:

66

f0 =

1
2 L0 C 0

1
2 500 10 6 5 10 6

= 3,18kHz

5.5

Um plo alocado na origem e o outro deve ser alocado em um mltiplo n da


frequncia de ressonncia do filtro L0C0, onde n pode ser 10, 20, 30...
Ento, pode-se determinar o ganho H2 do controlador em fP2 e f0 da seguinte forma:
Em fP2, conforme Equao 5.6

n 3,18 103
f
H 2 = Ganho + 20 log P 2 = ( 13,59) + 20 log
3
fc
7,5 10

5.6

Admitindo um n igual a 40, tem-se:


H 2 = 38,19dB

Convertendo para nmeros absolutos, obtm-se, conforme Equao 5.7:


H2

A2 = 10 20 = 10

38 ,19
20

= 81,17

5.7

Em f0.

Obtm-se o ganho do controlador em f0 atravs da Equao 5.8:

f
n 3,18 10 3
H 1 = H 2 20 log P 2 = 38,19 20 log
3
3,18 10
f0
Assumindo novamente n igual a 40, obtm-se:
H 1 = 6,15dB

Em nmeros absolutos, obtm-se, conforme Equao 5.9:

5.8

67

H1

A1 = 10 20 = 10

6 ,15
20

= 2,03

5.9

Com todos os ganhos determinados, pode-se calcular todos os parmetros do


compensador. Seguindo as metodologias apresentadas em Pinheiro Filho (2005) e Romaneli
(2002), obtm-se segundo as Equaes 5.10 e 5.11 a seguir:
A1 Riz
A2 A1

5.10

Rfz = A2 Rip

5.11

Rip =

Assumindo Riz como 10k, tem-se:

Rip =

2,03 10000
= 256,41
81,17 2,03

Rfz = 2,03 10000 = 20,81k

Para o clculo dos capacitores Ci e Cf utilizam-se as seguintes Equaes 5.12 e 5.13:

Ci =

1
2 f z Riz

5.12

Cf =

Ci Riz
Rfz

5.13

Em que fz a frequncia de corte do filtro L0C0, calculada no Captulo III com sendo
um sexto da frequncia de chaveamento, igual a 5kHz. Portanto:

Ci =

1
= 3,18nF
2 5000 10000

68

Cf =

3,18 10 9 10 10 3
= 1,53nF
20,81 10 3

Ajustando os parmetros do compensador para valores comerciais e aos resultados


obtidos em laboratrio, cujos resultados sero apresentados na seqncia, tm-se:
Rip = 270
Riz = 10k
Rfz = 18k
Ci = 18nF
Cf = 2,7 nF

Com estes parmetros calculados, pode-se determinar os plos e zeros do


compensador (ROMANELI, 2002). Ento de acordo com as equaes a seguir, tem-se:
p1 = 0

p2 =

Rip + Riz
Rip Riz Ci

5.14

5.15

z1 =

1
Rfz Cf

5.16

z2 =

1
Riz Ci

5.17

E a funo de transferncia do compensador dada pela Equao 5.18:

Rfz
(s + z1) (s + z 2 )
Rip
C ( s) =
s (s + p 2 )

5.18

Por fim, pode-se aplicar planta o efeito do compensador, e obter o novo diagrama de
Bode do sistema C(s)H(s)Gv(s).

69

Figura 5.13 Diagrama de Bode do sistema compensado


Fonte: FT3D (2009).

Analisando os grficos de bode, conclui-se que a margem de fase ser de 50, o que
garante que o sistema e estvel.

5.7. IMPLEMENTAO PRTICA


5.7.1. CIRCUITO GERAL

Tendo definidos todos os parmetros de projeto, parte-se para a implementao do


circuito. A Figura 5.14 apresenta o circuito utilizado para os testes.

Con. DB9 Macho PCI 90

5
9
4
8
3
7
2
6
1

Senide (NI) - isolada por amplificador

11

10

PWJ1

15
14

16
17
19
18

-VISS
+VISS

FB
-IN
+IN
ICOM

U13

30

PWR

PWRCOM

29

AD210N

+VOSS
-VOSS

VO
0COM

100nF 50V

C31

3
4

1
2

C6

-HT

+HT

1k5

R41

-15V

Seguidor

100nF 50V

2
1

LF351N
U10

-15V

D17
6A4

D15
6A4

100nF 50V

C19

100nF

C29

10K
+15V

R26

Gerador triangular 30kHz

KRE2

J5

R25
1k

JP4

18k 3W

U4
LV25P

D18
6A4

D16
6A4

R4
100K

8k2

R28

C40

-15V

C7

100nF 50V

U9
LF351N
C17

C47
470uF 400V

Barramento CC

-15V

100nF 8

3,3nF
C28

+15V

U1C

TL074

47K

10K

270R

100nF 50V

C14

U5
LF351N

C49
470uF 400V

100nF 50V

C20

Inversor

C50
470uF 400V

R39
15K

Compensador

R20

18nF

C2

R19

Bloqueia CC

100nF 8

-15V

C48
470uF 400V

C30

+15V

10K

R27

Filtro passa-baixa

U1A
TL074

100nF 50V

+15V

100nF 50V

C5

R18
27K

9
10

R2
47K
R7
180R

1pF 50V

JP5

C53
100nF 400V

Bloqueia CC

100nF 50V

C18

1/2 - MF
2/3 - MA

R40
15K

12

13
4

18K

R17

14

Driver DRVHCPL

1
2
3
4
5
6
7
8

DR1C

C51
390nF 400V

Driver DRVHCPL

1
2
3
4
5
6
7
8

DR1B

TL074

U1D

2.7nF

C3

C15
100nF 50V

R14
1K

R9
1K

Q3
IRFP460

L1 (F)

900uH

Filtro LC - 60Hz

OUT+

Q1
IRFP460

Inversor CC-CA - Potncia

-15V

U12
LM311N

100nF 6

C27

+15V

Comparadores

-15V

100nF 50V

C11

U8
LM311N

100nF 6

C26

+15V

J6
KRE2

3
2
1

2
HC40106BF

U3A

4
HC40106BF

U2B

Driver DRVHCPL

1
2
3
4
5
6
7
8

DR2C

OUT-

4
HC40106BF

U3B

Driver DRVHCPL

1
2
3
4
5
6
7
8

DR2B

C12
100nF 50V

Carga

1uF 250V

C45 (F)

-15 Vac

0 Vac

15 Vac

1k

1k

1N4148
R33

D2

C32
1nF 50V

1N4148
R32

D1

D8
1N4007

1k

Q4
IRFP460

390nF 400V

C52

Q2
IRFP460

1k

1N4148
R35

D4

C34
1nF 50V

1N4148
R34

D3

Lgica de comando + tempo morto (1,3us)

C10
100nF 50V

+15V

2
HC40106BF

+15V

U2A

KRE3
TRAFO

JP6

D5
1N4007

2200uF 25V
2200uF 25V
U2D

C41
C43
8

C35
1nF 50V

330pF 50V

C9

C33
1nF 50V

R10
68K 1W

HC40106BF

U3D

HC40106BF

U3C

HC40106BF

U2C

330pF 50V HC40106BF

C8

D9
1N4007

D6
1N4007
100nF 50V
100nF 50V

C1
R1
C22
C24

2
+
-

R12

11

+15V

OUT-

7
4

OUT+

10K

+15V

H1
RESET1
FAULT1
L1

1
2
3
4
5
6

J3

DR1A

Driver DRVHCPL

1
2
3
4
5
6

+15V

H2
RESET2
FAULT2
L2

+15V

1
2
3
4
5
6

J4

RESET2

RESET1

S1

R5
1k2

S2

R6
1k2

+15V

Driver DRVHCPL

1
2
3
4
5
6

DR2A

C23

R16
1k2

LD4

1k2
R15

-15V

+15V

C16
100nF 50V

C13
100nF 50V

R38
1k2

+15V

R37
1k2

+15V

FAULT2

LD3

FAULT1

LD2

Circuitos auxiliares - Drives

C21 LD5

+15V

Barra de pinos 1x6 180

H2
RESET2
FAULT2
L2

Entrada dos Drivers

Barra de pinos 1x6

1
2
3
4
5
6

J2

D12
1N4007

D7
1N4007

Fonte simtrica

Conexo coma placa de controle

Barra de pinos 1x6

H2
RESET2
FAULT2
L2

H1
RESET1
FAULT1
L1

+15V

GND
OUT

Barra de pinos 1x6

1
2
3
4
5
6

J1

+15V

+15V

OUT
GND

LM7815

U11 MC7915

IN

IN

U6

2
1

Sada - Drives

H1
RESET1
FAULT1
L1

C38
47uF 25V
C39
47uF 25V

100nF 50V

R29

3
2
1

JP3

7
4

8
4
1
8
4
1

100nF 50V
100nF 50V

+15V

HIGH
LOW

2
1

HIGH
LOW

Fonte: Protel DXP.

IN

Figura 5.14 Circuito da fonte geradora de afundamentos de tenso


IN

C4

Vd

70

71

5.7.2. MONTAGEM DO PROTTIPO

Montaram-se duas placas de circuito impresso, uma contendo o circuito de controle e a


outra com o estgio de potncia, sendo ligadas entre si atravs de cabos. Optou-se por separar
os circuitos para facilitar possveis manutenes, diminuir a incidncia de rudos
eletromagnticos proveniente do chaveamento dos MOSFETs sobre a placa de controle, e
tambm para reduzir o custo de fabricao, uma vez que, a placa de controle pode ser
composta de apenas uma camada de cobre.
A seguir, so apresentadas algumas camadas das placas de circuito impresso utilizadas
para o prottipo.

Figura 5.15 Serigrafia da placa de controle


Fonte: Protel DXP.

72

Figura 5.16 Camada de cobre da placa de controle


Fonte: Protel DXP.

Para a placa utilizada no estgio, tomou-se os devidos cuidados com a proximidade


dos capacitores de desacoplamento e os drivers utilizados para o acionamento dos
MOSFETs, conforme apresentado no item 5.5 deste captulo. A seguir, algumas camadas
relevantes deste prottipo.

Figura 5.17 Serigrafia do estgio de potncia


Fonte: Protel DXP.

73

Figura 5.18 Camada de cobre sobre a placa


Fonte: Protel DXP.

Figura 5.19 Camada de cobre inferior placa


Fonte: Protel DXP.

O prottipo montado est apresentado na Figura 5.20.

74

Figura 5.20 Prottipo da fonte geradora de afundamentos de tenso


Fonte: Autoria Prpria.

5.8. RESULTADOS OBTIDOS

So apresentadas, a seguir, algumas formas de ondas relevantes para o funcionamento


do circuito, obtidas na etapa de controle do conversor CC-CA.

75

Figura 5.21 Ondas triangulares portadoras

Figura 5.22 CH1 amostra do sinal de sada atravs do sensor Hall. CH2 senide de referncia obtida via
microcomputador

76

Figura 5.23 Sinal de erro obtido na sada do compensador

Figura 5.24 Sinais de PWM complementares

77

Na Figura 5.24 salientado o tempo morto de subida e de descida entre os sinais


complementares de PWM obtidos nas sadas das portas not com histerese. Adicionou-se uma
capacitncia de 330pF ao sinal que passa por apenas duas portas lgicas, para compensar o
atraso gerado pela terceira porta utilizada para obter-se o pulso complementar.
Nas prximas figuras so apresentadas as formas de ondas obtidas no estgio de
potncia de conversor.

Figura 5.25 Sada do driver

Nota-se pela Figura 5.25, que aplicado uma tenso entre o gate e o source dos
MOSFETs de 15V para comand-lo a conduzir e -7V para bloque-lo. Conforme
mencionado no item 5.5, este nvel negativo utilizado para descarregar mais rapidamente as
capacitncias intrnsecas das chaves semicondutoras, diminudo o tempo de comutao e,
assim, tornando a operao do inversor mais seguro.

78

Figura 5.26 Sada do inversor modulado a trs nveis de tenso sem o filtro de sada

Nas figuras apresentadas na seqncia, a fonte geradora de afundamentos de tenso


est sendo submetida a uma carga puramente resistiva variando de 40W a 340W.

Figura 5.27 Sada do inversor

79

Figura 5.28 Afundamento de 50% da tenso com durao de um ciclo

Figura 5.29 Afundamento de 50% da tenso com durao de dez ciclos

Figura 5.30 Afundamento de 10% da tenso com durao de dez ciclos

80

5.9. CONCLUSO

O conversor CC-CA apresenta desempenho satisfatrio em todos os aspectos de


projeto, tais como distoro do sinal de sada, estabilidade, interface computacional,
dissipao de calor do sistema, quando alimentando uma carga puramente resistiva na sua
tenso nominal. A fonte foi submetida a uma carga de 500W para validao do projeto.
Contudo, ao operar como gerador de afundamentos de tenso encontrou-se trs
limitaes. A primeira delas diz respeito distoro do sinal de sada, o qual se torna
considervel para afundamentos menores que 30% da tenso nominal. A segunda limitao
a potncia da carga que a fonte pode alimentar quando se deseja obter afundamentos iguais ou
inferiores a 50% da tenso nominal. Notou-se, durante os ensaios, que com cargas acima de
400W o sistema no recupera a tenso nominal aps o afundamento. Isto se deve,
provavelmente, ao projeto do filtro de sada, o qual foi calculado para operar com a tenso
nominal. Ento, durante o afundamento seu desempenho pode ter sido comprometido. Uma
alternativa seria reprojet-lo para um nvel de tenso inferior ao nominal.
A terceira limitao inviabiliza os testes com inversores de frequncia, que estavam
previstos no incio desta monografia. O conversor CC-CA no operou corretamente em malha
fechada ao alimentar uma carga no linear. Ento, optou-se apenas por implementar um
circuito retificador de 180W, aliment-lo com a fonte operando em malha aberta e aplicar
alguns afundamentos para verificar o pico de corrente de recarga do capacitor de filtro da
carga. O resultado do teste apresentado na sequncia como se v na Figura 5.31.

Figura 5.31 Corrente de recarga do capacitor.

81

A forma de onda apresentada na Figura 5.31 a corrente no capacitor de filtro do


retificador. At o eixo central, a carga est sendo submetida a uma tenso 50% menor que a
nominal, quando abruptamente restaurada. Isto ocasiona um pico de corrente no capacitor,
uma vez que neste momento a fonte deve carreg-lo praticamente instantaneamente, pois h
apenas as resistncias dos cabos de alimentao e a srie equivalente do capacitor para reduzir
a velocidade da carga.
A partir da Figura 5.31, pode-se concluir ainda que, no caso de um afundamento de
tenso em um sistema eltrico de potncia alimentando muitas cargas com caractersticas no
lineares, este pico de recarga dos capacitores poderia provocar um novo afundamento
momentneo de tenso quando o sistema restaurasse o valor nominal.

82

6. CONSIDERAES FINAIS

Desenvolver uma fonte geradora de afundamento de tenso com parmetros


controlados atravs de um programa foi o objetivo deste trabalho de graduao. Visou-se um
melhor aprendizado em conversores CC-CA, em interfaces entre equipamentos diferentes,
neste caso uma placa de aquisio e um circuito de eletrnica de potncia, alm de um
desenvolvimento de um programa em Labview para controle deste circuito. Testes e
simulaes dos circuitos projetados foram feitos visando a validao do clculo de projeto. A
placa do

circuito foi desenvolvida, utilizando-se um

programa especfico para

desenvolvimento de placas de circuitos impresso, havendo uma grande preocupao com os


posicionamentos dos componentes e trilhas, devido grande interferncia eletromagntica por
utilizar-se alta frequncia de comutao nas chaves.
Aps a montagem do prottipo, testes de funcionamento foram realizados visando a
validao do projeto, compando-o aos resultados calculados com os simulados.
Os ensaios foram feitos aplicando-se diferentes valores de amplitude e durao dos
afundamentos de tenso em cargas de caractersticas e potncias conhecidas. A fonte proposta
quando submetida cargas resistivas apresentou um resultado satisfatrio, sendo a gerao do
afundamento validado para as cargas de potncias inferiores a 400W.
J para a utilizao de cargas no-lineares, neste caso um retificador, a validao da
fonte geradora de afundamentos de tenso no foi possvel devido instabilidade desta
quando submetida ao afundamento. Maiores detalhes a respeito deste problema so melhores
abordados no captulo 5.
Por fim, conclui-se que o resultado esperado deste projeto atingiu a grande parte dos
objetivos propostos, apesar da resposta da fonte projetada no ser satisfatria quando esta
estiver submetida aos afundamentos de tenso com uma carga de potncia maior do que
400W ou cargas no-lineares.

83

7. REFERNCIAS BIBLIOGRFICAS

ALENCAR NETO, lvaro P; STRAUHS, Faimara do R.; WALENIA, Paulo S. Normas de

formatao e apresentao de trabalhos cientficos. Curitiba. Departamento Acadmico de


Eletrotcnica do Centro Federal de Educao Tecnolgica do Paran, 2004.
BARBI, Ivo. Eletrnica de potncia: projetos de fontes chaveadas. Florianpolis: Ed. Do
Autor, 2001.
BLAKE, Carl; BULL, Chris. International Rectifier. MOSFET or IGBT: Choose wisely.
Disponvel em: <http://www.irf.com>. Acesso: 05/2008.
Folha de dados do circuito integrado CD40106B. Disponvel em: <www.ti.com>. Acesso:
04/2008.
Folha de dados do circuito integrado IR2132. Disponvel em: <http://www.irf.com>. Acesso:
04/2008.
Folha de dados do componente LM339N. Disponvel em: <www.national.com>. Acesso:
05/2008.
Folha de dados do diodo 6A10. Disponvel em: <www.datasheetcatalog.com>. Acesso:
05/2008.
Folha de dados do diodo MUR1560. Disponvel em: <http://onsemi.com>. Acesso: 05/2008.
Folha de dados do MOSFET IRFP460. Disponvel em: <http://www.irf.com>. Acesso:
05/2008.
IEC. Electromagnetic compatibility, IEC 61000. Disponvel em: <www.techstreet.com>.
Acesso: 03/2008.

84

IEEE. IEEE Recommended Practice for Monitoring Electric Power Quality. IEEE Standard
1159 - 1995.
LEBORGNE, Roberto Chouhy. Uma contribuio caracterizao da sensibilidade de

processos industriais frente a afundamentos de tenso. 2003. Dissertao (Mestrado em


Engenharia Eltrica) Coordenao de Ps-Graduao em Engenharia Eltrica, Universidade
Federal de Itajub, Itajub, 2003.
MANCINI, Ron. PALMER, Richard. Texans Instruments. Sine-Wave Oscillator.

2001.

Disponvel em: <www.ti.com>. Acesso: 11/2007.


Manual do inversor de frequncia CFW-08 fabricado pela WEG. Disponvel em:
<www.weg.net>. Acesso: 06/2008.
MEHL, Ewaldo L. M. Curso de Ps-Graduao em Engenharia Eltrica. Qualidade da

energia eltrica. Disponvel em: www.eletrica.ufpr.br. Acesso: 12/2007.


OPERADOR NACIONAL DO SISTEMA ELTRICO. Submdulo 2.2 Padres de

Desempenho da Rede Bsica. Norma aprovada em 24 dez. 2002.

Disponvel em

<http://www.ons.org.br> . Acesso: 03/2008.


PINHEIRO FILHO, Ricardo Ferreira. Estudo e implementao de uma fonte de tenso

alternada de 220V/1kW alimentada por fontes CC de 24V. 2005. Dissertao (Mestrado


em Engenharia Eltrica) Programa de Ps-Graduao em Engenharia Eltrica, Universidade
Federal de Santa Catarina, Florianpolis, 2005.
ROMANELI, Eduardo F. Curso de inversores senoidais monofsicos para UPS.
Florianpolis. Departamento de Engenharia Eltrica da Universidade Federal de Santa
Catarina, 2002.
Seo de ajuda do programa LabVIEW. Disponvel em: <www.ni.com>. Acesso: 04/2008.

85

SEDRA, Adel S.; SMITH, Kenneth C. Microeletrnica. 4. ed. So Paulo: Makron Books
Ltda, 1999.
SEMI F42-0999. Test method for semiconductor processing equipment voltage sag

immunity. Disponvel em: <www.powerstandards.com>. Acesso: 03/2008.


Programa Labview, Disponvel em: <www.ni.com>. Acesso: 03/2008.
Programa Multisim, Disponvel em: <www.ni.com>. Acesso: 03/2008.
Programa Protel, Disponvel em: <www.altium.com.>Acesso: 03/2008.
STITT, Mark R.. Burr-Brown. Simple filter turns square waves into sine waves. 1993.
Disponvel em: <www.datasheetcatalog.com>. Acesso: 01/2008.

86

8. APNDICES OUTRAS SOLUES PARA GERAO DA ONDA SENOIDAL DE


REFERNCIA

87

APNDICE A ALTERNATIVA PARA REDUZIR O CUSTO DA PLACA DE AQUISIO.


8.1.1. INTRODUO

Uma segunda alternativa para gerao do sinal senoidal de referncia para o conversor
CC-CA a utilizao de um filtro ativo, bastante usado nos equipamentos de telefonia. O
objetivo deste filtro consiste em converter as ondas quadradas em ondas senoidais de baixadistoro ser usado nesses equipamentos. Isto pode ser feito com um filtro ativo simples
(STITT, 2008).
De acordo com sua srie de Fourier, uma onda quadrada com razo cclica de 50%
possui uma componente harmnica senoidal com a mesma frequncia da onda quadrada
fundamental, conforme demonstrado na Equao 8.1 a seguir (STITT, 2008).
4k
1
1

sen + sen3 + sen5 + ...



3
5

8.2

Sendo k a amplitude da onda quadrada.


Uma onda senoidal com a mesma frequncia da onda quadrada pode ser obtida
filtrando e eliminando a harmnicas acima da fundamental. A amplitude da senide maior
do que a amplitude da onda quadrada, isto demonstrada pela srie de Fourier. Essa
amplitude 4/ vezes maior do que a amplitude da onda quadrada (Figura 8.1). O filtro de
bandpass tambm filtrar qualquer componente DC da entrada da onda quadrada como
mostrado em Figura 8.2 (STITT, 2008).

88

Figura 8.1 - A onda quadrada passando pelo filtro ativo produzindo uma onda senoidal de baixa distoro
Fonte: Burr-Brown (1993).

Figura 8.2 - Onda senoidal aps o filtro bandpass, sem a componente DC


Fonte: Burr-Brown (1993).

A parte eletrnica dessa implementao pode ser feita atravs de uma


combinao de amplificadores operacionais e componentes passivos (Figura 8.3), ou atravs
de um componente comercial de funo especfica a esta aplicao, o UAF42. Este
componente comercial possui internamente os componentes passivos necessrios ao
funcionamento desta converso de onda quadrada para senoidal. Apenas dois resistores
externos ao circuito integrado devem ser adicionados.

89

Figura 8.3 - Circuito equivalente do componente UAF42


Fonte: Burr-Brown (1993).

A entrada Vin onde deve ser colocada a onda quadrada para esta ser
transformada em um sinal senoidal. Os valores de RF1 e RF2 foram definidos atravs da
simulao.
O circuito composto por amplificadores operacionais e componentes passivos
foi simulado atravs do programa Multisim e montado numa placa padro para testes.

8.1.2. SIMULAO

A simulao foi feita atravs do programa Multisim verso 10.0.1,


apresentando as formas de onda a seguir.

90

Figura 8.4 Tenso sada para uma entrada de 3V


Fonte: Programa Multisim.

Figura 8.5 tenso sada para uma entrada de 5V


Fonte: Programa Multisim.

8.1.3. MONTAGEM

Este filtro foi montado em uma placa padro. As formas de onda obtidas a
partir desta montagem esto mostradas nas figuras a seguir.

91

Figura 8.6 - Onda quadrada a ser filtrada para obteno da senide

Figura 8.7 - Senide de sada

92

Figura 8.8 Forma de onda aps a insero de um capacitor de 150nF na sada para eliminao de rudos

8.1.4. CONCLUSO

No caso da fonte geradora de afundamento de tenso, precisa-se de uma onda senoidal


em que seja possvel variar sua amplitude pra variar a sada do conversor CC-CA em uma
maior potncia, para simular o afundamento. necessria essa modificao, pois esta senide
o sinal de referncia para o conversor.
No teremos um total controle do incio e final do afundamento se usarmos
osciladores. As maneiras de controlar esses parmetros so atravs de programa e uma placa
de aquisio ou atravs de circuitos microcontrolados.
Se optarmos pelo programa e a placa de aquisio, temos o inconveniente de
necessitarmos de uma placa de boa qualidade para podermos gerar uma senide. Ou seja, esta
deve ter uma capacidade de escrita de mais de 5000 pontos por segundo na sada analgica,
conforme testado usando a placa da srie E da NI. Essas placas de grande capacidade de
escrita em uma sada analgica possuem um elevado custo. J uma placa com capacidade de
escrita na sada analgica inferior, percebermos uma grande diferena em relao ao custo,
sendo este bem inferior.

93

Se compararmos a necessidade de pontos por segundo necessrios para a gerao de


uma senide, com a necessidade de pontos para a gerao de uma onda quadrada, percebemos
que a placa ser muito menos exigida se gerarmos a onda quadrada. Dessa forma, o custo de
um equipamento ser reduzido se optarmos em adquirir uma placa de aquisio para gerao
de uma onda quadrada e construirmos um filtro ativo semelhante ao descrito neste captulo.

94

APNDICE B OSCILADOR

PONTE DE

WEIN. OPO

PARA GERAO DE UM SINAL DE

REFERNCIA PARA UM CONVERSOR CC-CA

Um dos objetivos deste trabalho de graduao a interface entre computador e o


circuito modulador CC-CA, onde atravs do computador controlaremos os parmetros dos
afundamentos de tenso a serem aplicado carga. Para os testes e implementaes do circuito
ser necessrio um gerador de senide e um gerador de onda triangular. O gerador de onda
triangular ser implementado eletronicamente atravs de um circuito composto por elementos
passivos e amplificadores operacionais. J a senide de referncia ao afundamento de tenso
ser gerada atravs do programa LabVIEW, e enviada ao circuito modulador para esta senide
interagir com a onda triangular de alta frequncia e com isso teremos os pulsos moduladores.
Devido falta de versatilidade no transporte do computador, e por esse circuito ser de
utilizao temporria, optou-se por gerar essa senide de referncia, inicialmente sem a
implementao do afundamento, eletronicamente, sem a utilizao de circuitos integrados
especficos gerao de senides e sem circuitos integrados programveis, devido ao baixo
custo e a satisfatria reproduo do sinal senoidal.
H vrios tipos de circuitos osciladores de ondas senoidais, e diversas variantes desses.
A escolha depende da perfeio do sinal desejado e da frequncia do sinal.
Para a utilizao no circuito de modulao, precisamos de uma senide de alta
definio e com uma frequncia constante, sem grandes oscilaes. Neste caso escolheu-se a
implementar um circuito gerador de onda senoidal Ponte de Wein. Essa configurao uma
das mais simples e melhores j conhecidas, onde oferece todos os requisitos necessrios
implementao do circuito modulador. Sua bsica configurao est mostrada na Figura 8.9
(MANCINI; PALMER, 2007).

95

Figura 8.9 Configurao bsica do oscilador ponte de Wein


Fonte: Texans Instruments (2001).

A forma de onda senoidal que gerada nesta ponte de Wein possui uma componente
DC que grampeia a onda em aproximadamente 2,5V. Esse grampo inviabiliza a modulao
CC-CA, e para correo dessa imperfeio na onda foi utilizado o capacitor eletroltico e o
resistor, conforme figura 6.10, que mostra o circuito completo que foi testado e ajustado numa
frequncia de 79,90Hz. Devida a utilizao do circuito ser apenas para testes iniciais, a
frequncia um pouco maior do que 60Hz no ocasionar problemas na modulao, pois os
ajustes sero feitos aps a introduo da senide gerada via programa Labview.

Figura 8.10 - Circuito completo Ponte de Wein, testado e ajustado numa frequncia de 80Hz
Fonte: Programa Multisim.

96

Devido ao circuito ser instvel, devemos fazer um ajuste fino na tenso de oscilao, e
para isto temos um divisor resistivo obtido com R6, onde neste potencimetro fazemos este
ajuste, at o oscilador ponte de Wein oscilar satisfatoriamente.
O sinal de sada do oscilador apresentava um grampo em 2,6V, conforme mostrado na
Figura 8.11. Para retirar esse offset da senide usou-se um capacitor eletroltico (C3) e um
resistor (R8), onde o sinal senoidal foi capturado em paralelo ao resistor.
Utilizou-se um capacitor (C4) de 150nF para filtragem dos rudos de alta frequncia
do sinal.
A regulagem da amplitude da senide feita atravs do potencimetro R9 de 500.

Figura 8.11 - Senide grampeada em 2,6V

Aps a filtragem e ao tratamento do sinal para a retirada da tenso de grampo da


senide, este apresentou uma boa estabilidade quanto frequncia e amplitude, o que para o
projeto realmente importante.
O sinal que ser usado na modulao CC-CA, est apresentado na figura 8.12.

97

Figura 8.12 - Sinal aps retirada da tenso de grampo

O ponto de funcionamento do oscilador ponte de Wein obtido variando-se a


tenso com o potencimetro R6. A preciso dos componentes utilizados deve ser observada,
buscando os componentes o mais preciso possvel, para que oscile adequadamente. Os
resistores utilizados foram os de preciso de 1%, e os capacitores foram medidos um a um, at
obter-se dois com os valores o mais prximo possvel.
A placa utilizada para construo do circuito foi uma placa padro de medida
10 x 5cm (figura 8.13). Inicialmente testou-se o circuito utilizando-se um protoboard, mas
devido s capacitncias presentes entre as trilhas, ocasionava problemas na oscilao.

98

Figura 8.13 - Layout da placa do oscilador