PROBLEMAS DE ELECTRNICA DIGITAL.

I.T. Telecomunicacin (Sistemas de Telecomunicacin). 1 curso.

Tema 1: Fundamentos.
lgebra de Boole. Simplificacin de Funciones Lgicas.

1.- Simplificar las siguientes funciones lgicas:

a) u = w + w x + yz
b)

v = wx + x y + yz + x z

c)

w = x( x + y ) + z + zy

d)

f = A + AB + ( A + B)C + ( A + B + C ) D

e)

g = AB + AC + BCD + D

2.- Demostrar las siguientes propiedades de la funcin XOR:

a) a b = a b
b) a (b c) = ab ac

3.- Una funcin de 3 variables f(a, b, c) ha de tomar el valor cero cuando la variable b se
encuentre en estado uno y la variable a no est en estado uno. En los dems casos
posibles ha de adoptar el estado uno.
a) Realizar la tabla de verdad de esta funcin.
b) Obtener las expresiones cannicas de suma de productos y de producto de
sumas.

PROBLEMAS DE ELECTRNICA DIGITAL.

I.T. Telecomunicacin. 1 curso.

Tema 2: Circuitos Combinacionales.

1.- Disear un circuito con cuatro entradas (X, Y, Z, V) y dos salidas (F, G), lo ms
sencillo posible, cuyo comportamiento quede descrito por las siguientes condiciones:
a) Si XY = 00, entonces F = Z y G = V.
b) Si XY = 01, entonces F = 0 y G = Z + V.
c) Si XY = 10, entonces F = ZV y G = 0.
d) Si XY = 11, entonces F = 1 y G = 1.

2.- En un registro de 4 bits cuyas salidas estn disponibles al exterior, se almacena

informacin en cdigo BCD.
a) Realizar la tabla de verdad de un circuito lgico que detecte si el nmero
contenido en el registro es mayor que 7 o menor que 3.
b) Minimizar la expresin algebraica de la funcin lgica obtenida a partir de la
tabla realiza en el apartado anterior.
c) Realizar la expresin mnima con puertas NAND.
d) Realizar la expresin mnima con puertas NOR.

3.- Disear un circuito digital que sea capaz de detectar temperaturas comprendidas
entre T1 y T2, por un lado, y entre T3 y T4 por otro, verificndose:
T1 < T2 < T3 < T4
Suponer que el sistema toma informacin a partir de cuatro sensores trmicos capaces
de detectar si la temperatura es mayor que una dada. Implementar el circuito con puertas
NAND. Implementarlo tambin con puertas NOR.

4.- Realizar un circuito lgico que tenga por entradas los 4 bits de un nmero en cdigo
Gray, y por salidas 4 bits del nmero correspondiente en binario. Hacer lo mismo para
la situacin contraria. Implementar ambos circuitos con puertas XOR.

5.- Un circuito lgico tiene 5 entradas y 1 salida. Cuatro de las entradas A, B, C y D

representan un dgito decimal en BCD. La quinta entrada es de control. Cuando el
control est en 0 lgico, la salida estar en 0 lgico si el nmero decimal es par y en 1
lgico si es impar. Cuando el control est en 1 lgico, la salida ser 0 cuando la entrada
sea un mltiplo de 3. Disear el circuito.

6.- Se desea transmitir una informacin codificada en binario natural entre dos lugares
alejados fsicamente. Para proteger al sistema frente a posibles errores en la transmisin,
se desea aadir un bit de paridad par. Disear el circuito lgico que genere dicha
paridad e implementarlo con puertas XOR.

PROBLEMAS DE ELECTRNICA DIGITAL.

I.T. Telecomunicacin. 1 curso.

Tema 3: Circuitos Combinacionales Integrados.

1.- Construir un decodificador de 6 lneas de entrada de direccin y 64 lneas de salida a

partir de 9 decodificadores 138.

2.- Sea un sistema digital que dispone de 16 lneas de peticin de servicio activas en
baja. Disear un circuito que nos muestre a travs de 2 displays el nmero de la lnea de
peticin de servicio de mayor prioridad activa en cada instante. Si no hay ninguna
activa, no mostrar nada. Hacer el diseo con dos codificadores de prioridad 148, dos
conversores de cdigo 48 y dos displays. Utilizar las puertas que sean necesarias.

3.- Se dispone de dos circuitos integrados. El primero de ellos contiene dos sumadores
completos de 2 bits, y el segundo es un multiplexor 151.
Utilizando los dos circuitos anteriores y los inversores que se precisen, disear un
circuito capaz de detectar la presencia de 3 y slo 3 bits a 1 en palabras de 6 bits en
paralelo.

4.- Sea la funcin lgica de 4 variables:

f (a, b, c, d ) = (0,2,4,5,6,11,12,14)

Implementarla con un multiplexor 151 y un inversor.

5.- Un desplazador rpido es un circuito combinacional diseado para desplazar una

palabra hacia la izquierda o hacia la derecha un cierto nmero de bits especificado.
Disead un desplazador rpido con una palabra de entrada X de 4 bits (X3X2X1X0), y
una palabra de salida Z de 4 bits (Z3Z2Z1Z0), que ser la versin desplazada de X.
Adems de la entrada X, el circuito desplazador debe disponer de las siguientes entradas
de control:
a) Una palabra M (magnitud) de 2 bits (C1C0), que indica, en binario natural, la
cantidad de posiciones que se debe desplazar la palabra X.
b) Un bit D (direccin), que define la direccin de desplazamiento (derecha e
izquierda se indicarn con 0 y 1, respectivamente).
c) Un bit L (llenar), que define los datos que se introducirn en las posiciones
desocupadas por el desplazamiento (0 y 1 iniciales o finales, segn sea el
sentido de desplazamiento).
Utilizad los componentes combinacionales que sean necesarios y presentad el diagrama
completo, especificando claramente los terminales a los que se conectan las entradas y
salidas del circuito desplazador diseado.

6.- Disear un circuito que realice la suma de un nmero A de 4 bits (a3a2a1a0) con el
mayor de los dos nmeros B (b3b2b1b0) y C (c3c2c1c0). Los tres nmeros estn
codificados en el sistema binario natural. Si los nmeros B y C son iguales, el resultado
ha de ser igual al nmero A. Utilizar para el montaje los circuitos combinacionales
integrados que sean necesarios.

7.- Disear un sumador aritmtico en cdigo BCD para nmeros positivos de una cifra a
partir de dos sumadores integrados 83 y las puertas lgicas que sean necesarias.
Generalizarlo para sumar nmeros BCD de ms de una cifra.

8.- Disear:
a) Un circuito sumador-restador de 3 bits y signo. Utilizar para ello un circuito
sumador 83 y las puertas XOR que sean necesarias.
b) Un detector de rebasamiento para el sumador-restador del apartado anterior.
c) Un sumador-restador de 7 bits y signo con detector de rebasamiento.

PROBLEMAS DE ELECTRNICA DIGITAL.

I.T. Telecomunicacin. 1 curso.

Tema 4: Circuitos Secuenciales Asncronos.

Emisores
1.- El producto final de una
de luz
fabricacin
son
barras
L
metlicas cuya longitud ha de
Trampilla
ser inferior o igual a L. Para
Barra
hacer a seleccin del
producto terminado se utiliza
Receptores
el sistema mostrado en la
de luz
figura. Est constituido por
x1
x2
una cinta transportadora que
SISTEMA
hace pasar las barras entre
z
MOTOR
SECUENCIAL
dos detectores fotoelctricos
ASNCRONO
separados por una distancia L
y constituidos por un emisor y un receptor de luz. La salida de los receptores adopta dos
niveles de tensin diferenciados segn est o no una barra situada entre l y su emisor
receptivo. Se asigna por convenio el estado lgico 1 a la salida cuando la barra est
situada delante del detector y el estado 0 en caso contrario. Despus del segundo
detector existe una trampilla accionada por un motor M. Si la barra tiene una longitud
mayor que L, se ha de excitar M y abrir la trampilla para dejar caer la barra; en caso
contrario no ha de excitarse M. Una vez comprobada la barra, el motor M ha de volver a
desexcitarse, y el sistema quedar preparado para una nueva deteccin.
Disear un sistema secuencial asncrono cuyas entradas sean las salidas de los
detectores, que denominaremos x1 y x2, y cuya salida z accione el motor M al ponerse en
estado 1. Suponer que la distancia que separa dos barras sometidas a verificacin es tal
que nunca podr entrar una en la zona de deteccin mientras se est comprobando la
anterior.

Carretera

2.- Una va frrea con

trfico en ambos
x1
sentidos se cruza con
AUTMATA
z
x2 ASNCRONO
una carretera en la
cual se coloca una
barrera gobernada por
Detector D
D Detector
M
la salida z de un
autmata asncrono.
A 500 metros del
punto de cruce se
colocan
dos
M
Va frrea
detectores x1 y x2,
Barreras
respectivamente.
A
partir de un estado
inicial en el que z = 0, la salida deber pasar al estado 1 cuando se acerque un tren en
cualquier sentido al rebasar su mquina los 500 metros del cruce y deber volver al
estado 0 cuado el ltimo vagn se aleje ms de dicha distancia independientemente de la
longitud del tren. Disear dicho autmata asncrono suponiendo que los trenes no van a
cambiar la direccin de su marcha, y que no puede haber ms de uno en el cruce al
mismo tiempo.

3.- Disear un circuito secuencial asncrono con 2 entradas D y C, y una salida Q, tal
que la salida se haga igual a D en el instante en que C pase de 0 a 1. En el resto de los
casos Q no debe cambiar. Suponer que las dos entradas D y C no pueden cambiar
simultneamente. Implementar el circuito con biestables R-S constituidos por puertas
NAND.

4.- Un sistema secuencial asncrono posee dos entradas de impulsos x1 y x2 (ambas

entradas no pueden estar nunca en estado 1 simultneamente), y una salida z. A partir de
un estado inicial en el cual x1 = x2 = z = 0, la salida z ha de tomar el valor 1 si se aplican
dos impulsos sucesivos a la entrada x1 sin que se aplique ninguno a la entrada x2. La
entrada x2 acta como entrada de inicializacin. La salida volver a 0 slo cuando se
active x2. Se especifica que x1 y x2 no pueden cambiar simultneamente.

PROBLEMAS DE ELECTRNICA DIGITAL.

I.T. Telecomunicacin. 1 curso.

Tema 6: Circuitos Secuenciales Sncronos.

1.- Por una entrada serie de datos, X, se recibe una cadena de bits. Disead un sistema
secuencial capaz de detectar la secuencia 110 en la lnea X de datos serie, sincronizados
con una seal de reloj C, de forma que la salida Z del circuito sea 1 durante el perodo
en que se detecte el ltimo bit de dicha secuencia, y 0 en cualquier otro momento.
a) Disead el diagrama de flujo como autmata de Moore.
b) Disead el diagrama de flujo como autmata de Mealy.
c) Implementad el circuito que resulte ms sencillo de los dos, utilizando el
mnimo nmero de flip-flops J-K en el diseo.
Nota: Un ejemplo de funcionamiento de dicho sistema secuencial ser:
X: ... 00011010110110111101 ...
Z: ... 00000100001001000010 ...

2.- Un circuito secuencial tiene dos entradas (X1, X2) y dos salidas (Z1, Z2). Las entradas
representan un nmero en binario natural N de 2 bits. Si el valor presente de N es mayor
que el valor inmediatamente anterior, entonces la salida Z1 se pone a 1. Si dicho valor es
menor, Z2 se pone a 1. En cualquier otro caso, Z1 = Z2 = 0. Suponer que el circuito se
inicializ hace tiempo.
a) Describir el diagrama de flujo del sistema como autmata de Mealy.
b) Cuntos estados tendr el circuito equivalente de Moore?
c) Disear el circuito con flip-flops tipo D activos con el flanco negativo de la
seal de reloj.

3.- Los nmeros entre 0 y 3, expresados en binario natural, se transmiten en serie por
una lnea de datos Y. Primero se transmite el bit ms significativo, y la transmisin est
sincronizada con una seal de reloj. Se desea disear un circuito secuencial tal que la
salida Z nos entregue un 1 durante el tiempo del segundo bit si la combinacin que lleg
a travs de Y fue 0 3, permaneciendo el resto del tiempo a 0. Por ltimo, la entrada X
es la nica que puede inicializar el sistema: X = 1 provoca el paso al estado inicial, y en
ese estado queda el sistema hasta que X = 0. En el momento que X = 0, de nuevo se
tratar de detectar el 0 o el 3 (X = 1 obliga a Z = 0).

X
Detector
de 0 y 3
Y
Reloj

4.- Disear un divisor de frecuencia por 3 sncrono con flip-flops JK activados por el
flanco negativo.

5.- Disear un sistema secuencial capaz de detectar la secuencia 11010 en una lnea X
de datos serie sincronizados con una seal de reloj C:
a) Con el mnimo nmero de flip-flops.
b) Con un registro de desplazamiento.

6.- Disear un generador de secuencias que, a partir de una seal de reloj C, produzca
las seales S1 a S8 que aparecen representadas en la figura. Utilizar para ello un
contador integrado 161, un decodificador integrado 138 y las puertas NAND que sean
necesarias.
0

10

11

12

13

14

15

Reloj
S1
S2
S3
S4
S5
S6
S7
S8

7.- Construir un registro que permita realizar las siguientes operaciones: escritura desde
un bus, lectura a un bus, complemento, incremento y puesta a cero. Todas ellas debern
ser sncronas salvo la de lectura. Implementarlo con flip-flops JK y la lgica que sea
necesaria.

8.- Disear un registro de desplazamiento de 4 bits con tres seales de control C2, C1 y
C0 tales que:
a) Si C2C1C0 = 000, el registro se pone a cero (reset).
b) Si C2C1C0 = 001, el registro desplaza a la derecha.
c) Si C2C1C0 = 010, el registro mantiene la informacin.
d) Si C2C1C0 = 011, el registro desplaza cclicamente (rotacin) a la derecha.
e) Si C2C1C0 = 100, el registro desplaza a la izquierda.
f) Si C2C1C0 = 101, el registro carga informacin en paralelo.
g) Si C2C1C0 = 110, el registro desplaza cclicamente (rotacin) a la izquierda.
h) Si C2C1C0 = 111, el registro se pone a uno (set).

Todas estas operaciones deben efectuarse en sincronismo con la seal de reloj. Efectuar
el diseo utilizando flip-flops tipo D y los combinacionales integrados que sean
necesarios.

9.- La siguiente figura muestra el diseo lgico de un contador asncrono de rizado

realizado con flip-flops JK activados por el flanco de bajada, pertenecientes al integrado
74LS92. A partir del anlisis del circuito, realizad y explicad detalladamente el
diagrama de secuencias para las seales Q0, Q1, Q2, Q3 a partir de la seal de reloj del
primer flip-flop, C0. Suponed que el contador se ha inicializado en el estado
Q0=Q1=Q2=Q3 =0. Cul es el mdulo del contador? Cul es la secuencia de estados
internos?
1
Q0

1
Q2

Q1

Q3

J0
Q0
C0 FF0

Q1
J1
C1 FF1

J2
Q2
C2 FF2

J3
Q3
C3 FF3

K0 Rd0 Q0

K1 Rd1 Q1

K2 Rd2 Q2

K3 Rd3 Q3

Clock

Inicializacin

10.- Disear un contador binario sncrono de mdulo 16 con flip-flops JK activados por
flanco. Generalizar el montaje para cualquier contador de mdulo 2n, con n entero.

11.- Construir un circuito secuencial con una entrada asncrona X y una salida S tal que
al introducir un pulso por X, en S aparezca un pulso en sincronismo con una seal de
reloj y de anchura igual a su perodo, independientemente del tiempo en el que X se
mantenga en 1. Hacer el diseo:
a) Con el mnimo nmero de flip-flops.
b) Con un registro de desplazamiento.