n es el numero de bloques en el cache

d= a div k
d es la direccion del bloque
a es la direccion en bytes del dato en memoria
k es el numero de bytes por bloque
Cracteristicas de la organizacion de la memoria:
.Objetivo: reducir el castigo por fallas.
.La CPU est conectada a la memoria por un bus.
.El reloj puede ser hasta 10 veces mas lento que el reloj del procesador.
.La velocidad del bus afecta el castigo por falla.
.Suponer los siguientes tiempos:
1 ciclo del reloj del bus para enviar la informacion.
15 ciclos por cada acceso a la memoria.
1 ciclo para enviar una palabra.
La memoria virtual es un mecanismo en el cual la memoria principal
aparenta tener un tamao mas grande del que tiene su valor fsico.
La memoria virtual permite que la memoria principal ejecute programas de mayor t
amao que memoria fisica disponible.
La memoria principal sirve como cache de la memoria secundaria.
Los tipos de buses son:
procesador-memoria:Su tamao es pequeo y frecuencia alta su funcion es maximizar el
ancho de banda del procesador-memoria.
E/S:de mayor tamao para multiples conexiones.
Grfico:Son otros con caractersticas diferentes y que realizan funciones especiales
.
En la comunicacin con el procesador existen tres tipos de comunicacin:
Encuesta:Periodicamente revisa el registro de estado de E/S.
E/S dirigida por interrupciones:Emplea interrupciones para indicar al procesador
que un dispositivo de E/S necesita atencion.