Você está na página 1de 600
Sétima Edigaéo Ronald J. Tocci Monroe Community College Neal S. Widmer Purdue University SISTEMAS DIGITAIS Principios e Aplicagdes ‘Tradugao: José Franco Machado do Amaral Mes 7 em Engenharia Elétrica/PU i RU Professor Agregado do I Pontificia Universidade Catélica do Rio de Janeira/PUC-RI Jorge Luts Machado do Amaral ca/COPPE-UFRI Professor Assist Departamento igenharia Eletrénica e ny Telecomunicagdes da Universidade do Estado do Rio de Janeiro Prats ssafstonte do Departament de Eltrniea da cols Naval eN Oc EDITORA Translation copyright © 1998 by Prentice Hal, Inc Digival Systems: principles and applications. Copyright © 1998 AIL Rights Reserved, Published by arrangement with the original publisher, Prentice-Hall In., a Simon & Schuster company Capa: Brian Deep Direitos exclusivos para lingua portuguesa Copyright © 2000 by LTC— Livros Téenicos e Cientificos Editora S.A. Travessa do Ouvidor, Rio de Janeiro, RI — CEP 2040-040 Teleione: 21-21-9621 Fax: 21 02 Reservados todos os direitos, proibida a duplicagao u reprodugio deste volume, no todo ou em parte, sob quaisquer formas ou por quaisquer micios (eletrOnieo, mecdnico, gravagio,fotoedpia ou outeos) sem permissio expressa da Editors, Para vocé, Cap, por me amar por tanto tempo, e pelas mil e uma maneiras com que vocé ilumina a vida de todos que a conhecem. — RJT Para minha esposa, Kris, ¢ nossos filhos, John, Brad, Blake, Matt e Katie: porque cederam seus direitos sobre 0 meu lempo e a minha atencéo para que a revisdo deste trabalho pudesse ser feita. — NSW Prefacio Este livro é um estuelo bastante abrangente dos prineipios ¢ Gcnicas utilizados nos modemos sistemas digitais. Ele deve ser usado em cursos de Engenharia ¢ de Ciencia da Com- putacio. Embora algum conhecimento basico de eletrOnica ajudle, a maior parte deste material nao exige conhecimen- 10 previo de eletrOnica. As partes do texto que utilizam cconceitos de eletrOnica podem ser omiticlas sem que a com- preensiio dos principios Iigicos seja afetada, Melhorias Gerais A sétima digo contém diversas melhorias em relagio a >xlo o material foi revisado e atualizado quan- do necessirio. Algumas partes do texto foram reescritas para que ficassem mais claras € completas. Varios novos exer plos, novas questdes de revisto € problemas foram adicio- nados, tanto para reforgar as partes novas que foram, introduzidas quanto para proporcionar um melhor suporte as partes que foram mantis aedi TECNOLOGIA DE CIRCUITOS INTEGRADOS Esta nova edigao continua a pritica, iniciada na ultima edicio, de dar maior énfase 2 tecnologia CMOS como a principal tecnolo- xia a ser usada em aplicacdes que utilizem CIs com baixa © media escalas de integracio. Isto foi feito, e ainda assim. mantivemos uma cobertura bastante extensa da logica TTL REMISAO DO CAPITULO Para auxiliar os estudantes a ver o que foi visto em cada capitulo, adicionamos um resu: mo e uma lista de terms importantes ao final de cada um. PROBLEMAS As questoes e problemas no final de cada capitulo so agora classificados de acordo com 9 tipo. Os problemas que precisam que o estudante utilize © material hiisico visto no capitulo no recebem designacao especial Alem destes problemas hasicos, existem quatro outros tipos que Sto classificados da seguinte maneira: mC (do inglés, Challenging) problema desifiador, Proble- mas que necessitam de um maior grau de raciocinio € esforco do que os problemas baisicos. Geralmente, eles exigem que o estucante combine o que foi aprendico anteriormente com 0 que esta sendlo estudaclo no cap tulo. D (do inglés, Design) problema de projeto ou modifica cio de circuito. Problemas que envolvem ou © projeto Ge um cireuito lGgieo para uma aplicacio particular nko apresentada no capitulo ou a modificagdo de um circui- {0 visto no capitulo para que ele funcione de mode dife- rente, WN (dio ingles, New) novo conceito ou técnica nao abor- dada no texto, @ To ingles, Troubleshooting) problema dle depuracio, Problemas que exigem que 0s estudantes utilizem 0 ra- ciocinio analitico necessitrio ao proceso de pesquisa de falhas (depuracao) Um nimero de novas aplicagoes reais foi distribuido nesta edigao para motivar aqueles estudantes que vivem pergun- tando “Por que precisamos saber isto?” Um exemplo destas novas aplicacdes € o seqtienciador que controla a mistura de dois liquids e depois cozinha esta mistura. O diagrama desta aplicacao (Fig. 9-28) esti reproduzido na Fig. P-1. Um ‘outro exemplo de uma aplicacio real que foi acrescentado «esta edigao foi o detector de congestionamento de papel em uma maquina copiadora (Fig. 4-10), reproduzido aqui na Fig. P-2, Algumas outras aplicacdes sio © monitor de tensio da bateria de uma espaconave, 0 controle de um motor de passo, um termOmetro digital, um termostato ci gital, um gerador de funcoes baseadas em ROM € 0 contro- le microprocessado de um microondas. Mudangas Especificas: As principais mudangas na cobertura dos assuntos slo as seguintes: Cap. 4 Mais sobre PLDs, especialmente usados para implementar circuitos légicos que foram previamente implementados usando Cis comuns. Mais aplicagdes Cap. § Foi adicionado o gerador de clock a cristal 1 Cap. 6 Foi retiraco © material sobre circuitos multiple dores ¢ adicionado material sobre circuitos integrados de ULA. Também foi aclicionado material sobre representa- 10 hexadecimal de ntimeros sinalizados, @ Cap. 7 Este grande capitulo foi dividido em duas partes A PARTE I (Segdes de 1 a 15) cobre de contadores assincronos até contadores com registradores de deslo- camento. A PARTE Il (Segoes 16 a 24) inclui material sobre aplicacdes, registradores e pesquisa de falhas. Também existe uma maior adesao convencio do fluxo do sinal da esquerda para « direita, Foi aumentado 0 material sobre contadores sincronos, © Cap. 8 Retirado material obsoleto do método de carga Unitiria, Foi expandido e atualizado 0 material sobre Sumario CAPITULO 1 Conceitos Introdutorios 1 Representacées Numéricas 2 Sistemas Digitats ¢ Analégicos 3 Sistemas de Numeragdo Digital 3 epresentacdo de Quantidades Bindrias 7 Digitais/Circuitos Logie 10 Paralela e Serial 9 Memoria 9 -8 — Computadores Digitais 10 CAPITULO 2 Sistemas de Numeracao e Cédigos 14 1 Conversdes Bindrio-Decimal 15 Conversdes Decimal-Bindrio 15 Sistema de Numeracdo Octal 17 Sistema de Numeracdo Hexadecimal 18 Gédigo BCD 20 Relacionando as Representagies 21 0 Byte 21 Cédigos Alfanuméricos 22 Método da Paridade para Detecedo de Brros 23 2-10 Revisio 23 CAPITULO 8 Portas Légicas ¢ Algebra Booleana 3-1 Constantes ¢ Varldvels Booleanas 30 3-2 Tabelas-Verdade 31 Operagdo OR com Portas OR 32 Operagdo AND com Portas AND 34 Operagao NOT 3 Descrevendo Gircuitos LOgicos Algebricamente 37 Determinando o Valor da Saida de Circuitos Légicos 38 3-8 Iinplementando Circuitos a Partir de Expres Booleanas 39 3:9 Portas NOR e Portas NAND 40 3-10 Teoremas da Algebra Booleana 43 B11 Teoremas de DeMorgan 45 3-12. Universalidade das Portas NAND © NOR 47 3-13. Representacdes Alternativas das Portas Logicas 50 des 3-14 Que Representacdo de Porta Logica Usar 53 3-15. Simbolos Légicos do Padrao IEEB/ANS! 56 CAPITULO 4 Circuitos Légicos Combinacionais 63 1 Forma de Soma-de-Produtos 64 2 Simplificagao de Cireuitos Logicos 65 ‘3 Simplificagio Algébrica 65 4 Projetando Circuitos Logicos Combinacionals 68 5 Método do Mapa de Karnaugh 73 -6 Cireuitos Exclusive-OR e Exclusive-NOR 79 7 8 9 f { 1 r t Cireuitos Gerador e Verificador de Paridade 83 Cireuitos para Habilitar/Desabilitar 84 Caracteristicas Basicas de Cls Digitais 86 Pesquisa de Falhas em Sistemas Digitais 90 ais 91 Falhas Internas dos Cls L alas Externas 94 Es Logica Progr udo de um Caso de Pes méivel 97 julsa de Falhas 95 CAPITULO 5 Flip-Flops e Dispositivos: Correlatos 105 Latch com Portas NAND 107 Latch com Portas NOR 111 Estudo de Casos em Pesquisa de Falhas 112 Sinals de Clock ¢ Flip-Flops com Glock 113 Flip-Flop $-€ com Clock 115 Flip-Flop J-K com Clock 118 lip-Plop D com Clock 120 Latch D (Latch Transparente) 121 Entradas Assineronas 123 Simbolos IEBEYANSI 125 ‘Gonsideracdes sobre Temporizacao em Flip-Flops 127 Problemas Potenciais de Temporizacao em Circu tos com Flip-Flops 129 Flip-Flops Mestre/Bscravo 130 Flops 130. Sincronizacao de Flip-Flops 130 Detectando uma Seqiiéneia de Entrada 132 jamento e Transferéncia de Dados 132 ia Serial de Dados: Registradores de Deslocamento 134 sil 519 5-20 5.21 5-22 Divisdo de Fregiiéneta ¢ Contagem 136 Aplicacdo em Microcomputador 139 Dispositivos Schmitt-Trigger 140 Multivibrador Monoestivel 141 5-23. Analise de Circuitos Seqitenclals 143 5-24. Circuitos Geradores de Clock 144 25 Depuracao de Circuttos com Flip-Flops 146 CAPITULO 6 Aritmética Digital: Operagdes ¢ Circuitos 160 Adicdo Bindrla 161 Representacao de Ntimeros com Sinal 161 Adicao no Sistema de Complemento a 2 165 Subtracdo no Sistema de Complemento a 2 166 Multiplicacéo de Nimeros Bindrios 166, Divisdo Bindria 167 Adicao BCD 167 Aritmética Hexadecimal 168. Gireultos Aritméticos 170 Somador Bindrio Paralelo 171 Projeto de um Somador Completo 172 Somador Paralelo Completo com Regi Propagacao do Carry 175 Somador Paralelo Integeado 176 Sistema de Complemento a2 177 Somador BED 180 Cireultos Integrados de ULAS 182 ‘Simbolos IEBEYANSI 185 Estudo de Caso em Pesquisa de Falhas 185 padores 174 6-19 CAPITULO 7 Contadores e Registradores 191 PARTE 1 7-1 Contadores Assineronos 192 7-2 Contadores de Médulo < 2° 194 7-3 Circuitos Integradios de Contadores Assincronos 198, 7-4 Contador Assincrono Decrescente 202 7-3 Atraso de Propagacéo em Contadores Assineronos 204 7-6 —Contadores Sineronos 205 7-7 Contadores Sincronos Decrescentes ¢ Crescentes/ Decrescentes 207 7-8 Contadores com Carga Paralela 207 7-9 0 74LS193/1C193 209 7-10 Mais sobre a Notacao de Dependéncia IEER/ANSI 214 7-11 Decodificando um Contador 215 7-12. Glitches de Decodificagao 218 713 em Caseata de Contadores BCD 219 Tt Sincronos 220 7-15. Contadores com Registradores de Deslocamento 226 PARTE II 7-16 Aplicacoes de Contadores: Freqilencimetro 230 7-17 Aplicacdes de Contadores: Rel6gio Digital 233 7-18 Circuitos Integrados de Registradores 234 7-19 Entrada Paralela/Safda Paralela — 0 74174 ¢ 0 74178 234 7-20 Entrada Serial/Saida Serial — 0 47318. 7-21 Entrada Paralela/Saida Serial — 0 741 TALS 165/T4HC165 237 Entrada Serial/Saida Paralela — 0 74164/ 741S164/74H1C164 238 Simbolos IEEE/ANSI para Registradores 240 Pesquisa de Palhas 241 7-22 7-23 Ted CAPITULO 8 Familias Légicas de Circuitos Integrados 253 Terminologia de Cls Digitais 254 AF ia Logica TTL 260 Garacteristicas da Série TTL Padrao 263 Sérles TTL Aperteicoadas 263 Fan-Oul e Carregamento par Outras Caraeter rn 271 Gonectando Satdas TTL Juntas 273 Tristate (Terceiro Estado) para TTL ECL de Cls Dighals 279 Integra Diaitais MOS 262 T 282 Cireuitos Digitas com MOSFETs 283 Caracteristicas da Légica MOS 285, Logica MOS Complementar 246 eas da Série CMOS 288 ologia de Balsa Tensdo 292 CMOS de Dreno Aberto e Tristate 294 Porta de Transmissdo CMOS (Chave Bilateral) 295 Interfaceamento de Cis 297 ‘TH, Actonando CMOS 298 CMOS Acionando TTL 299 Comparadores de Tensao 301 Pesquisa de Falhas 302 268 sticas 276 CAPITULO 9 Circuitos Légicos MSI 314 Decodificadores Decodificadores/Drivers BCD para Displays de Cristal Liquido 323 Codificadores 325 ‘Simbolos IEBE/ANSI 329 Pesquisa de Falhas 329 Multiplexadores (Seletores de Dados) 332 Aplicagdes dle Multiplexa Demulliplexadores (Distribuldores de Dados) 340 Mais sobre a Simbologia IEEE/ANSI 347 Mais Pesquisa de Falhas 347 Comparadores de Magnitude 351 Conversores de Cédign 354 Barramento de Dados 356 © Registrador Tristate 741 73/L8173/HC173 357 Operagao do Barramento de Dados 359 segmentos 321 CAPITULO 10 Interface com 0 Mundo Analégico 376, 10-1 Interface com o Mundo Analagico 377 10-2, Conversdo Digital-Analogica (D/A) 378 10-3 Circuitos Conversores D/A 383 Especificacdes de Conversores D/A 387 Um Circuito Integrada de Conversor D/A 388 Aplicacdes de Gonversores D/A 389 Pesquisa de Falhas em Conversores D/A 390 Conversdo Anal6gico-Digital (VD) 391 Conversor A/D de Rampa Digital 391 10-10 Aquisicdo de Dados 394 10-11 Conversor VD de Aproximagdes Sucesst 10-12 Conversor VD Flash 401 (0-13 Outros Métodos de Conversao A/D 401 10-14 Voltimetro Digital 404 10-15 Circultos de Amostragem e Reten Hold) 406 10-16 Multiplexacéio 406 10-17 Osciloseépio de Meméria Digital 407 10-18 Processamento Digital de Sinais (DSP) 409 do (Sample-and- CAPITULO 11 Dispositivos de Memoria 418 Terminologia 419, Prineipios de Operacdo da Meméria 422 Conexdes CPU — Memérla 424 ‘Memsrias Somente de Leltura 425 4-5. Arquitetura da ROM 426 1.6 Temporizacao da ROM 428 1-7 Tipos de ROMs 429 1-8 Meméria Flash 436 19 it 1 Aplicagdes das ROMS 439 10 Dispositivos de Logica Programével (PLDs) 441 1 RAM Semicondutora 447 4-12 Arquitetura da RAM 447 11-13 RAM Estatica (SRAM) 449 11-14 RAM Dindimica (DRAM) 453 11-15 Estrutura e Operacdo da RAM Dindmica 454 11-16 Ciclos de Leitura/Escrita da RAM Dindmica 458 11-17 Refresh da RAM Dindmica 458 11-18 Tecnologia da RAM Dindmica 462 11-19 Expansao do Tamanho da Palavra e da Capacidade 463, 11-20 Funces Especiais da Meméria 468 11-21 Pesquisa de Falhas em Sistemas com RAM 470, 11-22 Teste de ROM 477 sill Sumario CAPITULO 12 Aplicacdes de um Dispositivo de Légica Programavel 487 A GAL 16V8A (Arranjo Légico Genérico) 488 Progeamando PLDs 498 Software de Desenvolvimento 499 Compllador Universal para Logica Programavel (CUPL) 499 Comentarios Finals 507 CAP{TULO 13 Introducdo ao Microprocessador € ao Microcomputador 510 13-1 0 que & um Computador Digital? 511 13-2 Como os Computadores “Pensam”? 511 13-3 Agente Secreto 89 512 13-4 Organizacdio de um Sistema Computacional Basico 513 {3-5 Blementos Bésicos de um Mierocomputador (10) 515, 13-6 Palavras 516 13-7, Instrucdes 517 13-8 Executando um Programa em Linguagem de Maquina 519 13-9 Estrutura Tipica de um Microcomputador 522 13-10 Comentarios Finals 525 Apéndice: Folhas de Caracteristicas do Fabricante de C1527 Glossario 560 Respostas de Problemas Selecionados 568 indice de Cls 580 indice 582 TEOREMAS BOOLEANOS 1 2 x tex a 4 6 6 ? 8 x4Ket 8 10. M xsaaietrylezexsyer 2 3 1b, We x) ya 2) = wy 4 xy 6 we 4 14 15. 16 eaVexy "7, TABELAS-VERDADE DAS PORTAS LOGICAS ‘OR | NOR | AND |NAND]EXOR[EXNOR A Bi[a+B|A+B/A-8/A-8|Ao8| AGS rs ° tfofofifalo 1 off i }ofolila]o 1 teofifofola SIMBOLOS DAS PORTAS LOGICAS A xeASB A x=AvB B 8 Porta OR Porta NOR ae Ae x= AB x=AB ee 5 e—__| Porta AND Porta NAND EXOR EX-NOR FLIP-FLOPS Latch com portas NOR ser / a senatnent ar / ——) = Fees or 4 a eee sumanae / a) Pe a eee one ede a oor O-1 \ ee Frp-Flop 8-C com clock Saag OUR Weis Scat ea {160 OLK nao tem efeito em @ Fip-lop JK com clock TET a cami Oba oot Ff as(néomuday x etna o 1 7 fo "I 114 HI Gitcomutay 1 do GLK nae tem etito em O Frip-Fop D com clock —— aie cae es ° 1 {Pe pax ape. 1 | GO LK nde tom efeto am 0 fae > -. mo a © [| Rae muda” -@ segue a entrada D : - eno cenquanto EN esta em ALTO Entradas rae [cn o 1 | 1 |] Sam sete: FF pode responder a J, Ka GLK 1 | © |) @oindependente do estado das enradas sincronas| © | 1 || O= independent do estado das entradas sinctonas © | 0 || Ambigue (hao usaso) “CLK pode estar em qualquer estado ett see eee | ee 4 —TF L.A T__CAPITULO 1 Conceitos Introdutorios ee eee SUMARIO ULF. tnt represemagaes Numéricas 1-5. Cireuitos Digitais‘Circuitos UL. 1-2. Sistemas Digitals e Anal6gicos Vieioos 1-3. Sistemas de Numeracdo Digital 1-6 Transmissao Paralela e Serial 1-4 Representagao de Quantidades tee cuenta Bindrias 1-8 Computadores Digitais 2 Sistemas Digitals Prinesplos e Aplicagbes @ OBJETIVOS Ao completar este capitulo, voce deverd estar apto a Distinguir entre representagdes analégicas e digltals, @ Relacionar as vantagens ¢ desvantagens das téenicas digitais quando comparadas com as analogicas. 1 Compreender a necessidade de utiliza conversores analégico-digitals (conve conversores digital-analégicos (conve 1 Converter niimeros decimais em bindrios ¢ vice-versa. Wi [dentificar sinais digitais tipicos. @ Relacionar as diversas tecnologias de fabricacao de clrcuitos integrados. Identificar um diagrama de tempo. @ Enumerar as diferencas entre transmissao paralela e serial @ Descrever a propriedade de memoria. 1 Descrever as prineipais partes de um computador digital e compreencler sas funcoe 1 Fazer a distingao entre microcomputadores, microprocessadores e microcontroladores, @ INTRODUCAO No mundo atual, o termo digital tornou-se parte do nosso vocabulario no dia-a-dia por causa da maneira profunda pel qual os circuitos ¢ as técnicas digitais tornaram-se ampla mente utilizados em quase todas as areas de nossas vidas, como: computadores, automagao, robs, medicina, trans” portes. entretenimento, exploracao do espaco ete. Voce esta prestes a comecar uma exeitante jornada, na qual desco- brird os prineipios fundamentais, os concellos ¢ as opera ‘ces que sao comuns a todos os sistemas digitals, desde a ais simples chave liga-destiga até o mais complexo com- putador. Se este livro for bem-sucedido, voce adquirird um profundo conhecimento de como os sistemas digitais funcl- ‘onam e devera estar apto a aplicar este conhecimento na anélise ¢ manutencao de qualquer sistema digital Vamos comecar introduzindo alguns conceltos basicos que sao a parte vital da tecnologia digital; estes conceitos serao complementados mais adiante, a medida que se tor- nar necessario. Também introduziremos alguns termos, importantes para iniciarmos o estudo nesta nova drea de conhecimento, assim como acrescemtaremos, a cada capi- tulo, novos termos aqueles {4 estudados, 1-1 REPRESENTAGOES NUMERIC: . na tecnologia, nos negdcios € na verekade em ‘qualquer outro campo, estamos constantemente lidando com quantidades. Quantidades 10 medidas, monitoradas, gra- vadas, manipuladas aritmeticamente, observadas, ou de al- _gum outro modo utilizadas na maiosia dos sistemas fisicos, E importante que ao lidarmos com diver jamos capazes de representar seus ente e exato, Existem basicamente du: sentar 0 valor numérico de quantidades digital. 1 anal6gica e a Representacdes Analégicas Na representagio analégica, 0 valor de uma quantidade € proporcional ao valor de uma tensio ou corrente, ou ain da-de uma medida de movimento, Um exemplo disso € 0 Velocimetro de um automével, no qual a deflexao do pon- teiro é proporcional a velocidade do automovel. A posicio angular do ponteiro indica o valor da velocidade do auto- movel, inclusive acompanhando qualquer mudanga que ocorrer na velocidade do automével ao ser acelerado ou freado. im outro exemplo € 0 termostato utilizado para contro- Jar a temperatura de uma sakt, no qui nina bimetilica € proporcional a temperatura ambiente. A medida que a temperatura na sila se altera, « curvatura da Kamina também se altera proporcio: Ainda um outro exemplo de representacao analégica pode ser encontrado no conhecico microfone de dudio. Neste dispositivo, a tensio de saida gerada proporcional 2 amplitude das ondas sonoras que atingem © microfone. AS variagdes na tensio de saida acompanham as mesmas variacdes das ondas sonoras na entrada. Quantidades representadas na forma analégica tais como \quelas citadas anteriormente possuem uma importante cteristica: elas podem variar em um determinado in- tervalo continuo de valores. A velocidade de um automo: vel pode assumir qualquer valor no intervalo entre zero e, digamos, 160 km/h. De modo similar, « tensio de sada de um microfone pode estar em qualquer ponto de um, intervalo de zero a 10 mV (por exemplo: 1 mV, 2.3724 mV, 9,9999 mv), a curvatura de uma Representacées Digitais Na representacAo digital, :s quanticlades sio representa: das no por outras quantidades proporcionais, mas por sim- bolos chamados digitos. Por exemplo, um relégio digital, que fornece as horas do dia na forma de dligitos decimais que representam as horas, os minutos (e AS vezes segun- dos). Como sabemos, as horas do dia mudam contiauamen- te, masa leitura do relogio digital nao varia continuamente; em ver disso, ela varia em passos de um minuto (ou um segundo). Em outras palavras, esta forma de representagio digital das horas do dia varia em pasos diseretos, quando ‘comparada com at representagao fornecida por um relégio analégico, em que as mudangas no mostrador ocorrem de modo continuo, A diferenga principal entre as formas de representagio analégica e digital pode entao ser simplesmente simboliza- da da seguinte maneira: analégica digital liscreta (passo a passo) Por causa da natureza discreta da representacao digital, no existe ambigtiidade na leitura de uma quantidade represen- tada nesta forma, enquanto na representagao analogica a Jeitura é geralmente sujeita a interpre! ‘NEMPLO 1 Quais dos itens a seguir re Forma de representa- Cio digital e quais se referem a anal6gica? (a) Chave de dez posicées (b) A corrente elétrica na tomada na parede (c) A temperatura de uma sala @ Grios de areia na praia (ce) Velocimetro de automével Solugao (@) Digital (b) Analogica © Analogica G@) Digital, uma vez que o ntimero de grios pode assumie apenas um dleterminado ntimero de valores discretos Gnteiros) € nao qualquer valor possivel dentro de um intervalo continuo, (© Analogica, se 0 velocimetro for do tipo de ponteito; di gital se possuir um mostrador aumérico. Questies de Revisio* 1-2 SISTEMAS DIGITAIS E ANALOGICOS Um sistema digital & uma combinagio de dispositivos pro, jetados para lidar com informacoes logicas ou com quantida des fisicas representaclas de forma digital, isto €, estas quan- tidades s6 podem assumir valores discretos. Estes dispositi- vos sto geralmente mecinicos, magnéticos ou pneumaticos. Dentre os sistemas dlgitais mais comuns podemos citar computadores ¢ calcula- cloras digitais, equipamento de atidio € video digital ¢ 0 sis- tema telefénico — 0 maior sistema digital no mundo. Um sistema anal6gico contém dispositivos que podem manipular quantidades fisicas que so representadas de forma analogica. Em um sistema analdgico, as quantidades fisicas podem variar sobre um intervalo continuo de valo- res, Por exemplo: a amplitude do sinal de saida de um re- ceptor de ridio pode ter qualquer valor entre zero € o limi- te mxiximo, Outros sistemas anal6gicos bastante comuns si os amplificadores de aidio, equipamento de gravacao reprodugio de fita magnética, € um simples interruptor do tipo dimmer. cletrénicos, mas também podem ser es espa ds quests de eGo pen er encom no fi deca epi, Coneeitos Introdutérlos 38 Vantagens das Técnicas Digitais Uma crescente maioria das aplicag como em muitas outras areas, utiliza técnicas digitais para realizar operacdes anteriormente realizadas através de mé todos analégicos. As principais rizdes da mudanga para téc~ nicas digitais sto: s na eletrOnica, bem 1. Sistemas digitais geralmente sao mais faceis de projetar. Isto se deve ao fato de que 0s circuitos utilizados $0 cireuitos de chaveamento, em que os valores exatos de tensio ou corrente nao sio importantes, mas apenas o intervalo (ALTO ou BAIXO) no qual eles se localizam, 2. Facil armazenamento de informagao. Isto ¢ alcancado por circuitos de chaveamento especiais, capazes de cap: turar a informagio e guardi-la pelo tempo que for ne- 3. Maior exatiddo e precisa. Sistemas digitais podem ma: nipular quuintos digits de precisio forem necessiios, para o que basta adicionar um ntimero maior de cir tos de chaveamento. Em sistemas analdgicos, a preciso cesta geralmente limitada a trés ou quatro digitos, porque os valores de corrente € lensio sio diretamente depen- dentes dos valores dos componentes dos circuitos e tam: bem sao afetados por flutuacdes randémicas (ruido). 4. A operacdo do sistema pode ser programuda. E bastante simples projetar sistemas digitais cuja operagao pode ser controlada por um conjunto de instrugoes, constituinde um programa, A medida que a tecnologia avanga, a pro- gramagio de sistemas vem se tornando cada vez mais simples. Sistemas analdgicos também podem ser progra- mados, entretanto, a variedade © a complexidade das operagdes disponiveis Sio bastante limitaclas, Circuitos digitais sao menos afetados pelo ruido, Flutua- ‘GOes espiirias na tensio (ruido) nao sto Wo eriticas em sistemas digitais porque o valor exato da tensio ndo é mo importante, desde que a amplitude do ruido também 10 seit Lio grande que nos impeca de distinguir corre- tamente os niveis logicos. Um maior nimero de circuitos digitais pode ser colocado ent wn circuito inegrado. E verdade que cigcuitos ana: logicos também foram heneficiados com o grande desen- volvimento da tecnologia de fabricagao de circuitos inte- agrados, mas sua complexidade € « utilizaglo de compo- nentes economicamente invidveis de serem integrados (capacitores de alto valor, resistores de precisio, induto res, trinsformadores) tém impedido que sistemas anal6- gicos alcancem 0 mesmo nivel de integragao. Limitacées das Técnicas Digitais Realmente existe apenas uma tinica d utilizamos técnicas digitais: (© mundo real € quase totalmente analégico. [A maioria das quantidades fisicas € originalmente analog ca, ¢ elas sto freqientemente as entradas € saidas monito- las, operaclas e controladas por um sistema. Alguns exem- plos sto temperatura, pressio, posicao, velocidade, nivel de Tiquidos, vazao etc. Estamos habituados a expr ‘quantidades digitalmente, de modo que quando dizemos ‘que a temperatura € de 64° (63,8° se quisermos ser mais aantagem quando EE aa see Poel ee Pe Pae) Ajusto do | Contador temperatura Fig. 1-1 Diagrama de blocos de um sistema de controle de temperatura que utiliza técnica dle processamento digital, possiveis gracas As conversdes analogico-digitais, precisos) estamos na verdade fazenclo uma aproxima sital de uma geandeza inerentemente analdgica Para tirar proveito das técnicas digtais quando estiver- mos lidando com entradas e saidas analogicas, trés pasos dovem ser seguidos 1. Converter as entradas anal6gicas para a forma digital 2. Processar a informagao digital 3. Converter as saiddas digitais de volta a forma analégica A Fig. 1-1 mostra um diagrama de blocos dle um tipi sistema de controle de temperatura, Como se pode ver no diagrama, a temperatura é medida por um dispositivo ana logico e 0 valor medido € entio convertido para uma re- presentacio na forma digital por um conversor analégi- co-digital (conversor A/D). Esta processada por um circuito digital, que pode incluir ou nao um computa: dor digital. A saida digital € entdo convertida de volta a for- ma analogica por um conversor digital-analégico (con- ‘versor D/A), Esta saida analogica ¢ fomecida como entra- da a um controlaclor que realiza algum tipo de agio para ajustar a temperatura. Um outro bom exemplo de conversao entre representa- «ces nas formas anal6gicas ¢ digitais é a que se verifica na gravagio de éudio. Compact disks (CDs) se sobressairam e fomaram conta da industria fonografica por oferecerem melhores meios de geavacao e reprodugao de miisica. O provesso de producto € reproducio em CD pode ser des- rito genericamente como se segue: (1) 08 sons dos instru- mentos e das vozes produzem uma tensto analégica no microfone; (2) este sinal analégico é convertide em um for- ‘mato digital, usando um proceso de conversio de anal6gi- co para digital; (3) a informagao digital € armazenada na supedicie do CD; G) durante a reproducio, 0 CD player coleta a informacao digital da superficie do CD e a conver- te em um sinal anal6gico, que é amplificado € enviado aos alto-falantes de onde pode ser captado pelo ouvido. A necessidade de conversao entre formas analégicas ¢ dligitais pode ser considerada uma desvantagem por causa «lo seu custo e complesidiace adicionais. Um outro fator que geralmente € importante € 0 tempo extra necessério para realizar estas converses. Em muitas aplicagdes, esses fato- res sto compensados pelas numerosas vantagens de usar- mos técnicas digitais, em razao das quais a conversao entre qquantidades digitais € analdgicas tomou-se algo bastante comum na tecnologia atu Existem sinuagbes,entretanto, em que a utilizagto de tée- nicas analgicas € mais simples ¢ econémica, Por exemplo avamplificacio de sinais é mais faclmente realizada com o auilio de circuitos anal6gicos E comum observar as técnicas analéicas ¢ digits se- rem tlizadas em um mesmo sistema de modo a se tirar proveito das vantagens de cada um: 5. Nesses sistemas hibrios, uma das mais importantes etapas co pro- jeto € determinar em que partes devem ser empregadas 2s técnicas analdgicas aquelas em que devem ser utlizadas teenicas digiais as técni 0 Futuro £ Digital E bastante seguro prever que a maioria dos futuros avangos fem muitas (senao em todas) areas da tecnologia seri reali zada no dominio digital. O ritmo acelerado desses avangos pode inclusive exceder 0 crescimento fenomenal que tem sido verificado nos tltimos anos — um periodo em que vimos: 35% das familias americanas e 50% dos jovens na faixa dos 13 aos 19 anos com computadores p casa; aproximadamente 30 milhoes de pessoas na Internet 90 de todos os computadores pessoais vendidos em 1995 possuiam modems ¢ unidades de CD-ROM: auromoveis com 50 microprocessadores: microprocessaclores presentes nas coisas mais comuns, desde torradeiras, termostatos e car- toes de cumprimentos até secretarias eletrénicas, videocas- setes e miquinas de lavar.E 6 futuro nos promete ainda mais. No inicio do século vinte e um, suas abotoaduis ov seus brincos poderto se comunicar com outros, através de satel tes, € terdo mais poder computacional do que 0 computador {que voce possui hoje em casi ou no escrito, Telefones serio capazes de receber, ordenar ¢ talvez até responder chama. ddas, como um secretiria bem-treinada. Na escola, crian serio capazes de colher idgias e informacdes ¢ entrar em Contato com outras criangas de todo o mundo. Quando voce assist televisto por uma hora, o que estant vendo foi trans- mitido para sua casi em menos de um segundo e armazena- cdo na memoria do computador presente na sua TV, para see visto de acordo com a sua conveniéncia, Ler sobre um luger 8,000 km de distancia pode incluir uma experiencia senso- nial de estar ki. E isto € apenas a ponta do iceberg" “As normagoes e pe ide Ncholse Negroponte Vinge Bok, 1095 pp 5 * Em outras palavras, a tecnologia digital vai continuar a invadir rapidamente 0 cotidiano de nossas vidas, bem como vai alcangar novas fronteiras que talvez.nao tenhamos nem sequer imaginado. Tudo o que podemos fazer é aprender (© maximo possivel sobre esta tecnologia, agiientar firme aproveitar & viagem, Questies de Revisio 1. Quais sto as vantagens das técnicas digitais sobre as analogicas? 2. Qual €a maior limitagdo que existe para se usar técni- cas digits? 1-3 SISTEMAS DE NUMERAGAO DIGITAL ‘Muitos sistemas de numeracdo slo usados na tecnologia di- gital. Os mais comuns sto 6 decimal, 0 bindrio, o octal & 0 hexadecimal, O sistema decimal é naturalmente o sistema mais familiar para todos, uma vez que ele € uma ferrame! 1a que utilizamos todos os dias. Examinar algumas de su: caracteristicas nos ajudara a obter uma melhor compreet sao dos outros sistemas. Sistema Decimal © sistema decimal é composto dle 10 algarismos ou sim- bolos. Estes 10 simbolos si 0, 1, 2,3, 4,5,6,7, 8€ 9. Uti lizando estes simbolos como digitos de um ntimero, pode- mos expressar qualquer quantidade. © sistema decimal & também chamado de sistema de base 10 porque possui 10 digitos e evoluiu naturalmente do fato de que as pessoas tém 10 dedos. De fato, a palavra “digito” & derivada da lavra latina usida para denominar “edo”. O sistema decimal é um sistema de valor posicional, isto é, um sistema no qual o valor do digito depende de sua posicdo. Por exemplo: considere o ntimero decimal 453. Sabemos que © digito 4, na verdade, representa 4 cente- nas, 0 5 representa 5 dezenas e o 3 representa 3 unida- des, Em essencia, 0 4 possui o maior peso dos 185 digitos: a ele nos referimos como digito mais significativo (MSD — Most Significant Digit. © 3 possui © menor peso e & chamado de digito menos significative (LSD — Least Significant Digit Considere um outro exemplo, 27,35. Este ntimero é na verdade igual a 2 dezenas mais 7 unidades mais 3 décimos inais 5 centésimos, ou 2X 10 + 7X 1+ 3X01 +5X 0,01. A virgula decimal ¢ usida para separar a parte inteira dla pane fracionaria do nimero. De modo mais rigoroso, as varias posigdes relativas & vigula clecimal possuem pesos que podem ser expressos, «em poténcias de 10. Isto pode ser visto na Fig, 1-2, onde 0 niimtero 2745,214 esti representado. A virgula decimal se- para as poténcias positivas de 10 daquelas que s20 negati vas. © nlimero 2745,214 6 entio igual a (2 10) #7 x 10") + GX 10 +6 X10) +2 10 +X 10) +4 x 10) Conceitos Introdutérios 5 Em geral, qualquer numero é simplesmente a soma dos pro- dutos de cada valor do digito pelo seu peso devido 2 sua posigao, ‘Valores poscionas ‘ros [e LBt 1 10? 101 109 2 2 F et ey @V PEEL t d t so yigua 4.80 Fig. 1-2 Valores posicionais do sistema de numerago decimal si0 poténcias de 10, Contagem Decimal Quando fazemos uma contagem no sistema decimal, come- amos com 0 na posigio das unidades e vamos tomando cada simbolo em progressao até atingirmos 9. Quando isto acon: tece, adicionamos 1 posicao de maior peso e mais proxima € comecamos de novo com 0 0, na primeira posicao (veja a Fig, 13), Este processo continua até que a contagem de 99 seja alcancada. Neste momento, adicionamos 1 a terceira posig2o € comecamos de novo com 0 nas duas primeiras posi¢des. Este provedimento pode ser seguido continuamente, qualquer que seja 0 nlimero que desejemos contar. E importante notar que, na contagem decimal, a posigio correspondent ais unidades (LSD) troca de valor a cada passo da contagem; a posicio correspondlente as dezenas mucla a cada 10 passos da contagem, a posicio correspon- dente as centenas muda a cad 100 passos da contagem € assim por dante ‘Outra caracteristica do sistema decimal é que, se utilizar mos dois digitos, podemos contar até 10° = 100 ntimeros diferentes (0 a 99);* utilizando 3 digitos, podemos contar 20 103 21 22 23 24 25 26 2 28 20 30 Hl 199 i 200 99 100 401 102 ° 1 2 3 4 5 6 7 8 9 10 "1 2 13 14 1 16 7 18 19 1000 Fig. 1.3 Contagem decimal Heme € ctl como um ae, 6 Sistemas Dittals Prineios ¢ Apicagdes até 1000 ntimeros (0 a 999), © assim sucessivamente, De modo geral, com Ndigitos, podemos contar até 10° nuimeros dlistintos, comecando do zero ¢ incluindo-o na contagem. O maior ntimero possivel seri sempre igual a 10" — 1 Sistema Binario Infelizmente, 0 sistema decimal no se presta para ser im- plementado satisfatoriamente em sistemas digitais, Por exern- plo: € bastante dificil projetar um equipamento eletronico que possa trabalhar com 10 niveis diferentes de tensao (um para cada algarismo decimal, do 0 a0 9). Por outro lado, & muito ficil implementar circuitos eletrOnicos simples e pre- cisos que operem somente com dois niveis de tensio. Por todo sistema digital usa o sistema de nu- 2) como sistema de numeragao be \cOes, embora outros sistemas de nume- co pata suas oper ragao, as ve7es, sejam usados em conjungao com o sistema binirio, No sistema binario existem apenas dois simbolos ou valores possiveis para os digitos, 0 ¢ 1. Ainda assim, este sistema de base 2 pode ser usado para representar qualquer valor que possa ser representado no sistema decimal ou em qualquer outro sistema, Enteetanto, de um modo geral, ele utilizard um nimero maior de digitos bindrios para expres. sar um dado valor. Todas as alirmagdes feitas anteriormente em rekigho a0 sistema decimal s40 aplicaveis do mesmo modo ao sistema binirio. O sistema bindrio também é um sistema de valor Posicional, onde cada digito binatio possui seu proprio valor ou peso expresso como uma poréncia dle dois, Isto ¢ ilu trado na Fig. 1-4. Na figura, as posigdes A esquuerda da evrgula bindria (con- trapartida da virgula decimal) representa as poténci positivas de 2, € as posicdes a direita representam as po- (éncias negativas de 2. numero 1011,101 € mostrado na figura. Para encontrar 0 seu equivalente no sistema dei mul, simplesmente fazemos a soma dos produtos de cada digito (0 ou 1) pelo seu respectivo peso, 1011101, = 29 + (OX 2+ 1X 2 + x 2) +X 2°) + 0X 27) + 1X 2°) +OF2D41405+040,125 = 11,625, Observe que na operaco anterior os indices (2 ¢ 10) sto usados para indicar a base na qual © ntimero. estd expresso, Esta convencio é usada para evi Valores postacnass Le awa eh vate, ob el t it Virgua bed boners Fig. 1-4 Valores posicionais do sistema de poténclas de 2, sempre qui de um sistema de numer: do empregado, No sistema binério, o termo digito bindrio é geralmente abreviado para bit (binary digit, que usasemos daqui por diante. Assim, para o ntimero mostrado na Fig, 1-4 existem, quatro digitos a esquerda da virgula bindria, representando, a parte inteira do nlimero, ¢ tres bits 2 direita, representan- do a parte fracionaria, O bit mais significativo (MSB — Most Significant Bid) & 0 bit mais & esquerda (© de maior peso). © bit menos significative (LSB — Least Significant Bid é 0 bit mais a direita (o de menor peso). Estes bits esto indica dos na Fig. 1-4 do estiver sen. Contagem Binaria Quando lidamos com nimeros bindrios, geralmente iremos nos restringira um ntimero especifico de bits. Esta restricio € baseada no conjunto de circuitos que esti sendo usado para representar estes nuimeros binsirios. Vamos usar mtime- ros de 4 bits para ilustrar o método para a contagem em. bindrio. A seqiiéncia (mostrada na Fig. 1-5) comeca com todos os bits em 0; € a chamada contagem zero. Para cada conta- gem sucessiva, a posi¢ao referente as unidades (2") comu- ta, isto €, ela troca 0 seu valor bindrio pelo outro. Ca ‘que o bit das unidades trocar de 1 para 0, a posigao de peso dois (25 vai comutar (trocar de estado). Cacka vez que © bit da posigio de peso dois mudar de 1 part 0, © bit da posi: ‘cho de peso quatro (2 vai comutar (muclar de estado). Do mesmo modo, cada vez que o bit da posicao de peso qua- two mudar de 1 para 0, 0 bit da posigio de peso oito (2°) comuta (muda de estado). Este processo continuaria para os bits de mais alta ordem, se o ntimero bindio tivesse mais do que quatro bits A seqiiéncia de contagem bindria tem outra importante caracteristica, como est mostrado na Fig. 1-5. O bit das unidades (LSB) muda de 0 para 1 ou de I para 0 a cada n, O segundo bit (posicao de peso dois) fica em 0 contagens e depois em 1 por duas contagens, e Decimal equivalente ee pe=i " 2 13 14 15 ° : ‘ ; : : i ; Fig. 15 Sequéncia de contagem binsvia depois em 0 por mais duas contagens © assim sucessiva- mente, O tesceito bit fica em 0 por quatro contagens e de- pois fica em 1 por quatro contagens e assim sucessivamen: te. O quarto bit (posigi0 de peso oit0) fiea em 0 por oito contagens e depois fica em 1 por oito contagens. Se dese- jissemos continuar a contagem, adicionariamos mais bits, € este padrao continuaria com grupos de 0s e Is alternanclo- se em grupos de 2*!, Por exemplo: usando © quinto bit, teriamos este alternando dezesseis 0s com dezesscis 1s € assim por diante. ‘Como vimos no sistema decimal, também € verdad para o sistema bindrio que usando N bits possamos contar até 2° con- tagens. Por exemplo: com dois bits, podemos contar at 4 contagens (00, sé 11,); com quatro bits, podemos contar até 2! = 16 contagens (0000, até 1111,), e assim por diante. A Gk tima contagem sempre tert toclos os bits iguais a 1 e sera igual 42° I no sistema decimal, Por exemplo: usando quatro bits, a tihima contagem seri 11, = 2° — 1 = 15, EXEMPLO Qual é 0 maior ntimero que pode ser representado usando ito bits? Solugao uuu. Esta foi uma breve introdugao ao sistema de numeraclo bindrio e sua relacto com o sistema decimal. Vamos des- pender muito mais tempo nestes dois sistemas e em varios outros no pr6ximo capitulo, Questies de Revisio 1. Qual ¢ 0 niimero decimal equivalente a 11010112 2. Qual é 0 proximo ntimero binario que se segue « 10111, na sequéncia de contagem? 3. Qual € 0 maior valor decimal que pode ser represen- ido usando-se 12 bits 1-4 REPRESE BINARI Em sistemas digitais, a informagao que esta sendo proces- sada geralmente se apresenta sob forma bindria, Quanti- TACAO DE QUANTIDADES WLS, Mee @ () Coneeitas Introdutérios 7 clades bindrias podem ser representadas por qualquer dis positivo que apresente apenas dois estados de operacao ou condicoes possiveis. Por exemplo: uma chave possui apenas dois estados: aberta ou fechada, Podemos arbitrar que uma chave aberta represente o digito bindrio 0, ou sim- plesmente bindrio 0, e a chave fechada represente o bind: rio 1. A partir destas indicagdes; podemos representar qual- {quer nlimero binario como esta mostrado na Fig, 1-6(@), em que os estados das varias chaves representam 10010, Um outro exemplo é mostrado na Fig. 1-6(b), em que as perfuragoes no papel sto usadas para representar ntimeros hindrios. Um furo representa © bindrio 1, ¢ a auséncia de furo representa o binario 0. Existem virios outros dispositivos que possuem apenas dois estados de operacio, ou que podem ser operados ape- nas em condlicdes extremas, Entre estes podemos citar: Kime pada elétrica (acesa ou escura), dodo (conduzindo ou nao conduzindo), relé (energizado’ ou desenergizado), transis- tor (cortado ou saturado), célula fotoelétrica Gluminada ou escura), termostato (aberto ou fechado), embreagem meca- nica (engrenada ou desengrenada) e um ponto especifico de um disco magnético (magnetizado ou desmagnetizado). Em sistemas digitais eletronicos, a informagio bindria & representada por tensoes (ou correntes) que esto presen: tes nas entradas saidas los varios circuitos. Tipicamente, 05 0 € 1 binirios so representaclos por dois niveis de ten- sito, Por exemplo: ze10 volts (0 V) poderia representa 0 bindrio 0, e +5 V poderia representar o bindrio 1. Na ver- le, devido a variagoes nos circuitos, os bi representaclos por intervalos de tensio, Isto esti mostrado na Fig. 1-7(a), onde qualquer tensio entre 0 ¢ 0,8 V repre- senta 0 binario 0 e qualquer tensio entre 2 e 5 V represent 6 binario 1. Todas as entradas € saidas normalmente esta- Fo em um destes intervalos, exceto durante transigoes de ‘um nivel para 0 outro. Agora, podemos notar uma significativa diferenca entre sistemas anal6gicos e digitais. Nos sistemas digitais, 0 valor exato da tensdo ndo € importante. Assim, para as tensdes, mostradas na Fig. 1-7(a), uma tensio de 3,6 V significa mesmo que uma tensio de 4,3 V, Em sistemas analégicos, valor exato da tensio é importante. Por exemplo, se uma tenso € proporcional a temperatura medica por um trans- dutor, 3.6 V representaria uma temperatura diferente de 4,3 V. Em outras palavras, © valor da tensdo possui informacao significativa, Esta caracteristca significa que o projeto de Gicuitos analdgicos precisos € geralmente mais dificil do que © projeto de circuitos digitais, em raza0 do modo pelo qual 0s vitlores exatos de tensGes S20 afetados por variacdes em valores de componentes, pela temperatura € pelo ruido (fu- tuagdes randémicas de tensio) Fig. 1-6 Representagio de ndmeros bindrios utilizan- do (a) chaves e (b) perfuragoes em uma fit de papel 8 Sistemas Digitals Prinefpis e Aplicagoes Vorts Binario 1 i 1 1 ev ee uilizado 8 sae ° | 6 0 aia ° | ; Cote @ © Fig. 1-7 (a) Indicacao de intervalos de tensao tipicos para bindsios 0 € 1; (b)tipico diagrama de tempo de um sinal digital Sinais Digitais e Diagramas de Tempo A Fig. 1-7(b) mostra um sinal digital tipico e como este varia ‘no tempo, Isto é na verdade um grifico de tensio versustem= po (He é chamado de diagrama de tempo. A escala hori- zontal do tempo € gracuada em intervalos regulares, come- ‘cando em f,¢ depois em 4, f,€ assim por diante, Para 0 exem- plo de diagrama de tempo mostrado aqui, o sinal comeca em 0-V @ binario) em fe af permanece até Em f,, 0 sinal faz, ‘uma réipida transic&o (um salto) até atingir 4 VC. bindrio), Em ty ele volta a 0 V. Transigoes semelhantes ocorrem em f,€ ty As transigdes no diagrama de tempo sao desenhadas como linhas verticais, de modo que elas parecem ser ins- tantaneas quando na realidade nao 0 sto, Entretanto, em muitas situacdes a duragio das transigées tio pequena quando compatada com 0 intervalo de tempo decorride entre transigdes que podemos representar essas tiltima como linhas verticais no diagrama. Encontraremos mais tarde situagdes em que sera necessdrio mostrar as transigoes de modo mais exato, em uma escala de tempo expandida, Diagramas de tempo sto bastante utilizados para mostrar ‘como 08 sinais digitais variam com 0 tempo, ¢ especialmente Para mostrar a relacio entre dois ou mais sinais dlgitais no ov 4v———_ Circuito \ >) Giial ‘mesmo circuito ou sistema. Utilizando um osciloscdpio ou um, anatlisador logico para observar os sinais dligitais, podemos compati-los com o diagrama de tempo esperado. Este proce- dimento ¢ uma parte muito importante dos mécodos de teste reparo usados em sistemas digitais, 1-5 CIRCUITOS DIGITAIS/CIRCUITOS LOGICOS Circuitos digitais sa0 projetados para produzir tensoes de saida que estejam dentro dos intervalos determinados para 8 bindrios 0 € 1, como aqueles definidos na Fig. 1-7. Da mesma maneira, circuitos digitais Sio projetados para res ponder, de modo previsivel, a tensdes de entrada que est jam dentro dos intervalos definidos para 0 ¢ 1. Isto signifi que um citcuito digital responder do mesmo modo a to- clas as tensdes de entrada que estiverem dentro do inter lo permitido para 0 0; de maneira semelhante, ele nio dis- ‘inguird entre tensdes de entrada que estejam dentro do intervalo permitido para 1 Para ilustrar este fato, a Fig, 1-8 representa um tipico cir- cuito digital, com entrada y,e sada v,, Mostramos a saida Casor sv ov Caso! p——27v ov Fig. 1-8 Um circuito digital responde a um nivel binirio (0 ou 1), € nao ao valor exato da tensio de enttada correspondente at dois sinais de entrada diferentes, Obser- ve que ¥,€ 0 mesmo em ambos os casos, porque embora as duas formas de onda de entrada possuam diferentes va- lores de tensao, elas possuem © mesmo valor binario. Circuitos Légicos A maneira pela qual um circuito digital responde a uma en- trada & chamada de ldgica do circuito, Cada tipo de circuito digital obedece a um determinado conjunto de regras l6gi- cas, Por esta raz0, circuitos digitais também sto chamados circuitos légicos. Usaremos ambos os termos de modo intercambiivel a0 longo do texto. No Cap. 3, veremos mais, claramente o que se quer dizer por “logica” de um circuito, Estudaremos todos os tipos cle circuitos Iégicos que sio atualmente utilizados em circuitos digitais. Inicialmente, rossi atengdo estar concentrada apenas nas operagdes 16- gicas que estes circuitos realizam, isto &, estaremos interes- sados apenas na relagio entre a entrada e a saida do circui- to, Adiaremos qualquer discussio de como os circuitos I6- ‘gicos operam internamente até termos desenvolvido uma boa compreensio das suas operagdes logicas. Circuitos Integrados Digitais Quase todos 0s circuitos dligitas existentes nos sistemas digi tis mocemos Sto circuitos integrados (CIs). grande varie~ dace de Cls l6gicos disponivel torou possivel a construgao dle sistemas digitais complexos menores e mais confiiveis do ‘que aqueles construidos com circuitos logicos discretos. Existem diversas tecnologias de fabricacao utlizadas para produ Cis digitais, ¢ as mais comuns sio: TTL, CMOS, {MOS e ECL. Cada uma difere da outta no tipo de circuitos que sto utilizados para obter a operagao logica desejada Por exemplo, a tecnologia TTL Transistor-Transistor Logic) utiliza o transistor bipolar como elemento principal, enquan- toa CMOS (Complementary Metal Oxide Semiconductor sa © MOSFET do tipo enriquecimento como elemento princi- pal. Aprenderemos sobre as varias tecnologias de Cls, suas caracteristcas, suas vantagens € desvantagens apos temos, dominaclo 0s tipos bisicos de circuitos logicos Questo de Revisio 1. Verdadeiro ou falso: O valor exato da tens da € critico para um circuito digital 2. Um circuito digital pode produzir a mesma tensao de saida para diferentes valores de tensio de entrada? 3. Um circuito digital também é chamado de circuito — de entra 4, Um grifico que mostra como um ou mais sinais digi- tais variam em fungao do tempo é chamado 1-6 TRANSMISSAO PARALELA E SERIAL Uma das operacées mais comuns que ocorem em sistemas digitais € a transmissa0 da informacao de um lugar para ou- Conceitos Introdutérios 9 tro. A informagao pode ser transmitida através de uma di ia tio pequena quanto alguns centimetros, numa mesma placa dle circuito, ou tio grande quanto uma distancia de muitos quilometros quando um operador, num terminal de compu- tador, esté se comunicando com um computador em outra Cidade. A informacio que é transmitida est na forma bindria 6 geralmente representada por tensoes nas saidas de um Gircuito emissor, que estio conectadas nas entradas de um Circuito receptor. A Fig, 1-9 ilustra os dois métodos biisicos para transmissio dla informagao digital: 0 paralelo eo serial. A Fig. 1-92) mostra como o ntimero bindrio 10110 é trans- mitido do circuito 4 para o circuito B, usando transmissa0 paralela, Cada bit do nimero bindrio ¢ representado por uma das saidas do circuito 4, onde a saida 4, é0 MSB e 4, é0 ISB. Cada uma das saidas do circuito A esté conectada na entrada correspondente do circuito B, portanto todos os cinco bits de informacio sio transmitidos simultaneamente (em paralelo). Na Fig. 1-9(b) existe apenas uma conexao do circuito A para o circvito B, quando a transmissao serial € usada, Nes te caso, a saida do circuito A produzira um sinal digital cujo nivel de tensio mudara em intervalos regulares de acordo como ntimero binario transmitido. Desse modo, a informa- 20 esti sendo transmitida na base de um bit por vez (Serialmente), através de uma linha de sinal. O diagrama de tempo na Fig, 1-9(b) mostra como o nivel do sinal varia com © tempo, Durante o primeiro intervalo de tempo, 7, © sinal esti. no nivel 0; durante o intervalo 7;, © sinal esti no nivel 1, € assim por diante, principal compromisso entre as representagdes para- lela e serial esta relacionado com a velocidade e a simplici- dade do circuito. A transmissio de dados bindrios, de uma parte de um sistema digital para outra, pode ser feita mais rapidamente usando a representacio paralela, porque to- dos os bits sio transmitidos simullaneamente, enquanto 2 representacao serial transmite um bit por vez. Por outro lado, a paraleka requer mais linhas de sinal conectadas entre © emissor € 0 receptor dos dados binarios do que a serial, Em outras palavras, a paralela é mais ripida, e a serial requer menos linhas de sinal. Esta comparacao entre os métodos paralelo ¢ serial, para representar a informacio bindria, sera encontrada muitas vezes em discussdes ao longo do texto, Questio de Revisio 1. Descreva as vantagens relativas da transmissa0 para- lela € serial de dados bindrios. 1-7 MEMORIA Quando um sinal de entrada é aplicado na maioria dos dis- positivos ou eircuitos, a saida de algum modo muda em res posta A entrada, e quando o sinal de entrada é removido a Saida retoma ao seu estado original. Estes circuitos no exi- bem a propriedade de memdria, ji que suas saidas voltam, 20 normal. Nos ciscuitos digitais, certos tipos de dispositi- vos ¢ circuitos tém memoria. Quando uma entrada € apli- cada em tal circuito, a saida mudari seu estado, mas per 10 Sistemas Digitais Prineipios e Aplicagoes 1 4 Circuito Ay a 1 ° se] (use) A, bee ___________>] », a, Lae > rr a. bool +] 5, Be 8 “Transmissao paralela Cheuto ® Aout] @ Transmissao serial Fig. 1.9 (a) A transmissao para ) utiliza uma linha de conexao por it, ¢ todos eles sto transmitidos simultaneamente; (b) a transmis 0 serial utiliza apenas uma linha de conesao, na qual cada bit € triasmitido serialmente (um bit de cada ve manecerd neste novo estado mesmo apos a entrada ter sido removida, Esta propriedade de reter sua resposta a uma entrada momentanea é chamada memsria. A Fig. 1-10 ilus- tra as operagdes sem memsria € com memoria Dispositivos e circuitos de meméria tm um importante papel em sistemas digitais, porque eles fornecem meios para annazenar nimeros bindsios tanto temporaria quanto per- Jame 1 ee 10 de operagdes com e sem meméria manentemente, com a capacidade de alterar a informagio armazenada a qualquer momento, Como veremos, 0s viri- os elementos de memsria incluem os tipos magnéticos & aqueles que utilizim circuitos eletrOnicos de retengao (cha mados latches e flip-flops. 1-8 COMPUTADORES DIGITAIS As técnicas digitais sao aplicadas em intimeras dreas da tee- nologia, mas a drea dos computadores digitais ¢ cle lon: ge a mais ampla e notivel. Embora os computadores digi lais afetem parte cla vida de todos, muitos de nds nao she ‘mos exatamente o que um computador faz. Em termos sim= ples, wm computador é um sistema de bardware que reali- 2a operacoes aritméticas, manipula dados (usualmente na forma bindria) e toma decisoes Na maioria das vezes, as seres humanos podem fizer 0 que (0s computadores fazem, mas os computaclores podem faze-1o com uma velocidade @ exatidao muito maiores. Isto ocorre apesar de os computadoresrealizarem todos os cileulos ¢ ope- ragoes em passos distntos e um de cada vez, Por exemple: lum ser humano pode pegar uma lista de 10 ntimeros e caleu- Jara soma geral em uma operagao, listando os niimeros um sobre 6 outro e somando coluna a coluna, Um computador, por outro lado, pode somar os ntimeros apenas dois de cada ‘vex; portanto, par somar a mesma lista de ntimeros ele exe- ccutari na verdade, nove passos de soma, Naturalmente, 0 fato de o computador necessitar de apenas um microssegundo ou menos para cada passo disfarca esta aparente ineficigncia ‘Um computador € mais ripido e mais exato do que pes- sous, mas, diferentemente da maioria delas, deve ser dado a ele um conjunto completo de instrugoes que descre exatamente o que fazer a cada passo de sua operacio, Este Conjunto de instrugdes, chamado um programa, prepa ado por uma ou mais pessoas para cada tarefa que 0 com- putador deve fazer. Programas sio colocados a unidade ‘de memoria do computador, codificados em forma binaia, tendo cada instrugao um codigo tinico. O computador toma estes cOdigos de instrugdes da meméria 1m por vez € real- za a opericio associada 20 c6digo. Diremos muito mais sobre isto mais adiante Partes Principais de um Computador Existem varios tipos de sistemas computacionais, mas cada um pode ser subdividido nas mesmas unidades funcionais. Cada unidade realiza fungdes especificas, ¢ todas as unida- des funcionam em conjunto para executar as instrugdes do programa. A Fig. 1-11 mostra as cinco principais partes fun- Gionais de um computador digital e suas interagdes. As i- has sOlidas com setas representam o fluxo de dados e in- formagdes. As linhas tracejadas com setas representam 0 fluxo de sinais de controle ¢ temporizagao, As principais fungdes de cada unidade sao: 1. Unidade de entrada. Através desta unidade, um conjunto completo de instrucdes e dados € fornecido para o siste- ma computacional e para a unidade de memoria, para ser armazenaclo enquanto for preciso. A informagao € ge- ralmente apresentada na unidade de entrada por um te- lado ou por um disco. Unidade Central de Pracessamento (CPU) Logical ‘Aitmetioa Conceitos Introdutérios i 2. Unidade de meméria, A memoria armazena as instru- gOes e os dados recebidos da unidade de entrada. Ela armazena os resultados das operagdes aritméticas rece: bidos dla unidade aritmética. Ela também fornece infor- magio para a unidade de sada 3. Unidade de controle. Esta unidacle toma as instrugdes da unidade de meméria, uma de cada vez, ¢ as interpreta Ela entio gera os sinais apropriados a todas as outras uni- dades para causar a execucio da instrugio especifica, 4. Unidade légica/aritmética. Todos os cilculos aritméti- cos € as decisdes l6gicas sto efetuados nesta unidade, cujos resultados podem entio ser enviados para a uni- dacle de meméria para serem armazenados. 5. Unidade de saida. Esta unidade recebe dados da unida- de de memoria e imprime, mostra, ou ento apresenta x informagao para 0 operador (ou processo, no caso de um computador para controle de processos). Unidade Central de Processamento (CPU — Central Processing Unit) Conforme mostra o diagrama na Fig. 1-11, as unidades de controle € légica/aritmética sio frequentemente considera- «las uma unidade chamada unidade central de processa- mento (CPU). A CPU contém todos os circuitos para bus- care interpretar instrugdes e para controlar e realizar as v operacdes requeridas pelas instrucoes, TIPOS DE COMPUTADORES Todos 05 computadores sto formadios com as unidades basicas descrtas anteriommente, mas podem diferir quanto ao tamanho fisico, velocidad de ope- aco, capacidade de meméria e poder computacional, den- tre outras caracteristicas. Computadores sio freqiientemente Classificados de acordo com o tamanho fisico, © que geral- ‘mente, mas nem sempre, & uma indicacao de suas Capacidla- des relativas. As trés clasificagdes basieas, do menor para 0 maior, 880: microcomputador, minicompttador (estacéo de trabalbio) © mainframe. Como os microcomputadores tem Se tomado mais e mais podlerosos, a distingao entre microcom- putadores e minicomputadores tomou-se bastante nebulosa e comecou:-se a distinguir apenas computadores pequenos— aqueles que cabem num eseritério ou numa mesa ou no colo, — computadores grandes — aqueles que Sto grandes de- Dados, ape | . Entrada informagoes Dados, informagoes pe aida fe Sinais de controle Pr Dacios ouinfommagses pig. 1-11 Diagrama funcional de ‘um computador digital 12 Sistemas Digitals Principios e Aplicagdes ‘mais para estes locais, Neste livro,trataremos principalmente «los microcomputadores, Um microcomputador é o menor tipo de computador Geralmente consiste em varias pastilhas de Cls, incluindo a clo microprocessador, pastas de meméria e pastlhas para interface de entrada e saida, além de dispositivos de entrada e safda, tais como teclado, monitor de video, im- pressora € unidades de disco, Os microcomputadores fo- ram dlesenvolvidos como resultado dos tremendos avangos na tecnologia de fabricacao de Cls, os quais toraram pos- sivel integrar mais e mais circuitos digitais numa pequena pastilha, Por exemplo: a pastlha do microprocessador con- tém — no minimo — todos os circuitos que implementam a poreio CPU do computaclor, isto é, a unidade de controle 2 unidade logica/aritmética, © microprocessados, em ou- tras palavras, € uma “CPU em uma pastilha’. A maioria «las pessoas esta familiarizada com os micro- computadores de propésito geral, como o IBM PC e seus compativeis, e 0 Apple Macintosh, que sto usados em mais la metade dos lares © em quase todos os ambientes de negécios, Estes microcomputadores podem realizar uma grande variedade de tarefas, numa larga faixa de aplicacoes, dependendo do software (programas) que eles executam, Existe um tipo mais especializado de mierocomputador, o resto de 1 (LSB) 9.0 — o 20 0 10— ° 0s — 1 «MsB) Logo, 37. = 100101, Faixa de Contagem Lembre-se de que usando N bits podemos contar 2° valores decimais diferentes variando de 0 até 2°— 1. Por exemplo, para N = 4, podemos contar de 0000, até 1111,, ou seja, de 0,5 até 15, totalizando 16 niimeros diferentes. O maior valor decimal € 2! = 1 = 15, e existem 2 ndimeros diferentes. Portanto, de um modo geral, pocemos afirmar: Usando N bits, podemos representar valores de- cimais variando de 0 até 2° 2 1, num total de 2° valores. EXEMPLO 2-1 (a) Qual é 2 faixa de valores decimais que pode ser repre sentada com oito bits? (B) Quantos bits Slo necessatios para representar valores decimais varianclo de 0 até 12.500? Solugio (@) Aqui temos N = 8. Logo, podemos representar niime- ros decimais desde 0 até 2 — 1 = 255. Podemos veri ficar isto constatando que 11111111, equivale a 255, () Com 13 bits, podemos contar de 0 até 2!* = 1 = 8.191, Com 14 bits, podemos contar de 0 até 2 — 1 = 16.383. Claramente, 13 bits nao sao suficientes, ¢ com 14 bits obtemos além de 12,500. Portanto, 0 nimero de bits necessirio € 14. Questées de Revisiio 1. Converta 83,, para bindrio utilizando ambos os méto- dos, 2, Converta 729,, para bindrio utilizando ambos os mé- todos, Verifique sua resposta convertendo de volta para decimal. 3. Quantos bits so necessérios para contar até 1 milhao em decimal? 2-3 SISTEMA DE NUMERAGAO OCTAL O sistema de numeracao octal € muito importante no traba- Iho com computadores digitas, O sistema de numeragio octal tem base ato, significando que tem oito digitos possiveis: 0, 1, 2, 3, 4, 5,6 € 7. Assim, cada digito de um ntimero octal pode ter valores de 0 a7. As posicdes dos digitos num, ‘ntimeto octal tém pesos, como segue: as pont oat Conversao Octal-Decimal Um nGmero octal pode ser facilmente convertido para seu ‘equivalente decimal multiplicando-se cada digito octal pelo seu peso posicional. Por exemplo: ) +7 x (8) + 2x (a) 7xBH2KI Eis outro exemplo: 246, = 2X 8 +4X 8) 46x) = 207510 Conversao Decimal-Octal Um inteito decimal pode ser convertido para octal utilizan- do 0 mesmo método das divisoes sucessivas que foi usado na conversdo decimal-binirio (Fig. 2-1), mas com 0 fator de divisao 8 em vez de 2. Um exemplo é mostrado a seguir. 266 = 33 + restode 2 eae BB 84 + wesode 1 . 26640 = 4124 Note que o primeiro resto se torna o digito menos significa tivo (LSD) do ntimero octal, ¢ o tiltimo resto se torna o di ito mais significativo (MSD). Se uma calculadors € usada para realizar as di no provesso anterior, o resultado incluiré uma fracao decimal em vez de um resto. O resto pode ser obtido multiplican- dorse a fracao decimal por 8. Por exemplo, 266/8 produz 33,25. O resto € 0,25 X 8 = 2. Analogamente, 33/8 € 4,125, © 0 resto se tomna 0,125 X 8 = 1 Sistemas de Numeragao e Cédigos 17 Conversdo Octal-Binario A principal vantagem do sistema de numeragao octal € a facilidade com que conversdes podem ser feitas entre nt meros binarios e octais. A conversao de octal para binario é realizada convertendo-se cada digito octal nos trés bits bi- narios equivalentes. Os oito digitos possiveis sio converti- dos conforme indicado na Tabela 2-1 TABELA 2-1 Digito Octal o 123 4 5 6 Equivalence Binério | 000 001 010 O11 100 101 110 111 Usando essas converses, poclemos converter qualquer :ngimero octal para bindrio convertendo individualmente cada digito. Por exemplo, pocemos converter 472, para binirio como segue. 45) eee 100 111 010 Portanto, 0 octal 472 € equivalente ao binario 100111010. Como outro exemplo, considere a conversao de 5431, para binsrio: Seton Ver leeead: 101 100 O11 001 Assim, 5431, = 101100011001, Conversao Bindrio-Octal Converter bindrios inteiros para octais inteiros € simplesmen- te 0 inverso do proceso anterior. Os bits do ntimero bind- rio sto reunidos em grupos de irésbits iniciando-se do LSB. Entio cada grupo € convertido para seu equivalente octal (Tabela 2-1), Para ilustrar, considere a conversio de 100111010, para octal, Loo1ii919 4 4 L 4 7 dw fezes, 0 mtimero bindrio nao tem grupos comple- tos de trés bits. Nesses casos, podemos adicionar um ou dois 0s & esquerda do MSB do numero binario para preencher © Liltimo grupo, Isto é ilustrado adiante para o numero bind- rio 11010110, 4 L 4 3 2 6s Note que um 0 foi colocado a esquerda do MSB para pro- duzir grupos completos de txés bits Contando em Octal © maior digito octal € 7, portanto na contagem em octal cada posicio de digito é incrementada de 0a 7. Uma vez 18 Sistemas Digitais Prineipios e Aplicagdes alcaneadlo 0 7, ele retorna para 0 na proxima contagem & causa o incremento da proxima posicio de digito mais alta Isto € ilustrado nas seguintes seqiiéncias de contagem oct (1) 65, 66, 67, 70, 71 & 2) 275, 276, 277, 300, Com N posigdes de digitos octais, pademos contar de 0 até 8° ~ 1, part um total de 8 valores diferentes. Por exem- plo, com tes posigdes de digitos octais podemos contar de 000, OU Seja, de Oy, até 511 para um cotal de 8 = 512), nuimeros octais diferentes. Utilidade do Sistema Octal A facilidade com que as converses podem ser feitas entre octal e binario torna o sistema octal atrative como um modo ‘compacto” de expressar ntimeros binarios grandes. No tra- balho com computadores, ntimeros binirios com até 64 bits nao siio incomuns, Estes nimeros bindrios, conforme vere- mos, nem sempre representam uma quantidade numérica, mass sio algum tipo de codigo que carregam freqiientemente- informagao nao-numérica, Nos computadores, niimeros bi- narios podem representar (1) dadlos numéricos puros, (2) nntimeros cortespondentes a posigdes (enderecos) de me- moria, (3) um eddigo de instrugio, (4) um cédigo represen- tando caracteres alfabéticos ¢ outros ndo-numéricos, ou (5) um grupo de bits representando o estado de dispositives internos ou externos ao computador, Quando licamos com uma grande quantidade de ntime- ros binirios de varios bits, & conveniente e mais eficiente escrevermos 0s niimeros em octal em vez de bindrio. Nao devemos esquecer, no entanto, que citcuitos € sistemas di- gitais trabalham exclusivamente em bindrio; usamos octal somente por conveniéneia para os operadores do sistema. EXEMPLO 2-2 Converta 177,, part seu equivalente binirio de oito bits convertendo primeiramente para octal Solugio SF = 22 + resto de > 1 2 + resto de 6 ) + resto de 2 Assim, 177,, = 261,, Agora podemos convener este ntime- Para seu equivalente bindrie 010110001, mente temos e final = 10110001, Note que descartamos 0 0 a esquerda para expressar 0 re- sultado com 8 bits, Este método de conversao decimal-octal-bindirio freqiien- temente € mais ripido do que converter diretamente de decimal para binsio, sobretudo para mtimeros grandes. De modo semelhante, freqiientemente é mais ripido converter de bindrio para decimal convertendo primeito para octal Questées de Revi 1. Converta 614, para decimal. 2. Converta 146, para octal, e entio de octal para bind- 3. Converta 10011101, para octal crever 0 trés prOximos ntimeros nest dle contagem octal: 624, 625, 626, 5. Converta 975,, para binario, convertendo-o primeira- | mente para octal ito bindrio 1010111011 para decimal, conver- © primeiramente para octal - Qual € 2 faixa de valores decimais que pode ser re- Presentada por um ntimero octal de quatro digitos? 0 sequencia 2-4 SISTEMA DE NUMERAGAO HEXADECIMAL, O sistema de numeracao hexadecimal usa s base 16, As- sim, ele tem 16 simbolos possiveis, Ele usa os digitos letras A, B,C, D, Ee F como 0s 16 simbolos. AT 22 mostra lecimal, decimal binsi- rio, Note que cada dligito hexadecimal representa um grt- po de quatro digitos binarios. £ importante lembrar que os digitos hexa (abreviatura de “hexadecimal”) A até Fst valentes aos valores decimais 10 até 15, Bindrio ° 0 000 1 1 ‘ooo 2 2 ‘oo10 3 3 oon i i 100 5 5 101 6 6 o1t0 7 7 om 8 8 1000 9 9 1001 A w wow B un ron c 2 1100 bd B 1101 E MH 1110 P 8 uu Conversio Hexadecimal-Decimal Um ntimero hexa pode ser convertido para seu equivalente decimal usando 0 fato de que cada posicao de dligito hexa tem um peso que € uma poténcia de 16. O LSD tem um peso de 16” = 1; a proxima posigio de digito mais alta tem lum peso de 16! = 16; proxima tem um peso de 1 6 e assim por diante. O processo de conversio é demonstra do nos exemplos a seguir 3X 16 +5 x 16! +6 x 16" = 768 + 80 +6 = 8540) 35615 2AF\, = 2X 167 + 10x 16! + 15x 16" = 512 + 160 +15 = 68715 Note que no segundo exemplo © valor 10 substituiu 0 Ae © valor 15 o F na conversio para decimal, Para praticas, verifique que 1BC2,, € igual a 7106,, Conversao Decimal-Hexadecimal Relembre que fizemos converses decimal-binirio usando sucessivas divisoes por 2, e decimal-octal usando sucessivas divises por 8. Do mesmo modo, conversoes decimal- hexadecimal podem ser feitas usando sucessivas divisoes por 16 (Fig. 2-1). Os exemplos seguintes ilustram 0 método, EXEMPLO 2-3 Convert 423,» para hexa. Solugaio + resto de 7— 23-26 + reso % = + resto de 10 Tet mode EXEMPLO 2-4 Converts 214, para hexa. Solucao 2u4 1 So L Dbrs, é es 18 9 + soto de 13 May = Repare novamente que os restos do processo de diviso Formam os digitos do nimero hexa. Note também que qual- quer resto maior do que 9 € representado pelas letras de A até F Se uma calculadora esta sendo usada para realizar as divi- sdes do processo de conversio, os resultados incluirao uma Sistemas de Numeracdo ¢ Cédigos 19 fraglo decimal em vez de um resto. © resto pode ser obti- do muliiplicando-se a fracdo por 16, Pars ilustrar, no Exem- plo 2-4 uma caleuladora produziria 24 : 36 7 13375 O resto se toma (0,375) x 16 = 6, Converséo Hexadecimal-Binario Assim como o sistema de numeracdo octal, 0 sistema de numeragio hexadecimal € usado principalmente como um método “compacto” para representacio cle muimeros bindri- os. E relativamente simples converter um ntimero hexa em bindrio. Cada digito hexa é convertido para seu equivalente le quatro bits (Tabela 2-2) Isto é ilustrado a seguir para 9F2y DF = 9 F L 4 L =1001 1111 0010 100111110010, Para praticar, verifique que BAG, = 101110100110, Conversao Bindrio-Hexadecimal A conversio de binério para hexa € apenas 0 inverso do proceso anterior, O ntimero binirio € reunido em grupos de guatrobits, e cada grupo é convertido para seu equivit- lente digito hexa. Zeros sao adicionaclos, se necessirio, pars completar um grupo de quatro bits (vide sombreado) 1110100110,= 001110100110 3 A 6 = 3A De modo a realizar estas conversdes entre hexa binatio, é necessirio saber a equivaléncia entre os nimeros binarios de quatro bits (0000 até 1111) € os digitos hexa. Uma vez ‘dominadas, as conversoes podem ser realizadas rapidamente sem necessidade de calculos. Isto explica por que hexa (co octal) Sio Ro tieis na representacio de ntimeros bind. rios grandes, Para praticar, verifique que 1O10L111; 15, Contando em Hexadecimal Quando contamos em hexa, cada posicao de digito pode ser incrementada (aumentada de 1) de 0 até F. Uma vez que uma posi¢io de digito alcance o valor F, ela volta a0, ea proxima posigio de digito € incrementada, Isto é ilustrado has seguintes seqiiéncias de contagem hexa: (@) 38, 39, 3A, 3B, 3C, 3D, 3E, 3F, 40, 41, 42 (b) OFS, GF9, GPA, 6FB, OFC, GFD, GFE, GFF, 700 Note que quando existe um 9 numa posicio de digito, ele se torna um A quando € incrementado, Com N posicoes de digitos hexa podemos contar de 0a 16° — 1 em decimal, para um total de 16* valores diferen- tes, Por exemplo, com irs digitos hexa podemos contar de 000), até FFF), que € de 0, até 4095,., para um rol de 4096 = 16° valores diferentes, 20 Sistemas Digitais Prinefpios e Aplicagdes EXEMPLO Converta 0 decimal 378 para um binario de 16 bits, primei- ramente convertendo-o para hexa. Solucao 23 + resto de 10 pT Et resto de 7 6 <= 0 + resto de rg 70 + testo de 1 Logo, 378 = 17A,. Este valor hexa pode ser facilmente convertide para 0 binrio 000101111010, Finalmente, pode- ‘mos expressar 378,, como um atimero bindrio de 16 bits adicionando-se quatro Os a esquerda: 378), = 0000 0001 OL1T 1010, EXEMPLO 2-6 Converta B2F, para octal Solugaio E mais facil primeiro converter de hexa para binirio, ¢ en: Mo para octal B2F\o = 1011 G010 wot 100 nu leonverer para binsrio! 101 111 Ireunir em grupo de 18s bits) 5 (converter para octall Resumo das Conversdes Neste ponto, ibega provavelmente esta rodando en quanto voce tenta guardar todos estes sistemas — binatio, decimal, octal, hexa — e todas as diferentes conversoes de lum para o outro. Voc pode nao acreditar, mas & medida ‘que voce usar mais e mais estes virios sistemas, voce aca- bara conhecendo-os muito bem, Por enquanto, 0 seguinte resumo deve ajudi-lo a fazer as diferentes converses: 1. Quando converter de binirio [ou octal ou hexal para decimal, use o método da soma ponderada para cada posicio de digito 2. Quando converter de decimal para binario ou octal ou thexa}, use 0 método das divisdes sucessivas por 2 [ou 8 ou 16], agrupando os restos (Fig, 2 3. Quando converter de bindrio para octal [ou hexal, ret- na os its em grupos de trés fou quatrol e converta cada {grupo no digito octal fou hexal correto, 4, Quando converter de octal [ou hexal para binario, con verta cada digito para o seu equivalente de tes [ou quatro] bits 5. Quando converter de octal para hexa [ou vice-versa primeiramente converta para bindrio; entao convert o bindrio para o sistema de numeracio desejado. Questies de Revisio 1. Converta 24CE,, para decimal 2. Converta 3117,, para hexa, e depois para bindrio, 3. Converta 1001011110110101, para hexa, 4, Escreva os proximos quatro niimeros nesta de contagem hexa: EDA, E9B, E9C, E9D, squléncia 5. Converta 3527, para hexa 6. Qual é a faixa de valores cecimais que pode ser re- preventada por um ntimero hexa de quatto digitos? 2-5 cODIGO BCD Quando ntimeros, letras ou palavras so representados por um grupo especial de simbolos, dizemos que esto codifi- cados, ¢ 0 grupo de simbolos é chamado de eédligo. Prova- velmente um dos cédigos mais conhecidlos & o c6digo Morse, ‘em que uma série de tracos € pontos representam as letras do alfabeto. Fa vimos que qualquer ntimeso decimal pode ser repre- sentado por um ndmero bindrio equivalente, O grupo de 0s € 1s no ntimero bindrio pode ser imaginado como um cédigo representando 0 ntimero decimal. Quando um nix mero decimal € representado por seu ntimero bindrio equi- valente, denomina-se codificagio binaria pura. Todlos os sistemas digitais utlizam alguma forma de nu- :meros binarios para suas operagoes internas, mas © mundo exterior é decimal por natureza. Isto significa que converses entre os sistemas decimal e biniirio sto realizadas Freqiiente- mente. Vimos que conversoes entre decimal e bindrio podem, se tomar longas € complicadas para niimeros grandes, Por essa razao, um meio de codificar nimeros decimatis que com- bina algumas caracteristicas tanto do sistema decimal quanto do sistema binario é usado em certas situagoes, Cédigo Decimal Codificado em Binario Se cada digito de um ntimero decimal é representado por scu equivalente bindrio, o resultado é um eédigo chamado decimal codificado em bindrio ( ¢ . A Tabela 2-4 mostra uma listagem parcial do cédigo ASCH. Além do cédigo binirio para cada caracter, a tabela apresenta os equivalentes octal ¢ hexa- decimal TABELA 2-4 Listagem parcial do e6digo ASCIL Caracter ASCH de sete bits Octal Hexa A 00 001 01 al B foo gai 102 12 © 100 0011 103 B D Lop a100 104 “4 E Loo 101 105 45 F 100 0110 106 46 G 100 0111 107 H 100 1000 no 1 100 1001 ML J 100 1010, 12 x 100 1011 113 L 100 1100, as M 100 1101 15 N 100 1110, 116 ° 100 Wd 7 > 101 000. 20 Q 101 0001 R soL 0010 s 101 OOLL T 101 0100 v 161 O11 v iol aio w Tol ot x 101 1000 y 101 L001 Zz 101 1010 ° DIT 0000) 1 11 0001 2 B11 0010, 3 O11 0011 4 o11 0100 5 out o101 6 oi 0110, 7 oll on 8 ont 1000) 9 ou 1001 espago ‘10 0000) 10 1110 ( 010.1000 + 10 1011 s 10 0100 : 610 1010 > 10 1001 = 010 101 010 1111 010 1100 = ou M101 -=RETURN> 000 1101 0001010 EXEMPLO 2-12 A mensagem a seguir € uma mensagem codificada em c6- digo ASCII. Qual é a mensagem? 1001000 1000101 1001100 1010000 Solugio Converta cada cédigo de sete bits para seu hexa equivalen: te, Os resultados si0 48.45.40 50 Agora localize estes valores hexa nit Tabela 2-4 ¢ determine © caracter representado por cada um, Os resultados s0 HELP 0 codigo ASCII € usado para a transferéncia de informa- {goes entre um computador e dispositivos de entrada e sai- da como terminals de video e impresoras. Um computa- dor também o utiliza internamente para srmazenar informa- ‘Goes que um operador digita no teclado, O exemplo seguinte iTustra isso. EXEMPLO 2-13 Um operador esti digitando um programa em BASIC no teclado de um certo microcomputador. O computador con- verte cada tecla digitada para o c6digo ASCH € armazena 0 cédigo como um byte na memoria. Determine as cadeias de bits que serio armazenadas na meméria quando ope- rador digitar 0 seguinte comando BASIC. GOTO 25 Solucao Localize cada caracter (incluindo o espaco) na Tabela 2-4 e registre seu cOdigo ASCIL G — o100111 © ovo1nt T 01010100 © ott Cespago) 00100000 2 oo110010 5 oot lolol Observe que um 0 foi adicionado para o bit mais a esquer- da de cadla cOdigo ASCH porque os cédigos clevem ser mazenados como bytes (oito bits). Este acréscimo de um bit extra € chamado preenchimento com Os. Questdes de Revisio 1. Codifique a seguinte mensagem em cédigo ASCII usan- do a representagao hexa: ‘COST = $72 Sistemas de Numeracio © Cédigos 23 2. A seguinte mensagem em cddigo ASCII preenchido esta _armazenada em posigdes de memi6ria consecutivas em. um computador (01010011 91010100 01001111 01010000 Qual € a mensagem? 2-9 METODO DA PARIDADE PARA DETECCAO DE ERROS A movimentagio de dados binarios e de c6digos de um lugar ara oulro € a operagio mais freqiientemente realizada em sistemas digitais. Aqui estdo alguns exemplos: WA transmisstio de voz digitalizada através de um enlace de microondas WA gravacio e recupericao de dados de dispositives de memiria externa como fitas e discos magnéticos WA cransmissao de informagao de um computador para um, terminal de um usuiirio remoto ou para outro computa dor através das linhas telefnicas (usando um modem) Sempre que uma informagao € transmitida de um dispo- sitivo (© transmissor) para outro dispositive (o receptor) existe a possibilidade de que erros ocorram de modo que 0 receptor nio receba a informagao idémtica Aquela que foi éenviaca pelo transmissor, A causa principal de ers de trans- missio Sto ruidas eéiricos, que consister em flutwagdes es puiras de tensto ou corrente que estao presentes em die fentes graus em todos os sistemas eletrOnicos. A Fig, 2-2 € ‘uma ilustracao simples de um tipo de erro de transmissao. O transmissor envia um sinal digital serial relativamente livre de ruidos através de uma linha de sinal para 0 recep- tor. Entretanto, quando 0 sinal tinge o receptor, ele con- tem um certo nivel de ruido sobreposto ao sinal original Ocasionalmente, o ruido € grande o suficiente em amplitu- de e altera o nivel l6gico do sinal como acontece no ponto x. Quando isso ocorre, 0 receptor pode interpretar incorre tamente aquele bit como 1 logico, que ndo foi o que o trans missor enviou. A maioria dos equipamentos digitais modemos € proje- tada para ser relativamente livre de eros, ¢ a probabildade de erros como mostrado na Fig. muito baixa, Entre tanto, clevemos compreender que sistemas digitais reqtien- temente transmitem milhares, ou mesmo milhoes, de bits por segundo, e assim mesmo uma taxa de ocorréncia de ferros muito baixa pode produzir um erro ocasional que pode ser um incémodo, ou mesmo um desastre. Por ess 1170, muitos sistemas digitais empregam algum meétodo para deteegio (e algumas vezes corregio) de erros. Um dos es- quemas mais simples € mais amplamente usados para a deteecao de erros é 0 método da paridade, Bit de Paridade Um bit de paridade ¢ um bit extra que € anexado ao gru- po de bits do cédigo que esta sendo transferido de unt lu: gir para outro. O bit de paridade € 0 ou 1, dependendo do nuimero de 1s contido no grupo, Dois métodos diferentes sto usados, 24 Sistemas Digitals Principios e Aplicacdes Staal: + ‘Transmissor No método da paridade par, 0 valor do bit de paridade € escolhido de tal modo que o ntimero total de 1s no grupo de bits do cédigo (incluindo o bit de paridade) seja um ntimero par: Por exemplo, supona que 6 grupo € 1000011 Este € 0 carscter "C° em ASCIL Este grupo possui 1rés Is. Portanto, adicionamos um bit dle paridacle de 1 para fazer mos © nlimero toral de 1s um ntimero par. O novo grupo de bits do eédigo, incluindo o bit de paridade, tona-se 11000011 1________ bit de paridade adicionado* e © grupo de bits do cédigo contém inicialmente um nuimero par de 1s, 0 bit de paridade assume o valor 0. Por ‘exemplo, se 0 grupo for 1000001 (0 e6digo ASCH para “A") o bit de paridade deve ser 0, e © novo cédigo, incluindo & bit de paridade, deve ser 01000001 © método da paridade fmpar é usado exatamente do mesmo modo, com excecao de que o bit de paridade € escolhido de tal maneira que o ntimero total de 1s (incluin- do o bit de paridade) seja um nimero fmpar. Por exemplo, para. grupo 1000001, o bit de paridade deve ser 1. Para ‘grupo 1000011, o bit de paridade deve ser 0, Independentemente de ser usada paridacle par ou pari- dade impar, o bit de paridade torna-se parte integrante da ralavra de c6digo. Por exemplo, adicionando-se um bit de paridade ao codigo ASCII dle sete bits, produz-se um eédi- go de oito bits. Assim, o bit de paridade é tratado como qualquer outro bit no cédigo. O bit de paridade € usado para detectar qualquer erro de apenas um bit que ocorra durante a transmissiio de um, cédligo de um lugar para outro (e. g,, de um computador para um terminal de video). Por exemplo, suponha que o caracter “A” esteja sendo transmitido e que a paridade fm- par esteja sendo usada, © cédigo transmitido deveria ser 11000001 Quando 0 circuito receptor receber esse cddigo, ele verifi- card que 0 c6digo contém um nuimero impar de 1s (inch indo 0 bit de paridade). Se for este 0 caso, 0 receptor supo- 1 que 0 cédigo foi recebido cometamente. Agora, Suponha que devido a algum ruido ou mau funcionamento o recep: {or receba o seguinte c6digo: 11000000 receptor constatard que esse cOdigo tem um ntimero par de 1s. Isto revela a0 seceptor que deve haver um erro no codigo, j que presumivelmente o transmissor e 0 receptor tinham concordado em usar paridade impar. Nao existe maneira, entretanto, de o receptor indicar qual bit esti com, erro, jf que ele nao sabe que cédigo deveria ser. “de prlde pode er clad no nc ou a2 e+] Receptor Fig. 2-2 Exemplo de tuido causindo lum erro na transmissio de dados digas Deveria ficar claro que este método da paridadle nao funcionaria se doisbits estivessem errados, porque dois er- ros nao mudariam a paridade par ou impar do codigo. Na pritica, método da paridade é usado apenas em situacdes em que a probabilidade de erros simples & muito bai probabiliclade de erros duplos é essencialmente zero. Quando 0 método dla paridade esta sendo usado, o trans missor ¢ 0 receptor devem concordar, antecipadamente, seri usada a paridade par ou a paridade impar. Nao existe vantagem de uma sobre a outra, embora a paridade par areca ser usada mais freqientemente, O transmissor deve anexar um bit de paridade apropriado para cada unidade de informacio que transmite. Por exemplo, se o transmi sor esta enviando dados codificados em ASCII, ele anexa tum bit de paridade para cada grupo do cédigo ASCII de sete bits. Quando o receptor examinar os dacos que rece- beu do transmissor, ele verificard cada grupo de bits do cécligo para constatar que o ntimero total de 1s (incluindo © bit de paridade) & compativel com o tipo de paridade acordado previamente. Isto é comumente denominado de verificagao da paridade dos dados. Na circunstincia de ele detectar um erto, © receptor pode enviar uma de volta a0 transmissor solicitando a retransmisso do tlt mo conjunto de dados. O procedimento exato que € segui- do quando um erro é detectado dependeri do projeto do sistema em particular. mensagem EXEMPLO 2-14 Computadores freqlentemente se comunicam com outros computadores remotos através de linhas telefénicas. Por ‘exemplo, € assim que a comunicacio pela Intemet aconte- ce. Quando um computador esti transmitindo uma men gem para outro, a informacao é usualmente codificada em ASCII Qual é a cadeia de bits real que um computador trans- mite para enviar a mensagem HELLO, usando ASCII com, paridade par? Solucao Primeiro procure o c6digo ASCII para cada caracter da mensagem. Entio para cada c6digo conte 0 niimero de Is. Se for um ntimero par, anexe um 0 como MSB. Se for um ndmero impar, anexe um 1. Assim, todos os cédigos de oito bits (bytes) resultantes terdo um ntimero par de 1s (incluin- do a paridade) bits de paridade par anexados i o1001000 E 11000101 L 11001100 L 11001100 o- 110011q1q Questies de Revisio 1. Anexe o bit de paridade impar para 0 c6digo ASCIL do simbolo $ e expresse o resultado em hexadecimal 2, Anexe o bit de paridade par a0 cédigo BCD do ntime- ro decimal 69. 3. Por que 0 método da paridade nao pode detectar um erro duplo nos dados transmitidos? 2-10 REVISAO A titulo de revisito, aqui estao alguns exemplos a mais para ilustrar as operagdes apresentadas neste capitulo, EXEMPLO 2-15 (@) Converta o decimal 135 para binario. oR 33 RI 135 lo + RI Sistemas de Numeracdo e C6digos 25 (© Converta 0 decima 5il 16 33 + RIBS— cay 541 para hexadecimal. (€) Converta 0 decimal 479 para BCD. eeeataaeo) bostd 1001 dion ITT eb © Converta 0 binario 101101 para decimal. 1OL1O1; = 1X2°-+0X2'+1x2°+1x27+0x2!+1X2 32 +8 +4 +1 (O Conver 0 octal 6254 para decimal 6254, = 6X 8+ 2x8 +5x 81+ 4x 8B 6X SDF 2X GH 45X844%1 44, (@) Converta o hexa 1A3F para decimal. IA3F = 1X 16° + 10 X 16? 4+ 3x 16! + 15 x 16" 4096 + 2560 + 48 + 15 = 6719 ) Converta 010010010110 (BCD) para decimal 0100, 100,011, CBCD) 49 60 @ Convert o bindrio 10110111 para octal e para hexa. 10 10 LL an 1011 O11 B71 @ Convert o hexadecimal B61 para bina Bot tobe 11100110 0001; (k) Converta 0 octal 724 para binasio. Ti O10 100, () Adicione o bit de paridade impar no cédigo ASCII de "Z" Da Tabela 2-4, 0 cddigo para “Z" é 1011010. O ntimero de Is neste grupo € quatro, um ntimero par. Portanto, para achar a paridade impar, temos que anexar um 1 como bit de paridade (MSB) como segue: 11011010 26 Sistemas Digitais Prinetpios e Aplicagies Observe que grupo de bits do e6digo completo — incluin- do o bit de paridade — agora tem um niimero impar de 1s, RESUMO 1, Os sistemas de numerse2o octal e hexadecimal sto usados em sistemas digitais e computadores como modos eficientes de representar quantidades bindrias, 2. Em converses entre octal e binavio, um digito octal correspond ats bits. Fm conversoes entre hexa ¢ binario, cada digito hexa corresponde a quatto bits, 3. O metodo das divisdes sucessivas € usado part converter nib rmeros decimais para binario, octal ou hexadecimal 4, Usando um numero bindrio de N bits, podemos representar valores decimais de 0 até 2"— 1 5. © codigo BCD para um niimero decimal é formado converten- dlorse cada digito do niimero decimal para 0 seu equivalente binario de quatro bits 6. Um byte & uma cadeia de oite bits, 7. Um codigo alfanumérico ust grupos de bits para representar todos os wtios caracteres fungdes que fazem parte de um tipico teclado de computador. O eéigo ASCII € 0 e6digo alla numérico mais amplamente usado, 8. O metodo da paridade para detecedo de erros anexa tim bit de paridade especial para cach grupo de bits transmitido, TERMOS IMPORTANTES* sistema de numeragio octal sistema de numerigio hexadecimal codificagao hindria pura decimal couificado em binsio (eddigo BCD) byte cxdigo al American Standard Code for Information Interchange (ASCID ‘metodo da paridade bit de paridade PROBLEMAS SECOBS 2-1 B 2-2 2-1. Convert os seguintes niimeros binssios para des f@ 10110 (11010111 (10001101 fe) TON fo lop1oa1001 2.2. Converta os seguintes valores decimais para bindrio, @ » @ 205 oy) a fo) 2313 (© 189 5 2-3. Qual & © maior valor decimal que pocle ser representade or Um niimero bindio de oite bits? E por um de 16 bits? SBCAO 2-3 2-4. Converta cada ntimero octal para seu equivalente decimal, f@ 743 @ 257 36 @ 1204 ©) scomtidon et 0 captlo« ett defini a0 2:5. Converta cada um clos seguintes niimeros clecimais pars octal @ 59 65.536 thy 372 © 35 © 919 2.6, Converta cada um dos valores oetais lo Problema 2-4 para binavio 2-7. Converta 0s ntimeros insrios clo Problema 2-1 para oc- tal Relacione os nimeros octais em seqiiéncia desde 165, até 200, 2-9. Quando um niimero decimal grande tem que ser convert cdo para binatio, as vezes & mais Ficil convené-lo primeito ppant octal e depois de octal para binitio. Tente este proce tlimento para 2313,,€ compare com o provedimento uso no Problema 2-2.€) Quantos digitos octais Sio necessirios part representar nti- smeros decimais até 20.000? 20. SEGAO 2-4 2-11. Convert os seguintes valores hexadecimais em decimal fy 92 (a) 2c0 (146 () TF fo 37PD 2-12. Convert os seguintes valores decimais para he @ 75 25.619 & 314 ce) 4095 fo 2018, 2.13. Converta os ntimeros binarios do Problema 2-1 para hexadecimal 2-14, Converta 0s valores em hexa do Problema 2-11 para bina 2-15. Liste os nimeros hexadecimais em seqiléncia desde 280 até 2a0. 2-16. Quantos digitos hexadecimais sao necessirios para repee- sentar ntimeros decimals até um milhao? SECAO 2-5 2-17. Codifique estes nuimeros decimais em BCD. @ 7 (a) 42.689.627, tb) 962 (© L204 to) 187 2-18. Quantos bits sio necessrios para representar os miimeros ddecimais na faixa de 0 até 999 usando-se a codificagio bi niin pura? E usando 0 eddigo BCD? 2-19. Os miimeros seguintes esto em BCD, Converta-os pat de- G@)_ 100101 1101010010 (© otitoitoii0101 tb) 000110000100 fa) 010010010010 (02-7 (2) Quantos bits estdo contidos em oito bytes? 4) Qual é 0 maior ntimero hexa que pode ser representa cdo em quateo bytes? (©) Qual €0 maior valor decimal codificadlo em BCD que ode ser representado em trés bytes! SEGOES 2-8 2.9 2.21. Represente a instrugo °X = 25/Y" no eddigo ASCH (exclu indo as aspas). Anexe o bit de paridade impor AAnexe o it de parade parrpart cada un dos cligos ASCIL do Problema 2-21 fomega os resultados ern hexa 1s bytes a seguir Cem hexadecimal) representam © nome de uma pessoa do modo como devetiam estar armaren dios na meméria de um computador, Cada byte & um cod 40 ASCII preenchido, Deteeine o nome ta pessoa. 222, 223 4245 48 20 53 4D 49 54 48 2-24, Converts os sexuintes nuimeros decimals para o eSdigo BCD © depois anexe um bit de paridade fnypar @ 74 ©) 165 ) 35 «@) 9201 n determinado sistema digital, os alimeeos decimais de 000 até 999 so representados no c6xligo BCD. Um bit de past {lade Aypar também & ineluido no fim de cada grupo de bits do codigo. Examine cada um dos grupos a seguir e admita (que eles acabaram de ser transferidos de um lugar par out, Alguns grupos contém eros, Supona ue nao mais do que dlois erros ocorreram para cada grupo. Determine quais 0s ‘grupos do codigo tém um erro apenas e quais deles tém definitivamenteuim erto cuplo, Sugestao Lembre-se de que € utilizado o c6digo BCD.) G@ 1001010110000 bit de paridade (by o1000L1 101100 ie (© o111110000011 @) Logger to90101 2.26. Suponha que o receptor recebeu os seguintes dados a se- -guir do transmissor do Exemplo 2-14 o1o01000 1000101 Ligo1100 11001000 11001100 Que ertos 0 receptor pode detectar nestes dadlos recebidos? QUESTOES DE FIXNAGAO 7. Realize cada una das converses a seyuir, Para algumas delas, vocé pode querer tentar virios métouos para ver qual deles melhor para voce, Por exemplo, uma conversio binario- decimal pode ser Feita dietamente, ou pode ser feita como uma conversio binario-octal seguida de uma conversio octal: decimal @ Ly ) 355, (© 11010001, = (@) L110101000100111, = ——— © i © : @ ah @ @ de w (= oy : fo) 465, o (P) By = * @ 01110100 cp) = ——___ @ M1010, en) 2.28. Represente 0 valor decimal 37 em cada um dos seguinces modo. (@)_ bindrio puro by BCD e) hexa G@) ASCII Cisco &, trate cada digito como um caraeter) fe) oxtal 2.29. Complete os espacos com a(s) palavrats) corretats) @) A conversio de decimal part vias divisoes por 8 tb) A-conversio de decimal para hexadecimal requer su- cessivas divisoes por requer sucessi- Sistemas de Numeracio e Cédigos 27 (©) Nocédigo BCD, cada € convertide pari o seu binivio equivalente de quatro bits (@) Um transmissor anexa um um grupo do ‘e6digo para permitir a0 recepior detectar ©) Ocsdigo 0 c6dligo alfanumerico m uusado em sistemas computtacionai © so freqdentemente utili- Zados como um Modo convenicnte de representar nu meros bindrios grandes, (@ Uma cadeia de vito bits & denominada um © 2.30, Eserevao ntimero biniro que resulta quando cada wm dos ‘numero @ seguir € inerementado de um @ Onl () 010000 © M0 2-31. Repita 0 Problema 2 para a operaedo de decremento, 2-32. Escreva o mimero que resulta quando cach um dos valores 1 seguir é sncrementado, f@ 77% (@) 2000, 7777, fe OFF, fo 2000. 1000, 2-33. Repita 0 Problema 2-32 para a operacio de decremento, EXERCICIOS DESAFIADORES 2-4. Em um microcomputador os endleregasdas posigoes de me Imoria sio ndmeros bindrios que identificam cada circuito ide meméria onde um byte esti armazenado, Q niimero de bits que compoem um endereco depencle de quaintas posi bes de meméria existem, Como o nlimeno de its pode ser muito grande, os enderecos sio freqtlentemente especiica dos em hexa em vez de hinati. f@) Se um microcomputador usa um endereco de 20 bits, quantas posigoes de memoria diferentes existem? (©) Quantos digitos hexadecimais sto necessirios para re= presentar o enderego de uma posigio de memoria? (©) Qual € 0 enderego hexa da 256" posicio de memé- (Note: 0 primeiro endereco & sempre 0.) Em um CD de udio, o sinal de tensio do dudio & geral- mente amostrado cerca de 44.08) vezes por seguado, © 0 valor de cada amostra & gravado na superficie do CD como, tum ndmero bindrio. Em outras palavras, cada nmero bins rio gravado representa © valor da tenstio em um ponto da forma de onda do sinal de audio. (a) Se 08 niimeros bindrios tem seis bits de tamanho, quantos valores diferentes de tensio podem ser representados por apenas um nuimero bidtio? Repita para oito bits & para dz bits tb) Se alimeros de dez bits 235, fo) Se um CD pode geralmente aimazenar 5 bilhoes de bits, quantos segundos de audio podem ser gravados quando nimeros de dez bits sI0 usados? ‘Uma cimers eletrOnica em preto-e-branco constesi am reticulado sobre uma imagem e entio mede e grava um rndimero bindrio representanclo o nivel le cinza que ela de- recta em cada eélula do reticulad, Por exemplo, se nuime: ros de quatro bits S10 usados, 0 valor do preto € ajustado, pant 0000 e a valor do branco para 1111, ¢ qualquer nivel {le cinza fica entre 0000 ¢ 1111, Se nlimeros de seis bits So usados, © preto € 090000, 0 branco € LLILLL, ¢ todas os cinzas estao entre ees, uponha que queiramos distinguir entre 254 niveis die rentes de cinza em cada celula do reticulado. Quantos bits terlamos que usar para representar esses nivels? Construa uma tabela mostrando as representacdes bins, joctl, hexadecimal © BCD para todos os niimeros decimais, de 0 até 15. Compare sua tabela com a Tabela 2-3 237, 28 Sistemas Digitais Prine(pios e Api RESPOSTAS PARA AS QUESTOES DE REVISAO DAS SEGOES SEQAO 2-1 1.2267 2. 52768 pA 2-2 1. 1010071 2 1011011001 3. 20 is SEGAO 2 1.396 2.222; 010010010 3.235 4.627, 630,681 5. LTHOOLTIL 6.059 7.0 até 4095 SEGAO 2-4 1.9422 2, €2D; 110900101101 3.9785 4 BOE, ESF, EAO, EAL 5.757 6.0 ane 65.535 SECAO 2-5 1, 10110010,; 000101111000 (BCD) 22 5, Vantagem: lucilidade de conversio. Desvantagem: BCD requer anais bits SEGAO 2-7 1 Dois 2.99 SBOAO 2-8 1,43, 4F, 53, 54, 20, 30, 20, 24, 37, 32 2. STOP 2. 001101001 3. Dois erros nos dados mio mudariam a paridade par ou impar dos dados, 1S. , ceqeaen) (fel te] TL CAPITULO 3 LL Portas Légicas e Algebra Booleana m_5r_1_. mSUMARIO Tn 3-1 Constantes ¢ Varldveis Booleanas 3-9 Port. UL. G2 Tabet 3-3 Operagado OR com Portas OR 3-11 Teoremas de DeMorgan 34 Opera dade das Portas NAND © Operaco NOT Descrevendo Circultos Légicos Algebricamente 3-7 Determinando o Valor da Safa de Gireutos Léeleos $8 Implementando Circultos a Partie de Expressbes Booleanas NOR € Portas NAND verdade 3-10 Teoremas da Algebra Booleana 10 AND com Portas AND 3+£3 Representacdes Alternativas das Portas Lagicas: 3-14 Que Representacao de Porta Logica Usar fmbolos Logicos do Padrao IEEE/ ANSI B15 30 Sistemas Digitals Prine(pios e Aplicaches @ OBJETIVOS 1o completar este capitulo, voce deverd estar apto a: W Realizar as 1 Descrever a operacio das portas AND. NAND. OR, NOR © NOP (INVERSOR). bem como constrult as Labelas-ver- dade para as mesmas. @ Desenhar diagramas de tempo para as varlas portas 16- gicas, ‘Jes booleanas para as portas ligieas € das mesmas. pscrever expres para combinacoe ® Implementar circuitos légicos ulllizando portas bésieas AND, OR e NOT ® Estimar o potencial da dlgebra bool car circuitos I6gicos complexos, 1 Utilizar os teoremas de DeMorgan para simplificar ex- pressies I6gicas. {8 Utilizar uma das portas l6gicas universais (NAND ou NOR) para implementar um circulto representado por uma ex- pressaio booleana. 1 Explicar as vantagens de construir um diageama de cir- culto ldgico usando a representacao alternativa de sim- bolos para as portas Kigicas versus a repre ‘rao, ina para simplifi- H Descrever 0 conceito de sinals légicos ativos em nivel BAINO e ativas em nivel ALTO. WM Desenhar ¢ interpretar cireuitos légicos que utilizam a representagdo de portas I6zicas padrao IEEE/ANSI INTRODUGAO Como fol mencionado no Cap. 1, circuitos digitais (ldgicos) foperam de modo bindrio onde cada tensao de safda ou en- trada tem o valor 0 ow 1, AS designacdes 0 € 1 representam intervalos de tensio predefinidos. Esta caracteristica dos circuitos digitals nos permite utilizar a algebra booleana* ‘como uma ferramenta de anailise e projeto de circuitos digl- is. A dlgebra booleana é uma ferramenta matemdtica rela- tivamente simples que nos permite descrever a relagdio en- tre a(s) saida(s) de um eircuito logico e suas entradas atra- vés de uma equacdo (expressio booleana). Neste capitulo estudaremos 0s circuitos l6gicos mais elementares, as por- tas ldgicas. que so 0s blocos fundamentais a partir dos quals todos 0s outros circuitos ligicos e sistemas digitals sao cons- truidos. Veremos como a operacao das diferentes portas 1b- gicas € de circuitos mais complexos, formados pela combi- 10 de portas logicas, pode ser deserita e analisada utill- zando a Algebra booleana. Também vislumbraremos como a Fao of he aso Pg dlgebra booleana pode ser usada para simplificar a expres do booleana de um circuito, de modo a permitir que este ci cuito possa ser reconstrufdo utilizando um menor nimero de as e/ou de conexdes entre estas. Mullo mais sera dito Sobre simplificacao de circuttos no Cap. 4 A dlgebra booleana é também uma ferramenta valiosa para projetar um cireuito que produziré a relagao desejada entre a entrada ¢ a safda, Introduziremos a idéla basica neste capitulo e, depois, faremos uma cobertura mais com pleta deste tépico quando estudarmos 0 projeto de circul- tos lgicos no Cap. 4. Como a élgebra booleana expressa a operacao de circul- tos I6gicos de forma algébrica, ela se apresenta como a forma ideal de descrever a operacao de um elrculto légico para um programa de computador que necessite de infor mages sobre 0 circuito em questo. Este programa pode Ser um procedimento de simplificacao de cireuitos, que re= ‘cebe como entrada a equacao em algebra booleana, simpli- fica-a e fornece como saida uma versao simplificada do cir- cuito légico original. lima autra aplicaezio possivel para esse programa seria a geracdo de fuse maps (mapas de fusivel necessdrios para a programacao de um dispositivo de Loe ca programavel (PLD — Programmable Logic Device). 0 operador forneceria como entrada as equacdes booleanas que representariam a operacio desejada do cireuito eo programa as converteria em fuse maps. Kstudaremos este processo em detalhe no Cap. 12 Sem diivida, a algebra booleana é uma ferramenta muito vallosa para deserever, projetar e Implementar circuttos digitals. 0 estudante que deseja atuar na drea di timulado a trabalhar bastante para compreender a Wgica booleana e sentir-se a vontade com ela (acredite, ela 6 muito, muito mais facil que a dlgebra convencional). Faca todos ‘os exemplos, exercicios ¢ problemas, mesmo aque! seu professor nao tiver recomendado, Quando el rem, faca 0s Seus proprios. O tempo gasto tera valide a pena ‘quando voc€ observar que suas habilidades aumentam € stia confianga eresce. 3-1 CONSTANTES E VARIAVEIS BOOLEANAS A dilgebra booleana possui uma diferenca fundamental em re lacie algebra convencional. Na lgebra bookeana,constantes € variveis passuem apenas dois valores pemitidas, 0.08 1 Uma variivel booleana é uma quantidade que pox, em mo- ‘mentos diferentes, ser igual a 0 ou 1. Varkiveis booleanas So, geralmente utilizadas para representar 0 nivel de tensio pre- sente nas ligagdes ou nos terminais de entradas do cieui- (0, Porexemplo, em um certo sistema digital, 0 valor booleano, 0-6 dado para qualquer nivel de tensio situado no intervalo enire 0 € 0,8 V, enquanto 0 valor booleano 1 € dado para qual quer nivel de fensio situado no intervalo entre 25 V* Assim, 0 e 1 booleanos no sto niimeros de fato, mas, 20 contririo, representim o estado do nivel de tensio de vel ogico Falso Verdadeieo Destigado igado Baixo Alto Nio sim ave fechada Chave abenta © uma varidvel, ou, como € chamaclo, o seu nivel légico. Diz- se que © nivel de tensio em um circuito digital esti no ni vel I6gico 0 ou no nivel Idgico 1, dependendo do seu valor ‘numérico de fato. Em logica digital, varios outros termos S40 usados como sindnimos de 01¢ 1. Alguns dos mais comuns io mostrados na Tabela 3-1. Usaremos as dlesignagoes 0/1 © BAIXO/ALTO na maioria das vezes. Conforme dissemos na introducao, a algebra booleana & um modo de expressir a relagio entre as entradas e as sa- {das de um cireuito légico. As entradas so consideradas variavels logicas cujos niveis logicos determinam, a qual quer momento, os niveis l6gicos da stida, A partir de ago- ra, uilizaremos letras para representar variaveis l6gicas. Por exemplo, A poderia representar uma certa entrada ou saida de um circuito digital, e em qualquer instante necessaria- mente teriamos ou A = Ou A= 1 Como apenas dois valores sio possiveis, a dlgebra boo: leana é relativamente mais facil de se trabalhar do que a Algebra convencional. Na Algebra booleana nao existem fra- ‘coes, decimais, ntimeros negativos, raizes quadradas, raizes Ccbicas, logaritmos, ntimeros imaginarios e assim por dian- te. Na verdade, na Algebra booleana existem apenas trés operagdes bisicas: OR (OU), AND (E) e NOT (NAO), Essas operacdes byisicas sao chamadas operacdes ldgicas, Circuitos digitais chamados portas ldgicas podem ser construidos a partir de diodos, transistores € resistores conectados de um modo pelo qual a saida do circuito seja © resultado da operacao logica bisica (OR, AND, NOT) rea- lizada sobre suas entradas, Utlizaremos a Algebra, primei- ramente para descrever e analisar essas portas logicas basi cas, € pasteriormente para analisar e projetar combinagoes dessas portas logicas Conectadas como circuitos légicos. Portas Logicas e Algebra Booleana 31 3-2. TABELAS-VERDADE A tabela-verdade é uma maneira de descrever como a saida de um circuito légico depende dos niveis lgicos presentes nas entradas do circuito. A Fig. 3-Ha) mostra a tabel de para um tipo de eircuito légico de duas entrada relaciona todas as combinacdes possiveis dos niveis l6gicos Dresentes nas entradas A ¢ B com o nivel correspondente da saida 2 A primeira linha da tabela mostra que quando A e B esto ambos em nivel 0, saida a’esti no nivel 1, ou, de modo equivalente, no estado 1, A segunda linha da tabela mostra que quando a entrada B muda para o estado 1, de modo que A= eB = 1, a saida xtoma-se 0, De maneira similar tabela mostra o que acontece com 0 estado da sada para qualquer conjunto de condigoes ce entrad. As Figs, 3-1(b) e (c) mostram exemplos de tabelas-verda- de para circuitos de trés © de quatro entradas. Novamente, cada tabela enumera todas as combinacoes possiveis dos niveis l6gicos de entrada na esquerda, juntamente com 0 nivel ogico resultante para a saida ana direita. E claro que 0 valor real de x dependera do tipo de circuito légico utlizado. Observe que existem 4 linhas para um tabela-verdade de duas entradas, 8 linhas para uma tabela-verdade de tres entradas, e 16 linhas para uma tabela de quatro entradas. O ntimero de combinagoes de entrada seri igual a 2° para uma tabela-verdade de N entradas. Note também que a lista de fodas as combinagdes possiveis de entrada acompanka a sequéncia de contagem binaria, e, assim, toma-se bastante simples escrever todas as combinagoes possiveis sem esque: cer neahuma, Questes de Revisiio 1. Qual € o estado da sida para © circuito de quatzos entradas representado na Fig. 3-1(c), quando todas as entradas forem iguais a 1? 2.Repita a questio | para as seguintes condigdes de en- ada: A = 1,8 =0,C =1,D=0. 3. Quantas linhas deve ter uma tabela para representar um circuito de cinco entradas? bob a ae i iaie reread noe Ls rea ae J prea Fig. 3-1 Exemplos de tabelas-verdade para cie ceuitos (a) de duas entradas, (b) de tres entra das e (©) de quatro entradas 32 Sistemas Digitais Principios ¢ Aplicagdes 3-3 OPERAGAO OR COM PORTAS OR A operagio OR ¢ a primeira das tr€s opergdes boolean: basicas a Ser estucada. A tabela-verdade na Fig, $-2(a) mostra 1 que acomtece quando duas entradas ldgicas, Ae B, S20 combinadas através da operacio OR para produzir a saida x Atabela mostra que 2°¢ igual a 1 para todas as combin: bes dos niveis de entrada onde uma ou mais entradas S40 a1, O tinico caso onde »¢ igual a 0 ocore quando ‘A expressio booleana para a operagao OR é dada por: AtB Nesta expresso, o sinal de + nao representa a operagao de adlicao ordinaria, mas representa a operagio OR. A ope- ragio OR € semelhante & adigio ordinaria, exceto para 0 caso em que A € B sio ambos iguais a I. Neste caso, a operacio OR produz 1 + 1 = 1,e nao 1 + 1 = 2, como seria no caso de uma acligio, Na dlgebra booleana, 1 € 0 valor maximo que pode ser obtido, e assim nunca podere- mos ter um resultado maior do que 1. Essa afirmagao con- tinua sendo verdadeira quando Combinamos trés entradas utilizando a operacio OR, Aqui teremos x= A+B +C. Considlerarmos 0 ¢aso em que todas as tr€s entradas S20 iguais a 1 x=1+14+1=1 Novamente, 0 resultado da operagio OR, quando mais de uma entrada é igual a 1, & sempre igual 1. A expresso logica x = A+ Bé lida como “xé igual a A OR B’. O mais importante a ser lembrado é que o sinal de +, que aparece na expresso, representa a operacio OR que foi definida através da tabeli-verdade na Fig, 3-2(a), ¢ nao a operagio de adicio ordinaria Porta OR Em circuitos digitais, uma porta OR é um circuito que pos- sui duas ou mais entradas e cuja safda € igual A combina- ho das entradas através da operagio OR. A Fig. 3-2(b) mostra © simbolo para uma porta OR de duas ent entradas A © B S20 niveis l6gicos de tensilo, € a $3 um nivel l6gico dle tensito cujo valor é o resultado ca ope- ragio OR sobre as entradas 4 € B, isto = A+ B. Em outras palavras, a porta OR funciona de tal modo que sua aida sera ALTA (nivel logico 1) se 4 ou B ow ambas forem iguais @ 1, A saida da porta OR seri BAIXA (nivel l6gico 0) apenas se todas as entradas forem iguais a 0, Esta mesma idéia pode ser estendida para um maior numero de entradas. A Fig. 3-3 mostra uma porta OR de 3 entradas € sua tabela-verdade. O exame desta tabela-ver- dacle mostra novamente que a saida sera igual a 1 para t0- dos 0s ¢asos nos quiais uma ou mais entradas sio iguais a1. Este principio geral € 0 mesmo para portas OR com qual- quer nlimero de entradas. Usando a linguagem da dlgebra booleana, a saida x pode ser express como x= A+ B+ C, onde novamente deve- (a nas. gt dea da opera de tata er dct +s 00l> @ a Fig. 3-2 (a) Tabela-verdade que define a operag0 OR; (b) simbo- lo para uma porta OR de duas entradas. mos enfatizar que 0 sinal de + representa a operago OR, A saida de qualquer porta OR, entao, pode ser expressa pela combinagio das entradas através da operacao OR. Utiliza- remos este fato quando estivermos analisando cigcuitos 16- gicos. Resumo da Operacdo OR Os pontos mais importantes a serem lembrados no que se refere A operagi0 OR © as portas OR sio: 1. A operagio OR produz 1 como resultado, quando qual- quer uma das variveis For igual a 1 2. A operacao OR produz 0 como resultado, quando todas variaveis forem iguais a 0. 3. Na operagio OR, 1+1= 114141 diante 4. A porta OR € um circuito légico que realiza a operaga OR sobre as entradas l6gicas do circuito, 1, e assim por EXEMPLO 3-1 Em muitos sistemas de controle industriais é necessirio at; var uma funcio de saida sempre que uma das virias entra- «las for ativada, Por exemplo, em um processo quiimico, pode ser desejivel que um alarme sejaativado toda vez que a tem- peratura do processo excecler um valor miximo ot sempre que a pressio estiver acima de um certo limite. A Fig. 3-4 mostra um diagrama de blocos desta situacio. O circuito trans- clutor de temperatura produz uma tensio proporcional & tem peratura do proceso. Esta tensio, V%, & comparada com uma tensio de referencia de temperatura, Vjy, através de um cir- cuito comparador. & saida do comparador esti normalmente ABC] xeAs ose 0 0 0 o oot 1 A x2A4B+C 0 1 0 1 5 o4t 1 ce 10 0 1 10 4 1 cao 1 eat 1 Fig. 3:3 Simbolo ¢ a tabeki-verdade para uma pora OR de trés entradas, Portas Logicas e Algebra Booleana 33 Transdutor de |_i_ Vr | Patt Lee Lo il 1 1 | Name iv Von Fig. 3-4 Exemplo de utilizagao da por com uma tensio baixa (nivel Kigico 0), mas esta muda para tuma rensio alta (nivel l6gico 1) quando V; excede Vy, indi- cando que a temperatura do processo é excessiva, Um ar= ranjo similar feito para 2 medio da pressio, de modo que 1 saida do respectivo comparador passa do nivel baixo para © alto quando a pressio for excessiva ‘Uma vez que desejamos que o alarme sejaativado quanclo cow a temperatura ow a pressio seja muito alta, podemos co nectar as saidas dos comparadores a uma porta OR de «las entradas. 4 safda da ponta OR seri ALTA () para qualquer uma das condigdes de alarme, fazendo com que o mesmo seja ativado, Esta mesma idea pode see obviamente estendida para situagoes com mais do que duas variveis de processo, BXEMPLO 3-2 Determine a saida da porta OR mostrada na Fig. 3-5. As entradas da porta OR slo 4 e B que variam segundo 0 dia- grama de tempo apresentado. Por exemplo, A comeca em BAIXO em 4, passa para ALTO em 4, € retoma a BAIXO em 4, € assim por diante, (OR em um sistema de alarme. Solugao A saida da ponta OR pode ser determinada observando-se que ela estard em ALTO sempre que qualqueruma das en- tradas estiver em nivel alto. Quando A passa para ALTO em 1, SAIDA passara para ALTO, A SAIDA permanecerd em ALTO até f,, quando ambas as entradas estario em BAIXO, Observe que as mudangas nos niveis légicos das entraclas que ocorrem em t, ¢ f, nao tém efeito na SAIDA, uma vez ue uma das entradas permanece em nivel ALTO enquanto 4 outra esti mudando. Enquanto uma das entradas da por- a OR estiver em ALTO, a saida permanecerd em ALTO, nao mportando 0 que estiver acontecendo nas outras entradas, Este mesmo raciocinio podle ser usado para determinar © restante do diagrama de tempo para SAIDA. EXEMPLO 3-3 Para o exemplo mostrado na Fig, 3-6, determine a forma de onda na saida da porta OR. Ad ae OTe r es to oiroie B tte ts) oie ft weer |i la dh o- 11 ER ee ee rea ti wm [4 UPA tl wl it wt 1 i T SAIDA | i I ott ue eat | Veer dio ft Pees tt at tg Soe cttaitg Sette cle ty Tempo Ae ) SAIDA = A+B. Be | Fig. 3-5 Exemplo 32, 34 emas Digitals Principios ¢ Aplicacies ! ie i. 1 I Coed eet [lh ° aaa 1a Sala SAiDA oe a Tempo Solucao ‘As tés entradas da porta OR, A, Be C, estio variando, con- forme as formas de onda mostradas no diagrama. 4 saida dla porta OR seri determinada observando que esta seri alta sempre que qualquer uma das ues entradas estiver em vel alto. Usando este raciocinio, a forma de onda da saida dda porta OR é apresentada na figura. Devemos prestar ba lante atenglo no que acontece no instante 4. O diagrama mostra que neste instante de tempo a entrada A est sando de alto para baixo, enquanto a entrada B esti pas- ssando dle baixo para alto, Como estas entradas estao fazen- ddo suas transigdes aproximadamente no mesmo instante, € como essas transigoes durum um certo tempo, existe um pequeno intervalo em que ambas as entradas dessa porta OR esto na faxa indefinida entre 0 e 1. Quando isso ocor- re, a sada da porta OR também possui um valor situado nesse intervalo indefinido, caracterizado por um pulso es- Pario e estreito (glifed ou. spike) na forma de onda da sda tem 4, A ocorréncia do glitch, sua amplitude e largura iro depender da velocidade com que as transigdes acontecem. BXEMPLO 3-3B (© que aconteceria a0 glitch mostrado na Fig, 3-6 caso a en- sada C permanecesse em nivel ALTO enquanto Ae Besti- ‘vessem mudando de estado em 4? Solucao Com a entrada Gem ALTO no instante #,, 2 saica da porta OR permaneceri em ALTO independentemente do que estiver ocorrendo nas outras entradas, porque se qualquer ‘uma das entradas estiver em ALTO a saida permaneceri em ALTO, e portanto o glitch nao aparecera na sada Questées de Revisio 1. Qual € a tinica combinacao de valores das entradas que produz um nivel BAIXO na saida de qualquer porta OR? Fig. 3.6 Exemplos 3-34 © 3.38. 2. Escreva a expresso booleana para uma porta OR de seis entradas. 3.Se 2 entrada A mostrada na Fig. 3-6 fosse mantida per ‘manentemente em nivel 1, qual seria a forma de onda resultante na sada? 3-4 OPERAGAO AND COM PORTAS AND A operagdo AND ¢ a segunda operago booleana basica ‘A tabela-verdade que aparece na Fig, 3-7(a) mostra 0 que acontece quando duas entradas légicas, 4 eB, sio combi: las usando a operacdo AND para produzir a saicha x: A tabela mostra que .vesta em nivel ldgico 1 somente quando tanto A como B estio em nivel logico 1. Para qualquer ou- tro caso, onde uma das entradas & 0, a saida € 0. A expresso booleana para a operagio AND € x= AB Nesta expressio, 0 sinal - expressa a operagio AND, ¢ nao 4 multiplicagio ordindria. Entretanto, a operacio AND so- bre variiveis booleanas opera da mesma maneira que @ multiplicacao ordinaria, como pode ser visto através de um ‘exame da tabela-verdade, Assim, podemos pensar nas duas ‘operacdes como se fossem apenas uma, Essa caracteristica pode ser de grande ajuda na andlise de expresses logicas ‘que contenham operacées AND. A expressio x= 4 Bé lida como “x = A AND BO. sinal + € geralmente omitido de modo que a expressio se Torna apenas x= AB. A coisa mais importante a ser lembra- que a operacio AND produziea 1 como resultado ape- ae se Porta AND (o) 1 operacio AND; (b) simbolo da (a) Fig. 37 (a) Tabela-verdade ps porta AND, age owe Fig. 38. Tabela-verdade e o simbolo para uma pona AND de ts entradas nas quando todas as entradas (varidveis) forem iguais a 1 exatamente como na multiplicagao. Este fato permanece verdadeiro para 0 caso de termos mais de duas entradas. Por exemplo, quando a operagao AND € realizada sobre ts entradas, temos.x= A+ B+ C= ABC. O Unico momento em que x pode ser igual a 1 quando A= B= C= 1 Porta AND © simbolo légico para uma porta AND de duas entradas pode ser visto na Fig, 3-7(b). A saida da porta AND é igual 0 proxluto das entradas logis AB, Em outras palavras, a porta AND € um circuito que opera de tal ma: reir que sua saida estd em ALTO apenas quando todas as entradas esto em ALTO. Para todos os oulros casos, a sa- fda da porta estart em BAIXO, Esse mesmo modo dle operacio & caracteristico em portas AND com mais cle duas entradas. Por exemplo, uma porta AND de tés entradas ea tabela-verdade comespondente poem ser vistas na Fig, 3-8. Mais uma vez, observe que a saida da porta € L apenas para o caso em que A= B= C= 1, Aexpressto, part a saida é x = ABC. Para o caso de uma porta AND de quatro entradas, a expresso € x= ABCD, e assim por dante. Observe a diferenca entre os simbolos das portas AND € OR, Sempre que voce vir o simbolo de uma porta AND em um diagrama de circuitos l6gicas, isto Ihe diz que a saida estar em ALTO apenas quando todas as entradas estiv rem em ALTO. Sempre que vocé vir o simbolo de uma porta OR, isto significa que a saida estarii em ALTO quando qual- quer uma das entradas estiver em ALTO. 35 Portas Logicas ¢ Algebra Booleana Resumo da Operacdo AND 1. Aopericio AND € realizada exatamente do mesmo modo que a multiplicacao ordindria de 0s ¢ 1s, 2. A said & igual a 1 quando todas as entradas forem iguais 1 3. A saida € 0 para o caso em que uma ou mais entradas sto iguais a 0. 4, Uma porta AND € um circuito légico que realiza a ope: ragio AND nas entradas lo circuito. NEMPLO 3-4 Determine a forma de onda da saida da porta AND mos- trada na Fig, 3-9, dadas as formas de onda das entradas, Solucao A saida da porta AND € determinada observando que ela estari em ALTO apenas quando todas as entradas estive- rem em ALTO ao mesmo tempo, Para as formas de onda fornecidas, isto acontece apenas durante os intervalos tf, € cf, Em todos os outros intervalos, uma ou mais entradas esto em 0, produzindo portanto um nivel BAIXO na saida, Observe que mudangas nos niveis de entrada que ocorrem, into uma das entradas esti em nivel BAIXO nao tém 0 na a EXEMPLO 3-34 Determine a forma de onda mostraca na Fig, 3-10, da saida para a porta AND Solugao A saida x ser igual a 1 apenas quando A e B estiverem em ALTO a0 mesmo tempo. & partir deste fato, podemos determinar a forma de onda de x como esté mostrado na figura Observe que a forma de onda de a € igual a 0 toda vez que Bé igual « 0, independentemente do que acontece com ‘ T T A ' ' se a Zen tba ot tal ee en se rien e tt alt pat t Lt ie : yy Heary tt itt tal 1 see ' —___ ' x ae nal alewaaele tel bs tet Fig. 3.9 Exemplo 3-4 36 Sistemas Digitals Principios e Aplieagdes Fig. 3-10 Exemplos 354 ¢ 3-58. 9 entrada A, Também € importante notar que sempre que B igual a 1 a forma de onda de .vé igual a de 4. Entio po- demos pensar na entrada B como uma entrada de controle, cujo nivel logico determina se a forma de onda de A chega ‘011 mo na saida x. Nesta situago, a porta AND é usacla como um circuito inibidor. Podemos dizer que B = 0 a condi- 10 de inibiclo que forea que a safda seja igual a 0. Ao con- trisio, B= 1 €a condicao de habilitacdo, que permite que A chegue até a sada. Esta opera inibiclora € uma impor- tante aplicacao das portas AND que encontraremos mais tarde, EXEMPLO 5B, © que aconteceri com a forma de onda da saida 2 na Fig. 3-10 sea entrada B permanecer em nivel 0? Solugao Enquanto B for mantido em BAIXO, a saida 2 também per- maneceri em BAIXO. Podemos chegar a esta conchisio de dois modos: 0 primeio seria observar que com B= 0 te- mos x= A+ B= 4-0 = 0, uma vez que o resultado da operacio AND (imultiplicag2o), quando uma das entradas € 0, € sempre 0. © segundo modo seria observar que uma porta AND necessita que tod: entradas estejam em, ALTO para que a saida seja ALTO, ¢ isto nao acontece quan- do Bé mantido em BAIXO, Questies de Revisio 1. Qual € a unica combinacao de entrada que ina produ- 7ir um nivel ALTO na saida de uma porta AND de cin- co entradas? 2. Qual € 0 nivel logico que deve ser aplicaco na segun- da entrada de uma porta AND de duas entradas para que 0 sinal aplicado na primeira entrada seja inibido Cimpedico) de chegar na saida? | 3. Falso ou verdadeiro: A saida de uma porta AND sem- | pre difere da saida de uma porta OR para as mesmas | condigoes de entrada | 3-5 OPERAGAO NOT A operacao NOT € realizada, a0 contritrio das operagoes AND € OR, sobre uma tinica entrada. Por exemplo, se a (a) Apresenga do pequeno “UL nr © Fig. 3-11 (a) Tabela-verdade; (b) simbolo para o INVERSOR (NOT), (©) formas de onda variavel A é sujeita a opera expresso como: NOT, 0 resultado x pode ser «barra sobreposta representa_a operagio NOT. Esta expressio ¢ lida como “x igual a NOT a" ou “x€ igual a0 inverso de A’ ou “x € igual a0 complemento de a" Cada uma dlestas expressdes € le uso comum, ¢ todas indicam que o nivel ligico de x= A 6 opasto ao valor logico de A. A tabe- laverdade mostrada na Fig. 3-11) esclarece esta afirmacio para os dois casos possiveis, A= Oe A= 1, isto € =0 porque NOT 160 0 =1 porque NOT 061 A operagio NOT € também chamada de inverso ou com- plemento; estes termos serio usados de modo intercambidvel durante o restante do livro. Apesar de sempre utilizarmos a barra sobreposta para representar inversio, € importante ‘mencionar que um outro simbolo para representar a inver- sao € 0 apéstrofo (), ito a=a 10 reconhecidos como indicadores da Ambos os simbolos operagao de inversi 0, Circuito NOT (INVERSOR) A Fig. 3-11(b) mostra 0 simbolo para a representagio do circuito NOT, que € mais comumente chamado de IN- VERSOR. Este ciscuito tem sempre uma tinica entrada, & © nivel l6gico de sua saida é sempre oposto a0 nivel l6gi- co da entrada, A Fig, 3-11(€) mostra como o INVERSOR age sobre o sinal de entrada, Ele inverte (complementa) © sinal de entrada em todos os pontos da forma de onda da entrada. Case ame ier ee gu A brad” AN.) Resumo das Operacdes Booleanas As regras para as operigdes AND, OR e NOT podem ser resumidas como segue: oR AND NOT 0+0=0 0-050 B=1 O+1=1 O1=0 TH=e 140=1 1-0-0 1t1=1 0 1-451 Questdes de Revisio 1. A saida do INVERSOR da Fig, 3-11 € conectada & en- trada de um segundo INVERSOR. Determine 0 nivel, | l6gico da saida do segundo INVERSOR para cada ni- | vel logico da entrada a, 2. A saida da porta AND da Fig. 3-7 € conectada & entra- dia de um INVERSOR. Escreva a tabela-verdade que relaciona a saida ydo INVERSOR com cada combina- (ao das entradas’ 4 e B. 3-6 DESCREVENDO CIRCUITOS LOGICO: ALGEBRICAMENTE, Qualquer citcuito légico, independentemente de sua com- plexidace, pode ser completamente descrito usando as operacdes booleanas previamente definidas, porque as portas AND, OR e NOT sio os blocos bisicos para a cons- truco de sistemas digits. Por exemplo, considere 0 cuito da Fig. 3-12. O circuito possui 3 entradas, 4, Be C.€ uma tnica Sada, x: Utlizando as expressoes booleanas para cada porta, podemos facilmente determinar a expressio para a saida. A expressio para a saida da porta AND € escrta como A» B, Esta saida € conectada a uma porta OR, juntamente ‘com C, que & a outra entrada do circuito, A porta OR opera sobre as entradas de modo que a saida Seja 0 resultado de ‘uma operacao OR sobre as entradas. Assim, podemos ex pressar a stida da porta OR como x= A+ B+ C(e ma expresso também poderia ter sido escrita como x + A» B, uma vez que a ordem dos termos na operacio OR) Ocasionalmente, pode haver dévida em relagio a qual operacio deve ser realizada primeiro. A expressio A+ B+ € pode ser interpretada de dois modlos: (1) é feita a opera- <0 A BOR C, ou 2) € feita a operacio 4 AND B+ C = evitar essa confusio, fica definido qui pressio possua as operagdes AND € OR, Slo realizadas primeiro, a no ser que existam paréntes na expresso, neste caso, a operacdo dentro dos pat importa na ‘operagdes AND Ace sete o Fig 3-12 Circuito ldgico com sua expressio booleana Portas Légicas e Algebra Booleana 37 a A+B 8 x oe Fig. 3-13 Circuito logico cuja expresso requer parénteses, (A+B) realizada primeiro. Esta € a mesma regra usada na Algebra comum para determinar a ordem das operagoes, A lim de dar mais um exemplo, considere o circuito da Fig. 3-13. A expresso para a saida da porta OR é simpl mente A+ B. Esta saida serve como entrada de uma porta AND juntamente com uma outra entrada C; Portanto, pode- mos expressar a saida da porta AND como x= (A+B) G Observe 0 uso de parénteses para indicar que A OR Bé realizada primeiro, isto é antes que se faca um AND desta soma OR com C. Sem os parénteses, poceriamos interpre- tara expressio de forma incorreta, uma vez que A+ B+ C significa A OR com 0 produto B+ C. Circuitos Contendo INVERSORes Sempre que um INVERSOR é apresentado em um diagrama de eireuitos logicos, a expressio para a sua saida ¢ simples- mente igual expressio da entrada com um barra sobre ela, [A Fig, 3-14 mostra dois exemplos usindo INVERSORes, Na Fig. $-14(a), a entradu € conectada a um inversor, ea saida clo mesmo ¢ igual a 7. A saida do INVERSOR é conectada 4 uma porta OR juntamente com B, de modo que a saida dla porta OR € igual a A + B Observe que a barra esté a nas sobre 0 4, indicando que 4 ¢ primeiramente inverido € depois ¢ feita uma opericio OR com B. Na Fig. 3-140b), a saida da porta OR € igual a A+B, esta € conectada alum INVERSOR. A sala cdo INVERSOR € portanto igual a (A+ B), uma vez que ele inverte a expres sao de entrada completa Observe que a barra cobre a ex- pressio (A+ 8) intera, Isto ¢ importante porque, como ser mostrado mais adiante, as expresses (A+B) e (A + B) nndo sto equivalentes. A expressio (A+B) significa que realizamosa operagio AOR Be que depois o resultado desta opericio ¢ invertido, enquanto a expresso (A + B) indi ca que 6 invertido, 8 ¢ invertido e somente depois ¢feita uma operacio OR com estes resultados ; (@) ‘a A+B = XeAGB (b) Fig. 3-14 Circuitos que usam INVERSORes, () (A+ B)C (As 8)C D+ (A+ BIC | x=[D+(A+B)C)-E 0) A Fig, 3-15 mostra mais dois exemplos que devem ser estudados com cuidado. Observe especialmente 0 uso de dois conjuntos separados de parénteses na Fig. 3-15(b). Observe também que na Fig, 3-15(a) a varidvel de entrada eesti conectada como entrida em dus ports diferentes. Questdes de Revisio 1. Na Fig. 3-15(a), troque cada uma das portas AND por uma porta OR e toque a porta OR por uma porta AND. Agora escreva a expresso para a saida x: 3-7 DETERMINANDO 0 VALOR DA SAIDA DE CIRCUITOS LOGICO! ‘Uma vez obtida a expressio booleana pant a sada do circu (6, 0 nivel ldgico da saida pode ser determinado pars qual- quer conjunto de niveis logicos das entradas. Por exemplo, suponha que desejamos saber o nivel logico da saida x para © cireuito mostrado na Fig. 3-15(a), part 0 ¢aso em que A 0, B= 1, C= Le D= 1. Como na algebra ordinatia, o valor de 2epode ser encontrado substituindo-se os valores das vit- ridveis na expressio e fazendo as operagdes como se segue: x = ABCAY D) O-1-1-0FD 1e1-1-@FD S11 111-0 0 Como um outro exemplo, vamos avaliar & expressio para a sada do circuito da Fig. 3-15(b), para 0 caso em que A= 0, B=0,C=1,D Fig, 3-15 Mais exemplos, x= (D+ TAF BOE Ta De um modo geral, as seguintes regras devem ser obedeci- das quando avaliamos expressdes booleanas: 1. Primeiro, faga todas as invers6es de termos simples, isto €0=1ou1=0. 2. A seguir, faga todas as operagdes que estio dentro dos parenteses. 3. Faca a operacio AND antes da operacio OR, ue os parénteses indiquem 0 contririo, 4. Se a expressio tiver uma barra sobreposta, fica as opera oes da expressio primeiro e depois inverta 0 resultado, Para praticar, determine os niveis ldgicos das saidas dos circuitos da Fig. 3-15 para o caso em que todas as entradas 810 iguais a 1, AS respostas So x= Oe x= 1, respectivamente Determinando o Nivel da Saida a Partir de um Diagrama © nivel l6gico da saida para um dado conjunto de niveis logicos das entradas também pode ser determinado direta- mente do diagrama do circuito, sem utilizar a expressio boo- teana, Fsta técnica € frequlentemente usa por téenicos du- rante testes ou reparos de circuitos digits, uma vez que ela mostn qual deveria sera saida de cada porta, bem como qual deveria ser a said final do sistema. Por exemplo, o circuito da Fig. 3-15(a) foi redesenhado na Fig. 3-16 com niveis de entrada iguais a. = 0, B= 1, C= 1, D= 1.0 procedimen- to € 0 seguinte: a partir das entradas, devemos determinar omy para cada INVERSOR, ou porta, 0 valor de sua saida até que © valor da saida final do sistema seja encontrado, Na Fig. 3-16, a porta AND niimero 1 tem fodas as suas, entradas em nivel 1 porque 0 INVERSOR troca A= 0 para 1. Esta condicio produz um nivel l6gico I na saida da porta AND, uma vez que 1-1-1 = 1. A pona OR tem como entradas os niveis 0 ¢ 1, 0 que produz um nivel I na uma vez que 1 + 0 = 1. Este nivel 1 € invertido para nivel, 0, © este, por sua vez, € aplicado como entrada da porta AND ntimero 2, juntamente com a saica da porta AND nti- mero 1, Os niveis 0 ¢ 1 nas entradas da porta AND ntimero 2-vao gerar na saida um nivel logico 0 porque 0+ 1 = 0. EXEMPLO 3-6 Determine saida do circuito da Fig 3-16 para 0 caso em que todas as entradas estio em BAIXO. Solu Com A= B= C= D= 0, saida da porta AND 1 estar no nivel BAIXO. Este € colocado na entrada da porta AND 2, 0 que automaticamente gera um nivel BAIXO na saida, inde- pendlentemente dos niveis légicos em outros pontos do cir- cuito. Este exemplo mostra que nem sempre é necessiirio ac ac aac @ A erate ceeeeaere| Ac c 8, Portas Légicas e Algebra Booleana 39 Fig. 316 Determinando 0 nivel ogico de sada a pac tirdo diagrama do circuito, determinar os niveis l6gicos em todos os pontos do citcuito pant determinar o nivel logico de sua sada, Questées de Revisio 1. Use a expresso para para determinar a sida «lo cir- cuito da Fig, 3-15(@), para as seguintes condigoes de entrada: A= 0, B= 1, C= 1eD=0, 2, Use @ expressio para a-para determinar a sada do cir- cuito da Fig. 3-15(b), para as seguintes condigées de entrada: A= B= E=1eC 0. 3. Determine as respostas das questoes 1 e 2, encontran- do os niveis l6gicos presentes em cada entrada da das portas l6gicas, como foi feito na Fig. 3-16. 3-8 IMPLEMENTANDO CIRCUITOS A PARTIR DE EXPRESSOES BOOLEANAS. Se a operacao de um circuito logico é definida por meio de ‘uma expresso booleana, entao o diagrama do circuito 16- gico pode ser implementado diretamente desta expressio. Por exemplo, se necessitamos de um circuit que é defini- Soto sete Rac () TS ) ec. @ y=AC+ 80+ ABC Fig. 3-17 Consruindo um circuito ligico a partir de uma expressio booleana, 40 Sistemas Digitais Prineipias ¢ Aplicaches do pela expresso x= A+ B+ C, percebemos imediiatamen- te que tudo de que precisamos € uma porta AND de tres entradas. Se precisamos de um circuito definido pela ex- pressio x = 4+ B, poderiamos usar uma porta OR de dduas entradas com um INVERSOR em uma de suas entra- das. Esse mesmo raciocinio usado para esses casos simples pode ser estendido para circuitos mais complexes. Suponha que desejamos implementar um circuito cuja saida pode ser definida pela expressio y = AC + BE + A BC. Esta expresso booleana possui trés termos (AC, BC, ABO sobre os quais é feita uma operacdo OR. Isto nos diz ue niecessitamos de uma porta OR ce tes entradas que Sto iquais a AG, BC e A BC, respectivamente. Isto € mostrado na Fig. 3-170, onde uma porta OR de tres entracas est desenhada com suas entradas AC, BC e ABC. Cada entrada da porta OR é um temo que expressa uma ‘opera AND, o que significa que portas AND com entra ddas apropriadas devem ser usadas para gerar cada um des- ses termos. Isto & mostrado na Fig. 3-17(b) que € 0 diagra- ‘ma do circuito final. Observe 0 uso dle INVERSORes para produzir os termos Ae & necessitios a expresso ssa abordagem é bastante geral e pode set sempre se- uida, embora vamos ver mais tarde que existem outras teécnicas melhores e mais eficientes que podem ser empre- gidas. Por enquanto, esse método direto de implementar Circuitos l6gicos deve ser utilizado para diminuir o ndimero de coisas novas que cevem ser aprend EXEMPLO 3-7 Desenhe 0 circuito que implementa a expressio x= AB+ BC Solucdo Esta expressio indica que os termos AB e BC sao entea- das de uma porta OR, e cada um destes termos pode ser gerado por uma porta AND. O resultado € mostrado na es 7 AB Bc co _____| Questées de Revisiio 1. Desenhe 0 circuito que implementa a expresso x = ABC.AFD), usando portas légicas com no maximo trés entradas. 2, Desenhe o circuito para a expressio y ABC AC Bo + 3. Desenhe o circuito para x= | D+ (A¥ BQ: £. 3-9 PORTAS NOR E PORTAS NAND Existem dois outros tipos le portas l6gicas, portas NOR, © portas NAND, que sito amplamente utilizadas em cit cuitos digitais. Estas portas, na verdade, combinam as operagoes basicas AND, OR © NOT, Este fato faz com que seja relativamente simples descrever o seu funcio- namento utilizando as operacdes booleanas aprendidas anteriormente Porta NOR simbolo para uma porta NOR de duas entradas pode ser visto na Fig, 3-19(a). Este simbolo ¢ igual ao simbolo de uma porta OR, exceto pelo pequeno circulo que possui em sua saida. Este pequeno circulo representa a operacao de in- versio. Entio, poclemos dizer que uma porta NOR opera do mesmo modo que uma porta OR seguicla de um INVER- SOR, de modo que os cifcuitos mostrados na Fig. 3-19(a) € (b) so equivalentes & a expressiio booleana para a saida de uma porta NOR é dada por x= A+B. A tabela-verdade, que pode ser vista na Fig, 3-19(6), ‘mostra que a safda de uma porta NOR € exatamente o in- verso da saida para uma porta OR, para toclas as condligdes, de entrada. Enquanto a saida de uma porta OR vai para o nivel ALTO sempre que qualquer uma das entradas esti em ALTO, a porta NOR vai para nivel BAIXO sempre que qual quer uma das entradas esti em ALTO. Este mesmo racioci- nio pode ser estendido para portas NOR com mais de «lu entradas, Fig. 3-18 Exemplo 37. Fig. 3-19 (a) Simbolo para porta NOR; (b) circuito equivalente (© tabela-verdade, EXEMPLO 3-8 Determine a forma de onda da saida de uma porta NOR para as formas de onda mostradas na Fig. 3-20. A 7 T T ' ' a I t ° + + 1 1 1 ° A x2A38 e Fig. 3-20 Exempio 38 Solucdo Existem diversas maneiras de determinar a forma de onda da saida de uma porta NOR. A primeira é encontrar a forma de onda da saida de uma porta OR e depois inverté-la, isto 6, trocar todos 0s 1s por 0s e vice-versa. Uma outra utiliza 0 fato de que a saida de uma porta NOR estara em ALTO ape- Portas Logicas e Algebra Book At ras quando todas as entraclas estiverem em BAIXO. Entio voce pode examinar as formas de onda das entradas e en- contrar os intervalos de tempo em que todas as entradas estio em BAIXO e fazer com que a s: ja em ALTO. estes intervalos. A saida da porta NOR estard em BAIXO para todos 0s outros intervalos de tempo. A forma de onda resultante para a saida € mostrada na figura. EXEMPLO 3-9 Determine a expressio booleana para uma porta NOR de és entradas seguida de um INVERSOR, 3 = AaBsO-A+B+C Fig. 3-21 Exemplo 39. ome Solucao Observe a Fig. 3-21, onde 0 diagrama do circuito pode ser visto. A expressio para a saida da porta NOR € dada por (AF BFC). Esta sida INVERSOR para produzir: i conectada na entrada de um A presenca de dois sinais de inversao indica que a expres sio (4 + B+ © foi invertida ¢ depois invertida mais uma vez, Deve estar claro que o resultado destas operagdes sim- plesmente no altera a expresso original (4+ B+ ©). Isto é x= Gt BTO= 4+ B+ Sempre que duas barras de inversao estiverem sobre uma mesma variivel ou expressao, elas se cancelam exemplo anterior. Entretanto, em casos como A+B , as barras de inversio nao se cancelam. Isto acontece porque as barras de inversio menores invertem a5 varidvets sim- ples Ae B, respectivamente, enquanto as barras mais larga invertem toda a expressio (A+B), Entlo A+B # 4+ B. De modo semelhante, A+B # AB. Porta NAND O simbolo para uma porta NAND de duas entradas pode ser visto na Fig. 3-22(a). Este simbolo é igual ao simbolo da porta AND, exceto pelo pequeno circulo em sua saida. Uma vex mais, este pequeno circulo representa uma operagio de inversdo. Entio, podemos dizer que uma porta NAND_ funciona como uma porta AND seguida de um INVERSOR, que portanto os circuitos das Fig. 3-22(a) e (b) sto equi valentes e que a expressio booleana para a saida de uma porta NAND é x= 3B. Sistemas Digitals Principios e Aplicagoes (oe, et Ayo NANO : D pace ca eas Tae ea ape of ca A AB AB © 8 A tabela-verdade vista na Fig, 3-22(c) mostra que a saida de uma porta NAND é exatamente o inverso da saida de ‘uma porta AND para todas as condig6es possiveis de entra- da, A saida de uma porta AND vai para ALTO quando todas as entradas estdo em ALTO, enquanto a saida de uma port NAND vai para BAIXO somente quando todas as entradas esto em ALTO. Portas NAND com mais de duas entradas também apresentam essa mesma caracters EXEMPLO 3-10 Determine a forma de onda da saida de uma porta NAND Fig. 3-22 (a) Simbolo para porta NANDs (b) cireuito equivalente; (©) tabela-verdacle esto em ALTO e fazer com que a saida esteja em BAIXO, nesses intervalos. A saida estard em ALTO em todos os outros intervalos, EXEMPLO 3-11 Implemente um circuito légico cuja expresso € x = AB-(C#D) usando apenas portas NAND ¢ NOR cujas formas de onda das entradas estao mostradas na Fig. °° E20. ie o : - 7 om T T Fig, 3:24 Exemploy 3.11 © 512 A ' \ ea (ea _ tee : 7 1 4 i ieee Solugaio tas ieee x I © termo (CFD) € a expr saida de uma porta NOR. Este termo, em conjunto com A ¢ B, é utilizado como eentracia de uma operacao AND cujo resultado final € inver Lido. Isto, obviamente, resulta em uma operacio NAND. Assim, 0 Circuito implementado € aquele que pode ser vis- tona Fig. 3-24, Observe que a porta NAND primeiro realiza uma operagio AND sobre os temos A, Be (C+D) ¢ de- oe pois inverte o resultado inteir. Solugao EXEMPLO 3-12 A forma de onda da saida pode ser determinada de varias ‘maneiras. Uma delas é desenhar a forma de onda da sai da para o caso de uma porta AND e depois inverter o re- sultado. Uma outra utiliza 0 fato de que a saida da porta NAND estar em BAIXO apenas quando todas as entra das estiverem em ALTO. Entio, vocé pode encontrar os intervalos de tempo durante os quais todas as entradas Determine 0 nivel l6gico da sada na Fig. 3-24 quando B=C=1eD=0, Solugao Podemos solucionar este problema de dois modos: no pri- meiro modo usamos a expressdo booleana para: x= ABET D, T1ato No segundo método, escrevemos 0s niveis logicos de trada no diagrama do circuito (mostrados entre parénteses na Fig, 3-24) e a partir desses niveis achamos os niveis légi- cos da saida de cada porta até encontrarmos o resultado final A porta NOR possui como entradas 0 € 1, © que faz a aida ser igual a 0 (em uma porta OR a saida seria 1). A porta NAND entao tem como entradas os niveis l6gicos 0, 1 € 1 ‘© que faz com que a saica seja igual a 1 (em uma porta AND a saida seria igual a 0). Questées de Revisio 1. Qual ¢ 0 tinico conjunto de condigdes de entrada que vai gerar um nivel ALTO na saida'de uma porta NOR de ts entrada 2. Determine o nivel da saida do circuito da Fig 3-24 para 0 caso em que A= B= 1eC=D=0, 3. Troque a porta NOR la Fig. 3-24 por uma porta NAND € troque também a porta NAND por uma porta NOR Qual € a nova expressio booleana para x? 3-10 TEOREMAS DA ALGEBRA BOOLEANA Vimos como a algebra booleana pode ser usada para nos ajudar a analisar um circuito lgico © expressar sua oper io matematicamente, Continuaremos nosso estuclo da al- na investigando scus varios teoremas (regras), Chamados teoremas booleanos, que podem nos ajudar a simpiificar express6es e circuitos I6gicos, O primeiro grupo de teoremas é mostrado na Fig. 3-25. Em cada um deles, «° E uma varidvel logica que pode ser igual a 0 ou 1. Cada {corema esti acompanhado por um circuito K6gico que «le- monstra sua validade, O teorema (1) mostra que o resultado de uma operacio, AND que tem como entradas uma varidvel qualquer x ¢ 0 deve ser igual a 0. Isto é ficil de lembrar porque a opera 20 AND € como a muliplicacio ordinaria, onde sabemos que 0 resultado de multiplicar qualquer coisa por 0 € 0. Sabemos também que a saida de uma porta AND serd 0 sempre que qualquer uma das entradas for 0, independen- temente do nivel logico da outra entrada (0 teorema (2) € também dbvio, se fizermos mais un vez a comparacio da multiplicacao ordinaria com a opera- gto AND, ‘0 teorema (3) pade ser provado verificando o resultado para cada valor possivel de entrada. Se 2° = 0, ent0 0 +0 = O;se x= 1, entio 1-1 = 1, Portanto, x- x= 2x O teorema (4) pode ser provadio do mesmo modo, En- ‘retanto, podemos raciocinar que em qualquer instante ou xvou seu inverso ¥ deve ser igual a 0 €, entdo, uma opera- (20 AND de 2 com seu inverso sera sempre igual a 0, Oeorema (5) € direto, uma vez que 0 adicionadoa qual quer valor nao altera esse valor, seja na adigao ordindria ou na operacio OR Portas Légicas ¢ Algebra Booleana 43 1 a oo—___ [ > |) [ Re [ > 2 wets xp J a (a) ex © x00 ST) : ore ST) : Fig, 3-25 Teoremas de uma variivel (© teorema (6) afirma que 0 resultado de uma operacio OR que possui como entradas uma varidvel qualquer e 1 seri sempre igual a 1. Podemos fazer a verificacio deste teorema para os dois valores possiveis de 20+ 1= Le l + 1 = 1. De modo equivalente, podemos lembrar que a saida de uma porta OR de duas entradas sera igual a 1 quan- do qualquer uma das entradas for igual a 1, nao importan- do 0 valor da outea entrada © teorema (7) pode ser verificado para ambos os valo- resdex0+0=0e1+1=1 © tcorema (8) pode ser provado de modo similar, ov podemos raciocinar que em qualquer instante «ou seu in verso Festari em nivel l6gico 1, entio sempre teremo: ‘operacdo OR de 0 € 1, cujo resultado sera sempre 1 “Antes de introduzirmos mais teoremas, devemos enfati- zar que quando 0s teoremas de (1) a (8) sto aplicados, a varidvel x pode, na verdade, representar uma expressio que contenha mais de uma variavel. Por exemplo, se tivermos a expressio AB (AB ), podemos aplicar 0 teorema (4) se fi- zeros x= AB. Entao podemos dizer que AB( AB) = 0 Este mesmo raciocinio pode ser aplicado para 0 uso de qualquer um destes teoremas, 44 Sistemas Digitais Prinefpios ¢ Aplicagoes ‘Teoremas com Mais de Uma Variavel (Os teoremas apresentacios a seguir envolvem o uso de mais de uma variavel o xt yay 0) x ys yx GD xt QF Da WH trax ye 2) a2) = Gonz = ay (Bax + Daystar (BD Wet OOF D= uy t ayt uz t xz ai) xtay=ax as) xt Ryoxty Os tcoremas (9) € (10) sto conhecidos como lets da comutatividade. Estas leis determinam que a ordem na qual realizamos as operacOes AND © OR nao € importante, O resultado & 0 mesmo. Os teoremas (11) € (12) st0 conhecidos como lets da assoctatividade, elas afirmam que podemos agrupar as va- tiaveis de expressdes do tipo AND ou OR do modo que de- sejarmos. © teorema (13) € a fe da distributividade, que afirma que uuma expressio pode ser expandida muliplicando-se termo a termo, do mesmo modo que ¢ feito na algebra comum. Este teorema também afiema que podemos fatorar uma expressio, Caso tenhamos a soma de dois (ou mitis) te mos, cada um contendo uma variével comum, podemos fatorar essa varivel como fazemos na ilgebra coum. Por exemplo, na expresso ABC+ AB, podemos fatorar a varidvel B ABC + ABT = BAC + AT) Como um outro exemplo, considere a expressio ABC + ABD. Neste caso, estes dois termos tém as variiveis Ae B em comum, € portanto 4 + B pode ser fatorado, como ve. mos a seguir ABC + ABD = AB(C + D) Os teoremas (9) a (13) sao ficeis de lembrar porque so idénticos aqueles utilizados na algebra comum, Os teoremas (1) © (15), por outro lado, nao possuem correspondentes, a algebra comum, Cada um deles pode ser demonstrado substituindo sce y'na expresso por todos 0s diferentes casos possiveis, conforme demonstrado para. 0 teorema (14): Caso 1. Para x= 0, = 0.1 xt ays x o+0-0=0 o=0 Caso 2. Para x= 0, y= xtay=x o+o-1=0 o+0=0 o=0 Caso 3. Para x= 1,.y=0 xtay=x 141-051 14+0=1 1=1 xt aya 141-151 i+1=1 1=a © teorema (14) também pode ser demonstrado através de fatoragao e do uso dos teoremas (6) ¢ (2). xt ay =x + 9) = x + | {usando o teorema (6)] = x [usando 0 teorema (2)] Todos esses teoremas da Algebra booleana podem ser Uiteis na simplificagio de uma expresso logica, isto €, na reducao do ntimero de termos da expressio, Quando isto é feito, a expressio simplificada d origem a um circuito que €menos complexo do que aquele que a expressio original prodiuziria. Uma boa parte do préximo capitulo sera deci cada 20 proceso de simplificagao de circuitos. Por enquanto, ‘os exemplos seguintes servem para ilustrar como os teore- ‘mas booleanos poclem ser aplicados. BXEMPLO 3-13 0 y= ABD+ AB ‘Simplifique a expres: Soleao Fatore as varidveis comuns AB utilizando o teorema (13): = ABCD + D) Pelo teorema (8), 0 termo entre parénteses é igual a1 € portanto, y= AB-1 = AB _ usando o teorema 21 EXEMPLO 3-14 Simplifique z= (A + BXA + By Solugao A expressao pode ser expandida multiplicando-se 0s ter ‘mos [teorema (13)! A+A Bt BAtE-R Pelo teorema (4), 7 ma (3)] A= 0, Além disso, B- B= Bteore- Z-0+4-B+ B-A+ B= AB+AB+B Fatorando a varidvel B lteorema (13)], temos z=BA+A+D Finalmente, utilizando os teoremas (2) e (6), z=B EXEMPLO 3-15 Simplifique x = ACD + ABCD, Solugio Fatorando as varidveis comuns GD, temos x= CDA + AB) Utiizando o teorema (15), podemos substiuir 4+ AB por A+ B,eentio = cDA+ B Questoes de Revisio 1, Use os teoremas (13) ¢ (14) para simplificar + ABC 2, Use 0s teoremas (13) e (8) para simplificar y ABCD + ABCD. 4 3-11 TEOREMAS DE DEMORGAN Dois dos mais importantes (coremas da dlgebra booleana So atribuidos a um grande matemaitico chamado DeMorgan. (Os teoremas de DeMorgan sio exiremamente titeis para simplificar expresses nas quais 0 produto (AND) ou a soma (OR) das varidveis € invertido, Os dois teoremas sao: am @FP=xF an Gry) =s+ 0 teorema (16) diz que quando uma soma OR est inver- tida, esta € igual ao produto AND das variaveis invertidas. O teorema (17) diz que quando um produto AND de duas var Aveis esti invertido, este € igual a uma soma OR das variveis, invertidas, Cada um clos teoremas de DeMorgan pode ser pron- tamente clemonstrido verificando-o para todas as combina. des possiveis de valores para x e 3. Esta demonstracio € eixada para ser feita como exercicio ao final do capitulo. Apesar de esses teoremas terem sido enunciados em, termos de varidveis simples x € 3, eles sd0 igualmente vlidos para situacdes nas quais €/oU )'s20 expressoes que contenham mais de uma varidvel, Por exemplo, aplicagao destes teoremas na expresso (AB + C) pode ser vista a seguir: GBT O = GB). Note que aqui tatamos AB como xe C como y: 0 re sultado pode depois ser simplificado jf que temos um pro- duto AB que é invert. sho se toma Isando 0 teorema (17), a expres- WET = (A+B Observe que podemos substituir B por B, ¢ entio finalmente cemos B Portas Logicas ¢ Algebra Booleana 45 Este resultado final possui sinais de inversto apenas em variaveis simples. EXEMPLO 3-16 Simplifique a expressio 2= (A+C)-(B¥D) para uma ou. tra que contenha apenas variiveis simples invertidas. Solucao Utilizando 0 teorema (17), podemos reescrever @ expres- sdo anterior como GV O+GrD) Podemos pensar nesse procedimento como partir 0 si- nal de inversio ao meio. trocar sinais AND (-) por sinais OR C+), Agora o termo (A+ C) pode ser simplificado apli- cando-se © teorema (16). Do mesmo modo, (BD) pode ser simplificado como se segue: z= G¥0)+ BaD) Gt) +B-D Nesta simplificagao, partimos o sinal de inversto ao meio € trocamos 0s sinais C+) por (-). A seguir, cancelamos as in- versoes duplas temos finalmente AC + BD (© Exemplo 3-16 mostra que, quando se utilizam os teote- mas de DeMorgan para simplificar uma expressto, 0 que fazemos € partir o sinal de inversio em qualquer ponto na expresso € entio mudar 0 sinal do operador que estiver neste ponto (+ € trocado por « e vice-versa). Este procedimento pode ser continuado até que a expresso seja reduzida a uma ‘outra na qual apenas variiveis simples encontram-se invert das, Outros dois exemplos podem ser vistos a seguir: Exemplo 2 = GP BOY (DT EF (ABO) + (DF EP) BC) + (D- EF) 4-B+ D+ D-E+ Py Os teoremas de DeMorgan podem ser facilmente esten- didos para mais do que duas varidveis. Por exemplo, pode- se provar que! Aqui podemos ver que o grande sinal de inversto foi parti- ‘do em dots pontos e, nesses pontos, 0 sinal do operador foi trocaclo por seu oposto, Esse raciocinio pode ser estendido pant um nimero qualquer de varidveis. Mais uma vez, ob- serve que as varidveis podem ser expressoes em lugar de varidveis simples, Veja um outro exemple: 46 Sistemas Digitals Principlos e Aplicacies () Fig. 3-26 (a) Circutos equivalentes obtides pela aplicagio do tearema (16), (b) simbolo alternativo para a func Implicagdes dos Teoremas de DeMorgan ‘Vamos examinar os teoremas (16) ¢ (17) do ponto de vista de circuitos logicos. Primeiro considere 0 teorema (16): © lado esquerdo da equacio pode ser visto como a sada de uma porta NOR cujas entradas sa0 we y, O lado direito, da equagao, por outro lado, pode ser visto como a saida de uma porta AND cujas entradas sio as varkiveis ey inver tidas. Estas duas representacoes sd equivalentes € esto ilustradas na Fig. 3-26(a). Isto significa que uma porta AND ‘com inversores em cada uma de suas entradas é equivalen te a uma porta NOR. Na verdhade, ambas as representacde: sao usadas para representar a funcio NOR, Quando a porta AND com entradas invertidas € usida para representar i funcio NOR, esta € geralmente desenhada como mostrado na Fig, 3-26(b), onde os pequenos circulos nas entraclas representam a Operacao de inversao, Agora considere o teorema (17) Noy =¥HT lado esquerdo da equagdo pode ser implementado atra- vés de uma porta NAND com entradas ae 3 O lado direito pode ser implementado por uma porta OR que tenha como entradas +e yinvertidas. Estas duas representagoes equiva lentes sto mostradas na Fig.3-27a). Uma porta OR com in, versores em cada uma de suas entradas € equivalente a uma 0) [Reve > NOR, porta NAND. Na verdade, ambas as representagdes sto usa- das para representar a fungio NAND. Quando a porta OR ‘com entradas invertidas & usada para representar a funcao AND. esta ¢ reqientemente desenhada como mostra a Fig, 3-270b), onde os circulos mais uma vez. representam inver- EXEMPLO 3-17 Determine a expresso logica para a saida do citcuito da Fig. 3-28 e simplifique-a usando os teoremas de DeMorgan, “BrO=A¥ BLS +Bec Fig. 3-28 Exemplo 317. A expresso para z é z = ABC. Aplique 0 teorema de DeMorgan para partir o sinal de inversio como é mostrado a seguir A+B Fig. 3.27 (a) Circuitos equivalentes obtidos pela aplieagio do teorema (17); (b) simbolo sltemnativo para a fungao NAND. Cancele a dupla inversio sobre € para obter z= At Bec ‘Morgan para converter a expres part uma outra que possua ape- 's inversOes em varidveis simples. 2. Repita a questio 1 para a expresso y RST +O. 3. Implemente um circuito cuja expressio para a saida & 224 ‘VERSOR Cusando apenas uma porta NOR e um IN- 08 teoremas de DeMorgan para converter A¥B+CD para uma outra expresso que contenha apenas inversdes em varidveis simples. 3-12 UNIVERSALIDADE DAS PORTAS NAND ENOR ‘Todas as expresses booleanas consistem em varias com binacoes das opcracdes basicas OR, AND e NOT. Assim qualquer expressio pode ser implementada usando com- binagoes des portas AND, OR ¢ INVERSORes. E possivel eniretanto, implementar qualquer expressao logica usando: Se apenas portas NAND. Isto acontece porque portas NAND, em combinacdes apropriadas, podem ser uses pa re presentar cada uma das operacdes logicas OR, AND ¢ NOT. Isto pode ser visto na Fig. 3-29, Em primeiro lugar, na Fig, 3-29(a), temos uma porta AND cle dias entradas onde estas se encontram proposi tadamente conectacas a uma mesma varkivel A. Nessa con- () ©) e—e 8 : C Portas Ligicas e Algebra Booleana 47 figuracio, a porta NAND simplesmente age como um sim- ples INVERSOR, uma vez que sua saicla x F Na Fig. 3-29(b) temos dluas portas NAND conectadas de tal modo que a operacio AND seja realizada. A porta NAND_ nGmero 2 € usaca como um INVERSOR para que a expres sio AB seja transformada em AB = AB, que é a fungio AND desejad A operagio OR pode ser implementada usando portas NAND como esté mostrado na Fig. 3-29(c). Neste €aso, as portas NAND ntimero 1 € 2 sa0 usadas como INVERSORes para inverter as entradas, cle modo que o resultado final seja A+ Batra ACB , que pode ser simplificado para vvés do teorema de DeMongan, De modo similar, pode ser mostrado que portas NOR podem ser combinadas para implementar qualquer ma das operagdes booleanas. Isto ¢ ihistaado na Fig, 3-30, O item, (a) mostra que uma porta NOR com as entradas conectadas juntas comporta-se como um INVERSOR, uma vez que sua saidaéx= AFA = A. Na Fig. 3-30(b), duas portas NOR sto combinadas de modo a implementar a operacto OR. A porta NOR name- 10 2 € usada como um INVERSOR para modificar a expres- sio AFB em A+B = 4+ B,que éa operagio OR dese- jada. .operacio AND pode ser implementada com portas NOR como pode set visto na Fig, 5-30(c). Neste caso, as portas NOR Ie 2 Slo usadas como INVERSORes para inverter as, entradas, de modo que a suida x seja igual ax = A+B que pode ser simplificado para x = A~ B, pelo uso do teorema de DeMorgan. Uma vez que qualquer uma das operacoes booleanas pode ser implementada usando apenas portas NAND, qualquer Circuito l6gico pode ser construido usando apenas portas NAND. O mesmo ¢ valido para portas NOR. Essa caracteris- tica das portas NAND e NOR pode ser bastante util no proje (© de circutos l6gicos, como mostra o exemplo a seguir : INVERSOR, x= AB Fig 3-29 Portas NAND poem ser usadas part implementar qualquer fungio booleana. 48 Sistemas Digitals Principios Aplicagies A ©) EXEMPLO 3-18 Em um determinado processo de fabricacao, uma esteira de uansporte deve ser desligada sempre que determinadas condigées ocorrerem. Estas condiqe’s sto monitoradas € sto representadas pelo estado de quatro sinais logicos como se segue: 0 sinal A deve estar em nivel ALTO sempre que a cesieira de transporte estiver muito rida o sinal Bdeve estar ‘em nivel ALTO sempre que o recipiente localizado no final dda esteira estiver cheio; 0 sinal Cdeve estar em nivel ALTO sempre que a tensio na esteira estiver muito alta; 0 sinal D deve estar em nivel ALTO sempre que 0 comando manual estiver desabilitado, ‘Um circuito logico € necessirio para gerar um sinal que deve estar em ALTO sempre que as condicdes A € Bexi rem simultaneamente, ou sempre que as condigoes Ce D. existrem simultaneamente. Obviamente, a expressio l6g a para xdeve ser igual a.x= AB + CD.O circuito deve ser implementado com um niimero minimo de Cls. Os circui- tos integrados TTL mostrados na Fig, 3-31 estio disponiveis. Cada CI é qucidruplo, o que significa que ele contém qua- ‘ro portas idénticas em um chip. Solugao © método mais direto para se implementar a expresso dada usa duas potas AND e uma porta OR, como pode ser visto na Fig. 3-32(a). Esta implementacao utiliza duas portas do CI 741308 © uma tinica porta do CI 741832. Os rntimeros entre parénteses, em cada entrada e saida, s20 ‘0 ntimeros dos pinos dos respectivos Cis. Estes nimeros io sempre mostrados em qualquer diagrama de circuito logico. Para os nossos propésitos, a maioria dos diagra- mas l6gicos no mostrar o ntimero dos pinos, a nao ser que eles sejam necessirios para descrever a operagao do circuito. Tt = => aa >o INVERSOR => * 8 on ae con ano . 3-30 Portas NOR podem ser usadas para implementar qualquer funco booleana, Uma outra implementagio pode ser obtida a partir do circuito da Fig. 3-32(a), se trocarmos cada uma das portas AND e OR pelas Suas implementagdes com portas NAND equivalents. O resultado desta operagio & mostrado na Fig, 3-32(b), A primeira vista, esse novo circuito parece necessitar de sete portas NAND. Entretanto, as portas NAND de rntimero 3 e 5. estio conectadas como INVERSORES em série e podem ser eliminadas do circuito, uma vez que realizam uma dupla inversio da saida da porta NAND niimero 1, Do mesmo modo, as portas NAND 4 6 tam- bém podem ser eliminadas. O circuito final, apés a elimi- ago dos INVERSORes duplos, esti desenhado na Fig, 3-320) Esse circuito é mais eficiente do que o da Fig, 3-32(a) porque utiliza trés portas NAND de duas entradas que po- dem ser implementadas por um Cl, 0 74LS00. ‘Questées de Revisiio 1. Quantas maneiras diferentes temos agora para im- plementar a operagio de inversio em um citcuito logico? 2. Implemente a expressio x= (A + BXC+ D) usando portas AND ¢ OR. Agora implemente esta expresso utilizando apenas portas NOR. Para isso, converta cada porta AND e OR que seja necessiria pela sua imple~ mentacao em portas NOR, como visto na Fi ‘Qual circuito € mais eficiente? 3. Escreva a expressio para a saida do circuito da Fig, 3- 32(0) € use teorema de DeMorgan para mostrar que esta € equivalente & expressio dada para 0 circuito da Fig, 3320). 3-30. Portas Ligicas ¢ Algebra Booleana 49 nef sa] fe] Foal [eo] fo) e Vee a — = cc no Ce a Pee ee TRAPP Veo cc a zatsoe cS — no fae a se Es ea] as | oe J rasea 1 1 no Tee Ei en Fig, 3.31 Cs disponiveis para 0 Exemplo 3-18, 50 Sistemas Digital Principios e Aplieagdes oy Ta908 — © @ @ (2) AB + CD ay TaL808 coy © oe Ayo o_o ae 1 opt] « oe ® 7 po co 2 + pt] « — eee aN on | | Apes tminato cas (herbs oe 7a.so0 im A (3) a ee (9) -74tS00 © (c) (10) * be (a 744800 — © 5 pe Fig. 3.32 Implementacdes possiveis para 0 Exemplo 5-18. 3-13 REPRESENTAGOES ALTERNATIVAS DAS PORTAS LOGICA’ Introduzimos as cinco portas légicas baisicas (AND, OR, NOT, NAND € NOR) e os simbolos padronizados usados para Fepresenta-las em diagramas de circuitos légicos. Embora vocé possi encontrar alguns diagramas de circuitos que ainda utilizam exclusivamente estes simbolos, & cada vez mais comum encontrarmos diagramas de citcuitos que uti lizam simbotos logicos alternativos em conjunto corti os simbolos padronizados, Antes de discutirmos as razoes para utilizar um simbo. lo alternativo para uma porta lgica, apresentaremos os sim- bolos alternativos para cada porta Iégica © mostraremos que eles sio equivalentes aos simbolos padronizados, Observe a Fig. 3-33. O lado esquerdo da figura mostra 0 simbolo padronizadlo para cada porta logica, e o lado di reilo mostra os simbolos altemativos. O simbolo altern: vo para cada porta é obtido a partir do simbolo original Fazendo-se o seguinte: 1. Inverta cada entrada e sida do simbolo padronizado. Isto ito adicionando bolhas (pequenos circulos) em en- tradas e safdas que nto possuem bolhas e removendo- as de onde elas ja existem, 2. Troque © simbolo da operago AND pelo simbolo da operacio OR ou troque de OR para AND (no caso ¢: pecial do INVERSOR, o simbolo da operacao nao € tro cade). Por exemplo, o simbolo padronizado NAND € 0 sim- bolo AND com uma bolha em sua saida, Seguindo os pas- sos descritos anteriormente, temos que remover a bolha da saida e adicionar uma bolha para cada entrada, Feito isto, podemos trocar 0 simbolo AND pelo simbolo OR. tesultado sera um simbolo OR com boll entradas. faa ‘ of se a 2 reToo4 Fig. 3-33 Simbolos padronizados e alternative Podemos facilmente provar que esse simbolo alternativo € equivalente ao simbolo padronizado utilizando o teore: ma de DeMorgan e lembrando que a bolha representa uma operacao de inversio, A expressio para a saida de um sim bolo padronizado NAND é AB = A + B,queéamesma expressio para a stica do simbolo alternativo, Este mesmo, procedimento pode ser seguido para cada um dos pares de Simbolos da Fig. 3-33. Varios pontos devem ser enfatizados no que se refer equivalencias de simbolos logicos; 1. As equivalencias podem ser estendidas a portas com qual quer nimero de entradas, Nenhum dos simbolos padronizados tem bolhas em suas entradas, a0 passo que todos os alternatives tém, - Os simbolos padronizados e alternatives para cada por lu representam 0 mesmo circuito fisico, Nao ha diferen- Gas nos circuitos representados pelos dots simbolos: NAND € NOR sio portas inversoras, e portanto os sim- bolos padronizado e altemativo para cada uma terio uma boll ow na entrada ou na saida, AND € OR sao portas ndo-inversoras, € portanto os simbolos alternativos te- mo bolhas tanto nas entradas quanto na saida 2 Interpretacao dos Simbolos Légicos Cada um dos simbolos légicos da Fig. 3-33 forece uma interpretagio nica do funcionamento da porta, Antes de demonstrat estas interpretagdes, devemos primeiro estabe- lecer 0 conceito de niveis légicos ativos. Quando uma linha de entrada ou saida de um simbolo de Circuito l6gico ndo possui a bolba de inversdo, diz-se Portas Légicas e Algebra Booleana a ASB =AB 6 y aw AeB= A+B ee ACBeAGB. en os para varias porta logicas e para o inversor, que esta linha € ativa em nivel l6gico ALTO (ativa-ALTO), Quando a linha de entrada ou sida possui a botba de in versao, diz-se que esta linha é ativa em nivel légico BAI- XO (ativa-BAIXO). A presenc ou auséncia da bolha de inversio, entao, determina a condigio ativa-ALTO/ativa- BAIXO das entradas ou saidas e para interpretar a operacao do circuito. Para ilustrar, a Fig. 3-344) mostra 0 simbolo padroniza- do para uma porta NAND. O simbolo tem uma bolha de Inversdo em suit saida € no possui bolhas nas entradas. Endo ela possui uma saida ativa-BAIXO ¢ entradas do tipo aliva-ALTO. A operacao logica representada por esse sim- bolo pode ser interpretaca ca seguinte maneira, A saida vai para BAIXO somente quando todas as entradas esto em ALTO. Observe que esta frase diz. que a entrada ird para o seu estado alivo somente quando fodasas entradas estiverem em seus estados ativos. A palavea “todas” € usada por bolo AND. O simbolo alternative para a porta NAND mostrado na Fig, 3-34(b) possui urna sida ativa-ALTO e entraclas do tipo aliva-BAIXO. Assim, sua operaglo pode ser descrita como se segue: 1usa do sim- A saida vai para ALTO quando qualquer das entra- das estiver em BAIXO. Esta afirmacio nos diz que a saida estar no seu estado ati- vo sempre que qualquer uma das entradas estiver no seu estado ativo. A palavra “qualquer” & usuda por causa do simbolo OR, Sistemas Digitais Princip aD s € Apli oes atvat70 Baro eo © A 8 Aros svr0Ax0 Seta at ) Fig. 3-34 Interpre Com um pouco de raciocinio, podemos notar que essas dus interpretacdes para os simbolos da porta NAND na Fig, 3-H so maneiras diferentes de dizer a mesma coisa, Resumo este ponto, voc’ deve estar imaginando por que existe 4 ne: ccessidade de termos dois simbolos ¢ interpretagaes diferentes para cada porta ldgica. Felizmente, as razoes disso fieatio cla ras apés estudarmos a prOxima seco. Por enquanto, vamos resumir pontos importantes relerentes & representagio de por. tas logicas, 1. Para obter 0 simbolo altemativo para cada porta kigica, tome 0 simbolo padronizado e toque seu simbolo de openi¢lo (OR por AND, ou AND por OR) e toque as bolhas de inversio nas fentradhs e na said (isto €, retife-as se estiverem presentes e coloque-as se nao estiveretn. 2, Para interpretar a operacd0 da porta logica, primeiro observe ‘qual o estado lgico, 0 ou 1, & 0 estado ativo para as entradas ‘equal € 0 estado ativo para a sada, Feito isso, descubra se 0 ilo ativo da saida & produzide quando todas as entradas tsstiverem no seu estado ativo (se © simbalo AND for usado) ‘ou quando quaiguer uma das entradas estiver no seu estado ativo (se 0 simbolo OR for sido) a A+B. ° Ts nd 60 siveiro toe @ — RB= Ave 8 7 ankoeo sivetx0 8 © ‘Asada vi para BAIKO ‘omen quando fodas 25 ‘Snvaaes esverom em ALTO. ‘Asses vl pars ALTO somente ‘quando quaiquerenraca aster Simbad. dos dois simbolos das portas NAND. EXEMPLO 3-19 Interprete os dois, Solugio As respostas esto mostradas na Fig. 3-35. Observe que a palavra “qualquer” & usada quando simbolo de ope! 0 simholo OR ea palavea “todas” é usada quando utiliza mos 0 simbolo AND, imbolos para a porta légica OR Questies de Revisio Esereva a interpretacio para a operacao realizada pelo ‘simbolo padronizado NOR na Fig. 3-33 2, Repita a questo 1 para o simbolo altemnativo da por- ta NOR 3. Repita a questo 1 para o ta AND, 4, Repita a questio 1 para o simbolo padronizado da por AND. bolo alternativo da por- ‘A sala val para ALTO Somente quando qualauer nada estver ern ALTO. A salda vai para BAKO Semente quan fodes 08 fsrtadssestverem em BAIXO, Fig. 3-35 Interpretacio dos dois simbolos das pontas OR 3-14 QUE REPRESENTACAO DE PORTA LOGICA USAR Alguns projetistas de circuitos logicos ¢ alguns livros utili- am apenas os simbolos padronizados para as ports logi- ‘cas nos esquemriticos de seus circuitos. Apesar de esta pri tica no estar incorreta, ela no toma operagio do circui- to mais facil de acompanhar. 4 utilizagao adequada dos simbolos alternativos para as portas nos diagramas de cir cuitos pode tornar a operacio do circuito bem mais clara, Isto pode ser ilusttado considerando-se o exemplo a se~ aguir da Fig. 3-36. O cireuito da Fig. 3-36(a) contém tés portas NAND co- nectadas para produzir uma saida Zque depende das en- tradas 4, B, Ce D. O diagrama do circuito utiliza 0 simbolo padrlo para cada porta NAND. Mesmo esse diagrama es- tando logicamente correto, ele nao facilita no entendimen- to de como 0 circuito funciona. As representagdes do cir- cuito apresentadas nas Fig. 3-36(b) e (©), no entanto, po dem ser analisadas mais faciimente para determinar a ope- ragio do circuito. A representacio da Fig. 3-36(b) € obtida do diagrama do, circuito original substituindo-se a porta NAND 3 pelo seu simbolo alternativo, Nesse diagrama, a saida Zé gerada de ae 5 ae co Y Portas Ligicas ¢ Algebra Booleana 53 ‘um simbolo de porta NAND que tem uma saida ativa em ALTO, Desse modo, podemos dizer que Z vai para ALTO quando ou Xou Yfor BAIXO. Agora, ja que Xe Yapare- ‘cem na stida de simbolos NAND, que possuem saidas ati- vas em BAIXO, podemos dizer que X vai para BAIXO so- mente se A= B= 1e Yvai para BAIXO somente se C= D Em resumo, podemos descrever a operacao do circui- to do seguinte modo: A saida Z vai para ALTO sempre que oud =D =1 (ouambos). Esta descticido pode ser colocada na forma de tabela-verda- de fazendo Z= 1 para os casos em que A= B= Le para 0 casos em que C= D = 1. Para todos os outros casos, Z deve ser 0. A tabela-verdade resultante € mostrada na Fig, a), A representacao da Fig. 3-36(0) € obtida do diagrama do circuito original substituindo-se as portas NAND 1 e 2 pelos seus simbolos alternativos. Nesta representac3o equivaler te, a saida Zé gerada de uma porta NAND que tem uma saida ativa-BAIXO. Portanto, podemos dizer que Zvai para BAIXO somente quando X= Y= 1. Como Xe Ysio saidas ativas em ALTO, podemos dizer que Xseré ALTO quando ‘ou 4ou Bfor BAIXO e Yseri ALTO quando ou Cou D for on eceuge : Fat o 1 0 offo Se | o Oaereee | Peak o See 4 7 Be ; {c) Fig. 3-36 (a) Circuito original utilizando simbolos padroes NAND; (b) representagio equivalente onde a saida Z est ativa-ALTO; (¢) represent 0 equivalente onde a sada Z esti ativa-BAIXO: (d) tabela vverdade, 18 Digitals Prinespios e Aplicagoes BAIXO, Resumindo, podemos deserever a operacio do cir cuito do seguinte modo: A saida Z vai para BAIXO somente quando ouB for BAIXO eC ou D for BAIXO. Fsta descrigio pode ser colocada na forma de tabela-verdade tomando Z = 0 para todos os casos em que pelo menos uma das entradas A ou B esti BAIXA, ao mesmo tempo em que pelo menos uma das entradas Cou D esti BAIXA. Para todos 68 outros casos, Z deve ser 1. A tabela-verdade resultante € @ ‘mesma que foi obsida do diagrama do cienito da Fig, 360) Que Diagrama de Circuito Deve Ser Usado? A resposta para esta pergunta depende da funcito especifica sendo realizada pela sada do circuito, Se o cigcuito esti sen- do usado para causar alguma agao (por exemplo: ligar um, LED — Light Emitting Diode — ou ativar um outro Circuito ogico) quando a saida Z vai para o estaclo 1, entio dizemos que a saida Z deve ser ativa-ALTO, € o diagrama de circuito da Fig, 3-36(b) deveria ser usado. Por outro lado, se 0 circu (o esta sendo usado para causar alguma ago quando Z vai pana 0 estado 0, entao Z deve ser ativa-BAINO, ¢ 0 dia de circuito da Fig. 3-36(0) deveria ser usado. Naturalmente existem situagdes em que ambos os esta- dos de sada so usados para produzir diferentes acbes, © qualquer um pode ser considerado o estado ativo, Para esses casos, qualquer representagao de circuito pode ser usada, Colocacao da Bolha ‘Veja a representacio do circuito da Fig, 3-36(b) e note que ‘0s simbolos para as portas NAND 1 € 2 foram escolhidos para terem saidas ativas em BAIXO, para combinar com as entradas ativas em BAIXO da porta NAND 3. Veja a repre: sentagio do circuito da Fig. 3-36(¢) e note que os simbolos para as portas NAND 1 e 2 foram escolhidos para terem sa- fdas ativas em ALTO, para combinar com as entradas ativas em ALTO da porta NAND 3. Isto leva para a seguinte regra xgeral na preparagio de esquemiticos de circuitos légicos: Sempre que possivel, escolha simbolos para as por- tas tais que saidas com bolha sejam conectadas em entradas com bolha, e saidas sem bolha em entradas sem bolha, Os exemplos as aplicada -guir mostram como essa regra pode ser EXEMPLO 3-20 circuito légico na Fig, 3-37(a) estd sendo usado para ati var um alarme quando sua saida Z vai para ALTO. Modifi- que 0 diagrama do circuito de modo que ele represente mais, clicientemente a operagio do eirculto, Solugio Jique Z= | ativard o alarme, Zdeve ser ativa-ALTO. Logo, ‘0 simbolo da porta AND 2 no deve ser muckido. O simbo- wg a : oa Fig. 3.37 Exemplo 3-20, lo da porta NOR deveria ser substituido pelo simbolo alter nativo sem bolha na saida (ativa em ALTO), para combinar ‘com a entrada sem bolha da porta AND 2, conforme mos- trado na Fig, 3-37(b), Note que o circuito agora tem saidas sem bolha conectadas nas entradas sem bolha da porta 2 EXEMPLO 3-21 Quando a saida do circuito légico na Fig. 3-38(a) vai para BAIXO, ela aciona um outro Circuito l6gico. Modifique 0 diagrama do circuito para representar mais eficientemente a operacio do circuito, A 8 ce bn oe = ] > Fig. 3.38 Exemplo 3.21 Ji que Z deve ser ativa-BAIXO, o simbolo para a porta OR 2 deve ser mudado para 0 simbolo alternativo, como mos- tra a Fig, 3-38(b). O novo simbolo da porta OR 2 tem entra- «as com bolha, € portanto os simbolos da porta AND ¢ da porta OR 1 devem ser trocados para terem saidas com bo: Ihas, conforme mostra a Fig. 3-38(b). O INVERSOR ji pos- sui saida com bolha. Agora 0 circuito tem todas as saidas com bolha conectadas nas entradas com bolha da porta 2 Analisando Circuitos Quando um esquemitico de circuito légico é desenhado usando as regras que utilizamos nesses exemplos, € bem ‘mais facil para um engenheiro ou técnico (ou estudante) acompanhar o fluxo do sinal através do cireuito ¢ determi nar as condigdes de entrada que sto necessarias para ativar a saida, Isto sera ilustrado nos préximos exemplos, que “por caso” usm diagramas de cigcuitos obtidos de esquemi cos de um microcomputador real EXEMPLO 3-22 O circuito logico na Fig. 3-39 gera uma sida MEM, que sada para ativar os CIs de meméria de um microcomputa dot. Determine as condicdes de entrada necessasias para ativar MEM. ne a Rowa i: 6 1 aw ¥ Fig. 3:39 Fxemplo 3-22 Solucao ‘Uma maneira de fazer isso € escrever a expressio para MEM em termos das entradas RD, ROM-A, ROM-Be RA avalis- la para as 16 combinacdes possiveis destas entradas. Ape- sar de esse método funcionar, ele demanda muito mais tra balho do que seria necessiri. Um método mais eficiente € interpretar 0 diagrama do circuito usando as idéias que desenvolvemos nas duas tlti- may segdes. Os pasos SiO 0s seguintes: 1. MEM 6 ativa-BAIXO. Yestao em ALTO. 2, X fica ALTO somente quando RD 3. Vfica ALTO quando ou W ou Vesti em ALTO. 4. Viica ALTO quando RAM = 0. 5. Wfica ALTO quando ou ROM-A ou ROM-B © fica BAIXO somente quando Xe Portas Logicas ¢ Algebra Boolean Em resumo, MEM vai para BAIXO somente quando RP Ue pelo menos uma das és entradas ROM-A, ROM-B ou RAMestiver em BAIXO. EXEMPLO 3-23 O circuito logico na Fig. 3-40 6 usado para controlar 0 motor de uma unidade de disco quando 0 microcomputador esta enviando ou recebendo dadlos do disco. O circuito ligar 0 motor quando DRIVE = 1, Determine as condigdes de en- trada necessirias para ligar © motor. ‘Nota: Todas as portas so CMOS ' Fig. 3-40 Pxemplo 3.28 Solucao Mais uma vez, interpretaremos 0 diagran 1. DRIVE € ativa-ALTO, e vai X= Y=0. 2. Xfica BAIXO quando ou IVou OUT esti em ALTO. 3. Ylica BAIXO somente quando W= de 4, W'fica BAIXO somente quando 4, até A. estiverem em ALTO. 5. Em sesumo, DRIV = A= A= A forem 1. 1 ALTO somente quando fica ALTO quando 4, = A, lea, A,= A, 0, € ou INou OUTou ambos Note o simbolo diferente pari a porta NAND CMOS de 8 entradas (74HC30); repare tamhém que o sinal A, esta co- nectadlo em duas entradas da NAND. Niveis de Acionamento Descrevemos sinais Igicos como estando atives em BAL- XO ou ativos em ALTO. Por exemplo, a saida MEM na Fig, 3-39 6 ativa-BAIXO, € a saida DRIVE na Fig. 3-40 € ativi- ALTO, tendo em vista que esses estadios de saida fazem algo acontecer. Do mesmo modo, a Fig. 3-40 tem as entradas de ‘A, até A, ativas em ALTO, e'a entrada A, ativa em BAIXO, Quando um sinal logico esta em seu estado ativo, pode-se dizer que ele ests acionado, Por exemplo. quan. do dizemos que a entrada A, esti acionada, es 56 Sistemas Digitals Principlos e Aplicacdes zendo que ela esté no seu estado ativo-BAIXO. Quando ‘um sinal logico no est no seu estado ativo, diz-se es- tar ndo-acionado. Portanto, quando dizemos que DRI- VEestd nao-acionade, significa que ele est4 no seu esta- do inativo (BAIXO) E claro que os termos “acionado” e “nao-acionado” so sindnimos de “ativo” e *inativo", respectivamente: _Ambos os termos Sto de uso comum na area digital, por- tanto vocé deve reconhecer os dois modos de descrever 0 estado ativo de um sinal légico, Identificando Sinais Légicos Ativos em BAIXO. ‘Tornou-se pritica comum usar uma barra sobreposta idemtificar sinais ativos em BAIXO. A barra serve como coutra indicaglo de que 0 sinal € ativo em BAIXO, ro que a auséncia da barra significa que o sinal € ativo em ALTO. ara ilustrar, todos os sinais na Fig. 3-39 slo ativos em BAIXO e portanto podem ser identificados como segue: RD. ROI ROMA, MEM Lembre-se, a barra é simplesmente um modo de enfatizar que esses Sinais so ativos em BAIXO. Empregaremos ess conven¢ao para identificacio de sinais légicos sempre que for apropriado. Rat, Identificando Sinais de Dois Estados: Freqlentemente, um sinal de saida tem dois estados ativos, isto €, ele tem uina Tung2o imporante ao estado ALTO € tima outa no estado BAINO. E usual identifica tas sinals {de mode que ambos os estados ativos seam aparentes. Um exemplo comum € 0 sinal de leitura/escrita RD/WR, [do read ert que ¢interpretado come seve: guano este sinal esti em ALTO, a operagao de letra (RD) € ret lzada; quando ext em BAIXO, a operago de escnia (HH) €realizada, Questies de Revisio Use 0 método dos Exemplos 3-22 e 3-23 para deter- minar as condigdes de entrada necessarias para ativar a saida do circuito na Fig, 3-37(b). 2. Repita a questao 1 para o circuito da Fig. 3-38(b). 3. Quantas portas NAND existem na Fig. 3-39? 4. Quantas portas NOR existem na Fig. 3-407 5. Qual sera o nivel de saida na Fig. 3-38(b) quando to- das as entradas estiverem acionadas? 6. Que entradas sao necessarias para acionar a saida de alarme na Fig, 3-37(b)? | 7. Quais dos seguintes sinais sao ativos em BAIXO: RD, Werw? 3-15 SiMBOLOS LOGICOS DO PADRAO TEEB/ANSL mbolos l6gicos que usamos em todo este capitulo sto holos padronizados e bem conhecidos amplamente uti- izados na indkstria digital hii muitos anos. Estes simbolos representam bem as portas logicas basicas porque cada sim: bolo de porta tem uma forma caracteristca, ¢ cada entrada tem a mesma fungio, Eles nao fornecem informacao ttl suficiente, no entanto, para dispositivos logicos mais com- plexos tais como: flip-flops, contadores,

Você também pode gostar