Adr 1

SVEUILITE U MOSTARU
FAKULTET STROJARSTVA I RAUNARSTVA
Arhitektura i organizacija
digitalnog raunala
Nastavnik: Prof.dr.sc. Sven Gotovac
Asistent: Goran Kraljevi, dipl.ing.ra.
Ak.god. 2011/2012
Arhitektura i organizacija digitalnog raunala
I/1
Osnovni plan predavanja i vjebi
1) Uvod, Definicija i klasifikacija arhitekture raunala, Vrste sabirnica,

Von Neumannov model raunala, Prikaz informacija u raunalu
2) Razliiti pogledi na raunalo, Podjela raunala i naredbi,
Skup naredbi, Formati naredbi, Modovi adresiranja
3) CISC. RISC. Komponente modela CISC (Primjer izvoenja programa),
Komponente modela (S)RISC ISA model procesora
4) Programiranje u asembleru (primjeri)
5) Projektiranje procesora, Jedno-sabirnika i vie-sabirnika mikroarhitektura,
Upravljaka jedinica, ALU jedinica
6) Projektiranje procesora sa cjevovodom, Tok niza naredbi kroz cjevovod,
Opasnosti vezane uz primjenu cjevovoda
7) Projektiranje memorijskog sustava, Hijerarhijska struktura memorije,
Organizacija brze memorije (Cache)
8) Ulazno/izlazni podsustav, Programsko izvoenje U/I operacija, Prekidi,
Izravan pristup memoriji (DMA), U/I suelja, sabirnice
Ak.god. 2011/2012
I/2
Materijali
Literatura
Vincent P. Heuring, Harry F. Jordan: Computer Systems
Design and Architecture,

Addison-Wesley, 1997.
John L. Hennessy, David A. Patterson: Computer
Architecture, a Quantitive Approach,

Morgan Kaufmann Publishers INC., 1996.
S. Ribari: Naprednije arhitekture mikroprocesora,

Element, Zagreb, 2.izdanje, 1997.
S. Ribari: Arhitektura RISC i CISC raunala,

kolska knjiga, Zagreb, 1996.
Materijali s predavanja
Vlastite biljeke
Ak.god. 2011/2012
I/3
Polaganje ispita kroz kolokvije ...
I. kolokvij
50 bodova
II. kolokvij
50 bodova
100 bodova
UKUPNO:
Ispit putem kolokvija e poloiti svi studenti koji na svakom

od kolokvija osvoje 20 ili vie bodova.
Ocjene na kolokviju:
40-54 (2) 55-69 (3) 70-79 (4) 80-100 (5)
Ocjene na pismenom ispitu:
50-64 (2) 65-79 (3) 80-89 (4) 90-100 (5)
Ak.god. 2011/2012
I/4
O predmetu
Polaganje ispita:
putem kolokvija ili
pismeni + usmeni
Konzultacije:
ml.asistent Goran Kraljevi, dipl.ing.raunarstva
konzultacije se odravaju prema dogovoru
na konzultacije mogu doi samo studenti koji pohaaju
predavanja
Ak.god. 2011/2012
I/5
O predmetu
Web
http://www2.fsr.ba/nastava/adr
Pitanja, primjedbe, dogovor za konzultacije ...
To: goran.kraljevic@hteronet.ba
Subject: ADR
Ak.god. 2011/2012
I/6
Definicija i klasifikacija
arhitekture raunala
Ak.god. 2011/2012
I/7
Arhitektura raunala
Izraz arhitektura raunala nastao je 60-tih godina u tvrtki IBM.
P.H.Enslow i I.Flores
Upotrebljavao se za opisivanje programskog modela raunala iz serije IBM 360

na razini zbirnog jezika (asemblera)
Algoritmi koji se upotrebljavaju u osnovnim funkcionalnim jednicama:
aritmetiko-logikoj jedinici, ulazno-izlaznoj (U/I) jedinici, upravljakoj jedinici i
memoriji (Enslow,1974; Flores,1974)
E.C.Joseph
Arhitektura funkcionalno usmjerena poput arhitekture u modernom
graevinarstvu
Ciljevi:
Poveanje propusnosti (throughput), prilagodljivosti (flexibility), pouzdanosti
(reliability), raspoloivosti (availability) i nia cijena sustava
Tri sastavna podruja arhitekture:

- Sklopovska oprema (hardware)
- Programska oprema (software)
- Humanware
Ak.god. 2011/2012
I/8
Hijerarhijski model arhitekture raunala
Ak.god. 2011/2012
1)
HARDWARE:
- svi mehaniki, magnetski,
elektriki i elektroniki
sastavni dijelovi, naprave i
ureaji
2)
MONITOR ili Jezgro

operacijskog sustava:
- rukovodi i dodjeljuje resurse
raunala (vrijeme procesora,
memorija, U-I jedinice,
sistemski programi, datoteke)
na temelju potreba
korisnikih programa
3)
SOFTWARE (preostali dio

operacijskog sustava):
- prevodioci, editori, punioci,
... namjenski programi
4)
HUMANWARE:
- korisniki programi i
korisnici
I/9
Hijerarhijski model arhitekture raunala
Ak.god. 2011/2012
I/10
Arhitektura raunala
Arhitektura raunala je znanost (vjetina?) oblikovanja

raunala radi ostvarivanja korisnikova zahtjeva.
To se postie primjenom niza tehnika, postupaka i zahvata
u svim hijerarhijskim razinama raunala.
Kao rezultat primjene postupaka, tehnika i zahvata u razliitim

hijerarhijskim razinama, u skladu s modelom raunala, nastao je
irok spektar razliitih raunala koja se razlikuju po svojoj
organizaciji i povezanosti sklopovskih komponenata, organizaciji
programske opreme i namjeni jednom rijeju razlikuju se u
arhitekturi.
Ak.god. 2011/2012
I/11
Povijesni pregled razvoja raunala

1. generacija digitalnih raunala (194659) koristila je elektronske cijevi, releje i ivine linije
za kanjenje. Prvo ovakvo raunalo bilo je ENIAC (Electronic Numerical Integrator & Computer). Sastojalo se od
neto vie od 18.000 vakuumskih elektronskih cijevi i 1.500 elektromagnetskih releja. Izvodio je oko 5.000
cjelobrojnih zbrajanja u sekundi, a programirao se sklopovskim prespajanjem. Za reprogramirati raunalo
(prespajanje ica) bio je potreban i cijeli dan. Koncept programa pohranjenog u memoriji razvio je John von
Neumann.
2. generacija digitalnih raunala (19591964) realizirana su diskretnim poluvodikim

komponentama. Tranzistori su pouzdaniji, znatno manji sa smanjenom potronjom i bri od elektronskih cijevi.
Tadanja raunala u stanju su izvesti naredbu za nekoliko s, a memorijski kapaciteti su narasli na nekoliko KB.
3. generacija digitalnih raunala (19641975) realizirana su integriranim sklopovima malog i

srednjeg stupnja integracije. Predstavnik ove generacije raunala bili su IBM 360/370 32 bitovna velika i srednja
raunala memorijskog kapaciteta od 64K do 16M. Cijena ovih raunala kretala se od 100.000 $ do nekoliko
miliona $. S druge strane DEC se tada pojavio sa svojim 8 i 16 bitovnim miniraunalima s memorijskim
kapacitetom od 4K uz cijenu od ispod 20.000 $.
4. generacija digitalnih raunala (od 1975.) Prava ekspanzija procesora u jednom

integriranom krugu desila se pojavom Intelovog 8-bitovnog procesora 8080 i Motorolinog procesora 6800. Oba
procesora imala su 8 bitovni akumulator, radili su s 8 bitovnim podacima i imali su 16 bitovnu adresnu sabirnicu.
Danas su ve dostupni 64-bitovni procesori koji izvode naredbe unutar nekoliko ns.
5. generacija digitalnih raunala
obino se tu ubrajaju paralelna raunala s posebnim

arhitekturama. Glavna obiljeja 5.generacije su: minijaturizacija i poveanje kapaciteta memorije, razvoj umjetne
inteligencije, prepoznavanje uzoraka, komunikacija govorom.
Ak.god. 2011/2012
I/12
ENIAC
http://ftp.arl.mil/ftp/historic-computers/jpeg/eniac1.jpg
Ak.god. 2011/2012
I/13
Mooreov zakon
Gordon Moore, suosniva Intela

1965. uoava trend dupliranje broja tranzistora po kvadratnom inu
svakih godinu dana (4 godine nakon izuma); danas svakih 18 mjeseci
Ak.god. 2011/2012
I/14
Isjeak iz Intelove porodice procesora
Tip procesora
Godina
Data/Adress Bus
4004
1971.
4/12 bit
2.250
8008
1972.
8/14 bit
2.500
8080
1974.
8/16 bit
5.000
8086
1978.
16/20 bit
29.000
286
1982.
16/24 bit
120.000
386
1985.
32/32 bit
275,000
486 DX
1989.
32/32 bit
1,180.000
Pentium
1993.
64/32 bit
3,100.000
Pentium Pro
1995.
64/36 bit
5,500.000
Pentium II
1997.
64/36 bit
7,500.000
Pentium III
1999.
64/36 bit
24,000.000
Pentium 4
2000.
64/36 bit
42,000.000
Ak.god. 2011/2012
Br. tranzistora
I/15
Razvoj raunalnog sustava
Razvoj raunalnog sustava najbolje ilustrira odnos cijene kotanja

ureaja i programske podrke tijekom proteklih godina.
Ak.god. 2011/2012
I/16
Sabirnice
Ak.god. 2011/2012
I/17
Vrste sabirnica
Dijelovi raunala su povezani pomou posebne skupine vodia koji se nazivaju

sabirnicama (engl. Bus)
Sabirnice su redovito izvedene kao vodii na povrini tiskane ploice, a izvedene
su i na prikljunice (konektore) unutar raunala kako bi se mogli prikljuiti
dodatni sklopovi.
S obzirom na vrstu informacija koje prenose postoje tri osnovne vrste sabirnica:
Sabirnica podataka (engl. Data Bus)

je skup vodia za prijenos elektrinih signala koji predouju podatke.
Broj tih vodia redovito odgovara koliini bita koju odjednom moe obraditi CPU.
Tako, npr. 32-bitna raunala redovito imaju sabirnicu podataka koja se sastoji od
32 vodia.
Adresna sabirnica (engl. Address Bus)

je skup vodia za prijenos elektrinih signala koji predouju adrese, a njihov broj
ovisi o grai raunala (npr. 20 linija).
Nadzorno-upravljaka sabirnica (engl. Control Bus)

je skup vodia za prijenos elektrinih signala koji predouju nadzorne i
upravljake signale, a njihov broj i funkcija pojedinog vodia razlikuje se od
raunala do raunala.
Ak.god. 2011/2012
I/18
Vrste sabirnica
Ak.god. 2011/2012
I/19
Vrste sabirnica
irina podatkovne sabirnice podataka (npr. 32 bita, 64 bita) utie

na koliinu podataka koja se u jednom memorijskom ciklusu moe
prenijeti preko podatkovne sabirnice.
Ukoliko je irina podatkovne sabirnice npr. 32-bita onda je u jednom

memorijskom ciklusu mogue preko podatkovne sabirnice prenijeti 32 bita
podataka (4B).
Ukoliko je irina podatkovne sabirnice npr. 64-bita onda je u jednom

memorijskom ciklusu mogue preko podatkovne sabirnice prenijeti 64 bita
podataka (8B).
irina adresne sabirnice podataka (npr. 32 bita, 36 bita) utie na

veliinu izravno adresirljivog memorijskog prostora.
Ukoliko je irina adresne sabirnice npr. 32-bita onda je mogue izravno adresirati
232 memorijskih lokacija. Ukoliko je veliina jedne memorijske lokacije 8 bita (1B),
onda moemo rei da je ukupna koliina izravno adresirljivog memorijskog
prostora 232 B, odnosno 4 GB.
Ukoliko je irina adresne sabirnice npr. 36-bita onda je mogue izravno adresirati
236 memorijskih lokacija. Ukoliko je veliina jedne memorijske lokacije 8 bita (1B),
onda moemo rei da je ukupna koliina izravno adresirljivog memorijskog
prostora 236 B, odnosno 64 GB.
Ak.god. 2011/2012
I/20
10
Arhitektura raunala
Procesor (CPU)
Upravlja prihvatom i izvoenjem programskih instrukcija
Upravlja prijenosom podataka izmeu memorije,
registara, aritmetiko/logike jedinice (ALU) i U/I
ureaja
Memorija
uva programe i podatke
U/I ureaji
Unose podatke u raunalni sustav (raunalo)
alju podatke van, iz raunalnog sustava
Ak.god. 2011/2012
I/21
Ciklus izvoenja operacije

(itanje podataka iz memorije)
Procesor (CPU)
Upravljaka
jedinica
ALU
Upravljaka sabirnica
(upravljaki signali)
Adresna sabirnica
(adresa mem.lokacije)
Memorija
U/I
ureaji
Registri
Podatkovna sabirnica
(podatak iz memorije)
Ak.god. 2011/2012
I/22
11
Ciklus izvoenja operacije
(zapisivanje podataka u memoriju)
Procesor (CPU)
Upravljaka
jedinica
ALU
Upravljaka sabirnica
(upravljaki signali)
Adresna sabirnica
(adresa mem.lokacije)
Memorija
U/I
ureaji
Registri
Podatkovna sabirnica
(podatak u memoriju)
Ak.god. 2011/2012
I/23
Von Neumannov model raunala
Ak.god. 2011/2012
I/24
12
John Louis von Neumann (1903.-1957.)

Jedan od najznaajnijih radova na podruju arhitekture raunala:
A.W. Burks, H.H. Goldstein, J. von Neumann:
Preliminary Discussion of the Logical Design of an Electronic

Computing Instrument, 1946. godina
Ak.god. 2011/2012
I/25
Von Neumannov model raunala osnovne znaajke
Instrukcije svedene na numeriki kod podaci i instrukcije

pohranjuju se na jednak nain u istoj jedinici memoriji
Raunalo stroj za raunanje mora imati jedinicu za izvravanje
osnovnih aritmetikih operacija aritmetiku jedinicu
Jedinica koja razumije i tumai instrukcije te upravlja slijedom
izvoenja operacija upravljaka jedinica
Raunalo mora imati mogunost komunikacije s vanjskim
svijetom (korisnikom, procesom, drugim raunalom); jedinica
koja mu to omoguava ulazno-izlazna jedinica
Ak.god. 2011/2012
I/26
13
Funkcijske jedinice
Pet funkcijskih jedinica koje ine raunalo:

1. Aritmetiko-logika jedinica
2. Upravljaka jedinica
3. Memorija
4. Ulazna jedinica
5. Izlazna jedinica
Ak.god. 2011/2012
I/27
Funkcijski model von Neumannova raunala
Ak.god. 2011/2012
I/28
14
Prikaz informacija u raunalu
Ak.god. 2011/2012
I/29
Prikaz informacija u raunalu
Brojevni sustavi
Binarni brojevni sustav
Oktalni brojevni sustav
Heksadecimalni brojevni sustav
Pretvaranje brojeva izmeu razliitih brojevnih sustava

Aritmetiko logike operacije
Zbrajanje, oduzimanje
Aritmetika dvojnog komplementa
Prikaz brojeva i znakova u raunalu
Prikaz cijelih brojeva

Prikaz brojeva u pominom zarezu
Prikaz znakova u raunalu
ASCII kod
Ak.god. 2011/2012
I/30
15
Brojevni sustavi
Je li dekadski sustav prikladan za ugradnju u raunalo?

Trebalo bi nainiti elektroniki element koji je u stanju
prikazati 10 diskretnih stanja
Mogue, ali komplicirano i skupo, moda i sporo.
Jednostavno, brzo, jeftino i pouzdano rjeenje: bistabil

Elektroniki element koji je u mogunosti spremiti dva
diskretna stanja
Pouzdano i neosjetljivo na manje promjene napona. Npr.
0 2,5 V znamenka 0
2,51 6 V znamenka 1
Ak.god. 2011/2012
I/31
Binarni brojevni sustav
Znamenke su 0 i 1, dakle baza brojanja B=2 to odreuje

binarni brojevni sustav
Iz engleskog BInary digiT nastalo je ime za najmanju koliinu

informacije, znamenku binarnog brojevnog sustava BIT.
Broj od n znamenki u brojevnom sustavu s bazom 2:

zn-1 2n-1 + zn-2 2n-2 + ... + z1 21 + z0 20, zi { 0, 1 }
Ak.god. 2011/2012
I/32
16
Registar
Binarni broj se sastoji od vie znamenki (bitova) tako da za prikaz broja

moramo upotrijebiti nekoliko bistabila. Takva grupa bistabila ini registar.
Registri su sastavni dio svih dijelova raunala. Broj bistabila u registru
nekog raunala odreuje njegovu duljinu. Duljina veine registara u
nekom raunalu je odreena duljinom rijei raunala.
Rije je koliina informacija koju raunalo moe obraditi u jednoj operaciji,
pohraniti u memoriju, odnosno dobaviti iz memorije. Najee duljine rijei
(pa prema tome i registara) su 8, 16, 32 i 64 bita.
qn-1
D
qn-2
q0
...
dn-1
Ak.god. 2011/2012
dn-2
d0
I/33
Pretvorba dekadskog broja u binarni
Binarni broj tvore ostaci dijeljenja s 2, odozdo prema gore:

57 : 2 = 28
1
1
1
0
0
1
1
28 : 2 = 14
0
14 : 2 = 7
0
7:2=3
1
3:2=1
1
1:2=0
1
Ak.god. 2011/2012
I/34
17
Primjer svih sadraja u registru od tri bita
U registru s 3 bita mogu se prikazati sljedei brojevi:

Dekadski broj Binarni broj
0
000
0
1
001
2
010
3
011
4
100
5
101
6
110
7
111
23 -1
+1
Za n=3 dobije se interval [0, 23 - 1], openito [0, 2n - 1]

Za n=8 dobije se interval [0, 28 - 1], tj. [0, 255]
Ak.god. 2011/2012
I/35
Kontrola rezultata u digitalnoj aritmetici
Rezultat operacije u digitalnoj aritmetici moe se

provjeravati s da li je:
Negativan (negative)
Nula (zero)
Prekoraio opseg brojeva (overflow)
Ima prijenos (carry)
Ostali uvjeti
Ak.god. 2011/2012
I/36
18
Kontrola rezultata u digitalnoj aritmetici
Negativan rezultat (negative)

Ako je operacija nad cijelim brojevima ispravno provedena,
tj.nije dolo do preljeva tada je predznani rezultat negativan
ako i samo ako mu je najznaajniji bit postavljen u 1 (ne
vrijedi za kod s posmakom)
Rezultat je nula (zero)

Rezultat X=0 ako i samo ako su svi njegovi bitovi 0
Preljev (overflow)
Preljev je prekoraenje rezultata raunskih operacija u
digitalnoj aritmetici van dozvoljenog opsega brojeva
Ako je dolo do preljeva, rezultat raunske operacije je
pogrean
Prijenos (carry)
Prijenos oznaava pojavu bita prijenosa
Ak.god. 2011/2012
I/37
Zbrajanje binarnih brojeva
Primjer 1.
100
+ 10
Primjer 2.
111
+ 101
110
1100
Zbrajanje u registru s ogranienim brojem bita

1 1 1 1
+ 0 0 1 0
1 0 0 0 1
Preljev
(overflow)
Ak.god. 2011/2012
I/38
19
Negativni binarni brojevi
Negativni brojevi se prikazuju tzv. tehnikom dvojnog komplementa.

Nule pretvaramo u jedinice, a jedinice u nule (komplement do baze 1),
a zatim tom komplementu dodajemo 1 (komplement do baze dvojni
komplement).
Primjer: -37 u registru s 8 bita

37
0 0 1 0 0 1 0 1
1 1 0 1 1 0 1 0
+
-37
1
1 1 0 1 1 0 1 1
+
37
0 0 1 0 0 1 0 1
1 0 0 0 0 0 0 0 0
Ak.god. 2011/2012
I/39
Oduzimanje binarnih brojeva
Operacija 7 - 5 u raunalu s registrom od 4 bita obavit e se kao

7 + (-5). Binarni prikaz broja -5 je: 0 1 0 1
1111
(jedinini komplement) - 0 1 0 1
1010
(dvojni komplement)
Dokaz da je dobiveni broj - 5

1 0 1 1 (- 5)
+ 0 1 0 1 (+5)
0000
Operacija oduzimanja: 7 - 5
0 1 1 1 ( 7)
+ 1 0 1 1 (-5)
0010
Komplement do baze-1
Preljev 1
Ak.god. 2011/2012
Komplement do baze
1010
+0001
1011
Preljev 1
I/40
20
Primjer svih sadraja u registru od tri bita

(ako je prvi bit predznak)
U registru s 3 bita, ako je prvi bit predznak mogu se prikazati

sljedei brojevi:
Dekadski broj Binarni broj
0
000
1
001
-22
2
010
3
011
0
+1
-4
100
-3
101
22 -1
-2
110
-1
111
Za n=3 dobije se interval [-22, 22 - 1], openito [-2n-1, 2n-1 - 1]
Za n=8 dobije se interval [-27, 27 - 1], tj. [-128, 127]
Ak.god. 2011/2012
I/41
Oktalni brojevni sustav
Baza sustava je B=8 a znamenke su 0,1,2,3,4,5,6,7

Koristi se za skraeno zapisivanje binarnih sadraja kada je to
spretno
Zapis se moe dobiti iz dekadskog sukcesivnim dijeljenjem s 8 i
zapisivanjem ostataka s desna na lijevo, ali i direktno iz binarnog
zapisa grupiranjem po tri znamenke (zdesna nalijevo lijevo od
decimalne toke, a slijeva nadesno desno od decimalne toke)
Primjeri:
36-bitni broj
001 110 000 101 111 001 010 011 111 000 100 001
oktalni ekvivalent 1 6 0 5 7 1 2 3 7 0 4 1
11 001 . 110 01
3
1 . 6
Ak.god. 2011/2012
(2)
= 31.62
(8)
I/42
21
Heksadecimalni brojevni sustav
Baza sustava je B = 16, a znamenke su:

0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
Koristi se za skraeno zapisivanje binarnog sadraja.
Zapis se moe dobiti iz dekadskog sukcesivnim dijeljenjem s 16 i
zapisivanjem ostataka s desna na lijevo, ali i direktno iz binarnog
zapisa grupiranjem po 4 znamenke (zdesna nalijevo lijevo od
decimalne toke, a slijeva nadesno desno od decimalne toke)
Primjeri:
16-bitni broj
heksadecimalni ekvivalent
0111 1011 0011 1110

7
B
3
E
11001.11001(2) = 1 1001 . 1100 1000 = 19.C8

1
Ak.god. 2011/2012
9 .
(16)
I/43
Brojevi u razliitim bazama
Ak.god. 2011/2012
Bin.
Dec.
Hex.
Okt.
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
I/44
22
Razlomljeni binarni brojevi
Razlomljeni binarni brojevi sadre "binarnu toku",

analogno decimalnom zarezu, odnosno toki u angloamerikoj notaciji.
Primjer prikaza razlomljenih brojeva:
5.75
10
Ak.god. 2011/2012
= 5 * 100 + 7 * 10-1 + 5 * 10-2 =

= 1*22 + 0*21 + 1*20 + 1*2-1 + 1*2-2 =
=101.112
I/45
Primjer pretvaranja dekadskog razlomka u binarni
Cjelobrojni dio dekadskog broja pretvara se u binarni uzastopnim

dijeljenjem, a decimalni uzastopnim mnoenjem s 2, gdje
cjelobrojni dio dobivenih produkata tvori znamenke binarnog
razlomka.
1.25 = 1 + .25
.25 * 2
0.50
1.0 1
.5 * 2
1.0
Ak.god. 2011/2012
I/46
23
Mnoenje s 2n i 2-n
Binarni broj se mnoi s potencijama baze 2 tako da se binarna

toka pomakne odgovarajui broj mjesta desno ili lijevo, zavisno
od toga da li je predznak potencije pozitivan ili negativan.
Na primjer:
1 . 1 1 * 22 = 1 1 1
1 . 1 1 * 2-2 = 0 . 0 1 1 1
Kako u registar pohraniti toku?
Ak.god. 2011/2012
I/47
Realni brojevi standardne preciznosti
IEEE (Institute of Electrical and Electronics Engineers) standard

754 za prikaz realnih brojeva u standardnoj tonosti:
Deklaracija u programskom jeziku C: float
31 30
23 22
P Karakteristika
0
Mantisa
P je predznak ( P=1 negativan, P=0 pozitivan)

Karakteristika je binarni eksponent + 127 (da se izbjegne prikaz
negativnog eksponenta)
Mantisa je normalizirana (samo jedan bit ispred binarne toke).
Ak.god. 2011/2012
I/48
24
Realni brojevi standardne preciznosti Primjer
Primjer: Prikazati broj 5.75 kao realni broj

5.7510 = 101.112 * 20 = 1.01112 * 22
Normalizacijom svakog binarnog broja (osim nule) postie

se oblik:
1.xxxxx
Zbog toga se vodea jedinica ne pohranjuje u raunalu i

naziva se skrivenim bitom (hidden bit).
Time se utedi jedan bit to poveava preciznost.
Ak.god. 2011/2012
I/49
Realni brojevi standardne preciznosti Primjer
Predznak = 0 (pozitivan broj)

Binarni eksponent = 2
Karakteristika K = 2 + 127 = 129 = (1000 0001)2
Mantisa (cijela) .......................... 1.0111
Mantisa (bez skrivenog bita) ...... 0111

Rezultat: 0 10000001 01110000000000000000000
ili hex. 0100 0000 1011 1000 0000 0000 0000 0000
4
0
B
8
0
0
0
0
Ak.god. 2011/2012
I/50
25
Raspon i preciznost prikazivanja realnih brojeva
Karakteristike
Raspon karakteristike: K [0,255]
K = 0 rezervirana je za prikaz nule
K = 255 rezervirana je za prikaz
BE = K - 127
Raspon binarnog eksponenta: BE [-126,127]
Najmanji pozitivni broj 0 koji se moe prikazati je:
1.02 * 2 -126 = 1.175494350822*10 -38
a najvei je:
1.111111111111111111111112 * 2127 2128 =
3.402823669209*1038
Ak.god. 2011/2012
I/51
Realni brojevi dvostruke preciznosti
Deklaracija u programskom jeziku C: double

63 62
52 51
P Karakteristika
0
Mantisa
P je predznak ( P=1 negativan, P=0 pozitivan)

Karakteristika je binarni eksponent + 1023 (11 bita)
Mantisa je normalizirana (52 + 1 bit).
Ak.god. 2011/2012
I/52
26
Raspon i preciznost prikazivanja realnih brojeva

dvostruke preciznosti
Karakteristike
Raspon karakteristike: K [0,2047]
K = 0 rezervirana je za prikaz nule
K = 2047 rezervirana je za prikaz
BE = K - 1023
Raspon binarnog eksponenta: BE [-1022,1023]
Najmanji pozitivni broj 0 koji se moe prikazati je:
1.02 * 2 -1022 = 2.225073858507*10 -308
a najvei je:
1.1111.....1111112 * 21023 21024 =
1.797693134862316*10308
Ak.god. 2011/2012
I/53
Razlika izmeu preciznosti i tonosti
Preciznost (precision)
- broj znamenki koji opisuje neku veliinu
Tonost (accuracy)
- tonost je bliskost stvarnoj (nepoznatoj) vrijednosti
Za dovoljnu tonost potrebna je adekvatna preciznost, ali

preciznost ne implicira automatski tonost jer su iskazane
znamenke mogle nastati na temelju npr. pogrenog
mjerenja.
Ak.god. 2011/2012
I/54
27
Prikaz slova i ostalih znakova
Kombinacijom jedinica i nula kdom

Koliko ima znakova?
26 velikih slova engleske abecede
26 malih slova engleske abecede
10 znamenaka
operatori, interpunkcije, upravljaki znakovi
Dovoljan je 1 byte
ASCII (ISO-7 standard): 7 bita za informaciju + 1 bit za paritet
27 = 128 razliitih znakova
Paritet
ako je u informaciji neparan broj bita, bit pariteta postavlja se na 1, inae
na 0 (moe i obratno: odd/even parity). Omoguuje otkrivanje jednostruke
pogreke pri prijenosu informacija
Ak.god. 2011/2012
I/55
I/56
ASCII kod
Ak.god. 2011/2012
28
Problem prikaza internacionalnih znakova
8-bitni ASCII kd 28 = 256 razliitih znakova

Nai su znakovi smjeteni u podruje 128-255
Osobna raunala koja rade pod Windowsima imaju nekoliko
naina prikaza naih slova.
Starije verzije koristile su CE - varijantu za Centralnu i Istonu
Europu. Sada se to postie automatski odabirom hrvatske tipkovnice,
meutim ipak moe doi do zbrke jer su u uporabi dva standarda;
Central European (Windows 1250) i Central European (ISO 8852).
8-bitni ASCII kd nije dovoljan za prikaz znakova svih jezika u

svijetu, a pogotovo za kineska i japanska slova
UNICODE
1 znak 16 bita 216 = 65536 razliitih znakova
Ak.god. 2011/2012
I/57
I/58
UNICODE
Ak.god. 2011/2012
29
Memorija raunala (spremnik)
Skup registara jednake duljine

Dananja raunala: 8-bitni registri bajtovi (byte)
Kratica: B
Veliina spremnika izraava se kao viekratnik od 210 ili 220

210 B = 1024 B = 1 kB
220 B = 10241024 B = 1.048.576 B = 1 MB
Do svakog se bajta moe pristupiti direktno, navoenjem

rednog broja adrese.
0
1
2
3
4
...
n-2
n-1
Ak.god. 2011/2012
I/59
Memorija raunala (spremnik)
Kojim redom pohraniti bajtove 32 bitnog registra u spremnik?

Dvije mogunosti:
oktet najmanjeg znaaja (LSB) pohranjuje se na najniu
adresu cijelog podatka Little Endian
oktet najveeg znaaja (MSB) pohranjuje se na najniu
adresu cijelog podatka Big Endian
PC: Little Endian
Ak.god. 2011/2012
I/60
30
Potencije broja 2
Neke potencije broja 2 ...
20 = 1
21 = 2
22 = 4
23 = 8
24 = 16
25 = 32
26 = 64
27 = 128
28 = 256
29 = 512
Ak.god. 2011/2012
210 = 1024 = 1K
211 = 2048 = 2K
212 = 4096 = 4K
213 = 8192 = 8K
214 = 16384 = 16K
215 = 32768 = 32K
216 = 65536 = 64K
...
220 = 1048576 = 1024K = 1M

...
I/61
Pitanja i zadaci za ponavljanje
Ak.god. 2011/2012
I/62
31
1) Definicija arhitekture raunala.

2) Navedite i kratko objasnite osnovne funkcijske jedinice u von
Neumannovom modelu raunala.
3) Navedite osnovne vrste sabirnica s obzirom na informaciju koju prenose
i kratko objasnite njihovu funkciju pri ciklusu izvoenja:
itanja podataka iz memorije
zapisivanja podataka u memoriju
4) Objasnite osnovnu razliku izmeu raunala koji imaju:
32-bitnu i 64-bitnu podatkovnu sabirnicu
32-bitnu i 36-bitnu adresnu sabirnicu
Ak.god. 2011/2012
I/63
5) Broj 27.75 prikazan decimalno prikaite u binarnom, oktalnom i

heksadecimalnom brojevnom sustavu.
6) Broj 7A prikazan heksadecimalno prikaite u binarnom, oktalnom i
decimalnom brojevnom sustavu.
7) Na koji se nain decimalni broj -11.5 pohranjuje u raunalu kao
realan broj standardne tonosti.
31 30
23 22
8) Prikaite u binarnom obliku na koji nain je u memoriji pohranjen 16bitni podatak A20F (npr. sa poetnom adresom FFF00), ako je
organizacija rijei u memoriji Little Endian (mali kraj), a veliina
memorijske rijei (memorijske lokacije) je 8 bita (1B).
Ak.god. 2011/2012
I/64
32

Adr 1

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Adr 1

Enviado por

Direitos autorais:

Formatos disponíveis

SVEUILITE U MOSTARU

FAKULTET STROJARSTVA I RAUNARSTVA

Arhitektura i organizacija digitalnog raunala

Osnovni plan predavanja i vjebi

1) Uvod, Definicija i klasifikacija arhitekture raunala, Vrste sabirnica,

Arhitektura i organizacija digitalnog raunala

Vincent P. Heuring, Harry F. Jordan: Computer Systems

Design and Architecture,

John L. Hennessy, David A. Patterson: Computer

Architecture, a Quantitive Approach,

S. Ribari: Naprednije arhitekture mikroprocesora,

S. Ribari: Arhitektura RISC i CISC raunala,

Arhitektura i organizacija digitalnog raunala

Polaganje ispita kroz kolokvije ...

Ispit putem kolokvija e poloiti svi studenti koji na svakom

Arhitektura i organizacija digitalnog raunala

Arhitektura i organizacija digitalnog raunala

Pitanja, primjedbe, dogovor za konzultacije ...

Arhitektura i organizacija digitalnog raunala

Arhitektura i organizacija digitalnog raunala

Izraz arhitektura raunala nastao je 60-tih godina u tvrtki IBM.

Upotrebljavao se za opisivanje programskog modela raunala iz serije IBM 360

Tri sastavna podruja arhitekture:

Arhitektura i organizacija digitalnog raunala

Hijerarhijski model arhitekture raunala

MONITOR ili Jezgro

SOFTWARE (preostali dio

Arhitektura i organizacija digitalnog raunala

Hijerarhijski model arhitekture raunala

Arhitektura i organizacija digitalnog raunala

Arhitektura raunala je znanost (vjetina?) oblikovanja

Kao rezultat primjene postupaka, tehnika i zahvata u razliitim

Arhitektura i organizacija digitalnog raunala

Povijesni pregled razvoja raunala

2. generacija digitalnih raunala (19591964) realizirana su diskretnim poluvodikim

3. generacija digitalnih raunala (19641975) realizirana su integriranim sklopovima malog i

4. generacija digitalnih raunala (od 1975.) Prava ekspanzija procesora u jednom

5. generacija digitalnih raunala

obino se tu ubrajaju paralelna raunala s posebnim

Arhitektura i organizacija digitalnog raunala

Arhitektura i organizacija digitalnog raunala

Gordon Moore, suosniva Intela

Arhitektura i organizacija digitalnog raunala

Isjeak iz Intelove porodice procesora

Arhitektura i organizacija digitalnog raunala

Razvoj raunalnog sustava

Razvoj raunalnog sustava najbolje ilustrira odnos cijene kotanja

Arhitektura i organizacija digitalnog raunala

Arhitektura i organizacija digitalnog raunala

Dijelovi raunala su povezani pomou posebne skupine vodia koji se nazivaju

Sabirnica podataka (engl. Data Bus)

Adresna sabirnica (engl. Address Bus)

Nadzorno-upravljaka sabirnica (engl. Control Bus)

Arhitektura i organizacija digitalnog raunala

Arhitektura i organizacija digitalnog raunala

irina podatkovne sabirnice podataka (npr. 32 bita, 64 bita) utie

Ukoliko je irina podatkovne sabirnice npr. 32-bita onda je u jednom

Ukoliko je irina podatkovne sabirnice npr. 64-bita onda je u jednom

irina adresne sabirnice podataka (npr. 32 bita, 36 bita) utie na

Arhitektura i organizacija digitalnog raunala

Arhitektura i organizacija digitalnog raunala

Ciklus izvoenja operacije

Arhitektura i organizacija digitalnog raunala