Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Chapitre 1 : Les Circuits Combinatoires
Introduction
Les circuits logiques sont la base de tout matriel lectronique, en particulier les ordinateurs. Nous
ne pouvons pas comprendre la structure ni le fonctionnement dune machine lectronique sans comprendre
le fonctionnement de ses circuits logiques de base.
Il existe deux types de circuits logiques :
- Circuits logiques combinatoires
- Circuits logiques squentiels
1.1 Dfinition dun circuit logique combinatoire
Un circuit combinatoire est un circuit numrique dont les sorties dpendent uniquement des entres.
Il est constitu de portes logiques, elles reoivent des signaux appliqus en entre et produisent des
signaux en sortie.
Ainsi, une information binaire transmise en entre est transforme en une autre information demande en
sortie. Cela permet de schmatiser un circuit combinatoire comme suit :
Variables
dentre

Circuit
Combinatoire

Variables
de sortie

Cest possible dutiliser des circuits combinatoires pour raliser dautres circuits plus complexes.
1.2 Exemple de Circuits Combinatoire
- Demi-Additionneur
- Additionneur complet
- Comparateur
- Multiplexeur
- Dmultiplexeur
- Encodeur
- Dcodeur

Rdige par Mme TOUIL

Page 1

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

1.3 Additionneur et Demi-Additionneur
Un Additionneur est un circuit combinatoire qui est un lment fondamental de toute unit de
traitement, son rle est dadditionner des bits.
Laddition de deux nombres binaires saccomplit en additionnant les bits de mme rang en
commenant par les bits les moins forts en allant vers ceux des rangs les plus forts.
a- Demi-Additionneur
Un tel circuit doit prsenter :
Des entres (les nombres additionner en binaire).
Une sortie (rsultat).
Une retenue.
Laddition de deux nombres dun bit nous donne le circuit appel demi-additionneur :
Sa table de vrit est :
A
0
0
1
1

B
0
1
0
1

S
0
1
1
0

R
0
0
0
1

O S est la somme et R est la retenue

Avec
et
Logigramme :

b- Additionneur Complet
En binaire lorsque on fait une addition, il faut tenir en compte de la retenue entrante
- Ladditionneur complet un bit possde 3 entres :

: le premier nombre sur un bit.

: le deuxime nombre sur un bit.

: la retenue entrante sur un bit.

- Il possde deux sorties :

: la somme.
Rdige par Mme TOUIL

Page 2

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

: la retenue sortante

Sa table de vrit :

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

0
0
0
1
0
1
1
1

Logigramme :
ai

bi
Si

Ri-1

Ri

Rdige par Mme TOUIL

Page 3

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

1.4 Comparateur
Un comparateur est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B.
a- Comparateur sur 1 bit
-

Il possde 2 entres :
A : sur 1 bit.
B : sur 1 bit.
Il possde 3 sorties :
Fe : galit (A=B).
Fi : infrieur (A<B)
Fs : suprieur (A>B).

Sa table de vrit :
A B
0 0
0 1
1 0
1 1

Fi
0
1
0
0

Fe
1
0
0
1

Fs
0
0
1
0

Logigramme :

Rdige par Mme TOUIL

Page 4

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

b- Comparateur sur 2 bits
Il permet de faire la comparaison entre deux nombres A(A1A0) et B(B1B0) chacun sur deux bits.
Sa table de vrit :
A1 A0 B1 B0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1

Fi
0
1
1
1
0
0
1
1
0
0
0
1
0
0
0
0

Fe
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1

Fs
0
0
0
0
1
0
0
0
1
1
0
0
1
1
1
0

Sachant que les sorties dun comparateur 1 bit sont les suivantes :

Donc les sorties dun comparateur 2 bits sont comme suit :

Rdige par Mme TOUIL

Page 5

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

c- Comparateur 2 bits avec des entres de mise en cascade

On remarque que :
- Si A2 > B2 alors A > B
- Si A2 < B2 alors A < B
- Par contre si A2=B2 alors il faut tenir compte du rsultat de la comparaison des bits du rang
faible.
- Pour cela, on rajoute au comparateur des entres qui nous indiquent le rsultat de la
comparaison prcdente.
- Ces entres sont appeles des entres de mise en cascade.
- Il va avoir une entre de suprieur, une entre dinfrieur et une entre dgalit
Le schma gnral dun tel comparateur est :
A

Ecs
Ece
Eci

Comparateur

Fs

Rdige par Mme TOUIL

Fe

Fi

Page 6

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Si on veut raliser un comparateur 2bits avec 2 comparateur 1 bit avec des entres mises en cascade :
La table de vrit correspondante est :
A1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

A0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

B1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Ecs
0
0
X
X
1
0
X
X
X
X
0
0
X
X
1
0

Ece
1
0
X
X
0
1
X
X
X
X
1
0
X
X
0
1

Eci
0
1
X
X
0
0
X
X
X
X
0
1
X
X
0
0

Fs
0
0
0
0
1
0
0
0
1
1
0
0
1
1
1
0

Fe
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1

Fi
0
1
1
1
0
0
1
1
0
0
0
1
0
0
0
0

A1=B1 et A0=B0
A1=B1 et A0<B0
A1<B1 A<B
A1=B1 et A0>B0
A1=B1 et A0=B0
A1<B1 A<B
A1>B1 A>B
A1=B1 et A0=B0
A1=B1 et A0<B0
A1>B1 A>B
A1=B1 et A0>B0
A1=B1 et A0=B0

Fs=1 si (A1>B1)ou (A1=B1 et A0>B0) or la fonction de sortie de A0>B0 est Ecs=1

Fi=1 si (A1<B1)ou(A1=B1 et A0<B0) or la fonction de sortie de A0<B0 est Eci=1
Fe=1 si (A1=B1 et A0=B0) or la fonction de sortie de A0=B0 est Ece=1
Les entres en cascade Ecs, Ece et Eci sont des sorties dun comparateur 1 bit des bits du rang faible.

A1

B1

Comparateur

A0

B0

Comparateur
Fs0 Fe0 Fi0

Fs1
Rdige par Mme TOUIL

Fe1

Fi1
Page 7

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

1.5 Multiplexeur
Dfinition : le multiplexage consiste envoyer sur une mme ligne de transmission des informations
provenant de sources diffrentes. Exemple : ligne tlphonique
Principe : Un multiplexeur (MUX) est gnralement un circuit constitu dun ou plusieurs qui reoit N
entres et transmet par sa sortie une de ses entres au choix. Pour slectionner cette entre le
multiplexeur reoit une adresse code. On pourra de plus trouver une entre de validation.
Un multiplexeur dispose de :
2n entrs.
1 sortie.
N lignes de slections (dadresse)
1 validation.
a- Multiplexeur 2x1
Ce multiplexeur dispose de :
21 entres E1 et E0
1 sortie S
1 ligne de commande ou de slection C
1 validation V
E1

E0

MUX 2x1

Sa table de vrit :
V
1
1
0

C
0
1
X

S
E0
E1
0

MUX non valid

Sa fonction de sortie est :

Rdige par Mme TOUIL

Page 8

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Logigramme :

b- Multiplexeur 4x1

Ce multiplexeur 4 entres, appel aussi MUX 4x1

Ce multiplexeur dispose de :

4 entres de donnes E0, E1, E2 et E3

2 entres dadresses A0 et A1
1 sortie S
1 entre de validation V.

Le multiplexeur consiste envoyer sur une mme ligne de transmission des informations provenant des
sources differentes.
S=E0 si A0=0 et A1=0 et V=1
S=E1 si A0=1 et A1=0 et V=1
S=E2 si A0=0 et A1=1 et V=1
S=E3 si A0=1 et A1=1 et V=1

Rdige par Mme TOUIL

Page 9

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Sa table de fonctionnement est la suivante :
V

A1

A0

E0

E1

E2

E3

MUX non valid

Equation de S :

Les lignes dadresse (de slction ou de commande ) determinent quelle entre se retrouve en sortie ; de ce
faite, on dira quun multiplexeur est un slcteur de donnes .
Exercice : verifier que le Multiplexeur 4x1 peut etre obtenu par 3 Multiplexeur 2x1.
Solution :
Prenons lequation de sortie du MUX 4x1 en le supposant valide :

Or :
commande.
De mme pour :
de commande.

est un MUX 2x1 avec E0 et E1 comme etant les entres, A0 la ligne de

est un MUX 2x1 avec E2 et E3 comme etant les entres, A0 la ligne
E3

Circuit :

A0

A1

E2

E1

MUX 2X1

E0

MUX 2X1

MUX 2X1

Rdige par Mme TOUIL

Page 10

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

c- Multiplexeur 8X1 (MUX 8x1)
Ce multiplexeur dispose de :

23 = 8 entres de donnes E0, E1, E2,E3,E4,E5,E6 et E7

3 entres dadresses A0 , A1 et A2
1 sortie S
1 entre de validation V.

Sa table de fonctionnement est :

V

A2 A1 A0

E0

E1

E2

E3

E4

E5

E6

E7

MUX non valid

Execice 1 : verifier quon peut obtenir un MUX 8x1 en utilisant 2 MUX 4x1 et 1 MUX 2x1
Solution : prenons lexpression algbrique S dun MUX 8x1

Rdige par Mme TOUIL

Page 11

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

E7 E6

E5 E4

E3 E2

E1 E0

A0
A1

A2

MUX 4x1

MUX 4x1

MUX 2x1

Exercice 2:
Raliser un additionneur complet 1 bit avec des multiplexeur 8x1.
d- Mulriplexeur 16x1
Ce multiplexeur dispose de :
24=16 entres de donnes E0, E1,, E14, E15.
4 entres dadresses A0, A1, A2, A3
1 sortie S.
1 entres de validation
1.6 Dmultiplexeur
Il joue le rle inverse dun multiplexeur , il permet de faire passer une information dans lune dessortes
selon les valeurs des entres de commandes.
Il possde :
Une seule entre
2n sorties.
n entres de selections ( commandes)
a- Dmultiplexeur 1x2
Appel aussi DMUX 1x2.
Ce DMUX possede :
1 entre E
2 sorties S0 et S1
1 ligne de commande C
1 entre de validation
Rdige par Mme TOUIL

Page 12

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

E

DMUX 2x1

S1

S0

S1
0
E
0

DMUX non valid

Sa table de vrit :
V
1
1
0

C
0
1
X

S0
E
0
0

Sa fonction de sortie est :

b- Dmultiplexeur 4x1
Un Dmultiplexeur 4 sorties, appel aussi DMUX 4x1

Ce dmultiplexeur possde :
1 seule entre.
1 entre de validation.
4 sorties
2 entres de commandes.
Le dmultiplexage consiste rpartir sur plusieurs lignes des informations qui arrivent en srie sur une
mme ligne.
S0=E si A0=0 et A1=0 et V=1
S1=E si A0=1 et A1=0 et V=1
S2=E si A0=0 et A1=1 et V=1
S3=E si A0=1 et A1=1 et V=1
Rdige par Mme TOUIL

Page 13

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Sa table de fonctionnement est :
V
1
1
1
1
0

A1
0
0
1
1
X

A0
0
1
0
1
X

S0
E
0
0
0
0

S1
0
E
0
0
0

S2
0
0
E
0
0

S3
0
0
0
E
0

DMUX non valid

Les quations de sorties :

c- Demultiplexeur 1x8
Est un demultiplexeur 8 sorties
V

DMUX 1x8

S0
S1
S2
S3
S4
S5
S6
S7

A0
A1
A2

Ce multiplexeur possede :
1 entre de donnes E,
3 lignes dadresse (de slction ou de commande) A0, A1 et A2,
1 ligne de validation V et
8 sorties S0, S1, S2, S3, S4, S5, S6 et S7

Rdige par Mme TOUIL

Page 14

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

1.7 Dcodeur
Dfinition 1 : Cest un circuit logique comportant n entres et 2n sorties. Lorsque le signal de validation est actif,
seule la sortie dont le numro correspond la valeur binaire affiche sur lentre est active. Toutes les autres sont
inactives.

Dfinition 2 : Un dcodeur est circuit combinatoire qui traduit linformation binaire presente sur n lignes
dentres et lutilise pour mettre letat 1 lune et seulement de ses 2n lignes de sortie. Un dcodeur est
dit de type n vers 2n.
Dfinition 2 : Cest un circuit logique comportant n entres et 2n sorties. Lorsque le signal de validation
est actif, seule la sortie dont le numro correspond la valeur binaire affiche sur lentre est active.
Toutes les autres sont inactives.
Exemple :
Nous pouvons citer le clavier dune porte automatique
Le dcodeur BCD/Afficheur 7 segments.
Le dcodeur est un circuit trs employ dans les microprocesseurs. Son rle est de slectionner entre
autres, une adresse prcise de mmoire parmi un lot important dadresses diffrentes.
Supposez quil faille aller chercher dans une mmoire dune capacit de 1024 mots, un mot donn situ
une adresse bien prcise. Il nest pas question dadresser les 1024 mots diffrents contenus dans la
mmoire. Cela ncessiterait 1024 fils. Pour rsoudre ce problme il ne faut relier le microprocesseur que
par 10 fils, car cest un mot de 10 bit qui permet dadresser 1024 places (210 = 1024). Il nous faudra alors
un dcodeurs 10 entres et 1024 sorties
a- Dcodeur 2 vers 4 ou 1 parmi 4
Ce dcodeur possde :
2 entres A et B
4 sorties D0, D1, D2, D3
V
A
Dcodeur
B

Rdige par Mme TOUIL

D0
D1
D2
D4

Page 15

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Sa table de vrit :
V
A
0
x
1
0
1
0
1
1
1
1

B
x
0
1
0
1

D0
0
1
0
0
0

D1
0
0
1
0
0

D2
0
0
0
1
0

D3
0
0
0
0
1

Les quations de sortie :

Logigramme

b- Dcodeur 3 vers 8 ou 1 parmi 8

Ce dcodeur possde :
3 entres A, B et C
8 sorties D0, D1, D2, D3, D4, D5, D6, D7
V
D0
D1

A
B
C

Rdige par Mme TOUIL

Dcodeur
D7

Page 16

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Table de vrit :
V
A
B
0
X
X
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1

C
X
0
1
0
1
0
1
0
1

D0
0
1
0
0
0
0
0
0
0

D1
0
0
1
0
0
0
0
0
0

D2
0
0
0
1
0
0
0
0
0

D3
0
0
0
0
1
0
0
0
0

D4
0
0
0
0
0
1
0
0
0

D5
0
0
0
0
0
0
1
0
0

D6
0
0
0
0
0
0
0
1
0

D7
0
0
0
0
0
0
0
0
1

Ses equations de sortie :

1-8 Codeur (ou lencodeur)

Le codeur ralise la fonction inverse du dcodeur, c'est--dire une entre active (etat 1), parmi les
n
2 entres, il fait correspondre en sortie un code sur n lignes (bits).
Un encodeur est systme qui comporte N lignes dentr et n lignes de sorties. Lorsquune des lignes dentr est
activit lencodeur fournit en sortie un mot de n bit correspondant au codage de linformation identifi par la ligne
active.

a- Codeur lmentaire 2bits : 4 vers 2 ou bien 42

Il possede :
4 entres
1 ligne de validation
2 sorties
V
D0
D1
D2
D4

Rdige par Mme TOUIL

Codeur

A
B

Page 17

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Table de vrit
V
0
1
1
1
1

D0
0
1
0
0
0

D1
0
0
1
0
0

D2
0
0
0
1
0

D3
0
0
0
0
1

A
X
0
0
1
1

B
X
0
1
0
1

Les quations de sortie :

A=D2+D3 ; B=D1+D3
Logigramme :

les lignes dentres (D0 D3) sont toujours ltat 0 sauf une dentre elles (etat 1), les sorties (A,B) dont
sont toujours ltat 0 sauf si une entre (autre que D0) est active.
b- Codeur 3 bits : 8 vers 3 ou bien 83

D0
D1
D7

Rdige par Mme TOUIL

Codeur

A
B
C

Page 18

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

Table de vrit :
V D0
0
0
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0

D1
0
0
1
0
0
0
0
0
0

D2
0
0
0
1
0
0
0
0
0

D3
0
0
0
0
1
0
0
0
0

D4
0
0
0
0
0
1
0
0
0

D5
0
0
0
0
0
0
1
0
0

D6
0
0
0
0
0
0
0
1
0

D7
0
0
0
0
0
0
0
0
1

A
X
0
0
0
0
1
1
1
1

B
X
0
0
1
1
0
0
1
1

C
X
0
1
0
1
0
1
0
1

Les quations de sortie :

A= D4+D5+D6+D7
B=D2+D3+D6+D7
C=D1+D3+D5+D7
c- Transcodeur
Definition : Un transcodeur est un circuit combinatoire qui permet de faire passer une information
crite dans le code C1 sur n lignes un autre code C2 sur n lignes.
les deux plus importantes applications des transactions sont : le conversion de code et laffiichage par
segment.
Exemple : conversion de code : transcodeur Gray- Binaire
Pour passer dun code un autre, on utilisera un convertisseur de code.
Cherchons le circuit dun transcodeur qui permet de convertir le code Gray 3 bits en code binaire.
La table de conversion Gray-Binaire est donne par le tableau suivant :
Gray
G2 G1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
Rdige par Mme TOUIL

G0
0
1
0
1
0
1
0
1

Binaire
B2 B1
0
0
0
0
0
1
0
1
1
1
1
1
1
0
1
0

B0
0
1
1
0
1
0
0
1
Page 19

Ministre de lEnseignement Suprieur et de la Recherche Scientifique

Universit Alger 1

Facult des sciences

Dpartement Mathmatiques Informatique

On utilisera le tableau de Karnaugh pour obtenir lexpression logique simplifie de Bi

Expression de
G1G0
G2
0
1

B2
00

01

11

10

0
1

0
1

0
1

0
1

01

11

10

0
1

1
0

1
0

01

11

10

1
0

0
1

1
0

Expression de B1
G1G0 00
G2
0
0
1
1

Expression de B0
G1G0 00
G2
0
0
1
1

Logigramme

Rdige par Mme TOUIL

Page 20