Seminarski rad

Predmet: Raunarske arhitekture

Tema: Arhitektura Smartphone ureaja

Tim:
1. Hani Dana
Nosovi
2. Karkelja Adna
3. Terko Aja
Haselji
4. Zeevi Lejla

Profesor:
R. prof. dr. Novica
Asistent: Hana

Sarajevo, 17.05.2016.

SADRAJ

1.

UVOD....................................................................................................... 02

2.

SOC/SYSTEM-ON-A-CHIP...........................................................................03

3.

RAZLIKE IZMEU SOC-A I CPU-A...............................................................03

4.

PROCESORI.............................................................................................. 04

5.

ARM PROCESOR........................................................................................ 04

6.

ARM INSTRUKCIJSKI SET..........................................................................05

7.

MEMORIJA............................................................................................... 09

8.

KE.......................................................................................................... 10

10. ZAKLJUAK............................................................................................. 13
IZVORI........................................................................................................... 14

1. UVOD
Smartphone je mobilni telefon izgraen na mobilnom operativnom sistemu, sa
naprednijim raunarskim sposobnostima i mogunosti povezivanja.
Prvi pametni telefoni su bili kombinacija osobnih digitalnih asistenata (PDA- Personal
Digital Assistant) sa mobilnim telefonom. Kasniji modeli dodaju funkcionalnosti poput
pristupa internetu u realnom vremenu, itanje i ureivanje razliitih vrsta dokumenata, GPS
navigacije, funkcionalnosti media player-a i digitalnih kamera, te omoguuju itanje
elektronske pote sa posluitelja kompanije. Mnogi moderni pametni telefoni imaju
touchscreen displej visoke rezolucije i slue kao web preglednici koji prikazuju standardne
web stranice kao i mobilno-optimizirane stranice.
Pristup podacima velike brzine prua Wi-Fi, mobilni broadband, NFC i Bluetooth.
Sve ovo znatno olakava unos i pregled podataka te organizaciju i sinhronizaciju dnevnih
zadataka modernog ovjeka.
Mobilni operativni sistemi (OS) koriteni od strane modernih smartphone-a ukljuuju
Google-ov Android, Apple-ov iOS, Nokia-in Symbian, Ltd-ov BlackBerry 10, Samsung-ov
Bada, Microsoft-ov Windows Phone, Hewlett-Packardov webOS, te Linux-ove distribucije
poput Maemo and MeeGo. Takvi operativni sistemi mogu biti instalirani na mnogo razliitih
modela telefona i tipino svaki ureaj moe primiti vie softver update-a OS-a tokom svog
ivota.

Ilustracija 1. - Izgled unutarnje grae smartphone ureaja1

1Ilustracija preuzeta sa: "Smartphone." Scribd. N.p., n.d. Web. 17 May 2016. <https://www.scribd.com/doc/182081830/Smartphone>.

2. SOC/SYSTEM-ON-A-CHIP
Procesor predstavlja jednu od najznaajnijih komponenti smartphone-a s obzirom da
je isti zaduen za veinu radnji koje se odvijaju na njemu. Ipak, procesor sam za sebe ne ini
ureaj - za kompletan i ispravan rad ureaja potreban je i velik broj drugih ipova,
ukljuujui memoriju za pohranu podataka, audio ipove za kodiranje, tj. dekodiranje
muzike, grafiki koprocesor koji se koristi za prikaz grafikih elemenata i sl.
SoC predstavlja integraciju svih prethodno navedenih ipova u jednu konzistentnu
cjelinu, tanije jedan ip. Osim glavnog procesora, SoC objedinjuje elemente kao to su
GPU, memorija, USB kontroler, ipovi za upravljanje potronjom baterije, radio ipovi (2G,
3G, LTE, WiFi, Bluetooth, FM) i mnoge druge.2
Temeljna ideja SoC-a je da objedini sve komponente koje su vane za rad ureaja na
relativno maloj povrini to doprinosi smanjenju njegove veliine.

3. RAZLIKE IZMEU SOC-A I CPU-A

U prethodnom razmatranju smo spomenuli prednost SoC-a za veliinu ureaja, ali
pored toga, SoC znaajno pomae i smanjenju potronje energije.
U situaciji u kojoj SoC ne bi postojao, tj. ne bi bio u upotrebi, komponente bi se
nalazile razbacane po cijeloj duini ureaja, to bi rezultiralo potrebom da se izrade dui
vodovi koji bi povezivali komponente. Naravno, samim tim bi se poveala i disipacija
energije, te potronja baterije u konanici. Osim energije, veom integracijom komponenti
poveava se i brzina razmjene informacija meu njima, to pridonosi tome da korisnik ima
osjeaj da je ureaj bri.
Spomenimo i nezanemarivu komponentu - cijena. Upotreba SoC-a pri proizvodnji
smartphone-a drastino smanjuje trokove nabavke velikog broja razliitih komponenti (npr.
od razliitih proizvoaa). Time se znaajno eliminie postojanje npr. razlike u brzini izmeu
dva jednaka modela ureaja.
Govorei o ekonomskim prednostima upotrebe SoC-a, spomenimo jo i to da se
smanjuju trokovi hardverskog dizajniranja mobitela s obzirom da je proizvoaima znaajno
lake iskoristiti jedan gotovi SoC i ugraditi ga u novi smartphone, nego dizajnirati svaku
komponentu zasebno. Zakljuimo to da SoC osim to omoguuje niu cijenu ureaja, ini ih
znaajno manjim te omoguuje manju potronju baterije.
Istaknimo i negativne strane upotrebe SoC-a. Negativna strana SoC-a je nedostatak
fleksibilnosti (npr. kao to je poznato, u matinu plou PC-a jednostavno moemo ugraditi
nove komponente i/ili zamijeniti stare (procesor, grafika kartica, RAM memorija...)
Obzirom da su sve pomenute i njima sline komponente u smartphone ureajima integrisane
na jednom ipu, pomenuta fleksibilnost nije mogua.
2Pavlovi, Dejan. "Smartphone Procesori: 1. Dio Openito." Mobhr. Mob.hr, 26 Nov. 2012. Web. 17 May 2016. <http://mob.hr/smartphone-procesori-1-dioopcenito/>.

4. PROCESORI
Najznaajniji procenat mobilnih procesora koji se danas nalaze na tritu izraeni su
prema originalnom dizajnu tvrtke ARM. Podsjetimo se da je ARM 32-bitni mikroprocesor
(originalan dizajn kompanije Acorn Computers iz 1987. godine)3
Od tog vremena, brojne su kompanije implementirale ovaj u svoje ureaje (relativno
niska cijena licence ali i niska potronja energije).
Istaknimo i to da je kupovinom ARM licence, kupcu data mogunost dizajniranja u
potpunosti novog procesor koji e se zasnivati na otkupljenoj licenci. Pored pomenutog,
mogue je i koritenje nekih od ARM referentnih dizajna procesora (npr. ARMv7, ARM9,
ARM11, A8, A9, A15), pa tako kompanije koje proizvode smartphone ureaje mogu odabrati
neki od navedenih procesora i ukomponovati ga u SoC uz odabir ostalih komponenti (npr.
GPU i RAM memorija).

5. ARM PROCESOR
Mobilni ureaji su RISC ureaji. Ukratko, RISC koncept koristi manji i optimizirani
set instrukcija. Koriste load-store arhitekturu i pristup memoriji je ostvaren preko
specificiranih instrukcija, te aritmetiko logike instrukcije ne pristupaju memoriji direktno.
Generalno se koristi u ARM porodici.
ARM procesori su 32-bitni RISC procesori sa optimiziranom arhitekturom koja
minimizira broj tranzistora. Prednosti ovog jednostavnog dizajna su unapreenje energije i
topline, te smanjenje trokova. Koriste se u mobilnim ureajima. Arhitektura ARM procesora
podrava 32-bitni ARM i 16-bitni Thumb set instrukcija.
Najvie se upotrebljavaju dva tipa ARM procesora: ARM Cortex-A8 i ARM Cortex-A9
MPCore i oba koriste ARMv7 arhitekturu, na kojoj je i zasnovana veina dananjih
procesora.
Ukratko, Cortex-A8 se nalazi u jednojezgrenoj implementaciji i mogu se pronai
unutar SoC kao to su Samsungove SP5C serije (Exynos 3xxx).
Cortex-A9 je multi-core CPU i odlikuju ga dvije do etiri jezgre. Predstavlja noviju
implementaciju, pa je samim tim i bri od A8. 4 Cortex-A9 je zastupljen unutar Apple5 i
Samsung Exynos 4xxx serije, a njegovi moderni predstavnici su Iphone 4s i Samsung Galaxy
S2 sa dual Cortex-A9. Upotrebom pomenutih procesora, i njihovim kombinovanjem sa 1GB
RAM-a, pametni telefoni su ve u tom periodu doli na zavidnu razinu.
ARM Cortex-A8 ima protonu strukturu koja ima 13 faza. Mogunost izvravanja
dvije data-processing instrukcije istovremeno je doprinijelo do toga da se povea broj
3Schiesser, Tim. "Guide to Smartphone Hardware: Processors." Neowin. Neowin LLC, 12 Feb. 2012. Web. 17 May 2016. <http://www.neowin.net/news/guideto-smartphone-hardware-17-processors>.

4Singh, Mahendra Pratap, and Manoj Kumar Jain. "Evolution of Processor Architecture in Mobile Phones." Cite Seer X. The Pennsylvania State University,
n.d. Web. <http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.677.26&rep=rep1&type=pdf>.

potencijalnih instrukcija koje se izvre po ciklusu. Protone strukture koje imaju duplu
aritmetiko-logiku jedinicu su simetrine. Obino se ove dvije ALU oznaavaju respektivno
sa ALU 0 i ALU 1. Cortex-A8 procesor takoer posjeduje i jedinicu za mnoenje, kao i loadstore.5
U kasnijem periodu, na tritu se pojavljuje ARMov Cortex-A15 MPCore procesor sa out-oforder superskalarnim pipeline-om koji radi na do 2,5 GHz. Pomenuti procesor je za oko 40%
bri od Cortex-A9 CPU.6 Ve se koristi na ureajima poput Samsung Chromebook Series 3 i
Nexus 10.
6. ARM INSTRUKCIJSKI SET
ARM ima 6 naina rada7 (eng. operating modes):
1. User - mode bez privilegija, pod ovim mode-om se izvrava veina taskova;
2. FIQ - mode koji se aktivira kad se desi visoko prioritetni (high priority) interrupt;
3. IRQ - mode koji se aktivira kad se desi nisko prioritetni (low priority) interrupt;
4. Supervisor - mode pod kojim se izvravaju Reset, kao i Software Interrupt instrukcije;
5. Abort - koristi se za upravljanje zloupotreba pri pristupanju memoriji;
6. Undef - koristi se za upravljanje nedefinisanim instrukcijama.
etvrta verzija ARM arhitekture posjeduje jo 1 mode - System mode tj. privilegovani
nain rada koji koristi iste registre kao i User mode.
ARM ima ukupno 37 32-bitnih registara od kojih je 30 registara ope namjene, a ostalih
7 registara su: program counter, registar sa trenutnim statusom programa i 5 registara sa
spaenim statusom programa.8 Oni su organizovani u nekoliko bankova pri emu pristupnim
bankom upravlja 'processor' nain rada.
Svaki mode moe da pristupi: registrima r0-r12, r13(stack pointeru) i r14(link registru),
r15(program counter-u), cpsr (current program status register, odnosno registru sa trenutnim
statusom programa).9 Privilegovani mode-ovi mogu da pristupe spsr (saved program status
register, odnosno odreenom registru sa spaenim statusom programa).

Architecture and Implementation of the ARM Cortex-A8 Microprocessor. Web <http://www.design-reuse.com/articles/11580/architecture-andimplementation-of-the-arm-cortex-a8-microprocessor.html>

6Singh, Mahendra Pratap, and Manoj Kumar Jain. "Evolution of Processor Architecture in Mobile Phones." Cite Seer X. The Pennsylvania State University,
n.d. Web. <http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.677.26&rep=rep1&type=pdf>.

7Machines, Advanced Risc. "The ARM Instruction Set." ARM University Program - V1.0 (n.d.): n. pag. SimpleMachines. Web. 13 May 2016.
8Schiesser, Tim. "Guide to Smartphone Hardware: Processors." Neowin. Neowin LLC, 12 Feb. 2012. Web. 17 May 2016. <http://www.neowin.net/news/guideto-smartphone-hardware-17-processors>.

9IBID.

Ilustracija 2. - Registri ARM procesora10

Sve instrukcije mogu da pristupe registrima r0-r14 direktno. Veina instrukcija mogu
da pristupe program counter-u.

Ilustracija 3. - Izgled registara sa statusom programa11

NZCV su flagovi koji oznaavaju respektivno:

- N: rezultat iz ALU-a je negativan;
- Z: rezultat iz ALU-a je jednak nuli (zero);
- C: dolo je do prenosa (carry);
- V: dolo je do prekoraenja (overflow).
Biti od 0 do 4 slue da se prikae mode u kojem procesor radi. Kad je bit I = 1, onemoguava
se IRQ, a kada je bit F = 1 onemoguava se FIQ.
Biti T su karakteristini za etvrtu verziju ARM arhitekture i znae sljedee:
- T = 0, procesor je u ARM state;
- T = 1, procesor je u thumb state.

10Ilustracija preuzeta sa: Machines, Advanced Risc. "The ARM Instruction Set." ARM University Program - V1.0 (n.d.): n. pag. SimpleMachines. Web. 13
May 2016.

11IBID

6.1.

Thumb state

Prethodno je istaknuto da su ARM procesori RISC procesori. Iako je ubrzano

izvravanje nekog programa u odnosu na CISC procesore, cijena koju plaaju RISC
procesori je koritenje vie memorije od CISC procesora, za smijetanje istog programa.
Kako bi se smanjila potreba za dodatnom memorijom, kreiran je poseban skup
instrukcija - Thumb skup instrukcija, kao opcija za RISC procesore. Najpoznatiji ip sa ovim
skupom instrukcija je ARM7TDMI.
Thumb set instrukcija se sastoji od 16-bitnih instrukcija koje slue kao kompaktna
zamjena za 32-bitne instrukcije, koje se inae koriste u ARM procesorima. 12 Istaknimo da
nisu sve 32-bitne instrukcije dostupne u Thumb setu instrukcija (npr. ne postoji nain da se
koristei Thumb set instrukcija pristupi statusnom registru).
U sutini, ne postoje 2 seta instrukcija, ve samo 32-bitni set instrukcija. Procesor,
kada koristi Thumb set instrukcija, nakon to dohvati instrukciju (fetch), jednostavno je
proiri da bi dobio njen 32-bitni ekvivalent. Razlika izmeu ova dva ekvivalentna seta
instrukcija je u dohvaanju i interpretaciji instrukcija, koje se obavljaju prije execution faze
(izvravanja). Ovo proirivanje se obavlja uz pomo posebnog hardvera koji se nalazi na ipu
i to ne usporava izvravanje, a tedi memoriju.

Ilustracija 4. - Pristup registrima: ARM state (lijevo) i THUMB state (desno) 13

12Lemieux, Joe. "Introduction to ARM Thumb." Embedded - Cracking the Code to Systems Development. UBM Communities, 24 Sept. 2003. Web. 13 May
2016.

Na ilustraciji iznad, vidi se kojim registrima moe da se pristupi, kada procesor radi u ARM
state (lijevo), a kojim kada procesor radi u Thumb state (desno).
Ipak, najvea razlika je vezana za SP (stack pointer) registar. Thumb state posjeduje
nekoliko posebnih instrukcija, kao to su PUSH i POP koje ne postoje u ARM state-u.
Postoji nekoliko naina da se ue ili napusti Thumb state, a neki od njih su Branch i
Exchange instrukcije (BX instrukcije), Branch, Link i Exchange (BLX instrukcije) ako se
koristi verzija 5 ARM arhitekture. Prilikom grananja, provjerava se najmanje znaajan bit
destinacijske adrese. Ako je LSB = 1 kad se grana, a bio je aktivan ARM state, prelazi se u
Thumb state, prije nego se nastavi izvravanje sa nove adrese. Ako je LSB = 0, prilikom
grananja, prelazi se u ARM state. Ukoliko doe do nekog izuzetka, procesor nastavlja
izvravanje u ARM state-u, bez obzira na state prije izuzetka.

Ilustracija 5. - Instrukcija grananja ARM seta instrukcija14

Data processing instrukcije obavljaju:

-

aritmetike operacije (sabiranje, oduzimanje - verzije sa prenosom i bez prenosa);

operacije poreenja (jedini efekat ovih instrukcija je update-ovanje flagova);
logike operacije;
operacije koje vre premjetanje podataka izmeu registara.

7. MEMORIJA
RAM je jedna od kritinih komponenti smartphone-a. Bez njega, ureaj ne bi bio u
mogunosti da izvrava osnovne zadatke zbog toga to bi pristup podacima bio spor. RAM
koji se koristi u mobilnim ureajima je tehniki DRAM. Nalazi se na vrhu SoC (System-onChip) to doputa SoC direktni pristup RAM-u i blizina mu doputa manje zagrijavanja i
manju potronju energije.15
Dok veina generacija PC-a koristi treu verziju DDR SDRAM (DDR3), SoC
mobilnih ureaja koristi uglavnom LPDDR2 (LP - low power). Mobile DDR ili LPDDR je
13Ilustracija preuzeta sa Lemieux, Joe. "Introduction to ARM Thumb." Embedded - Cracking the Code to Systems Development. UBM Communities, 24
Sept. 2003. Web. 13 May 2016.

14Ilustracija preuzeta sa Lemieux, Joe. "Introduction to ARM Thumb." Embedded - Cracking the Code to Systems Development. UBM Communities, 24
Sept. 2003. Web. 13 May 2016.

15Schiesser, Tim. "Guide to Smartphone Hardware: Memory and Storage."Neowin. Neowin LLC, 12 Mar. 2012. Web. 17 May 2016.
<http://www.neowin.net/news/guide-to-smartphone-hardware-37-memory-and-storage>

tip sinhronog DRAM-a sa dvostrukom brzinom prenosa podataka, za mobilne ureaje. U

svakoj narednoj generaciji LPDDR-a udvostruava se fetch size i eksterna brzina prenosa.
LPDDR2 DRAM16 je jedna od najpopularnijih memorija koje se koriste u smartphoneima, tabletima i ostalim mobilnim ureajima. LPDDR2 ima frekvenciju sata izmeu 10 i 533
MHZ, brzina prenosa podataka se kree od 20 Mbps do 1066 Mbps (per I/O). Voltaa
napajanja iznosi 1.2 V.
to se tie ROM-a, neki ureaji, kao to je Samsung Galaxy S, imaju multi-ROM setup. Jedan memorijski ip je manji, sa oko 512 MB, ali bri i pohranjuje glavne sistemske
fajlove, ke i podatke aplikacija u zasebne particije. Drugi ip je sporiji, vei i inae sa 1-2
GB particije korisnikih podataka.17
Drugi ureaji, kao to je Apple Iphone 4S i Motorola Droid Razr, preferiraju jedan ip
za pohranjivanje koji se nalazi izmeu dva ipa koritena u multi-chip set-up. Performanse
ovih ipova su bolje nego to bi bile ostvarene sa eksternim microSD karticama jer su ipovi
direktno spojeni sa ploom ureaja.
8. KE
Ke memorija je brza priruna memorija koja privremeno skladiti instrukcije i
podatke koje upotrebljava procesor. Ke dosta ubrzava rad aplikacija, kao i pristup
informacijama jer se ne mora gubiti vrijeme na itanje iz glavne memorije. Dakle, aplikacija
obino koristi ke kao unaprijed pripremljenu i odraenu operaciju koja je spremna na
upotrebu.
Ke memorija ima nekoliko razina, pri emu ARM procesori koje uglavnom koriste
mobilni ureaju obino imaju male L1 spremnike i malo ili nimalo L2 / L3. razine.18
L1 razina je primarni ke koji je ugraen u mikroprocesor, i koristi se kao
predmemorija nedavno pristupljenim ili hitnim datotekama. Ostvaruje se uz pomo statinog
RAM-a sa izravnim pristupom koji se ne mora osvjeavati periodino. Dok ima struje, on
zadrava podatke.
L2 je CPU ke memorija koju nekada nazivamo i vanjskim spremnikom. Ona prua
potrebne informacije pohranjene na procesoru, da ne bi dolo do prekida ili kanjenja. L3
nivo poveava brzinu komunikacije izmeu procesora i radne memorije.
Uglavnom, svaka CPU jezgra ima vlastitu ke memoriju a pravila koherentnosti su
definirana CPU arhitekturom.

16"LPDDR2 SDRAM." Integrated Silicon Solution Inc. Integrated Silicon Solution Inc., n.d. Web. 17 May 2016. <http://www.issi.com/US/product-dramlpddr2.shtml>.

17Schiesser, Tim. "Guide to Smartphone Hardware: Memory and Storage."Neowin. Neowin LLC, 12 Mar. 2012. Web. 17 May 2016.
<http://www.neowin.net/news/guide-to-smartphone-hardware-37-memory-and-storage>

18Objanjenje za razine ke memorije: McLachlan, Peter. "Smartphones - Native Cache." Mobify. N.p., 13 May 2013. Web. 17 May 2016.
<http://dev.mobify.com/blog/smartphone-localstorage-outperforms-browser-cache/>.

Ilustracija 6. - Poreenje nivoa ke memorije ARM i x86 procesora 19

Napomenimo to da smartphone ureaji koriste ke samo kada je to potrebno, da ne bi

umanjili performanse ureaja pri brem pristupu eljenim podacima.
9. IMPLEMENTACIJA ARM PROCESORA U SMARTPHONE UREAJIMA
Tritem procesora dominirala su etiri istaknute kompanije od kojih svaka nudi svoju
implementaciju ARM arhitekture. Texas Instruments je bio jedan od pokretaa ove dinamine
industrije, ali se povukao sa trita. Preostale tri vane kompanije na tritu su:20
1. Qualcomm amerika kompanija poznata tritu po svojim Snapdragon SOC-u
2. NVIDIA kompanija koja se na smartphone tritu pojavila 2008. godine, ali koja je
postala znaajniji faktor na ovom tritu 2010. godine predstavljanjem Tegra2
platforme
3. Samsung
Osim ve pomenutih kompanija koje implementiraju ARM arhitekture, svakako treba
spomenuti i najpoznatijeg proizvoaa procesora za raunare Intel. Intel se prije nekoliko
godina pridruio smartphone svijetu. Njegov utjecaj postao je zapaen i znaajan nakon
predstavljanja Medfield platforme.

19Ilustracija preuzeta sa: McLachlan, Peter. "Smartphones - Native Cache." Mobify. N.p., 13 May 2013. Web. 17 May 2016.
<http://dev.mobify.com/blog/smartphone-localstorage-outperforms-browser-cache/>.

20Pavlovi, Dejan. "Smartphone Procesori: 1. Dio Openito." Mobhr. Mob.hr, 26 Nov. 2012. Web. 17 May 2016. <http://mob.hr/smartphone-procesori-1dio-opcenito/>.

9.1. Qualcomm
Izdvojit emo primjer Qualcomm procesora, budui da oni ne implementiraju ARM
arhitekturu onako kako to ostale kompanije rade. Qualcomm modificira originalni ARM
Cortex A8 i Cortex A15 dizajn za svoj Scorpion i Krait CPU. 21 Modifikacije su rezultirale
pomakom u brzini i arhitekturi.
U SoC su dodane fizike komponente koje izvravaju hardversko
kodiranje/dekodiranje HD videa, te je time i omogueno snimanje punog HD videa, bre
multimedijalne operacije i smanjenje potronje baterije.
Kako je i ranije istaknuto, Qualcomm je najpoznatiji po svojim Snapdragon SOC
(oznaeni kao S1-S4). Osim S serija, postoje i podserije u formatu od tri slova i etiri broja.
S1 i S2 su jednojezgreni SoC, sa Scorpion procesorima koji imaju frekvenciju rada u
rasponu do 1,5Gz. S1 se koristio u prvoj verziji Windows Phone-a, dok je S2, koji ima
snaniji grafiki procesor, koriten u ureajima poput HTC Desire HD, Desire S i prvoj
generaciji Sony Ericsson Xperia ureaja. S3 je dvojezgreni ip, sa jo boljom grafikom
podrkom, te ga prati i S4 koji mjesto glavnom procesoru daje Krait-u umjesto Scorpionu.22
Svaka od 4 Kraitove jezgre moe raditi na taktu od 2.5 GHz. Ovo sve rezultuje brom
LTE WiFi konekcijom, boljom rezolucijom i zvukovnim sistemom.

21Pavlovi, Dejan. "Smartphone Procesori: 2. Dio Qualcomm." MOB.hr. Mob.hr, 26 Nov. 2012. Web. 12 May 2016. <http://mob.hr/smartphone-procesori2-dio-qualcomm/>.

22Pavlovi, Dejan. "Smartphone Procesori: 2. Dio Qualcomm." MOB.hr. Mob.hr, 26 Nov. 2012. Web. 12 May 2016. <http://mob.hr/smartphone-procesori2-dio-qualcomm/>.

10. ZAKLJUAK

Moemo rei da smartphone ureaje oekuje evolucija u samom dizajnu, software-u.

Teko bi bilo predvidjeti da e se sama njegova struktura puno izmijeniti. Kao to smo mogli
vidjeti, kroz historiju se nije puno toga promijenilo to se tie njegove arhitekture. Koriste i
dalje ARM procesor uz njegovu nadogradnju i poboljanja vezana za brzinu, utedu energije i
sl.
Kompanije e nastaviti izbacivati nove verzije procesora i poboljavati hardver samog
ureaja sa integrisanim Wi-Fi, GPS, podrku za NFC, LTE mree, Bluetooth na ipu.
Trenutno, mobilni operativni sistemi poinju koristiti 64-bitnu arhitekturu ARM
procesora, koja teoretski nosi poveanja brzine, te poveanje efektivnosti hardvera i
softverskih aplikacija. No, veina tableta i smarthphone-a ne koriste 64-bitne procesore niti
imaju toliko snaan hardver da ga pokrenu.

IZVORI

1. Pavlovi, Dejan. "Smartphone Procesori: 2. Dio Qualcomm." MOB.hr. Mob.hr, 26

Nov. 2012. Web. 12 May 2016. <http://mob.hr/smartphone-procesori-2-dioqualcomm/>.
2. McLachlan, Peter. "Smartphones - Native Cache." Mobify. N.p., 13 May 2013. Web.
17 May 2016. http://dev.mobify.com/blog/smartphone-localstorage-outperformsbrowser-cache/.
3. LPDDR2 SDRAM." Integrated Silicon Solution Inc. Integrated Silicon Solution Inc.,
n.d. Web. 17 May 2016. <http://www.issi.com/US/product-dram-lpddr2.shtml>.
4. Schiesser, Tim. "Guide to Smartphone Hardware: Memory and Storage."Neowin.
Neowin
LLC,
12
Mar.
2012.
Web.
17
May
2016.
<http://www.neowin.net/news/guide-to-smartphone-hardware-37-memory-andstorage/>.
5. Machines, Advanced Risc. "The ARM Instruction Set." ARM University Program V1.0 (n.d.): n. pag. SimpleMachines. Web. 13 May 2016.
6. "Smartphone."
Scribd.
N.p.,
n.d.
Web.
<https://www.scribd.com/doc/182081830/Smartphone>.

17

May

2016.

7. Pavlovi, Dejan. "Smartphone Procesori: 1. Dio Openito." Mobhr. Mob.hr, 26 Nov.

2012. Web. 17 May 2016. <http://mob.hr/smartphone-procesori-1-dio-opcenito/>.
8. Schiesser, Tim. "Guide to Smartphone Hardware: Processors." Neowin. Neowin LLC,
12 Feb. 2012. Web. 17 May 2016. <http://www.neowin.net/news/guide-tosmartphone-hardware-17-processors>.
9. Singh, Mahendra Pratap, and Manoj Kumar Jain. "Evolution of Processor
Architecture in Mobile Phones." Cite Seer X. The Pennsylvania State University, n.d.
Web.
<http://citeseerx.ist.psu.edu/viewdoc/download?
doi=10.1.1.677.26&rep=rep1&type=pdf>.
10. Lemieux, Joe. "Introduction to ARM Thumb." Embedded - Cracking the Code to
Systems Development. UBM Communities, 24 Sept. 2003. Web. 13 May 2016.