Philips PDP 42pf7320 Ch-lc4.7

Colour Television Módulo
Manual SDI PDP

S37SD-YD02 (37-pol. SD v4)
S42SD-YD05, YD06, YD07 (42-pol. SD v2, v3, v4)
S42AX-XD02, YD01 (42-pol. HD v3, v4)
S50HW-XD03, XD04 (50-pol. HD v3, v4)
Conteúdo Página
1. Especi cações Técnicas, Conexões, e
Visão Geral do Chassis 2
2. Instruções de Segurança, Manutenção,
Avisos e Notas 15
3. Instruções de Uso 17
4. Instruções Mecânicas 18
5. Modos de Serviço, Códigos de Erro e Falhas 26
6. Diagrama em Blocos, Ponto de Teste e
Formas de Onda 40
7. Esquemas Elétricos e Layouts 51
8. Ajustes 52
9. Descrição de Circuitos e Lista Abreviações 70
Impresso no Brasil Sujeito a Alterações Todos os Direitos Reservados 4806 727 17323
Nov/2006
2 SDI_PDP
1. Especificações Técnicas, Conexões e Vista do Chassis

Índice deste capítulo: 1.1.1 37” SD v4
1.1 Vista PDP
1.2 Números Serial Etiqueta de tensão Etiqueta módulo do painel
Etiqueta com número de série
1.3 Vista do Chassis
Notas:
• As figuras podem variar devido as diferenças de modelos
• As especificações são indicativas (sujeito a alterações).
1.1 Vista PDP
Tabela 1-1 Vista PDP
PDP Tipo/Versão Nome do Modelo H x V Pixel

1 37” SD v4 S37SD-YD02 852 x 480
2 42” SD v2 S42SD-YD06 852 x 480
3 42” SD v3 S42SD-YD05 852 x 480
F_14991_049.eps
4 42” SD v4 S42SD-YD07 852 x 480 251005
5 42” HD v3 S42AX-XD02 1024 x 768

6 42” HD v4 S42AX-YD01 1024 x 768 Figura 1-1 Vista externa (37” SD v4)
7 50” HD v3 S50HW-XD03 1366 x 768
8 50” HD v4 S50HW-XD04 1366 x 768
Tabela 1-2 PDP x Vista do Chassis
Display tipo Modelo Chassis Chassis Manual #

37" SD v4 37PF9936/37 LC4.7U 3122 785 14742
37" SD v4 37PF9946/12 LC4.7E 3122 785 14722
37" SD v4 37PF9946/69 LC4.7A 3122 785 14761
42" SD v2 420P20/00 FM242 3122 785 14130
42" SD v2 42FD9925/01 FM242 3122 785 14130
42" SD v2 42FD9935/17 FM242 3122 785 14130
42" SD v2 42FD9935/93S FM242 3122 785 14130
42" SD v2 42FD9945/01 FM242 3122 785 14130
42" SD v2 42FD9953/17, /69, /93 FM242 3122 785 14130
42" SD v2 42HF9953/12Z FM24_AB 3122 785 13890
42" SD v2 42PF9936/37 FTP1.1U 3122 785 14381
42" SD v2 42PF9945/12 FTP1.1E 3122 785 14370
42" SD v2 42PF9945/69, /79, /98 FTP1.1U 3122 785 14381
42" SD v2 42PF9955/12 F21RE 3122 785 13890
Figura 1-2 Pontos do parafuso (37” SD v4)
42" SD v3 42PF9936D/37 LC4.7U 3122 785 14742
42" SD v3 42PF9946/12 LC4.7E 3122 785 14722
No Item Especificação 37” SD v4
42" SD v3 42PF9946/79, /93, /98 LC4.7A 3122 785 14761
42" SD v3 42PF9956/12 FTP2.2E 3122 785 14651 1 Pixel 852 (H) x 480 (V) pixels
42" SD v3 42PF9956/93 FTP2.2A 3122 785 14680 (1 pixel = 1 R,G,B célula)
42" SD v4 42PF7320/10 LC4.9E 3122 785 15431 2 Número da célula 2556 (H) x 480 (V)
42" SD v4 42PF7320/79, /98 LC4.9A 3122 785 15450
3 Intensidade do Pixel 0.960 mm (H) x 0.960 mm (V)
42" HD v3 42PF9966/37 FTP2.2U 3122 785 14662
42" HD v3 42PF9966/79, /93, /98 FTP2.2A 3122 785 14680 4 Intensidade da célula R 0.320 (H) mm
42" HD v3 42PF9976/37 FTP2.2U 3122 785 14662 0.960 (V) mm
42" HD v4 42HF7543/37 BP2.3HU 3122 785 15900 G 0.320 (H) mm
42" HD v4 42PF7320A/37 BP2.3U 3122 785 15541
0.960 (V) mm
42" HD v4 42PF7520D/10 LC4.9E_AB 3122 785 15670
42" HD v4 42PF9630/78 FTP2.4L 3122 785 15470 B 0.320 (H) mm
42" HD v4 42PF9630A/37 BP2.2U 3122 785 15541 0.960 (V) mm
42" HD v4 42PF9630A/96 BP2.2U 3122 785 15541 5 Tamanho display 817.92 (H) x 460.80 mm (V)
42" HD v4 42PF9966/79, /98 FTP2.4A 3122 785 15470
6 Tamanho da tela Diagonal 37" Plasma Colorido
50" HD v3 50PF9956/37 FTP2.2U 3122 785 14662
50" HD v3 50PF9966/12 FTP2.2E 3122 785 14651
Módulo Display
50" HD v3 50PF9966/37 FTP2.2U 3122 785 14662 7 Aspecto da tela 16:9
50" HD v3 50PF9966/69, /93 FTP2.2A 3122 785 14680 8 Cor do Display 16.77 milhão de cores
50" HD v4 50HF7543/37 BP2.3HU 3122 785 15900
50" HD v4 50PF7320/10 LC4.9E 3122 785 15431
9 Ângulo de visão Acima de 160 deg (ângulo c/50%
50" HD v4 50PF7320/79, /93, /98 LC4.9A 3122 785 15450 e maior brilho perpendicular
50" HD v4 50PF9630/78 LC4.9L 3122 785 15450 ao módulo PDP )
50" HD v4 50PF9630A/96 BP2.2U 3122 785 15541 10 Dimnesões 982 (L) x 582 (A) x 52.9 (P) mm
50" HD v4 50PF9830A/37 BP2.1U 3122 785 15541
11 Peso Módulo 1 Cerca de 15.5 kg
50" HD v4 50PF9966/79 FTP2.4A 3122 785 15470
50" HD v4 50PF9967D/10 FTP2.4E_AB 3122 785 15740 12 Recepção de transm. 60/50 Hz, LVDS
Frequência vertical
Video/Logic Interface
Na tabela acima o link é dado entre o Painel SDI Plasma Display
e o chassis do TV Philips (incl. o nº do manual do chassis).
SDI_PDP 3
1.1.2 42" SD v2 1.1.3 42" SD v3
Serial number Model label Voltage label Serial number label Model label Voltage label
Figura 1-5 Vista externa (42” SD v3)

Figura 1-3 Vista externa (42” SD v2)
el
onív
p
dis
sta
oe
a nã
d
ain
ura
fig
ta
Es
F_14991_035.eps
061005
Figura 1-4 Pontos do parafusos (42” SD v2) Figura 1-6 Pontos do parafusos (42” SD v3)
No Item Especificação 42” SD v2 No Item Especificação 42” SD v3

1 Pixel 852 (H) x 480 (V) pixels 1 Pixel 852 (H) x 480 (V) pixels
(1 pixel = 1 R,G,B células) (1 pixel = 1 R,G,B células)
2 Número das células 2556 (H) x 480 (V) 2 Número das células 2556 (H) x 480 (V)
3 Intensidade do Pixel 1.095 mm (H) x 1.110 mm (V) 3 Intensidade do Pixel 1.095 mm (H) x 1.110 mm (V)
4 Intensidade da Célula R 0.324 (H) mm 4 Intensidade da Célula R 0.365 (H) mm
1.110 (V) mm 1.110 (V) mm
G 0.365 (H) mm G 0.365 (H) mm
1.110 (V) mm 1.110 (V) mm
B 0.406 (H) mm B 0.365 (H) mm
1.110 (V) mm 1.110 (V) mm
5 Tamanho do Display 932.940 (H) x 532.800(V) mm 5 Tamanho do Display 932.940 (H) x 532.800(V) mm
6 Tamanho da Tela Diagonal 42" Plasma colorida 6 Tamanho da Tela Diagonal 42" Plasma colorida
Módulo Display Módulo Display
7 Aspecto da tela 16:9 7 Aspecto da tela 16:9
8 Cor do Display 16.77 milhão de cores 8 Cor do Display 16.77 milhão de cores
9 Ângulo de visão Acima de 160 deg (ângulo c/ 50% 9 Ângulo de visão Acima de 160 deg (ângulo c/ 50%
e maior brilho perpendicular e maior brilho perpendicular
no módulo PDP) no módulo PDP)
10 Dimensões 982 (L) x 582 (A) x 52.9 (P) mm 10 Dimensões 982 (L) x 582 (A) x 52.9 (P) mm
11 Peso Módulo 1 Cerca de16.6 kg 11 Peso Módulo 1 Cerca de16.6 kg
12 Recepção de transm. 60/50 Hz, LVDS 12 Recepção de transm. 60/50 Hz, LVDS
Frequência vertical Frequência vertical
Video/Logic Interface Video/Logic Interface
4 SDI_PDP
1.1.4 42" SD v4 1.1.5 42" HD v3
Etiqueta número de série Etiqueta Tensão Etiqueta módulo do Painel
Serial no. Etiqueta tensão
Etiqueta mod. painel
F_14991_003.eps
180705
Figura 1-7 Vista externa (42” SD v4) Figura 1-9 Vista Externa (42” HD v3)
F_14991_005.eps
180705
Figura 1-8 Pontos de parafusos (42” SD v4) Figura 1-10 Pontos de parafusos (42” HD v3)
Nº Item Especificação 42” SD v4 Nº Item Especificação 42” HD v3
1 Pixel 852(H) x 480 (V) pixels 1 Pixel 1024(H) x 768 (V) pixels
(1 pixel = R,G,B celulas) (1 pixel = R,G,B celulas)
2 Número de Celulas 2556 (H) x 480 (V) 2 Número de Celulas 3072 (H) x 768 (V)
3 Intensidade de Pixel 1.095 (H) mm x 1.110 (V) mm 3 Intensidade de Pixel 0.912 (H) mm x 0.693 (V) mm
4 Intensidade de Celula R 0.365 (H) mm x 4 Intensidade de Celula R 0.304 (H) mm x

1.110 (V) mm 0.693 (V) mm
G 0.365 (H) mm x G 0.304 (H) mm x
1.110 (V) mm 0.693 (V) mm
B 0.365 (H) mm x B 0.304 (H) mm x
1.110 (V) mm 0.693 (V) mm
5 Tamanho do Display 932.940 (H) x 532.800 (V) mm 5 Tamanho do Display 932.940 (H) x 532.800 (V) mm
6 Tamanho da Tela Diagonal 42” Plasma Colorido 6 Tamanho da Tela Diagonal 42” Plasma Colorido
7 Aspecto da Tela 16:9 7 Aspecto da Tela 16:9
9 Ângulo de visão Acima de 160 deg (ângulo c/50% 9 Ângulo de visão Acima de 160 deg (ângulo c/50%
maior brilho perpendicular maior brilho perpendicular
ao módulo PDP) ao módulo PDP)
10 Dimensões 982(L) x 582(A) x 54 (P) mm 10 Dimensões 982(L) x 582(A) x 52.9 (P) mm
11 Peso Módulo 1 Cerca de 15.4 kg 11 Peso Módulo 1 Cerca de 18.0kg
12 Recepção transm. 60 Hz/ 50Hz, LVDS 12 Recepção transm. 60 Hz/ 50Hz, LVDS
Vídeo/Logic Interface Vídeo/Logic Interface
SDI_PDP 5
1.1.6 42" HD v4 1.1.7 50" HD v3
Número Serial Etiqueta Tensão Etiqueta Painel Módulo
F_14991_010.eps
030805
Figura 1-11 Vista Externa (42” HD v4) Figura 1-13 Vista Externa (50” HD v3)
F_14991_011.eps
030805
Figura 1-12 pontos de parafusos (42” HD v4) Figura 1-14 Pontos de parafusos (50” HD v3)
Nº Item Especificação 42” HD v4 Nº Item Especificação 50” HD v3

1 Pixel 1024(H) x 768 (V) pixels 1 Pixel 1366(H) x 768 (V) pixels
(1 pixel = R,G,B celulas) (1 pixel = R,G,B celulas)
2 Número de Celulas 3072 (H) x 768 (V) 2 Número de Celulas 4,098 (H) x 768 (V)
3 Intensidade de Pixel 0.912 (H) mm x 1.110 (V) mm 3 Intensidade de Pixel 0.810 (H) mm x 0.810 (V) mm
4 Intensidade de Celula R 0.304 (H) mm x 4 Intensidade de Celula R 0.270 (H) mm x
0.693 (V) mm 0.810 (V) mm
G 0.304 (H) mm x G 0.270 (H) mm x
0.693 (V) mm 0.810 (V) mm
B 0.304 (H) mm x B 0.270 (H) mm x
0.693 (V) mm 0.810 (V) mm
5 Tamanho do Display 933.98 (H) x 532.220 (V) mm 5 Tamanho do Display 1106.46 (H) x 622.08 (V) mm
6 Tamanho da Tela Diagonal 42” Plasma Colorido 6 Tamanho da Tela Diagonal 50” Plasma Colorido
7 Aspecto da Tela 16:9 7 Aspecto da Tela 16:9
9 Ângulo de visão Acima de 160 deg (ângulo c/50% 9 Ângulo de visão Acima de 160 deg (ângulo c/50%
maior brilho perpendicular maior brilho perpendicular
ao módulo PDP) ao módulo PDP)
10 Dimensões 1000(L) x 598(A) x 64.4 (P) mm 10 Dimensões 1184 (L) x 700 (A) x 60.1 (P) mm
11 Peso Módulo 1 Cerca de 20.0 kg 11 Peso Módulo 1 Cerca de 18.0 kg
12 Recepção transm. 60 Hz/ 50Hz, LVDS 12 Recepção transm. 60 Hz/ 50Hz, LVDS
Vídeo/Logic Interface Vídeo/Logic Interface
6 SDI_PDP
1.1.8 50" HD v4 1.2 Números Serial
Serial No. Voltage label Module Worker

Area Model Year Month Date S/ N
Line Group
F_14991_004.eps
180705
Figura 1-17 Módulo número serial

Panel module label
26 1 4 0 8 07 0 8 6 5
Serial No : 0001~9999
F_14991_012.eps
Data : 01~31
030805
Mês : 01~12
Ano : 00(2000)
Figura 1-15 Vista externa (50” HD v4) ~99(2099)
Line No : 1 ~ 9
(0:Pilot Line)
Tipo : 02~48 (ex.50HDv3 :26)
(Step of even)
Figura 1-18 Painel número serial
F_14991_013.eps
030805
Figura 1-16 Pontos de parafusos (50” HD v4)
Nº Item Especificação 50” HD v4

1 Pixel 1366(H) x 768 (V) pixels
(1 pixel = R,G,B celulas)
2 Número de Celulas 4,098 (H) x 768 (V)
3 Intensidade de Pixel 0.810 (H) mm x 0.810 (V) mm
4 Intensidade de Celula R 0.270 (H) mm x
0.810 (V) mm
G 0.270 (H) mm x
0.810 (V) mm
B 0.270 (H) mm x
0.810 (V) mm
5 Tamanho do Display 1106.46 (H) x 622.08 (V) mm
6 Tamanho da Tela Diagonal 50” Plasma Colorido
Módulo Display
7 Aspecto da Tela 16:9
8 Cor do Display 16.77 milhão de cores
9 Ângulo de visão Acima de 160 deg (ângulo c/50%
maior brilho perpendicular
ao módulo PDP)
10 Dimensões 1175 (L) x 682(A) x 65.5 (P) mm
11 Peso Módulo 1 Cerca de 25.4 kg
12 Recepção transm. 60 Hz/ 50Hz, LVDS
Frequência vertical
Vídeo/Logic Interface
SDI_PDP 7
1.3 Vista do Chassis
1.3.1 37” SD v4
17
20 21
1
2
9 4
5
19
6 7 8
10 18 12, 13, 14 15, 16 11
Figura 1-19 Localização do Painel (37” SD v4)
Tabela 1-3 Vista PWB (37” SD v4)
No. Location Name

1 Main PSU Assy PWB PSU
2 SUB-PSU Assy PWB SUB-PSU
3 LOGIC-MAIN Board Assy PWB LOGIC Main
4 X-MAIN Driving Board Assy PWB X Main
5 Y-MAIN Driving Board Assy PWBY Main
6 LOGIC E BUFFER Board Assy PWB Buffer
7 LOGIC F BUFFER Board Assy PWB Buffer
8 LOGIC G BUFFER Board Assy PWB Buffer
9 Y-BUFFER Board Assy PWB Buffer
10 LOGIC + Y-MAIN FFC Cable-flat
11 LOGIC + X-MAIN FFC Cable-flat
12 LOGIC + LOGIC BUF(E) FFC Cable-flat
13 LOGIC + LOGIC BUF(F) FFC Cable-flat
14 LOGIC + LOGIC BUF(G) FFC Cable-flat
15 LOGIC BUF(E) + LOG. BUF(F) Lead connector
16 LOGIC BUF(F) + LOG. BUF(G) Lead connector
17 PSU + SUB PSU Lead connector
18 PSU + LOGIC BUF(E) Lead connector
19 PSU + LOGIC MAIN Lead connector
20 PSU + Y-MAIN Lead connector
8 SDI_PDP
1.3.2 42” SD v2
Y- Buffer
(upper)
Y- MAIN X- MAIN
Logic Main
Y- Buffer Logic- Logic- Logic-

(lower) buffer (E) buffer (F) buffer (G)
COF x 7
Tabela 1-4 Vista do Painel (42” SD v2)
No. Location Name

1 info not available
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
SDI_PDP 9
1.3.3 42” SD v3
No. Location Name

5 Y-MAIN Driving Board Assy PWBY Main
9 Y-BUFFER (UPPER) Board Assy PWB Buffer
10 Y-BUFFER (DOWN) Board Assy PWB Buffer
15 LOGIC + LOGIC BUF(G) FFC Cable-flat
16 LOGIC BUF(E) +LOG. BUF(F) Lead connector
17 LOGIC BUF(F) +LOG. BUF(G) Lead connector
19 PSU + LOGIC BUF(E) Lead connector
22 PSU + X-MAIN Lead connector
10 SDI_PDP
1.3.4 42” SD v4
7
1
4 17
16 3
8
2
5 6
14 9 11 13 12 15 10
No. Location Name

1 SMPS SMPS
2 LOGIC-MAIN Board Assy PWB Logic Main
4 Y-MAIN Driving Board Assy PWB Y Main
5 LOGIC E BUFFER Board Assy PWB buffer
6 LOGIC F BUFFER Board Assy PWB buffer
7 Y-BUFFER (UPPER) Board Assy PWB buffer
8 Y-BUFFER (DOWN) Board Assy PWB buffer
9 LOGIC + Y-MAIN FFC cable-flat
10 LOGIC + X-MAIN FFC cable-flat
11 LOGIC + LOGIC BUF (E) FFC cable-flat
12 LOGIC + LOGIC BUF (F) FFC cable-flat
13 LOGIC BUF (E) + (F) Lead connector
14 SMPS + LOGIC BUF (E) Lead connector
15 SMPS + LOGIC MAIN Lead connector
16 SMPS + Y-MAIN Lead connector
17 SMPS + X-MAIN Lead connector
SDI_PDP 11
1.3.5 42” HD v3
22
21 18 14 15
1
8
2
5
4
20
17
3
9 20
11
6 7
10
13 12
19
16
Figura 1-23 Localização do Painel (42” HD v3)
Tabela 1-7 Vista do Painel (42” HD v3)
No. Location Name

5 Y-MAIN Driving Board Assy PWB Y Main
8 Y-BUFFER (UPPER) Board Assy PWB BuffeR
12 LOGIC + LOG. BUF(E) (Down) FFC Cable-flat
13 LOGIC + LOG. BUF(F) (Down) FFC Cable-flat
14 LOGIC + LOGIC BUF(E) (Up) FFC Cable-flat
15 LOGIC + LOGIC BUF(E) (Up) FFC Cable-flat
18 PSU + LOGIC BUF(E) (UP) Lead connector
19 PSU + LOGIC BUF(E) (Down) Lead connector
22 PSU + X-MAIN Lead connector
12 SDI_PDP
1.3.6 42” HD v4
Tabela 1-8 Vista do Painel (42” HD v4)
No. Location Name

1 SMPS SMPS
2 LOGIC-MAIN Board Assy PWBLOGIC Main
3 X-MAIN Driving Board Assy PWBX Main
4 Y-MAIN Driving Board Assy PCBY Main
7 Y-BUFFER (UPPER) Board Assy PWB Buffer
14 SMPS + LOGIC BUF(E) Lead connector
SDI_PDP 13
1.3.7 50” HD v3
20
26
27 35
28 32
10
9
11
12
33 34
2 1
5 14 15
4
30
3
13
6 7 8
29
24 16 18 17
19
31 22 23 25
21
Tabela 1-9 Vista do painel (50” HD v3) No. Location Name

22 LOGIC + LOG. BUF(F) (Down) FFC Cable-flat
No. Location Name 23 LOGIC + LOG. BUF(G) (Down) FFC Cable-flat
1 Ma i n P U S Assy PWBPSU 24 LOGIC BUF(E) + LOG. BUF(F) Lead connector
2 SUB-PSU Assy PWBSUB-PSU 25 LOGIC BUF(F) + LOG. BUF(G) Lead connector
3 LOGIC-MAIN Board Assy PWBLOGIC Main 26 LOGIC BUF(H) + LOG. BUF(I) Lead connector
4 X-MAIN Driving Board Assy PWBX Main 27 LOGIC BUF(I) + LOG. BUF(J) Lead connector
5 Y-MAIN Driving Board Assy PCBY Main 28 Y-MAIN + LOGIC BUF(H) Lead connector
6 LOGIC E BUFFER Board Assy PWB Buffer 29 Y-MAIN + LOGIC BUF(E) Lead connector
7 LOGIC F BUFFER Board Assy PWB Buffer 30 PSU + LOGIC MAIN Lead connector
8 LOGIC G BUFFER Board Assy PWB Buffer 31 PSU + LOGIC BUF(E) Lead connector
9 LOGIC H BUFFER Board Assy PWB Buffer 32 PSU + LOGIC BUF(H) Lead connector
10 LOGIC I BUFFER Board Assy PWB Buffer 33 PSU + Y-MAIN Lead connector
11 LOGIC J BUFFER Board Assy PWB Buffer 34 PSU + X-MAIN Lead connector
12 Y-BUFFER (UPPER) Board Assy PWB Buffer 35 PSU + SUB PSU Lead connector
14 S UB- R Assy PWB Buffer
15 S U B- L Assy PWB Buffer
18 SUB R + LOGIC FFC Cable-flat
19 SUB L + LOGIC FFC Cable-flat
20 LOG.BUF(I) + LOG.BUF(J) (Up) FFC Cable-flat
21 LOGIC + LOG. BUF(E) (Down) FFC Cable-flat
14 SDI_PDP
1.3.8 50” HD v4
15 18 16 19 17
5
6 7
21
8
1
24
23
4
3
22
9 2
20 19 18
6 5
7
10 12 13 14 11
Tabela 1-10 Vista do painel (50” HD v4)
No. Location Name

1 SMPS SMPS
2 LOGIC-MAIN Board Assy PWBLOGIC Main
3 X-MAIN Driving Board Assy PWBX Main
4 Y-MAIN Driving Board Assy PCBY Main
8 Y-BUFFER (Upper) Board Assy PWB Buffer
9 Y-BUFFER (Down) Board Assy PWB Buffer
12 LOGIC + LOG. BUF(G: Down) FFC Cable-flat
13 LOGIC + LOG. BUF(F: Down) FFC Cable-flat
14 LOGIC + LOG. BUF(E: Down) FFC Cable-flat
15 LOGIC + LOG. BUF(E: Upper) FFC Cable-flat
16 LOGIC + LOG. BUF(F: Upper) FFC Cable-flat
17 LOGIC + LOG. BUF(G: Upper) FFC Cable-flat
19 LOGIC BUF(F) + LOG. BUF(G) Lead connector
20 SMPS + LOGIC BUF(G: Down) Lead connector
21 SMPS + LOGIC BUF(E: Upper) Lead connector
SDI_PDP 15
2. Instruções de Segurança e de Manutenção, Avisos, e Notas

Índice deste capitulo:
do problema removendo os fatores de risco.
2.1 Precauções para Manusear
• Examine cuidadosamente o estado do cabo se esta torcido,
2.2 Precauções de Segurança
dani cado ou deslocado. Não troque o espaço entre as partes
2.3 Notas
e o painel circuito. Veri que o cabo de força.
• Nota Segurança do Produto: Alguns materiais elétricos ou ins-
trumentos tem caracteríscas especiais invisíveis que foram
Nota:
relatadas na segurança. Em caso das partes trocadas por
• Autorize apenas pessoas credenciadas para efeturar os servi-
outras, mesmo que a Tensão e o Watt for maior que antes,
ços neste módulo.
a função de Segurança e Proteção será perdida.
• Quando usando/manuseando esta unidade, tenha especial
• A energia sempre deve ser desligada, antes da próxima manu-
atenção para o Módulo PDP: cumpra todas as regras, avisos
tenção.
e/ou cuidados.
• Veri que no painel as condições dos parafusos, partes e os
• “Avisos” indica um perigo que pode levar à morte ou feri-
arranjados após a manutenção. Veri que se o material ao
mento se o aviso for ignorado e o produto ser manuseado
redor das partes estão dani cados.
incorretamente.
• “Cuidado” indica um perigo que pode levar a ferimento ou
2.2.2 Precauções ESD
danos à propriedade se o cuidado for ignorado e o produto
for manuseado incorretamente.
Existem partes que são facilmente dani cadas pela eletrostá-
tica (por exemplo Circuitos Integrados, FETs, etc). A taxa de
2.1 Precauções de Manuseando danos eletrostáticos do produto será reduzido pelas seguintes
técnicas:
• O módulo PDP usa alta tensão que é danoso ao ser humano.
• Antes de manusear as partes/paineis dos semicondutores,
Antes da operação do PDP, limpe sempre o pó para prevenir
deve-se remover a eletricidade positiva pela conexão terra
curto circuito. Tenha cuidado ao tocar o dispositivo do circuito
ou deve-se usar a pulseira anti-estática e anel (deve-
quando for ligá-lo.
se operar após remover a poeira. Vem sob a precaução de
• O módulo PDP é sensível a poeira e umidade. Portanto, a
choque elétrico).
montagem e desmontagem deve ser feito em um local sem
• Após remover o painel, coloque-o com as trilhas em uma
poeira.
superfície condutora para impedir carga.
• O módulo PDP tem muitos dispositivos elétricos. O coorde-
• Não use material químico contendo Freon. Isto gera eletrici-
nador do serviço deve usar equipamento (por exemplo, anel
dade positiva que pode dani car os dispositivos sensíveis do
terra) para prevenir choque elétrico e roupas apropriadas para
ESD.
prevenir eletrostática.
• Você deve usar um dispositivo de soldagem para terra quando
• O módulo PDP usa um conector de intensidade na que
da soldagem ou de-soldagem destes dispositivos.
funciona apenas pela conexão exata com o cabo no. O
• Você deve usar uma solda anti-estática para remover o dispo-
operador deve prestar atenção para uma conexão completa
sitivo. A maioria das remoções dos dispositivos não tem
onde o conector é re-conectado após a manutenção.
anti-estástica que pode trocar uma eletricidade positiva
• A tensão do capacitor restante no painel circuito do módulo
su ciente por danos a estes dispositivos.
PDP permanece temporariamente após desligá-lo. O operador
• Antes de remover o material de proteção da ligação do novo
deve esperar para o descarregamento da tensão restante
dispositivo, faça a proteção no contato com o chassis
durante o último minuto. ou o painel.
• Ao entregar um dispositivo desembalado para a recolocação,
2.2 Precaução de Segurança não se mova muito. Movimento gera eletrostática su ciente
para dani car o dispositivo (pés no carpete, por exemplo).
2.2.1 Precaução de Segurança • Não retire um dispositivo novo da caixa protetora antes de
estar pronto para ser instalado. A maioria dos dispositivos tem
• Antes de trocar um painel, descarregue forçosamente a eletri- uma ligação que é facilmente curto-circuitada por materiais
cidade restante do painel. condutores (como a espuma e o alumínio condutores).
• Após conexão do FFC e TCPs no módulo, re-veri que se
eles estão perfeitamente conectados. 2.4 Notas
• Para prevenir o choque elétrico, tenha cuidado para não tocar
nas ligações durante operação dos circuitos. Uma placa de vidro é posicionada antes do display de plasma.
• Para prevenir o circuito Lógico de danos devido ao mau Esta placa de vidro pode ser limpa com um pano delicado
funcionamento, não conecte/desconecte os sinais de cabos umidecido. Se devido as circunstâncias houver alguma sujeira
durante as operações do circuto. entre a placa de vidro e o painel display de plasma, é
• Faça os ajustes minuciosos da etiqueta de tensão e no isola- recomendado fazer uma manutenção apenas por um empre-
mento da tensão. gado quali cado da assitência.
• Antes de re-instalar o chassis e o painel chassis, assegure-se
de usar todas os materiais de proteção incluídos os não-metal 2.3.1 Manuseio Seguro do PDP
e do tipo da cobertura da divisória.
• Cuidado para a troca de padrão: Não faça instalação de • Os procedimentos de trabalho mostra como as indicações da
nenhum dispositivo adicional no módulo e não troque o padrão “Nota” são importantes para assegurar-se da segurança do
do circuito elétrico. produto e da assistência técnica. Certi que-se de seguir estas
• Por exemplo: Não insira um conector de áudio ou vídeo subs- instruções.
tituto. Se for inserido causará danos a segurança. Se for • Antes de iniciar o trabalho, tenha um espaço de funcionamento
trocado o padrão ou inserido a garantia da manutenção não su ciente.
será efetuada. • Todas as vezes que ajustar e veri car o produto, certi que-
• Se alguma parte do o estiver superaquecido por danos,
se de desligar a chave principal Power e desconectar o cabo
troque-o por um novo imediatamente e identi que a causa
de força da fonte do display (gabarito ou o próprio display)
16 SDI_PDP
durante o serviço. • Certi que-se de manusear o painel circuito prendendo as

• Para prevenir choques elétricos e ruptura dos paineis, inicie o peças grandes como o dissipador de calor ou o trasformador.
serviço ao menos 30 segundos após desligar a energia princi- Falhas nesta observação pode resultar em ocorrência de uma
pal. Especialmente quando na instalação e remoção do Painel anormalidade nas aréas soldadas. Não amontoe o circuito.
de Alimentação e o painel SUS em que as tensões altas são Falhas nesta obervação pode resultar em problemas de arra-
aplicadas, inicie o serviço ao menos 2 minutos após desligar a nhões e deformações nas partes, choques elétricos devido ao
energia principal. residual elétrico da carga.
• Enquanto a energia principal estiver ligada, não toque em • Roteamento dos os e repará-los na posição deve ser feito de
nenhuma parte ou circuitos à exceção destes especí cos. acordo com a con guração original de roteamento e xação
O bloco da Fonte de Alimentação de alta tensão dentro do quando o serviço estiver completo. Todos os os são rote-
módulo PDP tem um terra utuando. Se alguma conexão à ados afastados das aréas que se tornam quentes (como o
exceção de uma especí ca é feita entre a medição do equipa- dissipador de calor). Estes os são xados na posição com
mente e o bloco da fonte de alimentação de alta tensão, pode- as braçadeiras de modo que estes não se movam, desde
se resultar em choques elétricos ou ativação do disjuntor de modo assegurando-se de que não sejam dani cados e seus
circuito do escapamento-deteção. materiais não se deterioram sobre períodos de tempo longos.
• Quando da instalação do módulo PDP e remoção da embala- Conseqüentemente, distribua os cabos e repare-os para a
gem, certi que-se de ter ao menos duas pessoas efetuando o posição e estado original usando as braçadeiras.
trabalho e assegure-se de que os cabos exíveis da placa de • Faça uma veri cação de segurança quando o serviço estiver
circuito do módulo PDP não esteja amassado pela embala- completo.Veri que os pontos periféricos do serviço para certi -
gem. car-se de não haver nenhuma deterioração durante o serviço.
• Quando a superfície do painel estiver em contato com os Também veri que os parafusos, partes e cabos removidos
materiais amortecedores, certi que-se que não existe material para nalidades de serviços de manutenção, se todos foram
estranho em cima dos materiais amortecedores. Falhas nesta retornados a suas posições apropriados de acordo com o
observação pode resultar em riscos na superfície do painel original.
pelos materiais estranhos.
• Quando manusear o painel circuito, certi que-se de remover a
eletricidade estática do seu corpo antes.
SDI_PDP 17
3. INSTRUÇÕES DE USO
Veja o manual de usuário no GIP
18 SDI_PDP
4. Instruções Mecâncias
Índice deste capítulo:
4.1 Desmontagem/Montagem
4.1.1 Flexibilidade do Circuito Impresso do Y-Buffer (superior e inferior)
4.1.2 Conector Cablo flat do Painel X-principal
4.1.3 FFC e TCP do Conector
4.1.4 Troca dos paineis LBE, LBF, LBG
4.1.5 Troca dos paineis YBU, YBL e YM
4.1 Desmontagem/ Montagem
4.1.1 Flexibilidade do Circuito Impresso do Y-Buffer (superior e inferior)
• Desmontagem: Retire o FPC do conector segurando

a ligação do FPC com ambas as mãos.
• Montagem: Empurre a ligação do FPC com a mesma força de
ambos os lados do conector.
Nota: Certifique-se para não danificar o pino conector

durante o processo.
Figura 4-1 Desmontagem do PFC do Y-buffer
Figura 4-2 Montagem do FPC do Y-buffer

SDI_PDP 19
4.1.2 Concector Cabo Flat do Painel X-principal
• Desmontagem:
1. Retire a trava do conector.
2. Retire o cabo Flat pressionando para baixo levemente.
3. Puxe o Cabo Flat.
• Montagem: Coloque o Cabo Flat no conector pressionando
para baixo levemente até ouvir o som de travamento (”Click”)
Figura 4-3 Desmontagem do FCC do painel X-principal
Figura 4-4 Montagem do FCC do painel X-principal

20 SDI_PDP
4.1.3 FFC e TCP do Conector

Notas:
• Desmontagem do TCP: • Verifique se algum material estranho está dentro do
1. Abra a trava cuidadosamente. conector antes da montagem do TCP.
2. Empurre o TCP do seu conector. • Tenha cuidado, para não danificar o ESD do painel
• Montagem do TCP: durante o manuseio do TCP.
1. Coloque o TCP no conector cuidadosamente.
2. Feche a trava completamente (até ouvir um “Click” ).
Figura 4-5 Desmontagem do TCP
Figura 4-6 Re-montagem do TCP
Figura 4-7 Montagem errada do TCP
O procedimento de
montagem e desmontagem do
FFC é o mesmo do TCP
Figura 4-8 Desmontagem e re-montagem do FFC

SDI_PDP 21
4.1.4 Troca dos paineis LBE, LBF, LBG
1. Dependendo do modelo (veja “foto 2” para modelo):

– 42" SD v3 - Remova os parafusos na ordem 2-3-5-7-1-
4-6 (e 10-11-13-16-9-12-14 para HD) do dissipador de
calor e então remová-o (foto 1).
– 42" SD v4 - Reova os parafusos na ordem 2-4-1-5-3
do dissipador de calor e então remová-o (foto 1).
– 42" HD v3, 37" SD v4, 50" HD v3 - Remova os
parafusos na ordem “Centro - Lateral Esquerda - Lateral Direita”
do dissipador de calor e então solte o dissipador de calor.
– 50" HD v4 - Remova os parafusos na ordem 2-3-1-4
do dissipador de calor e então remová-o (foto 1).
2. Remova o TPC, FFC, e cabo de força dos
conectores.
3. Remova todos os parafusos do painel defeituoso.
4. Remova o painel defeituoso.
Nota: Quando for trocar o painel Logic ou painel Y-principal para o
painel livre-ligação (Pb-livre), sempre troque-os juntos.
(isto é válido apenas para os displays 37” SD v4!).
5. Troque o painel novo e então aperte os parafusos firmemente.
6. Limpe os conectores.
7. Re-conecte TCP, FFC, e cabo de força para
conectar.
8. Re-monte o dissipador de calor TCP. Use a mesma ordem
montada acima.
Atenção: Se você apertar muito firme os parafusos, é possível danificar o

Driver IC do TCP.
Figura 4-9 Photo 1 - Remoção do dissipador de calor

22 SDI_PDP
Left Centre Right
Figura 4-10 Foto 2 - 37” SD v4
2 4 6 1 7 5 3
Figura 4-11 Foto 2 - 42” SD v2 e v3
SDI_PDP 23
11 22 33 44 55
1 2 3 4 5
Figura 4-12 Foto 2 - 42” SD v4
YG [G ]G X _ ^ \G Z
YY
XW XY X[G ` X] X\ XZ XX
Figura 4-13 Foto 2 - 42” HD v3
11 22 33 44 55
1 2 3
Figura 4-14 Foto 2 - 42” HD v4 4 5
24 SDI_PDP
Left Centre Right
Figura 4-15 Foto 2 - 50” HD v3
ཛG ཛྷ ཝ ཞ
ཛG ཛྷ ཝ ཞG
F_14991_029.eps
Figura 4-16 Foto 2 - 50” HD v4 030805
SDI_PDP 25
4.1.5 Troque os paineis YBU, YBL e o YM
1. Separe todos os conectores FPC do YBU (Y-Buffer superior)

e YBL (Y-Buffer inferior). Veja “Foto 1”.
2. Separe todos os conectores do CN5001 e CN5008 do Y-
Principal. Veja “Foto 2”.
3. Solte todos os parafusos dos paineis YBU, YBL, e YM. Veja
“Foto 3”.
4. Remova o painel do chassis.
5. Remova os conectores CN5006 e CN5007 entre
YBU, YBL e YM.
6. Remova o YBL e YBU do Y-principal.
7. Remova o painel defeituoso.
Nota: Quando for trocar o painel Logic ou Y-principal por
um painel ligação-livre (Pb-free), sempre troque-os juntos.
(isto é válido apenas para os displays 37” SD v4!)
8. Re-montagem do painel YBU e YBL para Y-Principal.
9. Conecte CN5006 e CN5007 entre YBU, YBL e YM.
Veja “Foto 4”.
10. Coloque o painel no chassis e parafuse-o.
11. Conecte FPC e YM no painel. Veja
“Foto 5”.
12. Ligue o módulo e verifique as formas de onda do
painel.
13. Desligue-o após as formas de onda serem ajustadas.
Figura 4-17 Foto 1, 2, e 3: Desmontagem do YBU, YBL, e YM
Figura 4-18 Foto 4 e 5: Re-montagem do YBU, YBL e YM.

26 SDI_PDP
5. Modo de Serviço, Códigos de Erro e Localizando Falhas

Índice do capítulo:
5.1 Manutenção das Ferramentas
5.2 Encontrando Falhas
5.3 Forma Descrição de Defeitos
5.1 Manutenção das Ferramentas
5.1.1 ComPair
Para os modelos v3 e v4, será possível gerar padrão de teste

com o ComPair. A inferface ComPair deve ser conectada ao
Painel Logic Board com o cabo de interconexão especial
(veja tabela abaixo).
5.1.2 Outras Ferramentas de Serviço
Tabela 5-1 Ferramentas de serviço

Figura 5-3 V3 jig
Ferramentas de serviço
Jumper J8002 + V2 JIG kit conector
V3 JIG conector + reparo painel SDI
Jumper J8002 para ser usado no kit con.
V2 JIG conector para ser usado no kit con.
ComPair / SDI cabo interconector
Amortecedores de espuma (2 pcs.)
Figura 5-1 Amortecedores de espuma
Figura 5-2 V2 jig

SDI_PDP 27
5.2 Encontrando Falhas
Primeiro cheque o aparelho

de TV completamente
Sintoma de Falha?
Fonte de alimentação Não

está funcionando?
Fonte de alimentação não está

Cheque se LVDS do SCAVIO funcionando.
ou painel SSB está OK. Nenhuma saída de tensão.
Use Ferramenta LVDs quando
possível.
Veja
“Verifique Fonte de alimentação”
Não e repare cenário
Saída do SSB / SCAVIO
com aplicativos Philips
está OK?
ou PDP checando posição
única
Cenário manutenção SDI

Falha encontrada: Falha no
Aplicação de Manutenção Philips Display
Veja Manual de Serviço
relatado no chassis.
Chassis ?
FTP2..4
FM242 FTP2..2
LC4.7 LC4.9
FTP1.1 LC4.7
F21RE BP2.x
FM24_AB
Manutenção de cenário Manutenção de Manutenção de cenário Manutenção de

cenário cenário
42” SD v2 42”/50” SD/HD v3
37” SD v4 42”/50” SD/HD v4
Figura 5-4 Qual manutenção de cenário?

28 SDI_PDP
Primeiro cheque aparelho de

TV competamente.
Sintoma de Falha?
Operação de tensão existe, Algumas linhas horizontais ou

Nenhuma saída de Tensão Display anormal, não verticais não existem no
Operação de tensão mas nenhum Display abre ou Display.
não existe Linhas em curto Continua aberto
Veja fluxo
“Checar Fonte de Alimentação” Veja fluxo Veja fluxo
“Sem Display” “Display anormal”
(versão dependente)
Linhas
Vertical horizontais
ou verticais?
Horizontal
É relatado para Logic endereço É relatado par X-Principal,

Buffer. Y-Principal e Y-buffer.
Veja fluxo Veja fluxo
“Endereço Aberto / Curto” “Continua Aberto / Curto”
Figura 5-5 Vista sintoma de Falha (TV completo)

SDI_PDP 29
Manutenção 42 SD v2
posição única
Cheque número tipo PDP
Identificação PDP = Não

S42SD-YD06
Y
Veja v3 ou v4 cenário de manutenção
Para desconectar FM242 e remover Painel SCAVIO .

Para FTP1.1 desconectar e remover SSB e painel Audio.
Conecte Jig para CN8002 (13 pinos).

Curto circuito entre pinos 1 & 2 = Chave On/Off (chave livre).
Chave entre os pinos 8 & 11 chave linha standby.
Curto do Jumper J8002.
Ajuste a chave DIP 2 “on”.

o painel
. principal Logic para “off”.
Plugue no cordão de força
LED Stby verde

8003 está ligado?
Yes
Não
Chave conectora Jig ligada.
Alimentação standby
defeituosa
LEDs verdes 8001 Não
& 8002 ligados?
Sim
Protection
LED8004 is “on”?
Veja encontrando falhas:
Sim
Veja “Cheque fonte de

Algumas linhas horizon- alimentação” procedimento de Troque Fonte de
Sem Display Display Anormal tais ou verticais não manutenção para versão v2
Alimentação
existem Chave ligada via conector Jig
Figura 5-6 Cenário de manutenção v2 paineis posição única

30 SDI_PDP
Manutenção 42" & 50"

SD/HD v3
posição única
Cheque número tipo PDP :
PDP identificação =
S42SD-YD05 ou YB03?
Outro tipo de PDP
S42AX-XD02 ou XB01?
S50HW-XD03 ou XB02?
Veja v2/v4 cenário

Desconecte e remova painel SB FTP2.2 ou LC4.7
manutenção
Remova chassis plastico para ter acesso a todos os
paineis.
Conecte Jig com chave para Sub PSU 9004/9005

Ajuste DIP chave 3 para modo interno.
CN
Sub Posição do DIP Chave Int ou Ext indicada no painel.
9004
PSU
CN9005
42-polegadas
Conecte Rede para painel PSU (CN8001 no PSU, use 1 2 3 4 1 2 3 4
Chave filtro de rede).
Internal
Interno External
Externo
Ligue PDP com chave.
50-polegadas
LED verde Stby Não

8003 ligado ?
Sim
Fonte standby
Conector Jig ligado.
defeituosa
LED verde 8001 Não

& 8002 ligados?
Sim
Proteção
LED8004 ligado?
Veja encontrando falha:
Sim
Algumas Linhas horizon- Veja “Cheque fonte de alimentação” Troque painel

Sem Display Display Anormal tais ou verticais não procedimento de manutenção para Fonte alimentação.
existem versões v3/v4
Conector Jig ligado.
Figura 5-7 Cenário de manutenção 42”/50” SD/HD v3 paineis posição única

SDI_PDP 31
Manutenção 37" SD v4
posição única
Cheque número tipo PDP
Outro tipo PDP
S37SD-YD02?
Sim
Desconecte e remova SSB (e outros aplicativos Philips). localize o fluxo apropriado

para a versão PDP version
Remova chassis de plastico para ter acesso a todos
os paineis
LED Condição de erro detectado
1 time V_A OVP, UVP
CN 2 times V_G OVP, UVP
9004
Sub - Conecte chave Jig para Sub PSU pos. 9004/9005 3 times D5VL OVP, UVP
PSU - insira jumper CN2008 no pain. Logic p/ imagem branca cheia.
4 times D3V3 OVP, UVP
APENAS para o jumper que deve ser trocado!
CN9005 5 times V_S OVP, UVP
6 times V_SET OVP, UVP
Chave 7 times V_SCAN OVP, UVP
8 times VE OVP, UVP
- Conecte Rede para painel PSU (CN8001 no PSU, use
filtro de rede). 9 times Over-temperature (> 105 oC)
- 2.
Chave
InsertPDP ligada
jumper at CN8012 for stand alone application 10 times DC_PROT
11 times ALT_SIG
12 times TIME_OVER
LEDs verdes
Não
LD8001, LD8003
ligados ? (ajuste de jumper ok?)
Proteção
LED BLD8001 está Sim Fonte de alimentação
piscando? defeituosa
Não
Determine defeito
através da tabela
de erro
PSU ok. Se problemas no

display,
veja encontrando falha:
Algumas linhas horizon- Veja “Cheque Fonte de alimentação” Troque Fonte

Sem Display Display anormal tais e verticais não procedimento de manutenção para
versão v4 de Alimentação
existem
Figura 5-8 Cenário de manutenção 37” SD v4 paineis posição única

32 SDI_PDP
Manutenção 42" & 50"

SD/HD v4
posição única
Cheque número do tipo PDP:
S42SD-YD07? Outro tipo de PDP
S42AX-YD01?
S50HW-XD04?
Sim
Desconecte e remova SSB. Situação apropriada no fluxo para

versão PDP
Remova o chassis plastico para ter acesso
a todos os paineis
Assinatura LED Condição para detecção de erro
1 time V_A OVP, UVP
2 times 12V OVP, UVP
- Insira jumpers em J8003, J8004 (e BJ8902 para
BD8903 3 times V_SCAN OVP, UVP
apenas aplicação de posição sem painel Logic).
- Insira jumper CN2012 no painel Logic para imagem 4 times D3V3 OVP, UVP
BJ8902 totalmente branca. 5 times V_S OVP, UVP
right pos.
J8004 6 times V_G OVP, UVP

7 times V_SET OVP, UVP
8 times V_E OVP, UVP
Conecte Rede para painel PSU o
(CN8001 na Fonte de alimentação, use filtro de rede). 9 times Over-temperature (> 105 C)
J8003
10 times PFC_OK UVP (> 330 V)
11 times 5V2 OVP or Active DC_PROT
LED8002 LED8001 CN8001
13 times D5VL OVP, UVP
LEDs Verdes
8002, 8001, BD8903 (no PSU)
Não
estão ligados? (função jumper ok?)
Proteção
LED BD8903 está Sim Fonte de alimentação
piscando? está defeituosa
Não
Determine parte
defeituosa via tabela
de erro.
PSU ok. Se mostra problemas,

acesse parte encontrando
falhas:
Algumas linhas horizontais Acesse “Cheque Fonte de Alimentação” Troque painel

Sem Display Display Anormal procedimento de manutenção para Fonte de alimenta-
ou verticais não existem
versão v4. ção
Figure 5-9 Cenário de manutenção 42”/50” SD/HD v4 paineis posição única

SDI_PDP 33
Cheque F8002
Cheque Fonte de alimentação (versões v2) Fusível 250V/8A
Conecte aparelho na rede. Cheque CN8004 / 2 pino

Ligue (com chave) conector 220V AC
LED8003
Stby está ligado? Não
Fonte standby esta defeituosa.

Sim
Atos ligado/desligado retransmitir Troque PSU
RLY8001/8002 ? Chave ligada via 1 ou 2
Chave standby para ligar:
1) Via controle remoto quando aplicação Philips
Cheque proteção vermelha 2) Via conector Switch-On-Jig quando aplicação
LED8004 Philips foi removida
LEDs Verdes
8001, 8002 Não
estão ligados?
SMPS desligado? LED Verde 8001,

ED8004 vermelho ligado. 8002
Sim Proteção e LED Vermelho desligado
Cheque linha Stanby pino 11

LED no painel Sim
no CN8002 deve ser Baixo.
principal Logic?
Desconectar cabo de rede
Nenhuma chave ligada do PSU
Desconectar Y-principal CN8008

Desligado
Acessar manutenção de ce-

Piscando Rede reconectadaChave ligada via 1 ou 2 nário como única posição
Ligado
Cheque Alimentação Não
no painel Logic-prin-
cipal SMPS está
3.3V e 5V funcionando? Desconectar cabo de rede
Desconectar X-principal
CN8007
Comunicação de dados
da aplicação Philips
Reconectar rede. Chave Ligada via 1 ou 2
para rede Logic
está OK.
Continua Ligado, significa Não
sem dados de comunicação
sobre cabo LVDS. SMPS está
Rede desconectada
Sim funcionando?
Ativado SAM
ou SDM
Desconecte VA Logic Buffer
CN8010 / CN8011
Cheques saídas Sim Reconecte rede. Chave Ligada via 1 ou 2

SMPS
Vs, Va, Vset, Ve, Vsc Troque painel
veja Sticker Acesse manutenção de Y-principal
cenário como
SMPS está
única posição
funcionando?
Troque painel Não
X-principal
Sim
Se Alimentação na rede
Logic não esta OK, troque PSU Troque painel
Descarregue os capacitores na Fonte de Alimentação, Troque PSU
ou painel principal Logic defeituoso
antes de reconectar X, Y ou painel Logic Buffer, use Logic Buffer
resistor descarregado 2K4/10W
Figura 5-10 Cheque Fonte de alimentação para os modelos v2

34 SDI_PDP
Cheque Fonte de Alimentação (v3 versão) Cheque CN8001 / 2pino conector 220V AC
Conecte aparelho na rede Cheque Fuse F800 / F8002 / F8003
LED8003
Stby está ligado? Não
Alimentação standby é
Atos retransmitir Ligar/Desligar Sim defeituosa
Troca PSU
RLY8001/8002 ?
Chave Ligada via 1 ou 2
Cheque Proteção Vermelha

LED8004 Chave standby para ligar;
1 Via Controle remoto quando aplicação Philips
LEDs verdes
Não 2 Via conector Switch-On-Jig quando aplicação
8001, 8002
estão ligados? Philips é removida
SMPS desligada? LED verde 8001,

LED8004 vermelho está em. 8002
Sim Proteção & LED Vermelho está
desligado
Cheque Stanby Line pino 13

Sim
LEDs 3.3V e 5V no CN8004 deve ser Baixo.
no painel principal Desconectar cordão de força
Desligado Logic ?
Nenhuma chave ligada do PSU
Desconectar Y-principal CN8003

Check Fonte de
alimentação no Ligado Acesse cenário de
painel Logic manutenção
Principal Reconectar rede. Chave Ligada via 1 ou 2 como única posição
Não
Desconectar cabo de rede

Dados LED SMPS está
ligado principal funcionando?
Ligado
Logic?
Desconectar X-principal
CN8002
Continua ligado, siginifica
sem comunicação de
dados sobre cabo Reconectar rede. Chave Ligada via 1 ou 2
LVDS . Não
Piscando Sim
Desconecte rede
SMPS esta
funcionando?
Comunicação de dados da Desconecte VA Logic Buffer
aplicação Philips para rede CN8005 / CN800x
Logic está OK.
Troque painel Reconecte rede. Chave Ligada via 1 ou 2

Sim
Y-principal
Ativado SAM
ou SDM
SMPS está
Acesse cenário de funcionando? Não
manutenção Troque apinel
como única posição X-principal
Sim
Cheque saídas
SMPS Troque painel
Vs, Va, Vset, Ve, Vsc Descarregar capacitores na Fonte de alimentação, Troque PSU
defeituoso
veja Sticker antes de reconectar X, Y ou painel Logic Buffer, Logic Buffer
use 2K4/10W resistor descarregado.
Figura 5-11 Cheque Fonte de alimentação para modelos v3

SDI_PDP 35
Cheque Fonte de alimentação Philips v4
Conecte aparelho na rede.
Não Fonte Standby está

Tensão Saída 5V2? Troque PSU
defeiutosa.
Sim
Chave Ligada (Ativo Baixo)
Não
LED8002, Em LED8002/8001 desligado, Cheque F8001.
8001 está ligada? Em LED8002 Ligado & 8001 desligado, R8012/8013
Sim
Sim
BD8903 Pisca? Vários Pisca? (tabela de proteção)
Não
Todos desconecta-
PSU Normal dos (BD8903)
Conector CN8001 e Chave Ligados
Não
BD8903 Pisca?
Vários Pisca? (Tabela proteção)
Todos desconecta-
dos (BD8903)
Conecte Jumper BJ8901/8902
Conector CN8001 e Chave Ligados
Sim
Cheque tensão
saída total?
Não
Troque PSU
Figura 5-12 Cheque Fonte de Alimentação para modelos v4

36 SDI_PDP
Existe tensões operando, mas Sem Display

nenhum Display.
Sem Display é relacionado com Scavio ou SSB está
Y-Principal, X-Principal ou painel desconectado e removido.
Logic-principal. Fonte de alimentação será iniciada
com conector Jig e chave
Restabelece aparelho na fun- DIP no Principal Logic está
ção manutenção como única no modo interno
posição
Cheque Principal Logic

Chave Dip esta no Cheque painel
modo interno! Y-Principal
Cheque painel
X-Principal
LED pisca? Forma de onda

no ponto de teste
Forma de onda
Y Buffer?
no ponto de teste
X-painel?
Sim OK
Não OK
Não OK
Cheque V-Sync
OK no ponto de teste
painel principal Cheque Fuse ? OK
logic
Cheque Fuse ?
Não OK OK
Principal Logic OK
Cheque curto OK
estado normal
no FET?
Cheque curto
Não OK no FET?
Cheque
Aberto Y Buffer superior Aberto
Cheque Fonte e inferior?
de alimentação na rede
Logic 3V3 & 5V.
Sim OK Não
Sim
Y-Principal & Y-buffer

estado normal
Não OK Não OK
X-Principal
estado normal
Troque o painel princi- Troque o painel Troque o painel

Troque Y buffer Troque o painel PDP
pal Logic Y-principal X-principal
Figura 5-13 Sintona de falha: “Sem Display”

SDI_PDP 37
Display Anormal
Exceto para Linhas Horizontal ou
Vertical
Cheque FFC
1 (Flat Foil Cables) entre 3
Logic-main, X-main e Y-main
Logic-Main
Observação do
Display anormal
Verificar Y-main
Verificar Fusível e FET
Verificar X-Main
Verificar Fusível e FET
Padrão regular Não

anormal
Cheque Ramp
Logic main
forma de onda no
Sim estado normal
Y-board (buffer)
Cheque X
forma de onda
Troque o painel Logic- Troque PDP
main
Forma de onda?
Não Sem
correto forma de onda
Forma de onda está

OK
Verifique tensões. Cheque tensões.

Ajuste forma de Troque painel
onda Y Y-Main
Cheque acesso
painel X-Main
Não
Forma de onda?
correto
Forma de onda esta Forma de onda não

OK OK
Cheque fonte de tensões

Painel X- main parece estar OK.
ou troque painel X-Main
Troque painel
X-Main
Troque PDP
Figura 5-14 Sintona de falha: “Display anormal”

38 SDI_PDP
Continua Aberto /
Curto
Linhas horizontais
Linhas horizontais
Algumas linhas horizontais
Algumas linhas horizontais não
não parecem ser lincadas
existem no Display no Video
Y-FPC Y-FPC
Continua aberto Curto continuo
Cheque conexões
Y-buffer acima e abaixo
Cheque FFC
OK
Não
OK
Troque Y-Buffer
FPC danificado ou conexão acima e abaixo
para PDP
Após trocar buffer,

Não ok
re-cheque o estado
OK
Troca o painel (PDP) Feito

Existe um defeito no FPC Defeito esta no buffer
Figura 5-15 Sintoma de falha: “Continua aberto / curto”

SDI_PDP 39
Endereço Aberto Endereço

Endereço aberto é relacionado com em Curto
Endereço em curto é relacionado com
Logic Main, Logic Buffer, Logic Main, Logic Buffer,
FFC, TCP e deste modo. FFC, TCP e deste modo.
Linha aberta
bloco de dados aberto Linha curto
1/2 ou 1/4 do Display está faltando Curto no bloco de dados
Aberto bloco COF
Logic Main / FFC Logic Main / FFC

Logic Buffer Logic Buffer
Cheque ou troque Cheque ou troque
Cheque fonte Va Cheque fonte Va
interconexões interconexões
Cheque e/ou Cheque e/ou

O que é o estatos O que é o estatos em
troque buffer troque buffer
Aberto? E/F/G Curto? E/F/G
1 Linha 1 Linha
ou 1 Bloco ou 1 bloco
Não Não
Metade Bloco / Metade Bloco /
Metade da tela Metade da tela
Sim Sim
Sim Sim
Troque Logic-Main/ Troque Logic-Main/

Troque PDP Não Endereço Buffer E ou F ou G/ Troque PDP Não Endereço Buffer E ou F ou G/
OK FFC OK FFC
Feito
Figura5-16 Sintoma da falha: “Endereço aberto / curto”

40 SDI_PDP
6. Diagramas em Bloco, Ponto de Teste e Formas de Onda

Índice deste capítulo:
6.1 Diagrama em Bloco para Circuito Lógico
6.2 Diagrama Painel PSU
6.1 Diagrama em Bloco para Circuito Lógico
Controle Lógico
Display
de Circuit DRIVER & Painel
Processador de Entrada de Dados
DATA_R
DRAM
8 Bits Dados
DATA_G
Driver
Row
8 Bits
Controle de Dados
DATA_B Driver
8 Bits
Generator
852 x 480 Pixels
Controle Timing
X Pulse
DCLK Timing
Vsync 852 x 3 x 480 Cells
Gerador
Y Pulse
Driver
Hsync Scan
Enable Timing
Coluna Driver
LVDS
Interface
Vcc Vdd Va Vs
Vset Vsc Ve
Reference
- Vcc : Tensão para Controle Lógico
- Vdd : Tensão para FET driver
- Va : Tensão para pulso de endereço
- Vs : Tensão para sustentar pulso
- Vsc : Tensão para pulso scan
- Ve : Tensão para X ramp pulse
- Vset : Tensão para Y ramp pulse
Figura 6-1 Diagrama em Bloco (37" SD v4)
Controle Lógico
LVDS Display
Circuito Driver & Painel
DATA_R Data
DRAM
8Bits
DATA_G
Driver
Input Data Processor
Row
8Bits
Data Controller
DATA_B Driver 852× 480 Pixels

8Bits
Generator
852× 3× 480 Cells

X Pulse
DCLK Timing
Timing Controller
Generator
Vs ync
Y Pulse
Driver
Hsync Scan
Enable Timing
Column Driver
V5 Vdd Va Vs
Vset Vsc Ve V3.3
Referência
- V3.3 : Tensão para Controle Lógico

- V5 : Tensão para COF driver
- Vs : Tensão para sustain driver
- Vsc : Tensão para scan pulse
- Ve : Tensão para X ramppulse
- Vset : Tensão para Y ramppulse
Figura 6-2 Diagrama em Bloco (42" SD v2)

SDI_PDP 41
Figura 6-3 Diagrama em bloco (42" SD v3)
Diagrama Bloco Principal Lógico
LVDS
INPUT
ASIC X, Y
(Clock,
FET
RGB,Data,
SPS - S101 Control
V-, H-sync,
DE)
TCP
CLK, DATA
I2C Control
Interface 128K 128K
signal DDR DD R
Figura 6-4 Diagrama em bloco (42" SD v4)

42 SDI_PDP
Controle Lógico
Display
Circuito Driver & Painel
DATA_R Data
DRAM
8Bits Column Driver
DATA_G
Driver
Row
8Bits Data Controller
DATA_B Driver
8Bits
Generator
1024× 768 Pixels
X Pulse
DCLK Timing
Timing Controller 1024× 3× 768 Cells
Generator
Vsync
Y Pulse
Driver
Hsync Scan
Enable Timing
Column Driver
LVDS
Interface
Vcc Vdd Va Vs
Vset Vsc Ve
Referência
- Vdd : Tensão para Fet driver
- Vs : VTensão para pulso sustentado
- Vsc : Tensão para scan pulse
- Ve : Tensão para X ramp pulse
Figura 6-5 Diagrama em Bloco (42" HD v3)
LVDS Input ASIC X,Ymain

(DCLK,RGBdata, SPS-NIRB_ 816P Control
V/Hsync
I2C Interface TCP

Signal 128M 128M CLK, Data control
DDR DDR
Figura 6-6 Diagrama em Bloco (42" HD v4)

SDI_PDP 43
LOGIC CONTROL
Display
DRIVER CIRCUIT & PANEL
DATA_R Data
8(9)Bits Column Driver
DATA_G
Driver
Row
DRAM
8(9)Bits
DATA_B Driver

8(9)Bits
Generator
1366× 768 Pixels
X Pulse
DCLK Timing
Data Controller
1366× 3× 768 Cells
Vsync
Scan
Timing Controller
Generator
Hsync
Y Pulse
Enable Timing Vb
Driver
LVDS Column Driver
Vset
Interface Vsc_l
Vscan
Vcc Vdd Va Vs
Reference
- Vsc_l : Tensão para baixo sustento
- Vscan : Tensão para alto scan
- Vb : Tensão para X bias
Figurs 6-7 Diagrama em bloco (50" HD v3)
Figura 6-8 Diagrama em bloco (50" HD v4)

44 SDI_PDP
6.2 Diagrama Painel PSU
6.2.1 PSU 37" SD v4
D5VL
GND
GND
GND
GND
VG
HOT(LIVE)
VS
VS
VE
CN8008 0V
CN8002
VPFC
DC_VCC
0V
0V
VPFC
D5VL SX
VG
GND
Vscan
GND
SY
Vset
GND
GND
VS
VS
CN8003
BUFFER
VA
V5
D5VL VR8005 VPFC
GND VR8009
VG VR8001
CN8005
VR8002
HIC8002
HIC8001
VSCAN
CN8004
8V_STBY VA
GND VSCAN HIC8003
+8.8 V D5VL
GND VA8008
V9
+5.2V VE
IN-2
GND VR8004 VR8006

VSET VSET PBA Flev
+12V VG
GND A B C D E F G H I
+8.6V 1 2 3 4 5 6 7 8 9
POWER_OK + 6.2V VA D5VL
5V_Relay +12V
GND D3V3
STANDBY GND
VA8003
AC_DET
DC_PR07 POWER_OK VE
DC_PR07
PIRO PIRO
GND VA8007
GND GND
IN-3
GND PFC_OK
K
L D8001
VA8208
D5VL D3V3
GND +6V2 GND D3V3 L D8004
K
CN8001
THEM_SEN CN8006
A
+5V2
A
K A
CN8007 Vedj +5V2

A5SY CODE
SERIAL NO. L D8003
Vuo N AC INPUT L
LJ44-00084A 100-240V ~ 50/60Hz 6.3 A
PS-374-PH 20040420 ED05
VS_ON
GND
D5VL
GND
GND
D3V3
D3V3
AC_DET
RELAY
STANDBY
Figura 6-9 layout PSU
Tabela 6-1 Ajuste do nível de tensão
No Tensão de saída (V) Ajuste de tensão -carga nominal Ponto variável da Tensão de saída
2 VS 170 V 160 V ~ 185 V
3 VA 70V 60 V ~ 80 V
4 VE 180 V 165 V ~ 195 V
5 VSET 173 V 160 V ~ 180 V
6 VSCAN -160 V -145 V ~ -175 V
7 D5VL 5. 2 V 5.0 V ~ 6.0 V
8 D3V3 3.3 V 2. 8 V ~ 3 . 8 V
9 V CC 15 V Fixed
10 5V2 5.4 V 4. 5 V ~ 5 . 6 V
11 9V_Standby 8.5 V ~ 9.5 V Fixed
Cheque tensão na etiqueta do PDP para valores corretos.
SDI_PDP 45
6.2.2 PSU 42" SD v2
HOT COLD 3 1 3 1 8007 1 P8

8006 8005 2 P9
5 P10
PFC
8 P11
VS
1
8003
VE 9
1
8008
4 P12
5 P13
VA
Vcc
VSCAN 10
8010 1 P14
5
1
8011
8V6 VFAN VSET
HOT 5
COLD Painel de
GREEN GREEN GREEN RED Proteção
DV5
8003 8004
8001 8002
8004 8009 8002 8001
3V3_VSB_S
3 1 5V_STBY_S 10 5 1 13 43 1 12 8 1
P7 P6 P5 P3 P2 P1
COLD HOT P4 CL 36532011_009.eps
050303
Figura 6-10 layout PSU
Tabela 6-2 Ajuste de nível de tensão
1 Vs 87V 78V ~ 92V
2 Va 79V 72V ~ 86V
3 Ve 107V 100V ~ 120V
4 Vset 93V 75V ~ 95V
5 Vscan 79V 65V ~ 85V
6 Vg 15V Fixed
7 D5V 5.2V 5V ~ 5.6V
8 D3V3 3.3V 2. 8 V ~ 3 . 7 V

46 SDI_PDP
6.2.3 PSU 42" SD v3
D5VL
GND
GND
GND
GND
VCC
VCC
PFC
VE
VS
VS
0V
CN8002
T-VS
VS
CN8003 COLD HOT UP
T-VPFC
GND CN8009
VR8008
VSET
GND
T-VCC-S T-0V
VE
DOW N
VSCAN
GND VR8004 T-VE
VCC VS
D5VL
T-VSCAN
T-VCC
GND HIC8001
CN8005
PFC sub B/D
VA
HIC8003
GND CN8006 VS sub B/D
T-PFC_VCC
VA
T-VSET HIC8002
9V_Standby
alarm B/D
T-VA
GND
8V6
GND
5V_SW
GND VR8007
12V VA
CN8004
GND VR8003
POWER OK VSET
5V_Relay Io_2 VR8009
GND D5VL
CN8007
DC Prot
VR8002
PIPQ VSB
GND VR8005 GREEN
LED8001
GND FAIL VSCAN GREEN CN8001
GND RED VR8006 LED8002 AC INPUT
Temp Sensor LED8004 D3V3 GREEN
GND CN8008 LED8003
5V2
GND T-3V3 T-5V 9V_Standby 5V2
D5VL
D3V3
D3V3
GND
GND
GND
VS_ON
5V2
Figura 6-11 Layout PSU
Tabela 6-3 Ajuste nível de tensão
1 Vs 175V 160V ~ 185V
2 Va 70V 65V ~ 80V
3 Ve 160V 150V ~ 170V
4 Vset 173V 160V ~ 18095V
5 V scan -60V -55V ~ -75V
6 D5VL 5. 2 V 4.0V ~ 6V
7 D3V3 3. 3 V 5V ~ 5.6V
8 Vcc 15V Fixed

SDI_PDP 47
6.2.4 PSU 42" SD v4
1 VS 207V ± 1% 195V ~ 215 V
2 VA 70V ± 1.5% 50V ~ 70V
3 VE 110V ± 1.5% 70V ~ 110V
4 VSET 198V ± 1.5% 180V ~ 210 V
5 VSCAN - 185V ± 1.5% -170V ~ -190V
6 VS B 5V ± 5 % Fixed
7 VG 15V ± 5% Fixed
8 D5VL 5.2V ± 5% Fixed
9 D3V3 3.3V ± 5% Fixed
48 SDI_PDP
6.2.5 PSU 42" HD v3
D5VL
GND
GND
GND
GND
VCC
VCC
PFC
VE
VS
VS
0V
CN8002
T-VS
VS
CN8003 COLD HOT UP
T-VPFC
GND CN8009
VR8008
VSET
GND
T-VCC-S T-0V
VE
DOW N
VSCAN
GND VR8004 T-VE
VCC VS
D5VL
T-VSCAN
T-VCC
GND HIC8001
CN8005
PFC sub B/D
VA
HIC8003
GND CN8006 VS sub B/D
T-PFC_VCC
VA
T-VSET HIC8002
9V_Standby
alarm B/D
T-VA
GND
8V6
GND
5V_SW
GND VR8007
12V VA
CN8004
GND VR8003
POWER OK VSET
5V_Relay Io_2 VR8009
GND D5VL
CN8007
DC Prot
VR8002
PIPQ VSB
GND VR8005 GREEN
LED8001
GND FAIL VSCAN GREEN CN8001
GND RED VR8006 LED8002 AC INPUT
Temp Sensor LED8004 D3V3 GREEN
GND CN8008 LED8003
5V2
GND T-3V3 T-5V 9V_Standby 5V2
D5VL
D3V3
D3V3
GND
GND
GND
VS_ON
5V2
1 P FC 385V ± 2V 370V ~ 400V
2 VS 175V ± 1% 160V ~ 185V
3 VA 70V ± 1% 65V ~ 80V
4 VE 160V ± 2% 150V ~ 170V
5 VSET 173V ± 2% 160V ~ 180V
6 VSCAN -60V ± 2% -55V ~ -75V
7 D5VL 5. 2 V ± 2 % 4.0V ~ 6.0V
8 D3V3 3.3V ± 2% 2.8V ~ 4.0V
9 V CC 15V ± 5% Fixed
10 5V2 5. 4 V ± 3 % 3.5V ~ 6.0V
11 9V_Standby 8.5V ~ 9.5V Fixed
SDI_PDP 49
6.2.6 PSU 42" HD v4
1 Vs 208V 190V ~ 210 V
2 Va 70V 50V ~ 70V
3 Ve 90V 80V ~ 105V
4 V set 195V 180V ~ 205 V
5 Vscan - 1 9 0V -170V ~ -205V
6 Vs b 5V Fixed
7 Vg 15V Fixed
8 D5VL 5.2V Fixed
9 D3V3 3.3V Fixed
50 SDI_PDP
6.2.7 PSU 50" HD v3
DONGAH ELECOMM
PCB NAME P5-503-PHINZI DESIGN CHECK APPROVE
D5VL
GND
GND
GND
GND
VER. NO. 00M5510408191
SHEET 1 OF 6
V6
V0
V5
V5
COMP.SILK SCREEN -P 1/6 - HOT (LIVE) FILE NAME P5-503-PHINZ1 .PCB
COLD (ISOLATED) IV - 1 UL6500:E240806.UL60950:E166582 00MS5510408191

CN8002 DIPPING
SX H8005 CN8009 H8003
SY
V5
CN8003
V9
DC_VCC
GND
GND
VPFC
GND
GND TOP
Vset H8002
GND
Yscan
GND
V6
D6V
GND
CN8006
GND H8001
VA
VA
BUFFER
GND VG
CN8006
GND CAUTION
VA VS
REPLACE ONLY WITH SAME TYPE AND RATING OF FUSE.

VA VR8005
FOR CONTINUED PROTECTION AGAINST RISK OF FIRE,

VA
1
V0 VR8009 VR8001
V6 H8004
D3V3
V0 VR8004
D6V VPFC
GND
H8008 D3V3
+5V2
WARNING
HC8001
+9V_STBY
GND VR8007
CN8004
8V8
IV-2
GND
D5V_5W
GND +5VSB
12V
GND
HJC8003
POWER_OK
+5V_RELAY_IDZ VR8208
GND PBA Rev HOT (LIVE)
1
A B C D E F G H I
STAND_BY 1 2 3 4 5 6 7 7 9
DC_PROT_IN COLD (ISOLATED)

CN8007
PIRO
IV-3
GND
GND VR8006
GND
THERMAL_DET I
GND D5V SL
+5V2 L CN8001 N
1
Vedj CN8008 AC INPUT

S/N Vuo P5-503-PH 100-240V ~ 50/60Hz BA
A55V CODE : LJ44-00065A
GND
VS_ON
GND
GND
GND
D3V3
D3V3
1 PF C 385V ± 2V 3 70V ~ 400V
2 VS 175V ± 1% 1 60V ~ 185V
3 VA 70 V ± 1% 65V ~ 80V
4 VE 160V ± 2% 1 50V ~ 170V
5 VSET 173V ± 2% 1 60V ~ 180V
6 VSCAN -60V ± 2% -55V ~ -75V
7 D 5VL 5.2V ± 2% 4 .0 V ~ 6 . 0 V
8 D 3V3 3.3V ± 2% 2.8V ~ 4.0V
9 VC C 15V ± 5% Fixed
10 5V2 5.4V ± 3% 3.5V ~ 6.0V
11 9V_Standby 8.5V ~ 9.5V Fixed
SDI_PDP 51
6.2.8 PSU 50" HD v4
1 VS 200V ± 1% 195V ~ 215 V
2 VA 70V ± 1.5% 50V ~ 70V
3 VE 100V ± 1.5% 70V ~ 110V
4 VSET 195V ± 1.5% 180V ~ 210 V
5 VSCAN - 175V ± 1.5% -170V ~ -185V
6 VS B 5V ± 5 % Fixed
7 VG 15V ± 5% Fixed
8 D5VL 5.2V ± 5% Fixed
9 D3V3 3.3V ± 5% Fixed
7. Esquemas Elétricos e Layouts

Não aplicados.
52 SDI_PDP
8. Ajuste
indíce deste capítulo: 5. Ajuste o tempo plano da rampa decrescente do 1st subframe
8.1 Ajustes 37” SD v4 para 16 μs com VR5002 (veja Figura “Ajuste do tempo plano
8.2 Ajustes 42” SD v2 decrescente”).
8.3 Ajustes 42” SD v3 • Este é um ajuste difícil.
8.4 Ajustes 42” HD v3 • É mais fácil e mais preciso fazendo o seguinte:
8.6 Ajustes 42” HD v4 – Conte 3 pulsos entre A e B;
8.7 Ajustes 50” HD v3 – Ajuste as diferenças entre A e B para 40 V; o
8.8 Ajustes 50” HD v4 tempo entre C e D será então automaticamente
8.9 Valores ajustados (todas as telas) ajustado aproximadamente em 16 μS
– Ajustes do osciloscópio: vertical 20VDC/div,
Nota: horizontalmente 10 μS/div.
• As figuras podem diferir devido aos diferentes modelos. 6. Cheque com o osciloscópio se a tensão do Vsch é -38 V
(veja Figura “Y-scan forma de onda H ”).
Importante: Remova todos os saltos não-padrão e resete todos as
chaves DIP, após a manutenção! Nota especial: É muito importante, que você execute este
ajuste no 1st Sub-Field (S F) do 1st Frame da forma de
onda Reset e então mova para o terceiro Sub-field para
8.1 Ajustes 37” SD v4 ajustar.
1. O padrão de ajuste para Branco Total (local CN2008 no

Painel Lógico). 40 μs
2. ajuste Vsch (veja Figura “Localizando ponto de teste LJ92-0102A”
para -38V (veja Figura “Ajuste de forma de onda (Painel -Y)”).
Cheque com um multímetro digítal, conectado entre o ponto de
teste Y-scan e grupo. Ajuste da tensão com
VR5000.
3. Cheque forma de onda usando um Osciloscópio. 16 μs
• Desencadeando através do V_TOGG do Painel LOGIC (veja

Figura “Logic PWB”).
• Conecte o ponto de teste “ODD” , localizado no centro do Adjust VR5001 to set the time of
Yrr( Rising Ramp) 40 μs
Y_buffer (veja Figura “Localizando Potenciômetro LJ92-
Adjust VR5000 to set the voltage to -38 V.This
01149A”), para outro canal, então verifique a primeira alignment can be executed by using a DMM, the
forma de onda Subfield de um TV-Field. + of the DMM on Y-scan H test point
• Cheque a forma de onda ajustando Divisão Horizontal do Adjust VR5002 to set the time
of Yfr (Falling Ramp_1st) 16 μs G_14992_001.eps
osciloscópio. 190106
4. Ajuste o tempo plano da rampa crescente do 1st subframe para
40 μS com VR5001 (veja Figura “Ajuste do tempo plano da rampa Figura 8-1 Ajuste de forma de onda (Y-Board)
crescente”).
Ch2 = 100V/2ms/div Ch2 = 100V/20μs/div G_14992_002.eps

190106
Figura 8-2 Ajuste do tempo plano da rampa crescente (Y-Board)

SDI_PDP 53
Not easy to set to 16 μs
Ch2 = 100V/2ms/div Ch2 = 20V/10μs/div G_14992_003.eps

190106
Figura 8-3 Ajuste de tempo plano da rampa decrescente (Y-Board)
1. VR5000 Adjustment:
Vsch TP: 38 V
Rising ramp flat time: 40 us
Falling ramp flat time: 16 us
1
TP_ODD
Ch2 = 40us/50V/DC/div G_14992_004.eps

190106
Figura 8-4 Y-scan forma de onda H (Y-Board)

F_14991_051.eps
240306
Figura 8-6 Localização de potenciômetro LJ92-01149A
1
Vsch G_14993_001.eps
240306
Figura 8-5 Localização de ponto de teste LJ92-01021A

54 SDI_PDP
Vsch TP: 38 V
2. VR5001 Adjustment: V_TOGG

1
Rising ramp flat time: 40 us
1
CN2008
Falling ramp flat time: 16 us
Figura 8-7 Localização de potenciômetro LJ92-01149B
Figura 8-9 Painel Logic
–
G_14991_066.eps
140206
Figura 8-8 Ajuste de forma de onda (painel Y-Main )

SDI_PDP 55
8.2 Ajustes 42” SD v2
1) Preparação
1 Inserirr J8002 no painel PSU
2 Conectar a chave Jig
3 Coloque os interruptores painel Logic
no modo interno, para gerar uma
tela de Totla Branco.
Modo Externo Modo Interno
1 2 3 4 1 2 3 4
4 Conecte a alimentação jig
Conecte o Osciloscópio:
5 CH1: V-SYNC (CN201)
6 CH2: Y-saída (OUT4)
7 CH3: X-saída (TP OUT)
8 Conecte o Painel Key-scan
2) Ligue.
- Ligue o chave Power
- Cheque o LED no Painel Board
- Cheque a forma de onda dos paineis X- e Y-
(Refere-se a figura abaixo)
Figura 8-10 Procedimento de ajuste (42” SD v2)
Vsync
Y-Saída
X-Saída
Figura 8-11 Forma de onda do painel X e Y (42” SD v2)

56 SDI_PDP
Procedimentos
1) Produza um Branco Total na Tela.
2) Observe a forma de onda usando o Osciloscópio.
a Cheque OUT4 TP no Y-buffer(acima).

Observe a forma de onda da terceira onda do 1TV-Field.
b Ajuste a divisão do osciloscópio como a figura a esquerda
c Ajuste o período do Vset em 10μS, do -Vsc(1) em 20μs,
do -Vsc(2) em 5μs, sintonizando VR (Resistor Variável)
(apenas,quando você ajustar cada período do -Vsc(1) & -Vsc(2)
ajuste a Divisão Vertical do osciloscópio em '2V ou 5V')
d VR para Vset : VR5003 (Y_principal)
VR para -Vsc(1) : VR5001 (Y_principal)
VR para -Vsc(2) : VR5002 (Y_principal)
Figura 8-12 Como ajustar a forma de onda (42” SD v2)

SDI_PDP 57
8.3 Ajustes 42” SD v3 Reset e então mova para o 3rd Sub-field para
ajustá-lo.
1. Coloque os interruptores no Painel Logic na posição
interna para conseguir um Padrão de Branco Total.
2. Você pode encontrar a localização do ponto de teste e
usar o potenciômetro na Figura “Localização de Potenciômetro”.
3. Ajuste Vsch para 40 V com VR5004.
4. Cheque a forma de onda com um Osciloscópio.
• Traga o sinal desencadeado do ponto de teste marcado com “V-
sync” no Painel Logic .
• Conecte o ponto de teste marcado com “OUT 4”, localizado no 1 2 3 4
centro do Painel Y_buffer do outro canal, e então
cheque a primeira forma de onda Subfield operando de uma TV-
Figura 8-13 Modo interruptor DIP : Externo
Field.
• Cheque a forma de onda novamente após ajustar a Divisão
Horizontal. Cheque a forma de onda Reset quando o Nível
V_TOGG for mudado.
• Ajuste o Vset para 10μs ajustando VR5002.
• Ajuste o tempo de manutenção Decrescente para 30 μs ajustando
VR5003.
• Troque a posição da forma de onda do Osciloscópio para o
3rd Subfield e então ajuste o tempo de manutenção Decrescente 1 2 3 4
para 30μs ajustando o VR5001. A manutenção da seção GND
poderá ser checada após a Divisão Vertical ser re-ajustada
para '2 V ou 5 V'. Figura 8-14 Modo interruptor DIP : Interno
Aviso especial:É muito importante, que você execute este

ajuste no 1st Sub-Field (SF) do 1st Frame da forma de onda
tempo de manutenção crescente
tempo de manutenção decrescente
Ajustando VR5002 para ajustar o tempo Ajustando VR5004 para ajustar a tensão
do Yrr (Rising Ramp) 10 μs do Vsch (Scan high voltage) 40 V
Ajustando VR5003 para ajustar o tempo Ajustando VR5001 para ajustar o tempo
do Yfr (Falling Ramp_1st) 30 μs do Yfr (Falling Ramp_3rd) 30 μs
Figura 8-15 Ajuste da inclinação da forma de onda rampa TCP (Y-Painel)

58 SDI_PDP
(V) (V)
50V/div. 20V/div.
40V
DC=0V
20ms/div. 50ms/div.
(t) (t)
Figura 8-16 Rampa Crescente Figura 8-17 Rampa Decrescente
VR5004 1. VR5004 ajuste: Vsch TP => 40 volt
2. VR5002 ajuste: Rampa Crescente tempo plano: Typ. 10 μsec

TP:Vsch
3. VR5003 ajuste: Rampa Crescente tempo plano => Typ. 30 μsec
VR5001
4. VR5001 ajuste: 3rd SF Rampa Decrescente tempo plano => Typ. 30 μsec
VR5003
VR5002
* Preste atenção para concluir o ajuste acima
Figura 8-18 Localização do Potenciômetro

SDI_PDP 59
8.4 Alignments 42” HD v3 Reset e então mova para o 3rd Sub-field para
ajustá-lo.
1. Coloque os interruptores no Painel Logic na posição
interna para conseguir um Padrão de Branco Total.
2. Ajuste Vsch para o máximo Clock-wise usando VR5004 (Vsch
poderá ser conectado para "+" unidade do DMM).
3. Cheque a forma de onda usando o Osciloscópio.
• Desencadeado através de V_TOGG do Painel LOGIC.
• Conecte o Ponto de Teste OUT 4 no centro do Y_buffer
para outro canal, e então cheque a primeira forma de onda Subfield
operando de uma TV-Field. 1 2 3 4
• Cheque a forma de onda novamente após o ajuste da Divisão
Figura 8-21 Modo interruptor DIP : Externo
V_TOGG for mudado.
• Ajuste o Vset para 20 μs ajustando VR5002. A manutenção da
seção GND poderá ser checada após a Divisão Vertifcal ser re-
ajustada para '2 V ou 5 V'.
• Ajuste o tempo de manutenção Decrescente para 20 μs ajustando
VR5006.
• Troque a posição da forma de onda do Osciloscópio
3rd Subfield e então ajuste o tempo de manutenção Crescente
para 10μs ajustando o VR5003. A seção de manutenção GND 1 2 3 4
poderá ser checada após a Divisão Vertical ser re-ajustada
para '2 V ou 5 V'.
Figura 8-22 Modo interruptor DIP : Interno
Aviso especial: É muito importante, que você execute este
ajuste no 1st Sub-Field (SF) do 1st Frame da forma de onda
tempo de manutenção crescente
tempo de manutenção decrescente
Ajuste VR5002 para ajustar o tempo Ajuste VR5004 para ajustar a tensão
doYrr (Rising Ramp) 20 μs do Vsch (Scan high voltage) 40 V
Ajuste VR5003 para ajustar o tempo Ajuste VR5001 para ajustar o tempo
Figura 8-23 Ajuste da inclinação da forma de onda da rampa TCP (Y-Painel)

60 SDI_PDP
(V) (V)
50V/div. 20V/div.
40V
DC=0V
20ms/div. 50ms/div.
(t) (t)
VR5004
1. VR5004 / ajuste; Clock-wise para máximo
2. VR5005/ ajuste; Clock-wise para máximo
3. VR5001/ ajuste; Clock-wise para 4 th divisão
4. VR5002 ajuste: Rampa Crescente tempo plano:

=> Typ. 20usec
VR5003
5. VR5006 ajuste: Rampa Decrescente tempo plano

=> Typ. 20usec
VR5001 6. VR5003 ajuste: 3th SF Rampa Decrescente tempo plano

=> Typ. 10usec
VR5005
VR5006 VR5002
Figura 8-26 Localização do potenciômetro

SDI_PDP 61
F_14991_071.eps
140206
Figura 8-27 Localização de Potenciômetro LJ92-00981A
F_14991_072.eps
140206
Figura 8-28 Localização de potenciômetro LJ92-00981B

62 SDI_PDP
8.5 Ajustes 42” SD v4 • Cheque a forma de onda novamente após ajustar a

Divisão Horizontal.
1. Para ser Padrão Branco Total (coloque CN2034 no Cheque a forma de onda Reset quando o Nível V_TOGG
for trocado.
Painel Logic ).
• Ajuste o tempo plano da rampa crescente para 60 μs com
2. Cheque forma de onda usando um Osciloscópio.
• Desencadeado através de V_TOGG para Painel LOGIC . VR5001.
• Ajuste o tempo plano ou a rampa decrescente para 80 μs
• Conecte o Ponto de Teste OUT 240 no centro do
com VR5003.
Y_buffer para outro canal, e então cheque a primeira forma
de onda aid-reset da última sustentação do 1TV-Field.
Figura 8-29 Localização de Potenciômetro
F_14991_073.eps
140206
Figura 8-31 Ajuste da forma de onda (Y-Main painel)

G_14993_002.eps
CN2034
1 270306
Figure 8-30 Localização de Jumper (Painel Logic)

SDI_PDP 63
8.6 Ajustes 42” HD v4
1. Para ser Padrão de Branco Total (coloque jumper CN2072 no

Painel Logic ).
2. Cheque a forma de onda usando um Osciloscópio.
• Desecadeado através de V_TOGG para Painel LOGIC.
• Conecte o ponto de Teste OUT 240 no centro de
Y_buffer para outro canal, e então cheque a primeira forma de
onda aid-reset da última sustentação de uma TV-Field.
• Cheque a forma de onda novamente após ajustar a
Divisão Horizontal.
Cheque a forma de onda Reset quando o Nível V_TOGG
for trocado.
• Ajuste 15V pelo VR5002.
• Ajuste 100V e 50us pelo VR5001
F_14991_025.eps
030805
Figura 8-35 Rampa decrescente do aid-reset
VR5002 Adjustment : Falling ramp(Yfr)
CN2072 G_14993_003.eps
1
270306
Figura 8-32 Localização de Jumper (Painel Logic )
F_14991_023.eps
030805
Figura 8-33 1st subfield da última sustentação do 1 frame
VR5001 Adjustment : Rising ramp(Yrr)
LJ92 - 01200A
F_14991_026.eps
160206
F_14991_024.eps
030805
Figura 8-34 Rampa crescente do aid-reset

64 SDI_PDP
8.7 Ajustes 50” HD v3 checada após a Divisão Vertical for re-ajustado para ‘2V
ou 5 V'.
1. Coloque os interruptores no Painel Logic Board na posição • Ajuste o tempo de manutenção Decrescente para 35 μs
pelo VR5001.
interna para conseguir um Padrão de Branco Total (veja Figura “Posições
do interruptor DIP”) • Troque a posição da forma de onda do Osciloscópio para
2. Ajuste Vsch para 25 V usando VR5901_VSC_h (Vsc_h 3rd Subfield e então ajuste o tempo de manutenção Cres-
cente para 20μs ajustado pelo VR5002.
poderá ser conectado para "+" unidade do DMM).
• A seção de manutenção GND poderá ser checada após a
3. Cheque a forma de onda usando o Osciloscópio.
• Desencadeado através de V_TOGG para Painel LOGIC . Divisção Vertical ser re-ajustada para '2 V ou 5 V'.
• Conecte o Ponto de Teste OUT 4 da central Y_buffer
para outro canal, e então cheque a primeira forma de onda Subfield Aviso especial: Quando você ajusta a inclinação da forma de
operando de um TV-Field. onda, verifique e ajuste baseado na forma de onda Reset do
• Cheque a forma de onda novamente após ajustar a Divisão 1st Sub-field do 1st Frame e então mova para o 3rd Sub-field para
Horizontal. Cheque a forma de onda Reset quando o Nível ajustá-lo.
V_TOGG for trocado.
• Ajuste o Tempo Plano Rampa Crescente para 50 μs pelo
VR5000. A seção de manutenção GND poderá ser
Ajuste VR5000 para ajustar o tempo Ajuste VR5901 para ajustar a tensão
do Yrr( Rising Ramp) 50 μs do Vsch [Scan high voltage ] 25V
Ajuste VR5001 para ajustar o tempo Ajuste VR5002 para ajustar o tempo
Figura 8-37 Ajuste da inclinação da forma de onda da rampa TCP (Y-Painel)
(V) (V)
50V/div. 20V/div.
40V
DC=0V
20ms/div. 50ms/div.
(t) (t)

SDI_PDP 65
1. VR5901(Vscan_h) / ajuste; 25V

2. VR5901/(Vscan) / ajuste; -90V
3. VR5901/ ajuste; Fix
4. VR5000 ajuste: Tempo plano rampa Crescente:

=> Typ. 50 μsec
5. VR5001 ajuste : Tempo Plano Rampa Decrescente

=> Typ. 35 μsec
VR5000
VR5001
6. VR5002 ajuste : 3th SF Tempo plano ramp Decrescente
=> Typ. 20 μsec
VR5002
VR5004 VR5005
VR5006
Figura 8-40 Localização do Potenciômetro

66 SDI_PDP
F_14991_076.eps F_14991_077.eps
140206 140206
Figura 8-41 Localizações de Potenciômetro LJ92-00853A Figura 8-42 Localizações de potenciômetro LJ92-00853B
< E xterno> < Interno>
Figura 8-43 Posição de interruptor DIP

SDI_PDP 67
8.8 Ajustes 50” HD v4 • Cheque a forma de onda novamente após ajustar a Divisão
1. Para ser Padrão Branco Total (coloque jumper CN2012 no V_TOGG for trocado.
• Ajuste o Tempo plano da rampa Crescente para 90 μs ajustado por
Painel Logic).
VR5000.
2. Localize todos os pontos de teste e potenciômetros do painel na
mão. • Ajuste o tempo de manutenção Decrescente par 80 μs ajustado por
VR5001.
• Desencadeado através do V_TOGG do Painel LOGIC .
• Conecte o Ponto de Teste CN5511 do Y_buffer para
outro canal, e então cheque a primeira forma de onda Subfield
operando de um TV-Field.
ComPair
CN2012
Figura 8-44 Conector Jumper CN2012 / ComPair no painel v4 Logic
1st Sub Field
Ajuste VR5000 para ajustar o tempo do Ajuste VR5001 para ajustar o tempo do
Yrr (Main Reset Rising Ramp) 90 us Yfr (Main Reset Falling Ramp) 80 us
68 SDI_PDP
Figura 8-45 Ajuste da inclinação da forma de onda da rampa TCP (Y_Painel)
Figura 8-46 Rampa crescente Figura 8-47 Rampa decrescente
VR5000 ajuste :
Tempo plano
rampa crescente => Typ. 90usec
VR5001 ajuste:
Tempo plano
=> Typ. 80usec
rampa decrescente

SDI_PDP 69
8.9 Ajuste de valor (todas as telas)
Tabela 8-1 Ajuste de tabela Y PWB
Modelo Forma de onda Item Padrão

37”SD v4 Rising_Ramp VR5001 30 μs (30 ~ 40)
Falling_Ramp_1st VR5002 16 μs (10 ~ 20)
Vsch VR5000 38 V
42” SD v2 Rising_Ramp (Vset) VR5003 10 μs
-Vsc 1 VR5001 20 μs
-Vsc 2 VR5002 5 μs
42” SD v3 Rising_Ramp VR5002 10 μs
Falling_Ramp_1st VR5003 30 μs
Falling_Ramp_3rd VR5001 30 μs
Vsch VR5004 40 V
42” SD v4 Rising_Ramp VR5001 60 μs
42” HD v3 Rising_Ramp VR5002 10 μs
Vsch Scan high voltage VR5004 40 V
42” HD v4 Rising_Ramp VR5001 15 V
Vsch Scan high voltage VR5901 25 V
70 SDI_PDP
9. Descrição de Circuitos, Lista Abreviações e IC Data Sheets

Indíce deste capítulo: 9.2 Lista de Abreviações
9.1 Principal função de Cada Painel
9.2 Lista de Abreviações
AC Corrente alternativa
9.3 IC Data Sheets
COF Circuit On Foil
DC Corrente Direta
9.1 Principal função de Cada Painel ERC Circuito de Energia recuperada
ESD Discarga Estática Elétrica
FET Field Effect Transistor
9.1.1 Painel X Main
FFC Cabo Plano metálico
FPC Circuito Impresso Flexível
O painel X Main gera um sinal de drive chaveando o FTV Televisor tela Plana
FET na sincronização do tempo do painel logic principal e HD Alta Definição
alimenta o eletrodo X do painel com o sinal de drive I/O Entrada/Saída
através do conector. IC Circuito Integrado
1. Formas de onda mantém a tensão (incluindo ERC). LB Logic Buffer
2. Gera X sinal de rampa crescente. LED Light Emitting Diode
3. Mantém Ve bias entre intervalos Scan . LVDS Sinal Diferencial de Baixa Tensão
PCB Painel de Circuito Impresso (igual PWB)
9.1.2 Painel Y Main PDP Painel Plasma Display
PSU Fonte de Alimentação
O painel Y Main gera um sinal de drive signal chaveando o PWB Painel de Circuito Impresso (igual PCB)
FET na sincronização do tempo do painel logic Main e RGB Vermelho,Verde,Azul cores espaciais
alimenta sequencialmente o eletrodo Y do painel com o sinal SD Definição Padrão
de drive através do IC scan driver no painel Y-buffer. Este SDI Samsung Display Industry (alimentação)
painel conectado ao terminal Y do painel tem as seguintes SMPS Alimentação Modo Chaveado
funções principais: SSB Painel de Pequenos Sinais
1. Formas de onda mantém a tensão (incluindo ERC). SF Sub Field
2. Gera Rampa Decrescente Y-rising . TCP Tape Carrier Package
3. Mantém V scan bias. VR Resistor Variável
Vsc Tensão Scan
9.1.3 Painel Logic Main YBL Y Buffer painel abaixo
YBU Y Buffer painel acima
YM Y Main painel
O painel Logic Main gera saídas do sinal de saída do endereço
drive e o sinal de drive X,Y processado nos sinais de vídeo.
Estes Paineis buffers guia o endereço do sinal de saída e 9.3 IC Data Sheets
alimentá-o para o endereço do IC drive (módulo COF, sinal de
vídeo -XY gerando sinal de drive, circuito memória de chassis/
Não aplicado.
reorganização de endereço de dados).
9.1.4 Logic Buffer (E, F)
O Logic Buffer transmite sinal de dados e sinal de controle.
9.1.5 Painel Y Buffer (Acima, Abaixo)
O painel Y Buffer consiste de paineis acima e abaixo que

alimenta o Y-terminal com formas de ondas scan. O painel
compreende oito ICs scan driver (ST microeletrônicos STV
7617: 64 ou pinos de saída 65 ), mais quatro ICs
para o SD class.
9.1.6 Filtro de Ruído AC
O filtro de Ruído AC tem a função de remover os ruídos (baixa

frequência) e bloquear ondas. Afeta níves de segurança
EMC, EMI.
9.1.7 TCP (Tape Carrier Package)
O TCP aplica o pulso Va no endereço do eletrodo e

representa endereço de descarga pela diferença de potencial
entre o pulso Va e o pulso aplicado para o eletrodo Y.
O TCP compreende quatro dados ICs driver ICs (STV7610A: 96
saída de pinos). Sete CPs são requisitados para sinal scan.

Philips PDP 42pf7320 Ch-lc4.7

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Philips PDP 42pf7320 Ch-lc4.7

Enviado por

Direitos autorais:

Formatos disponíveis

Colour Television Módulo

Manual SDI PDP

1. Especificações Técnicas, Conexões e Vista do Chassis

1.1 Vista PDP

Tabela 1-1 Vista PDP

PDP Tipo/Versão Nome do Modelo H x V Pixel

5 42” HD v3 S42AX-XD02 1024 x 768

Tabela 1-2 PDP x Vista do Chassis

Display tipo Modelo Chassis Chassis Manual #

1.1.2 42" SD v2 1.1.3 42" SD v3

Figura 1-5 Vista externa (42” SD v3)

No Item Especificação 42” SD v2 No Item Especificação 42” SD v3

1.1.4 42" SD v4 1.1.5 42" HD v3

Etiqueta número de série Etiqueta Tensão Etiqueta módulo do Painel

Serial no. Etiqueta tensão

Etiqueta mod. painel

Nº Item Especificação 42” SD v4 Nº Item Especificação 42” HD v3

4 Intensidade de Celula R 0.365 (H) mm x 4 Intensidade de Celula R 0.304 (H) mm x

7 Aspecto da Tela 16:9 7 Aspecto da Tela 16:9

10 Dimensões 982(L) x 582(A) x 54 (P) mm 10 Dimensões 982(L) x 582(A) x 52.9 (P) mm

11 Peso Módulo 1 Cerca de 15.4 kg 11 Peso Módulo 1 Cerca de 18.0kg

1.1.6 42" HD v4 1.1.7 50" HD v3

Número Serial Etiqueta Tensão Etiqueta Painel Módulo

Nº Item Especificação 42” HD v4 Nº Item Especificação 50” HD v3

1.1.8 50" HD v4 1.2 Números Serial

Serial No. Voltage label Module Worker

Figura 1-17 Módulo número serial

Figura 1-18 Painel número serial

Figura 1-16 Pontos de parafusos (50” HD v4)

Nº Item Especificação 50” HD v4

1.3 Vista do Chassis

10 18 12, 13, 14 15, 16 11

Figura 1-19 Localização do Painel (37” SD v4)

Tabela 1-3 Vista PWB (37” SD v4)

No. Location Name

Y- Buffer Logic- Logic- Logic-

Figura 1-20 Localização do Painel (42” SD v2)

Tabela 1-4 Vista do Painel (42” SD v2)

No. Location Name

Figura 1-21 Localização do Painel (42” SD v3)

Tabela 1-5 Vista do Painel (42” SD v3)

No. Location Name

Figura 1-22 Localização do Painel (42” SD v4)

Tabela 1-6 Vista do Painel (42” SD v4)

No. Location Name

Figura 1-23 Localização do Painel (42” HD v3)

Tabela 1-7 Vista do Painel (42” HD v3)

No. Location Name

Figura 1-24 Localização do Painel (42” HD v4)

Tabela 1-8 Vista do Painel (42” HD v4)

No. Location Name

Figura 1-25 Localização do Painel (50” HD v3)

Tabela 1-9 Vista do painel (50” HD v3) No. Location Name

Figura 1-26 Localização do Painel (50” HD v4)

Tabela 1-10 Vista do painel (50” HD v4)

No. Location Name

2. Instruções de Segurança e de Manutenção, Avisos, e Notas

durante o serviço. • Certi que-se de manusear o painel circuito prendendo as

4.1 Desmontagem/ Montagem

4.1.1 Flexibilidade do Circuito Impresso do Y-Buffer (superior e inferior)

• Desmontagem: Retire o FPC do conector segurando

Nota: Certifique-se para não danificar o pino conector

Figura 4-1 Desmontagem do PFC do Y-buffer