Escolar Documentos
Profissional Documentos
Cultura Documentos
1W
μ . COX [VGS − VT ] [1 + λ.VDS ]
2
ID = (1.1)
2 L
1W
ID = μ . COX [ 2.(VGS − VT ).VDS − VDS 2 ][1 + λ.VDS ] (1.2)
2 L
Şekil-1.3. Bir NMOS tranzistorun çıkış özeğrileri üzerinde λ kanal boyu modülasyonu
parametresinin geometrik tanımı.
1.5
Gövde-Etkisi
MOS tranzistorlarda etkili olan diğer bir özellik de gövde etkisidir. Bir
NMOS da kaynak ile savak arasındaki n tipi kanal ile p tipi katkılı gövde bir pn
jonksiyonu gibi düşünülebilir. Kaynak-gövde ve savak-gövde jonksiyonlarından
hiçbirinin iletim yönünde kutuplanmaması için, gövde ucu en düşük potansiyele
bağlanmalıdır. Dolayısıyla, kanal ve gövde arasındaki jonksiyon tıkama yönünde
kutuplanmış olur. Tıkama yönünde kutuplanmış bir jonksiyonun iki yanında
oluşan fakirleşmiş bölge artan tıkama yönü gerilimiyle genişler. Buna göre, sabit
geçit gerilimi altında akan ID akımı, gövde potansiyelinin değiştirilmesiyle
kontrol edilebilir. Bu olay, JFET lerde savak akımının geçit gerilimiyle kontrol
edilmesine benzemekle birlikte, MOS tranzistorlar için istenmeyen bir
durumdur. Zira, gövde etkisi ID akımını azaltacak yönde etki etmektedir.
Akımdaki bu azalmayı dengelemek üzere, geçit gerilimini arttırmak gerekir. Bu
açıdan bakıldığında, gövde etkisinin VT eşik gerilimini arttırdığı söylenebilir.
Eşik gerilimindeki bu artma, VSB kaynak-gövde gerilimi ve C de değeri 0.5 ile 2
arasında değişen, gövde katkılama oranına bağlı bir sabit olmak üzere
ΔVT = C VSB (1.3)
bağıntısı ile verilmektedir.
Gövde etkisinin MOS tranzistorun eşik gerilimine etkisi
[
VT = VT 0 + γ − VBS + 2φF − 2φF ] (1.4)
bağıntısıyla verilir. Bu bağıntıda γ büyüklüğü gövde etkisi faktörü, VT0
büyüklüğü VBS = 0 ikenki eşik gerilimi, φF de Fermi potansiyelidir.
g m = μ . COX
W
( V − VT )
L GS
(1.5)
yahut
W
g m = 2 μ . COX I (1.6)
L D
1.6
2I D
gm = (1.7)
VGS − VT
Cdbo
Cdb = 1/ 2
(1.15)
⎛ VDB ⎞
⎜⎜1 + ⎟⎟
⎝ φ0 ⎠
KAYNAKLAR
D savak
ID
+
VDS
+ -
VGS
-
S kaynak
β β
ID =
2
[VGS − VT ]2 = 2 [V DS − VT ]2 (2.1)
1 1 1
ro = = = (2.2)
gm
µ . COX
W
(V − VT ) β (VGS − VT )
L GS
bağıntısıyla hesaplanabilir. Görülebileceği gibi, dinamik direnç (W/L) ile
ters orantılıdır. Yapının geniş bir uygulama alanı bulunmaktadır. Bunlardan biri
olan gerilim bölücü Şekil-2.3’de gösterilmiştir. Yapıda, her bir tranzistor bir
direnç gibi kullanılmaktadır. Bunun yanısıra, diyot bağlı tranzistor, kutuplama
elemanı ve aktif yük olarak da uygulama alanı bulmaktadır.
T3
V2
T2
V1
T1
Basit akım aynası, Wilson akım aynası, kaskod akım aynası gibi
bipolar tekniğinden bilinen yapılar MOS tekniğine de uygulanabilmektedir.
Iref IO Iref IO
T1 T2 T1 T2
+ +
VGS VBE
- -
(a) (b)
IO ( W / L) 2
= (2.5)
I ref ( W / L) 1
şeklindedir ve tam olarak 1 yapılabilir. Bipolar tranzistorlu düzenlerde bu
oran, tranzistorlar eş olsa bile, baz akımları nedeniyle
IO 1
= <1
I ref 2
1+
βF
bağıntısıyla tanımlanır. Basit akım aynasının çıkış direnci
1
RO = (2.6)
λ. I O
olur.
Iref
IO Iref IO
T1
T1
T3 T2
T3 T2
(a) (b)
Şekil-2.5. Wilson akım kaynağı
şeklindedir.
Tranzistorların tümüyle eş olmaları halinde
I O = I ref (2.8)
olur. Eşdeğer bipolar yapıda ise akımların ilişkisi
⎛ β 2 + 2β ⎞
I O = I ref . ⎜ F F ⎟
⎜ 2 ⎟
⎝ β F + 2β F + 2 ⎠
şeklindedir; başka bir deyişle, yansıtma oranı birden küçüktür. Her iki yapıda da
T3 tranzistoru üzerinden sağlanan geribesleme, devrenin çıkış direncini
yükseltmektedir. Küçük işaret eşdeğer devresi kullanılarak RO çıkış direnci
hesaplanırsa
RO = rO1 g m3 rO 3 (2.9)
bağıntısı elde edilir. rO1 büyüklüğü T1 tranzistorunun, rO3 de T3 tranzistorunun
çıkış direnci, gm3 büyüklüğü ise T3’ ün eğimi olmaktadır. gm .ro çarpanı 50-100
mertebesindedir.
Iref IO
T4 T1
T3 T2
Iref IO
T4 T2
T3 T1
gmb2.vbs2
gm2.vgs2 ix
+
T2 ro2
+ vx
vx ix vgs2
-
-
T1
ro1
elde edilir. Diğer bir deyişle, tranzistorun çıkış direnci 1+gm.rO çarpanı ile
çarpılarak çıkışa yansımaktadır. Gerçekte, çıkış direncini hesaplarken gövde
etkisini de dikkate almak gerekir; zira, T2 tranzistorunun kaynak ucu toprak
potansiyelinde değildir. Bunun için Şekil-2.8’deki eşdeğer devreden hareket
edilirse
RO = rO 2 [1 + ( g m2 + g mb 2 )rO1 ] + rO1 (2.11)
olur. Bu sonuçta ilginç olan, gövde etkisinin de çıkış direncini arttıracak yönde
etki etmesidir.
MOS tekniğinde istenilen değerdeki yüksek empedans, çok sayıda
kaskod katın üst üste yerleştirilmesi ile elde edilebilir. Örnek bir yapı Şekil-
2.9’da görülmektedir. Bu yapılarda her bir kaskod çıkış direncini 1+gmro kadar
yükseltmektedir. Bipolar tekniğinde ise, baz akımlarının etkisi nedeniyle, bu
mümkün değildir.
T6 T3
T5 T2
T4 T1
ID1 ID2
T1 T2
+
VGS
-
W ⎛W ⎞ ⎛W ⎞
∆ = ⎜ ⎟ −⎜ ⎟
L ⎝ L ⎠1 ⎝ L ⎠ 2
2.9
VT 1 + VT 2
VT =
2
∆VT = VT 1 − VT 2
şeklinde ortalama ve fark büyüklükler tanımlansın. Bunların akım-gerilim
bağıntılarında yerlerine konması halinde, yüksek dereceden terimler ihmal
edilirse, dengesizlikler nedeniyle akımın nominal değerinde ortaya çıkacak bağıl
hata
W
∆I D ∆ L ∆VT
= −2 (2.15)
ID W VGS − VT
L
olur. Bağıntıdan görülebileceği gibi, akım dengesizliğinin iki bileşeni
bulunmaktadır. Bunlardan birincisi geometriye bağlıdır ve kutuplamadan
bağımsızdır. İkinci bileşen ise eşik dengesizliğinden kaynaklanmaktadır ve
kutuplamaya bağlıdır, diğer bir deyişle VGS-VT azaldıkça artmaktadır.
g m2.vgs2 ro2
1
s2, d1 +VO
g1
+
g m1.vgs1 ro1
Vi
-
s1, g2 , b
Şekil-2.11. Savak çıkışlı kuvvetlendirici ve bu yapının eşdeğer devresi.
2.10
+VDD
d1
g1 gm.vgs
T1 gmb.vbs
+ ro1
+VI
Vi
+VO s1, d2 +VO
T2
+VB ro2
s2, g2 , b
Şekil-2.13. Diyot bağlı kanal oluşturmalı NMOS yüklü savak çıkışlı kuvvetlendirici ve
gerilim geçiş eğrisi.
Savak çıkışlı kuvvetlendirici yapısının özel bir hali olan bu yapı, ilk
başta, kanal ayarlamalı yük ve eşlenik elemanın bulunmadığı zamanlarda, MOS
dijital devrelerde kullanılmıştır. Yapı Şekil-2.13’de verilmiştir. Giriş geriliminin
bir eşik geriliminden daha az olması durumunda T1 kesime gider ve devreden
akım akmaz. Giriş geriliminin eşik gerilimini aşması halinde ise her iki tranzistor
doymaya girer ve devre kuvvetlendirici olarak çalışır. Genel savak çıkışlı
kuvvetlendirici yapısında olduğu gibi, bu yapıda da gerilim kazancı, gövde
etkisinin ihmal edilmesi durumunda
g m1 (W / L) 1
KV = − =− (2.24)
g m2 (W / L) 2
gm2.vo gmb2.vo
Csb2
Cgs2
ro2
+
RS Cgd1 VO
+ V1
ro1 Cdb1 CL
Cgs1 gm1.v1
VI
(a)
Cgd1
RS V1
+
VO
+ Cgs1
GLeq CLeq
VI gm1.v1
(b)
Şekil-2.14. Diyot yüklü kuvvetlendiricinin küçük işaret eşdeğer devresi.
Genelde, Cgd1 küçük değerlidir. sz >>|sp1| ve CLeq eşdeğer yük kapasitesi küçük
olduğundan, |sp2|>>|sp1| olur. Bu nedenle, jω eksenine yakın olan sp1 baskın
kutuptur. Frekans eğrisinin 3 dB düştüğü açısal frekans
GS
ω3dB = s p1 = (2.32)
Cin
olur. Yüksek değerli alçak frekans kazancı elde edilebilmesi için (W/L) oranı
küçük olmalıdır. W genişliğinin minimum değeri prosesin geometrik
rezolüsyonu ile sınırlı olduğundan, T nin kanal boyunun uzun tutulması gerekir.
Bu ise, Cgs2 ve CLeq kapasitelerinin artmasına, dolayısıyla |sp2| nin düşmesine
ve frekans eğrisinin bu kutup tarafından yararlı bölgede daha fazla
etkilenmesine neden olur.
Bu etki, pozitif gerilim dalgalanmasının biraz azalmasına razı olunarak
iki yahut daha fazla parçalı yük tranzistoru kullanılarak giderilebilir. Böyle bir
devre Şekil-2.15’de gösterilmiştir. Belirli bir gm1 eğimi için devrenin yükü
tek bir yük elemanına göre yarı geçit alanına gereksinme göstermekte, böylece
2.15
etkin yük kapasitesi CLeq azalmaktadır. Buna karşılık, iki diyot seri bağlanarak
yük oluşturulduğundan, alçak frekanslardaki kazanç önceki devreyle aynı olur.
+VDD
T3
T2
+VO
+VI T1
Kaskod devre
+VDD
T3
+VO
+VB
T2
Vd1
+VI
T1
RS V1 V2 VO
+ g m1.v1 gm2.v2
VI Cgs1 -1 -1
g2 C2 gm3 CLeq
1
g 2 = g m2 +
ro1
C1 = C gs1 + (1 + g m1 / g m2 ). C gd 1
C2 = C gd 1 + Cdb1 + C gs 2 + Csb 2
C Leq = C gd 2 + Cdb 2 + Csb 3 + C gs 3 + C L (2.35)
+VDD
T2
+VO
T1
VI
+VDD I
gövde etkisi olmadan
DOYMASIZ
gövde etkisiyle
I
+
V DOYMALI
-
VDD V
Şekil-2.18.Kanal ayarlamalı yük tranzistorunun I-V eğrisi.
ID1 ID2
T1 T2
+VI1 +VI2
ISS
-VSS
milivolt mertebesinde tutulur. Böyle bir yapının farklı kutuplama durumları için
elde edilecek geçiş karakteristikleri Şekil-2.20’de görülmektedir.
Analog uygulamalar için önem taşıyan diğer bir büyüklük de kaynak
bağlamalı katın eğimidir. Bu eğim
⎛ d∆I D ⎞
Gm = ⎜ ⎟ (2.49)
⎝ d∆V I ⎠ ∆VI = 0
şeklinde tanımlanmaktadır. ∆ID için verilmiş olan (2.46) bağıntısından türev
alınırsa
d∆I D 1 ⎡W ⎤ 2 I SS
= µ . COX ⎢ ⎥. − ( ∆V I ) 2
d∆V I 2 ⎣ L⎦ ⎡W ⎤
µ . COX ⎢
⎣ 2. L ⎥⎦
1 ⎡W ⎤ ( ∆V ) 2
(2.50)
− µ . COX ⎢ ⎥.
I
2 ⎣ L⎦ 2 I SS
− ( ∆V I ) 2
⎡W ⎤
µ . COX ⎢
⎣ 2. L ⎥⎦
⎡W ⎤
Gm = g m1 = g m2 = I SS µ . COX ⎢ ⎥
⎣ L⎦ (2.51)
şeklini alır. Diğer bir deyişle, kaynak bağlamalı çiftin eğimi, bipolar yapılardaki
gibi, her bir tranzistorun sükunetteki eğimine eşittir. Ancak, bipolar yapılarda
eğim sadece kutuplama akımına bağlıdır ve eleman boyutlarından bağımsızdır.
MOS fark kuvvetlendiricilerinde ise eğim hem kutuplama akımına hem de
elemanın boyutlarına bağlı olmaktadır.
2.22
∆VI
+VDD
RL1 RL2
+ VO -
T1 T2
+
VOS
- ISS
- -VSS
Şekil-2.21. MOS fark kuvvetlendiricisinde dengesizlik.
∆I D = I D1 − I D 2
I + I D2
I D = D1
2
⎛W ⎞ ⎛W ⎞ ⎛W ⎞
∆⎜ ⎟ = ⎜ ⎟ − ⎜ ⎟
⎝ L ⎠ ⎝ L ⎠1 ⎝ L ⎠ 2
⎛W ⎞ ⎛W ⎞
⎜ ⎟ +⎜ ⎟
⎛W ⎞ ⎝ L ⎠1 ⎝ L ⎠ 2
⎜ ⎟=
⎝ L⎠ 2
∆VT = VT 1 − VT 2
V + VT 2
VT = T 1 (2.53)
2
∆RL = RL1 − RL 2
RL1 + RL 2
RL =
2
elde edilir. VOS giriş dengesizlik gerilimi, tanım olarak, eleman toleransları
nedeniyle ortaya çıkacak fark çıkış gerilimini tam olarak sıfır yapan giriş
gerilimidir ve ID1.RL1 = ID2.RL2 şartını gerktirmektedir. Bu şart ve yukarıda
tanımlanan büyüklükler VOS için elde edilen bağıntıya götürülür ve yüksek
dereceden terimler ihmal edilirse, giriş dengesizlik gerilimi
VGS − VT ⎡⎛ − ∆R L ⎞ ⎛ ∆ (W / L) ⎞⎤
VOS = ∆VT + ⎢⎜ ⎟−⎜ ⎟⎥ (2.54)
2 ⎣⎝ R L ⎠ ⎝ (W / L) ⎠⎦
bağıntısıyla verilebilir. Bu bağıntıda ∆RL, ∆VT, ∆(W/L) iki eleman arasındaki
fark bileşenlerini, RL, VT ve (W/L) de ortalama değerleri gösterirler. Bağıntıdan
fark edilebileceği gibi, yük elemanları arasındaki bir dengesizlik veya W/L
oranlarındaki bir dengesizlik gerilimi doğrudan doğruya VGS - VT ile
çarpılmaktadır. VGS - VT büyüklüğü tipik olarak birkaç yüz milivolt
mertebesinde olur. Bipolar emetör bağlamalı çiftlerde aynı dengesizlik terimleri
kT/q ile, yani çok daha küçük değerli bir çarpanla çarpılır. Bu nedenle,
MOS kaynak bağlamalı çift bipolar emetör bağlamalı çifte göre, aynı orandaki
geometrik dengesizlikler için daha yüksek bir giriş dengesizliği gösterir.
2.24
+VDD
T3 T4
+VO1
+VO2
+VI1 T1 T2 +VI2
ISS
-VSS
Şekil-2.22. Doymalı kanal oluşturmalı yüklü fark kuvvetlendiricisi.
+VDD
T3
+VO1 +VO2
+VI1 T1 T2 +VI2
1
ISS
-VSS
Şekil-2.23. Kanal ayarlamalı yüklü fark kuvvetlendirici.
g m1 1 (W / L) 1
Kd = − =− (2.59)
g mb λb (W / L) 3
olur. Tek katlı aktif yüklü kuvvetlendiricilerde olduğu gibi, bu yapıda da aktif
yük olarak kanal ayarlamalı tranzistor kullanılması, kanal oluşturmalı doymalı
yüklü kuvvetlendiriciye göre kazancın 1/λb kadar daha yükselmesi sonucunu
getirmektedir.
2.26
+VDD
+V1
T1 T3
VID
+V2 +VO
T2 T4
-VSS
Şekil-2.24. Diferansiyelden tek uca dönüştürücü.
T1
+VI
+VO
T2
İkinci yetmezlik, bipolar emetör çıkışlı katlarda da olduğu gibi, içeriye doğru
akım akıtma yeteneğinin sınırlı olmasıdır. Bu nedenle, yüksek değerli
kapasitif yüklerin sürülmesi sırasında sorun çıkabilir. Temel devrenin özel bir
biçimi, yük olarak diyot bağlamalı tranzistor kullanılmasıdır. Böyle bir yapı
Şekil-2.25′de verilmiştir. Daha önce ele alınan yapıda gerekli olan ek kutuplama
gerilimi , diyot bağlamalı NMOS kullanılarak ortadan kaldırılmıştır. Yine, basit
kaynak çıkışlı devre için yapılan analizlerden elde edilen sonuçlar, diyot bağlı
NMOS tranzistor için gerekli düzeltmeler yapılmak kaydıyla bu devre için de
geçerlidir. gm2 >> go1 , gmb1 şartı altında devrenin gerilim kazancı
1
KV = (2.61)
1 + g m2 / g m1
2.28
olur. Kazancın bire yakın olabilmesi için 1 >> gm2/gm1 , dolayısıyla gm2 << gm1
olmalıdır; bu ise (W/L)2 << (W/L)1 olmasını, yani bu çıkış katı için kırmık
üzerinde geniş bir alanın harcanmasını zorunlu kılar.
+VDD
T1
+VI
+VO
T2
çıkış direnci de
1
RO = (2.64)
g m 3 + gm 4
olur. (W/L) oranlarının uygun seçilmesiyle KV gerilim kazancı 1’e
yaklaştırılabilir. Yine, T3 ve T4 tranzistorlarının W/L oranları büyük tutularak
RO çıkış direnci küçültülebilir. Yüklenme nedeniyle VO çıkış geriliminde ortaya
çıkacak düşme, T2 ve T1 üzerinden T3 tranzistorunun geçidine yansır. T3’ün
iletkenliği azalır ve çıkış gerilimi tekrar yükselir.
Yapının çıkış gerilimi pozitif yönde VDD -VGS4 değerine kadar, negatif
yönde de VSS + VGS3 -VT değerine kadar değişebilir. Devrenin akım akıtma
yeteneği de önceki devrelere göre üstünlük göstermektedir. Çıkış akımı sadece
çıkış tranzistorlarının boyutları ile sınırlıdır.
Sistemin geometrisini tayin ederken tatmin edici bir kazanç, maksimum
çıkış salınımı, güç tüketimi ve harcanan kırmık yüzeyi gibi faktörlerin tümünün
dikkate alınması gerekir.
CMOS evirici
S2
+VDD
G2
T2
D2
+VI D1 +VO
G1 T1
S1
1
go2 = (2.66)
ro 2
olmak üzere
vo g + g m2
KV = = − m1 (2.67)
vi g o1 + g o 2
bulunur.Bu bağıntıda yer alan ro1 ve ro2 büyüklükleri T1 ve T2 tranzistorlarının
kanal boyu modülasyonundan ileri gelen çıkış dirençleridir. CMOS yapının
özelliği nedeniyle gövde etkisi etkili olmaz.
+VDD
T2
RS +VO
+
VI CL
T1
-
Şekil-2.29. RS içdirençli bir işaret kaynağı ile sürülen CMOS evirici ve bu eviricinin
eşdeğer devresi.
⎛ g +g ⎞
Cin = Cgs1 + Cgs 2 + ⎜1 + m1
⎝ G Leq
m2
⎠
(
⎟. Cgd 1 + Cgd 2 ) (2.68)
olmak üzere
KV ( s) =
VO
=
[
GS s(Cgd 1 + Cgd 2 ) − ( gm1 + gm2 )] (2.69)
[
VI ( sCin + GS ). s(CLeq + Cgd 1 + Cgd 2 ) + GLeq ]
elde edilir. Sıfır ve kutuplar hesaplanırsa
g m1 + g m2
sz =
C gd 1 + C gd 2
GS
s p1 = −
Cin
G Leq
s p2 = − (2.70)
C Leq + C gd 1 + C gd 2
bulunur. Miller etkisi nedeniyle Cin giriş kapasitesinin değeri büyük, bu nedenle
de sp1 baskın kutup olur.
+VDD
T3 T2
+VO
Iref T1
+VI
CMOS tekniğinde çok sık kullanılan bir yapı da, bipolar tranzistorlu
aktif yüklü kuvvetlendirici yapılarına benzeyen p kanallı akım kaynağı yüklü
devredir. Bu devre Şekil-2.30’da geçiş eğrisi ile birlikte gösterilmiştir. Devre
kanal ayarlamalı yüklü eviriciye göre üstünlük gösterir. Hemen hemen negatif
besleme geriliminden pozitif besleme gerilimine kadar tüm çıkış gerilimi
dalgalanma bölgesi için her iki tranzistor da doymada olur. Dolayısıyla CMOS
evirici NMOS eviriciye göre daha iyi bir çıkış dalgalanma aralığı gösterir.
2.33
T3 T4
+VO
+ T1 T2
VI
-
go ISS
-VSS
Şekil-2.32. CMOS aktif yüklü fark kuvvetlendiricisi.
2.35
T7 +VDD
IX T8
+VB-
T1 T4
VO
VI T2 T3
RL IO
IY -V B+
T6
T5
-VSS
VO
VTP
VTN VA
T6 T2 RL
+
VI T3
- -VSS
Şekil-2.35.AB sınıfı CMOS çıkış katı.
+VDD
+Vkut +VDD
VI T4
T1 T1
IO +VO IO +VO
Vkut
T2 RL T2 RL
VI T3
-VSS -VSS
Eşik referansı
+VDD
T3 T4 T5
IO
I I
T2
T1
R
R1 R2
_
+
+
Vref
- T1 T2
-VSS
Şekil-2.39. Geçit-kaynak gerilimi farkı referansı.
dVref d ⎛ 1 1 ⎞ dI
=
d
( VTE − VTD ) + ⎜ − ⎟
dT dT 2 I ⎝ kE kD ⎠ dT
(2.84)
I ⎛ 1 1 dµ D 1 1 dµ E ⎞
+ ⎜ − ⎟
2 ⎝ k D µ D dT k E µ E dT ⎠
bulunur.
MOS tranzistor çok düşük akımlarda çalışırken, geçit altındaki kanalda difüzyon
akımı baskındır; yani eleman zayıf evirtimde yahut eşikaltı çalışma bölgesinde
çalışır. Akımın kanal genişliğinde mil başına 10µA’den küçük kalması
durumunda, klasik bağıntılar geçersiz olur. Bu bölgede ID savak akımı geçit ve
savak gerilimlerine üstel bağımlılık gösterir.
+VDD
I1 I2
+ ∆V -
+ +
V1 V2
T1 - - T2
+VDD
+ +
VBE I2 Vref
I1
- -
+ +
V1 V2
- -
T1 T2
IB
ISS = I1 + I2
-VSS
I 1 = I SS − I 2 >> I 2
2.43
Vref = V BE + V1 − V2 = V BE + A X . T (2.87)
olur. Bağıntıdan fark edilebileceği gibi, oluşturulan referans üreteci band aralığı
referansına benzemektedir. Yapının çıkış geriliminin sıcaklık katsayısı, -55oC ≤
T ≤ 100oC aralığında 100ppm/oC değerinden küçük tutulabilir.
VT = kT/q referansı
+VDD
T2 T1
Vref
I I +
-VSS
Şekil-2.42. Düşey bipolar tranzistorlarla VT referansı gerçekleştirilmesi.
+VDD
T4 T2
T3 T1
+
R Vref
-
Şekil-2.43. Enine npn tranzistorlarla VT referansı gerçekleştirilmesi.
IC3
P
IC3 = I C1
Q IC1
Şekil-2.44. Kendiliğinden kutuplamalı VT referansının çalışma noktası.
+VDD
T4 T2
T3 T1
+
R Vref
-
k . T ⎡ A1 A4 ⎤
Vref = ln . ∆VT
q ⎢⎣ A3 A2 ⎥⎦
(2.91)
+VDD
T6
T5 T7
I
I I
T3 T4
R
1 n
T1 T2
T5 T6 +VDD
T11
T7 T8
T12
IO
T9 T10
T3 T4
R
T1 T2
1 n -VSS
VBE referansı
+VDD
T4
T3 T5
IO
I I
T1 T2
R
T6
-VSS
Band-aralığı referansı
+VDD
T4
T3 T5
T7
T6 T8
VO
___
IO=
VO=VBE+x.VT.ln(n) R12
T9 T10
+
_
T11
T1 T2
R x.R
R12
T12 T13 T14
1 n n -VSS
Şekil-2.49. Taban pnp tranzistorlarıyla band aralığı referansı.
+VDD
+
+ +
V1 R1
VBE
- T6 - Vref
T2 T4 +
R2 V2
- -
T1 T3 T5
-VSS
+VDD
T3 T4
+
R2 Vref
T1 T2 T8
-
K.A1
A1
R1
T5 T6 T7
1 A
-VSS
Şekil-2.51. Enine npn tranzistorlarla band aralığı referansı.
KAYNAKLAR
+VDD +VCC
+ +
Vi CC Vi CC
VO VO
T1 T2 T1 T2
- -
T6 T6
T3 T4 T3 T4
-VSS -VEE
(a) (b)
T5 +V DD
T8 T7
IO I7
VO
I6
T1 T2
IB T6
T3 T
-V SS
(c)
Şekil-3.1. a) İki kazanç katlı CMOS işlemsel kuvvetlendirici, b) yapının bipolar tekniğindeki
karşılığı, c) gerçekleştirme devresi
Devrenin açık çevrim kazancı, kazanç katları için verilen yöntemle kolayca
hesaplanabilir. MOS tranzistorun giriş direncinin çok yüksek olması nedeniyle ilk
kat ikinci kat tarafından yüklenmez. Gerilim kazancı iki katın kazançları ayrı ayrı
hesaplanarak bulunabilir. İlk katın gerilim kazancı hesaplanırsa
3. 3
g m1
KV 1 = (3.1)
go2 + go4
bulunur. Burada gm1 giriş tranzistorlarının eğimi, gO2 ve gO4 de tranzistorların çıkış
iletkenlikleridir. Benzer şekilde hareket edilirse, ikinci katın kazancı da
g m6
KV 2 = - (3.2)
go6 + go7
olarak elde edilir. Toplam kazanç bu iki kazancın çarpımı olur. Bu tür yapılarda
birkaç bin mertebesinde gerilim kazancı sağlanması istenir. her bir kat 50 civarında
kazanç sağlar. Bu tür yapılar genellilkle anahtarlanmış kapasiteli süzgeçlerde
kullanılırlar ve bu civardaki kazanç söz konusu uygulama alanı için yeterli olur.
Sistematik dengesizlik
T5 +VDD T T5 +VDD
T8 T7 8 T7
IO I7 IO I7
IG
I6 VO I6
T1 T2 T1 T2
IO/2 IO/2 IO/2 IO/2
IB T6 IB
+
T6
VO1 Vi2 T3 T4
+ VGS6
T3 T4 -VSS VGS3 - -VSS
-
(W / L )1 = (W / L )2 ve (W / L )3 = (W / L )4
V DS 3 = V DS 4
olduğundan tüm akım ve gerilimler simetriktir.
V GS 3 = V GS 6
ise
I 6 = I 7 , I G = 0 ve V DS 6 = 0 − (− V SS ) = V SS
IG ≠ 0
olur ve bir dengesizlik oluşur. Bu dengesizlik sistematik dengesizlik olarak
isimlendirilir.VGS6 'nın çıkışı sıfıra getiren değerini VGS6M ile gösterelim. Böylece
giriş dengesizlik gerilimi
3. 5
V GS 6 - V GS 6 M V GS 3 - V GS 6 M
V OS = =
Kd Kd
biçiminde ifade edilebilir. Bu bağıntıda Kd giriş katının fark işaret kazancını
göstermektedir. Elemanların doymada oldukları varsayılır ve kanal boyu
modülasyonu da ihmal edilirse
⎛ ⎞
2.⎜ I O ⎟
⎝2⎠
V GS 3 = V DS 3 = V GS 4 = V DS 4 = V TN +
k n '.(W/L )3
yazılabilir. Benzer şekilde T6 için
2. I 6
V GS 6 = V TN +
k n '.(W/L )6
2. I 7
V GS 3 = V TN +
k n '.(W/L )6
olur. Böylece
(W / L )3 ( I O / 2)
=
(W / L )6 I7
şartı elde edilir. T5 ve T7 tranzistorlarının geçit-kaynak gerilimleri birbirine eşittir.
Kanal boyu modülasyonunun da ihmal edilebileceği gözönünde tutulursa
(W / L )5 IO
=
(W / L )7 I7
Rastgele dengesizlik
1 1
I3 = (1 - ε 1 ). I O ≠ I 4 = .(1+ ε 1 ). I O
2 2
(W / L )1 = (1 - ε 2 ).(W / L )2
V T1 = V T 2 - ∆ V T
yazılabilir. Eşik gerilimlerinin dengesizliğini gidermek üzere ∆VT farkı kadar bir
dengesizlik geriliminin girişe uygulanması gerekli olur. Böylece giriş dengesizlik
geriliminin bu ikinci bileşeni
V OS 2 = ∆ V Ti (3.5)
biçiminde ifade edilebilir. Giriş tranzistorlarındaki geometrik dengesizlikten ileri
gelen dengesizlik için
3. 7
k1
∆ I 1 = - ε 2 . I 1 = - ε 2 . .(V GS 1 - V T 1 )
2
2
ε 2 .I O (3.6)
VOS3=
gmi
yazılabilir. Bağıntıdan fark edilebileceği gibi, VOS3 bileşeni, VOS1 bileşeninde olduğu
gibi, (W/L)1 oranı arttırılarak veya IO kutuplama akımı azaltılarak küçültülebilir. Her
iki etken de (VGS1 -VT1) farkını azaltacak yönde etkisini gösterir. ∆VT farkı ise IO
kutuplama akımı ve (W/L)1 oranından bağımsızdır.
Yük tranzistorlarının eşik gerilimleri arasında oluşacak bir fark da giriş
dengesizlik gerilimi üzerine etkili olur. Bu dengesizliği düzeltmek için girişe
uygulanacak dengesizlik bileşeni
∆ V T3-4 ⎛g ⎞
V OS 4 = = ∆ V T3-4 .⎜ m3 ⎟ (3.7)
Kd1 ⎝ g m1 ⎠
şeklinde ifade edilebilir.
⎛ g m3 ⎞
V OS = ∆ V T1-2 + ∆ V T3-4 .⎜ ⎟
⎝ g m1 ⎠
bağıntısı elde edilir. Bu bağıntıda ilk terim giriş tranzistorları eşik gerilimleri
arasındaki dengesizliği, ikinci terim yük elemanları eşik gerilimleri arasındaki
dengesizliği vermektedir. W/L oranlarının uygun seçilip yük tranzistorlarının
eğimleri giriş tranzistorlarının eğimlerinden küçük tutulursa, yük elemanlarının eşik
gerilimlerinden ileri gelen dengesizlik terimi minimize edilebilir. Üçüncü terim ise
giriş tranzistorları ve yük tranzistorlarına ilişkin W/L oranları arasındaki
dengesizliğini vermektedir. Giriş tranzistorlarının düşük bir (VGS - VT) farkı ile
çalıştırılmasıyla, bu terimi minimize etmek mümkündür. Pratikte (VGS - VT) farkı
50mV ile 100mV mertebesinde tutulur.
3. 8
20log|1/β1| -40dB/dek
20log|1/β2| -60dB/dek
-90o
ω
-180o
-270o
1
|s pD | = .|s p1| (3.9)
KV
biçiminde yazılabilir.
Baskın kutbu sPD olacak şekilde kompanze edilmiş ve frekans eğrisi
Şekil-3.4'deki biçimde değişen bir kuvvetlendiriciye KVf > 1 olacak şekilde
geribesleme uygulansın. Bu durumda elde edilecek frekans eğrisi Şekil-3.5'de
verilmiştir. ωx açısal frekansında çevrim kazancı 1 olur. Faz payı ise 90o dir.
Devrenin -3dB düşme noktası band genişliği ωx olduğuna göre, devreye gerekenden
fazla kompanzasyon uygulanmış ve band genişliğinin fazlaca daraltılmış olduğu
kolayca fark edilebilir. Bunun başlıca nedeni, devrenin birim kazanç band
genişliğine göre kompanze edilmiş, ancak daha yüksek
3. 10
+VP V2 +VO
R1 C1
R2 C2
Ele alınan iki katlı işlemsel kuvvetlendirici yapısının frekans analizi küçük
işaret eşdeğer devresi yardımıyla yapılabilir. Küçük işaret eşdeğer devresi Şekil-3.7'
de verilmiştir. Devrenin yüksek frekanslar bölgesinde iki kutbu ve sağ yarı
düzlemde bir sıfırı vardır. Sıfır ve kutuplar
g m2
s0 = (3.10)
CC
-1
s1 = (3.11)
(1+ g m2 .R2 ).C C .R1
- g m 2 CC
s2 = (3.12)
C 2 C1 + C 2 CC + CC C1
s2 g m2 . C C
=-
ω1 g m1 . C 2
s0 g
= m2
ω1 g m1
olur. Sağ yarıdüzlemdeki sıfır birim kazanç band genişliğine iki katın eğimlerinin
oranıyla bağlıdır.
Fiziksel olarak kompanzasyon kapasitesi yüksek frekanslarda doğrudan
doğruya ileri yönde bir işaret yolu oluşturur ve ikinci kat tranzistorunun geçidi ile
savak ucunu kısa devre ederek bu tranzistoru diyot bağlı tranzistora dönüştürür. C1
ve C2 nin etkisi ihmal edilirse, alçak frekanslarda integratör işlevini yerine getiren
ikinci kat tranzistoru, yüksek frekanslarda kompanzasyon kapasitesinin etkisiyle
diyot bağlı tranzistor biçiminde ilk kata yük olarak gelir. Bunun direnci 1/gm2
olduğundan, yüksek frekanslarda kazanç gm1/gm2 biçimini alır. Bu kazancın işareti
alçak frekanslardaki kazancınkinin tersidir; bu nedenle ,uygulanan kompanzasyon,
herhangi bir negatif geribeslemeyi pozitif geribeslemeye çevirir.
Sorunu gidermek üzere bir yaklaşım, çıkıştan geriye doğru kompanzasyon
kapasitesi yolu üzerine bir kaynak izleyici koymak, böylece ileri yönde geçişi
engellemektir. Ancak, bu yöntem fazla eleman ve kutuplama akımı gerektirir. Böyle
bir yapı örneği Şekil-3.8'de verilmiştir.
Daha basit bir yöntem, kompanzasyon kapasitesine seri bir sıfırlama direnci
getirmektir. Bu yöntemin uygulanması, Şekil-3.9'da gösterilmiştir. Bu durumda
devrenin sıfırı
1
s0 = (3.13)
⎡ 1 ⎤
C C .⎢ - RZ ⎥
⎣ g m2 ⎦
bağıntısıyla verilmektedir. Bu bağıntıya göre, RZ = 1/gm2 yapıldığında, sıfır sonsuza
kayar ve etkisi giderilir. RZ daha da arttırılırsa, sıfır sol yarıdüzleme kayar ve
kuvvetlendiricinin faz payını iyileştirir.
3. 14
CC
+1
+VP V2 +VO
R1 C1 R2 C2
V1 = VP - VN
Şekil-3.8. Kompanzasyon yolu üzerine kaynak izleyici yerleştirilmesi.
Diğer bir sorun kapasitif yüklenme sorunudur. Bu durumda baskın olmayan kutup
ikinci katın eğiminin ilk katın eğimine oranına ve yük kapasitesinin kompanzasyon
kapasitesine oranına bağlıdır. ÿlk ve ikinci kat eğimleri benzer ve yük kapasitesi ile
kompanzasyon kapasitesi aynı mertebede ise, birim kazançta faz payı azalır.
CC RZ
+VP V2 +VO
R1 C1 R2 C2
V1= VP - VN
Şekil-3.9a. Sıfırlama direnci.
3. 15
Im
artan RZ
RZ = 0
Re
CC
_
gm1.Vin
+ +VO
şeklinde bir basamak gerilimi uygulansın. Bu durumda elde edilecek çıkış işareti
⎡ t ⎤
vo (t) = - V 1 .u(t).K O .⎢1 - exp(- )⎥ (3.18)
⎣ τ ⎦
olur. Bağıntıdan fark edilebileceği gibi, girişe küçük genlikli bir basamak işareti
uygulanması durumunda çıkış işareti üstel bir değişim göstermektedir. Girişe büyük
genlikli bir işaret uygulanması durumunda ise doğrusal (sabit eğimli) bir yükselme
ve düşme elde edilir. Başka bir deyişle, çıkış işaretinin değişim hızının alabileceği
maksimum bir değer bulunmaktadır ve çıkış işareti en fazla bu hızla değişebilir.
Çıkış işaretinin maksimum değişim hızı yükselme eğimi olarak isimlendirilir. Çıkış
işaretinin küçük ve büyük genlikli giriş işaretleri için ne şekilde değişeceği Şekil-
3.11 'de gösterilmiştir. Yükselme eğimi, işlemsel kuvvetlendiricinin çalıştırıldığı
devre yapısına göre farklılık gösterebilir. Bu bölümde, iki kazanç katlı
kuvvetlendirici yapısının faz döndüren kuvvetlendirici ve gerilim izleyici olarak
çalıştırılması durumları ele alınacaktır.
3. 17
_
Vin R
+ +VO
Vin
t
t1 t2
kücük işaret
VO
t
büyük işaret
yükselme
VO eğimi
+VDD
CC
T3 T4
IO IO
Vin R _
T1 T2
kesimde
+ +VO
V1
0
0 IO
-V1
-VSS
Faz döndüren kuvvetlendirici yapısı içinde yer alan işlemsel kuvvetlendirici bloku
Şekil-3.12'de verilmiştir. VIN giriş gerilimi 0 iken T1 ve T2 tranzistorları eşit
3. 18
gerilimlerle kutuplanmışlardır, bu nedenle bu tranzistorların akımları da birbirine
eşit ve IO/2 değerinde olurlar. Girişe şekilde gösterilen yönde büyük genlikli bir
basamak işareti uygulandığı varsayılsın. Bu durumda T1 tranzistoru iyice iletime
sürülür ve IO akımının tümünü akıtır. T2 tranzistoru ise kesime sürülür ve akımı sıfır
olur. T1 tranzistorundan akan IO akımı diyot bağlı T3 tranzistorundan ve akım aynası
dolayısıyla yansıyarak T4 tranzistorundan da akar ve CC kondansatörünü doldurur.
Sabit akımla dolan kondansatörün uçlarındaki gerilim zamanla lineer olarak, yani
sabit eğimle, artar. Kompanzasyon kapasitesi, negatif kazançlı ikinci kazanç katı ile
birlikte bir integral alıcı devre oluşturduğundan, çıkış işaretinin yükselme eğimi
dV O IO
SR = = (3.19)
dt maks CC
olur. Bilindiği gibi, kompanzasyon kapasitesinin değeri
g mi
CC = (3.20)
ω1
bağıntısıyla, giriş tranzistorlarının eğimi ve seçilmiş olan birim kazanç band
genişliği cinsinden ifade edilmektedir. Giriş katının eğimi
W
g mi = µ .C OX . . I O (3.21)
L
olduğundan, çıkış işaretinin yükselme eğimi
I O .ω 1 IO
SR = = ω1 . (3.22)
g mi W
µ .C OX .
L
olur. Faz döndüren kuvvetlendirici yapısının yükselme eğimi, bağıntıdan fark
edilebileceği gibi, birim kazanç band genişliği arttırılarak, giriş katının kutuplama
akımı arttırılarak, yahut giriş tranzistorlarının (W/L) oranları azaltılarak arttırılabilir.
MOS tranzistorlarda eğimin değeri bipolar tranzistorlara göre çok düşüktür.
Sağlanacak kazanç ve dengesizlik gibi olaylar ele alındığında, bu durum önemli bir
sakınca oluşturmaktadır. Ancak, yükselme eğimi dikkate alındığında, MOS
yapılarda elde edilebilecek yükselme eğiminin, aynı özellikteki bipolar işlemsel
kuvvetlendiricidekinden daha yüksek değerler elde edilebileceği görülür. Bunun
başlıca nedeni, verilen belirli bir birim kazanç band genişliği için (3.16) bağıntısı
uyarında, eğimin düşük olmasından ötürü, bulunacak CC kompanzasyon kapasitesi
değerinin daha küçük olmasıdır.
3. 19
Benzer bir inceleme, negatif yönde uygulanacak giriş basamak işaretleri
için de yapılabilir. Yükselme eğimi
IO
SR = (3.23)
CC
olur.
Vin
V1
_
t
+ +VO VO
+
V1
Vin
-
t
Şekil-3.13. Gerilim izleyici ve basamak yanıtı.
+VDD
CC
T3 T4 IO+iw
_
IO+i w
T1 T2 +
VO
Vin iw
CW IO
T1, T 3, T4 kesimde
-VSS T2 iletimde
+VDD
CC
T3 T4 IO - i w
IO - i w
IO - i w _
Vin T1 T2 + VO
iw
CW IO
T1 , T3 , T4 iletimde
-V SS T2 kesimde
Şekil- 3.14. Gerilim izleyicinin pozitif ve negatif gerilim sıçramaları için modellenmesi
3. 21
yazılabilir. Böylece Cw kapasitesinden akan ıw akımı
dv w (t) dvin
i w (t) = C w = Cw
dt dt
1 t
v o (t) = ∫ ( I O + i w )dt
CC 0
IO C w t dvin
v o (t) = t + ∫ dt
CC C C 0 dt
IO Cw
v o (t) = t + V 1 u(t) (3.24)
CC CC
olur. Bu bağıntıdaki ilk terim zamanla lineer değişen bir yükselme, ikinci terim ise
ilk başta izlenen basamak biçimli yükselmeyi verir.
Kuvvetlendiriciye negatif bir gerilim sıçraması uygulandığında, T2
tranzistoru kesime, T1, T3 ve T4 tranzistorları ise iletime sürülürler. Bu durumda
iletime sürülen tranzistorlardan IO - ıw akımı akar. CC nin bir ucu görünürde toprak
potansiyelinde, Cw ise Vw potansiyeli ile toprak arasında olur. Bu durumda çıkış
işaretinin değişim hızı
dv o I O - iw iw
= = -
dt CC Cw
Cw
iw = I O
Cc + C w
dv o IO
= - (3.25)
dt CC + C w
biçiminde ifade edilebilir. Negatif yöndeki yükselme eğimi, yapının eşdeğerinde Cw
dağılmış kapasitesinin bulunması nedeniye, IO/CC değerinden IO/(CC+Cw) değerine
düşmekte, yani 1 + Cw/CC oranında azalmaktadır.
3. 22
+VDD
vn3 vn4
T3 T4 vn6
vn1 VA A vn2 T6 vn8
T1 T2 T8
vin
vn9 vo
vn7 T9
T5
T7
VB
-VSS
+ A B
vi Kd KS KO
_ vo
vns vno
vnd
i = g m3 . v n 3
g m3 .v n 3
vA =
go2 + go4
elde edilir. Benzer şekilde, T4 tranzistoruna ilişkin vn4 gürültü gerilimi için
vA vA g m3
Kv = = = (3.27)
vn3 vn4 go2 + go4
v 2A = K 2d .( v n12 + v n2 2 ) + K v2 .( v n3 2 + vn 4 2 )
olduğundan
2
2 2
v = v n1 + v n 2
nd
2
⎛g ⎞
(
+ ⎜⎜ m 4 ⎟⎟ . v n 3 2 + v n 4 2 ) (3.28)
⎝ g m1 ⎠
elde edilir. Bağıntıdan fark edilebileceği gibi, vnd2 'yi minimize etmek için n1 ve vn2
'nin etkilerinin düşük tutulması, ve gm4 << gm1 şartının sağlanması gerekli
olmaktadır. Bu şartlardan ilkinin yerine gelebilmesi için T1-T2 çiftini oluşturan
tranzistorların W.L yüzeyi ile bunların gm eğiminin büyük tutulması gerekir. Bu
ise kırmık üzerinde yer kaybı ve ek güç harcaması anlamına gelmektedir. gm4 <<
3. 24
gm1 şarının sağlanması için kutuplamanın elverdiği oranda yük tranzistorlarının L
kanal boyu arttırılmalıdır. Bu ise, giriş ve yük tranzistorları için ayrılan yüzeyin belli
olduğu varsayımı altında, T1 - T2 çiftine ayrılan alan büyük, T3-T4 çiftine ayrılan
alanın kiçik tutulacağı anlamına gelir.
Bir NMOS tranzistordaki 1/f gürültüsü, bir p kanallı tranzistordakine göre 3
defa kadar daha yüksek olur.
İki kazanç katı arasında seviye öteleme amacıyla yerleştirilmiş olan ve T6-
T7 tranzistorları ile kurulan kaynak izleyici için benzer yoldan hareket edilerek
eşdeğer gürültü gerilimi hesaplanırsa
⎛ g m7 ⎞2
2 2
v 2ns = vn6 + ⎜ ⎟ .vn7 (3.29)
⎝ m6 ⎠
g
v 2ns
v 2n = v 2nd +
K 2d
olduğundan
2
2 2
v = v n1 + v n 2
nd
2
⎛g ⎞
(
+ ⎜⎜ m 4 ⎟⎟ . v n 3 2 + v n 4 2 )
⎝ g m1 ⎠
⎡ ⎛ g m7 ⎞
2
⎤
⎢v n 6 + ⎜
2
⎟ .vn 7 2 ⎥
⎢⎣ ⎜g ⎟ ⎥⎦
⎝ m6 ⎠
+ 2
(3.30))
Kd
elde edilir. Bağıntıdan kolayca fark edilebileceği gibi, Kd2 >> 1 şartının sağlandığı
alçak frekanslarda vns kolayca ihmal edilebilir. Kazancın düştüğü yüksek
frekanslarda ise durum böyle değildir. Bu gürültü etkisini düşük düzeyde tutabilmek
üzere gm6 eğiminin büyük tutulması gerekeceği kolayca fark edilebilir.
İkinci kazanç katından ileri gelen gürültü ise önemli değildir ve eşdeğer
giriş gürültü gerilimine katkısı ihmal edilebilir.
3. 25
Bir çok uygulamada kat kazancının yeteri kadar büyük değerli olması,
tek bir ortak kaynak-ortak geçitli kuvvetlendirici kullanılarak sağlanabilir. (Şekil-
3.16). Böyle bir çözümün yararı, tek bir kat ile daha iyi bir frekans eğrisi elde
edilebilmesidir. Alçak frekanslarda çalışmada, devrenin sağladığı kazanç, iki katlı
kuvvetlendiricinin sağladığı kazançla aynı olur. Ancak, yapıda çıkış düğümünün
empedansı, iki katlı yapının çıkış empedansına göre gm.ro oranında yükseltilmiştir.
Devrenin gerilim kazancı ise giriş tranzistorlarının eğimi ile çıkış düğümü
empedansının çarpımıdir. Bu yapının sağladığı önemli bir yarar, baskın kutbun CL
yük kapasitesi ile belirlenmesi, başka bir deyişle, bu kapasitenin aynı zamanda
kompanzasyon kapasitesi işlevini yerine getirmesidir. İki kazanç katlı yapıda ise,
daha önceki bölümlerde gösterildiği gibi, durum böyle değildir. İki katlı
kuvvetlendiricide yük kapasitesinin arttırılması baskın olmayan kutbu etkiler ve faz
payını azaltır. Burada ele alınan tek katlı yapıda ise yük kapasitesinin arttırılması
faz payını iyileştirmektedir. Yapının transfer donksiyonunda T3 ve T4 kaskod
tranzistorlarının ve akım kaynağı tranzistorlarının geçit-kaynak kapasitelerinden
ileri gelen baskın olmayan kutup bulunur. Bunun frekansı tranzistorların geçiş
frekansı mertebesindedir.
3. 27
+VDD
IO ' IO '
VK2
I
T11
T10 A B
VK3
IO/2 IO/2
I T7
+
T1 T2 T8
VI C D
- VO
IO T5 T6 CL
T9
VK1 T3 T4
-VSS
gm
fT =
C gs
şeklinde ifade edilir. Etkin kanal uzunluğunun 4µm, (VGS-VT) farkının birkaç yüz
milivolt mertebesinde olması durumunda, baskın olmayan kutup birkaç yüz MHz
mertebesinde olur. Giriş tranzistorlarının eğimlerinin uygun seçilmeleri
durumunda, iyi bir faz payı ile yüksek değerli bir kapalı çevrim band genişliği elde
edilebilir. Ancak, kaskod devrenin etkisiyle, çıkış işaretinin dalgalanma aralığının
iki kazanç katlı yapıya göre biraz daha düşük olacağını belirtmekte yarar vardır.
Şekil-3.16'daki yapıda T3-T8 tranzistorlarıyla oluşturulan blok, kompozit
yükü oluşturur. Bu yük katlanmış yüktür; başka bir deyişle, eşlenik tranzistorlar
kullanılmasıyla yük VDD geriliminden ayrılmış ve -VSS gerilimine götürülmüştür.
Sükunet durumunda, IO akımı T1 -T2 tranzistorlarına eş olarak paylaştırılmaktadır.
3. 28
T10 - T11 tranzistorları VK1 gerilimi ile IO' akımını akıtacak biçimde kutuplanırlar.
Böylece, I akımı
1
I = IO ' - IO
2
olur. Girişe bir ∆Vın gerilimi uygulansın. Bu durumda savak akımları +∆IO =
gm1.∆Vin/2 kadar değişir. IO' akımı sabit kalır. Bu nedenle, I akımları da ±∆I kadar
değişir. T3-T6 tranzistorları kaskod bir akım aynası oluştururlar. Böylece, T3-T5
deki değişim, T4-T6 koluna yansıtılmış olur. Böylece, işlemsel kuvvetlendiricinin
çıkış gerilimi değişimi
∆ v o = g m1 . RO . ∆ vin
ve kazancı da
K v = - g m1 .RO (3.31))
1
RO = (3.32))
go2 ( g o 2 + g o11 )
+
g m6 . r o 6 g m8 . r o8
biçiminde ifade edilebilir. RO.CL zaman sabiti transfer fonsiyonunun baskın
kutbunu belirler:
g o2 ( g + g o11 )
+ o2
1 g .r o6 g m8 8. r o8
s p1 = = m6 (3.33))
C L RO CL
Baskın olmayan kutuplar, A, B, C düğümlerindeki düşük empedans değerlerinin
dağılmış kapasitelerle yüklenmeleriyle belirlenir.
A düğümündeki etkin direnç 1/gm7 , B düğümündeki etkin direnç 1/gm8, C
düğümündeki etkin direnç ise 1/gm6 + 1/gm4 değerindedir. Buna göre
| s p 2 | ,| s p 3 | ,| s p 4 |>> | s p1 |
olur. sp1 ve KVO açık çevrim kazancına bağlı olarak işlemsel kuvvetlendirici
kararsız olabilir.
3. 29
+VDD
T3 T1
T4 T2
I
+V
Iref
-VSS
Kazancı arttırmanın diğer bir yolu, Wilson (veya kaskod) akım kaynağı
devrelerinden yararlanmaktır. Kaskod akım kaynağının yük olarak kullanılışı Şekil-
3.17'de verilmiştir. Kaskod akım kaynağının çıkış direnci
g m3
g m1
RO = r o 2 . g m2 .
go3 + go
biçiminde ifade edilir. Bu bağıntıda rO = 1/gO büyüklüğü Iref akım kaynağının çıkış
direncini göstermektedir. Yapıda
1
r o 2 . g m 2 >> 1 , RO >>
g o3 + g o
(W / L )1 = (W / L )2 , (W / L )3 = (W / L )4
(W / L )5 = (W / L )6 , (W / L )7 = (W / L )8
olarak seçilir. Fark kuvvetlendiricisinin çıkış direnci
1
RO = (3.34)
go4 go2
+
g m6 . r o 6 g m8 . r o 3
bağıntısıyla ifade edilebilir.
+VDD
T3 T4 T11
VK1
T5 T6 T12
T10
T7 T14
T8
VK2 +VO
CC
- T1 T2
+
T13
VK3 T9 -VSS
g m 6 . r o 6 ve g m8 . r o8 >> 1
olması durumunda çıkış direnci
1
RO >>
go4 + go2
olur. Fark kuvvetlendiricisinin sağladığı kazanç
3. 31
KV = - g m1 . RO (3.35)
biçiminde yazılabilir. İkinci kat ise kaynak izleyici olarak düzenlenmiştir. Yapıdaki
T14 tranzistoru kompanzasyon kondansatörüne seri olarak bağlanmıştır. Direnç
bölgesinde çalışan bu tranzistor RZ sıfırlama direnci görevini üstlenmektedir. RZ
sıfırlama direncinin MOS tümdevre tekniğinde daima bu şekilde çalışan bir
tranzistorla gerçekleştirildiğini belirtmekte yarar vardır. Yapıda ek elemanlar
kullanıldığı için, bu tür bir işlemsel kuvvetlendiricinin rastgele dengesizliği
genellikle büyük olur.
Yapıda, fark kuvvetlendiricisinin arkasına bir seviye öteleyici ve çıkış katı
bloku bağlanmıştır. Seviye öteleyici ve CL yük kapasitesi nedeniyle devrenin
transfer fonksiyonunda ek kutuplar ortaya çıkar; bu kutuplar baskın kutup değildir,
ancak yapının band genişliğini sınırlayan birer etken olarak kendilerini gösterirler.
CC = CL olması durumunda, band genişliği CL ile sınırlanır.
Basit iki kazanç katlı kuvvetlendirici yapısına bir çıkış katı eklenerek,
devrenin sadece büyük değerli kapasitif yükleri değil, aynı zamanda düşük
empedanslı yükleri sürmesi de sağlanabilir. Böyle bir devrenin blok şeması
Şekil-3.19’da verilmiştir. İlk yapı, tamponlanmamış işlemsel kuvvetlendirici
yapısını oluşturmaktadır. İkinci kat ise birim kazançlı bir çıkış katıdır.
+ +
VI _
1 VO
- V2
tamponlanmamı birim kazanclı
jω
sp2
sp3
(a)
jω
(b)
Şekil-3.20. a) İkinci ve üçüncü kata, b) ikinci kata Miller kompanzasyonu uygulanması
durumunda işlemsel kuvvetlendiricinin kutuplarının yer eğrileri.
3. 33
T7 T3 T4 +VDD
T6
Iref VO
C1
giriş katı
_ C2 RL
T1
+ T2 T5
-VSS
Şekil-3.21. Düşük empedanslı yükleri sürmeye elverişli CMOS işlemsel kuvvetlendirici.
VO
T1-T3 eviricisi
VDD
T2 AKTİF
T2
T2-T4 eviricisi
DOYMADA
a b
T1
DOYMADA
T1 AKTİF
VI
VA VB
T16 T6 T4 +VDD
+
_
T9
A1
+ -VOS+
VO
-
CD
T8A
T10
T8 - +
VK2
A
VK1
T13
T12
T17 T5
T6A
-VSS
Şekil-3.23. MOS çıkış katı kullanan diğer bir CMOS işlemsel kuvvetlendirici yapısı.
T6
T3 T4
T10 T11
T8
T9
T1 T2
T12 T13 R3
+V2 R1 R2
+V1
REXT C
T5 VO
T7
-VSS
+Vref diğer iki kat için
R1
rp1 R
T2 VO rp2
+ V2 +
T1 V1 VO
rds6 gds6
gm1(V1-V2) gm2(VO-V2)
- -
T6
T1
T2
T5 T4 T3
T8 T9
T5
T6
T17
T14 T13
T18
+VDD T15
T7
CL
T1 T2
IK VI VO
T19
T16 T12
T4 T3
T21
T20
T10
T11
-VSS
T10 T7 +VDD
T5
- +VO
T1 T2 CC
T8 T9
+VK T11 +VK
T6
T3 T4
-VDD
[ ]
v no 2 = g m6 2 R11 2 v n 6 2 + R1 2 ( g m1 2 v n1 2 + g m2 2 v n 2 2 + g m3 2 v n 3 2 + g m4 2 v n 4 2 )
(3.40)
şeklinde ifade edilebilir. Eşdeğer giriş gürültü gerilimi spektral yoğunluğu ise
(3.40) ifadesini işlemsel kuvvetlendiricinin fark işaret kazancına bölünmesiyle
elde edilir:
vn6 2 ⎡ ⎛ g ⎞2 ⎛ v ⎞2 ⎤
v eq =
2
+ 2. v n1 2
⎢1 + ⎜ m3 ⎟ ⎜ n 3 ⎟ ⎥ (3.41)
g m1 2 R1 2 ⎢⎣ ⎝ g m1 ⎠ ⎝ v n1 ⎠ ⎥⎦
+VDD
I1 I2
vn1 vn2
T1 T2
vno
T6
vn6
T3 T4
vn3 vn4 -VSS
Bu eşitlikten de fark edilebileceği gibi, ikinci kattan ileri gelen gürültü, ilk kattan
ileri gelen gürültüye ifadeye katılabilir. Bu nedenle, bu gürültü ihmal
edilebilmektedir. şekil-3.28’deki devrenin gürültüsünü minimize etmek için,
3. 41
(3.41) bağıntısının minimize edilmesi gerektiği açıktır. gm1>>gm3 şartının
sağlanmasıyla (3.41) bağıntısı minimize edilebilir. Bu durumda, giriş
gürültüsünün baskın bileşeni giriş tranzistorları tarafından üretilen gürültü olur.
Daha önce de belirtildiği gibi, girişte PMOS tranzistorların
kullanılmasının nedeni, PMOS tranzistorların gürültü performanslarının daha iyi
olmasıdır. Gürültünün sıcaklığa bağlı bileşeninin azaltılması için, giriş
tranzistorunun geçiş iletkenliği arttırılabilir. Bunu sağlamak üzere de
tranzistorların savak akımları ve/veya W/L oranları arttırılabilir. Devrenin
girişindeki elemanların ürettiği 1/f yürültü bileşeninin azaltılması için de W veya
L değerleri arttırılabilir.
BJT’ler için köşe frekansı (1/f gürültüsü ile sıcaklığa bağlı gürültü daha
düşüktür. Dolayısıyla, düşük frekanslarda (1 kHz’den daha küçük frekasnlarda)
gürültüye önem veriliyorsa, MOS tranzistor yerine bipolar tranzistor
kullanılması yeğlenebilir.
KAYNAKLAR
En yaygın kullanım alanı bulan OTA yapıları, basit OTA, simetrik OTA ve
Miller OTA olarak isimlendirilen geçiş iletkenliği kuvvetlendiricisi yapılarıdır. Bu
bölümde, ilk önce, yukarıda isimleri verilen üç temel OTA yapısı ele alınarak
incelenecektir. Daha sonra, zıt fazlı ortak kaynaklı çiftlerle kurulan OTA yapısı
(ACSP OTA: Anti-Phase Common Source Pair OTA), çapraz bağlamalı OTA,
lineerleştirilmiş OTA gibi özel yapılar ele alınacaktır.
T3 T4
VI1
4 5
+ +VO
+VI1 +VI2
T1 T2
1 3 2
- CL
VI2 IO
IA
-VSS
(a) (b)
Şekil-4.1. a) OTA devre sembolü, b) basit CMOS geçiş iletkenliği kuvvetlendiricisi.
1
Rn 3 = (4.7)
2. g m1
değerindedir. Bu düğüm, yapının ortak işaret özellikleri açısından etkili olur.
Yapının fark işaret davranışına, kazanç-band genişliği çarpımına ve yükselme
eğimine herhangi bir etkisi olmamaktadır.
C n5 = C gd 4 + Cdb 4 + C gd 2 + C db 2
g m1
GBW = KV . f d =
2π ( C n5 + C L )
⎛W ⎞
kn ' I A⎜ ⎟
⎝ L ⎠1
GBW = (4.9)
2π ( C n 5 + C L )
bulunur. Bu bağıntının geçerli olabilmesi için f <GBW için frekans eğrisinin
düşme eğimi -20dB/dek olmalıdır. Başka bir deyişle, baskın olmayan kutup
frekansının minimum değeri GBW'de olmalıdır. Bu, kararlılığın sağlanması
açısından gereklidir; böylece, faz payı 45o olur.
4.4
Kararlılık
1
Rn 4 =
g m4
C n 4 = C gd 1 + C db1 + C db 3 + C gs 3 + C gd 4 .(1+ g m4 .ro )
⎛W ⎞
a⎜ ⎟
C L + Cn5 ⎝ L ⎠1
=
C n4 ⎛W ⎞
⎜ ⎟
⎝ L ⎠4
yahut
2
⎛W ⎞ ⎛ W ⎞ ⎛ Cn 4 ⎞
⎜ ⎟ = a⎜ ⎟ ⎜ ⎟ (4.11)
⎝ L ⎠4 ⎝ L ⎠1 ⎝ C L + Cn 5 ⎠
bulunur. Elde edilen bağıntı, kararlılık için gerekli olan minimum CLmin yük
kapasitesi değerini vermektedir.
Dört temel büyüklük, IO akımı, CL yük kapasitesi, (W/L)1 ve (W/L)4
oranları performansı belirlemektedir. Verilen bir IA akımı için GBW optimize
edilsin. CL veya (W/L)1 büyüklükleri serbest değişken olarak alınabilir. Ancak, bu
durumda (W/L)4 oranı bağımsız seçilemez; zira, bağıntılardan fark edilebileceği
gibi, bunun değeri (W/L)1 ile belirlidir. CL serbest seçilirse, GBW büyüklüğü
(W/L)11/2 ile orantılı olur. Her (W/L)1 oranı için bir (W/L)4 oranı bulunur.
4.5
r 1 = (W / L )1 , r 4 = (W / L )4
k 4 = k 1 , C L′ = C L + C n 0
olmak üzere, kazanç-band genişliği çarpımı
kn ' I A r1
GBW = . (4.13)
2π C L′ k 1 r 1 + r 4 )
+ (
şekline getirilebilir.
r1 büyüklüğünün düşük ve yüksek değerli olması sınır durumları incelensin.
a- r1 büyüklüğü düşük değerli ise r4 de düşük değerli olur. Böylece kazanç-
band genişliği çarpımı
k n ' I A r1
GBW = . (4.14)
2π C L′
biçiminde yazılabilir. Bu durumda (W/L)11/2 arttıkça, GBW de artar.
b- r1 büyüklüğü yüksek değerli ise, GBW
kn ' I A r1
GBW = . (4.15)
2π k 1 ( r1 + r 4 )
şeklinde ifade edilebilir. r4 = b.r1 için
4.6
kn'I A 1
GBW = .
2π (b + 1).k 1 r 1
olur. Bu durumda (W/L)11/2 arttıkça, GBW azalır. Bu iki sınırın bir ara değeri
bulunacağı ve optimum bir GBW çarpımı elde edileceği açıktır. Bunun için iki
durumun eşitlendiği (W/L)1 = (W/L)1m durumu araştırılırsa
⎛W ⎞ C L′
⎜ ⎟ =
⎝ L ⎠1m (b + 1). k 1
1 k n′ I A 1
GBW = .
2 2π (b + 1). k 1 C L′
olur. Bu maksimum (IA)1/2 ile doğru, (CL)1/2 ile de ters orantılıdır. Büyük CL
değerleri için giriş tranzistorları daha büyük tutulur. Yapının yükselme eğimi
SR = IA
C L′ + C n 5
olur. İlk bakışta yükselme eğimi simetrik gözükmekle birlikte, diğer düğümün
kapasitesi bu simetriyi bozar.
1: 1 1: B +VDD
T8 T5
T7
RL VO
4
3
CC
T1 T2 CL
+VI1 +VI2
2
IB
1 T6
T3 T4
-VSS
g m1 g m6
KVO = KV 10 . KV 20 = . (4.19)
g o2-4 g L′
olur.
Miller OTA'nın geçiş iletkenliği ise
4.8
g m1
G = .g (4.20)
g o2-4 m6
bağıntısıyla verilebilir.
CC kompanzasyon kapasitesi yokken kutuplar hesaplanırsa, üç kutuplu bir
sistem oluşacağı fark edilebilir. (1) düğümü en yüksek empedanslı düğümdür ve
çoğunlukla baskın kutup bu düğümden ileri gelir. Bu düğüme ilişkin kutup
C n1 = C gd 2 + C db 2 + C gd 4 + C db 4 + C gs 6 + C gd 6 (4.21)
olmak üzere
g o 2−4
f = (4.22)
p1
2π . Cn1
şeklindedir. 2. kutup (2) düğümünün etkisiyle oluşur ve
C n 2 = C gs 3 + C db 3 + C gs 4 + C gd 4 + C gd 1 + C db1 (4.23)
olmak üzere
g m3
f = (4.24)
p2
2π C n 2
biçimindedir. Üçüncü kutup çıkış düğümünde oluşur ve
C n 4 = C gd 5 + C db5 + Cdb 6 (4.25)
olmak üzere
gL '
f = (4.26)
p4
2π .( C L + C n 4 )
bağıntısıyla verilir. (2) düğümü 0 dB seviyesinin altında etkilidir. Ancak, diğer iki
kutup birbirine yakın konumdadır. Bu nedenle faz payı negatif ve devre kararsız
olur. Kompanzasyon kapasitesi ile faz payı FP = 60o civarına getirilir. Bu
yapıldığında fp1 çok daha baskın olur ve -20dB/dek'lık düşme eğimi elde edilir. CC
ile oluşturulan baskın kutup
g o2-4
BW = f 3dB = (4.27)
2π KV 20 . C C
ve kazanç-band genişliği de
g m1
GBW = (4.28)
2π CC
olur. Band genişliği şöyle de yazılabilir :
4.9
Yükselme eğimi
araştırılsın. Yapının geçiş iletkenliği daha önce (4.20) bağıntısı ile verilmişti. Bu
bağıntıda
⎛W ⎞
gm1 = k p ' . I B .⎜ ⎟
⎝ L ⎠1
⎛W ⎞
gm 6 = 2. k n '. B. I B .⎜ ⎟
⎝ L ⎠6
IB
g o2-4 = .( λN + λP )
2
şeklindedir. Bu büyüklükler eğimi veren (4.20) bağıntısında yerlerine konursa
2 ⎛W ⎞ ⎛W ⎞
Gm = . 2 k n ' . k p ' .B.⎜ ⎟ .⎜ ⎟ (4.32)
( λN + λP ) ⎝ L ⎠1 ⎝ L ⎠6
bağıntısı elde edilir. Buna göre Miller geçiş iletkenliği kuvvetlendiricisinde eğim
kutuplama akımından bağımsız çıkmaktadır. Bağıntıdan fark edilebileceği gibi,
kuvvetlendiricinin eğimi, fiziksel büyüklüklerle geometri tarafından belirlenmekte
ve sabit değerli olmaktadır. Yapının eğiminin, dolayısıyla gerilim kazancının
yüksek olmasına karşılık, eğiminin akımla kontrol edilmesi özelliği bulunmamakta,
bu da Miller geçiş iletkenliği kuvvetlendiricisinin, kutuplama akımıyla eğimin
değiştirilmesine dayanılarak akort edilen aktif OTA-C süzgeçleri
gerçekleştirilmesine uygun düşmemesine yol açmaktadır. Miller OTA’dan,
çoğunlukla, sonuna bir çıkış katı bağlanarak işlemsel kuvvetlendirici
gerçekleştirilmesi amacıyla yararlanılmaktadır. Aktif süzgeç uygulamaları için ise,
aşağıda ele alınacak olan simetrik OTA yapısı daha uygun olmaktadır.
Simetrik CMOS OTA yapısı Şekil-4.3a 'da verilmiştir. Bu yapı geniş bandlı
olması nedeniyle yüksek frekanslı aktif süzgeçlerin ve osilatörlerin
gerçekleştirilmesine son derece elverişli olmaktadır. IA kontrol akımı yardımıyla
OTA eğimi değiştirilebilir; böylece süzgecin akort frekansını ayarlamak mümkün
olur. Devrenin çıkış direncinin yüksek olması istenirse, yapıda kaskod akım aynaları
4.11
+VDD
T6 T4 T8 T10
T5 T3 T7 M9
T1 T2 +VO
V- V+
IO
T11 T13
IA
T12 T14
-VSS
bulunur. Bu eğim basit OTA yapısının eğiminin B katı kadardır. B akım çarpma
faktörünün tipik değeri B = 3 ...5 arasında bulunur.
gm1 k n ' (W / L )1
KV = = . (4.35)
g m4 k p ' (W / L )3
Kararlılık
Kuvvetlendiricinin transfer fonksiyonunda baskın olmayan kutuplar 4, 5 ve
6 düğümlerinden ileri gelir. 4 ve 5 düğümleri aynı işareti iki kola da
aktardıklarından tek bir baskın olmayan kutup oluştururlar. Bu düğümler üzerinden
aktarılan işaret, iki koldan 7 numaralı çıkış düğümüne gelir. 6 düğümünde ise diğer
bir baskın olmayan kutup oluşur. Ancak, bu düğüm işaret yolunun sadece bir kolu
üzerindedir; başka bir deyişle yarısı üzerine etkilidir. Çıkış akımının T2, T4 ve T6
üzerinden geçen bileşeni bundan etkilenmez. Bu kutup, T3, T5 , T7 ve T8 yolu
üzerinden gelen bileşene etki eder. Yapılan incelemeler, bu etkinin devrenin transfer
fonksiyonu üzerine zaman sabitinin belirlediği frekansta bir kutup ve iki katı
frekanslı bir sıfır getireceğini göstermiştir. Böylece, baskın kutup
1
fd = (4.36)
2π R O (CL + C n 7 )
baskın olmayan kutuplar ve sıfır
gm 4
f nd 5 = (4.37a)
2π C n 5
g m7
f nd 6 = (4.37b)
2π C n 6
f z 6 = 2. f nd 6 (4.37c)
⎛ Cn 5 ⎞
φ 5 = arctg⎜ B. KV 1 . ⎟ (4.38a)
⎝ C L + Cn7 ⎠
⎛ B.(W/L )1 C n6 ⎞ ⎛ ⎞
φ 6 = arctg ⎜⎜ . ⎟− arctg ⎜ 1 . B.(W/L )1 . C n6 ⎟ (4.38c)
⎟ ⎜2 (W/L )7 C L + C n7 ⎟⎠
⎝ (W/L )7 C L + C n7 ⎠ ⎝
olmak üzere
φ m = 90 o - φ 5 - φ 6 (4.40)
4.14
IA
SR = B.
C L + Cn7
şeklinde verilebilir.
250uA
200uA
0.5mA
150uA
100uA
50uA
0A
-0.5mA
-1.0mA
-2.0V -1.5V -1.0V -0.5V 0V 0.5V 1.0V 1.5V 2.0V
I(vci)
Vin
Şekil-4.4. CMOS simetrik kaskod OTA’da çıkış akımının giriş gerilimiyle değişimi, IA
kutuplama akımı parametre olarak alınmıştır.
*CMOS Kaskod OTA eðimin frekansla degiþimi
Date/Time run: 09/24/96 23:47:23 Temperature: 27.0
1.5mA
e
g
250uA
i
m
200uA
150uA
1.0mA
100uA
50uA
0.5mA
0A
100h 1.0Kh 10Kh 100Kh 1.0Mh 10Mh 100Mh
I(vci)
Frequency
Şekil-4.5. Simetrik CMOS kaskod OTA’da eğimin frekansla değişimi, IA kutuplama akımı
parametre olarak alınmıştır.
4.16
50uA
250uA
10V
0V
-10V
-20V
-2.0V -1.5V -1.0V -0.5V 0V 0.5V 1.0V 1.5V 2.0V
V(4)
Vin
Şekil-4.6. CMOS simetrik kaskod OTA’da çıkış açık devre geriliminin giriş gerilimiyle
değişimi, IA kutuplama akımı parametre olarak alınmıştır.
*CMOS Kaskod OTA gerilim kazancinin frekansla degisimi
Date/Time run: 09/24/96 23:57:28 Temperature: 27.0
40
d
B
250uA
30
200uA
20
150uA
100uA
10 50uA
-10
-20
100h 1.0Kh 10Kh 100Kh 1.0Mh 10Mh 100Mh
Vdb(4)
Frequency
Şekil-4.7. CMOS simetrik kaskod OTA’da açıkdevre gerilim kazancının frekansla değişimi,
IA kutuplama akımı parametre olarak alınmıştır.
4.17
Bu iki karakteristik çıkartılırken, çıkış ucu açık devre edilmekte yahut büyük değerli
bir direnç ile kapatılmaktadır. Şekil-4.4, Şekil-4.5, Şekil-4.6 ve Şekil-4.7’de verilen
karakteristikler SPICE simülasyon programı yardımıyla elde edilmişlerdir.
4.2. Zıt fazlı ortak kaynaklı çiftlerle kurulan OTA yapısı (ACSP OTA: Anti-
Phase Common Source Pair OTA)
T1 T2
Vi2
Vi1
+_
VS
⎛V1 + V2 ⎞
∆I D = I D1 − I D 2 = 2. K . ∆Vi .⎜ − VS − VT (4.42)
⎝ 2 ⎠
elde edilir. (4.41) ve (4.42) denklemlerinin dikkatli bir şekilde incelenmesiyle,
lineer ve geçiş bölgesi içerisinde eğimi çalışma noktasından etkilenmeyen bir
geçiş karakteristiği elde etmek üzere, VS gerilim kaynağının sağlaması gereken
koşul çıkarılabilir. Bu koşul
V1 + V2
VS = + Vk (Vk ≤ 0) (4.43)
2
biçimindedir. Bu durumda OTA nın akım-gerilim ilişkisi
∆I D = −2. K . ∆Vi .(Vk + VT ) (4.44)
ve yapının eğimi de
∂∆ I D
gm = (4.45)
∂∆Vi ∆Vi = 0
VCC 2
1
TD14 TD12
I1
TD13 I2 VCC
TD11
TD4
TD6
VC
TD3 TD5 TD17
V1 1 V2
TD1 TD2 TD16
VB 1 TD7
TD8 TD9 2
VB VB
2 TD10 TD15
VSS VSS VSS VB
VSS
ISS
I1 I2
V
T 1 T3 T4 T2
V1 1 3 2 V2
I3 I4
VS1 VS2
ISS ISS
β β
I1 = (VGS 1 − VT ) 2 = (V1 − VS 1 − VT ) 2 (a)
2 2
β β
I2 = (VGS 2 − VTn ) 2 = (V2 − VS 2 − VT ) 2 (b)
2 2
β β
I3 = (VGS 3 − VTn ) 2 = (V − VS 1 − VT ) 2 (c)
2 2
β β
I4 = (VGS 4 − VTn ) 2 = (V − VS 2 − VT ) 2 (d)
2 2
(4.47)
yazılabilir. Şekil-4.10’ dan hareket edilirse, 1,2 ve 3 numaralı düğümler için
I 1 + I 3 = I SS (a)
I 2 + I 4 = I SS (b)
I 3 + I 4 = I SS (c)
4.20
(4.48)
elde edilir. (4.48.a) denkleminde (4.47a) ve (4.47c) denklemlerinin yerine
konması ve karesel terimlerin açılımı sonucu VS1 gerilimi için
2I SS
2VS 1 2 − 2VS 1 (V1 − VT + V − VT ) + (V1 − VT ) 2 + (V − VT ) 2 − =0
β
ikinci dereceden denklemi elde edilir. Bu denklemin kökleri hesaplanırsa VS1
gerilimi için
V1 + V − 2VT 1 4I SS
VS 11, 2 = ± − (V1 − V ) 2 (4.49)
2 2 β
bulunur. Benzer şekilde hareket edilerek, VS2 gerilimi için (4.48b) denkleminde
(4.47b) ve (4.47d) denklemleri yerine konur ve elde edilen ikinci dereceden
denklemin kökleri bulunursa, VS2 gerilimi için
V2 + V − 2VT 1 4I SS
VS 11, 2 = ± − (V2 − V ) 2 (4.50)
2 2 β
yazılabilir. V1=V2=0 için devre tamamen simetrik bir yapıda olduğu görülür.
Buna göre V1=V2=0 olduğu durum için T3 ve T4 tranzistorlarından ISS/2 akımı
akmalıdır. Aynı şekilde T1 ve T2 tranzistorlarından da ISS/2 akımları akmalıdır.
Buna göre
V − 2VT 1 4I SS
VS 1 = VS 2 = ± −V 2 (4.51)
2 2 β
olur.
T1, T2, T3 ve T4 tranzistorlarının boyutları aynı olduğu durum için her bir
tranzistorun VGS gerilimi savaklarından akan akım ISS/2 ye bağlı olarak eşit
olacaktır. Bu VGS gerilimleri tranzistorların iletimde olması koşulundan ⏐VTN⏐
eşik geriliminden mutlak değerce büyük olmalıdır. Şekil-4.10’daki devreye
tekrar bakılacak olursa V1=V2=0 için T1 ve T3 tranzistorlarının VGS gerilimleri
aynı olması gerektiğinden ve her iki tranzistorun da kaynak uçları ortak bir
düğüme bağlı olduğundan, T1 ve T3 tranzistorlarının geçit gerilimlerinin
birbirine eşit olması gerektiği söylenebilir. Bu koşul 3 numaralı düğüm gerilimi
olan V nin sıfır volt olması anlamına gelir. Buna göre (4.51) numaralı
denklemde V=0 konulursa (4.52) elde edilir. Daha önce de söylendiği gibi, her
bir tranzistorun iletimde olması için VGS gerilimleri
4.21
1 4 I SS
VS 1 = VS 2 = −VT ± (4.52)
2 β
⏐VT⏐ den mutlak değerce büyük olmalıdır. (4.52) bu koşul altında düşünülecek
olursa, ortada karekökün önündeki işaretin eksi olması gerektiği kolayca fark
edilebilir. Buna göre gerçek VS1 ve VS2 gerilimleri
V1 + V − 2VT 1 4 I SS
VS 1 = − − (V1 − V ) 2
2 2 β
(4.53)
V2 + V − 2VT 1 4I SS
VS 2 = − − (V2 − V ) 2
2 2 β
4 I SS 4I SS
(V − V1 ). − (V1 − V ) 2 + (V − V2 ). − (V2 − V ) 2 = 0
β β
denklemi elde edilir. Bu denklem
⎧ 4 I SS ⎫ ⎧ 4 I SS ⎫
(V − V1 ) 2 . ⎨ − (V1 − V ) 2 ⎬ = (V − V2 ) 2 . ⎨ − (V2 − V ) 2 ⎬ (4.54)
⎩ β ⎭ ⎩ β ⎭
biçiminde yazılabilir. a=4ISS/β olarak tanımlanırsa, bu bağıntı
a . [ (V − V1 ) 2 − (V − V2 ) 2 ] = (V − V1 ) 4 − (V − V2 ) 4 (4.55)
şeklinde yazılabilir. Eşitliğin sağ ve sol tarafındaki karelerin farkları şeklindeki
terimler (m-n)(m+n) şeklinde yeniden düzenlenir ve gerekli sadeleştirme
işlemleri yapılırsa, (4.55) bağıntısı
1 2
V 2 − V (V1 + V2 ) + (V + V2 2 − a ) = 0 (4.56)
2 1
biçimine dönüştürülebilir. (4.56) daki ikinci dereceden denlemin çözümünden
elde edilecek iki kök
V1 + V2 2 I SS (V1 − V2 ) 2
V1,2 = ± − (4.57)
2 β 4
4.22
şeklinde olur. Daha önce söylendiği üzere V1=V2=0 için V=0 olmalıdır. Ancak
bu koşul (4.57) deki iki kök için de sağlanmamaktadır. Bu durumda (4.57) deki
kökler uygun sonuçlar değildir. Bu nedenle (4.55) deki ana polinom yeniden
düzenlenirse
olur. Bilindiği üzere (4.58) deki üçüncü dereceden polinomun iki kökü (4.57)
deki gibidir. (4.58) in (4.56) polinomuna bölünmesi durumunda geriye kalan
birinci dereceden denklem bize olması gereken kökü verecek denklemdir.
(4.58)’in (4.56)’ya bölünmesinden ortaya çıkacak sonuç
4V (V1 − V2 ) + 2 (V2 2 − V1 2 ) = 0 (4.59)
şeklindedir. (4.59) un çözümünde V gerilimi için
V1 + V2
V= (4.60)
2
ilişkisi elde edilir. Görüldüğü üzere Şekil-4.8’deki VS gerilim kaynağının
sağlaması gereken koşulu, bir Vk gerilimi farkıyla Şekil-4.10’daki devre
sağlamaktadır. Bu Vk gerilimi de Şekil-4.9’daki tampon devre yardımıyla elde
edilir. Devrenin yapısı Şekil-4.11’de yeniden çizilmiştir. Bu devrenin giriş çıkış
bağıntısı
I 1 = K 2 (VCC − Vc − VTp ) 2 (a)
I 1 = K1 (V1 − VS − VTn ) 2 (b)
I 2 = K 3 (VCC − V X − VTp ) 2
(c)
I 1 + I 2 = I SS (d)
(4.61)
denklemleri yardımıyla çıkartılabilir.
4.23
VCC
+V T2
c
I1
Vx T3
I1
T1
+ V1
ISS
VSS
Şekil -4.11. Tampon Devre
K2
VS = V1 − VTn − (V − VC − VTp ) (4.62)
K1 CC
bulunur. Görüldüğü üzere K1, K2, VTn, VCC, Vc ve VTp sabit değerleri için VS
gerilimi, giriş gerilimi olan V1 ile negatif bir Vk geriliminin toplamı şeklindedir.
Buna göre ACSP OTA için çıkarılmış olan ve (4.46) da gösterilmiş olan eğim
ifadesi yeniden
g m = −2K (Vk + VT ) (4.63)
biçiminde yazılacak olursa, bu denklemde Vk yerine
VK = −VTn −
K2
(V − VC − VTp
K1 CC
) (4.64)
gm = β
β2
(
V − VC − VTp
β 1 CC
) (4.65)
ID1 ID2
TD1 TD2
+V1 +V2
+ +
VGS 1 _ _ _ VGS 2
_ + +
β
I D1 = (VGS1 − VTh ) 2
2
(4.66)
β
I D2 = ( VGS 2 − VTh ) 2
2
eşitlikleri yazılabilir. Fark akımı olan ∆ID, ∆ID=ID1-ID2 olarak tanımlanacak
olursa, bu akımın
4.25
⎛V − VGS 2 ⎞
∆I D = I D1 − I D2 = β(VGS1 + VGS 2 − 2VTh )⎜ GS1 ⎟ (4.67)
⎝ 2 ⎠
biçiminde ifade edilebileceği açıktır. (4.67) denklemindeki VGS1-VGS2 terimi
giriş fark terimi olarak düşünülecek olursa, (VGS1+VGS2-2Vth) teriminin sabit bir
gerilim değerine, örneğin Vb gibi bir değere eşit olması durumunda 3.3.2
denklemi lineer bir OTA karakteristiği özelliğinde olur. Bu söylenenleri
gerçekleştiren devre yapısı Şekil-4.12’de gösterilmiştir. Bu durumda ∆ID çıkış
akım farkı
∆I D = 2 βVbVin (4.68)
olur. (4.68) den kolayca görülebileceği gibi, OTA nın eğimi 2βVb şeklinde Vb
gerilimiyle doğru orantılıdır.
+ VDD + VDD
I1 I2
I1 I2
IB IB
I1 I2
T1 T2
Vi2
Vi1
R
ISS ISS
VSS VSS
Şekil 4.14. Lineer OTA yapısı
2I SS 2I SS
Viüst = , Vialt = −
β β
(4.69)
alt ve üst sınırları arasında yer alır. Bu sınırlar, ISS kutuplama akımına ve
tranzistorların β eğim parametresine bağlıdır; bölgenin genişliği bu
parametrelere verilecek değerlere bağlı olarak ayarlanabilir. Ancak lineer
çalışma bölgesinin genişliğini arttırmak için ISS akımının değerinin arttırılması
halinde, sürücü tranzistorların VGS gerilimlerinin büyümesi nedeniyle, ISS
akımını sağlayan tranzistorun doymasız bölgeye girmesi sorununu ortaya
çıkarabilir. Aynı şekilde lineer çalışma bölgesinin genişliğini arttırmak için β
eğim parametresinin değerinin küçültülmesi durumunda, OTA nın eğimi
azalacaktır. Bütün bunlardan anlaşılacağı gibi, OTA nın eğimi ve lineer çalışma
bölgesinin genişliği arasında bir optimizasyon problemi bulunmaktadır.
I1 I2
T1 T2
Vi2
Vi1
T3
T3'
ISS ISS
VSS VSS
Şekil-4.15. Direnç eşdeğeri ile lineer OTA Yapısı
koşulu altında hangi ucunun kaynak, hangi ucunun savak ucu olduğu ise
VS1>VS2 olmasından kolayca anlaşılabilir. Buna göre V1>V2 için T3
tranzistorunun savak ucu VS1 de, kaynak ucu VS2 geriliminde olmalıdır. V1>V2
ve V2>V1 için T3 ve T3′ tranzistorlarının kaynak ve savak uçları ve bu durumdaki
gerilimleri
V1 > V2 V2 > V1
VGS 3 = V1 − VS 2 VGS 3 = V1 − VS 1
(a) (b) (4.70)
VGS 3' = V2 − VS 2 VGS 3' = V2 − VS 1
VDS 3( 3' ) = VS 1 − VS 2 VDS 3( 3' ) = VS 2 − VS 1
bağıntılarıyla verilebilir.
T3 ve T3′ tranzistorlarının doymada çalıştıkları bölgelerinin sınırları ise
V1>V2 iken T3 tranzistoru için
VS 1 − VS 2 ≥ V1 − VS 2 − VTn (4.71)
’
olacaktır. M3 tranzistoru için aynı koşul
VS 1 − VS 2 ≥ V2 − VS 2 − VTn (4.72)
şeklinde de gösterilebilir. İlgili bağıntıların düzenlenmesi halinde
V1 − VS 1 ≤ +VTn , V2 − VS 1 ≤ +VTn (4.73)
elde edilir. (4.73) eşitsizliklerine göre, T3 ve T3′ tranzistorlarının doymada
çalışması varsayımı altında, T1 tranzistoru kesimdedir. Bu, başta yapılmış olan
4.29
[ av ]
2
4a − 2 ± 4a − 1 − a 2 v 2
i=± (4.90)
(4 a − 1) 2
olacaktır. Buradaki artı-eksi işareti, giriş geriliminin artı veya eksi olmasına göre
belirlenen işarettir.
Çıkış akımının maksimum değeri ise
g m0 ∆Vi 4a − 2
v = = V2 = (4.91)
I SS a
bağıntısı yardımıyla hesaplanabilir.
KAYNAKLAR
automatic tuning, IEEE J. Solid-State Circuits, Vol. 23, pp. 750-757,. 1988.
[9] L. Öğdüm, Aktif OTA-C filtrelerinde uygun OTA problemi, Yüksek Lisans
Tezi, İTÜ Fen Bilimleri Enstitüsü, 1995.
[10] W. Sansen, Advanced Analog Design, Notes of Intensive Summer Course on
CMOS VLSI Design, Swiss Federal Institute of Technology, Lausanne, 1989.
[11] E. Seevinck and R.W. Wassenaar, A versatile CMOS linear
transconductor/square-law function circuit’, IEEE J. Solid-State Circuits, Vol.
SC-22, pp. 366-377.
[12] G. Wilson and P.K.Chan, Comparison of four transconductors for fully
integrated filter applications, IEE Proceedings, Pt-G, Vol. 138, No.6, pp.638-
688, 1991.
[13] H. Kuntman, Simple and accurate nonlinear OTA macromodel for simulation of
CMOS OTA-C filters, Int. Journal of Electronics, 77, pp.993-1006, 1994.
[14] L. Öğdüm, H. Kuntman, Aktif OTA-C süzgeçlerinde uygun OTA problemi, IX.
Mühendislik Sempozyumu Bildiri Kitabı, Elektronik Mühendisliği, 71-76,
Süleyman Demirel Üniversitesi, Isparta, Mayıs 1996.
5. CMOS AKIM TAŞIYICI
Akım taşıyıcı, akımın çok farklı empedans seviyelerindeki iki kapı arasında
taşındığı üç kapılı aktif bir devre olarak tanımlanabilir. İlk akım taşıyıcı olan birinci
kuşak akım taşıyıcı (CCI) 1968 yılında Smith ve Sedra tarafından ortaya atılmıştır.
1970 yılında Smith ve Sedra daha kullanışlı bir akım taşıyıcı devresi olan ikinci
kuşak akım taşıyıcı devresini (CCII) geliştirmişlerdir. Günümüzde, akım taşıyıcı
denildiğinde, ikinci kuşak akım taşıyıcı (CCII) anlaşılmaktadır. Aktif eleman olarak
akım taşıyıcının kullanılmasıyla çeşitli türden aktif devre yapılarını gerçekleştirmek
mümkündür. Bu yapılara örnek olarak, aktif süzgeç ve osilatör devreleri verilebilir.
v
Y vY
Y iZ iZ
Y
vX CCII + Z
vX CCII - Z
X X
i i
X X
(a) (b)
Şekil-5.1. Evirmeyen (CCII+) ve eviren (CCII-) türden ikinci kuşak akım taşıyıcıların devre
sembolleri : a) evirmeyen türden akım taşıyıcı , b) eviren türden akım taşıyıcı.
T3 T4 T5 +VDD
T6
T1 T2
iZ
iX
vX +vZ
+vY
RX
I1 I2
T7 T8
-VSS
Şekil-5.2. Pozitif (evirmeyen) türden akım taşıyıcı yapısı.
CMOS tekniği ile gerçekleştirilen bir pozitif akım taşıyıcı devresi Şekil-
5.2'de verilmiştir. T3-T6 PMOS tranzistorları ile T7-T8 NMOS tranzistorları akım
aynası olarak görev yapmaktadır. I1 akım kaynağı devre için gerekli olan kutuplama
akımını sağlar. Tranzistorların eş, akım aynalarının birim kazançlı oldukları ve tüm
tranzistorların doyma bölgesinde çalıştıkları varsayılsın. Devrenin çalışması
aşağıdaki biçimde açıklanabilir:
5.3
T3 T4 T5 T6 +VDD
T1 T2 I2
iX iZ
vX
+vY
+vZ
I1
T7 T8 T9 T10
-VSS
Şekil-5.3. Negatif (faz döndüren türden) akım taşıyıcı yapısı.
tam olarak eş olmamalarından ileri gelen bir hatanın ortaya çıkacağı ve bu hatanın,
yapının performansında ideal performansa göre bazı sapmalara neden olacağı
açıktır.
Şekil-5.2'deki devre ele alınsın. I1 akım kaynağının çıkış direnci sonsuz
kabul edilsin. Bu durumda, küçük işaretler için vy ve vx arasındaki ilişki
R x gm 2 ( gm 4 gd 1 - gm 3 gd 4 )
ε1 = (5.2)
R x gm 2 gm 3 gd 4 + gm 2 gd 2 + gm 3 gd 4
olmak üzere
v x = v y .(1 - ε 1 ) (5.3)
biçiminde yazılabilir. (5.2) bağıntısında gmi ve gdi büyüklükleri sırasıyla Ti (i =...)
tranzistorunun geçiş iletkenliğini ve savak iletkenliğini , RX ise X ucuna bağlanan
direnci göstermektedir. ε1 << 1 ise Y ucundaki gerilim X ucuna yüksek doğrulukta
aktarılacaktır, başka bir deyişle X ucundaki gerilim Y ucundaki gerilimi iyi bir
şekilde izleyecektir. Örnek olarak, RX = 1k, gm2 = 2.51 x 10-4 A/V, gm3 = 1.93 x 10-
4
A/V, gd1 = gd2= 1.01 x 10-7 A/V ise ε1 =0.05% olur.
X ucundan içeriye doğru bakıldığında görülen küçük işaret direnci
aşağıdaki biçimde yazılabilir:
1 ⎛ gm 4 gd 5 + gm 8 gd 1 ⎞
rx = .⎜ ⎟ (5.4)
g m2 ⎝ g m 4 .( g m 8 + g d 5 ) ⎠
Sayısal bir örnek verilirse, gm8 =2.52x10-4 A/V, gd5 = 1.02 x 10-7 A/V değerleri için
rx = 3.7 Ω bulunur ki, bu direncin değeri istenen özellikleri sağlayacak kadar
küçüktür.
Y ucundaki küçük işaret direnci hesaplanırsa
gd
1+ 1
g m3
ry = (5.5)
g d7
bağıntısı elde edilir. gd7 = 1.02 x 10-7 A/V için ry = 9.8 MΩ bulunur ki, bu da yeteri
kadar büyük bir direnç değeridir ve bu ucun göstereceği giriş direnci sonsuz kabul
edilebilir.
Z ucundaki uç direnci yaklaşık olarak T3-T6 akım aynasının çıkış direnciyle
I2 akım kaynağının çıkış direncinin paralel eşdeğerine eşittir ve
1
rz = (5.6)
gd 6 + g dI 2
5.5
C 3 = ( C gs 3 + C gs 4 + C gs 5 + C gs 6 ) ve C1 = C gs 1
şeklinde tanımlanmışlardır.
İkinci kutup T3-T6 akım aynasından ileri gelmekte ve
gm 3
fm = (5.9)
2π C 3
bağıntısıyla verilmektedir. Bu kutup frekansı, yukarıdaki sayısal değerler için 5
MHz civarında olur.
Vx ve Vy gerilimleri arasındaki dengesizlik de
1/2
2( β 1 - β 2 ) ⎛ I 1 ⎞
V OS = ( V T 1 − V T 2 ) - .⎜ ⎟ (5.9)
β 1 + β 2 ⎜⎝ β 1 + β 2 ⎟⎠
bağıntısı ile verilebilir. (5.9) bağıntısında VTi ve βi büyüklükleri, sırasıyla, Ti
tranzistorunun eşik gerilimini ve geçiş iletkenliği parametresini göstermektedir. VOS
dengesizlik geriliminde birinci terim T1 ve T2 tranzistorlarının eşik gerilimlerinin
farklı olmasından ileri gelmektedir. Modern CMOS prosesinde bu bileşen birkaç
mV mertebesinde olur. İkinci bileşen ise geometrideki sapmalardan ileri gelir.
Bağıntıdan fark edilebileceği gibi, bu bileşeni azaltmak için W/L oranı azaltılabilir,
yahut I1 akım küçültülebilir.
5.6
IX RX1
RX2
RX3
VY
Şekil-5.4a. Farklı RX değerleri için DC geçiş eğrisi (lineer değişim bölgesi gösterilmiştir.)
RX3
RX2
RX1
Frekans, log
T5 T6 T10
V
T9 DD
T12
T3 T4 M11
iz = ix
v
x Z
T1 T2 Y X i
x
Rz
v
y I Rx
I B I
B B
V T7 T13
bias1
T14
V T8 T15
bias 2
T16 V
SS
V
DD
T5 T6 T10 T17 T21
T9
V
B2 T8 T15
T16 T20 T24
-V
SS
T5 VDD
T14 T7 T15 T16
T12 T8 T10
M9 T11 iz = ix
T13
Z
in - in +
I X T1 T2 Y
bias
Rz
R
x i
x
Cc
R
bias
VDD
T5
T14 T7 T15 M16 T21
T19
T12 T8 T10
I
bias
T9 T11 i =-ix
T13 z
Z
in - in +
X T1 T2
Y
Rz
R
x i
x
Cc
R
bias
T20 VSS
V
DD
T3 T4 T5 T6
T1 M2 iz = ix
ix Z
M17 X vx
Rz
v T12 T9 Rx
y Y
T18
T11 T10
T16 T13
T8
T7 T15 T14
V
SS
+VDD
T4 T5 T5' T4'
I1 I2 IA
I1 IO I2
I2 Vref
T3 T3'
T8
IB+i IB-i
T6 T2'
T7
T2 T6'
T1 T1'
-VSS
Elektronik olarak kontrol edilebilen akım taşıyıcı yapısı, akım transfer oranı
bir akım ya da bir gerilimle değiştirilebilen bir akım taşıyıcı düzenidir. ECCII'nin
tanım bağıntıları
iY = 0
v X = vY (5.10)
i Z = ± h32 i X
2
( I B +i )
I1 = 2IA+
8IA
( I B - i )2
I2= 2 I A+
8IA
| I B | + |i| ≤ 4 I A
olmak üzere, devrenin çıkış akımı
⎛n IB⎞
io = ⎜ ⎟.i
⎝2 I A⎠ (5.11)
biçiminde ifade edilebilir. (5.11) bağıntısından fark edilebileceği gibi, küçük işaret
akımı, değeri elektronik yoldan değiştirilebilen bir k çarpanıyla çarpılarak çıkışa
yansımaktadır. (5.11) bağıntısı, aynı zamanda, n büyüklüğünün kazancın değişim
aralığını da belirleyen bir faktör olduğunu göstermektedir.
| I B | + |i| ≤ 4 I A
şartı uyarınca, kazancı arttırmak üzere IB büyüklüğü istenildiği kadar büyütülemez.
Örneğin, n=1 için k çarpanının maksimum değeri 2 ile sınırlanır. Buna göre kmaks <
2n yazılabilir. Devrenin tümü Şekil-5.9'da verilmiştir. Bu yapıda T9'dan T13'e kadar
olan tranzistorlar gerilimden akıma dönüştürücü olarak çalışırlar. Bu yapıda T9-T10,
T11-T12, T17, T18, T15-T20 tranzistorlarının eş, akım kaynaklarının yansıtma
oranlarının 1 olduklarını ve tüm tranzistorların doymada çalıştıklarını kabul edelim.
MOS tranzistorların giriş direnci çok yüksek olduğundan, iy akımı iy = 0 alınabilir.
T9'dan T12'ye kadar olan tranzistorlar ve IC akım kaynağı birlikte bir gerilim izleyici
oluştururlar ve X ucundaki gerilimin Y ucundaki gerilimi izlemesini sağlarlar. T13
tranzistoru, akım izleyici işlevinin yerine getirilmesinin yanısıra, X ucunun düşük
empedanslı olmasını da sağlar.
X ucundan küçük bir i akımının akması durumunda, akım izleyici T13
tranzistorunun savak akımını IB + i değerine kadar arttırır. T15 tranzistoru, bu akımı
akım kuvvetlendiricisinin A ucuna yansıtırken, T16 tranzistoru da aynı akımı T17-T20
tranzistorlarından oluşan akım kaynağının girişine getirir. 2IB sabit akım kaynağı
nedeniyle T17 ve T19 tranzistorlarının savak akımları (IB - i) değerini alırlar. Bu akım
da, akım kuvvetlendiricisinin B ucuna yansıtılır. Böylece, z ucundan dışarıya doğru
bir iz = k.i çıkış akımı akar. iz akımı ix akımı ile aynı yönde olduğundan, bu devre
5.12
+V DD
T11 T12
T14 T16 T17 T18
T15
IB+iX
T13 T19 T20
Y VX
IB-iX
T9 T10
VY X 2IB
IX
-VSS
+VDD
IC IB
IA
IZ
Z
VZ
Vref
A B
-VSS
Δ gm g d 10 + g d 12
≈ .100 (5.12)
gm g m 10
biçiminde yüzde olarak ifade edilebilir. Bu bağıntıdan hareketle gm10 = 2.51 x 10-4
A/V, gd10 = gd12 = 1.02 x 10-7 A/V değerleri için geçiş iletkenliği hatası hesaplanırsa
Δgm/gm =%0.08 bulunur. x ve y uçlarından içeriye doğru bakıldığında görülen giriş
empedansları
5.13
( g m 9 + g m 10 ).( g d 10 + g d 12 )
rx = (5.13)
g m 9 g m 10 g m 13
1
rz = (5.14)
gd 5 + gd 6
biçiminde ifade edilebilirler. gm6 = gm10 = 2.51 x 10-4 A/V ve gm3 = 3.3x10-4 A/V için
rx = 4.9 Ohm bulunur. Yine, gd5 = gd6 = 1.02 x 10-7 A/v için rz = 4.9 MOhm elde
edilir. Wilson veya kaskod akım kaynaklarının kullanılmasıyla bu son değer daha
da büyütülebilir. x ucundaki dengesizlik gerilimi
1/2
⎛ ⎞
β 9 - β 10 ⎜⎜ I D 9 + I D 10 ⎟⎟
V OS = ( V T 9 - V T 10 ) - . (5.15)
β 9 + β 10 ⎜ ( β 9 + β 10 ) ⎟
⎜ ⎟
⎝ 4 ⎠
bağıntısıyla ifade edilebilir. (5.15) bağıntısındaki birinci terim eşik gerilimlerinin
farklı olmasından ileri gelir. İkinci dengesizlik bileşeni ise geometrideki
sapmalardan kaynaklanır.
Farklı n değerleri için ız/ix akım kazancının IB/IA oranıyla ne şekilde
değişeceği Şekil-5.10'da gösterilmiştir.
iz/ix n=5
n=3
n=1
IB/IA
Şekil-5.10. Farklı n değerleri için (iz/ix) akım transfer oranının (IB/IA) oranına bağımlılığı.
5.14
İdeal bir akım taşıyıcıda, giriş ve çıkış empedansları sonsuz, band genişliği
sonsuz, X ucundan içeriye doğru bakıldığında görülen empedans sıfırdır. X ucundan
akacak akımla X ve Z uçlarındaki gerilimler için herhangi bir dalgalanma sınırı söz
konusu değildir. Gerçek bir akım taşıyıcıda, ideal akım taşıyıcıdan farklı olarak,
giriş (Y) ve çıkış (Z) empedansları sonlu, X ucundan görülen empedans sıfırdan
büyük, vx/vy ve iz/ix geçiş fonksiyonlarının band genişliği sonlu olmaktadır. Bunun
yanısıra, X ucundaki akım ve gerilim
I X min < i X (t ) < I Xmaks
V X min < v X (t ) < V Xmaks
sınırları arasında, Z ucundaki gerilim de
VZ min < v Z (t ) < VZmaks
sınırları arasında değişmekte, bu sınırlar zorlandığında, devre karakteristiklerinde
doyma bölgesi ortaya çıkmaktadır.
Bu bölümde, söz konusu idealsizlikleri modellemek üzere, basit yapılı ve
yüksek doğruluklu bir akım taşıyıcı makromodeli verilecektir.
Makromodel
D6 R C1 V C1
-
+VDD
VOFF h .I
+ -
X
+VZ
+V Y R CO
CY RO IZ
-V
SS
IX D5 R E1 V+ -
L r X1 E1 r
P X2
+
+VX D1 D k V
2 RP D D4 1 Y
CP 3
R E1 RC1 + +
k VrX1
3
- - k V
VC1 4 rX1
VE1 + +
+
-VSS +VDD k 2 VX
Z ucu açık devre, RX =1k iken elde edilen VX-VY ve VZ-VY gerilim geçiş
eğrileri Şekil-5.12’de görülmektedir. Şekil-5.13’de RX = 0 için eleman modeli ve
makromodelle elde edilen IX - VY değişimleri , başka bir deyişle X ucundaki
akımının VY ile değişimi yer almaktadır.
X ucunun açık devre edilmesi durumunda bu uçtaki VX geriliminin VY
gerilimi ile ne şekilde değişeceği eleman modeli ve makromodel ile hesaplanmış,
sonuçlar Şekil-5.14’de gösterilmiştir.
X ucundan içeriye doğru akıldığında görülen ZX empedansının frekansla
değişim eğrisi Şekil-5.15’de , Z ucundan içeriye doğru bakıldığında görülen ZO
empedansının değişim eğrisi de Şekil-5.16’da verilmiştir. vX/vY ve vZ /vY gerilim
geçiş eğrilerinin frekansla değişimleri Şekil-5.17’de gösterilmiştir. Şekillerden
kolaylıkla fark edilebileceği gibi, verilen model, akım taşıyıcının lineer ve lineer
olmayan davranışını aslına uygun bir biçimde modellemektedir. Makromodel
yardımıyla elde edilen sonuçlar, eleman modelleri yardımıyla elde edilen sonuçlarla
iyi bir uyum sağlamaktadır.
5.17
Şekil-5.12. RX = 5k, RZ = oo için eleman modeli ve makromodel yardımıyla elde edilen VX-
VY ve VZ-VY değişimleri.
r.
Şekil-5.17. vx/vy ve vz/vy gerilim transfer oranlarının frekansla değişimi için makromodel ve
eleman modeli yardımıyla elde edilen simülasyon sonuçları.
5.20
KAYNAKLAR
[1] K.C. Smith, A. Sedra, The current conveyor - a new circuit building block, IEEE
Proc., 56, pp.1368-1369, 1968.
[2] A. Sedra, K.C.Smith, A second generation current conveyor and its applications,
IEEE Trans. on Circuit Theory, CT-17, pp.132-134, 1970.
[3] S.-I. Liu, H.-W. Tsao, J. Wu, T.-K.Lin, MOSFET capacitor filters using unity
gain CMOS current conveyors, Electronics Letters, 26, pp.1430-1431, 1990.
[4] M.C. Chang, C. Toumazou, 3V MOS current conveyor for VLSI technology,
Electronics Letters, 29, 317-318, 1993.
[5] A.S. Sedra, G.W. Roberts, F.Gohh, The current conveyor: History, Progress and
New Results, IEEE Proc., 137, 78-77, 1990.
[6] W.S. Amptorn, V. Riewruja, F. Cheevasuvit, Integrible CMOS-base realization of
current conveyors, Int.J. Electronics , 71, 793-798, 1991.
[7] H. Sedef, Akım taşıyıcı kullanarak aktif devre sentezinde yeni olanaklar, Doktora
tezi, YTÜ FBE, Elektronik ve Haberleşme Mühendisliği ABD. Ocak 1994.
[8] C.M. Chang, P.-C.Chen, Realization of current-mode transfer function using
second-generation current conveyors, Int. J. Electronics, 71, 809-815, 1991.
[9] B. Yenen, CMOS akım taşıyıcıların makromodellerinin oluşturulması ve akım
taşıyıcılı süzgeçlerin analizi, Yüksek Lisans Tezi, İTÜ FBE, Elektronik ve
Haberleşme Mühendisliği ABD. Ocak 1995.
[10] B. Yenen, N. Tarım, H. Kuntman, Aktif süzgeç simülasyonuna yönelik bir akım
taşıyıcı makromodeli, Elektrik Müh. 6. Ulusal Kongresi Bildiri Kitabı, Cilt 3,
1023-1026, Uludağ Üniversitesi, Bursa, 11-17 Eylül 1995.
[11] N. Tarım, B. Yenen and H. Kuntman, Simple and accurate nonlinear current-
conveyor macromodel, Melecon 96, Proceedings of 8th Mediterranean
Electrotechnical Conference, Vol.1, pp.447-450, Bari, Italy, May 13-16, 1996.
[12] H. Tek, F. Anday, Voltage transfer function synthesis using current conveyors,
Electronics Letters, 25, 1552-1553, 1989.
6. 1
ID1 ID2
T1 T2
+VI1 +VI2
ISS
-VSS
Şekil-6.1. Basit fark kuvvetlendiricisi.
2
I D = K.(V GS - V T )
6. 2
1 W
K = .k ′.
2 L
olduğu kabulü ile tranzistorların savak akımlarını veren bağıntılar yazılırsa
K ⎛ I SS V 2I VI ⎞
2
I1 = .⎜ - + ⎟
2 ⎝ K 2 2⎠
K ⎛ I SS V 2I VI ⎞
2
I2 = .⎜ - - ⎟
2 ⎝ K 2 2⎠
2.I SS 2
∆I = I 1 - I 2 = K.V I . -V I
K (6.3)
bağıntısı eldde edilir. ∆I çıkış fark akımı ifadesinde ISS büyüklüğü kuyruk akımını,
VI giriş fark gerilimini verir. Bu bağıntının geçerlilik bölgesi
I SS I SS
- ≤ VI ≤
K K
biçiminde tanımlanabilir. Geçerlilik bölgesi Şekil-6.2'de gösterilmiştir. Giriş
geriliminin bu sınırları aşması durumunda tranzistorlardan biri kesimde olur ve
akımın tümü diğer tranzistor üzerinden akar. Bağıntıdan fark edilebileceği gibi, ISS
akımının değeri ile çıkış fark akımı kontrol edilebilmektedir. Bundan yararlanılarak,
analog çarpma devresi gerçekleştirilebileceği açıktır.
∆I = I1 - I2
ISS
-(ISS/K)0.5
(ISS/K)0.5
VI
-ISS
I7 I8
+
VX T3 T4 T5 T6
-
+ T1 T2
VY
-
ISS
-VSS
IO = ( I3 - I4 ) - ( I6 - I5 ) (6.4)
şeklindedir. Eleman bağıntıları (6.4) de yerine konacak olursa
⎡ ⎛
I SS V Y2 V Y ⎞
2
⎢
= K.V X . ⎜ - + ⎟ - V 2X
IO
⎢ ⎝ K 2 2⎠
⎣
⎛ I SS V Y2 V Y ⎞
2 ⎤
2 ⎥
- ⎜ - - ⎟ -V X (6.5)
⎝ K 2 2⎠ ⎥
⎦
bulunur. Çıkış fark akımı ile giriş gerilimleri arasında lineer olmayan bir ilişki
vardır. VX ve VY yeteri kadar küçükse çıkış akımı için
IO = 2 .K.V X .V Y (6.6)
elde edilir. Bu bağıntının geçerlilik şartı
2
⎛ 2 ⎞
VX << ⎜ I SS - V Y + V Y ⎟ (6.7)
⎜ K 2 2 ⎟⎠
⎝
olmasıdır.
∆I = V I . 2.K. I SS
yazılabilir. Öte yandan, küçük VI gerilimleri söz konusu olduğundan, giriş işaretinin
değişim aralığı , dolayısıyla çıkış işaretinin değişim aralığı az olur. Büyük ISS
akımlarıyla çalışma durumunda ise tranzistorların davranışı karesel bağıntıdan
sapar. K büyüklüğünün küçültülmesi ise daha büyük VGS gerilimleriyle çalışmayı
zorunlu kılar.
6. 5
ID1 ID2
+ T1 T2
VI
_
ISS+0.5K.VI2
-VSS
Şekil-6.4. Lineerleştirme yöntemi.
K ⎛ I SS VI ⎞
2
I1 = .⎜ + ⎟
2 ⎝ K 2⎠
K ⎛ I SS VI ⎞
2
I1 = .⎜ - ⎟
2 ⎝ K 2⎠
∆I = V I . 2.K. I SS (6.8)
bulunur. Bu durumda çıkış akımı VI giriş geriliminin lineer bir fonksiyonu olur. Bu
bağıntının geçerlilik bölgesi
2. I SS 2. I SS
- ≤ VI ≤
K K (6.9)
şeklinde tanımlanabilir. ∆I-VI değişimi Şekil-6.5'de verilmiştir. Fark edilebileceği
gibi, çıkış karakteristiğinde kırpılma yoktur. Tüm geçerlilik bölgesi boyunca lineer
bir değişim elde edilmekte, bu bölge dışında ise parabolik bir değişimle
karşılaşılmaktadır.
6. 6
⎡ ⎛
I SS V Y2 V Y ⎞ 2. I 0
2
⎢
= K.V X . ⎜ - + ⎟ + - V 2X
IO
⎢ ⎝ K 2 2⎠ K
⎣
⎛ I SS V Y2 V Y ⎞
2 ⎤
2 ⎥
2. I 0
- ⎜ - - ⎟ + - VX
⎝ K 2 2⎠ K ⎥
⎦
IO - 2 .K.V X .V Y (6.11)
6. 7
olur. (6.11) bağıntısı çıkış gerilimiyle giriş gerilimleri arasındaki ilişkiyi doğrudan
doğruya ve herhangi bir yaklaşıklık yapılmaksızın vermektedir.
⎧ 2 2 ⎫
⎪ K p ⎛⎜ I SS V Y2 V Y ⎞⎟ K p ⎛⎜ I SS V Y2 V Y ⎞⎟ 2 ⎪
IO Kn V X ⎨ VX⎬
2
= . . - + - VX - - - -
⎜ 2 ⎟⎠ K n ⎜⎝ K p 2 2 ⎟⎠
⎪ Kn⎝ K p 2 ⎪
⎩ ⎭
(6.12)
bulunur.(6.12) bağıntısında Kn büyüklüğü NMOS, KP büyüklüğü de PMOS
tranzistorlara ilişkin geçiş iletkenliği parametresidir. Yapının eğriselliği, T3-T4 ve
T5-T6 tranzistorlarının ortak kaynak uçlarına karesel terimli akım bileşeni eklenerek
giderilebilir. Bu durumda çıkış akımı
IO = 2 K n K p .V X .V Y (6.13)
olur. TS1 ve TS2, T1 ve T4 tranzistorlarına eşleştirilmiş tranzistorlardır. Vx dengeli
fark işaret geriliminin sabit değerli bir VCX ortak işaret bileşeni bulunduğu
varsayılsın. Bu durumda
I SQ = I S 1 + I S 2
2 Kn 2
I SQ = 2 K n .(V CX - V T ) + .V X
2 (6.14)
olur. Bağıntıdan fark edilebileceği gibi, sabit VCX gerilimi ile ilişkili kutuplama
akımı bileşeninin yanısıra, giriş fark işaretinin karesi ile orantılı bir ek bileşen ortaya
çıkmaktadır. Bu bileşenleri içeren toplam akım, T3-T4 ve T5-T6 tranzistorlarına
kuyruk akımı olarak uygulanmaktadır. Başka bir deyişle, bu yapı, hem ISS sabit
akımını, hem de karesel terimi oluşturur.
Uzun kanallı yapılarda (L≥10µm) kısa kanal etkileri ihmal edilebilir. Ancak,
kanal boyu kısaldıkça, taşıyıcıların hareket yeteneğinin düşey doğrultudaki
elektriksel alanla değişimi dikkate alınmak zorundadır. Buna göre, doymada çalışan
bir tranzistor için savak akımı
2
K.(V GS - V T )
ID =
1+ θ .(V GS - V T ) (6.15)
⎛ θ ⎛ Kp ⎞ 2. I SS V Y2 ⎞
IO = 2 K n K p .V X .V Y .⎜1 - .⎜ 2 + 1⎟. - ⎟
⎝ 2 ⎝ Kn ⎠ Kp 2 ⎠
α K n V 2X
+
2( I SS - K p V Y2 ) (6.16)
bağıntısı elde edilir. Bu bağıntıda
3.θ .(V CX -V T )
α =
2 (6.17)
şeklinde tanımlanır. Parantez içindeki terim lineer olmayan çarpma faktörüdür;
küçük Vy değerleri için bu terim
1+ AV 2X + C V Y2 + C V 2X V Y2
yaklaşıklığı ile verilebilir. Bu sonuç, yapıda harmonik distorsiyonu olarak kendinin
gösterir.
Eleman dengesizliği
VO ⎛∆ ⎞ ⎛∆ ⎞
= 2. K n . K p .V X .V Y + A.⎜⎜ K n1 ⎟⎟ + B.⎜⎜ K n 2 ⎟⎟
R ⎝ Kn ⎠ ⎝ Kn ⎠
⎛∆Kp⎞ ⎛∆ ⎞ ⎛∆ ⎞ ∆R ⎞
+ C.⎜⎜ ⎟ + D.⎜⎜ K n 3 ⎟⎟ + E.⎜ I SS ⎟ + F.⎛⎜ ⎟ (6.18)
⎟ ⎜ I ⎟ ⎝ R ⎠
⎝ Kp ⎠ ⎝ Kn ⎠ ⎝ SS ⎠
elde edilir.
Bu bağıntıdaki büyüklükler
1⎛ 2 I SS 2 ⎞
A = - ⎜ I SS - K p .V Y . - V Y + K n .V 2X ⎟
4⎝ Kp ⎠
1⎛ 2 I SS 2 ⎞
B = ⎜ I SS + K p .V Y . - V Y + 3. K n .V 2X ⎟
4⎝ Kp ⎠
6. 12
Kn
C = VX. .(2 I SS - K p .V 2y )
2
1 2 I SS - K p .V 2p
D = - . K n . 2. K n .V 3X .
4 I SS - K p .V Y2
1 2 I SS - K p .V 2p
E = - . 2. K n . I SS .V X .
4 I SS - K p .V Y2
1
F = .( I SS + K n .V 2X )
2
eşitlikleri ile tanımlanmışlardır. Bağıntılarda fark edilebileceği gibi, çıkış işaretinde
harmonik distorsiyonu ve intermodülasyon distorsiyonu bileşenleri oluşmaktadır.
Önceki bölümde ele alınan yapı, bipolar tekniğinden bilinen bir yapı
blokunun MOS tekniğine uyarlanması ile ortaya çıkmış bir yapıdır. Gilbert
dörtlüsünden farklı olarak, MOS tranzistorların karesel ID-VDS karakteristiğinden
yararlanılarak gerçekleştirilen yapılar da bulunmaktadır. Bu yapıların sadece MOS
tekniği ile gerçekleştirilebilecekleri açıktır. Bu bölümde, MOS tranzistorların
karesel özelliklerinden yararlanılarak gerçekleştirilen bir analog çarpma devresi ele
alınacaktır.
ID1 ID2
T2
T1
V GS 1 + V GS 2 = V 2
alınsın. Akımlar
2
I D 1 = K.(V GS 1 -V T )
2
I D 2 = K.(V GS 2 -V T )
A2 - B2 = (A + B).(A - B)
bağıntısı uyarınca
olur; zira
V GS 1 - V GS 2 = V 2 - 2.V GS 2 = 2.V GS 1 - V 2
şeklindedir.
6. 14
ID1 ID2
T2
+V2
T1
T3
+V1
Sabit V2 gerilimi için ID1 - ID2 savak akımları farkı VGS1 veya VGS2 ile
orantılı olur. Bu büyüklüklerden birinin bağımsız olarak seçilmesi gerekir. Devreye
Şekil-6.10'daki gibi bir T3 tranzistorunun eklenmesi, VGS2 geriliminin VGS3
üzerinden kontrol edilmesini sağlar. T2 ve T3 tranzistorları aynı geometridedir ve bir
akım aynası gibi davranırlar, böylece VGS2 = VGS3 = VIN olur; dolayısıyla
yazılabilir. Fark edilebileceği gibi, yapının çevirme oranı V2 gerilimi ile kontrol
edilebilmektedir. Tranzistorların tümü doymada çalıştırıldıklarından
V IN > V T
V 2 > 2.V IN - V T
olması gerekir.
Çarpma devresi
6. 15
IL IR
T2 T2'
+V2
T1 T 1'
T3 T3'
V1 V1'
I L = I D 11 - I D 24 , I R = I D 14 - I D 21
olmak üzere
biçiminde ifade edilebilir. Bu bağıntı iki bölgeli bir çarpma terimi içermektedir.
(6.21) bağıntısıyla karşılaştırılırsa, V22 'li terimle VIN gerilimine ilişkin dengesizlik
teriminin düştüğü kolayca fark edilebilir. Elde edilen bu yapının bir kere daha
çaprazlanmasıyla, dört bölgeli analog çarpma devresi kurulabilir. Dört bölgeli
analog çarpma devresi Şekil-6.12'de verilmiştir. Yapıda yer alan akım kaynağı, tek
uçtan çıkış alınmasını sağlamak amacıyla kullanılmıştır. Yapının çıkış akımını giriş
gerilimlerine bağlayan bağıntı çıkartılırsa
6. 16
Daha önce ele alınan (6.15) bağıntısının bu devreye uygulanması ile çıkış
akımı
(V 1 -V 1' )
V 1D =
2
( V 1 + V 1 '-2.V T )
V 1C =
2
(V 2 -V 2 ' )
V 2D =
2
(V 2 +V 2 - 2.V T )
V 2C =
2
biçiminde yazılırsa, beşinci kuvvete kadar seri açılımı
I O = K O .[ V 2d .V 1d .(2 a 2 +6 a 3 .( V 2c - V 1c )
+12 a 4 .(V 2c - V 1c )2 + 20 a 5.(V 2c - V 1c )3 )
+V 32d .V 1d .( a 4 + 5 a 2 .(V 2c - V 1c )) ]
olur. Fark işaret giriş gerilimlerinin saf işaretler ve ortak işaret gerilimlerinin sabit
olması durumunda, parantez içindeki gerilimler de sabittir. Böylece çıkış akımı
I O = C1 .V 2d .V 1d + C 2 .V 32d .V 1d + C 3 .V 1d
3
.V 2d
biçiminde yazılabilir. Fark edilebileceği gibi, yüksek dereceden terimler
intermodülasyon distorsiyonu oluşturmaktadırlar.
KAYNAKLAR
CR CR
ωO ≈ = .f
C.T C C (7.1)
7.2
R1 C1
+
_ +VO
R2
C2
(K-1).R
R
φ1 φ2 φ2 φ1 C
CR CR
+
_ +VO
C
(K-1).R
R
R
R
R C2 C4
_
R1 R3
_ _
+
+ +
VO2
V O1
C2 C4
C1 φ2 φ1 C3
φ1
φ1 _ _
+ +
φ2 φ1 φ2
⎛ ⎞
1/ 2
1
ωO = ⎜ ⎟
⎝ R1 . R 3 . C 2 . C 4 ⎠ (7.2)
olur. Anahtarlamalı kapasite kullanılması durumunda ise, osilasyon frekansı
⎛ C1 . C 3 ⎞ ⎛ C1 . C 3 ⎞
1/ 2 1/ 2
ωO = ⎜ 2 ⎟ = ⎜ ⎟ .fC
⎝ T .C 2 .C 4 ⎠ ⎝ C 2 .C 4 ⎠ (7.3)
7.4
TA TB
IC IC
T1 T3
kontrol akýmý
B B'
VO1
T4
T2
A1
A2 VO2
+VDD VC kontrol
sıfırlama
RA
R
A
_
RB +
VO
R
T
+
_
B
R
+VDD
R
T3 T4 T14
T12
T1 T2
eşik I I T13
I R
boşaltma
VO
T5 T6
R T15
T8 T8
T9 T10 T11
tetikleme sıfırlama
Tablo 7.1. Şekil.-7.6’daki devreler için OTA modeli ile yapılan analizlerden
elde edilen b ve Ω0 ifadeleri
Devre b Ω0
3OTA2C gm3 g .g
m1 m2
C1. C .C
osilatörü 1 2
Not: Bu terimin sıfırlanması
gerekir.
4OTA2CI g .C − g .C g .g − g .g
m3 2 m4 1 m1 m2 m3 m4
osilatörü C .C C .C
1 2 1 2
4OTA2CII ⎛ g − g ⎞. C g .g
⎝ m3 m4 ⎠ 2 m1 m2
osilatörü C .C
C .C 1 2
1 2
4OTA4C ⎛ ⎞
CC C
1 2 3 ⎛ C ⎞⎛ C ⎞ CC
⎝ gm3 − gm4 ⎠. ⎛ ⎞⎛ ⎞ g . g ⎜1 + 1 ⎟ . ⎜1 + 2 ⎟ − g . g 1 2
osilatörü m1 m2 ⎜ C ⎟ ⎜ C ⎟ m3 m4
⎝ 1 3 ⎠⎝C2 + C3 ⎠
C + C ⎝ 3⎠ ⎝ 3⎠ C2
3
C .C C .C
1 2 1 2
7.8
+ VO1 VO2 - + -
- + - VO1 VO2 +
C3
C1 C2 C1 C2
C1
(a) gm3
gm4
+ -
- +
gm1 gm2
+ -
- VO1 VO2 +
C1 C2 (d)
gm3
+ gm1 gm2
-
+ -
- VO1 VO2 +
C1 C2
(b)
+ -
- C3 C3 +
C1 C2
(e)
gm3 gm4
+ -
- +
(c)
Şekil-7.6. Yüksek frekans OTA-C osilatör yapıları: a) 2OTA3C, b) 3OTA2C
c) 4OTA2CI, d) 4OTA2CII, e) 4OTA4C.
7.9
Şekil No b Ω0
Şekil 7.7a g m2 g m1 . g m2
C2 C1 . C2
Şekil 7.7c 0 g m1 . g m2
C1 . C2
7.11
gm
g m ( s) =
s
1+
ωp (7.6)
1
ωp =
R3 C 3
bağıntısıyla verilmektedir.Yapılan incelemede C1=C2=C,, Gi=G0, ωi=ωp
(i=1,2,3,4,5) alınmıştır.
Tablo 7.4. Şekil.-7.9’daki devreler için OTA modeli ile yapılan analizlerden elde
edilen b ve Ω0 ifadeleri
Şekil No b Ω0
g m1 g m2 + ( g m2 − g m3 ) Go + 2Go 2
⎛g − g ⎞ 4G 2
⎛ ⎞ ⎜ m2 m3 ⎟. Go + o + 3G C
⎝ gm2 − gm3 ⎠. C + ⎜ ω ⎟ ω o
⎝ p ⎠ p ⎛ g m2 − g m3 ⎞ 2Go 2 6Go C
Şekil ⎛g − g ⎞ C2 + ⎜ ⎟. C + +
2G 2 6G C
7.9a C2 + ⎜ m2
⎜
m3 ⎟. C + o + o
⎟
⎝ ωp ⎠ ωp2 ωp
ω ω 2 ω
⎝ p ⎠ p p
⎛ g .g ⎞ ⎛ g .g ⎞ Go 4G 2
⎜ m2 m4 − gm3⎟. C + ⎜ m2 m4 − gm3⎟. +
o
+ 3GoC gm1gm2. gm4 ⎛ gm2. gm4 ⎞
⎝ m5
g − 2Go ⎠ ⎝ m5
g − 2Go ⎠ ωp ω p +⎜ − gm3⎟Go + 2Go2
gm5 − 2Go ⎝ gm5 − 2Go ⎠
Şekil ⎛ g .g ⎞ C 2G 2 6G C
⎛g − g ⎞ 3Go2 8GoC
7.9b C2 +⎜⎜
m4 m3 ⎟
⎟. C + 2 + ω C2 + ⎜ m2 m4 − gm3⎟. + o2 + o
⎝ ω p ⎠ ωp p ⎝ gm5 − 2Go ⎠ ωp ωp ωp
g m1 g m2 + ( g m4 − g m3 ) Go + 3Go 2
⎛g −g ⎞ 2
( gm4 − gm3).C + ⎜⎜⎝ m4wp m3⎟⎟⎠.Go + 6ωGop + 4GoC
+VDD
T6 T4 T8 T10
T5 T3 T7 T9
T1 T2 +VO
V- V+
IO
T11 T13
IA
T12 T14
-VSS
2.00
1.00
Vo 0.00
-1.00
-2.00
2.00
1.00
Vo 0.00
-1.00
-2.00
0 4E-5 8E-5 1.2E-4 1.6E-4 2E-4
Zaman
Şekil.7.12-b 4OTA-2C devresi için elde edilen simülasyon sonucu, simülasyonda
C1=C2=100pF, gm1=40 µA/V, gm2=40 µA/V, gm3=40 µA/V, gm4=40 µA/V alınmıştır.
7.17
2.00
1.00
Vo 0.00
-1.00
-2.00
OTA
Y
CCII+ Z -
X gm1
+ VO
Z2 Z3 Z1
OTA
Y
CCII+ Z -
X gm1
+ VO
R3 R1
C2 C1
(a)
OTA
Y
CCII+ Z -
X gm1
+ VO
R3
C1
C2 R2
(b)
OTA
Y
CCII+ Z -
X gm1
+ VO
C2 C1
R3 C3
(c)
Şekil-7.14. CCII+ ve geçiş iletkenliği kuvvetlendiricisi kullanılarak gerçekleştirilmiş bir
osilatör yapıları
7.21
g m1 = g m2 = g m (7.10)
eşitliği elde edilir. Bu eşitlik, osilasyon frekansını veren (7.9) eşitliğinde yerine
götürülürse
gm
Ω0 = (7.11)
C1 . C2
ve simetrik CMOS OTA kullanıldığı varsayılarak OTA’nin eğimi ile kutuplama
akımı arasındaki bağıntı (Bkz. Bölüm-4) (7.11) eşitliğinde yerine konursa
B. β1 I B
Ω0 = (7.12)
C1 . C2
elde edilir. Bu bağıntıda β1 geçiş iletkenliği kuvvetlendiricisinin giriş
tranzistorlarının eğim parametresi, IB kuvvetlendiricinin kutuplama akımı, B
büyüklüğü de kuvvetlendiricinin akım çoğaltma faktörüdür. Bu eşitlikten fark
edilebileceği gibi, Şekil-7.14a ve Şekil-7.14c’deki devrelerde osilasyon frekansı
bir akım yardımıyla değiştirilebilmektedir. CMOS tekniği ile gerçekleştirilmede
osilasyon frekansı akımın karekökü ile orantılıdır. Osilatörün bipolar tranzistorlu
OTA yapıları ile kurulması halinde, IB OTA’ların kutuplama gerilimi ve
VT=kT/q ısıl gerilim olmak üzere, (7.11) bağıntısı
IB
Ω0 = (7.13)
2.VT C1 . C2
İki direnç, iki kondansatör ve bir akım taşıyıcı ile gerçekleştirilen osilatör
yapıları
Y
Y2 Z
Y3 X VO
Y4 Y1
Şekil-7.15. İki direnç, iki kondansatör ve bir pozitif akım taşıyıcı (CCII+) ile
gerçekleştirilen genel osilatör yapısı
İki direnç, iki kondansatör ve bir akım taşıyıcı ile gerçekleştirilen bir
genel osilatör yapısı Şekil-7.15’de verilmiştir. Bu devrede akım taşıyıcının ideal
olduğu kabul edilirse
V X = VY
IY = 0
IZ = ±I X
eşitlikleri yazılabilir. Devre analiz edilirse
Y1 .(Y2 + Y3 + Y4 ) = Y4 .(Y2 + Y3 ) (7.14)
eşitliği elde edilir. Bu devre için olabilecek bütün olasılıklar denenirse, iki farklı
osilatör yapısı elde edilebileceği görülebilir. Bu osilatör yapıları, Şekil-7.16’da
gösterilmiştir. Şekil-7.16a’daki devre için osilasyon frekansı
G3 . G 4
Ω 02 = (7.15)
C1 . C2
ve osilasyon şartı da
C1 .(G3 + G4 ) = C2 . G4 (7.16)
biçiminde ifade edilebilir. Şekil-7.16b’deki devre için ise osilasyon frekansı
7.23
2 G1 .G2
Ω0 = (7.17)
C 3 .C 4
osilasyon şartı da
G1 .(C3 + C4 ) = C4 . G2 (7.18)
olmaktadır.
Y
Z
C2 X VO
G3
G4 C1
(a)
Y
Z
G2 X VO
C3
C4 G1
(b)
Şekil-7.16. İki direnç, iki kondansatör ve bir pozitif akım taşıyıcı (CCII+) ile
gerçekleştirilen osilatör yapıları.
7.24
1
S (Ω0 , G1 ) = S (Ω0 , G2 ) = − S (Ω0 , C3 ) = − S (Ω0 , C4 ) = (7.23)
2
elde edilir.
Minimum sayıda aktif ve pasif eleman kullanılarak Wien osilatörü
gerçekleştirilmesi
Y
VO Z
X
Z1 Y2
Y
C1 VO Z
X
R1 C2 R2
(a)
R2
Y
Z
VO X
R2
R1 C1 C2
(b)
1 1
Z1 = Y2 = (7.28)
1 1
+ jωC1 R2 +
R1 jωC2
eşitlikleri konursa, Şekil-7.18b’deki osilatör devresi elde edilir. Bu durumda ise
osilasyon frekansı ve osilasyon şartı
1
Ω02 = (7.29)
C1C2 R1 R2
C2 . R1 = C1 . R1 + C2 . R2 (7.30)
olur. Bağıl duyarlık tanımından hareket edilerek Ω0 osilasyon frekansının
devredeki elemanlara göre bağıl duyarlığı hesaplanırsa
1
S (Ω0 , C1 ) = S (Ω0 , C2 ) = − S (Ω0 , R1 ) = S (Ω0 , R2 ) = − (7.31)
2
elde edilir.
Şekil-7.18a ve Şekil-7.18b’deki osilatör devrelerinin özellikleri
aşağıdaki başlıklar altında toplanabilir:
a- Devreler az sayıda aktif ve pasif eleman içermektedir.
b- Ω0 osilasyon frekansının devredeki elemanlara duyarlığı düşüktür.
c- Kapasitelerin bir ucununtoprağa bağlı olması, tümleştirme için istenen bir
özelliktir.
d- Devrede toprağa bağlı dirençlerin bulunması, direnç olarak JFET veya OTA
kullanılarak gerilim kontrollu osilatör gerçekleştirilmesine olanak verir.
KAYNAKLAR
ω. L
QL =
R
biçiminde tanımlanır. QL değer katsayısının alabileceği maksimum değer, pratikte
yaklaşık olarak 1000 civarındadır.
2. Düşük frekanslarda L elemanlarının boyutları ve ağırlığı büyük olur.
3. L elemanları, genellikle, ferromagnetik malzeme içerirler. Ferromagnetik
malzeme içeren L elemanları nonlineer özellik gösterirler ve istenmeyen harmonik
bileşenleri oluştururlar.
8.2
C G
ω .C
QC =
G
biçiminde tanımlanır. QC değer katsayısının kondansatörün fiziksel boyutlarından
bağımsız olduğu gösterilebilir. QC değer katsayısının değeri oldukça yüksektir ve
pratik olarak 10000 mertebesindedir.
Yukarıda bahsedilen nedenlerden ötürü, işlemsel kuvvetlendiricilerin
ucuzlamaya başladığı son yirmibeş yılda aktif RC süzgeçlerinin oluşturulması için
oldukça fazla gayret sarf edilmiştir. Tasarımcıların ilk çelişkisi, işlemsel
kuvvetlendiricilerin bipolar teknolojisiyle mi yoksa MOS teknolojisiyle mi
gerçekleştirilmesi konusunda olmuştur. Tümleştirme açısından her iki teknolojinin
de uygun olmasına karşılık, MOS işlemsel kuvvetlendiriciler tercih edilmektedir.
Bunun ilk nedeni, MOS tümdevre teknolojisinde oldukça yüksek değerli C
elemanlarının da gerçekleştirilebilmesi , bu C elemanlarında oldukça uzun süreler
boyunca yükün saklanabilmesinin yanısıra yükün sürekli olarak kontrol
edilebilmesidir. MOS tranzistorlar kesimde iken bu elemanlardan akan akım pA'ler
8.3
Vφ1 Vφ2
∆q1 ∆q2
V1 T1 T2 V2
e C o
(a)
Vφ1, Vφ2
Vφ1 Vφ2
T T
T/2 T/2 t
T
(b)
Şekil-8.3. Anahtarlamalı kondansatör yapısı ve dalga şekilleri.
∆ q 2 = ∆ q1
olmaktadır. Her τ saat darbesi süresi boyunca C.(V1 - V2) yükü C kapasitesine
aktarılmakta, diğer τ darbe süresi boyunca da buradan çekilmektedir. Ortalama akım
değeri hesaplanırsa
8.5
∆ q1 ∆ q2 C
i = = = .(V 1 - V 2 )
T T T (8.3)
bulunur. Direnç elemanı için akım-gerilim ilişkisinin
1
i = .(V 1 - V 2 )
R
biçiminde tanımlandığı dikkate alınırsa, kapasite için bulunan akım değerinin de
Ohm yasasını sağlayacağı açıkıtr. Bu durumda Şekil-8.3'deki devrenin T/C
değerinde bir direnç özelliği göstereceği söylenebilir.
e anları için
V e2 (z) C1 / C 2
H 1 (z) = e = - (8.4)
V 1 (z) z -1
o anları için
1/ 2
V o2 (z) ( C1 / C 2 ). z -
H 3 (z) = o = - (8.5)
V 1 (z) z -1
olarak ifade edilebilir.
Yapının s domenindeki transfer fonksiyonunu bulmak için z yerine esτ
konması gerekir. Ancak, ⎟τs ⏐ << 1 ise esτ ≈ 1 + τs olur; bu durumda
V e2 (s) C1 / C 2
H 1 (s) = = -
e
V 1 (s) τ .s
o
V 2 (s) C1 / C 2
H 3 (s) = o = -
V 1 (s) τ .s
8.6
C2
VΦ1 VΦ2
∆q1 ∆q2
_
V1 T1 C1 T2 V2
e o + +VO
C2
R1
_
+V1 V2
+ +VO
elde edilir. Dolayısıyla, ⏐τs⏐<< 1 iken bu yapı bir integral alıcı gibi çalışır. ⏐τs⏐<<
1 olması; ω << fs anlamına gelir. Başka bir deyişle, çalışılan frekans örnekleme
frekansından çok daha küçük olmalıdır.
8.7
parazitik etkiler
V1 e V2 V1 e V2
= Cp1 C p2
C1 ⎛ C P ⎞
.⎜1+ ⎟
e
V (z)
2 C2 ⎝ C1 ⎠
H 1 (z) = = - (8.6)
e
V (z)
1 z -1
C1 ⎛ C p ⎞ - 1/ 2
.⎜1+ ⎟. z
o
V (z)
2 C2 ⎝ C1 ⎠
H 3 (z) = = - (8.7)
o
V (z)
1 z -1
8.8
C2
V1(kT)
e o
_
V2(kT)
Cp1 Cp2 C1 Cp1 Cp2
+ +VO
bulunur. Burada CP = CP2 + CP3 dür. Dolayısıyla, bir kazanç hatası ortaya çıkacağı
açıktır. Bu olumsuz etkiyi gidermek için C1 >> CP seçilmesi gerekir. Bu da pratik
olarak C1 ≥ 100 pF olması anlamına gelir ki, ortaya çıkacak değerin tümleştirme
açısından pek uygun olmayacağı açıktır.
Bütün bu etkilerden dolayı parazitik kapasitelerden yalıtılmış ve direnç
yerine geçen s-C yapıları kullanılır. Pozitif ve negatif direnç yapıları Şekil-8.8'de
gösterilmiştir.
o C=T/R o e C=T/R o
e e o e
ω0 ω0/Q
1
K0/ω0 1 -ω0 1 VO
+ -1/s + -1/s
VI 1 V1 1 1
K1+K2.s
z domeninde
a 2 z2 + a1 z + a0
H(z) =
b2 z 2 + b1 z + 1 (8.8)
şeklindeki transfer fonksiyonuna s domeninde karşı düşen transfer fonksiyonu
z = 1 + τ .s , ωτ << 1
için
z = exp(sτ )
c2 s2 + c1 s + c0
H(s) =
a 2 s2 + a 1 s + a 0 (8.9)
8.10
τ .k0
C1 = , C 2 = C3 = ω P .τ
ωP
ω P .τ
C4 = , C1′ = k 1 .τ , C1" = k 2
QP
bağıntılarıyla hesaplanabilir.
1/ωO
Q/ωO
ωO/KO CA=1
_ CB=1
_
+
-1/ωO +
+VO
1/K1
K2
C2
e
φ1
C4
φ2
φ2 C1 φ2
CA=1 φ1 φ2
C3 CB=1
_ φ2
VI +
_
φ1 V1
φ1 φ2 φ1
+
V2
C1'
C1''
için devre sentezi yöntemleri önerilmiştir. Bilindiği gibi, bikuadratik genel transfer
fonksiyonu
a 2 s2 + a1 s + a0
G(s) =
s2 + b1 s + b0 (8.11)
biçimindedir. Bu transfer fonksiyonunu sağlayan genel devre yapısı Şekil-8.12'de
verilmiştir.
OTA5 OTA6
VI
+ +
- -
OTA3
+
OTA1 -
-
OTA2
+
+ VO
+
- OTA4
-
C1 C2
Şekil-8.12. İkinci dereceden transfer fonksiyonunu gerçekleyen genel OTA-C aktif süzgeç
yapısı.
gm1 b0
=
C1 b1
gm 2 b1
=
C2 a2
gm 3
= a2
g m4
gm 5 a0
=
C1 b1
gm6 a1
= (8.12)
C2 a2
8.13
OTA3
VI +
-
OTA1
OTA2
+
+
- VO
-
C1
C2
OTA1
OTA2
+
VI +
-
- VO
C1 C2
OTA3
+
VI
-
OTA1
OTA2
+
+
-
- VO
C1 C2
OTA3
+
OTA1 VI -
-
OTA2 +
+ VO
+
- OTA4
-
C1 C2
OTA3 OTA4
+ +
VI - -
OTA1
OTA2
+
+
-
- VO
C1 C2
OTA1 VO
OTA2
+
VI +
-
-
C1 C2
OTA3
+
OTA1 -
-
OTA2 +
+ VO
VI +
- OTA4
-
C1 C2
OTA5
VI
+
-
OTA3
+
OTA1 -
-
OTA2
+
+ VO
+
- OTA4
-
C1 C2
OTA5
VI
+
-
OTA3
+
OTA1 -
-
OTA2
+
+ VO
+
- OTA4
-
C1 C2
Lineer çalışma bölgesi için giriş işareti seviyesi, tasarımcının belirlediği bir
ω ∈ [ω1, ω2] frekans bandı içinde
8.18
|V k | ≤ V ks , k = 1,2,...,n
| I k | ≤ I ks , k = 1,2,...,n (8.13)
V 1s = ...= V ns = V s
I 1s = ...= I ns = I s
yazılabilir. Bu şartlar giriş işareti genliği cinsinden ifade edilirlerse
|V i |.| H k | ≤ V ks = V s , k = 1,2,..,n
|V i |.|Y k | ≤ I ks = I s , k = 1,2,..,n (8.14)
Bütün bunlardan fark edilebileceği gibi, ω∈ [ω1,ω2] frekans bandı içinde, giriş
gerilimi genliğini sınırlayan 2n adet eşitsizlik bulunmaktadır:
Vs
|V i | ≤ = , k = 1,2,..,n
|Hk|
Is
|V i | ≤ , k = 1,2,..,n
|Y k |
8.19
+VDD
T6 T2 T4 T8 +5V
T1 T3 +V O
+V I +V I
T5 T7
T9 -5V
+VG -VSS
İlk önce, kesim frekansı 3 MHz olan bir Butterworth alçak geçiren süzgeci ele
alınsın. (Şekil-8.13b). Bu süzgece ilişkin tasarım eşitliklerinden hareket edilirse
C1 = 100 pF , C2 = 50 pF
şeklinde seçilen kapasite değerleri için OTA'ların eğimleri
gm1 = gm2 = 1,33 mA/V
olarak belirlenebilir. OTA'lar simetrik CMOS OTA olarak gerçekleştirilsin.
Simetrik CMOS OTA yapısı Şekil-8.14'de tekrar verilmiştir. Eleman boyutları
Tablo-8.2'de görülmektedir. ±5V'luk besleme gerilimlerinde, istenen eğim değerinin
elde edilebilmesi için, OTA'nın kontrol girişine VGG = -3.24V'luk bir gerilim
uygulanması gerekeceği, SPICE simülasyonu ile bulunmuştur. OTA'nın doyma
akımının ve doyma geriliminin OTA eğimine ne şekilde bağlı olduğu Şekil-8.15 ve
Şekil-8.16'da gösterilmiştir. Bu eğrilerden yararlanılırsa
Vs = 3,27V ve Is = 560 µA
bulunur. Öte yandan, seçilen süzgeç topolojisi için gerilim transfer fonksiyonu ve
transfer admitans fonksiyonu
V1 ⎛ Q ⎞
H1 = = ⎜1+ jω P ⎟.H 2 (jω )
VI ⎝ ωP⎠
ωP
2
V2
H2 = =
VI ωP
(jω ) + ( ).(jω ) + ω 2P
2
QP
I1
Y1 = = g m .(1 - H 2 )
VI
I2
Y2 = = g m .( H 1 - H 2 )
VI
biçimindedir. Bu fonksiyonlar kullanılırsa, geçirme bandı için
1600.00
1200.00
IS (uA)
800.00
400.00
0.00
4.00
3.00
VS (V)
2.00
|V I |maks = min(3.18,3.27,0.34,0.84)
|V I |maks = 0.34V
elde edilir.
Seçilen ikinci örnek, Şekil-8.13'de en sonda yer alan tümgeçiren süzgeç yapısıdır.
Bu yapı için aynı incelemeler tekrarlanırsa, giriş işaretinin maksimum genlik değeri
için
|V I |maks = 0.21V
bulunur.
VO IO a 2 s2 + a1 s + a 0
= = (8.16)
V IN I IN s2 + b1 s + b0
y
z CCII+
x
V y 1/b 0 G
i z 2
CCII-
x
C
G 1
1 y
1 CCII- z Vo
1/a 0 x
G C3
3 G5
y 1
CCII+ z
x 1/b 1
C2 G4
a2 1/a 1
y
CCII+ z
x
1/b 1
I
I
I
O y
y z CCII-
z CCII+ x 1
x 1
1/a 0 1/b 0 1
y
z CCII+
x
a2 1/a 1
Şekil-8.18. İkinci dereceden akım transfer fonksiyonunu gerçekleştiren genel akım taşıyıcı-
RC aktif süzgeç yapısı.
KAYNAKLAR
[3] H. Kuntman, İleri analog tümdevre tasarımı: Analog devreler, (Endüstri Semineri
Notu), İTÜ İleri Elektronik Teknolojileri Araştırma Geliştirme Vakfı (ETA),
İstanbul, 1994.
[4] E.S. Sinencio, R.L.Geiger, H.N. Lozano, Generation of continuous-time two
integrator loop OTA filter structure, IEEE Transactions on Circuits and
Systems, Vol 37, No 2, February 1990.
[5] H. Kuntman, Simple and accurate nonlinear OTA macromodel for simulation of
OTA-C active filters, Int. J. of Electronics, 77, pp. 993-1006, 1994.
[6] P.E. Allen and D.R. Holberg, CMOS analog circuit design, Holt, Rinehart and
Winston Inc., New York, 1987.
[7] C.Acar, F.Anday, H. Kuntman, On the realization of OTA-C filters, Int. Journal
of Circuit Theory and Applications, Vol 21, pp.331-341, 1993.
[8] H. Sedef, Akım taşıyıcı kullanılarak aktif devre sentezinde yeni olanaklar,
Doktora Tezi, YTÜ FBE, Elektronik ve Haberleşme Mühendisliği ABD., 1994.
[9] H. Tek, F. Anday, Voltage transfer function synthesis using current conveyors,
Electronics Letters, 25, 1552-1553, 1989.
[10] R. Köprü, A.N. Gönüleren, H. Kuntman, Multiloop feedback bandpass OTA-C
filters using quads, Proc. 12th European Conference on Circuit Theory and
Design (ECCTD 95), Vol.2, pp.607-610, 27-31 August, İstanbul, 1995. 1995.
[11] C. Acar, H. Kuntman, Voltage transfer function synthesis using current
conveyors, Electronics Letters, 32, 1462-1462, 1996.
[12] C. Acar, Elektrik Devrelerinin Analizi, İTÜ yayını, 1995
9. EŞİKALTI BÖLGESİNDE ÇALIŞAN ANALOG YAPI
BLOKLARI
β
ID = (VGS − VT ) 2
2
karesel bağıntısı ile verilir. Genellikle, VGS<VT için ID savak akımı ihmal edilir.
Gerçekte, VGS<VT için yüzeye yakın bölgelerde bir elektron yoğunluğu
bulunduğundan, savak akımı sıfır değildir. Bu bölgeye eşikaltı yahut zayıf evirtim
bölgesi, bu bölgedeki akıma da eşikaltı akımı adı verilir. Diğer bir deyişle, geçit
kaynak geriliminin eşik geriliminin üzerinde olduğu bölge kuvvetli evirtim bölgesi,
bu gerilimin eşik geriliminin altında kaldığı bölge de zayıf evirtim yahut eşikaltı
bölgesi olarak isimlendirilmektedir. Kuvvetli evirtimde akan savak akımı
9.2
sürüklenme akımı, buna karşılık, eşikaltı akımı ise bir difüzyon akımıdır. VGS
gerilimi VT eşik gerilimine doğru yaklaştıkça, MOS tranzistorun ID-VGS
karakteristiği karesel bağımlılıktan üstel bağımlılığa dönüşür.
Bir MOS tranzistorun eşikaltı davranışını modellemek üzere çeşitli çalışmalar
yapılmıştır. Tranzistorun eşikaltı çalışmada akıtacağı savak akımı
⎛W⎞
[
I D = ⎜ ⎟I DO exp( qVG / kT) exp( − qVS / kT) − exp( − qVD / kT)
⎝L⎠
] (9.1)
⎛W⎞
[
I D = ⎜ ⎟I DO exp( qVGS / kT) 1 − exp( − qVDS / kT)
⎝L⎠
] (9.2)
şeklini alır. (9.3) eşitliğinde görülen κ parametresi (eşikaltı iletim eğim parametresi)
prosesten prosese önemli ölçüde değişim gösterebilir. Ancak, aynı üretim hattından
çıkmış tranzistorlar için bu parametrenin sabit değerli olacağı söylenebilir. Bazı
kaynaklarda, genellikle, VG, VS ve VD gerilimlerinin değerleri kT/q ısıl geriliminin
katları cinsinden ifade edilerek, başka bir deyişle
9.3
VG VS VD
vG = , vS = , vD =
kT / q kT / q kT / q
şeklinde normalize gerilimler cinsinden verilmektedir. Literatürde bu normalize
gerilimler cinsinden ifade edilmiş olan akım-gerilim bağıntıları gerçek gerilimler
cinsinden aşağıdaki gibi olmaktadır:
⎛W ⎞ ⎛ V ⎞⎡ ⎛ V ⎞ ⎛ V ⎞⎤
ID = ⎜ ⎟ I DO exp⎜⎜ κ G ⎟⎟ ⎢exp⎜⎜ − S ⎟⎟ − exp⎜⎜ − D ⎟⎟⎥ (9.4)
⎝L ⎠ ⎝ kT / q ⎠ ⎣ ⎝ kT / q ⎠ ⎝ kT / q ⎠⎦
⎡ ⎛ V ⎞⎤
I D = I SAT ⎢1 − exp⎜⎜ − DS ⎟⎟⎥ (9.5)
⎣ ⎝ kT / q ⎠⎦
biçiminde yazılabilir. Bu bağıntıdaki ISAT büyüklüğü
⎛W ⎞ ⎛ κV − VS ⎞
I SAT = ⎜ ⎟ I DO exp⎜⎜ G ⎟⎟ (9.6)
⎝L⎠ ⎝ kT / q ⎠
bağıntısıyla tanımlanır ve tranzistorun doyma akımına karşı düşer. Bağıntıdaki
(W/L).IDO çarpanı yerine kısaca Ion yazılabilir. Eşikaltında ve doyma bölgesinde
çalışan tranzistorun akımını veren üstel bağıntı
⎡ ⎛ q ⎞⎤
I D = I on exp ⎢(VGS − Von )⎜ ⎟⎥ (9.7)
⎣ ⎝ nkT ⎠⎦
biçimindeki bir eşitlikle de verilebilir. Bu bağıntıda n bir katsayı, Von zayıf evirtimle
kuvvetli evirtim arasındaki sınır değer, Ion büyüklüğü VGS = Von için kuvvetli
evirtim bağıntısının vereceği akım değeridir.
Bir MOS tranzistorda ISAT doyma akımının VGS gerilimiyle ne şekilde
değişeceği Şekil-9.1’de gösterilmiştir.
ISAT(A)
-5
10
-8
10
-11
10
0.4 0.6 0.8 1
VGS(V)
Şekil-9.1. Bir MOS tranzistorda ISAT doyma akımının VGS gerilimiyle değişimi.
9.4
+VCC
T2
R ID1 ID3
T3
T1
T1 T3
R VR
Şekil-9.3. Eşikaltı iletimde çalışan MOS tranzistorlarla kurulan diğer bir akım referansı
devresi.
⎛ κV1 ⎞ ⎛ κV2 ⎞
exp⎜⎜ ⎟⎟ − exp⎜⎜ ⎟
⎝ kT / q ⎠ ⎝ kT / q ⎟⎠
I1 − I 2 = I B .
⎛ κV1 ⎞ ⎛ κV2 ⎞
exp⎜⎜ ⎟⎟ + exp⎜⎜ ⎟⎟
⎝ kT / q ⎠ ⎝ kT / q ⎠
(9.16)
bağıntısı ile verileceği kolayca fark edilebilir. (9.16) bağıntısının pay ve paydasının
exp[-(V1+V2)/2] ile çarpılması durumunda, her bir üstel terim gerilim farkları
cinsinden ifade edilebilir. Bu durumda çıkış fark akımı
⎛ κ (V1 − V2 ) ⎞
I 1 − I 2 = I B . tanh⎜⎜ ⎟⎟ (9.17)
⎝ 2kT / q ⎠
biçiminde yazaılabilir. Bu bağıntıdan kolayca fark edilebileceği gibi, çıkış fark
akımı, bipolar tranzistorlu fark kuvvetlendiricilerinde olduğu gibi, tanh
fonksiyonunu izlemektedir. Bu fonksiyon, orijinden birim eğimle geçer; büyük
değerli pozitif argümanlar için +1, büyük değerli negatif argümanlar için de -1
değerlerine gider. Akımların giriş fark gerilimiyle değişimi Şekil-9.5’de
gösterilmiştir.
I1 I2
T1 T2
V1 V2
IB
TB
VB
I1 ,I2
I2 IB I1
IB /2
0 V1 -V2
Şekil-9.5. Fark kuvvetlendiricisinin çıkış akımlarının giriş fark gerilimine bağlı değişimi.
+VDD
T3 T4
I3 I4
I1 I2
+V1 IO
T1 T2
+V2
IB
TB
VB
olur. Bu akımın genel ifadesi daha önce (9.17) bağıntısıyla verilen değişimi izler.
Kuvvetlendiricinin çıkış akımı V1-V2 fark geriliminin bir fonksiyonu olarak
çizilebilir. Elde edilecek değişim tanh fonksiyonu biçiminde olur. kT/qκ değeri,
eğrinin orijindeki eğimi yardımıyla bulunabilir. Kuvvetlendiricinin Gm geçiş
iletkenliği, tanh fonksiyonunun orijin civarındaki eğimidir. Devreye ilişkin
bağıntılardaki değişkenler cinsinden bu eğim yazılırsa
IB
Gm = (9.18)
2. kT
q .κ
K. I B
Gm = (9.19)
kT
q
elde edilir. Bu bağıntıda K bir çarpan, T sıcaklık, IB OTA’nın kutuplama akımı, k
Boltzmann sabiti q elektron yüküdür. Dikkat edilecek olursa, kuvvetlendiricinin
geçiş iletkenliği, IB kutuplama akımı ile orantılıdır. Bu açıdan bakıldığında, devre
bipolar tranzistorlarla kurulan geçiş iletkenliği kuvvetlendiricileriyle aynı davranışı
göstermektedir. Bu davranış, Bölüm-4’de ele alınan yapının davranışından, eğimin
(IB)0.5 ile orantılı olması özelliğinden, farklı olmaktadır.
Eşikaltında çalışan basit CMOS geçiş iletkenliği kuvvetlendiricisinin çıkış
akımının giriş fark gerilimi ile değişimi Şekil-9.7’de verilmiştir.
IO
IB
0 V1-V2
-IB
Şekil-9.7. Eşikaltında çalışan basit CMOS geçiş iletkenliği kuvvetlendiricisinin çıkış
akımının giriş fark gerilimi ile değişimi
9.10
+VDD
T6 T5 T3 T4
T2 T1
V2 V1 V0
T7 T8
TB
VB -VSS
+VDD
T7 T8
I14 I+ +VO
I-
I13 I23
V3 I24
T3 T4 T6 T5
V4
V1 T1 T2
V2
TB
VB
Şekil-9.9. Eşikaltında çalışan MOS tranzistorlarla kurulan bir Gilbert çarpma devresi
9.12
I1 ⎛ ⎛ κ (V3 − V4 ) ⎞ ⎞
I 14 = .⎜⎜1 − tanh⎜⎜ ⎟⎟ ⎟⎟ (9.26)
2 ⎝ ⎝ 2kT / q ⎠ ⎠
I2 ⎛ ⎛ κ (V3 − V4 ) ⎞ ⎞
I 23 = .⎜⎜1 + tanh⎜⎜ ⎟⎟ ⎟⎟ (9.27)
2 ⎝ ⎝ 2kT / q ⎠ ⎠
I2 ⎛ ⎛ κ (V3 − V4 ) ⎞ ⎞
I 24 = .⎜⎜1 − tanh⎜⎜ ⎟⎟ ⎟⎟ (9.28)
2 ⎝ ⎝ 2kT / q ⎠ ⎠
Şekil-9.9’da verilen devre, (9.32) bağıntısı uyarınca ancak dar bir bölge
içerisinde lineer çarpma işlemini yerine getirebilir. Bu özellik, bipolar
tekniğinden de iyi bilinen bir özelliktir.
IO (V1-V2) 3
(V1-V2) 2
(V1-V2) 1
V 3 -V 4
-(V1-V2) 1
-(V1-V2) 2
-(V1-V2) 3
κ. I D1
GBW = (9.38)
kT
C
q
9.15
+VDD
T3 T4
IK T6
C
T1 T2
VO
T5
T8 T7
-VSS
Şekil-9.11. İki kazanç katlı basit işlemsel kuvvetlendirici yapısı.
+VDD
T8 T3 T4 T6
T1 T2
T9 T7
T5
VB -VSS
elde edilir. Görüldüğü gibi, ilk kat yardımıyla herhangi bir gerilim kazancı
sağlanması olanağı bulunmamaktadır. İkinci katın ise oldukça yüksek bir
kazanç sağlayacağı söylenebilir. Eşikaltı bölgesinde çalışan puşpul çıkışlı bir
işlemsel kuvvetlendirici yapısı olan bu devrede, yapının toplam kazancı T3-T8,
T4-T6 ve T9-T7 tranzistor çiftlerinin birer akım aynası oldukları gözönüne
alınarak hesaplanabilir. Bu yapılırsa
⎛ S6 ⎞
g m1⎜ ⎟
⎝ S4 ⎠
KVO = (9.42)
g ds6 + g ds7
⎛ S6 ⎞
⎜ ⎟. κ1
⎝ S4 ⎠
KVO = (9.43)
⎛ kT ⎞
⎜ ⎟ .( λ 6 + λ 7 )
⎝ q ⎠
elde edilir. Bu tür yapılarla oda sıcaklığında ve tipik tranzistor boyutları için
60dB mertebesinde gerilim kazancı elde etmek mümkündür. Devrenin kazanç-
band genişliği çarpımı
⎛ S6 ⎞
g m1 .⎜ ⎟
⎝ S 4 ⎠ g m1 . B
GBW = = (9.44)
C C
9.17
κn
K VO = (9.45)
⎛ kT ⎞
2
⎛ λ p 2 λn 2 ⎞
⎜⎜ ⎟⎟ .⎜ + ⎟
⎝ q ⎠ ⎜ κp κ ⎟
⎝ n ⎠
elde edilir. Bu tür bir kuvvetlendirici ile 100dB’e varan kazanç değerleri elde
edilebilir.
Buraya kadar ele alınan işlemsel kuvvetlendirici yapıları, düşük
kutuplama akımları nedeniyle, yüksek değerli çıkış akımı veremeyen
devrelerdir. Düşük güç tüketimi gerektiren, ancak yüksek değerli çıkış akımına
da gereksinme gösteren uygulamalar için dinamik kutuplamalı işlemsel
kuvvetlendirici yapıları geliştirilmiştir. Bu tür yapıların temel ilkesi, girişe fark
gerilimi uygulandığında giriş katının kutuplama akımının arttırılması fikrine
dayanmaktadır. Dinamik kutuplamalı bir işlemsel kuvvetlendirici devresi Şekil-
9.15’de gösterilmiştir.
Şekil-9.15’deki devrede T11-T14 tranzistorlarının T3 ve T4
tranzistorlarına eşit oldukları ve T15, T16, T17, T20, T21 ve T22 tranzistorlarının
birbirine eş oldukları varsayılsın. T17, T18, T19 ve T20 tranzistorlarının boyutları
arasında da
9.18
T11 T12
T3 T10 T4 +VDD
T8 T6
T1 T2
T9 T7
T13
VB T5 -VSS
+VDD
T8 T3 T4 T6
T10
VB1
T1 T2
T11
VB2 CC
T9 T7
T5
+VB -VSS
⎛W ⎞ ⎛W ⎞
⎜ ⎟ = A.⎜ ⎟ (9.46)
⎝ L ⎠18 ⎝ L ⎠17
⎛W ⎞ ⎛W ⎞
⎜ ⎟ = A.⎜ ⎟ (9.47)
⎝ L ⎠19 ⎝ L ⎠ 20
9.19
ilişkisinin bulunduğu kabul edilsin. Devrenin girişine herhangi bir fark işareti
uygulanmıyorsa, I1 ve I2 akımları eşit olur. Bu nedenle, T16 tranzistorundan akan
akım T13 tarafından sağlanan akıma eşittir. Bunun bir sonucu olarak T17 ve T18
tranzistorlarından, benzer şekilde T19 tranzistorundan akım akmaz. I1 ve I2
akımlarının dengesini bozacak bir fark giriş gerilimi uygulandığında, fark
kuvvetlendiricisinin kutuplama akımı A i1 − i2 kadar artar; böylece çıkıştan
alınabilecek akım
⎛κ V ⎞
I 10 exp⎜ n IN ⎟
⎝ kT / q ⎠
IO = B. (9.48)
⎛κ V ⎞
( A + 1 ) − ( A − 1 ).exp⎜ n IN ⎟
⎝ kT / q ⎠
+VDD
- T1 T2 +
+VO
T6
T7
T21
T15 T16 T17 T18 T9 T10 T19 T20 T22
-VSS
KAYNAKLAR
[1] P. Antognetti, D. Caviglia, E. Profumo, CAD model for threshold and
subthreshold conduction in MOSFETs, IEEE J. Solid State Circuits, Vol. Sc-17,
pp 454-458, 1982.
[2] B.J. Sheu, D.L. Scharfeter, P.-K. Koand M.-Ch. Jeng, BSIM: Berkeley short-
channel IGFET model for MOS transistors, IEEE Journal of Solid-State Circuits,
Vol. SC-22, 4, pp 558-564, 1987.
[3] M.D.Godfrey, Device modeling for subthreshold circuits, IEEE Transactions on
Circuits and Systems, Vol.39, 8, pp 532-539, 1992.
[4] C. Mead, Analog VLSI and Neural Systems, Addison-Wesley Comp., 1989.
[5] H. Öztürk, Eşikaltında çalışan CMOS OTA-C süzgeç tasarımı ve tıp elektroniği
alanına uygulanması, Yüksek Lisans Tezi, İTÜ Fen Bilimleri Enstitüsü, 1994.
[6] P.E. Allen and D.R. Holberg, CMOS analog circuit design, Holt, Rinehart and
Winston Inc., New York, 1987.
[7] H. Kuntman, Analog tümdevre tasarımı, Sistem yayınları, İstanbul, 1992.
[8] H. Kuntman, Analog MOS tümdevre tasarımı (Endüstri Semineri Notu), İTÜ İleri
Elektronik Teknolojileri Araştırma Geliştirme Vakfı (ETA), Uygulamaya özgü
tümdevre teknolojileri yaz okulu notları, İstanbul,1993.
[9] H. Kuntman, İleri analog tümdevre tasarımı: Analog devreler (Endüstri Semineri
Notu), İTÜ İleri Elektronik Teknolojileri Araştırma Geliştirme Vakfı (ETA),
İstanbul,1994.
[10] H.Öztürk, H.Kuntman, M.Korürek, E.Yazgan, EEG işareti (α, β, θ ve δ bandı)
süzgeçlerinin eşikaltında çalışan CMOS OTA-C süzgeçleri ile tasarımı, Biyomut
94, Biyomedikal Mühendisliği Ulusal Toplantısı Bildiriler Kitabı,16-19, Boğaziçi
Üniversitesi 17-18 Ekim 1994.