Aulas IS

Escola de Engenharia
Departamento
p de
Electrónica Industrial
Universidade do Minho
Instrumentação e Sensores
Apresentação
Carlos Couto Apresentação

Setembro de 2009 Instrumentação e Sensores 1
Apresentação do Docente Escola de Engenharia

Departamento
p de
ÊCarlos Couto
¾ Nascido em 1950 em Moçambique
¾ Licenciatura em Engenharia
g Electrotécnica p
pela Universidade de
Lourenço Marques em 1972
¾ MSc em Power Electronics and Systems pelo UMIST – University
of Manchester Institute of Science and Technology do Reino Unido
em 1979
¾ PhD em Electrical Engineering and Electronics - Power Electronics
pelo UMIST – University of Manchester Institute of Science and
Technology do Reino Unido em 1981
¾ Agregação pela Universidade do Minho em 1994
¾ Professor Catedrático da Universidade do Minho desde 1995

Electrónica Industrial Escola de Engenharia
Departamento
p de
CONTROLADOR
ELECTRÓNICO Sinais
Sinais eléctricos
eléctricos
Sensores Actuadores
Sinais Sinais
físicos PROCESSO A físicos
CONTROLAR Calor,
força,
rotação, ...
Processo
Fabril
Mest.. Integ
Mest Integ.. em Engenharia Electrónica
Industrial e Computadores Escola de Engenharia
Departamento
p de
Controlo Controlo de
Técnicas de Processamento Automático Processos Processos
Processamento e d Sinal
de Si l Industriais
Controlo Automação
Tecnologias de Processamento
• Electrónica Analógica
Controlador • Electrónica Digital
Electrónico • Microprocessadores e Microcontroladores
• Comunicações
Interface Sensorial Interface de Actuação
• Electrónica de Interface • Electrónica de Potência
• Instrumentação • Máquinas Eléctricas
Sensores Actuadores
PROCESSO A
CONTROLAR
Controlo Electrónico em Malha Fechada Escola de Engenharia
Departamento
p de
Ê Processamento digital do sinal cada vez mais frequente

¾ processadores cada vez mais capazes a preços cada vez mais baixos
¾ processamento digital apresenta diversas vantagens face ao analógico
é programável
alterar o processamento = alterar o programa (sem alterações do hardware)
menos vulneráveis a offsets
¾ desvantagens
circuito mais complexo podendo ser mais dispendioso (cada vez menos)
resposta quase instantânea (processadores digitais cada vez mais rápidos)
Interface Microprocessador Interface

ou
Analógico- Processador
P d Di Digital
it l d
de Digital-
Digital Sinal (DSP) Analógico
Sinais de entrada Sinais de saída
Mundo Analógico
Cadeia de Instrumentação Escola de Engenharia

Departamento
p de
ÊO nosso mundo real é maioritariamente

caracterizado por grandezas que podem variar
continuamente entre dois limites
¾Sinais analógicos
de entrada
de saída
Filtro μP Smoothing
Anti- S/H ADC ou DAC Filter
Aliasing DSP
M d Analógico
Mundo A ló i
Os Conversores Analógico-Digital e Digital-Analógico são
essenciais para a interface com o mundo analógico!
Departamento
p de
Programa da Disciplina

1ª Parte: Processamento Analógico
g de Sinal e Interfaces Departamento
p de
Ê Capítulo 1 - Circuitos com Amplificadores Operacionais

¾ Amplificadores de instrumentação.
¾ Fontes de tensão e de corrente.
¾ Amplificadores de corrente
corrente, transresistência e transcondutância
transcondutância.
¾ Rectificadores de precisão
¾ Limitações práticas e compensação de frequência dos Amp. Op.
Ê Capítulo 2 – Conversores Digital-Analógico e Analógico-Digital

¾ Principais arquitecturas de conversores A-D e D-A, princípios de
funcionamento,, características e aplicações:
p ç
Conversores D-A em escada e multiplicativo;
Conversores A-D: flash, half-flash, dupla rampa, aproximações sucessivas,
g V-F e Sigma-Delta.
contador, tracking, g
Ê Capítulo 3 – Chaves Analógicas e Multiplexadores
¾ Chaves analógicas e principais aplicações: detectores de pico, sample-and-
hold e multiplexadores
1ª Parte: Processamento Analógico
g de Sinal e Interfaces Departamento
p de
Ê Capítulo 4 - Filtros Activos

¾ Estudo e dimensionamento de filtros de 1ª e de 2ªordem.
¾ Tipos, características e técnicas de dimensionamento de filtros de ordem
superior.
¾ Topologias mais frequentes de implementação de filtros e selecção de
componentes.
Ê Capítulo 5 – Circuitos com Condensadores Comutados

¾ Ideias e limitações da utilização dos condensadores comutados.
¾ Circuitos de utilização mais frequente: filtros, amplificadores, conversores F-V e
F-V, conversão A-D e D-A.

2ª Parte – Transdutores Sensores Escola de Engenharia
Departamento
p de
ÊCapítulo 6 – Características Gerais dos Transdutores

Sensores
¾ Classes e características dos transdutores eléctricos.
¾ Transdutores para medição das principais grandezas físicas.
ÊCapítulo 7 – Estudo de Sensores
¾ Funcionamento, interface e aplicação dos sensores de utilização
mais frequente: potenciómetros, extensómetros, termistores,
p
termopares, , RTD,, LVDT,, pirómetros,
p , LDR,, transdutores
piezoeléctricos, transdutores de ultrassons, encoders.
ÊCapítulo 8 – Sistemas de Aquisição e de Distribuição de
Dados
¾ Estratégias de escolha e interligação de conversores,
amplificadores multiplexadores e circuitos sample-and-hold
amplificadores, sample-and-hold.
Referências bibliográficas Departamento
p de
¾ Franco, S. (1988) "Design with Oprational Amplifiers and Analog

Integrated Circuits", McGraw-Hill Book Company
¾ Webster,
Webster JJ.G.;
G ; Willis
Willis, JJ.;; (Ed
(Ed.),
) (1988)
(1988), "Interfacing
Interfacing Sensors to the
IBM PC", Englewood Cliffs, New Jersey 07632, Prentice Hall.
¾ Sheigold, D.H. (Ed.), (1981), "Transducer Interfacing Hanbook - a
guide
id tto analog
l signal
i l processing",
i " AAnalog
l ddevices
i IInc.
¾ Dally, James W.; Riley,W.; McConnell, K. (1993), “Instrumentation
for Engineering Measurements” 2nd edition, John Wiley & Sons,
Inc.
¾ Allocca, John A.; Stuart, Allen; (1984) “Transducers Theory and
pp
Applications”, Reston Publishing g Company.
p y
¾ Cópias dos slides de suporte das aulas disponibilizados no site da
disciplina

Site da Disciplina
Documentação
ç de Apoio
p à Disciplina
p Escola de Engenharia
Departamento
p de
ÊSite da disciplina na plataforma de e-

learning da UM – Blackboard.
ÊDocumentação em formato pdf acessível
através
t é d da seguinte
i t password d
2008is

Critérios de Avaliação para o ano
2009/10 Escola de Engenharia
Departamento
p de
ÊA presença às aulas Teóricas, Teórico-Práticas é obrigatória sendo

reprovado quem exceder o limite de faltas
f fixado
f pelo RIAPA
¾ >1/3 das aulas efectivamente dadas
Ê Ao longo do semestre irão haver 3 testes:
¾ o primeiro em 22 de Outubro de 2009
¾ o segundo em 10 de Dezembro de 2009
¾ o terceiro em 21 de Janeiro de 2010
Ê A nota final da disciplina será melhor das obtidas pelas seguintes
fórmulas:
¾ melhor teste*40% + 2º melhor teste * 35% + pior teste * 25%
Ê Será aprovado quem obtiver nota igual ou superior a 9,5 valores,
desde que em nenhum dos testes obtenha nota inferior a 6,5 valores.
Quem não obtiver terá um exame de recurso sendo a nota a que
obtiver no exame.
Ê Os testes e os exames serão electrónicos incluindo pperguntas
g de
resposta múltipla e problemas com cálculos numéricos.
Departamento
p de
Smart Sensors
Carlos Couto
Departamento de Electrónica Industrial
4800--058 Guimarães - PORTUGAL
4800
email: ccouto@dei.uminho.pt
Ph: +351 253 510197
510197
Fax: +351 253 510189
Carlos Couto Smart Sensors

Setembro de 2005 1
Futuro das TIs Escola de Engenharia

Departamento
p de
ÊApesar da revolução das Tecnologias de

Informação já ter umas décadas de história as
maiores mudanças ainda estão para vir!
ÊUma análise da história permite-nos
permite nos
antever as surpresas que nos esperam!
¾As décadas têm sido marcadas pela
banalização de tecnologias descobertas na
década anterior !
Sensors: The Next Wave of Infotech Innovation , Paul Saffo, Institute for the Future
http://www.iftf.org/
Setembro de 2005 2
Década de 80 Escola de Engenharia
Departamento
p de
ÊO aparecimento do microprocessador na década

de 70 marcou a década de 80
ÊDécada de 80 = Década do processamento

p
¾computador pessoal e sua banalização
¾p
processar
ocessa tudo
udo o que se pudesse “meter”
e e nas
as máquinas
áqu as
Sensors: The Next Wave of Infotech Innovation, Paul Saffo, Institute for the Future
htt //
iftf /

Setembro de 2005 3

Departamento
p de
ÊFinais da década de 80 surgem os lasers de baixo

custo
ÊDécada de 90 caracterizada por:
¾aumento da capacidade
p de armazenamento em discos
ópticos
leitores de discos compactos de música e os CD-ROMs
¾comunicações de alta qualidade e largura de banda
linhas de telefone de fibra óptica para longas distâncias
¾proliferação das redes de computadores
ÊInternet e World Wide Web marcam a década
Setembro de 2005 4
Departamento
p de
ÊO desenvolvimento dos microprocessadores não

parou:
¾processadores melhores e mais rápidos capazes de
processar os dados disponibilizados a cadências cada
vez maiores
i
¾DSPs processadores de sinal digitais processadores
orientados ao acesso ao mundo analógico
Década de 90 = Década
Dé d d do acesso

Setembro de 2005 5
Década 2000-
2000-2010 Escola de Engenharia
Departamento
p de
ÊDécada da interacção
¾não só a interacção entre as pessoas através da
Internet mas
¾a interacção com o mundo físico através dos
dispositivos electrónicos
grandes esforços de I&D nos sensores verificados nos anos 90
miniaturização dos sensores
redução de custos
expansão dos domínios de medida
redundância e complementaridade de sensores
processamento digital de sinal e fusão sensorial
Sensors: The Next Wave of Infotech Innovation, Paul Saffo, Institute for the Future
Setembro de 2005 6
Sensor Integrado Escola de Engenharia
Departamento
p de
ÊSensor
S implementado
i l t d no silício
ilí i
¾Implementação de microestruturas
no silício Ópticas
¾Explorar a redução de Mecânicas
Químicas
custos verificada com a
microelectrónica Térmicas
Magnéticas
g
grandes investimentos
em I&D

Setembro de 2005 7
MICROTECHNOLOGY Escola de Engenharia

Departamento
p de
MICROELECTRONICS + MICROMACHINING
“SMART
SMART SYSTEMS”
SYSTEMS
Sensors,, actuators and

complex electronic circuits
combined in a single chip
Setembro de 2005 8
MEMS Escola de Engenharia
Departamento
p de
Ê MEMS - MicroElectroMechanical Systems

¾ de longe a mais importante das tecnologias
¾ exploração das propriedades físicas do silício:
sensor + respectivo circuito electrónico num único circuito
integrado
o circuito de processamento pode incluir algumas funções
inteligentes, como autocalibração, ajuste de escala, …
sensor inteligente
¾ miniaturizaçãodos sensores
¾ 1-10 mm3 para o sensor e respectiva electrónica
¾ dramática redução no custo dos sensores à semelhança
do que se passa com os circuitos integrados
Setembro de 2005 9
Técnicas de
Micromaquinagem Escola de Engenharia
Departamento
p de
ÊCorrosão química e máscaras

q
ÊColagem
ÊDeposição de filmes

Setembro de 2005 10
Técnicas de
Micromaquinagem Escola de Engenharia
Departamento
p de
ÊCorrosão ((ablação)
ç ) por
p laser de excímeros

Setembro de 2005 11
What are smart sensors? Escola de Engenharia

Departamento
p de
Todayy Future (MEMS)
Mote Cricket Mantis (UC SmartLocus Smart Dust

(Berkeley) (MIT) Boulder ) (HP Labs)
(HP-Labs) (Berkeley)
ÊSmall and low

low-cost
cost platforms with
¾sensors and actuators
¾micro-controller
i t ll
¾wireless communications, short range RF
¾storage
t
Setembro de 2005 12
Smart Sensor
Características Funcionais Escola de Engenharia
Departamento
p de
Êadaptação ao sensor Êfunções inteligentes

¾ tolerânciasde fabrico ¾ autoteste
¾ variações das condições de ¾ calibração
funcionamento ¾ compensação de defeitos
Êajuste
j da resolução
ç e do sensor
taxa de amostragem ¾ auto-ajuste dinâmico
requerida Êcomunicações
Êprocessamento digital do ¾ ligação em barramento
sinal ¾ endereçamento
¾ filtragem ¾ ligação sem fios
¾ tratamento estatístico

Setembro de 2005 13
Arquitectura do Smart Sensor Escola de Engenharia

Departamento
p de
Êo sensor
¾ Dispositivo mecânico + sensor eléctrico ou
electrónico
¾ Sensor electrónico
Ê principais blocos constituintes da

Ê incluirpelo menos um
electrónica:
microprocessador
¾ multiplexadores analógicos programáveis
Ê no futuro a arquitectura será
¾ amplificadores de ganho programável
multi-processador
¾ filtros analógicos programáveis
¾ de sinal
¾ conversor analógico/digital
¾ de controlo
¾ processador de sinal
¾ de comunicações
¾ processador de controlo
¾ memórias (ROM, RAM, EAROM,.)
¾pprocessador de comunicaçõesç

Setembro de 2005 14
Smart Sensor Architecture Escola de Engenharia
Departamento
p de

Setembro de 2005 15
Smart sensor system Escola de Engenharia

Departamento
p de

Setembro de 2005 16
Smart Sensors Escola de Engenharia
Departamento
p de
Ópticas
Êobjectivo a atingir Mecânicas
Químicas
Térmicas
Magnéticas
g
Banalização dos
Transdutores
Alimentação
Comunicações
ç

Setembro de 2005 17
Sensor Integrado
com Interface Inteligente Discreta Departamento
p de
Alimentação
Êprimeira etapa na Comunicações
utilização dos
transdutores integrados
interface
inteligência
sensor
i t
integrado
d
Magnéticas Térmicas
Químicas Mecânicas
Ópticas
p

Setembro de 2005 18
Sensores Integrados Inteligentes
sem Fios Escola de Engenharia
Departamento
p de
Êcomunicação e alimentação
por rádio-frequência: leitor
¾ campo magnético
¾ radiação electromagnética
acoplamento
Êtransdutor activado pela electromagnético
estação leitora
Êbateria opcional
p p
para
conservação de dados
Êp
permite a telemetria antena
circuito(s) integrado(s)
¾ sensores implantados sensor+electrónica
condensador

Setembro de 2005 19
Sensores
Sensores no Automóvel Escola de Engenharia
Departamento
p de
9Em 1994! 9Em 2000!

¾ 20 sensores ¾ 140 sensores
¾ ligação aos sensores em ¾ ligação em barramento
estrela com elevados custos
de cablagem
The electronic systems incorporated in a motor vehicle account for:

• on 1999 15–20% of the cost
• by
b 2005 thi
this will
ill rise
i tot over 30%!
Setembro de 2005 20
Evolução do sensor de pressão utilizado
no automóvel Departamento
p de
Sensor monolítico montado

directamente na caixa

Setembro de 2005 21
O Acelerómetro Escola de Engenharia

Departamento
p de
resistência
massa
massa
mola
molas
T
Topologia
l i ttradicional
di i l
Topologia passível de miniaturização

Setembro de 2005 22
MEMS - exemplos Escola de Engenharia
Departamento
p de
Ê Nissan Motor Company Central Engineering Laboratories integrated

accelerometer
l t (Muro
(M ett al.
l 1992)
Ê includes a bulk micromachined cantilever, piezoresistive readout, and
bipolar electronics for amplification and temperature compensation
Setembro de 2005 23

Departamento
p de
Ê Hitachiclosed-loop silicon
accelerometer (Tsuchitani et al.
1991))
Ê Intended for automotive systems,
released as a product in 1994
Ê Requires sophisticated double-sided
etching to achieve the desired
symmetrical structure that
eliminates cross-axis sensitivity
(Koide et al. 1992)
Ê The 3.2 x 5 mm silicon chip is
bonded between glass plates to
form a differential capacitor
capacitor, and
mounted with hybrid electronics.
Setembro de 2005 24
Departamento
p de
• Top view of the Nippondenso integrated pressure and temperature sensor

chip (Fujii, Gotoh, and Kuroyanagi 1992)
• includes use of wafer bondingg for cavityy and pport fabrication,, as well as thin
film silicon nitride diaphragms
Setembro de 2005 25
Materiais Piezo Escola de Engenharia

Departamento
p de
ÊTipicamente cerâmicas
¾produzem uma carga eléctrica quando se deformam
¾deformam-se em presença de um campo eléctrico
ÊPiezos são p
particularmente úteis em:
¾sensores de montagem superficial para a medição
movimentos físicos e deformações

Setembro de 2005 26
Micromáquinas Escola de Engenharia
Departamento
p de
ÊUtilizam as mesmas técnicas de controlo da

geometria de peças de silício que os MEMS
¾ engrenagens e peças móveis na escala micrométrica

Setembro de 2005 27
Exemplos de micro
micro--máquinas Escola de Engenharia
Departamento
p de
Microsubmarino numa artéria

Setembro de 2005 28
Exemplos de micro
micro--máquinas Escola de Engenharia
Departamento
p de
Motor Wobble

Setembro de 2005 29
VLSI Vídeo Escola de Engenharia

Departamento
p de
ÊVLSI Vídeo
¾câmaras de vídeo incluindo o circuito de processamento
já hoje custam entre fabricantes cerca de $9 sendo de
prever o tamanho e o preço se reduzam bastante:
sensor CCD llente
CCD, t e electrónica
l tó i d de processamento
t num ú
único
i
circuito
banalização
ç da inclusão da visão nas diversas aplicações:
p ç
vigilância, segurança, controlo de qualidade, inspecção, ...

Setembro de 2005 30
Outras tecnologias sensoriais Escola de Engenharia
Departamento
p de
Ê Micropower Impulse Radar (MIR)

¾ invenção recente do Lawrence Livermore National Laboratory
¾ potenciais aplicações
varetas de óleo inteligentes para os automóveis, botões de
parede sensores,
sensores testes não destrutivos de estruturas de cimento
Ê Cheap laser technology

¾ gyroscopic technology as ring laser gyros (RLGs)
( G )
displace traditional spinning-mass systems in aircraft
delivering dramatically increased performance
cheaper, more reliable packages.

Setembro de 2005 31
Dos Sensores aos Actuadores Escola de Engenharia

Departamento
p de
ÊDesenvolvimento dos microsensores arrastará o

desenvolvimento dos microactuadores dando
origem aos microsistemas:
sensor + electrónica + actuador

Setembro de 2005 32
Departamento
p de

Setembro de 2005 33
Departamento
p de

Setembro de 2005 34
Departamento
p de

Setembro de 2005 35
Departamento
p de

Setembro de 2005 36
Acelerómetro para airbag da Motorola Escola de Engenharia
Departamento
p de
Êde 7 Euros em 1995

Ê2-4 Euros em 1999

Setembro de 2005 37
Standalone Smart Sensors Escola de Engenharia

Departamento
p de
ÊNo
N external
t l power supply
l
¾ energy from the actuation process
¾ piezoelectric and pyroelectric materials transform changes in
pressure or temperature into energy
¾ RF signal is transmitted via an antenna (20 m distance)

Setembro de 2005 38
Mini--weather stations
Mini Escola de Engenharia
Departamento
p de
FUNCTION: Pressure,
Pressure
Temperature, Micro-
hygrometer, Radiation
Densitometer Laser Doppler
Densitometer,
anemometer
APPLICATION: in-situ
microclimate data
PRINCIPLE: Micro-sensor clusters
PROS: Accuracy,
PROS A F
Fastt response,
Low mass & Volume, Cheap
CONS: not yyet available
CONTACTS: JPL, GWU
COST: will be relatively cheap
JPL - http://www.jpl.nasa.gov/technology/
Setembro de 2005 39
Chem--lab on a chip
Chem Escola de Engenharia
Departamento
p de
FUNCTION: Autonomous chemical

detector
APPLICATION: Gas, Liquid, DNA
PRINCIPLE: GC/LC separator &
coated SAW array
PROS: Ppb level detection
detection, Gas &
Liquid, Small
CONS: not yet available
CONTACTS: Sandia, Eksigent
Technologies
COST: ~$5000
$5000
http://www.sandia.gov/media/NewsRel/NR2000/labchip.htm
p g p

Setembro de 2005 40
Aplicações Biomédicas dos
Universidade do Minho MEMS Departamento

p de
This cochlear implant consists of a MEMS

stimulating electrode array connected to a
A wireless microsystem for recording
hermetically sealed package containing
neural signals from brain cortical neurons
integrated electronics for signal processing
is implantable for use in neural prostheses
and wireless power and data transfer.
transfer
requiring reliable chronic recording of
neural signals.
"MEMS integration is all about bringing together the sensor, the electronics, the signal processing,
the packaging and possibly a wireless back end, so that they are all working together,"
Setembro de 2005 41
Electronic Nose (s) Escola de Engenharia

Departamento
p de
http://www.estcal.com/Products.html
FUNCTION: ID gases and quantify concentrations (ppb- ppt)

APPLICATION: Air,
Air Water,
Water Soil,
Soil Plant volatiles.
volatiles . .
PRINCIPLE: SAW sensor(s) & Micro-GC
PROS: Q
Quick ((10 sec),
) Small, Sensitivity,
y Remote option
p
CONS:
CONTACTS: Estcal, JPL
COST: $19, 450 - $24, 950+
Setembro de 2005 42
Electronic Tongue Escola de Engenharia
Departamento
p de
FUNCTION: ID chemical composition

p of liquids
q
APPLICATION: Dissolved organics & inorganics,
Aquatic mold growth, Soil analysis
PRINCIPLE: 100’s of microsensors on chip,
Colors change depending on chemicals,
Results read by camera on a chip
PROS: Cheap, Disposable, Qualitative,
Quantitative, Several analyses simultaneously
CONS not commercially
CONS: i ll available
il bl in
i US
CONTACTS: ALPHA M.O.S, Vusion, Inc.
UT Austin,
Austin JPL
COST: Inexpensive
http://www.alpha-mos.com/proframe.htm
http://www.businessplans.org/Vusion/Vusion00.html

Setembro de 2005 43
ADEPT Escola de Engenharia

Departamento
p de
Airborne Detection of Explosives in Passenger Transport
Research issues
• Integration of Smartdust with
MEMS sensors
• Sensor fusion
• Graceful
G f l degradation
d d ti
Setembro de 2005 44
Berkeley Smart Dust: Cots Dust Escola de Engenharia
Departamento
p de
Ê http://www
http://www-bsac
bsac.eecs.berkeley.edu/archive/users/hollar
eecs berkeley edu/archive/users/hollar-
seth/macro_motes/macromotes.html
weC RF 916.5 MHz OOK

codesigned by 10kbps 20 meter range
James McClurkin Sensors: light
light, temperature
Mini Mote RF 916.5MHz OOK

codesigned by 10kbps 20 meter range
Christina Adela Sensors: temperature
Ê Now: Dust,, Inc.,, selling

g dust at $50 each

Setembro de 2005 45
Exemplos de Intrumentos
Inteligentes Escola de Engenharia
Departamento
p de
•Mecmesin 'Smart' Sensors,, or Transducers,, are

fully interchangeable without the need for
additional calibration of either the display or the
transducer. They plug directly into an AFTI
(Advanced Force & Torque Indicator) or AFG
(Advanced Force Gauge).
Setembro de 2005 46
Exemplos de Instrumentos
Inteligentes Escola de Engenharia
Departamento
p de
Force and torque readings are displayed in

all common units of measurement, with
maximum hold memory at 1200Hz,
ensuringg highly
g y accurate peak
p data capture.
p

Setembro de 2005 47
Revolução dos Sensores

Universidade do Minho na Indústria Departamento

p de
ÊSensores a muito baixo custo

¾banalização da sua utilização
banalizaçãodos equipamentos controlados por computador com
comportamentos cada vez mais inteligentes
na automação dos processos
Revolução da Automação

Setembro de 2005 48
Revolução da Automação Escola de Engenharia
Departamento
p de
Redução de 1000 vezes na relação custo/desempenho
Electrónica de Processamento
Sensores Actuadores
Redução de 3 vezes
Processo Fabril Redução
d de
d 10 vezes
Os
O Sensores
S têm
tê limitado
li it d a expansão
ã da
d Automação!
A t ã !
Setembro de 2005 49
Departamento
p de
Smart Cars
David Wohleen
President
Delphi Delco Electronics Systems
June 24, 1999
Setembro de 2005 50
Smart Cars Escola de Engenharia
Departamento
p de
ÊNever get caught in traffic jams

ÊDon’t have to wait at toll booths Wireless communications
ÊAre never out of touch
ÊNever get lost
ÊCan
Can’tt be stolen
ÊNever spin out of control Embedded electronics
ÊKnow their owner
ÊCan determine if their owner is
drowsyy or intoxicated
ÊDon’t have accidents Object detection

Setembro de 2005 51
Wireless Communication -
Off Board Network Solution Escola de Engenharia
Departamento
p de
1- & 2-Way Satellite
TV
Broadcasting
Satellite
Ground
Station
Service Center
Internet
Cell
Network
AM/FM/RDS
Broadcasting
Home/Office
p
Computer
Internet Service
Provider

Setembro de 2005 52
Collision Avoidance
System Mechanization Escola de Engenharia
Departamento
p de
Visual
• HUD • Side Mirrors
• IP • Rear-View
Collision Audio Mirrors
Communication
C i ti Avoidance • Chimes/Voice • Radio Control
Interface Bus Processor BRAKE!! Tactile
BRAKE!!
BRAKE!! • Seat Vibration • Resistive
• Steering Shake Steering
Interface
• System Adjustment Control
• HUD Adjustment Control
Vision
System
Interface
Monitor
Human/
System
Vehicle
Driver
CA
AP
Interface
Control
System
Vehicle
Vehicle
State
Forward
Radar
Sensor
Rear
Vehicle Sensors Active Vehicle Control
Detection • GPS/Map • Speed Side • Brakes • Throttle
Sensor • Inertial • Steering Detection • Steering • Transmission
Sensor
Setembro de 2005 53
Types of Smart Houses Escola de Engenharia

Departamento
p de
ÊSmart house for:

• People with movement disabilities
• Older persons
• People with low vision
• Hearing impaired people
• Cognitively impaired people
• General population

Setembro de 2005 54
Smart Home Functions Escola de Engenharia
Departamento
p de
ÊDevices for automation and control of the

home environment
ÊDevices for health monitoring of important
vital parameters
ÊDevices
D i for f information
i f ti exchange
h
ÊAssistive devices
ÊLeisure devices

Setembro de 2005 55
Smart Home Technology Escola de Engenharia

Departamento
p de
ÊVideo Monitoring
ÊHealth Monitors
• Pulse, skin temperature, blood pressure, respiration,
movement,, gait,
g , weight,
g , posture,
p , gestures
g
ÊFall Detectors
• Tunstall
• Tele-alarm
ÊPressure
Mats
ÊMotion Detectors

Setembro de 2005 56
Responsive Environment Escola de Engenharia
Departamento
p de
ÊA Sensor Floor, composed of a 6 x

10 foot mat surface atop a matrix of
64 pressure-sensitive piezoelectric
(PVDF) wires, measures the
position and intensity
p y of footsteps,
p
turning them into MIDI note events.
Ê The upper body motion is sensed
above this region with two Doppler
radars
d Th
These ddevices
i produce
d MIDI
Magic carpet controller values corresponding to
amount of motion, velocity, and
integrating gesture recognition,
direction of motion
motion, projected
piezoelectric pressure sensors to normal to the radiators.
provide interactive human computer
Ê an 8-channel MIDI-controlled
interface g g sonar system
ranging y to monitor
remote distance to people 1 to 25
feet away.

Setembro de 2005
http://web.media.mit.edu/~joep/SpectrumWeb/captions/Carpet.html57
Requirements of sensors Escola de Engenharia

Departamento
p de
ÊNoninvasive
ÊConvenient
Con enient to install,
install wear,
ear and to use
se
ÊNo vibrations,, noise,, or light
g signaling
g g
during measurement
ÊHigh reliability and long life
ÊWireless signal transmission
ÊAutomatic measurement
Setembro de 2005 58
Project Websites Escola de Engenharia
Departamento
p de
ÊUniversity
U i i off R
Rochester,
h C
Center ffor F
Future Health
H lh
http://www.futurehealth.rochester.edu/smart_home/
ÊThe
Th University
U i i off Florida,
Fl id Gator-Tech
G T h SSmart H
House
http://www.rerc.ufl.edu/
ÊUniversity
U i i off ViVirginia
i i MARC SSmarthouseh
http://smarthouse.med.virginia.edu
ÊGeorgia
G i IInstitute
i off Technology,
T h l The
Th Aware
A H
Home
http://www.cc.gatech.edu/fce/ahri/
ÊMassachusetts
M h IInstitute
i off T
Technology,
h l H
House n
http://architecture.mit.edu/house_n/

Setembro de 2005 59
Sweet Home Apps Escola de Engenharia

Departamento
p de
Tracker, Prompter, Coach

Sociability, Meds,
Sociability Meds Food,
Food Fitness
Time Mngr, Assessor, Safety

Setembro de 2005 60
Sweet Home Touchpoints Escola de Engenharia
Departamento
p de

Sociability, Meds,
Food Fitness
Ph
Phone TV St
Stereo Al
Alarm Ph t
Photo
Desktop Laptop Tablet PDA Cell

Setembro de 2005 61
Sweet Home Capabilities Escola de Engenharia

Departamento
p de

Sociability, Meds,
Food Fitness
Ph
Phone TV St
Stereo Al
Alarm Ph t
Photo
Multiperson location/ID to device granularity & gaze
Speech “command & control” in multiple rooms
Activities of Daily Living / ADL tracker
E
Everyday
d object
bj t tracking:
t ki kitchen,
kit h b
bath,
th bedroom
b d
Social activity tracking: phone, PC, talk
Physical activity tracking: in & out of home

Setembro de 2005 62
Sweet Home Building Blocks Escola de Engenharia
Departamento
p de

Sociability, Meds,
Food Fitness
Ph
Phone TV St
Stereo Al
Alarm Ph t
Photo
Speech “command & control” in multiple rooms
Activities of Daily Living / ADL tracker
E
Everyday
d object
bj t tracking:
t ki kitchen,
kit h b
bath,
th bedroom
b d
Social activity tracking: phone, PC, talk
Inference RFID Contact
Motes engine/PNL thresholds switches
Pressure Motion/light Speech 3D stereo
sensors sensors processor cameras
Setembro de 2005 63
Smart Home Networks Escola de Engenharia

Departamento
p de
(Legacy Tracker, Prompter, Coach Remote

) Sociability Meds,
Sociability, Meds Food,
Food Fitness Care
CE Time Mngr, Assessor, Safety Network
Network
Ph
Phone TV St
Stereo Al
Alarm Ph t
Photo
Wireles Speech “command & control” in multiple rooms
s Activities of Daily Living / ADL tracker Home
S
Sensor E
Everyday
d object
bj t tracking:
t ki kitchen,
kit h b
bath,
th bedroom
b d Control
Network Social activity tracking: phone, PC, talk Network
Inference RFID Contact
Motes engine/PNL thresholds switches
Pressure Motion/light Speech 3D stereo
sensors sensors processor cameras
Setembro de 2005 64
IEEE 1451 Standard for Smart
Sensor Networks Departamento
p de
http://ieee1451.nist.gov/intro.htm
¾ Problem
¾ Many sensor control networks or fieldbus
implementations are currently available.
¾ too costly for transducer manufacturers to make unique
smart transducers for each network on the market
¾ Objective of IEEE 1451

¾ develop a smart transducer interface standard IEEE 1451.
1451
¾ to make it easier for transducer manufacturers to develop
smart devices and to interface those devices to networks,
systems, and instruments by incorporating existing and
emerging sensor- and networking technologies.

Setembro de 2005 65
IEEE P1451.4 Standard for Plug

Universidade do Minho and Play Sensors Departamento

p de
Plug
g and Playy Analog Signal
Sensor Voltage
Resistance
Transducer Bridge
g
Etc.
Transducer Digital (TEDS)

Electronic
El t i Data
D t
Sheet (TEDS) 0001010111110101
Memory 01010010100…
(EEPROM) • Sensor manufacturer
• Model number
Mixed-Mode • Serial number
Interface • Measurement range
(Analog + Digital TEDS) • Transfer function
Standardized • Calibration info
• User Info
TEDS • And more …

Setembro de 2005 66
Mark Buckner, Oak Ridge National Laboratory, INCITS T6 Meeting, 12 Sept. 2003
Goals of IEEE 1451 Escola de Engenharia

Departamento
p de
Ê Not to develop another competing hardware transducer bus technology, but to

define a network and vendor independent common communication interface
standard for smart transducers to simplify the interfacing of transducers to
networks/m-processors, enabling the integration of device networks into
i t
intranets
t
Ê Ease the connection of sensors and actuators by wireline or wireless means
Ê Define a uniform approach for supporting multiple transducer bus standards
Ê Enable transition of legacy transducers and those with analog output/input to
most existing popular networks
Ê Plug
Plug-n-play
n play transducers: install, upgrade, replace or move transducers with a
minimum of effort
Ê Eliminate manual system configuration
Ê Support a general transducer data,
data control,
control timing,
timing configuration and
calibration model
Ê Develop Transducer Electronic Data Sheets (TEDS) that either remain with or
are permanently associated with the transducer
Setembro de 2005 67
IEEE P1451 Family Escola de Engenharia

Departamento
p de
Network-Capable IEEE P1451.4

Analog + Digital TEDS Mixed-Mode
Mixed-
Application
Processor 2 Transducer
Txdcr
Any (NCAP)
Network IEEE 1451.2
Digital,
TII
Point-to-Point
IInterface
TEDS Smart Transducer

Digital
Interface Module
10
IEEE
A/D Txdcr ((STIM))
D
IEEE
P1451.0
1451.1
Common
IEEE P1451.3
Distributed
cr Bus
Common
Interrface
Function- TEDS Transducer Bus

Object Multidrop Bus
ality & Interface Module
Txdc
Model A/D Txdcr (TBIM)

TEDS 2 or 4
IEEE P1451.5
ce
ss
Wireless TEDS
Interfac
Wireles
Wireless
0 Transducer
A/D Txdcr
TII = Transducer Independent Interface

Xdcr = Transducer (Sensor or Actuator)
Setembro de 2005 68
Key Elements of the IEEE 1451 Family of
Smart Transducer Standards Escola de Engenharia
Departamento
p de
ÊSmart Transducer Object Model

ÊTEDS (Transducer Electronic Data Sheet) :: Tag Electronic
D t Sheet
Data Sh t
ÊUnique Identification of Transducer :: UID/EPC
ÊEasy Accessibility to Networks or μProcessors(e.g.
(
Internet)
ÊPlug-and-Play
Pl d Pl
¾ Physical interface
¾ Logical interface
¾ Data interface (UID, Units, correction engine, calibration
coefficients, …)
Setembro de 2005 69
IEEE P1451 Family of Smart Transducer

Interface Standards Status Departamento
p de
Ê P1451.0 Common Functions, Communication Protocols, and

Transducer Electronic Data Sheet (TEDS) Formats – In progress
Ê 1451.1
1451.1-1999
1999 Network Capable Application Processor (NCAP)
Information Model for smart transducers – Published
Ê 1451.2-1997 Transducer to Microprocessor Communication Protocols
anddTTransducer
d El
Electronic
t i D Data
t Sh
Sheett (TEDS) FFormats
t – Published
P bli h d
Ê 1451.3-2003 Digital Communication and Transducer Electronic Data
Sheet ((TEDS)) Formats for Distributed Multidrop Systems
y – Approved
September 11, 2003
Ê P1451.4 Mixed-mode Communication Protocols and Transducer
Electronic Data Sheet (TEDS) Formats – Resolving ballot comments
Ê P1451.5 Wireless Communication and Transducer Electronic Data
Sheet (TEDS) Formats – In progress
Setembro de 2005 70
Departamento
p de

Setembro de 2005 71
Departamento
p de
Hardware interface
Network Independent

Setembro de 2005 72
The P1451 Roadmap to PnP Smart Transducers Escola de Engenharia

Departamento
p de
Universidade do Minho … identify key HW/SW interfaces Electrónica Industrial
Candidate
interfaces
for
standardization
Signal
Conditioning
Transducer
μ Processor
Protocol Transceiver
or
Handler (gateway)
μ Controller
C t ll
Network
media
Re-usable
Software
Blocks Transducer Functions Network Configuration
g

Setembro de 2005 73
Some P1451 Manufacturers Escola de Engenharia

Departamento
p de
Lebow® Products Inc.
Wilcoxon
C l
Celesco

Setembro de 2005 74
Fieldbus Architecture Escola de Engenharia
Departamento
p de
Plant-Wide Network
Local Local
Area
Network
................. Area
Network
Smart Smart Control Smart Smart Control

Sensors V l and
Valves d Sensors V l and
Valves d
Controllers Controllers
Fieldbus Network Fieldbus Network

a
Setembro de 2005 75
Sensor Networks Escola de Engenharia

Departamento
p de

Setembro de 2005 76
Wireless, Ad Hoc Sensor
Network Escola de Engenharia
Departamento
p de
ÊAd hoc network ÊApplications

¾No predefined
predefined, fixed ¾Environmental
network configuration monitoring
¾Transmit,, receive,, and ¾Civil structure/earth
relay information quake monitoring
ÊWireless communication ¾Premises security
¾Radio, infrared, optical, and ¾Machine instrument
other modalities diagnosis

¾Health care

Setembro de 2005 77
ZigBee Escola de Engenharia

Departamento
p de
ZigBee, based on the IEEE 802.15.4 standard

Setembro de 2005 78
ZigBee – Frequências e Data Rate Escola de Engenharia
Departamento
p de

Setembro de 2005 79
ZigBee – Posicionamento no
espectro Wireless Escola de Engenharia
Departamento
p de

Setembro de 2005 80
Zigbee – Topologias definidas Escola de Engenharia
Departamento
p de

Setembro de 2005 81
Zigbee – Arquitectura típica de

rede Escola de Engenharia
Departamento
p de

Setembro de 2005 82
ZigBee – Pilha Protocolar Escola de Engenharia
Departamento
p de

Setembro de 2005 83
ZigBee – Aplicação a Sensores Escola de Engenharia

Departamento
p de

Setembro de 2005 84
Types of Multiple Sensor
Combinations Escola de Engenharia
Departamento
p de
1. Redundant (or, competing)

¾ Sensors return the same percept
¾ Physical vs. logical redundancy:
Physical redundancy:
Multiple copies of same type of sensor
Example: two rings of sonar placed at different heights
Logical redundancy:
Return identical ppercepts,
p but use different modalities or
processing algorithms
Example: range from stereo cameras vs. laser range finder

Setembro de 2005 85
Types of Multiple Sensor

Combinations Escola de Engenharia
Departamento
p de
2. Complementary
¾ Sensors provide disjoint types of information about a
percept
¾ Example: thermal sensor for detecting heat + camera
f detecting
for d t ti motion
ti
3. Coordinated
¾ Use a sequence of sensors
¾ Example: cue-ing or focus-of-attention; see motion,
then activate more specialized sensor

Setembro de 2005 86
What is Data Fusion? Escola de Engenharia
Departamento
p de
Êprocess of combining information from multiple

sensors and/or data sources
RESULT = a more accurate solution
OR one which could not otherwise be obtained
Êanalogous
l tto the
th way humans
h andd animals
i l use
multiple senses + experience + reasoning to
i
improve th
theiri chances
h off survival
i l

Setembro de 2005 87
Data Fusion Definition Escola de Engenharia

Departamento
p de
A process dealing with the association, correlation,

and combination of data and information from
single and multiple sources to achieve:
- refined position and identity estimates, and
- co
complete
p ete a
and
d ttimely
e y assess
assessments
e ts oof
situation and threats, and their significance.
The process is
Th i characterized
h t i db by continuous
ti
refinements of its estimates and assessments, and
b evaluation
by l ti off the
th needd for
f additional
dditi l sources, or
modification of the process itself, to achieve
i
improvedd results.
lt
Setembro de 2005 88
Sensor Fusion Escola de Engenharia
Departamento
p de
Êhow to combine outputs

p of multiple
p sensor
perspectives on an observable?
Êmodalities may y be “complementary”,
p y,
“competitive”, or “cooperative”
Êtechnologies
g may y demand registration
g
Êvariety of historical approaches, e.g.:
¾statistical
(
(error and confidence measures))
¾voting schemes (need at least three)
¾Bayesian (probability inference)
¾neural network, fuzzy logic, etc

Setembro de 2005 89
Hierarchy of Inference Techniques Escola de Engenharia

Departamento
p de
Type
yp of Inference Applicable
pp Techniques
q
High
- Threat Analysis - Knowledge-Based Techniques
- Expert Systems
- Scripts,
Scripts Frames
Frames, Templating
ERENCE LEVEL
- Case-Based Reasoning
- Situation Assessment - Genetic Algorithms
- etc.
- Decision-Level
Decision Level Techniques
- Neural Nets
- Behavior/Relationships of - Cluster Algorithms
Entities - Fuzzy Logic
INFE
- Estimation Techniques
- Identity, Attributes and - Bayesian Nets
Location of an Entity - Maximum A Posteriori
Probability (e.g. Kalman
Filt
Filters, Bayesian),
B i )
- Existence and Measurable - Evidential Reasoning
Features of an Entity Low - Signal Processing Techniques
D t Fusion
Data F i provides
id appropriate
i t automation
t ti or assistance
i t
Setembro de 2005 90
Departamento
p de
International Federation of
Automatic Control
EMERGING AREAS PROJECT
Rotterdam August, 2003
•Introduction to Emerging Areas Workshop Slide 2
•CC Presentations
1: Systems & Signals (Theory) Slide 6
2. Design Methods (Theory) Slide 12
TB Vice Chair (Theory) Slide 17
3. Computers, Cognition & Communications (Implementation) Slide 21
4. Mechatronics, Robotics & Components (Implementation) Slide 25
5. Manufacturing Systems (Applications) Slide 32
6. Industrial Systems (Applications) Slide 37
7. Transportation and Vehicle Systems (Applications) Slide 53
8. Bio & Ecological Systems (Applications) Slide 73
9 Social Systems (Applications)
9. Slide 78

Setembro de 2005 91
IFAC TECHNICAL BOARD Escola de Engenharia

Departamento
p de
AUGUST, 2003
IFAC EMERGING AREAS

PROJECT
CC 4: MECHATRONICS,
MECHATRONICS ROBOTICS
ROBOTICS,
AND COMPONENTS
(IMPLEMENTATION)
Anibal Ollero

Setembro de 2005 92
Departamento
p de
.
Mechatronics Robotics and Components
Mechatronics, Components.
"Technologies for control and control to
improve technologies"
technologies
Aníbal Ollero
Escuela Superior de Ingenieros - Universidad de Sevilla

email: aollero@cartuja.us.es http://www.esi.us.es/GVR

Setembro de 2005 93
Departamento
p de
Control System
y Embedded controllers
Components
and
Instruments.
Human
Machine
Systems.
Cost Oriented
Automation.
Robotics. Mechatronic Systems.

Setembro de 2005 94
Forecast/trends in control
technology Escola de Engenharia
Departamento
p de
Development of innovative sensors and

actuators.
Benefit from the progress of perception
systems.
MEMS developments.
Distributed control technology:
communications
Wireless communications in the loop.
Computer developments: embedded
systems
Software agents to support automation.
automation
Setembro de 2005 95
Forecast/trends in control applications Escola de Engenharia

Departamento
p de
Medical technologies: surgical devices, medical instruments.

Communication technologies: network control, wireless devices.
Autonomous systems technology (UAV, UGV, AUVs, multi-).
Industrial robotics and automation technology
technology.
New cars, vehicles and transportation technologies.
Biotechnology.
Technologies for safety critical and hostile environments:
space, disaster remediation, defense, ……
Technology for energy savings:
mixed
i d energy sources, smallll scale
l energy systems.
t
Embedded control systems for vehicles, consumer products, engines,
instruments, MEMS.
Performance reliability
Performance, reliability, cost
cost, easy to use and maintain.
maintain
Setembro de 2005 96
Most significant technological trends Escola de Engenharia
Departamento
p de
Two poles:
T l
Integration.
Embedded control systems integrating perception and control
functions that can be used, eventually, in a transparent way.
Reasons: Technological developments (Hardware integration,
MEMS ……)) and new applications (vehicles,
MEMS, (vehicles autonomous
systems, consumer products, biomedical systems, ……).
Distribution.
Di t ib t d control
Distributed t l systems
t with
ith wire
i and
d wireless
i l
connections between components and embedded controllers.
Reasons: Communications technology and new applications

(Tele- applications, distributed manufacturing, protection of
people and environment, home automation, ….).

Setembro de 2005 97
The single trend/forecast Escola de Engenharia

Departamento
p de
Integration of control and perception components in

embedded systems that could be networked using
wired
i d or wireless
i l technologies.
t h l i

Setembro de 2005 98
What is Pervasive Computing? Escola de Engenharia
Departamento
p de
ÊThe late Mark Weiser (Xerox PARC) said

in 1991 :
¾ “It is a new way of thinking about computers in the
world, one that takes into account the natural human
environment and allows the computers themselves to
vanish into the background.”
¾ “The most profound technologies are those that
disappear. They weave themselves into the fabric of
everyday life until they are indistinguishable from itit.”

Setembro de 2005 99
Sentient Computing Escola de Engenharia

Departamento
p de
ÊSentient computing is concerned with the

development of proactive applications from
sensor-rich
i h componentst
ÊSentience – the ability
y to act based solelyy on the
acquisition of information from the environment
Ê Enabled by the integration of
¾New sensor technologies and sensor fusion
¾Wireless communications
¾Miniaturisation of processing nodes

Setembro de 2005 100
Departamento
p de
Grupo e Microssistemas e
Instrumentação

Departamento
p de
Optical Microsystems in Silicon

Based on a Fabry-
Fabry-Perot Resonance
Cavity
Application for spectral analysis of visible
light
PhD thesis of José Higino Correia
University of DELFT (Holland)
D f d d on 11th M
Defended May 99

Scanning type
microspectrometer Escola de Engenharia
Departamento
p de

Scanning-type
Scanning-
Departamento
p de

Scanning type
Departamento
p de
2.8mm x 2.8mm, 1.2μm Air

gap

Array type microspectrometer Escola de Engenharia

Departamento
p de

Microespectrómetro para UV, visível, e IV com
saída digital, concluído Escola de Engenharia
Departamento
p de
CMOS prototype with 4x4

channels + interfacing
electronics
Die area 4.2 3 9 mm2
4 2 x 3.9

Microespectrómetro para luz visível, e sintonizável,

concluído Escola de Engenharia
Departamento
p de

Microradiografia digital para raios
raios--X –
(FCT) Escola de Engenharia
Departamento
p de

X-Rays Detection Methods Escola de Engenharia

Departamento
p de
¾ Intrinsic method using amorphous silicon.

¾ Only 5 eV of incoming X-rays is needed to produce a electron-
hole pair.
¾ Each photodiode needs to be 16 mm thick to absorb 50% of 100
keV X-rays.y
¾ Photoconductor method.
¾ Th absorption
The b i efficiency
ffi i is
i better
b than
h amorphous
h silicon.
ili
¾ Needs high bias voltage.
¾ Normally is incompatible with silicon technology.
technology
¾ Scintillator method.

Scintillator Method
Scintillator Method Escola de Engenharia
Departamento
p de
Single Structured columnar

scintillator scintillator with
layer reflective layers
System Design Escola de Engenharia

Departamento
p de
Complete
p scintillator-
scintillator-
silicon--well in cross
silicon cross--section Bottom
B view
i off wafer
f 1
X-ray chip structure in CMOS
technology Escola de Engenharia
Departamento
p de
Incident x-rays
x rays
Al i
Aluminum
Aluminum
Scintillator Silicon
Scintillator
Photodiodes
CMOS digital X
X--rays microsystem
Novembro 2003 Departamento
p de

LAB--ON-
LAB ON-A-CHIP Escola de Engenharia
Departamento
p de
Projecto FCT - 33747

33747//99 Electrophoresis
p
channel
h l
Electrodes
Outlet
Microchannels (waste)
Pyrex
y 3
glass Inlet (sample)

wafer
Photodetector
Fabry-Perot filter
Readout electronics
SiO2
Inlet (reagent)
Silicon Microlaboratório num microchip:
wafer
f análise
áli fluidos
fl id biológicos
bi ló i
MICROSYSTEM DESIGN Escola de Engenharia

Departamento
p de
ÊSchematic top view of the microlaboratory

Inlet (sample)
1 O tl t (waste)
Outlet ( t )
Inlet (reagent)
¾ Pyrex glass wafer

¾ Electrokinetic forces to move fluids
¾ No mechanical p
pumps
p and valves

DETECTION SYSTEM Escola de Engenharia
Departamento
p de
Color analysis based on optical absorption

High spectral
High-spectral
selectivity
High-spectral
ctor
selectivity
Wavelengtth
R d t
Readout
hotodetec
selector
White electronics
odetector
elength
light and A/D

Readout
sellector
White electronics
conversion
W
light
Ph
and A/D
Wave
Photo conversion
Compatible
p / CMOS standard p
process
Compatible / CMOS standard process

LAB-ON-
LAB- ON-A-CHIP para detecção da
concentração
ç de ácido úrico na urina Escola de Engenharia
Departamento
p de

Chip--size antenna 5.7 GHz
Chip
(FCT) Escola de Engenharia
Departamento
p de

Micropirómetro com auto-

auto-calibração para
a indústria têxtil ((ADI)) Escola de Engenharia
Departamento
p de

Fato inteligente (ADI) Escola de Engenharia
Departamento
p de

Sensor de Humidade no Solo Escola de Engenharia

Departamento
p de
necessidades de água das plantas ao

nível das suas raizes.
António Valente, UTAD
Sensor baseado no método

Dual Probe Heat Pulse

Micro--interface Sensorial
Micro
Arquitectura Escola de Engenharia
Departamento
p de
Raul Morais, UTAD

Micro--interface Sensorial
Micro Escola de Engenharia
Departamento
p de
Processo CMOS
0.7μ (C07M
AMIS 0.7μ (C07M--A)
(n--well,
(n well 2 metais
metais,
1 poly, CAPA, HipoR)
Área Total : 3.79mm2
•Fotografia da
micro--interface
micro
Raul Morais, UTAD

Circuito experimental Escola de Engenharia
Departamento
p de
Tensões de
referência de Raul Morais,
Morais UTAD
Cristal precisão
13,56MHz
Filtro de
malha da PLL
Ajuste da corrente de
polarização dos
amplificadores do
Rede de carga do modulador
amplificador RF

Equipa Escola de Engenharia

Departamento
p de
5 Doutorados
8 Alunos de Doutoramento
3 Alunos de Mestrado
5 Bolseiros de Investigação a 100%
2 Bolseiros de iniciação científica
Cooperação
p ç com o Dept. p de Física da UM em
Azurém Guimarães – 4 Doutorados

Facilidades na UM Escola de Engenharia
Departamento
p de
ÊEquipamento em geral
¾ Sistema de instrumentação para sinais biomédicos e respectivo software
¾ Sistema de wire
wire-bonding
bonding SEMTECH
¾ Network Analyser HP E8358A até 9 GHz
¾ Sistema de microperfuração e microfresagem
¾ Banco de teste e calibração de acelerómetros
¾ Cabine de fluxo laminar horizontal (Classe 100 )
¾ Estação
E t ã d de teste
t t e medida
did de
d wafers
f e microchips
i hi (Karl
(K l Suss
S AP4)
¾ Cabine de testes climáticos Heraeus HC 4030
¾ Sistema de análise spectral ORIEL para a região do vísivel e UV
¾ 2 Picoamperímetros alta resolução Keithley 6450

Facilidades na UM Escola de Engenharia

Departamento
p de
ÊProcessos de corrosão
¾Micromaquinagem volúmica do Silício
¾Técnicas de Ablação LASER (Dept. Física)
ÊSistemas de Deposição
p ç
¾Montagem do processo de tratamento SU-8
¾Evaporador (Dept. Física)
¾Sputtering (Dept. Física)
¾Sistema CVD (Dept. Física)

Facilidades de
Micromaquinagem na UM Escola de Engenharia
Departamento
p de
Porta Wafers
Facilidades de
Departamento
p de
Equipamento de Corrosão Líquida

Facilidades de
Departamento
p de
Equipamento de Teste
Facilidades de
Departamento
p de
Câmara Limpa 100

Facilidades de
Departamento
p de

Cooperação nacional e
internacional Escola de Engenharia
Departamento
p de
Dept. Física, UM
TUDelft,, NL
Infineon Technologies, Vila do Conde
IMEC Leuven,
IMEC, Leuven Bélgica
TUVienna, Austria
University of Michigan, Ann Arbor, USA
INESC- MN, Lisboa
RWTH Aachen, Alemanha
LEICA Vila N.
LEICA, N Famalicão
EUROSENSORS XVII Escola de Engenharia
Departamento
p de
Eurosensors XVII
Ê GUIMARÃES, 21-24 The 17th European Conference on Solid-State
Transducers
Set. 2003
440 participantes
41 países
Guimarães - Portugal
University of Minho
Sept 21-24
Sept. 21-24, 2003
Sponsors
University of Minho
FCT-Portuguese Foundation for Science & Technology
Infineon Technologies

Circuitos Lineares com
Amplificadores Operacionais
Fontes de Tensão e de Corrente, Conversores Corrente-
T ã e Tensão-Corrente,
Tensão T ã C t Amplificadores
A lifi d de
d Corrente,
C t
Amplificadores Diferença e de Instrumentação,
Amplificadores para transdutores ligados em Ponte de
Wheatstone: pontes com 1,2
1 2 e 4 braços activos,
activos calibração e
linearização de pontes.
Carlos Couto, 2007/2008 Circuitos Lineares com Amp. Ops. 1

Departamento de Electrónica Industrial Instrumentação e Sensores
Circuitos Lineares com

A lifi d
O i i
• Circuitos envolvendo Amplificadores Operacionais com:
– Relação linear entre a saída e a entrada
– Relação
R l ã entret saída
íd e entrada
t d independente
i d d t da
d frequência
f ê i

Fontes DC
• Fonte de tensão I
–Fornece tensão
independente da corrente V
absorvida pela carga
• Fonte de corrente I
–Fornece corrente
independente da tensão V
desenvolvida pela carga

Fontes de Tensão derivadas das Fontes de Alimentação

ç
• Por divisor de tensão Circuito prático

Vcc=15V Protege o AmpOp no Vcc=15V
desligar: atenua a
R2= descarga de C sobre a R2=
100kΩ entrada do AmpOp 100kΩ
quando Vcc cai para zero
- -
Filtra ruídos: R3=
741 - Ripple da rede 10kΩ 741
+ Vo= - outros +
10V Vo=
carga C= 10V carga
R1= R1=
0,01 a
200kΩ 200kΩ
22 µF
R1 200k R1 200k
Vo = Vcc = 15V = 10V Vo = Vcc = 15V = 10V
R1 + R2 100k + 200k R1 + R2 100k + 200k
Limitação: a tensão de saída Vo varia com Vcc!

ç
• Com díodo referência de estabilização
Vcc=15V
Amplificador Não-Inversor
R2=30kΩ
R3=
30kΩ - ⎛ R ⎞
741 Vo = Vref ⎜⎜1 + 2 ⎟⎟
+ Vo=
10V
⎝ R1 ⎠
LM385
2,5V R1= carga ⎛ 30k ⎞
10kΩ Vo = 2,5V ⎜1 + ⎟ = 2,5 ∗ 4 = 10V
⎝ 10k ⎠
Díodo Zener referência de tensão da National

Semiconductor
• 2,5V para correntes de polarização entre 10µA e
20mA
• Apresenta elevada estabilidade a variações da
temperatura


• Circuito com díodo referência de estabilização e com tensão de saída
ajustável Vamos analisar o circuito com cursor nas
duas posições extremas:
Vcc=15V • Cursor todo em cima v+ = Vref
R1
R3 R4 ⎛ R ⎞
Vref Vo = Vref ∗ ⎜⎜1 + 4 ⎟⎟
- ⎝ R5 ⎠
• Amplificador não-inversor
R2 741 • Queda de tensão
e são eem R3=00 po
pois
s v+ = v-
+ Vo para ganhos muito elevados
LM385 • Cursor todo em baixo:
2,5V R5 carga
• v += 0
• Circuito somador-inversor
⎛V 0⎞ R
Vo = − R4 ⎜⎜ ref + ⎟⎟ = − 4 Vref
⎝ R3 R5 ⎠ R3
R4 ⎛ R ⎞
A excursão total será − Vref ≤ Vo ≤ Vref ∗ ⎜⎜1 + 4 ⎟⎟
R3 ⎝ R5 ⎠
Conversor de Fonte de Tensão simples para dupla
simétrica
i ét i
Vcc
Vbat
R1= Vcc =
Vbat
100k
-
comum
carga
2
+ carga Vbat
Vee = −
R2=
100k
Vee 2

Excursão da corrente nas Fontes de Tensão
• Depende da corrente máxima susceptível de ser fornecida pelo AmpOp.

– Para o 741 a corrente máxima é a de curto-circuito Isc=25mA
– 25mA é um valor típico para AmpOps de baixa corrente
• Quando são precisas correntes mais elevadas:
– Escolhem-se AmpOps de correntes mais elevadas
– Usa-se um AmpOp de baixa corrente seguido de um andar amplificador de
correntes
• Seguidor de tensão com dois transístores, um NPN e outro PNP:
+Vcc
-
+
-Vee
Fontes de Corrente
• Fonte fornecedora de
I E ∗ RE = Vref
corrente (source)
IE
Vcc=15V
Io = I c = β = αI E
β +1
+
Vref
LM385
2,5V
RE=250Ω
250Ω com β = 100 ⇒ α = 0,99
0 99
- V
∴ I o = ref com erro de 1%
- RE
741 2N2905 2,5V
Com Vref = 2,5V e R E = 250Ω ⇒ I o ≈ = 10mA
+ Io=10mA 250
R1=33kΩ carga A tensão na carga VL não deverá exceder a tensão da
base do transistor por forma a evitar a sua saturação :
VL ≤ Vcc − VRE − VEB ( on ) ⇒ VL ≤ 15 − 2,5 − 0,7 ≤ 11,8V
11,8V
⇒ R L ∗ I o ≤ 11,8V ⇒ R L ≤ ≤ 1,18kΩ
10mA
Fontes de Corrente
• Fonte absorvedora de corrente (sink)
Vcc=15V
carga
R1 Io
I E ∗ RE = Vreff
+
IE
Vref 741 2N2222 Io = I c = β = αI E
-
β +1
LM385 RE
2,5V

Fontes de Corrente Melhoradas
• Utilizando um Transístor Darlington
Vcc=15V
LM385 RE=25Ω
2,5V
I o = 100mA
10kΩ
- Q1
741 Q2 g n facilmente > 1000
Ganho do Darlingto
Vref
+ Io
β
carga ⇒ ≈ 0,999
R1=33kΩ β +1
Vref
⇒ Io = com erro < 0,1%
RE

Fontes de Corrente Melhoradas

• Utilizando um Transístor MOSFET
Vcc=15V A menos da corrente da
gate da ordem dos
picoamperes (pA)
LM385 RS Vref
2,5V I o = IS =
RS
• Canal P para fonte
- 10k fornecedora (source)
• Canal N para fonte
TL081 Q1
absorvedora (sink)
Vref
+ Io
R1=33kΩ carga
Equivalente ao 741 mas com FETs na

entrada Î menores correntes de
polarização IB
Transístores FET a utilizar:

• CD4007 array de transístores CMOS para correntes mais baixas
• VP1008 B canal-P da Siliconix para correntes mais elevadas
• VP1206 B canal-N da Siliconix para correntes mais elevadas

Conversores Corrente-Tensão
Corrente Tensão II-V
V
R
Amplificador Transresistência:
ii vi- • 1V/mA
1V/ A Î R=1kΩ
R 1kΩ
-
Ii ↑ • 1V/µA Î R=1MΩ
+
+ - Vo
Se R = potenciómetro Î
Î ganho variável
O AmpOp elimina o efeito de carga na entrada e
na saída:
R substituído por uma impedância Z
• Se a fonte de corrente tiver uma resistência
paralela RS a corrente através dela será nula Vo = - Z Ii
pois vi-i =0
0
Amplificador transimpedância
• Saída com baixa impedância faz com que Vo
não varie com a corrente fornecida
vi- − Vo
ii = 0 ⇒ = Ii
R
como vi- = vi+ = 0 ⇒ Vo = −RIi
Conversor II-V
V de Alta Sensibilidade
Solução para evitar R muito elevados para sensibilidades elevadas
R Vx R1
ii vi-
I1 I2 Vx = − R I i e no nó Vx
- I3 R2
0 − Vx 0 − Vx Vx − Vo
Ii ↑ +
Vo
+ =
+ -
R R
123 1213 1 R2
I
424 3
1 I2 I3
R R Vo
substituindo I i + I i = −Ii − ⎛R R ⎞
R1 R2 R2 Vo = − I i ⎜⎜ 2 + 2 + 1⎟⎟ R
⎛ R R ⎞
⎝1R442
R1
44⎠3
donde Vo = − I i ⎜⎜1 + + ⎟⎟ R 2 ou Req
⎝ R 1 R 2 ⎠
Para correntes muito baixas deverão ser escolhidos AmpOps com correntes de
polarização das entradas desprezáveis:
• AmpOps
A O com JFETs JFET ou MOSFET
MOSFETs nas entradas
t d
Conversor II-V
V de Alta Sensibilidade
• Exemplo
– No circuito dimensione os componentes para obter uma sensibilidade
de 1V/10nA.
R Vx R1 Req= 100 MΩ
ii I1 I2 Fazendo R = 1 MΩ
vi-
- I3 R2
Ii ↑ R2 R2
+
Vo 1+ + = 100
+ -
106 R1
Fazendo R1 = 1 kΩ
R2 R2
⎛R R ⎞
V o = − I i ⎜⎜ 2 + 2 + 1 ⎟⎟ R
1+ + = 100 ⇒ R 2 ≈ 99 kΩ
⎝1R4 42
R1 106 103
4 4⎠3
R eq Utiliza-se R2 = 100 kΩ fixos ou ajustáveis

Aplicações dos Conversores II-V

V
• Amplificadores Fotodetectores
– Modos de funcionamento do Fotodíodo de silício
• Modo Fotocondutivo (PC) funcionando inversamente polarizado
Alta velocidade Î detecção de impulsos
–Alta
• Modo Fotovoltaico (PV) funcionando com polarização zero
–Baixo ruído Î instrumentação e medida
R R
PC PV
- -
IS IS
+V +
+ - o
+ - Vo
-Vref

Conversor Tensão-Corrente V-I
com Carga
C Flutuante
Fl t t
Montagem inversora Montagem não-inversora
R - VL +
R + VL - carga
carga Ii ii vi- Io
+
Ii ii Io -
Vi
-
Vo
vi+ +
Vo +
+ Vi
Vi A → ∞ ⇒ v i- ≈ v i + ≈ Vi
Ii = com v i- ≈ v i + ≈ 0
R Vi
e i i- ≈ 0 ⇒ I o =
V R
I o ≈ I i = i com ii- ≈ 0 E a excursão da tensão na carga será
R
− Vsat − Vi ≤ VL ≤ + Vsat − Vi
E a excursão da tensão na carga será
⎧− Vsat ≤ Vo ≤ + Vsat
− Vsat ≤ VL ≤ + Vsat pois⎨
⎩ v i− = Vi
Conversor Tensão Corrente V-I

com Carga Flutuante – Exemplo
R + VL -
5
+
carga
a) I o = = 0,5 mA
Vi
Ii ii Io 10 × 103
-
com sentidos opostos nos dois circuitos
Montagem
inversora + b) − 13V ≤ VL ≤ 13V
R - VL + para montagem inversora
Ii
carga
− 18V ≤ VL ≤ 8V
ii vi- Io
-
Montagem para montagem não - inversora
não-inversora Vo
+ vi+ + c) Em ambos casos a tensão
Vi
será sempre positiva
Supondo
S d Vi=5V,
5V R R=10kΩ
10kΩ e para 0V ≤ VL ≤ 13V ( inversora)
i )
ambos circuitos Vsat= ±13V calcule: 0V ≤ VL ≤ 8V (não - inversora)
a)Io
b)A excursão da tensão na carga 13V
d) R L ≤ = 26kΩ ( inversora)
c)A excursão para uma carga puramente 0,5 mA
resistiva
8V
) valor máximo p
d)O permitido a RL RL ≤ = 16kΩ (não - inversora)
0 5 mA
0,5 A
Conversor V-I com Carga à Terra
M t
Montagem Não-inversora
Nã i pF
Vi Positivo – fonte fornecedora de corrente
Vi Negativo – fonte absorvedora de corrente

Modificação para
substituindo evitar oscilações
Vi − VL Vo − VL ⎛ R ⎞
Io = + e Vo = ⎜⎜1 + 2 ⎟⎟ VL
R3 R4 ⎝ 24R1 ⎠
144 43 pF
amplificador não
não-inversor
Vi VL VL R 2 VL VL
Io = − + + −
R 3 R 3 R 4 R 1R 4 R 4
Para que o comportamento do circuito
V ⎛ R R - R 3R 2 ⎞ V V seja o de uma fonte de corrente é
I o = i − VL ⎜⎜ 1 4 ⎟⎟ ⇒ I o = i − L necessário que Io não dependa de IL
R3 ⎝ R 3 R 1R 4 ⎠ R3 Ro
R4 R2
R 3 R 1R 4 R4 = ⇒ Ro = ∞
fazendo R o = ou seja R o = R 3 R1
R 1R 4 - R 3 R 2 R R
4
- 2 Vi
R 3 R1 ficando então I o =
R3

M t
Montagem Inversora
I
Vi − VL V − VL
com v i+ ≈ v i− ⇒ =− o
R1 R2
Vi VL V V
⇒ − =− o + L
R1 R1 R2 R2
R2 R
⇒ Vo = VL + VL − 2 Vi
R1 R1
VL Vo − VL Substituindo Vo
Io = − +
R3 R4
VL VL R2 R2 V
Io = − + + VL − Vi − L
R 3 R 4 R 4 R1 R 4 R1 R4
R4 R2 R R V V V V
mas com = ⇒ R 3 = 4 1 ⇒ Io = − L + L − i ⇒ Io = − i
R 3 R1 R2 R3 R3 R3 R3
M t
Montagem Diferencial
Dif i l
• Pelo princípio da sobreposição
Vi1 − Vi2
Io =
R3
R4 R2
desde que =
R 3 R1


E
Excursão
ã de
d Tensão
T ã
• Em qualquer dos casos apresentados
R1 R1
VL = Vo ⇒ VL < Vsat
R1 + R2 R1 + R2
Excursão máxima da tensão na carga assumindo
tensões de saturação simétricas
Para maximizar a
excursão
R2 << R1
p. ex. R2 =R1/10
Para ajustar a corrente na carga deve-se ajustar R3 e R1

devendo-se dimensionar R3 tendo em conta a impedância da
fonte de sinal.
sinal
Efeito do Desemparelhamento das Resistências
R4 R2
Para que os circuitos de conversão V-I funcionem como tal é necessário que =
R3 R1
Mas tal não ocorre na prática porque as resistências são fabricadas com tolerâncias
Î desequilíbrio da ponte R2 R4
= (1 − ε ) Onde ε é a diferença fraccional
R1 R3 entre as duas razões
R4 R4 R
Ro = ⇒ Ro = ⇒ Ro = 3 Ro é inversamente proporcional à
R4 R2
−
R4 R4 R4
− + ε ε diferença fraccional
R3 R1 R3 R3 R3 ⎛ p ⎞
Sendo a tolerância percentual das R2 ⎜1 − ⎟
resistências de p ⎝ 100 ⎠
• 1 para 1%
R2 ⎛ p ⎞
R1 ⎜1 + ⎟
• 10 para 10% R ⎝ 100 ⎠
ε max = 1 − 1 min
⇒ ε max = 1 −
Ro será mínimo quando ε for máximo R4 ⎛ p ⎞
R2 R4 ⎜1 + ⎟
R3 max ⎝ 100 ⎠
R2 R4
= (1 − ε ) ⇒ ε = 1 − RR1 ⎛
R3 ⎜1 −
p ⎞
R1 R3 4 ⎟
⎝ 100 ⎠
R 3

Efeito do Desemparelhamento
p das Resistências ((cont.))
⎛ p ⎞
R2 ⎜1 − ⎟
⎝ 100 ⎠
2
R2 ⎛ p ⎞ R2 ⎛ p ⎞
R1 ⎜1 + ⎟ ⎜1 − ⎟
R1 min ⎝ 100 ⎠ R1 ⎝ 100 ⎠
ε max = 1 − ⇒ ε max = 1 − ⇒ ε max = 1 − 2
R4 ⎛ p ⎞ R4 ⎛ p ⎞
R4 ⎜1 + ⎟
⎝ 100 ⎠ R ⎜1 + ⎟
R3 max {3 ⎝ 100 ⎠
⎛ p ⎞ =1
R3 ⎜1 − ⎟
⎝ 100 ⎠
2p ⎛ p ⎞
2
2p 2p 2p
1− +⎜ ⎟ 1− 1+ −1+
ε max = 1 −
100 ⎝ 100 ⎠ ε max ≈ 1 − 100 ⇒ ε max ≈ 100 100
2p 2p
2p ⎛ p ⎞
2
1+ 1+
1+ +⎜ ⎟ 100 12 1003
100 ⎝ 100 ⎠ ≈1
• A tolerância das resistência aparece amplificada por 4 em ε
Î resistências de 10% podem causar erros de 40%!
• Solução
4p • Utilizar resistências de muito elevada precisão
ε max ≈ Î < 1% tornam-se muito dispendiosas
100 • Substituir uma das resistências por uma ajustável para o acerto de
R4/R3=R2/R1
Circuito Modificado para Emparelhamento das Resistências
• Circuito com uma das resistências substituída por uma ajustável para o acerto de
R4/R3=R2/R1
• Por exemplo neste caso R1 é substituída por R1B, de valor fixo, em série com R1A
4pp
R 1B = R 1 − R1
100
4p
R 1A = 2× R1
100
A resistência ajustável R1A é ajustada por

forma a que o amperímetro leia correntes
idênticas para VL =0V e VL =5V
Porquê não fazer toda R1 ajustável?
• O ajuste seria mais difícil
• As resistências fixas têm melhor comportamento
relativamente a variações de temperatura e têm
menor ruído
Conversor V-I com Carga

g à Terra Melhorado
Problema do desperdício de corrente na montagem apresentada
Vi 1V
1 =1kΩ
1kΩ 2 =100Ω
100Ω Io = = = 1mA
Rs 1kΩ
o VL − Vi 10 − 1
I R3 = = = 9mA
R3 1kΩ
3=1kΩ 4 =100Ω
i o
=1V Para fornecer 1mA o AmpOp desperdiça 9mA!
L=10V
10V • A fonte de sinal tem que fornecer (ser
percorrida por) 9mA!

g à Terra Melhorado
R4A + R4B = R4 = R2
Vi − VL
R3=R1 vi + = Vi − R3
R 3 + R 4A
R 4A R3
vi + = Vi + VL
R 3 + R 4A R 3 + R 4A
R1 + R 2
Substituindo vi+ em Vo = v i+ ⋅
R1
R1 + R 2 R 4A R + R2 R3
Vo = ⋅ Vi + 1 ⋅ VL
R1 R 3 + R 4A R1 R 3 + R 4A
Vo − VL V − VL
Substituindo Vo em + i = Io
R 4B R 3 + R 4A
⎛ R + R2 R 4A 1 ⎞ ⎛ 1 1 R + R2 R3 ⎞
I o = ⎜⎜ 1 ⋅ + ⎟⎟Vi − ⎜⎜ + − 1 ⋅ ⎟ VL
⎝ R 1R 4B R 3 + R 4A R 3 + R 4A ⎠ ⎝ R 4B R 3 + R 4A R 1R 4B R 3 + R 4A ⎟⎠
Vi VL
Pode ser escrita como Io = −
R ' Ro

g à Terra Melhorado (cont)
( )
⎛ R + R2 R 4A 1 ⎞ ⎛ 1 1 R + R2 R3 ⎞
I o = ⎜⎜ 1 ⋅ + ⎟⎟ Vi − ⎜⎜ + − 1 ⋅ ⎟ VL
⎝ R 1R 4B R 3 + R 4A R 3 + R 4A ⎠ ⎝ R 4B R 3 + R 4A R 1R 4B R 3 + R 4A ⎟⎠
Vi VL R1R 4B ⋅ ( R 3 + R 4A )
Io = − Ro =
R ' Ro R1 ⋅ ( R 3 + R 4A ) + R1R 4B - R 3 ⋅ ( R1 + R 2 )
Ro = ∞ quando o denominador for = 0
R1R 3 + R1R 4A + R1R 4B − R 3 R1 − R 3R 2 = 0

R 4A + R 4B R 2
R 1 (R 4A + R 4B ) = R 3R 2 =
R3 R1
Condição de emparelhamento das resistências para

funcionamento como fonte de corrente

Conversor V-I com Carga à Terra Melhorado (cont)
⎛ R + R2 R 4A 1 ⎞ ⎛ 1 1 R + R2 R3 ⎞
I o = ⎜⎜ 1 ⋅ + ⎟⎟ Vi − ⎜⎜ + − 1 ⋅ ⎟ VL
⎝ R 1R 4B R 3 + R 4A R 3 + R 4A ⎠ ⎝ R 4B R 3 + R 4A R 1R 4B R 3 + R 4A ⎠⎟
Vi VL R 1R 4B ⋅ (R 3 + R 4A ) R 1R 4B ⋅ (R 3 + R 4A )
Io = − R' = =
R ' Ro R 1R 4A + R 2 R 4A + R 1R 4B R 1 (R 4A + R 4B ) + R 2 R 4A
R 4B ⋅ (R 3 + R 4A ) R 4B ⋅ (R 3 + R 4A )
R' = =
(R 4A + R 4B ) + R 2 R 4A (R 4A + R 4B ) + R 4A + R 4B R 4A
R1 R3
R 2 R 4A + R 4B
Substituindo = para R o = ∞
⎛ R ⎞ R1 R3
R 4B R 3 ⋅ ⎜⎜1 + 4A ⎟⎟
⎝ R3 ⎠ R 4B R 3 R R 1
R' = = = 1 R 4B Io = 2 Vi
⎛ R 4A ⎞ R 4A + R 4B R 2 R 1 R 4B
(R 4A + R 4B )⎜⎜1 + ⎟⎟
⎝ R 3 ⎠
Escolhendo R4B baixo e as restantes elevadas minimiza-
se o desperdício de potência mesmo com VL elevado
A excursão da tensão na carga será VL < (Vsat − R 4B I o )

Conversor Tensão Corrente V-I

com Carga
C à Terra
T Melhorado
M lh d (cont)
( t)
• Exemplo
– Repetir o problema anterior:
• Conversor V-I com Vi=1V ⇔ Io = 1mA com VL=10V utilizando o
circuito melhorado. R 1
com I o = 2 Vi
R 1 R 4B
com R 4B = 100Ω e R 1 = 1MΩ
R2 1
Io = 6
1 ⇒ R 2 = 106 ⋅ 100 ⋅ I o ⇒ R 2 = 105 Ω
10 100
V − Vi 10 − 1 9
a corrente I R 4A = L ≈ 6 = 6 = 9μA
R 3 + R 4A 10 + 10 10 ⋅ 1,1
5
R3 = R1 = 1 MΩ
R4A + R4B = R2 = 100 kΩ
Î R4A = 100 kΩ - 100 Ω ≈ 100 kΩ Desperdício de corrente
desprezável!!!
p
Conversor V-I com 2 AmpOps
p p
X Vi VL R 2 R 3R 4
Io = − ⇒ Ro =
R ' Ro R 3 R 4 + R 2 R 4 − R 1R 5
Ro → ∞ ⇒ R 4 (R 3 + R 2 ) = R 1R 5
R5 R3 + R2
⇒ =
Circuito com impedância de R4 R1
entrada muito elevada
Com R4 = R5 = R1 Î R 1 = R2 + R3
R + R3 R R
Vo1 = 1 Vi − 1 VL ⇒ Vo2 = − 5 Vo1
R3 R3 R4 ⎛ 1 R 5 R1 + R 3 ⎞ R - R − R3
14424 43 12 3 I o = ⎜⎜ − ⎟⎟ Vi = 2 1 Vi
n inv c/VL =0 inv c/Vi =0
⎝ R 3 R 4 R 2R 3 ⎠ R 2R 3
⎛ R ⎞⎛ R + R 3 R ⎞ 2R 3 ⎛ 2 ⎞
Vo2 = ⎜⎜ − 5 ⎟⎟⎜⎜ 1 Vi − 1 VL ⎟⎟ Io = − Vi ⇒ I o = ⎜⎜ − ⎟⎟ Vi
⎝ R 4 ⎠⎝ R 3 R3 ⎠ R 2R 3 ⎝ R2 ⎠
V − VL Vi − VL
I o = o22 + Lei de Kirchof das VL < (Vsat − R 2 I o )
R2 R3 Correntes no Nó X
⎛ 1 R 5 R1 + R 3 ⎞ ⎛ 1 1 R 1R 5 ⎞ ou
I o = ⎜⎜ − ⎟⎟ Vi − ⎜⎜ + − ⎟⎟ VL
⎝ R 3 R 4 R 2R 3 ⎠ ⎝ R 2 R 3 R 2 R 3R 4 ⎠ VL < (Vsat − 2 Vi )
Amplificadores de Corrente
R2 -
Vo
- +
Ii Vo
+ Ii R1
R1
Io +
+ R2 carga VL
carga VL -
-
vi − = Vo = R1 I R1 + VL
vi + = VL + R 2 I R 2
vi- – Vo = R2 Ii
mas vi+ = vi- com vi − = vi + vem R1 I R1 = R 2 I R 2
Vo – vii+ = Io R1
mas I R1 + I R 2 = Io e I R 2 = Ii
vi- = R2 Ii + Vo Î Vo – R2 Ii – Vo = Io R1
donde I R1 = Io − Ii
R 1 ( I o − Ii ) = R 2 I R 2
R
Io = − 2 Ii Amplificador de
⎛ R ⎞ Amplificador de
R1 corrente inversor I o = ⎜ 1 + 2 ⎟ Ii
⎝ R1 ⎠ corrente
co e te não-inversor
ão e so

Amplificador
p Diferença
ç (Diferencial)
( )
Amplifica a diferença entre dois sinais
⎧V = 0 R2
com ⎨ i2 Vo = − Vi1 ⋅ (Amp Inversor)
(Amp. In ersor) i1 1 2
⎩ Vi1 ≠ 0 R1
⎧V ≠ 0 ⎛ R + R2 ⎞
com ⎨ i2 Vo = v i + ⋅ ⎜⎜ 1 ⎟ = o
R 1 ⎟⎠
3 4
⎩ Vi1 = 0 1442443 ⎝
Amp. Não-inversor i2
⎛ R 4 ⎞⎛ R 1 + R 2 ⎞
= Vi2 ⋅ ⎜⎜ ⎟⎟⎜⎜ ⎟⎟
⎝ R 3 + R 4 ⎠⎝ R 1 ⎠
Pelo princípio da sobreposição R4 R2
com = vem
⎛ R 4 ⎞⎛ R 1 + R 2 ⎞ R R 3 R1
Vo = Vi2 ⋅ ⎜⎜ ⎟⎟⎜⎜ ⎟⎟ − Vi1 ⋅ 2
⎝ R 3 + R 4 ⎠⎝ R 1 ⎠ R1
R2
⎛ ⎞ Vo = (Vi2 − Vi1 )
⎜ ⎟ R1
Vo = Vi2 ⋅
R4 ⎜ 1 ⎟⎛⎜1 + R 2 ⎞⎟ − V ⋅ R 2
R3 ⎜ 1 + R 4 ⎟⎜⎝ R 1 ⎟⎠
i1
R1 Amplifica a diferença
⎜ R3 ⎟ entre dois sinais
⎝ ⎠
Amplificador Diferença (Diferencial)

Efeito do Desemparelhamento das Resistências
Para que o circuito de funcione como Amplificador R4 R2
=
Diferencial como tal é necessário que: R3 R1
Mas tal não ocorre na prática porque as resistências são fabricadas com tolerâncias
Î desequilíbrio da ponte R2 R4
= (1 − ε ) Onde ε é a diferença fraccional
R1 R3 entre as duas razões
Sendo a tolerância percentual das
resistências de p
• 1 para 1%
• 10 para 10% ⎛ p ⎞
R2 ⎜1 − ⎟
⎝ 100 ⎠
R2 ⎛ p ⎞
R2 R1 ⎜1 + ⎟
R1 ⎝ 100 ⎠
R2 R4
= (1 − ε ) ⇒ ε = 1 − RR1 ε max = 1 − min
⇒ ε max = 1−
R4 ⎛ p ⎞
R1 R3 4 R4 ⎜1 + ⎟
R3 R3 max
⎝ 100 ⎠
⎛ p ⎞
R3 ⎜1 − ⎟
⎝ 100 ⎠
p
Efeito do Desemparelhamento das Resistências ((cont.))
⎛ p ⎞
R2 ⎜1 − ⎟
⎝ 100 ⎠
2
R2 ⎛ p ⎞ R2 ⎛ p ⎞
R1 ⎜1 + ⎟ ⎜1 − ⎟
R1 min ⎝ 100 ⎠ R1 ⎝ 100 ⎠
ε max = 1 − ⇒ ε max = 1 − ⇒ ε max = 1 − 2
R4 ⎛ p ⎞ R4 ⎛ p ⎞
R4 ⎜1 + ⎟
⎝ 100 ⎠ R ⎜1 + ⎟
R3 max {3 ⎝ 100 ⎠
⎛ p ⎞ =1
R3 ⎜1 − ⎟
⎝ 100 ⎠
2p ⎛ p ⎞
2
2p 2p 2p
1− +⎜ ⎟ 1− 1+ −1+
ε max = 1 −
100 ⎝ 100 ⎠ ε max ≈ 1 − 100 ⇒ ε max ≈ 100 100
2p 2p
2p ⎛ p ⎞
2
1+ 1+
1+ +⎜ ⎟ 100 12 1003
100 ⎝ 100 ⎠ ≈1
• A tolerância das resistência aparece amplificada por 4 em ε
Î resistências de 10% podem causar erros de 40%!
• Solução
4p • Utilizar resistências de muito elevada precisão
ε max ≈ Î < 1% tornam-se muito dispendiosas
100 • Substituir uma das resistências por uma ajustável para o acerto de
R4/R3=R2/R1
CMRR Amplificador
p Diferença
ç
O Amplificador Diferença devia apenas amplificar a diferença entre as duas entradas
mas devido à tolerância das resistências p
pode amplificar
p também a tensão comum às
duas entradas:
• A semi-soma das duas tensões de entrada
⎧⎪Vdmd = Vi2 − Vi1 entrada modo - diferencia l
com ⎨ Vi2 + Vi1
⎪⎩ Vcm = entrada modo - comum
2
⎧ Vdm Vdm/2 R1 R2
⎪ Vi1 = Vcm - 2
assim ⎨
V
⎪Vi2 = Vcm + dm +
⎩ 2 Vcm Vo
Vdm/2 R3 R4
-
(=R1) (=R2)
Numa situação
ç ideal Vo = ∝ Vdm
CMRR Amplificador Diferença
Devido à tolerância das resistências vamos supor uma das R2 alterada para R2(1-ε)
R 2 (1 − ε ) ⎛ V ⎞ R + R 2 (1 − ε ) R 2 ⎛ V ⎞
Vo = − ⎜ Vcm − dm ⎟ + 1 ⎜ Vcm + dm ⎟
R1 ⎝ 2 ⎠ R1 R1 + R 2 ⎝ 2 ⎠
Vo = A dm Vdm + A cm Vcm R1 R2(1-ε)

(1 ε)
Vdm/2
R 2 (1 − ε ) R 1 + R 2 (1 − ε ) R 2
A cm = − +
R1 R1 R1 + R 2
+
R (1 − ε ) R 1 + R 2 (1 − ε ) R 2 Vcm Vo
A dm = 2 + Vdm/2 R3=R1 R4=R2
R1 R1 R1 + R 2 -
R2
A cm = ε
R1 + R 2
R 2 ⎛ R 1 + 2R 2 ε ⎞ ⎧ A cm → 0
A dm = ⎜⎜1 − ⎟⎟ Quando ε → 0 ⎪⎨ R ⇒ Amplificador Diferença ideal
R1 ⎝ R1 + R 2 2 ⎠ A dm → 2
⎪⎩ R1

CMRR Amplificador
p Diferença
ç
A razão Adm/Acm é um factor de mérito do amplificador diferença
CMRR – Common Mode Rejection Ratio (Razão de Rejeição do modo-comum) é de

definido como
A dm
CMRR = 20 log10 dB
A cm
R 2 ⎛ R 1 + 2R 2 ε ⎞ ⎛ R ⎞
⎜⎜1 − ⎟⎟ ⎜ 1+ 2 ⎟
R R1 + R 2 2 ⎠
CMRR = 20 log10 1 ⎝
R1
dB CMRR ≈ 20 log ⎜ ⎟ dB
R2
ε ⎜ ε ⎟
R1 + R 2 ⎜ ⎟
⎝ ⎠
• Para a montagem ideal CMRR Î ∞

• O CMRR global também depende do CMRR do AmpOp até aqui suposto
ideal
Circuito Modificado para Emparelhamento das Resistências
Para se minorar o problema do desemparelhamento das resistências
• Utilizar resistências de tolerância mais baixa Î solução dispendiosa para
tolerâncias << que 1%
• Fazer uma das resistências ajustável para o acerto de R4/R3=R2/R1
• Por exemplo R4 substituída por R4B, de valor fixo, em série com R4A ajustável
44p
R 4A = R 2 − R 2 (fixa)
100
4p
R 4B = 2× R2 (ajustável)
100
A resistência ajustável R4A é ajustada por
forma a que o Vo seja mínimo ≈0
para Vcm =-10V e Vcm =+10V
Porquê não fazer toda R4 ajustável?
• O ajuste seria mais difícil
• As resistências fixas têm melhor
comportamento relativamente a
variações de temperatura e têm menor
ruído

Amplificador
p Diferença
ç com Ganho Variável
⎧ v i − − Vx Vo − Vx Vx − Vy
⎪⎪ R + = (1) correntes
Lei das
2 R2 RG
⎨V − v V V − Vy nos nodos
⎪ y i+
+ y = x (2 ) Vx e Vy
⎪⎩ R 2 R2 RG
Somando membro-a-membro
e com vi+=vi-=vi
2(Vx − Vy ) + Vo 2(Vx − Vy )
− = (3)
R2 RG
⎧ Vi1 − v i− v i− − Vx R2
Lei das = −2 (Vi2 − Vi1 ) + Vo
correntes ⎪
⎪ R1 R2 R1 R2
nos nodos ⎨ V − v
=2 (Vi2 − Vi1 )
V − v i+ R2 R 1R G
vi+ e vi- ⎪ i2 i+
=− y Substi- 2
⎪⎩ R 1 R2 tuindo ((4)) R R
− 2 2 (Vi2 − Vi1 ) + Vo = 2 2 (Vi2 − Vi1 )
Subtraindo membro-a-membro em (3) R1 R 1R G
e com vi+=vi-
R2 ⎛ R ⎞⎛ R ⎞
Vx − Vy = (Vi2 − Vi1 ) ((4)) Vo = 2⎜⎜ 2 ⎟⎟⎜⎜1 + 2 ⎟⎟(Vi2 − Vi1 ) Ganho não varia
linearmente com RG
R1 ⎝ R 1 ⎠⎝ R G ⎠
Amplificador Diferença com Ganho Variando
Li
Linearmente
t com RG
Vi1
vi − = R2
R1 + R2
Vi 2 − Vo A 2
vi + = Vi 2 − R1
R1 + R2
R3
Vo A2
A2
= −Vo
RG
Vi2 R 1 R R1
v i + = Vi2 − − Vo 3 com v i − = v i +
R1 + R 2 R G R1 + R 2
R2 ⎛ R1 ⎞ R R1
Vi1 = Vi2 ⎜⎜1 − ⎟⎟ − Vo 3
R1 + R 2 ⎝ R1 + R 2 ⎠ R G R1 + R 2
R2 RG
Vo = (Vi2 − Vi1 ) Desde que a impedância de saída de
R1 R 3 A2 seja muito baixa
O Amplificador Diferença para Eliminar

I t f ê i causada
Interferência d pelal Malha
M lh ded Terra
T
+ Distantes +
Fonte mas com terra comum
Vi amplificador Vo
- de sinal -
R1 R2
Vi + -
Vo + Para outros
+ VTerra - + Vo
-
circuitos
R2
(Vi + Vterra )
ZTerra
Vo = −
R1
R1 R2
-
+ + +
Vi R1 R2
Vo
+ VTerra - -
ZTerra
R2 Não afectada pela
Vo = − Vi queda de tensão na
R1 linha de terra!!
Amplificadores de Instrumentação
Vo = A ( V2 – V1 )
1. Ganho finito preciso e estável
• 1 – 1000
• Ajustável
• Potenciómetro
• “Switches” JFET ou MOSFET operados digitalmente
2 Impedância
2. I dâ i ded entrada
d muito
i elevada
l d
• Zid Impedância de entrada modo-diferencial entre as duas entradas
• Zic Impedância
p de entrada modo-comum entre cada uma das entradas e a
terra
3. Baixa impedância de saída
• tensão de saída pouco sensível à carga a jusante
4. CMRR muito alto
– Saída essencialmente proporcional à diferença entre as duas entradas

Amplificador de Instrumentação
1ª solução
1
• O amplificador diferença (diferencial) serviria desde que tivesse a
i
impedância
dâ i ded entrada
t d elevada
l d
• Os seguidores de
- t
tensão
ã na entrada
t d
proporcionam uma
Vi2 Ri Ri
+ elevada impedância
- de entrada …
Vo • Mas o ganho ainda

+ não é ajustável
- Ri Ri
Vi1
+
Não haverá outro modo de utilizar de modo mais eficaz

os três AmpOps?

Circuito com 3 AmpOps
+
Vi1 Vo1
-
A1
R3 R1 R2 Vo =
R2
(V02 − V01 ) e
R1
- V02 − V01 = (2 R3 + RG )I RG
RG A3
+ Vo Como Vi+≈ Vi- para os 2 AmpOps de
entrada
R3
- R1 R2 Vi 2 − Vi1
A2 I RG =
Vi2 RG
Vo2
+
Vi 2 − Vi1
V02 − V01 = (2 R3 + RG )
RG
R2 ⎛ R ⎞
Vo = ⎜⎜1 + 2 3 ⎟⎟(Vi 2 − Vi1 ) Variando RG varia-se o ganho do
amplificador de instrumentação
R1 ⎝ RG ⎠
Circuito com 3 AmpOps
Um circuito integrado
com os 3 AmpOps
apenas requerendo a
resistência RG
externa para ajuste
do ganho

Com 2 AmpOps
Pelo princípio da sobreposição Vo
será a soma do contributo de Vi2
com Vo1=0 com o de V01 com Vi2=0
⎛ R ⎞ R
Vo = ⎜⎜1 + 2 ⎟⎟Vi 2 − 2 Vo1
⎝ R1 ⎠ R1
⎛ R ⎞
mas Vo1 = ⎜⎜1 + 4 ⎟⎟Vi1
⎝ R3 ⎠
⎛ R ⎞ R ⎛ R ⎞ ⎛ R ⎞ ⎛R R R ⎞
substituindo Vo = ⎜⎜1 + 2 ⎟⎟Vi 2 − 2 ⎜⎜1 + 4 ⎟⎟Vi1 dá Vo = ⎜⎜1 + 2 ⎟⎟Vi 2 − ⎜⎜ 2 4 + 2 ⎟⎟Vi1
⎝ R1 ⎠ R1 ⎝ R3 ⎠ ⎝ R1 ⎠ ⎝ R1R3 R1 ⎠
⎛ R ⎞
donde resulta Vo = ⎜⎜1 + 2 ⎟⎟(Vi 2 − Vi1 ) = A (Vi 2 − Vi1 ) Para maximizar o CMRR uma
⎝ R1 ⎠ das resistências deve ser
ajustável, p.ex. R3 para
R2 R4 R R ⎛ R ⎞ manter a relação
desde que =1 ⇒ 4 = 1 com A = ⎜⎜1 + 2 ⎟⎟
R1R3 R3 R2 ⎝ R1 ⎠ R4 R1
=
R3 R2
Amplificador de Instrumentação com 2 AmpOps

Efeito das Resistências não Emparelhadas
o desemparel
d lhamento
h t é representa
t do
d por
R4 R1
= (1 − ε )
R3 R2
⎛ R ⎞ ⎛R R R ⎞
Vo = ⎜⎜1 + 2 ⎟⎟Vi 2 − ⎜⎜ 2 ⋅ 4 + 2 ⎟⎟Vi1
⎝ R1 ⎠ ⎝ R1 R3 R1 ⎠
⎛ R ⎞⎛ V ⎞ ⎛ R ⎞⎛ V ⎞
Vo = ⎜⎜1 + 2 ⎟⎟⎜Vcm + dm ⎟ − ⎜⎜ (1 − ε ) + 2 ⎟⎟⎜Vcm − dm ⎟
⎝ R1 ⎠⎝ 2 ⎠ ⎝ R1 ⎠⎝ 2 ⎠
⎛ R2 ε ⎞
Vo = ⎜⎜1+ − ⎟⎟ ⋅Vdm + ε{ ⋅Vcm • Adm g
ganho diferencial
⎝14R1 2 ⎠ Acm
• Acm ganho modo comum
42 44
3
Adm
Efeito das Resistências não Emparelhadas
O cálculo do εmax em função da tolerância das resistências vem:
R4 R4 R4 R4 min
R3 R3
= (1 − ε ) ⇒ ε = 1 −
R3 R3
⇒ ε max = 1 − min
⇒ ε max = 1 − max
R1 R1 R1 R1 max
R2 R2 R2 R2 min
p max
1−
100 2 2
p ⎛ p ⎞ 2p ⎛ p ⎞
⎛ p ⎞
2
1+ ⎜ 1 − ⎟ 1 − + ⎜ ⎟
100 = 1 − ⎝ 100 ⎠ = 1 − 100 ⎝ 100 ⎠ desprezando ⎜ ⎟
ε max = 1− 2 2 ⎝ 100 ⎠
p ⎛ p ⎞ 2p ⎛ p ⎞
1+ ⎜1 + ⎟ 1+ +⎜ ⎟ que será << 1
100 ⎝ 100 ⎠ 100 ⎝ 100 ⎠
p
1−
100 2p 2p 2p 4p
1− 1+ −1+
ε max ≈ 1 − 100 = 100 100 = 100 ≈ 4 p
2p 2p 2 p 100
1+ 1+ 1+
100 100 100
{
<<1

Vantagens e Desvantagens
• Vantagens
– Utiliza apenas 2 AmpOps
– Utiliza menor número de resistências
• Desvantagens
– As suas entradas são tratadas assimetricamente:
• O sinal Vi1 passa através dos dois AmpOps
• O sinal Vi2 apenas passa através do segundo AmpOp
Tempos de propagação diferentes
para os dois sinais
Para frequências elevadas existe

degradação do CMRR!

Circuito com Ganho Ajustável
Fazendo Vi2 = 0 e Vi1 ≠ 0
⎛ R1 ⎞ ⎛ R (R + RG ) ⎞
Vo1 = Vi1 ⎜⎜1 + ⎟⎟ = Vi1 ⎜⎜1 + 1 2 ⎟
⎝ R2 // RG ⎠ ⎝ R2 ⋅ RG ⎟⎠
144444444244444444 3
A1 como Amplificador Não-Inversor
⎛V V ⎞
Vo = − R2 ⎜⎜ i1 + o1 ⎟⎟
⎝ RG R1 ⎠
R2 R ⎛ R (R + RG ) ⎞ Fazendo Vi2 ≠ 0 e Vi1 = 0
Vo = − Vi1 − 2 ⎜⎜1 + 1 2 ⎟⎟Vi1
R1 ⎝ ⎛V 0 ⎞ R
RG R2 RG ⎠ Vo1 = −⎜⎜ i 2 + ⎟⎟ R1 = − 1 Vi 2
144⎝4G4422 4
R R ⎠ R
⎛R R R ⎞ 444G43
Vo = −⎜⎜ 2 + 2 + 2 + 1⎟⎟Vi1 A1 como Somador
S d Inversor
I
⎝ RG R1 RG ⎠ no nó v i-2
Vo1 − Vi2 Vi2 Vi2 − Vo
= +
R1 RG R2
⎛ R R ⎞
Vo = −⎜⎜1 + 2 + 2 2 ⎟⎟Vi1 Vi2 Vi2 Vi2 Vi2 Vo ⎛ R R ⎞
⎝ R1 RG ⎠ − − = + − ⇒ Vo = ⎜⎜1 + 2 + 2 2 ⎟⎟ Vi2
R G R1 R G R 2 R 2 ⎝ R1 RG ⎠
⎛ R R ⎞
donde somando as 2 respostas
p Vo = ⎜⎜1 + 2 + 2 2 ⎟⎟(Vi2 − Vi1 )
⎝ R1 RG ⎠
Aplicações
p ç do Amplificador
p de Instrumentação
ç
• Blindagem activa nos cabos
– Quando as fontes de sinal estão longe do amplificador o comprimento dos
cabos de ligação altera o comportamento do amplificador de instrumentação:
• Existe a resistência e a capacidade distribuída dos cabos
Vi1
-
Rs1
C1
RG AI ((IA))
+
+ C2 Vo
Vcm Rs2 -
+
Vi2
–Sendo Rs1 C1 ≠ Rs2 C2 Vcm produz sinais diferentes em Vi1 e Vi2 Î degradação
do CMRR
1
CMRR ≈ 20 log10
2 π f R v Ccm
C1 + C2 f = frequência da componente
R v = R s1 − R s2 Ccm =
2 modo comum da entrada
modo-comum
Aplicações do Amplificador de Instrumentação
Blindagem Activa nos Cabos
• Este fenómeno pode ser minorado ligando-se a blindagem dos cabos à
t ã modo-comum
tensão d


Desvio da Saída (Output Offsetting)
+15V
Vo4
Filtrar ruído AC
nas fontes de
• Pelo princípio da sobreposição alimentação
⎛ R ⎞⎛ R1 ⎞
Vo = A(Vi 2 − Vi1 ) + ⎜⎜1 + 2 ⎟⎟⎜⎜ ⎟⎟Vo 4
⎝ R1 ⎠⎝ 1 R + R2 ⎠
Vo = A(Vi 2 − Vi1 ) + Vo 4
Ganho Programável Digitalmente
• SW são comutadores JFET ou MOSFET
comandados
d d por sinais
i i digitais
di i i
• Mudando os “Switches” ligados altera-se
o ganho R3
RG
• Como os “Switches” estão no circuito de
realimentação são percorridos por
correntes muito baixas
– As diferenças entre as resistências de
condução
d ã dosd “Switches”
“S it h ” não ã criam
i
problema
• CD4051 Analog multiplexer/demultiplexer 8-1channel

• CD4052 Analog multiplexer/demultiplexer dual 4
4-1channel
1channel

Unidades Integradas
• Existem unidades integradas com a montagem completa excepto RG de ajuste
do ganho
– INA101, INA102 e INA104 da Burr-Brown
– AD522 da Analog Devices
– LH0036 da National Semiconductor
• Os terminais Sense, Output e Reference permitem a ligação de cargas distantes:

– Permitem “sentir” a tensão na carga e a tensão de referência directamente aos
terminais da carga, absorvendo as quedas de tensão nos fios, incluindo-as na malha de
realimentação.
realimentação
• Os terminais Sense e Reference permitem ainda:
– Incluir um andar de potência para comandar cargas requerendo correntes elevadas
– Deslocar o sinal de saída relativamente ao potencial de terra.
Amplificador
ç com Saída de Corrente
1
Io = (Vo 2 − Vo1 ) ((Conversor V-I))
R1
1 ⎛ ⎞
Io = (Vi2 − Vi1 ) com 1 = ⎜⎜1 + 2 R 3 ⎟⎟ 1
R R ⎝ R G ⎠ R1
pois Vo2 − Vo1 = (2 R3 + RG )I RG
Vi2 − Vi1
com I RG =
RG
A saída de corrente é desejável na transmissão de sinais para grandes distâncias:

– a resistência das cablagens não afecta os sinais de corrente
Amplificador
ç com Entrada de Corrente
v p1 = vn1 = v p 2 = vn 2
Vo 2 = Vcm − RG I i
Vo1 = Vcm + RG I i
R2
Vo = (Vo2 − Vo1 ) donde substituindo
R1
R2
Vo = − ⋅ 2R G ⋅ Ii Apenas válida quando a
R1 Alternativas: a resistência é referida
à tterra
• Utilizar uma resistência sensora de
Vo = − RI i corrente e amplificar a tensão obtida
R2 • Quando a tensão gerada não é referida à
com R = 2 RG terra pode-se
pode se utilizar um AI para remover a
R1 componente modo-comum
Em qualquer dos casos a geração de uma queda de tensão pode
Converte corrente-para-
alterar a corrente Î a utilização do AI com entrada de corrente é a
tensão melhor solução pois não introduz quedas de tensão!
Amplificadores para Pontes de Transdutores
• Transdutores resistivos
– Dispositivos cuja resistência varia com determinadas condições ambientais
(grandezas físicas):
• Temperatura: Termistores, RTDs – resistências dependentes de temperatura
• Luz: Fotoresistências
• Deformações: Extensómetros
• Pressão: Transdutores piezoresistivos
• Com estes transdutores importa medir a variação da resistência e não o
seu valor, utilizando-se para isso a ligação em Ponte de Wheatstone
– A resistência de um transdutor é expressa na forma
R + ΔR R (1 + δ) ΔR
δ=
R
Resistência em Desvio do valor Desvio fraccional
condições de de referência:
referência a 0ºC variação de R
δ x 100 desvio percentual da
resistência do transdutor

Pontes de Wheatstone com Transdutores

¼ de Ponte Activa
Vref Vref
R1 R1
Vi1 Vi2
R(1+δ)
( ) R
R (1 + δ ) R (1 + δ )
Vi1 = Vref = Vref
R 1 + R (1 + δ ) R 1 + R R 1 + R (1 + δ )
R1 + R
R + ΔR (1 + δ )⎛⎜⎜1 + R ⎞⎟⎟ R
(1 + δ )
Vi1 = Vref 1+ δ +
R 1 + R + ΔR Vi1 = Vref
R ⎝ R1⎠
= Vref
R R 1
R 1 + R 1 + R (1 + δ ) R 1 + R 1 + R (1 + δ )
R R δ R1 R1
Vi1 = Vref + Vref R R δ
R1 + R R 1 + R 1 + R (1 + δ ) Vi1 = Vref + Vref
R1 + R R 1 + R 1 + R (1 + δ )
R1 R1
R δ
R Vi1 − Vi2 = Vref
Vi 2 = Vref R 1 + R 1 + R (1 + δ )
R1 + R
R1
¼ de Ponte Activa (cont)
R δ
Vi1 − Vi2 = Vref
R 1 + R 1 + R (1 + δ )
R1 R δ
• Entrando com o ganho do AI=A Î Vo = A ⋅ Vref ⋅ ⋅
R 1 + R 1 + R (1 + δ )
R1
– δ também aparece no denominador Î Vo é uma função não-linear de δ
– Com δ << 1
R δ RR1
Vo ≈ A ⋅ Vref ⋅ ⋅ = A⋅ ⋅V ⋅δ
R1 + R 1 + R (R1 + R )2 ref
R1
– Se R1=R como acontece na maior
i parte das
d vezes
R δ 1 δ
Vo = A ⋅ Vref ⋅ ⋅ = A ⋅ Vref ⋅ ⋅
R 1 + R 1 + R (1 + δ ) 2 1 + 1(1 + δ )
R1
A
– Com δ << 1 Vo = Vref ⋅ ⋅ δ Relação linear apenas
4 para δ<< 1

½ de Ponte Activa
• Quando δ é pequeno Î Vo pequeno
– Para
P se aumentar a sensibilidade
ibilid d utilizam-se
ili 2
transdutores na ponte
• Ponte ½ activa i1 i2
• 2º transdutor sofrendo a mesma deformação que o
primeiro:
– R + ΔR Î colocado em braços ç opostos
p da ponte
p
⎛ R (1 + δ ) R ⎞
Vi1 − Vi 2 = Vref ⎜⎜ − ⎟⎟
⎝ R + R (1 + δ ) R + R (1 + δ ) ⎠
δ
Vi1 − Vi 2 = Vref δ
2+δ Vo = A ⋅ Vref ⋅ (Vi1 − Vi2 ) = A ⋅ Vref ⋅
2+δ
d δ << 1
quando
δ A relação só é linear
Vo ≈ A ⋅ Vref ⋅ para δ << 1!
2
½ de Ponte Activa
• Quando possível 2º transdutor sofrendo a mesma
deformação mas de sinal contrário,
deformação, contrário que o primeiro:
– R - ΔR
– Î colocado em braços adjacentes da ponte
⎛ R (1 + δ ) R (1 − δ ) ⎞
Vi1 − Vi 2 = Vref ⎜⎜ − ⎟⎟
⎝ R + R (1 + δ ) R + R (1 − δ ) ⎠
⎛ (1 + δ )(2 − δ ) − (1 − δ )(2 + δ ) ⎞
Vi1 − Vi 2 = Vref ⎜⎜ ⎟⎟
⎝ (2 + δ )(2 − δ ) ⎠
⎛ 2δ ⎞
Vi1 − Vi 2 = Vrefe ⎜ 2 ⎟
⎝ 4 −δ ⎠
2δ
Vo = A ⋅ Vref ⋅ (Vi1 − Vi2 ) = A ⋅ Vref ⋅
4 − δ2
A A relação só é linear
com δ << 1 Vo ≈ Vref ⋅ δ para δ << 1!
2

½ de Ponte Activa
• Circuito alternativo para 2º transdutor sofrendo a
mesma deformação,
deformação mas de sinal contrário,
contrário que o
primeiro:
– R - ΔR
– Î colocado em braços do mesmo ramo da
i1 i2
ponte
⎛ R (1 + δ ) R ⎞
Vi1 − Vi 2 = Vref ⋅ ⎜⎜ − ⎟⎟
⎝ R (1 − δ ) + R (1 + δ ) R + R ⎠
⎛ R (1 + δ ) R ⎞
Vi1 − Vi 2 = Vref ⋅ ⎜ − ⎟
⎝ 2R 2R ⎠
⎛δ ⎞
Vi1 − Vi 2 = Vref ⋅ ⎜ ⎟
⎝2⎠ A relação linear qualquer que seja δ!
δ Melhor topologia para ½ Ponte

Vo = A ⋅ Vref ⋅ (Vi1 − Vi2 ) = A ⋅ Vref ⋅ activa com 2 transdutores
2 simétricos !!

Ponte com 4 Braços Activos
• 2 transdutores sofrendo deformação positiva R + ΔR
colocados
l d em braços
b opostos
t
• 2 transdutores sofrendo deformação mas negativa
R - ΔR colocados nos outros 2 braçosç opostos
p
⎛ R (1 + δ ) R (1 − δ ) ⎞
Vi1 − Vi 2 = Vref ⋅ ⎜⎜ − ⎟⎟
⎝ R (1 − δ ) + R (1 + δ ) R (1 − δ ) + R (1 + δ ) ⎠
⎛ R (1 + δ ) R (1 − δ ) ⎞
Vi1 − Vi 2 = Vref ⋅ ⎜ − ⎟
⎝ 2R 2R ⎠
2δ
Vi1 − Vi 2 = Vref ⋅ = Vref ⋅ δ
2
• A relação linear qualquer que seja δ!
Vo = A(Vi1 − Vi2 ) = A ⋅ Vref ⋅ δ • Sensibilidade quadrupla da obtida
com ¼ de ponte activa!
Solução muito utilizada com Solução preferida!!

extensómetros
Calibração das Pontes de Wheatstone

Ajusta a corrente na ponte Î
Î ajusta
j a sensibilidade da ponte
p
Permite equilibrar a ponte:

p
• Compensar a tolerância das resistências
das resistências fixas da ponte
• Compensar a tolerância dos valores de
referência da resistência transdutora
Procedimento de Ajuste:
1. Na ausência de deformação, com
R3=0 (sensibilidade máxima),
ajustar e R2 até Vo=0V
2. Com os transdutores sujeitos a
uma deformação conhecida,
próxima do fim de escala, ajustar R3
para obter o Vo desejado
Calibração das Pontes de Wheatstone
ref
Ajuste da sensibilidade
Balanço da R3
ponte
R5
R(1-δ) R(1+δ) Vi2

-
R2 RG
R(1+δ)
R4 + o
R(1-δ) Vi1
Procedimento de Ajuste:
j
1. Na ausência de deformação, com R3=0 (sensibilidade máxima), ajustar e R2 até Vo=0V
2. Com os transdutores sujeitos a uma deformação conhecida, próxima do fim de
escala ajustar R3 para obter o Vo desejado
escala,
Amplificação da Ponte de Wheatstone

com um único
ú i AmpOp
A O
R2 δ
Vo = Vref
R R1 ⎛ R ⎞
+ ⎜⎜1 + 1 ⎟⎟(1 + δ )
R ⎝ R2 ⎠
com δ << 1
R δ
Vo ≈ 2 Vref
R R R
1+ 1 + 1
R R2
Pelo p
princípio
p da sobreposiç
p ão
R ⎡ R 2 // R (1 + δ ) ⎛ R2 ⎞⎤
Vo = − Vref 2 + Vref ⎢ ⎜⎜1 + ⎟⎟⎥
1424
R1 R + R //
3 14⎣ 4144244244⎝444
R (1 + δ ) R1 // R ⎠⎦
43
( inversor ) ( Não −inversor )

Linearização da Ponte
• Apenas importante nos casos de 1 e 2 braços activos
Vref
• A ponte é alimentada por uma fonte de corrente I ponte = = constante
I pponte R1
Vi1 = VR1 + R(1 + δ) ⋅
2
I ponte
Vi2 = VR1 + R ⋅
2
R Relação linear com δ!
Vo = A(Vi1 − Vi2 ) = A ⋅ ⋅ Vref ⋅ δ
2R 1
Linearização da Ponte
O transdutor é colocado na malha de
realimentação de um circuito V-I
⎡ R (1 + δ )⎤
Vo1 = − ⎢ ⎥ ⋅ Vref
Termo a ⎣ R1 ⎦
eliminar
R R
Vo1 = − ⋅ Vref − ⋅ Vref ⋅ δ
R1 R1
Redesenhando o circuito:
R2 R
Vo = − ⋅ Vref − 2 ⋅ Vo1
R1 R
R2 R
Vo = − ⋅ Vref − 2 ⋅ Vo1
R1 R
R2 R R R R
Vo = − ⋅ Vref + 2 ⋅ ⋅ Vref + 2 ⋅ Vref ⋅ δ
R1 R R1 R R1
R2
Vo = ⋅ Vref ⋅ δ
R1
Fontes de tensão e de corrente
e amplificador diferencial
Problemas
Carlos Couto Instrumentação e Sensores 1

Setembro 2008
1. Projecte uma fonte de tensão negativa, a partir

dos -15V, ajustável na gama de -10V a -5V,
através de um potenciómetro de 10kΩ. Mostre
como o amplificador operacional é alimentado.

Setembro 2008
1. Projecte uma fonte de tensão negativa, a partir dos -15 V, ajustável
na gama de -1010 V a -5V,
5V através de um potenciómetro de 10kΩ10kΩ.
Mostre como o amplificador operacional é alimentado.
O circuito solução
ç será um Para q
que a tensão do cursor do p
potenciómetro
seguidor de tensão com um possa variar de -10V a -5V a sua corrente
divisor de tensão na entrada deverá ser de:
proporcionando a excursão
de tensão necessária
necessária.
Fonte de tensão negativa

variável de -10V
10V a -5V
5V
Setembro 2008
2. Repita
p op problema anterior utilizando o
díodo de referência de tensão LM385 de
2 5 V . Garanta uma polarização do
2,5
díodo de uns décimos de miliampere.

Setembro 2008
2. Repita o problema anterior utilizando o díodo de
referência
f ê i d de ttensão
ã LM385 dde 2 2,5
5V.GGaranta
t uma
polarização do díodo de uns décimos de miliampere.
O novo circuito esta será:

Setembro 2008
3.Projecte
j uma fonte de tensão estabilizada
pelo díodo referência LM385, ajustável
entre -10V
10V e +10V através da utilização de
um potenciómetro de 100 kΩ. Está
disponível uma fonte de tensão de ±15V.
±15V
O díodo de referência deve ser polarizado
com uma corrente de 1 mA.

Setembro 2008
3. Projecte uma fonte de tensão estabilizada pelo díodo referência
LM385 ajustável entre -10V
LM385, 10V e +10V através da utilização de um
potenciómetro de 100 kΩ. Está disponível uma fonte de tensão de
±15V. O díodo de referência deve ser polarizado com uma corrente de
1 mA.
A

Setembro 2008

Setembro 2008
Setembro 2008
4. a)) Utilizando um transístor bipolar

p
2N2222, projecte uma fonte absorvedora
de corrente ajustável entre 5mA e 20mA
através de um potenciómetro. O circuito
é alimentado a partir de uma fonte de
tensão de 24V fracamente estabilizada.
b) Calcule a excursão de tensão máxima
possível para a carga.

Setembro 2008
a) Utilizando um transístor bipolar 2N2222, projecte uma fonte
absorvedora de corrente ajustável entre 5mA e 20mA através
de um potenciómetro. O circuito é alimentado a partir de uma
fonte de tensão de 24V fracamente estabilizada.

Setembro 2008
a) Utilizando um transístor bipolar 2N2222, projecte uma fonte

absorvedora de corrente ajustável entre 5mA e 20mA através
de um potenciómetro. O circuito é alimentado a partir de uma
fonte de tensão de 24V fracamente estabilizada.
alternativa 2
Fonte absorvedora de corrente variável
variável.

Setembro 2008
a) Calcule a excursão de tensão máxima possível
para a carga.
Vl ≤ 21, 2V

Setembro 2008
5. Considere o circuito da figura em que o PT100 é um sensor de

temperatura de platina cuja resistência é dada por (100Ω +
0,392Ω/oC). Sabendo que o amplificador de instrumentação tem um
ganho dado por:
dimensione a fonte de corrente para que este apresente à saída uma

tensão de 12 V , quando a temperatura for de 800oC.

Setembro 2008
5.
RPt100 =(100Ω + 0
0,392Ω/
392Ω/oC)

Setembro 2008
6. Considere o circuito da figura, com R1= R3= 10kΩ e

R2= R4=100kΩ.
100kΩ
a) Discuta as implicações de utilizar resistências de 1% de
tolerância.
tolerância
b) Ilustre o caso de ambas as entradas estarem ligadas juntas a
10 V .
c) Estime a tolerância das resistências necessária para garantir
um CMRR de 80dB. Suponha o amplificador operacional ideal.

Setembro 2008
6. Considere o circuito da figura, com R1= R3= 10kΩ e R2= R4=100kΩ.
a) Discuta as implicações de utilizar resistências de 1% de tolerância
tolerância.
R2 R4
= (1 − ε )
R1 R3

Setembro 2008
6. Considere o circuito da figura, com R1= R3= 10kΩ e R2= R4=100 kΩ.
b) Ilustre
Il t o caso de
d ambas
b as entradas
t d estarem
t ligadas
li d jjuntas
t a 10 V .

Setembro 2008
6. Considere o circuito da figura, com R1= R3= 10kΩ e R2=
R4=100kΩ.
=100kΩ
c) Estime a tolerância das resistências necessária para garantir um
CMRR de 80dB. Suponha o amplificador operacional ideal.

Setembro 2008
Amplificadores de
instrumentação
Problemas

Novembro 2007
1. Projecte
j um amplificador
p de instrumentação
ç
com ganhos de 1, 10, 100, 1000
programáveis digitalmente
digitalmente, utilizando o
multiplexador analógico CD4052.

Novembro 2007
1. Projecte um amplificador de instrumentação com
ganhos
h ded 1,
1 10,
10 100
100, 1000 programáveis
á i didigitalmente,
it l t
utilizando o multiplexador analógico CD4052.
O ganho do amplificador de instrumentação
é dado por:
Que para os
diversos
ganhos:
Fazendo R2 = 100kΩ

Novembro 2007
2. Projecte
j um amplificador
p de instrumentação
ç
com entrada de corrente e saída de tensão
com uma sensibilidade de 10V/mA.

Novembro 2007
2. Projecte um amplificador de instrumentação com entrada
de corrente e saída de tensão com uma sensibilidade de
10V/mA.
Amplificador de instrumentação
com entrada em corrente.
• Sabendo que se Ii = 1 mA, Vo = 10 V.

• Fazendo R1 = R2 = 10 kΩ, vem Rg = 5 k Ω.

Novembro 2007
3. Um sensor de p platina tem um coeficiente de

temperatura de α= 0,00392/oC e um valor
de referência de 100Ω a 0oC.C
a)Escreva a expressão da resistência em função
da temperatura
temperatura.
b)Calcule a sua resistência para T = 25oC, 100oC
e -15
15oC.
C
c)Calcule ΔR e δ para uma variação de
temperatura de 10oC.

Novembro 2007
3. Um sensor de platina tem um coeficiente de temperatura
d α= 0,00392/
de 0 00392/oC e um valor
l dde referência
f ê i d de 100Ω a
0oC.
a) Escreva a expressão da resistência em função da temperatura
temperatura.
b) Calcule a sua resistência para T = 25oC, 100oC e -15oC.
c) Calcule ΔR e δ para uma variação de temperatura de 10oC.

Novembro 2007
4. Na figura o transdutor é uma resistência de platina

igual a do exercício anterior.
a) Dimensione R1 e o ganho do AI (IA) para obter uma
sensibilidade de 0,1V/oC com Vref = 15 V e dissipação no
sensor inferior a 0,2 mW.
b) Calcule Vo a 100oC e estime o erro, em oC consequência
de ter assumido δ muito menor do que 1.
Sensor de platina ligado
em ponte de Wheatstone.

Novembro 2007
4. Na figura o transdutor é uma resistência de platina igual a do
exercício
í i anterior.
t i
a)Dimensione R1 e o ganho do AI para obter uma sensibilidade de
0 1V/oC com Vreff = 15 V e dissipação no sensor inferior a 0
0,1V/ 0,2
2 mW.
mW
PRTD = R x I2, portanto Sensor de platina ligado
• Fazendo I = 1 mA
mA, R1 = 15 kk.
• Para uma variação de temperatura
de 1oC, δ = α = 0,00392.
• Como
C é pretendida
t did uma variação
i ã
de Vo de 0,1V e sabendo que:

Novembro 2007
4. Na figura o transdutor é uma resistência de platina igual a do

exercício
í i anterior.
t i
b) Calcule Vo a 100oC e estime o erro, em oC consequência de ter
assumido δ muito menor do que 1 1.
Para ΔT = 100oC,
P C como a sensibilidade
ibilid d
do circuito é de 0,1 V/ C, o valor de Vo
o
deveria ser de Vo = 100 x 0,1 = 10 V .
Calculando Vi1 e Vi2:
• Sabendo que 0,1 V ↔ 1oC,

• 10 – 9,97 = 30 mV ↔ 0,3oC.
• Portanto o erro cometido a
100oC é de 0,3oC
Como Vo = A(Vi2 – Vi1)

Novembro 2007
5. No problema anterior considere todas as
resistências com tolerâncias de 1% e admita a
fonte de referência com uma tolerância de 5%.
a) Projecte um circuito para calibrar a ponte.
b) Estabeleça um procedimento de calibração
calibração.


Novembro 2007
5. No problema anterior considere todas as resistências com tolerâncias de

1% e admita a fonte de referência com uma tolerância de 5%
5%.
a) Projecte um circuito para calibrar a ponte.
• Uma tolerância de 5% em Vref quer dizer que o
seu valor pode variar de ± 0,05 x 15 = 0,75 V.
• Jogando pelo seguro, mesmo incluindo as
tolerâncias das resistências, pode assumir-se
que a variação de Vref é de ±1 V.
• Para se projectar o circuito, supõe-se que a
tensão no cursor de R2 é de 14 V.
• A queda
d máxima
á i em R3 é dde 16 - 14 = 2 V
V.
• Com uma corrente de 1 mA em cada braço da
ponte, R3 = 2/2mA = 1KΩ
• Para se assegurar uma corrente de 1 mA em cada braço, R + R1 + R2/2 = 14/1m = 14 kΩ.

• Como R2 tem que compensar variações de 1% de cada lado, R2 > 20 x 0,01 x 14k > 280Ω
• R2 = 500Ω, por exemplo
• R1 = 14k – 100 – 250 = 13,65 kΩ (Usar 13,7 kΩ 1%, p. ex.). Como
• o novo ganho do amplificador de instrumentação deverá ser de:
calculado com T=100oC, Vo=10V,

δ= 0,392
0 392 e 13
13,7kΩ
7kΩ + 250Ω no lugar
de R1.
Novembro 2007
5. No problema anterior considere todas as resistências com tolerâncias
de 1% e admita a fonte de referência com uma tolerância de 5%
5%.
b) Estabeleça um procedimento de calibração.
O procedimento de calibração e o seguinte:

• Com uma resistência de 100Ω no lugar do
sensor (temperatura igual a 0oC) ajustar R2
até
té Vo = 0.
0
• Com uma resistência de 140Ω (temperatura
igual a 102oC) ajustar R3 até Vo = 10,2 V.

Novembro 2007
6. Repita
p op problema supondo
p apponte com 4
Extensómetros de 120 ± 1%, e correntes
menores do que 20 mA.
mA Vcc = 15 V ±5%.
±5%

Novembro 2007
6. Repita o problema supondo a ponte com 4 Extensómetros de 120 ±
1%, e correntes menores do que 20 mA. Vcc = 15 V ±5%.
Calibração da ponte
d Wh
de Wheatstone com
4 extensómetros.
Considerando a célula sem qualquer
carga e o circuito de compensação de
offset inexistente, a tensão Vi1 será
máxima, quando a resistência de cima
é afectada de -1% e a de baixo de
+1%, será de:
121.22
121
Vi1 = Vref = 2.424V
118.8 + 121.1
No pior caso, Vi2 (quando a resistência de cima e
afectada de +1% e a de baixo de -1%) vai ser de:
Considerando o circuito de ajuste de offset este

deverá ser capaz de compensar esta diferença
quando o cursor de R2 se mover até à massa, Vi1 deverá descer ate 2,376 V , ou seja:
Escolheríamos uma resistência com tolerância de 1% seguramente inferior a 2970 p. ex: R4=2.87kΩ
2 87kΩ
Novembro 2007
Valores de Resistências
1% Standard Values
Decade multiples are available from 10.0 Ω through 1.00 MΩ
(also 1.10 MΩ, 1.20 MΩ, 1.30 MΩ, 1.50 MΩ, 1.60 MΩ, 1.80 MΩ, 2.00 MΩ and 2.20 MΩ)
10.0 10.2 10.5 10.7 11.0 11.3 11.5 11.8 12.1 12.4 12.7 13.0
13.3 13.7 14.0 14.3 14.7 15.0 15.4 15.8 16.2 16.5 16.9 17.4
17.8 18.2 18.7 19.1 19.6 20.0 20.5 21.0 21.5 22.1 22.6 23.2
23 7
23.7 24 3
24.3 24 9
24.9 25 5
25.5 26 1
26.1 26 7
26.7 27 4
27.4 28 0
28.0 28 7
28.7 29 4
29.4 30 1
30.1 30 9
30.9
31.6 32.4 33.2 34.0 34.8 35.7 36.5 37.4 38.3 39.2 40.2 41.2
42.2 43.2 44.2 45.3 46.4 47.5 48.7 49.9 51.1 52.3 53.6 54.9
56 2
56.2 57 6
57.6 59 0
59.0 60 4
60.4 61 9
61.9 63 4
63.4 64 9
64.9 66 5
66.5 68 1
68.1 69 8
69.8 71 5
71.5 73 2
73.2
75.0 76.8 78.7 80.6 82.5 84.5 86.6 88.7 90.9 93.1 95.3 97.6
5% Standard Values
Decade multiples are available from 10 Ω through 22 MΩ
10 11 12 13 15 16 18 20 22 24 27 30
33 36 39 43 47 51 56 62 68 75 82 91
10% Standard Values

Decade multiples are available from 10 Ω through 1 MΩ
10 12 15 18 22 27 33 39 47 56 68 82

Novembro 2007
7. Repita o problema supondo a ponte com 4 Extensómetros de 120 ±
1% e correntes menores do que 20 mA
1%, mA. Vcc = 15 V ±5%.
±5%
• Para prevenir uma carga excessiva de R4 no cursor de R2, R2=1kΩ
com uma corrente 5 a 10 vezes superior à maior corrente em R4.
• Em condições normais
normais, IR3 = IR5 = 2 x 20mA + 4,8/1k
4 8/1k = 44,8
44 8 mA
mA.
• Vcc varia de ±0,75 V. Calibração da ponte
• Por razões de segurança, admite-se que a sua variação é de ± 1V. de Wheatstone com
• A queda em R3 será de 2 V, logo R3 = 2/44,8mA = 44,6Ω. 4 extensómetros.
• Usar uma resistência ajustável de 50Ω para R3 .
• Supondo:
• cursor de R3 no meio
• Vcc =15 V
• VR5 = 15 – 25Ω x 44,8mA – 4,8 = 9,1 V
• R5 = 9,1V/44,8mA = 203,1Ω.
• Fazer R5 = 200Ω.
Procedimento de calibração:
• Sem carga na célula, ajustar R2 até Vo = 0 V .
• Com uma carga conhecida, perto do fim de escala, ajustar R3 para a tensão
desejada de saída.

Novembro 2007
8. No circuito da figura dimensione os componentes

para, com um sensor de temperatura de platina e
Vref = 15 V obter uma sensibilidade de 0,1 V/oC.
Ponte de Wheatstone linearizada

linearizada.

Novembro 2007
8. No circuito da figura dimensione os componentes para, com um sensor
de temperatura de platina e Vref=15V obter uma sensibilidade de 0
0,1
1
V/ C.
o
Para T = 100oC:
Ponte de Wheatstone linearizada.
• Se R1=10kΩ, R2=17kΩ.
• O valor de R será o do sensor a 0oC, portanto 100Ω.

Novembro 2007
Circuitos com Amplificadores
Operacionais
A lifi d de
d Corrente,
C t
Wheatstone: pontes com 11,2 2 e 4 braços activos,
linearização de pontes, rectificadores de precisão, detectores
de pico e circuitos Sample-na-Hold, Limitações do AmpOp
e Compensação de frequência dos AmpOps.
AmpOps
Carlos Couto, 2007/2008 Circuitos com Amp. Operacionais. 1
Circuitos
Ci it Não-Lineares
Nã Li com

Rectificadores de Precisão

Rectificador de Precisão de Meia

Meia-Onda
Onda
• Circuito que deve deixar “passar” o semiciclo positivo ou
negativo de uma onda alternada
Vi Vi
Vo Vo
Rectificador Positivo Rectificador Negativo

Meia-Onda
Onda
• Implementação com díodo
Ideal
VD(on) Vi Vo
Vi
Vo
Actual
Devido à queda de tensão de condução do díodo real:

• ≈0,7V para díodos Si e ≈0,2V para díodos de Germânio
• A alternância rectificada aparece na saída diminuída da tensão de
condução do díodo Î rectificação deficiente para tensões da ordem da
tensão de condução do díodo


Meia-Onda
Onda
• Implementação com díodo e Amplificador Operacional
• Circuito com díodo na malha
de realimentação
• Para estudar o circuito vamos
analisar o comportamento
quando Vi >0 e quando Vi <0
Quando Vi >0 Quando Vi <0

Vn Vn
V’o V’o
Vp Vp
O AmpOp tenta manter O AmpOp não é capaz de manter

Vo = Vn = Vp = Vi Vn = Vp
Desde que V’
V o < VsatH Pois D1 bloqueia Î V
V’o = VsatL = -V
Vsat
Rectificador de Precisão Inversor com Ganho
• Quando Vi>0
– Vn= Vp=0 e D1 está ON
– VoA=Vn-VD1(on)≈-0,7V
– donde D2 está OFF
– e a corrente em R2 e D2 é 0
• vindo Vo= Vn=0V
• Quando Vi<0
– Vn= Vp=0 e e D1 está OFF
– VoA é positivo e D2 está ON
– Vo = RR 2
1
– e VoA=Vo+VD2(on)≈Vo+0,7V
Passa
ss a alternância
e c negativa
eg v invertida
ve d na saída!
s d !
Exemplo
p de Rectificador de Precisão de Meia Onda
• Considere o circuito da V Vi1
fi
figura e suponha
h na entrada
t d
uma onda triangular.
Determine a saída e a
tensão na saída do AmpOp.
V Vo
R1=20k R2=20k
Vi1 D1 D2 Vo
Vn Saída do AmpOp compensa a

V VoA queda de tensão no díodo
VoA 0,7
Vp
-0,7
-2,7
O circuito é idêntico ao anterior com os díodos invertidos:

Î passam as alternâncias positivas invertidas na saída
Rectificador de precisão de onda completa
• Deixa passar as alternâncias positivas e negativas com a saída positiva ou
negativa
ti
– dá na saída o valor absoluto de um sinal invertido ou não
Saída = Valor absoluto Saída = Valor absoluto negativado

Circuito rectificador de p
precisão de onda completa
p
• O circuito do AmpOp A1 é R4(=R)
rectificador de meia onda deixando R1(=R)

( R) R2(=R)
( R) R3(=R/2)
( R/2) R5(=AR)
( AR)
passar a alternância positiva e V i
D1 D2 Vn +
invertendo-a -
A2 Vo
-
• O circuito
i it do d AmpOp
A O A2 soma e Vn
- Vp + VoA2
A1
inverte o sinal de entrada com saída Vp +
VoA1
do circuito do AmpOp A1
– Na alternância –va a entrada é R5 ⎛ R ⎞ R
Vi < 0 Vo = − Vi + ⎜ − 5 ⎟ 0 = − 5 V
invertida e somada a 0 da saída R4 ⎝ R3 ⎠ R4
do circuito A1
– na alternância +va a entrada é R5 ⎛R R ⎞
Vi > 0 Vo = − Vi + ⎜⎜ 2 5 ⎟⎟Vi
somada ao seu valor invertido e R4 ⎝ R1 R3 ⎠
o resultado
lt d iinvertido
tid
R
• Se o ganho para o valor invertido com R 1 = R 2 = R 4 = R e com R3 = e R5 = AR
2
for o dobro do ganho para o valor
não invertido a saída será positiva Vo = A Vi
Circuito rectificador de precisão de onda completa
F
Formas dde onda
d
Vi
R4(=R)
R1(=R) R2(=R) R3(=R/2) R5(=AR)

Vi
D1 D2 Vn +
- Vo
A2 VoA1
-
Vn
- Vp + VoA2
A1
VoA1
Vp +
• Com A=1 a saída do circuito é o valor VoA1 *(-2)

VoA2 = │Vi│
absoluto da entrada.
Vi *(-1)

Circuito rectificador de precisão de onda completa

Ef it ddo ddesemparelhamento
Efeito lh t das
d resistências
i tê i
R4(=R)
RR R
Ap − An = 2 5 − 2 5 R1(=R) R2(=R) R3(=R/2) R5(=AR)
R1 R3 R4 Vi
D1 D2 Vn +
-
• A Diferença será máxima quando: A2 Vo
-
Vn
- Vp + VoA2
– R2 e R4 forem máximos A1
VoA1
– R1 e R3 forem mínimos Vp +
– R5 não afecta pois entra em ambos termos

-1 >1
⎛ p ⎞ ⎛ p ⎞ ⎛ p ⎞
• Sendo p a tolerância percentual das com ⎜1 ± ⎟ ≈ ⎜1 m ⎟ e ⎜ ⎟ ≈0
⎝ 100 ⎠ ⎝ 100 ⎠ ⎝ 100 ⎠
resistências:
⎛ ⎞ 8p Ap − An
⎜ 1+ p ⎟ Ap − An ≈A ⇒ 100 ≈ 8p
⎜ 100 2 ⎟ max 100 A max
Ap − An = A⎜ −
max
⎛ p ⎞
2
p ⎟
⎜ ⎜1 − ⎟ 1 + ⎟ Com resistências de tolerância de 1% podem gerar
⎜ 100 ⎟⎠ diferenças de A e A de 8%! Solução:
⎝ ⎝ 100 ⎠ p n
• Utilizar resistências de maior precisão
j
• Fazer uma das 4 resistências ajustável:
• Reduzida de 8p em série com uma ajustável de 16p
Circuito de Valor Absoluto
requerendo
d 2 resistências
i tê i emparelhadas
lh d
No semicilo positivo com Vi >0
• A saída
íd d de A1 torna-se
t negativa
ti
polarizando directamente D1 e
inversamente D2.
• Vn1 =0V pois A1 está em condução Î A2
comporta-se
t como amplificador
lifi d não-
ã
inversor relativamente a Vp2.
• Como não flui corrente em R4 Î Vp2= Vi
R3
Vo = ApVi com Ap = 1 +
R2 Para que a saída seja o absoluto de Vi
é preciso que
No semicilo negativo com Vi <0 Ap = An = A
• A saída
íd d
de A1 torna-se
t positiva
iti polarizando
l i d O que requer que
directamente D2 e inversamente D1.
R1 = R2 = R
• A saída de A1 será de modo a manter Vp1= Vn1 =0V:
e
Vn2 =(-R2 / R1) Vi e Vo =-((R2+ R3)/ R1) Vi
• A saída de A2 mantém Vp2= Vn2 R3 = (A-1)R
Vo1 =VD2(on) + Vp2= VD2(on) - (R2 / R1) Vi • O circuito só precisa de 2
resistências emparelhadas
R3 + R2
Vo = − AnVi com An = • A 3ª só serve para ajustar o ganho
R1
Circuito de Valor Absoluto

com alta
lt impedância
i dâ i ded entrada
t d
⎛ A +1 ⎞
Vi>0 Î Vo= ApVi R1 ⎜ = R⎟
⎝ A −1 ⎠
• D1=OFF e D2=ON
• A1 funciona como amplificador não
inversor
• com VoA garantindo que Vpp2= Vn2 Î
• VoA = Vp2+ VD2(on)
e Vn2 = Vi+ (Vi/ R1) R2
R2 + R3
Ap = 1 +
R1
Vi<0 Î Vo= -AnVi

• D1=ON e D2=OFF Para que Vo= A │Vi │
• A2 funciona como amplificador inversor • R2 = R
• com VoA garante que Vp1= Vn1 =Vi • R3 = AR
R3 A +1
An = • R1 = R
R2 A −1

Circuito de Valor Absoluto de Ganho Unitário
com alta
lt impedância
i dâ i de d entrada
t d
⎛ A +1 ⎞
R1 ⎜ = R⎟
⎝ A −1 ⎠
Para se ter ganho unitário Î A=1

• R2 = R
• R3 = R
• R1 = ∞
R2(=R) R3(=R)
D1
Para que Vo= A │Vi │ Vn2
• R2 = R Vn1 A2
D2
• R3 = AR A1
VoA Vp2 Vo
A +1 Vp1
• R1 = R Vi R4
A −1

Cálculo do valor RMS de uma onda AC

(i
(sinusoidal)
id l)
• Para uma onda sinusoidal rectificada o valor médio e o valor RMS estão
relacionados
l i d
V(t) O valor RMS pode ser calculado:
Vm 100% • Extraindo-se o valor absoluto
• Com uma filtragem passa-baixo
Vrms 70,7%
obtém-se o valor o valor médio =
Vavg 63,7%
63,7% do valor de pico
• Multiplicando
Multiplicando-se
se por 1,11
1 11 obtem
obtem-se
se
70,7% do valor de pico = valor RMS
t
1 11
1,11

Circuitos de Cálculo do Valor RMS
1,11

Circuitos de Cálculo do Valor RMS

1,11

Detector de Pico
•S
Saída
d do ccircuito
cu o mostra
os o ppico
co da
d tensão
e s o
anteriormente verificado

Detector de pico
• Circuito realizando o detector de pico
– CH memoriza o ppico detectado a pptravés de A1 e D2 desde q
que SW esteja
j
aberto
– O amplificador A2 isola o condensador da carga
• Impede que a carga e RF descarregue o condensador
– D1 e RF impede que A1 da saturação depois do pico ser detectado
• Facilita a recuperação quando novo pico aparece
– SW serve para fazer reset

do condensador
• Re-inicializar em zero
para memorizar novo
pico

Detector de pico
• Funcionamento do circuito
– Na chegada de novo pico
• Quando Vi>Vo
Vo1= Vi + VD2
– Fazendo com que CH se
carregue com Vi
• Devido ao alto ganho de
A1

Detector de pico
• Funcionamento do circuito
– Na ausência de picos
• Quando Vi<Vo
Vo1= Vi – VD1
⇒D2 inversamente
polarizado
⇒ CH mantém a carga
• tensão do pico anterior

Detector de pico
Perdas de Tensão no Condensador
• Fugas no condensador e absorção dieléctrica
– Todos os condensadores reais têm uma corrente de fuga
g que
q provoca
p a sua
lenta descarga
• Esta corrente de fuga é modelada através de uma resistência em paralelo com o
condensador ideal
– A absorção
b ã dieléctrica
di lé t i causa o efeito
f it “sagback”
“ b k” depois
d i de d uma mudança
d
rápida da tensão no condensador
• Modelado através de um condensador ideal em série com uma resistência:
Quando SW abre CD transfere parte da sua carga a CH

Condensadores de Polistereno e de polipropileno são conhecidos
pela suas muito baixas fugas e absorção dieléctrica
Detector de pico
• Fugas no circuito impresso
– Linhas de guarda em torno da entrada de A2 ligadas à saída de A2
• Anel envolvendo as duas entradas
• Como a saída de A2 está ao mesmo ppotencial que
q a entrada não há queda
q de
tensão entre o condensador e o anel de guarda ⇒ corrente de fuga =0
• Fugas no amplificador operacional A2

Op-amp com entradas FET
Op-amps bipolares com baixas
correntes de polarização
Correntes de polarização muito

baixas a 20ºC
correntes de polarização pouco
variando com a temperatura
Correntes de polarização duplicam

cada 10ºC
Melhor solução!!!

Detector de pico
• Fugas no díodo
– Os díodos apresentam correntes de fugas quando inversamente polarizados
• Acelera a descarga de CH
• A corrente de fuga aumenta com a temperatura
Circuito obvia este inconveniente!
•Adicionados R2 e D3
•Como Vo ≈VCH ⇒
⇒ D3 polarizado
l i d com 0 V Volts
lt
⇒ corrente de fugas =0
•Quando Vi>Vo
Vo1= vi + VD2 + VD3
Enquanto A1 não saturar

Detector de pico
• Fugas no comutador de “reset”:
– O MOSFET apresenta uma corrente de fuga sempre que a sua tensão DS
seja diferente de zero
– Para obviar este problema utilizam-se dois MOSFET em série
• Sinal de controlo negativo M1e M2 conduzem descarregando CH
• Sinal de controlo positivo M1e M2 não conduzem
R5 mantém M1 ≈ 0V ⇒ Fugas = 0
Fugas de M2 não afectam CH
Circuitos de Sample
Sample-and-Hold
and Hold
• Quando o sinal de amostrar é positivo (activo) a saída do circuito deve

acompanhar
h a entrada
t d
• Quando o sinal de amostrar é baixo Î sinal para reter Î a saída deve
mostrar a entrada memorizada no fim da amostragem
Estrutura básica de um S&H
• A tensão de entrada é memorizada num condensador

– O amplificador de saída impede que ele se descarregue ao alimentar uma
carga
– O amplificador de entrada destina-se a proporcionar baixa impedância para
a rápida carga do condensador Î minimizar o intervalo de amostragem
necessário
ái
Parâmetros de desempenho de Circuitos S&H
Perda de tensão como no detector de pico
Influência de Vi em Vo no modo hold em dB
hold step
–Salto entre a tensão amostrada e a retida
p
devido a capacidades pparasitas
ttac hold mode

tsaptempo
tempode
settling time (tempo de estabilização do modo retenção)
deaquisição
abertura
–Tempo para após a retenção V estabilizar dentro de uma banda de erro
–Tempo
p para
p V se aproximar
p (seguir)
( og ) de Vi a menos de um determinado erro
–Tempo
Tempo
ifi para
d Voo deixar de seguir Vi
especificada
Perda de tensão como no detector de pico
Influência de Vi em Vo no modo hold em dB
hold step – Salto entre a tensão amostrada e a

retida devido a capacidades parasitas
ts hold mode settling time (tempo de estabilização do modo

retenção) –– Tempo para após a retenção Vo estabilizar dentro de uma
b d dde erro especificada
banda ifi d
tap tempo de abertura – Tempo para Vo deixar de seguir Vi
tac tempo
t de
d aquisição
i i ã –– Tempo para V se aproximar
i (seguir)
( o i ) de
d V a menos de
d um determinado
d i d erro
i

Δtap incerteza da abertura
–Variação
Variação no tempo de abertura de amostragem
para amostragem


• tac tempo de aquisição
– Tempo para Vo se aproximar (seguir) de Vi a menos de um determinado erro
• tap tempo de abertura
– Tempo
T para Vo deixar
d i de
d seguir
i Vi
• Δtap incerteza da abertura
– Variação no tempo de abertura de amostragem para amostragem
• ts hold mode settling time (tempo de estabilização do modo
ç )
retenção)
– Tempo para após a retenção Vo estabilizar dentro de uma banda de erro
especificada
• hold
h ld step
– Salto entre a tensão amostrada e a retida devido a capacidades parasitas

Circuitos de Sample
p and Hold
• C carrega-se exponencialmente através de R Î pode levar muito tempo!

• Seguidor de tensão de saída impede que a carga descarregue C
• O amplificador de entrada isola C da resistência da fonte Î carga de C rápida e

independente da impedância da fonte
Circuitos de Sample and Hold em malha

f h d
fechada
• o fechar da malha faz com que a
saída seja idêntica à entrada
durante o período de amostragem
• o amplificador de saída está

montado como um integrador
• o comutador opera ao potencial
de terra diminuindo as fugas
• Circuito simplificado com um só

amplificador operacional
• Saída invertida (integrador inversor)
• Impedância de entrada e o tempo de
aquisição não críticos

Circuito de Sample-and-Hold em malha
f h d melhorado
fechada lh d
• D1 e D2 evitam que A1 se sature melhorando o tempo de reacção

qquando chega
g nova ordem de amostrar
Implementação de S&H com OpAmps
• A 5MH
5MHz ttrack-and-hold
k d h ld circuit
i it with
ith charge
h compensation
ti tot minimize
i i i the
th
hold step

Circuito S&H com amplificador integrador
• comutador SW tem terminal à terra virtual ≈ 0 Î fugas

g diminuídas

Circuito S&H com amplificador integrador

Ci it Melhorado
Circuito M lh d
Operação:
• SW3 fechado Î SW1 e SW2 abertos
• SW1 e SW2 fechados Î SW3 aberto
Optimiza:
• Decaimento da
tensão em CH
• Hold step
• feedthrough
• SW3 fechado Î Vibuffer = 0

ÎDiminui o feedthrough
ÎSW1 e SW2 com terminais
próximos de zero • C=CH na entrada +va do integrador integra a
Î fugas nos SW ≈ 0 input bias current :
• Compensa o holdstep
• Reduz o decaimento
Aplicações dos S&H
• O S&H memoriza a variável seleccionada pelo multiplexador, mantendo uma

entrada estável na entrada do ADC
– Conversão sem erros (Flash, Aprox. Sucessivas)

• vários S&H permitem que um só DAC seja utilizado para produzir

várias saídas actualizadas sequencialmente

• S&H utilizado para evitar que glitches produzidos por um DAC apareçam na
saída.
– Amostragem feita depois da saída do DAC estar estável
• S&H utilizado para implementar um detector de pico

– Sempre que Vi maior que es o comparador passa para o modo amostrar
permitindo que nova tensão mais elevada seja memorizada
– Quando Vi menor que es on comparador coloca o S&H em hold retendo o
máximo
á i encontrado
t d até
té aíí
Frequências de Amostragem
• Frequências de amostragem
muito baixas ditadas por
tempos de conversão
longos
g ppodem fazer com
que se perca informação
sobre variações mais
rápidas do sinal

Frequências de Amostragem
• A frequência de amostragem deve
ser pelo menos duas superior à
frequência mais elevada do sinal a
converter
Mesma saída para amostragens de

sinais de frequências múltiplas Î
perde-se informação do sinal mais
rápido
Carlos Couto, 2007/2008

Circuitos com Amp. Operacionais. 44
Universidade do Minho Instrumentação e Sensores
S&H disponíveis no mercado

Bibliografia
• Sergio Franco, Design with Operational Amplifiers and Analog
I t
Integrated Ci it 1985,
t d Circuits, 1985 M
McGraw-Hill
G Hill
• Analog-Digital Conversion Handbook, by the engineering staff of
Analogg Devices Inc.

Circuitos não-lineares com
amplificadores operacionais

Outubro 2008
1. Considere o circuito rectificador de onda completa de precisão da

figura
a) Se Vi for uma tensão sinusoidal de 5 Vpp, dimensione o circuito para

obter a saída uma tensão também com 5 Vpp.
b) Proponha uma modificação no circuito para quando a entrada for
uma onda triangular de 10 Vpp, centrada em 0 V , a sua saída
apresente uma onda triangular com 10 Vpp, centrada em 0V e com o
dobro da frequência.
c) Como seria a saída do circuito da alínea a) se R3 aumentasse 1%.

Outubro 2008
a) Se Vi for uma tensão sinusoidal de 5 Vpp, dimensione o circuito para obter
a saída uma tensão também com 5 Vpp.
Se Vi < 0, D1 conduz e
D2 não conduz.
Vo1 = 0 V
R5
Vo = -Vi
R4
Para a saída ser de 5 V
quando a entrada for
de – 2,5 V, fazendo
R4 = 10 kΩ, R5 = 20 kΩ.
Se Vi > 0, D1 não conduz e D2 conduz.
Para Vo = 5 V quando Vi = 2,5 V , R5/R3 = 4, logo R3 = 5 kΩ.

Outubro 2008
b) Proponha uma modificação no circuito para quando a entrada for

uma onda
d ttriangular
i l d de 10 Vpp, centrada
t d em 0 V , a sua saída
íd
apresente uma onda triangular com 10 Vpp, centrada em 0V e com o
dobro da frequência.
– Com a solução da alínea anterior, se Vi variar de 5 V a -5 V ,
Vo varia de 0 V a 10 V com o dobro da frequência.
– O que é necessário fazer agora é baixar o nível DC para 0 V .
• Para isso soma-se uma tensão contínua na entrada do segundo
amplificador operacional para que a saída desça 5 V, supondo
que o circuito
i it é alimentado
li t d a ±15V
R=60kΩ
+15V

Outubro 2008
c) Como seria a saída do circuito da alínea a) se R3
aumentasse 1%.
R5 = 20kΩ
R4 = 10kΩ
R3 = 5kΩ + 1%

Outubro 2008
2. Considere a montagem da figura que é usada como detector de

pico para uma onda de entrada.
a)) Periodicamente é necessário
á ffazer reset ao circuito. Que
Q solução
propõe?
b) Sabendo que a tensão máxima de queda na saída (Voltage Drop) é
de 1µV/µS e que a corrente total de fuga (Ilk) é de 1 nA, calcule o
valor mínimo do condensador CH. Despreze as limitações dos
amplificadores operacionais.
c) De que factores depende a corrente de fuga total?
d) D
Desprezandod a correntet d
de ffuga e sabendo
b d que a saída íd d
do 1º
amplificador operacional pode aparecer no máximo um sinal
sinusoidal de 10 V (sem distorção), se o Full Power Bandwidth for de
8 kHz, calcule a variação máxima da tensão do condensador por
unidade de tempo.
e) Calcule o valor máximo de CH, se os AmpOps forem 741 com uma
corrente máxima de saída de 25 mA e slew-rate de 0,5 V/µS

Outubro 2008
a) Periodicamente é necessário fazer reset ao circuito. Que
solução
l ã propõe?
õ ?
Para que seja feito um reset

periódico é necessário ligar um
switch em paralelo com o
condensador

Outubro 2008
b) Sabendo que a tensão máxima de queda na saída (Voltage Drop) é de

1µV/µS e que a corrente total de fuga (Ilk) é de 1 nA
nA, calcule o valor
mínimo do condensador CH. Despreze as limitações dos amplificadores
operacionais.

Outubro 2008
c)De que factores depende a corrente de fuga total?
• Corrente de entrada do 2º amplificador operacional.
• Corrente de fuga no díodo D2 quando esta ao corte.
• Corrente de fuga do condensador.
• Corrente de fuga do switch.
• Corrente de fuga pelas capacidades parasitas das
linhas do circuito impresso ou integrado.

Outubro 2008
d) Desprezando a corrente de fuga e sabendo que a saída do 1º

amplificador
lifi d operacional
i l pode
d aparecer no máximo
á i um sinal
i l
sinusoidal de 10 V (sem distorção), se o Full Power Bandwidth for
de 8 kHz, calcule a variação máxima da tensão do condensador
por unidade de tempo.
Esta é a variação máxima de tensão no condensador por unidade de

tempo.

Outubro 2008
e) Calcule o valor máximo de CH, se os AmpOps forem 741 com
uma corrente
t máxima
á i d
de saída
íd dde 25 mAA e slew-rate
l t de
d 0
0,5
5 V/
V/µS
S

Outubro 2008
3. Dado o circuito junto

j
a) Considere que usamos um JFET na construção do

Switch driver (Isto significa que há carga
transportada através da junção gate-drain). Qual o
valor do “Hold step” para VCH= 5V sabendo que Cgd
varia na ordem dos pico Farads e CH=1nF.
b)) Calcule o “Feedthrough g Rejection
j Ratio” sabendo
que para uma variação da entrada no modo “Hold”
de 10V, a saída varia de 1mV.
c) Qual o valor da capacidade “drain-source”?
drain source ?
Outubro 2008
a)) Considere q que usamos um JFET na construçãoç do Switch driver ((Isto
significa que há carga transportada através da junção gate-drain). Qual o
valor do “Hold step” para VCH= 5V sabendo que Cgd varia na ordem dos
pico Farads e CH=1nF.
• Vamos considerar que o JFET esta a conduzir e que a sua “gate” esta a 0V.
• A tensão no condensador entre a “gate” e o “drain” é igual a Vo.
• Quando comutamos a gate fica ligada a –VVcc, logo a variação de carga em Cgd
é de:
• Isto causa uma variação na tensão de saída tal que

Outubro 2008
b) Calcule o “Feedthrough Rejection Ratio” sabendo que

para uma variação da entrada no modo “Hold” de 10V,
a saída varia de 1mV
1mV.

Outubro 2008
c) Qual o valor da capacidade “drain-source”?

Outubro 2008
4. Numa p placa de aquisição

q ç de dados montou-se
o circuito da figura
a)Explique
) p q o funcionamento do circuito e identifique-o.
q
b)Porquê o uso de MosFets nesta montagem?

Outubro 2008
a) Explique o funcionamento do circuito e identifique-o.
Trata-se de um circuito “sampe and hold”:

• Com Vctrl = +Vcc conduzem M1 e M3 logo Vo = Vi e o
condensador fica carregado com Vo.
• Com Vctrl = 0V conduz M2 logo Vo vai ser igual à
tensão retida anteriormente no condensador
condensador.
Outubro 2008
b) Porquê o uso de MosFets nesta montagem?
Os MosFet
O M F t são ã a base
b dos
d circuitos
i it didigitais
it i VLSI llogo são
ã
particularmente atractivos em soluções que combinam
electrónica analógica e digital no mesmo chip
chip.

Outubro 2008
5. Na figura temos um circuito muito usado em electrónica:
a) Explique o funcionamento do circuito e identifique
identifique-o.
o
b) Quais devem ser as características do condensador e do OPAMP
para termos bons resultados? Porquê o uso de MosFets?
c) Desenhe uma forma de onda possível para o sinal Vcntrl. Como é
que o implementava?

Outubro 2008
a) Explique o funcionamento do circuito e identifique-o.
A figura representa um “sample and hold”:

R
• Quando
Q d llogo Vo = 2 Vi
d Vcntl = Vcc M conduz
R1
• Como o condensador está ligado entre Vo e a terra virtual
fica carregado com a tensão Vo.
• Quando Vcntl = 0V M não conduz logo a tensão Vo vai ser
igual
g à anteriormente retida no condensador.
Outubro 2008
b) Quais devem ser as características do condensador e do
OPAMP para termos bons resultados? Porquê o uso de
MosFets?
• O condensador deve apresentar corrente de fuga baixa assim como

a corrente de bias do AmpOp que também deve ser baixa.
• Em montagens em que o MosFet fica a flutuar a diferença de
potencial drain-source provoca fugas do condensador. Ligado à
uma terra virtual este forma um excelente “switch”
switch .
• No entanto no estado ON a sua condutividade varia com Vi (uma
vez que Vgs também varia com Vi), podendo mesmo ir ao estado
OFF se Vi for ssuficientemente
OFF, ficientemente bai
baixa.
a
Outubro 2008
c) Desenhe uma forma de onda possível para o sinal Vcntrl. Como é

que o implementava?
forma de onda de
controlo
• “switch” implementado com

um par complementar de
MosFets
• Obvia o problema da
condutividade
d ti id d ddo ““switch”
it h”
variar com Vi como referido
em b)

Outubro 2008
Operacionais
A lifi d de
d Corrente,
C t
AmpOps
Limitações dos

Limitações dos Amplificadores Operacionais
• O AmpOp real tem diversas limitações:
– O ganho apenas é muito elevado nas frequências muito baixas,
decrescendo depois com a frequência
– Correntes de polarização das entradas (Input Bias Current)
– Diferenças entre as correntes de polarização das correntes de entrada
(Input Offset Current)
– Diferenças nas tensões de entrada (Input Offset Voltage)
– Rejeição do modo comum
– Rejeição
R j i ã das
d flutuações
fl t õ dasd fontes
f t de d alimentação
li t ã
– Ruídos internos
• Metodologia: Proceder como se o AmpOp fosse ideal e
depois estimar o efeito de cada uma das limitações

Diagrama Simplificado do AmpOp 741

• Andar de entrada (Q1 – Q6)
• S
Saída
íd proporcional
i l à dif
diferença
entre as entradas
• Andar intermédio (Q16, Q17)
• Proporcionar
P i ganho
h
• Andar de saída (Q14, Q17)
• Proporcionar corrente de saída

Input Bias and Offset Currents
Modelo do AmpOp levando em

conta as correntes de entrada
I p + In
IB ≅ I OS ≅ I p − I n
2
Corrente de polarização Diferença entre as Correntes
de polarização
Versões comerciais do 741
Diagrama simplificado da entrada do 741

Erros causados por IB e IOS

num circuito
i it com realimentação
li t ã resistiva
i ti
Vp = −Rp I p
Aplicando a lei de Kirchoff
das correntes no nó inversor
0 − Vp Eo − Vn
+ = In
R1 R2
fazendo Vn = V p vem
⎛ R ⎞
[
Eo = ⎜⎜1 + 2 ⎟⎟ (R1 // R2 )I n − R p I p ] Saída do circuito na
ausência de qualquer
⎝ R1 ⎠ sinal de entrada = Erro

num circuito
i it com realimentação
li t ã resistiva
i ti
⎛ R ⎞
[
Eo = ⎜⎜1 + 2 ⎟⎟ (R1 // R2 )I n − R p I p ]
⎝ R1 ⎠
Saída do circuito na
ausência de qualquer
sinal de entrada = Erro
Pelo princípio da sobreposição
⎛ R ⎞
- configuração não - inversora Vo = ⎜⎜1 + 2 ⎟⎟Vi + Eo
⎝ R1 ⎠ Erro que pode não
⎛ R ⎞ ser aceitável!
- configuração inversora Vo = ⎜⎜ − 2 ⎟⎟Vi + Eo
⎝ R1 ⎠
fazendo R p = R1 //R2
⎛ R ⎞ Reduz o erro pois IOS é uma
Eo = ⎜⎜1 + 2 ⎟⎟[− (R1 // R2 )I OS ] ordem de grandeza inferior a IB
⎝ R1 ⎠

num circuito
i it integrador
i t d
Vp = −Rp I p
Aplicando a lei de Kirchoff
das correntes no nó inversor
0 − Vn
+ IC = I n assumindo Vn = V p
R
Rp 1 t
IC = I n − I p como VC (t ) = ∫ I C (t )dt
R C 0
1 t⎡ Rp ⎤ Na ausência de sinal a saída varia
Eo (t ) = I p ⎥dt + Eo (0)
C ∫0 ⎣
I
⎢ n − no tempo podendo conduzir à
R ⎦ saturação do AmpOp ao fim de
algum tempo
fazendo R p = R
Reduz o erro pois IOS é uma
1 t
Eo (t ) = ∫ (− I OS )dt + Eo (0 ) ordem de grandeza inferior a IB
C 0
Medidas para reduzir os
E
Erros causados
d por IB e IOS
• Fazer Rp= à impedância resistiva vista pela entrada (-)
• Reduzir todas as resistências por um factor de 10
– O ganho não será afectado mas Eo virá reduzido de 10 vezes
– Mas aumenta a dissipação de potência no circuito
• Escolher AmpOp com IB e IOS menores

Exemplo
• Considerando R1=22k Ω, R2=2,2MΩ, IB=80nA e IOS=20nA
a) Calcular Eo para Rp=0
⎛ R ⎞
com R p = 0 Eo = ⎜⎜1 + 2 ⎟⎟(R1 // R2 )I n ≅ 175mV
⎝ R1 ⎠
b) Repetir com Rp= R1// R2
com R p = 22k // 2,2 M ≅ 22k

⎛ R ⎞
Eo = ⎜⎜1 + 2 ⎟⎟(R1 // R2 )I OS ≅ 101× 22 ×103 × ± 20 ×10 −9 = ±44mV ( )
⎝ R1 ⎠

Exemplo
• Considerando R1=22k Ω, R2=2,2MΩ, IB=80nA e IOS=20nA
c) Repetir b) com as resistências reduzidas de 10 vezes
com R p = 2,2k // 220k ≅ 2,2k
⎛ R ⎞
Eo = ⎜⎜1 + 2 ⎟⎟(R1 // R2 )I OS ≅ 101× 2,2 ×103 × ± 20 × 10 −9 = ±4,4mV ( )
⎝ R1 ⎠
d) Repetir c) com um AmpOp de IOS=3nA
com R p = 2,2k // 220k ≅ 2,2k

⎛ R ⎞
Eo = ⎜⎜1 + 2 ⎟⎟(R1 // R2 )I OS ≅ 101× 2,2 × 103 × ± 3 ×10 −9 = ±0,7 mV( )
⎝ R1 ⎠

AmpOps de Baixa Corrente de Polarização

• Utilizando transístores superbeta
– LM308, LM312
• National Semiconductor
• IB=1,5nA IOS=0,2nA
– OP-08
• Precision Monolithics
• IB=1nA IOS=0,08nA

• Utilizando transístores superbeta
em Darlington
D li t
– LM11
• IB= 25pA (typ) 50pA (max)
• IOS= 0,5pA (typ) 10pA (max)


• Cancelamento da corrente de
polarização
l i ã
– OP-07
• Precision Monolithics
• IB=1nA IOS=0,4nA
– LT1008
• Linear Technology
gy
• IB=30pA IOS=30pA

• AmpOps com JFET nas entradas
sendo
d o resto
t do
d circuito
i it bipolar
bi l
(BiFET)
– LF355/6/7
• IB=30pA IOS=3pA
– TL070/080
• Texas Instruments
• IB=30pA IOS=5pA
– AD549
• Analog Devices
• IB=100fA


• AmpOps com MOSFET nas
entradas
t d sendo d o resto
t do
d
circuito bipolar (BiMOS)
– CA3130
• RCA
• IB=2pA IOS=0,1pA
– CA3140
• RCA

• AmpOps realizados com
MOSFET (CMOS)
– ICL761X/2X/3X/4X MAXMOS
• Intersil
– TLC271/2/4/7 LinCMOS
• Texas Instruments
• IB=1pA IOS=1pA

Comparação
Os AmpOps com
Fets os Mosfets nas
entradas
t d apresentamt
baixas correntes a
baixas temperaturas,
no entanto elas
variam
logaritmicamente
com a temperatura

Protecção das Entradas
• É preciso evitar as correntes parasitas através do PCB
(Placa de Circuito Impresso)
Montagem inversora
• A
Anell d
de guarda
d em
ambos lados do PCB
• Deve estar à mesma
tensão qque Vn e Vp
CF é introduzido para compensar a

capacidade parasita do anel de guarda Montagem não
não-inversora
inversora
Input g - VOS
p Offset Voltage
• A comutação da saída do AmpOp dá-se quando a entrada
passa por 0V
• Num AmpOp real essa passagem verifica-se num valor
diferente de 0V
VOS tensão que colocada em série com uma das entradas do

AmpOp leva a saída a 0V
• 741C Î VOS = 2mV (typ) VOS = 6mV (max)
• 741E Î VOS = 0,8mV (typ) VOS = 3mV (max)
• B
Bons valores
l VOS da
d ordem
d d
das d
dezenas d
de µV
V
Erros causados por VOS
considerando
id d IB = IOS = 0
• Montagem com realimentação negativa
⎛ R ⎞
E o = ⎜⎜ 1 + 2 ⎟⎟V OS
⎝ R1 ⎠
com R 1 = R 2 e com o AmpOp 741C
⎛ R ⎞
E o = ⎜⎜ 1 + 2 ⎟⎟V OS ≅ (1 + 1 )(± 2 mV ) = ± 4 , 4 mV ( typ )
⎝ R1 ⎠
≅ (1 + 1 )(± 6 mV ) = ± 12 mV (max)
com u m ganho de 1000 e com o AmpOp 741C

⎛ R ⎞
E o = ⎜⎜ 1 + 2 ⎟⎟V OS ≅ (1 + 1000 )(± 2 mV ) = ± 2V ( typ )
⎝ R1 ⎠
≅ (1 + 1000 )(± 6 mV ) = ± 6V (max)!
Esta montagem pode ser utilizada para medir VOS
Erros causados por VOS

considerando
id d IB = IOS = 0
• Montagem integradora
vn V
v n = V OS ⇒ IR = = OS
R R
com I C = I R e com o AmpOp 741C

1
E o (t ) = V OS dt + E o (0 )
t
RC ∫ 0
Leva à saturação da saída mais ou

menos rapidamente!

Variação de VOS com a Temperatura
• Como VOS resulta da diferença entre os VBE dos dois
transístores de entrada,
entrada vai variar com a Temperatura tal
como os VBE
Δ V OS
V OS (T ) ≅ V OS (25º C ) + (T − 25 º C )
ΔT
VOS à temperatura Coeficiente de
ambiente temperatura médio
741C TL070/090
6µV/ºC (typ) 30µV/ºC (max) 10µV/ºC (typ)
LF355/6/7 OP-07
5µV/ºC
5µV/ C (typ) VOS=10µV e coef temp 0,2µV/
0 2µV/ºC
C
para 741C com V OS (25 ºC ) = 1 mV e coef de temp 6 μV/ ° C

a 70 ° C V OS (70 ° C ) = 1 mV + 6 μV (70 ° C − 25 ºC
C ) = 1, 27 mV
Power Suply Rejection Ratio (PSRR)

( ã de
(razão d rejeição
j i ã da
d fonte
f de
d alimentação)
li ã )
• Define a sensibilidade da saída a variações da tensão de
alimentação do AmpOp
Δ V OS expresso em µV/V
PSRR ≅
Δ V alimentaçã o ou em dB
• O PSRR degrada-se com a frequência ≈ 20dB/dec a partir

de umas dezenas de Hz
Para o 741C
• 30µV/V (typ) = 90,5 dB (typ)
• 150µV/V (max) = 76,5 dB (max)
Passagem da alimentação de ±12V para ±15V
Δ V OS = 30 μ V × (15V - 12V )= 0 ,09 mV(typ)

= 0 ,45 mV( max )

Power Suply Rejection Ratio (PSRR)
( ã de
j i ã da
d fonte
f de
d alimentação)
li ã )
• Fontes não ou mal reguladas (Î variações na alimentação)
• exemplo
Alimentação c/ ripple de 0,1V
pico a pico a 100Hz
pico-a-pico
Para o 741C
• 30µV/V (typ) = 90,5 dB (typ)
• 150µV/V
150 V/V (max)
( ) = 76,5
76 5 dB (max)
( )
Δ V OS = 30 μ V × (0,1
0 1 ) = 3 μ V pk − pk (typ)
= 15 μ V pk − pk ( max )
Como o ganho é de ≈ 1000 ≈ 1+R2/R1
Δ E OS = 3 μ V × 1000 = 3 mV (typ)
= 15 μ V × 1000 = 15 mV ( max )
Common Mode Rejection Ratio (CMRR)

( ã de
j i ã do
d modo
d comum))
• Define a sensibilidade da saída à tensão comum nas duas
entradas do do AmpOp
Δ V OS expresso em µV/V
C MRR ≅
Δ V cm ou em dB
• O CMRR degrada-se com a frequência ≈ 20dB/dec a partir

de umas dezenas de Hz

(razão de rejeição do modo comum)
• Exemplo
– Um 741C é configurado
g ppara amplificador
p diferencial de ganho
g 10:
Vo = 10 (v2-v1)
a) Assumindo resistências perfeitamente emparelhadas qual a variação da
saída quando se variam as entradas (ambas) entre 0 e 10V
- 90
CMRR = 90 dB = 10 20
= 31 ,6 μV/V
Vo R2 ⎛ 10 ⎞
Δ V cm = Δ Vi = ⎜ ⎟ × 10 = 9 ,1V
R1 + R 2 ⎝ 11 ⎠
Δ V OS = 31 , 6 × 9 ,1 = 287 μ V
⎛ R ⎞
Δ E o = ⎜⎜ 1 + 2 ⎟⎟ × Δ V OS = 11 × Δ V OS = 11 × 287 μ V = 3 ,16 mV
⎝ R1 ⎠

• Exemplo
– Um 741C é configurado para amplificador diferencial de ganho 10:
Vo = 10 ((v2-v1)
b) Repetir supondo as entradas curto-circuitadas e comutadas por um
sinal de 10Vpp a 10kHz
- 57
CMRR ≅ 57 dB = 10 20
= 1, 41 mV/V
Δ V OS = 1, 41 × 9 ,1 = 12 ,8 mV
⎛ R ⎞
Δ E o = ⎜⎜ 1 + 2 ⎟⎟ × Δ V OS = 11 × Δ V OS = 11 × 12 ,8 mV = 0 ,141 V
⎝ R1 ⎠
Resultado muito pior do que em DC!!
• Método para optimizar o CMRR de um Amplificador de
Instrumentação Compensação
p ç AC
Compensação DC
1. Ajustar R2 para um ganho diferencial de 1000

2. Ajustar R10 para saída mínima qdo vcm é variado entre ±10V
3. Com as entradas juntas e comandadas for um sinal de 10kHz e 20Vpp
ajusta-se R7 para saída mínima

• Exemplo
– Considere um amplificador diferencial baseado no 741C.
– Determine
D t i a variação
i ã dad saída
íd quandod as entradas
t d variam
i entre
t 0e
10V com uma frequência inferior a 10Hz para ganhos de 1, 10 e 100
- 90
CMRR = 90 dB = 10 20 = 31 ,6 μV/V
R2
Δ V cm = Δ Vi
R1 + R 2
Δ V OS = Δ V cm × CMRR
⎛ R ⎞
Δ E o = ⎜⎜ 1 + 2 ⎟⎟ × Δ V OS
⎝ R1 ⎠
R2
ganho 1 ⇒ =1 Δ E o = 1 × 10 V × 31 , 6 μ V = 316 μ V
R1
R2
ganho 10 ⇒ = 10 Δ E o = 10 × 10 V × 31 , 6 μ V = 3 ,16 mV
R1
R2
ganho 100 ⇒
g = 100 Δ E o = 100 × 10 V × 31 , 6 μ V = 31 , 6 mV
R1
Efeito do CMRR na montagem diferencial
• Agrava-se com as altas frequências devido à degradação do
CMRR com a frequência
• Agrava-se com o Ganho da montagem diferencial
– Maior ganho Î maior saída devida ao CMRR do AmpOp
• Conclusão:
Co c us o:
O andar diferencial tem melhor comportamento face ao
CMRR do AmpOp p pq quando implementa
p gganhos baixos
• Regra:
Andares diferenciais deverão ter ganhos
próximos do unitário
AmpOps de Baixa Input Offset Voltage
Técnica Common Centroid utilizada nos

Lin CMOS da Texas Instrument
• VOS = 2mV (max)
• ΔVOS/T = 0,7µV/
0 7µV/ºC
C (typ)
AmpOps de Baixa Input Offset Voltage
O ajuste é feito:
• Através de Zener Zapping curto-
circuitando resistências
• Através Fusible Link abrindo
circuitos
Técnica Common Centroid + Ajuste

Aj ste no silício
utilizado no OP-27A/E
• VOS = 10µV (typ) 25µV (max)
• ΔVOS/T = 0,2µV/ºC
0 2µV/ºC (typ) 0
0,6µV/ºC
6µV/ºC (max)
OP-27 utilizando a Técnica Common Centroid

+ Ajuste
Aj t no silício
ilí i

Chopper-Stabilized OpAmp
(Estabilização por Tracejamento)
• CEXTA – sample-hold memoriza a tensão de anulamento da saída

• CEXTB – memoriza o sinal enquanto CEXTA é actualizado
• CEXTA e CEXTB são normalmente externos de boa qualidade
• Frequência de tracejamento ≈ 330Hz
LTC1052 da Linear Technology HA 2904/05 da Harris
• VOS = 5µV PSRR=CMRR=120dB (min) ICL7650/52 da Intersil
• ΔVOS/ΔT=
/ΔT 0,5µV/ºC
0 5 V/ºC ((max)) IB = 30 pA
A (max
( MAX 420/1/2/3/4 da
d Maxim
M i
Compensação dos Erros de Offset

IOS e VOS conjuntamente
j t t
• Feito com Ajuste interno
– Os fabricantes colocam acessíveis ao
utilizador pontos internos do circuito que
permitem o anulamento dos erros de offset
– Para o 741 a gama de ajuste é de ±15mV
⎛ R ⎞
Eo = ⎜⎜1 + 2 ⎟⎟[VOS − (R1 // R2 )I OS ]
⎝ R1 ⎠
1 t
Eo (t ) = (VOS − RI OS )dt + Eo (0)
RC ∫0

j t t
• Exemplo de Ajuste Interno
– Pretende-se utilizar um 741C com ajuste de offset interno para
implementar um amplificador de ganho -10. Especifique os
componentes que maximizem a impedância de entrada
• Pretendemos que R2 =10 x R1 e que R1 seja tão elevado quanto possível
• Por outro lado a compensação interna de offset obriga que
[VOS max − (R1 // R2 )I OS max ] ≤ 15mV

como
VOS max = 6mV R1 // R2 ≤ [(15 − 6 )mV
V ] (200nA
A) = 45kΩ
I OS max = 200nA
1 1 1
+ = implica que R1 ≤ 49,5kΩ
R1 (10 × R1 ) 45
R1 = 47kΩ Î R2 = 470kΩ Î Rp = 43kΩ


j t t
• Feito com Ajuste interno
Basta ajustar-se apenas um dos AmpOps

j t t
• Feito com Ajuste Externo


j t t
• Feito com Ajuste Externo

Resposta em Frequência
• O Ganho dos AmpOps não é independente da
frequência:
–Mantém com valor muito elevado até umas dezenas ou
poucas centenas de Hz
–A partir dessa frequência o ganho começa a cair:
• 20 dB/dec constant Gain-Bandwidth Product (GBP)
–Caso do 741 e outros ditos compensados em frequência
–741 tem GBP=1Mhz
»1kHz Î ganho = 103
»100 Hz Î ganho = 104
–Valores
Valores GBP comuns – 500 kHz a 10MHz
»1MHz o mais frequente
• A perda de ganho pode ser mais acentuada: 40 dB/dec, 60 dB/dec
–Caso dos AmpOps ditos não-compensados em frequência
Resposta em Frequência de AmpOp

compensadod em Frequência
F ê i
ao Ganho DC em malha aberta

a( jf ) =
⎛ f ⎞ Frequência de -3 dB
1 + j ⎜⎜ ⎟⎟
⎝ fa ⎠
f t = ao × f a
Frequência de
ganho
ga ouunitário
á oe em
malha aberta

Efeito no Amplificador Não
Não-Inversor
Inversor
• Definindo a como o ganho do
amplificador o ganho da montagem
não-inversora pode ser escrito como:
⎛ R1 ⎞
Vo = a⎜⎜Vi − Vo ⎟⎟
⎝ R1 + R2 ⎠
R1
definindo b = como a fracção da saída que subtrai a Vi
R1 + R2
aVi
Vo = Pondo ab em evidência no
1 + ab
b d
denominador
i d
Onde A é o a
V aVi a 1 1 1
A= o = = = expressão do ganho
Vi 1 + ab ab 1 + 1 b 1 + 1 g
da montagem
ab ab
Expressão que usamos
V 1 R
Com ab >>1 A = o ≅ = 1+ 2 para a montagem não
Vi b R1 inversora supondo a = ∞
Efeito no Amplificador Não

Não-Inversor
Inversor
Como no AmpOp real o Vo 1 1 ao
A= = a por a( jf ) =
ganho
h varia
i com a
Vi b 1+ 1 ⎛ f ⎞
1 + j ⎜⎜ ⎟⎟
frequência substitui-se em
ab ⎝ fa ⎠
Ao
vem A( jf ) =
⎛ f ⎞
1 + j ⎜⎜ ⎟⎟
⎝ fA ⎠
1 1 R1
com Ao = f A = f a (1 + aob ) b=
b 1+ 1 R1 + R2
ao b

Efeito no Amplificador Inversor
• Definindo a como o ganho do
amplificador o ganho da montagem
inversora pode ser escrito como:
⎛ R1 ⎞
Vo = − a⎜⎜Vi + (Vo − Vi )⎟⎟
⎝ R1 + R2 ⎠
R1
definindo b =
R1 + R2
Vo =
(ab − a )Vi Pondo ab em evidencia no
1 + ab d
denominador
i d
Onde A é o a
V ⎛ 1⎞ 1
A = o = ⎜1 − ⎟ expressão do ganho
Vi ⎝ b ⎠ 1+ 1 g
da montagem
1+
ab Expressão que usamos
Vo 1 R + R1 R
Com ab >>1 A = ≅ 1− = 1− 2 =- 2 para a montagem inversora
Vi b R1 R1 supondo a = ∞
Efeito no Amplificador Inversor

Como no AmpOp real o Vo ⎛ 1 ⎞ 1 ao
A= = ⎜1 − ⎟ a por a( jf ) =
ganho
h varia
i com a ⎛ f ⎞
frequência substitui-se em
Vi ⎝ b ⎠ 1 + 1 1 + j ⎜⎜ ⎟⎟
ab ⎝ fa ⎠
Ao
vem A( jf ) =
⎛ f ⎞
1 + j ⎜⎜ ⎟⎟
⎝ fA ⎠
R2 ft R1
com Ao = − f A = bf t = (1 + aob ) b=
R1 R2 R1 + R2
1+
R1
A diferença das curvas dos ganhos das

montagens inversora e não-inversora é maior
para ganhos baixos
R2
GBPinv = GBPnoninv
R1 + R2
Aumento do GBP colocando montagens em
cascata
t
Ganho de 1000
implementado com 1
andar não-inversor teria
fA= 1kHz.
Com 2 andares não
não-
inversores de 30dB dá
um fA= 31,6kHz

Limitações do Slew Rate

• Slew Rate = taxa máxima de variação da saída
⎛ dV (t ) ⎞ Para o 741C SR = 00,5
5 V/µs
SR ≅ ⎜ o ⎟ Para o 741E SR = 0,7 V/µs
⎝ dt ⎠ max O BiFet LF356A tem SR = 12 V/µs
É expresso em V/µs

Full-Power Bandwidth
• Largura de banda a plena potência
dVo (t ) dVo (t )
Vo (t ) = Vom sin(
i ( 2πft ) = 2πf × Vom cos((2πft
f) = 2πf × Vom
dt dt max
2πfVom ≤ SR
Para evitar distorções SR
fVom ≤
2π
Para o 741C ft = 1 MHZ e SR = 0,5V/µseg

0 5V/µseg
SR (0,5V / μseg ) Î A 1MHz acima de 80mV haverá
Vom = = ≅ 80mV
2πf t 2π × 1MHz distorção.
SR (0,5V / μs )
FPB = Para o Vom (max) = 10V ⇒ FPB = = 8kHz
2πVom (max) 741C 2π × 10V
Settling Time
• Tempo de estabilização
– SR elevado não implica necessariamente
ts pequenos
– Pode rapidamente atingir 0,1%
0 1% e levar
muito tempo a atingir 0,01%

Impedâncias de entrada e de saída

Zi para a montagem Não

Não-inversora
inversora

Zn para a montagem Inversora

Zo para a montagem com realimentação

resistiva
i ti

Comportamento da Terra Virtual com a frequência

Limites de Operação





Limitações dos Amplificadores
Operacionais
p reais

Dezembro 2007
1 Considere a figura
1.Considere
Montagem com a entrada à

terra com o objectivo de
medir o efeito de Ib.
a) Assumindo Vos (Input Offset Voltage ) igual a zero, determine a

tensão de saída devido à corrente de polarização de entrada.
Ibp
b = Ibn
b = 100nA.
100nA
b) Como é que o efeito da corrente de polarização pode ser eliminado?
c) Usando os resultados de (b) calcule Vo, assumindo que Ios (Input
Offset Current ) é igual a 20nA.
d) Considerando agora Ios = 0, determine Vo quando Vos = 5mV .

Dezembro 2007
a)) Assumindo Vos ((Input g ) igual
p Offset Voltage g a zero,, determine a
tensão de saída devido à corrente de polarização de entrada.
Ibp = Ibn = 100nA.
b) Como é que o efeito da corrente de polarização pode ser

eliminado?
li i d ?

Dezembro 2007
c) Usando os resultados de (b) calcule Vo, assumindo que Ios (Input Offset
Current ) é igual a 20nA.
⎛ R ⎞
Vo = ⎜⎜1 + 2 ⎟⎟(− R2 // R1 ∗ I os ) = (1 + 10)(−91k ∗ 20nA) =
⎝ R1 ⎠
Vo = 20,02mV

Dezembro 2007
Das aulas teóricas ….

Dezembro 2007

Dezembro 2007
d)) Considerando agora
g Ios = 0,, determine Vo q
quando
Vos = 5mV
⎛ R2 ⎞
Vo = ⎜⎜1 + ⎟⎟ ∗ Vos = (1 + 10 )5mV = 55mV
⎝ R1 ⎠

Dezembro 2007
2 Considere o amplificador
p operacional
p 741C,,
numa montagem inversora com ganho de 10.
Dimensione R1, R2 e Rp p
para q
que seja
j
assegurado um erro de saída (Eo) de 10mV.
Montagem inversora com

resistência de dummy
Dezembro 2007
Mas como R2 = 10R1 e Rp = R1//R2 = 0,90909R1, substituindo
vem que R1 = 6,25
6 25 kΩ
kΩ, R2 = 62,5
62 5 kΩ e Rp = 5,68
5 68 kΩ
Dezembro 2007
3 Um amplificador operacional quando é

3-
polarizado como mostra a figura (a) apresenta um
Eo de 00,5V
5V , devido a Vos. Se se realizar com o
mesmo dispositivo, a montagem da figura (b),
quanto tempo demora o amplificador operacional
a saturar? Considere o condensador inicialmente
descarregado e Vsat =±13 V
(a) Montagem inversora. (b) Montagem integradora.

Dezembro 2007
Dezembro 2007
4 Considere um amplificador operacional 741C

4- 741C.
Dimensione os valores da resistência e do
condensador para a configuração integradora
de modo a maximizar a impedância de entrada
com uma constante de tempo de 1 ms.
ms
• Erro de Offset máximo

pretendido = 15mV
• Vos = 6mV
• Ios = 200 nA
Montagem integradora com

resistência
i tê i d de dummy.
d
Dezembro 2007
Dezembro 2007
5- Para a montagem
g da figura
g calcule Vo
devido ao ganho de modo comum,
sabendo que o CMRR do amplificador
operacional é de 90 dB.
Amplificador diferencial com as entradas curto-circuitadas

para que sejaj possível
í l medir
di o CMRR
CMRR.
Dezembro 2007
Dezembro 2007
6 Projecte um amplificador de áudio com

6-
um ganho de 60dB e largura de banda
maior do que 20kHz, com amplificadores
p
operacionais 741. Trace o g
gráfico da
resposta em frequência do circuito final.
– A ft do 741 é 1 MHz. Por outro lado 60 dB
corresponde a um ganho em tensão de 1000 (20
log(1000) = 60 dB).
– Com apenas um andar amplificador:
não é suficiente.

Dezembro 2007
• Com dois andares amplificadores
p iguais:
g
BW já é suficiente!!
• O diagrama esquemático do circuito é
Amplificador de áudio com ganho de 60 dB

Dezembro 2007
• gráfico da resposta em frequência é:
Resposta em frequência do amplificador de áudio

Dezembro 2007
7- O amplificador operacional 741C é usado
7
numa montagem inversora com ganho de
10 A entrada é sinusoidal e o slew rate do
10.
amplificador operacional é de 0,5V/µS.
a) Se Vi = 0,5 Vpp, qual e a frequência
máxima para a qual o amplificador não
introduz distorção?
b) Se
S f = 10kHz,
10kH quall e o valorl máximo
á i d
de Vi
sem que a saída apareça com distorção?

Dezembro 2007

Dezembro 2007
a))
b)

Dezembro 2007
Operacionais
A lifi d de
d Corrente,
C t
AmpOps
Estabilidade e Compensação de
Frequência

Estabilidade e Compensação de Frequência
• Vantagens da realimentação negativa:
– Estabilização do Ganho
• Deriva térmica
• Idade
• Variações no processo de fabrico
– Redução da Distorção de Sinal
– Expansão da Largura de Banda
– Modificação das Impedâncias de Entrada e de Saída
• Preço:
P sub-utilização
b ili ã do d ganho
h
• Problema potencial: Instabilidade
A realimentação negativa pode-se tornar positiva e
causar auto-oscilação do circuito

Estabilidade
• Estudo da realimentação negativa
Vo = aVe
Vi Ve
∑ a
+
-
Vo V fb = bVo
Vfb
Ve = Vi − V fb
b
Ganho a 1 abb a
Ganho
em malha A= = • de malha
T = ab ⇒ A=
fechada 1 + ab b 1 + ab 1+ T
1
Com ganho de malha muito elevado T = ab >>1 A ≅ A ideal ≅
b
Se T variar com a frequência poderá existir uma frequência f 180º para a qual
= f-180º
T = -180º

Estabilidade
A( jf −180 º ) =
a
• Quando ∠T = - 180º
1 + ab
Vi
∑
Ve
a
• Se para essa frequência ab = 1
A( jf −180 º ) = = ∞
+ a
- Vo
Vfb 0
Vo ≠ 0 mesmo com Vi = 0
b
Auto oscilação na saída
• Se para f-180º essa frequência ab < 1
Instabilidade!
A( jf −180 º ) =
a
⇒ A( jf −180 º ) > a
1 + ab V fb > Vi maior Ve = V fb + Vi
<1
maior saída Vo
• Se para f-180º ab > 1 ⇔ T > 1
saturação
t ã da
d
saída ⇒ ab = 1
I t bilid d !
Instabilidade! Auto-oscilação
Margem de Ganho
• Sendo f-180º a frequência para a qual T = −180º
T ( jf −180 º ) < 1 circuito estável
T ( jf −180 º ) ≥ 1 circuito instável

T ( jf −180 º )
• Margem de Ganho mede em dB a razão
1
– Distância em dB da instabilidade Valor de T
– Ex: que gera
instabilidade
0,2 Margem
T ( jf −180 º ) = 0,2 ⇒ ⇒ −14dB ⇒ de ganho
1 de 14dB

Margem de fase
• fc crossover frequency frequência para a qual T ( jf ) = 1 c
φm = 180º + T ( jf c ) φ > 0º circuito estável m
φm < 0º circuito instável

Fase geradora
Margem
M de instabilidade
de fase
• Margem de fase recomendável 45º

– Ex: T ( jf c ) = −120º
φm = 60º Estável
T ( jf c ) = −190
190º
φm = −10º Instável
AmpOps Compensados
• Função de transferência com
a( jf ) =
ao
apenas um pólo
f
ao ganhoh d
do AmpOp
A O à 1+ j
frequência 0 Hz fa GBP =cte
fa frequência para a qual o
ganho começa
g ç a cai 3dB
prosseguindo à razão de
20dB/dec
• Com um p pólo a fase uma década acima de fa é
de -90º, sendo de -45º quando f = fa
• Para b independente da frequência
(realimentação resistiva) a fase entre fa e ft não
exceded 90º Î AmpOp
A O incondicionalmente
i di i l t
estável
Inconvenientes:
• Limite interno à largura de banda Î menor largura de banda:
• fa é muito baixo por forma ao ganho atingir 0dB antes da ocorrência do
segundo pólo

AmpOps Não
Não-Compensados
Compensados
• Função de transferência com
apenas um pólo
a( jf ) =
ao
ao ganho h d do AmpOp
A O à ⎛ f ⎞⎛ f ⎞⎛ f ⎞
⎜⎜1 + j ⎟⎟⎜⎜1 + j ⎟⎟⎜⎜1 + j ⎟
frequência 0 Hz ⎝ f1 ⎠⎝ f 2 ⎠⎝ f 3 ⎟⎠
f1, f2, f3, 3 pólos fazendo com o
ganho a p
g partir de cada um
deles caia à razão de
+20dB/dec
ao
Ganho a=
⎛ ⎛ f ⎞ ⎞⎛ ⎛ f ⎞ 2 ⎞⎛ ⎛ f ⎞ 2 ⎞
2
⎜1 + ⎜ ⎟ ⎟⎜1 + ⎜ ⎟ ⎟⎜1 + ⎜ ⎟ ⎟
⎜ ⎜⎝ f1 ⎟⎠ ⎟⎜ ⎜⎝ f 2 ⎟⎠ ⎟⎜ ⎜⎝ f 3 ⎟⎠ ⎟
⎝ ⎠⎝ ⎠⎝ ⎠
⎡ ⎛ f ⎞ ⎛ f ⎞ ⎛ f ⎞⎤
Fase a = − ⎢ arctg ⎜ ⎟ + arctg ⎜ ⎟ + arctg ⎜ ⎟ ⎥
⎣ ⎝ f1 ⎠ ⎝ f2 ⎠ ⎝ f3 ⎠ ⎦
Vantagem:
• Maior largura de banda
Inconveniente:
• Grande risco de instabilidade

Análise de estabilidade de AmpOps

não-compensados
ã d
A função de transferência da malha é T = ab = a (1 b )
Que em termos de fase dá T ( jf c ) = a ( jf c ) − 1 b ( jf c )
Para que haja estabilidade é

necessário que a fase de T à ⎡ a ( jf c ) − 1 b ( jf c ) ⎤ > −180º
frequência
q fc seja
j ⎣ ⎦
Ou seja que Ԅm>0 (margem de fase > 0º)

Donde se pode deduzir como critério de estabilidade:
⎡⎣inclinação de a ( jf c ) ⎤⎦ − ⎡⎣inclinação de 1 b ( jf c ) ⎤⎦ > −40dB / dec

• Inclinação de 20 dB/dec Î fase ≥ -90º

Análise de estabilidade de AmpOps
não-compensados
ã d
Critério de estabilidade:
⎡⎣inclinação de a ( jf c ) ⎤⎦ − ⎡⎣inclinação de 1 b ( jf c ) ⎤⎦ > −40dB / dec
R1
b=
R1 + R2

Técnicas de Compensação de Frequência

• Existem várias técnicas de compensação de frequência
• Vamos estudar e perceber aquelas que normalmente são
recomendadas pelos fabricantes dos AmpOps:
– Compensação do pólo dominante
– Compensação Pólo-Zero
– Compensação de dois-pólos
dois pólos
– Compensação Feed-Forward

Compensação do Pólo Dominante
• Objectivo
– Criar um pólo adicional de modo a assegurar que 1/b encontra a
curva de ganho do AmpOp compensado à frequência f1 (= primeiro
pólo do AmpOp ) com um decaimento de 20dB/dec Î 2 2º pólo = f1
Î margem de fase de 45º
1
a ' ( jf ) = a ( jf )
⎛ f ⎞
1+ j ⎜ ⎟
⎝ fd ⎠
1 ' f' Pois com
ao f d = fc ⇒ fd = c decaimento de
b aob 20dB/dec
GBP=cte
f’c=f1 pois pretendemos Ԅm=45º

Compensação do Pólo Dominante

• Esta compensação faz-se colocando um condensador entre
um pino específico do AmpOp e a massa
1
Cc =
2π Ric f d
1 ' f c'
com ao f d = f c ⇒ f d =
b aob
Este é o tipo
p de compensação
p ç de mais fácil implementação
p ç eppara o q
qual a maior
parte dos AmpOps vêm preparados
• Vantagem Î Simplicidade
• Inconveniente Î Limita muito a largura de banda

Compensação Pólo-Zero
• Objectivo
– Colocar um zero de forma a cancelar o primeiro pólo f1 e assim
deslocar f’c de f1 para f2
Solução do pólo
A implementação
p ç é dominante
similar à do pólo
dominante requerendo
apenas a colocação de
uma resistência em série
com o condensador
1
Rc +
jωCc
a ' ( jf ) = a ( jf )
1
Ric + Rc +
jωCc
f
1+ j
fz
a ' ( jf ) = a ( jf ) = a ( jf ) h ( jf )
f
1+ j
fp

Compensação Pólo-Zero
1
Rc +
jωCc
a ' ( jf ) = a ( jf )
1
Ric + Rc +
jωCc 1
fz =
1+ j
f 2π Rc Cc
fz
a ' ( jf ) = a ( jf ) = a ( jf ) h ( jf )
1+ j
f Rc
fp fp = fz
Rc + Rici
Fazendo fz = f1
ao
a ' ( jf ) = Como fp< fz = f1 o pólo dominante é fp
⎛ f ⎞⎛ f ⎞⎛ f ⎞
⎜⎜1 + j ⎟⎟ ⎜1 + j ⎟ ⎜1 + j ⎟
⎝ fp ⎠⎝ f 2 ⎠⎝ f 3⎠
1 f
Como fp pode ser calculado do GBP ao f p = f2 ⇒ f p = 2
Ric b ao b
Rc = 1
f Cc =
aob 1 − 1 2π Rc f1
f2
Compensação de dois pólos
• Melhoramento da técnica do pólo dominante:

– Cc em vez de ser ligado à massa é ligado à saída através de um passa alto
RC
– Com C>>Cc
• a altas frequências C é já um curto-circuito e Cc quando se torna um curto-
circuito liga a entrada de compensação à saída
• A baixas frequências C está em aberto diminuindo a acção compensativa de Cc

Compensação de dois pólos
O afastamento da curva do pólo

dominante dá-se a fz quando Xc=R:
1 1
=R ⇒ fz = a ' f 2 = cte a ' f = cte
2π f z C 2π RC
C deve ser >> que Cc para evitar que carregue o circuito RC: C ≅ 10Cc
fz deve ser escolhido tal que quando f = fc Xc<<R como
X c ( fc ) ≅
1
R⇒
1 R
= ⇒R=
5 ao f p = a ' ( jf z ) f z 2
2
f z f1
10 2π f c C 10 π fcC 1 fp =
a ' ( jf z ) f z = f1 ao b
b
Compensação Feed-Forward
• Num amplificador multi-estágios a curva de ganho resultante obtém-se
somando os contributos de cada um dos andares
a ( jf ) = a1 ( jf )a2 ( jf )
Se a1(jf) for uma curva fortemente passa-
baixo o método consiste em introduzir-se
um bypass passa-alto a esse andar

Compensação Feed-Forward
Se a1(jf) for uma curva fortemente passa-
baixo o método consiste em introduzir-se
um bypass passa-alto a esse andar
f
j
fo
h ( jf ) = ⇒ a ' ( jf ) = ⎣⎡ a1 ( jf ) + h ( jf ) ⎤⎦ a 2 ( jf )
f
1+ j
fo ⇒ a ' ( jf ) = a ( jf ) + h ( jf ) a 2 ( jf )
• A baixas frequências h→0 aa’≈a
≈a
• A altas frequências h→1 a’≈a2
Îmaior largura de banda

Compensação Feed
Feed-Forward
Forward
1 • Ric é a resistência equivalente vista por Cc

fo = • fo deve ser colocado pelo menos uma década abaixo
2π Ric C c
da frequência onde |a| e |a2| se intersectam
• CF é colocado
l d para garantir
ti estabilidade
t bilid d

Comparação de
métodos de
compensação

Realimentação Reactiva e Instabilidade
Vo = + aVd
Vp = 0
Z2 Z1 Z1
Vn = Vi + Vo com b =
Z1 + Z 2 Z1 + Z 2 Z1 + Z 2
Vn = Vi (1 − b ) + Vo b
⎛ ⎞
V ⎛ 1 ⎞⎜ 1 ⎟
A = o = ⎜1 − ⎟ ⎜ ⎟
Vi ⎝ b ⎠⎜1+ 1 ⎟
⎝ ab ⎠

Circuito Integrador
1
Z1 = R Z2 =
jω C
f
j
R jω RC fo
b= = =
R+
1 1 + jω RC 1 + j f
jω C fo
f
1+ j
1 fo
= AmpOp
b f Compensado
j
fo
1
Quando f f o ⇒ ≅1
b
O integrador será estável desde que o
AmpOp tenha sido compensado para ser
incondicionalmente estável
Circuito Diferenciador
1 Z2 = R
Z1 =
jω C
1
ZC jω C 1 1
b= = = =
ZC + R R + 1 1 + jω RC 1 + j f
jω C fo
1 ⎛ f ⎞ 1
= 1+ j ⎜ ⎟ com f o =
b ( jf ) ⎝ fo ⎠ 2π RC
AmpOp
p p
Compensado
40dB Î
instabilidade

Circuito Diferenciador Real

• Rc em série com C para limitar o
ganho a altas frequências
1
Z 1 = Rc + Z2 = R
jω C
1 f
1+ j
Rc +
jω C jω Rc C fp
b= = =
Rc + R +
1 1 + jω ( Rc + R ) C 1 + j f
jω C fo
⎛ f ⎞
1+ j ⎜ ⎟
1 ⎝ fo ⎠
= AmpOp
b ( jff ) Compensado
f
1+ j
fp
1 1
com f o = e fp = 20dB Î
2π RC 2π Rc C estabilidade
Fazendo fp = fc garante-se uma margem

d ffase de
de d 45º
Capacidades Parasitas nas Entradas
• Nas entradas do AmpOp aparecem capacidades parasitas
– Entre as entradas Î capacidade diferencial Cd
– Entre cada entrada e a massa Î capacidade modo comum
– Capacidades
C id d na ordem
d de d poucos pFF
com Z = R1 ⎛⎜ 1 ⎞
Z
b= ⎟
Z + R2 ⎝ jω C n ⎠
Z
1 1 ⎡ ⎛ f ⎞⎤ 1 R
= ⎢1+j ⎜ ⎟⎥ onde = 1+ 2
b ( jf ) bo ⎣ ⎝ fz ⎠⎦ bo R1
1
fz =
2π ( R1 R2 ) C n
40 dB Î
instabilidade

Capacidades Parasitas nas Entradas

• Modos de evitar a instabilidade:
E lh R1 e R2 tais
– Escolher i que fz ≥ fc
– Utilizar Cc na realimentação para neutralizar o efeito de Cn
–CCn pode ser ampliado pela cablagem, circuito impresso e pela colocação
dos componentes
instável
estável

Cargas Capacitivas na Saída do AmpOp
• Uma capacidade na saída CL forma
um filtro RC passa baixo com ro
passa-baixo
• A característica da malha é alterada
criando-se mais um pólo devido a CL
1
f
1+ j
fp
• Fase negativa diminui a margem de
fase Ԅm
Método de compensação
• Condensador Cc de bypass
para as altas frequências
• Resistência Rc da ordem de
grandeza de ro

Outras Fontes de Instabilidade
• Massas (terras) fracas

– Boas práticas
• Terra de sinal – linhas de retorno dedicadas para os sinais críticos
–Fontes
Fontes de sinal
–Malhas de realimentação
• Terra de potência – linhas dedicadas para retorno de correntes elevadas
–Circuitos
Ci it de d potência
tê i
–Circuitos digitais
• Filtragem
g das fontes de alimentação
ç inadequada
q
– Boas práticas
• Utilização de condensadores de desacoplamento
–De
D tâ
tântalo
t l a nível
í l de
d placa
l
–De cerâmica junto dos pinos de alimentação dos CIs

• Exemplo
– A entrada +Vi é afectada pelas
flutuações da da linha de massa
(terra)
– Estes sinais são depois
amplificados na saída!
– com uma linha de massa

específica para a tomada de
sinal elimina-se este problema

Exemplo
• Condensadores de tântalo • Condensadores de cerâmica
de ≈ 10µF na entrada de ≈ 0,1 ou 0,01µF tão
– Reduz o percurso resistivo, junto quanto possível dos
mas principalmente o pinos de alimentação dos
indutivo, até à fonte de CIs
alimentação:
ç
– Condensadores
C d d com muito
i
• O condensador fornece os
pedidos súbitos de corrente baixa indutância destinam-se
recarregando-se depois a responder rapidamente a
lentamente solicitações de corrente
Bibliografia
• Sergio Franco, Design with Operational Amplifiers and
Analog Integrated Circuits, McGraw-Hill Book Company,
1988, cap 6.

Estabilidade e Compensação
de Frequência
q
Carlos Couto, Compensação de Frequência 1

Dezembro 2007 Instrumentação e Sensores
1 Para um Amplificador Operacional com Ganho

1.
ao = 4000 e 3 pólos em 1MHz, 5MHz e 50MHz.
a) Determinar f-135 e o ganho a esta frequência
b) Qual o ganho mínimo em malha fechada antes do
amplificador começar a oscilar
oscilar.

1. Para um Amplificador
p Operacional
p com Ganho
ao = 4000 e 3 pólos em 1MHz, 5MHz e 50MHz.
a) Determinar f-135 e o ganho a esta frequência
∠a( jf ) = −artg
ao f f f
a( jf ) = − artg − artg
⎛ f ⎞⎛ f ⎞⎛ f ⎞ f1 f2 f3
⎜⎜1 + j ⎟⎟⎜⎜1 + j ⎟⎟⎜⎜1 + j ⎟⎟
⎝ f1 ⎠⎝ f 2 ⎠⎝ f3 ⎠
∠a ( jf −135o ) = −135o ⇒ f −135 = 5,66MHz
a( jf ) =
ao
2 2 2
⎛ f ⎞ ⎛ f ⎞ ⎛ f ⎞
1 + ⎜⎜ ⎟⎟ 1 + ⎜⎜ ⎟⎟ 1 + ⎜⎜ ⎟⎟
⎝ f1 ⎠ ⎝ f2 ⎠ ⎝ f3 ⎠
a( jf )−135o =
4000
= 458
5,768 × 1,51× 1,006
1
1. Para um Amplificador Operacional com Ganho ao =
4000 e 3 pólos em 1MHz, 5MHz e 50MHz.
b) Qual o ganho mínimo em malha fechada antes do
amplificador começar a oscilar.
Se a fase for de 180º o circuito torna-se instável desde que o ganho

de malha seja superior a 1. Assim o ganho quando a fase tende
para 180º será o o g
p ganho indicador de instabilidade.
∠a( jf )180o = − artg

f f f
− artg − artg
f1 f2 f3
⇒ f −180o = 17,46 MHz
a( jf )−180
4000
o = = 59,5
17,489 × 3,63 × 1,059
3
3. Considere um AmpOp com Ganho ao = 300000 e
f1=400kHz, f2=10MHz, f3=100MHz, e Ric=2MΩ.
p ç p
Usando o método de compensação pelo p
pólo
dominante dimensione Cc para assegurar uma margem
de fase 45º, numa montagem com ganho unitário


4 Considere um AmpOp com Ganho ao = 100000
4.
e 3 pólos. Sabemos que dois dos pólos são
f2=1MHz e f3=10MHz. Este AmpOp p p vem
montado numa configuração não-inversora com
R1=20kΩ, R2=180kΩ. A razão entre a
resistência
i tê i dde compensaçãoã e a resistência
i tê i
interna que liga o andar de entrada ao 2º andar
é de 00,01.
01 Admitindo compensação pólo
pólo-zero,
zero
determine:
a) O valor de f1.
b) As capacidade e resistência de compensação
admitindo Ric=1MΩ.
c) O ganho para uma margem de fase de 45º.
d) Compare este método com o de compensação do
pólo dominante.
20k 1
b= =
20k + 180k 10
1
= 10
b


Conversão D-A e A-D
Conversão Digital-Analógico
g g
e
Conversão Analógico
Analógico-Digital
Digital

Conversão DA e AD 1
Processamento Digital de Sinal

• Processamento digital do sinal cada vez mais frequente
– processadores cada vez mais capazes a preços cada vez mais baixos
– processamento digital apresenta diversas vantagens face ao analógico
• é programável
– alterar o processamento = alterar o programa (sem alterações do hardware)
• menos vulneráveis a offsets
– desvantagens
g
• circuito mais complexo podendo ser mais dispendioso (cada vez menos)
• resposta quase instantânea (processadores digitais cada vez mais rápidos)

ou
Analógico- Digital
Digital-
Processador Digital
-Digital de Sinal (DSP) -Analógico
Mundo Analógico
Cadeia de Processamento de Sinal
• O nosso mundo real é maioritariamente caracterizado por grandezas que
podem
d variar
i continuamente
ti t entre
t ddois
i limites
li it
– Sinais analógicos
• de entrada
• de saída
Aliasingg DSP
Mundo Analógico
Os Conversores Analógico-Digital e Digital-Analógico

são essenciais p
para a interface com o mundo analógico!
g
Conversão AD e Conversão DA
• Conversão AD • Conversão DA
– a uma tensão entre 0 e Vref faz – a um número em binário faz
corresponder um número em corresponder uma tensão entre
binário: 0 e Vref
Sinal
volts analógico b1 b2 b3 b4 b5... bn
Sinal
analógico
b1 b2 b3 b4 b5... bn
volts
O sinal analógico pode ser expresso em tensão, corrente ou frequência

Conversão Digital-
Digital Analógico
b1 Palavra de n-bits
n bits
Entradas
b2 saída Di = b1b2b3 … bn
digitais b3
b4 g
analógica
Sinal analógico em
bn tensão ou corrente
proporcional a Di
referência
Ideal analog output Vo = KvVrDi =KvVr (b12-1 + b22-2 + ⋅⋅⋅ + bn2-n )
for an input of 111
Vfs = KvVr ((full scale value))

A saída varia entre 0 e (1-2-n)Vfs
Se Vr puder variar
⇒ Vo = Vr x palavra de n-bits
Multiplying DAC (DAC multiplicativo)
Conversor Digital-
Digital Analógico
• Diagrama Básico de um Conversor DA
Memória opcional para a palavra digital

a converter para analógico
analógico.
Torna possível a ligação ao
barramentro de um microprocessador
Caixa de comutadores para

configuração da malha de
resistências
Malha de resistências com

ligações configuráveis ( de acordo
com palavra binária a converter)

Conversor DA
Com Resistências Pesadas
Ii2 Ri2
If Rf
VR Ii1 Ri1
-
VR Vs
+ Vo
Vo= - (1/ Ri1 +1/ Ri1 ) Rf VR= - Rf ( Ii1+ Ii2)
Ci i somador
Circuito d inversor
i

Conversor DA
C
Com R
Resistências
i tê i Pesadas
P d
SW1 SW2 SW3 SWn

VR
Vref
Rn =
2n-1 R
I1
∑I i
Vo
• Implementação baseada no circuito somador inversor com resistências

pesadas: − V 1
– SW1 fechado Î V= o
2
R
= FS
2
− VR 1
2
= FS
4
− VR 1
– SWn fechado Î Vo
= = n FS
2 2
Conversor DA
C
Com R
Resistências
i tê i Pesadas
P d
• Inconveniente desta topologia
Vref SW1 SW2 SW3 SWn – Aumento do nº de bits aumenta o
leque de resistências
Rn = • Diferença entre a maior e a
2n-1 R
menor duplica com cada bit
I1 – A maior das resistências tem de
ter a tolerância, em Ohms,
∑I i
Vo idêntica à de menor valor óhmico
Full scale
MSB
1 1
1 2
1 4
LSB
1 8
1 16
32
Conversor DA
Com cadeia de Resistências R-2R
R 2R
R R R
I
I/2 I/4 I/8 I/2n Só dois
VR valores de
2R 2R 2R 2R 2R
resistências:
i tê i
R e 2R
SW1 SW2 SW3 SWn
Terra
+
virtual
Vo
- Rf
MSB LSB
⎛1 1 1 1 ⎞
V = − VR R f ⎜ SW1 + SW 2 + SW 3 + ⋅ ⋅ ⋅ ⋅ + n SWn ⎟
o
R ⎝2 4 8 2 ⎠
Conversor DA
R 2R
• Em cada nó a corrente divide-se ao

meio
I/2 I/4 I/8 I/16

I
etc
I/2 I/4 I/8 I/16
• A impedância a jusante de cada nó é de R

Exemplo da
folha de
especificações
de um
DAC de 10 bits

DAC Multiplicativo
D i quadrantes
Dois d t
• A saída é dada pela entrada

analógica, positiva ou negativa,
multiplicada pela entrada digital
fornecida ao conversor
• O conversor utiliza a cadeia R-2R
ligada a um amplificador operacional
de modo conveniente
Positiva
ou
• Vo= - (A x Di ) negativa
SW1 SW2 SW3 SWn
2
⎛1 1 1 1 ⎞
V = −A R f ⎜ SW1 + SW 2 + SW 3 + ⋅ ⋅ ⋅ + n SWn ⎟
1
o
R ⎝2 4 8 2 ⎠

DAC Multiplicativo
p Quatro
Q qquadrantes
• A saída é dada pela entrada analógica,
ppositiva ou negativa,
g , multiplicada
p ppela
entrada digital, também positiva ou negativa, Rf
fornecida ao conversor: Iout1
Operação nos quatro quadrantes A1
• O conversor ttambémbé utiliza
tili a cadeia
d i R-2R
R 2R
ligada a um amplificador operacional de
modo conveniente
A2
SW1 SW2 SW3 SWn Positiva ou

negativa
2
• Vo= - (A x Di )
Positivo ou
1
negativo
⎡R ⎛1 1 1 1 ⎞ Rf R 2 ⎛ 1 1 1 1 ⎞⎤ R R
= − ⎢
Vo ⎢ R ⎝ 2
A f
⎜ SW1 + SW2 + SW3 + ⋅ ⋅ ⋅ + SWn⎟ − ⎜ SW1 + SW2 + SW3 + ⋅ ⋅ ⋅ + SWn⎟⎥ + A 2 f
⎠ R R1 ⎝ 2 ⎠⎥⎦
n n
⎣ 4 8 2 4 8 2 R3 R1
DAC Multiplicativo
p Quatro
Q qquadrantes
Rf
Iout1 • O switch não activados (bit=0) Î
A1 Îcorrentes para Iout2 que através de
A2 se vão subtrair a Iout1 na entrada
d A1
de
A2 • Saída zero deveria ocorrer quando o
bit de sinal (o mais significativo
vale 1 e os restantes zero.
– Mas tal não acontece pois Iout1 - Iout2
diferem de 1/2LSB (ver expressão)
– R3 é dimensionada de modo a criar a
corrente que leva a saída a zero
nestas condições
⎡ ⎛1 1 1 1 ⎞ R ⎛1 1 1 1 ⎞⎤ R R
V = −A⎢⎢ RR ⎜⎝ 2 SW1+ 4 SW2 + 8 SW3 + ⋅⋅ ⋅ + 2
o
f
n
SWn⎟ − Rf 2 ⎜ SW1+ SW2 + SW3 + ⋅ ⋅ ⋅ + n SWn⎟⎥ + A 2 f
⎠ R R1 ⎝ 2 4 8 2 ⎠⎥⎦ R3 R1
⎣
Carlos Couto, 2008/2009 Conversão DA e AD 15
Exemplo da
folha de
especificações
de um
DAC
M lti li ti de
Multiplicativo d
10 bits

Conversor Digital- Analógico
Especificações
Saída ideal com erro

máximo de ½ bit
• Absolute Accuracy (Precisão

Absoluta)
– desvio máximo entre a saída • Erros Estáticos
actual e a saída ideal – Offset Error (erro de desvio)
• em princípio < ½ LSB • Translação vertical da curva de
transferência


Especificações
• Erros Estáticos • Erros Estáticos

– Diferential nonlinearity (não-
– Gain Error (erro de ganho) linearidade diferencial)
• Rotação da curva de • Desvio máximo dos degraus da curva
transferência de transferência do valor ideal
correspondente a 1 LSB
– Alteração da inclinação – Expresso em fracções de 1 LSB
– Devido a desemparelhamento de
componentes
t

Especificações
Aumento
A t d
da entrada
t d
correspondendo a
uma diminuição da
saída
• Erros Estáticos
– Differential nonlinearity (não-linearidade diferencial) com
comportamento não monotónico


Especificações
• Erros dinâmicos
– Glitches – ruído nas transições de um nível
• Erros dinâmicos para outro da saída devido às diferenças de
– Settling Time (tempo de estabilização) tempos de comutação dos comutadores do
• Tempo que demora a saída a DAC
estabilizar-se após apresentação da – Para remover os glitches
palavra digital na entrada dentro de • A filtragem não resolve o problema pois
uma banda específica ≈1/2LSB integrando o erro só serviria se o valor
• 100nseg a 10μseg médio fosse sempre zero
• A solução consiste em utilizar um S/H
que só amostre a saída do DAC após
extinção dos transitórios de comutação

Conversão Analógico - Digital
Sinal Analógico Palavra Digital
START EOC
(fim de conversão)
b1
b2
entrada b3 saídas
ADC
b4
analógica digitais
b
bn
Do = (b12-1 + b22-2 + ⋅⋅⋅ + bn2-n )=Vi/(KvVr )
referência
Sinal analógico em
tensão ou corrente Quando
Palavra de n-bits Vi = αVr
Di = b1b2b3 … bn Conversão Raciométrica
proporcional à Quando a entrada é uma fracção da
tensão de referência, por exemplo no
entrada caso da saída de um potenciómetro
Conversor Analógico - Digital

Especificações
• Resolução do Conversor
– Número de bits com que o conversor
resolve a grandeza analógica
• 8 bits, 10, 12, 16,20 bits
• Erro de quantificação
– Decorre da resolução do conversor e é
dada por ±1/2 LSB
– Só pode ser melhorado aumentado a
ç do conversor
resolução
• Absolute Accuracy (Precisão Absoluta)
– É a diferença entre o sinal analógico de
entrada necessário para produzir uma dada
saída
íd digital
di i l e a entrada
d analógica
ló i de
d facto
f
necessária para produzir a mesma saída
• Range (Gama)
– Gama de tensões passíveis de serem
convertidas para um valor numérico
• Característica
C t í ti ideal
id l de
d um ADC
– As características reais tem sempre
erros tais como se viu para os DACs

Especificações
Full
F ll scale
l
or gain
error
ut Codes
Ideal
Outpu
Actual
ideal
Error LSB’s
+1
+½
0
-½
-1
-1½-2
Actual -2LSB
Gain
Ga
error
• Erro
E de d ganho
h
– A curva de transferência sofre uma rotação continuando a passar pela origem


Especificações
Ideal
Outputt Codes
Ideal
Actual
Actual
Offset Analog Input -1¼ LSB

offset
B’s
+1½
Error LSB
+1
+½
0
-½
-1
-1½
• Offset Error
– A curva de transferência ideal sofre uma translação na vertical ou
na horizontal deixando de passar pela origem

Especificações
• Integral linearity error

– A curva de transferência sofre desvios da recta ideal

Especificações
0 ¼ ½ ¾ VFS
• Diferential Linearity Error

Especificações
• Erro de monotonicidade
– Comportamento Não-
M
Monotónico
tó i
– A curva de transferência não é
sempre crescente

Conversão Analógico-Digital
Conversor Flash
• Princípio de funcionamento
– conversores com processamento
paralelo
• todos os bits obtidos
simultaneamente
• conversão num só ciclo de relógio
– componentes
• cadeia de 2n resistências
– dividir a tensão de referência
em 2n - 1 níveis
• 2n - 1 comparadores rápidos
– comparar Vi com cada um dos
níveis
• descodificador
– converter as saídas dos
comparadores no formato de
saída (código final da
conversão)

C
Conversor Fl h (cont)
Flash
• conversor de 3 bits

C
Flash
• circuito de conversor
d 3 bit
de bits

C
Flash
• Características • Interface
– desempenho
d h ddepende
d – n bits da conversão do sinal Vi
• características dos apresentados em paralelo
comparadores
• tolerâncias das resistências – controlo do ADC é feito por lógica de
utilizadas controlo
– comparador deve ter baixa • coordenação do início e fim de
tensão de offset conversão
• entrada para prevenir erros que – lógica de controlo
podem exceder o valor de 1LSB frequentemente incluída no ADC
– tempos de conversão baixos e compatível com os µPs ou µCs
• por vezes inferior
i f i a 100ns
100 » di
directamente
t t ligável
li á l ao
barramento
– resoluções acima dos 10 bits
quase impraticáveis – lógica de controlo não incluída
» ligação
g ç através de portas
p
• Nº dde comparadores
d = 2n - 1:
1
– 3 bits = 7, 8 bits = 255, – Sample-Hold importante na entrada
10 bits = 1023 • estabilizar o sinal Vi durante a
conversão

Conversor Flash (cont)
• Aplicações
– Conversores flash com 4, 6, 8, 9 bits de resolução, com taxas de conversão
na ordem dos 100MHz
• processamento de sinal vídeo
• análise de sinais de radar
• equipamento de teste e medida de elevada rapidez
– Mais utilizados
• MC10319, 8-bits - 20MHz, 618mW - Motorola
• CA3308, 8-bits - 15MHz, 240mW - RCA
• CX20116, 8-bits - 100MHz, 1.2W - Sonyy

( t)
• Exemplo
– Conversor
C AD 770
• resolução de 8 bits
• taxa de conversão de 200
MSPS
• entrada unipolar ou bipolar
• tem 255 comparadores de
elevada rapidez

Con ersor Half-Flash
Conversor H lf Fl h
• princípio de funcionamento
– dois
d i conversores flash
fl h em cascata
t
• primeiro apura o M bits mais significativos
• segundo apura os L bits menos significativos
• dois ciclos de relógio para a conversão
– componentes
• conversor ADC-flash de M bits
• conversor DA de M bits
• amplificador somador
• conversor ADC-flash de L bits
– ciclo de conversão
• primeiro ciclo
– ADC1 apura os primeiros M-bits
– DAC apresenta a tensão correspondente aos M-bits
– amplificador
lifi d amplifica
lifi diferença
dif entre
t sinal
i l de
d entrada
t d e tensão
t ã dosd M-bits
M bit
• segundo ciclo
– ADC2 apura os L-bits menos significativos
– conversão concluída com M+L bits

Conversor H lf Fl h (cont)
• diagrama
g de blocos
Vi +
-
Vr ADC ADC V r/8
FLASH FLASH
(3 bits) (3 bits)
DAC
(3 bits)
b1 b2 b3 b4 b5 b6

• circuito do conversor de 6-bits

• características
– conversor com tempos de conversão duas vezes maiores que os do
conversor flash
– custo mais baixo
• nº de comparadores menor
– 2M + 2L em vez de 2(M+L)
– ex. para 8 bits com M = L = 4
» 30 em vez de 255
• interface e aplicações
– como ppara o conversor Flash

Conversor Contador
– componentes
• conversor DA de n bits
• comparador
• contador de n bits
• relógio e lógica de controlo
• contador incrementa a partir de zero
– SE comparação negativa novo incremento do contador
– SENÃO fim de conversão
– conversão muito lenta
lenta, tanto mais lenta quanto maior for a tensão de entrada
• pode demorar 2n ciclos
– não aparece integrado (um IC)
• interessante para implementação de conversões múltiplas a partir de arquitectura baseada em
microprocessador
i d
– 1 contador por exemplo o de um microcontrolador e um DAC
– m comparadores para m entradas analógicas
– logo que um comparador muda de estado é registado para esse canal o valor do
contador
Conversor Contador (cont.)
entrada referência
• diagrama analógica Vi analógica Vr
Conversor
DA
Saída
Digital
Relógio Lógica
g de Contador
Controlo
• formas de onda

( )
• conversor contador de 3 bits

( )
• formas de onda

Conversor Tracking
– componentes
• comparador
• contador up/down de n bits
• contador incrementa ou decrementa conforme a saída do comparador
– a primeira conversão pode ser lenta mas as seguintes são muito
rápidas
• em cada período do relógio o sinal de entrada varia poucos bits
– solução interessante para “seguir” sinais

Conversor Tracking
• Esquema do conversor
Conversor DA

Conversor Tracking (
(cont.)
)
• formas de onda
Se num ciclo do relógio o sinal apenas varia 1 bit ⇒ 1 conversão = 1 ciclo
Se o sinal varia muito depressa ⇒ 1 conversão pode demorar vários ciclos

Conversor de Aproximações Sucessivas
– conversão de n-bits em n períodos de clock
– componentes
• conversor DA
• p
comparador
• Registo de Aproximações Sucessivas (SAR)
• determina o valor de cada bit pelo método de tentativa e erro
– começando pelo MSB o SAR impõe o seu valor a 1 e analisa a
saída do comparador:
» SE a saída do DAC está acima da entrada Vi o bit é mantido em 1
» SENÃO o bit é posto a 0
– procedimento repetido para todos os bits,
bits um de cada vez,
vez até todos
terem sido testados
– Estratégia muito eficiente para obter o código

• Aproximações Sucessivas = método de procura binária
d
entrada Comparador
C d dde
analógica alta resolução
Registo de
+
Aproximações n
-
Sucessivas
(SAR)
Conversor DA
de Rápido
ordem de
conversão Lógica de conversão completa
Controlo e de
Temporização

Conversor de Aproximações Sucessivas (cont)
• diagrama de blocos

( t)
• diagrama
g de blocos de um
conversor de aproximações
sucessivas de 8 bits
• O apuramento dos 8 bits requer 8 ciclos de relógio

• Os
O 8 bits
bit de
d saída
íd aparecem em paralelo
l l
( t)
Sucessivas saídas do DAC, ao
g de 8 ciclos do
longo
relógio, tentando convergir
para a tensão de entrada
Árvore de níveis de
comparação correspondente
a 8 bits
bit
S íd d
Saída do DAC quando d se
varia a entrada segundo uma
rampa lenta varrendo toda a
gama de tensão

• circuito de um conversor de aproximações sucessivas de 3-bits
contador em anel =>

em cada instante só
uma das saídas está a 1

• exemplo da conversão de 3.4V • diagrama temporal da conversão
– resolução
l ã de bit Î SAR dde 3 bit
d 3 bits bits
– tensão de Fim de Escala de 8.0V
• diagrama de estados mostrando o
trajecto
j da
d conversão
ã

Conversor de Aproximações
p ç Sucessivas ((cont))
• Características
– factores que afectam a velocidade e resolução destes ADC´s são:
• o settling time
time, a resolução e a linearidade do DAC
• ganho e o tempo de resposta do comparador
• comparador, de acordo com a velocidade, deve apresentar ganho suficiente para amplificar uma
entrada de 1LSB para que a saída comute
– tempos
t de
d conversão
ã
• da ordem de 1µs para ADC´s de 8-bits
• das dezenas de µs para resoluções superiores (14-bits e 16-bits)
• Co
Comparação
pa ação co
com o co
conversor
ve so FLASH
S
– tempos de conversão
• conversor FLASH de n-bits
– um ciclo de relógio por conversão
• conversor de
d aproximações
i sucessivas
i de
d n-bits
bi
– n ciclos de relógio por conversão N vezes mais lenta
- complexidade
• conversor FLASH de nn-bits
bits
– 2n-1 comparadores (8-bits =255 comps)
• conversor de aproximações sucessivas de n-bits
– 1 comparador + DAC de n bits (8-bits = 1 comp + DAC 8 bits)
Muito mais económico ( para n-elevado)
• Interface
– iinterface
t f paralela
l l compatível
tí l com a maior
i parte
t dos
d microprocessadores
i d de
d
8 ou 16 bits
• saídas digitais do ADC na maior parte das vezes são buffers three-state ligando
directamente ao Bus de dados
• os comandos para início e fim de conversão e leitura do código final necessitam
de lógica adicional
– também disponíveis com interface série
• capacidade de funcionar em rede
– Sample-Hold na entrada do ADC
• para manter constante a entrada analógica durante a conversão

• Aplicações
– tipo de conversor muito utilizado
óptimo compromisso entre
entre
velocidade
l id d e resolução
l ã
– Alguns exemplos:
• Família AD574 (12 bits) da Analog
Devices.
Devices
• Am2504 (12 bits e 6µs) da
Advanced Micro Devices.
• AD676 (16 bits e 10µs) da Analog
Devices.

Conversor Dupla-Rampa
Dupla Rampa
– Componentes
C t
• integrador
• comparador
• contador
• lógica de controlo
– Ciclo de conversão
• integra Vin durante um certo tempo Tc,
– contador incrementa até ao atingir o máximo
• entrada comuta de Vin para Vref
• integra Vref com polaridade contrária a Vin
– contador conta até o comparador detectar que que a saída do integrador
atinge zero
valor do contador = valor da conversão
– absorve variações lentas dos R e C do integrador

Conversor Dupla
Dupla-Rampa
Rampa (cont)
i li ã varia
inclinação i
com o sinal de entrada:
> Vi maior declive
<Vi menor declive
inclinação
constante

Conversor Dupla
Dupla-Rampa
Rampa (cont)
• circuito para
conversor de N bits

Conversor Dupla
Dupla-Rampa
Rampa (cont)
• Princípio de funcionamento (cont)

Dupla Rampa (cont)
( t)
• conversor Dupla-Rampa com Auto-Zero
– antes do START
• SW1 à massa
• SW2 fechado
– CAZ carrega-se com a tensão necessária para levar a saída de A2 à tensão de referência
d comparador
do d R C
SW1
Vi
Vr
CAZ
– após START START Control b1

• SW2 abre Counter b2
EOC logic bn
– SW1 liga Vi
» o sinal é integrado durante 2n ciclos de relógio => contador incrementado até ao máximo
– SW1 liga Vr
» contador decrementa, tensão do condensador tende para zero
– quando C atinge 0V contador pára de decrementar => conversão completa
Dupla Rampa (cont)
( t)
• evolução da tensão do condensador de integração C
Vo2
Autozero 2n cycles
y N cycles
y Autozero
time
²Vo2
Vi/RC Vr/RC
integrate Vi integrate -Vr

Dupla Rampa (cont)
( t)
– precisão
i da
d conversão é independente
i d d de
d R, C e do
d offset
ff do d
amplificador
• as duas fases de integração são afectadas da mesma maneira
– excelente linearidade
• depende apenas da qualidade do integrador
– filtragem intrínseca
• Como o ADC integra o sinal de Vin durante um tempo fixo, proporciona
excelente rejeição de sinais AC cujos períodos são submúltiplos do
pperíodo de integração.
g
valor final de conversão = valor médio da entrada
– O tempo de conversão costuma ser longo
• na ordem dos 20ms para resoluções da ordem dos 15 bits
– estes conversores são normalmente utilizados para conversões com
elevada resolução (de 12 a 17 bits) e precisão, tendo como
inconveniente o tempo de conversão aumentar ser longo
Conversor Dupla
Dupla-Rampa
Rampa (cont)
• ruído no conversor dupla rampa
o ruído é
integrado
período do ruído
submúltiplo do
período de integração
=
efeito do ruído anulado
rejeição ao ruído do
Conversor Dupla Rampa
50Hz 100Hz
Dupla Rampa (cont)
( )
• Interface
– para ligação a µP e µC
• interface paralela
– lógica de três estados
• ou interface série
– protocolo para funcionamento em rede
• registos
– para leitura do resultado de conversão
– ppara escrita de configuração
g ç e controlo do ADC
– para ligação a mostradores LED, LCD,
• descodificadores
– binário BCD
• desmultiplexadores
d lti l d
– para reduzir o nº de pinos de ligação
• drivers
– andares de potência para LEDs
– osciladores, fontes de tensão para LCDs
• possibilidade de ligação directa a mostradores implementando Digital Panel Meters
– Sample-and-Hold não é necessário pois o valor médio de sinais de ruído AC têm
tendência anularem-se
anularem se
Dupla Rampa (cont)
( t)
• Interface (cont)
AD1175
IBM PC/XT/AT

Dupla Rampa (cont)
( t)

Dupla Rampa (cont)
( t)
• Aplicações
– Este tipo de conversor é utilizado para medidas de
elevada resolução não requerendo rapidez de conversão.
• balanças electrónicas
• multímetros de elevada precisão
• sistemas de aquisição de dados
– termopares e extensómetros
• instrumentos pportáteis de medida
– exemplos:
• ICL7129 41/2 dígitos (20000 divisões), da Intersil.

Conversor Rampa Simples
– tira partido da boa linearidade de uma rampa analógica,
analógica isto é o tempo que demora a
atingir uma determinada tensão é proporcional ao seu valor
– componentes
• gerador de rampa
• comparador
• numa primeira fase mede-se
mede se o tempo que a rampa demora a variar de Zero a Vref contando-
contando
se o número de períodos do relógio = Nr*Tck
• numa segunda fase mede-se o tempo que a rampa demora a variar de Zero a
Vi = Ni*Tck
• o valor de conversão vem Vi =(Vref*Ni )/Nr
– requer rampa analógica
ló i muitoi simples
i l
– configuração simples e interessante para implementação discreta em torno de um
microprocessador ou microcontrolador
– pouco frequente em circuito integrado único
Conversor Rampa Simples (cont)
( )
R ló i e
Relógio
V
Lógica de Controlo
Gerador
de Rampa
t
Contador
Entrada
Analógica
Latches de Saída
N 3 2 1
S íd Digital
Saída Di it l
( )
• Circuito conversor AD de
rampa simples
rampa-simples
• Início de conversão
• o transístor MOSFET é
desligado
• a tensão no condensador
cresce em rampa
• o contador
d é aberto
b à
contagem dos impulsos do
relógio (estável)
• A tensão da rampa iguala o sinal de entrada

• o comparador muda de estado
• o contador é parado
• o MOSFET é activado re-inicializando o condensador
CONTADOR PROPORCIONAL AO SINAL DE ENTRADA
CONVERSÃO Ã CONCLUÍDA Í
• circuito conversor de rampa simples

Conversores V-F
V FeF
F-V
V
• Os conversores V-F
– convertem uma tensão analógica ou corrente numa
onda pulsada cuja frequência é proporcional à
grandeza
d analógica
ló i de d entrada.
t d
• Os conversores F-V
– operação inversa, aceitam uma grande variedade de
sinais periódicos e produzem uma saída analógica
proporcional à frequência.

Conversores V-F
VF
• Princípio de funcionamento do conversor V-F
– constituição
tit i ã
• integrador
– integrar a tensão de entrada
• comparador
– detectar quando a rampa do integrador atinge um determinado nível
• monoestável
– disparado pelo comparador produz um impulso de duração fixa para
descarga do integrador (condensador)
• circuito de descarga (switch) do integrador
– ciclo de operação
• um condensador é continuamente carregado a uma taxa directamente
proporcional à entrada
• quando a rampa atinge um determinado nível o condensador é descarregado
durante um intervalo de tempo fixo
• o ciclo repete-se
• os impulsos de descarga tem uma frequência proporcional à tensão de
entrada

Conversores V-F
V F (cont)
( t)
• exemplo de circuito V-F VFC32 (Burr-Brown)
– Ciclo de operação:
• Com o switch SW aberto:
– C1 é carregado e Vo1 segue uma rampa descendente
– O condensador C1 é continuamente carregado
g a uma taxa directamente
V proporcional à entrada
Fout = i
» R é escolhido para que a corrente I = Vi/R seja sempre menor que 1mA
7.5* RC
– quando a rampa atinge 0 V, a saída de CMP comuta, fechando SW.
» O bloco "one
one-shot
shot" utiliza uma tensão limiar de 7.5V
7 5V e uma corrente de carga de
1mA Î Th=7.5 C/1mA. C ΔV = (1 mA − I ) T
1 o1 H
C1Δ V o1 = ( IT L )
1 mA * T
T L + T H = H
I
Conversores V-F
V F (cont)
( t)
– Ciclo de operação (cont):
• Com SW fechado:
– Q1 funciona durante um intervalo de tempo Th imposto por C
– corrente ((1mA-I)) fluí do nodo somador durante Th crescendo Vo1 ((rampa
p
crescente)
• o ciclo repete-se. F out =
Vi
7 . 5 * RC
C 1 Δ V o1 = (1 mA − I ) T H
C1Δ V o1 = ( IT L )
1mA * T H
TL + TH =
I
Conversores V
V-F
F (cont)
• implementação com
componentes
t discretos
di t

Conversores V-F
V F (cont)
( t)
• Aplicações dos Conversores V-F
– quando a fonte de sinal está longe da unidade de aquisição de dados
• o sinal é convertido em frequência
– a informação é transportada pela frequência do sinal eléctrico e não
pela sua amplitude
» menos vulnerável ao ruído Î maior imunidade ao ruído
– na recepção a frequência é contada e o valor digital do sinal obtido
directamente
di
» ou é convertido de novo em tensão através de um conversor F-V que
depois é convertida para digital através de um ADC
– exemplos de conversores F-V
FV
• VFC32 da Burr-Brown
– linearidade de 0.005%
– escalas
l ded leitura
l i de
d 10kHz,
10kH 100kHz,
100kH 500kHz,
500kH
• AD537 da Analog Devices
– linearidade de 0.05% até 100kHz

Conversores F-V
FV
• Princípio de funcionamento do conversor F-V
– constituição
• monoestável
– disparado pela frequência do sinal de entrada
• filtro de saída
– acha o valor médio do trem de impulsos gerados pelo monoestável
– operação
• o monoestável uma vez disparado gera um impulso de duração fixa
• estes impulsos repetem-se à frequência do sinal
– quanto maior for a frequência maior será a percentagem do tempo
em que o monoestável estará activo
– quanto menor for a frequência menor será a percentagem do tempo
• o filtro de saída achando o valor médio determina a
tensão de saída proporcional à frequência

Conversores F-V (cont)
( )
• exemplo de circuito VFC32 como F-V (Burr-Brown)
– a frequência de entrada é aplicada ao comparador disparando o switch
SW
• filtro passa-alto na entrada acondiciona entradas TTL ou CMOS
– um disparo por impulso qualquer que seja a sua duração
• transição negativa na entrada do comparador dispara o bloco "one-shot":
– fecha SW durante Th=7.5 C/1mA
– corrente de1mA é drenada de C1(através de SW)
» Vo cresce rapidamente descarregando-se lentamente através de R
• valor
l médio
édi da
d corrente pulsada
l d é I = Fin.1mA.T
1 A h e a corrente em R IR=Vo/R
/

Conversores F-V
F V (cont)
( t)
• exemplo de circuito VFC32 como F-V (cont.)
– Vo atinge equilíbrio quando as correntes de carga e descarga de
C1 forem iguais
Vo/R = Fin i .1mA.T
1mA Th
=> Vo = 7.5 · RC · Fin
• A tensão de offset de entrada de A1 tende a degradar a precisão da

conversão
• a carga e descarga de C1 provoca ripple na tensão de saída.

Conversores F-V
F V (cont)
( t)
• Aplicações
– tacómetro no controlo de velocidade dum motor
• medida do nº de rotações
– trem de
d iimpulsos
l proporcionais
i i à rotação
ã é transmitido,
i id
inclusivamente com isolamento galvânico (transformadores de
impulso), e depois convertido numa tensão
– exemplos
0 005% (20000 divisões)
– escalas de leitura de 10V,.
– tempo de conversão 1µs

Conversores Sigma
Sigma-Delta
Delta
– A banalização dos microprocessadores e o aumento da densidade ao nível dos
circuitos integrados, tornou viável um novo tipo de conversor.
– A arquitectura analógica deste tipo de conversor é bastante simples, requerendo
uma capacidade de cálculo considerável para proceder à filtragem digital.
• Componentes
• Sample-Hold, • Comparador,
• Amplificador diferencial, • DAC de 1bit,
• Andar
A d iintegrador,
d . • Filtro passa-baixo digital.
Vi +
A - Filtro
Digital
Saída
+Vref digital
-Vref
DAC-1 bit
Block Diagram of a First Order Analogue

D lt Si
Delta Sigma MModulator
d l t

Circuit Diagram of a First Order
Analog e Delta Sigma Mod
Analogue Modulator
lator
Carlos
Carlos Couto,
Couto, 2008/2009
2008/2009
Departamento
Departamento dede Electrónica
Industrial
Intuitively,
y, a Σ-Δ ADC operates
p as follows
• Assume a dc input at VIN
–The
Th integrator
i t t is i constantly
t tl ramping
i up or down
d att
node A.
–The
The output of the comparator is fed back through a 1 1-
bit DAC to the summing input at node B.
–The
The negative feedback loop from the comparator
output through the 1-bit DAC back to the summing
point will force the average
p g dc voltage
g at node B to be
equal to VIN.
–This implies that the average DAC output voltage must
equal the input voltage VIN. The average DAC output
voltage is controlled by the ones-density in the 1-bit
d t stream
data t from
f the
th comparator
t output.
t t
Intuitively,
p as follows
• As the input signal increases towards +VREF, the

number of "ones" in the serial bit stream increases,
and the number of "zeros" decreases.
• Similarly,
Si il l as the
th signal
i l goes negative
ti ttowardsd –VVREF,
the number of "ones" in the serial bit stream
decreases and the number of "zeros"
decreases, zeros increases.
increases
• From a very simplistic standpoint, this analysis shows
that the average value of the input voltage is
contained in the serial bit stream out of the
comparator.

Sigma-Delta
Sigma Delta Modulator Waveforms
• To decode the output, pass the output samples through a simple

digital lowpass filter that averages every four samples.
• The
Th outputt t off the
th filter
filt is
i 2/4.
2/4 Thi
This value
l represents
t bipolar
bi l zero.
• If more samples are averaged, more dynamic range is achieved.
• averaging 4 samples gives 2 bits of resolution,
• averaging 8 samples yields 4/8, or 3 bits of resolution.

Sigma-Delta
• the average obtained for 4 samples is 3/4

• the average for 8 samples is 6/8

Sigma-Delta
g Modulator Waveforms

Σ-Δ
Σ Δ ADC
• Since the clock rate used at the flip-flop
p p is veryy
high, data is sampled many times over, a
technique
q known as oversampling.p g
• The higher the clock, the higher the precision
of the sigma-delta
sigma delta ADC.
• In real-world applications, the flip-flop clock
rate will be 64 times higher than the sampling
rate (i.e., a oversampling rate of 64).

Sigma-Delta Modulator Waveforms

Σ-Δ
Σ Δ ADC
• Note that in this example the clock rate, which here
i also
is l the
th sample l rate,
t is
i 64 times
ti higher
hi h than
th the
th
frequency of the input signal.
• Conventional converters require a sample rate of
more than twice the highest input frequency.
• Delta sigma converters require much more in order
to pproduce a sufficient number of bitstream p pulses.
• It is obvious:
–The
The more bitstream pulses are produced the
better is the approximation of the input signal by
the average bitstream.
bitstream
Σ-Δ
Σ Δ ADC oversampling rate
• Assume an audio signal with a bandwidth of up
to 20 kHz (and probably slightly more).
–A typical sampling rate (for DAT etc.) is 48 kHz.
–In a typical delta sigma converter the clock frequency
(which usually is also the sample rate) will be 64 x
48 kHz = 3072 kHz.
–This is equal to an oversampling rate of 64.
–For a 44,100 Hz sampling rate (Audio CD), the flip-flop
clock rate will be of 2,822,400 Hz.
• This
Thi means that
h theh oversampling
li rate must b
be
less than 32 for the given input frequency.
Σ-Δ
Σ Δ ADC
• Can also be viewed as a synchronous voltage-to-
frequency converter followed by a counter.
• If the number of "1"s in the output data stream is
counted
t d over a sufficient
ffi i t number
b off samples,l the
th
counter output will represent the digital value of the
input.
input
• Obviously, this method of averaging will only work for
dc or very slowly changing input signals.
• In addition, 2N clock cycles must be counted in order
to achieve N-bit effective resolution,, therebyy severelyy
limiting the effective sampling rate.

Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
• diagrama de blocos de uma implementação
– counter 1 conta até overflow definindo o tempo de cada conversão
– counter 2 conta sempre que Io não está a ser integrado

First-Order
First Order Sigma
Sigma-Delta
Delta ADC
The digital filter and

decimator process the
serial bit stream and
produce the final output
data
data.
Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
• Princípio de funcionamento (cont.)
– realimentação negativa tenta anular a carga no condensador do integrador através da
carga injectada pela entrada Vi e pela carga imposta pelo DAC de 1 bit.
– frequência de amostragem muito superior à frequência necessária segundo o critério
de Nyquist.
• os espectros do sinal amostrado repetem
repetem-se
se a frequências múltiplas da frequência de
amostragem, separando-se,
• mais fácil recuperar o sinal desejado por filtragem.
– O filtro digital providencia uma média com elevada
resolução dos vários espectros, removendo ainda o ruído
injectado durante o processo de conversão.

Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
– resoluções
l õ entre
t 18 a 23 bits,
bit mas em que o tempo
t de
d conversão
ã ainda
i d é
longo,
• já é possível uma taxa de 60 conversões/seg para uma resolução de 20 bits.
– A maior parte destes ADC
ADC´ss possui:
• auto-calibração (reduzindo os efeitos da temperatura),
• programação de ganho por software,
• e requer poucos componentes passivos para o seu perfeito funcionamento e
baixo consumo.
• Interface
– interface flexível síncrono / assíncrono permite a este tipo de ADC
ADC´ss a
ligação directa à UART (assíncrono) ou porta-série de qualquer
microcontrolador (dois modos síncronos).
– Os dois modos síncronos apresentam
p dois modos de Clock diferentes,
• um em que o ADC gera-o internamente,
• a outra possibilidade é a sua geração ser externa.

Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
• Aplicações
– Os conversores sigma
sigma-delta
delta são utilizados em sistemas de aquisição de dados onde a
resolução da conversão é o mais importante.
– Exemplos:
• instrumentos de elevada precisão,
• sistemas electrónicos de pesagem industrial e laboratorial (Cromatografia),
(Cromatografia) etc.
etc
• Exemplos deste conversor são:

– Familia 770X (resoluções até
20 bits) da Analog Devices.
– Familia 771X (resoluções
superiores a 20 bits) da Analog
Devices.
– CS5317 da Crystal
Semiconductor Corporation.

What is ADC ?
• Definition
• Examples of use
• Conversion process
• A
Accuracy

Definition
• Most signals we want to process are analog

• i.e.:
i th
they are continuous
ti and
d can ttake
k an
inifinity of values
x(t)
t
Definition
• Digital systems require discrete digital data

• ADC converts t an analog
l iinformation
f ti iintot a
digital information
Analog ? Digital Digital

System
y

Examples of use
• Voltmeter
ΔV
7.77 V
• C ll phone
Cell h (microphone)
( i h )
Wave
Voice

Conversion process
3 steps:
• Sampling
• Quantification
• Coding
These operations are all performed in a same

element: the A to D Converter

Conversion p
process: Sampling
p g
• Digital system works with discrete states
• The signal is only defined at determined times
• The sampling times are proportional to the
sampling period (Ts)
x(t)
Ts xs((t))
x(t) xs(t=k*Ts)
Ts t

Sampling Rate
Frequency at which ADC evaluates analog signal.

signal As
we see in the second picture, evaluating the signal
more often more accuratelyy depicts
p the ADC signal.
g
Frequência de Amostragem
Frequência de amostragem
mais elevada acompanha
melhor o sinal de entrada
mais baixa perde partes
importantes do sinal de
entrada
Conversion process: Quantification
The signal can only take determined values
Belonging to a range of conversion (ΔVr)
• Based on number of bit combinations that the
p
converter can output
• Number of possible states:
N=2n where n is number of bits
• Resolution: Q= ΔVr/N
xs(t)
xq(t)
Q
ΔVr
t
Ts
Conversion process: Coding
• Assigning a unique digital word to each sample

• Matching the digital word to the input signal
xq((t))
N-1
N-2
Q
ΔVr
2
1
0
t
Ts

Accuracy
ccu acy
The accuracy of an ADC can be

improved by increasing:
• The sampling rate (Ts)
• The resolution (Q)

Accuracy
xq(t)
t
Ts
Higher Sampling rate Higher Resolution

xq(t) xq(t)
t t
Ts
Overall Better Accuracy
• Increasing both the sampling rate and the resolution you
can obtain
b i better
b accuracy in
i your AD signals.
i l

Aliasing
• Occurs when the input signal is changing much faster

than the sample rate.
For example, a 2 kHz sine wave being sampled at 1.5

kHz would be reconstructed as a 500 Hz (the aliased
signal) sine wave.
Nyquist Rule:
• Use a sampling frequency at least twice as high as the
maximum frequency in the signal to avoid aliasing.

Aliasing
• As mesmas amostras
para sinais com
frequências múltiplas
Î ambiguidade
• Para
P evitar
it é preciso
i
filtrar as frequências
que a espectável pela
taxa de amostragem
escolhida:
• Neste caso filtrar
frequências maiores
que fs/10

Sampling rate
Nyquist-Shannon theorem: Minimum sampling rate should be
at least twice the highest data frequency of the analog signal
fs>2*fmax

Sampling rate
• Analog signals are composed of an infinity of
harmonics
• Need to limit the frequency band to its useful part
• Use
U off an analog
l filter
filt
Analo Analog
Filter
Analo ADC Digital
g g
In practice: fs ≈ (3…5)*ffilter

Example
• 8 bits converter: n=8
• Range of conversion: ΔVr=5V
• Sampling time: Ts=1ms
1ms
• Number of possible states: N=28=256
• Resolution: Q=ΔVr/N=19
Q=ΔVr/N=19.5
5 mV
• Analog Filter: ffilter ≈ fs/5 = 200 Hz
5 255
Gain
f
0 0
Analog Digital
Main Types of ADCs
• Flash ADC
• Successive approximation converter
• Dual
D l slope
l converter
t
• Sigma-delta ADC

ADC Types
yp Comparison
p
ADC Resolution Comparison
Dual
ua Slope
S ope
Flash
Successive Approx
pp
Sigma-Delta
0 5 10 15 20 25
Resolution (Bits)
Type Speed (relative) Cost (relative)

Dual Slope Slow Med
Flash Very
y Fast High
g
Successive Appox Medium – Fast Low
Sigma-Delta Slow Low

CD Audio
• The CD uses a 44,100 Hz sampling rate and each
sample is stored on a 16-bit variable.
• Also, the CD has two independent channels (left and
right,
i ht what
h t is
i played
l d att one channel
h l can b
be completely
l t l
different from what is played at the other).
• So the transmission rate of the analog-to-digital
analog to digital
conversion of the CD system is of 1,411,200 bps
(44,100 x 16 x 2) or 1.41 Mbps (once again this is
rounded, since 1 M = 1,048,576).
• The storageg space
p that is necessary
y is of 176,400
,
bytes per second (1,411,200 / 8) or 10,584,000 bytes
per minute (176,400 x 60), i.e. 10 MB per minute.
The phone system

• Uses an 8,000 Hz sampling rate and each sample is
stored on an eight-bit variable.
conversion
i iis off 64
64,000
000 bit
bits per second
d (8
(8,000
000 x 8) or
64 Kbps (this is rounded, since 1 K = 1,024; thus 64
Kbps would be 65 65,536
536 bps and not 64
64,000
000 bps)
bps).
• If you whish to record a phone conversation, the
space that it would require would be 8,000 bytes per
second (64,000 / 8) or 480,000 bytes per minute
(8,000 x 60), i.e. 468.75 KB per minute.

Biobibliografia
I t
Integrated
t d Circuits,
Ci it 1985,
1985 MMcGraw-Hill
G Hill
• Jacob Milman, Microelectronics, McGraw-Hill
• Taub and Schiling, Digital Integrated Electronics, McGraw-Hill
• Data Conversion Databook, staff of Analog Devices Inc.
• Paul Horowitz, Winfield Hill, The Art of Electronics - second edition,
1989, Cambridge University Press

Conversão D-A e A-D
Conversão Digital-Analógico
g g
e
Conversão Analógico
Analógico-Digital
Digital

Processamento Digital de Sinal

• Processamento digital do sinal cada vez mais frequente
– processadores cada vez mais capazes a preços cada vez mais baixos
– processamento digital apresenta diversas vantagens face ao analógico
• é programável
– alterar o processamento = alterar o programa (sem alterações do hardware)
• menos vulneráveis a offsets
– desvantagens
g
• circuito mais complexo podendo ser mais dispendioso (cada vez menos)
• resposta quase instantânea (processadores digitais cada vez mais rápidos)

ou
Analógico- Digital
Digital-
Processador Digital
-Digital de Sinal (DSP) -Analógico
Mundo Analógico
Cadeia de Processamento de Sinal
• O nosso mundo real é maioritariamente caracterizado por grandezas que
podem
d variar
i continuamente
ti t entre
t ddois
i limites
li it
– Sinais analógicos
• de entrada
• de saída
Aliasingg DSP
Mundo Analógico
Os Conversores Analógico-Digital e Digital-Analógico

são essenciais p
para a interface com o mundo analógico!
g
Conversão AD e Conversão DA
• Conversão AD • Conversão DA
– a uma tensão entre 0 e Vref faz – a um número em binário faz
corresponder um número em corresponder uma tensão entre
binário: 0 e Vref
Sinal
volts analógico b1 b2 b3 b4 b5... bn
Sinal
analógico
b1 b2 b3 b4 b5... bn
volts
O sinal analógico pode ser expresso em tensão, corrente ou frequência

Conversão Digital-
Digital Analógico
b1 Palavra de n-bits
n bits
Entradas
b2 saída Di = b1b2b3 … bn
digitais b3
b4 g
analógica
Sinal analógico em
bn tensão ou corrente
proporcional a Di
referência
Ideal analog output Vo = KvVrDi =KvVr (b12-1 + b22-2 + ⋅⋅⋅ + bn2-n )
for an input of 111

A saída varia entre 0 e (1-2-n)Vfs
Se Vr puder variar
⇒ Vo = Vr x palavra de n-bits
Multiplying DAC (DAC multiplicativo)
Conversor Digital-
Digital Analógico
• Diagrama Básico de um Conversor DA
Memória opcional para a palavra digital

a converter para analógico
analógico.
Torna possível a ligação ao
barramentro de um microprocessador
Caixa de comutadores para

configuração da malha de
resistências
Malha de resistências com

ligações configuráveis ( de acordo
com palavra binária a converter)

Conversor DA
Com Resistências Pesadas
Ii2 Ri2
If Rf
VR Ii1 Ri1
-
VR Vs
+ Vo
Vo= - (1/ Ri1 +1/ Ri1 ) Rf VR= - Rf ( Ii1+ Ii2)
Ci i somador
Circuito d inversor
i

Conversor DA
C
Com R
Resistências
i tê i Pesadas
P d
SW1 SW2 SW3 SWn

VR
Vref
Rn =
2n-1 R
I1
∑I i
Vo
• Implementação baseada no circuito somador inversor com resistências

pesadas: − V 1
2
R
= FS
2
− VR 1
2
= FS
4
− VR 1
– SWn fechado Î Vo
= = n FS
2 2
Conversor DA
C
Com R
Resistências
i tê i Pesadas
P d
• Inconveniente desta topologia
Vref SW1 SW2 SW3 SWn – Aumento do nº de bits aumenta o
leque de resistências
Rn = • Diferença entre a maior e a
2n-1 R
menor duplica com cada bit
I1 – A maior das resistências tem de
ter a tolerância, em Ohms,
∑I i
Vo idêntica à de menor valor óhmico
Full scale
MSB
1 1
1 2
1 4
LSB
1 8
1 16
32
Conversor DA
R 2R
R R R
I
I/2 I/4 I/8 I/2n Só dois
VR valores de
2R 2R 2R 2R 2R
resistências:
i tê i
R e 2R
SW1 SW2 SW3 SWn
Terra
+
virtual
Vo
- Rf
MSB LSB
⎛1 1 1 1 ⎞
V = − VR R f ⎜ SW1 + SW 2 + SW 3 + ⋅ ⋅ ⋅ ⋅ + n SWn ⎟
o
R ⎝2 4 8 2 ⎠
Conversor DA
R 2R
• Em cada nó a corrente divide-se ao

meio
I/2 I/4 I/8 I/16

I
etc
I/2 I/4 I/8 I/16
• A impedância a jusante de cada nó é de R

Exemplo da
folha de
especificações
de um
DAC de 10 bits

DAC Multiplicativo
D i quadrantes
Dois d t
• A saída é dada pela entrada

analógica, positiva ou negativa,
multiplicada pela entrada digital
fornecida ao conversor
• O conversor utiliza a cadeia R-2R
ligada a um amplificador operacional
de modo conveniente
Positiva
ou
• Vo= - (A x Di ) negativa
SW1 SW2 SW3 SWn
2
⎛1 1 1 1 ⎞
V = −A R f ⎜ SW1 + SW 2 + SW 3 + ⋅ ⋅ ⋅ + n SWn ⎟
1
o
R ⎝2 4 8 2 ⎠

DAC Multiplicativo
p Quatro
Q qquadrantes
• A saída é dada pela entrada analógica,
ppositiva ou negativa,
g , multiplicada
p ppela
entrada digital, também positiva ou negativa, Rf
fornecida ao conversor: Iout1
Operação nos quatro quadrantes A1
• O conversor ttambémbé utiliza
tili a cadeia
d i R-2R
R 2R
ligada a um amplificador operacional de
modo conveniente
A2
SW1 SW2 SW3 SWn Positiva ou

negativa
2
• Vo= - (A x Di )
Positivo ou
1
negativo
⎡R ⎛1 1 1 1 ⎞ Rf R 2 ⎛ 1 1 1 1 ⎞⎤ R R
= − ⎢
Vo ⎢ R ⎝ 2
A f
⎜ SW1 + SW2 + SW3 + ⋅ ⋅ ⋅ + SWn⎟ − ⎜ SW1 + SW2 + SW3 + ⋅ ⋅ ⋅ + SWn⎟⎥ + A 2 f
⎠ R R1 ⎝ 2 ⎠⎥⎦
n n
⎣ 4 8 2 4 8 2 R3 R1
DAC Multiplicativo
p Quatro
Q qquadrantes
Rf
Iout1 • O switch não activados (bit=0) Î
A1 Îcorrentes para Iout2 que através de
A2 se vão subtrair a Iout1 na entrada
d A1
de
A2 • Saída zero deveria ocorrer quando o
bit de sinal (o mais significativo
vale 1 e os restantes zero.
– Mas tal não acontece pois Iout1 - Iout2
diferem de 1/2LSB (ver expressão)
– R3 é dimensionada de modo a criar a
corrente que leva a saída a zero
nestas condições
⎡ ⎛1 1 1 1 ⎞ R ⎛1 1 1 1 ⎞⎤ R R
V = −A⎢⎢ RR ⎜⎝ 2 SW1+ 4 SW2 + 8 SW3 + ⋅⋅ ⋅ + 2
o
f
n
SWn⎟ − Rf 2 ⎜ SW1+ SW2 + SW3 + ⋅ ⋅ ⋅ + n SWn⎟⎥ + A 2 f
⎠ R R1 ⎝ 2 4 8 2 ⎠⎥⎦ R3 R1
⎣
Exemplo da
folha de
especificações
de um
DAC
M lti li ti de
Multiplicativo d
10 bits

Especificações
Saída ideal com erro

máximo de ½ bit
• Absolute Accuracy (Precisão

Absoluta)
– desvio máximo entre a saída • Erros Estáticos
actual e a saída ideal – Offset Error (erro de desvio)
• em princípio < ½ LSB • Translação vertical da curva de
transferência


Especificações
• Erros Estáticos • Erros Estáticos

– Diferential nonlinearity (não-
– Gain Error (erro de ganho) linearidade diferencial)
• Rotação da curva de • Desvio máximo dos degraus da curva
transferência de transferência do valor ideal
correspondente a 1 LSB
– Alteração da inclinação – Expresso em fracções de 1 LSB
– Devido a desemparelhamento de
componentes
t

Especificações
Aumento
A t d
da entrada
t d
correspondendo a
uma diminuição da
saída
• Erros Estáticos
– Differential nonlinearity (não-linearidade diferencial) com
comportamento não monotónico


Especificações
• Erros dinâmicos
– Glitches – ruído nas transições de um nível
• Erros dinâmicos para outro da saída devido às diferenças de
– Settling Time (tempo de estabilização) tempos de comutação dos comutadores do
• Tempo que demora a saída a DAC
estabilizar-se após apresentação da – Para remover os glitches
palavra digital na entrada dentro de • A filtragem não resolve o problema pois
uma banda específica ≈1/2LSB integrando o erro só serviria se o valor
• 100nseg a 10μseg médio fosse sempre zero
• A solução consiste em utilizar um S/H
que só amostre a saída do DAC após
extinção dos transitórios de comutação

Conversão Analógico - Digital
Sinal Analógico Palavra Digital
START EOC
(fim de conversão)
b1
b2
entrada b3 saídas
ADC
b4
analógica digitais
b
bn
Do = (b12-1 + b22-2 + ⋅⋅⋅ + bn2-n )=Vi/(KvVr )
referência
Sinal analógico em
tensão ou corrente Quando
Palavra de n-bits Vi = αVr
Di = b1b2b3 … bn Conversão Raciométrica
proporcional à Quando a entrada é uma fracção da
tensão de referência, por exemplo no
entrada caso da saída de um potenciómetro

Especificações
• Resolução do Conversor
– Número de bits com que o conversor
resolve a grandeza analógica
• 8 bits, 10, 12, 16,20 bits
• Erro de quantificação
– Decorre da resolução do conversor e é
dada por ±1/2 LSB
– Só pode ser melhorado aumentado a
ç do conversor
resolução
• Absolute Accuracy (Precisão Absoluta)
– É a diferença entre o sinal analógico de
entrada necessário para produzir uma dada
saída
íd digital
di i l e a entrada
d analógica
ló i de
d facto
f
necessária para produzir a mesma saída
• Range (Gama)
– Gama de tensões passíveis de serem
convertidas para um valor numérico
• Característica
C t í ti ideal
id l de
d um ADC
– As características reais tem sempre
erros tais como se viu para os DACs

Especificações
Full
F ll scale
l
or gain
error
ut Codes
Ideal
Outpu
Actual
ideal
Error LSB’s
+1
+½
0
-½
-1
-1½-2
Actual -2LSB
Gain
Ga
error
• Erro
E de d ganho
h
– A curva de transferência sofre uma rotação continuando a passar pela origem


Especificações
Ideal
Outputt Codes
Ideal
Actual
Actual
Offset Analog Input -1¼ LSB

offset
B’s
+1½
Error LSB
+1
+½
0
-½
-1
-1½
• Offset Error
– A curva de transferência ideal sofre uma translação na vertical ou
na horizontal deixando de passar pela origem

Especificações
• Integral linearity error

– A curva de transferência sofre desvios da recta ideal

Especificações
0 ¼ ½ ¾ VFS
• Diferential Linearity Error

Especificações
• Erro de monotonicidade
– Comportamento Não-
M
Monotónico
tó i
– A curva de transferência não é
sempre crescente

Conversor Flash
– conversores com processamento
paralelo
• todos os bits obtidos
simultaneamente
• conversão num só ciclo de relógio
– componentes
• cadeia de 2n resistências
– dividir a tensão de referência
em 2n - 1 níveis
• 2n - 1 comparadores rápidos
– comparar Vi com cada um dos
níveis
• descodificador
– converter as saídas dos
comparadores no formato de
saída (código final da
conversão)

C
Flash
• conversor de 3 bits

C
Flash
• circuito de conversor
d 3 bit
de bits

C
Flash
• Características • Interface
– desempenho
d h ddepende
d – n bits da conversão do sinal Vi
• características dos apresentados em paralelo
comparadores
• tolerâncias das resistências – controlo do ADC é feito por lógica de
utilizadas controlo
– comparador deve ter baixa • coordenação do início e fim de
tensão de offset conversão
• entrada para prevenir erros que – lógica de controlo
podem exceder o valor de 1LSB frequentemente incluída no ADC
– tempos de conversão baixos e compatível com os µPs ou µCs
• por vezes inferior
i f i a 100ns
100 » di
directamente
t t ligável
li á l ao
barramento
– resoluções acima dos 10 bits
quase impraticáveis – lógica de controlo não incluída
» ligação
g ç através de portas
p
• Nº dde comparadores
d = 2n - 1:
1
– 3 bits = 7, 8 bits = 255, – Sample-Hold importante na entrada
10 bits = 1023 • estabilizar o sinal Vi durante a
conversão

• Aplicações
– Conversores flash com 4, 6, 8, 9 bits de resolução, com taxas de conversão
na ordem dos 100MHz
• processamento de sinal vídeo
• análise de sinais de radar
• equipamento de teste e medida de elevada rapidez
– Mais utilizados
• MC10319, 8-bits - 20MHz, 618mW - Motorola
• CA3308, 8-bits - 15MHz, 240mW - RCA
• CX20116, 8-bits - 100MHz, 1.2W - Sonyy

( t)
• Exemplo
– Conversor
C AD 770
• resolução de 8 bits
• taxa de conversão de 200
MSPS
• entrada unipolar ou bipolar
• tem 255 comparadores de
elevada rapidez

Conversor H lf Fl h
– dois
d i conversores flash
fl h em cascata
t
• primeiro apura o M bits mais significativos
• segundo apura os L bits menos significativos
• dois ciclos de relógio para a conversão
– componentes
• conversor ADC-flash de M bits
• conversor DA de M bits
• amplificador somador
• conversor ADC-flash de L bits
• primeiro ciclo
– ADC1 apura os primeiros M-bits
– DAC apresenta a tensão correspondente aos M-bits
– amplificador
lifi d amplifica
lifi diferença
dif entre
t sinal
i l de
d entrada
t d e tensão
t ã dosd M-bits
M bit
• segundo ciclo
– ADC2 apura os L-bits menos significativos
– conversão concluída com M+L bits

• diagrama
g de blocos
Vi +
-
Vr ADC ADC V r/8
FLASH FLASH
(3 bits) (3 bits)
DAC
(3 bits)
b1 b2 b3 b4 b5 b6

• circuito do conversor de 6-bits

– conversor com tempos de conversão duas vezes maiores que os do
conversor flash
– custo mais baixo
• nº de comparadores menor
– 2M + 2L em vez de 2(M+L)
– ex. para 8 bits com M = L = 4
» 30 em vez de 255
• interface e aplicações
– como ppara o conversor Flash

Conversor Contador
– componentes
• comparador
• contador de n bits
• contador incrementa a partir de zero
– SE comparação negativa novo incremento do contador
– SENÃO fim de conversão
– conversão muito lenta
lenta, tanto mais lenta quanto maior for a tensão de entrada
• pode demorar 2n ciclos
– não aparece integrado (um IC)
• interessante para implementação de conversões múltiplas a partir de arquitectura baseada em
microprocessador
i d
– 1 contador por exemplo o de um microcontrolador e um DAC
– m comparadores para m entradas analógicas
– logo que um comparador muda de estado é registado para esse canal o valor do
contador
entrada referência
• diagrama analógica Vi analógica Vr
Conversor
DA
Saída
Digital
Relógio Lógica
g de Contador
Controlo
• formas de onda

( )
• conversor contador de 3 bits

( )
• formas de onda

Conversor Tracking
– componentes
• comparador
• contador up/down de n bits
• contador incrementa ou decrementa conforme a saída do comparador
– a primeira conversão pode ser lenta mas as seguintes são muito
rápidas
• em cada período do relógio o sinal de entrada varia poucos bits
– solução interessante para “seguir” sinais

Conversor Tracking
• Esquema do conversor
Conversor DA

Conversor Tracking (
(cont.)
)
• formas de onda
Se num ciclo do relógio o sinal apenas varia 1 bit ⇒ 1 conversão = 1 ciclo
Se o sinal varia muito depressa ⇒ 1 conversão pode demorar vários ciclos

– conversão de n-bits em n períodos de clock
– componentes
• conversor DA
• p
comparador
• Registo de Aproximações Sucessivas (SAR)
• determina o valor de cada bit pelo método de tentativa e erro
– começando pelo MSB o SAR impõe o seu valor a 1 e analisa a
saída do comparador:
» SE a saída do DAC está acima da entrada Vi o bit é mantido em 1
» SENÃO o bit é posto a 0
– procedimento repetido para todos os bits,
bits um de cada vez,
vez até todos
terem sido testados
– Estratégia muito eficiente para obter o código

• Aproximações Sucessivas = método de procura binária
d
entrada Comparador
C d dde
analógica alta resolução
Registo de
+
Aproximações n
-
Sucessivas
(SAR)
Conversor DA
de Rápido
ordem de
conversão Lógica de conversão completa
Controlo e de
Temporização


( t)
• diagrama
g de blocos de um
conversor de aproximações
sucessivas de 8 bits
• O apuramento dos 8 bits requer 8 ciclos de relógio

• Os
O 8 bits
bit de
d saída
íd aparecem em paralelo
l l
( t)
Sucessivas saídas do DAC, ao
g de 8 ciclos do
longo
relógio, tentando convergir
para a tensão de entrada
Árvore de níveis de
comparação correspondente
a 8 bits
bit
S íd d
Saída do DAC quando d se
varia a entrada segundo uma
rampa lenta varrendo toda a
gama de tensão

• circuito de um conversor de aproximações sucessivas de 3-bits
contador em anel =>

em cada instante só
uma das saídas está a 1

• exemplo da conversão de 3.4V • diagrama temporal da conversão
– resolução
l ã de bit Î SAR dde 3 bit
d 3 bits bits
– tensão de Fim de Escala de 8.0V
• diagrama de estados mostrando o
trajecto
j da
d conversão
ã

Conversor de Aproximações
p ç Sucessivas ((cont))
– factores que afectam a velocidade e resolução destes ADC´s são:
• o settling time
time, a resolução e a linearidade do DAC
• ganho e o tempo de resposta do comparador
• comparador, de acordo com a velocidade, deve apresentar ganho suficiente para amplificar uma
entrada de 1LSB para que a saída comute
– tempos
t de
d conversão
ã
• da ordem de 1µs para ADC´s de 8-bits
• das dezenas de µs para resoluções superiores (14-bits e 16-bits)
• Co
Comparação
pa ação co
com o co
conversor
ve so FLASH
S
– tempos de conversão
• conversor FLASH de n-bits
– um ciclo de relógio por conversão
• conversor de
d aproximações
i sucessivas
i de
d n-bits
bi
– n ciclos de relógio por conversão N vezes mais lenta
- complexidade
• conversor FLASH de nn-bits
bits
– 2n-1 comparadores (8-bits =255 comps)
• conversor de aproximações sucessivas de n-bits
– 1 comparador + DAC de n bits (8-bits = 1 comp + DAC 8 bits)
Muito mais económico ( para n-elevado)
• Interface
– iinterface
t f paralela
l l compatível
tí l com a maior
i parte
t dos
d microprocessadores
i d de
d
8 ou 16 bits
• saídas digitais do ADC na maior parte das vezes são buffers three-state ligando
directamente ao Bus de dados
• os comandos para início e fim de conversão e leitura do código final necessitam
de lógica adicional
– também disponíveis com interface série
• capacidade de funcionar em rede
– Sample-Hold na entrada do ADC
• para manter constante a entrada analógica durante a conversão

• Aplicações
– tipo de conversor muito utilizado
óptimo compromisso entre
entre
velocidade
l id d e resolução
l ã
– Alguns exemplos:
• Família AD574 (12 bits) da Analog
Devices.
Devices
• Am2504 (12 bits e 6µs) da
Advanced Micro Devices.
• AD676 (16 bits e 10µs) da Analog
Devices.

Dupla Rampa
– Componentes
C t
• integrador
• comparador
• contador
• lógica de controlo
– Ciclo de conversão
• integra Vin durante um certo tempo Tc,
– contador incrementa até ao atingir o máximo
• entrada comuta de Vin para Vref
• integra Vref com polaridade contrária a Vin
– contador conta até o comparador detectar que que a saída do integrador
atinge zero
valor do contador = valor da conversão
– absorve variações lentas dos R e C do integrador

Conversor Dupla
Dupla-Rampa
Rampa (cont)
i li ã varia
inclinação i
com o sinal de entrada:
> Vi maior declive
<Vi menor declive
inclinação
constante

Conversor Dupla
Dupla-Rampa
Rampa (cont)
• circuito para
conversor de N bits

Conversor Dupla
Dupla-Rampa
Rampa (cont)
• Princípio de funcionamento (cont)

Dupla Rampa (cont)
( t)
• conversor Dupla-Rampa com Auto-Zero
– antes do START
• SW1 à massa
• SW2 fechado
– CAZ carrega-se com a tensão necessária para levar a saída de A2 à tensão de referência
d comparador
do d R C
SW1
Vi
Vr
CAZ
– após START START Control b1

• SW2 abre Counter b2
EOC logic bn
– SW1 liga Vi
» o sinal é integrado durante 2n ciclos de relógio => contador incrementado até ao máximo
– SW1 liga Vr
» contador decrementa, tensão do condensador tende para zero
– quando C atinge 0V contador pára de decrementar => conversão completa
Dupla Rampa (cont)
( t)
• evolução da tensão do condensador de integração C
Vo2
Autozero 2n cycles
y N cycles
y Autozero
time
²Vo2
Vi/RC Vr/RC
integrate Vi integrate -Vr

Dupla Rampa (cont)
( t)
– precisão
i da
d conversão é independente
i d d de
d R, C e do
d offset
ff do d
amplificador
• as duas fases de integração são afectadas da mesma maneira
– excelente linearidade
• depende apenas da qualidade do integrador
– filtragem intrínseca
• Como o ADC integra o sinal de Vin durante um tempo fixo, proporciona
excelente rejeição de sinais AC cujos períodos são submúltiplos do
pperíodo de integração.
g
valor final de conversão = valor médio da entrada
– O tempo de conversão costuma ser longo
• na ordem dos 20ms para resoluções da ordem dos 15 bits
– estes conversores são normalmente utilizados para conversões com
elevada resolução (de 12 a 17 bits) e precisão, tendo como
inconveniente o tempo de conversão aumentar ser longo
Conversor Dupla
Dupla-Rampa
Rampa (cont)
• ruído no conversor dupla rampa
o ruído é
integrado
período do ruído
submúltiplo do
período de integração
=
efeito do ruído anulado
rejeição ao ruído do
Conversor Dupla Rampa
50Hz 100Hz
Dupla Rampa (cont)
( )
• Interface
– para ligação a µP e µC
• interface paralela
– lógica de três estados
• ou interface série
– protocolo para funcionamento em rede
• registos
– para leitura do resultado de conversão
– ppara escrita de configuração
g ç e controlo do ADC
– para ligação a mostradores LED, LCD,
• descodificadores
– binário BCD
• desmultiplexadores
d lti l d
– para reduzir o nº de pinos de ligação
• drivers
– andares de potência para LEDs
– osciladores, fontes de tensão para LCDs
• possibilidade de ligação directa a mostradores implementando Digital Panel Meters
– Sample-and-Hold não é necessário pois o valor médio de sinais de ruído AC têm
tendência anularem-se
anularem se
Dupla Rampa (cont)
( t)
AD1175
IBM PC/XT/AT

Dupla Rampa (cont)
( t)

Dupla Rampa (cont)
( t)
• Aplicações
– Este tipo de conversor é utilizado para medidas de
elevada resolução não requerendo rapidez de conversão.
• balanças electrónicas
• multímetros de elevada precisão
• sistemas de aquisição de dados
– termopares e extensómetros
• instrumentos pportáteis de medida
– exemplos:
• ICL7129 41/2 dígitos (20000 divisões), da Intersil.

Conversor Rampa Simples
– tira partido da boa linearidade de uma rampa analógica,
analógica isto é o tempo que demora a
atingir uma determinada tensão é proporcional ao seu valor
– componentes
• gerador de rampa
• comparador
• numa primeira fase mede-se
mede se o tempo que a rampa demora a variar de Zero a Vref contando-
contando
se o número de períodos do relógio = Nr*Tck
• numa segunda fase mede-se o tempo que a rampa demora a variar de Zero a
Vi = Ni*Tck
• o valor de conversão vem Vi =(Vref*Ni )/Nr
– requer rampa analógica
ló i muitoi simples
i l
– configuração simples e interessante para implementação discreta em torno de um
microprocessador ou microcontrolador
– pouco frequente em circuito integrado único
( )
R ló i e
Relógio
V
Lógica de Controlo
Gerador
de Rampa
t
Contador
Entrada
Analógica
Latches de Saída
N 3 2 1
S íd Digital
Saída Di it l
( )
• Circuito conversor AD de
rampa simples
rampa-simples
• Início de conversão
• o transístor MOSFET é
desligado
• a tensão no condensador
cresce em rampa
• o contador
d é aberto
b à
contagem dos impulsos do
relógio (estável)
• A tensão da rampa iguala o sinal de entrada

• o comparador muda de estado
• o contador é parado
• o MOSFET é activado re-inicializando o condensador
CONTADOR PROPORCIONAL AO SINAL DE ENTRADA
CONVERSÃO Ã CONCLUÍDA Í
• circuito conversor de rampa simples

Conversores V-F
V FeF
F-V
V
• Os conversores V-F
– convertem uma tensão analógica ou corrente numa
onda pulsada cuja frequência é proporcional à
grandeza
d analógica
ló i de d entrada.
t d
• Os conversores F-V
– operação inversa, aceitam uma grande variedade de
sinais periódicos e produzem uma saída analógica
proporcional à frequência.

Conversores V-F
VF
• Princípio de funcionamento do conversor V-F
– constituição
tit i ã
• integrador
– integrar a tensão de entrada
• comparador
– detectar quando a rampa do integrador atinge um determinado nível
• monoestável
– disparado pelo comparador produz um impulso de duração fixa para
descarga do integrador (condensador)
• circuito de descarga (switch) do integrador
– ciclo de operação
• um condensador é continuamente carregado a uma taxa directamente
proporcional à entrada
• quando a rampa atinge um determinado nível o condensador é descarregado
durante um intervalo de tempo fixo
• o ciclo repete-se
• os impulsos de descarga tem uma frequência proporcional à tensão de
entrada

Conversores V-F
V F (cont)
( t)
– Ciclo de operação:
• Com o switch SW aberto:
– C1 é carregado e Vo1 segue uma rampa descendente
– O condensador C1 é continuamente carregado
g a uma taxa directamente
V proporcional à entrada
Fout = i
» R é escolhido para que a corrente I = Vi/R seja sempre menor que 1mA
7.5* RC
– quando a rampa atinge 0 V, a saída de CMP comuta, fechando SW.
» O bloco "one
one-shot
shot" utiliza uma tensão limiar de 7.5V
7 5V e uma corrente de carga de
1mA Î Th=7.5 C/1mA. C ΔV = (1 mA − I ) T
1 o1 H
C1Δ V o1 = ( IT L )
1 mA * T
T L + T H = H
I
Conversores V-F
V F (cont)
( t)
– Ciclo de operação (cont):
• Com SW fechado:
– Q1 funciona durante um intervalo de tempo Th imposto por C
– corrente ((1mA-I)) fluí do nodo somador durante Th crescendo Vo1 ((rampa
p
crescente)
• o ciclo repete-se. F out =
Vi
7 . 5 * RC
C 1 Δ V o1 = (1 mA − I ) T H
C1Δ V o1 = ( IT L )
1mA * T H
TL + TH =
I
Conversores V
V-F
F (cont)
• implementação com
componentes
t discretos
di t

Conversores V-F
V F (cont)
( t)
• Aplicações dos Conversores V-F
– quando a fonte de sinal está longe da unidade de aquisição de dados
• o sinal é convertido em frequência
– a informação é transportada pela frequência do sinal eléctrico e não
pela sua amplitude
» menos vulnerável ao ruído Î maior imunidade ao ruído
– na recepção a frequência é contada e o valor digital do sinal obtido
directamente
di
» ou é convertido de novo em tensão através de um conversor F-V que
depois é convertida para digital através de um ADC
– exemplos de conversores F-V
FV
– escalas
l ded leitura
l i de
d 10kHz,
10kH 100kHz,
100kH 500kHz,
500kH

Conversores F-V
FV
• Princípio de funcionamento do conversor F-V
– constituição
• monoestável
– disparado pela frequência do sinal de entrada
• filtro de saída
– acha o valor médio do trem de impulsos gerados pelo monoestável
– operação
• o monoestável uma vez disparado gera um impulso de duração fixa
• estes impulsos repetem-se à frequência do sinal
– quanto maior for a frequência maior será a percentagem do tempo
– quanto menor for a frequência menor será a percentagem do tempo
• o filtro de saída achando o valor médio determina a
tensão de saída proporcional à frequência

Conversores F-V (cont)
( )
• exemplo de circuito VFC32 como F-V (Burr-Brown)
– a frequência de entrada é aplicada ao comparador disparando o switch
SW
• filtro passa-alto na entrada acondiciona entradas TTL ou CMOS
– um disparo por impulso qualquer que seja a sua duração
• transição negativa na entrada do comparador dispara o bloco "one-shot":
– fecha SW durante Th=7.5 C/1mA
– corrente de1mA é drenada de C1(através de SW)
» Vo cresce rapidamente descarregando-se lentamente através de R
• valor
l médio
édi da
d corrente pulsada
l d é I = Fin.1mA.T
1 A h e a corrente em R IR=Vo/R
/

Conversores F-V
F V (cont)
( t)
• exemplo de circuito VFC32 como F-V (cont.)
– Vo atinge equilíbrio quando as correntes de carga e descarga de
C1 forem iguais
Vo/R = Fin i .1mA.T
1mA Th
=> Vo = 7.5 · RC · Fin
• A tensão de offset de entrada de A1 tende a degradar a precisão da

conversão
• a carga e descarga de C1 provoca ripple na tensão de saída.

Conversores F-V
F V (cont)
( t)
• Aplicações
– tacómetro no controlo de velocidade dum motor
• medida do nº de rotações
– trem de
d iimpulsos
l proporcionais
i i à rotação
ã é transmitido,
i id
inclusivamente com isolamento galvânico (transformadores de
impulso), e depois convertido numa tensão
– exemplos
0 005% (20000 divisões)
– escalas de leitura de 10V,.
– tempo de conversão 1µs

Conversores Sigma
Sigma-Delta
Delta
– A banalização dos microprocessadores e o aumento da densidade ao nível dos
circuitos integrados, tornou viável um novo tipo de conversor.
– A arquitectura analógica deste tipo de conversor é bastante simples, requerendo
uma capacidade de cálculo considerável para proceder à filtragem digital.
• Componentes
• Sample-Hold, • Comparador,
• Amplificador diferencial, • DAC de 1bit,
• Andar
A d iintegrador,
d . • Filtro passa-baixo digital.
Vi +
A - Filtro
Digital
Saída
+Vref digital
-Vref
DAC-1 bit
Block Diagram of a First Order Analogue

D lt Si
Delta Sigma MModulator
d l t

Circuit Diagram of a First Order
Analog e Delta Sigma Mod
Analogue Modulator
lator
Carlos
Carlos Couto,
Couto, 2008/2009
2008/2009
Departamento
Departamento dede Electrónica
Industrial
Intuitively,
p as follows
• Assume a dc input at VIN
–The
Th integrator
i t t is i constantly
t tl ramping
i up or down
d att
node A.
–The
The output of the comparator is fed back through a 1 1-
bit DAC to the summing input at node B.
–The
The negative feedback loop from the comparator
output through the 1-bit DAC back to the summing
point will force the average
p g dc voltage
g at node B to be
equal to VIN.
–This implies that the average DAC output voltage must
equal the input voltage VIN. The average DAC output
voltage is controlled by the ones-density in the 1-bit
d t stream
data t from
f the
th comparator
t output.
t t
Intuitively,
p as follows
• As the input signal increases towards +VREF, the

number of "ones" in the serial bit stream increases,
and the number of "zeros" decreases.
• Similarly,
Si il l as the
th signal
i l goes negative
ti ttowardsd –VVREF,
the number of "ones" in the serial bit stream
decreases and the number of "zeros"
decreases, zeros increases.
increases
• From a very simplistic standpoint, this analysis shows
that the average value of the input voltage is
contained in the serial bit stream out of the
comparator.

Sigma-Delta
• To decode the output, pass the output samples through a simple

digital lowpass filter that averages every four samples.
• The
Th outputt t off the
th filter
filt is
i 2/4.
2/4 Thi
This value
l represents
t bipolar
bi l zero.
• If more samples are averaged, more dynamic range is achieved.
• averaging 4 samples gives 2 bits of resolution,
• averaging 8 samples yields 4/8, or 3 bits of resolution.

Sigma-Delta
• the average obtained for 4 samples is 3/4

• the average for 8 samples is 6/8

Sigma-Delta
g Modulator Waveforms

Σ-Δ
Σ Δ ADC
• Since the clock rate used at the flip-flop
p p is veryy
high, data is sampled many times over, a
technique
q known as oversampling.p g
• The higher the clock, the higher the precision
of the sigma-delta
sigma delta ADC.
• In real-world applications, the flip-flop clock
rate will be 64 times higher than the sampling
rate (i.e., a oversampling rate of 64).

Sigma-Delta Modulator Waveforms

Σ-Δ
Σ Δ ADC
• Note that in this example the clock rate, which here
i also
is l the
th sample l rate,
t is
i 64 times
ti higher
hi h than
th the
th
frequency of the input signal.
• Conventional converters require a sample rate of
more than twice the highest input frequency.
• Delta sigma converters require much more in order
to pproduce a sufficient number of bitstream p pulses.
• It is obvious:
–The
The more bitstream pulses are produced the
better is the approximation of the input signal by
the average bitstream.
bitstream
Σ-Δ
Σ Δ ADC oversampling rate
• Assume an audio signal with a bandwidth of up
to 20 kHz (and probably slightly more).
–A typical sampling rate (for DAT etc.) is 48 kHz.
–In a typical delta sigma converter the clock frequency
(which usually is also the sample rate) will be 64 x
48 kHz = 3072 kHz.
–This is equal to an oversampling rate of 64.
–For a 44,100 Hz sampling rate (Audio CD), the flip-flop
clock rate will be of 2,822,400 Hz.
• This
Thi means that
h theh oversampling
li rate must b
be
less than 32 for the given input frequency.
Σ-Δ
Σ Δ ADC
• Can also be viewed as a synchronous voltage-to-
frequency converter followed by a counter.
• If the number of "1"s in the output data stream is
counted
t d over a sufficient
ffi i t number
b off samples,l the
th
counter output will represent the digital value of the
input.
input
• Obviously, this method of averaging will only work for
dc or very slowly changing input signals.
• In addition, 2N clock cycles must be counted in order
to achieve N-bit effective resolution,, therebyy severelyy
limiting the effective sampling rate.

Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
• diagrama de blocos de uma implementação
– counter 1 conta até overflow definindo o tempo de cada conversão
– counter 2 conta sempre que Io não está a ser integrado

First-Order
First Order Sigma
Sigma-Delta
Delta ADC
The digital filter and

decimator process the
serial bit stream and
produce the final output
data
data.
Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
• Princípio de funcionamento (cont.)
– realimentação negativa tenta anular a carga no condensador do integrador através da
carga injectada pela entrada Vi e pela carga imposta pelo DAC de 1 bit.
– frequência de amostragem muito superior à frequência necessária segundo o critério
de Nyquist.
• os espectros do sinal amostrado repetem
repetem-se
se a frequências múltiplas da frequência de
amostragem, separando-se,
• mais fácil recuperar o sinal desejado por filtragem.
– O filtro digital providencia uma média com elevada
resolução dos vários espectros, removendo ainda o ruído
injectado durante o processo de conversão.

Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
– resoluções
l õ entre
t 18 a 23 bits,
bit mas em que o tempo
t de
d conversão
ã ainda
i d é
longo,
• já é possível uma taxa de 60 conversões/seg para uma resolução de 20 bits.
– A maior parte destes ADC
ADC´ss possui:
• auto-calibração (reduzindo os efeitos da temperatura),
• programação de ganho por software,
• e requer poucos componentes passivos para o seu perfeito funcionamento e
baixo consumo.
• Interface
– interface flexível síncrono / assíncrono permite a este tipo de ADC
ADC´ss a
ligação directa à UART (assíncrono) ou porta-série de qualquer
microcontrolador (dois modos síncronos).
– Os dois modos síncronos apresentam
p dois modos de Clock diferentes,
• um em que o ADC gera-o internamente,
• a outra possibilidade é a sua geração ser externa.

Conversores Sigma
Sigma-Delta
Delta (cont)
( t)
• Aplicações
– Os conversores sigma
sigma-delta
delta são utilizados em sistemas de aquisição de dados onde a
resolução da conversão é o mais importante.
– Exemplos:
• instrumentos de elevada precisão,
• sistemas electrónicos de pesagem industrial e laboratorial (Cromatografia),
(Cromatografia) etc.
etc
• Exemplos deste conversor são:

– Familia 770X (resoluções até
20 bits) da Analog Devices.
– Familia 771X (resoluções
superiores a 20 bits) da Analog
Devices.
– CS5317 da Crystal
Semiconductor Corporation.

What is ADC ?
• Definition
• Examples of use
• Conversion process
• A
Accuracy

Definition
• Most signals we want to process are analog

• i.e.:
i th
they are continuous
ti and
d can ttake
k an
inifinity of values
x(t)
t
Definition
• Digital systems require discrete digital data

• ADC converts t an analog
l iinformation
f ti iintot a
digital information
Analog ? Digital Digital

System
y

Examples of use
• Voltmeter
ΔV
7.77 V
• C ll phone
Cell h (microphone)
( i h )
Wave
Voice

Conversion process
3 steps:
• Sampling
• Quantification
• Coding
These operations are all performed in a same

element: the A to D Converter

Conversion p
process: Sampling
p g
• Digital system works with discrete states
• The signal is only defined at determined times
• The sampling times are proportional to the
sampling period (Ts)
x(t)
Ts xs((t))
x(t) xs(t=k*Ts)
Ts t

Sampling Rate
Frequency at which ADC evaluates analog signal.

signal As
we see in the second picture, evaluating the signal
more often more accuratelyy depicts
p the ADC signal.
g
Frequência de Amostragem
mais elevada acompanha
melhor o sinal de entrada
mais baixa perde partes
importantes do sinal de
entrada
Conversion process: Quantification
The signal can only take determined values
Belonging to a range of conversion (ΔVr)
• Based on number of bit combinations that the
p
converter can output
• Number of possible states:
N=2n where n is number of bits
• Resolution: Q= ΔVr/N
xs(t)
xq(t)
Q
ΔVr
t
Ts
Conversion process: Coding
• Assigning a unique digital word to each sample

• Matching the digital word to the input signal
xq((t))
N-1
N-2
Q
ΔVr
2
1
0
t
Ts

Accuracy
ccu acy
The accuracy of an ADC can be

improved by increasing:
• The sampling rate (Ts)
• The resolution (Q)

Accuracy
xq(t)
t
Ts
Higher Sampling rate Higher Resolution

xq(t) xq(t)
t t
Ts
Overall Better Accuracy
• Increasing both the sampling rate and the resolution you
can obtain
b i better
b accuracy in
i your AD signals.
i l

Aliasing
• Occurs when the input signal is changing much faster

than the sample rate.
For example, a 2 kHz sine wave being sampled at 1.5

kHz would be reconstructed as a 500 Hz (the aliased
signal) sine wave.
Nyquist Rule:
• Use a sampling frequency at least twice as high as the
maximum frequency in the signal to avoid aliasing.

Aliasing
• As mesmas amostras
para sinais com
frequências múltiplas
Î ambiguidade
• Para
P evitar
it é preciso
i
filtrar as frequências
que a espectável pela
taxa de amostragem
escolhida:
• Neste caso filtrar
frequências maiores
que fs/10

Sampling rate
Nyquist-Shannon theorem: Minimum sampling rate should be
at least twice the highest data frequency of the analog signal
fs>2*fmax

Sampling rate
• Analog signals are composed of an infinity of
harmonics
• Need to limit the frequency band to its useful part
• Use
U off an analog
l filter
filt
Analo Analog
Filter
Analo ADC Digital
g g
In practice: fs ≈ (3…5)*ffilter

Example
• 8 bits converter: n=8
• Range of conversion: ΔVr=5V
• Sampling time: Ts=1ms
1ms
• Number of possible states: N=28=256
• Resolution: Q=ΔVr/N=19
Q=ΔVr/N=19.5
5 mV
• Analog Filter: ffilter ≈ fs/5 = 200 Hz
5 255
Gain
f
0 0
Analog Digital
Main Types of ADCs
• Flash ADC
• Successive approximation converter
• Dual
D l slope
l converter
t
• Sigma-delta ADC

ADC Types
yp Comparison
p
ADC Resolution Comparison
Dual
ua Slope
S ope
Flash
Successive Approx
pp
Sigma-Delta
0 5 10 15 20 25
Resolution (Bits)
Type Speed (relative) Cost (relative)

Dual Slope Slow Med
Flash Very
y Fast High
g
Successive Appox Medium – Fast Low
Sigma-Delta Slow Low

CD Audio
• The CD uses a 44,100 Hz sampling rate and each
sample is stored on a 16-bit variable.
• Also, the CD has two independent channels (left and
right,
i ht what
h t is
i played
l d att one channel
h l can b
be completely
l t l
different from what is played at the other).
analog to digital
conversion of the CD system is of 1,411,200 bps
(44,100 x 16 x 2) or 1.41 Mbps (once again this is
rounded, since 1 M = 1,048,576).
• The storageg space
p that is necessary
y is of 176,400
,
bytes per second (1,411,200 / 8) or 10,584,000 bytes
per minute (176,400 x 60), i.e. 10 MB per minute.
The phone system

• Uses an 8,000 Hz sampling rate and each sample is
stored on an eight-bit variable.
conversion
i iis off 64
64,000
000 bit
bits per second
d (8
(8,000
000 x 8) or
64 Kbps (this is rounded, since 1 K = 1,024; thus 64
Kbps would be 65 65,536
536 bps and not 64
64,000
000 bps)
bps).
• If you whish to record a phone conversation, the
space that it would require would be 8,000 bytes per
second (64,000 / 8) or 480,000 bytes per minute
(8,000 x 60), i.e. 468.75 KB per minute.

Biobibliografia
I t
Integrated
t d Circuits,
Ci it 1985,
1985 MMcGraw-Hill
G Hill
• Jacob Milman, Microelectronics, McGraw-Hill
• Taub and Schiling, Digital Integrated Electronics, McGraw-Hill
• Data Conversion Databook, staff of Analog Devices Inc.
• Paul Horowitz, Winfield Hill, The Art of Electronics - second edition,
1989, Cambridge University Press

Conversores digital-analógico e
analógico-digital
Problemas

Setembro 2007
1. O circuito integrado IH5010 (Intersil) contem quatro switchs

analógicos.
ló i C
Cada
d switch
it h é compatível
tí l com a ló
lógica
i TTL
TTL; U
Um ‘1’
lógico desliga-o e um ‘0’ lógico liga-o.
Conversor digital-analógico
g g de 4 bits.
a) Usando uma tensão de referência de 2.5V (LM385), um IH5010 e

um 741,
741 projecte um conversor digital
digital-analógico
analógico de 4 bits com um
fim de escala de 10 V.
b) Calcule a saída para cada uma das 16 entradas TTL possíveis.

Setembro 2007
a)) Usando uma tensão de referência de 2.5V (LM385),
( ), um IH5010 e
um 741, projecte um conversor digital-analógico de 4 bits com um
fim de escala de 10 V.
Conversor digital-analógico de 4 bits.
Com R5=R
Rf

Setembro 2007
b)) Calcule a saída p

para cada uma das 16 entradas TTL p
possíveis.

Setembro 2007
2. Um DAC de 12 bits do tipo R-2R inversor, semelhante ao da
fi
figura, com uma tensão
t ã ded fim
fi de
d escala
l d
de 10 V
V, é projectado
j t d
para operar a temperaturas entre 0ºC e 70ºC. Especifique uma
referência de tensão e um amplificador operacional tais que os
respectivos erros de drift térmico na gama de temperatura
considerada não ultrapassem 1/4LSB. Assumir que o DAC é
calibrado a 25ºC.
Conversor digital-analógico de 4 bits do tipo R-2R.

Setembro 2007
x Com Rf = R

Setembro 2007
3 Considere o ADC da figura
3.
a) Explique o seu
funcionamento.
b) Quais são os tipos
de erros associados
a este circuito?

Setembro 2007
a) Explique o seu funcionamento.

• Conversor flash de 2 bits:
– array de 2n resistências divide a tensão de
referência em (2n -1) níveis de tensão
– (2n -1)
1) comparadores de alta velocidade
compararam em simultâneo o valor presente
na entrada Vi com cada um dos níveis.
• Em cada instante, os comparadores cuja
referência está:
– acima do valor de Vi apresentam a saída a
zero,
– os outros apresentam-na a um fazendo com
que o estado das saídas se assemelhe a uma
barra deslizante ou um termómetro de
mercúrio
mercúrio.
• A saída dos comparadores é ligada a um codificador que converte a
“barra deslizante" em valores binários.
• As
A resistências
i tê i d do ttopo e d
de b
baixo
i d devem ser d
de metade
t d ddo valor
l
das outras para que cada comparador responda desde o valor de
tensão pretendido como referência menos ½LSB até ao mesmo
valor mais ½ LSB.
Setembro 2007
b) Quais são os tipos de erros
associados a este circuito?
• A performance de um conversor do tipo flash
e muito dependente das características dos
comparadores:
– A corrente de base dos comparadores
tende a fazer baixar a tensão de
referência do divisor formado ppelo arrayy
de resistências.
– O tempo de resposta dos comparadores
afecta directamente a velocidade de
conversão.
ã
– O layout do circuito deve ser cuidado de modo a que os
caminhos percorridos pelos diferentes sinais não produzam
t
tempos de
d propagação ã assimétricos.
i ét i
– Como o sinal de entrada (Vi) tem que fornecer corrente a
entrada de muitos comparadores (255 se o ADC for de 8 bits),
cada uma delas com alguma capacidade parasita associada
associada,
deve dotar-se a entrada de um buffer e, também devido a este
problema, e usual que a tensão de entrada admissível seja na
gama de 0V a 2V p
g para qque o consumo de corrente não seja
j
muito elevado.
Setembro 2007
4. Na figura está representado um ADC de aproximações

sucessivas
i d
de 4 bit
bits, constituído
tit íd por um SAR (R
(Registo
i t dde
Aproximações Sucessivas) e um DAC.
a)) Explique
p q como é q que o conversor faria a conversão de 10,25V ,
sabendo que a tensão de fim de escala é de 16V. Quantos ciclos
de clock são necessários?
b) Calcule o tempo de conversão se o ADC fosse de 12 bits e o
clock de 1MHz.
c) Acha que este conversor necessita de um circuito sample-and-
hold na entrada?

Setembro 2007
a)) Explique
p q como é q que o
conversor faria a conversão de
10,25V , sabendo que a tensão
de fim de escala é de 16V
16V.
Quantos ciclos de clock são
necessários?

Setembro 2007
a)) Explique
p q como é q que o
conversor faria a conversão de
10,25V , sabendo que a tensão
de fim de escala é de 16V
16V.
Quantos ciclos de clock são
necessários?

Setembro 2007
b)) Calcule o tempo
p de conversão
se o ADC fosse de 12 bits e o
clock de 1MHz.
• Se o ADC fosse de 12 bits,, necessitaria de 12

ciclos de clock para efectuar a conversão,
portanto o tempo
p p necessário era de
1
12× = 12μs
1M
1M

Setembro 2007
c)) Acha q
que este conversor
necessita de um circuito
sample-and-hold na entrada?
• Sim,, sem dúvida que

q necessita. Se durante as
comparações a entrada variar de mais do que
1/2 LSB entre a comparação
p ç do p primeiro ciclo e
a comparação do último ciclo, a saída deste
ADC p pode surgir
g um valor binário q
que não
corresponde em nada ao valor da tensão de
entrada.
Setembro 2007
5. Na figura temos um tipo de conversor que efectua a conversão
por carga do condensador C.
a) Explique o seu funcionamento. De que tipo de conversor se trata?
b) Represente graficamente as formas de onda das tensões Vc(t) e
Vo(t) para Vi = V1 e para Vi = V2> V1.
c) Acha que este conversor necessita de um circuito sample and
hold na entrada? Justifique.
d) Dimensione R e C de um conversor de 12 bits, sabendo que a
frequência do clock do contador é de 16MHz e Vref = 5V .
e) Calcule os tempos de conversão para tensões de entrada de
1,5V , 3V e 5V .
Conversor analógico-digital do tipo

rampa simples.

Setembro 2007
5. Na figura temos um tipo de

conversor que efectua a conversão
a) Explique o seu funcionamento. De
que tipo de conversor se trata?
Conversor analógico-digital do tipo

rampa simples.
• Trata-se de um conversor analógico-digital de rampa simples.

• A tensão de referência (Vref ) é integrada até que na saída do
integrador se obtenha uma tensão igual a Vi.
• Enquanto este processo decorre, o contador mede o tempo que
leva a saída do integrador a atingir Vi.
• Quando o comparador detectar que Vc = Vi, o contador párapára,
guardando o resultado da conversão e é feito o reset (re-
inicialização) ao integrador através de um switch MOS.

Setembro 2007
b) Represente graficamente as formas
de onda das tensões Vc(t) e Vo(t)
para Vi = V1 e para Vi = V2> V1.
V2>V1
V1

Setembro 2007

c) Acha que este conversor necessita
de um circuito sample and hold na
entrada? Justifique.
• Sim pois o resultado da conversão depende do valor de Vi no instante

em que a tensão
t ã dod iintegrador
t d a iiguala.l
• Não precisaria se Vi fosse trocado com Vref: a conversão terminava
quando o integral de Vi atingisse Vref. Assim se Vi variar durante o
período de conversão (integração), o resultado da conversão será
sempre o valor médio da tensão Vi.
• Notar q
que neste caso o contador deve decrementar do valor máximo
para 0! Enquanto que no caso inicial o contador começava em 0.

Setembro 2007
d) Dimensione R e C de um conversor
de 12 bits, sabendo que a
frequência do clock do contador é
de 16MHz e Vref = 5V .
Conversor analógico-
digital do tipo rampa
simples.
p

Setembro 2007

e) Calcule os tempos de conversão
para tensões de entrada de 1
1,5V
5V ,
3V e 5V.
Conversor analógico-
digital do tipo rampa
simples.

Setembro 2007
6. A figura representa um ADC de dupla rampa:.
b) Suponha que este ADC faz parte de um voltímetro de 4 dígitos e
meio. Se a frequência de clock for de 16 MHz e o fim de escala
de 2V , quanto tempo demoraria a efectuar uma conversão de
0,2V ? E de 1 V ?
Dados: R = 10 kΩ
kΩ, C = 100 nF e Vref = 2 V
V.
hold na entrada?

Setembro 2007

Vi2 > Vi1
Vi2
Vi1
• Para que seja efectuada uma conversão, o integrador numa

primeira fase integra a tensão Vi durante um intervalo de tempo fixo
– até que o contador atinja o overflow.
overflow
• Depois integra a tensão de referência até que a tensão a saída do
integrador seja zero.
– polaridade da tensão de referência contrária à de Vi
• O resultado da conversão é dado pelo valor do contador na
contagem da segunda integração.

Setembro 2007
b) Suponha que este ADC faz parte de um voltímetro de 4 dígitos e meio. Se a
frequência de clock for de 16 MHz e o fim de escala de 2V , quanto tempo
demoraria a efectuar uma conversão de 0,2V ? E de 1 V ?
Dados: R = 10 kΩ, C = 100 nF e Vref = 2 V.

Setembro 2007

h ld na entrada?
hold t d ?
Este conversor não necessita de sample and hold já que

tem um integrador na entrada que calcula o valor médio do
sinal durante o tempo de integração.
integração

Setembro 2007
Chaves Analógicas e
Multiplexadores
Comutadores Electrónicos,,
Multiplexadores
C.Couto, 2007/2008 Chaves Analógicas e Multiplexadores

1
Comutadores Analógicos
•Muitos circuitos necessitam de comutadores
–Amplificadores comutados (choppers), conversores de
dados, geradores de funções, circuitos de amostrar-e-reter
(Sample & Hold), ...
–Também utilizados para encaminhar sinais e para
reconfigurar
fi circuitos:
i i
•Amplificadores programáveis, osciladores, filtros

2
Comutadores Analógicos
•Características de um comutador Comutador ideal
id l
ideal:
–Quando fechado a tensão do
comutador cai para zero qualquer
que seja a corrente
–Quando aberto a corrente é nula
qualquer que seja a tensão aos seus
terminais Característica no plano I-V
–Existe um terminal de controlo
para programar o seu estado
• Níveis TTL ou CMOS

3
Comutador implementado com um JFET

•Para VGS=0 o canal é muito condutivo
•Fazendo progressivamente mais negativo
o canal vai
vai-se
se tornando menos condutivo
até que para VGS≤ VGS(off) a condutividade
cai para zero
Assim teremos:
•Assim
–comutador ligado com VGS=0
–Comutador desligado com VGS≤ VGS(off)
•O n-JFET tem a seguintes
g curvas
características no plano I-V para
diferentes tensões negativas VGS
Quando no estado on com o comutador operando próximo de

zero a resistência é baixa dada pela inclinação da curva
dI d 1
= ≈ na pprática na ordem dos 100Ω
dVds rds (on )
4
Comutador implementado com um JFET
•Quando Vctrl=5V Q1 e Q2 conduzem

aplicando cerca de –15V na gate de J1
⇒ J1 desligado desde que:
Vi(min)= VEE + VCE(sat) + VD1(on) + VGS(off)
•Com Vctrl=0V Q1 e Q2 não conduzem,

D1 polarizado inversamente e VG=VD OFF
⇒ VGS=0V ON

5
Comutador implementado com um nMOS

•Para VGS=0 o MOS está off
•Fazendo progressivamente mais
positivo o MOS vai-se tornando cada
vez mais condutivo
•Assim teremos:
–comutador desligado com VGS=0
–Comutador ligado com VGS>> VGS(on)
•O nMOS tem a seguintes curvas
características no plano I-V para
diferentes tensões positivas VGS

6
Comutador CMOS
• Usando o mesmo esquema do JFET • Vctrl baixo
– para Vi positivo VGS ficará menos positivo –Gate do nMOS baixa ⇒ off
com aumento de Vi –Gate do pMOS alta ⇒ off
⇒ rds(on) aumenta com Vi • Vctrl alto
• Problema obviado utilizando dois MOS –Gate do nMOS alto ⇒ on
complementares comandados por tensões • Resistência aumentando com Vi mais positivo
invertidas (antifase) –Gate do pMOS baixa ⇒ on
• Resistência aumentando com Vi mais negativo
–O paralelo dos dois MOS ⇒ rds(on) baixa para
Vi positivo ou negativo

7
Formas dos Comutadores Analógicos

•Formas funcionais dos comutadores
analógicos
–Pólo único (uma via), lanço único
–Pólo único, lanço duplo
–Pólo
Pól duplo,
d l lanço
l único
ú i

8
MAX4066, MAX4066A: Low-Cost, Low-Voltage, Quad,
SPST CMOS Analog Switch
SPST,
•General Description
–The
Th MAX4066/MAX4066A quad, d
SPST, CMOS analog switches are
designed to provide superior
performance over the industry-
p y
standard devices. These new
switch-es feature guaranteed
operation from +2.0V to +16V and
are fully specified at 3V
3V, 5V
5V, and
12V. Both parts offer 45Ω on-
resistance and 2 Ω channel-to-
channel matching plus 4 Ω
g at 12V,, p
flatness over the specified signal
range.
–Each device is controlled by
TTL/CMOS input
i levels
l l andd can bbe
used as a bilateral switch or
multiplexer/demultiplexer.

9
Analog
g multiplexers/demultiplexers
p p
–General description
–The
The CD4051BC
CD4051BC, CD4052BC
CD4052BC, and CD4053BC analog
multiplexers/demultiplexers are digitally controlled analog switches having low
"ON" impedance and very low "OFF" leakage currents. Control of analog
signals up to 15Vp-p can be achieved by digital signal amplitudes of 3-15V. For
example if VDD = 5V,
example, 5V VSS = 0V and VEE = -5V, -5V analog signals from -5V to +5V
can be controlled by digital inputs of 0-5V. The multiplexer circuits dissipate
extremely low quiescent power over the full VDD-VSS and VDD-VEE supply voltage
ranges, independent of the logic state of the control signals. When a logical "1"
is present at the inhibit input terminal all channels are "OFF"
OFF .
–CD4051BC is a single 8-channel multiplexer having three binary control inputs.
A, B, and C, and an inhibit input. The three binary signals select 1 of 8 channels
to be turned "ON" and connect the input to the output.
–CD4052BC is a differential 4-channel multiplexer having two binary control
inputs, A and B, and an inhibit input. The two binary input signals select 1 or 4
pairs of channels to be turned on and connect the differential analog inputs to
p
the differential outputs.
–CD4053BC is a triple 2-channel multiplexer having three separate digital control
inputs, A, B, and C, and an inhibit input. Each control input selects one of a pair
of channels which are connected in a single-pole double-throw configuration.

10
Analog
g multiplexers/demultiplexers
p p
• General description • Features
The CD4051BC,
CD4051BC CD4052BC,
CD4052BC and –Wide range of digital and analog signal
CD4053BC analog levels: digital 3 - 15V, analog to 15Vp-p
multiplexers/demultiplexers are digitally –Low "ON" resistance: 80ohm (typ.) over
controlled analog switches having low "ON" entire 15Vp-p signal-input range for VDD -
i
impedance
d and d very llow "OFF" lleakage k VEE = 15V
currents. Control of analog signals up to –High "OFF" resistance: channel leakage
15Vp-p can be achieved by digital signal of ±10 pA (typ.) at VDD - VEE = 10V
amplitudes of 3-15V. For example, if VDD = –Logic level conversion for digital
5V, VSS = 0V and VEE = -5V, analog signals addressing signals of 3 - 15V (VDD - VSS
from -5V to +5V can be controlled by digital = 3 - 15V) to switch analog signals to 15
inputs of 0-5V. The multiplexer circuits Vp-p (VDD - VEE = 15V)
dissipate extremely low quiescent power –Matched switch characteristics: Delta
over the full VDD-VSS and VDD-VEE supply RON = 5ohm (typ.) for VDD - VEE = 15V
voltage ranges, independent of the logic –Very low quiescent power dissipation
state of the control signals. When a logical under all digital-control input and supply
conditions: 1 µ W (typ.)
(typ ) at VDD - VSS =
"1" iis presentt att th
the iinhibit
hibit iinputt tterminal
i l allll
VDD - VEE = 10V
channels are "OFF".
–Binary address decoding on chip

11
MAXIM Low-Voltage, CMOS Analog

Multiplexers/Switches
• General Description • Features
–The
The MAX4051/MAX4052/MAX4053 and –Pin
Pin Compatible with Industry-Standard
Industry Standard
MAX4051A/ MAX4052A/ MAX4053A are 74HC4051/ 74HC4052/ 74HC4053
low-voltage, CMOS analog ICs –Guaranteed On-Resistance: 100Ω with
configured as an 8-channel multiplexer ±5V Supplies
(MAX4051/A), two 4-channel –Guaranteed
Gua a eed Match
a c Between
e ee C Channels:
a es
multiplexers
lti l (MAX4052/A)
(MAX4052/A), and d th
three
• 6Ω (MAX4051A–MAX4053A)
single-pole/double-throw (SPDT)
• 12Ω (MAX4051–MAX4053)
switches (MAX4053/A).
–The A-suffix parts are fully characterized –Guaranteed Low Off Leakage Currents:
for on-resistance
on resistance match,
match on-resistance
on resistance • 0.1nA at +25°C ((MAX4051A–MAX4053A))
flatness, and low leakage. • 1nA at +25°C (MAX4051–MAX4053)
–These CMOS devices can operate –Guaranteed Low On Leakage Currents:
continuously with dual power supplies • 0.1nA at +25°C (MAX4051A–MAX4053A)
ranging from ±2.7V to ±8V or a single • 1nA at +25°C (MAX4051–MAX4053)
supply between +2.7V and +16V. –Single-Supply Operation from +2.0V to
–Each switch can handle rail-to-rail +16V
analog signals. The off leakage current is –Dual-Supply Operation from ±2.7V to
onlyy 0.1nA at +25°C or 5nA at +85°C ±8V
(MAX4051A/ MAX4052A/ 4053A). –TTL/CMOS-Logic Compatible
–All digital inputs have 0.8V to 2.4V logic –Low Distortion: < 0.04% (600½)
thresholds, ensuring TTL/CMOS-logic –Low Crosstalk: < -90dB (50½)
compatibility when using ±5V or a single
5V supply.
+5V l –High
High Off Isolation: < -90dB
90dB (50½)

12
MAX4052, MAX4052A: Low-Voltage,
CMOS Analog M
ltiple ers/S itches
•Maxim MAX4052
–Dual 4-Channel Analog
Multiplexer/Demultiplexer
–a differential 4-channel
multiplexer having two binary
control inputs, A and B, and an
inhibit input. The two binary
i
inputt signals
i l select
l t 1 or 4 pairs
i
of channels to be turned on and
connect the differential analog
i
inputs
t to
t the
th differential
diff ti l
outputs.

13

CMOS Analog M
ltiple ers/S itches
•Maxim
M i MAX4051
–a single 8-channel multiplexer
having three binary control
inputs. A, B, and C, and an
inhibit input. The three binary
signals select 1 of 8 channels
t be
to b tturnedd "ON" and d connectt
the input to the output.

14
CMOS Analog M
ltiple ers/S itches
•Maxim MAX4053
–a triple 2-channel multiplexer
having three separate digital
control inputs, A, B, and C, and
an inhibit
i hibit iinput.
t E
Each
h control
t l
input selects one of a pair of
channels which are connected
in a single
single-pole
pole double
double-throw
throw
configuration.

15
Aplicações
p dos multiplexadores
p
Sistema de aquisição de dados

com 8 entradas multiplexadas
•O
O ADC espera até que a saída do multiplexador estabilize dentro de ½LSB para
iniciar a conversão
•O tempo de estabilização depende da constante de tempo definida pela capacidade
da carga e pela soma da impedância da fonte com resistência –ON
ON do multiplexador
16
Aplicações dos multiplexadores
Sistema de aquisição de dados com 4
entradas multiplexadas
p
diferenciamente
•Multiplexagem diferencial feita a baixo nível

•Nível de conversão do ADC garantido pelo Amplificador diferencial de elevado
CMRR

17
Aplicações dos multiplexadores

•Multiplexador de 64 canais
obtido
btid com dois
d i andares
d de
d
multiplexadores 8-1

18
Bibliografia
•Analog-Digital Conversion Handbook, by the engineering staff of
A l Devices
Analog D i Inc.
I

19
Filtros Activos
Estudo e dimensionamento de filtros de 1ª e de 2ªordem.

Ti
Tipos, características
t í ti e técnicas
té i de
d dimensionamento
di i t de
d
filtros de ordem superior.
Topologias mais frequentes de implementação de filtros e
selecção de componentes.
componentes
Carlos Couto, 2007/2008 Filtros Activos 1

Filtros
• São circuitos cujo comportamento varia com a frequência:
– circuito, activo ou passivo, que tem por objectivo seleccionar determinadas
gamas de frequência de um sinal de entrada.
entrada
• Do ponto de implementação os filtros podem ser divididos em duas
classes:
– passivos - construídos com base em componentes RLC (resistências,
bobinas e condensadores);
– activos - construídos com base nos componentes
p anteriores e em
componentes activos (transístores, FETs, AmpOps).
• Do ponto de vista funcional e de acordo com o tipo de filtragem podem
ser:
– passa-baixo (atenua frequências acima de determinado limite);
– passa-alto (atenua frequências abaixo de determinado limite);
– passa-banda (atenua frequências abaixo e acima de determinados limites);
– rejeita-banda (atenua frequências entre dois limites).

Respostas dos Filtros no domínio dos tempos
Filtro passa-baixo
Filtro passa-alto

Respostas dos Filtros no domínio dos tempos
Filtro passa-banda
Filtro rejeita-banda

Respostas
p dos Filtros no domínio das frequências
q
Passa-baixo
Passa-alto
Passa-banda
Rejeita-banda
Rejeita banda

Filtros Activos
• Filtros passivos
– Utiliza bobines condensadores e resistências atingindo dimensões
muito grandes e dispendiosos para baixas frequências
• Filtros Activos
– Utilizam resistências, condensadores e AmpOps
– São muito compactos e económicos
– Como inconveniente têm a limitação de largura de banda dos
AmpOps
• Mas para a maior parte das aplicações industriais essa largura de banda é
suficiente
Neste capítulo trataremos dos filtros activos

implementados com Amplificadores Operacionais
Integrador inversor
Filtros Activos de 1ª ordem
ZC 1
H= H=
ZR jω RC
1 1
H ( jf ) = − com f o =
j ⎛⎜ f ⎞⎟ 2π RC
⎝ fo ⎠
1
H = e H = +90º
⎛f ⎞
⎜ f ⎟ f = fo ⇒ 0 dB
⎝ o⎠
1 f = 10 f o ⇒ − 20 dB 20dB
20 log10 = −20 log10 f dec
f fo fo
fo f = ⇒ + 20 dB
10
Integrador não-inversor
Vi
I=
Vi v+ = Z C I =
R1 jω R1C
⎛ R ⎞
Vo = ⎜1 + 2 ⎟ v+ (não-inversora)
⎝ R1 ⎠
⎛ R ⎞⎛ Vi ⎞
Vo = ⎜1 + 2 ⎟⎜ ⎟
⎝ R1 ⎠⎝ jω R1C ⎠
R2 R
1+ 1+ 2
V R1 1 R1
H= o = = com f o =
Vi jω R1C j ⎛ f ⎞ 2π R1C
⎜ f ⎟
⎝ o⎠
Filtro Passa-Baixo com Ganho
Z2
H =−
R1
⎡ ⎤ 1 R2
Z 2 = R2 // ⎢ 1 = =
⎣ ( jωC ) ⎦ 1 + jωC 1 + jω R2C
⎥
R2
R2
1 + jω R2C R 1 1
H =− =− 2 = Ho
R1 R1 1 + jω R2C 1+ j f
fo
R2 1
⇒ Ho = − e fo =
R1 2π R2C
Filtro Passa-Alto com Ganho

R2
H =−
Z1
1 jω R1C + 1
Z1 = R1 + =
jωC jωC
jf
jω R2C R2 jω R1C fo
H =− =− = Ho
1 + jω R1C R1 1 + jω R1C 1+ j f
fo
R2 1
⇒ Ho = − e fo =
R1 2π R1C
Filtro Passa-Banda Larga com Ganho
Z2
H =−
Z1
1 jω R1C1 + 1
Z1 = R1 + =
jωC1 jωC1
⎡ ⎤ 1 R2
Z 2 = R2 // ⎢ 1 = =
⎣ ( 2 )⎦
ω ⎥
+ jωC2 1 + jω R2C2
j C 1
R2
jf
R2 jωC1 R2 jω R1C f1
H =− =− = Ho
1 + jω R2C2 1 + jω R1C1 R1 (1 + jω R1C )(1 + jω R2C2 ) ⎛1 + j f ⎞ ⎛1 + j f ⎞
⎜ f1 ⎟⎠ ⎜⎝ f 2 ⎟⎠
⎝
R 1 1
⇒ H o = − 2 , f1 = e f2 =
R1 2π R1C1 2π R2C2
Filtro Deslocador de Fase

1
jωC 1 1 1
v+ = Vi = Vi = com f o =
R+
1 1 + jω RC
C ⎛ f ⎞ 2π RC
C
1+ j⎜ ⎟
jωC ⎝ fo ⎠
v− = Vi +
(Vo − Vi ) R
1 com v+ = v-
2 R1
⎛ f ⎞
1− j ⎜ ⎟
Vo 2 ⎝ fo ⎠ 1
H= = −1 = com f o =
Vi ⎛ f ⎞ ⎛ f ⎞ 2π RC
1+ j ⎜ ⎟ 1+ j ⎜ ⎟
⎝ fo ⎠ ⎝ fo ⎠
Aplicações Áudio
Fil
Filtros Activos
A i de
d 1ª ordem
d
• Pré-amplificador para cabeça de leitura de fita magnética
– Ganho + equalização de amplitude e fase
– Curva definida pela NAB (National Association of Broadcasters-USA)
C1 apenas serve para eliminar as frequências muito baixas próximas de 0Hz (<20Hz)

Aplicações Áudio
Fil
Filtros Activos
A i de
d 1ª ordem
d
C1 apenas serve para eliminar as frequências
muito baixas próximas de 0Hz (<20Hz)
Se X C1 << R1
Z f + Z1
H=
Z1
1 1 + jωR2C2 1 R 3 (1 + j ω R 2 C 2 )
Z R2C2 = R2 + = Zf = =
j ωC 2 j ωC 2 1
+
jω C 2 1 + j ω (R 2 + R 3 )C 2
R3 1 + jω R 2 C 2
H = 1+
R3 (1 + j ω R 2 C 2 )
R1 1 + j ω (R 2 + R 3 )C 2
1
⎛ f ⎞ f1 =
1 + j ⎜⎜ ⎟⎟ 2π R 2 C 2
R
H = 1+ 3 ⎝ f1 ⎠
R1 ⎛ f ⎞ 1
1 + j ⎜⎜ ⎟ f2 =
⎝ f 2 ⎟⎠ 2π (R 2 + R 3 )C 2
Aplicações Áudio
• Controlo activo da tonalidade
R1 R + R2
Nas baixas frequências C1 e C2 são circuitos abertos: ≤ AB ≤ 1
R1 + R 2 R1
C1 começa a fazer-se sentir a partir de:
1 R (ganho a médias
fB = ⇒ R 2 = 0 Ω ⇒ AM = − 1 = − 1 = 0 dB frequências)
2π R 2 C 1 R1
Nas altas frequências
q C1 jjá é um curto-circuito se: R 4 >> R1 + R 3 + 2 R 5
R3 R + R3 + 2 R5 Este efeito 1
≤ AT ≤ 1 começa a deixar f < fT ≅
R1 + R 3 + 2 R 5 R3 de se sentir 2πR3C2
Aplicações Áudio
Análise com o cursor todo à direita Vi − V x V x − Vo V x

= +
R1 R1 R5
⎛ R ⎞
Î V i = ⎜⎜ 2 + 1 ⎟⎟V x + V o
⎝ R5 ⎠
Vx − Vo R
= ⇒ V x = −V o 5
R5 R3 R3
substituindo
R + R3 + 2 R5
Vi = 1 Vo
R3
• Têm funções de transferência do tipo:
N ⎛⎜ j f ⎞⎟
H ⎛⎜ j f ⎞⎟ = ⎝ fo ⎠
⎝ fo ⎠ ⎛ ⎞
2
1− ⎜ f
⎟ + ⎛⎜ j ⎞⎟⎛⎜ f ⎞⎟
⎝ f o ⎠ ⎝ Q ⎠⎝ f o ⎠
• Q número puro
• N(j f/fo) polinómio de (j f/fo) de ordem não superior a 2
• O denominador conforme se vê é um polinómio de (j f/fo)
de 2ª ordem

Resposta Passa-baixo de 2ª ordem

H ⎛⎜ j f ⎞⎟ = H OLP H LP ⎛⎜ j f ⎞⎟ H OLP = Ganho DC
⎝ fo ⎠ ⎝ fo ⎠ 1
H LP = 2
f << 1 ⇒ H LP → 1 → H LP =0 1 − ⎛⎜ f ⎞⎟ + ⎛⎜ j ⎞⎟⎛⎜ f ⎞⎟
fo dB ⎝ f o ⎠ ⎝ Q ⎠⎝ f o ⎠
1
f >> 1 ⇒ H LP → − → H LP = −40 log10 ⎛⎜ f ⎞⎟
fo ⎛f ⎞
2 dB
⎝ fo ⎠
⎜ f ⎟
⎝ o⎠
f 1
= 1 ⇒ H LP → − → H LP = QdB
fo ( jQ ) dB
Q
=
[1 − 1 (4Q )]
H LP max 2
atingido para
f
fo
[
= 1 − 1 2Q 2 ( )]
Resposta Passa-alto de 2ª ordem
H ⎛⎜ j f ⎞⎟ = H OHP H HP ⎛⎜ j f ⎞⎟ H OHP = Ganho a altas frequências
⎝ fo ⎠ ⎝ fo ⎠
2
− ⎜⎛ f ⎞⎟
H HP = ⎝ fo ⎠
2
1 − ⎛⎜ f ⎞⎟ + ⎛⎜ j ⎟⎞⎛⎜ f ⎞⎟
⎝ f o ⎠ ⎝ Q ⎠⎝ f o ⎠

Resposta Passa-banda de 2ª ordem

⎛⎜ j ⎞⎟⎛ f ⎞
H ⎛⎜ j f ⎞⎟ = H OBP H BP ⎛⎜ j f ⎞⎟ ⎜ ⎟
⎝ Q ⎠⎝ f o ⎠
⎝ fo ⎠ ⎝ fo ⎠ H HP = 2
⎛
1− ⎜ f ⎞ ⎛ j ⎞⎛ f ⎞
H OBP = Ganho ressonante ⎟ + ⎜ Q ⎟⎜ f ⎟
⎝ o⎠ ⎝
f ⎠⎝ o ⎠
f << 1 ⇒ H BP → ⎛⎜ j ⎞⎟⎛⎜ f ⎞⎟ → H LP = 20 log10 ⎛⎜ f ⎟⎞ − QdB
fo ⎝ Q ⎠⎝ f o ⎠ dB
⎝ fo ⎠
>> 1 ⇒ H BP → −⎜⎛ j ⎟⎞⎛⎜ f ⎞⎟

f
fo ⎝ Q ⎠⎝ f o ⎠
→ H BP dB = −20 log10 ⎛⎜ f ⎞⎟ − QdB
⎝ fo ⎠
f = 1 ⇒ H BP → 1 → H LP =0
fo dB

Resposta Passa-banda de 2ª ordem
BW = f H − f L frequências fH 1 1
= 1+ +
para as quais o gano cai de 3dB fo 4Q 2 2Q
fo =
fo fL 1 1
fL fH Qo = = 1+ 2
−
BW fo 4Q 2Q
Resposta Rejeita-banda de 2ª ordem 2

1 − ⎛⎜ f ⎞⎟
H ⎛⎜ j f ⎞⎟ = H ON H N ⎛⎜ j f ⎞⎟ ⎝ fo ⎠
⎝ fo ⎠ ⎝ fo ⎠ HN = 2
1 − ⎛⎜ f ⎞⎟ + ⎛⎜ j ⎞⎟⎛⎜ f ⎞⎟
H ON = Constante de Ganho ⎝ f o ⎠ ⎝ Q ⎠⎝ f o ⎠
nas frequências passantes Frequência de rejeição
f << 1 ⇒ H N ≈ 1
fo
f >> 1 ⇒ H N ≈ 1
fo
f =1⇒ HN → 0
fo
Passa-baixo Passa-alto
H N = H LP + H HP
Passa-banda
ou H N = 1 − H BP
Resposta Passa-tudo de 2ª ordem
H ⎛⎜ j f ⎞⎟ = H OAP H AP ⎛⎜ j f ⎞⎟ 2
⎝ fo ⎠ ⎝ fo ⎠ 1 − ⎛⎜ f ⎟⎞ − ⎛⎜ j ⎞⎟⎛⎜ f ⎞⎟
= ⎝ o ⎠2 ⎝
f Q ⎠⎝ f o ⎠
H LP Complexos
H OAP = Constante de Ganho
1 − ⎛⎜ f ⎞⎟ + ⎛⎜ j ⎞⎟⎛⎜ f ⎞⎟
conjugados
⎝ f o ⎠ ⎝ Q ⎠⎝ f o ⎠
H AP = 1 → H AP dB
=0
⎛⎛ f ⎞ ⎞
⎜⎜ f ⎟ ⎟
⎜⎝ o⎠ ⎟
Q ⎟
f < 1 ⇒ ∠H AP = 360º −2 tan −1 ⎜
fo ⎜ ⎛ f ⎞2 ⎟
⎜ 1 − ⎜⎝ f o ⎟⎠ ⎟
⎜ ⎟
⎝ ⎠
⎛⎛ f ⎞ ⎞
⎜⎜ f ⎟ ⎟
⎜⎝ o⎠ ⎟
Q ⎟
f > 1 ⇒ ∠H AP = 2 tan −1 ⎜
fo ⎜ ⎛ f ⎞2 ⎟
⎜ ⎝⎜ f o ⎠⎟ − 1 ⎟
⎜ ⎟
⎝ ⎠
Filtro Passa-Baixo Sallen-Key de Ganho Unitário

Filt Passa-baixo
Filtros P b i ded 2ª ordem
d
1
jω C
V+ = V x = Vo
1
R+
jω C
Vx
Vo =
1 + jω R C
Aplicando a Lei de Kirchoff das correntes no
nó Vx:
Vi − V x V x − V o V − Vo
= + x
mR R 1 jω nC
Multiplicando ambos os membros da igualdade por mR:
V i = (1 + m + jω m nR C ) V x − ( m + jω m nR C ) V o
Fazendo V x = (1 + jω R C ) V o dá
V i = ⎡⎣1 − ω 2 m nR 2 C 2 + jω ( m + 1 ) R C ⎤⎦ V o
Filtros Passa
Passa-baixo
baixo de 22ª ordem
E screvendo
2
V i = ω 2 m nR 2 C 2 = ⎡⎣ 2 π f m n R C ⎤⎦ = (f fo )
2
1
com f o = dá
2π m n R C
jω ( m + 1 ) R C = j
(f f o )( m + 1 ) mn
= (j Q )( f fo ) onde Q =
( m + 1)
mn
Vo 1
H = =
Resumo: Vi 1 − ( f f o ) + ( j Q )( f
2
fo )
1
fo =
2π mn RC
mn
Q =
( m + 1)

Filtros Passa-baixo
Passa baixo de 22ª ordem
• Procedimento para o projecto
Metodologia para determinar os valores das resistências e condensadores para obter f 0 e Q
desejados tendo em conta que a variedade de valores de resistências é maior que a de
condensadores:
1.Começar com duas resistências, idênticas (m = l) na gama entre 10kΩ e 100kΩ.
D i
Designe este l por R*.
t valor
1
2.Calcule C * =
( 4π Qfo R* )
3 C l l n*
3.Calcule * = 4Q2
4.Procurar valores standard de condensadores C e nC, tal que C ≈ C* e n ≥ n*
5.Utilize o novo valor de n ppara calcular k = n2 − 2 e depois
p
( )
Q
m = ⎡k + k 2 − 4 ⎤ 2
⎣⎢ ⎦⎥
6.Calcular R = 1
2π mn f o C ( )
7.Seleccione valores standard de resistências próximos de R e de mR.

Filt Passa-baixo
Filtros P b i ded 2ª ordem
d
• Filtro Butterworth passa baixo de 2ª ordem
– Esta implementação é a mais "plana", sem sobreganho quando f ≈ f0,
requer Q = 1 2 que pode ser conseguido com:
• m = l Î resistências iguais
• n = 2 Î condensadores com capacidades 2:1

Filtro Passa-Baixo Sallen-Key com Ganho (KRC)

Filtros Passa-baixo de 22ª ordem
Com o ganho facilmente ajustável por duas
simples resistências o circuito anterior pode ser
modificado
difi d de
d modod a facilitar
f ilit a sintonia
i t i d do
filtro, nomeadamente para compensar a
tolerância dos componentes:
Com o AmpOp. Implementando montagem
não-inversora:
RA
V0 = (1 + R A / R B ) V + donde V + = V o
R A + RB
Vx
por outro lado V o =
1 + jω R C
RA
dando V x = V o (1 + jω R C )
R A + RB
Aplicando a Lei de Kirchoff das correntes no nó Vx:
Vi − V x V x − Vo V − Vo
= + x
mR R 1 jω nC
multiplicando ambos os membros da igualdade por
mR e substituindo Vx e V+ obtemos:
Vo K
H = =
Vi 1 − ( f f o ) + ( j Q )( f f o )
2
R
K = 1+ B
RA
O diagrama de Bode da amplitude desta
1
fo = função de transferência é idêntico ao obtido no
2π mn RC caso anterior deslocado para cima de KdB. A
expressão de f0 permanece a mesma,
mn enquanto Q passa a depender também de K
Q=
m + 1 + mn (1 − K ) permitindo portanto o seu ajuste sem afectar
f 0.
Assim se for necessário o ajuste de f0 e de Q, mR e RB deverão ser feitos

ajustáveis:
— primeiro ajusta-se mR para o f0 pretendido (Q também é afectado)
— depois ajusta-se RB até se obter o Q desejado ( f0 não é afectado).
29

Filtros KRC com componentes de valores iguais
Alternativa 1:
Com os dois condensadores iguais (n = 1)
e RA = RB K = 2
1
Q= m fo =
2π QRC Vo K
H = =
1− ( f f o ) + ( j Q )( f fo )
2
Vi
Alt
Alternativa
ti 2:2 K = 1+ B
R
RA
com m = n =1 fo =
1
2π m n R C
1 1
Q= e fo = mn
3− K 2π RC Q =
m + 1 + m n (1 − K )
Esta alternativa de muito fácil implementação é preferencialmente utilizada para Q<10.
Para Q maiores a sua sensibilidade para as tolerâncias de RA e RB é muito elevada:
para Q =10 K = 2,9 ou seja RB / RA = 1,9
Variações nas resistências de 1% Î 1,88 ≤ RB / RA ≤ 1,92

correspondem 2,88 ≤ K ≤ 2,92 ou seja 8,3 ≤ Q ≤ 12,51!!
30
Filtro Passa-Alto Sallen-Key de Ganho-Unitário
PASSA ALTO DE 2ª ORDEM
FILTROS PASSA-ALTO
Trocando os condensadores pelas

resistências no Filtro obtém-se a
correspondente montagem Passa-Alto:
mR
V+ = V x = Vo
1
mR +
jω nC
jω nm R C 1 + jω nm R C
Vo = Vx donde V x = Vo
1 + jω nm R C jω nm R C
Aplicando a Lei de Kirchoff das correntes no nodo Vx:
Vi − V x V x − V o V x − Vo
= +
1 1 R
jω C jω nC

Filtro Passa-Alto Sallen-Key de Ganho-Unitário

PASSA ALTO DE 2ª ORDEM
FILTROS PASSA-ALTO
Substituindo Vx obtém-se:
−( f fo )
2
V
H = o =
1− ( f fo ) + (j Q )( f fo )
2
Vi
1
fo =
2π mn RC
mn
Q =
( n + 1)
Procedimento para o projecto
Dados f o e Q a metodologia g p
para o dimensionamento dos componentes
p é
como se segue:
1. Utilizando condensadores iguais (n = 1) determina-se o valor de m necessário
para o Q pretendido.
2. Selecciona-se um par de resistências de valores razoáveis ( entre 1kΩ e 1MΩ)
satisfazendo o m necessário.
3. Calcula-se C e selecciona-se o valor standard mais próximo.
4 Recalcula-se
4. R l l R e utilizam-se
tili os valores
l St
Standard
d d mais
i próximos
ó i de R e mR.
d
FILTROS PASSA-BANDA DE 2ª ORDEM
Configuração
g ç de Realimentação
ç Múltipla
p ((Circuito de Delyiannis-Friend)
y )
Os dois condensadores não
necessitam de ser iguais, no
entanto
t t impondo
i d valores
l iiguais
i
simplifica a álgebra sem diminuir
a versatilidade do filtro.
Vx V
=− o donde V o = − ( jω R 2 C ) V x
1 R2
jω C
Eliminando Vx obtém-se:
P ela Lei de K irchoff no
H =
Vo
= − 2Q 2
(j Q )( f fo )
nodo V x 1− ( f f o ) + ( j Q )( f fo )
2
Vi
Vi − V x Vx V − Vo fo =
1
= + x
R1 1 jω C 1 jω C 2π R1 R 2 C
= jω C ( 2V x − V o ) Q =
1 R2
2 R1

Configuração
g ç de Realimentação ç Múltipla p ((Circuito de Delyiannis-Friend)
y )
H
V
= o = −2Q 2
( j Q )( f f o )
1 − ( f f o ) + ( j Q )( f f o )
2
Vi
1
fo =
2π R1 R 2 C
1 R2
Q =
2 R1
Procedimento de projecto
Com a especificação
p ç do filtro dada em termos de:
— fo e Q
— largura de banda e sua posição
— fL e fH
determina-se f0 e Q utilizando as 1.Escolhe-se um valor razoável para C
expressões: Q R2
BW = fH - fL 2.Calcula-se R 2 = e R1 =
π foC 4Q 2
fL
= 1+
1
−
1
e
fH
= 1+
1
+
1 3.Se os valores das resistências
fo 4Q 2
2Q fo 4Q 2
2Q estiverem fora da gama repetir com
fo novo valor de C.
fo = fL × fH e Q =
BW
Realimentação
ç Múltipla
p com Atenuador de Entrada
Como o ganho na montagem anterior aumenta

com o quadrado de Q o AmpOp pode
facilmente atingir a saturação mesmo com Qs
moderados, a menos que o sinal de entrada
seja mantido baixo, p.ex. através da utilização
de um divisor de tensão na entrada:
Para analisar o circuito substitui-se o circuito de entrada pelo respectivo

Equivalente de Thévenin onde:
RB
V eq = Vi e
RA + RB
RA RB
R e q = R A // R B =
RA + RB


Realimentação
ç Múltipla
p com Atenuador de Entrada
RB
V eq = Vi e
RA + RB
RARB
R e q = R A // R B =
RA + RB
H =
Vo
= −
RB
2Q 2 (j Q)( f fo )
RA + RB (f fo ) + ( j Q )( f )
2
Vi 1− fo
1
fo =
2π (R A // R B )R2 C
1 R2
Q =
2 (R A // R B )
As expressões para f0 e Q são as mesmas
com R1 substituído por Req
RB
C o m H = H OBP H vem H OBP = - 2Q 2
RA + RB
BP
Procedimento de projecto
1.Escolhe-se um valor razoável para C
Q R2 R2 R2 2
2.Calcula-se R 2 = ; RA = = e RB =
π foC 2
RB
2Q 2 2 H O BP 2 Q − H O BP
2
R A + RB
3.Se os valores das resistências estiverem fora da gama repetir com novo valor de C.
R li
Realimentação
ã Múltipla
Múl i l com Atenuador
A d ded Entrada
E d
• Multiplicação de Q
– Reduzindo os níveis do sinal o atenuador de entrada reduz a possibilidade da saída
ser, "limitada" pela saturação do AmpOp. Contudo à frequência de ressonância o
sinal atenuado é ainda amplificado por 2Q2 .
A i 2Q2 pode
– Assim d ser elevado
l d mas deverá
d á ser muito
i menor que o ganho h dod AmpOp
A O à
frequência de ressonância, o que pode não suceder: p.ex. para os AmpOps correntes
tipo 741 a 1kHz o ganho disponível apenas é de 1000.
– Uma maneira de se atingirem elevados Qs sem demasiadas exigências para o AmpOp
é através da realimentacão positiva:


Realimentação Múltipla com Atenuador de Entrada
Vo = H OBP H BP V o1 =
⎛ R4 R ⎞
= H OBP H BP ⎜- Vi − 4 Vi ⎟
⎝ R3 R5 ⎠
H =
Vo
= H 'O B P
(j Q ') ( f fo )
( f o ) + ( j Q ') ( f )
2
Vi 1− f fo
Q
Q 'o =
1 − (R 4 R5 ) H OBP
H 'O B P =
( R 4 R3 ) H OBP
1 − ( R 4 R5 ) H OBP
RB 1
H = − 2Q 2
e fo =
RA + RB (R A )R2 C
OBP
2π // R B

Realimentação Múltipla com Atenuador de Entrada
H =
Vo
= H 'O B P
(j Q ') ( f fo )
(f
fo ) + ( j Q ') ( f )
2
Vi 1− fo
Q
Q 'o =
1 − (R 4 R5 ) H OBP
H 'O B P =
( R 4 R3 ) H OBP
1 − ( R 4 R5 ) H OBP
RB 1
H = − 2Q 2
e fo =
RA + RB (R A )R2 C
OBP
2π // R B
Fazendo (R4 / R5) |HOBP|) < 1 consegue-se Q'>Q.

Q (R4 R3 )
Com HOBP = 1 as expressões simplificam-se: Q ' o = e H 'O B P =
1 − (R4 R5 ) 1 − (R4 R5 )
Q
As semelhanças entre Q ' o = e a expressão encontrada
1 − (R4 R5 ) H OBP
mn
nos filtros KRC ( Q = ) Q’ também é muito sensível à tolerância
m + 1 + mn (1 − K )
d resistências.
das i tê i P
Por esta
t razão
ã não
ã se usam M
Multiplicadores
lti li d de Q > 10.
d
FILTRO REJEITA BANDA DE 2ª ORDEM

( FILTRO NOTCH de 2ª ORDEM))
• O circuito com duplo T

Aplicando a Lei de Kirchoff das
correntes aos nodos Vx e Vy
Vi − V x V x − Vo V x − Vo 2
= +
R R 1 jω 2 C
Vi − V y V y − Vo V y − Vo 2
= +
1 jω C 1 jω C R 2 V 1− (f fo )
2
H = o =
(f ) (j Q ')( f )
2
Vi 1− fo + fo
R1
Vo 2 = Vo 1
R1 + R 2 fo =
2π R C
1 R1
Q = K =
4 (1 − K ) R1 + R 2

FILTRO REJEITA BANDA DE 2a ORDEM
( FILTRO NOTCH de 2a ORDEM))
• O circuito
i it com duplo
d l T
( )
2
Vo 1− f fo
H = =
( ) ( j Q ')( f )
2
Vi 1− f fo + fo
1
fo =
2π R C
1 R1
Q = K =
4 (1 − K ) R1 + R 2
• O Q do filtro é definido pelas resistências R1 e R2 pelo que são frequentemente
substituídas por um potenciómetro.
• A aplicação
p ç mais frequente
q dos filtros NOTCH é na remoção
ç de componentes
p de
frequência do sinal com mínima degradação das componentes vizinhas: p.ex.
remover os 50Hz (da rede) do sinal produzido por um sensor.
• K =1 causaria Q = ∞ i. e. uma banda de rejeição muito estreita. Esta situação
dificilmente ocorrerá de
devido
ido às não-idealidades componentes. Qs muito
não idealidades dos componentes m ito
elevados também não são desejáveis pois um ligeiro desvio da frequência de
rejeição anularia todo o efeito do filtro.
• Para minimizar desvios da frequência
q de NOTCH com a temperatura
p utilizam-se
condensadores de mica-prateada ou de policarbonato e resistências de filme
metálico com tolerâncias de 1 a 0,1%.
• O ajuste da frequência de NOTCH não é tarefa fácil sendo por isso utilizados
componentes de precisão na implementação do Duplo T. T
Filtros de Variáveis de Estado

• Soluções encontradas ⇔ Número mínimo de componentes
• Sensíveis às não-idealidades dos componentes ⇒
dificuldades de sintonia principalmente com Qs elevados
Implementação
baseada nas
variáveis
ariá eis de estado
Maior número Custo decrescente com o

de AmpOps aumento de integração
Menos sensível às Menos exigente nos

não idealidades
não-idealidades componentes passivos
Sintonia mais fácil Custos aceitáveis

Filtro de Variáveis-de-Estado
Tipo Inversor
Pelo princípio da sobreposição: V+A1
R3 R ⎛ R3 ⎞ R1
VHP = − Vi − 3 VLP + ⎜1 + ⎟ VBP
R3 R3 ⎝ R3 // R3 ⎠ 1
R + R2
3R1
VHP = −Vi − VLP + VBP (1)
R1 + R2
Tipo Inversor
Pelo princípio da sobreposição:
R3 R ⎛ R3 ⎞ R1
VHP = − Vi − 3 VLP + ⎜1 + ⎟ VBP
R3 R3 ⎝ R3 // R3 ⎠ R1 + R2
V+A1
3R1
3R
VHP = −Vi − VLP + VBP (1)
R1 + R2
1 1
VBP = − VHP (2) integrador A 2 fo =
⎛
j⎜ f ⎞ 2π RC
⎟
⎝ fo ⎠
1 1
VLP = − VBP = − V (3) integrador A 3 Substituindo ((3)) e ((2)) em ((1))
⎛
j⎜ f ⎞ ⎛ f ⎞
2 HP
⎟ ⎜ f ⎟
⎝ fo ⎠ ⎝ o⎠
1 3R1 1
VHP = −Vi + V − VHP
⎛f ⎞
2 HP
R1 + R2 j ⎛ f ⎞ Reduzindo ao mesmo denominador
⎜ f ⎟ ⎜ f ⎟
⎝ o⎠ ⎝ o⎠
2 2
⎛ f ⎞ V − V − 3R1 j ⎛ f ⎞ V = − ⎛ f ⎞ V
⎜ f ⎟ HP ⎜ ⎟ ⎜ ⎟
⎝ o⎠ R1 + R2 ⎝ f o ⎠ ⎝ fo ⎠
HP HP i

Tipo Inversor
( f fo )
2
V HP
= = −H Função de transferência de
(f f o ) + ( j Q )( f )
2 HP
Vi 1− fo
2ª ordem
d a menos ddo sinal
i l
1
fo =
2π R C
1 ⎛ R2 ⎞
Q = ⎜1 + ⎟
3 ⎝ R1 ⎠
1
VBP = − ( −VHP ) Passa-banda obtém-se
j ⎜⎛ f ⎟⎞ integrando um passa
passa-alto
alto
⎝ fo ⎠ Passa-banda com ganho Q
V BP j(f fo )
= = QH
(f ) (j )( f )
2 BP
Vi 1− fo + Q fo Passa-baixo
Passa baixo invertido
VLP 1 Passa-baixo obtém-se

= QH BP integrando um passa-
Vi j ⎜⎛ f ⎟⎞ banda
⎝ fo ⎠ 3 filtros
f de 2ªª ordem disponíveis:
í
• Passa-Alto
V LP − 12 • Passa-Banda
= = −H
(f ) (j )( f )
2 LP
Vi 1− fo + Q fo • Passa
Passa-Baixo
Baixo
Ti Inversor
Tipo I
• Procedimento de projecto:
1. fo é ajustado através das duas resistências R
2. Q é ajustado através de R2/R1
1⎛ R ⎞
Q = ⎜1 + 2 ⎟
3⎝ R1 ⎠
menos sensível às tolerâncias de R2 e R1 Î mais fácil de obter Qs elevados.
• Resistências de baixo coeficiente de temperatura Î filme metálico
• Condensadores – Poliestireno ou policarbonato
Problema: V
– Como
BP
= QH BP com Q elevados Î ganhos elevados Î risco de saturação do AmpOp
Solução:
Vi
– Utilizar um divisor de tensão na entrada
RB
V 'i = Vi
RA + RB
R3 = RA // RB

Ti Não-Inversor
Tipo Nã I
1 1 1
VBP = − VHP VLP = − VBP = − V
⎛ f ⎞ ⎛
j⎜ f ⎞ ⎛f ⎞
2 HP
j⎜ ⎟ ⎟ ⎜ f ⎟
⎝ fo ⎠ ⎝ fo ⎠ ⎝ o⎠
⎛ R ⎞ ⎛R ⎞ V + VLP
VHP = V+ ⎜1 + 3 ⎟ − VLP ⎜ 3 ⎟ = 2V+ − VLP donde V+ = HP
⎝ R3 ⎠ ⎝ R3 ⎠ 2
Ti Não-Inversor
Tipo Nã I
1
VBP = − VHP
j ⎛⎜ f ⎞⎟
⎝ fo ⎠
1 1
VLP = − VBP = − V
⎛
j⎜ f ⎞ ⎛ f ⎞
2 HP
⎟ ⎜ ⎟
⎝ fo ⎠ ⎝ fo ⎠
⎛ R ⎞ ⎛R ⎞
VHP = V+ ⎜1 + 3 ⎟ − VLP ⎜ 3 ⎟ = 2V+ − VLP ⎛ V −V V −V ⎞ R
⎝ R3 ⎠ ⎝ R3 ⎠ V+ = ⎜ i + + BP + ⎟ R1 ⇒ 2 V+ = Vi + VBP − 2V+
V + VLP ⎝ R2 R2 ⎠ R1
donde V+ = HP V + VBP
2 V+ = i
Lei de Kirchoff das R2
correntes em X +2
R 1
1 1
Vi − VHP VHP − V
2 HP
⎛
j⎜ f ⎞ ⎛ f ⎞
⎟ ⎜ f ⎟
Vi + VBP VHP + VLP ⎝ fo ⎠ ⎝ o⎠
= =
R2 2 R2
+2 2
+2
R1 R1
Ti Não-Inversor
Tipo Nã I
(f )
2
V HP 1 − fo 1
= = H
(f ) (j )( f )
2 HP
Vi Q 1− fo + Q fo Q
V BP V LP 1
= −H BP = H LP
Vi Vi Q
1 ⎛ 1 R2 ⎞
fo = Q = ⎜1 + ⎟
2π R C ⎝ 2 R1 ⎠

Filtro Biquadrático
Integrador
com perdas
1 1 1
VBP = − Vi − ( −VLP ) − VBP
jω R1C1 jω R5C1 jω R2C1
1
VLP = − VBP
jω R4C2
Integrador
com perdas Filtro Biquadrático
1 1 1 1
VBP = − Vi − ( −VLP ) − VBP VLP = − VBP
jω R1C1 jω R5C1 jω R2C1 jω R4C2
VBP R 1
= H OBP H BP onde H OBP = − 2 fo =
Vi R1 2π R 4 R 5 C 1C 2
VLP R ⎛ R 22C 1 ⎞
= H OLP H LP onde H OBP = 5 Q = ⎜ ⎟
Vi R1 ⎝ R 4 R 5C 2 ⎠
Apenas 2 filtros de 2ª ordem
disponíveis:
• Passa-Baixo
• Passa-Banda
Passa Banda
Filtro Biquadrático
• Procedimento de projecto:
1. Ajusta-se R5 para se obter a fo pretendida
2. Ajusta-se R2 para se obter o Q desejado
3. Ajusta-se R1 para se obter o HOBP ou o HOLP desejados
– Todos os AmpOps são operados no modo inversor evitando as

limitações modo-comum
– Fácil obter Qs elevados
• Com
R4 = R5 = R C1 = C 2 = C
1 R2 R2 R
fo = Q = H = − H = −
2π R C
OBP OLP
R R1 R1

Filtro Notch
Variáveis-de-estado
V iá i d t d
ou + AmpOp somador Filtro Notch
Biquadrático
R5 R5
VN = − (V i − V B P )± V LP
R2 R4

Filtro Notch
Variáveis-de-estado
V iá i d t d
ou + AmpOp somador
Biquadrático
Filtro Notch
1
fo =
R5 R5 2π R C
VN = − (V i − V B P )± V LP
R2 R4 ⎛ R2 R4 ⎞
f z = fo ⎜1 ± ⎟
⎝ Q ⎠
2
1 − ⎛⎜ f ⎞
f z ⎟⎠
2
VN R5 ⎛ f z ⎞ ⎝ R1
= − ⎜ ⎟ Q =
( )
2
1 − ⎛⎜ f ⎞ + j ⎛ f ⎞
Vi R2 ⎝ fo ⎠ R
⎟ Q ⎜⎝ f o ⎟⎠
⎝ fo ⎠

Filtro Notch
1. R4 ausente Î R4→∞
– f z = fo H = −
R5
NOTCH SIMÉTRICO
ON
R2
dB Ganho
0 fz
f
NOTCH SIMÉTRICO

Filtro Notch
2. Comutador para a esquerda
– f z > fo
2
R ⎛ f ⎞ NOTCH
H OLP = − 5 ⎜ z ⎟ p a ra b a ix a s fre q u ê n c ia s
R2 ⎝ fo ⎠ Passa-Baixo
R (assimétrico)
H OHP = − 5 p a r a a lt a s f r e q u ê n c i a s
R2
dB Ganho
0 fz
f
|HOLP|=1
| 1
NOTCH Passa-Baixo

Filtro Notch
3. Comutador para a esquerda
– f z < fo
R5
H = − p a r a a lt a s f r e q u ê n c i a s
OHP
R2 NOTCH
R5 ⎛ fz ⎞
2
Passa-Alto
Passa Alto
H OLP = − ⎜ ⎟ p a ra b a ix a s fre q u ê n c ia s (assimétrico)
R2 ⎝ fo ⎠
dB Ganho
0 fz
f
|HOHP|=1
NOTCH Passa-Alto

Filtro Notch
dB Ganho dB Ganho dB Ganho
0 fz 0 fz
0 fz
f f
f
|HOHP|=1
|HOLP|=1
NOTCH NOTCH NOTCH

SIMÉTRICO Passa-Baixo Passa-Alto

Filtros de Ordem mais elevada ((>2ª)
2)
Necessidade de Diferença de tratamento Especificação de um filtro:
maior selectividade mais significativo para 1.Frequência(s) de corte, i.e., Banda
q
frequências mais
próximas passante
t
2.A atenuação na banda rejeitada
Filtros de ordem >2ª
3.Banda rejeitada
4.Ripple γ permitido na banda passante
γ = Ho – H2
Características Ideais
Banda de Banda de
Banda de transição
|H| dB transição transição
ripple |H| dB
Ho Ho
H1 H1
H0-3 H0-3 Atenuação na
Banda banda rejeitada
Banda banda rejeitada passante
passante banda
j
rejeitada banda
Atenuação
At ã na Caracterís-
Caracterís rejeitada
Característica banda rejeitada tica ideal
ideal
H2
H2
Passa-Baixo Passa-Banda
Filtros de Ordem mais elevada (>2ª)

• A função de transferência dos filtros vem expressa na forma
N ( jf ) Polinómio de grau m
H ( jf ) = n≥m
D ( jf ) Polinómio de grau n
Famílias de polinómios:
p
Butterworth
Garante ausência de ripple na banda passante
Chebyshev
À custa de ripple na banda passante oferece
uma taxa de atenuação mais elevada junto à
frequência de corte
Elíptico
Introduz uma série de filtros notch na banda
rejeitada maximizando assim a atenuação
após a frequência de corte
Bessel
Introduz um desvio de fase que varia mais ou
menos linearmente com a frequência

Implementação de filtros de ordem >2ª
2
Colocam-se em cascata filtros de 1ªe 2ª ordem
f1
f1, Q1
f1 f2, Q2
f1, Q1 f2, Q2
f1 f2, Q2 f3, Q3
f1, Q1 f2, Q2 f3, Q3

Transformação de Frequência
• Função de transferência de um passa-alto obtém-se da de um passa-
baixo através da seguinte
g substituição:
ç
1
j ⎛⎜ f ⎞⎟ =
⎝ fo ⎠ j ⎛ f ⎞
⎜ f ⎟
⎝ o⎠
• O passa-banda obtém-se do passa-baixo substituindo:

⎡⎛ jf ⎞ 2 ⎤
Q ⎢⎜ f ⎟ + 1⎥
fo2 − f 2 ⎝ o⎠
jf = = ⎣ ⎦
f H jf jf
fo
• O rejeita
rejeita-banda
banda obtém
obtém-se
se do passa
passa-baixo
baixo substituindo:
jf
f jf fo
jf = 2H 2 =
fo − f ⎡ 2
⎤ onde
Q ⎢⎛⎜ jf ⎞⎟ + 1⎥ Q= o
f
f o = frequência central
⎣⎝ o⎠
f
⎦ fH
f H = frequência limite de banda a 3dB

Filtros Butterworth
N ( jf )
2n
Ho ⎛ f ⎞
H ( jf ) = = onde D ( jf ) = 1 + ⎜ ⎟
2
D ( jf ) D ( jf ) ⎝ fo ⎠
H ( jf )
2
1 ⎡ ⎛ f ⎞2 n ⎤
= 2n
com H o = 1 H = 10 log ⎢1 + ⎜ ⎟ ⎥
Ho ⎛ f ⎞ dB
⎢⎣ ⎝ f o ⎠ ⎥⎦
1+ ⎜ ⎟
⎝ fo ⎠

Filtros Butterworth
Os polinómios de
Butterworth são
decomponíveis
em produtos de
polinómios de 1ª
e de
d 2ª ordem
d
que podem ser
implementados a
partir do
conhecimento
dos fs e dos Qs

Filtros Butterworth

Filtros Chebyshev
Ho2
H 2 ( jf ) = ⎛ f ⎞
⎛ f ⎞ Cn ⎜ ⎟ → polinómio de Chebyshev definidos por:
1 + ε Cn ⎜ ⎟
2 2
⎝ fc ⎠
⎝ fc ⎠
⎛ f ⎞ ⎛ ⎛ f ⎞⎞ f
Cn ⎜ ⎟ = cos ⎜⎜ n cos −1 ⎜ ⎟ ⎟⎟ com 0 ≤ ≤ 1
⎝ fc ⎠ ⎝ ⎝ fc ⎠ ⎠ fc
⎛ f ⎞ ⎛ ⎛ f ⎞⎞ f
Cn ⎜ ⎟ = cosh ⎜⎜ n cosh −1 ⎜ ⎟ ⎟⎟ com ≥1
⎝ fc ⎠ ⎝ ⎝ f c ⎠ ⎠ f c
γ
ε relacionado com o ripple na banda passante ε 2 = 10 10
−1
Frequência ⎛1 ⎛ 1 ⎞⎞
limite a -3dB
f H = f c cosh ⎜ cosh −1 ⎜ ⎟ ⎟
⎝n ⎝ ε ⎠⎠
Tem ripple na banda passante!


Aulas IS

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Aulas IS

Enviado por

Direitos autorais:

Formatos disponíveis

Escola de Engenharia

Carlos Couto Apresentação

Apresentação do Docente Escola de Engenharia

Carlos Couto Apresentação

Ê Processamento digital do sinal cada vez mais frequente

Interface Microprocessador Interface

Cadeia de Instrumentação Escola de Engenharia

ÊO nosso mundo real é maioritariamente

Carlos Couto Apresentação

Ê Capítulo 1 - Circuitos com Amplificadores Operacionais

Ê Capítulo 2 – Conversores Digital-Analógico e Analógico-Digital

Ê Capítulo 4 - Filtros Activos

Ê Capítulo 5 – Circuitos com Condensadores Comutados

Carlos Couto Apresentação

ÊCapítulo 6 – Características Gerais dos Transdutores

¾ Franco, S. (1988) "Design with Oprational Amplifiers and Analog

Carlos Couto Apresentação

ÊSite da disciplina na plataforma de e-

Carlos Couto Apresentação

ÊA presença às aulas Teóricas, Teórico-Práticas é obrigatória sendo

Carlos Couto Smart Sensors

Futuro das TIs Escola de Engenharia

ÊApesar da revolução das Tecnologias de

ÊO aparecimento do microprocessador na década

ÊDécada de 80 = Década do processamento

Carlos Couto Smart Sensors

Década de 90 Escola de Engenharia

ÊFinais da década de 80 surgem os lasers de baixo

ÊO desenvolvimento dos microprocessadores não

Carlos Couto Smart Sensors

Carlos Couto Smart Sensors

MICROTECHNOLOGY Escola de Engenharia

Sensors,, actuators and

Ê MEMS - MicroElectroMechanical Systems

ÊCorrosão química e máscaras

Carlos Couto Smart Sensors

Carlos Couto Smart Sensors

What are smart sensors? Escola de Engenharia

Todayy Future (MEMS)

Mote Cricket Mantis (UC SmartLocus Smart Dust

ÊSmall and low

Êadaptação ao sensor Êfunções inteligentes

¾ filtragem ¾ ligação sem fios

Carlos Couto Smart Sensors

Arquitectura do Smart Sensor Escola de Engenharia

Ê principais blocos constituintes da

Carlos Couto Smart Sensors

Carlos Couto Smart Sensors

Smart sensor system Escola de Engenharia

Carlos Couto Smart Sensors

Carlos Couto Smart Sensors

Carlos Couto Smart Sensors

Carlos Couto Smart Sensors

9Em 1994! 9Em 2000!

The electronic systems incorporated in a motor vehicle account for:

Sensor monolítico montado

Carlos Couto Smart Sensors

O Acelerómetro Escola de Engenharia

Carlos Couto Smart Sensors

Ê Nissan Motor Company Central Engineering Laboratories integrated

MEMS - exemplos Escola de Engenharia

• Top view of the Nippondenso integrated pressure and temperature sensor

Materiais Piezo Escola de Engenharia

Carlos Couto Smart Sensors