Escolar Documentos
Profissional Documentos
Cultura Documentos
Eduardo Zapata
01/06/2011
5G-1
!"!
Todos los cuatro FF-AN pueden implementarse siguiendo las órdenes de un FF-D-AN a su
entrada como muestra el dibujo esquemático. El FF-D hace de puerta (Cerrojo). Cada pulso
en el clock hará que la señal entre al sistema (como salida del FF-D-AN) y salga la misma a
la salida final respetando la tabla de verdad del FF esclavo. Así, si el esclavo es un FF-X-
AN, todo el conjunto se comporta como un FF-X-ME ²aquí X puede ser un FF o bien
también un sistema secuencial complejo.
V
El circuito presentado es una simple alarma basada en configuración flip/flop bajo un
integrado 4093 de fácil adquisición, su construcción es muy sencilla y nos muestra como
podemos "jugar" con las configuraciones de este tipo de compuertas.
El funcionamiento es el siguiente:
Tenemos como censor una fotocelda la cual al recibir la luz es acoplada a una de las
compuertas AND la cual tiene como referencia las resistencias de 10K y 1M, a la salida de
estas tenemos un led indicador de estado mientras que el otro extremo es conectado a otra
NAND la cual mediante el trimmer preset de 10K ajusta la respuetsa de disparo de la
alarma la cual es emitida por el piezo controlado por el BC547B.
En esta figura podemos apreciar la configuración de dos censores fotocelda y censores
magnéticos con referencia hacia positivo o negativo de acuerdo al control que queramos dar
al circuito.
#
El T es útil para contar. Una señal repetitiva en la entrada de reloj hace que el biestable
cambie de estado por cada transición alto-bajo si su entrada T está a nivel 1. La salida de un
biestable puede conectarse a la entrada de reloj de la siguiente y así sucesivamente. La
salida final del conjunto considerado como una cadena de salidas de todos los biestables es
el conteo en código binario del número de ciclos en la primera entrada de reloj hasta un
máximo de 2n-1, donde nes el número de biestables usados.
Uno de los problemas con esta configuración de contador (ripple counter en inglés) es que
la salida es momentáneamente inválida mientras los cambios se propagan por la cadena
justo después de un flanco de reloj. Hay dos soluciones a este problema. La primera es
muestrear la salida sólo cuando se sabe que esta es válida. La segunda, más compleja y
ampliamente usada, es utilizar un tipo diferente de contador síncrono, que tiene una lógica
más compleja para asegurar que todas las salidas cambian en el mismo momento
predeterminado, aunque el precio a pagar es la reducción de la frecuencia máxima a la que
puede funcionar.
Una cadena de biestables T como la descrita anteriormente también sirve para la división de
la frecuencia de entrada entre 2n, donde n es el número de biestables entre la entrada y la
última salida.
c
##
-V http://medusa.unimet.edu.ve/sistemas/bpis03/contadores_asincronos.htm
-V http://www.mailxmail.com/curso-electronica-digital/circuitos-biestables-flip-flop-
basico-rs-1
-V http://es.wikipedia.org/wiki/Biestable