Universidade Jean Piaget de Cabo Verde Arquitectura de Computadores

24/1/2011 Engenharia de Sistemas Informticos 2 Teste Durao: 2 horas ________________________________________________________________________________ Nome___________________________________________ N__________ Ano_______________ Leia atentamente cada questo antes de responder. Na escolha mltipla, assinale a sua opo de forma bem legvel, circulando-a. Respostas ambguas no sero cotadas. Caso pretenda corrigir a resposta, risque e assinale a nova resposta correspondente. Cada questo respondida de forma correcta vale 0.75 valor. ____________________________________________________________________________________________ Grupo I Escolha mltipla (7.5 valores)

1. A diferena entre (1506)16 - (723)16 a) DE316 b) FE516 c) DE716 d) EE316 c) 0000 0001

2. O complemento para 2 do seguinte nmero 0000 1110 (sistema de 8 bits): a) 1010 1000 a) 1111 0010 b)1000 0000

3. Tendo em conta o circuito em baixo, escolhe a expresso algbrica resultante do (X ou F):

a)

____________________ _

b)

c)

d) Nenhuma das respostas

4. Um controlador ou unidade de controlo : a) Um circuito Combinatrio b) Um circuito sequencial que Um circuito sequencial Nenhuma c) d) que gera os sinais controla os sinais que das das necessrios necessrios gera os sinais respostas para outros componentes para outros componentes necessrios desempenhar combinaes desempenhar sequncias para outros de aces de aces componentes 5. Num processador que segue a arquitectura Von Newmann, qual a funo do registo Program Counter ? a) Contar os nmeros Contar o nmeroc) Guardar a b) d) Guardar o endereo instrues de programas prxima instruo da prxima instruo que vo ser executadas. que vo ser que vai ser que vai ser executada. executados. executada. 6. No seguinte circuito, quando X=0, qual o estado (ordem de Q1 Q0) que se segue ao 00?

a) 00

b) 01

c) 10

d) 11

7. A estrutura bsica de um CPU composta de trs partes principais: a) Banco de registos Banco de registos (Guardam Base b) a) de registos Alnea a) a) (Guardam dados e tambm (Guardam e c) c) endereos e tambm instrues); dados e tambm correctas instrues); Unidade Unidade funcional (Realiza instrues); funcional (Realiza operaes sobre os dados Unidade funcional operaes (lgicas, aritmticas e de (Realiza sobre os endereos deslocamento)) e Unidade operaes sobre os dados (lgicas, aritmticas e de de (lgicas, aritmticas e de deslocamento)) e Unidade controlo (Gera os sinais de deslocamento)) e de controlo (Gera os controlo para os registos Unidade sinais e unidade funcional, de de funcional (Gera os de controlo para os acordo sinais 8. Considere que as seguintes formas de onda foram aplicadas ao latch RS representado na figura.

9.1. Supondo que o valor de Q antes de T1 1, qual ser a sequncia de valores lgicos em Q ao longo dos intervalos de tempo T1 a T5 ? a) 10010 b) 10110 c) 11001 d) 11101 10. CPU (Central Processing Unit) a) o principal responsvel o principal responsvel o principal responsvel Alnea b) b) c) d) pela pela pela conectividade de um e c) actividade dum actividade de um CPU; Computador; Executa correctas computador; Controla sequncias de conjunto de instrues Executa sequncias de instrues definidas em definidas em programas; instrues definidas em programas; Concentra Comunica com os programas e Comunica com os restantes restantes com os restantes elementos elementos elementos do sistema do sistema atravs dos seus do sistema atravs dos atravs dos seus pinos, pinos, ligados a seus pinos, ligados a ligados a barramentos 10. Uma memria RAM tem uma capacidade de 2MBytes e em cada endereo esto guardadas palavras de 32 bits. Quantos bits para endereamento sero necessrios? a) 19 b) 21 c) 24 d) 32

Grupo II (7.5 valores)

1. (3,5 Valores) A figura em baixo representa o Diagrama de transio de estados de um circuito de controlo de uma mquina de lavar.

a) (1,5 Valores) Representa a respectiva Tabela de transio de estados

b) (2,0 Valores) Mostra o circuito lgico resultante, a partir da simplificao da tabela de transio de estados recorrendo ao mapa de karnaugh

2. (0,75 Valores) Faa a operao 1284 + 567 em base 16. Apresente a conta evidenciando os transportes. 17EB

3. (1.5 Valores) Considere a funo lgica F dada pela seguinte soma de termos mnimos: F(A,B,C,D) = m2 + m3 + m4 + m6 + m8 + m9 + m10 + m12 , onde A a varivel de maior peso. Para as combinaes de entrada 1101, 1110 e 1111 indiferente o valor lgico apresentado sada.

a) Utilizando um mapa de Karnaugh, obtenha uma expresso simplificada para F.

4. (0,75 Valores) Tendo em conta a seguinte tabela de verdade de uma unidade lgica (1-bit), completa o seu esquema lgico:

5. (1.0 Valor) O esquema em baixo mostra vrias linhas de comunicao num sistema de computao. Completa o esquema tendo em conta os nmeros representados e explica a funo do bloco representado com o nmero 1.

1 Memria RAM

2 Endereos

3 Sinal de relgio

A Memria RAM uma Memria voltil, que a informao armazenada perde-se quando se deixa de fornecer energia elctrica a memria
Grupo III (5,0 valores)

1. Considere o circuito de memria da figura. a) (1,0 Valor) Sendo n (tamanho da palavra) 16 bits indique o nmero de entradas de endereo (k) de forma que a memria tenha uma capacidade total de 32 kbits.

R: K=11

2. (1.0 Valor) Usando manipulaes, propriedades e regras da lgebra de Boole, mostre que:

3. Considere o seguinte multiplexer 2x1 e sua respectiva tabela de verdade do selector.

a) (1.0 Valor) Explica o funcionamento de um multiplexer? Um multiplexer um circuito combinatrio cuja utilidade a de possibilitar direccionar uma das suas linhas de entrada para a sada. A escolha da linha de entrada que direccionada para a sada feita atravs de um conjunto de variveis designadas por selectores ou linhas de seleco. As linhas de entrada do multiplexer que podem ser direccionadas para a sada designam-se geralmente por linhas de entrada de dados. b) (1,0 Valor) Mostre a expresso algbrica resultante de um MUX 2x1

c) (1.0 Valor) Desenhe a estrutura interna do multiplexer 2x1

Boa Sorte

O Professor: Carlos Reis