8

VCC

ENROM
HIGH WHEN RAM HAS FIRMWARE

104 CD

104 CD

28 VCC
C13

C6

14 GND

10 GND

THIS PORT GND NORMALLY

AD7

VCC
20 VCC

R10
10K

1
R9
10K
AD6

R8
10K
AD5

R7
10K
AD4

R6
10K
AD3

AD2

AD1

AD0

R5
10K

R4
10K

R3
10K

VCC

104 CD
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

C4

1
11

OC
G

C3
104 CD

D0
D1
D2
D3
D4
D5
D6
D7

C2
33pF

74HCT373
20 VCC
10 GND

U1
31

Y1
2

19

P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7

39
38
37
36
35
34
33
32

P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P2.6
P2.7

21
22
23
24
25
26
27
28

RD
WR
PSEN
ALE/P
TXD
RXD

17
16
29
30
11
10

EA/VP
X1

11.000 MHz

18
9

X2
RESET

JP1
RESET
2

S1

11

C5
10uF 63V

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

4
3
2
1

12
13
14
15

INT0
INT1
T0
T1

BERG 4

1
2
3
4
5
6
7
8

P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7

R2
4.7K

VCC

10
9
8
7
6
5
4
3
25
24
21
23
2

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

20
22
27
1

A[0..7]

C1
33pF

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

2
5
6
9
12
15
16
19

O0
O1
O2
O3
O4
O5
O6
O7

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

11
12
13
15
16
17
18
19

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

CE
OE
PGM
VPP

VCC
U8A
1
3

10
9
8
7
6
5
4
3
25
24
21
23
2

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

20
26
27
22

CS1
CS2
WE
OE

3
5
4
6
2
1
7
LT
RBI
BI/RBO
8
4
2
1

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

11
12
13
15
16
17
18
19

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

1
11

OC
CLK

2
5
6
9
12
15
16
19

Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7

A
B
C
G1
G2A
G2B

1 A0
2 A1
3 A2
6
4
5
C

74HCT138

1
2
3
4
5
6
7
8

U12A
1

BERG 8

74HCT374

74HCT04

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

C12

104 CD

18
16
14
12
9
7
5
3

BERG 8
JP4

74HCT244

U13
1Y1
1Y2
1Y3
1Y4
2Y1
2Y2
2Y3
2Y4

AD[0..7]

VCC

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

28 VCC
VCC

74HCT08

104 CD

1
2

G
F
E
D
C
B
A

D0
D1
D2
D3
D4
D5
D6
D7

2
4
6
8
11
13
15
17

1G
2G

1
19

1
2
3
4
5
6
7
8

1A1
1A2
1A3
1A4
2A1
2A2
2A3
2A4

8 GND
VCC

U7A

5
4
6
7
9
1
2

C14
104 CD

DSP1
HDSP5503

A
B
G

4
Y0
Y1
Y2
Y3

4
5
6
7

20 VCC

6
5

14
15
9
10
11
12
13

U8B

G
F
E
D
C
B
A

U11
15
14
13
12
11
10
9
7
JP3

3
4
7
8
13
14
17
18

104 CD
C7

U8D

104 CD

12

C8

74HCT08
2

3
5
4
6
2
1
7
LT
RBI
BI/RBO
8
4
2
1
G
F
E
D
C
B
A
14
15
9
10
11
12
13

VCC

BERG 8

U5
D0
D1
D2
D3
D4
D5
D6
D7

14 GND

10
VCC

2
3
5
4
6
7
9
1
2

1
2
3
4
5
6
7
8

C9
1

C10

2
5
6
9
12
15
16
19

Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7

20 VCC
VCC

G
F
E
D
C
B
A

OC
CLK

U3
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

DSP2

1
11

10 GND

6164

16 VCC

D0
D1
D2
D3
D4
D5
D6
D7

104 CD

74HCT08
U8C

U9
74LS48

3
4
7
8
13
14
17
18

27C64

80C31

U10
74LS48

JP2

74HCT374

R1
47K

20 GND

Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7

40 VCC

3
4
7
8
13
14
17
18

U6

VCC
VCC

U2

U4

74HCT139

11

10 GND

VCC

13
74HCT08

HYB1
P1
U7B
14
13

A
B

15

Y0
Y1
Y2
Y3

12
11
10
9

+5V

VS

TXD

TX

RXD

RX

GND

0V

V+

VCC

74HCT139

C11
1uF 63V

LS CAN FLOAT BUT HCT INPUTS CANNOT

2

V+
8

DP
10

V+
3

V+
8

10

DP

1
6
2
7
3
8
4
9
5

DACT Elektrotech
Title
80C31 BASED SBC

DEL500
9-PIN D PCB

HDSP5503
8

Size
B

Document Number
DACT0007

Date:

Tuesday, August 05, 2003

2

Rev
0
Sheet

of

1
1