(2006) @® Quina esta principal diferencia entre un DSP de coma fixa i un de coma flotant? El ips de dades ami Tes que operen lgunesinsvuccions. © Quines et principal problema Wuiitzar un Pipeline en una CPU? Els sls ene progeuna poden produ a seva rota ‘ies produis un salt condicional a una alta istruceié al final una etapa, tot Pipelining de despres no servirs ders, hi hauria una rptura de pipelining. Per ‘kas, sntenten Fer pipelines ems, de poques eapes es tipus de DSP mes emprats sou? Es de coma fia @ Quina es la funcio de! circuit PLL. det DSP ? Multiplier la freqieneie dn senyalrliotge esters @ Enaueesiterensien le pocssdors ni arguiecre RISC de CISC? some ¢isnesins en sere @ ovins esta unco det sTAG? sonoma qo fauna cnexo amb el PC per vue qv ex pasa Ela Tea do DSP La spi Seog” del pogranes @enque vasemben uns tmterupeo jun Event Intempo: nya que va Ges un pif la CPU i indicn que ii de fee que of fete gu Event Fa el mt pero ho ides al DMA on comptes de al CPU, [ldo son senyals qu suren dun pei tan al DMA oa sue convng cruel @ tosina st principlayantatge de ilar DSP de coma Notant No ese de reospa ds aredoniments (rs operaion ni des eshordaments (asa ae] leckreset exe convenient Ss ‘Son mes complexes mes cas @ te oc es iferension MeBSP io Meds ‘Mash. Mule! Bere Sxl Por. Eta pens pe an una send a una lade esepet cans. (ulpixst en etm) MeASP. Milisne! A Sel Por ha posit de atsmee ‘vals (mulls amb ire nso ene) Sfrerons Olean Tots dos son serial port. ES Connecten en série Que vol ir que el EDMIA te 16 canals? ‘Que te J repsres on la CPU i pot deixar 16 ordres finds, Cada una podria Soe ey Brera que serveix GPIO? General Purpose InpuvOuiput Son entrades i somes de peepost general, que ces poden programar com envada 0 sotida. (pins) cia dues erences care ol TMS320C6711 jel TMSS2006713: *E67I1 #0 GP. 1116713 MeasP iMease. 2116711 pomes eet MeBSP, 1 6r13 it pins que servenen pr dacs cose, te mes psilres 6a: No te ants ponies com el 6713 [E6711 64 Kl de cache de 20 nivel. 7116713 192 Kms de cache de 2 nivel “16713 nerpara 2 que no we! 671 £16713 webala ua requeci dereleige mes ceva. (© cuss ents eeneecio tenses OS® TMSS2ECGT Sats CPU? 8 “fenen 2 CPUs independents, cad ura amb nis xcs, cd una ‘specalzad en psd acca (ALU) Opaions lopigss i reetiqcs (nips S: (Shier, ALU) Auta (ulin oli. Dy (adres gen) Cael ars das pars Enon vespoa ir 4 intrusion ior ermss20cert3,i © via sina bs det EDA? Meee Diet Merry Accs oes da a mantra independ dela (CU, peda eee a mers oan mens In ea et Sasi Pun dnes Sun fever ore Edw ce com unesrese de GF Speitenta ce nore ade: Nevin aber egies re, a0 ‘thn on gor aya dn ao ve) Up de a 4, 16 52 Toning blo das an eto. @ ce quant nvets de memoria cache dsposen es TMS320C67H1[TMS320C6713? De? nivel (cits os periteres enters de es lates DSK: ‘CODEC (A/D i DIA) tate terrapins @ osina esta aiterenca poses nea memcria RAM ila FLASH? (A 4& dues pee NEBr La RAM es unt memoria voll fa FLASH ha * excivre) ‘SRAM (Static RAM) ‘Cada eta (bt de memoria consists en uns 8 transistors, per tan, es ‘nes ear, Li eomuniteio amb el PCesasineronaNormaltent ages formate eld la cache. Mot veloc menys capaci DRAM (Dinamnic RAM)‘cad cet consists on ua peta cepacia un aniston. La en quces diferencen une tterrupelo vs Event? care scaco amb el DC tambe es asincrona. Normalment se format de Ms ucupes avila aa CPU rel even avisn al DMA La ioterupcio inion Jeiuint extern dl PC. Mote capaitat i menys veloiat Nees tesaeaah gun programe (rating {el even Ia transferenca de dades, Let edicts ja que el condensador es va desearTegant poe a pos saneanelons erat a pari Wun vector d'terrupeions,arepa que indies SSORAM (Sincronous DRAM ai terete esta produit, Chih 16 pronitas. Els evens nen 2 ‘inaaiea i sincone Migntats sn concurrent si wriven alla, sino saab el ue seta Fe DRAM (Dual DRAM ‘Dinamica i noseké...xD_ B En quces difereneien les libreries BSL CSL? SL: Board Sport Lirary us adress CSL (Chip Super Libeary): Libreria de uncion pr eoaroar of RAS: Rw Activate Signal Geierals (CACHE, DMA, EDMA, EMIF, HPL IRQ, MCUSP, PWR, CAS: Column Activate Signal TIMER) SSOiats por acd wa aoa de la memoria (mart). “Toasts memories es dreccianen a aves de fle jcolumnes, Primer tn queesdlerencen es micropocesadrs RISC CISC” see AAAS 1 dsspes la CAS. Aixo nomes vu ans per es memoris Es ifeencen en el nombre d'insrucions en ase. dinamigoes RISC: Pogues nsracions. CSEWCED CISC: Molies inswuccions. Cuaweuen} sun theead (Fi)? i utters (uacioinspendent, Winia de prayamd g, ce 0 ir gue un DSP cade Coma fotant? (dabEN ems Bemeeare. ok emesin tONES 4g of programe goer @evmes poden compara es prestacions de dos DSP de aierentsfabricents) Dba principal avantatge serine un programa en un enguatge Tata men poraili, o jf de prencuper de hardvare hoe 14. Les caaceristiques de dos DSP indiquenunesprestaions de 1000 MEPS 800 {© Quinn esa principal funcio del Host Port? IMBLOPS. Quin es mes rapid i per gue Ti un po paral, sereix per conectarse a un le micro 0 DSP. Ne pon somparer MipSminsrucions amb MFLOPS=operacions am coma fant {© Cuinn es n Fanci principal del DSP-BIOS? acetate fade sisiem operaiu muiitsea, Fact la programacié 15: que es iferencen un Simlador i un Emutador? e diferente rtines de proces ialacis Suita una maquina diferent fina, (Corctrstives: Eula. Suita la maquina dfinitiva sant es priritats dls prorames en emp real slaedor noralacn es sofware, emulador cs hardware ies mes fable. 1 Analis dels programms en emp real " Abstrccio dl ardvare 16, en gue sasemblen? Aventatges "Ts dos serveiten per probar progres. Optimist pels DSP TMS320 mate amt les Families C5000 C6000 17. Que faque un SWI 0 TSK s'execut ian ls minim recrsas (MIPS i memoris) Robust amplamentprovat pe a industria) “Tnegra a Code Compe tao» cui snr ani det EMI? ~ HR peae esperouces « Run Tie» na an aoe Conta a menovi eterna, ue pts de Ea Me cap problema, Permet contr ualcrl pus de memors vine son es etaes er wir wo pfrc amb es vrs 81. BSL? sense cap xip exter. Dla ares Rent cnal (pene) @ coins cs impala del MeBSP? eter pene (conewar) inn 1 enn Trt es dade paral x src 0a ves “Executar ls perf.» D. ten que'es uiferencien ies anquitectures Von Newman j Harvard? ‘Von Nevwnan: Te un bus d'adreces un de dade, La mateixa memocia conte programa dades Es lames empends, Flarvard: Te une memoria de programa i una de does, per tant, te busosdables de dades | adreces. Es poden fer 2 cases alhora ©. Quin snus arquitectora ten habitual els DSP per quel “Arqitectrs Harvard. Tenon 2 busos de das, acelera a eloitat de Funcionanent pero difula les conexions. Té mols acumuladrs(egistees) mes (que els micros generals Te una ALU (Ariimetic Logie Unity) amb marge inane mol gran porque als opracons no shag de despeciar bt ins at fina Son procssndors exclusivament dedicat a processrsenyals diferencia des procesadoes caractsristes (de propost general). @ ove wl dir que una rutina de processat s'executs en temps real? Les dads entren a la matita velit que surten, no s’emmagatzemen, EI temps de procesat uns mustra gil 0 snferor al periods de mostreig, @enceset coe composer Sidr ‘cr cans poponac fen) Go Texas @ ovina serosa hacoreune memoria cche ues que mobos? 2 ents cue eon usp mes a (Ce Ison tamale CPU) a eGo CPU, vane memoria tote (cine 260 @ rer que sutitita la memoria eache? Ale cache shi posen les dades dela RAM que es creu que el processdor necesita 2004) @ ta treqhencin de rettotge sun DSP coer els MIPS tne anal Aproxtbadaent propocionl @ Quin dts segvensperiteres no est disponible intemament a 67117 (Cap de les antriorsrespostes es ceria. Té PI, McBSP, EMIPF i DMA 0 EDMA. G cain sais segtents priteis no ext disponible aa placa DSK 6711? Teodor intro amb el por strc del PC. Te CODEC, RAM de programa asi cooly nerf el pot para ef del @ Comes poden compar les potencies de processa de diferent DSP: ‘Consus results de proves realitzades per enpresesespei G.btsreistres interns dt 6711 son de 32 bits iia © betes segaentsfuncions quia noes realitea pe alge de a tara DSK: Elrefrese i eontol dea nsemeria DRAM. Si gue es realize a supevisio dks tension contol de Rest la conversio de nivel logics (33V-5V) ila descodienis Ae direocions @ cuine si prncpa fai dls controladora ie univers? La eonnexis amb un PC, amb peifrcsessras amb es converidrs AD i VA (Codec) o exomen final ams “(algones preg. parcial | Enel diagrama de bles del MeDSP quia diferencia ih entre les senyals de trada/sortida del exquerr ils ela dreta? ‘Sengalsextemesfinteres. '3. Quina es fa miso dels porte NOR en es crus de generacio de senyals de rellotge te “frame”? HsbiliarDeshabiite les sorts. 4, Quina esa miso dls "Butfers® on estes de generacio de enya de ellie dde*frame”? Hablitar/Desabiitar les sorties. 5 Per asonsoguit un senyal do lock de SOOKI al MeBSP fet srvir el rllotge Intern del DSP (IS0NIN2) gun regis sha de programa? EICLEGDY —> divide doen (1-255) 6.L amb gun valor? ‘Ami 150, jaque: thax tanafer rate = CLKG = 150 Mltz/2=75 Mbis ‘3000 /150= $00 KHz 7.Per weera el lock de transmis fat servi el rllotge del DSP quis regstres ‘han de configura com (asin valor? CLKXMCI I CLKSM=l (CLAXM:CLK trnsmision mode, CLK: CLKS) input SM; eats clock source (CLKOUTI 9 ouput 8, En que es diferencen les snyals CLKS i CLKX? No es er cap daquestes: ‘CLKS es soament d'entradu i CLK solament de sort CCLRX es fa servi sempre CLES ro. CCLRX es programable {CLKS es fsa, CCLKS ex de major freqdencia que CLKX. 9, Per que serve Ia senyal REVI? er iniciar na ransferéncia de dads un canal del EDMA.