Você está na página 1de 7

1

Latch NAND & Flip-Flop D


por Jos Omar Lpez Hernndez

Palabras clave-- Circuitos digitales, compuerta lgica, reloj, seal

I. LATCH NAND

a) = =1: No cambia el valor del estado anterior en el que se encontraban las salidas b) =0 ^ =1: La salida Q ser igual a 1 c) =1 ^ =0: La salida Q ser igual a 0 d) En el caso de que = =0, esta se considera como invalida, debido a que las salidas no pueden ser iguales (como se observa, por definicin deben ser inversas) B. Anlisis de cada estado indicado en la tabla de la verdad del LATCH NAND: 1) Estado 1: = =1

ara comprender el funcionamiento de un Flip-Flop (FF) es necesario primero estudiar el circuito lgico llamado Latch NAND, el cual se muestra en la figura 1.

Se expone el caso en el que la salida Q se encontraba en alto.

Fi g.1. Diagrama lgico del La tch NAND 1

Las entradas mostradas en la figura 1 son activas en estado bajo, por lo que el SET se habilita solo si ingresa un valor de cero. Si realizamos un anlisis de las entradas S y C, obtendremos la tabla de la verdad que se muestra en la tabla 1.
TAB LA 1
T A B L A D E LA V ER D AD D E L LA TC H N AN D D E LA FI G U R A 2

Fi g. 3. Verificacin del estado = =1; con salida Q estado alto


2

1 0 1 0

1 1 0 0

Q No cambia 1 0 0 1 Invlida

Se verifica que los valores de las salidas son iguales al resultado lgico de cada compuerta NAND al aplicar la retroalimentacin usando el valor de la salida. Anlogamente podemos verificar el caso en que la salida Q hubiese sido un bajo.

De la tabla 1 se pueden observar los siguientes cuatro principales estados:

Fi g. 4. Verificacin del estado = =1; con salida Q estado bajo

Fuente: Jos Omar Lpez Hernndez

Fuente: Jos Omar Lpez Hernndez

2) Estado 2: = 0 ^ = 1 Segn la tabla 1, las salidas para este caso sern: Q en estado alto y Q negada en estado bajo. La figura 5 demuestra que esto si se cumple. Sin embargo el lector podra preguntarse que sucede si se establece desde un inicio que Q sea una salida en estado bajo, ese caso se analiz en la figura 6.

Fi g. 9. Anlisis d e las entradas = 1 ^ = 0; con Q en estado alto asumido desd e el inicio del inicio

4) Estado 4: = 0 ^ = 0 Para este caso basta con recordar que en una compuerta NAND, la salida siempre ser un alto si al menos una de sus entradas es un cero. Tal como se muestra en la figura 10.
Fi g. 7. Anlisis d e las entradas = 0 ^ = 1; con Q en estado alto asumido desd e el inicio

Fi g. 10 Anlisis de las entradas = 0 ^ = 0; con Q en estado alto asumido desd e el inicio del inicio

Fi g. 8. Anlisis suponiendo desde el inicio que Q s e encuentra en entado bajo para las entradas = 0 ^ = 1

Por definicin las salidas deben ser opuestas, por lo que es un caso que se clasifica como salida invlida.

Como muestra la figura 7, se da un error de incongruencia entre la salida de la compuerta NAND acoplada al SET con la salida Q supuesta como un estado bajo, lo que procede es cambiar las salidas a Q en estado alto y por ende Q negada en estado bajo, para que no se d el error mostrado. Se recomienda al lector siempre revisar la lgica. 3) Estado 3: = 1 ^ = 0 Segn la tabla 1, la salida Q se encontrara en estado bajo. Segn la figura 8 esto se cumple.

II. FLIP FLOP D Sus entradas se componen por una seal de reloj (en CLK) y una segunda entrada llamada Data (D). La particularidad de este circuito es que logra trasladar el valor ingresado en D hasta la salida Q, si y solo si en el CLK se da un flanco positivo.

1) CLK=0 ^ D=0

Fi g. 11. Diagrama lgico d el Flip Flop D

TAB LA 2 TAB LA DE LA VERDAD DE L FLIP FLOP DE LA FIGUR A 1 2

Fi g.13. Flip flop D con entradas C LK=D=0 Suponiendo que anteriorm ente Q=0 ^ =1

D 0 1

CLK

Q 0 1

La seal de reloj (CLK) es una onda cuadrada o rectangular, que por ejemplo puede producirse con un circuito integrado 555 conectado como astable, la seal ser cuadrada si se configura el 555 con tiempos simtricos en alto y en bajo. Cuando se presenta una transicin de estado bajo a alto, se le denomina flanco positivo () y cuando la transicin es de estado alto hasta estado bajo, se le denomina flanco negativo (). El Flip Flop D cuenta con entradas de control, que determinan el cambio que van a tener las salidas, pero estas entradas no pueden modificar las salidas arbitrariamente, slo podrn hacerlo cuando el FF reciba su transicin activa. A. Anlisis del Flip Flop Para este anlisis de cada caso del Flip Flop D, se simplifica si usamos la tabla 1, ya que como se observa las salidas del conjunto llamado INPUT son a la vez las entradas del LATCH NAND denominado OUTPUT. Cabe destacar que un flanco se da en un lapso de tiempo despreciable (algunos nanosegundos), por lo que el remanente en un flanco positivo ser interpretado como un alto e inversamente un flanco negativo se interpreta luego de este tiempo en un bajo.

Las salidas no cambian del estado en el que se encontraban con anterioridad a la aplicacin de CLK=D=0, ya que las entradas del LATCH denominado OUTPUT son seales en alto. Puede observarse que mientras CLK sea una seal en bajo las compuertas NAND rotuladas como II y III, darn un alto como resultado y por ende el LATCH seguir con sus entradas iguales al estado anterior. 2) CLK= ^ D=0 Segn se ha explicado anteriormente este es el momento donde el flip flop empieza a trasladar el valor ingresado en D hacia la salida Q, esto se verific en la figura 13. En primera instancia se supuso que las salidas se encontraban en Q=1 y

Fi g. 14. Flip flop D con entra das CLK= ^D=0 Suponiendo que anteriorm ente Q=1 ^ =0

Fuente: Jos Omar Lpez Hernndez

Se observa que se traslado el valor de D hacia Q, donde inclusive se realiz la correccin de las salidas para que fueran coherentes a la lgica del circuito.

1) CLK= ^ D=1 Siguiendo la secuencia del estado anterior, tenamos unos valores en las salidas de Q en alto y en bajo. Por lo que como se esperaba el valor de D=1 se traslada a la salida Q y las salidas que estaban anteriormente se descartan para que exista concordancia lgica.

conectando varios FF tipo D a X nmero de bits, podemos hacer que la informacin de todos los bits pase inmediatamente a la salida de cada FF con slo un pulso de reloj. -Flip Flop como circuito integrado En el mercado existen los flip flop en forma de circuito integrado, el cual se puede comprar en las tiendas de componentes electrnicos. La figura 4 muestra un flip flop tomado de una hoja de fabricante [2], este integrado en particular, se compone por dos flip flop D independientes, tal como se muestra en la figura 5, e incluso el fabricante incluye la respectiva tabla de la verdad del circuito integrado, como se muestra en la figura X.

Fi g. 15. Flip flop D con entra das CLK= ^D=1 (Anteriorm ente Q=0 ^ =1)

Fi g. 17. Flip Flop D m odelo DM74LS74

Con estas demostraciones se verifican las caractersticas antes descritas sobre el funcionamiento del Flip Flop D. Resumiendo, las entradas de control del FF D nos permiten saber cmo van a cambiar las salidas, pero slo la seal de reloj podr hacer efectivo este cambio.

Es una gran ventaja que se pueda trabajar con esta presentacin de flip flops debido a que ahorran tiempo y dinero en cableado y en compras de compuertas lgicas para armarlos.

Fi g. 18. Diagrama para la conexi n del Flip Flop D m odelo DM74LS74

Fi g. 16 Diagrama s simplificados del Flip Flop D; a) activo en estado alt o y b)act ivo en estado bajo

En la figura X, se muestran los dos tipos de entrada en el pin del CLK, ya sea activo en estado bajo o activo en estado alto, ser activo en estado alto significa que se activa con flanco positivo y viceversa en el caso del flanco negativo. Mientras CLK sea igual a cero las salidas no cambian. Para CLK=1, es irrelevante la entrada en D ya que cero multiplicado por cualquier numero da como resultado un cero y luego invertido da un 1 como resultado. Una de las aplicaciones de mayor uso para este tipo de FF es al de la transferencia de datos de forma paralela,

Fi g. 19. Tab la de la verdad aportada por el fabricante del fli p flop D mod elo DM74 LS74

4 JINGBEI ELECTRONICS. Flip Flop. Tomada de la pgina web: http://www.jingbei.com/product-details.aspx?ProductID=218.

III. ANALISIS DEL LABORATORIO DE FLIP FLOP D DESARROLLADO EN EL CURSO A. Introduccin El presente escrito describe un circuito digital que permite el encendido secuencial de 4 leds. A continuacin se presenta una tabla con los componentes necesarios para su desarrollo.
TAB LA 3 COMPONENTES DE L C IRCUITO DIGITAL.

3) Integrado 555. Es el encargado de generar pulsos por los cuales el circuito conmuta. A continuacin se explica brevemente la funcin de cada una de sus pines -GND: Es el polo negativo de la alimentacin, generalmente tierra. -Trigger: Es en esta patilla, donde se establece el inicio del tiempo de retardo. -Out: Aqu veremos el resultado de la operacin del temporizador. -Cont: Sirve para modificar los tiempos de salida independientemente del capacitor y las resistencias, en nuestro caso no se conecta porque el tiempo de salida lo definimos por el valor de los capacitores y las resistencias. -Reset: Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de salida a nivel bajo. Si por algn motivo esta patilla no se utiliza hay que conectarla a la fuente para evitar que el 555 se "resetee". -Thres: Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida a nivel bajo. -Disc: Utilizado para descargar con efectividad el capacitor externo utilizado por el temporizador para su funcionamiento. -Vcc: Es el pin donde se conecta el voltaje de alimentacin. Las salidas de los estados se definen mediante las siguientes frmulas ver el nmero de las resistencias y el capacitor en el esquema del circuito. Salida a nivel alto: T1 = 0.693*(R1+R2)*C1 Salida a nivel bajo: T2 = 0.693*R2*C1 D. Flip flop El primer flip flop se activa en el momento que su entrada de reloj reciba un flanco positivo, en ese momento coloca en su salida Q el valor que tiene en la entrada de dato D. La salida del primer flip flop est conectada a la entrada de reloj del segundo, y cuando a este le llegue un flanco positivo va a dar como salida el valor que tenga en la entrada dato al igual que el primer flip flop. E. Compuertas lgicas. Las compuestas lgicas son del tipo NOR, en las cuales solo dan salida en estado alto cuando sus dos entradas estn en estado bajo.
TABLA 2 TABLA DE LA VERDAD DE COMPUERTA NOR

Cantidad 1 2 4 4 1 1 1 1 1 1

Componente caracterstica Integrado 555 Integrado FF 4013 NOR 4001 Led Capacitor 4,7 F Resistencia 2,2 k Resistencia 22 k Resistencia 470 Fuente 6V Protoboard

B. Objetivos Principal: Analizar el funcionamiento de un circuito digital compuesto por flip flops. Secundarios: 1. Simular el circuito digital en un programa de simulacin de circuitos 2. Analizar la funcin de cada una de las partes que integran el circuito. C. Funcin de componentes. 1) Capacitor de 4,7 F. Este capacitor es el que se encarga del tiempo de que el 555 enva los pulsos mediante su carga y descarga, si esta capacitancia fuera mayor los pulsos seras ms lentos, este capacitor se carga por la resistencia equivalente de 2,2 k , 22k en serie, y se descarga por la resistencia de 22k . 2) Resistencias. La resistencia equivalente en serie de 2,2 k , 22k es por donde el capacitor se carga, luego se descarga por la resistencia de 22k . La resistencia de 470 limita la corriente que pasa por los diodos evitando que estos se quemen.

A 0 1 0 1

B 0 0 1 1

Salida 1 0 0 0

F. Leds: Los led se encienden cuando la compuerta respectiva al led tiene por salida un uno. Los leds estn puestos para que el orden de la conmutacin sea visible.

encendido de los leds. Tambin se puede observar claramente como las salidas son opuestas a las salidas Q en ambos flip flops.

IV. SIMULACIN Y ANLISIS DEL CIRCUITO DEL LABORATORIO


DE FLIP FLOP D

La siguiente tabla muestra la relacin de los estados del integrado y los flip flop.
TAB LA 4 ESTADOS EN LAS S ALID AS DE L 555, FLIP FLOP, Y ENCENDIDO DE LOS LEDS.

Out(555)=CLK1 =D1 =CLK2 =D2 Q2


Led encendido

1 0 1 0 1
1

0 0 1 0 1

1 1 0 0 1
2

0 1 0 0 1

1 0 1 1 0
3

0 0 1 1 0

1 1 0 1 0
4

0 1 0 1 0

Fi g. 21. Estado de las salidas de lo flip flops y su relacin con el enc endido de los leds

La siguiente tabla muestra el orden de cmo es la conmutacin en los leds, se asign uno al flip flop de la izquierda y dos al de la derecha.
TAB LA 5 SECUENC IA DE ENCEND IDO DE LOS LEDS.

A continuacin se presenta el resultado de la simulacin del circuito en TINA.

0 1 0 1

1 0 1 0

1 1 1 0

Led encendido 0 1 0 2 0 3 1 4

Como las compuertas que se encuentran antes de los leds son del tipo NOR el led solo encender si a la compuerta llega un cero a cada entrada.

V. CONCLUSIONES DEL LABORATORIO DE FLIP FLOP D


Fi g. 20. Relacin de la frecuencia de las salidas del 555, los flip flops y el encendido de los leds.

Se puede observar que la salida Q1 del primer flip flop cambia cada vez que el integrado cambia en flanco positivo, adems, como el reloj del segundo flip flop est conectado a la salida Q1 del primero, la salida de este Q2 va a cambiar cada vez que Q1 pase de cero a uno por lo que el cambio en la salida del segundo es cada dos pulsos del integrado y del primero es cada pulso del integrado. En cuanto a la frecuencia de las seales se puede observar que la de Q1 es el doble que la de la salida del 555, y que la de Q2 es cuatro veces mayor esto ocurre porque los flip flop se encuentran en cascada, en cuanto a los leds se observa el orden de la conmutacin 1,2,3 ,4 claramente. La siguiente figura es el resultado de la simulacin en TINA, y muestra la relacin ente las salidas de los flip flops y el

En el presente escrito se logr entender el comportamiento de cada uno de los componentes que integran un circuito digital cuys salidas conmutan en orden lineal. Para esto se tuvo que investigar el funcionamiento de un 555 y de los flip flop 4013, y como estos deben de ir conectados en el circuito. Por otra parte se aprendi a simular circuitos en el software TINA, donde en la simulacin se pudo observar que el orden analizado de las conmutaciones coincida con la simulacin. Este programa ayuda a observar la frecuencia de los estados de las diferentes partes que comprenden el circuito, siendo esto de gran utilidad para la comprensin del mismo.

VI. REFERENCIAS Hojas de fabricante:


[1] National Semiconductor, "Flip-Flops D, DM74LS74 Data Sheet. [En lnea] Disponible en: http://www.datasheetcatalog.org/datasheets/150/231700_DS.pdf Philips, "NE555 Timer, Data Sheet. [En lnea] Disponible en: http://www.datasheetcatalog.org/datasheet/philips/NE_SA_SE555_C_2. pdf

[2]

Libros:
[3] Floyd, T. Fundamentos de Sistemas Digitales.Sptima Edicin. Prentice Hall. Espaa, 2000

http://www.forosdeelectronica.com/tutoriales/flip-flops.htm

NOTA: Todas las tablas, figuras y referencias se encuentran enumeradas bajo el sistema automtico de Word para este fn.