Escolar Documentos
Profissional Documentos
Cultura Documentos
Respuesta: a) Se considera que el transistor MOS canal N trabaja en saturacin, se debe cumplir que: (VDSQ > VGSQ VT) y (VGSQ VT) Rg 2 100 VTH = VDD = 30 = 9.4 V Rg1 + Rg 2 100 + 220 Aplicando Thevenin:
4I 2 34.5I D + 54.4 = 0 D b b 2 4ac 34.5 34.52 4 4 54.4 34.5 17.88 I D1,2 = = = 2a 24 8 I D1 = 6.55mA VGS1 = 9.4 2 ( 6.55 ) = 3.7V ( imposible )
I DQ = 2mA VGSQ = 9.4 2 ( 2 ) = 5.4 V > VT
De la malla de salida VDSQ = VDD I DQ ( R D + R F ) = 30 2i8.2 = 13.6 V Comprobando saturacin: VDSQ (VGSQ VT) 13.6 (5.4 2) = 3.4 V (se cumple)
Q I DQ = 2mA, VGSQ = 5.4V, VDSQ = 13.6V
PDD = VDD I D + I Rg1 = 30 ( 2 + 0.094 ) = 62.8 mW La potencia entregada por VDD: donde I R g1 = VDD 30 = = 0.094 mA = 94 A R g1 + R g 2 320
c) Clculo de RDmax para que Q se mantenga en la regin de saturacin: Como en saturacin ID se mantiene casi constante, de la malla de salida para VDSmin=VGSQ VT = 3.4 V VDD = I D R D max + VDSmin + I D R F
R D max = VDD VDSmin I D R F 30 3.4 2i2 = = 11.3 k ID 2
2. Para el MOSFET canal N del circuito de polarizacin de la figura 2, calcule: a) El punto de operacin. Sugerencia: desprecie a IRg1 frente a IDQ. b) La potencia que disipa el transistor en reposo Datos: VT =3 V, Kp= 0.3 mA/V2
a) Se considera a Q operando en la regin de saturacin: V VDS 2 I D = K p ( VGS VT ) = DD RD Por ser ID >> IRg1 (dato), pero: Rg 2 12 VGS = VDS = VDS = 0.86VDS Rg1 + Rg 2 14 Simultaneando (1) con (2): VDD VDS 20 VDS 2 = = 0.3 ( 0.86VDS 3) RD 2
2 0.44VDS 2.1VDS 14.6 = 0
(1)
(2)
VDS =
VGS = 0.86VDS = 0.86i8.6 = 7.4 V > VT I D = 0.3 ( 7.4 3) = 5.8 mA Comprobando saturacin: 8.6 V > (7.4 3) = 4.4 V b) PD = VDSQ I DQ = 8.6i5.8 = 49.9 mW
3. Para el circuito de la figura 3, calcule: a) el punto de operacin del MOS N decremental o de canal implantado. b) la potencia que disipa el transistor en reposo. Datos: VT = - 4 V, Kp = 1 mA/V2.
a) Se considera al transistor operando en la regin de saturacin, pero teniendo en cuenta que el VT del MOS N implantado o decremental es negativo:
9I 2 24I D + 16 = 0 D ID = I D1 25 252 4i9i16 25 7 = 18 18 = 1.78 mA, VGS1 = 3i1.78 = 5.33 V (imposible VGS > VT )
I DQ = 1 mA, VGSQ = 1i3 = 3 V (modo empobrecimiento) De la malla de salida: VDSQ = VDD I DQ ( R D + R F ) = 20 1(10.5 ) = 9.5 V
Comprobando saturacin: 9.5 V > [ 3 ( 4)] = 1 V (cumple) b) PD = VDSQ I DQ = 9.5i1 = 9.5 mW 4. En el circuito de la figura 4, calcule: a) los valores de RF y de RD para que ID=0.4 mA y VDS = 4 V. b) las potencias que se disipa en el transistor y la que entrega la batera en reposo. Datos: VT = 2 V, Kp = 0.4 mA/V2. a) Se considera a Q en saturacin: ID = Kp(VGS VT)2 Como ID es dato se encontrar el VGS correspondiente
2 2 VGS 4VGS + 3 = 0
VSS VGSQ I DQ
53 = 5 k 0.4
VSS + VDD = VDS + I D ( R D + R F ) pero VDS = 4 V RD = b) PD = VDSQ I DQ = 4i0.4 = 1.6 mW Pbateras = ( VDD + VSS ) I DQ = 10i0.4 = 4 mW 5. Para el circuito de la figura 5, calcule: a) el punto de operacin del MOS N decremental o de canal implantado. b) la potencia que disipa el transistor en reposo. Datos: VT = - 4 V, Kp = 1 mA/V2. VDD + VSS VDSQ I DQ R F I DQ = 10 4 0.4i5 = 10 k 0.4
( 25.8)
4i9.61i16
2i9.61
I D1 = 1 mA I D2 = 1.71 mA VGS1 = VGSQ = 3.1(1) = 3.1 V para I DQ = 1 mA VGS2 = 3.1(1.71) = 5.3 V (imposible por ser modularmente mayor que VT ) VDS = VDD I DQ ( R D + R F ) = 25 1(13.1) = 11.9 V Comprobando saturacin: VDSQ = 11.9 V > (VGSQ VT) = 3.1 + 4 = 0.9 V (cumple) b) PD = VDSQ I DQ = 11.9i1 = 11.9 mW
6. Para el circuito de la figura 6, calcule: a) el punto de operacin del JFET. Represente la lnea de carga esttica en la caracterstica de salida. b) la potencia que disipa el transistor en reposo. c) el valor mximo de RD para que se mantenga operando en la regin de saturacin. Datos: VP = 6 V, IDSS = 5 mA. Recuerde que para el I JFET: K p = DSS y en la regin de saturacin se cumple Vp 2 que: iD = K p (vGS V p ) 2
si vDS (vGS V p )
I 2 19.2 + 36 = 0 D ID = I D1 19.2 19.22 4i36 19.2 14.7 = 2 2 = 17.1 mA (imposible por ser mayor que I DSS )
I DQ = 2.1 mA VGSQ = I DQ R F = 2.1i1 = 2.1 V VDSQ = VDD I DQ ( R D + R F ) = 16 2.1( 4.3 + 1) = 4.9 V Comprobando saturacin: 4.9 V > ( 2.1 + 6) = 3.9 V (cumple) b) PD = VDSQ I DQ = 4.9i2.1 = 10.29 mW c) RDmax para IDQ = 2.1 mA y VDS min = VGSQ Vp = 3.9 V De la malla de salida: R D max = VDD VDSmin I DQ R F I DQ = 16 3.9 2.1i1 = 4.76 k 2.1 De la malla de salida:
7. En el circuito del problema anterior, calcule los valores de RF y RD para que el punto de operacin cambie a IDQ = 1 mA y VDSQ = 10 V. IDQ se controla por VGS en la regin de saturacin, de donde:
Kp =
pero : VGS = I D R F = I D
VGS = VGS1
19.14 19.142 4i36 19.14 14.9 = 2 2 = 17 V (imposible, > Vp VGS < Vp OK. VGS 2.12 = = 2.12 k (2.2 k comercial) ID 1
VGS2 = 2.12 V
VGS = I D R F R F =
8. Determine el valor mximo de RD para que el JFET de la figura 7 trabaje como fuente de corriente con: IDQ = 1.5 mA. Datos: VP = 4 V, IDSS = 3.84 mA.
Para que el JFET trabaje como fuente de corriente con ID = 15 mA, debe trabajar en la regin de saturacin con VDS (VGS Vp) y con |VGS|<| Vp|. RDmax corresponde con VDSmin = VGS Vp. De donde: VGSQ = I DQ R F = 1.5i1 = 1.5 V
VDSmin = VGSQ VP = 1.5 + 4 = 2.5 V
De la malla de salida:
R D max =
VDD VDSmin I DQ R F I DQ
9. Para el circuito de la figura 8, calcule: a) el punto de operacin del JFET. Represente la lnea de carga esttica en la caracterstica de salida. b) la potencia que disipa el transistor en reposo. Datos: VP = 2 V, IDSS = 2 mA. a) Considero a Q saturado
V I D = I DSS 1 GS pero VGS = I D R F1 + R 2 = 0.56I D Vp
2
(13.5)
4i12.75
Comprobando saturacin: VDSQ = 11.44 ( VGSQ Vp ) = 0.56 + 2 = 1.44 V (cumple) b) En reposo: PD = VDS I D = 11.44i1 = 11.44 mW 10. Para el circuito de la figura 9, calcule el punto de operacin del JFET. Datos: VP = 4 V, IDSS = 5 mA.
Considero Q saturado:
Kp =
28.8 28.82 4i64 28.8 23.95 ID = = 2 2 I D1 = 26.4 mA (imposible) I D2 = 2.43 mA VGS = I D R F1 = 2.43i0.5 = 1.21 V De la malla de salida: VDS = VDD I D R F1 + R F2 = 20 2.43i3.5 = 11.5 V Comprobando saturacin: VDSQ = 11.5 V > ( VGSQ Vp ) = 1.21 + 4 = 2.78 V (cumple)