Sumrio 1 - Introduo

y y y

Apresentao e relevncia Motivao e objetivo Organizao do trabalho

2 - Fundamentos
y

Introduo ao FPGA Linguagens Fluxo de projeto Microprocessadores em hardware reconfigurvel  Nios 2 e SOPC Builder  Barramento Avalon  RTOS uC/OS2 o Kits de desenvolvimento Microcontrolador ColdFire Freescale o O microcontrolador e seus perifricos o O conversor AD o RTOS MQX o Kits de desenvolvimento Comunicao de dados o Comunicao serial assncrona RS232 o Rede TCP/IP e sockets
o o o

Processamento espectral de sinais o Transformada Fourier Discreta o Transformada Fourier Rpida o Dizimao no tempo e na frequncia

3- Desenvolvimento da arquitetura
y

Viso geral do sistema o Aquisio de dados o Processamento de sinais usando FPGA Algoritmo FFT em FPGA o SGDMA e o fluxo de dados o Mdulo customizado para o calculo da FFT o Implementao em hardware da transformada

4 - Anlise dos resultados

y y y

Descrio dos testes Desempenho em tempo real Comparao com implementao por software

5 - Concluses
y y

Concluses Trabalhos futuros

1 - Introduo

2 - Fundamentos
Este captulo aborda os conhecimentos necessrios para a realizao do projeto proposto. Na primeira seo ser abordado funcionamento das FPGAs, as linguagens de descrio de hardware existentes, o fluxo de um projeto de hardware em FPGA, o uso de processadores embarcados em FPGAs e os kits de desenvolvimento utilizados neste projeto. Na segunda seo ser apresentado o microcontrolador MCF51CN128 da FreeScale Semiconductors, que foi utilizado neste projeto, onde sero abordados suas caractersticas tcnicas, seus perifricos e o uso do sistema operacional de tempo real MQX, alm do kit de desenvolvimento. Na terceira seo sero apresentados os meios de comunicao utilizados no projeto, a comunicao serial assncrona (RS232) e a comunicao pela rede TCP/IP atravs de sockets. Na quarta seo ser apresentada a transformada de Fourier discreta e suas variaes de implementao atravs da transformada rpida com dizimao no tempo e na frequncia.

3 Desenvolvimento da arquitetura Este captulo apresenta uma proposta de arquitetura de sistema de aquisio e processamento de dados. Esta arquitetura possibilita realizar o processamento dos sinais em um FPGA utilizando de seus recursos de hardware para otimizar o processo. Na primeira seo ser apresentada uma viso geral do sistema de aquisio, com a presena dos dispositivos envolvidos e suas respectivas funes. Na segunda seo ser apresentado o algoritmo desenvolvido em hardware para executar uma transformada rpida de Fourier e sua integrao com o processador NIOS2. 3.1 Viso geral do sistema A proposta do sistema a aquisio de sinais atravs de plataformas de hardware espalhadas em um determinado campo, com transmisso destes dados por uma rede TCP/IP para um FPGA que ir process-los usando o algoritmo da FFT implementado em hardware, e mostrar o resultado de forma grfica numa tela de LCD. Os dados processados podem ainda ser enviados a um computador pessoal para serem analisados. Com isto possvel monitorar diversos sinais, tanto no domnio do tempo quanto no domnio da frequncia. A figura \ref{fig:fluxo_dados} apresenta a sequncia de funcionamento do sistema como um todo, desde a aquisio dos dados at a exibio em ambos os domnios.

O sistema composto de plataformas de hardware da FreeScale Semiconductors (kit TWR-MCF51CN128, chamado de TOWER) e da Altera Corps (Nios Embbeded Evaluation Kit, chamado de NEEK), um computador pessoal, e de um roteador para realizar as conexes de rede. Os TOWERs ficaro responsveis pela aquisio dos dados e transmisso pela rede, enquanto que o NEEK ficar responsvel por solicitar e receber estes dados, process-los e apresent-los no LCD. O computador pessoal capaz de se comunicar com o NEEK e receber os dados que esto sendo apresentados na tela. A figura \ref{fig:estrutura_rede} apresenta uma viso geral das conexes entre os elementos deste sistema.

Para criar este sistema, foi necessrio desenvolver os softwares que sero executados em ambas as plataformas (TOWER e NEEK), e o hardware que foi sintetizado e no FPGA (NEEK). No TOWER, o software deve inicializar a rede, realizar consecutivas aquisies de um canal de converso analgico digital armazenando os resultados em na memria enquanto aguarda um comando para enviar os dados. No NEEK foi necessrio desenvolver o hardware do processador, o hardware do mdulo FFT e um software para controlar todo o sistema. Foi preciso elaborar um software de gerenciamento de telas para que vrios pequenos programas fossem executados de forma concorrente e ainda mantenha a liberdade ao usurio para continuar utilizando o NEEK para cancelar ou trocar o tipo de processamento, por exemplo. Tambm foi implementado toda a comunicao com os TOWERs e os algoritmos da DFT e FFT em software. O sistema de gerenciamento de telas facilita a criao de objetos, como

botes, grficos, textos, caixas e linhas, e tambm facilita a criao de eventos ou aes associadas aos objetos. No computador pessoal foi utilizado o software Matlab para receber os dados no domnio do tempo e da frequncia. Foi feita uma comparao dos resultados apresentados pelo processamento em FPGA com relao ao mesmo processamento com o Matlab.