P. 1
30403504-Encoder

30403504-Encoder

|Views: 206|Likes:
Publicado porFadilaIsmira

More info:

Published by: FadilaIsmira on Mar 10, 2012
Direitos Autorais:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

05/21/2013

pdf

text

original

Sections

  • KEGIATAN BELAJAR 6: COUNTER a. Tujuan Pemelajaran
  • b. Uraian Materi
  • c. Rangkuman
  • d. Tugas
  • f. Kunci Jawaban
  • g. Lembar Kerja
  • KEGIATAN BELAJAR 7: DECODER DAN ENCODER
  • a.Tujuan Pemelajaran
  • b.Uraian Materi
  • c.Rangkuman
  • d.Tugas
  • e.Tes Formatif
  • f.Kunci Jawaban
  • g.Lembar Kerja
  • TEST TERTULIS
  • TEST PRAKTEK
  • KUNCI JAWABAN TEST TERTULIS
  • LEMBAR PENILAIAN TEST PRAKTIK

KEGIATAN BELAJAR 6: COUNTER a.

Tujuan Pemelajaran
1. Menyebutkan jenis-jenis Counter dengan benar. 2. Menyebutkan karakteristik penting dari pencacah. 3. Menentukan pencacah. 4. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah maju (Up Counter). 5. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah mundur (Down Counter). 6. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah yang dapat berhenti sendiri (Self Stopping) dan pencacah yang dapat berjalan terus (Free Running). 7. Menentukan batas hitungan (Modulo) pencacah sinkron dan tak sinkron untuk batas hitungan tertentu. 8. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah maju dan mundur (Up-Down Counter). langkah-langkah dalam merancang suatu

b.
Counters (pencacah)

Uraian Materi
adalah alat/rangkaian digital yang

berfungsi menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner, Gray. Ada 2 jenis pencacah yaitu: 1. Pencacah sinkron (syncronuous counters) atau pencacah jajar. 2. Pencacah tak sinkron disebut (asyncronuous juga pencacah counters) deret yang (series kadang-kadang

counters) atau pencacah kerut (rippIe counters). Karakteristik penting daripada pencacah adalah: 1. Kerjanya sinkron atau tak sinkron.

Modul ELKA.MR.UM.004.A 89

2. mencacah maju atau mundur. 3. sampai beberapa banyak ia dapat mencacah (modulo pencacah). 4. Dapat berjalan terus (free running) ataukah dapat berhenti sendiri (seIf stopping) Langkah-Langkah menentukan: 1. Karakteristik pencacah (tersebut diatas). 2. Jenis flip-flop yang diperlukan/digunakan (D-FF, JK FF atau RS-FF). 3. Prasyarat digunakan). a) Pencacah Tak Sinkron Dianamai pencacah tak sinkron (asynkronuous counters) atau ripple through counters, sebab flip-flop nya bergulingan secara tak serempak tetapi secara berurutan. Hal ini disebabkan karena hanya flip-flop yang paling ujung saja yang dikendalikan oleh sinyal clock untuk flip-flop lainnya diambilkan dari masing-masing flip-flop sebelumnya. Banyaknya denyut yang dimasukkan diterjemahkan oleh flip-flop kedalam bentuk biner. Itulah sebabnya pencacah tak sinkron disebut juga pencacah biner. Pada pencacah tak sinkron penundaan adalah sama dengan penundaanpenundaan flip-flop dijumlahkan. Ada dua macam pencacah yaitu pencacah sinkron dan asinkron. Pencacah sinkron terdiri dari 4 macam yaitu: 1) Pencacah maju sinkron yang berjalan terus (Free Running). 2) Pencacah maju sinkron yang dapat berhenti sendiri (Self Stopping). perubahan logikanya (dari flip-flop yang dalam merancang pencacah adalah

Modul ELKA.MR.UM.004.A 90

3) Pencacah mundur sinkron. 4) Pencacah maju dan mundur sinkron (Up-down Counter). Pencacah tak sinkron terdiri dari 4 macam yaitu: 1) Pencacah maju taksinkron yang berjalan terus (Free Running). 2) Pencacah maju taksinkron yang dapat berhenti sendiri (Self Stopping). 3) Pencacah mundur tak sinkron. 4) Pencacah maju dan mundur tak sinkron (Up-down Counter). Macam-macam penggunaan pencacah: 1) Penggunaan pencacah dalam teknologi industri. Dalam hal ini pencacah dioperasikan untuk menghitung obyek (barang produksi) dengan tujuan untuk mencapai kecepatan dan kecermatan penghitungan. 2) Digunakan sebagai pembagi frekuensi. 3) Untuk mengukur besarnya frekuensi. 4) Untuk mengukur waktu interval anta dua pulsa. 5) Untuk mengukur jarak. 6) Untuk mengukur kecepatan. 7) Penggunaan dalam digital komputer. 8) Untuk mengubah sinyal analog menjadi digital (Analog to Digital Converterrs/ADC) maupun untuk mengubah sinyal digital ke analog (Digital to Analog Converter/DAC). 1) Pencacah maju tak sinkron Dasar dari pencacah ini adalah JK-FF yang dioperasikan sebagai T-FF (JK-FF dalam kondisi toggle) yaitu dimana kedua input J dan K diberi nilai logika “1”. Dan dalam keadaan demikian JK-FF akan berfungsi sebagai pembagi dua. Atau dengan kata lain, frekuensi output JK-FF

Modul ELKA.MR.UM.004.A 91

tersebut sama dengan setengah frekuensi clock yang diberikan. Rumus frekuensi output flip-flop dalam kondisi ini adalah: F output = 1/2n x F in =
Frekuensi input pulsa clock 2n

(n = banyaknya toggle flip-flop yang dipakai) Rangkaian berikut merupakan pencacah maju tak sinkron yang menggunakan 4 buah JK-FF:
Q A (L S B ) 1 2 3 4 1 2 A Q 5 3 4 QB 1 2 B Q 5 3 4 QC 1 2 C Q 5 3 4 Q D (M S B )

J C LK K

Q

J C LK K

Q

J C LK K

Q

J C LK K

Q

D Q

5

Cara kerja rangkaian diatas adalah sebagai berikut: (a) Output flip-flop yang pertama (QA) akan berguling (menjadi 0 atau 1) setiap pulsa clock pada sisi negatif/trailing edge atau dari kondisi 1 ke 0. (b) Output flip-flop yang lainnya akan berguling bila dan hanya bila output flip-flop sebelumnya berganti kondisi dari 1 ke 0 (sisi negatif/trailing edge) juga. Diagram waktu/timing diagram rangkaian tersebut adalah sebagai berikut:
Cloc k QA QB QC QD

Modul ELKA.MR.UM.004.A 92

Dari diagram waktu diatas dapat dilihat dengan jelas bahwa QA berguling setiap kali pulsa clock pada sisi negatifnya. QB berguling setiap kali sisi negatif dari QA. QC berguling setiap kali sisi negatif dari QB dan QD bergulingan setiap kali sisi negatif dari QC. Dan karena masing-masing flip-flop berfungsi sebagai pembagi dua, maka frekuensi masing-masing outpunya adalah: QA = ½ frekuensi sinyal clock. QB = ½ frekuensi QA = ¼ frekuensi sinyal clock. QC = ½ frekuensi QB = 1/8 frekuensi sinyal clock. QD = ½ frekuensi QC = 1/16 frekuensi sinyal clock. Dengan demikian didapat suatu pembagi 2n = 16 (n = banyaknya flip-flop), yaitu dengan melihat frekuensi output flip-flop terakhir. Dari diagram waktu diatas dapat dibuat tabel kebenaran sebagai berikut:
Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QD MSB 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA LSB 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Modul ELKA.MR.UM.004.A 93

Gambar rangkaiannya adalah sebagai berikut: Q A (L S B ) 1 4 1 2 A Q 5 3 4 QB 1 2 B Q 5 3 4 QC 1 2 C Q 5 3 4 Q D (M S B ) J C LK K Q J C LK K Q J C LK K Q J C LK K Q C lo c k 2 3 D Q 5 A ta u Q A (L S B ) 1 4 1 2 A Q 5 3 4 QB 1 2 B Q 5 3 4 QC 1 2 C Q 5 3 4 Q D (M S B ) J C LK K Q J C LK K Q J C LK K Q J C LK K Q C lo c k 2 3 D Q 5 Diagram waktu/timing diagram dari rangkaian tersebut adalah sebagai berikut: Cloc k QA QB QC QD Selanjutnya dari diagram waktu tersebut dapat dibuat tabel kebenaran seperti berikut: Modul ELKA. 2) Pencacah mundur tak sinkron Dari pencacah maju dapat kita buat menjadi pencacah mundur dengan cara yang dibaca bukan keluaran Q melainkan keluaran Qnot atau dengan cara output Qnot sebagai masukan clock pada flip-flop berikutnya.Pecacah diatas dapat mencacah dari bilangan buner 0000 sampai dengan 1111 (dari 0 sampai 15 desimal). Pencacah tersebut merupkan pencacah 16 modulus (modulo 16 counters).A 94 .MR.004.UM.

UM.Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 QD 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 QC 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 QB 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 QA 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 Pecacah diatas dapat mencacah mundur dari bilangan biner 1111 sampai dengan 0000 (atau 15 s/d 0 dasan). Selain dengan cara trsebut diatas untuk merancang pencacah dapat dilakukan pula dengan bantuan Peta Karnaugh (KARNAUGH MAP) dan prasyarat perubahan logic dari flip-flop yang digunakan.A 95 EXCITATION TABLE Q Qn+ R S 1 n X 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 .004.MR. (a) RS FLIP-FLOP Preset S CLK R Clear Q RS-FF Q TRUTH TABLE R S Q 0 0 Qn 0 1 1 1 0 0 Modul ELKA.

MR.004. Puls a ke 0 1 2 3 4 5 Output B 0 0 1 1 0 0 FFC JC KC X X X X X X 1 X X X X X FFB JB KB X X 1 X X X X 1 X X 1 X FFA JA KA 1 X X 1 1 X X 1 1 X X 1 C 0 0 0 0 1 1 A 0 1 0 1 0 1 Modul ELKA. = indeterminate Clear = 0 .UM.A 96 . Jadi memerlukan 3 buah FF.1 1 . Q = 0 Preset = 0 . x = don’t care . Q = 1 (b) J-K FLIP-FLOP Preset J CLK K Clear Q Q JK-FF J 0 0 1 1 TRUTH TABLE tn tn+1 K Q 0 Qn 1 0 0 1 1 Qn EXCITATIAN TABLE Qn Qn+1 J K 0 0 0 x 0 1 1 x 1 0 x 1 1 1 x 0 X=don’tcare 3) Pencacah Maju Tak Sinkron (a) Pecacah Tak Sinkron Modulo 8 Misal kita merencanakan pencacah maju tak sinkron modulo 8 dan yang digunakan adalah JK Flip-flop.

A 97 .004.MR.UM.6 7 8 9 1 1 0 0 1 1 0 0 0 1 0 1 X X X X X 1 X X X X X X X 1 X X 1 X X X X 1 X X C\B A 0 1 C\B A 0 1 C\B A 0 1 0 0 1 0 1 0 1 x x 1 x x JA = 1 0 0 1 0 1 0 x 1 X x 1 x JB = 1 0 0 1 0 1 0 x X 1 x x 1 JC = 1 1 1 1 1 1 1 X X 1 1 X X C\BA 0 1 C\BA 0 1 C\BA 0 1 00 01 x x x x KB = 00 01 x 1 x 1 KA = 00 01 x 1 x 1 KC = 10 1 1 1 10 1 1 1 10 X 1 1 11 x X 11 x X 11 x X Realisasi rangkaiannya adalah sebagai berikut: Jadi: JA=JB=JC=KA=KB=KC = 1 A B C 1 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q J K FFA 5 3 Q JK FFB 5 3 Q J K FFC 5 (b) Pu lsa ke 0 1 2 Pencacah 8421 BCD (Dekade Counters) tak Output D C B A 0 0 0 0 0 0 0 0 1 0 1 0 FFD JD X X X KD X X X JC X X X FFC KC X X X FFB K JB B X X 1 X X X FFA JA 1 X 1 KA X 1 X sinkron Clea r 1 1 1 Modul ELKA.

004.A 98 .3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 1 X X X X 1 X X X X X X X X X X X X X X X X X X X 1 X X X X X X X X X X X X X X X 1 X X X X X X X X X 1 X X X 1 X X X X X 1 X X X 1 X X X X X X X X 1 X 1 X 1 X X X X X X 1 X 1 X 1 X 1 X X X X X 1 1 1 1 1 1 1 0 X X X X JA=KA=JB=KB=JC=KC=JD=KD = 1 Clear = B + D B A DC 00 01 10 11 00 1 1 x 1 01 1 1 x 1 10 1 1 X X 11 1 1 X 0 Realisasi rangkaian A B C 1 J CLK K Q 4 1 2 J CLK K Q 4 1 2 J CLK K Q 4 1 2 J CLK K Q 4 Clock 2 3 Q 5 3 Q 5 3 Q 5 3 Q 5 JKFFA JKFFB JKFFC JKFFC Pencacah diatas merupakan pencacah tak sinkron dengan modulo tertentu dan merupakan pencacah yang berjalan terus (Free Running) karena setelah hitungan yang dikehendaki terlampaui. pencacah tersebut mulai mencacah lagi dari awal.MR. (c) Pencacah maju tak sinkron dapat berhenti sendiri (Self Stopping) Modul ELKA.UM.

. .UM.004. . FFA JA KA 1 X X 1 1 X X 0 . KA = B A B 0 1 KB = 0 A B 0 1 0 x x 1 1 0 0 x x 1 1 0 Jadi: JA = JB = 1 KA = Bnot KB = 0 Realisasi rangkaiannya adalah sebagai berikut: A B 1 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q JK FFA 5 3 Q JK FFB 5 (2) Berhenti pada 110 (6) Puls a ke 0 1 2 3 4 5 6 7 C 0 0 0 0 1 1 1 1 Output B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 0 JC X X X 1 X X X X FFC KC X X X X X X X X JB X 1 X X X 1 X X FFB KB X X X 1 X X X X JA 1 X 1 X 1 X 0 X FFA KA X 1 X 1 X 1 X X Modul ELKA. .A 99 . .MR.(1) Berhenti pada 11 (3) Puls a ke 0 1 2 3 4 5 Output B A 0 0 0 1 1 0 1 1 1 1 1 1 FFB JB KB X X 1 X X X X 0 . .

melainkan membaca keluaran Qnot. Gambar rangkaian: A B C 1 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q J K FFA 5 3 Q J K FFB 5 3 Q J K FFC 5 I Modul ELKA.KA=JB=JC=KB=KC = 1 B A C 0 1 Jadi: JB=JC=KA=KB=KC =1 Realisasi Rangkaian: A B C 1 J C LK K Q JK FFA 5 Q 4 1 2 3 J C LK K Q J K FFB 5 Q 4 1 2 3 J C LK K Q JK FFC 5 Q 4 00 1 1 01 x X 10 X X 11 1 0 Clock 2 3 4) Pencacah Mundur Tak Sinkron Dari pencacah maju tak sinkron kita dapat berubah/beralih ke pencacah mundur dengan jalan tidak membaca keluaran Q.A 100 . Atau dengan memindahkan input pulsa clock yang mula-mula dari Q dipindahkan ke Qnot. dimana pembacaan keluaran tetap pada Q.MR.UM.004.

b. Sebagai pencacah maju . Sebagai pencacah mundur. misal Input Kontrol adalah A (data select): A 0 0 0 0 Q 0 0 1 1 Q not 0 1 0 1 Output 0 1 0 1 Modul ELKA. membaca keluaran Q b. a. a. Sekarang kita memerlukan suatu rangkaian multipekser 2 ke 1.UM.A B C 1 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q J K FFA 5 3 Q J K FFB 5 3 Q J K FFC 5 II Pulsa ke 0 1 2 3 4 5 6 7 8 9 C 1 1 1 1 0 0 0 0 1 1 Output 1 B A 1 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 C 0 1 1 1 1 0 0 0 0 1 Output 2 B A 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 5) Pencacah maju dan mundur tak sinkron (Up-Down Counter) 1. Sebagai pencacah mundur . membaca keluaran Qnot 2. pulsa clock berasal dari output Q flip-flop sebelumnya. pulsa clock berasal dari output Qnot flip-flop sebelumnya.MR.004.A 101 . Sebagai pencacah maju.

Q Y = 1. sebab lonceng harus menggerakkan semua flip-flop. Pencacah sinkron memerlukan sirkuit lonceng/clock yang berdaya tinggi.Q + 1.004. Masukan untuk denyut sulut (trigger pulse) yang disebut juga denyutdenyut lonceng/clock dikendalikan secara serempak.Q + 0.UM.Q Saat A = 1 Saat A = 0 Realisasi rangkaiannya: A Y = 0.A 102 .Q + A.Q Q Y Q b) Pencacah Sinkron Pencacah sinkron dinamai juga pencacah jajar. sehingga Y= A.1 1 1 1 Q A 0 0 1 1 Q 0 1 0 1 00 0 0 1 1 01 1 0 11 1 1 10 0 0 0 1 0 0 Misal output = Y. 1) Pencacah Maju Sinkron (a) Pencacah maju sinkron modulo 5 biner Modul ELKA.MR. Dengan demikian penundaan counters adalah sama dengan penundaannya flip-flop.

A 103 .UM. Puls a Ke 0 1 2 3 4 5 6 7 Output B 0 0 1 1 0 0 0 1 FFC JC KC 0 X 0 X 0 X 1 X X 1 X X X X X X FFB JB KB 0 X 1 X X 0 X 1 0 X X X X X X X FFA JA KA 1 X X 1 1 X X 1 0 X X X X X X X C 0 0 0 0 1 0 0 0 A 0 1 0 1 0 0 1 0 Realisasi rangkaian: A B C 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFA 5 3 Q J K FFB 5 3 Q J K FFC 5 Clock (b) Puls a Ke 0 1 2 3 4 5 6 7 Pencacah Maju sinkron modulo 5 kode gray Output B 0 0 1 1 1 0 0 1 FFC JC KC 0 X 0 X 0 X 1 X X 1 X X X X X X FFB JB KB 0 X 1 X X 0 X 0 x 1 X X X X X X FFA JA KA 1 X X 0 x 1 0 x 0 X X X X X X X C 0 0 0 0 1 0 0 0 A 0 1 1 0 0 0 1 1 Realisasi rangkaian: Modul ELKA.004.MR.Jadi kembali ke 000 pada pulsa kelima.

A 104 .UM.MR.C B A 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFA 5 3 Q JK FFB 5 3 Q JK FFC 5 Clock (c) Pulsa ke 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Pencacah 8421 BCD (Decade Counter) Sinkron Output D 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 C 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 B 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 FFD K JD D 0 X 0 X 0 X 0 X 0 X 0 X 0 X 1 X X 0 X 1 X X X X X X X X X X X X FFC K JC C 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 0 X 0 X X X X X X X X X X X X X FFB K JB B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1 0 X 0 X X X X X X X X X X X X X FFA JA 1 X 1 X 1 X 1 X 1 X X X X X X X KA X 1 X 1 X 1 X 1 X 1 X X X X X X Realisasi rangkaian: D C B A 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 Q J K F FA 5 3 Q J K FFB 5 Q JK FF C 5 3 Q J K FFC 5 Clock (d) Pencacah Maju Sinkron dapat berhenti sendiri Pulsa Out FFB FFA ke B A JB KB JA KA 0 0 0 0 X 1 X (1) Berhenti pada 11 Modul ELKA.004.

MR. . .UM. . .004.1 2 3 4 5 0 1 1 1 1 1 0 1 1 1 1 X X 1 X 0 1 X X 0 X 0 .Cara lain adalah Modul ELKA. .A 105 . melainkan membaca keluaran Qnot. . B A Realisasi rangkaian 1 2 J CLK Q 4 1 1 2 3 J CLK Q 4 Clock 0 3 K Q JKFFB 5 K Q JKFFA 5 (2) Berhenti pada 110 (6) Pulsa ke 0 1 2 3 4 5 6 7 Out C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 FFC JC KC 0 x 0 x 0 x 1 x x 0 x 0 x 0 x x FFB JB KB 0 x 1 x x 0 x 1 0 x 1 x x 0 x x FFA JA KA 1 X X 1 1 X X 1 1 x x 1 0 x x x Realisasi rangkaian: C B A 1 2 J CLK K Q 4 1 2 J CLK K Q 4 1 2 J CLK K Q 4 Clock 0 3 Q 5 JKFFC 3 Q 5 JKFFB 1 3 Q 5 JKFFA (e) Pencacah Mundur Sinkron Dari pencacah maju kita dapat beralih ke pencacah mundur dengan jalan tidak membaca keluaran Q. .

UM. Selanjutnya kita Kita cari dahulu persamaan masing-masing pencacah (up-down rencanakan rangkaian logika yang dapat mengubah persamaan.A 106 .merencanakan rangkaian sesuai dengan perubahan keadaan logik yang dikehendaki. dengan 1 bit titik kontrol. Modul ELKA. Pulsa ke 0 1 2 3 4 5 6 7 Out C B A 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 FFC JC KC 1 x x 0 x 1 0 x 0 x 0 x 1 x x 0 FFB JB KB 0 x 0 x 1 x x 0 x 1 0 x 0 x 0 x FFA JA KA 1 x X 1 1 x X 1 1 x x 1 1 x x 1 Realisasi rangkaian C B A 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 0 3 Q JK FFC 5 3 Q J K FFB 5 1 3 Q J K FFA 5 (f) Pencacah Maju dan Mundur Sinkron counters sinkron). Misalnya kita merencanakan suatu rangkaian pencacah mundur sinkron modulo 6.MR.004. dari persamaan up-counter ke down counter sinkron dan sebaliknya.

berbeda dengan pencacah biner dengan 4 flip-flop akan dapat menghasilkan 16 variasi keluaran. sehingga perlu di-set sebelumnya. Misal pencacah lingkar kita-Set pada flip-flop I. maka setelah diberi pulsa clock keluarannya sepeti tabel beikut: Clock 0 1 D 0 0 C 0 0 B 0 0 A 0 1 Modul ELKA.A 107 .UM. Input J dihubungkan ke output Q dan input K dihubungkan ke output Qnot. Selain itu untuk pencacah ini dengan empat buah flip-flop hanya dapat menghasilkan 4 variasi keluaran.004. Rangkaian berikut: A B C D pencacah lingkar adalah sebagai 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFC 5 3 Q JK FFC 5 3 Q J K FFC 5 3 Q JK FFC 5 Clock Dari gambar diatas dapat dilihat bahwa data input dihubungkan dengan output flip-flop terakhir.MR. Pencacah jenis ini mempunyai kelemahan yaitu tidak dapat start sendiri.Ring Counter Ring Counter geser atau pencacah (SRR) lingkar dan data adalah pencatat yang pencacah (register) runtun yang kanan merupakan diperoleh dari output fllip-flop yang terakhir yang merupakan rangkaian umpan baliknya (feed back).

Contoh kegunaan ring counter.2 3 4 5 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 Dari tabel disamping terlihat bahwa pada clock ke1 data diloloskan di FF-A pada clock berikutnya data digeser ke FF berikutnya.MR. Pencacah Johnson Pencacah Johnson atau disebut juga pencacah lingkar bersilang adalah merupakan jenis pencacah sinkron (pencacah lingkar) dimana output Q dan Qnot di tingkat terakhir diumpanbalikkan ke input dengan dijungkirkan.004. yaitu: output Q dihubungkan dengan input K dan output Qnot dihubungkan ke input J. misal cacah lingkar betingkat sepuluh akan dapat dipakai sebagai pencacah dekade dengan keluaran dasan (desimal). tanpa memerlukan dekoder lain. Dan pada pulsa clock yang ke 5 data tersebut kembali ke awal.UM. Gambar rangkaian Pencacah Johnson adalah sebagai berikut: A 1 2 3 J C LK K Q JK FFC 5 Q 4 1 2 3 J C LK K Q JK FFC 5 Q 4 B 1 2 3 J C LK K Q J K FFC 5 Q 4 C 1 2 3 J C LK K Q JK FFC 5 Q 4 D Clock Tabel kebenaran pencacah Jonhson adalah sbb: Cloc k 0 1 D 0 0 C 0 0 B 0 0 A 0 1 Modul ELKA.A 108 .

Selain itu pencacah ini dapat menganjak (start) sendiri sehingga tidak perlu diset. a.MR. Modul ELKA. gray. Langkah-langkah penting dalam merancang suatu pencacah meliputi: 1. Dengan empat buah tingkat dapat menghasilkan keluaran sebanyak delapan variasi.004. Ada 2 macam pencacah yaitu pencacah sinkron/pencacah jajar dan pencacah tak sinkkron/asinkron yang juga sering disebut pencacah deret (series counters) atau pencacah kerut (ripple counters) atau pencacah biner.2 3 4 5 6 7 8 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 0 0 Dari tabel disamping dapat dilihat bahwa pencacah Johnson memiliki lebih banyak variasi keluaran dari pncacah lingkar diatas. Rangkuman Counter adalah suatu alat atau rangkaian digital yang befungsi untuk menghitung banyaknya pulsa clock. Kharakteristik pencacah.UM. b. Sinkron atau tak sinkron. pembangkit kode biner. pembagi frekuensi.A 109 . Pencacah jenis ini juga tidak mencacah bilangan dalam urutan biner. Pencacah maju atau pencacah mundur. c.

2. Penerapan Counter yang lain yaitu dpat digunakan sebagai: 1. n = banyaknya flipflop jadi ada 24 = 16 variasi keluaran. rangkaian pengendali. d. Prasyarat perubahan logicnya dan flip-flop yang digunakan. tetapi pada counter ni mempunyai kelemahan bila dibandingkan denganpencacah Asinkron (biner) yaitu ring counter seperti penjelasan diatas terdiri dari 4 FF yang hanya mengahasilkan 4 variasi keluaran. Ring Counter. 2. 1. Dapat bejalan terus (free running). audio video dan lain sebagainya yang menerapkan sistem kerja rangkaian Elektronika Digital. Penerapan Rangkaian Counter banya kita jumpai pada peralatan-peralatan pada komputer. sedangkan pada pencacah biner dengan 4 buah flip-flop akan dapat menghasilkan 2n kombinasi keluaran.A 110 .MR. Johnson Counter/pencacah lingkar bersilang merupakan jenis pencacah sinkron dimana output Q ditingkat terakhir dihubungkan dengan input K dan output Qnot pada tingkat terakhir di umpan balikkan (dihubungkan) ke input J.UM. atau dapat berhenti sendiri self stopping. 3. 2. Sampai berapa banyak ia dapat mencacah (modulo counter). Tugas Sebutkan 4 macam pencacah sinkron dan asinkron! Sebutkan 4 karakteristik penting dari pencacah! Sebutkan 4 karakteristik penting dari pencacah tak sinkron 3 bit (3 buah JK FF kondisi toggle). d. JKFF dan RSFF 3. jika frekuensi clock sebesar 8 MHz! Modul ELKA.c. Jenis-jenis flip-flop yang digunakan yaitu DFF.004.

MR. Pencacah tersebut merupakan pencacah modulo 16 (modulo 16 counters) Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 perbedaan Test Formatif antar pencacah sinkron dengan Buatlah diagram waktu/timing diagram tabel kebenaran tersebut. 2.A 111 . f. Kunci Jawaban Perbedaan pencacah sinkron dengan asinkron. *) Pencacah sinkron (Serempak) a. Masukan untuk denyut lonceng/clock dikembalikan secara serempak. e. 1.UM. Modul ELKA. Jelaskan pencacah tak sinkron! Jika diketahui tabel kebenaran bari pencacah bilangan biner 0000 sampai dengan 1111 (dari 0 sampai 15 desimal).004. 1.4. Map! 5. Buatlah rangkaian pembagi frekuensi modulo 4 pencacah asinkron dan sinkron! Gunakan metode Karnaugh Rencanakan rangkaian pencacah yang dapat berhenti sendir pada hitungan 11(biner) sinkron dan asinkron.

CLOCK Modul ELKA.UM. IC 7490 (decade counter) 3. Masukan untuk denut lonceng/clock dikembalikan secara tak serempak atau tak berurutan. Memerlukan sirkit clock yang berdaya tinggi.b. Memerlukan sirkit clock yang berdaya rendah. c. Waktu penundaan counter adalah sama dengan penundaan satu flip-flop. c. Sering juga dinamakan pancacah seri/pencacah biner. Lembar Kerja Judul: PENCACAH DENGAN BATAS HITUNGAN BAHAN KERJA : 1. Waktu penundaan counter adalah waktu semua penundaan flip-flop dijumlahkan. IC SN 7473 (dual JK FF with clear) 2. Sering juga dinamakan pancacah jajar/paralel. 2.MR. sebab hanya flip-flop yang paling awal saja yang dikendalikan oleh flip-flop. d. Diagram waktu/timing diagaram adalah sebagi berikut : Cloc k QA QB QC QD g. *) Pencacah Asinkron (tak serempak) a.004.A 112 . sebab sirkit lonceng/clock tersebut harus menggerakkan semua flipflop secara serentak. d. b.

Menggunakan catu daya yang sesuai untuk setiap Menanyakan kepada instruktur bila mengalami tidak terjadi kesalaha hubungan. melaporkan pada instruktur. LANGKAH KERJA Percobaan I (Pencacah tak sinkron) 1. 10.UM. 4. Pancacah Maju Tak Sinkron Modulo 4 (Free running) Modul ELKA. Kabel penghubung. Memberikan pulsa-pulsa clock.004. kesulitan.A 113 . 2. Bila dalam merangkai telah baik dn benar. percobaan. PETUNJUK UMUM 1. Multimeter 4. Membersihkan ruangan sekitar tempat percobaan. 7. Mengembalikan alat dan bahan ke tempat semula. Menyalakan catu daya.4. Menyiapkan alat dan bahan yang diperlukan. Papan percobaan 2. Memperhatikan dan mencatat hasilnya. Indikator (LED) ALAT KERJA 1. 9. Bila telah selesai melakukan percobaan matikan catu daya. 4. Power suplly +5V DC 3.MR. Selalu berhati-hati dalam membuat rangkaian. agar Meneliti terlebih dahulu melakukan percobaan. 3. 6. 2. 3. KESELAMATAN KERJA 1. Membuat rangkaian seperti pada gambar percobaan. 8. Melakukan percobaan sampai 2 atau 3 kali agar paham betul. 5.

d) e) Berikan pulsa clock ke terminal Clock di FF A sesuai tabel berikut dan catat hasil keluaran QA dn QB. matikan catu daya. kemudian lepaskan kembali hbungan tersebut.a) Perhatikan secara seksama rangkaian dalam IC SN 7473. Pencacah Mundur Tak Sinkron.A 114 . a) b) c) Pindahkan hubungan terminal Clk FF dari QA ke QAnot dari gambar 1 diatas.UM. Hidupkan rangkaian dan resetlah terlebih dahulu dengan menghubungkan semua terminal clear ke 0 V. Pulsa ke 0 1 2 3 4 5 6 7 8 Out B A Desimal 2. Setelah percobaan. Masukkan pulsa clock dan catat hasilnya seperti pada tabel 1. agar semua Q = 0 (LED padam).004.MR. sehingga dapat dikuasai benar fungsi masingmsing kakinya. b) Rangkailah gambar seperti pada gambar berikut A B Clock J CLK Q J CLK Q K Q JKFFB K Q JKFFB c) Hubungkan terminal clear masing-masing FF ke 0 Volt. Modul ELKA.

Pulsa ke 0 1 2 3 4 5 Out B A Desimal Percobaan II (Pencacah sinkron) 1.3.MR. c) Berikan pulsa-pulsa clock dan catat output QA dan QB seperi pada tabel 1. A B Clock J C LK K Q J C LK Q Q J K FFB K Q J K FFB b) Hidupkan rangkaian dan resetlah terlebih dahulu.A 115 . Pencacah Maju Tak Sinkron (Self Stopping) Berhenti pada 11 (biner) = 3 (decimal) a) Buatlah rangkaian seperti gambar berikut.004.UM. Modul ELKA. Pencacah maju sinkron modulo 4 (free running) a) Buatlah rangkaian seperti gambar berikut ini A B Clock J C LK K Q J C LK Q Q JK FFB K Q J K FFB b) Hidupkan rangkaian dan resetlah terlebih dahulu sehingga semua Q = 0. kemudian berikan pulsa-pulsa clock dan catat outputnya pada tabel dibawah.

kemudian berikan pulsa-pulsa clock dan catat outputnya seperti pada tabel 2. 2.UM.2. Buat rangkaian dekade counter sebagai berikut: Modul ELKA. hanya saja yang kita baca bukan Q melainkan Qnot. Pencacah Maju Sinkron (Self Stopping) Berhenti pada 11 (biner) = 3 (desimal) a) Buatlah rangkaian seperti gambar berikut ini: A B Hidupkan rangkaian dan resetlah terlebih Clock J C LK K Q J C LK Q Q JK FFB K Q J K FFB b) Hidupkan rangkaian dan resetlah terlebih dahulu. c) Berikan pulsa-pulsa clock dan catat outputnya seperti pada tabel 1.A 116 . b) dahulu. Pencacah mundur Sinkron a) Rangkaian seperti pada gambar 3.004. Percobaan III (Dekade up Counter) Pencacah pembagi 10: 1.MR. 3. Jadi pindahkan LED dari Q ke Qnot. Perhatikan gambar layout dalamnya IC SN 7490.

UM. QD kedalam tabel berikut: Pulsa ke 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 5. Buatlah Tabel pengamatan dari masing-masing percobaan yang saudara lakukan. QB.MR. setelah itu kembalikan lagi ke Ground ( 0 V ) 4. QC. Sebelum mulai mencacah resetlah terlebih dahulu dengan cara menghubungkan terminal Ro (1) DAN Ro (2) satu atau kedua-duanya ke Vcc (+5 V ). Out B A Desimal Modul ELKA.A 117 .004.3. Berikan pulsa-pulsa clock dan catat output QA.

A 118 . pada pulsa keberapa sehingga output QA = 0.UM.004.MR. Pada percobaan ke III. 7. QB = 1. QD = 0? KEGIATAN BELAJAR 7: DECODER DAN ENCODER Modul ELKA. Buatlah kesimpulan dari masing-masing percobaan yang saudara lakukan. Pada percobaan III. jika kita berikan logic “1” ke terminal RO (1) dan Ro (2) sementara itu kita berikan pulsa-pulsa clock terus menerus.6. bagaimana kondisi outputnya? 8. QC = 1.

Dipihak lain seringkali timbul kebutuhan akan suatu saklar multi posisi yang dapat dioperasikan sesuai dengan kode tersebut.a. bilangan decimal 264 memerlukan 3 gugus yang masing-masing terdiri dari 4 bit biner yang Modul ELKA. Proses untuk identifikasi suatu kode tertentu ini disebut decimal pendekodean atau Decoding.A 119 . Sistem BCD (Binary Code Decimal) menterjemahkan Bilangan–bilangan dengan menggantikan setipa digit decimal menjadi 4 bit biner. 4. Sebagai contoh. Informasi ini diberi kode atau sandi biner. 2. Salah satu pilihan yang disebut kode 8421. Dengan ini kita memiliki pilihan kode BCD yang luas. Mengingat 4 digit biner dapat dibuat 16 kombinasi. Tujuan Pemelajaran 1. LED dengan benar. Misalnya jika kita menyediakan karakter 4 bit untuk pengiriman instruksi maka jumlah instruksi berbeda yang dapat dibuat adalah 24=16. b. Uraian Materi DECODER Dalam suatu sistem digital instruksi-instruksi deretan maupun atau bilangan-bilangan dikirim dengan pulsa tingkatan-tingkatan biner. Menjelaskan rangkaian decoder dan encoder Menyebutkan jenis-jenis rangkaian pengubah dengan Membuat rangkaian decoder BCD ke seven segment Membuat rangkaian encoder desimal ke BCD benar. 3.MR.004.UM. maka 10 diantaranya dapat digunakan untuk menyatakan digit decimal 0 sampai 9. Dengan kata lain untuk masing-masing dari 16 saluran hanya 1 saluran yang dieksitasi pada setiap saat.

Opeasi ini dapat dilaksanakan dengan suatu gerbang AND 4 masukan yang dieksitasi oleh 4 bit BCD.2 BCD to Seven Segment Decoder Kombinasi masukan biner dari jalan masukan akan diterjemahkan oleh decoder. keluaran Y gerbang AND = 1 jika masukan BCD adalah 0101 dan sama dengan untuk instruksi masukan yang lain. Karena kode ini merupakan representasi bilangan decimal 5 maka keluaran ini dinamakan saluran atau jalur 5. maka decoder akan memilih jalur keluaran mana yang akan diaktifkan.MR.A 120 . A B C D Gb1. Sehingga keluaran decoder ini harus dihubungkan dengan peralatan yang dapat dibaca dan dimengerti manusia.UM. BCD to & 7segment Decoder a D Input C B A LSB MSB b f g e d c a b 7447 c d e f g Gb. Pendekode (decoder) BCD ke decimal umpamakan kita ingin mendekode suatu instruksi BCD yang diungkapkan oleh suatu digit decimal 5.berturut-turut dari kiri (MSB) ke kanan (LSB) sebagai berikut: 0010 0110 0100 (BCD). Jika masukan biner DCBA = 0001. sehingga akan membentuk kombinasi nyala LED peraga (7 segment LED). Modul ELKA. Dalam hal ini saluran b dan c diaktifkan sehingga lampu LED b dan C menyala dan menandakan angka 1. Jenis-jenis rangkaian decoder 1.004. AND 4 input Perhatikan gambar 1. Sebagai contoh. yang sesuai kombinasi masukan biner tersebut.

A= 1. dan pemilkah saluran khusus tersebut ditentukan Modul ELKA.004. Sehingga kombinasi angka biner akan menghidupkan lampu indikator angka yang sesuai.MR. 9 8 MSB 7 D C B A 7442 6 5 4 3 Tabungan angka LSB 2 1 0 Gb. Decoder BCD ke decimal Keluarannya dihubungkan dengan tabung indikator angka.A 121 . Decoder BCD ke Decimal D 0 0 0 0 0 0 0 0 0 0 INPUT C B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 A 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 2 0 0 0 1 0 0 0 0 0 0 3 0 0 0 0 1 0 0 0 0 0 OUTPUT 4 5 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 6 0 0 0 0 0 0 0 1 0 0 7 0 0 0 0 0 0 0 0 1 0 8 0 0 0 0 0 0 0 0 0 1 9 0 0 0 0 0 0 0 0 0 0 DEMULTIPLEXER Demuliplexer adalah suatu system yang menyalurkan sinyal biner (data serial) pada salah satu dari n sluran yang tersedia.3 Decoder BCD ke Desimal Gambar 3. Lampu indikator yang menyala akan sesuai dengan angka biner dalam jalan masuk.UM.2. akan menghidupkan lampu indikator angka 1. Sebagai contoh D = C = B = 0 .

B Y2 = A.B Y1 = A. Suatu pendekode dapat diubah menjadi demultiplexer seperti dijelaskan pada gambar 4 sebagai berikut: Input B A Gambar realisasi rangkaian Demultiplekser untuk masukan 1 keluaran 4 Y0 Y1 Y2 Y3 Karnaugh Map untuk perencanaan rangkaian demultiplexer masukan 1 keluaran 4.UM.B MULTIPLEXER Fungsi multiplexer adalah memilih 1 dari N sumber data masukan dan meneruskan data yang dipilih itu kepada suatu saluran informasi tunggal.MR. A B 0 1 0 Yo Y2 1 Y1 Y3 Yo = A. Mengingat bahwa dalam demultiplexer hanya terdapat satu jalan masuk dan mengeluarkan data-data yang masuk kepada salah satu dari N saluran keluar. Perhatikan bahwa konfigurasi pendekodean yang sama Modul ELKA.004.A 122 . maka suatu multiplexer sebenarnya melaksanakan proses kebalikan dari demultiplexer.melalui alamatnya.B Y3 = A. Gambar berikut adalah merupakan suatu multiplexer 4 ke 1 saluran.

MR.B D1 D2 D3 Karnaugh Map untuk perencanaan rangkaian multiplexer 4 masukan ke 1 saluran adalah sebagai berikut: A B 0 1 ENCODER Suatu 0 Do D1 1 D2 D3 decoder atau pendekode adalah system yang menerima kata M bit akan menetapkan keadaan 1 pada salah satu (dan hanya satu) dari 2m saluran keluaran yang tersedia. Proses kebalikannya disebu pengkodean (encoding).B A.UM. Suatu pengkode atau encoder memiliki sejumlah masukan. Dengan kata lain fungsi suatu decoder adalah mengidentifikasi atau mengenali suatu kode terntu.digunakan baik dalam multiplexer maupun dalam demultiplexer B A Gambar Multiplexer 4 masukan ke 1 saluran keluaran D0 A.004. dan Modul ELKA.B A.A 123 .B A.

Dan dengan demikian menghubungkan suatu catu daya 5 volt (bersesuaian dengan keadaan1) dengan saluran masuk tertentu. Diagram skema rangkaian encoder ditunjukkan sebagai berikut: Modul ELKA. Pada key board tersebut terdapat 26 huruf kecil.004.UM.A 124 . 10 angka dan sekitar 22 huruf khusus. Upamanya kita ingin menyalurkan suatu kode biner untuk setiap penekanan tombol pada key board alpha numeric (suatu mesin tik atau tele type). sakelar yag bersangkutan akan menutup. Kini misalkan bahwa key board tersebut diubah sehingga setiap saat suatu tombol ditekan. syarat ini bisa dipenuhi dengan jumlah bit minimum sebanyak 7 (27=128). sehingga kode yang diperlukan kurang lebih bejumlah 84.MR.pada saat tertemtu hanya salah satu dari masukanmasukan itu yang berada pada keluaran 1 dan sebagai akibatnya suatu kode N bit akan dihasilkan sesuai dengan masukan khusus yang dieksitasi.

+ 5 V olt 0 INPUT 1 D1 2 D 2 3 D 4 4 D5 5 D7 D3 6 D6 D9 7 D 12 8 D 13 D 8 D 11 D 10 9 D 15 D 14 N OT 4 NOT 3 NOT 2 NOT 1 D C B A .004. maka D1 akan on menghubungkan jalur A ke logika 0 (GND).A 125 . .MR. .UM. . akibatnya pada NOT gate 1 timbul keluaran 1. Encoder ini merupakan rangkaian penyandi dari bilangan dasan (desimal) menjadi sandi biner (BCD=binary code decimal). Bila tombol 1 ditekan. dan seterusnya. sehingga timbul kombinasi logika biner 0001 (2). Rangkaian Encoder juga dapat disusun dengan menggunakan gerbang NAND sebagai berikut: Modul ELKA.

Output D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 jenis ini B 0 0 1 1 0 0 1 1 0 0 Encoder A 0 1 0 1 0 1 0 1 0 1 yang oleh lain.UM. Untuk itu diperlukan rangkaian yang dapat membuat sandi dari informasi-informasi masukkannya Modul ELKA. c. yang dapat banyak Aturan menyandikan simbol komunikasi angka dan abjad ke angka distandarkan ASCII (American Standard Code for Information Interchange).MR. Rangkuman Didalam kegiatan komunikasi secara digital sering dilakukan system coding (sandi). Penyandi ini dipakai dalam Komputer.9 8 7 6 5 4 3 2 4 D 3 C 2 B 1 1 0 A Tabel kebenaran dari rangkaian Encoder Desimal ke BCD dengan dioda logika dan gernag NAND sebagai berikut: Saklar yang ditekan 0 1 2 3 4 5 6 7 8 9 Masih biner.A 126 .004.

Jelaskan fungsi dari demultiplexer! 4. Definisikan decoder! 2.A 127 . Sedangakan rangkaian penterjemah sandi dikenal dengan decoder (pemecah sandi). Pengertian decoder adalah suatu rangkaian yang dibangun dari gerbang-gerbang logika untuk memecahkan sandi-sandi digital menjadi bahasa manusia (analog).UM.MR. Pengertian encoder adalah rangkaian yang terdiri dari gerbang-gerbang logika yang dapat berfungsi untuk menterjemahkan bahasa manusia (analog) kedalam bahasa mesin (digital). Jelaskan pula manfaat pengubahan dari sinyal digital ke sinyal analog! f. Jelaskan manfaat pengubah dari sinyal analog ke sinyal digital! 5. Rangkaian pembuat sandi disebut encoder.004. d. Tugas 1. Tes Formatif 1.dan dapat menterjemahkan sandi-sandi yang dibuat sehingga dapat dimengerti oleh manusia. Apa yang dimaksud dengan encoder? 3. Buatlah dekoder 3 ke 8 dengan Karnaugh Map! 4. Gambarkan rangkaian BCD ke seven segment lengkap dengan tabel kebenarannya! 2. Modul ELKA. Kunci Jawaban 1. Decoder adalah suatu rangkaian yang berfungsi untuk memecahkan sandi-sandi digital menjadi bahasa yang mudah dimengerti manusia (analog). Buatlah rangkaian digital multiplexer untuk masukan 5 dan keluaran 1 dengan Karnaugh Map! e. Buatlah encoder 8 ke 3! 3.

Tidak ada noise atau cacat. IC TTL 7447 IC 7segment LED R 220 Ohm Catu daya 5V Papan pecobaan/bread board Kabel penghubung secukupnya Multi meter LANGKAH KERJA Modul ELKA. 5. Lembar Kerja Judul: BCD to 7 segment LED decoder ALAT DAN BAHAN 1. 4.MR. 2.A 128 . Manfaat pengubahan sinyal digital ke sinyal Manfaat pengubahan sinyal analog ke g. Fungsi dari Demultiplexer adalah untuk menggeserkan data serial input menjadi parallel output.UM. 4. 6. Dalam hal ini data serial pada salah satu dari N saluran yang bersedia dan pemilihan saluran khusus tersebut ditentukan melalui alamatnya. digutal: a. 3. Jadi suatu pendekode dapat diubah menjadi demultiplexer. rangkaian yang berfungsi untuk menterjemahkan bahasa manusia atau analaog dalam bahasa mesin (digital).004. Yaitu suatu Encoder adalah kebalikan dari Decoder. suara maupun gambar. 3. analog: hasil proses langsung dapat dinikmati oleh manusia/langsung dapat dibaca misanya: berupa angka decimal.2. tulisan. 7. Proses kerjanya cepat b. 5.

Siapkan peralatan dan bahan yang akan digunakan.UM.1.A 129 . 6. INPUT C B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 OUTPUT d e Decim al Output Hasil Pengamatan BCD to 7 Segment Decoder D 0 0 0 0 0 0 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 a b c f g Keterangan: x = lampu menyala Modul ELKA. apa yang tejadi pada LED sebagai output kemudian amati pada tabel. 5. Buatlah laporan kerja berdasarkan hasil praktek.004. Hubungkan catu dari batere 5 V dengan rangkaian. jika input DCBA diberikan dan catat hasilnya dan masukkan Bagaimana kesimpulan dari hasil percobaan ini? Kembalikan alat dan bahan ke tempat semula. Buatlah rangkaian BCD to & segment LED seperti gambar. +5V +5V a D C B A LSB MSB b f a b g e d Common Anoda c 7447 c d e f g 3.MR. 4. 2.

Gambarkan rangkaian RS FF dan buatlah table kebenarannya. Buktikan persamaan Boolean berikut ini dengan table kebenaran: A. 10.MR. Bagaimanakah sifat-sifat dari JK FF induk Hamba? Modul ELKA. Rencanakan rangkaian Half Adder dengan menggunakan gerbanggerbang dasar! 4. Sebutkan 4 macam karakteristik penting dari pencacah counter! 5.-= lampu mati BAB III EVALUASI TEST TERTULIS Kerjakan soal-soal berikut dengan benar dan jelas.UM. Buatlah tabel kebenaran umtuk gerbang AND 3 input! A B C Y 2. Definisikan register! 7. Rencanakan sebuah rangkaian pencacah sinkron dan asinkron yang dapat berhenti pada 112 = 310 lengkapi dengan table kebenaran dan karnaugh Map 6.004.B=A+B 3. Sebutkan jenis-jenis dari register! 8.A 130 . 1. Rencanakan gambar rangkaian register SISO yang menggunakan JK FF dengan D FF 9.

kemudian set FF 1 dengan cara memberikan logika “0” pada terminal preset sekejab. Buatlah rangkaian seperti gambar berikut A B C D 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFC 5 3 Q JK FFC 5 3 Q J K FFC 5 3 Q JK FFC 5 Clock 2. IC SN 7473 2. Papan percobaan 5.TEST PRAKTEK Judul: RING COUNTER ALAT DAN BAHAN 1.MR. Indikator 4. Resetlah semua FF terlebih dahulu. 3. Kabel penghubung LANGKAH PERCOBAAN Percobaan I (pencacah lingkar) 1. Rangkaian clock 3.A 131 . Catu daya 5 V DC 7. Berikan pulsa-pulsa clock dan catat dalam suatu table sebagai berikut: CLOCK 0 1 2 3 4 5 D C B A Modul ELKA. Multimeter 6.UM.004.

Dimana n = banyaknya input sehingga 23 = 8 A 0 A B C Y B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 Modul ELKA. Berapa variasi keluaran dari pencacah lingkar dan pencacah Johnson dari percobaan diatas. kemudia set FF 1 dengan cara memberikan logika “0” pada terminal preset sekejab dan catat outputnya dalam tabel. Tukarkan hubungan antara J dan K (input J dapat Qnot dan k mendapat Q) dari gambar rangkaian diatas. Resetlah semua FF terlebih dahulu. 3.004. Berikan kesimpulan. KUNCI JAWABAN TEST TERTULIS 1.A 132 .6 7 8 Percobaan II (Pencacah Johnson) 1. 4. Jadi ada 2n kemungkinan untuk inputnya. table kebenaran untuk gerbang AND 3 input. 2.UM.MR.

MR.B A. c. b. Pencacah maju atau mundur.UM.B 4. Sampai berapa bias mecacah (Modulo). Pembuktian persamaan Boolean dengan table kebenarannya untuk persamaan: Anot. Dapat berjalah terus (free running) atau berhenti sebdiri atau self stopping.004.Bnot=Anot+Bnot A B Anot Anot.2. 5. d.B + A. Kerjanya sinkron atau tak sinkron.A 133 .B Carry A.B Sum A. Pencacah sinkron berhenti pada 11 = 3 (dasan) Pulsa ke 0 1 2 Out B 0 0 1 A 0 1 0 FF-B JB KB 0 X 1 X x 0 FF-A JA 1 x 1 KA X 1 x Modul ELKA. Karakteristik penting dari pencacah adalah: a.Bn A B AB 0 0 1 ot 0 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 0 Bno t 1 0 1 0 Anot+Bn ot 1 1 1 0 3. Rancangan Half Adder dengan menggunakan Gerbang Dasar A B A.

4).004. b. 1). Rangkaian register SISO menggunakan JK FF: Modul ELKA. 2).3 4 B\ 0 A Gambar 0 0 1 X JB = A Clock 1 1 1 1 1 0 x x 1 1 x 0 x x x 0 x B\ A rangkaian: 1 0 B X 1 KA = J C LK K Q JK FFB Q J C LK K 0 XA B Q Q J K FFB Pencacah sinkron berhenti pada 11: Puls a ke 0 1 2 3 4 6.UM. Storage register (register penyimpan) Shift Register (register geser) SISO (Serial Input Serial Output) SIPO (Serial Input Paralel Output) PISO (Paralel Input Serial Output) PIPO (Paralel Input Paralel Output) 8. Ada 2 jenis register yaitu: a.A 134 . Out B 0 0 1 1 1 A 0 1 0 1 1 FF-B JB X 1 X X X KB X X X X x FF-A JA 1 x 1 x x KA X 1 x 0 x B\ 0 1 A 0 X 1 1 X 0 JB = JA = 1 KB = X Register adalah sekelompok flip flop yang dapat dipakai untuk menyimpan dan mengolah informasi dalam bentuk biner. 7.MR. 3).

Rangkaian clock RS FF S Q Clock Q R Tabel kebenarannya: CLOCK R S Q Qnot Modul ELKA.UM. Rangkaian register SISO menggunakan D FF: Word in D C LK Q FFA FFB Q D C LK Q FFC Q D C LK Q FFD Q D C LK Q Q Serial out Clock Prinsip kerja: informasi atau data dimasukkan melalui input data load.004. Karena jalan keluarnya flipflop 1 dihibungkan dengan jalan masuknya flipflop berikutnya maka informasi didalam register akan digeser ke kanan selama tebing dari denyut lonceng atau clock. maka informasi dalam register akan digeser kekanan selama tebing depan dari denyut lonceng (clock) 9. dan data tersebut akan dikeluakan selama ada denyut lonceng atau clock dari 0 ke 1.MR.Word in 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Serial out Q J K FFA 5 3 Q JK FFB 5 3 Q JK FFC 5 3 Q J K FFD 5 Clock Prinsip kerja: Informasi data dimasukkan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flipflop satu dihubungkan kepada jalan masuknya flip-flop berikutnya.A 135 .

c. Penyiapan tata letak 2. 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 terlarang Sifat-sifat JK FF outputnya akan berubah.1.1. Menganalisa jenis desain Sub total Membuat tata letak 2. Menentukan Ilustrasi dan warna Sub total Proses (Sistematika & Cara Kerja) 3. Jika input J dan K berlogika 1 diberi pulsa clock maka keadaan b.004.MR.2.A 136 . 3 5 5 10 5 5 10 10 Skor Peroleha n 4 Keterangan 5 2 3 Modul ELKA.0 1 0 1 0 1 0 1 10.1.2. a. Cara membuat ilustrasi Skor Maks . Persiapan alat dan bahan 1.UM. 1 1 Aspek Penilaian 2 Perencanaan 1. Kondisi ini dinamakan kondisi stabil. LEMBAR PENILAIAN TEST PRAKTIK Nama Peserta No. Dan jika inputnya J dan K keduanya berlogika 0 maka keadaanya outputnya tidak akan berubah (sama dengan kondisi sebelumnya) Meskipun pulsa clock diberikan. Induk Program Keahlian Nama Jenis Pekerjaan : : : : PEDOMAN PENILAIAN No . Flipflop ini tidak memiliki kondisi terlarang. Maksudnya jika pulsa clock diberikan input J dan K diberikan kedua outputnya Q dan Qnot tetap berbeda.

2. Penyiapan tata letak • • 5 1 5 1 2.1.3.1.1.2. Sistimatika penyusunan laporan 6. Menganalisa jenis desain • • 2 Membuat tata letak 2. Pekerjaan diselesaikan dengan waktu yang telah ditentukan Sub total Sikap/Etos Kerja 5.2. Persiapan alat dan bahan Kriteria Penilaian Skor • • Alat dan bahan disiapkan sesuai kebutuhan Alat dan bahan disiapkan tidak sesuai kebutuhan Merencanakan sesuai tahapan/ proses desain Tidak merencanakan tahapan/ proses desain Tata letak disiapkan sesuai prosedur Tata letak tidak disiapkan sesuai prosedur Model susunan dilengkapi dengan intruksi penyusunan Model susunan tidak dilengkapi dengan instruksi penyusunan 5 1 5 1 1. Cara menetapkan warna 4 Sub total Kualitas Produk Kerja 4.UM. Cara membuat ilustrasi Modul ELKA.004.2. Tanggung jawab 5. Hasil desain cover memenuhi unsur estetika 4. Ketelitian 5. Menentukan jenis ilustrasi dan warna • • 3 Proses (Sistematika & Cara Kerja) 3. 1 Aspek Penilaian Perencanaan 1.2. Kelengkapan bukti fisik Sub total Total 10 10 30 10 10 10 30 2 3 3 2 10 4 6 10 100 5 6 KRITERIA PENILAIAN No . Cara melakukan tata letak 3.3.MR.1.3.1.4.3. Inisiatif 5.A 137 . Kemandirian Sub total Laporan 6.1.2. Hasil desain cover buku fiksi sesuai dengan isi buku 4.

1. Inisiatif • • Modul ELKA.2. Pekerjaan diselesaikan dengan waktu yang telah ditentukan • • • • • 5 Sikap/Etos Kerja 5.UM.• 3.3. Hasil desain cover memenuhi unsur estetika 4.2.1.004.3. Ketelitian • • 5. Hasil desain cover buku fiksi sesuai dengan isi buku • • 10 1 10 1 8 10 2 4. Cara menetapkan warna • • • 4 Kualitas Produk Kerja 4.3.MR. Tanggung jawab • • Membereskan kembali alat dan bahan yang dipergunakan Tidak membereskan alat dan bahan yang dipergunakan Tidak banyak melakukan kesalahan kerja Banyak melakukan kesalahan kerja Memiliki inisiatif bekerja Kurang/tidak memiliki inisiatif kerja 2 1 3 1 3 1 5. Cara melakukan tata letak Ilustrasi dibuat sesuai dengan isi buku Ilustrasi dibuat tidak sesuai isi buku Tata letak memenuhi dasardasar estetika Tata letak tidak memenuhi dasar-dasar estetika Penggunaan warna memenuhi harmoni warna Penggunaan warna tidak harmoni Hasil desain sesuai dengan isi buku Hasil desain tidak sesuai denan isi buku Hasil desain menerapkan unsure estetika Hasil desain tidak memenuhi estetika Menyelesaikan pekerjaan lebih cepat dari waktu yang ditentukan Menyelesaikan pekerjaan tepat waktu Menyelesaikan pekerjaan melebihi waktu yang ditentukan 10 1 10 1 10 1 • • 3.2.A 138 .

maka hasil yang berupa nilai dari instruktur atau berupa porto folio dapat dijadikan sebagai bahan verifikasi bagi pihak industri atau asosiasi profesi.A 139 .004. maka Anda berhak untuk melanjutkan ke topik/modul berikutnya.MR.1.5. Kelengkapan bukti fisik • • • • 4 1 6 2 BAB IV PENUTUP Setelah menyelesaikan modul ini. Kemudian selanjutnya hasil tersebut dapat dijadikan sebagai penentu standard pemenuhan kompetensi tertentu dan bila memenuhi syarat Modul ELKA.UM.2. maka Anda berhak untuk mengikuti tes praktik untuk menguji kompetensi yang telah dipelajari. Mintalah pada pengajar/instruktur untuk melakukan uji kompetensi dengan sistem penilaiannya dilakukan langsung dari pihak dunia industri atau asosiasi profesi yang berkompeten apabila Anda telah menyelesaikan suatu kompetensi tertentu. Kemandirian • • Bekerja tanpa banyak diperintah Bekerja dengan banyak diperintah Laporan disusun sesuai sistimatika yang telah ditentukan Laporan disusun tanpa sistimatika Melampirkan bukti fisik hasil penyusunan Tidak melampirkan bukti fisik 2 1 6 Laporan 6. Dan apabila Anda dinyatakan memenuhi syarat kelulusan dari hasil evalusi dalam modul ini. Atau apabila Anda telah menyelesaikan seluruh evaluasi dari setiap modul. Sistimatika penyusunan laporan 6.4.

Pelajaran ElektronikaTeknik Digit. Erlangga. PHD. DAFTAR PUSTAKA Hold Sworth. London. International Student Edition Millman Jacob dan Halkias Christos C. Jakarta 1985 Pudak Scientific. Modul ELKA. Digital Logic DesignButter Worth. Jakarta.004. Engineering Electronics. Indonesia Wasito S. Basic Digital Communication.MR. Elektronika Terpadu Jilid 2. Karya Utama.A 140 .Anda berhak mendapatkan sertifikat kompetensi yang dikeluarkan oleh dunia industri atau asosiasi profesi. Ryder. Bandung. 1985 John D.UM.

You're Reading a Free Preview

Descarregar
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->