KEGIATAN BELAJAR 6: COUNTER a.

Tujuan Pemelajaran
1. Menyebutkan jenis-jenis Counter dengan benar. 2. Menyebutkan karakteristik penting dari pencacah. 3. Menentukan pencacah. 4. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah maju (Up Counter). 5. Menjelaskan prinsip kerja pencacah sinkron dan tak sinkron sebagai pencacah mundur (Down Counter). 6. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah yang dapat berhenti sendiri (Self Stopping) dan pencacah yang dapat berjalan terus (Free Running). 7. Menentukan batas hitungan (Modulo) pencacah sinkron dan tak sinkron untuk batas hitungan tertentu. 8. Menentukan pencacah sinkron dan tak sinkron sebagai pencacah maju dan mundur (Up-Down Counter). langkah-langkah dalam merancang suatu

b.
Counters (pencacah)

Uraian Materi
adalah alat/rangkaian digital yang

berfungsi menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner, Gray. Ada 2 jenis pencacah yaitu: 1. Pencacah sinkron (syncronuous counters) atau pencacah jajar. 2. Pencacah tak sinkron disebut (asyncronuous juga pencacah counters) deret yang (series kadang-kadang

counters) atau pencacah kerut (rippIe counters). Karakteristik penting daripada pencacah adalah: 1. Kerjanya sinkron atau tak sinkron.

Modul ELKA.MR.UM.004.A 89

2. mencacah maju atau mundur. 3. sampai beberapa banyak ia dapat mencacah (modulo pencacah). 4. Dapat berjalan terus (free running) ataukah dapat berhenti sendiri (seIf stopping) Langkah-Langkah menentukan: 1. Karakteristik pencacah (tersebut diatas). 2. Jenis flip-flop yang diperlukan/digunakan (D-FF, JK FF atau RS-FF). 3. Prasyarat digunakan). a) Pencacah Tak Sinkron Dianamai pencacah tak sinkron (asynkronuous counters) atau ripple through counters, sebab flip-flop nya bergulingan secara tak serempak tetapi secara berurutan. Hal ini disebabkan karena hanya flip-flop yang paling ujung saja yang dikendalikan oleh sinyal clock untuk flip-flop lainnya diambilkan dari masing-masing flip-flop sebelumnya. Banyaknya denyut yang dimasukkan diterjemahkan oleh flip-flop kedalam bentuk biner. Itulah sebabnya pencacah tak sinkron disebut juga pencacah biner. Pada pencacah tak sinkron penundaan adalah sama dengan penundaanpenundaan flip-flop dijumlahkan. Ada dua macam pencacah yaitu pencacah sinkron dan asinkron. Pencacah sinkron terdiri dari 4 macam yaitu: 1) Pencacah maju sinkron yang berjalan terus (Free Running). 2) Pencacah maju sinkron yang dapat berhenti sendiri (Self Stopping). perubahan logikanya (dari flip-flop yang dalam merancang pencacah adalah

Modul ELKA.MR.UM.004.A 90

3) Pencacah mundur sinkron. 4) Pencacah maju dan mundur sinkron (Up-down Counter). Pencacah tak sinkron terdiri dari 4 macam yaitu: 1) Pencacah maju taksinkron yang berjalan terus (Free Running). 2) Pencacah maju taksinkron yang dapat berhenti sendiri (Self Stopping). 3) Pencacah mundur tak sinkron. 4) Pencacah maju dan mundur tak sinkron (Up-down Counter). Macam-macam penggunaan pencacah: 1) Penggunaan pencacah dalam teknologi industri. Dalam hal ini pencacah dioperasikan untuk menghitung obyek (barang produksi) dengan tujuan untuk mencapai kecepatan dan kecermatan penghitungan. 2) Digunakan sebagai pembagi frekuensi. 3) Untuk mengukur besarnya frekuensi. 4) Untuk mengukur waktu interval anta dua pulsa. 5) Untuk mengukur jarak. 6) Untuk mengukur kecepatan. 7) Penggunaan dalam digital komputer. 8) Untuk mengubah sinyal analog menjadi digital (Analog to Digital Converterrs/ADC) maupun untuk mengubah sinyal digital ke analog (Digital to Analog Converter/DAC). 1) Pencacah maju tak sinkron Dasar dari pencacah ini adalah JK-FF yang dioperasikan sebagai T-FF (JK-FF dalam kondisi toggle) yaitu dimana kedua input J dan K diberi nilai logika “1”. Dan dalam keadaan demikian JK-FF akan berfungsi sebagai pembagi dua. Atau dengan kata lain, frekuensi output JK-FF

Modul ELKA.MR.UM.004.A 91

tersebut sama dengan setengah frekuensi clock yang diberikan. Rumus frekuensi output flip-flop dalam kondisi ini adalah: F output = 1/2n x F in =
Frekuensi input pulsa clock 2n

(n = banyaknya toggle flip-flop yang dipakai) Rangkaian berikut merupakan pencacah maju tak sinkron yang menggunakan 4 buah JK-FF:
Q A (L S B ) 1 2 3 4 1 2 A Q 5 3 4 QB 1 2 B Q 5 3 4 QC 1 2 C Q 5 3 4 Q D (M S B )

J C LK K

Q

J C LK K

Q

J C LK K

Q

J C LK K

Q

D Q

5

Cara kerja rangkaian diatas adalah sebagai berikut: (a) Output flip-flop yang pertama (QA) akan berguling (menjadi 0 atau 1) setiap pulsa clock pada sisi negatif/trailing edge atau dari kondisi 1 ke 0. (b) Output flip-flop yang lainnya akan berguling bila dan hanya bila output flip-flop sebelumnya berganti kondisi dari 1 ke 0 (sisi negatif/trailing edge) juga. Diagram waktu/timing diagram rangkaian tersebut adalah sebagai berikut:
Cloc k QA QB QC QD

Modul ELKA.MR.UM.004.A 92

Dari diagram waktu diatas dapat dilihat dengan jelas bahwa QA berguling setiap kali pulsa clock pada sisi negatifnya. QB berguling setiap kali sisi negatif dari QA. QC berguling setiap kali sisi negatif dari QB dan QD bergulingan setiap kali sisi negatif dari QC. Dan karena masing-masing flip-flop berfungsi sebagai pembagi dua, maka frekuensi masing-masing outpunya adalah: QA = ½ frekuensi sinyal clock. QB = ½ frekuensi QA = ¼ frekuensi sinyal clock. QC = ½ frekuensi QB = 1/8 frekuensi sinyal clock. QD = ½ frekuensi QC = 1/16 frekuensi sinyal clock. Dengan demikian didapat suatu pembagi 2n = 16 (n = banyaknya flip-flop), yaitu dengan melihat frekuensi output flip-flop terakhir. Dari diagram waktu diatas dapat dibuat tabel kebenaran sebagai berikut:
Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QD MSB 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA LSB 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Modul ELKA.MR.UM.004.A 93

A 94 .004.MR. Pencacah tersebut merupkan pencacah 16 modulus (modulo 16 counters).UM.Pecacah diatas dapat mencacah dari bilangan buner 0000 sampai dengan 1111 (dari 0 sampai 15 desimal). Gambar rangkaiannya adalah sebagai berikut: Q A (L S B ) 1 4 1 2 A Q 5 3 4 QB 1 2 B Q 5 3 4 QC 1 2 C Q 5 3 4 Q D (M S B ) J C LK K Q J C LK K Q J C LK K Q J C LK K Q C lo c k 2 3 D Q 5 A ta u Q A (L S B ) 1 4 1 2 A Q 5 3 4 QB 1 2 B Q 5 3 4 QC 1 2 C Q 5 3 4 Q D (M S B ) J C LK K Q J C LK K Q J C LK K Q J C LK K Q C lo c k 2 3 D Q 5 Diagram waktu/timing diagram dari rangkaian tersebut adalah sebagai berikut: Cloc k QA QB QC QD Selanjutnya dari diagram waktu tersebut dapat dibuat tabel kebenaran seperti berikut: Modul ELKA. 2) Pencacah mundur tak sinkron Dari pencacah maju dapat kita buat menjadi pencacah mundur dengan cara yang dibaca bukan keluaran Q melainkan keluaran Qnot atau dengan cara output Qnot sebagai masukan clock pada flip-flop berikutnya.

Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 QD 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 QC 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 QB 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 QA 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 Pecacah diatas dapat mencacah mundur dari bilangan biner 1111 sampai dengan 0000 (atau 15 s/d 0 dasan). (a) RS FLIP-FLOP Preset S CLK R Clear Q RS-FF Q TRUTH TABLE R S Q 0 0 Qn 0 1 1 1 0 0 Modul ELKA.UM. Selain dengan cara trsebut diatas untuk merancang pencacah dapat dilakukan pula dengan bantuan Peta Karnaugh (KARNAUGH MAP) dan prasyarat perubahan logic dari flip-flop yang digunakan.004.A 95 EXCITATION TABLE Q Qn+ R S 1 n X 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 .MR.

Q = 0 Preset = 0 .UM. Q = 1 (b) J-K FLIP-FLOP Preset J CLK K Clear Q Q JK-FF J 0 0 1 1 TRUTH TABLE tn tn+1 K Q 0 Qn 1 0 0 1 1 Qn EXCITATIAN TABLE Qn Qn+1 J K 0 0 0 x 0 1 1 x 1 0 x 1 1 1 x 0 X=don’tcare 3) Pencacah Maju Tak Sinkron (a) Pecacah Tak Sinkron Modulo 8 Misal kita merencanakan pencacah maju tak sinkron modulo 8 dan yang digunakan adalah JK Flip-flop. x = don’t care .A 96 .MR.004. Puls a ke 0 1 2 3 4 5 Output B 0 0 1 1 0 0 FFC JC KC X X X X X X 1 X X X X X FFB JB KB X X 1 X X X X 1 X X 1 X FFA JA KA 1 X X 1 1 X X 1 1 X X 1 C 0 0 0 0 1 1 A 0 1 0 1 0 1 Modul ELKA. = indeterminate Clear = 0 .1 1 . Jadi memerlukan 3 buah FF.

UM.MR.6 7 8 9 1 1 0 0 1 1 0 0 0 1 0 1 X X X X X 1 X X X X X X X 1 X X 1 X X X X 1 X X C\B A 0 1 C\B A 0 1 C\B A 0 1 0 0 1 0 1 0 1 x x 1 x x JA = 1 0 0 1 0 1 0 x 1 X x 1 x JB = 1 0 0 1 0 1 0 x X 1 x x 1 JC = 1 1 1 1 1 1 1 X X 1 1 X X C\BA 0 1 C\BA 0 1 C\BA 0 1 00 01 x x x x KB = 00 01 x 1 x 1 KA = 00 01 x 1 x 1 KC = 10 1 1 1 10 1 1 1 10 X 1 1 11 x X 11 x X 11 x X Realisasi rangkaiannya adalah sebagai berikut: Jadi: JA=JB=JC=KA=KB=KC = 1 A B C 1 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q J K FFA 5 3 Q JK FFB 5 3 Q J K FFC 5 (b) Pu lsa ke 0 1 2 Pencacah 8421 BCD (Dekade Counters) tak Output D C B A 0 0 0 0 0 0 0 0 1 0 1 0 FFD JD X X X KD X X X JC X X X FFC KC X X X FFB K JB B X X 1 X X X FFA JA 1 X 1 KA X 1 X sinkron Clea r 1 1 1 Modul ELKA.004.A 97 .

UM.MR.004. (c) Pencacah maju tak sinkron dapat berhenti sendiri (Self Stopping) Modul ELKA. pencacah tersebut mulai mencacah lagi dari awal.A 98 .3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 1 X X X X 1 X X X X X X X X X X X X X X X X X X X 1 X X X X X X X X X X X X X X X 1 X X X X X X X X X 1 X X X 1 X X X X X 1 X X X 1 X X X X X X X X 1 X 1 X 1 X X X X X X 1 X 1 X 1 X 1 X X X X X 1 1 1 1 1 1 1 0 X X X X JA=KA=JB=KB=JC=KC=JD=KD = 1 Clear = B + D B A DC 00 01 10 11 00 1 1 x 1 01 1 1 x 1 10 1 1 X X 11 1 1 X 0 Realisasi rangkaian A B C 1 J CLK K Q 4 1 2 J CLK K Q 4 1 2 J CLK K Q 4 1 2 J CLK K Q 4 Clock 2 3 Q 5 3 Q 5 3 Q 5 3 Q 5 JKFFA JKFFB JKFFC JKFFC Pencacah diatas merupakan pencacah tak sinkron dengan modulo tertentu dan merupakan pencacah yang berjalan terus (Free Running) karena setelah hitungan yang dikehendaki terlampaui.

. .MR. . FFA JA KA 1 X X 1 1 X X 0 .A 99 . .004.UM. . KA = B A B 0 1 KB = 0 A B 0 1 0 x x 1 1 0 0 x x 1 1 0 Jadi: JA = JB = 1 KA = Bnot KB = 0 Realisasi rangkaiannya adalah sebagai berikut: A B 1 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q JK FFA 5 3 Q JK FFB 5 (2) Berhenti pada 110 (6) Puls a ke 0 1 2 3 4 5 6 7 C 0 0 0 0 1 1 1 1 Output B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 0 JC X X X 1 X X X X FFC KC X X X X X X X X JB X 1 X X X 1 X X FFB KB X X X 1 X X X X JA 1 X 1 X 1 X 0 X FFA KA X 1 X 1 X 1 X X Modul ELKA. .(1) Berhenti pada 11 (3) Puls a ke 0 1 2 3 4 5 Output B A 0 0 0 1 1 0 1 1 1 1 1 1 FFB JB KB X X 1 X X X X 0 .

MR.KA=JB=JC=KB=KC = 1 B A C 0 1 Jadi: JB=JC=KA=KB=KC =1 Realisasi Rangkaian: A B C 1 J C LK K Q JK FFA 5 Q 4 1 2 3 J C LK K Q J K FFB 5 Q 4 1 2 3 J C LK K Q JK FFC 5 Q 4 00 1 1 01 x X 10 X X 11 1 0 Clock 2 3 4) Pencacah Mundur Tak Sinkron Dari pencacah maju tak sinkron kita dapat berubah/beralih ke pencacah mundur dengan jalan tidak membaca keluaran Q. melainkan membaca keluaran Qnot. dimana pembacaan keluaran tetap pada Q. Gambar rangkaian: A B C 1 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q J K FFA 5 3 Q J K FFB 5 3 Q J K FFC 5 I Modul ELKA. Atau dengan memindahkan input pulsa clock yang mula-mula dari Q dipindahkan ke Qnot.UM.A 100 .004.

pulsa clock berasal dari output Q flip-flop sebelumnya. Sebagai pencacah mundur. Sebagai pencacah mundur . Sebagai pencacah maju.A 101 . Sebagai pencacah maju .A B C 1 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 2 3 Q J K FFA 5 3 Q J K FFB 5 3 Q J K FFC 5 II Pulsa ke 0 1 2 3 4 5 6 7 8 9 C 1 1 1 1 0 0 0 0 1 1 Output 1 B A 1 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 1 0 C 0 1 1 1 1 0 0 0 0 1 Output 2 B A 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 0 0 1 1 5) Pencacah maju dan mundur tak sinkron (Up-Down Counter) 1.004. membaca keluaran Q b. pulsa clock berasal dari output Qnot flip-flop sebelumnya. a.MR. Sekarang kita memerlukan suatu rangkaian multipekser 2 ke 1. misal Input Kontrol adalah A (data select): A 0 0 0 0 Q 0 0 1 1 Q not 0 1 0 1 Output 0 1 0 1 Modul ELKA. a.UM. b. membaca keluaran Qnot 2.

1 1 1 1 Q A 0 0 1 1 Q 0 1 0 1 00 0 0 1 1 01 1 0 11 1 1 10 0 0 0 1 0 0 Misal output = Y.004.Q Saat A = 1 Saat A = 0 Realisasi rangkaiannya: A Y = 0.A 102 .Q + A.Q + 0. sebab lonceng harus menggerakkan semua flip-flop. Masukan untuk denyut sulut (trigger pulse) yang disebut juga denyutdenyut lonceng/clock dikendalikan secara serempak.Q Y = 1. Dengan demikian penundaan counters adalah sama dengan penundaannya flip-flop.MR.Q Q Y Q b) Pencacah Sinkron Pencacah sinkron dinamai juga pencacah jajar. sehingga Y= A. Pencacah sinkron memerlukan sirkuit lonceng/clock yang berdaya tinggi.Q + 1.UM. 1) Pencacah Maju Sinkron (a) Pencacah maju sinkron modulo 5 biner Modul ELKA.

004.A 103 .MR.UM.Jadi kembali ke 000 pada pulsa kelima. Puls a Ke 0 1 2 3 4 5 6 7 Output B 0 0 1 1 0 0 0 1 FFC JC KC 0 X 0 X 0 X 1 X X 1 X X X X X X FFB JB KB 0 X 1 X X 0 X 1 0 X X X X X X X FFA JA KA 1 X X 1 1 X X 1 0 X X X X X X X C 0 0 0 0 1 0 0 0 A 0 1 0 1 0 0 1 0 Realisasi rangkaian: A B C 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFA 5 3 Q J K FFB 5 3 Q J K FFC 5 Clock (b) Puls a Ke 0 1 2 3 4 5 6 7 Pencacah Maju sinkron modulo 5 kode gray Output B 0 0 1 1 1 0 0 1 FFC JC KC 0 X 0 X 0 X 1 X X 1 X X X X X X FFB JB KB 0 X 1 X X 0 X 0 x 1 X X X X X X FFA JA KA 1 X X 0 x 1 0 x 0 X X X X X X X C 0 0 0 0 1 0 0 0 A 0 1 1 0 0 0 1 1 Realisasi rangkaian: Modul ELKA.

004.C B A 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFA 5 3 Q JK FFB 5 3 Q JK FFC 5 Clock (c) Pulsa ke 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Pencacah 8421 BCD (Decade Counter) Sinkron Output D 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 C 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 B 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 FFD K JD D 0 X 0 X 0 X 0 X 0 X 0 X 0 X 1 X X 0 X 1 X X X X X X X X X X X X FFC K JC C 0 X 0 X 0 X 1 X X 0 X 0 X 0 X 1 0 X 0 X X X X X X X X X X X X X FFB K JB B 0 X 1 X X 0 X 1 0 X 1 X X 0 X 1 0 X 0 X X X X X X X X X X X X X FFA JA 1 X 1 X 1 X 1 X 1 X X X X X X X KA X 1 X 1 X 1 X 1 X 1 X X X X X X Realisasi rangkaian: D C B A 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 Q J K F FA 5 3 Q J K FFB 5 Q JK FF C 5 3 Q J K FFC 5 Clock (d) Pencacah Maju Sinkron dapat berhenti sendiri Pulsa Out FFB FFA ke B A JB KB JA KA 0 0 0 0 X 1 X (1) Berhenti pada 11 Modul ELKA.UM.MR.A 104 .

. B A Realisasi rangkaian 1 2 J CLK Q 4 1 1 2 3 J CLK Q 4 Clock 0 3 K Q JKFFB 5 K Q JKFFA 5 (2) Berhenti pada 110 (6) Pulsa ke 0 1 2 3 4 5 6 7 Out C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 FFC JC KC 0 x 0 x 0 x 1 x x 0 x 0 x 0 x x FFB JB KB 0 x 1 x x 0 x 1 0 x 1 x x 0 x x FFA JA KA 1 X X 1 1 X X 1 1 x x 1 0 x x x Realisasi rangkaian: C B A 1 2 J CLK K Q 4 1 2 J CLK K Q 4 1 2 J CLK K Q 4 Clock 0 3 Q 5 JKFFC 3 Q 5 JKFFB 1 3 Q 5 JKFFA (e) Pencacah Mundur Sinkron Dari pencacah maju kita dapat beralih ke pencacah mundur dengan jalan tidak membaca keluaran Q.1 2 3 4 5 0 1 1 1 1 1 0 1 1 1 1 X X 1 X 0 1 X X 0 X 0 . .MR.A 105 . . .UM. melainkan membaca keluaran Qnot. . .Cara lain adalah Modul ELKA. .004.

A 106 . Pulsa ke 0 1 2 3 4 5 6 7 Out C B A 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 FFC JC KC 1 x x 0 x 1 0 x 0 x 0 x 1 x x 0 FFB JB KB 0 x 0 x 1 x x 0 x 1 0 x 0 x 0 x FFA JA KA 1 x X 1 1 x X 1 1 x x 1 1 x x 1 Realisasi rangkaian C B A 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Clock 0 3 Q JK FFC 5 3 Q J K FFB 5 1 3 Q J K FFA 5 (f) Pencacah Maju dan Mundur Sinkron counters sinkron). Misalnya kita merencanakan suatu rangkaian pencacah mundur sinkron modulo 6. Selanjutnya kita Kita cari dahulu persamaan masing-masing pencacah (up-down rencanakan rangkaian logika yang dapat mengubah persamaan. Modul ELKA. dari persamaan up-counter ke down counter sinkron dan sebaliknya. dengan 1 bit titik kontrol.merencanakan rangkaian sesuai dengan perubahan keadaan logik yang dikehendaki.004.UM.MR.

UM. Misal pencacah lingkar kita-Set pada flip-flop I.004. maka setelah diberi pulsa clock keluarannya sepeti tabel beikut: Clock 0 1 D 0 0 C 0 0 B 0 0 A 0 1 Modul ELKA. berbeda dengan pencacah biner dengan 4 flip-flop akan dapat menghasilkan 16 variasi keluaran. Rangkaian berikut: A B C D pencacah lingkar adalah sebagai 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFC 5 3 Q JK FFC 5 3 Q J K FFC 5 3 Q JK FFC 5 Clock Dari gambar diatas dapat dilihat bahwa data input dihubungkan dengan output flip-flop terakhir.Ring Counter Ring Counter geser atau pencacah (SRR) lingkar dan data adalah pencatat yang pencacah (register) runtun yang kanan merupakan diperoleh dari output fllip-flop yang terakhir yang merupakan rangkaian umpan baliknya (feed back).MR. Input J dihubungkan ke output Q dan input K dihubungkan ke output Qnot. sehingga perlu di-set sebelumnya. Selain itu untuk pencacah ini dengan empat buah flip-flop hanya dapat menghasilkan 4 variasi keluaran. Pencacah jenis ini mempunyai kelemahan yaitu tidak dapat start sendiri.A 107 .

Pencacah Johnson Pencacah Johnson atau disebut juga pencacah lingkar bersilang adalah merupakan jenis pencacah sinkron (pencacah lingkar) dimana output Q dan Qnot di tingkat terakhir diumpanbalikkan ke input dengan dijungkirkan. tanpa memerlukan dekoder lain.004. yaitu: output Q dihubungkan dengan input K dan output Qnot dihubungkan ke input J.2 3 4 5 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 Dari tabel disamping terlihat bahwa pada clock ke1 data diloloskan di FF-A pada clock berikutnya data digeser ke FF berikutnya.MR. Contoh kegunaan ring counter.UM. Gambar rangkaian Pencacah Johnson adalah sebagai berikut: A 1 2 3 J C LK K Q JK FFC 5 Q 4 1 2 3 J C LK K Q JK FFC 5 Q 4 B 1 2 3 J C LK K Q J K FFC 5 Q 4 C 1 2 3 J C LK K Q JK FFC 5 Q 4 D Clock Tabel kebenaran pencacah Jonhson adalah sbb: Cloc k 0 1 D 0 0 C 0 0 B 0 0 A 0 1 Modul ELKA. Dan pada pulsa clock yang ke 5 data tersebut kembali ke awal.A 108 . misal cacah lingkar betingkat sepuluh akan dapat dipakai sebagai pencacah dekade dengan keluaran dasan (desimal).

Sinkron atau tak sinkron. Pencacah jenis ini juga tidak mencacah bilangan dalam urutan biner. a. pembagi frekuensi.A 109 . Ada 2 macam pencacah yaitu pencacah sinkron/pencacah jajar dan pencacah tak sinkkron/asinkron yang juga sering disebut pencacah deret (series counters) atau pencacah kerut (ripple counters) atau pencacah biner. Dengan empat buah tingkat dapat menghasilkan keluaran sebanyak delapan variasi.2 3 4 5 6 7 8 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 0 0 Dari tabel disamping dapat dilihat bahwa pencacah Johnson memiliki lebih banyak variasi keluaran dari pncacah lingkar diatas.MR.UM. gray. c. Rangkuman Counter adalah suatu alat atau rangkaian digital yang befungsi untuk menghitung banyaknya pulsa clock. Modul ELKA. b. Kharakteristik pencacah.004. pembangkit kode biner. Selain itu pencacah ini dapat menganjak (start) sendiri sehingga tidak perlu diset. Langkah-langkah penting dalam merancang suatu pencacah meliputi: 1. Pencacah maju atau pencacah mundur.

Ring Counter. jika frekuensi clock sebesar 8 MHz! Modul ELKA.UM. Prasyarat perubahan logicnya dan flip-flop yang digunakan. Tugas Sebutkan 4 macam pencacah sinkron dan asinkron! Sebutkan 4 karakteristik penting dari pencacah! Sebutkan 4 karakteristik penting dari pencacah tak sinkron 3 bit (3 buah JK FF kondisi toggle).MR. Sampai berapa banyak ia dapat mencacah (modulo counter).004. d. 2. sedangkan pada pencacah biner dengan 4 buah flip-flop akan dapat menghasilkan 2n kombinasi keluaran. 1.c. Jenis-jenis flip-flop yang digunakan yaitu DFF. 3. Johnson Counter/pencacah lingkar bersilang merupakan jenis pencacah sinkron dimana output Q ditingkat terakhir dihubungkan dengan input K dan output Qnot pada tingkat terakhir di umpan balikkan (dihubungkan) ke input J. Penerapan Rangkaian Counter banya kita jumpai pada peralatan-peralatan pada komputer. 2. atau dapat berhenti sendiri self stopping. n = banyaknya flipflop jadi ada 24 = 16 variasi keluaran. audio video dan lain sebagainya yang menerapkan sistem kerja rangkaian Elektronika Digital. JKFF dan RSFF 3. 2. rangkaian pengendali. tetapi pada counter ni mempunyai kelemahan bila dibandingkan denganpencacah Asinkron (biner) yaitu ring counter seperti penjelasan diatas terdiri dari 4 FF yang hanya mengahasilkan 4 variasi keluaran.A 110 . Dapat bejalan terus (free running). d. Penerapan Counter yang lain yaitu dpat digunakan sebagai: 1.

*) Pencacah sinkron (Serempak) a. Kunci Jawaban Perbedaan pencacah sinkron dengan asinkron. 1.004. f. Jelaskan pencacah tak sinkron! Jika diketahui tabel kebenaran bari pencacah bilangan biner 0000 sampai dengan 1111 (dari 0 sampai 15 desimal).MR. e. Map! 5. Masukan untuk denyut lonceng/clock dikembalikan secara serempak.A 111 . Modul ELKA.UM.4. 1. Pencacah tersebut merupakan pencacah modulo 16 (modulo 16 counters) Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 perbedaan Test Formatif antar pencacah sinkron dengan Buatlah diagram waktu/timing diagram tabel kebenaran tersebut. Buatlah rangkaian pembagi frekuensi modulo 4 pencacah asinkron dan sinkron! Gunakan metode Karnaugh Rencanakan rangkaian pencacah yang dapat berhenti sendir pada hitungan 11(biner) sinkron dan asinkron. 2.

CLOCK Modul ELKA. b. IC 7490 (decade counter) 3. 2. c. c. Sering juga dinamakan pancacah jajar/paralel. Masukan untuk denut lonceng/clock dikembalikan secara tak serempak atau tak berurutan.MR. sebab sirkit lonceng/clock tersebut harus menggerakkan semua flipflop secara serentak. Memerlukan sirkit clock yang berdaya tinggi. Diagram waktu/timing diagaram adalah sebagi berikut : Cloc k QA QB QC QD g. Waktu penundaan counter adalah sama dengan penundaan satu flip-flop. Lembar Kerja Judul: PENCACAH DENGAN BATAS HITUNGAN BAHAN KERJA : 1. Sering juga dinamakan pancacah seri/pencacah biner.b. sebab hanya flip-flop yang paling awal saja yang dikendalikan oleh flip-flop.004. Memerlukan sirkit clock yang berdaya rendah. Waktu penundaan counter adalah waktu semua penundaan flip-flop dijumlahkan. IC SN 7473 (dual JK FF with clear) 2. d.A 112 . d. *) Pencacah Asinkron (tak serempak) a.UM.

3. Selalu berhati-hati dalam membuat rangkaian. Melakukan percobaan sampai 2 atau 3 kali agar paham betul.MR. 2. Menyiapkan alat dan bahan yang diperlukan. Membersihkan ruangan sekitar tempat percobaan. melaporkan pada instruktur.4. Menyalakan catu daya. Bila telah selesai melakukan percobaan matikan catu daya. 4. percobaan. agar Meneliti terlebih dahulu melakukan percobaan. PETUNJUK UMUM 1. Pancacah Maju Tak Sinkron Modulo 4 (Free running) Modul ELKA. Bila dalam merangkai telah baik dn benar. Menggunakan catu daya yang sesuai untuk setiap Menanyakan kepada instruktur bila mengalami tidak terjadi kesalaha hubungan.A 113 .UM. Multimeter 4. 2. Membuat rangkaian seperti pada gambar percobaan. Kabel penghubung. KESELAMATAN KERJA 1. Memberikan pulsa-pulsa clock. kesulitan. Memperhatikan dan mencatat hasilnya. Power suplly +5V DC 3. 10. 5. Indikator (LED) ALAT KERJA 1. 7. 8. 6.004. Mengembalikan alat dan bahan ke tempat semula. Papan percobaan 2. 3. 9. LANGKAH KERJA Percobaan I (Pencacah tak sinkron) 1. 4.

Pencacah Mundur Tak Sinkron. Pulsa ke 0 1 2 3 4 5 6 7 8 Out B A Desimal 2. sehingga dapat dikuasai benar fungsi masingmsing kakinya. Hidupkan rangkaian dan resetlah terlebih dahulu dengan menghubungkan semua terminal clear ke 0 V. agar semua Q = 0 (LED padam).UM. a) b) c) Pindahkan hubungan terminal Clk FF dari QA ke QAnot dari gambar 1 diatas. kemudian lepaskan kembali hbungan tersebut.MR. Setelah percobaan.004. Modul ELKA.a) Perhatikan secara seksama rangkaian dalam IC SN 7473. Masukkan pulsa clock dan catat hasilnya seperti pada tabel 1. matikan catu daya.A 114 . b) Rangkailah gambar seperti pada gambar berikut A B Clock J CLK Q J CLK Q K Q JKFFB K Q JKFFB c) Hubungkan terminal clear masing-masing FF ke 0 Volt. d) e) Berikan pulsa clock ke terminal Clock di FF A sesuai tabel berikut dan catat hasil keluaran QA dn QB.

Pencacah Maju Tak Sinkron (Self Stopping) Berhenti pada 11 (biner) = 3 (decimal) a) Buatlah rangkaian seperti gambar berikut.004. c) Berikan pulsa-pulsa clock dan catat output QA dan QB seperi pada tabel 1. Pulsa ke 0 1 2 3 4 5 Out B A Desimal Percobaan II (Pencacah sinkron) 1.MR.3.A 115 .UM. kemudian berikan pulsa-pulsa clock dan catat outputnya pada tabel dibawah. Pencacah maju sinkron modulo 4 (free running) a) Buatlah rangkaian seperti gambar berikut ini A B Clock J C LK K Q J C LK Q Q JK FFB K Q J K FFB b) Hidupkan rangkaian dan resetlah terlebih dahulu sehingga semua Q = 0. Modul ELKA. A B Clock J C LK K Q J C LK Q Q J K FFB K Q J K FFB b) Hidupkan rangkaian dan resetlah terlebih dahulu.

kemudian berikan pulsa-pulsa clock dan catat outputnya seperti pada tabel 2. Perhatikan gambar layout dalamnya IC SN 7490. 2.004. Percobaan III (Dekade up Counter) Pencacah pembagi 10: 1. c) Berikan pulsa-pulsa clock dan catat outputnya seperti pada tabel 1. Jadi pindahkan LED dari Q ke Qnot. Pencacah Maju Sinkron (Self Stopping) Berhenti pada 11 (biner) = 3 (desimal) a) Buatlah rangkaian seperti gambar berikut ini: A B Hidupkan rangkaian dan resetlah terlebih Clock J C LK K Q J C LK Q Q JK FFB K Q J K FFB b) Hidupkan rangkaian dan resetlah terlebih dahulu. Pencacah mundur Sinkron a) Rangkaian seperti pada gambar 3. b) dahulu. hanya saja yang kita baca bukan Q melainkan Qnot.MR.UM. 3.2. Buat rangkaian dekade counter sebagai berikut: Modul ELKA.A 116 .

Sebelum mulai mencacah resetlah terlebih dahulu dengan cara menghubungkan terminal Ro (1) DAN Ro (2) satu atau kedua-duanya ke Vcc (+5 V ). Berikan pulsa-pulsa clock dan catat output QA. setelah itu kembalikan lagi ke Ground ( 0 V ) 4. QD kedalam tabel berikut: Pulsa ke 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 5. Out B A Desimal Modul ELKA.UM.A 117 . QC.3.MR. QB.004. Buatlah Tabel pengamatan dari masing-masing percobaan yang saudara lakukan.

QD = 0? KEGIATAN BELAJAR 7: DECODER DAN ENCODER Modul ELKA. Pada percobaan III. pada pulsa keberapa sehingga output QA = 0. Pada percobaan ke III.6. 7.004.UM. QC = 1. bagaimana kondisi outputnya? 8.A 118 . QB = 1.MR. Buatlah kesimpulan dari masing-masing percobaan yang saudara lakukan. jika kita berikan logic “1” ke terminal RO (1) dan Ro (2) sementara itu kita berikan pulsa-pulsa clock terus menerus.

Dipihak lain seringkali timbul kebutuhan akan suatu saklar multi posisi yang dapat dioperasikan sesuai dengan kode tersebut. 2. 4. Informasi ini diberi kode atau sandi biner. Mengingat 4 digit biner dapat dibuat 16 kombinasi.MR. b. Proses untuk identifikasi suatu kode tertentu ini disebut decimal pendekodean atau Decoding. Dengan kata lain untuk masing-masing dari 16 saluran hanya 1 saluran yang dieksitasi pada setiap saat.A 119 .004. Menjelaskan rangkaian decoder dan encoder Menyebutkan jenis-jenis rangkaian pengubah dengan Membuat rangkaian decoder BCD ke seven segment Membuat rangkaian encoder desimal ke BCD benar. Sebagai contoh.UM. Tujuan Pemelajaran 1. Uraian Materi DECODER Dalam suatu sistem digital instruksi-instruksi deretan maupun atau bilangan-bilangan dikirim dengan pulsa tingkatan-tingkatan biner. Misalnya jika kita menyediakan karakter 4 bit untuk pengiriman instruksi maka jumlah instruksi berbeda yang dapat dibuat adalah 24=16. LED dengan benar.a. Dengan ini kita memiliki pilihan kode BCD yang luas. maka 10 diantaranya dapat digunakan untuk menyatakan digit decimal 0 sampai 9. Sistem BCD (Binary Code Decimal) menterjemahkan Bilangan–bilangan dengan menggantikan setipa digit decimal menjadi 4 bit biner. 3. bilangan decimal 264 memerlukan 3 gugus yang masing-masing terdiri dari 4 bit biner yang Modul ELKA. Salah satu pilihan yang disebut kode 8421.

Karena kode ini merupakan representasi bilangan decimal 5 maka keluaran ini dinamakan saluran atau jalur 5.UM.MR. keluaran Y gerbang AND = 1 jika masukan BCD adalah 0101 dan sama dengan untuk instruksi masukan yang lain. yang sesuai kombinasi masukan biner tersebut. BCD to & 7segment Decoder a D Input C B A LSB MSB b f g e d c a b 7447 c d e f g Gb.2 BCD to Seven Segment Decoder Kombinasi masukan biner dari jalan masukan akan diterjemahkan oleh decoder. Jika masukan biner DCBA = 0001. Sehingga keluaran decoder ini harus dihubungkan dengan peralatan yang dapat dibaca dan dimengerti manusia.004. AND 4 input Perhatikan gambar 1. A B C D Gb1. Sebagai contoh. Dalam hal ini saluran b dan c diaktifkan sehingga lampu LED b dan C menyala dan menandakan angka 1. Jenis-jenis rangkaian decoder 1. Opeasi ini dapat dilaksanakan dengan suatu gerbang AND 4 masukan yang dieksitasi oleh 4 bit BCD.berturut-turut dari kiri (MSB) ke kanan (LSB) sebagai berikut: 0010 0110 0100 (BCD). Pendekode (decoder) BCD ke decimal umpamakan kita ingin mendekode suatu instruksi BCD yang diungkapkan oleh suatu digit decimal 5.A 120 . sehingga akan membentuk kombinasi nyala LED peraga (7 segment LED). Modul ELKA. maka decoder akan memilih jalur keluaran mana yang akan diaktifkan.

Sehingga kombinasi angka biner akan menghidupkan lampu indikator angka yang sesuai. akan menghidupkan lampu indikator angka 1.2.UM. Lampu indikator yang menyala akan sesuai dengan angka biner dalam jalan masuk. A= 1. dan pemilkah saluran khusus tersebut ditentukan Modul ELKA. Decoder BCD ke decimal Keluarannya dihubungkan dengan tabung indikator angka. Decoder BCD ke Decimal D 0 0 0 0 0 0 0 0 0 0 INPUT C B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 A 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 2 0 0 0 1 0 0 0 0 0 0 3 0 0 0 0 1 0 0 0 0 0 OUTPUT 4 5 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 6 0 0 0 0 0 0 0 1 0 0 7 0 0 0 0 0 0 0 0 1 0 8 0 0 0 0 0 0 0 0 0 1 9 0 0 0 0 0 0 0 0 0 0 DEMULTIPLEXER Demuliplexer adalah suatu system yang menyalurkan sinyal biner (data serial) pada salah satu dari n sluran yang tersedia. 9 8 MSB 7 D C B A 7442 6 5 4 3 Tabungan angka LSB 2 1 0 Gb.A 121 . Sebagai contoh D = C = B = 0 .3 Decoder BCD ke Desimal Gambar 3.004.MR.

maka suatu multiplexer sebenarnya melaksanakan proses kebalikan dari demultiplexer.004. A B 0 1 0 Yo Y2 1 Y1 Y3 Yo = A.B Y2 = A.UM. Perhatikan bahwa konfigurasi pendekodean yang sama Modul ELKA. Suatu pendekode dapat diubah menjadi demultiplexer seperti dijelaskan pada gambar 4 sebagai berikut: Input B A Gambar realisasi rangkaian Demultiplekser untuk masukan 1 keluaran 4 Y0 Y1 Y2 Y3 Karnaugh Map untuk perencanaan rangkaian demultiplexer masukan 1 keluaran 4.B MULTIPLEXER Fungsi multiplexer adalah memilih 1 dari N sumber data masukan dan meneruskan data yang dipilih itu kepada suatu saluran informasi tunggal.B Y1 = A.B Y3 = A. Gambar berikut adalah merupakan suatu multiplexer 4 ke 1 saluran. Mengingat bahwa dalam demultiplexer hanya terdapat satu jalan masuk dan mengeluarkan data-data yang masuk kepada salah satu dari N saluran keluar.melalui alamatnya.MR.A 122 .

004.MR.digunakan baik dalam multiplexer maupun dalam demultiplexer B A Gambar Multiplexer 4 masukan ke 1 saluran keluaran D0 A.UM.B A.A 123 . dan Modul ELKA. Proses kebalikannya disebu pengkodean (encoding).B A. Dengan kata lain fungsi suatu decoder adalah mengidentifikasi atau mengenali suatu kode terntu.B D1 D2 D3 Karnaugh Map untuk perencanaan rangkaian multiplexer 4 masukan ke 1 saluran adalah sebagai berikut: A B 0 1 ENCODER Suatu 0 Do D1 1 D2 D3 decoder atau pendekode adalah system yang menerima kata M bit akan menetapkan keadaan 1 pada salah satu (dan hanya satu) dari 2m saluran keluaran yang tersedia.B A. Suatu pengkode atau encoder memiliki sejumlah masukan.

syarat ini bisa dipenuhi dengan jumlah bit minimum sebanyak 7 (27=128). Diagram skema rangkaian encoder ditunjukkan sebagai berikut: Modul ELKA.pada saat tertemtu hanya salah satu dari masukanmasukan itu yang berada pada keluaran 1 dan sebagai akibatnya suatu kode N bit akan dihasilkan sesuai dengan masukan khusus yang dieksitasi. Pada key board tersebut terdapat 26 huruf kecil. sakelar yag bersangkutan akan menutup. Dan dengan demikian menghubungkan suatu catu daya 5 volt (bersesuaian dengan keadaan1) dengan saluran masuk tertentu. 10 angka dan sekitar 22 huruf khusus. sehingga kode yang diperlukan kurang lebih bejumlah 84.MR.UM.A 124 .004. Upamanya kita ingin menyalurkan suatu kode biner untuk setiap penekanan tombol pada key board alpha numeric (suatu mesin tik atau tele type). Kini misalkan bahwa key board tersebut diubah sehingga setiap saat suatu tombol ditekan.

dan seterusnya. Rangkaian Encoder juga dapat disusun dengan menggunakan gerbang NAND sebagai berikut: Modul ELKA. sehingga timbul kombinasi logika biner 0001 (2).MR. Bila tombol 1 ditekan.A 125 .UM.+ 5 V olt 0 INPUT 1 D1 2 D 2 3 D 4 4 D5 5 D7 D3 6 D6 D9 7 D 12 8 D 13 D 8 D 11 D 10 9 D 15 D 14 N OT 4 NOT 3 NOT 2 NOT 1 D C B A . .004. . maka D1 akan on menghubungkan jalur A ke logika 0 (GND). . Encoder ini merupakan rangkaian penyandi dari bilangan dasan (desimal) menjadi sandi biner (BCD=binary code decimal). akibatnya pada NOT gate 1 timbul keluaran 1.

A 126 .9 8 7 6 5 4 3 2 4 D 3 C 2 B 1 1 0 A Tabel kebenaran dari rangkaian Encoder Desimal ke BCD dengan dioda logika dan gernag NAND sebagai berikut: Saklar yang ditekan 0 1 2 3 4 5 6 7 8 9 Masih biner.004. yang dapat banyak Aturan menyandikan simbol komunikasi angka dan abjad ke angka distandarkan ASCII (American Standard Code for Information Interchange). Rangkuman Didalam kegiatan komunikasi secara digital sering dilakukan system coding (sandi).UM. Untuk itu diperlukan rangkaian yang dapat membuat sandi dari informasi-informasi masukkannya Modul ELKA.MR. c. Penyandi ini dipakai dalam Komputer. Output D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 jenis ini B 0 0 1 1 0 0 1 1 0 0 Encoder A 0 1 0 1 0 1 0 1 0 1 yang oleh lain.

Sedangakan rangkaian penterjemah sandi dikenal dengan decoder (pemecah sandi). Rangkaian pembuat sandi disebut encoder. Buatlah encoder 8 ke 3! 3. Gambarkan rangkaian BCD ke seven segment lengkap dengan tabel kebenarannya! 2. Apa yang dimaksud dengan encoder? 3.dan dapat menterjemahkan sandi-sandi yang dibuat sehingga dapat dimengerti oleh manusia. Tes Formatif 1. Definisikan decoder! 2.A 127 . Modul ELKA. Jelaskan fungsi dari demultiplexer! 4. Buatlah rangkaian digital multiplexer untuk masukan 5 dan keluaran 1 dengan Karnaugh Map! e. Jelaskan manfaat pengubah dari sinyal analog ke sinyal digital! 5. d.004. Decoder adalah suatu rangkaian yang berfungsi untuk memecahkan sandi-sandi digital menjadi bahasa yang mudah dimengerti manusia (analog). Pengertian decoder adalah suatu rangkaian yang dibangun dari gerbang-gerbang logika untuk memecahkan sandi-sandi digital menjadi bahasa manusia (analog).UM. Jelaskan pula manfaat pengubahan dari sinyal digital ke sinyal analog! f. Kunci Jawaban 1. Tugas 1. Buatlah dekoder 3 ke 8 dengan Karnaugh Map! 4. Pengertian encoder adalah rangkaian yang terdiri dari gerbang-gerbang logika yang dapat berfungsi untuk menterjemahkan bahasa manusia (analog) kedalam bahasa mesin (digital).MR.

Proses kerjanya cepat b. 7. 4. Fungsi dari Demultiplexer adalah untuk menggeserkan data serial input menjadi parallel output. 5. 2. suara maupun gambar.004. Dalam hal ini data serial pada salah satu dari N saluran yang bersedia dan pemilihan saluran khusus tersebut ditentukan melalui alamatnya. Jadi suatu pendekode dapat diubah menjadi demultiplexer. Manfaat pengubahan sinyal digital ke sinyal Manfaat pengubahan sinyal analog ke g. Lembar Kerja Judul: BCD to 7 segment LED decoder ALAT DAN BAHAN 1.A 128 . digutal: a. IC TTL 7447 IC 7segment LED R 220 Ohm Catu daya 5V Papan pecobaan/bread board Kabel penghubung secukupnya Multi meter LANGKAH KERJA Modul ELKA. Tidak ada noise atau cacat. 3. Yaitu suatu Encoder adalah kebalikan dari Decoder. analog: hasil proses langsung dapat dinikmati oleh manusia/langsung dapat dibaca misanya: berupa angka decimal. 5.2. 3. rangkaian yang berfungsi untuk menterjemahkan bahasa manusia atau analaog dalam bahasa mesin (digital).MR. 6.UM. tulisan. 4.

jika input DCBA diberikan dan catat hasilnya dan masukkan Bagaimana kesimpulan dari hasil percobaan ini? Kembalikan alat dan bahan ke tempat semula.004. Buatlah laporan kerja berdasarkan hasil praktek. +5V +5V a D C B A LSB MSB b f a b g e d Common Anoda c 7447 c d e f g 3. 5. 2.MR.A 129 . Siapkan peralatan dan bahan yang akan digunakan.1. Buatlah rangkaian BCD to & segment LED seperti gambar. apa yang tejadi pada LED sebagai output kemudian amati pada tabel. 4. 6. INPUT C B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 OUTPUT d e Decim al Output Hasil Pengamatan BCD to 7 Segment Decoder D 0 0 0 0 0 0 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 a b c f g Keterangan: x = lampu menyala Modul ELKA. Hubungkan catu dari batere 5 V dengan rangkaian.UM.

B=A+B 3.004. Buatlah tabel kebenaran umtuk gerbang AND 3 input! A B C Y 2. Rencanakan rangkaian Half Adder dengan menggunakan gerbanggerbang dasar! 4. Buktikan persamaan Boolean berikut ini dengan table kebenaran: A. Rencanakan sebuah rangkaian pencacah sinkron dan asinkron yang dapat berhenti pada 112 = 310 lengkapi dengan table kebenaran dan karnaugh Map 6. 10.A 130 . Rencanakan gambar rangkaian register SISO yang menggunakan JK FF dengan D FF 9. 1. Gambarkan rangkaian RS FF dan buatlah table kebenarannya.MR.UM. Sebutkan 4 macam karakteristik penting dari pencacah counter! 5. Sebutkan jenis-jenis dari register! 8. Bagaimanakah sifat-sifat dari JK FF induk Hamba? Modul ELKA.-= lampu mati BAB III EVALUASI TEST TERTULIS Kerjakan soal-soal berikut dengan benar dan jelas. Definisikan register! 7.

Berikan pulsa-pulsa clock dan catat dalam suatu table sebagai berikut: CLOCK 0 1 2 3 4 5 D C B A Modul ELKA. Kabel penghubung LANGKAH PERCOBAAN Percobaan I (pencacah lingkar) 1.A 131 .UM. 3. Rangkaian clock 3. kemudian set FF 1 dengan cara memberikan logika “0” pada terminal preset sekejab. Catu daya 5 V DC 7. Indikator 4. Multimeter 6.004.MR. Buatlah rangkaian seperti gambar berikut A B C D 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Q JK FFC 5 3 Q JK FFC 5 3 Q J K FFC 5 3 Q JK FFC 5 Clock 2. IC SN 7473 2. Resetlah semua FF terlebih dahulu. Papan percobaan 5.TEST PRAKTEK Judul: RING COUNTER ALAT DAN BAHAN 1.

Berapa variasi keluaran dari pencacah lingkar dan pencacah Johnson dari percobaan diatas.MR. 4. 3.6 7 8 Percobaan II (Pencacah Johnson) 1.UM. KUNCI JAWABAN TEST TERTULIS 1. 2. Berikan kesimpulan. Dimana n = banyaknya input sehingga 23 = 8 A 0 A B C Y B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 Modul ELKA. Tukarkan hubungan antara J dan K (input J dapat Qnot dan k mendapat Q) dari gambar rangkaian diatas.A 132 .004. Jadi ada 2n kemungkinan untuk inputnya. table kebenaran untuk gerbang AND 3 input. kemudia set FF 1 dengan cara memberikan logika “0” pada terminal preset sekejab dan catat outputnya dalam tabel. Resetlah semua FF terlebih dahulu.

B + A. Sampai berapa bias mecacah (Modulo).MR. Pencacah maju atau mundur. Pencacah sinkron berhenti pada 11 = 3 (dasan) Pulsa ke 0 1 2 Out B 0 0 1 A 0 1 0 FF-B JB KB 0 X 1 X x 0 FF-A JA 1 x 1 KA X 1 x Modul ELKA.004. d.B 4. Rancangan Half Adder dengan menggunakan Gerbang Dasar A B A.UM.Bnot=Anot+Bnot A B Anot Anot.B Carry A. Dapat berjalah terus (free running) atau berhenti sebdiri atau self stopping. 5.B A.B Sum A.A 133 . Pembuktian persamaan Boolean dengan table kebenarannya untuk persamaan: Anot. Karakteristik penting dari pencacah adalah: a.2.Bn A B AB 0 0 1 ot 0 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 0 Bno t 1 0 1 0 Anot+Bn ot 1 1 1 0 3. b. c. Kerjanya sinkron atau tak sinkron.

2). 7.004. 1).UM. Ada 2 jenis register yaitu: a.3 4 B\ 0 A Gambar 0 0 1 X JB = A Clock 1 1 1 1 1 0 x x 1 1 x 0 x x x 0 x B\ A rangkaian: 1 0 B X 1 KA = J C LK K Q JK FFB Q J C LK K 0 XA B Q Q J K FFB Pencacah sinkron berhenti pada 11: Puls a ke 0 1 2 3 4 6. Storage register (register penyimpan) Shift Register (register geser) SISO (Serial Input Serial Output) SIPO (Serial Input Paralel Output) PISO (Paralel Input Serial Output) PIPO (Paralel Input Paralel Output) 8.A 134 . b. 3). Out B 0 0 1 1 1 A 0 1 0 1 1 FF-B JB X 1 X X X KB X X X X x FF-A JA 1 x 1 x x KA X 1 x 0 x B\ 0 1 A 0 X 1 1 X 0 JB = JA = 1 KB = X Register adalah sekelompok flip flop yang dapat dipakai untuk menyimpan dan mengolah informasi dalam bentuk biner. Rangkaian register SISO menggunakan JK FF: Modul ELKA.MR. 4).

004.A 135 .MR. dan data tersebut akan dikeluakan selama ada denyut lonceng atau clock dari 0 ke 1. maka informasi dalam register akan digeser kekanan selama tebing depan dari denyut lonceng (clock) 9.Word in 1 2 3 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 1 2 J C LK K Q 4 Serial out Q J K FFA 5 3 Q JK FFB 5 3 Q JK FFC 5 3 Q J K FFD 5 Clock Prinsip kerja: Informasi data dimasukkan melalui word in dan akan dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Rangkaian clock RS FF S Q Clock Q R Tabel kebenarannya: CLOCK R S Q Qnot Modul ELKA. Karena jalan keluarnya flipflop 1 dihibungkan dengan jalan masuknya flipflop berikutnya maka informasi didalam register akan digeser ke kanan selama tebing dari denyut lonceng atau clock. Karena jalan keluarnya flipflop satu dihubungkan kepada jalan masuknya flip-flop berikutnya.UM. Rangkaian register SISO menggunakan D FF: Word in D C LK Q FFA FFB Q D C LK Q FFC Q D C LK Q FFD Q D C LK Q Q Serial out Clock Prinsip kerja: informasi atau data dimasukkan melalui input data load.

LEMBAR PENILAIAN TEST PRAKTIK Nama Peserta No. Penyiapan tata letak 2. 1 1 Aspek Penilaian 2 Perencanaan 1.1.MR. Cara membuat ilustrasi Skor Maks . Menentukan Ilustrasi dan warna Sub total Proses (Sistematika & Cara Kerja) 3. c. Induk Program Keahlian Nama Jenis Pekerjaan : : : : PEDOMAN PENILAIAN No . 3 5 5 10 5 5 10 10 Skor Peroleha n 4 Keterangan 5 2 3 Modul ELKA. Dan jika inputnya J dan K keduanya berlogika 0 maka keadaanya outputnya tidak akan berubah (sama dengan kondisi sebelumnya) Meskipun pulsa clock diberikan.1. Maksudnya jika pulsa clock diberikan input J dan K diberikan kedua outputnya Q dan Qnot tetap berbeda.UM.1. Flipflop ini tidak memiliki kondisi terlarang.004.2. Menganalisa jenis desain Sub total Membuat tata letak 2.2. Jika input J dan K berlogika 1 diberi pulsa clock maka keadaan b.0 1 0 1 0 1 0 1 10.A 136 . 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 terlarang Sifat-sifat JK FF outputnya akan berubah. Persiapan alat dan bahan 1. Kondisi ini dinamakan kondisi stabil. a.

1 Aspek Penilaian Perencanaan 1. Cara menetapkan warna 4 Sub total Kualitas Produk Kerja 4.MR. Hasil desain cover memenuhi unsur estetika 4. Persiapan alat dan bahan Kriteria Penilaian Skor • • Alat dan bahan disiapkan sesuai kebutuhan Alat dan bahan disiapkan tidak sesuai kebutuhan Merencanakan sesuai tahapan/ proses desain Tidak merencanakan tahapan/ proses desain Tata letak disiapkan sesuai prosedur Tata letak tidak disiapkan sesuai prosedur Model susunan dilengkapi dengan intruksi penyusunan Model susunan tidak dilengkapi dengan instruksi penyusunan 5 1 5 1 1. Kelengkapan bukti fisik Sub total Total 10 10 30 10 10 10 30 2 3 3 2 10 4 6 10 100 5 6 KRITERIA PENILAIAN No . Pekerjaan diselesaikan dengan waktu yang telah ditentukan Sub total Sikap/Etos Kerja 5.UM.2.3.2. Cara melakukan tata letak 3.2.A 137 . Menentukan jenis ilustrasi dan warna • • 3 Proses (Sistematika & Cara Kerja) 3. Kemandirian Sub total Laporan 6.1.1.4.3.3. Tanggung jawab 5. Ketelitian 5. Hasil desain cover buku fiksi sesuai dengan isi buku 4.1. Sistimatika penyusunan laporan 6.004.1.3.2. Cara membuat ilustrasi Modul ELKA.1.2. Penyiapan tata letak • • 5 1 5 1 2. Menganalisa jenis desain • • 2 Membuat tata letak 2. Inisiatif 5.2.1.

MR. Cara melakukan tata letak Ilustrasi dibuat sesuai dengan isi buku Ilustrasi dibuat tidak sesuai isi buku Tata letak memenuhi dasardasar estetika Tata letak tidak memenuhi dasar-dasar estetika Penggunaan warna memenuhi harmoni warna Penggunaan warna tidak harmoni Hasil desain sesuai dengan isi buku Hasil desain tidak sesuai denan isi buku Hasil desain menerapkan unsure estetika Hasil desain tidak memenuhi estetika Menyelesaikan pekerjaan lebih cepat dari waktu yang ditentukan Menyelesaikan pekerjaan tepat waktu Menyelesaikan pekerjaan melebihi waktu yang ditentukan 10 1 10 1 10 1 • • 3.004.3.2.UM.1.2.2.3.3. Cara menetapkan warna • • • 4 Kualitas Produk Kerja 4.• 3. Inisiatif • • Modul ELKA.A 138 . Tanggung jawab • • Membereskan kembali alat dan bahan yang dipergunakan Tidak membereskan alat dan bahan yang dipergunakan Tidak banyak melakukan kesalahan kerja Banyak melakukan kesalahan kerja Memiliki inisiatif bekerja Kurang/tidak memiliki inisiatif kerja 2 1 3 1 3 1 5. Hasil desain cover memenuhi unsur estetika 4. Ketelitian • • 5. Hasil desain cover buku fiksi sesuai dengan isi buku • • 10 1 10 1 8 10 2 4.1. Pekerjaan diselesaikan dengan waktu yang telah ditentukan • • • • • 5 Sikap/Etos Kerja 5.

MR.004.2.A 139 . Kemandirian • • Bekerja tanpa banyak diperintah Bekerja dengan banyak diperintah Laporan disusun sesuai sistimatika yang telah ditentukan Laporan disusun tanpa sistimatika Melampirkan bukti fisik hasil penyusunan Tidak melampirkan bukti fisik 2 1 6 Laporan 6. Kelengkapan bukti fisik • • • • 4 1 6 2 BAB IV PENUTUP Setelah menyelesaikan modul ini. maka hasil yang berupa nilai dari instruktur atau berupa porto folio dapat dijadikan sebagai bahan verifikasi bagi pihak industri atau asosiasi profesi. Mintalah pada pengajar/instruktur untuk melakukan uji kompetensi dengan sistem penilaiannya dilakukan langsung dari pihak dunia industri atau asosiasi profesi yang berkompeten apabila Anda telah menyelesaikan suatu kompetensi tertentu.UM. maka Anda berhak untuk mengikuti tes praktik untuk menguji kompetensi yang telah dipelajari. Kemudian selanjutnya hasil tersebut dapat dijadikan sebagai penentu standard pemenuhan kompetensi tertentu dan bila memenuhi syarat Modul ELKA. Dan apabila Anda dinyatakan memenuhi syarat kelulusan dari hasil evalusi dalam modul ini.5.4.1. Sistimatika penyusunan laporan 6. maka Anda berhak untuk melanjutkan ke topik/modul berikutnya. Atau apabila Anda telah menyelesaikan seluruh evaluasi dari setiap modul.

UM. Jakarta 1985 Pudak Scientific. Ryder. Indonesia Wasito S. Engineering Electronics. Karya Utama. London. DAFTAR PUSTAKA Hold Sworth.MR. Modul ELKA. Elektronika Terpadu Jilid 2. Erlangga. Pelajaran ElektronikaTeknik Digit. PHD. International Student Edition Millman Jacob dan Halkias Christos C. Digital Logic DesignButter Worth.A 140 . Basic Digital Communication. Bandung.004. 1985 John D.Anda berhak mendapatkan sertifikat kompetensi yang dikeluarkan oleh dunia industri atau asosiasi profesi. Jakarta.

Sign up to vote on this title
UsefulNot useful