Transstores de Efeito de Campo FETs ('Field Effect-Transistors') JFETs, MOSFETs

Dispositivos e aplicaes
Jos A. Soares Augusto
Grupo de Electrnica e Instrumentao Dep. Fsica da Fac. Cincias da Univ. de Lisboa
(v3-2008)

Famlias e sub-famlias de FETs

FET de Juno - JFET 1. De Canal P 2. De Canal N MOSFET ('Metal-Oxide Semiconductor FET') ou IGFET ('Insulated-Gate FET') 1. De Reforo De canal P De canal N 2. De Depleco De Canal N De canal P

Estrutura do JFET
P - Semicondutor do tipo P N - Semicondutor do tipo N G - Porta ('Gate) D - Dreno ('Drain') S - Fonte ('Source')
A fonte (S) o terminal do canal que debita os portadores maioritrios: os electres no NFET e as lacunas no PFET. Ou seja, a fonte S o terminal mais negativo no canal do NFET e o terminal mais positivo no canal do PFET

Semicondutores intrnsecos (sem dopagem)

Representao bi-dimensional do cristal de silcio (Si). Os crculos representam os ncleos do cristal de Si com +4 a indicar a carga positiva de +4q, que neutralizada pela carga dos 4 electres de valncia. Note que as ligaes covalentes so formadas pela partilha dos electres de valncia. A 0 K, todas as ligaes esto intactas e no h electres livres para conduzir corrente elctrica.

temperatura ambiente, algumas ligaes covalentes partem-se por ionizao trmica. Cada ligao quebrada origina um electro livre e uma lacuna, ambos disponveis para conduzir corrente elctrica.

Semicondutores extrnsecos (do tipo n e do tipo p)

Cristal de Si dopado por um elemento pentavalente (Fsforo, Arsnio,...). Cada tomo dopante doa um electro livre - o dador. O semicondutor dopado do tipo n.

Cristal de Si dopado por um elemento trivalente (Glio, ndio). Cada tomo dopante cria uma lacuna e chamado aceitador. O semicondutor dopado do tipo p.

Zona de depleco na juno p-n

Juno p-n

(a) A juno pn sem tenso aplicada (terminais em aberto). (b) Distribuio de potencial ao longo do eixo perpendicular juno. Se uma tenso inversa (plo positivo no material de tipo n) fr aplicada juno, a zona de depleco alarga, tanto mais quanto maior fr a magnitude dessa tenso inversa. Na zona de depleco no h cargas livres para transportar corrente elctrica.

Zona de depleco

A zona de depleco, na juno PN polarizada inversamente, tem poucos portadores (electres no semicondutor N, lacunas no semicondutor P) e, por isso, funciona como um 'mau condutor': se esta zona alarga, ento a resistncia do canal aumenta!

Comportamento elctrico do JFET

Funcionamento na zona resistiva

Curva ID-VDS com VGS=0 V VP a tenso de pinch-off (estrangulamento) Estrangulamento em VDS=-VP (limiar entre a zona resistiva/hmica e a zona de saturao)

Funcionamento Elctrico (NFET)

NOTA IMPORTANTE: entre a porta (G) e o canal (D ou S) existe uma juno semicondutora PN: para que o FET funcione correctamente esta juno deve sempre estar Porta P G polarizada inversamente, isto : VGS, VGD < 0 Volt no NFET Canal N VGS, VGD > 0 Volt no PFET D O funcionamento baseia-se na expanso/contraco da zona de depleco da juno porta-canal

1. 2.

Funcionamento Elctrico (cont.)

Com VGS=0 V e VDS a aumentar, o canal comporta-se como uma resistncia quase linear (pelo menos para VDS pequeno) e ID aumenta quase linearmente => zona linear, de trodo, resistiva Com VGS=0 V, quando VDS atinge a tenso de estrangulamento ('pinchoff') -VP (note que VP negativa), ID permanece (quase) constante sendo denominada IDSS => zona de saturao Repetindo a experincia com VGS< 0 V obtm-se uma curva semelhante, mas mais abaixo da obtida com VGS=0 V (veja o grfico seguinte) Ateno: aqui considera-se que a tenso VP no NMOS negativa e no PMOS positiva. A tenso de estrangulamento ser -VP. Existem textos em que a norma seguida a oposta (VP positiva no NMOS).

Funcionamento Elctrico (cont.)

Diminuindo VGS at VGS(off) = VP (estes so valores negativos no NMOS) o canal corta definitivamente, independentemente de VDS => esta a zona de corte A linha que separa a saturao e a zona de trodo (a tracejado) VDS=VGS-VP= VGSVGSoff

Equaes Elctricas (NFET)

Frmulas aplicveis (ver sentidos na figura)
IG = 0 e ID = IS Sempre!! ID = (IDSS/VGSoff 2)[2(VGS- VGSoff)VDS-VDS2] ID = IDSS(1-VGS/VGSoff)2(1+VDS) ID=0 trodo/resistiva saturao corte

Condies de funcionamento
Corte: VGS < VGSoff Saturao: VGS > VGSoff, VDS > VGS-VGSoff Trodo: VGS > VGSoff, VDS < VGS-VGSoff A linha que separa a saturao e a zona de trodo VDS=VGS-VGSoff. Nos NFET, VGS e VGSoff so ambas negativas; nos PFET so positivas.

Frmulas no SPICE (semelhantes s do MOSFET)

ID = (VGS-VGSoff)2 ID = [2(VGS - VGSoff)VDS-VDS2] = IDSS/VGSoff 2 = IDSS/VP2 sat. trodo

NOTA: lembre-se que VGSoff=VP nestas notas

Curvas Tpicas e Recta de Carga

VDD RD ID Vo D + VDS S IS -

Vi IG

G + VGS

Neste exemplo, a resistncia de dreno RD de 39 K e a alimentao VDD de 30 V. Presume-se que VGS = - 0,4 V IG = 0;
VDD = 30 V; VDD = RD ID + VDS; VDS = 16 V; ID = 0,35 mA

Polarizao do JFET (na saturao)

Assim como os transstores bipolares, os JFETs apresentam grande variao de natureza estatstica/ambiental nos respectivos parmetros. A polarizao estabelecimento do ponto quiescente, ou ponto de funcionamento em repouso (PFR) tem que suportar essa variabilidade. A polarizao fundamental em amplificadores. Existem 3 processos bsicos de polarizar o FET
1. 2. 3. Polarizao em tenso constante (VGS) Polarizao em corrente constante (ID) Auto-polarizao (ou polarizao de fonte) que tem a vantagem de s necessitar de uma fonte de alimentao.

VGS constante VDD=RDID+VDS IG=0 VGS=-VGG

ID constante VDD=RDID+VDS IG=0 VGS=VP[1-(ID/IDSS)1/2]

IDSS = 0,9 mA; VP=-1 V;

ID = IDSS(1-VGS/VP)2

Auto-polarizao VDD=(RD+Rs)ID+VDS IG=0 VGS=-RSID ID = IDSS(1-VGS/VP)2

IDSS = 0,9 mA; VP=-1 V

Ms polarizaes: Q2 permite apenas uma pequena excurso at ao limite inferior de VDS (est perto da zona resistiva) e Q1 permite apenas uma pequena excurso at ao limite superior de VDS (est perto de VDD). Num ponto Q ideal VDSQ VDD/2

Polarizaao prtica (combinada tenso/corrente/autopolarizao) de amplificadores com JFET para melhorar a robustez variao de parmetros (todos estes esquemas so equivalentes)

Robustez da polarizao combinada s variaes nos parmetros (2N4339): a) VGS constante; b) ID constante;
c) auto-polarizao; d) polarizao combinada

MODELO INCREMENTAL DO FET NA SATURAO

Modelo vlido para JFETs de canal N ou P

G +
Vgs

gm Vgs

D ro

Regras de anlise de amplificadores em regime incremental (sinais fracos) na banda mdia Fontes de tenso DC de alimentao (VDD, VGG, VSS...) passam a ser ligaes massa Condensadores de acoplamento e de passagem passam a curto-circuitos (s so considerados no estudo a frequncias muito baixas) Os FETs so substitudos pelo respectivo modelo incremental gm e ro dependem do ponto quiescente

_ S

ID = IDSS(1-VGS/VP)2(1+VDS)
(note que 1+VDS 1)

gm=gfs=dID/dVGS -2(IDSS/VP)(1-VGS/VP) 1/ro =1/rds = dID/dVDS IDQ

10

Amplificador em fonte-comum
VDD

RD Vo Vi Cco Cci RG RS Cb VSS Vi _ RG +

G + vgs _ gm vgs

D + ro RD _ S Vo

VGG

As fontes DC, denominadas VDD, VGG e VSS, so ligadas massa Os condensadores Cci, Cb e Cco so substitudos por curto-circuitos (note que Cb curto-circuita RS) O FET substitudo pelo modelo incremental Imp. entrada=RG; Imp. sada=ro||RD; Ganho Av=-gm(ro||RD), pois vgs=vi

MOSFET
O MOSFET tem um conjunto de equaes semelhante ao JFET mas o seu princpio de funcionamento substancialmente diferente. Pode ser de tipo NMOS (tipo N) ou PMOS (tipo P). Pode ser de reforo ou de depleco.

11

Estrutura fsica do NMOSFET

Pode-se controlar as caractersticas elctricas do MOSFET dimensionando a razo da largura pelo comprimento do canal, W/L (veja equaes mais adiante). Note que n+ na figura indica um nvel de dopagem elevado e no uma carga positiva!

O canal no MOSFET induzido: um NMOSFET tem um canal criado por electres atrados das ilhas do dreno e da fonte (tipo n+, fortemente dopadas) para um substrato do tipo P! O MOSFET tem 4 terminais: G, D, S e B (de 'bulk' ou substrato) mas o B est normalmente ligado fonte S.

12

Equaes Elctricas (NMOS)

Frmulas aplicveis IG = 0 e ID = IS Sempre!! 2] ID = K[2(VGS-Vt)VDS-VDS trodo ID = K(VGS-Vt)2(1+VDS) saturao ID = 0 corte K=n Cox (W/L)/2 depende da geometria do NMOS Vt a tenso de limiar; n a mobilidade dos electres no canal; Cox a capacidade por unidade de rea na porta; W e L so, respectivamente, a largura e o comprimento do canal Condies de funcionamento Corte: VGS < Vt Trodo: VGS > Vt, VDS < VGS - Vt Saturao: VGS > Vt, VDS > VGS - Vt A linha que separa a zona de saturao e a zona de trodo VDS=VGS-Vt

Reforo e depleco
Um transistor NMOS ou PMOS de depleco quando j conduz com VGS=0 de reforo quando no NMOS: Vt>0 e VGS>Vt para que o transistor conduza no PMOS: Vt<0 e VGS<Vt para que o transistor conduza
Os MOS de depleco so fabricados com um processo de implantao inica no canal

Sinal de Vt / Reforo condio conduo

Depleco Vt<0 VGS>Vt Vt>0 VGS<Vt

NMOS PMOS

Vt>0 VGS>Vt Vt<0 VGS<Vt

13

Grficos com caractersticas iDvGS de MOSFETs de reforo ('enhancement') e de depleco ('depletion') de ambas as polaridades -- N e P -- (operando na saturao). Note que as curvas caractersticas intersectam o eixo vGS na tenso de limiar Vt. Note, tambm, que valores algo diferentes de |Vt| so apresentados para os dispositivos de canal n e de canal p para efeito meramente ilustrativo.

Curvas Caractersticas do NMOS

14

Modelos de NMOS e de PMOS a funcionar na saturao: a fonte S o terminal mais positivo no PMOS, enquanto que o terminal mais negativo no NMOS
NMOS

PMOS

Recta de carga sobreposta s curvas do MOS: consoante o valor de VGS, assim o MOS funcionar na zona de saturao (Q) na zona de trodo (C) no ponto entre elas (B) ou no corte (A).

15

Modelos Incrementais (semelhantes aos do JFET)

O modelo incremental dos MOSFETs mais simples que o dos BJT pois no h corrente de porta (IG=0). um modelo semelhante ao do JFET. gm = dID/dVGS = 2K(VGS-Vt) 1/ro = dID/dVDS = IDQ

Amplificador com MOSFET: o circuito de sinais fracos igual ao que se obteria com o JFET. A juno porta-canal nunca pode ficar polarizada directamente no JFET, enquanto que no MOSFET esse problema no existe! (pois no h juno, a interface entre a porta e o canal uma camada de dielctrico, o dixido de silcio SiO2)
K=0,2 mA / V2; Vt = 1 V VGS=VDS pois IG=0 e RGIG=0 VDS=15-RDID ID=K(VGS-Vt)2 =K(15-RDID -Vt)2 ID=1,16 mA; VDS=3,4 V

16

Exemplo completo de amplificador em fonte-comum com um NMOS

Aplicaes do JFET-atenuador varivel

VCR- 'Voltage Controlled Resistor, com resistncia RDS. O FET funciona na zona resistiva com VIN pequeno. VOUT=VIN*RDS/(R+RDS)

17

Aplicaes do JFET - atenuador varivel (cont.)

Linearizao com retroaco paralelo-paralelo: R2=R3; R1<<R2

Aplicao num filtro passa-alto de frequncia de corte controlada por uma tenso contnua VGS

Aplicaes (cont.)

Seguidor de alta impedncia, baixa capacidade e banda larga

Amplificador de alta impedncia, baixa capacidade e banda larga (amplificador de vdeo)

18

Aplicaes (cont.)

Fonte de corrente de preciso

Amplificador audio de ganho elevado

Aplicaes (cont.)

Atenuador varivel

Amplificador cascode (CS-CG, isto , fontecomum porta-comum) para aplicaes vdeo

19

Aplicaes (cont.)

Controle de tonalidade (agudos/graves) para aplicaes audio, de elevada impedncia

Aplicaes (cont.)

Circuito de amostragem e reteno (Sample&Hold) com ajuste de 'offset no ampop

20

Aplicaes digitais: inversor lgico CMOS

Inversor lgico CMOS (cont.)

Curva Vo-Vi Curva Id-Vi

21

Inversor CMOS - comportamento dinmico

O comportamento dinmico semelhante carga/descarga dum condensador num circuito RC passa-baixo, sendo R, aqui, ou o NMOS ou o PMOS a funcionar como resistncias no lineares

Vrias portas lgicas CMOS

22

Mais portas lgicas CMOS

Portas lgicas pseudo-NMOS

23

Interruptores MOS

Interruptor simples: tem uma queda de tenso igual a Vt

Interruptor melhorado: no tem a queda de tenso Vt, um interruptor quase ideal e utilizado em muitos circuitos integrados

Multiplexer 2:1

XOR

(com interruptores MOS)

24

'Latches' (trincos) SR com relgio ()

Flip-Flop D com relgios no sobrepostos (non-overlapping clocks)

25

Flip-Flop D tipo mestre-escravo com relgios no sobrepostos

26