RISC Sin que la gran mayora lo sepa, los procesadores que utilizamos da a da, desde hace unas cuantas

dcadas estn basados en lo que se llama arquitectura RISC, que es el acrnimo de Reduced Instruction Set Computing, o computacin con un set de instrucciones reducidas. La arquitectura RISC se opone a su predecesor, la arquitectura CISC, el cual utilizaba instrucciones complejas en lugar de instrucciones sencillas. En los inicios de los microprocesadores se tena la idea de que entre ms informacin pudieras meter en una instruccin era mejor. Hasta cierto punto no estaban tan equivocados, el conseguir ms con una misma instruccin les permita tener programas mucho ms pequeos y tambin reducir las veces que se hacan lecturas a memoria. Sin embargo, investigadores de IBM se dieron cuenta de que estas capacidades no estaban siendo aprovechadas al 100 por ciento, sobre todo por lo limitados que eran los compiladores para generar cdigo que fuera completamente eficiente. Fue entonces cuando a mediados de los 70s se empez a desarrollar la ideologa de RISC (incluso CISC no se haba denominado de esa forma hasta que naci RISC). RISC se basaba en la idea de que los procesadores eran ms eficientes si las tareas que le eran entregadas eran muy sencillas. Esto se reflejaba en gran parte al momento de decodificar las instrucciones. Aunque el tener instrucciones ms sencillas implica un nmero ms grande de las mismas, los procesadores tienden a ser ms eficientes al ejecutar este tipo de instrucciones que menos pero ms complejas. Algunas personas tienden a confundirse al pensar que RISC significa un set de instrucciones ms pequeo. Al contrario, las instrucciones crecieron considerablemente, solo se hicieron ms especficas en lo que tenan que hacer, por ejemplo, existen instrucciones que se dedican nicamente al acceso a memoria, pero por lo mismo, son ms eficientes en lo que hacen. Esto tambin facilit el desarrollo de lo que se conoce como pipelines, que es dividir las tareas en instrucciones sencillas que se puedan ir encolando para su ejecucin en paralelo. Esto se dio en gran parte a que se busc que las instrucciones tardaran solo un ciclo de reloj para ser ejecutadas (obviamente si era una bsqueda en memoria y los datos no estaban disponibles, pues se perda el propsito). Dnde se encuentra la arquitectura RISC:

ARM, que bsicamente estn en los iPhone, iPod Touch, iPad, Nintendo DS, etc. MIPS, que est o estuvo ms bien en el PlayStation 1 y 2, en el Nintendo 64 y en el PSP. El MIPS R400, el primer procesador de 64 bits, tambin es un caso de xito. La Power Architecture de IBM y el ahora Freescale en sus PowerPC, en el GameCube y el Wii.

As que de ahora en adelante ya sabes que tus gadgets, consolas y dems estn en su mayora basadas en esta simple, pero revolucionaria idea. Ventajas 1. La estrategia RISC tambin tiene grandes ventajas. Debido a que cada instruccin realiza una operacin muy simple, el cdigo se ejecutar en aproximadamente el mismo tiempo que el comando MULT de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es ms sencillo que las instrucciones complejas, dejando ms espacio para registros de propsito general. Adems, las optimizaciones sobre un hardware ms sencillo son mucho ms fciles de realizar. 2. RISC ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel, MIPS, Motorota, ROSS, y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes clnicos. 3. La CPU trabaja mas rpido al utilizar menos ciclos de reloj para ejecutar instrucciones. 4. Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva despus de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecucin de nuevas operaciones. Cada instruccin puede ser ejecutada en un solo ciclo del CPU.

5. La denicin de RISC es el futuro de la computacin. Dentro de los prximos cinco aos, surgir un Standard de computacin completamente nuevo basado en las arquitecturas RISC. Los computadores RISC redenirn completamente la curva de precio - rendimiento que actualmente existe en la industria de la computacin basada en computadores CISC, y se volver el Standard de la industria de la computacin que nos llevara al siglo XIX. En el diseo de una mquina RISC se tienen cinco pasos: 1. Analizar las aplicaciones para encontrar las operaciones clave. 2. Disear un bus de datos que sea ptimo para las operaciones clave. 3. Disear instrucciones que realicen las operaciones clave utilizando el bus de datos. 4. Agregar nuevas instrucciones slo si no hacen ms lenta a la mquina. 5. Repetir este proceso para otros recursos. El primer punto se refiere a que el diseador deber encontrar qu es lo que hacen en realidad los programas que se pretenden ejecutar. Ya sea que los programas a ejecutar sean del tipo algortmicos tradicionales, o estn dirigidos a robtica o al diseo asistido por computadora. La parte medular de cualquier sistema es la que contiene los registros, el ALU y los 'buses' que los conectan. Se debe optimar este circuito para el lenguaje o aplicacin en cuestin. El tiempo requerido, (denominado tiempo del ciclo del bus de datos) para extraer los operandos de sus registros, mover los datos a travs del ALU y almacenar el resultado de nuevo en un registro, deber hacerse en el tiempo mas corto posible. El siguiente punto a cubrir es disear instrucciones de mquina que hagan un buen uso del bus de datos. Por lo general se necesitan solo unas cuantas instrucciones y modos de direccionamiento; slo se deben colocar instrucciones adicionales si sern usadas con frecuencia y no reducen el desempeo de las ms importantes. Siempre que aparezca una nueva y atractiva caracterstica, deber analizarse y ver la forma en que se afecta al ciclo de bus. Si se incrementa el tiempo del ciclo, probablemente no vale la pena tenerla. Por ltimo, el proceso anterior debe repetirse para otros recursos dentro del sistema, tales como memoria cache, administracin de memoria, coprocesadores de punto flotante, etctera. Una vez planteadas las caractersticas principales de la arquitectura RISC as como la filosofa de su diseo, podramos extender el anlisis y estudio de cada una de las caractersticas importantes de las arqutecturas RISC y las implicaciones que estas tienen. LA ARQUITECTURA CISC ( Complex Instruction Set Computer ). Fue la primera tecnologa de CPUs con la que la maquina PC se dio a conocer mundialmente. Adoptada por Intel, se coloco en las primitivas PCs (procesador 8088) que fueron lanzadas bajo la marca IBM el 12 de Agosto de 1981. Su sistema de trabajo se basa en la Microprogramacin. Dicha tcnica consiste en hacer que cada instruccin sea interpretada por un microprograma localizado en una seccin de memoria en el circuito integrado del Microprocesador. A su vez, las instrucciones compuestas se decodifican para ser ejecutadas por microinstrucciones almacenadas en una ROM interna. Las operaciones se realizan al ritmo de los ciclos de un reloj. Considerando la extraordinaria cantidad de instrucciones que la CPU puede manejar, la construccin de una CPU con arquitectura CISC es realmente compleja. A este grupo pertenecen los microprocesadores de INTEL (celeron, Pentium II, Pentium III, Pentium IV) y AMD (Duron, Athlon). El origen de la arquitectura CISC se remonta a los inicios de la programacin ubicada en los aos 60 y 70. Para contrarrestar la crisis del software de ese entonces, empresas electrnicas fabricantes de hardware pensaron que una buena solucin era crear una CPU con un amplio y detallado manejo de instrucciones, a fin de que los programas

fueran mas sencillos. Los programadores en consecuencia crearon multitud de programas para esa arquitectura. La posterior masificacin de los PCs, permiti que el mercado fuera luego copado de software creado para procesadores CISC. Entre las bondades de CISC destacan las siguientes: 1. Reduce la dificultad de crear compiladores. 2. Permite reducir el costo total del sistema. 3. Reduce los costos de creacin de Software. 4. Mejora la compactacin de cdigo. 5. Facilita la depuracin de errores (debugging). LAS ARQUITECTURAS ENFRENTADAS: RISC VS CISC. Partiendo de lo expuesto, habra que evaluar las ventajas de ambas arquitecturas para tomar decisiones sobre la escogencia de una u otra a la hora de disear un sistema. RISC es ms rpida, pero ms costosa. Hablando en trminos de costo hay que pensar que RISC utiliza mas la circuiteria (comandos hardware o circuitos electrnicos) para ejecutar operaciones directas (el microprocesador esta mas libre de carga), en tanto que CISC utiliza micro cdigo ejecutado por el microprocesador lo que la hace mas econmica y mas lenta tambin (debido a la carga que soporta el microprocesador). Hay ms software de uso general para la plataforma CISC. Pero la exigencia de la informtica demanda peridicamente mayor velocidad y administracin de espacio en RAM y discos duros, rea en la que ambas arquitecturas deben seguir innovando. Dado que CISC es mas popular a nivel de PCs, las innovaciones en esta categora son mas numerosas (nuevas interfaces, puertos, nuevos buses y velocidades de transmisin). Tcnicamente hablando, el rendimiento en RISC basado en la menor cantidad de carga de instrucciones en el microprocesador compensa a la mayor cantidad de cdigo en software que es necesario utilizar, por lo que su arquitectura se considera ms potente que CISC.-