Tarea 4

EL Amplicador Operacional de Transconductancia de Miller en
tecnologa CMOS
Enrique Alonso, torpedix@hotmail.com
Javier Valcarce, javier.valcarce@gmail.com
25 de mayo de 2006
ndice
1. El OTA-Miller
2. Estudio terico
2.1.
2.2.
2.3.
2.4.
Dimensionamiento del transistor TF

Puntos de polarizacin . . . . . . . .
Ganancia . . . . . . . . . . . . . . .
Excursin de salida . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2
4
5
5
3. Simulacin de la descripcin elctrica
4. Simulacin de la descripcin fsica
3.1. Puntos de polarizacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2. Ganancia y ancho de banda, excursin y oset de salida . . . . . . . . . . . . . . . . .
4.1.
4.2.
4.3.
4.4.
Simulacin fsica del bloque FUENTE

Simulacin fsica del bloque PARDIF .
Simulacin fsica del bloque SALIDA .
Simulacin fsica del layout . . . . . .
.
.
.
.
.
.
.
.
A. Estudio de una fuente de corriente CMOS
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
6
6
6
7
8
8
Figura 1: Esquema para simular el diseo

1.
El OTA-Miller
Los amplicadores operacionales de transconductancia (OTA) son amplicadores operacionales

cuya salida, en lugar de ser una fuente de tensin de baja impedancia como en los amplicadores
operacionales convencionales, es una fuente de corriente de alta impedancia controlada mediante la
tension diferencial de entrada. En este trabajo de clase simulamos la descripcin elctrica y fsica de
un OTA de Miller en tecnologa CMOS, su estructura puede verse en la Figura 2. El esquema de la
Figura 1 se usa para simulacin.
2.
Estudio terico
2.1. Dimensionamiento del transistor TF

Todos los transistores MOS del circuito deben estar saturados, en este modo Vgs Vth < Vds y su
corriente es
Id = K (Vgs Vth )2 [1 + Vds ]
(1)
donde asumimos = 0 (no hay efecto de modulacin de la longitud del canal) para todos los cculos
que vienen a continuacin.
Queremos dimensionar el trasistor TF (Vpol , WF y LF ) exigiendo que la corriente de referencia Iref sea
7.05uA. Lo primero es calcular los mrgenes admisibles para Vpol . El transistor TF no puede estar en
corte
VgsF > VthF
Vpol Vss > VthF
Vpol > 1.74V
adems, debe estar saturado

VgsF VthF < VdsF
Vpol Vss VthF < VdsF
VdsF = Vdd Vss |Vds8 |
despejando Vgs en (1), la tensin Vds8 es

s
|Vds8 | = |Vgs8 | =
|Id8 | L8
+ |Vth8 |
Kp0 W8
(2)
(a) MILLER
(b) FUENTE
(c) PARDIF
(d) SALIDA
Figura 2: Esquemas del OTA para simulacin jerrquica

si exigimos que la corriente Iref = |Id8 | = 7.05uA entonces |Vds8 | = 1.2624V y el lmite superior para
Vpol es 1.9976V. En resumen
1.74V < Vpol < 1.9976V
(3)
Conociendo el rango admisible de Vpol , podemos jarlo a un valor concreto y despejar la relacin de
aspecto (W/L)F . Fijando el valor central Vpol = 0

W
L

=
F
Iref
0
Kn (VgsF
VthF )
= 0.071
jando1 WF = 2um tenemos una LF = WF /0.071 = 28.17um. Estas dimensiones son efectivas, las
dibujadas son
WdibF = WF 2WDn = 2.1um
LdibF = LF 2LDn = 28um
1
Si jamos LF = 2um obtenemos WF = 0.142um que es un valor imposible para esta tecnologa
2.2. Puntos de polarizacin

Primero calculamos la Id y Vgs de todos los transistores. A partir de la Id , la Vgs se obtiene
despejando en la ecuacin (1)
r
Id L
Vgs =
+ Vth
(4)
KW
donde L y W son siempre dimensiones efectivas y poniendo el signo, la constante K y Vth correcta
dependiendo de si es un transistor nMOS o pMOS
IdF = 7.05uA VgsF = +2.4540V
Id8 = IdF Vgs8 = 1.2624V
los transistores T7 y T5 copian la corriente de referencia multiplicandola de forma proporcional a su

relacin areas
Id7 = [(W/L)7 /(W/L)8 ]IdF = 007.05uA Vgs7 = 1.2624V
Id5 = [(W/L)5 /(W/L)8 ]IdF = 115.60uA Vgs5 = 1.2524V
Id6 = Id5 Vgs6 = +0.9931V
con V1 = 0V y V2 = 0V el par difencial est en equilibrio y la corriente por cada una de sus ramas es
la mitad de la que viene de la fuente de corriente T7
Id1 = Id7 /2 = 3.525uA Vgs1 = 0.9881V
Id3 = Id1 Vgs3 = +0.9703V
Id2 = Id7 /2 = 3.525uA Vgs2 = 0.9881V
Id4 = Id2 Vgs4 = +0.9703V
La tensin Vds de los transistores la podemos obtener a partir de las tensiones Vgs , Vdd y Vss
VdsF = Vdd + Vgs8 Vss = +3.7376V
Vds8 = Vgs8 = 1.2624V
Vds6 = VdsF Vgs5 = +2.4852V
Vds5 = (Vdd Vss Vds6 ) = 2.5158V
Vds1 = VdsF + Vgs7 Vds3 = 2.5180V
Vds2 = Vds1 + Vgs4 Vds4 = 2.4950V
Vds3 = Vgs4 = +0.9703V
Vds4 = Vgs6 = +0.9931V
Vds7 = Vdd + Vds1 Vds3 Vss = 1.5120V
Los clculos de Vgs los hemos realizado con el siguiente script para Octave:
% [Vgs] = mospol(type, Id, W, L)
function [Vgs] = mospol(type, Id, W, L)
Weff
Leff
Kn
Kp
=
=
=
=
W - 2*(-50e-9);
L - 2*(+75e-9);
32.780e-6; Vthn = 0.76;
12.625e-6; Vthp = 0.78;
Transistor gm (uS) gds (uMHO)

T1
33.88
T2
0.147
T3
T4
0.1
T5
4.816
T6
991.93
3.288
Cuadro 1: Transconductancia y admitancia de los transistores del circuito
if
type == 'n'
Vgs = sqrt(Id/Kn*Leff/Weff) + Vthn;
elseif type == 'p'
% Vgs en mdulo, WD,LD=0
Vgs = -(sqrt(Id/Kp*L/W) + Vthp);
else
Vgs = NaN;
end
2.3. Ganancia
Usando el modelo de pequea seal del OTA Miller, la expresin para la ganancia es Av = Av1 Av2
con Av1 y Av2 la ganancia de la etapa diferencial y la de salida respectivamente. Ambas dependen de
las transconductancias (gmi ) y admitancias de salida (gdsi ) de los transistores Ti del circuito as como
de la resistencia de carga RL . En la Tabla 1 aparecen slo los parmetros que son necesarios para
calcular la ganancia, sus expresiones son
r
gmi = 2 K 0
gdsi =
W
Idi
L
Idi
VE Li
(5)
(6)
la ganancia de la 1o etapa (par diferencial) es

Av1 =
gm1
33.88
=
= 137.16
gds2 + gds4
0.147 + 0.1
(7)
la ganancia de la 2o etapa (inversor CMOS) es

Av2 =
gm6
= 54.790
1/RL + gds5 + gds6
(8)
y la ganancia total del amplicador es entonces

|Av | = |Av1 | |Av2 | = 137.16 54.79 = 7514.99
20log(Av ) = 77.52dB
(9)
(10)
que es un valor parecido al obtenido por simulacin.
2.4. Excursin de salida

La seal de salida comienza a distorsionarse cuando T5 y T6 dejan de estar en saturacin, por lo
que la excursin de salida no es 2.5V, sino un poco menor.
El transistor T5 estar en el lmite de saturacin cuando
|Vds5 | = |Vds5min | = |Vgs5 Vth5 | = 0.482V
en ese momento Vout = Vdd |Vds5min | = 2.018V y esa es precisamente la amplitud en la que Vout
se distorsiona y es la excursin mxima en salida positiva. Lo mismo ocurre con T6 cuando Vout es
negativa, en ese caso la excursin mxima en negativa es Vout = Vss + (Vgs6 Vth6 ) = 2.2669V
5
3.
Simulacin de la descripcin elctrica
3.1. Puntos de polarizacin

Al ejecutar la herramienta Analog Environment para simular el esquema elctrico le podemos decir
que nos muestre los puntos de polarizacin de los transistores calculados durante el anlisis transitorio
(Results Print Transient Operating Points).
Vemos que la corriente Ib no exactamente 7.05uA sino 6.196uA, as que ajustamos el transistor TF
ya calculado disminuyendo su longitud de L = 28um a L0 = 24.6um y volvemos a simular, ahora la
corriente Ib ya es correcta.
En la Tabla 2 se comparan los puntos de polarizacin tericos con los que nos da la herramienta
(tomando siempre valor absoluto).
Transistor
T1
T2
T3
T4
T5
T6
T7
T8
TF
Ids (uA)
3.525
3.525
3.525
3.525
115.60
115.60
7.05
7.05
7.05
Terico
Vds (mV)
2.5180
2.4950
0.9703
0.9931
2.5000
2.4852
1.5120
1.2624
3.7376
Vgs (mV)
0.9881
0.9881
0.9703
0.9703
1.2524
0.9931
1.2624
1.2624
2.4100
Ids (uA)
3.534
3.533
3.534
3.534
145.1
145.7
7.067
7.055
7.055
Simulacin
Vds (mV)
2.574
2.574
0.983
0.983
2.527
2.433
1.433
1.386
3.614
Vgs (mV)
1.057
1.057
0.983
0.983
1.386
0.983
1.386
1.386
2.500
Cuadro 2: Polarizacin del circuito terica y por simulacin
3.2. Ganancia y ancho de banda, excursin y oset de salida

En la Figura 3 se puede ver la funcin de tranferencia, el producto GBW calculado usando la
funcin gainBwProd sobre la curva en la calculadora del Analog Environement es 4.207M
4.
Simulacin de la descripcin fsica
En este apartado del trabajo dibujamos el layout de cada uno de los tres bloques FUENTE, PARDIF y SALIDA, y comprobamos que pasan el DRC y el LVS. Desde la vista Extracted de cada uno
hacemos Verify LVS Build Analog para obtener un modelo de simulacin con las caractersticas
fsicas del layout (analog_extracted).
Con el editor de jerarqua sustituimos estos modelos en el esquema de bloques MILLER de uno en uno
cada vez y volvemos a simular.
Al hacer la sustitucin de la fuente (bloque FUENTE) hemos visto que el oset de salida era muy
elevado (315mV aprox) con este nuevo modelo, asi que hemos aumentado la W de T6 de W = 120um
a W 0 = 125um para que circule ms corriente a travs y baje asi el oset de salida.
Los resultados de las tres simulaciones se muestran en los respectivos apartados siguientes, siempre
con T6 ya corregido.
4.1. Simulacin fsica del bloque FUENTE

El layout de este bloque se muestra en la Figura 10 y los resultados de los anlisis en alterna y
transitorio en la Figura 4. La descomposicin en transistores unitarios (TUs) es la siguiente:
6
User: lma009
Date: May 22, 2006
Time: 4:01:11 PM CEST
Expressions
Ganancia
80
75
Y0 (dB)
70
6.352Hz,
6.352Hz, 79.45dB
79.45dB
457.7Hz,
457.7Hz, 76.46dB
76.46dB
65
60
55
50
10 0
User: lma009
Date: May 22, 2006
10 1
10 2
freq (Hz)
Date: May 22, 2006
User: lma009
Transient Response
10 3
(a) Ganancia y ancho de banda
/net12
Vout (Vin=200uV)
10 4
Transient Response
Vout (Vin=250uV)
Vout (Vin=350uV)
55.0
57.5
2
60.0
V (V)
V (mV)
62.5
65.0
67.5
1
70.0
2
72.5
75.0
10
20
time (ms)
30
40
(b) Oset
5.0
10
time (ms)
15
20
(c) Excursin
Figura 3: Simulacin de la descripcin elctrica

T7 mide 4.8um, 01 TUs de 4.8um
T8 mide 4.8um, 01 TUs
T5 mide 120um, 16 TUs
Los transistores unitarios de T5 estn dispuestos en el centro y T7 y T8 a los lados buscando una
estructura lo ms homogenea y regular posible.
4.2. Simulacin fsica del bloque PARDIF

T1 mide 12.9um, 3 TUs de 4.3um
T2 mide 12.9um, 3 TUs
T1 y T2 estn entrelazados. T3 y T4 comparten la puerta y el surtidor, T3 est conectado como diodo.
7
User: lma009
Date: May 29, 2006
Expressions
Ganancia
79
78
12.76Hz,
12.76Hz, 78.45dB
78.45dB
77
Y0 (dB)
76
75
500.0Hz,
500.0Hz, 75.46dB
75.46dB
74
73
72
71
10 0
User: lma009
Date: May 29, 2006
10 1
10 2
freq (Hz)
Date: May 29, 2006
User: lma009
Transient Response

Vout (Vin = 2.62uV)
Vout
325.0
10 3
Transient Response
Vout (Vin = 300uV)
322.5
2
320.0
1
V (V)
V (mV)
317.5
315.0
312.5
1
310.0
2
307.5
305.0
10
20
time (ms)
30
40
(b) Oset
10
20
time (ms)
30
40
(c) Excursin
Figura 4: Simulacin tras sustituir el bloque FUENTE
4.3. Simulacin fsica del bloque SALIDA

T6 mide 126um (despus de corregido), 20 TUs de 6.3um
El condensador Cc tiene seuelos para evitar el efecto de vecindad en el atacado de las capas POLY11
y POLY2
4.4. Simulacin fsica del layout

Ahora creamos un nuevo layout para el bloque MILLER que es la interconexin de los tres layouts
anteriores, obtenemos su modelo analog_extracted y hacemos una simulacin del conjunto total.
El layout de se muestra en la Figura 10 y los resultados de los anlisis transitorio y alterna en la
Figura 7
User: lma009
Date: May 29, 2006
Expressions
Ganancia
79
78
77
15.74Hz,
15.74Hz, 78.81dB
78.81dB
481.4Hz, 75.8dB
Y0 (dB)
76
75
74
73
72
71
10 0
User: lma009
Date: May 29, 2006
10 1
10 2
freq (Hz)
Date: May 29, 2006
User: lma009
10 3
Transient Response
Vout (Vin=262uV)
Vout
47.5
Transient Response
Vout (Vin=300uV)
50.0
2
52.5
V (V)
V (mV)
55.0
57.5
60.0
1
62.5
2
65.0
67.5
10
20
30
time (ms)
40
10
(b) Oset
20
time (ms)
30
40
(c) Excursin
Figura 5: Simulacin tras sustituir el bloque PARDIF

A.
Estudio de una fuente de corriente CMOS
En la fuente de corriente CMOS de la Figura 8, el transitor T5 est en saturacin2 y su corriente es

Id5 =
Kp0 W5
(Vgs5 Vth5 )2 (1 + Vds5 )
2 L5
(11)
K0
5
si R = 0, entonces Vds5 = 5V y la corriente de salida es mxima, sustituyendo los valores 2p W
L5 =
248.397 uA
, Vgs5
= 1.386V, Vth5 = 0.78V, Vds5 = 5V y = VEP1 L5 = 0.0417V1 tenemos que
V2

Id5max = Id5 R=0 = 110.42uA. Tambin podriamos haber calculado esta corriente usando IF y la
relacin de areas entre T5 y T8
Si consideramos T5 con = 0, este se comporta como una fuente de corriente ideal: Id5 no depende
de Vds5 y por tanto no depende de la R de carga que conectemos siempre y cuando Vds sea suciente
para mantener a T5 en saturacin. En el lmite de saturacin se cumple Vds5 = Vds5min = Vgs5 Vth5 =
2
Siempre que la R de carga sea sucientemente pequea como para mantener a T5 en saturacin
User: lma009
Date: May 29, 2006
Expressions
Ganancia
79
78
77
11.83Hz, 78.81dB
Y0 (dB)
76
75
74
473.4Hz,
473.4Hz, 75.82dB
75.82dB
73
72
71
10 0
User: lma009
Date: May 29, 2006
10 1
10 2
freq (Hz)
Date: May 29, 2006
User: lma009
Transient Response
10 3

Vout (Vin=278uV)
Vout
47.5
Transient Response
Vout (Vin=320uV)
50.0
2
52.5
V (V)
V (mV)
55.0
57.5
60.0
1
62.5
2
65.0
67.5
10
20
time (ms)
30
40
10
(b) Oset
20
time (ms)
30
40
(c) Excursin
Figura 6: Simulacin tras sustituir el bloque SALIDA

0.61V. Esto nos da una carga mxima absoluta aproximada (hemos considerado = 0) de
Rmax =
Vdd Vss + Vds5min

38k
Id5max
(12)
si ahora consideramos el efecto de modulacin del canal ( 6= 0), vemos que a medida que incrementamos R la corriente Id5 disminuye porque depende de Vds5 y este depende a se vez de R. La corriente
mxima Id5max se tiene slo cuando R = 0, para una R 6= 0 la corriente de salida es
Id5 =
Kp0 W5
(Vgs5 Vth5 )2 (1 + (Vcc Id5 R))
2 L5
|
{z
}
a
Id5 = a aId5 R + aVcc

a(1 + Vcc )
Id5 =
1 + aR
Id5 =
Id5max
1 + aR
10
(13)
User: lma009
Date: May 30, 2006
Expressions
Ganacia
79
8.524Hz,
8.524Hz, 78.81dB
78.81dB
78
77
Y0 (dB)
76
75
474.2Hz,
474.2Hz, 75.81dB
75.81dB
74
73
72
71
10 0
User: lma009
Date: May 30, 2006
10 1
10 2
freq (Hz)
Date: May 30, 2006
User: lma009
10 3
Expressions
Vout (Vin=270uV)
Vout
47.5
Expressions
Vout (Vin=300uV)
50.0
2
52.5
V (V)
V (mV)
55.0
57.5
60.0
1
62.5
2
65.0
67.5
10
20
30
time (ms)
40
10
(b) Oset
20
time (ms)
30
40
(c) Excursin
Figura 7: Oset y excursin en la simulacin de conjunto
Para determinar la carga mxima admisible podemos denir el concepto de error relativo en la
corriente de salida como
Id5max Id5
Id5
=
=
(14)
Id5
Id5
sustituyendo en esta ecuacin la expresin (13) y desarrollando podemos poner en funcin de la R

de carga
Id5
=
= aR
(15)
Id5
la R mxima de carga en funcin del error relativo admitido es entonces

R<

a
T5 saturado (R << Rmax )
(16)
la Tabla 3 muestra la R mxima admisible para los disintos , obtenida con la ecuacin (16)
La Figura 9 muestra los resultados de simulacin de la fuente de corriente. Podemos ver que la
corriente Id5max es mayor que la calculada teoricamente y que la carga mxima absoluta es R = 33k.
11
R mxima (KOhm)
< 1%
2.63
< 3%
7.89
< 5%
13.15
< 7%
18.40
< 10 %
26.29

Cuadro 3: R mxima en funcin del error relativo permitido
Figura 8: Esquema de una fuente de corriente CMOS

Para esta carga la curva de Id5 presenta un codo que corresponde al punto en el que T5 pasa de saturacin a hmnica, tambin se puede ver que la ecuacin (16) es correcta.
POR EJEMPLO: para R = 33KOhm:

terico
real
User: lma009
Usando la ecuacin 16], = Ra = 12.1 %
Usando la Figura 9], Id5 = 151 136 = 15uA = 15/136 = 11 %
Date: May 30, 2006
User: lma009
Time: 4:14:51 AM CEST
Date: Jun 1, 2006
Time: 6:01:26 AM CEST
DC Response
DC Response
Iout
160
Iout
152
150
150
140
148
I (uA)
I (uA)
130
120
146
110
144
100
90.0
142
0
2.5
5.0
7.5
10.0
r (kOhm)
12.5
15.0
17.5
20.0
10
(a) R < 20k
20
r (kOhm)
(b) R < 50k
Figura 9: Id5 en funcin de la carga
12
30
40
50
Figura 10: Layout del bloque FUENTE, con seuelos en los laterales
13
Figura 11: Layout del bloque PARDIF
14
2222
5555
555
2222
5555
555
2222
5555
555
222
2222
5555
555
222
555
2222222222222222222222222222222222
22222
555
22
2222222222222222222222222222222222
555 22
555555555555555555555555555555555555
22
22 5555
22
55555
5555
55555555555555
555
555555555555555555555555555555555555
22
22
22
444444444444444444444444444444444444444444444444444444
22222
55555
22222
22222
5555
22222
2222
5555
55555555555555
2222
555555555555555555555555555555555555
22
22 555522222 22225555
22
444444444444444444444444444444444444444444444444444444
2222255555
22222
22222
55555555555555
2222
333333
444444444444444444444444444444444444444444444444444444
55555555555555
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
111
11111
22222
1111
5555
11111
22222
1111
5555
11111
22222
1111
5555
1111
2222
1111
5555
1111
2222
111
1111
5555
333333
444444444444444444444444444444444444444444444444444444
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
111
11111
22222
1111
5555
11111
22222
1111
5555
11111
22222
1111
5555
1111
2222
1111
5555
1111
2222
111
1111
5555
333333
444444444444444444444444444444444444444444444444444444
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
11122222
111115555
111122222
11111
111122222
5555
11111
11112222
5555
11115555
11112222
1111111
1111333333
5555
444444444444444444444444444444444444444444444444444444
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
111
11111
22222
1111
5555
11111
22222
1111
5555
11111
22222
1111
5555
1111
2222
1111
5555
1111
2222
111
1111
5555
333333
444444444444444444444444444444444444444444444444444444
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
111
11111
22222
1111
5555
11111
22222
1111
5555
11111
22222
1111
5555
1111
2222
1111
5555
1111
2222
111
1111
5555
333333
444444444444444444444444444444444444444444444444444444
555
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
111
11111
22222
1111
5555
11111
22222
1111
5555
11111
22222
1111
5555
1111
2222
1111
5555
1111
2222
111
1111
5555
333333
555555555555
555
444444444444444444444444444444444444444444444444444444
555
555
1111
5555
55555
111
111
11111111111111111111111111111111111111111111
11111
22222
55555
111
11111
1111
11111
1111
5555
11111
1111
5555
1111
1111
1111
1111
5555
555555555555
555333333
444444444444444444444444444444444444444444444444444444
22222
22222
22222
22222
2222
2222
55522222
5552222
55555
111
111
11111111111111111111111111111111111111111111
11111
55555
11122222
111115555
1111
5555
11111
111122222
5555
11111
1111
5555
11115555
11112222
5555
1111111
111
1111
5555
333333
555555555555
555
444444444444444444444444444444444444444444444444444444
22222
22222
22222
22222
2222
2222
555
555
222
22
22
555555555555
444444444444444444444444444444444444444444444444444444
22222
22222555
22222
22222
2222
2222 555
555
222
22
22
555555555555
555
555
555
222
22
22
555555555555
555
555
555
222
22
22
2222222222222222222222222222222222
555555555555
555
555
555
2222222222222222222222222222222222
22
555555555555
555
555
555
22
555555555555
555
555
555
22
555555555555
555
555
555
22
555555555555
555
22222
55555
55555
66666
555
5555
6666
555
22
555555555555
555
22222
55555
55555
66666
55566666666666666666666666666666666
5555
6666
555
22
555555555555
555
22222
55555
55555
66666
555
66666666666666666666666666666666
5555
6666
555
555555555555
555
22222
55555
55555
66666
555
66666666666666666666666666666666
5555
6666
555
555555555555
555
555
555555555555
555
55555
66666
55555
66666
555
555555555555
555
55555
66666
666666666666666666666666666666
55555
66666
555
555555555555
555
55555
66666
666666666666666666666666666666
55555
66666
555
555555555555
555
55555
66666
666666666666666666666666666666
55555
66666
555
555555555555
555
555555555555
555
2222
5555
5555555555555555
555
2222222222222
555555555555555555555555
5555555555555555
555
2222
555
555555555555555555555555
222222222
2222
5555
555
555555555555555555555555
222222222
555
555555555555555555555555
222222222
555
555555555555555555555555
555222222222
555555555555555555555555
222222222
555
555555555555555555555555
222222222
555
555555555555555555555555
222222222
555
555555555555555555555555
222222222
555
555555555555555555555555
222222222
555222222222
555555555555555555555555
555
555555555555555555555555
222222222
555
555555555555555555555555
222222222
555
555555555555555555555555
222222222
222222222222
555
222222222222
2222
2222555555555555555555555555
555222222222
555555555555555555555555
222222222
3333333333333333333333
222222222222
555
555555555555555555555555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
555
555555555555555555555555
5555
5555
5555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
555
555555555555555555555555
5555
5555
5555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
5555
5555
5555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
5555
5555
5555
1111
1112222
111111111111
1111
11112222
1111111
1111
3333333333333333333333
5555
5555
5555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
5555
5555
5555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
5555
5555
5555
1111
111
111111111111
1111
2222
1111
1111
2222
111
1111
3333333333333333333333
555
1111
1112222
111111111111
1111
11112222
1111
1111
3333333333333333333333
2222555
2222111
3333333333333333333333
555
2222555 2222
555
444444
555
444444
5555
555
1111
444444
5555
555
1111
444444
5555
1111
444444
5555
444444
5555
222222222222222222222222222222
22
55
555555555555555555555555555
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
55
555555555555555555555555555
66
222222222222222222222222222222
22
66
666666
222222222222222222222222222222
22
66
66
666666
66
666666
66
666
22
666666
66
66
22
666666
66
66
22
2222222222222222222222222222222222222222222222222222222
66666666666666666666666666666666666666666666666666666
22
22
66
222
22
66
22
22
66
22
222
66
22
22
66
22
22
66
22
222
66
22
22
666
22
22
66
222
222
66
22
44
33333333333333333333333333333333333333333333333333333333333
44
22
22
22
22
11
44
1
11
33333333333333333333333333333333333333333333333333333333333
11
1111111111111111111111111111111111111111111111111111111
11
22222
11
111
22222
11
11
22
11
11
22
1
11
22
11
11
22222
11
111
22222
11
11
22
11
11
22
11
11
22
11
11
22
11
11
22222
11
111
22222
11
11
22
11
11
22
1
11
22
11
11
22222
11
111
222222
11
111
22222
11
11
22
11
11
1
11
44
66
6
66
66
66
66
66666
66
66
66
66
66
66666
66
66
66
66666
666
66
66
66
66
66
6
66
11
44
11122
11
1111111111111111111111111111111111111111111111111111111
11
11
111
222
1122
1166
1122
11
122
1166
1122
1166
11222
11166
11
1166
22
1122
1166
1122
11666
1122
11
1122
1166
11222
111
1122
1166
11
11666
22
122
1166
1122
11
11222
111
11222
11166
11
11
22
1166
11
1
11
44
66
633333333333333333333333333333333333333333333333333333333333
66
66
66
666
66
66
66
66
6
66
11
44
1
11
33333333333333333333333333333333333333333333333333333333333
11
1111111111111111111111111111111111111111111111111111111
11
22
11
111
222
11
11
22
11
11
22
1
11
22
11
11
22
11
111
222
11
11
22
11
11
22
11
11
22
11
11
22
11
11
22
11
111
222
11
11
22
11
11
22
1
11
22
11
11
22
11
111
222
11
111
222
11
11
22
11
11
1
11
44
66
6
66
66
66
66
666
66
66
66
66
66
666
66
66
66
66
666
66
66
66
66
66
6
66
66
66
666
66
66
666
66
66
66
66
66
11
44
1
11
33333333333333333333333333333333333333333333333333333333333
11
1111111111111111111111111111111111111111111111111111111
11
22
11
111
222
11
11
22
11
11
22
1
11
22
11
11
22
11
111
222
11
11
22
11
11
22
11
11
22
11
11
22
11
11
22
11
111
222
11
11
22
11
11
22
1
11
22
11
11
22
11
111
222
11
111
222
11
11
22
11
11
1
11
44
66
6
66
66
66
66
66
66
66
666
66
66
6
66
6
66666666666666666666666666666666666666666666666666666666666
66
66
666
66
66
666
66
66
66
66
66
11
44
166
11
33333333333333333333333333333333333333333333333333333333333
11
1111111111111111111111111111111111111111111111111111111
11
22
11
111
222
11
11
22
11
11
22
1
11
22
11
11
22
11
111
222
11
11
22
11
11
22
11
11
22
11
11
22
11
11
22
11
111
222
11
11
22
11
11
22
1
11
22
11
11
22
11
111
222
11
111
222
11
11
22
11
11
1
11
44
6
66666666666666666666666666666666666666666666666666666666666
66 666
66
66 666 66
66
66
66
66
6
333
11
66
333
11
66
333
Figura 12: Layout del bloque SALIDA
15
66
1111111111111111111111111
3333333333333333333333333
6666666666666666666666666
66
2
22222222222222222222222222222
666666666666666666666666666
1111111111111111111111111
3333333333333333333333333
6666666666666666666666666
666
11
4444444444444444444444444444444
11111111111111111111111111111
1
222
1
11
2222
6
11
666
11
222
1
6
11
1
222
6666
11
222
11
66
1
222
1
11
2222
666
11
66
11
222
1
666
11
1
222
66
11
222
11
666
12162222
222
1622
11
11
666
11
222
61616666
111
222
11
222
11
66
121666
222
1
11
2222
11
66
11
22
6161
6
11
4444444444444444444444444444444
66
11111111111111111111111111111
1
2
1
11
22
6
11
66
11
22
1
6
11
1
2
66
11
22
11
66
1
2
1
11
22
6
11
66
11
22
1
6
11
1
2
66
11
22
11
66
1622
11
11
66
11
22
2111
66
11
11
66
1
11
22
6
11
66
11
22
622
6
11
4444444444444444444444444444444
66
11111111111111111111111111111
1
2
1
11
22
6
11
66
11
22
1
6
11
1
2
66
11
22
11
66
1
2
1
11
22
6
11
66
11
22
1
6
11
1
2
66
11
22
11
66
1
2
1
11
11
66
11
22
1
6
11
1
2
66
11
22
11
66
1
2
1
11
22
6
11
66
11
22
666666666666666666666666
6
62 666666666666666666666666
66 66 6 6 66666 66 6 6 6116
22
66
6
22
66
2
666
161
11
6
66
33
66
33
66
11
11
2
22
2
33
66
11
2
22
2
33
66
1
11
2
22
2
66
11
11
2
22
2
66
2233
66
33
66
11
2
22
2
33
66
11
11
2
22
2
33
66
11
2
22
2
33
66
1
11
2
22
2
11
33
66
66
11
2
22
2
11
33
66
66
44
66
11
44
66
11
66666666
66
66666666
22222222222222222
6262
66
1
66
66666666
22222222222222222
55
5555555555555555
66
1
66
66666666
22222222222222222
55
5555555555555555
6262
66
11
66
66666666
22222222222222222
55
5555555555555555
66
66
66666666
1111111111111111111111111
22222222222222222
55
5555555555555555
6262
66
66
66666666
1111111111111111111111111
22222222222222222
55
5555555555555555
22626 66
66
66
66666666
66
11
6
1111111111111111111111111
22222222222222222
55
5555555555555555
62
2
66
22
222
22
622
22
66
2666
666
66
44444444444
66
66666666
666666666
11
22222222
6
1111111111111111111111111
22222222222222222
55
5555555555555555
6262
2
6
6
22
2
2
2
66
11
1
44444444444
66
111111111
1
222
66
1
11
2222
11
666
11
1
11
2222
6
11
6666
11
222
11
66
11
1
2
1
33
6
1
6
66
66666666
22222222222222222
55
5555555555555555
666
66
11
1
44444444444
66
111111111
1
66
1
11
11
11
1
11
6
11
66
11
11
66
11
1
1
33
6
1
6
2
22
22
22
2
22
2
66
66666666
66
22222222222222222
55
5555555555555555
6262
666
66
22222222
2
22
2222
26622266 66
266
66
66666666
22222222222222222
55
5555555555555555
666
66
66
66666666
66
2
6
66
11
1111111
66
11
22222222222222222
55
5555555555555555
62
666
66
11
111111
66
11
66 66
6666
66
66666666
66
2
6
66
11
1111111
66
11
22222222222222222
55
5555555555555555
62
666
66
11
111111
66
11
66
22
66
66
11
666666666666666666666
6666666
66
66
11
22
6666
66
66666
22
6
66
66666666
22
66
66111111111111111111111111111111111111
11
6 666666666666666666666
6666666
66
6666666
66
11
22
6666
66666
22
66 44
66
66666666
66
22
6161222
66
2111
22222222222222222222222222222222
6666666666666666666666666666666
22
11
111
11111111111111111111111111111111
222
11
222
1
1622
11
11
222
111
11
11
1212222
222
1666
11
11
11
1666
111
222
11
11
12162222
1622
11
11
111
11
222
11
1212222
1666
11
11
11
22
111
44
66666666
66
22
66666
66
6333333333333333333333333333333333
666
66
666
666
6666
66
66
66
666
666
6666
66
66
666
222266666
33333
11333333333333333333333333333333333
44
11166
11111111111111111111111111111111
2111
1111
22
11222
162222
2
111
11
11
116161222
22
2111222
1166
22
11
166
11
22
11222
11
22
166
2111222
11
22
11222
111
11
11222
11
22
2111
11
22
11222
166
11
22
11
11
22
111161
44
66666666
22
66666
66
66
622
6166
66
66
66
622
6166
66
66
61
11
33333
66
111
1
11
222
1
6
11
1
2
66
11
44
11
1
333333333333333333333333333333333
6
11111111111111111111111111111111
11
1
2
11
22
11
66
1
2
1
11
11
66
11
22
11
1
2
11
22
11
1
2
1
11
22
6
11
11
22
1
6
11
1
2
11
22
11
66
1
2
1
11
11
66
11
22
11
1
2
11
22
11
1
2
1
11
22
6
11
11
22
111
44
666
66666666
11
33333
66
1111
11
22
61644
2111
66
11666666666666666666666666666666666
44
1112111
6333333333333333333333333333333333
11111111111111111111111111111111
1166
22
112
122
166
11
11
11166
22
211122
1111
21622
11122
11
11
61211122
11
112122
66
166
11
1122
11
166
2111
11
22
112133622
111
11
11
22
111
644
1
66666666
1
6
66666666
1
44
6
11
33
66
66666666
66
6
66666666
66
6
66666666
66
66
666
66666666
666666666666666666666666666666666666666666666666
Figura 13: Layout del OTA-Miller formado por la interconexin de los 3 layouts anteriores (no optimizado)
16

Tarea 4

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Tarea 4

Enviado por

Direitos autorais:

Formatos disponíveis

EL Amplicador Operacional de Transconductancia de Miller en

Dimensionamiento del transistor TF

3. Simulacin de la descripcin elctrica

4. Simulacin de la descripcin fsica

3.1. Puntos de polarizacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Simulacin fsica del bloque FUENTE

A. Estudio de una fuente de corriente CMOS

Figura 1: Esquema para simular el diseo

Los amplicadores operacionales de transconductancia (OTA) son amplicadores operacionales

2.1. Dimensionamiento del transistor TF

adems, debe estar saturado

despejando Vgs en (1), la tensin Vds8 es

Figura 2: Esquemas del OTA para simulacin jerrquica

2.2. Puntos de polarizacin

los transistores T7 y T5 copian la corriente de referencia multiplicandola de forma proporcional a su

Transistor gm (uS) gds (uMHO)

la ganancia de la 1o etapa (par diferencial) es

la ganancia de la 2o etapa (inversor CMOS) es

y la ganancia total del amplicador es entonces

que es un valor parecido al obtenido por simulacin.

2.4. Excursin de salida

Simulacin de la descripcin elctrica

3.1. Puntos de polarizacin

Cuadro 2: Polarizacin del circuito terica y por simulacin

3.2. Ganancia y ancho de banda, excursin y oset de salida

Simulacin de la descripcin fsica

4.1. Simulacin fsica del bloque FUENTE

Date: May 22, 2006

Time: 4:01:11 PM CEST

Date: May 22, 2006

Time: 3:35:02 PM CEST

(a) Ganancia y ancho de banda

Time: 4:20:55 PM CEST

Figura 3: Simulacin de la descripcin elctrica

4.2. Simulacin fsica del bloque PARDIF

Date: May 29, 2006

Time: 7:17:34 PM CEST

Date: May 29, 2006

Time: 7:11:07 PM CEST

(a) Ganancia y ancho de banda

Time: 7:37:26 PM CEST

Vout (Vin = 300uV)

Figura 4: Simulacin tras sustituir el bloque FUENTE

4.3. Simulacin fsica del bloque SALIDA

4.4. Simulacin fsica del layout

Date: May 29, 2006

Time: 8:45:41 PM CEST

Date: May 29, 2006

Time: 8:47:12 PM CEST

Time: 8:49:20 PM CEST

(a) Ganancia y ancho de banda

Figura 5: Simulacin tras sustituir el bloque PARDIF

Estudio de una fuente de corriente CMOS

En la fuente de corriente CMOS de la Figura 8, el transitor T5 est en saturacin2 y su corriente es

Date: May 29, 2006

Time: 8:52:21 PM CEST

Date: May 29, 2006

Time: 8:56:07 PM CEST

Time: 8:55:18 PM CEST

(a) Ganancia y ancho de banda

Figura 6: Simulacin tras sustituir el bloque SALIDA

Vdd Vss + Vds5min

Id5 = a aId5 R + aVcc

EL Amplicador Operacional de Transconductancia de Miller en

Los amplicadores operacionales de transconductancia (OTA) son amplicadores operacionales

y la ganancia total del amplicador es entonces

3.2. Ganancia y ancho de banda, excursin y oset de salida

Figura 7: Oset y excursin en la simulacin de conjunto

sustituyendo en esta ecuacin la expresin (13) y desarrollando podemos poner en funcin de la R

la R mxima de carga en funcin del error relativo admitido es entonces

Cuadro 3: R mxima en funcin del error relativo permitido

Usando la ecuacin 16], = Ra = 12.1 %

Usando la Figura 9], Id5 = 151 136 = 15uA = 15/136 = 11 %