Universidade Federal do Rio Grande do Norte Departamento de Engenharia Eltrica Disciplina: Instrumentao Eletrnica Professor: Luciano Cavalcanti

MEDIO DE TAXA DE ERRO DE BIT Alba Anglica Ratis

Este trabalho tem como objetivo destacar como feita a medio da taxa de bits errados (BER Bit Error Rate) descrevendo as principais fontes causadoras de erro e caracterizando as tcnicas de medio para avaliar o desempenho de enlaces eltricos e pticos em redes de telecomunicaes.

Introduo
O crescente desenvolvimento tecnolgico trouxe a necessidade de avaliar a performance das redes de telecomunicaes, analisando as margens de segurana disponveis, explorando potenciais falhas que possam acabar conduzindo a uma degradao do desempenho do sistema. Tal anlise realizada pela Taxa de Bits Errados (BER) que a medida de qualidade fundamental de um enlace digital de telecomunicaes e pode ser expressa como a relao entre o nmero de bits recebidos com erro e o nmero total de bits transmitidos. utilizada para medir erros na transmisso de dados que ocorrem por diversas razes como: induo eletromagntica, falhas de sincronizao entre o transmissor e o receptor, defeitos de componentes, rudo etc. Geralmente, essa grandeza expressa como uma potncia de 10, por exemplo, para a qualidade de transmisso das redes locais de Ethernet LANs (Local rea Network) a 10Mbit/s, normalmente esperado um valor melhor do que um bit errado em um bilho de bits transmitidos, ou uma BER de 10-9. As especificaes para redes locais de Gigabit Ethernet e para redes de banda larga, j estabelecem como objetivo de erro mximo, um bit de erro em um trilho de bits, ou uma BER de 10-12. A exigncia de taxas de erro melhores que 10-12 est se tornando comum e em breve uma BER da ordem de 10-15, ou menor, ser praticada no mercado como o caso de sistemas pticos WDM. O equipamento utilizado para testar a BER de um determinado sistema denominado BERT (Bit Error Rate Tester) e ser o instrumento apresentado neste trabalho.

Fontes de erro e rudos

Bits errados surgem em sistemas de comunicaes digitais como resultado de vrios efeitos prticos distintos. Por exemplo, ao utilizarmos componentes (transformadores, linhas de transmisso, transceivers, conectores, etc.) para implementar o enlace, estamos tambm contribuindo na distoro do sinal transmitido. Esta distoro pode aparecer de vrias formas diferentes como em atenuao, disperso, incremento de jitter e variaes DC. Sero introduzidos a seguir algumas das principais fontes de erros em sistemas digitais. O rudo tem natureza aleatria e o seu comportamento definido em termos estatsticos. Os dois principais mecanismos de rudo em receptores so o rudo trmico e o rudo de disparo. O rudo trmico gerado pelo movimento aleatrio dos eltrons dentro de um resistor devido temperatura, que provocar uma flutuao na corrente mesmo quando no aplicada tenso ao resistor. Esta flutuao de corrente chamada de rudo trmico. O rudo de disparo est associado natureza aleatria da taxa de chegada de ftons no detector uma vez que os eltrons so gerados em tempos aleatrios, causando uma flutuao na corrente total. Esta flutuao de corrente chamada de rudo de disparo. Outra fonte de rudo em receptores a diafonia (crosstalk) em circuitos sensveis que ocorre quando um par de condutores induz um sinal indesejvel num outro par. Por exemplo, em um cabo de 4 pares, a diafonia medida para cada uma das seis combinaes de pares (1-2, 1-3, 1-4, 2-3, 2-4, 3-4). A pior das seis medidas individuais traduz o par com pior diafonia, indicando assim o desempenho mnimo do cabo. A interferncia entre smbolos de um sinal (ISI - InterSymbol Interference) a deformao de um bit causada pelos seus bits adjacentes. Em sistemas de comunicaes a origem desse tipo de interferncia se d devido s caractersticas de disperso do pulso devido a filtragem no ideal no receptor. A disperso um dos fenmenos que mais contribui para o aparecimento de ISI por provocar o alargamento do pulso durante sua transmisso pela e se este for transmitido por uma distncia suficientemente grande, ele passar a ocupar o bit-slot do pulso vizinho, fazendo aparecer erros na recepo e degradando o desempenho do sistema, conforme ilustrado na Figura 1 abaixo.

Figura 1. Pulsos adjacentes sofrendo os efeitos da disperso sendo Ts o bit-slot de um pulso NRZ.

Na figura anterior, temos as formas de onda dos pulsos transmitidos e recebidos onde podemos perceber na recepo o alargamento e a interferncia entre os pulsos adjacentes. Caso o instante de amostragem do pulso seja em seu centro, ou seja, no meio de cada bit-slot que o instante ideal de amostragem, o decisor no receptor ainda conseguir fazer o seu trabalho sem cometer erro, porm, qualquer variao no instante de amostragem pode levar o decisor a cometer um erro. Os sinais digitais devem ser amostrados no ponto mdio dos bit slots, mas isso pode no acontecer. Nesses casos, o instante de amostragem sofre uma pequena variao estatstica em torno do ponto mdio do bit-slot, que o instante ideal de amostragem, fazendo com que haja uma flutuao do sinal em diversos perodos de bits. Esses desvios de fase t N so chamados de Timing Jitter e se forem longos o suficiente, podem induzir o decisor a uma interpretao incorreta dos bits afetando o processo de recuperao de dados. De acordo com a Unio Internacional de Telecomunicaes (ITU Internacional Telecommunication Union), o jitter definido como sendo as variaes de curto prazo dos instantes significativos em relao s suas posies ideais no tempo. O jitter pode ser especificado como a amplitude pico-a-pico de um sinal com jitter e expressa como uma frao ideal do relgio, ou seja, uma frao de U.I (Unit Interval) onde 1 U.I corresponde ao perodo de um bit.

Atravs da Figura 2 abaixo podemos observar o Timing Jitter desviando o pulso de sua posio ideal no tempo e analisar os dois parmetros do jitter: freqncia e amplitude. A freqncia dada em Hertz e a amplitude geralmente expressa em U.I pico a pico.

Figura 2. Amplitude e freqncia do jitter.

Podemos citar como possveis fontes de jitter em sistemas de telecomunicaes: a interferncia intersimblica; diafonia (crosstalk) e o rudo nos meios de transmisso; o rudo trmico; a imperfeio em circuitos de recuperao de relgio; a imperfeio nos processos de modulao; a distoro de sinal; o jitter intrnseco nos elementos de sincronizao como os PLLs (Phase - Locked Loop).
OBS.: PLL (Phase-Locked Loop) um dispositivo de sincronizao com o objetivo de manter o controle de tempo e freqncia de todos os relgios em um sistema de comunicao digital. Dessa forma, tem como principal finalidade reproduzir o sinal original removendo o mximo de rudo possvel.

Tcnicas de medio da BER

O mtodo de medio utilizado para testar um sistema digital baseado na estimulao da entrada por um padro de teste. Normalmente gera-se uma seqncia binria pseudo aleatria (PRBS Pseudo Random Binary Sequence) de 0s e 1s. O comprimento da seqncia possui 2N -1 estados sem repetio, sendo N o nmero de flip-flops D necessrios para gerar o padro PRBS. Esse valor de N muito importante para a exatido da medida, pois ele quem vai determinar o comprimento mximo da seqncia e a partir desse valor ela passa a repetir-se. Os valores tpicos de N so 7, 10, 15, 20, 23 e 31. Os padres com comprimentos N=15 e N=23 foram adotados como norma internacional. O padro PRBS gerado atravs de vrios registradores de deslocamento com realimentao conectada por meio de portas Ou-Exclusivo, e eles so tambm chamados de contadores LFSR (Linear Feedback Shift Register), sendo que o nmero de flip-flops utilizados o mesmo nmero de bits deste contador conforme representado na Figura 3 abaixo.

Figura 3. Gerao de uma seqncia PRBS utilizando registradores de deslocamento com realimentao.

Uma determinada seqncia pseudo aleatria PRBS possui um espectro de freqncia do tipo sen(t)/t, com a taxa de bits fb sendo representada pela equao fb =1/TB , onde TB o bit-slot ou perodo de bits, o espaamento entre as componentes do espectro discreto representado por f, e o comprimento da seqncia PRBS dado por 2N-1 sendo N um nmero inteiro. Este espectro de freqncia est ilustrado na Figura 4 abaixo para o formato de modulao NRZ (Non Return to Zero).

Figura 4. Densidade Espectral de Potncia de uma seqncia pseudo aleatria NRZ.

Como dito anteriormente o equipamento utilizado para testar e medir a BER de um determinado sistema denominado BERT. Primeiramente vamos definir o que o BERT - Bit Error Rate Tester. O BERT uma das maneiras de medir a performance de um sistema de comunicao. A equao padro para a medio da BER : BER = (nmero de bits errados)/(nmero de bits transmitidos)

Circuito BERT
Ele consiste em duas sees: a gerao de um padro representando a entrada do sistema e o detector de erro representando a sada. O gerador de seqncias pseudo-aleatrias utilizado possui todas as caractersticas estatsticas de um sinal aleatrio real e para simular um trfego real esta aproximao torna-se ainda melhor quanto maior for o comprimento da seqncia como, por exemplo, N= 23 ou N = 31. O espaamento espectral da Figura 4 acima torna-se muito reduzida para seqncias longas, o que facilita a operao de circuitos de recuperao de relgio. Este gerador de seqncias e o detector de erro representados na Figura 5 abaixo devem operar sincronizados, com o mesmo relgio e a relao de fase entre eles tem que ser estvel. Isso acontece quando ambos esto localizados prximos fisicamente, ou seja, uma conexo eltrica direta pode ser feita entre eles. Caso eles estejam separados fisicamente, a conexo direta no ser possvel e teremos ento neste caso as duas seqncias PRBS idnticas sendo geradas em locais diferentes e distantes atravs da mesma configurao indicada na Figura 3. Dessa forma, a seqncia gerada no receptor dever ser sincronizada pelo relgio extrado da seqncia que est sendo recebida. A partir da sincronizao entre as duas seqncias, um ajuste de retardo de fase dever ser implementado para que as palavras geradas ocorram simultaneamente.

Figura 5. Descrio de um BERT, o padro gerado conectado entrada do sistema sob teste e o detector de erro conectado sada.

Geralmente, o tempo exato de atraso atravs do sistema sob teste no conhecido. Por essa razo, independente de estarem localizados prximos ou distantes, o ideal que sempre haja no receptor uma seqncia pseudo aleatria com as mesmas configuraes da entrada sendo gerada com o intuito de tentar o sincronismo, para em seguida ajustar a fase entre as seqncias. Quando os dois padres estiverem fora de sincronismo, considera-se um determinado valor de limiar para a BER (por exemplo, BER=0.2). Caso este valor de BER seja excedido, o detector de erro tentar ressincronizar os dados novamente at ser alcanada uma medida de BER abaixo do limiar pr-definido. Isso feito atravs de deslocamentos entre as seqncias variando a relao de fases entre os dois padres at ser alcanada uma BER mnima para o sistema de transmisso digital. Aps a sincronizao e o ajuste de fase entre as seqncias o procedimento utilizado o de comparao bit-a-bit entre os dados de sada do sistema sob teste (padro recebido) com o padro gerado internamente no detector de erros (padro de referncia). A comparao entre as duas seqncias pode ser feita atravs da utilizao de uma porta Ou-Exclusivo onde o padro recebido e o padro de referncia devero ser idnticos bit a bit, resultando em sada nula no circuito Ou-Exclusivo. Quando em um determinado bit-slot ocorrer um erro de identificao no receptor (padro recebido) a diferena estar presente na entrada do Ou Exclusivo, e um pulso de sada indicar o erro, conforme podemos perceber na Figura 6 abaixo.

Figura 6. Comparao bit a bit e deteco de erro usando Ou-Exclusivo.

Observando a figura 5, podemos perceber que o sistema a ser testado deve estar entre o gerador de seqncia e o detector de erros. Podemos usar um circuito de LVDS Low-voltage differential signaling como exemplo. Esse circuito consiste em duas placas de circuito impresso e pares de cabos de acordo com a quantidade de canais, mostrados na figura 7.

Figura 7. Circuito BERT de um sistema LVDS.

No circuito mostrado acima, a placa DS90C031 responsvel por captar a seqncia gerada, os pares de cabos so responsveis pela interface de dados e a placa DS90C032 envia a seqncia para o detector de erros. No teste, o mesmo sinal de entrada aplicado nos 4 canais do LVDS por um dado intervalo de tempo. So gravados o tempo decorrido, o nmero de bits transmitidos e o nmero de bits errados, esses dados so computados e comparados, temos ento a taxa de bits errados dessa transmisso. Geralmente a tenso aplicada nesse tipo de circuito de 5.0 volts.

Diagrama de olho
Outro modo de medir a taxa de erro de bits em sistema de comunicao usando o diagrama de olho. Um diagrama de olho gerado como mostra a Figura 8 abaixo. Um sinal de dados aplicado entrada vertical do osciloscpio e um sinal de trigger, geralmente no formato de uma senide, no relgio do gerador de padro aplicado entrada de trigger do osciloscpio. Ao ser trigado na primeira transio do relgio, o osciloscpio captura qualquer forma de onda presente em sua entrada vertical mostrando-a na tela. Na prxima transio de relgio, o circuito trigado novamente sendo que o padro de dados nesse momento j no o mesmo da transio anterior. Dessa forma, o que ser exibido agora na tela do osciloscpio ser a combinao dos dois padres. Esse processo se repete continuamente e aps vrios eventos de trigger todas as possveis combinaes de padres e transies se sobrepem na tela do osciloscpio formando o diagrama de olho.

Figura 8. Setup para a gerao do diagrama de olho.

Concluso
A medio de bits errados em um sistema de telecomunicaes indispensvel ao seu bom funcionamento e a ANATEL Agncia Nacional de Telecomunicaes especifica para cada tipo de sistema a taxa mxima de bits errados. Para uma medio precisa e confivel desse dado necessrio projetar um instrumento capaz de fornecer dados corretos de forma clara e objetiva. Esse trabalho mostra o funcionamento desse instrumento e como esses dados so tratados.