Você está na página 1de 6

Experiência 1

Chaveamento de Transistores e Circuitos TTL

Introdução

Esta experiência é dividida em duas partes. Na primeira vamos observar o comportamento do transistor quando submetido a chaveamentos entre os estados de corte e saturação. Na segunda parte vamos observar e analisar o funcionamento de um circuito lógico do tipo TTL (transistor-transistor logic).

Parte I - Chaveamento de Transistores

Material Utilizado

Material:Montagem de teste, 1 osciloscópio, 1 fonte Tectrol.

O diagrama esquemático do circuito da montagem de teste é mostrado na Fig. 2. Nesse circuito, os sinais são gerados a partir de um multivibrador (CI 555) e de um divisor de freqüência implementado

através um flip-flop J-K, como pode ser observado na figura. O sinal que sai do multivibrador e entra

no clock do flip-flop possui uma freqüência da ordem de 300kHz. Nas saídas do flip-flop Q e

presentes sinais complementares que possuem a metade da freqüência do sinal de entrada, isto é, cerca

Q estão

de 150 kHz.

Procedimento da Experiência

+5V 1K Ge R + + + v o v i v BE - -
+5V
1K
Ge
R
+
+
+
v o
v i
v BE
-
-
- C

Figura 1. Chaveamento de transistor.

Vamos examinar o comportamento do circuito mostrado na Fig. 1. Utilize inicialmente o transistor BC547 da montagem de teste (Fig. 2).

Efetue os seguintes procedimentos:

a) Conecte o resistor R = 10k

e desconecte todas as capacitâncias do circuito ( C = 0). Mantenha

o diodo de germânio (Ge) desconectado.

a.1) Utilize o sinal de entrada v i t (9) como referência no canal 1 do osciloscópio e apresente

(10) (utilize a memória do

num mesmo gráfico as formas de onda v i t , v o t osciloscópio para armazenar uma das formas de onda).

(11) e

v BE t

+5V 5K1 +5V +5V 1 555 10K 2K2 1 1K +5V Ge 5K1 270pF 2
+5V
5K1
+5V
+5V
1
555
10K
2K2
1
1K
+5V
Ge
5K1
270pF
2
7
10nF
+5V
3
47pF
11
BC547
4
120pF
10
+5V
7476
5
220pF
J
PRE
2
Q
1K
CLK
9
~300kHz
~ 150kHz
K
Q
CLR
10K
8
13
BSX20
12

Figura 2. Motangem de teste para chaveamento de transistor.

a.2) Meça t PLH , isto é, o atraso

3). t PLH é definido como

o intervalo de tempo entre o instante em que a entrada vai do nível “alto” para o “baixo” e o instante em que a saída chaveia para o nível “alto”. Utilize a borda de descida do sinal de entrada como referência no osciloscópio, a fim de medir o tempo de desligamento a partir da fase correta. Por convenção, o instante de transição de um sinal é o instante em que a tensão está no ponto médio do intervalo entre o nível “baixo” e o nível “alto”.

de desligamento do transistor (ver Fig.

a.3)Tente medir t PHL , isto é, o atraso de religamento do transistor (ver Fig. 3).

b) Verifique o comportamento do circuito com R = 10k e utilizando capacitores aceleradores C (speed-up) com os valores

e

Entrada 50% Sa´ıda 50% t P HL t P LH
Entrada
50%
Sa´ıda
50%
t P HL
t P LH

Figura 3. Tempos de atraso de chaveamento.

abaixo. Em cada caso esboce as

meça os tempos de desligamento ( t PLH ) e de religamento ( t PHL ).

b.1) C 47 pF

b.2) C 120 pF

b.3) C 220 pF

e C = 0, examine o circuito com o diodo de germânio conectado entre a base e

o coletor do transistor.

c.1) Esboce a onda de saída v o t , tendo o cuidado de medir a amplitude dos níveis “baixo” e “alto”.

c.2)Meça os tempos de atraso t PHL e t PLH .

ondas

v i t

,

v 0 t

e

v BE t

c) Para

R

= 10k

d) Para R

5,1 k , examine o circuito em todas as configurações vistas anteriormente.

d.1)Meça os tempos de atraso t PHL e t PLH .

d.2)Meça os níveis “alto” e “baixo” da saída (não é necessário esboçar as curvas).

e) Agora examine o circuito com o transistor de chaveamento BSX20.

e.1)Esboce num mesmo gráfico as curvas de v i t , v o t e v BE t .

Análise dos Resultados

1) Análise do comportamento do circuito no item (a) do experimento.

1.i)Explique o funcionamento do circuito. Qual a relação entre a entrada e a saída? Quais os estados do transistor e da saída quando a entrada se encontra em cada um dos níveis?

1.ii)Por que existe um atraso entre o instante em que o sinal de entrada vai para o nível “baixo” e o instante em que o transistor é efetivamente cortado? O que acontece durante esse intervalo? Explique na sua análise tanto a curva do sinal de saída quanto a curva de v BE obtidas.

1.iii)Baseando-se nos resultados observados, qual seria a freqüência máxima de operação do circuito?

1.iv)Procure determinar o valor de

teoricamente, utilizando os parâmetros encontrados no

t PLH

datasheet dos componentes utilizados.

1.v)Explique a diferença entre os valores obtidos para t PLH e t PHL . Por que um é maior que o outro?

2) Análise do comportamento do circuito com o capacitor speed-up examinado no item (b).

2.i)Compare os atrasos de desligamento obtidos nos itens (a) e (b) do experimento. Caso haja diferenças, explique-as.

2.ii)Descreva o que ocorre durante os intervalos de atraso quando os capacitores são utilizados.

2.iii)O tempo de religamento do transistor ( t PHL ) foi afetado pelo uso do capacitor?

3) Análise o circuito com o diodo de germânio examinado no item (c).

3.i)Compare os resultados obtidos com os resultados anteriores.

3.ii)Explique as diferenças observadas.

4) Comparação dos resultados obtidos pelos dois transistores (BC547 e BSX20).

4.i)Quais as diferenças observadas?

4.ii)Que característica fundamental distingue os dois tipos de transistores? Se necessário, consulte os respectivos datasheets.

Parte II – Circuito TTL

Material utilizado

Material: Montagem de teste, 1 osciloscópio, 1 fonte Tectrol.

O diagrama esquemático da montagem de teste é mostrado na Fig. 5. Os sinais X e Y utilizados no experimento são gerados pela propria montagem de teste.

Procedimento da Experiência

Considere o circuito TTL da Fig. 4.

1nF

+5V +5V 100k 1k5 C A B 680 Figura 4. Circuito TTL.
+5V
+5V
100k
1k5
C
A
B
680
Figura 4. Circuito TTL.

a) Mantenha a impedância de carga (680 //1nF) desligada. Conecte a entrada B ao nível “1” e a

entrada A ao sinal X ( f

a.1) Examine no osciloscópio as ondas de entrada e saída, esboçando-as num mesmo gráfico.

a.2) Meça a freqüência do sinal de entrada X.

a.3) Meça os níveis dos sinais de entrada e saída.

a.4) Meça os tempos de atraso t PHL e t PLH .

150 kHz).

b)Conecte a entrada B ao sinal Y ( f 75 kHz), mantendo a entrada A conectada ao sinal X

b.1) Esboce num mesmo gráfico os sinais de entrada e a saída C do circuito. Obs: Utilize o sinal de entrada de menor freqüência (75 kHz) para sincronizar a varredura do osciloscópio.

c) Mantendo as entradas como no item anterior, conecte a impedância de carga (680 //1nF).

c.1) Esboce a forma de onda de saída.

+5V +5V +5V +5V 1K 100K 17 1K5 19 2 15 X ~150kHz A4 15
+5V
+5V
+5V
+5V
1K
100K
17 1K5
19
2
15
X
~150kHz
A4
15
C
4
PRE
J
Q
BC549
18
1
7
A BC549 BC549
CLK
16
A5
B
14
~75kHz
K
Q
CLR
C1
BC549 BC549
3
A6
C2
680
1nF
16
7
1K
11
9
PRE
J
Q
8
+5V
+5V
+5V
6
CLK
+5V
12
10
Y
K
Q
27
CLR
100K
1K5
100
8
22
D
BC549
20
A7
25
74LS76
26
BC549
A
BC549 BC549
23
LN4244
28
E
3,9nF
2
100
4
A8
B
F
1K
BSX20
5
BC549 BC549
24
74LS04
3
21
330
11
10
9
8
12
13
B3
1K
1
6
1
2
+5V
~300kHz

Figura 5. Circuito TTL

+5V +5V 100k 100 1k5 D Q 4 A Q 1 Q 3 D E
+5V
+5V
100k
100
1k5
D
Q
4
A Q
1
Q 3
D
E
F
B Q
2
1k
Q
5
680

1nF

Figura 6. Circuito TTL com saída totem- pole.

c.2) Meça a amplitude do nível alto de saída.

Considere agora o circuito TTL da Fig. 6 com saída totem-pole (pull-up ativo).

d)Mantenha a impedância de carga desligada, conecte a entrada B ao nível “1” e a entrada A à onda

X (

d.1) Examine e esboce num mesmo gráfico as formas de onda nos pontos A, D e F.

d.2) Meça a amplitude dos níveis da saída.

f

150 kHz).

e) Conecte a entrada B à onda Y ( f

75 kHz), mantendo a entrada A conectada ao sinal X.

e.1) Examine no osciloscópio os sinais de entrada e a saída, esboçando-os num mesmo gráfico.

f) Conecte a impedância de carga (680 //1nF).

f.1) Esboce a forma de onda resultante.

f.2) Meça a amplitude dos níveis da saída.

Análise dos Resultados

1) Análise do comportamento do circuito no item (a) do experimento.

1.i) Explique o funcionamento do circuito. Quais os estados dos transistores e da saída para cada nível do sinal de entrada?

1.ii) Explique os atrasos observados.

2) Análise do comportamento do circuito no item (b).

2.i) Qual a função lógica, relacionando entradas e saída, que foi observada?

2.ii) Explique o funcionamento do circuito.

3) Análise do comportamento do circuito no item (c).

3.i)O que aconteceu com os níveis da saída quando a carga foi conectada?

3.ii)Explique o comportamento observado.

3.iii)Na presença da carga, podemos considerar que o circuito desempenha a função lógica para a qual foi projetado? Por que?

4) Análise do comportamento do circuito no item (d).

4.i) Quais os estados dos transistores Q 1 , Q 2 , Q 3 , Q 4 1e Q 5 e do diodo D quando a entrada A

está no nível “alto”? E quando ela está no “baixo”? 4.ii)Descreva e explique a relação entre os sinais observados em A, D e F no caso examinado. 5) Análise do comportamento do circuito no item (e). 5.i)Qual a função lógica desempenhada pelo circuito? 6) Análise do comportamento do circuito no item (f). 6.i)Compare os níveis da saída obtidos no item (f) com os obtidos no item (c). 6.ii)Explique as diferenças observadas. 6.iii)Quem está alimentando a carga?