Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

OBJETIVO
Que el alumno compruebe en forma prctica las operaciones lgicas bsicas mediante el uso de compuertas y establezca los rangos de voltaje en que opera la lgica binaria en compuertas. Que analice los parmetros que define el fabricante en las compuertas digitales, medirlos prcticamente y compararlos con os que se marcan en sus hojas de especificaciones. Entender porque es importante tomar estas especificaciones cuando se alambra y prueba un circuito fsicamente.

INTRODUCCIN
Ventajas y Desventajas TTL vs CMOS Las diferencias ms importantes entre ambas familias son: En la fabricacin de los circuitos integrados se usan transistores bipolares para el TTL y transistores MOSFET para la tecnologa CMOS. Los CMOS requieren de mucho menos espacio (rea en el Circuito Integrado CI) debido a lo compacto de los transistores MOSFET. Adems debido a su alta densidad de integracin, los CMOS estn superando a los CI bipolares en el rea de integracin a gran escala. Los circuitos integrados CMOS es de menor consumo de potencia que los TTL. Los CMOS son ms lentos en cuanto a velocidad de operacin que los TTL. Los CMOS tienen una mayor inmunidad al ruido que los TTL. Los CMOS presenta un mayor intervalo de voltaje y un factor de carga ms elevado que los TTL. Los CMOS tienen la ventaja sobre los TTL estndar en que su consumo puede ser miles de veces inferior que los TTL siempre y cuando su frecuencia de trabajo no sea muy elevada.

En resumen podemos decir que: TTL: diseada para una alta velocidad. CMOS: diseada para un bajo consumo.

El proceso de fabricacin de CMOS es ms simple que el TTL y tiene una mayor densidad de integracin, lo que permite que se tengan ms circuitos en un rea determinada de sustrato y reduce el costo por funcin. La gran ventaja de los CMOS es que

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

utilizan solamente una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptndose de una forma ideal a aplicaciones que utilizan la potencia de una batera o con soporte en una batera. El inconveniente de la familia CMOS es que es ms lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad "HCMOS" (SERIES HC y HCT), puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS. L as caractersticas principales del la familia MOS son las siguientes: Velocidad de Operacin 50 ns. Margen de Ruido 1.5 V. Factor de Carga 50. Consumo de Potencia 0.1 mW. Guardan grandes cantidades de compuertas en un solo encapsulado sin ocasionar sobrecalentamiento. Son muy simples de fabricar. Son sensibles a dao por electricidad esttica.

A continuacin se mencionan las series ms representativas de la Familia MOS, as como sus respectivas caractersticas. CMOS Baja velocidad de operacin. Pueden operar a frecuencias hasta de 10 MHz con tiempos de propagacin hasta de 60 nS por compuerta. Amplias mrgenes de tensin de alimentacin. Los de la serie A trabajan con tensiones de alimentacin entre +3 y +15 V y los de la serie B (estos tienen frecuencias de operacin ms altas, tiempos de propagacin ms cortos y mayor capacidad de salida) entre +3 y +18 V. Debido a estos amplios rengos se pueden usar fuentes de alimentacin no reguladas. Niveles de voltaje desde 0 V hasta 0,3 VDD para el NB, y de 0,7 VDD a VDD para el NA. Por ejemplo, para un VDD de 10 V, el NA estara entre 7 y 10 V en el NB entre 0 y 3V. Alta inmunidad al ruido Pueden sufrir dao en sus entradas, producido por las descargas electrostticas.

HCMOS Y HCT Las familias HC han mejorado en velocidad frente a la serie 4000. Bajo consumo y alta inmunidad al ruido.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

Mejor suministro de corriente. HC: Mrgenes de tensin de entrada compatibles con serie 4000. Su alimentacin puede estar entre 2 y 6 voltios. HC: Margen de nivel bajo hasta el 30% de Vcc y el margen a nivel alto desde el 70% de Vcc. HC: Umbral de conmutacin del 50% de Vcc. HC: Todas las salidas estn bufereadas. HCT: Mrgenes de tensin de entrada compatibles con TTL. HCT: Margen a nivel bajo hasta 0.8 v y a nivel alto de 2 v. HCT: El umbral de conmutacin es del 28% de Vcc. HCT: Tensin de alimentacin es Vcc=5v10%, con entradas y salidas bufereadas.

VHC y VHCT Estas dos familias son aproximadamente el doble de rpido que las HC/HCT mientas mantienen la compatibilidad con sus series predecesoras. Estas difieren entre s en los niveles de entrada que reconocen. Sus caractersticas de salida son las mismas. Tienen control de salida simtrico (la salida consume o suministra iguales cantidades de corriente).

NMOS y PMOS PMOS es el ms lento y ms antiguo de todos, actualmente es obsoleto. PMOS solo emplea transistores MOS de canal P. NMOS domina el campo de LSI de Microprocesadores y memorias. NMOS solo emplea transistores MOS de canal N. NMOS tiene una mayor densidad de integracin que PMOS, ms rpida y con menor producto velocidad-potencia.

La familia lgica de MOS complementarios est caracterizada por su bajo consumo. Es la ms reciente de todas las grandes familias y la nica cuyos componentes se construyen mediante el proceso MOS. El elemento bsico de la CMOS es un inversor. Con las ventajas reseadas, la familia CMOS se emplea en circuitos digitales alimentados por bateras y en sistemas especiales que tienen que funcionar durante largos perodos de tiempo, con bajos niveles de potencia. La elevada inmunidad al ruido es la ventaja principal para su aplicacin en los automatismos industriales.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

Una caracterstica muy importante de la familia CMOS es la que se refiere al margen de tensiones de alimentacin, que abarca desde los 3 a los 15 V, lo que permite la conexin directa de los componentes de dicha familia con los de la TTL, cuando se alimenta con 5 V a los circuitos integrados CMOS. La Figura muestra la idea. Q1 es un MOSFET de canal p y Q2 es de canal n. Estos dos dispositivos son complementarios; es decir, tienen valores iguales y opuestos de VGS(th), VGS(on),ID(on), etc. El circuito es similar a un amplificador en clase B porque un MOSFET conduce mientras el otro est en corte. Cuando un circuito CMOS como el de la Figura se emplea en una aplicacin de conmutacin, la tensi6n de entrada puede ser alta (+VDD) o baja (0 V). Si la tensin de entrada es alta, Q, est en corte y Q2 conduce. En este caso, el Q2 cortocircuitado lleva la tensin de salida a masa. Por otro lado, si la tensin de entrada es baja, Q1 conduce y Q2 est en corte. Ahora, el Q1 cortocircuitado lleva la tensin de salida hasta +VDD. Como la tensin de salida esta invertida, el circuito se denomina inversor CMOS. La Figura muestra como la tensin de salida varia con la tensin de entrada. Cuando la tensin de entrada es cero, la de salida es alta. Cuando la tensin de entrada es alta, la de salida es baja. Entre estos dos extremos hay un punto de cruce donde la tensin de entrada es igual a +VDD/2. En este punto, ambos MOSFET tienen las mismas resistencias y la tensin de salida es igual a +VDD/2.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

DESARROLLO
PARTE 1. Funciones bsicas.
Tabla 1. Compuertas Lgicas. COMPUERTA x y AND A B & x
1 3 2

SMBOLO F

FUNCIN

TABLA DE VERDAD x y F _

1 x

y OR

F B

F _

A B

F
1 2

F _

NOT A B 1 x

1 2

F _

NAND

A B

&

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

x2 y3 NOR

F 1 B

F _

A B

x1 XOR
16 y

F 2 B

F _

XNOR

x y

1 2

F B

F _

BUFFER

x
1 2

F B

F _

BUFFER (3 ESTADOS) HABILITACIN EN ALTO

H x 2B

F 3 B

Si H=1 F=x Si H=0 F=Hz

F _

BUFFER (3 ESTADOS) HABILITACIN EN BAJO

H xB

1 2 3

F B

Si H=1 F=Hz Si H=0 F=x

F _

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

Material: Protoboard 74LS00 74LS08 74LS32 74LS04 74LS86 74LS125 Cables B-B, C-C, C-B, BNC-Caimn

Resultados de la comprobacin experimental de las compuertas lgicas, donde un 0 implica conexin a tierra y un 1 a la fuente.
U1:A 1 3 2 7408

U2:A 3 1

U3:A 2 7404

AND 3 0V 0V 0V 4.5 V 1 0V 0V 5V 5V

7432

OR 3 0V 0V 0V 4.5 V 1 0V 5V

NOT 2 4.5 V 0V

1 0V 0V 5V 5V

2 0V 5V 0V 5V

2 0V 5V 0V 5V

1 U4:A 1 3 2 7400 2 1 3 2 U5:A U6:A 3 74125 7486

NAND

NOR

XOR

1 0V 0V 5V 5V

2 0V 5V 0V 5V

3 4.5 V 4.5 V 4.5 V 0V

1 0V 0V 5V 5V

2 0V 5V 0V 5V

3 0V 4.5 V 4.5 V 0V

1 0V 0V 5V 5V

2 0V 5V 0V 5V

3 0V 3.8 V 3.8 V 0V

Los resultados de las tablas concuerdan con la teora presentada en la tabla 1, sin embargo, en la tabla de la funcin XOR habia una baja de potencial mayor en comparacin a las dems funciones, sin embargo se encuentra en el rango en que se considera un 1 lgico.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

PARTE 2. Niveles Lgicos.

El intervalo de voltaje en el que estan definidos los valores logicos (1,0) de las compuertas, se muestran en el siguiente grafico.

Es necesario especificar que los intervalos que nos interesan son los de la serie LS, los intervalos son los siguientes: Intervalo para 1: VIHmin =2 [V] VOLmin= 0.5 [V]

Intervalo para 0: VILMAX= 0.8 [V] VOHmin=2.7 [V] Los datos especificados por el fabricante son los sigueintes: VIL= 0.8 [V] VIH=2[V] Armando el siguiente circuito: VOL= 05 [V] VOH= 2.7[V]

Caso a) Nivel alto en la entrada 5v-2v (1 lgico)

Qu nivel de voltaje se espera que tenga para una entrada alta? Se espera un valor bajo 0v-0.5v (0 Lgico)

Caso b) Nivel bajo en la entrada 0.3v-0.8v (0 lgico)

Qu nivel de voltaje se espera que tenga para una entrada baja? Se espera un valor alto 2.7v-5v (1 Lgico)

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

Grfica 1. Nivel alto a la entrada.

Grfica 2. Nivel bajo a la entrada.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

PARTE 3. La Potencia de Disipacin.

Alambrando el siguiente circuito se observo el comportamiento de la entrada y la salida, y posteriormente se hizo lo siguiente:

Circuito 2 a) Medicin de la corriente consumida por el circuito integrado. a. Cuando las salidas son bajas (ICCL) ICCL=2.585 [mA] b. Cuando todas las salidas son altas (ICCH) ICCH=0.904 [mA] b) Calcular la potencia que disipa el circuito para los casos del inciso anterior. Para ICCL=2.585 [mA] Pa=12.925 [mW] Para ICCH=0.904 [mA] Pb=4.52 [mW]

c) Cul ser la potencia que consume cada una de las compuertas en estas dos situaciones? Para Pa=12.925 [mw] PCprom=3.23125 [mW]

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

Para ICCH=0.904 [mA] PCprom=1.13 [mW] Comparando los valores de las corrientes con los de las hojas de especificaciones se tiene que: Datasheet ICCL=2.4 [mA] ICCH=0.8 [mA] Experimental ICCL=2.585 [mA] ICCH=0.904 [mA] %Error = | 7.7% 13% |

Los valores experimentales fueron mayores a los del fabricante, estos especifican dichos valores para un VCC= 5v con una temperatura T=25C y para cierto tiempo, por lo que atribuimos las diferencias a las condiciones del laboratorio y a que tubimos en funcionamiento el CI en un tiempo considerablemente largo.

PARTE 4. Tiempo de Retardo de Propagacin tpd.

Armando el siguiente circuito se observo la seal en el osciloscopio Vout:

Circuito 3 a) En base a la seal observada se calcula el tiempo de retardo de propagacion tpd T=Periodo de V0 n segundos N= numero de compuertas en cascada. T 1 1 T= t pd 2 3.57 x10 9 [ s] 6 f 10 x10 2N

b) Qu sucedi con el periodo, la frecuencia y el tiempo de retardo de la seal Vo, si el numero de compuertas impar es disminuido? El tiempo de retardo aumenta, pero la frecuencia y el periodo se mantienen. c) Qu sucederia si el numero de compuertas en cascada fuese par? La salida seria la misma que la entrada, es decir, si tenemos altos a la entrada, obtendremos lo mismo a la salida y viceversa.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

Comparando el resultado del tiempo de retardo con el de la hoja de datos tenemos lo siguiente. Data sheet Experimental %Error |
10.75%

t pd 4x109 [s]

t pd 3.57x10 9 [s]

El resultado no varia drasticamente respecto al que debiamos obtener, se podria considerar, que este cambio se debio a las perdidas que se pueden generar en el recorrido de la seal, ya sea por la dicipacion de la energia en forma de calor o por las capacitancias generadas entre las uniones p-n y los conductores. El comportamiento transitorio de los circuitos digitales puede diferir de lo que se espera en el diseo debido a los retardos de propagacion en las compuertas y conectores. La salida de un circuito puede producit un pulso de corta duracion cuando se supone que dene mantenerse en cierto nivel logico, esto se considera una falla, y esta a su vez provoca que exista un riesgo.

PARTE 5. Funcin de Transferencia.

Armando el siguiente circuito:

Circuito 4. Posteriormente obtuvimos la curva de transferencia de la compuerta, realizando un trazo en X-Y.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

1. La grafica responde a lo esperado? Efectivamente, corresponde a lo que se pretendia obtener, ya que como vemos, comenzamos con un 1 y terminamos con un 0. Es decir con esto se comprueba la operacin NAND de la compuerta respectiva (74LS00).

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

CONCLUSIONES
Luis Cabrera Mariela Con respecto a los objetivos podemos decir que se demostraron las operaciones vistas tericamente, de manera que ahora se pueden hacer estas de manera fsica. Tambin comprobamos que los rangos de voltaje en los cuales estbamos trabajando con las operaciones binarias, 2.7v a 5v para valores de 1, y con valores menores de 0.8 para 0. Respecto al objetivo nmero dos, tambin podemos confirmar que se cumpli placenteramente, ya que ahora sabemos que la hoja de datos es indispensable para trabajar con el dispositivo adecuadamente, para evitar alguna avera en nuestro circuito. Se debe tener muy presente este documento ya que as haremos trabajar con eficiencia a nuestras compuertas.

Muoz Mendoza Lizbeth Se cumpli de manera satisfactoria con la comprobacin de las operaciones lgicas con las compuertas. Se trabaj con rangos de 5v-2.7v para niveles altos (1 lgico) y de 0.3v-0.8v para niveles bajos (0 lgico). Se pudo observar el comportamiento entrada salida para distintas entradas. As mismo se logr interactuar con las hojas de especificaciones de fabricante de las compuertas con las que se trabaj y comprar los resultados obtenidos experimentalmente. Dichas hojas tienen la informacin necesaria para conocer cada CI, pero los datos son bajo condiciones especiales como la temperatura, los voltajes y corrientes mximos o mnimos, etc., que hay que tomar en cuenta para trabajar de forma ptima.

Prctica 1. Lgica binaria para compuertas bsicas y parmetros de funcionamiento.

FUENTES DE CONSULTA
FUNDAMENTOS DE DISEO LGICO Y COMPUTADORAS. M. Morris Mano; 1 Ed espaol; Mxico 2004; PEARSON EDUCATION. Apuntes del Ing. Ricardo Mota Marzano. http://fcqi.tij.uabc.mx/usuarios/jjesuslg/LAB-D1-00-2.PDF http://books.google.com.mx/books?id=bmLuH0CsIh0C&pg=PA96&lpg=PA96&dq=com puertas+logicas+iee&source=bl&ots=ZMglxRSM8W&sig=k5yX9zXOkkbcHd8EZH985XU E74g&hl=es&sa=X&ei=2z9PT7rnG4SLsQLMufHADg&ved=0CEcQ6AEwBg#v=onepage&q =compuertas%20logicas%20iee&f=false http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pdf http://denethor.wlu.ca/pc200/logic/lc1_lab.shtml http://www.el.bqto.unexpo.edu.ve/ltaraz/digitales.html http://www.el.bqto.unexpo.edu.ve/ltaraz/digitales/tema4B_2.pdf