ArquitecturadeComputadores

3Plan96

Buses
ndice 1. Introduccin. 2. TransferenciadeDatos 3. ArbitrajedelBus

1.Introduccin
Definicin Conjuntodelineascompartidaspordistintoselementosdeuncomputadorcuyafuncinespermitirla comunicacinentreellos.Losbusesnopertenecenaningunodeloselementos. Losbusesconectan: _ElementosenlaCPU _Componentesenunatarjeta(entretarjetasenunRack:VME,PCI,Multibus...) _Perifricos(IDE,SCASI,Firewire,SUB,SATA,ISA...) Caractersticas 1) Tipodeelementosqueconecta:DedicadosoGenerales 2) Uso:Busesdetiemporeal(CANBus),desistemasdecontrol,paramultiprocesadores (FutureBus)... 3) Ancho:ExistenlineasdeDatos,ControlyDirecciones.Elanchodelainformacinquese puedetransmitir(lineasdedatos)lodeterminaelanchodelbus 4) AnchodeBanda:Capacidadmximaenbytes/s 5) Mecnicas:Dimensiones,contactos... 6) Elctricas:Voltajes 7) Temporizacin:SncronaoAsncrona 8) Arbitraje:CentralizadooDistribuido 9) Gestindelasinterrupciones

Cristin Canivell Gutirrez

Pgina 1 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores LneasdeBus Laslineasdebussecomponende: _Datos Multiplexados _Direcciones _Control(arbitraje,errores,multiprocesador...)

3Plan96

BusesMultiplexados:Emplealosmismoshilosparaenviarinformacindistintaenmomentos diferentes.TpicamenteDaosyDirecciones.Ademsseconsiguesimplificareldiseo. ClasificacindelosBuses a) Porniveles(Borrill'81) _NivelPlaca.Conectaelementosenunchip(VLSI) N0:deChip N1:deTarjeta _NivelPanelPosterior.Conectaelementosenunatarjeta N2:Conexinentreplacas N3:Conexinentrecomponentes _NivelInterfaz N4:Perifricos(IDE,USB,SATA,Firewire) N5:Busserie(paraconexioneslejanas:RS232) Estosnivelesformanunajerarquadebuses.Cuantomenorsealadistanciaalprocesador,ms rpidoserelbus.Haydistintosbuses,condistintavelocidadenelsistema.Paraconectarbuses dedistintasvelocidadesnecesitaremosbridgesquetambinrealizarnfuncionesdebuffering. b) Pordedicacin _Dedicados: realizanunanicafuncin,sonmsespecializados,mssimplesycon menorcoste.Tienenunmejorrendimiento. _Generales: busglobalmscomplejoycaroqueunodedicadoperomssencilloy baratoquemdedicados.

Cristin Canivell Gutirrez

Pgina 2 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores c) Porocupacin

3Plan96

_Particinsegnrecurso: recursodelmismotipojuntos.Orientadoalos procesadoresatransferenciaselementalestipoCPUMemoria.Porejemplo:VME. _Particinsegnbloquesfuncionales.Orientadoamultiprocesadoresyatransferencias tipomensaje.Porejemplo:FutureBus+,MultibusII. d) Segnuso: Generales Multiprocesador:FutureBus TiempoReal:CAMBUS Terminologa Operacin/TransaccindeBus:Secuenciacompleta. Fuente:Origendelainformacin. Destino:Dondevaapararlainformacin. Maestro:Tomalainiciativaydirigelaoperacin. Esclavo:Siguealmaestro. Fasesportransaccin: Direccionamiento Arbitraje delesclavo Errores Asignacinde Transferencia lapropiedad

Paridad

BusesNormalizados Antescadafabricantedefinasusbuseslocualdificultabamucholacomunicacinentredistintos componentes.Parafacilitarlainteraccinentrecomponentesdedistintosfabricanteslosbusessehan normalizado.Siguenunestndaracordadopreviamente.

Cristin Canivell Gutirrez

Pgina 3 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores

3Plan96

2.TransferenciadeDatos
Intercambiodesealesdecontrolydatosentreelmaestrodelbus(elquetienelaprioridadenese momento)yunoovariosesclavosconelobjetivodetransferirinformacin. TiposdeTransferencias a) _Mux:Address/Data _NoMux: A D Escritura Dir Dato Escritura Dir Dato Dir Lectura AccesoInf. Dato

Lectura Dir Dato

b) LecturaModificacinEscrituraAtmica.Paraimplementarcerrojos. RIMC(Dir_Mp) DirCerrojo lock.xchg.R1,/Dir_MP test&set tempM(lock) M(lock)11111 Dir atmico Lect Escr Mux

Ej.:

c) CiclodeLecturaconVerificacin(pocousado) Dir Dato escritura Dato lectura Mux

d) TransferenciadeBloque(muyusado) Mux

Dir

Dato1

DatoN

SeempleaparaaccesoaM.Cach(lectura escrituradeunalineadeM.Cachsimultnea). TambinseempleaparaE/SporDMAporrfagas.

Losesclavosdebenanidareincrementarladireccinenviada.Haybusesquepermitenbloques detamaofijo(Nubus:1,2,4,816)yotrasquelopermitenvariable(VME). Esteesquemasuelecombinarseconmemoriaentrelazadasimple(mismadireccinparatodos losmdulos)deordeninferior(posicionesconsecutivasenmdulosconsecutivos).

Cristin Canivell Gutirrez

Pgina 4 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores

3Plan96 Obs: problemaconestastransferencias: SonMUYlargas.Puedeveniralgo urgenteyelbusestocupadoyan quedamuchotiempoparaque termine. Solucin:interrumpiroabortarla operacinencurso.Existeunalnea BCLEARyvolvemosalafasede arbitraje.

e) Busesdeciclopartido Mientrasseaccedealainformacin(tiempodeacceso)sedejalibreelbusparaquepuedaser utilizadoporotromaestro.Senecesitaunamayorcomplejidadperoaumentaelrendimiento. OrientadoaMultiprocesadores. _Busnormal(MUX)[monoprocesadores]:

Dir

AccesoInf. busocupado

Dato

(Busdeciclocompleto)

_Busdeciclopartido(MUX): Notienenqueiren orden: (Dir1,Dir2,Dir3,Dato1, Dato2,Dato3) Dato3

Dir1

AccesoInf. Dir2

Dato1 Dato2 AccesoInf.

AccesoInf. Dir3

NecesitaesclavosmscomplejosquesolicitenelBus.Adems,losesclavosdeben almacenarladireccindelmaestroquelessoliciteldato.Necesitamostambinun lugardondealmacenardatos,yaquepuededarselasituacinenqueeldatoestlistoyel busnoestdisponible.

Cristin Canivell Gutirrez

Pgina 5 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores

3Plan96

Obs:enestecasovienemuybienlamemoriaconentrelazadocomplejo(unadireccin distintaparacadamdulo)deordensuperior(direccionesconsecutivasenelmismo mdulo)

1.) LaCPUpideundatoaMP 2.) OtromdulopideundatoaotromdulodeMP(sifueseunslomduloseria imposiblehaceresteacceso). 3.) Seresuelveeldatosolicitadoen2yseliberaelbus. 4.) Seresuelveeldatosolicitadoen1. Direccionamiento Cadaelementodelsistematieneunadireccinnicaparadialogarconlsinconfusin. Dir esclavo Dir tarjeta Dir en esa tarjeta Existendosposiblesdireccionamientos: _Lgico:Independientedelaposicinfsicadelatarjeta. Tienenmicrointerruptoresparaasignarmanualmenteladireccin.Esteespropensoaerrores alserunsistemamanual,porloquehaentradoendesuso. _Fsico:Dependedelaposicin.Duranteelarranquedelcomputadorserecorrentodaslas tarjetasyselesasignaunadireccinacadaunaqueguardanenunregistro.Seconfigurade formaautomticaporelsistemaoperativo,porloquenoescomnquesedenerrores. Ej.:PCI,USB,MULTIBUSConocidocomoPlug&Play.

Cristin Canivell Gutirrez

Pgina 6 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores

3Plan96

Tambinexistelaposibilidaddedialogarconvariosesclavossimultneamente,direccionamiento mltiple. a) Broadcall:lecturamltiple.Ej.:preguntarquperifricosolicitlainterrupcindejandoun hilodelbusacadauno(noseutilizaya). b) Broadcast&Multicast:Escrituramltiple.Multicast:Varios.Ej.:protocoloscoherenciacach. Broadcast:Todos.Ej.:Reset. ProtocolosdeTemporizacin Debensincronizarorigenydestino.Tresmodosdesincronizacin: _Sncrono,ainstantesfijos. _Asncrono,ainstantesarbitrarios. _Semisncrono,mezcladelosanteriores a) BusSncrono TenemosdossealessncronasconelrelojquesonDA(DatosAceptados)generadapordestino yDR(DatosRecibidos)generadapororigen.

Hayunrelojcomnytodosucedeeninstantesfijosdetiempomarcadospordichoreloj.Nohay dilogoentreorigenydestino,porloquenohayconfirmacindelaoperacin,perohaymayor aprovechamientodelbusyaqueencadacicloleemosalgo.

Cristin Canivell Gutirrez

Pgina 7 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores b) BusAsncrono

3Plan96

Haydilogoentrefuenteydestino,lasaccionesserealizanenrespuestaaestedilogoyalreloj. Tenemostresposibilidades: i. Sininterbloqueos Duracinfijadet2yt4,tambindet1yt6,peronoesrelevante.t3yt5sonvariables. t3marcaeltiempoderespuestadeldestino.t5marcaeltiempoderespuestadelorigen. ii. Semibloqueante t2variable. iii. Totalmentebloqueante Duracinfijadet1,t6yvariabledet2,t3,t4yt5

Haydilogo,porloquehayciertaverificacin.Elorigensabequeeldestinohavistoal dato.Esalgomslentoqueelsncronoporlasesperasent3yt5. Problemasposibles:grandiferenciadevelocidadentreorigenydestino. Ejemplos.: _Fuentemuyrpidaodestinomuylento:EmpiezaelnuevocicloconDAanactivoy elorigenpuedepensarqueeldestinoyahaledoeldatoyquitarlo. _Destinomuyrpidoofuentemuylenta:cuandoeldestinodesactivaDAvequeDR sigueactivoypuedepensarquehayunnuevodatolisto. Cristin Canivell Gutirrez Pgina 8 de 13 UPM Facultad de Informtica

ArquitecturadeComputadores c) Bussemisncrono

3Plan96

Escomoelasncronoperoalqueselehaincorporadounreloj.Losflancosslopodrntener lugareninstantesmltiplodelreloj.Sereducecuandolaposiblidaddeperderunflancopor ruido,esmenossensiblealruidoperomslentoporloquehayqueesperaralosflancosde reloj.Ej.:PCI.

3.ArbitrajedelBus
Normalmenteexistemsdeunmaestroysehacenecesariaunafasedearbitrajepreviaala transferencia,paradecidirquineselpropietariodelbusencadamomentoyasevitarposibles conflictos. ArbitrajeEsttico Sehaceunrepartopreviodelapropiedaddelbus.Esmuysencillo,peropocoeficaz. Ej.: Maestro M1:T1,T2 M2:T3 M3:T4 M1 M2 ........................................................ 1 2 M1 34 M3 M2

Siunmaestronotienenadaquetransmitirsepierdeestaranuradelbus.

Cristin Canivell Gutirrez

Pgina 9 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores ArbitrajeDinmico Lapropiedadsedecideentrelosquesolicitanusarelbus: SolicitudArbitrajeAsignacindePropiedad A)PolticasdeGestindelBus

3Plan96

PorPrioridadCadamaestrotieneunaprioridad,yseasignaalmsprioritario.Ej.: monoprocesadores,controladoresDMA. EquitativaBuscaqueningnmaestromonopoliceelbus.Ej.:MultiprocesadoresentreCPU's CombinadaAlgunosmaestrosporprioridad,yotrossiguiendounapolticaequitativa. Ej.:E/SporDMAenunmultiprocesador.

B)PolticasdeGestindelBus BajoPeticinMientrasnadiepidaelbus,stepertenecealltimomaestroquelopidi. AlterminarlaTransaccinAlfinaldecadatransaccinvuelveaestablecerlaprioridadbus. ExpulsivoSedesalojaenmitaddeunatransferenciasillegaunmaestromsprioritarioque necesitaelbusynopuedeesperar.Ej.:TransferenciadeBloque.

Cristin Canivell Gutirrez

Pgina 10 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores MecanismoHWparaelarbitrajedelBus

3Plan96

ArbitrajeCentralizadosloexisteunnicorbitro,alcualtodoslosmaestroslesolicitanel usodelbus.ElHWessimilaralvistoenE/S. *LneasdePeticinCompartidasyconcesinencadenada(DaisyChain)

Estemodelosebasaenprioridades(segnlaposicin). Portanto,esunmodelonoequitativo,nmerolimitadodemaestrosysencillo. *LneasdePeticinyconcesinindependientes

Esmscomplejoporquehaymuchaslneasdecontrol.Esmsflexible,admiteequidad oprioridad,peroexisteunnumerolimitadodemaestros.

Cristin Canivell Gutirrez

Pgina 11 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores

3Plan96

*Combinado

Combinalasventajasdelosdosanteriores. ObsPuedeexistirunalneaadicionalencualquieradeestosesquemas,parapoder implementarpolticasexpulsivas:Bclear.Estebusvadelrbitroatodoslosmaestros,y sirveparaavisarlesiunmaestromsprioritarioquiereusarelbus. ObsEstosesquemassontpicosdemonoprocesadores. ArbitrajeDistribuidoVariosrbitrosdialoganentres,paraestablecerlapropiedaddelbus. *Prioridades

Cristin Canivell Gutirrez

Pgina 12 de 13

UPM Facultad de Informtica

ArquitecturadeComputadores

3Plan96

ElMaestroIpasasuprioridadalrbitroI,quelavuelcaenlaslneasdeBReq/Grant.Luegoleede dichaslneas,siresultaquenoeselmsprioritario,seretira(quitalaprioridad).Cuandoal finalsehanretiradotodosmenoselmsprioritario(sloquedaruprioridadenlaslneas),sabe queelbuslehasidoconcedido(losdemssehanretirado).AvisaelrbitroIasuMaestroa travsdeBgrant.ConBbusyavisaalosdemscuandoterminen. *Equidad

Elesquemaesmuysimilaralanterior,seha aadidounalineaBReq.Estalneaesusada por partedelosrbitrosmenosprioritarios,quese tienenqueretirar. Laactivanparadejaranotadoqueleshubiese gustadousarelbus.

Luego,losmaestrosmsprioritariosquehanusadoelbus,puedenconsultardichalneapara dejarquelosmaestrosmenosprioritariosusenelbus:novolvernapedirelbushastaquenose desactivelaseal.Sialgunotienemuchaprisa,ignoraestaseal(multiprocesadores).

Cristin Canivell Gutirrez

Pgina 13 de 13

UPM Facultad de Informtica