Você está na página 1de 18

PONTIFCIA UNIVERSIDADE CATLICA DE MINAS GERAIS Instituto de Informtica e Cincias Exatas - - Campus So Gabriel Curso de Sistemas de Informao - Professor:

Paulo Amaral PRINCPIOS DE ARQUITETURA DE COMPUTADORES ( PAC ) LISTA DE EXERCCIOS 1 - TEORIA 1/2012 (NO PRECISA ENTREGAR) OBSERVAES: a) Para resolver alguns exerccios desta lista considere os seis algarismos do nmero de matricula (NMAT) do aluno escrito na forma NMAT = rstuvw, onde, r primeiro algarismo do nmero de matrcula, s o segundo, t o terceiro, u o quarto, v quinto e w sexto e ltimo algarismo. Exemplo: Para NMAT (nmero de matrcula ) = 123456, so obtidos os seguintes valores: r = 1; s = 2; t = 3, u = 4, v = 5 e w = 6. b) Alguns exerccios j esto resolvidos no livro Introduo Organizao de Computadores do Mrio Monteiro e outros exerccios sero resolvidos em sala pelo professor . No entanto, todos os exerccios so importantes para fixar os conceitos da disciplina e servem de base para as provas. PARTE I : SISTEMAS NUMRICOS (REVISO), CONVERSO DE BASES (REVISO), NMEROS NEGATIVOS E DE PONTO FLUTUANTE Exerccio 1 : Converter os seguintes valores decimais para as representaes nas bases binria, 5, octal e hexadecimal equivalentes (converso da base 10 para base 2, 5, 8 e 16): a) 55 c) 2001 e) 100 g) 1000 b) 257 d) 50 f) 500 h) 2989 Exerccio 2 Converter os seguintes valores binrios para as representaes nas bases 5, octal, decimal e hexadecimal equivalentes (converso da base 2 para base 5, 8, 10 e 16): c) 100000011112 e) 1110011010012 g) 1011000110002 a) 110111010102 d) 11102 f) 1111110000112 h) 1000000001102 b) 110011011012 Exerccio 3: Converter os seguintes valores octais para as representaes nas bases binria, 5, decimal e hexadecimal equivalentes (converso da base 8 para base 2, 5, 10 e 16): c) 2378 e) 7058 g) 2018 1) 4058 d) 468 f) 1738 h) 4528 2) 4778 Exerccio 4: Converter os seguintes valores hexadecimais as representaes nas bases binria, 5, octal e decimal equivalentes (converso da base 16 para base 2, 5, 8, 10): c) 62116 e) 1ED416 g) 22C16 a) 3A816 d) 9916 f) 7EF16 h) 110A16 b) 33B16 Exerccio 5: Efetuar as seguintes somas: a) 317528 + 67358 b) 2A5BEF16 + 9C82916 c) 11001111012 + 1011101102 d) 377428 + 265738 e) 322425 + 214235
1

Exerccio 6: Quantos nmeros inteiros positivos podem ser representados em uma base B, cada um com n algarismos significativos? Exerccio 7: Se um nmero binrio deslocado uma ordem para a esquerda, isto , cada um de seus bits move-se uma posio para a esquerda e um zero inserido na posio mais direita, obtm-se um novo nmero. Qual a relao matemtica existente entre estes dois nmeros? Exerccio 8: A partir do valor binrio 110011, escreva: a) cinco nmeros que seguem em seqncia b) seis nmeros, saltando de 3 em 3 nmeros, de forma crescente. Exerccio 9: A partir do valor hexadecimal 2BEF9, escreva os 12 nmeros que se seguem em seqncia. Exerccio 10: A partir do valor hexadecimal 3A57, escreva dez nmeros subseqentes, saltando de quatro em quatro valores (por exemplo, o 1 subseqente 3A5B). Exerccio 11: Decimal 27 Binrio 10001101 456 1B4C 11101001 217 2B5A 654 Exerccio 12: Efetue as operaes aritmticas a seguir, obtendo o resultado na base indicada: a) FEFE16 + 11101001000111102 = ( )8 b) 73748 + 3132024 = ( ) 16 c) 38410 + 51216 = ( ) 16 d) 5326 + 1018 = ( ) 16 e) 100111012 + 3768 = ( ) 16 f) 3E5416 + 12578 = ( ) 8 g) 101101101012 + 2FE16 = ( ) 8 h) 137410 + 110110111101112 = ( ) 8 Exerccio 13: (PROVA 1 IEC 2009 E PROVA 1 AOC DE 2011 ) Converter o nmero 10310 da base 10 (decimal) para as bases: hexadecimal (base 16), binria (base 2) e octal (base 8) e 5 (cinco). Exerccio 14: (PROVA 1 DE IEC 2005 A 2009) Converter o nmero 1100110011002 da binria (base 2) para as bases: 10 (decimal), octal (base 8) e hexadecimal (base 16). Octal Hexadecimal

Exerccio 15: (PROVA 1 DE IEC 2005 a 2009) Determinar os valores de X, Y , Z e W, sendo a varivel NMAT (o nmero de matrcula de um aluno do grupo sem o dgito verificador- 6 dgitos). Na soluo desta questo apresente todos os clculos, pois somente a resposta sem os clculos no ser considerada. Observe que C2 (X2 ) o complemento 2 de X2 (com 8 bits). X2 = 7010 + NMAT % 10; Y16 = X2 + 1002;

Z8 = X2 + 1012; W10 = C2(X2 ) + 1102;


Exerccio 16: Execute as operaes aritmticas a seguir (+70) 10 + (+80) 10 e (-70) 10 + (-80) 10 em representao binria utilizando a representao de complemento de 2 com sinal para os nmeros negativos. Utilize 8 bits para representar os nmeros, incluindo o bit de sinal. Mostre que ocorre overflow em ambos os casos. Exerccio 17: (PROVA 1 IEC 2005 A 2009) Determine o valor de X, Y, Z e W, efetuando as operaes aritmticas nas bases indicadas: a) X2 = 1111012 + 10101102 (ADIO NA BASE 2) b) Y8 = 52758 + 10128 (ADIO NA BASE 8) c) Z16 = 8FC16 + E4616 (ADIO NA BASE 16) Exerccio 18: (PROVA 2 IEC 2006 AS 2008) Determine o valor de Y, Z, W e V efetuando obrigatoriamente as operaes aritmticas nas bases indicadas. C2(X2 ) o complemento 2 de X2 (com 8 bits): Y10 = 110011,1110112 (CONVERSO PARA A BASE 10 ) Z8 = (12510 )8 + 16758 (ADIO NA BASE 8) W16 = (125010 )16 + AECD16 (ADIO NA BASE 16) V10 = C2( (12510 )2 + 11012 (adio na base 2 e converso para a base 10 ) Exerccio 19: (PROVA 1 IEC 2008 E 2009) Os nmeros 011001102 e 111001102 so nmeros binrios de 8 bits inteiros com sinal representados na notao de complemento 2. Determine os valores de V2 e Z10 efetuando as converses indicadas, onde C2(X2 ) o complemento 2 de X2 (com 8 bits). a) V2 = C2 ( 011001102 ) b) Z10 = 111001102 Exerccio 20: (PROVA 1 AOC 2010 E 2011) Representar -10210 na notao binria de complemento a 2 de 8 bits. Exerccio 21: (Questo 1 ANALISTA JUNIOR ES PETROBRAS 2010 CESGRANRIO) Ao converter o nmero 10111002 da base binria para a bases decimal, hexadecimal e octal, obtm-se, respectivamente, os valores: (A) 2910 , B416 e 5608 (B) 2910 , 5C16 e 1348 (C) 9210 , B416 e 5608 (D) 9210 , 5C16 e 1348 (E) 9210 , 5C16 e 2708 Exerccio 22: (Questo 23 ANALISTA JUNIOR ES PETROBRAS 2010 CESGRANRIO) Quantos nmeros hexadecimais com trs algarismos distintos existem cujo valor maior do que o nmero hexadecimal 100?
3

(A)4096 (B) 3996 (C) 3840 (D) 3360 (E) 3150 Exerccios 23 e 24 (PETROBRAS2007 CESPE) De acordo com o comando a que cada um dos exerccios a de 13 a 16 se refira, marque, na folha de respostas, para cada item: o campo designado com o cdigo C, caso julgue o item CERTO; ou o campo designado com o cdigo E, caso julgue o item ERRADO. A ausncia de marcao ou a marcao de ambos os campos no sero apenadas, ou seja, no recebero pontuao negativa. Para as devidas marcaes, use a folha de respostas, nico documento vlido para a correo das suas provas. Justifique suas respostas. Exerccio 23 (Questo 64 - ANALISTA DE SISTEMAS ES - PETROBRAS2007 CESPE) O nmero octal 35 corresponde ao nmero decimal 27. O nmero decimal 45 corresponde ao nmero hexadecimal 2D. A soma do nmero binrio 110110 ao nmero 11011 resulta no nmero 1011001. Justifique sua resposta. Exerccio 24 (Questo 56 - ANALISTA DE SISTEMAS IE - PETROBRAS2007 CESPE) O nmero hexadecimal C9 corresponde ao decimal 201. O nmero decimal 34 corresponde ao octal 42. O nmero binrio 100101 corresponde ao decimal 53. A soma do octal 72 ao octal 23 resulta no octal 105. Exerccio 25 (Questo 10 DIVERSOS CARGOS MPU 2007) A capacidade de uma memria medida em bytes, kilobytes, megabytes ou gigabytes. Analise as seguintes afirmativas e assinale a INCORRETA: c) 1 B = 1024 bits d) 1 KB = 1024 B e) 1 MB = 220 Bytes f) 1 GB = 1024 MB ou 230 Bytes Exerccio 26 (Questo 23 TRE-PB2007 Analista de Sistemas - FCC ) Uma memria de 1 MB contm: c) 210 bytes d) 220 bytes e) 230 bytes f) 106 bytes g) 108 bytes Exerccio 27 (Questo 31 TRE-MS2007 Programao de Sistemas - FCC ) Um arquivo magntico de 400 bytes em hexadecimal corresponde ao espao ocupado, em decimal de: i) 256 bytes j) 384 bytes k) 512 bytes l) 768 bytes m) 1024 bytes

PARTE II: ORGANIZAO DE processador e tecnologias de memria.

COMPUTADORES:

Fundamentos,

Exerccio 1: Quais so e qual a finalidade dos trs principais de componentes de uma computador com arquitetura tipo Von Neumann (como o IAS) ? Exerccio 2: Considerando o modelo atual de um processador ou UCP (Unidade Central de Processamento) pode-se divid- lo(a) em trs componentes bsicos. I - Quais so eles? II Descreva a(s) funo (es) de cada um deles. Exerccio 3: Quais so os principais registradores de um processador (UCP) e qual a finalidade de cada um deles ? Exerccio 4: Cite quais so as vantagens da abordagem da organizao estruturada de computadores em mquinas virtuais ? Exerccio 5: Quais so as possveis operaes que podem ser realizados em uma memria? O q ue acontece com os dados e endereos nestas operaes? Exerccio 6: O que significa tempo de acesso memria? Exerccio 7: Quais so os tipos principais de memrias de semicondutores no-volteis existentes? Quais so as caractersticas de cada tipo ? Exerccio 8: Qual a diferena conceitual entre as memrias do tipo SRAM e as do tipo DRAM? Cite as vantagens e desvantagens de cada uma. Exerccio 9: Descreva os tipos de barramentos que interligam UCP e a MP, indicando a funo e direo do fluxo de sinais de cada um. Exerccio 10: Explique cada um dos seguintes termos: - Paralelismo no nvel de instrues: execuo em pipeline e arquiteturas superescalares - Paralelismo no nvel do processador: processadores matriciais, processadores vetoriais, multiprocessadores e multicomputadores. Exerccio 11: Qual a diferena, em termos de endereo, contedo e total de bits, entre as seguintes organizaes de MP: - memria A: 32K clulas de 8 bits cada; - memria B: 16K clulas de 16 bits cada; e - memria C: 16K clulas de 8 bits cada.
5

Exerccio 12: Qual a funo do MAR (REM : registrador de endereos de memria )? E do MDR (RDM: registrador de dados de memria ? Exerccio 13: Um computador possui um MDR (RDM) de 16 bits de tamanho e um MAR (REM) de 20 bits. Sabe-se que a clula deste computador armazena dados com 8 bits de tamanho e que ele possui uma quantidade N de clulas, igual sua capacidade mxima de armazenamento. Pergunta-se: - Quais so as larguras dos barramentos de dados e de endereos? - Quantas clulas de memria so lidas em uma nica operao de leitura? - Quantos bits e quantos bytes tem a memria principal? Exerccio 14: Um microcomputador possui uma memria principal com 32K clulas, cada uma capaz de armazenar uma palavra de 8 bits. Pergunta-se: - Qual o maior endereo, em decimal e hexa decimal, desta memria? - Quais so as larguras dos barramentos de dados e de endereos? - Quantos bits tem o MDR(RDM) e o MAR(REM) do processador? - Qual o total de bits desta memria? Exerccio 15: Considere uma clula de uma MP cujo endereo , em hexadecimal, 2C81 e que tem armazenado em seu contedo um valor igual a, em hexadecimal, F5A. Pergunta-se: - Qual deve ser o tamanho do REM e do RDM nesse sistema? - Qual deve ser a mxima quantidade de bits que podem ser implementados nessa memria? Exerccio 16: Considere uma memria com capacidade de armazenamento de 64 Kbytes; cada clula pode armazenar 1 byte de informao e cada caractere codificado com 8 bits. Resolveu-se armazenar na memria deste sistema um conjunto de caracteres do seguinte modo. A partir do endereo (hexadecimal) 27FA, foram escritos sucessivamente grupos de 128 caracteres iguais, iniciando pelo grupo de As, seguido do grupo de Bs, e assim por diante. Qual dever ser o endereo correspondente ao local onde est armazenado o primeiro J ? Exerccio 17: O MAR (REM) e o MDR (RDM) de uma UCP tm ambos 32 bits (ex: 80386/486 e Pentium I). Determine a capacidade mxima de endereamento e o tamanho da palavra em bytes deste processador. Exerccio 18: Determine o nmero de bits necessrios para enderear memrias com as seguintes capacidades: 256 bytes , 512 bytes, 1 kbytes, 64 kbytes, 1 Mbytes, 16 Mbytes, 256 Mbytes e 2 Gbytes. Exerccio 19: Porque aumentar a capacidade de uma cache tende a aumentar sua taxa de acertos (hit ratio) Fazer uma descrio comparativa citando as vantagens e as desvantagens entre: - Cache unificada versus cache de arquitetura Harvard (no-unificada ou dividida). - Polticas de atualizao de escrita: direta (write-through) versus escrita de volta (write-back).

Exerccio 20: Considere a seguinte seqncia de acesso a endereos de memria principal: 0, 1, 2, 3, 4, 5, 6, 7, 8, 0, 1, 2, 3, 12, 13, 14, 15, 16, 17, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22. Calcular o nmero de hits e miss, considerando as seguintes organizaes de cache: a) Cache com 8 blocos e mapeamento direto; b) Cache com 8 blocos e mapeamento associativo; c) Cache com 8 blocos e mapeamento associativo por conjuntos, com associatividade 2. Exerccio 21: Em que circunstncias uma cache que funciona com mapeamento associativo por conjuntos pode ser considerada igual cache que funciona com mapeamento direto? Exerccio 22: (PROVAS de RECUPERAO D E AOC 2005 a 2010) Qual a diferena entre traduo, compilao, montagem e interpretao ? Cite exemplos de compiladores, montadores e interpretadores. Exerccio 23: (PROVA 1 DE AOC 2005 a 2008) O valor de 32 bits 0x30a79847 armazenado na localizao 0x2000 da MP. Qual o valor do byte no endereo 0x2002 no sistema Big endian e no sistema Little endian Exerccio 24: (PROVA 1 DE AOC 2005 a 2008) Idem o exerccio anterior para o valor 0x90abcdef no endereo 0x1000. Qual o valor do byte no endereo 0x1003. Exerccio 25: (PROVA 1 AOC I SI 2004 ) Considere que valor inteiro de 32 bits 0x10 rstuvw armazenado na localizao 0x3000 da MP (onde, 0x indica representao em hexadecimal). Mostre como este nmero armazenado na memria e determine o valor do byte no endereo 0x3001 nos sistemas Big endian e Little endian. Os valores de r, s, t, u, v e w so obtidos do nmero de matrcula do aluno NMAT = rstuvw, onde, r primeiro algarismo do nmero de matrcula, s o segundo, t o terceiro, u o quarto, v quinto e w o sexto algarismo. Exemplo, para NMAT = 123456, r = 1; s = 2; t = 3, u = 4, v = 5 e w = 6. Exerccio 26: (PROVA 1 AOC II SI 2005 E AOC 2010 ) Um computador usa um processador com um ciclo de mquina (clock) de 40 ns com cada instruo durando em mdia 6 ciclos de mquina (CPI= 6). Este computador usa memria SDRAM em um barramento de memria que transfere 32 bits na freqncia de 60 MHz e tem um barramento de E/S PCI de 32 bits que opera a 30 MHz. Determinar: a) A freqncia de clock deste processador b) A latncia de instruo e a taxa de rendimento (vazo ou banda passante) deste processador. c) A largura de banda (ou banda passante) dos barramentos de memria e de E/S (PCI). Exerccio 27: (3a. Questo prova 1 AOC I SI 1/05 e 5a. Questo prova 1 AOC I SI 2/04 ) Considere um computador que possui uma memria MP com m (tempo de acesso) = 200ns, e uma memria cache com c (tempo de acesso) = 20 ns e h (taxa de acertos) = 0,95. Determine o tm (tempo de acesso mdio memria).

Exerccio 28: (PROVA 1 DE AOC 2005 a 2008) Considere um computador que possui uma memria cache com capacidade de 64 Kbytes organizada com linhas de 4 bytes e uma memria principal (MP) com capacidade de 16 Mbytes.

- Determinar quantos bits so utilizados para determinar qual byte apontado por um endereo dentro de uma linha da cache. - Considerando que o mapeamento seja direto, determinar: o nmero de linhas desta cache, quantos bits so utilizados para determinar uma linha da cache e quantos bits so usados para o rtulo (tag). Mostre o formato de um endereo da MP especificando os campos (rtulo, linha, byte/palavra) e determine o endereo da cache que corresponde ao endereo 3143 + NMAT%1000 (ou 3143 + uvw)da MP. - Considerando que o mapeamento seja associativo por conjuntos (grupos) de duas linhas (caminhos), determinar: o nmero de conjuntos desta cache, quantos bits so utilizados para determinar um conjunto da cache e quantos bits so usados para o rtulo (tag). Mostre o formato de um endereo da MP especificando os campos (rtulo, conjunto, byte/palavra) e determine o conjunto da cache que corresponde ao endereo 3143 + NMAT%1000 (ou 3143 + uvw) da MP. Exerccio 29: (Questo 35 ANALISTA JUNIOR IE PETROBRAS 2010 CESGRANRIO) Para criar um sistema de controle e funcionamento de sua memria cache, a memria principal constituda de blocos de oito bytes cada. A memria cache do sistema do tipo mapeamento direto, contendo 32 quadros. Dessa forma, em que quadro estaria contido o byte armazenado no seguinte endereo de memria principal: 0001000100011011? (A) 1 (B) 2 (C) 3 (D) 32 (E) 35 Exerccio 30: (Questo 11 - ENADE 2005 - SI) Apesar de todo o desenvolvimento, a construo de computadores e processadores continua, basicamente, seguindo a arquitetura clssica de von Neumann. As excees a essa regra encontramse em computadores de propsitos especficos e nos desenvolvidos em centros de pesquisa. Assinale a opo em que esto corretamente apresentadas caractersticas da operao bsica de um processador clssico. a) Instrues e dados esto em uma memria fsica nica; um programa constitudo de uma seqncia de instrues de mquina; uma instruo lida da memria de acordo com a ordem dessa seqncia e, quando executada, passa-se, ento, para a prxima instruo na seqncia. b) Instrues e dados esto em memrias fsicas distintas; um programa constitudo de um conjunto de instrues de mquina; uma instruo lida da memria quando o seu operandodestino necessita ser recalculado; essa instruo executada e o resultado escrito no operando de destino, passando-se, ento, para o prximo operando a ser recalculado. c) Instrues e dados esto em uma memria fsica nica; um programa constitudo de um conjunto de instrues de mquina; uma instruo lida da memria quando todos os seus operandos- fonte estiverem prontos e disponveis; essa instruo executada e o resultado escrito no operando de destino, passando-se, ento, para a instruo seguinte que tiver todos seus operandos disponveis. d) Instrues e dados esto em memrias fsicas distintas; um programa constitudo de um conjunto de instrues de mquina; uma instruo lida da memria quando todos os seus operandos-fonte estiverem prontos e disponveis; essa instruo executada e o resultado escrito no operando de destino, passando-se, ento, para a instruo seguinte que estiver com todos os seus operandos disponveis. e) Instrues e dados esto em memrias fsicas distintas; um programa constitudo de uma seqncia de instrues de mquina; uma instruo lida da memria de acordo com a ordem dessa seqncia e, quando executada, passa-se, ento, para a prxima instruo na seqncia.
8

Exerccio 31: (Questo 12 - ENADE 2005 - SI) Um elemento imprescindvel em um computador o sistema de memria, componente que apresenta grande variedade de tipos, tecnologias e organizaes. Com relao a esse assunto, julgue os itens seguintes: I. Para enderear um mximo de 2E palavras distintas, uma memria semicondutora necessita de, no mnimo, E bits de endereo. II. Em memrias secundrias constitudas por discos magnticos, as palavras esto organizadas em blocos, e cada bloco possui um endereo nico, com base na sua localizao fsica no disco. III. A tecnologia de memria dinmica indica que o contedo dessa memria pode ser alterado (lido e escrito), ao contrrio da tecnologia de memria esttica, cujo contedo pode apenas ser lido, mas no pode ser alterado. Assinale a opo correta: a) Apenas um item est certo. b) Apenas os itens I e II esto certos. c) Apenas os itens I e III esto certos. d) Apenas os itens II e III esto certos. e) Todos os itens esto certos. Exerccio 32 (QUESTO 21 TRE-PB2007 - PROGRAMADOR DE SISTEMAS) Um barramento extremamente rpido usado normalmente para as placas de vdeo denomina-se: (A) IDE (B) PCI (C) ISA (D) AGP (E) AMR Exerccio 33 (QUESTO 31 TCNICO EM TEC. INFORMAO I - CREA PE)
Analise as seguintes afirmaes sobre arqui tetura de computadores. I. A unidade de controle u m dos principais co mponentes da CPU e responsvel por realizar o process amento de dados como operao de soma e comparao de dados. II. O barramento do computador estabelece a comunicao entre a CPU, mem ria principal e dispositivos de entrada e sada. Existem trs tipos de barramento: barramento de controle; barramento de e ndereo e barramento de dados. As instrues de mquina so transmitidas atravs do barramento de controle. III. Os registradores so utilizados para armazenamento de dados dentro da CPU. Indi que a alternati va que contm a(s) afirmao(es) CORRETA(s). A) Apenas I. B) Apenas II. C) Apenas III. D) Apenas I e II. E) Apenas I e III.

Exerccio 34 (QUESTO 9 DIVERSOS CARGOS MPU 2007) So caractersticas dos tipos de memria presentes em um co mputador: d) Tipo de memria utilizada somente para leitura. e) uma memria voltil, isto , todo o seu contedo perdido quando a alimentao da memria desligada. normalmente utilizada como memria primria em sistemas eletrnicos digitais. f) Memria de acesso muito rpido, mas seu uso limitado em funo de seu alto custo. Escolha a opo que representa os tipos de memria correspondentes s caractersticas I, II e III, respectivamente : c) Principal, secundria, cache.
9

d) ROM, SD, Flash. e) RAM, ROM, Flash. f) ROM, RAM, cache. Exerccio 35 (Questo 11 modificada - ENADE 2009 SI., CC e EC) Com relao s diferentes tecnologias de armazenamento de dados, julgue os itens a seguir. I) Quando a tenso de alimentao de uma memria ROM desligada, os dados dessa memria so apagados. Por isso, esse tipo de memria denominado voltil. II) O tempo de acesso memria RAM maior que o tempo de acesso a um registrador da unidade central de processamento (UCP). III) O tempo de acesso memria cache da UCP menor que o tempo de acesso a um disco magntico. IV) O tempo de acesso memria cache da UCP maior que o tempo de acesso memria RAM. Esto certos apenas os itens: A) I e II. B) I e III. C) II e III. D) II e IV. E) III e IV. Exerccio 36 (Questo 32 ANALISTA JUNIOR IE PETROBRAS 2010 CESGRANRIO) Considere as assertivas abaixo, referentes a arquiteturas de computadores de alto desempenho. I - Computadores com processamento pipeline dividem a execuo de instrues em vrias partes, cada qual tratada por um hardware dedicado exclusivamente a ela. II - Um processador matricial composto por um grande nmero de processadores idnticos, os quais executam a mesma sequncia de instrues sobre diferentes conjuntos de dados. III - Processadores vetoriais so arquiteturas do tipo SIMD (Single Instruction, Multiple Data) e o acesso aos dados, nesse tipo de organizao, pode ser orientado memria onde o elemento vetorial recebe os dados e os armazena, ou orientado a registradores, que possuem capacidade para receber os N elementos de um vetor, e o processamento acontece de registrador para registrador. correto o que se afirma em (A) II, apenas. (B) I e II, apenas. (C) I e III, apenas. (D) II e III, apenas. (E) I, II e III. Exerccio 37 (Questo 33 ANALISTA JUNIOR IE PETROBRAS 2010 CESGRANRIO) No que tange organizao bsica de um processador, a funo do registrador relacionado abaixo armazenar (A) RDM (Dados da Memria) - os dados que trafegam entre a memria secundria e o processador. (B) REM (Endereos da Memria) - os endereos de clulas da memria cache que so necessrios aos processos internos ao processador. (C) ACC (Acumulador) - a prxima instruo do programa que dever ser executada pelo processador. (D) RI (Instruo) - o endereo de memria principal da instruo que executada no momento pelo processador. (E) CI (Contador de Instruo) - o endereo de memria principal da prxima instruo a ser executada pelo processador. Exerccio 38 (Questo 34 ANALISTA JUNIOR IE PETROBRAS 2010 CESGRANRIO) Considere o cenrio abaixo descrito para responder s questes 34 e 35 (exerccios 41 e 42) Seja um sistema de computao que possui uma memria principal com capacidade mxima de endereamento de 64K clulas (1K=210 ), sendo que cada clula armazena um byte de informao. Qual o tamanho, em bytes, do registrador de endereos de memria desta arquitetura?
1 0

(A) 2 (B) 6 (C) 16 (D) 64 (E) 8K Exerccio 39: (Questo 55 modificada - ENADE 2005 CC e EC) O grande desejo de todos os desenvolvedores de programas utilizar quantidades ilimitadas de memria que, por sua vez, seja extremamente rpida. Infelizmente, isso no corresponde realidade da hierarquia de memria existente nos computadores atuais. Considerando os tamanhos tpicos disponveis para armazenamento de informao e o tempo tpico de acesso informao armazenada a seguir (ver figura a seguir ): Registradores do processador: 100 bytes 0,3 ns Memria cache: 256 kbytes 1 ns Memria principal: 512 Mbytes 5 ns Memria secundria: 40 Gbytes 10 ms

Como pode ser observado nos dados fornecidos, os registradores do processador e memria cache operam com tempos distintos, o mesmo ocorrendo com a memria principal com relao memria cache, e com a memria secundria com relao memria principal. Considerando as informaes apresentadas, responda s seguintes perguntas. a) Que caractersticas um programa deve ter para que o uso de memria cache seja muito vantajoso? b) Se registradores do processador e a memria cache operassem com os mesmos tempos de acesso, ainda haveria vantagem em se utilizar a memria cache? E se a memria cache e a memria principal operassem com os mesmos tempos de acesso, ainda haveria vantagem em se utilizar a memria cache? Justifique suas respostas. Exerccio 40 (Questo 66 - ANALISTA DE SISTEMAS ES - PETROBRAS2007 CESPE) Existem computadores que organizam o armazenamento dos dados hierarquicamente, por exemplo, registradores do processador, cache, memria principal e secundria podem ser nveis de uma hierarquia. Tipicamente, um dado pode estar simultaneamente em diferentes nveis de uma hierarquia, havendo transferncias entre nveis de hierarquia controladas, umas, por hardware, outras, por software. Exerccio 41 (Questo 17 COSULPLAN - TCNICO EM INFORMTICA) Os caches do tipo L1, L2 e L3 normalmente so embutidos: a) na memria RAM. b) na placa- me. c) no processador. d) no disco rgido Exerccio 42 (Questo 23 COSULPLAN - TCNICO EM INFORMTICA) Memria interposta entre RAM e microprocessador, ou j incorporada aos microprocessadores, destinada a aumentar a taxa de transferncia entre RAM e o processador. Esta descrio define qual memria ?
1 1

a) Virtual. b) ROM. c) Principal. d) Cache. Exerccio 43 (Questo 32 TCNICO EM TEC. INFORMAO I - CREA PE)
Analise as seguintes afirmaes sobre arqui tetura e funcionamento de componentes da plataforma IB M-PC. I. Externamente, o Pentiu m M opera de forma similar ao Pentiu m 4, transferindo quatro dados por pulso de clock. Esta tcnica faz co m que o barramento local tenha um desempenho quatro vezes maior do que o seu clock atual. II. A cache u ma mem ria de armazenamento temporrio, menor e mais rp ida que a memria principal, usada para armazenar u ma cpia de instrues ou dados da mem ria principal mais provveis de serem requeridos pelo processador em u m futuro pr ximo. Essas instrues e dados so obtidos automaticamente da memria principal. O Pentiu m IV possui cache L1 e cache L2. III. Co m o surgimento de processadores com barramentos maiores do que 133 Mhz, fo i necessrio desenvolver uma memria capaz de exp lorar este avano. As memrias do tipo DDR-SDRAM supriram essa necessidade, pois enquanto as memrias SDRAM trabalham co m u m pulso por clock (u m pulso a cada subida do sinal de clock), as mem rias DDR-SDRAM trabalham co m dois pulsos por clock (u m pulso na subida do sinal de clock e u m pulso na descida). Indi que a alternati va que contm a(s) afirmao(es) CORRETA(s). A) Apenas I. B) Apenas I e II. C) Apenas I e III. D) Apenas II e III. E) I, II e III.

1 2

PARTE III INTRODUO AOS SISTEMAS LGICOS


Exerccio 1: Desenvolva a tabela verdade para as expresses booleanas a seguir e implemente o circuito lgico digital equivalente usando somente portas lgicas.: - A AND B AND C OR NOT(A AND B AND C) - A AND (NOT(C) OR B OR NOT(D)) - (A OR B) AND NOT (A OR C)) AND NOT(NOT(A) XOR B) - A AND B OR A AND NOT(B) Exerccio 2: Considere os seguintes valores binrios A= 1011 B= 1110 valor de X nas seguintes expresses lgicas: - X = A AND (B XOR C) - X = NOT (A OR B) AND (C XOR (A OR NOT(D))) - X = B AND NOT(C) AND A OR NOT(NOT(C) XOR D)

C= 0011

D= 1010. Obtenha o

Exerccio 3: Escreva a expresso lgica correspondente a uma porta NAND com 4 entradas. Exerccio 4: Dada a expresso A AND B AND C OR A AND B AND C OR A AND B AND C. Desenvolva uma expresso equivalente usando apenas operaes NAND. Exerccio 5: Faa a tabela verdade para as expresses booleanas a seguir e implemente o circuito lgico digital equivalente usando somente portas lgicas.: X = A AND B OR (C AND D AND E) X = A OR (B OR C AND D) AND (B OR A) X = (A OR B) AND (C ORD) AND E X = A AND B AND (C OR D) OR E X = (A OR B) AND (C OR D) OR E Exerccio 6: Desenvolva a expresso lgica que represente cada uma das seguintes afirmaes: a) O alarme soar se for recebido um sinal de falha juntamente com um sinal de parada ou um sinal de alerta. b) O computar ir funcionar somente se o sinal de energia for recebido ou se for recebido o sinal de fora alternativa, mas no se ambos forem recebidos simultaneamente. Exerccio 7: Qual a funo dos seguintes circuitos digitais : Multiplexador, Decodificador, Latch e Flip- flop. Exerccio 38: ( PROVA 1 AOC I 2005 ) Dada a equao da funo booleana de trs variveis S = F(A, B, C) abaixo, determine a tabela verdade e depois implemente o circuito lgico digital correspondente utilizando somente portas lgicas E, OU e inversores. Faa o diagrama esquemtico do circuito resultante. F = ~ABC + A~B

1 3

Exerccio 39: (PROVA 1 AOC I 2004 ) Escreva a equao da funo booleana de trs variveis S = F(A, B, C) que representa a tabela verdade apresentada abaixo e depois implemente o circuito lgico digital correspondente utilizando somente portas lgicas E, OU e inversores (no utilize circuitos mais complexos como multiplexadores, decodificadores, etc). Faa o diagrama esquemtico do circuito resultante.
TABELA V ERDADE ENTRADAS SADA A B C S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1

Exerccio 40 (Questo 36 - ENADE 2005 - SI) Joo, ao tentar consertar o mdulo eletrnico de um carrinho de brinquedos, levantou as caractersticas de um pequeno circuito digital incluso no mdulo. Verificou que o circuito tinha dois bits de entrada, x0 e x1, e um bit de sada. Os bits x0 e x1 eram utilizados para representar valores de inteiros de 0 a 3 (x0, o bit menos significativo e x1, o bit mais significativo). Aps testes, Joo verificou que a sada do circuito 0 para todos os valores de entrada, exceto para o valor 2. Qual das expresses a seguir representa adequadamente o circuito analisado por Joo? a) x0 and (not x1) b) (not x0) or (not x1) c) (not x0) and x1 d) x0 and x1 e) x0 or (not x1) Exerccio 41 (Questo 78 - ENADE 2005 EC) Dispositivos Lgicos Programveis (DLP, ou PLD programmablelogic devices) so muito utilizados hoje em dia para o projeto de circuitos digitais especiais. Com relao a esse assunto, julgue os itens a seguir. I . Como um PLA (programmable logic array) somente implementa equaes booleanas descritas na forma de soma de termosproduto, e no implementa portas lgicas multinvel, ento nem todas as funes booleanas podem ser implementadas em um PLA. II . Em uma PROM (programmable ROM), o arranjo de portas AND fixo, e somente o arranjo de portas OR pode ser programado; em um PAL (programmable array logic), o arranjo de portas OR fixo, e somente o array de portas AND programvel; e, em um PLA (programmable logic array), tanto o arranjo de portas ANDcomo o de portas OR so programveis. III. Um circuito digital implementado por meio de um dispositivo lgico programvel ocupa mais rea e consome mais potncia do que um circuito integrado dedicado, mas, em compensao, ele pode operar em freqncias maiores, pois seus transistores e portas lgicas so projetados de forma a otimizar o chaveamento de estados. Assinale a opo correta. a Apenas o item II est certo. b Apenas o item III est certo. c Apenas os itens I e II esto certos. d Apenas os itens I e III esto certos. e Apenas os itens II e III esto certos.
1 4

2005 rea: COMPUTAO 29

Exerccio 42 (Questo 60 - ENADE 2005 CC) Considere o circuito combinacional ilustrado abaixo, que apresenta a, b e c como sinais de entrada e s como sinal de sada. A equao booleana mnima que descreve a funo desse circuito igual a. a) s = a or not(b) or c. b) s = a and not(b) and c. c) s = not(a) or b or not(c). d) s = not(a) and b and not(c). e) s = (not(a) and b) or c.

Exerccio 43 (Questo 60 PETROBRAS 2004 BAS) Os componentes bsicos de sistemas digitais so denominados circuitos digitais lgicos, em razo de sua correspondncia com as frmulas da lgica proposicional. So dois os estados dos circuitos: NVEL BAIXO (0) ou NVEL ALTO (1). A eles correspondem, respectivamente, as proposies ou frmulas da lgica: FALSA (0) ou VERDADEIRA (1). Os circuitos podem ser representados por frmulas, e vice-versa. A interpretao dos circuitos e das frmulas pode ser descrita por tabelas. Marque, para cada item com a letra C (CERTO) ou com a letra E (ERRADO). c) sada S do circuito abaixo est associada a frmula: P v Q ( ).

7.2 As possibilidades de entrada e sada do circuito a seguir esto de acordo com a tabela seguinte ( )

entrada sada P Q S 1 1 1 1 0 0 0 1 1 0 0 0

1 5

7.3 Os circuitos I e II mostrados abaixo tm tabelas de interpretao idnticas. (

Exerccio 44 (QUESTO 43 ADAPTADA - TJMG2007 - TCNICO DE SISTEMAS - FUNDEP) Represente os circuitos correspondentes as equaes abaixo, usando somente portas AND e NOT.
a) F b) F c) F d) F = = = = ~B (~A + ~C) + ABC ~B (A + C) + ABC B (~A + ~C) + A~BC B (A + C) + A~BC

Indi que a alternati va que contm a(s) afirmao(es) CORRETA(s). A) Apenas I. B) Apenas I e II. C) Apenas I e III. D) Apenas II e III. E) I, II e III.

Exerccio 44 (QUESTO 32 ANALISTA DE SISTEMAS MPU 2007 - FCC) O resultado da operao lgica 10101011 XOR 11101100 ser: a) 10111000 b) 01000111 c) 10010111 d) 11101111 e) 10101000

1 6

Exerccio 45: (Questo 17 - ENADE 2011 - COMPUTAO) A tabela a seguir apresenta a relao de mintermos e maxtermos para trs variveis.

Analise o circuito de quatro variveis a seguir.

Considerando esse circuito, as funes f e g so, respectivamente, A) m(0,1,2,3,6,7,8,9) e m(2,3,6,7,10,14). B) m(4,5,10,11,12,13,14,15) e m(0,1,4,5,8,9,11,12,13,15). C) M(0,1,2,3,6,7,8,9) e M(0,1,4,5,8,9,11,12,13,15). D) M(4,5,10,11,12,13,14,15) e m(2,3,6,7,10,14). E) M(4,5,10,11,12,13,14,15) e M(2,3,6,7,10,14).

1 7

Exerccio 46: (Questo 22 - ENADE 2011 - COMPUTAO) Considere a seguinte tabela verdade, na qual esto definidas quatro entradas A, B, C e D e uma sada S. A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1

A menor expresso de chaveamento representada por uma soma de produtos correspondente sada S A) AB(D+C)+AD+ABC. B) AD + ABD+ABC+ABC. C )AD + ABD+ABC+ABC. D) (A+D)(A+B+C)(A+B+C+D). E) (A+D)(A+B+C)(A+B+C+D).

1 8