Escolar Documentos
Profissional Documentos
Cultura Documentos
Resolucin (Bits)
DAQ
Frecuencia (S/s)
Desventajas
ADCs compartidas, menor transferencia Errores de fase entre canales
ADC
Desventajas
Mayor costo
ADC
Desventajas
Mayor costo que los dos previos Menores especificaciones dinmicas
Error de de desfaseentre ADCs entrelazados Error Error de fase en ADCs entrelazados ganancia entre Entrelazado Perfecto
Para 8 bits, tal vez bueno. Para 12-16 bits, ojo comprador!
10
Ancho de Banda
La frecuencia a la cual una seal de entrada senosoidal, pasada a travs circuitera analgica, se atena a 70.7% de su amplitud original, tambin conocido como el punto -3 dB.
12
DUT
14
Razn de Muestreo
Velocidad a la cual el convertidor ADC convierte la seal de entrada a datos digitales, despus de que la seal ha pasado a travs de un circuito de entrada analgica
15
Aliasing
Si la forma de onda tiene contenido espectral superior a la frecuencia de Nyquist, el contenido se distorsionar hacia el espectro entre 0 Hz y la frecuencia Nyquist.
Teorema Nyquist Razn de muestreo > 2 * componente de mayor frecuencia de la seal medida para reconstruir con exactitud la forma de onda
16
17
Resolucin
La resolucin de 3 bits puede representar 8 niveles de voltaje La resolucin de 16 bits puede representar 65,536 niveles de voltaje
Resolucin de 16-Bit versus 3-Bit
(Onda Senoidal 5kHz)
10.00 8.75 7.50 6.25 Amplitud (volts) 5.00 3.75 2.50 1.25 0
|
50
150
200
19
Frecuencia Fundamental (f) Armnicos (2f, 3f, 4f, etc) Ruido en Piso
Distorsin Armnica Total (THD)= Razn de Armnica Fundamental a RMS Razn de Seal a Ruido (SNR) = Razn de Fundamental a Ruido Distorsin de Seal a Ruido (SINAD) = Razn de Fundamental a Ruido + Distorsin
20
Bajo ruido
21
1V
0.00000001V
100,000,000 metros
22
1 metro
Exactitud Absoluta
Valor medido
Incertidumbre
Valor de entrada
24
Mux
+ PGIA
Ganancia posterior Ganancia y desfase del ADC Error INL ADC
Gain Block
ADC
ADC Ref
25
Ideal
Disparo Error de Cuantificacin Ganancia Ruido
Vmedido
Ventrada
26
24 Hrs
90 Das
1 Ao
?
27
Error
Tiempo
28
29
5V
Vin
30
5V
Vin
31
Exactitud Absoluta
Exactitud Absoluta = (Lectura x Ganancia de Error) + (Rango x Error de Desfase) + Incertidumbre de Ruido
32
Reloj de Mdulo 2 Reloj de Referencia PXI PLL Reloj de Mdulo 1 PLL Reloj de Mdulo 2 Relojes de 100 MHz sincronizados con relojes de referencia de 10 MHz va PLL
34
Configuracin Maestro-Esclavo
CLK10
Dispositivo Maestro
Disparo de Inicio
Dispositivo(s) Esclavo
35
36
37
Sincronizacin de T-Clock
Maestro Esclavo(s) Reloj(es) T Disparo Inicial 2. Todos los esclavos as como el maestro 1. El maestro enviar el Start la adquisicin inmediatamente iniciarn Trigger solo en la transicin negativa de su TClk, transicin positiva de cada despus de la una vez cumplidas las condiciones de disparo. TClk.
38
Preguntas?