MEMRIAS

...So dispositivos eletrnicos utilizados para armazenar dados.

Estrutura genrica de uma memria

Barramento de Dados ou Data Bus: Temos a informao a ser lida ou armazenada no endereo . Barramento de Endereo ou Address Bus: Fornece a posio da memria que se desejamos acessar,para realizar operao de leitura ou escrita. Barramento de Controle ou Control Bus:

formado por sinais que controlam o funcionamento da Memria: Chip Select, Escrita, Leitura, Programao etc.

Caractersticas das Memrias:

a) Capacidade de armazenamento = tamanho da palavra binria x nmero de posies da memria.
b) Tempo

de Acesso = tempo necessrio para obtermos os dados na sada no ciclo de leitura.

Exemplo para maiores esclarecimentos:

Em uma memria cujo arranjo de 1K x 8 temos: a)1K o nmero de posies de memria, ou ainda, 1024 posies;8 o tamanho de palavra binria em cada posio da memria. b)Capacidade = 8K bits ou 1K Byte c)Via de Dados = 8 bits, ou seja, de D0 a D7 d)Via de Endereos = 10 bits ( 2n =1024 ; ento n=10 ) , ou seja, A0 a A9.

Em bloco:

Exemplo de um chip de memria de 64K ( CI 27C64 )

Temos aqui uma memria do tipo EPROM, cujo arranjo 8K x 8bits, ou seja, possui 13 vias de endereos, A0 a A12, 8 vias de dados, O0 a O7 e seus sinais de controle. Observe a numerao da pinagem do CI, ou seja, pino 1=VPP onde este o primeiro pino localizado na parte superior esquerda do chip. Sendo assim o restante da numerao da pinagem se d sequencialmente, ou seja, o ltimo pino na parte inferior esquerda ser o pino 14, o ltimo pino na parte inferior direita ser o pino 15 e o primeiro pino na parte superior direita ser o pino 28. Trs pinos no aparecem no diagrama de pinagens, esses so pinos (+VCC e GND) de alimentao da memria.

tamanho nmero da nmero de palavra de linhas Via de binria Via de Capacidade posies no Endereos em cada Dados da Address posio memria Bus de memria 1Kx8 512x4 16Kx8 32Kx1 256kx4 1024 512 16K 32K 256K 10 9 14 5 18 A0 - A9 A0 - A8 A0 - A13 A0 - A4 A0 - A17 8 bits 4 bits 8 bits 1 bit 4 bits D0 - D7 D0 - D3 D0 - D7 D0 D0 - D3

Tipos de Memrias
Memrias NO volteis ROM Mscara PROM EPROM EEPROM Memrias volteis RAM Esttica (SRAM) RAM Dinmica (DRAM)

ROM Mscara
READ ONLY MEMORY (Memria Somente de Leitura). So memrias nas quais as informaes so gravadas na sua fabricao, por isso o nome ROM Mscara. O dispositivo se comporta como um circuito combinacional, podendo gerar vrias tabelas verdades.

PROM
PROGRAMMABLE READY ONLY MEMORY (Memria Programvel Somente de Leitura). A programao nesta memria pode ser feita pelo usurio. Uma vez programada,a PROM no pode mais ter o seu contedo alterado.

EPROM
ERASABLE PROGRAMMABLE READ ONLY MEMORY (Memria programvel e apagvel Somente de Leitura). Sua programao feita eletricamente e apagada atravs da exposio de sua pastilha semicondutora luz Ultravioleta. Esta exposio possvel devido ao fato do encapsulamento possuir uma janela transparente sobre a pastilha. O tempo de exposio varia em torno de 10 a 45 minutos.

Descrio bsica do processo de gravao de uma EPROM 2732, que uma EPROM de 4Kx8 bits

Para realizar operao de ...

...Leitura ...Programao ...Inibio

CE - Chip Enable LOW Pulso 50ms HIGH

OE/Vpp - Output Enable LOW +25V 5V

Data Bus D out D in HIGH - Z

EEPROM ou EPROM
ELETRICCALLY ERASABLE PROGRAMMABLE READ ONLY MEMORY (Memria Programvel e Apagvel Eletricamente Somente de Leitura). Tambm utiliza o conceito de porta flutuante.Podemos realizar o mecanismo de escrita e apagamento sem precisar retirar o chip do circuito. A maior vantagem da EEPROM sobre a EPROM a possibilidade de apagamento e reprogramao de palavras individuais,em vez da memria toda.O apagamento de uma EEPROM realizado eletricamente,de uma forma mais rpida(10 ms) e no prprio circuito,contra mais ou menos 30 minutos de uma EPROM(que deve ser retirada do circuito e apagvel com luz ultra-violeta). Uma EEPROM tambm pode ser programada bem mais rapidamente do que uma EPROM.

A figura a seguir mostra o transistor Mosfet bsico da memria EEPROM.Observe que a porta flutuante tem uma parte saliente bem prxima da fonte do transistor Mosfet,possibilitando a caracterstica do apagamento por eletricidade.A aplicao de uma tenso adequada entre a porta do Mosfet e a fonte(Vporta>Vfonte) far com que eltrons sejam forados para a porta flutuante.Tal carga no desaparecer,mesmo depois de removida a tenso.A aplicao de uma tenso adequada Vporta<Vfonte ir remover os eltrons da porta flutuante,apagando a clula de memria.

RAM
RANDOM ACCESS MEMORY (Memria de Acesso Aleatrio). uma memria voltil de escrita e leitura. Esta memria de acesso aleatrio porque permite o acesso direto a qualquer posio para leitura ou escrita. Existem 2 tipos de memrias RAM: RAM Esttica (SRAM) e RAM Dinmica (DRAM).

Estrutura de uma memria RAM

SRAM (STATIC RAM)

Neste tipo de memria a clula formada basicamente por um Flip-Flop.A informao do bit nesta clula mantm seu valor at o prximo ciclo de escrita (desde que mantida a alimentao). Possui baixo tempo de acesso.

Exemplo de memria RAM ( CI 6116- 2Kx8 bits )

Descrio da Pinagem: Pino A0 A10 CE OE WE Adress Bus Descrio

D0 - D7 Data Bus Chip Enable (Ativo em "0"=Habilita Memria) Output Enable (Ativo em "0"=Habilita Leitura de Dados) Write Enable (em"0"=Habilita Escrita,em"1"=Leitura)

Funcionamento dos Controles (Control Bus)

CE OE WE 0 0 0 1 0 1 1 X 1 0 1 X Status da Memria Habilita Leitura Habilita Escrita Memria Desabilitada (Tri-State) Memria Desabilitada (Tri-State)

Funcionamento bsico de uma clula da RAM esttica:

Nos circuitos integrados as clulas de memria so construdas com diversas tecnologias e circuitos, e o exemplo a seguir ser apresentado devido ao seu aspecto didtico.

ESCRITA
Para escrever um dado, selecionamos a clula, o que feito por um circuito de endereamento que faz SEL = 1 e passamos o sinal de controle para escrita, WE=0. Depois aplicamos o dado no terminal D, que est ento configurado como entrada. A figura a seguir mostra a clula de memria nesta situao.

Vemos que a porta NAND superior ter nvel 0 na sada, e com isto, os buffers nas entradas do flip-flop estaro habilitados, configurando assim um flip-flop tipo D, ao mesmo tempo a porta NAND inferior ter um nvel 1 na sada fazendo com que o buffer de sada do flip-flop esteja em tri-state, de modo que o dado presente em D esteja conectado entrada do flip-flop e seja ento armazenado.

LEITURA
Para fazer a leitura, selecionamos igualmente a clula fazendo SEL=1 e colocamos WE=1, assim o dado armazenado obtido em D, veja na figura a seguir, a clula nesta situao.

Vemos que a porta NAND superior tem nvel 1 na sada, isto faz com que os buffers de entrada do flip-flop estejam em tri-state. As portas NAND que constituem o flip-flop esto agora desconectadas (estado de alta impedncia) e devido a sua caracterstica construtiva, reconhecem esta situao como um nvel 1, o que faz com que o flip-flop mantenha o estado anterior (Qf = Qa). Enquanto isto, a porta NAND inferior tem nvel 0 na sada, o que faz com que o buffer de sada esteja habilitado, e com isto o bit armazenado no flip-flop estar no terminal D. No caso da clula no ser selecionada (SEL = 0), as duas portas NAND apresentaro nvel 1 em suas sadas, deixando todos os buffers em tri-state e a clula ficar com a sada desativada (tri-state), impedindo qualquer escrita ou leitura de dados.

DRAM (DINAMIC RAM)

A diferena bsica est no tipo de clula que a compe. Enquanto na SRAM a clula de memria composta por um Flip-Flop, na DRAM ela formada por um transistor MOS. Na DRAM a informao armazenada na Capacitncia parasita de um transistor MOS. Devido corrente de fuga esta informao pode ser perdida aps um determinado tempo (de 2 a 4 ms), necessitando portanto de uma renovao peridica denominada operao de Refresh. Sempre que uma operao de leitura for realizada em determinado endereo,todas as clulas desse endereo sofrero um refresh( realizado por um CI controlador de DRAM )

Exemplo de DRAM

Pino A0Address Bus A7 D0 DI CAS Data out Data in

Descrio

Column Address Strobe (Habilitao de Endereamento de Coluna)

RAS Row Address Strobe (Habilitao do Endereamento de Linha) WE Write Enable (Habilita Escrita)

ASSOCIAO DE MEMRIAS

As memrias podem ser associadas para expandir sua capacidade de dados ou de localizaes. Por exemplo,se tivermos memrias de 256x4bits, podemos construir uma memria de 256x8 bits, fazendo a seguinte ligao:

O bus de endereamento,o controle de leitura/escrita e a seleo do chip so aplicados simultaneamente nas duas memrias. Utilizando a mesma memria de 256x4bits, podemos expandir sua capacidade de armazenamento. A figura a seguir mostra duas memrias de 256x4 ligadas para construir uma memria de 512x4 bits.

Os endereos e o controle de leitura/escrita so simultneos, mas a seleo do chip fornecida pela linha de endereo A8. Se A8=0, a primeira memria RAM 1 selecionada,ficando a RAM2 com seu bus de dados em Hi-Z e se A8=1, a segunda memria RAM 2 selecionada,ficando a RAM1 com seu bus de dados em Hi-Z. O bus de dados da RAM1 interligada com o bus de dados da RAM2.

Ento o endereamento de cada memria ficaria:

Seleo da Memria A7 A8 RAM 1 RAM 1 RAM 2 RAM 2 0 0

A6

A5

A4

A3

A2

A1

A0

Endereo em Hexadecimal 000

0FF

100

1FF

RESUMO