Arquitectura de Computadoras

INSTITUTO TECNOLOGICO DE CHIHUAHUA II

Arquitectura de computadoras Ing. En Sistemas Computacionales plan 2010.

Snchez Gutirrez Alejandra 10550 Njera Romn Jos Alfredo 10550513 Ruiz Garca Aldo 10550523

Unidad IV

Arquitectura de Computadoras

INTRODUCCION

La idea bsica detrs del procesamiento paralelo es que varios dispositivos (procesadores), ejecutan-do simultnea y coordinadamente las tareas, pueden rendir ms que un nico dispositivo. El problema fundamental son las innovaciones tecnolgicas que se requieren para obtener ese rendimiento mejorado.

Si bien el procesamiento paralelo ofrece una ventaja definitiva en cuanto a costos, su principal beneficio, la escalabilidad (capacidad de crecimiento), puede ser difcil de alcanzar. Esto se debe a que conforme se aaden procesadores, las disputas por los recursos compartidos se intensifican.

Algunas alternativas de arquitecturas de procesamiento paralelo enfrentan este problema fundamental, con diferentes resultados, entre las que se puede mencionar: Multiprocesamiento simtrico Procesamiento masivamente paralelo Procesamiento paralelo escalable

Unidad IV

Arquitectura de Computadoras

DESARROLLO

1. Que se entiende por paralelismo? Varios flujos de instrucciones se procesan / ejecutan simultneamente.

2. Define procesador escalar. Son el tipo ms simple de procesadores. Cada instruccin de un procesador escalar opera sobre un dato cada vez, en contraposicin en un procesador vectorial una sola instruccin opera simultneamente sobre un conjunto de datos.

3. Que significa las siglas CISC y RISC? RISC Computador con Conjunto de Instrucciones Reducidas. Es un tipo de diseo de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes caractersticas fundamentales: Instrucciones de tamao fijo y presentadas en un reducido nmero de formatos. Slo las instrucciones de carga y almacenamiento acceden a la memoria de datos. CISC Conjunto de Instrucciones Complejas. CISC es un tipo de arquitectura de computadoras que promueve el uso de gran nmero de instrucciones, permitiendo operaciones complejas entre operandos situados en memoria o en registros internos.

4. Cul es la ventaja de un enfoque superescalar? Su habilidad para ejecutar instrucciones en diferentes causes de manera independiente y concurrente. Permitiendo que las instrucciones se ejecuten en un orden diferente al del programa.

Unidad IV

Arquitectura de Computadoras

5. Porque la segmentacin permite alcanzar mayores prestaciones? La supersegmentacion aprovecha el hecho de que muchas etapas del cause realizan tareas que requieren menos de medio ciclo de reloj. De este modo doblando la velocidad de reloj interna se permite la realizacin de dos tareas en un ciclo de reloj externo.

6. Cules son las cinco limitantes que se presenta a la hora de implementar el paralelismo? Dependencia de datos verdaderos Dependencia relativa al procedimiento. Conflicto en los recursos. Dependencia de salida. Antidependencia

7. En que consiste el paralelismo de la instrucciones y paralelismo de la maquina? El paralelismo en las instrucciones depende de la frecuencia de dependencias de los datos verdaderos y dependencias relativas al procedimiento que haya en el cdigo. Estos factores dependen a su vez de la arquitectura del repertorio de instrucciones y de la aplicacin. El paralelismo de la maquina es una medida de la capacidad del procesador para sacar partido al paralelismo en las instrucciones, depende del numero de instrucciones que pueden catarse y ejecutarse al mismo tiempo y de la velocidad y sofisticacin de los mecanismos que usa el procesador para localizar instrucciones independientes. 8. Explica brevemente cada una de las polticas de emisin de las instrucciones.

Unidad IV

Arquitectura de Computadoras

Emisin.- iniciar la etapa de ejecucin de una instruccin Escencialmente el microprocesador intenta localizar instrucciones mas alla del punto de ejecucin en curso, que puedan introducirse en el cause y ejecutarse. Formas: El orden en que se captan las instrucciones El orden en que se ejecutan las instrucciones El orden en que las instrucciones actualizan los contenidos de los registros y de las posiciones de memoria.

9. Describe de manera muy breve el funcionamiento del Pentium 4 Fue una lnea de microprocesadores de sptima generacin basado en la arquitectura x86 y fabricado por Intel.trabaja a 1.4 y 1.5 GHz El procesador capta instrucciones de memoria en ek orden en que aparecen en el programa estatico Cada instruccin se traduce en una o mas instrucciones RISC de tamao fijo conocido como microoperaciones o micro-ops El procesador ejecuta las micro-ops en una organizacin de cause superescalar de modo que se pueden ejecutar desordenadas El procesador entrega los resultados de la ejecucin de cada micro.op al conjunto de registros. En el orden de flujo del programa original.

10. Que son las microoperaciones? Las operaciones que se ejecutan sobre lo datos almacenados en los registros se llaman microperaciones.

11. Elabora un cuadro sinptico que incluya lo siguiente respecto al Pentium 4: interfaz externa, lgica de ejecucin desordenada, unidades de ejecucin de enteros y punto flotante.

Unidad IV

Arquitectura de Computadoras

I n t e r f a z
e x t e r n a

Generacin de micro-ops: se detallan instrucciones de bajo nivel utilizados en algunos diseos complejos para implementar instrucciones de la mquina. Puntero de instruccin siguiente de la cach de trazas.

Capacitacin de la cach de trazas.

Transmisin. Entrega las instrucciones decodificadas desde la cache de trazas del mdulo de renombramiento/asignacin. Asignacin, renombramiento de registros. Asigna los recursos necesarios para ejecucin, si un recurso no est disponible para alguno de los 3 micro-ops que llegue se detiene el cauce, asigna un elemento buffer de reordenacin, asigna uno de los 128 registros de enteros o como flotante el resultado de la micro-op, asigna un elemento en una de las 2 colas del micro-op. Puesta en cola de micro-ops. Tras la asignacin de recursos y renombramiento de registros las micro-ops se colocan en una de las 2 colas hasta que haya sitio en los planificadores. Renombramiento de registro. Trasforma las referencias a los 16 registros de la arquitectura a un conjunto de 128 registros fsicos. Planificacin y envo de micro-ops Los planificadores son responsables de recoger los micro-ops de las colas del micro-ops y enviarlas a su ejecucin Si la unidad de ejecucin solicitada por uno de los micro-ops est disponible el planificador capta la micro-op y la enva a la unidad de ejecucin apropiada.

P E N T I U M 4

Unidades de ejecucin de enteros y punto flotante

Los bancos de registros de enteros y de coma de flotante son la fuente de las operaciones pendientes de las unidades de ejecucin.
Las unidades de ejecucin toman valores tanto de los bancos de registros como de la cach de datos L1 Una etapa del cauce posterior realiza la comprobacin de saltos. Si una prediccin de saltos resulta fallida abra micro-ops en varias etapas de procesamiento que tengan que ser retiradas del cauce.

Unidad IV

Arquitectura de Computadoras

CONCLUSIONES

El procesamiento paralelo es utilizado al llevarse a cabo mas de una tarea en donde se hacen un ahorro de tiempo de ejecucin.

En la actualidad los nuevos procesadores pueden llevar a cabo muchas tareas a la vez sin problema, la capacidad del procesador estn fuertemente ligados a las capacidades de memoria, del CPU, etc.

Unidad IV

Arquitectura de Computadoras

REFERENCIAS BIBLIOGRAFICAS
1. William Stallings, (2005). Organizacin y Arquitectura de Computadoras. Madrid: Prentice Hall

Unidad IV