Você está na página 1de 65

TREINAMENTO EM SDH

NDICE

1.

INTRODUO .............................................................................................................................................1 1.1. 1.2. 1.3. 1.4. GERAL ..................................................................................................................................................1 REDES PDH ATUAIS ...........................................................................................................................2 REDE SDH............................................................................................................................................3 BENEFCIOS DA SDH..........................................................................................................................4

2.

HIERARQUIA DIGITAL SNCRONA...........................................................................................................5 2.1. INTERFACE DE N DA REDE (NNI)...................................................................................................5 2.1.1. TAXAS DE BITS ............................................................................................................................5 2.1.2. ESTRUTURA DE MULTIPLEXAO............................................................................................6 2.1.3. ESTRUTURA DE QUADRO STM-N............................................................................................12 2.2. CAMADAS DA REDE SDH.................................................................................................................13 2.3. MTODOS DE MULTIPLEXAO.....................................................................................................15 2.3.1. FORMAO DO VC-12 A PARTIR DE 2Mbps...........................................................................16 2.3.2. FORMAO DO TUG-2 A PARTIR DE VC-12...........................................................................19 2.3.3. FORMAO DO VC-3 A PARTIR DE 34Mbps...........................................................................20 2.3.4. FORMAO DO TUG-3 A PARTIR DE VC-3.............................................................................22 2.3.5. FORMAO DO TUG-3 A PARTIR DE TUG-2 ..........................................................................23 2.3.6. FORMAO DE VC-4 A PARTIR DE 140Mbps .........................................................................24 2.3.7. FORMAO DE VC-4 A PARTIR DE TUG-3 .............................................................................25 2.3.8. FORMAO DO STM-N A PARTIR DE VC-4 ............................................................................26 2.4. FORMAO DA ESTRUTURA DE QUADRO DO STM-0 .................................................................27 2.4.1. FORMAO DO "PAYLOAD" DO STM-0...................................................................................27 2.4.2. INTERCONEXO STM-0/STM-1 ................................................................................................29 2.5. BYTES DE OVERHEAD .....................................................................................................................32 2.5.1. OVERHEAD DE SEO (SOH)..................................................................................................32 2.5.2. OVERHEAD DE VIA (POH).........................................................................................................38 2.6. SINAIS DE MANUTENO................................................................................................................45 2.7. PONTEIROS .......................................................................................................................................47 2.7.1. PONTEIROS DE AU....................................................................................................................47 2.7.2. PONTEIRO DE TU-3 ...................................................................................................................54 2.7.3. PONTEIRO DE TU-12 .................................................................................................................56 2.8. CONCATENAO DE QUADROS DE AU-4 .....................................................................................61 2.9. MAPEAMENTO DE CLULAS ATM ..................................................................................................63

1.
1.1.

INTRODUO
GERAL

Os trabalhos para padronizao da Hierarquia Digital Sncrona (SDH) tiveram incio no XVIII Grupo de Estudos do CCITT (atual ITU-T) em Junho de 1986. O objetivo desses estudos era criar um padro mundial para os sistemas de transmisso sncrona que proporcionasse aos operadores de rede uma rede mais flexvel e econmica. Em Novembro de 1988 foram aprovados as primeiras recomendaes da SDH: G.707, G.708 e G.709. Essas recomendaes definem as taxas de transmisso, o formato do sinal, as estruturas de multiplexao e o mapeamento de tributrios. O CCITT tambm definiu uma srie de recomendaes que controlam a operao dos multiplexadores sncronos (recomendaes G.781, G.782 e G.783) e Gerncia de Rede da SDH (recomendao G.784). a padronizao destes aspectos dos equipamentos SDH que vai fornecer a flexibilidade necessria aos operadores de rede para gerenciar eficientemente o crescimento da rede e o provisionamento de novos servios esperados para as prximas dcadas. Alm disso, esta padronizao torna possvel a interconexo direta de equipamentos de diversos fabricantes. As recomendaes da SDH esto baseadas nos princpios da multiplexao sncrona direta, que a chave para uma rede de telecomunicaes mais eficiente e mais flexvel. Isso significa que sinais tributrios individuais podem ser multiplexados diretamente em um sinal SDH de taxa superior sem a necessidade de estgios de multiplexao intermedirios. Portanto, os Elementos de Rede SDH podem ser interconectados diretamente, o que diminui drasticamente o nmero de equipamentos utilizados. A gerncia efetiva da flexibilidade proporcionada pela SDH requer um gerenciamento de rede e uma capacidade de manuteno mais avanados, portanto aproximadamente 5% da estrutura do sinal SDH so alocados para dar suporte s prticas e procedimentos de gerenciamento de rede avanado.

1.2.

REDES PDH ATUAIS

Nas redes PDH existentes, normalmente, a tecnologia de transmisso pontoa-ponto utilizada para interligar localidades ou clientes. Por exemplo, um sinal a 64Kbps deve ser multiplexado at a taxa de 2Mbps e, aps outros estgios de multiplexao, taxa de 140Mbps, utilizando multiplexador terminal. Entretanto, para se comutar este sinal de 64Kbps, todo o sinal de 140Mbps deve ser demultiplexado, necessitando para tanto de um conjunto de multiplexadores em cada ponta do enlace de transmisso. Este arranjo se torna bastante caro quando, na prtica, apenas alguns sinais de 64Kbps necessitam ser comutados. A Figura 1.1 apresenta uma aplicao tpica para sistemas PDH.

140Mbps

34Mbps

8Mbps

2Mbps

64Kbps

Figura 1.1 - Rede PDH Atual

Caso um cliente no necessite mais de um dos servios oferecidos, o reprovisionamento e o re-roteamento consomem muito tempo e dinheiro uma vez que os equipamentos tm que ser realocados ou at mesmo substitudos. O re-roteamento de circuitos pode levar de alguns minutos a horas, dependendo dos mtodos de controle. Com a rede SDH, toda a alocao de sinais e o roteamento da transmisso tero um controle centralizado e totalmente flexvel, tornando simples o reroteamento ou o reprovisionamento de circuitos.

1.3.

REDE SDH

A rede SDH desempenha as mesmas funes que a rede PDH existente, ou seja, transporta os dados do cliente de uma localidade para outra. Entretanto, atravs do uso da multiplexao sncrona direta ela executa essa tarefa de uma maneira mais eficiente. Os sistemas DXC da SDH podem rotear sinais (por exemplo 2Mbps) atravs da rede sem ter que primeiro demultiplexar o sinal de linha de alta velocidade, diminuindo custos e proporcionando uma maior eficincia e segurana na transmisso. Os DXCs da SDH so controlados atravs de conjuntos de mensagens padronizadas, permitindo que novos circuitos sejam provisionados em alguns milisegundos a partir de uma estao de controle centralizada. A Figura 1.2 apresenta uma aplicao de rede utilizando equipamentos SDH.

DXC

REDE SDH

2Mbps

64Kbps

Figura 1.2 - Rede SDH

Os atuais Sistemas de Gerncia das redes SDH permitem no s detectar falhas, mas avaliar o desempenho, modificar configuraes de equipamentos, modificar rotas e controlar a segurana, entre outras facilidades.

1.4.

BENEFCIOS DA SDH

As redes SDH so mais simples de operar, mais baratas, mais resistentes a falhas e, alm disso, preparadas para operar com diferentes servios que venham a surgir no futuro. Entre os principais benefcios da rede sncrona, podemos citar : Custo dos elementos de rede mais baixo: devido ao padro comum, equipamentos compatveis estaro disponveis a partir de vrios fabricantes, tornando o mercado mais competitivo e os preos mais atraentes. Melhor gerncia de rede: com uma gerncia melhor os operadores sero capazes de usar a rede mais eficientemente e fornecer melhores servios. Conceitos de TMN sero adotados. Provisionamento mais rpido: como novos circuitos podem ser definidos atravs de software para ocupar o espao desejado na banda de transmisso, o provisionamento muito mais rpido. A nica nova conexo necessria estar entre as dependncias do cliente e o n de acesso rede mais prximo. Melhor utilizao da rede: com total controle do roteamento, os circuitos do cliente podem ser configurados de forma a se obter o melhor uso dos recursos da rede. Recuperao da rede: com a possibilidade do re-roteamento da rede em tempo real, uma falha pode ser eliminada atravs da simples reprogramao das rotas. Os sistemas de proteo e relatrios internos iro automaticamente cuidar das falhas mais simples. Futuros servios: a SDH ser responsvel pelo transporte de novos servios como TV de Alta Definio, sistemas CAD/CAM, redes WAN, RDSI (ISDN) e novos servios da demanda. Como o operador tem total controle sobre a alocao de sinais, qualquer novo servio ser simples de ser provisionado.

2.
2.1.

HIERARQUIA DIGITAL SNCRONA


INTERFACE DE N DA REDE (NNI)

A NNI a interface de n da rede necessria para interligar os elementos da SDH no transporte de informaes. um conjunto de padronizaes que define os seguintes itens: Taxas de bits; Estrutura de multiplexao; Estrutura de quadro. 2.1.1. TAXAS DE BITS

Na SDH definida uma estrutura bsica de transporte de informao denominada Mdulo de Transporte Sncrono-1 (STM-1) com taxa de 155,520Mbps. Essa estrutura define o primeiro nvel da hierarquia. As taxas de bit dos nveis superiores so mltiplos inteiros do STM-1. So padronizados quatro mdulos de transporte: STM-1, STM-4, STM-16 e STM-64, conforme mostra a Tabela 2.1
Tabela 2.1- Nveis da Hierarquia Digital Sncrona

Nvel SDH 1 4 16 64

Taxa de Bits (Mbps) 155,520 622,080 2.488,320 9.953,280

Designao STM-1 STM-4 STM-16 STM-64

Tambm definida uma estrutura de quadro com capacidade de transmisso inferior a do STM-1, com o objetivo de utilizao em sistemas de rdioenlace e satlite. Essa estrutura possui taxa de 51,840Mbps e denominada STM-0, no sendo considerada um nvel hierrquico da SDH.

2.1.2.

ESTRUTURA DE MULTIPLEXAO

A estrutura de multiplexao, mostrada na Figura 2.2, segue as normas para SDH do Instituto Europeu de Padres de Telecomunicaes (ETSI). Nela podemos identificar as seguintes estruturas : a. Container (C)

Estrutura de tamanho apropriado que transporta o sinal tributrio pela rede SDH. A Tabela 2.2 mostra a distribuio dos tributrios PDH em cada container.
Tabela 2.2- Tributrios Mapeados em Containers

Container C-11 C-12 C-2 C-3 C-4 b. Container Virtual (VC)

Tributrio Mapeado 1.544 Kbps 2.048 Kbps 6.312 Kbps 34.368 Kbps 44.736 Kbps 139.264 Kbps

Estrutura de informao formada por uma carga til acrescida de um Overhead de Via (POH) que permite a monitorao no caminho percorrido pelo sinal. A carga til (container) transportada pelo VC chamada "payload". Os VCs podem ser de ordem inferior (LO VC) ou de ordem superior (HO VC). Os LO VC tambm so chamados VC-m (m = 1, 2,3) e os HO VC podem ser chamados de VC-n (n = 3, 4).
Tabela 2.3- Composio do LO VC e HO VC

LO VC VC-11 VC-12 VC-2 VC-3 HO VC VC-3 VC-4

Perodo (s) 500 500 500 125 Perodo (s) 125 125

Payload C-11 C-12 C-2 C-3 Payload C-3 ou 7xTUG-2 C-4 ou 3xTUG-3

c.

Unidade Tributria (TU)

Estrutura que prov a adaptao entre as Camadas de Via de Ordem Inferior e Superior. formado por um "payload" de informao (LO VC) e um ponteiro de TU que indicar a diferena de fase entre o quadro de TU e o LO VC em questo.
Tabela 2.4- Composio da Unidade Tributria (TU)

Unidade Tributria TU-11 TU-12 TU-2 TU-3

Payload VC-11 VC-12 VC-2 VC-3

d.

Grupo de Unidades Tributrias (TUG) O TUG uma estrutura de informao formada pelo entrelaamento byte

a byte de TUs. A Tabela 2.5 apresenta as possveis composies dos TUGs.


Tabela 2.5- Composio do Grupo de Unidades Tributrias (TUG)

TUG TUG-2 TUG-3

TU 4xTU-11 3xTU-12 1xTU-2 7xTUG-2 1xTU-3

e.

Unidade Administrativa (AU)

A AU prov adaptao entre a Camada de Via de Ordem Superior e a Camada da Seo Multiplexadora. formada por um "payload" de informao (HO VC) e um ponteiro de AU que a diferena de fase entre o VC e o quadro STM de transporte.
Tabela 2.6- Composio da Unidade Administrativa (AU)

Unidade Administrativa AU-3 AU-4

Payload VC-3 VC-4

f.

Grupo de Unidades Administrativas (AUG)

O AUG uma estrutura de informao constituda pelo entrelaamento byte a byte de AUs, a Tabela 2.7 apresenta sua composio.
Tabela 2.7 - Composio do Grupo de Unidades Administrativas (AUG)

AUG

Composio 3xAU-3 1xAU-4

g.

Mdulo de Transporte Sncrono (STM) O quadro STM uma estrutura de informao que ocupa a Camada de

Seo. formado por um "payload" de informao (AUG) e um Overhead de Seo (SOH) que permitir a monitorao do percurso do sinal durante a transmisso.

1 RSOH 3 4 5

PONTEIRO ( AU PTR ) PAYLOAD

MSOH

9
Figura 2.1 Mdulo de Transporte Sncrono (STM)

STM-N C-4 139.264 Kbps x3 x3 TUG-3 TU-3 VC-3 x7 AU-3 VC-3 TUG-2 TU-2 x7 x3 x4 TU-12 VC-12 C-12 2.048 Kbps Processamento de Ponteiro Multiplexao Alinhamento Mapeamento TU-11 VC-11 C-11 1.544 Kbps x1 VC-20 x1 C-3 44.736 Kbps 34.368 Kbps C-2 6.312 Kbps

xN AUG VC-4 x1 AU-4

Figura 2.2 - Estrutura de Multiplexao da SDH

a.

Ponteiro (PTR)

O PTR transporta a informao numrica do "offset" de quadro, que indica quantos bytes existem entre o incio do quadro de um LO VC ou HO VC em relao ao incio do quadro da entidade de transporte (TU ou AU, respectivamente). Em outras palavras, os bytes de ponteiro promovem um ajuste de fase entre estruturas, simplificando o processo de multiplexao e viabilizando a transporte sncrono de sinais. b. Mapeamento

O mapeamento o processo pelo qual tributrios so adaptados em VCs para serem transportados atravs da rede SDH. Se o sinal tributrio for assncrono, no mapeamento dever ser feita a justificao de bit, que no deve ser confundida com a justificao de ponteiro. A justificao de bit deve ocorrer em funo das variaes existentes nas taxas dos sinais tributrios.

Sinal Tributrio 2M 34M 140M

Taxa Nominal 2.048Kbps 34.368Kbps 139.264Kbps

Variao Tpica 50ppm 20ppm 15ppm

Tabela 2.8 Variao dos Sinais Tributrios em Partes Por Milho

10

c.

Multiplexao

A multiplexao o processo pelo qual vrios sinais da Camada de Via de Ordem Inferior so adaptados na Camada de Via de Ordem Superior, ou vrios sinais da Camada de Via de Ordem Superior so adaptados na Camada da Seo Multiplexadora. d. Alinhamento

O alinhamento o processo pelo qual a informao de "offset" do quadro incorporada ao quadro de transporte, ou seja, a insero de bytes de ponteiros s estruturas. O VC-n associado a um AU-n no tem fase fixa em relao ao quadro STM-N, porm o ponteiro de AU-n tem. Deste modo, a posio do VC-n pode variar, pois o ponteiro de AU-n indicar onde inicia o primeiro byte do VC-n. O mesmo acontece com os VC-m associados ao TU-m que no tm fase fixa em relao ao incio do VC-n.

11

2.1.3.

ESTRUTURA DE QUADRO STM-N

A estrutura bsica do quadro STM-N dividida em trs reas (SOH, PTR e "payload" de informao), conforme mostra a Figura 2.3. O quadro STM-N consiste de 9 linhas por Nx270 bytes, lidos da esquerda para a direita e de cima para baixo. Nx9 1 RSOH 3 4 5 N x 261

PONTEIRO (AU PTR) AUG

MSOH

9
Figura 2.3- Estrutura Bsica do STM-N

a.

Overhead de Seo (SOH)

O SOH dividido em duas reas. Nas linhas de 1 a 3 e colunas de 1 a 9 tem-se o Overhead da Seo Regeneradora (RSOH), enquanto que nas linhas de 5 a 9 e colunas de 1 a 9 encontra-se o Overhead da Seo Multiplexadora (MSOH). b. Ponteiro de Unidade Administrativa (AU PTR) O AU PTR est localizado dentro da linha 4 das colunas 1 a 9. c. "Payload" (AUG) O "payload" de informao do STM-N formado por N AUGs, onde: - AUG = 1 x AU-4, ou - AUG = 3 x AU-3

12

2.2.

CAMADAS DA REDE SDH

A rede SDH dividida em camadas com funes especficas onde uma camada inferior cliente da camada imediatamente superior e uma camada superior servidora da camada imediatamente inferior. A rede SDH tem basicamente trs camadas distintas que so: Camada de Circuito, Camada de Via e Camada de Transmisso. Camada de Circuito a camada de sinais tributrios da SDH. Camada de Via a camada responsvel pelo suporte e monitorao da Camada de Circuito. Pode ser de ordem inferior (Camada de Via de Ordem Inferior) ou de ordem superior (Camada de Via de Ordem Superior). Camada de Transmisso a camada que far o transporte de informao via STMN. dividida em Camada de Seo e Camada Fsica. A Camada de Seo subdividida em Camada de Seo Multiplexadora, que se relaciona com a transmisso ponto-a-ponto da informao entre locais que acessem (roteiem ou terminem) rotas, e Camada de Seo Regeneradora, que se relaciona com a transmisso da informao entre regeneradores e entre regeneradores e locais que acessem a via. A Camada Fsica o meio fsico de transmisso do STM-N. Dependendo do tipo de atendimento que se pretende, estaro disponveis diferentes tipos de rede implicando em diferentes traados entre camadas da SDH. Na Figura 2.4 se v um exemplo do caminho nas camadas SDH de uma determinada rede de telecomunicaes.

13

Camada Fsica

Camada da Seo Regeneradora

Camada da Seo Multiplexadora

Camada de Via de Ordem Superior

Camada de Via de Ordem Inferior Camada de Circuito

Figura 2.4 - Modelo de Rede em Camadas

14
P D H MUX R E G

"LOOP Trail "

R SDXC E G MUX

P D H

2.3.

MTODOS DE MULTIPLEXAO Na Figura 2.5 mostrada a estrutura de multiplexao simplificada,

apenas com as taxas de hierarquia europia.


xN STM-N AUG x1 AU-4 VC-4 x3 x1 C-4 139.264 Kbps

TUG-3 x7

TU-3

VC-3

C-3 34.368 Kbps

TUG-2 x3 Processamento de Ponteiro Multiplexao Alinhamento Mapeamento TU-12 VC-12 C-12 2.048 Kbps

Figura 2.5- Estrutura de Multiplexao Simplificada

So apresentadas trs maneiras distintas de formao de um quadro STM-1, a partir dos tributrios de 2.048Kbps, 34.368Kbps ou 139.264Kbps. A descrio da formao do quadro STM-1 est dividida em oito etapas: Formao do VC-12 a partir de 2Mbps; Formao do TUG-2 a partir de VC-12; Formao do VC-3 a partir de 34Mbps; Formao do TUG-3 a partir de VC-3; Formao do TUG-3 a partir de TUG-2; Formao do VC-4 a partir de 140Mbps; Formao do VC-4 a partir de TUG-3; Formao do quadro STM-N a partir de VC-4.

15

2.3.1.

FORMAO DO VC-12 A PARTIR DE 2Mbps

A primeira etapa para a formao do VC-12 a insero do sinal de 2.048Kbps em uma estrutura denominada Container-12 (C-12). O nmero 1 de C-12 refere-se ao mapeamento de sinais PDH de primeira ordem e o nmero 2 diferencia o container C-12 do container anlogo da Sonet, C-11. O C-12 uma estrutura de 4 x 34 bytes contendo o sinal de 2.048Kbps alm de bytes fixos de enchimento, bits de controle de justificao, bits de justificao e bits de informao. O mapeamento de tributrios em um C-12 efetivo a cada quatro quadros de 125s, formando-se assim um multiquadro de 500s. Aps a insero do sinal de 2.048Kbps no C-12, adicionado a cada quadro, um byte de POH contendo informaes sobre o desempenho, manuteno e alarmes da via percorrida. A adio dos quatro bytes de POH, resulta na estrutura denominada Container Virtual-12 (VC-12). O VC-12 uma estrutura de 4 x 35 bytes que se repete a cada 500s. O mapeamento do tributrio de 2Mbps em um VC-12 pode ocorrer de duas maneiras: mapeamento assncrono; mapeamento sncrono em nvel de byte. a. Mapeamento Assncrono

O mapeamento assncrono apresenta as seguintes caractersticas: permite o mapeamento de um tributrio de 2Mbps com qualquer estrutura de quadro; no permite visibilidade dentro do VC-12 de qualquer sinal integrante do tributrio; utiliza o processo de justificao de bit para o mapeamento, possibilitando que o tributrio seja um sinal com tolerncia de 50ppm.

16

C-12
ENCHIMENTO 34 bytes 35 bytes 125s

VC-12
POH ENCHIMENTO PAYLOAD ENCHIMENTO POH C1 C2 O O O O R R 125s 125s 125s 125s 125s

PAYLOAD

ENCHIMENTO C1 C2 O O O O R R

PAYLOAD

PAYLOAD ENCHIMENTO POH C1 C2 O O O O R R

ENCHIMENTO C1 C2 O O O O R R 125s

PAYLOAD

PAYLOAD ENCHIMENTO POH C1 C2 R R R R R S1

ENCHIMENTO C1 C2 R R R R R S1 S2 I I I I I I I 125s PAYLOAD ENCHIMENTO

S2 I I I I I I I PAYLOAD (31 BYTES) ENCHIMENTO

Figura 2.6 Mapeamento Assncrono de 2Mbps

O C-12 consiste de 1.023 bits de informao (bits I), dois bits de oportunidade de justificao (S1 e S2), 6 bits de controle de justificao (C1C1C1 e C2C2C2) e 8 bits reservados para uso futuro como overhead (bits O). Os bits restantes so bits fixos de enchimento. Dois conjuntos de trs bits de justificao (C1 e C2) so usados para controlar as duas oportunidades de justificao S1 e S2, respectivamente. O bit S2 utilizado para justificao positiva enquanto que o bit S1 utilizado para justificao negativa. Quando C1C1C1 = "000", h uma indicao de que S1 um bit de informao, enquanto que para C1C1C1 = "111", a indicao de que S1 um bit de justificao. Os bits C2 controlam S2 da mesma forma.

17

b.

Mapeamento Sncrono em Nvel de Byte

O mapeamento sncrono em nvel de byte de sinais tributrios de 2Mbps na SDH apresenta as seguintes caractersticas: permite a visibilidade dos dados do tributrio, pois os canais de 64Kbps bem como a estrutura de sinalizao ocupam posies conhecidas na estrutura do VC-12; s realiza o mapeamento de tributrios sncronos com o VC-12 j que no utiliza o processo de justificao de bit; prov interconexo com a PDH no mapeamento de tributrios de 2Mbps com estrutura de quadro com 30 ou 31 canais. Esse mapeamento pode empregar sinalizao por canal associado (CAS) ou sinalizao por canal comum (CCS).
VC-12
(CAS)
POH ENCHIMENTO

VC-12
(CCS)
POH ENCHIMENTO

35 bytes 34 bytes

125s

CANAIS DE 1 A 15 ALINH. MULTIQ. / SINAL. CANAIS DE 16 A 30 ENCHIMENTO POH ENCHIMENTO

CANAIS DE 1 A 15 CANAL 16 CANAIS DE 17 A 31 ENCHIMENTO POH ENCHIMENTO

125s

CANAIS DE 1 A 15 ALINH. MULTIQ. / SINAL. CANAIS DE 16 A 30 ENCHIMENTO POH ENCHIMENTO

CANAIS DE 1 A 15 CANAL 16 CANAIS DE 17 A 31 ENCHIMENTO POH ENCHIMENTO

125s

CANAIS DE 1 A 15 ALINH. MULTIQ. / SINAL. CANAIS DE 16 A 30 ENCHIMENTO POH ENCHIMENTO

CANAIS DE 1 A 15 CANAL 16 CANAIS DE 17 A 31 ENCHIMENTO POH ENCHIMENTO

125s

CANAIS DE 1 A 15 ALINH. MULTIQ. / SINAL. CANAIS DE 16 A 30 ENCHIMENTO

CANAIS DE 1 A 15 CANAL 16. CANAIS DE 17 A 31 ENCHIMENTO

Figura 2.7 Mapeamento Sncrono em Nvel de Byte de 2Mbps

18

125s

ENCHIMENTO

ENCHIMENTO

125s

ENCHIMENTO

ENCHIMENTO

125s

ENCHIMENTO

ENCHIMENTO

125s

ENCHIMENTO

34 bytes

ENCHIMENTO

2.3.2.

FORMAO DO TUG-2 A PARTIR DE VC-12

Afim de prover o ajuste de fase de sinais de 2Mbps mapeados de forma assncrona, so inseridos estrutura de VC-12 quatro bytes de ponteiro, um a cada quadro. Com a adio de ponteiros ao VC-12, forma-se a estrutura de TU-12, com 4 x 36 bytes a cada 500s.
VC-12
POH 35 bytes

TU-12
PTR

36 bytes 35 bytes

ENCHIMENTO 125s PAYLOAD ENCHIMENTO POH C1 C2 O O O O R R 125s PAYLOAD ENCHIMENTO POH C1 C2 O O O O R R 125s PAYLOAD ENCHIMENTO POH C1 C2 R R R R R S1 125s S2 I I I I I I I PAYLOAD (31 BYTES) ENCHIMENTO

PAYLOAD

PTR 125s 125s 125s

PAYLOAD

PTR

PAYLOAD

PTR

PAYLOAD

Figura 2.8 Formao da Estrutura de TU-12

Trs TU-12 so multiplexadas para dar origem ao TUG-2, formado por 108 bytes e representado por uma estrutura de 9 linhas por 12 colunas de bytes. A Figura 2.9 representa tambm o TU-12 na forma matricial, por uma estrutura de 9 linhas por 4 colunas.

19

125s

X 4 colunas

Y 4 colunas

Z 4 colunas

1 2 3 4
5 6 7 8 9 linhas 9 linhas

1 2

3 4

1 2
9 linhas

3 4

5 6 7 8

5 6 7 8

33 34 35 36

33 34 35 36

33 34 35 36

X 9 linhas Y Z

X Y Z

X Y Z

X Y Z

12 colunas TUG-2

Figura 2.9 Formao da Estrutura de TUG-2

importante observar que, como a estrutura de TUG-2 ocorre em 125s, apenas os primeiros quadros de cada um dos trs TU-12 so multiplexados neste processo. Outros trs TUG-2 sero formados a partir dos segundos, terceiros e quartos quadros de cada TU-12.
2.3.3. FORMAO DO VC-3 A PARTIR DE 34Mbps

Um sinal tributrio de 34.368Kbps pode ser inserido em um container denominado C-3, que alm do sinal tributrio tambm inclui bytes justificao de bits fixos de enchimento, totalizando 756 bytes. Em seguida adicionada uma coluna com 9 bytes de POH com informaes de desempenho, manuteno e alarmes da via percorrida, formando-se a estrutura VC-3. O VC-3 representado por uma estrutura de 9 x 84 bytes que ocorre a cada 125s. No mapeamento representado na Figura 2.10, o payload dividido em trs reas idnticas. Cada uma destas trs reas possui 1431 bits de informao (I), dois conjuntos de 5 bits de controle de justificao (C1 e C2), dois bits de oportunidade de justificao (S1 e S2) e 573 bits de enchimento fixo.

20

POH do VC-3

J1 B3 C2 G1 F2 H4 Z3 K3 Z5 1 84 T3 T2 T1

Figura 2.10 Mapeamento de 34Mbps em VC-3

C1C1C1C1C1 = 00000, indica que S1 um bit de dado;

Os dois conjuntos de 5 bits do controle de justificao, C1 e C2, so usados para controlar os dois bits de oportunidade de justificao, S1 e S2, respectivamente.

C1C1C1C1C1 = 11111, indica que S1 um bit de justificao.

21
3x8 I 3x8 I 3x8 I 1 3 1 3x8 I 3x8 I 3x8 I 3 1 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3 1 3 1 1 3 1 3 1 3 1 3 1 3 3x8 I C 3x8 I 3x8 I C 3x8 I 3x8 I C 3x8 I 1 1 3 1 3

3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 1 3 1 3 1 3 1

3x8 I 3x8 I 3x8 I 1 3 1

3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3 1 3 1

3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3x8 I 3 1 3 1 1

3x8 I 3x8 I 3x8 I 3

C 3x8 I C 3x8 I AB8I

=RRRRRRRR C = R R R R R R C1 C2 AB = R R R R R R R S1 S2 I I I I I I I

R = Bit fixo de enchimento C1;C2= Bits de controle de justificao S1;S2= Bits de oportunidade de justificao I= Bit de informao

Os bits C2 controlam S2 da mesma maneira. Uma deciso por maioria dever ser utilizada no receptor para proteo contra erros simples ou duplos nos bits C. O valor contido em S1 e S2, quando eles forem bits de justificao, no definido, devendo ser ignorado no receptor. O mesmo mapeamento poderia ser usado para sinais de 34.368Kbps sncronos a nvel de bit ou byte. Nesses casos, o bit S1 seria um enchimento fixo e S2, um bit de informao. Atravs da atribuio do valor "1" ao bit C1 e "0" ao bit C2, um receptor comum poderia ser usado por ambos os mapeamentos sncrono e assncrono a 34.368Kbps.
2.3.4. FORMAO DO TUG-3 A PARTIR DE VC-3

Agrupando-se outra coluna de 9 bytes estrutura de VC-3, forma-se o TU-3, conforme representa a Figura 2.11.
85 colunas

VC-3

O H

PAYLOAD

9 linhas

86 colunas P T R

P O H PAYLOAD 9 linhas

TU-3 = TUG-3

Figura 2.11 Formao do TUG-3 a Partir de VC-3

Os trs primeiros bytes da ltima coluna inserida contm efetivamente o valor de ponteiro de TU-3, que aponta o incio de VC-3. Os seis bytes seguintes so bytes fixos de enchimento.

22

2.3.5.

FORMAO DO TUG-3 A PARTIR DE TUG-2

O TUG-3 ser formado atravs da multiplexao de sete TUG-2s, alm da insero de duas colunas de enchimento conforme mostra a Figura 2.12. A estrutura matricial de um TUG-3 composta por 9 linhas e 86 colunas, totalizando 774 bytes.
TU-12 4 colunas TU-12 4 colunas

1 2 3 4
5 6 7 8 9 linhas 9 linhas

1 2

3 4

5 6 7 8

33 34 35 36

33 34 35 36

X 9 linhas Y Z

X Y Z

X Y Z

X Y Z

X Y Z Y Z

X Y Z

X Y Z

...

9 linhas

12 colunas TUG-2 (1)

12 colunas TUG-2 (7)

1
9 linhas

1 2 3 4 5 6 7 TUG-3 ...............

2 3 4 5 6 7 86

1 2 enchimento

Figura 2.12- Formao do TUG-3 a partir de TUG-2

23

2.3.6.

FORMAO DE VC-4 A PARTIR DE 140Mbps

270 bytes 9 1 RSOH 3 4 5 PTR AU-4 J1 B3 MSOH C2 G1 9 F2 H4 Z3 K3 Z5 VC-4 1 byte 13 bytes STM-1 261 bytes

20 blocos de 13 bytes

Na formao de um VC-4 a partir de um tributrio de 139.264Kbps o tributrio inserido em um container denominado C-4 com 9 linhas por 260 colunas. Ao C-4 acrescentada uma coluna de 9 bytes de POH, formando o VC-4 com 9 x 261 bytes.
1 Byte 12 Bytes POH W 96 I X 96 I Y 96 I Y 96 I Y 96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

96 I

W = I I I I I I I I X = C R R R R R O O Y = R R R R R R R R Z = I I I I I I S R

Figura 2.13- Formao do VC-4 a Partir de 140Mbps

24

2.3.7.

FORMAO DE VC-4 A PARTIR DE TUG-3

Um VC-4 pode ser formado atravs da multiplexao de trs TUG-3, conforme mostra a Figura 2.14.
TUG-3 1 86 1 TUG-3 86 1 TUG-3 86

(1)

(2)

(3)

POH 1 1 2 3 4 5 6 7 8 9

261

VC-4

.........

86

86

86

1 enchimento Payload

258

Figura 2.14- Formao de VC-4 a Partir de TUG-3

Notar que alm da multiplexao, torna-se necessria a incluso de uma coluna com 9 bytes de POH contendo monitorao de desempenho, manuteno e alarmes da via, tambm so inseridas duas colunas de enchimento resultando em uma estrutura de 9 linhas por 261 colunas, totalizando 2.349 bytes.

25

2.3.8.

FORMAO DO STM-N A PARTIR DE VC-4

Quando se associa um ponteiro ao VC-4 obtida uma nova estrutura denominada AU-4. O ponteiro de AU-4 indica a localizao do primeiro byte do VC-4, sendo que esse ponteiro possui posio fixa dentro do quadro STM-1. A multiplexao de vrias AUs d origem ao AUG. Nesse caso, devido utilizao de apenas uma AU, a AU-4 coincide com o AUG. Acrescentando os bytes de SOH estrutura existente, forma-se o quadro STM-1 conforme mostra a Figura 2.15. O quadro STM-1 possui um total de 2.430 bytes e um perodo de 125s.
261 bytes

VC-4

P O H

C-4

9 bytes

associando ponteiro 261 bytes 9 bytes Ponteiro de AU AUG=AU-4 9 bytes

associando Overhead de Seo

STM-1

RSOH Ponteiro de AU MSOH AUG

Figura 2.15- Formao do STM-1 a Partir de VC-4

A estrutura de quadro STM-N formada basicamente pela multiplexao de N payloads de quadros STM-1. O quadro STM-N possui tambm bytes de SOH e de ponteiros (N x 9 colunas).

26

2.4.

FORMAO DA ESTRUTURA DE QUADRO DO STM-0

A estrutura de quadro de um STM-0 possui as mesmas reas que um quadro STM-N, ou seja, SOH, Ponteiros e "Payload". A Figura 2.16 mostra a representao da estrutura de quadro de um sinal STM-0.
1 1 RSOH 3 4 5 Ponteiro de AU Payload 34 90

MSOH 9

Nmero de bytes : 810 Nmero de bits : 6480 Perodo : 125 us Taxa : 51,84 Mbps
Figura 2.16- Estrutura de Quadro do STM-0

2.4.1.

FORMAO DO "PAYLOAD" DO STM-0

O payload de um STM-0 formado por um AU-3 e, por sua vez, o AU-3 formado adicionando-se bytes de enchimento e ponteiros de AU ao VC-3. A Figura 2.17 mostra a formao desse "payload".

27

85 bytes

VC-3

P O H

9 bytes

87 bytes

AU-3

P O H
30 59 ENCHIMENTO 87 bytes 1 2 3

9 bytes

associando ponteiro de AU

AU-3
ponteiro de AU-3 associado associando SOH 90 bytes 1 3 4 5 9

9 bytes

RSOH PONTEIRO MSOH


quadro STM-0

AU-3

9 bytes

Figura 2.17- Formao do Quadro STM-0

A Figura 2.18 mostra as duas possibilidades de formao do VC-3 : VC-3 a partir de 7 TUG-2s: para se formar um VC-3 a partir de TUG-2s, feita uma multiplexao temporal de 7 TUG-2, alm da insero de uma coluna de POH ( contendo informaes de monitorao de desempenho, manuteno e alarmes ). VC-3 a partir de um C-3: uma vez obtido o VC-3, um ponteiro de 3 bytes associado a ele para permitir ajustes de freqncia do "payload" com relao estrutura de transporte. Dessa forma, obtm-se o AU-3. Associando-se a essa estrutura os bytes de superviso de seo, conforme mostra a Figura 2.17, obtm-se o quadro STM-0.

28

34,368 Mbps

STM-0

AU-3

VC-3 x7

C-3

TUG-2

x3

TU-12

VC-12

C-12

2,048 Kbps

Figura 2.18- Formao do Quadro STM-0

2.4.2.

INTERCONEXO STM-0/STM-1

Quando houver necessidade de interligao STM-0/STM-1 de forma a permitir a continuidade das informaes da via, os rdios sncronos STM-0 devero possibilitar a interligao em multiplexadores STM-1 atravs do caminho definido pela Figura 2.19.

NNI

STM-1

x1

AUG

x1

AU-4

x1

1a3

VC-4
1

TUG-3

x7

RRP

STM-0

x1

AU-3

x1

VC-3

x7

TUG-2

Figura 2.19- Interconexo STM-0/STM-1

29

Dessa forma, como os sinais no chegam a nvel de 2Mbps, consegue-se manter as informaes da via contidas em VC-12. Nos casos em que no houver necessidade de manuteno das informaes da via, a interconexo STM-0/STM-1 poder ser feita a nvel de 2Mbps.

30

PRIMEIRA LISTA DE EXERCCIOS 1) 2)

Na sua opinio, quais as vantagens da tecnologia SDH em relao PDH ? Demonstre o clculo da taxa de transmisso (em bps) de um quadro STM-16.

3) Qual a funo do Ponteiro ? Quais estruturas utilizam ponteiros dentro do quadro STM-N ? 4) A partir da estrutura de multiplexao simplificada, calcular as taxas de sada de cada um dos processos que envolve a alocao dos sinais E3 (34Mbps). 5) Qual a diferena entre um quadro de VC-4 formado por TUG-3s com sinais de 2M e outro formado por TUG-3s com sinais de 34M ? Se houver diferena, explique o motivo. 6) Quantos TUG-3 so necessrios para transportar 313 tributrios de 2M e 14 de 34M ? Quais as taxas de transmisso SDH podem ser utilizadas para este conjunto de tributrios ? 7) Porque torna-se necessria a insero de colunas de enchimento estrutura de TUG-3 quando o mesmo formado pela multiplexao de 3 TUG-2 ? 8) Qual o motivo da capacidade de transporte do quadro STM-1 no ser suficiente para transportar 4 tributrios de 34Mbps ? 9) 10)

Em qual camada de rede SDH so lidos os bytes de POH de VC-4 ? Defina com suas palavras nvel de cross-conexo.

31

2.5.

BYTES DE OVERHEAD

Na SDH existem quatro tipos de overheads : Overhead da Seo Regeneradora (RSOH); Overhead da Seo Multiplexadora (MSOH); Overhead da Via de Ordem Superior (HO POH); Overhead da Via de Ordem Inferior (LO POH).
2.5.1. OVERHEAD DE SEO (SOH)

O SOH a informao adicionada ao "payload" para formar um STM-N, sendo dividido em RSOH e MSOH. No SOH podem ser encontradas as informaes de alinhamento de quadro, manuteno, monitorao de desempenho e outras funes operacionais. A informao do RSOH terminada na Camada da Seo Regeneradora, permitindo a monitorao do caminho percorrido nesta seo. Os bytes do RSOH so lidos por todos os equipamentos que compe a rede SDH (multiplexadores, regeneradores e DXCs). A informao do MSOH passa atravs dos regeneradores transparentemente e termina na Camada da Seo Multiplexadora, onde os AUGs so montados e desmontados monitorando, dessa forma, o caminho percorrido dentro da Camada da Seo Multiplexadora (referir-se Figura 2.4).

SR MUX A

SR DXC A

SR DXC B SM

SR MUX B SM

REG 1

SM

Figura 2.20- Terminao dos Bytes de SOH

32

9 bytes A1 A1 A1 A2 A2 A2 J0 * F1 B1 E1 D1 D2 D3 PONTEIRO DE AU B2 B2 B2 K1 D5 D4 D7
D10

* RSOH

9 linhas

K2 D6 D9
D12

D8
D11

MSOH

S1 Z1 Z1 Z2 Z2 M1 E2 Bytes reservados para uso nacional * Bytes que no so embaralhados, portanto se deve tomar cuidado com os seus valores Bytes dependentes do meio de transmisso Nota: Todos os bytes no assinalados esto reservados para uma futura padronizao
Figura 2.21- Bytes do SOH

NOTA : O quadro do sinal STM-1e possui o SOH reduzido, no contendo os bytes D1, D2, D3 e o byte K1. A1 e A2 : Palavra de Alinhamento de Quadro

So bytes reservados para a transmisso da informao de incio de quadro, denominados Palavra de Alinhamento de Quadro (PAQ). Atravs de um algoritmo de identificao e confirmao da PAQ, o receptor pode identificar o incio do quadro STM-N. A1 = 11110110; A2 = 00101000.

33

J0 : Trace de Seo de Regenerao

O byte J0 alocado como trace de uma seo de regenerao, devendo existir concordncia mtua, quanto a seu valor, entre elementos de rede. O operador da rede pode escrever seu contedo de forma a identificar a seo em questo. A Figura 2.22 apresenta um exemplo de sua utilizao entre dois elementos de rede.

MUX A

MUX B

Jo = AparaB Jo = BparaA

Jo = BparaA Jo = AparaB

Figura 2.22- Exemplo de Programao do Byte Jo

B1 : Monitorao de Erros na Seo Regeneradora

Esse byte permite a monitorao de erros na Seo Regeneradora utilizando o cdigo BIP-8 ("Bit Interleaved Parity" - 8). O BIP-8 um cdigo de 8 bits, usando paridade par, formado no transmissor aps o embaralhamento do quadro. Todos os bits do quadro STM-N anterior so divididos em seqncias (blocos) de 8 bits. A quantidade de bits "1" nos primeiros bits das seqncias de 8 bits tem de ser par, incluindo o byte B1. Da mesma forma a quantidade de bits "1" nos segundos bits das seqncias de 8 bits tem de ser par e assim por diante, at os oitavos bits nas seqncias de 8 bits.
E1 e E2 : Canal de Servio

Os bytes E1 e E2 constituem canais de 64Kbps de servio para comunicao de voz, sendo que E1 faz parte do RSOH, podendo ser acessado tanto nos regeneradores quanto nos demais equipamentos. E2 faz parte do MSOH podendo ser acessado nos equipamentos que compe a Seo Multiplexadora.

34

F1 : Canal de Usurio

Reservado para uso da empresa operadora da rede. Seu contedo ainda no definido, entretanto, pode ser utilizado como um canal de 64Kbps para comunicao de dados na seo regeneradora.

D1-D12 : Canal de Comunicao de Dados- DCC

Os bytes D1 a D3 (DCCr) formam um canal de 192Kbps para comunicao no percurso do sinal dentro da Camada de Seo Regeneradora. Os bytes D4 a D12 (DCCm) formam um canal de 576Kbps para comunicao no percurso dentro da Camada de Seo Multiplexadora.
B2 : Monitorao de Erro na Seo Multiplexadora

Os bytes B2 permitem a monitorao de erros na Seo Multiplexadora atravs do cdigo BIP-Nx24 ("Bit Interleaved Parity" Nx24), que um cdigo de 24 bits com paridade par. O BIP-Nx24 tem a mesma filosofia do BIP-8, porm mais preciso pois alm de ter mais bits (24), esse nmero aumenta com o aumento da hierarquia STM-N. Por exemplo: para um sinal STM-4, o nmero de bits ser 4 x 24 = 96 bits.
K1 e K2 : Comutao Automtica de Proteo

K1 e K2 so bytes reservados para um protocolo de sinalizao automtica de proteo. So utilizados para comunicao entre NEs local e remoto, com o propsito de controlar comutaes de linha atravs de um protocolo orientado a bit. Os trs ltimos bits do byte K2 tm como funo indicar a presena de RDI (Indicao de Defeito Remoto) ou de SIA (Sinal Indicativo de Alarme) na seo multiplexadora. Os bits 6, 7 e 8 do byte K2 podem assumir os seguintes valores aps o desembaralhamento: Indicao de Defeito Remoto (RDI) na seo multiplexadora. Indica para o lado de transmisso que o lado de recepo detectou uma falha de seo no sinal recebido ou est recebendo MS-SIA.
110 111

Sinal Indicativo de Alarme (SIA) na seo multiplexadora.

35

S1 : Status de Sincronizao

Os bits de 5 a 8 do byte S1 so alocados para Mensagens de Status de Sincronizao. A Tabela 2.9 mostra os padres de bits para os quatro nveis de sincronizao utilizados. Alm dos padres definidos para nveis de sincronismo, so definidos ainda outros dois padres, um para indicar que a qualidade da sincronizao desconhecida e outro para sinalizar que a seo no deve ser usada para sincronizao. Os cdigos restantes so reservados e no devem ser utilizados at que sejam definidos.

Tabela 2.9 - Nveis de Sincronizao SDH

Byte S1 (b5 a b8) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Z1 e Z2 : Bytes Reservados

Nvel de Qualidade de Sincronizao Qualidade Desconhecida Reservado G.811 Reservado G.812 Trnsito Reservado Reservado Reservado G.812 Local Reservado Reservado SETS Reservado Reservado Reservado No usar para sincronizao

So bytes reservados para funes ainda no definidas. Podem ser utilizados como canais de dados de 64Kbps at que sua funo seja definida pelo ITUT.

36

M1 : REI de Seo Multiplexadora

A Indicao de Erro Remoto (REI) na seo de multiplexao transporta a contagem dos blocos errados (0 a N) detectados pelo cdigo BIP-N x 24 (B2) na seo multiplexadora.

A Figura 2.23 mostra o SOH do sinal STM-4. Podemos notar que a capacidade desse SOH quatro vezes a capacidade do SOH do sinal STM-1, porm nem todos os bytes se repetem. O mesmo ocorre com os overheads dos demais quadros STM.
36 BYTES * * * A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 J0 Z0 Z0 Z0 * F1 E1 D2 D3 PONTEIROS DE AU K2 D6 D9
D12

9 L I N H A S

B1 D1

R S O H

B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 K1 D4 D5 D7 D8
D10 D11

M S O H

S1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z2 Z2 M1 Z2 Z2 Z2 Z2 Z2 Z2 Z2 Z2 Z2 E2
Bytes reservados para uso nacional * Bytes que no so embaralhados, portanto se deve tomar cuidado com seus valores

Nota: Todos os bytes no assinalados esto reservados para uma futura padronizao internacional (dependem do meio de transmisso, uso nacional adicional e outros propsitos)

Figura 2.23- SOH para Sinal STM-4

37

2.5.2.

OVERHEAD DE VIA (POH)

O POH a informao adicionada a um container (payload) para criar um VC. A informao do POH prov a integridade da comunicao no caminho percorrido dentro da Camada de Via, ou seja, entre os pontos onde so montados e desmontados os VCs (referir-se Figura 2.2). Existem dois tipos de POH :

POH de Ordem Inferior (LO POH) : o LO POH a informao adicionada ao C-m para formar os VC-m (VC-11, VC-12, VC-20 e VC-3). POH de Ordem Superior (HO POH) : o HO POH a informao adicionada ao C-n para formar o VC-n (VC-3, VC-4 e VC-4-Xc).

a.

POH de VC-3/VC-4/VC-4-Xc (HO POH)

Os bytes de POH de VC-3 / VC-4 / VC-4-Xc so adicionados ao payload durante a montagem dos quadros e permanecem com ele at seu destino, onde so lidos. O HO POH consiste de 9 bytes com funes necessrias ao transporte e monitorao do sinal dentro da camada de via de ordem superior.

85 colunas

261 colunas

261 x X colunas

J1 B3 C2 G1 F2 H4 Z3 K3 Z5

C-3 ou 7 x TUG-2

J1 B3 C2 G1 F2 H4 Z3 K3 Z5

C-4 ou 7 x TUG-3

J1 B3 C2 G1 F2 H4 Z3 K3 Z5

ENCHIMENTO

C-4-Xc

VC-3

VC-4
Figura 2.24- Localizao do HO POH

VC-4-Xc

38

J1 : Trace de Via de Ordem Superior

Byte independente do "payload" e usado para comunicao fim a fim. o primeiro byte do VC e transporta o "Path Trace do VC-3/VC-4/VC-4-Xc. Sua localizao indicada pelo ponteiro de AU-n associado. O byte J1 utilizado para transmitir repetitivamente um identificador de acesso da via de ordem superior tal que o terminal receptor possa verificar a sua conexo com o transmissor (anlogo a J0). Esse identificador de ponto de acesso da via usa o formato de numerao E.164. Um quadro de 16 bytes definido para a transmisso dessa numerao. O primeiro byte da seqncia um marcador de incio de quadro e inclui o resultado de um clculo CRC-7 sobre o quadro anterior. Os seguintes 15 bytes transportam os caracteres ASCII necessrios para o formato de numerao E.164. O quadro de 16 bytes mostrado a seguir: 1CCC CCCC marcador do incio do quadro 0XXX XXXX byte 2 . . . . Numerao E.164

0XXX XXXX byte 16 Onde, CCC CCCC o resultado do clculo do CRC-7 sobre o quadro anterior; e 0XXX XXXX representa o caracter ASCII da seqncia E.164.
B3 : Monitorao de Erros na Via de Ordem Superior

O byte B3 reservado em cada VC-3/VC-4/VC-4-Xc para a funo de monitorao de erros na via. Essa funo ser desempenhada por um cdigo BIP-8 usando paridade par. O BIP-8 calculado sobre todos os bits do VC-3/VC-4/VC-4-Xc anterior antes do embaralhamento, e colocado no byte B3 do VC-3/VC-4/VC-4-Xc atual antes do embaralhamento.

39

C2 : Identificador de Sinal

O byte C2 alocado para indicar a composio do "payload" do VC-3/VC4/VC-4-Xc. A Tabela 2.10, em cdigo hexadecimal, apresenta os cdigos possveis para esse byte.
Tabela 2.10- Codificao do Byte C2

MSB (1234) 0000 0000 0000 0000 0000

LSB (5678) 0000 0001 0010 0011 0100

CD. HEXA. (Nota 1) 00 01 02 03 04

SIGNIFICADO

0001 0001 0001 0001

0010 0011 0100 0101

12 13 14 15

no equipado (Nota 2) equipado - no especfico (Nota 3) indicao de estrutura de TUG locked TU (Nota 4) mapeamento assncrono de 34.368 Kbps em C-3 mapeamento assncrono de 139.264 Kbps em C-4 ATM MAN (DQDB) (Nota 5) FDDI (Nota 5)

Nota 1: Existem 247 cdigos reservados que no devem ser utilizados at serem definidos. Nota 2: O valor 0 de C2 indica via de VC-3/VC-4/VC-4-Xc no equipada. Este valor ser atribudo se a camada de seo estiver completa e no houver a gerao do VC-3/VC-4/VC-4-Xc no equipamento de origem. Nota 3: O valor 1 de C2 ser usado somente em casos onde o cdigo de mapeamento no definido na Tabela acima. Nota 4: O cdigo 3 continuar a ser interpretado como definido previamente para propsito de compatibilidade com equipamentos antigos, mesmo no estando mais o modo locked definido. Nota 5: Mapeamento para MAN e FDDI a serem definidos.

G1 : Status da Via

Este byte alocado para retornar ao terminal gerador do VC-3/VC-4/VC4-Xc o status e o desempenho do sinal recebido pelo terminal remoto. Essa caracterstica permite que o status e o desempenho do sinal nos dois sentidos de transmisso sejam monitorados em qualquer terminal, ou em qualquer ponto da via. O byte G1 dividido entre REI e RDI, conforme mostra a Figura 2.25.

40

REI 1 2 3 4

RDI 5 6

SEM USO 7 8

Figura 2.25- REI e RDI no Byte G1

REI : Os bits de 1 a 4 transportam a contagem dos blocos errados

detectados erros pelo cdigo BIP-8. Essa contagem tem 9 valores legais, nominalmente de 0 a 8 erros. Os sete valores restantes possveis, representados por esses quatro bits, devem ser interpretados como ausncia de erro.
RDI : Sempre que for recebido um sinal no vlido, a indicao de alarme

remoto da via VC-3/VC-4/VC-4-Xc enviada de volta para o equipamento gerador. Este sinal indicado pelo bit 5, que assume "0" se no houver RDI de via e "1" se houver RDI de via, cujas possveis causas so o SIA de via ou condio de falha de sinal.
F2 e Z3 : Canal de Usurio da Via

Esses bytes so alocados para canais de comunicao a 64Kbps entre os elementos da via e so independentes do payload.
H4 : Indicador de Posio

Esse byte prov um indicador de posio generalizado para "payloads" e pode ser especfico de um "payload" (por exemplo, H4 pode ser usado como um indicador de posio de multiquadro para o VC-12/VC-2).
0
PT R POH PT R POH

1
PT R POH

2
PT R POH

TU-12 J1 B3 C2 G1 F2 H4 Z3 K3 Z5

0 1 2 3

VC-4

Figura 2.26- Indicador de Multiquadro para VC-12

41

K3 : Comutao Automtica de Proteo

Os bits de 1 a 4 deste byte esto reservados para uso futuro como protocolo de sinalizao da comutao automtica de proteo da via de ordem superior. Os bits de 5 a 8 no tm funes definidas pelo ITU-T.
Z5 : Byte do Operador de Rede

Para manuteno de conexes tipo Tandem o byte Z5 poder ser reescrito pelo operador (sem afetar a facilidade de monitorao de desempenho fim a fim dada pelo byte B3), sendo alocado para propsitos especficos de gerenciamento. Pode ser usado da seguinte maneira: os bits 1 a 4 so usados como resultado dos erros de entrada e os bits 5 a 8 so usados como um canal de comunicao.
b. POH de VC-12 (LO POH)

O POH do VC-12 ser acrescentado ao C-12 (payload) e permanecer com ele at o seu destino. O POH ser utilizado para funes necessrias ao transporte e monitorao do sinal dentro da Camada de Via de Ordem Inferior. Consiste de 4 bytes denominados V5, J2, Z6 e K4, conforme mostra a Figura 2.27.
35 bytes e 125s

V5

J2

Z6 VC-12

K4

Figura 2.27- Localizao do POH de VC-12

V5 : Status de Via de Ordem Inferior

O byte V5 o primeiro byte do VC-12, apontado pelo ponteiro de TU-12. Prov funes de verificao de erros, identificao de sinal e de status da via de VC12. O byte V5 utilizado apenas no modo flutuante, sendo designado como um byte de recheio no modo travado. As atribuies dos bits de V5 so descritas a seguir e ilustradas na Figura 2.28. A Tabela 2.11 mostra a codificao dos bits 5, 6 e 7 (Identificao de sinal).

42

BIP-2 1 2

REI 3

RFI* 4

L1 5

L2 6

L3 7

RDI 8

SIGNAL LABEL

Figura 2.28 - Byte V5

Bits 1 e 2 - Monitorao de Desempenho : para monitorao de erro

utilizado o cdigo BIP-2. Ao primeiro bit atribudo um valor de maneira que a paridade seja par em todos os bits mpares (1, 3, 5, e 7) de todos os bytes do VC-12 anterior. Analogamente, ao segundo bit atribudo um valor que faa a mesma operao com bits pares (2, 4, 6 e 8) de todos os bytes do VC-12.
Bit 3 - Indicao de REI : assume o valor "0" quando nenhum erro

detectado pelo BIP-2, ou o valor "1" quando um ou mais erros so detectados, retornando essa informao ao gerador do VC-12 em questo.
Bit 4 - Indicao de Falha Remota na Via (RFI) : esse bit fixado em "1"

se uma falha declarada, caso contrrio fixado em "0". A indicao RFI enviada de volta ao gerador de VC-12. (Nota: uma falha um defeito que persiste por um tempo superior ao alocado para os mecanismos de proteo do sistema de transmisso.)
Bits 5, 6 e 7 - Codificao de Sinal : Existem oito condies diferentes

de composio de VC-12, de acordo com o valor dos bits 5, 6 e 7 (L1, L2 e L3), conforme Tabela 2.11.

Tabela 2.11- Codificao de Sinal

L1 0 0 0 0 1 1 1 1

L2 0 0 1 1 0 0 1 1

L3 0 1 0 1 0 1 0 1

SIGNIFICADO no equipado equipado - no especfico (Nota 1) assncrono sncrono em nvel de bit (Nota 2) sncrono em nvel de byte

equipado - reservado

43

Nota 1: O valor 1 ser usado somente em casos onde o cdigo de mapeamento no definido. Para operao conjunta com equipamentos antigos (isto , projetados para transmitir somente os valores 0 e 1) o equipamento antigo, ao receber um valor diferente de 0 dever interpretar como uma indicao de equipado; o equipamento novo, ao receber o valor 1 no dever gerar um alarme de descasamento de sinal ("Signal Label mismatch "). Nota 2: O cdigo 3, para compatibilidade com equipamentos antigos, continua a ser interpretado como definido, mesmo considerando que o mapeamento sncrono em nvel de bit no mais definido.

Bit 8 - Indicao de RDI de Via : a esse bit atribudo o valor "1" se for

recebido SIA na via de TU-12, ou uma condio de falha de sinal. Fora essas duas condies recebe o valor "0". O sinal indicativo de RDI enviado de volta ao gerador de VC-12.
J2 : Identificador do Ponto de Acesso de Via

Transmite repetitivamente um identificador de ponto de acesso da via de ordem inferior (anlogo a J0 e J1). Atravs desse byte, o terminal receptor pode verificar a continuidade da conexo com relao ao transmissor. Esse identificador usa o formato de numerao E.164, de forma idntica aos quadros definidos na descrio do byte J1.
Z6 : Byte do Operador de Rede

O byte Z6 est sob considerao para prover uma funo de monitorao de conexo tipo Tandem da mesma forma que o byte Z5 no POH de ordem superior. O byte Z6 no dever afetar a facilidade de monitorao de desempenho fim a fim do BIP-2 no byte V5.
K4 : Canal de Comutao Automtica de Proteo

Os bits de 1 a 4 deste byte so alocados para sinalizao de comutao automtica de proteo de via de ordem inferior. Os bits de 5 a 8 so reservados para uso futuro, com propsito e valor ainda no definidos. O receptor deve ignorar seu contedo.

44

2.6.

SINAIS DE MANUTENO

Diversos bytes pertencentes ao SOH e POH de Vias Superior e Inferior, so alocados para funes de sinalizao de manuteno das respectivas sees e Vias. Os sinais de manuteno utilizados na SDH so : a)
SIA : Sinal de alarme enviado a hierarquia inferior indicando falha detectada e

alarmada na hierarquia superior. b)


RDI : Indica ao terminal transmissor que o terminal receptor detectou uma falha

de seo ou que est recebendo SIA. c)


REI : Indica a quantidade de blocos errados detectados pelo equipamento

remoto. d)
VC no Equipado : Informa as hierarquias inferiores que um VC no est

equipado e no conectado a uma funo de gerao de terminao de via. e)


VC no Equipado de Superviso : Informa as hierarquias inferiores que um VC

no est equipado e foi gerado para superviso.

Tabela 2.12- Sinais de Manuteno

Sinal de Manuteno MS-SIA MS-RDI MS-REI HO VC no equipado LO VC no equipado

Identificao Tudo 1 detectado nos bits 6, 7 e 8 do byte K2 Cdigo 110 detectado nos bits 6, 7 e 8 do byte K2 Contedo do byte M1 Tudo 0 nos bytes C2, Z5 e J1 com byte B3 vlido Tudo 0 nos bits 5, 6 e 7 do byte V5, nos bytes Z6 e J2 com BIP-2 vlido HO VC no equipado de Tudo 0 nos bytes C2 e Z5 com bytes B3, J1 e G1 vlidos superviso LO VC no equipado de Tudo 0 nos bits 5, 6 e 7 do byte Z6. Os bits 1, 2, 3 e 8 do byte superviso V5 e o byte J2 so vlidos. SIA de TU-n Tudo 1 no TU-n, inclusive em seu ponteiro SIA de AU-n Tudo 1 no AU-n, inclusive em seu ponteiro REI de Via Contedo dos bits de 1 a 4 do byte G1 (HO VC) e do bit 3 do byte V5 (LO VC) RDI de Via Valor 1 no bit 5 do byte G1 (HO VC) ou no bit 8 do byte V5 (LO VC)

45

SEGUNDA LISTA DE EXERCCIOS 1)

Para a seguinte sequncia de bytes :

B1, B3, A1, J1, B2, K1, D1, D4, F1, F2, K3, Z5, C2, V5, H4, G1, S1, M1, E1 e E2. Responda : a) b) c)
2) 3)

Quais os bytes lidos pelos repetidores SDH ? Quais os bytes lidos apenas pelos equipamento multiplexadores ? Quais destes bytes pertencem ao POH e quais pertencem ao SOH ?

Qual a relao existente entre os bytes B2 e M1 ? Onde se localizam e qual a funo dos seguintes bytes : C2 e V5 ?

4) Qual a diferena entre palavra de alinhamento de quadro e processo de alinhamento. Quais os bytes envolvidos em cada uma destas etapas ? 5) Para a rede SDH a seguir, defina as prioridades para fontes de sincronizao dos NEs.

N A

1. 2. 3. 4.

N D G.811

1. 2. 3. 4.

1. 2. 3. 4.

N B G.812T

1. 2. 3. 4.

N C

46

2.7.

PONTEIROS

Ponteiros so indicadores cujos valores definem o "offset" de quadro, que significa a diferena em bytes entre o incio do quadro de um VC-m ou VC-n e o quadro da entidade de transporte TU ou AU. Os ponteiros permitem a realizao de operaes assncronas dentro da rede sncrona. A SDH entendida como sendo uma rede sncrona, isto significa dizer que todos os ns da rede sncrona devem derivar seus sinais de sincronismo a partir de um nico relgio mestre da rede. Entretanto, a SDH projetada para lidar com operaes assncronas na rede. Isto necessrio para acomodar diferenas de sincronismo resultantes da perda de referncia de relgio em um n, e a conseqente utilizao de um relgio reserva. A rede SDH tambm projetada para acomodar diferenas de sincronismo na fronteira entre duas redes SDH distintas e com relgios mestres diferentes. Por exemplo, para acomodar "offsets" de relgio, o VC-4 pode ser movimentado (justificado) positivamente ou negativamente em relao ao quadro de transporte. Isso possvel atravs do recalculo ou atualizao do valor do Ponteiro de AU em cada n da rede.
2.7.1. PONTEIROS DE AU

A fim de simplificar os processos de multiplexao e Cross-connect de sinais, a estrutura VC-4 pode flutuar dentro do "payload" dos quadros STM. Isso significa que o VC-4 pode comear em qualquer lugar dentro do quadro, de modo que ajustes de fase de relgio possam ser executados caso necessrio. Quando um VC-4 montado em um quadro de transporte, bytes adicionais denominados Ponteiro de AU, so adicionados ao Overhead de Seo. Esses bytes contm um valor de ponteiro que indica a localizao do primeiro byte do VC-4 (byte J1).

47

Localizao do Ponteiro de AU O ponteiro de AU-4 e de AU-3 esto contidos nos bytes H1 e H2, conforme mostra a Figura 2.29.

261 colunas

87 colunas

H1 Y

Y H2 I

I H3 H3 H3

H1 H2 H3

PAYLOAD

PAYLOAD

AU-4
Figura 2.29 - Localizao do Ponteiro de AU-4 e AU-3

AU-3

Valor do Ponteiro de AU O valor do ponteiro de AU est efetivamente contido nos bytes H1 e H2 e apontam o incio (primeiro byte) do respectivo VC. Os trs bytes H3 so reservados para oportunidade de justificao negativa e os trs bytes subsequentes (posio zero no payload) para oportunidade de justificao positiva de ponteiro.

H1

H2

H3

H3

H3

N N N N S S I D
bits de New Data Flag

I D I D I D I D

H3

H3

H3
Oportunidade de justificao POSITIVA

10 bits de valor de ponteiro

Oportunidade de justificao NEGATIVA

Figura 2.30 Composio dos Bytes H1 e H2

48

Os dois bytes Y e I tm valores fixos e no possuem funes definidas, servindo apenas para compatibilizar SDH e Sonet. No caso da Sonet seriam necessrios trs bytes de ponteiro (H1, H2 e H3) individuais para cada AU-3 multiplexada no quadro STM. Para a SDH, apenas trs bytes so suficientes para indicar o incio de VC-4. Para que o nmero total de bytes de ponteiro seja o mesmo, na Sonet e na SDH, so inseridos os bytes Y e I nos quadros STM que tm em seu payload estruturas de VC-4. Em funo desta compatibilizao, tanto para AU-4 quanto para AU-3, o valor do ponteiro pode variar de 0 a 782 (783 valores diferentes), que coincidem com as posies onde o quadro de VC pode comear. Como AU-4 tem um tamanho correspondente a trs AU-3, o valor do ponteiro de AU-4 incrementado de 3 em 3 bytes. Assim, para um ponteiro indicando "offset" de quadro igual a 0 significa que o VC-4 comea no primeiro byte do "payload", e para um valor de ponteiro imediatamente superior, o VC-4 comear no quarto byte do "payload" e assim por diante, conforme mostra a Figura 2.31.

1 4

2 3

4 5 6

7 8

9 10

AUG
Oportunidade de Justificao Negativa (3 Bytes) Oportunidade de Justificao Positiva (3 Bytes)

270

Ponteiro H1 Y Y H2 1# 1# H3 H3 H3

0 - - 1 87 - - 88

----

- 86 - -

9 1 4
H1 Y Y H2 1# 1# H3 H3 H3

522 -

521 - 782 - 86 - -

125us

0 -

1 -

----

521 -

1# : byte tudo "1" Y : 1001 SS11 (bits S no especificados)

250us

Figura 2.31 Ponteiro de AU-4

49

Justificao de Frequncia Se houver diferena de fase entre os quadros de AUG e de VC, ento o valor do ponteiro dever ser incrementado ou decrementado conforme necessrio, acompanhado por um correspondente processo de justificao positiva ou negativa. Se a fase do quadro de VC se atrasa com relao fase do AUG, ento o alinhamento do VC deve ser periodicamente atrasado no tempo e o valor do ponteiro incrementado de "1". Nesse caso, o relgio de leitura (local) mais rpido que o de escrita (proveniente do VC) e o processo denominado Justificao Positiva. A justificao positiva de ponteiro indicada pela inverso dos bits I (7, 9, 11, 13 e 15) da palavra que contm o ponteiro de AU. Esse processo permite que, na recepo, a operao de ponteiro seja reconhecida atravs da deteco da inverso da maior parte dos cinco bits I existentes. Trs bytes de justificao positiva (enchimento) aparecem imediatamente aps o ltimo byte H3 (posio zero) do quadro de AU-4 que contm os bits I invertidos. No prximo quadro o valor do ponteiro estar com o novo valor, incrementado de 1, do "offset" de quadro. Operaes de ponteiro consecutivas devem estar separadas de pelo menos trs quadros, onde o valor do ponteiro permanece constante. Ou seja, o valor do ponteiro se modifica somente a cada quatro quadros ou mais. A Figura 2.32 mostra o processo de justificao positiva em AU-4.

50

AUG

H1 Y Y

H2 1# 1# H3 H3 H3

Incio de VC-4

n-1 n n n n+1 n+1


Quadro 1 Valor do Ponteiro (n) H2 1# 1# H3 H3 H3

125us

H1 Y Y

n-1 n n n n+1 n+1


Valor do Ponteiro bits I invertidos H2 1# 1# H3 H3 H3

Quadro 2

250us

Figura 2.32 - Processo de Justificao Positiva em AU-4

51
Valor do Ponteiro (n+1) H2 1# 1# H3 H3 H3

H1 Y Y

Bytes de Justificao Positiva (3 bytes)

n-1 n n n n+1 n+1


Quadro 3 375us

H1 Y Y

n-1 n n n n+1 n+1


Quadro 4 500us

1# : byte tudo "1" Y : 1001 SS11 (bits S no especificados)

Se a fase de quadro do VC se adiantar com relao a do quadro de AUG, ento o alinhamento do quadro de VC deve ser periodicamente avanado no tempo e o valor do ponteiro decrementado de "1". Nesse caso, o relgio de leitura (local) mais lento que o de escrita (proveniente do VC) e o processo denominado Justificao Negativa. A justificao negativa de ponteiro indicada pela inverso dos bits D (8, 10, 12, 14 e 16) da palavra que contm o ponteiro de AU. Esse processo permite que, na recepo, a operao de ponteiro seja reconhecida atravs da deteco da inverso da maior parte dos cinco bits D existentes. Trs bytes de justificao negativa (informao til) aparecem nas posies dos trs bytes H3, no quadro AU-4 que contm os bits D invertidos. No prximo quadro o valor do ponteiro estar com o novo valor, decrementado de 1, do "offset" de quadro, permanecendo nesse valor durante pelo menos trs quadros. A Figura 2.33 mostra o processo de justificao negativa para o AU-4.

"New Data Flag" (NDF) Os bits N (de 1 a 4) da palavra do ponteiro transportam o NDF que permite uma mudana arbitrria no valor do ponteiro, caso este necessite ser incrementado de um valor superior a 1. A operao normal (NDF desabilitado) indicada pelo cdigo "0110" nos bits N. O NDF habilitado indicado pela inverso dos bits N para "1001". Um NDF deve ser interpretado como habilitado quando trs dos quatro bits coincidirem com o padro "1001" e como desabilitado quando trs dos quatro bits coincidirem com o padro "0110". Os valores restantes (ou seja, "0000", "0011", "0101", "1010", "1100" e "1111") devem ser interpretados como invlidos.

52

AUG

H1 Y Y

H2 1# 1# H3 H3 H3

Incio de VC-4

n-1 n n n n+1 n+1


Valor do Ponteiro (n) H2 1# 1# H3 H3 H3

Quadro 1

125us

H1 Y Y

n-1 n n n n+1 n+1


Valor do Ponteiro bits D invertidos H2 1# 1#

Quadro 2

250us

Figura 2.33 - Processo de Justificao Negativa em AU-4

53
Valor do Ponteiro (n-1) H2 1# 1# H3 H3 H3 1# : byte tudo "1" Y : 1001 SS11 (bits S no especificados )

H1 Y Y

Bytes de Justificao Negativa (3 bytes)

n-2 n-1 n-1 n-1 n n n n+1 n+1


Quadro 3 375us

H1 Y Y

n-2 n-1 n-1 n-1 n n n n+1 n+1


Quadro 4 500us

2.7.2.

PONTEIRO DE TU-3

Uma TU-3 uma estrutura de informao constituda por um "payload" de informao (VC-3), um ponteiro de TU-3 e por bytes de enchimento. Sua estrutura idntica do TUG-3. O ponteiro de TU-3 indica, atravs de um "offset" de quadro, em que byte da estrutura de TU-3 se encontra o primeiro byte do POH do VC-3 o que, de modo indireto, indica a diferena em bytes entre a posio ocupada pelo POH do VC-3 e o incio do quadro de VC-4. Dessa forma, o ponteiro de TU-3 proporciona um mtodo de alinhamento dinmico do VC-3 dentro do quadro de TU-3, ou seja, o VC-3 fica com fase flutuante dentro da estrutura de quadro da TU-3, independente de seu contedo. Se existir uma diferena de fase entre o quadro de VC-3 e o quadro de TU-3 (derivada da taxa de quadro do VC-4), o valor do ponteiro de TU-3 ser incrementado ou decrementado quando necessrio, acompanhado da correspondente justificao de byte positiva ou negativa.

Localizao do Ponteiro de TU-3 Trs ponteiros de TU-3 individuais esto contidos em trs bytes separados H1, H2 e H3 dentro de um VC-4 conforme Figura 2.34.
1 9 10

AUG
261

270

PTR AU-4

PTR AU-4

J1 B3 C2 G1 F2 H4 Z3 K3 Z5 J1 B3 C2

H1 H1 H1 H2 H2 H2 H3 H3 H3 0 0 0 1 1 1 85 85 85 86 86 86

83 83 84 84 84

VC-4
594 594 594 H1 H1 H1 595595 595 596 H2 H2 H2 H3 H3 H3 0 0 0 1 1 763 763764 764764 83 83 84 84 84

ENCHIMENTO

Figura 2.34 - Localizao do Ponteiro de TU-3

54

Valor do Ponteiro de TU-3 O valor do ponteiro de TU-3 contido em H1 e H2 indica a posio do primeiro byte de VC-3. Os dois bytes alocados para exercer a funo de ponteiro podem ser vistos como uma palavra conforme a Figura 2.30. O valor do ponteiro de TU-3 um nmero binrio que pode variar de 0 a 764, ou seja as 765 posies onde o VC-3 pode comear.

Justificao de Freqncia Se a fase do quadro de VC-3 se atrasa com relao a do quadro de TU-3, o alinhamento (posio) do VC deve ser periodicamente atrasado no tempo e o valor do ponteiro de TU-3 incrementado de 1. Essa operao indicada pela inverso dos bits I da palavra do ponteiro, o que permite que haja deteco de maioria de cinco bits na recepo. Um byte de justificao positiva (enchimento) aparece imediatamente aps o byte H3 pertencente ao quadro do TU-3 que apresenta os bits I invertidos. No prximo quadro o valor do ponteiro estar com o novo valor, incrementado de 1, do "offset" de quadro, permanecendo nesse valor durante pelo menos trs quadros. Se a fase do quadro de VC-3 se adianta em relao do quadro de TU-3, ento o alinhamento do VC deve ser periodicamente avanado no tempo e o valor do ponteiro decrementado de 1. Essa operao indicada pela inverso dos bits D da palavra do ponteiro, o que permite que haja deteco de maioria de cinco bits na recepo. Um byte de justificao (informao) aparece no byte H3 do quadro de TU-3 que contm os bits D invertidos. Os trs prximos quadros apresentaro valores do ponteiro de TU-3 com o novo "offset" de quadro.

"New Data Flag" (NDF) Os bits N (de 1 a 4) da palavra do ponteiro transportam o NDF que permite uma mudana arbitrria no valor do ponteiro. A operao de NDF e valores associados aos quatro bits N ocorrem de maneira idntica ao ponteiro de AU-4.

55

2.7.3.

PONTEIRO DE TU-12

O TU-12 uma estrutura de informao constituda por um VC-12 e um ponteiro de TU-12. O TU-12 possui posio definida dentro do VC-n (VC-3 ou VC-4), bem como deriva sua taxa de quadro destas estruturas. O valor do ponteiro de TU-12 indica o nmero de bytes existentes entre o byte V2 de ponteiro e o incio do quadro de VC-12 transportado. Indiretamente, esse valor indica a diferena em bytes entre a posio ocupada pelo quadro de VC-12 e o incio do VC-n (VC-3 ou VC-4). Se existir uma diferena entre as fases do quadro do VC-12 e do quadro de TU-12 (derivada da taxa de quadro do VC-n), o valor do ponteiro de TU-12 ser incrementado ou decrementado conforme o necessrio, acompanhado da correspondente justificao de byte (positiva ou negativa). Dessa forma, o ponteiro de TU-12 proporciona uma forma de alinhamento dinmico e flexvel do VC-12 dentro do quadro de TU-12, ou seja, o VC-12 pode ficar com uma fase flutuante dentro da estrutura de quadro do TU-12.

Localizao do Ponteiro de TU-12 O ponteiro de TU-12 est contido nos bytes V1 e V2 de TU-12, conforme mostra a Figura 2.35.
TU-12 V1

V2 V5 V3

VC-12

J2

V4

Z6

K4

Figura 2.35 - Localizao do Ponteiro de TU-12

56

Cada multiquadro de TU-12 tem durao de 500s, sendo dividido em quatro conjuntos de 36 bytes e durao de 125s. O primeiro byte de cada conjunto ocupado pelos bytes V1, V2, V3 e V4, sendo que V1 e V2 contm o valor efetivo de ponteiro de TU-12. V3 utilizado no processo de justificao negativa, o byte seguinte (j no payload) no processo de justificao positiva e V4 reservado.

Valor do Ponteiro de TU-12 A palavra do ponteiro de TU-12 mostrada na Figura 2.36. Seu valor (bits 7 a 16) um nmero binrio que indica a distncia do byte V2 em relao ao primeiro byte do VC-12 (byte V5). O "offset" de quadro do TU-12 pode variar de 0 a 139, em decimal.

V1

V2

V3

TU-12

N N N N S S I D
bits de New Data Flag

I D I D I D I D

V3

V4

10 bits de valor de ponteiro

V4

Reservado Oportunidade Oportunidade de justificao de justificao NEGATIVA POSITIVA

Figura 2.36 - Palavra de Ponteiro de TU-12

57

Justificao de Freqncia de TU-12 O ponteiro de TU-12 usado na justificao de freqncia do VC-12, da mesma maneira que o ponteiro de TU-3 usado na justificao de freqncia do VC-3. Uma oportunidade de justificao positiva (enchimento) imediatamente posterior ao byte V3. Adicionalmente, V3 serve como oportunidade de justificao negativa, sendo ocupado por dados. A indicao de ocorrncia ou no de justificao dada pela inverso ou no dos bits I ou D do ponteiro no atual multiquadro TU-12. O valor do byte V3 no definido quando ele no usado para justificao negativa, sendo ignorado pelo receptor nessa condio.

"New Data Flag" (NDF) Os bits N da palavra do ponteiro transportam a informao de NDF. Esse o mecanismo que permite uma mudana arbitrria no valor do ponteiro. Assim, como no NDF do ponteiro de TU-3, o valor normal transmitido de "0110". O recebimento de um valor igual a "1001" indica um novo alinhamento para o VC.

58

TERCEIRA LISTA DE EXERCCIOS 1) 2) 3) :

Explique o motivo pelo qual o ponteiro de AU-4 incrementado de 3 em 3 bytes. Em qual situao necessrio realizar o processo de justificao positiva ? Em uma variao do ponteiro de AU-4 na seguinte sequncia : 88-89-90-89-181 a) b) c) Qual o valor dos bytes H1 e H2 para cada passagem desta sequncia ? Onde ocorreu justificao positiva, e onde ocorreu justificao negativa ? O que ocorreu na passagem de 89 a 181 ?

4) Proceder uma justificao positiva para o caso do ponteiro indicar, no primeiro quadro STM, o nmero 4 (em decimal). Representar, na pgina seguinte, os bytes H1 e H2 indicando a localizao do byte J1, antes e aps a justificao. 5)

Supondo o ponteiro de AU-4 com o seguinte valor : H1= 1001 1100 H2= 0111 0001

Qual o significado desta informao ? Quantos bytes existem entre o byte H2 e o byte V1 do tributrio 2M(12) ? Supor que VC-4 s possui tributrios de 2M.

59

PONTEIRO DE AU-4
H2 0 2
S I D I D I D I D I D

522 H3 1 3 4 5

782

H1

520

521

522 H2
S I I D I D I D I D D

782 H3 0 2 3 1 4

H1

520

521

RESOLUO DO EXERCCIO NMERO 4

60
H2
S I I D I D I D I D D

522 H3 0 2

782 1

H1

520

521

522 H2
S I D I D I D I D I D

782 H3 0

H1

520

521

2.8.

CONCATENAO DE QUADROS DE AU-4

Para que se possa transportar "payloads" que exijam uma capacidade maior que a oferecida por um container, torna-se necessrio a gerao de uma nova entidade de transporte, cuja capacidade possa suprir essa necessidade. Para isso , pode-se reunir vrias AU-4 consecutivas para formar uma AU-4-Xc. Esse processo denominado Concatenao. A capacidade disponvel da AU-4-Xc X vezes a capacidade de um container C-4, por exemplo, 599.040 Kbps para X=4 e 2.396.160 Kbps para X=16. As colunas 2 a X do VC-4-Xc so de enchimento. O POH atribudo ao VC-4-Xc (o BIP-8 engloba 261.X colunas do VC-4-Xc). A Figura 2.37 mostra a estrutura de quadro de um VC-4-Xc.
270 x N bytes 9xN 1 RSOH 3 4 5 J1 MSOH B3 C2 G1 F2 H4 Z3 K3 Z5 1 X-1 260 x X 261 x X bytes Enchimento C-4Xc VC-4-Xc PTR AU-4 STM-N 261 x X bytes

Figura 2.37 - Estrutura do VC-4-Xc

Para indicar que a informao til um multi-C4, o ponteiro de AU-4 contm uma Indicao de Concatenao (CI).

61

A primeira AU-4 de uma AU-4-Xc ter uma faixa normal de valores de ponteiro. Todas as AU-4 subsequentes dentro da AU-4-Xc tero seus ponteiros com a Indicao de Concatenao "1001" nos bits 1 a 4, bits 5 e 6 no especificados, e bits 7 a 16 tudo "1", conforme mostra a Figura 2.38. A CI determina que os processadores de ponteiro devem fazer as mesmas operaes que foram realizadas na primeira AU-4 da AU-4-Xc.
H1 Y Y H2 I I H3 H3 H3

N N N N S S I D

I D I D I D I D

1 0 0 1 S S 1 1 1 1 1 1 1 1 1 1
INDICAO DE CONCATENAO

Figura 2.38 - Bytes H1 e H2 Indicando Concatenao de AU-4

62

2.9.

MAPEAMENTO DE CLULAS ATM

O tamanho da clula ATM foi padronizado em 53 bytes, sendo 48 bytes de informao e 5 bytes de overhead. Antes de serem mapeadas nos containers, as clulas ATM passam por uma interface onde so adaptadas da SDH - o campo de informao de cada clula embaralhado. O embaralhador deve operar somente durante o campo de informao das clulas, durante os 5 bytes de overhead a operao deve ser suspensa e o estado do embaralhador mantido. O processo de inicializao deve ser com valores todos de 1s. O embaralhamento aumenta a segurana e a robustez do mecanismo de delimitao de clulas contido no overhead, denominado HEC ("Header Error Control"). Esse mecanismo similar ao utilizado na recuperao de alinhamento de quadro e utilizado para encontrar a delimitao das clulas ATM quando o container desmapeado. Um feixe de clulas ATM pode ser mapeado em um container C-4 ou em um C-4-Xc. A seguir, bytes de POH e (X - 1) colunas de enchimento (no caso do C-4Xc) so adicionadas ao container, gerando-se um VC-4 ou um VC-4-Xc. J que a capacidade do C-4-Xc (2340.X bytes) no um mltiplo inteiro do comprimento da clula (53 bytes), uma clula pode exceder o limite do C-4-Xc.
VC-3/VC-4 J1 CLULA ATM B3 C2 53 OCTETOS G1 F2 H4 Z3 K3 Z5 261 bytes

Figura 2.39 Concatenao de Clulas ATM

63